WO2022230119A1 - シミュレーテッドアニーリング装置およびシミュレーテッドアニーリング方法 - Google Patents

シミュレーテッドアニーリング装置およびシミュレーテッドアニーリング方法 Download PDF

Info

Publication number
WO2022230119A1
WO2022230119A1 PCT/JP2021/017018 JP2021017018W WO2022230119A1 WO 2022230119 A1 WO2022230119 A1 WO 2022230119A1 JP 2021017018 W JP2021017018 W JP 2021017018W WO 2022230119 A1 WO2022230119 A1 WO 2022230119A1
Authority
WO
WIPO (PCT)
Prior art keywords
spin
simulated annealing
parallel
spins
flip
Prior art date
Application number
PCT/JP2021/017018
Other languages
English (en)
French (fr)
Inventor
裕太 井手口
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP2023516961A priority Critical patent/JP7559937B2/ja
Priority to PCT/JP2021/017018 priority patent/WO2022230119A1/ja
Priority to US18/287,098 priority patent/US20240202392A1/en
Publication of WO2022230119A1 publication Critical patent/WO2022230119A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N99/00—Subject matter not provided for in other groups of this subclass

Definitions

  • the formula representing the energy in the combinatorial optimization problem can be converted to the energy function in QUBO.
  • This conversion method is known.
  • the energy function in the Ising model and the energy function in QUBO are mutually convertible.
  • an object of the present invention is to provide a simulated annealing device, a simulated annealing method, and a simulated annealing program that can efficiently parallelize repeated processing by the simulated annealing method.
  • a simulated annealing apparatus is a simulated annealing apparatus that solves a combinatorial optimization problem by a simulated annealing method, and constitutes an energy function in an Ising model representing a combinatorial optimization problem ⁇ (k ⁇ 1) ⁇ n+1 ⁇ -th to k ⁇ n-th spins (where k is an integer of 1 or more and n is an integer of 2 or more), confirming whether or not the flip is accepted is performed in parallel with the parallel number n.
  • the SA method finds the combination of spin orientations that minimizes the energy E by repeatedly executing the processing of steps 1 to 4 above (hereinafter also referred to as iterative processing).
  • the four rectangles shown at the top of FIG. 2 indicate that the flip of the spin with the spin number 1 is accepted in the process with the process number 1, and the flip of the spin with the spin number 3 in the process with the process number 3 is accepted. Indicates that a flip is accepted.
  • FIG. 6 is an explanatory diagram showing another example of parallel processing by the general SA method and parallel processing by the simulated annealing device 100.
  • FIG. 6 As shown in the upper part of FIG. 6, there are two flip spins among the spins to be processed in this example.
  • the elongated rectangle shown in the middle of Fig. 6 represents parallel processing by the general SA method. Rectangular lines with upward slanting lines in FIG. 6 represent operations that are wasted due to the first flip-spin. As shown in the middle part of FIG. 6, similar to the example shown in FIG. 5, if the starting position of parallel processing is different, the amount of computation that is wasted due to the first flip-spin also changes.
  • the elongated rectangles shown in the lower part of FIG. 6 represent parallel processing by the simulated annealing device 100.
  • the center spin (first flip spin) of the second parallel processing is flipped.
  • the simulated annealing apparatus 100 performs the remaining parallel processing with the spin next to the first flip spin as the starting position.
  • the simulated annealing apparatus 100 When there are three flip-spins within the fixed width, the simulated annealing apparatus 100, as shown in FIG. You can definitely reduce the amount by the length of the dashed double-headed arrow.
  • the length of the dashed double-headed arrow corresponds to the length from the first vertical line to the position of the first flip spin.
  • the simulated annealing apparatus 100 can reduce the amount of wasted calculations as more flip spins exist within the fixed width.
  • a simulated annealing device 100 shown in FIG. It also has an input unit 15 for user operation, and an output unit 16 for presenting the processing result or the progress of the processing content to the user.
  • the auxiliary storage unit 14 is a non-temporary tangible storage medium.
  • non-temporary tangible storage media include magnetic disks, magneto-optical disks, CD-ROMs (Compact Disk Read Only Memory), DVD-ROMs (Digital Versatile Disk Read Only Memory), and semiconductor memories.
  • checking means 21 and the updating means 22 may be realized by a vector calculator.
  • the simulated annealing device can solve the traveling salesman problem at a higher speed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Artificial Intelligence (AREA)
  • Computational Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Complex Calculations (AREA)

Abstract

シミュレーテッドアニーリング装置２０は、組合せ最適化問題をシミュレーテッドアニーリング方式で求解するシミュレーテッドアニーリング装置であって、組合せ最適化問題を表すイジングモデルにおけるエネルギー関数を構成する｛（ｋ－１）・ｎ＋１｝番目～ｋ・ｎ番目（ｋは１以上の整数、ｎは２以上の整数）のｎ個のスピンそれぞれに対して、フリップが受理されるか否かの確認処理を並列数ｎで並列に実行する確認手段２１と、ｍ番目（ｍは｛（ｋ－１）・ｎ＋１｝以上ｋ・ｎ未満の整数）のスピンで最初にフリップの受理が確認されると、ｍ番目のスピンに関連するスピンのエネルギーの変化量をｍ番目のスピンがフリップした状態で更新する更新手段２２と、次の確認処理が実行されるスピンを（ｍ＋１）番目～ｋ・ｎ番目のスピンに、並列数を（ｎ－ｍ）にそれぞれ変更する変更手段２３とを備える。

Description

シミュレーテッドアニーリング装置およびシミュレーテッドアニーリング方法
　本発明は、シミュレーテッドアニーリング装置、シミュレーテッドアニーリング方法およびシミュレーテッドアニーリングプログラムに関する。
　量子アニーリングマシンの実用化を契機に、組合せ最適化問題に関する研究が再度注目されている。組合せ最適化問題は、最適となる組合せを求める問題である。現実社会における課題を表した組合せ最適化問題として、巡回セールスマン問題、ナップサック問題、シフト最適化問題、および配送計画問題等が挙げられる。
　上記の組合せ最適化問題は、例えば、イジングモデル形式で記述される。イジングモデルは、個々のスピンによって磁性体の振る舞いを表す統計力学上のモデルである。イジングモデルでは、個々のスピンの向きは、“１”または“－１”で表される。イジングモデルは、多くの組合せ最適化問題を定式化できる。
　組合せ最適化問題がイジングモデル形式で記述される場合、最初に組合せ最適化問題におけるエネルギーを表す式が作成される。次いで、組合せ最適化問題におけるエネルギーを表す式が、イジングモデルにおけるエネルギー関数に変換される。なお、イジングモデルにおけるエネルギー関数への変換方法は、公知である。イジングモデルにおけるエネルギー関数は、以下の式（１）のように表される。
Figure JPOXMLDOC01-appb-M000001
　なお、式（１）におけるｉ，ｊは、いずれもスピンを表す変数である。また、式（１）におけるsiは、スピンｉの向きを表す変数であり、sjは、スピンｊの向きを表す変数である。すなわち、si，sjは、“１”または“－１”のいずれかである変数である。
　また、式（１）におけるhiは、スピンｉに対応する定数である。ｉの取り得る値毎に、hiは定数として定められる。また、式（１）におけるJij は、スピンｉおよびスピンｊの組合せに対応する定数である。ｉの取り得る値とｊの取り得る値の組合せ毎に、Jij は定数として定められる。
　また、イジングモデルにおけるエネルギー関数の代わりに、QUBO(Quadratic Unconstrained Binary Optimization )のエネルギー関数が用いられてもよい。QUBOは、個々のスピンの向きを“１”または“０”で表すモデルである。
　すなわち、組合せ最適化問題におけるエネルギーを表す式は、QUBOにおけるエネルギー関数に変換可能である。この変換方法は、公知である。また、イジングモデルにおけるエネルギー関数と、QUBOにおけるエネルギー関数とは、相互に変換可能である。
　式（１）に示すエネルギー関数が与えられた場合、組合せ最適化問題が求解されると、最適な個々のスピンの向き（１または－１）が求められる。求められた最適な個々のスピンの向きは、組合せ最適化問題の解を表している。
　多くの組合せ最適化問題は、例えば、与えられた制約条件の下で任意の目的関数（最小化対象）を最小にする組合せを求める問題である最小化問題に帰着可能である。組合せ最適化問題が最小化問題である場合、最適な個々のスピンの向きは、エネルギー関数が示すエネルギーE ができるだけ小さくなるような個々のスピンの向きである。
　イジングモデル形式で記述された組合せ最適化問題は、例えばシミュレーテッドアニーリング方式（以下、SA方式とも呼ぶ。）で求解される。非特許文献１には、VLSI(Very Large Scale Integration)回路内のモジュールの配置に適用した場合のシミュレーテッドアニーリングアルゴリズムの並列化が記載されている。
Jonas Knopman and Julio S. Aude, "Parallel simulated annealing: An adaptive approach," In Proceedings 11th International Parallel Processing Symposium, 1997.
　組合せ最適化問題を求解する時、SA方式は、スピンをフリップ（反転）させた際のエネルギーが下がればスピンのフリップを受理する。また、SA方式は、スピンをフリップさせた際のエネルギーが上がればスピンのフリップを受理しない。
　SA方式は、上記の処理を、スピンを変えて数千回、数万回、または数万回以上繰り返し実行する。繰り返し実行することによって、SA方式は、組合せ最適化問題の最適解を求める。
　しかし、各スピンには依存関係があるため、複数のスピンのフリップが受理されるか否かを同時に計算することは困難である。すなわち、SA方式による繰り返し処理を効率良く並列化することは困難である。また、SA方式による繰り返し処理を効率良く並列化することは、非特許文献１にも記載されていない。
　そこで、本発明は、シミュレーテッドアニーリング方式による繰り返し処理を効率良く並列化できるシミュレーテッドアニーリング装置、シミュレーテッドアニーリング方法およびシミュレーテッドアニーリングプログラムを提供することを目的とする。
　本発明によるシミュレーテッドアニーリング装置は、組合せ最適化問題をシミュレーテッドアニーリング方式で求解するシミュレーテッドアニーリング装置であって、組合せ最適化問題を表すイジングモデルにおけるエネルギー関数を構成する｛（ｋ－１）・ｎ＋１｝番目～ｋ・ｎ番目（ｋは１以上の整数、ｎは２以上の整数）のｎ個のスピンそれぞれに対して、フリップが受理されるか否かの確認処理を並列数ｎで並列に実行する確認手段と、ｍ番目（ｍは｛（ｋ－１）・ｎ＋１｝以上ｋ・ｎ未満の整数）のスピンで最初にフリップの受理が確認されると、ｍ番目のスピンに関連するスピンのエネルギーの変化量をｍ番目のスピンがフリップした状態で更新する更新手段と、次の確認処理が実行されるスピンを（ｍ＋１）番目～ｋ・ｎ番目のスピンに、並列数を（ｎ－ｍ）にそれぞれ変更する変更手段とを備えることを特徴とする。
　本発明によるシミュレーテッドアニーリング方法は、組合せ最適化問題をシミュレーテッドアニーリング方式で求解するシミュレーテッドアニーリング方法であって、組合せ最適化問題を表すイジングモデルにおけるエネルギー関数を構成する｛（ｋ－１）・ｎ＋１｝番目～ｋ・ｎ番目（ｋは１以上の整数、ｎは２以上の整数）のｎ個のスピンそれぞれに対して、フリップが受理されるか否かの確認処理を並列数ｎで並列に実行し、ｍ番目（ｍは｛（ｋ－１）・ｎ＋１｝以上ｋ・ｎ未満の整数）のスピンで最初にフリップの受理が確認されると、ｍ番目のスピンに関連するスピンのエネルギーの変化量をｍ番目のスピンがフリップした状態で更新し、次の確認処理が実行されるスピンを（ｍ＋１）番目～ｋ・ｎ番目のスピンに、並列数を（ｎ－ｍ）にそれぞれ変更することを特徴とする。
　本発明によるシミュレーテッドアニーリングプログラムは、組合せ最適化問題をシミュレーテッドアニーリング方式で求解するコンピュータにおいて実行されるシミュレーテッドアニーリングプログラムであって、コンピュータに、組合せ最適化問題を表すイジングモデルにおけるエネルギー関数を構成する｛（ｋ－１）・ｎ＋１｝番目～ｋ・ｎ番目（ｋは１以上の整数、ｎは２以上の整数）のｎ個のスピンそれぞれに対して、フリップが受理されるか否かの確認処理を並列数ｎで並列に実行する並列処理、ｍ番目（ｍは｛（ｋ－１）・ｎ＋１｝以上ｋ・ｎ未満の整数）のスピンで最初にフリップの受理が確認されると、ｍ番目のスピンに関連するスピンのエネルギーの変化量をｍ番目のスピンがフリップした状態で更新する更新処理、および次の確認処理が実行されるスピンを（ｍ＋１）番目～ｋ・ｎ番目のスピンに、並列数を（ｎ－ｍ）にそれぞれ変更する変更処理を実行させることを特徴とする。
　本発明によれば、シミュレーテッドアニーリング方式による繰り返し処理を効率良く並列化できる。
一般的なSA方式による組合せ最適化問題求解処理の動作を示すフローチャートである。 一般的なSA方式による組合せ最適化問題求解処理の並列化の例を示す説明図である。 本発明の実施形態のシミュレーテッドアニーリング装置の構成例を示すブロック図である。 シミュレーテッドアニーリング装置１００による組合せ最適化問題求解処理の並列化の例を示す説明図である。 一般的なSA方式による並列処理とシミュレーテッドアニーリング装置１００による並列処理の例を示す説明図である。 一般的なSA方式による並列処理とシミュレーテッドアニーリング装置１００による並列処理の他の例を示す説明図である。 一般的なSA方式による並列処理とシミュレーテッドアニーリング装置１００による並列処理の他の例を示す説明図である。 本実施形態のシミュレーテッドアニーリング装置１００による組合せ最適化問題求解処理の動作を示すフローチャートである。 本発明によるシミュレーテッドアニーリング装置のハードウェア構成例を示す説明図である。 本発明によるシミュレーテッドアニーリング装置の概要を示すブロック図である。
　最初に、上述した課題の内容を具体的に説明する。SA方式は、組合せ最適化問題を近似的に求解する汎用手法である。SA方式は、以下の４つの処理を１つのサイクルとして組合せ最適化問題を求解する。
　１．スピンを１つ選択する
　２．選んだスピンをフリップさせた場合のエネルギーの変化量Δを計算する
　３．確率min(exp(－Δ/T),1)で、スピンのフリップを受理する
　４．フリップが受理された場合、選んだスピンをフリップさせる
　具体的には、SA方式は、上記のステップ２で選択されたスピンの向きを－１→１、または１→－１に反転させ、スピンをフリップさせた場合のエネルギーの変化量Δを計算する。
　次いで、SA方式は、計算されたΔが負の場合、上記のステップ３でスピンのフリップを受理する。また、計算されたΔが正の場合、SA方式は、上記のように計算される確率でスピンのフリップを受理する。
　次いで、SA方式は、フリップが受理された場合、上記のステップ４で選んだスピンをフリップさせる。
　すなわち、ステップ３での計算結果に応じて、SA方式は、スピンのフリップを受理しない。スピンのフリップが受理されない場合、選択されたスピンは、フリップせず元の状態のままである。
　SA方式は、上記のステップ１～４の処理（以下、繰り返し処理とも呼ぶ。）を繰り返し実行することによって、エネルギーE が最小になるスピンの向きの組合せを求める。
　図１は、一般的なSA方式による組合せ最適化問題求解処理の動作を示すフローチャートである。
　最初に、SA方式は、スピン１を選択する（ステップS001）。次いで、SA方式は、スピン１をフリップさせた場合のエネルギーの変化量Δを計算する（ステップS002）。次いで、SA方式は、スピン１のフリップが受理されるか否かを決定するために求められる計算（例えば、確率min(exp(－Δ/T),1)の計算）であるフリップチェック計算を実行する（ステップS003）。
　次いで、SA方式は、ステップS003における計算結果に応じてスピン１のフリップを受理するか否かを決定する（ステップS004）。フリップを受理すると決定した場合（ステップS004におけるYes ）、SA方式は、スピン１をフリップさせる（ステップS005）。フリップを受理しないと決定した場合（ステップS004におけるNo）、SA方式は、ステップS006に進む。
　すなわち、いずれの結果であっても、SA方式は、スピン１のフリップを受理するか否かを決定してから、次のスピン２を選択する（ステップS006）。ステップS006以降で、SA方式は、ステップS001～S005と同じ処理を繰り返し実行する。
　図１に示すように、SA方式は、スピンを１つ選択し、選択されたスピンのフリップを受理するか否かを決定する。すなわち、前に選択されたスピンのフリップが受理されるか否かに応じて、次に選択されるスピンのフリップが受理されるか否かも変わる。よって、SA方式による繰り返し処理を並列化することは困難である。
　図２は、一般的なSA方式による組合せ最適化問題求解処理の並列化の例を示す説明図である。図２に示す例は、エネルギーの変化量Δを計算する処理の負荷が高いため、スピンで並列化することによって組合せ最適化問題求解処理を高速化する例である。
　図２に示す１つの矩形が、上記の１つの繰り返し処理を表す。また、図２に示す矩形内の「ｐ」は処理番号、「ｓ」はスピン番号をそれぞれ表す。また、図２に示す黒色の矩形は、スピンのフリップが受理される処理を表す。また、図２に示す破線の矩形で囲まれた矩形は、無駄になる処理を表す。
　例えば、図２の最上段に示す４つの矩形は、スピン番号が０のスピンに対する処理番号が０の処理、スピン番号が１のスピンに対する処理番号が１の処理、スピン番号が２のスピンに対する処理番号が２の処理、およびスピン番号が３のスピンに対する処理番号が３の処理が、並列数４で並列に実行される並列処理を表す。
　また、図２の最上段に示す４つの矩形は、処理番号が１の処理でスピン番号が１のスピンのフリップが受理されること、および処理番号が３の処理でスピン番号が３のスピンのフリップが受理されることを表す。
　すなわち、処理番号が１の処理でスピン番号が１のスピンのフリップが受理されるので、スピン番号が２以降のスピンに対する繰り返し処理は、スピン番号が１のスピンがフリップした状態で再度やり直すことが求められる。
　よって、図２の最上段に示すように、処理番号が２の処理、および処理番号が３の処理は、どちらも無駄になる。スピン番号が３のスピンも、元の状態のままになる。すなわち、SA方式による組合せ最適化問題求解処理の並列化では、スピンのフリップが受理されても、そのスピンの状態が変わらない場合がある。
　スピンがフリップさせられた後、SA方式は、フリップさせられたスピンの次のスピンから繰り返し処理をやり直す。図２の２段目に示すように、SA方式は、処理番号が０の処理をスピン番号が２のスピンに対する処理とする。
　SA方式は、スピン番号が２のスピンに対する処理番号が０の処理、スピン番号が３のスピンに対する処理番号が１の処理、スピン番号が４のスピンに対する処理番号が２の処理、およびスピン番号が５のスピンに対する処理番号が３の処理を、並列数４で並列に実行する。
　図２の２段目以降に示す内容は、最上段に示す内容と同様である。図２に示すように、フリップが頻繁に受理される場合、無駄になる処理が多くなる。
　少しでも処理時間を短くするために、SA方式は、繰り返し処理における「２．選んだスピンをフリップさせた場合のエネルギーの変化量Δを計算する」処理だけ、先に全てのスピンに渡って並列に計算してもよい。ステップ２の処理を先に実行する場合、SA方式は、以下の４つの処理を繰り返し処理として組合せ最適化問題を求解する。
　１１．スピンを１つ選択する
　１２．確率min(exp(－Δ/T),1)で、スピンのフリップを受理する
　１３．フリップが受理された場合、選んだスピンをフリップさせる
　１４．関連するスピンのエネルギーの変化量Δを更新する
　すなわち、上記の繰り返し処理は、先にエネルギーの変化量を計算し、スピンがフリップさせられた場合にのみ、フリップしたスピンに関連するスピンのエネルギーの変化量を更新する処理である。
　ただし、ステップ１１～１４の処理の１回あたりの演算量は大きくない。よって、メモリを共有し、各プロセスや各スレッドが繰り返し処理を並列に実行してから同期がとられるマルチプロセス方式やマルチスレッド方式で複数の繰り返し処理が並列に実行されても、処理全体では同期によるオーバヘッドの方が支配的になる。すなわち、マルチプロセス方式やマルチスレッド方式による並列化の効果は小さい。
　以下、フリップが頻繁に受理される場合に無駄になる処理を削減でき、かつ組合せ最適化問題求解処理全体における同期によるオーバヘッドの影響を削減できる本発明の実施形態を、図面を参照して説明する。
［構成の説明］
　図３は、本発明の実施形態のシミュレーテッドアニーリング装置の構成例を示すブロック図である。
　図３に示すように、本実施形態のシミュレーテッドアニーリング装置１００は、エネルギー計算部１１０と、フリップ確認部１２０と、開始位置・並列数計算部１３０と、エネルギー更新部１４０とを備える。
　なお、本実施形態のシミュレーテッドアニーリング装置１００は、先に全てのスピンに渡ってスピンのフリップによるエネルギーの変化量Δを並列に計算し、ステップ１１～１４の４つの処理を１つのサイクルとして組合せ最適化問題を求解する方式を採用する。
　エネルギー計算部１１０は、全てのスピンに渡ってスピンのフリップによるエネルギーの変化量Δを並列に計算する機能を有する。
　フリップ確認部１２０は、ステップ１１～１３の処理を並列に実行する機能を有する。すなわち、フリップ確認部１２０は、スピンを選択し、確率min(exp(－Δ/T),1)で、スピンのフリップを受理する。フリップが受理された場合、フリップ確認部１２０は、選んだスピンをフリップさせる。
　開始位置・並列数計算部１３０は、ステップ１１～１３の処理の結果を基に、次の並列処理を開始させるスピンの位置、および並列処理の並列数を計算する機能を有する。
　エネルギー更新部１４０は、ステップ１４の処理を並列に実行する機能を有する。すなわち、エネルギー更新部１４０は、スピンがフリップさせられた場合にのみ、フリップしたスピンに関連するスピンのエネルギーの変化量を並列に更新する。
　本実施形態のシミュレーテッドアニーリング装置１００は、ベクトル演算器で並列化を実現することを特徴とする。例えば、フリップ確認部１２０およびエネルギー更新部１４０は、ベクトル演算器で実現される。
　ベクトル演算器は、マルチプロセスやマルチスレッドと異なり、最初から並列処理に特化したデバイスである。ベクトル演算器による並列化では、同期によるオーバヘッドの影響が無い。また、ベクトル演算器は、並列化の対象を変更できるため、フリップ確認部１２０による処理、およびエネルギー更新部１４０による処理のいずれも並列化できる。
　また、本実施形態のシミュレーテッドアニーリング装置１００は、繰り返し幅を固定化することによって、図２に示す無駄な処理を削減するという特徴を有する。無駄な処理を減らして並列数が削減される場合、ベクトル演算器で実現されるフリップ確認部１２０およびエネルギー更新部１４０は、並列処理をより高速に実行できる。
　並列数を減らす利点を以下に説明する。マルチプロセスやマルチスレッドで並列処理が実行される場合、一般的に並列数が変更されても、処理速度は大きく変わらない場合が多い。例えば、処理Ｘが１プロセスで実行された時間と、処理Ｘが４つに分割されて４プロセスで並列に実行された時間が、ほぼ等しくなる場合がある。
　また、ベクトル演算器で実行される場合や分割された各処理の時間が短い場合等でも、並列数に応じて処理速度が異なる。例えば、条件次第で、処理Ｘが１プロセスで実行された時間よりも、処理Ｘが４つに分割されて４プロセスで並列に実行された時間の方が長くなる場合もある。
　よって、無駄な演算をせずに並列数を減らした方が、並列処理の処理時間が短くなる可能性がある。また、並列処理自体が効率的に実行される。図２の最上段に示す並列処理であれば、処理番号が２の処理、および処理番号が３の処理はどちらも無駄な処理である。並列数が４の並列処理よりも並列数が２の並列処理の方が処理時間が短い可能性が高いので、並列数は４から２に削減される方が好ましい。
　図４は、シミュレーテッドアニーリング装置１００による組合せ最適化問題求解処理の並列化の例を示す説明図である。
　図４の最上段に示す４つの矩形が表す内容は、図２の最上段に示す４つの矩形が表す内容と同様である。図４の最上段に示すように、処理番号が２の処理、および処理番号が３の処理は、どちらも無駄になる。
　図４の２段目に示すように、本実施形態のシミュレーテッドアニーリング装置１００は、最上段に示す４つの矩形が表す処理のうちやり直しが求められる残りの２つの処理のみを、並列数を４から２に減らすことによって並列に実行する。
　本実施形態において「繰り返し幅を固定化」は、並列処理の対象のスピン全ての向きが確定するまで次のスピンに対して繰り返し処理が実行されないことを表している。図４に示す例では、固定幅が４に設定されている。なお、開始位置・並列数計算部１３０が、並列処理を再開させるスピンの位置の計算と、並列数の更新とを実行する。
　よって、図４の２段目に示すように、シミュレーテッドアニーリング装置１００は、スピン番号が２のスピンに対する処理番号が０の処理、およびスピン番号が３のスピンに対する処理番号が１の処理を、並列数２で並列に実行する。なお、図４の２段目に示すように、並列処理の最後の処理でスピンのフリップが受理されても、次の並列処理に影響は及ばない。
　図４の２段目に示す並列処理が終了した段階で最初に並列処理の対象とされたスピン番号０～３の４つのスピン全ての向きが確定したので、シミュレーテッドアニーリング装置１００は、次のスピン番号４～７の４つのスピンを対象として並列処理を実行する。
　図４の３段目に示すように、処理番号が２の処理でスピン番号が６のスピンのフリップが受理されている。よって、図４の４段目に示すように、シミュレーテッドアニーリング装置１００は、３段目に示す４つの矩形が表す処理のうちやり直しが求められる残りの処理に対応する、スピン番号が７のスピンに対する処理番号が０の処理を、並列数を４から１に減らして並列に実行する。
　図４の４段目に示す並列処理が終了した段階で２回目に並列処理の対象とされたスピン番号４～７の４つのスピン全ての向きが確定したので、シミュレーテッドアニーリング装置１００は、次のスピン番号８～１１の４つのスピンを対象として並列処理を実行する。
　以下、本実施形態のシミュレーテッドアニーリング装置１００が奏する効果を説明する。図５は、一般的なSA方式による並列処理とシミュレーテッドアニーリング装置１００による並列処理の例を示す説明図である。
　図５の上段に示す細長い矩形は、順番に並べられた処理対象スピンを表す。また、黒色の矩形は、フリップが受理されるスピンであるフリップスピンを表す。また、縦線と縦線の間の長さは、固定幅を表す。すなわち、図５に示す例は、固定幅内にフリップスピンが１つ存在する場合の例である。なお、図５に示す各表記の意味は、図６～７においても同様である。
　図５の中段に示す細長い矩形は、一般的なSA方式による並列処理を表す。図５の中段に示すように、一般的なSA方式では、前回フリップしたスピンの位置に応じて、並列処理の開始位置が異なる。
　図５に示す斜線が付された矩形は、無駄になる演算を表す。並列処理の開始位置が異なると、無駄になる演算の量も変化する。例えば、図５に示す処理Ａでは、１つ目の並列処理が終了した後、２つ目の並列処理の対象の前の方のスピンがフリップしている。すなわち、無駄になる演算の量が比較的多くなる。
　また、例えば、図５に示す処理Ｂでは、１つ目の並列処理の対象の後ろの方のスピンがフリップしている。すなわち、無駄になる演算の量が比較的少なくなる。
　図５の下段に示す細長い矩形は、シミュレーテッドアニーリング装置１００による並列処理を表す。シミュレーテッドアニーリング装置１００による並列処理では、前回フリップしたスピンの位置に関係なく、並列処理の開始位置が異ならない。
　並列処理の開始位置が異ならないため、無駄になる演算の量も変化しない。例えば、図５の下段に示す処理では、１つ目の並列処理が終了した後、２つ目の並列処理の対象の中央のスピン（フリップスピン）がフリップしている。シミュレーテッドアニーリング装置１００は、フリップスピンの次のスピンを開始位置として、残りの並列処理を実行する。すなわち、無駄になる演算の量は、フリップスピンの位置のみで決定される。
　一般的なSA方式による並列処理の開始位置が、１つ目の縦線からフリップスピンまでの間である場合（例えば、処理Ａの場合）には、シミュレーテッドアニーリング装置１００は、無駄になる演算の量を削減できる。換言すると、固定幅内にフリップスピンが１つ存在する場合、一般的なSA方式に比べてシミュレーテッドアニーリング装置１００が無駄になる演算の量を削減できる確率は、５０％である。
　図６は、一般的なSA方式による並列処理とシミュレーテッドアニーリング装置１００による並列処理の他の例を示す説明図である。図６の上段に示すように、本例の処理対象スピンには、フリップスピンが２つ存在する。
　図６の中段に示す細長い矩形は、一般的なSA方式による並列処理を表す。図６に示す右上がり斜線が付された矩形は、１つ目のフリップスピンが原因で無駄になる演算を表す。図６の中段に示すように、図５に示す例と同様、並列処理の開始位置が異なると、１つ目のフリップスピンが原因で無駄になる演算の量も変化する。
　また、図６に示す右下がり斜線が付された矩形は、２つ目のフリップスピンが原因で無駄になる演算を表す。図６に示す処理Ｃ～Ｅのいずれにおいても、並列処理が１つ目のフリップスピンの次のスピンから再開されるため、２つ目のフリップスピンが原因で無駄になる演算の量は同一になる。すなわち、２つ目のフリップスピンが原因で無駄になる演算の量は、２つのフリップスピンの位置で決定される。
　図６の下段に示す細長い矩形は、シミュレーテッドアニーリング装置１００による並列処理を表す。図６の下段に示す処理では、１つ目の並列処理が終了した後、２つ目の並列処理の対象の中央のスピン（１つ目のフリップスピン）がフリップしている。シミュレーテッドアニーリング装置１００は、１つ目のフリップスピンの次のスピンを開始位置として、残りの並列処理を実行する。
　また、３つ目の並列処理の対象の中央のスピン（２つ目のフリップスピン）がフリップしている。シミュレーテッドアニーリング装置１００は、２つ目のフリップスピンの次のスピンを開始位置として、残りの並列処理を実行する。
　固定幅内にフリップスピンが２つ存在する時、シミュレーテッドアニーリング装置１００は、図６に示すように、一般的なSA方式に比べて、２つ目のフリップスピンが原因で無駄になる演算の量のうち両端矢印の長さ分の量を必ず削減できる。両端矢印の長さは、１つ目の縦線から１つ目のフリップスピンの位置までの長さに相当する。
　上記のように、図５に示す例と異なり、図６に示す固定幅内にフリップスピンが２つ存在する例では、一般的なSA方式に比べてシミュレーテッドアニーリング装置１００は、フリップスピンが原因で無駄になる演算の量を必ず削減できる。
　図７は、一般的なSA方式による並列処理とシミュレーテッドアニーリング装置１００による並列処理の他の例を示す説明図である。図７の上段に示すように、本例の処理対象スピンには、フリップスピンが３つ存在する。
　図７の中段に示す細長い矩形は、一般的なSA方式による並列処理を表す。図７に示す右上がり斜線が付された矩形は、１つ目のフリップスピンが原因で無駄になる演算を表す。図５に示す例と同様、１つ目の並列処理の開始位置に応じて、１つ目のフリップスピンが原因で無駄になる演算の量は異なる。
　また、図７に示す右下がり斜線が付された矩形は、２つ目のフリップスピンが原因で無駄になる演算を表す。２つ目の並列処理は１つ目のフリップスピンの次のスピンから再開されるため、２つ目のフリップスピンが原因で無駄になる演算の量は不変である。
　また、図７に示す縦線が付された矩形は、３つ目のフリップスピンが原因で無駄になる演算を表す。３つ目の並列処理は２つ目のフリップスピンの次のスピンから再開されるため、３つ目のフリップスピンが原因で無駄になる演算の量は不変である。３つ目のフリップスピンが原因で無駄になる演算の量は、２つ目のフリップスピンの位置と３つ目のフリップスピンの位置で決定される。
　図７の下段に示す細長い矩形は、シミュレーテッドアニーリング装置１００による並列処理を表す。図７の下段に示す処理では、１つ目の並列処理が終了した後、２つ目の並列処理の対象の中央のスピン（１つ目のフリップスピン）がフリップしている。シミュレーテッドアニーリング装置１００は、１つ目のフリップスピンの次のスピンを開始位置として、残りの並列処理を実行する。
　また、３つ目の並列処理の対象の中央のスピン（２つ目のフリップスピン）がフリップしている。シミュレーテッドアニーリング装置１００は、２つ目のフリップスピンの次のスピンを開始位置として、残りの並列処理を実行する。
　また、４つ目の並列処理の対象の中央のスピン（３つ目のフリップスピン）がフリップしている。シミュレーテッドアニーリング装置１００は、３つ目のフリップスピンの次のスピンを開始位置として、残りの並列処理を実行する。
　固定幅内にフリップスピンが３つ存在する時、シミュレーテッドアニーリング装置１００は、図７に示すように、一般的なSA方式に比べて、２つ目のフリップスピンが原因で無駄になる演算の量のうち、破線の両端矢印の長さ分の量を必ず削減できる。破線の両端矢印の長さは、１つ目の縦線から１つ目のフリップスピンの位置までの長さに相当する。
　同様に、シミュレーテッドアニーリング装置１００は、図７に示すように、一般的なSA方式に比べて、３つ目のフリップスピンが原因で無駄になる演算の量のうち、両端矢印の長さ分の量を必ず削減できる。両端矢印の長さは、１つ目の縦線から２つ目のフリップスピンの位置までの長さに相当する。
　上記のように、図５に示す例と異なり、図７に示す固定幅内にフリップスピンが３つ存在する例では、一般的なSA方式に比べてシミュレーテッドアニーリング装置１００は、フリップスピンが原因で無駄になる演算の量を必ず削減できる。また、シミュレーテッドアニーリング装置１００は、固定幅内にフリップスピンが多く存在するほど、無駄になる演算の量を多く削減できる。
　以上のように、本実施形態のシミュレーテッドアニーリング装置１００は、組合せ最適化問題をシミュレーテッドアニーリング方式で求解するシミュレーテッドアニーリング装置である。シミュレーテッドアニーリング装置１００は、エネルギー計算部１１０と、フリップ確認部１２０と、開始位置・並列数計算部１３０と、エネルギー更新部１４０とを備える。
　フリップ確認部１２０は、組合せ最適化問題を表すイジングモデルにおけるエネルギー関数を構成する｛（ｋ－１）・ｎ＋１｝番目～ｋ・ｎ番目（ｋは１以上の整数、ｎは２以上の整数）のｎ個のスピンそれぞれに対して、フリップが受理されるか否かの確認処理を並列数ｎで並列に実行する。
　また、エネルギー更新部１４０は、ｍ番目（ｍは｛（ｋ－１）・ｎ＋１｝以上ｋ・ｎ未満の整数）のスピンで最初にフリップの受理が確認されると、ｍ番目のスピンに関連するスピンのエネルギーの変化量をｍ番目のスピンがフリップした状態で更新する。
　また、開始位置・並列数計算部１３０は、次の確認処理が実行されるスピンを（ｍ＋１）番目～ｋ・ｎ番目のスピンに、並列数を（ｎ－ｍ）にそれぞれ変更する。
　また、フリップ確認部１２０は、ｋ・ｎ番目のスピンがフリップするか否かが確定した後に（ｋ・ｎ＋１）番目～（ｋ＋１）・ｎ番目のｎ個のスピンそれぞれに対して確認処理を並列数ｎで並列に実行する。
　また、エネルギー計算部１１０は、エネルギー関数を構成する全てのスピンに渡ってスピンのフリップによるエネルギーの変化量をそれぞれ計算する。フリップ確認部１２０は、エネルギーの変化量がそれぞれ計算された後に最初の確認処理を実行する。
　また、上記のように、フリップ確認部１２０およびエネルギー更新部１４０は、ベクトル演算器で実現されてもよい。また、組合せ最適化問題は、巡回セールスマン問題でもよい。
［動作の説明］
　以下、本実施形態のシミュレーテッドアニーリング装置１００の動作を図８を参照して説明する。図８は、本実施形態のシミュレーテッドアニーリング装置１００による組合せ最適化問題求解処理の動作を示すフローチャートである。
　最初に、シミュレーテッドアニーリング装置１００に、イジングモデル形式で記述された組合せ最適化問題が入力される。
　開始位置・並列数計算部１３０は、入力された組合せ最適化問題をSA方式で求解する際の並列処理の初期並列数Ｋ（Ｋは２以上の整数）を決定する（ステップS101）。
　次いで、エネルギー計算部１１０は、イジングモデルにおけるエネルギー関数を構成する全てのスピンに渡ってスピンのフリップによるエネルギーの変化量を並列に計算する（ステップS102）。次いで、シミュレーテッドアニーリング装置１００は、イテレーションに入る（ステップS103）。
　次いで、シミュレーテッドアニーリング装置１００は、スピンループに入る（ステップS104）。次いで、開始位置・並列数計算部１３０は、並列処理の開始位置と、並列数Ｎ（Ｎは２以上の整数）を変更する（ステップS105）。
　１回目のスピンループでは、開始位置・並列数計算部１３０は、並列処理の開始位置を１番目のスピンに設定する。また、開始位置・並列数計算部１３０は、並列数Ｎを初期並列数Ｋに設定する。
　次いで、フリップ確認部１２０は、１番目からＫ番目までのＫ個のスピンに対してそれぞれ、フリップチェック計算を並列に実行する（ステップS1061 ～S106N ）。
　次いで、フリップ確認部１２０は、１番目からＫ番目までのＫ個のスピンに対してそれぞれ、フリップを受理するか否かを並列に決定する（ステップS1071 ～S107N ）。
　次いで、フリップ確認部１２０は、フリップが受理されるスピンが最後尾（Ｋ番目のスピン）以外で少なくとも１つ存在するか否かを確認する（ステップS108）。
　フリップが受理されるスピンが最後尾以外で少なくとも１つ存在する場合（ステップS108におけるYes ）、フリップ確認部１２０は、フリップが受理されるスピンのうち最初のスピンをフリップさせる（ステップS109）。
　次いで、エネルギー更新部１４０は、フリップしたスピンに関連するスピンのエネルギーの変化量を並列に更新する（ステップS110）。
　次いで、開始位置・並列数計算部１３０は、並列処理の開始位置と、並列数Ｎを変更する（ステップS111）。例えば、フリップが受理されるスピンのうち最初のスピンがＭ番目（Ｍは１以上Ｋ未満の整数）のスピンである場合、開始位置・並列数計算部１３０は、並列処理の開始位置を、（Ｍ＋１）番目のスピンに変更する。
　また、開始位置・並列数計算部１３０は、並列数Ｎを、（Ｋ－Ｍ）に変更する。開始位置と並列数Ｎを変更した後、フリップ確認部１２０は、ステップS1061 ～S106N の処理を再度並列に実行する。
　例えば、フリップ確認部１２０は、（Ｍ＋１）番目からＫ番目までの（Ｋ－Ｍ）個のスピンに対してそれぞれ、フリップチェック計算を並列に実行する（ステップS1061 ～S106N ）。
　また、フリップ確認部１２０は、（Ｍ＋１）番目からＫ番目までの（Ｋ－Ｍ）個のスピンに対してそれぞれ、フリップを受理するか否かを並列に決定する（ステップS1071 ～S107N ）。
　フリップが受理されるスピンが最後尾以外で１つも存在しない場合（ステップS108におけるNo）、開始位置・並列数計算部１３０は、再度ステップS105の処理を実行する。
　２回目のスピンループを開始する時、開始位置・並列数計算部１３０は、並列処理の開始位置を、（Ｋ＋１）番目のスピンに変更する。また、開始位置・並列数計算部１３０は、並列数Ｎを初期並列数Ｋに変更する（ステップS105）。
　シミュレーテッドアニーリング装置１００は、イジングモデルにおけるエネルギー関数を構成するスピンのうち未だに向きが確定していないスピンが存在する間、ステップS105～S111の処理を繰り返し実行する。全てのスピンの向きが確定した時、シミュレーテッドアニーリング装置１００は、スピンループを抜ける（ステップS112）。
　シミュレーテッドアニーリング装置１００は、例えばイテレーション回数が所定の回数（数千回、数万回等）に到達するまでの間、ステップS104～S112の処理を繰り返し実行する。イテレーション回数が所定の回数に到達した時、シミュレーテッドアニーリング装置１００は、イテレーションを抜け（ステップS113）、組合せ最適化問題求解処理を終了する。
［効果の説明］
　本実施形態のシミュレーテッドアニーリング装置１００では、並列処理の対象のスピンがフリップした場合、開始位置・並列数計算部１３０が並列処理の開始位置と、並列数を変更する。開始位置と並列数が変更された上で、残りの並列処理が実行される。
　上記のように並列数を変更しながら並列処理を実行することによって、シミュレーテッドアニーリング装置１００は、フリップが受理されるスピンが多いほど、一般的なSA方式に比べて無駄になる演算の量を削減できる。よって、シミュレーテッドアニーリング装置１００は、シミュレーテッドアニーリング方式による繰り返し処理を効率良く並列化できる。
　また、本実施形態のシミュレーテッドアニーリング装置１００のフリップ確認部１２０およびエネルギー更新部１４０は、ベクトル演算器で実現される場合がある。ベクトル演算器で実現されることによって、マルチプロセスやマルチスレッドによる並列化で生じていた同期によるオーバヘッドの影響が無くなる。
　以下、本実施形態のシミュレーテッドアニーリング装置１００のハードウェア構成の具体例を説明する。図９は、本発明によるシミュレーテッドアニーリング装置のハードウェア構成例を示す説明図である。
　図９に示すシミュレーテッドアニーリング装置１００は、ＣＰＵ（Central Processing Unit ）１１と、主記憶部１２と、通信部１３と、補助記憶部１４とを備える。また、ユーザが操作するための入力部１５や、ユーザに処理結果または処理内容の経過を提示するための出力部１６を備える。
　シミュレーテッドアニーリング装置１００は、図９に示すＣＰＵ１１が各構成要素が有する機能を提供するプログラムを実行することによって、ソフトウェアにより実現される。
　すなわち、ＣＰＵ１１が補助記憶部１４に格納されているプログラムを、主記憶部１２にロードして実行し、シミュレーテッドアニーリング装置１００の動作を制御することによって、各機能がソフトウェアにより実現される。
　なお、図９に示すシミュレーテッドアニーリング装置１００は、ＣＰＵ１１の代わりにＤＳＰ（Digital Signal Processor）を備えてもよい。または、図９に示すシミュレーテッドアニーリング装置１００は、ＣＰＵ１１とＤＳＰとを併せて備えてもよい。
　主記憶部１２は、データの作業領域やデータの一時退避領域として用いられる。主記憶部１２は、例えばＲＡＭ（Random Access Memory）である。
　通信部１３は、有線のネットワークまたは無線のネットワーク（情報通信ネットワーク）を介して、周辺機器との間でデータを入力および出力する機能を有する。
　補助記憶部１４は、一時的でない有形の記憶媒体である。一時的でない有形の記憶媒体として、例えば磁気ディスク、光磁気ディスク、ＣＤ－ＲＯＭ（Compact Disk Read Only Memory ）、ＤＶＤ－ＲＯＭ（Digital Versatile Disk Read Only Memory ）、半導体メモリが挙げられる。
　入力部１５は、データや処理命令を入力する機能を有する。入力部１５は、例えばキーボードやマウス等の入力デバイスである。
　出力部１６は、データを出力する機能を有する。出力部１６は、例えば液晶ディスプレイ装置等の表示装置、またはプリンタ等の印刷装置である。
　また、図９に示すように、シミュレーテッドアニーリング装置１００において、各構成要素は、システムバス１７に接続されている。
　シミュレーテッドアニーリング装置１００において、補助記憶部１４は、エネルギー計算部１１０、フリップ確認部１２０、開始位置・並列数計算部１３０、およびエネルギー更新部１４０を実現するためのプログラムを記憶している。
　なお、シミュレーテッドアニーリング装置１００は、例えば内部に図３に示すような機能を実現するＬＳＩ（Large Scale Integration ）等のハードウェア部品が含まれる回路が実装されてもよい。
　また、シミュレーテッドアニーリング装置１００は、ＣＰＵ等の素子を用いるコンピュータ機能を含まないハードウェアにより実現されてもよい。例えば、各構成要素の一部または全部は、汎用の回路（circuitry ）または専用の回路、プロセッサ等やこれらの組み合わせによって実現されてもよい。これらは、単一のチップ（例えば、上記のＬＳＩ）によって構成されてもよいし、バスを介して接続される複数のチップによって構成されてもよい。各構成要素の一部または全部は、上述した回路等とプログラムとの組み合わせによって実現されてもよい。
　また、シミュレーテッドアニーリング装置１００の各構成要素の一部または全部は、演算部と記憶部とを備えた１つまたは複数の情報処理装置で構成されていてもよい。
　各構成要素の一部または全部が複数の情報処理装置や回路等により実現される場合には、複数の情報処理装置や回路等は集中配置されてもよいし、分散配置されてもよい。例えば、情報処理装置や回路等は、クライアントアンドサーバシステム、クラウドコンピューティングシステム等、各々が通信ネットワークを介して接続される形態として実現されてもよい。
　次に、本発明の概要を説明する。図１０は、本発明によるシミュレーテッドアニーリング装置の概要を示すブロック図である。本発明によるシミュレーテッドアニーリング装置２０は、組合せ最適化問題をシミュレーテッドアニーリング方式で求解するシミュレーテッドアニーリング装置であって、組合せ最適化問題を表すイジングモデルにおけるエネルギー関数を構成する｛（ｋ－１）・ｎ＋１｝番目～ｋ・ｎ番目（ｋは１以上の整数、ｎは２以上の整数）のｎ個のスピンそれぞれに対して、フリップが受理されるか否かの確認処理を並列数ｎで並列に実行する確認手段２１（例えば、フリップ確認部１２０）と、ｍ番目（ｍは｛（ｋ－１）・ｎ＋１｝以上ｋ・ｎ未満の整数）のスピンで最初にフリップの受理が確認されると、ｍ番目のスピンに関連するスピンのエネルギーの変化量をｍ番目のスピンがフリップした状態で更新する更新手段２２（例えば、エネルギー更新部１４０）と、次の確認処理が実行されるスピンを（ｍ＋１）番目～ｋ・ｎ番目のスピンに、並列数を（ｎ－ｍ）にそれぞれ変更する変更手段２３（例えば、開始位置・並列数計算部１３０）とを備える。
　そのような構成により、シミュレーテッドアニーリング装置は、シミュレーテッドアニーリング方式による繰り返し処理を効率良く並列化できる。
　また、確認手段２１は、ｋ・ｎ番目のスピンがフリップするか否かが確定した後に（ｋ・ｎ＋１）番目～（ｋ＋１）・ｎ番目のｎ個のスピンそれぞれに対して確認処理を並列数ｎで並列に実行してもよい。
　そのような構成により、シミュレーテッドアニーリング装置は、シミュレーテッドアニーリング方式による繰り返し処理を効率良く並列化できる。
　また、シミュレーテッドアニーリング装置２０は、エネルギー関数を構成する全てのスピンに渡ってスピンのフリップによるエネルギーの変化量をそれぞれ計算する計算手段（例えば、フリップ確認部１２０）を備え、確認手段２１は、エネルギーの変化量がそれぞれ計算された後に最初の確認処理を実行してもよい。
　そのような構成により、シミュレーテッドアニーリング装置は、より高速に組合せ最適化問題を求解できる。
　また、確認手段２１および更新手段２２は、ベクトル演算器で実現されてもよい。
　そのような構成により、シミュレーテッドアニーリング装置は、マルチプロセスやマルチスレッドによる並列化における、同期によるオーバヘッドの影響を削減できる。
　また、組合せ最適化問題は、巡回セールスマン問題でもよい。
　そのような構成により、シミュレーテッドアニーリング装置は、より高速に巡回セールスマン問題を求解できる。
　以上、実施形態および実施例を参照して本願発明を説明したが、本願発明は上記実施形態および実施例に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
１１　ＣＰＵ
１２　主記憶部
１３　通信部
１４　補助記憶部
１５　入力部
１６　出力部
１７　システムバス
２０、１００　シミュレーテッドアニーリング装置
２１　確認手段
２２　更新手段
２３　変更手段
１１０　エネルギー計算部
１２０　フリップ確認部
１３０　開始位置・並列数計算部
１４０　エネルギー更新部

Claims (9)

  1. 　組合せ最適化問題をシミュレーテッドアニーリング方式で求解するシミュレーテッドアニーリング装置であって、
    　前記組合せ最適化問題を表すイジングモデルにおけるエネルギー関数を構成する｛（ｋ－１）・ｎ＋１｝番目～ｋ・ｎ番目（ｋは１以上の整数、ｎは２以上の整数）のｎ個のスピンそれぞれに対して、フリップが受理されるか否かの確認処理を並列数ｎで並列に実行する確認手段と、
    　ｍ番目（ｍは｛（ｋ－１）・ｎ＋１｝以上ｋ・ｎ未満の整数）のスピンで最初にフリップの受理が確認されると、ｍ番目のスピンに関連するスピンのエネルギーの変化量をｍ番目のスピンがフリップした状態で更新する更新手段と、
    　次の確認処理が実行されるスピンを（ｍ＋１）番目～ｋ・ｎ番目のスピンに、並列数を（ｎ－ｍ）にそれぞれ変更する変更手段とを備える
    　ことを特徴とするシミュレーテッドアニーリング装置。
  2. 　確認手段は、ｋ・ｎ番目のスピンがフリップするか否かが確定した後に（ｋ・ｎ＋１）番目～（ｋ＋１）・ｎ番目のｎ個のスピンそれぞれに対して確認処理を並列数ｎで並列に実行する
    　請求項１記載のシミュレーテッドアニーリング装置。
  3. 　エネルギー関数を構成する全てのスピンに渡ってスピンのフリップによるエネルギーの変化量をそれぞれ計算する計算手段を備え、
    　確認手段は、前記エネルギーの変化量がそれぞれ計算された後に最初の確認処理を実行する
    　請求項１または請求項２記載のシミュレーテッドアニーリング装置。
  4. 　確認手段および更新手段は、ベクトル演算器で実現される
    　請求項１から請求項３のうちのいずれか１項に記載のシミュレーテッドアニーリング装置。
  5. 　組合せ最適化問題は、巡回セールスマン問題である
    　請求項１から請求項４のうちのいずれか１項に記載のシミュレーテッドアニーリング装置。
  6. 　組合せ最適化問題をシミュレーテッドアニーリング方式で求解するシミュレーテッドアニーリング方法であって、
    　前記組合せ最適化問題を表すイジングモデルにおけるエネルギー関数を構成する｛（ｋ－１）・ｎ＋１｝番目～ｋ・ｎ番目（ｋは１以上の整数、ｎは２以上の整数）のｎ個のスピンそれぞれに対して、フリップが受理されるか否かの確認処理を並列数ｎで並列に実行し、
    　ｍ番目（ｍは｛（ｋ－１）・ｎ＋１｝以上ｋ・ｎ未満の整数）のスピンで最初にフリップの受理が確認されると、ｍ番目のスピンに関連するスピンのエネルギーの変化量をｍ番目のスピンがフリップした状態で更新し、
    　次の確認処理が実行されるスピンを（ｍ＋１）番目～ｋ・ｎ番目のスピンに、並列数を（ｎ－ｍ）にそれぞれ変更する
    　ことを特徴とするシミュレーテッドアニーリング方法。
  7. 　ｋ・ｎ番目のスピンがフリップするか否かが確定した後に（ｋ・ｎ＋１）番目～（ｋ＋１）・ｎ番目のｎ個のスピンそれぞれに対して確認処理を並列数ｎで並列に実行する
    　請求項６記載のシミュレーテッドアニーリング方法。
  8. 　組合せ最適化問題をシミュレーテッドアニーリング方式で求解するコンピュータにおいて実行されるシミュレーテッドアニーリングプログラムを記録したコンピュータ読み取り可能な記録媒体であって、
    　前記コンピュータで実行されるときに、
    　前記組合せ最適化問題を表すイジングモデルにおけるエネルギー関数を構成する｛（ｋ－１）・ｎ＋１｝番目～ｋ・ｎ番目（ｋは１以上の整数、ｎは２以上の整数）のｎ個のスピンそれぞれに対して、フリップが受理されるか否かの確認処理を並列数ｎで並列に実行し、
    　ｍ番目（ｍは｛（ｋ－１）・ｎ＋１｝以上ｋ・ｎ未満の整数）のスピンで最初にフリップの受理が確認されると、ｍ番目のスピンに関連するスピンのエネルギーの変化量をｍ番目のスピンがフリップした状態で更新し、
    　次の確認処理が実行されるスピンを（ｍ＋１）番目～ｋ・ｎ番目のスピンに、並列数を（ｎ－ｍ）にそれぞれ変更する
    　シミュレーテッドアニーリングプログラム
    　を記録したコンピュータ読み取り可能な記録媒体。
  9. 　コンピュータで実行されるときに、
    　ｋ・ｎ番目のスピンがフリップするか否かが確定した後に（ｋ・ｎ＋１）番目～（ｋ＋１）・ｎ番目のｎ個のスピンそれぞれに対して確認処理を並列数ｎで並列に実行する
    　シミュレーテッドアニーリングプログラムを記録した
    　請求項８記載の記録媒体。
PCT/JP2021/017018 2021-04-28 2021-04-28 シミュレーテッドアニーリング装置およびシミュレーテッドアニーリング方法 WO2022230119A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2023516961A JP7559937B2 (ja) 2021-04-28 2021-04-28 シミュレーテッドアニーリング装置およびシミュレーテッドアニーリング方法
PCT/JP2021/017018 WO2022230119A1 (ja) 2021-04-28 2021-04-28 シミュレーテッドアニーリング装置およびシミュレーテッドアニーリング方法
US18/287,098 US20240202392A1 (en) 2021-04-28 2021-04-28 Simulated annealing device and simulated annealing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/017018 WO2022230119A1 (ja) 2021-04-28 2021-04-28 シミュレーテッドアニーリング装置およびシミュレーテッドアニーリング方法

Publications (1)

Publication Number Publication Date
WO2022230119A1 true WO2022230119A1 (ja) 2022-11-03

Family

ID=83848132

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/017018 WO2022230119A1 (ja) 2021-04-28 2021-04-28 シミュレーテッドアニーリング装置およびシミュレーテッドアニーリング方法

Country Status (3)

Country Link
US (1) US20240202392A1 (ja)
JP (1) JP7559937B2 (ja)
WO (1) WO2022230119A1 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020054062A1 (ja) * 2018-09-14 2020-03-19 富士通株式会社 最適化装置および最適化装置の制御方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7063211B2 (ja) 2018-09-19 2022-05-09 富士通株式会社 最適化問題演算プログラム、最適化問題演算方法および最適化問題演算装置
JP7341804B2 (ja) 2019-09-06 2023-09-11 株式会社日立製作所 情報処理装置および情報処理方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020054062A1 (ja) * 2018-09-14 2020-03-19 富士通株式会社 最適化装置および最適化装置の制御方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
KNOPMAN, JONAS ET AL.: "Parallel simulated annealing: an adaptive approach", PROCEEDINGS 11TH INTERNATIONAL PARALLEL PROCESSING SYMPOSIUM, 1997, pages 522 - 526, XP010216830, Retrieved from the Internet <URL:https://ieeexplore.ieee.org/abstract/document/580950> [retrieved on 20210707], DOI: 10.1109/IPPS.1997.580950 *
MOTOMI SUZUKI; FUMIYO TAKANO; YUTA IDEGUCHI; TAKUYA ARAKI: "Parallel distributed processing of simulated annealing via speculative approach", IPSJ TECHNICAL REPORT; HIGH PERFORMANCE COMPUTING (HPC), vol. 2020-HPC-176, no. 2, 30 November 2019 (2019-11-30), JP , pages 1 - 6, XP009540926, ISSN: 2188-8841 *

Also Published As

Publication number Publication date
JP7559937B2 (ja) 2024-10-02
US20240202392A1 (en) 2024-06-20
JPWO2022230119A1 (ja) 2022-11-03

Similar Documents

Publication Publication Date Title
US11093669B2 (en) Method and system for quantum computing
EP3179415B1 (en) Systems and methods for a multi-core optimized recurrent neural network
Venkataramanaiah et al. Automatic compiler based FPGA accelerator for CNN training
Schubiger et al. GPU acceleration of ADMM for large-scale quadratic programming
US12067075B1 (en) Solving optimization problems using a hybrid computer system
US20170193361A1 (en) Neural network training performance optimization framework
US11429849B2 (en) Deep compressed network
Scanzio et al. Parallel implementation of artificial neural network training
KR20210042855A (ko) 메모리를 테스트하는 방법, 장치, 전자 기기, 저장 매체 및 프로그램
CN115461757A (zh) 具有单独存储器存取连接的深度学习加速器和随机存取存储器
WO2023138202A1 (zh) 量子线路模拟方法、装置、设备、存储介质及程序产品
Li et al. Optimized deep belief networks on CUDA GPUs
Jiang et al. GLARE: Accelerating Sparse DNN Inference Kernels with Global Memory Access Reduction
Morchdi et al. A Resource-efficient Task Scheduling System using Reinforcement Learning
Waidyasooriya et al. Architecture of an FPGA accelerator for molecular dynamics simulation using OpenCL
WO2022230119A1 (ja) シミュレーテッドアニーリング装置およびシミュレーテッドアニーリング方法
Piccinini et al. GPU-accelerated algorithms for many-particle continuous-time quantum walks
US20180349321A1 (en) Parallel processing apparatus, parallel operation method, and parallel operation program
JP2020080048A (ja) 並列処理装置およびプログラム
Sundar et al. Massive parallelization and performance enhancement of an immersed boundary method based unsteady flow solver
JP2017167581A (ja) 並列計算機、ｆｆｔ演算プログラムおよびｆｆｔ演算方法
Malysiak et al. An algorithmic skeleton for massively parallelized mean shift computation with applications to gpu architectures
Itu et al. Optimized GPU based simulation of the incompressible Navier-Stokes equations on a MAC grid
US11249724B1 (en) Processing-memory architectures performing atomic read-modify-write operations in deep learning systems
Ibeid et al. Toward accelerating the matrix inversion computation of symmetric positive-definite matrices on heterogeneous GPU-based systems

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21939280

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023516961

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 18287098

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21939280

Country of ref document: EP

Kind code of ref document: A1