WO2022224074A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2022224074A1
WO2022224074A1 PCT/IB2022/053350 IB2022053350W WO2022224074A1 WO 2022224074 A1 WO2022224074 A1 WO 2022224074A1 IB 2022053350 W IB2022053350 W IB 2022053350W WO 2022224074 A1 WO2022224074 A1 WO 2022224074A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
layer
light
oxide
display device
Prior art date
Application number
PCT/IB2022/053350
Other languages
English (en)
French (fr)
Inventor
山崎舜平
岡崎健一
楠紘慈
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to CN202280027137.9A priority Critical patent/CN117121086A/zh
Priority to KR1020237036424A priority patent/KR20230169177A/ko
Priority to US18/283,844 priority patent/US20240169914A1/en
Priority to JP2023515413A priority patent/JPWO2022224074A1/ja
Publication of WO2022224074A1 publication Critical patent/WO2022224074A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Definitions

  • One embodiment of the present invention relates to a display device. Another embodiment of the present invention relates to a method for driving a display device. Another embodiment of the present invention relates to a semiconductor device. Another embodiment of the present invention relates to a driving method of a semiconductor device. Another embodiment of the present invention relates to a circuit driving method.
  • one aspect of the present invention is not limited to the above technical field.
  • Technical fields of one embodiment of the present invention disclosed in this specification and the like include semiconductor devices, display devices, light-emitting devices, power storage devices, memory devices, electronic devices, lighting devices, input devices, input/output devices, pixels, and pixel circuits. , circuits, methods of driving them or methods of manufacturing them.
  • a semiconductor device refers to all devices that can function by utilizing semiconductor characteristics.
  • Devices that require high-definition display panels include, for example, smartphones, tablet terminals, and notebook computers.
  • stationary display devices such as television devices and monitor devices are also required to have higher definition accompanying higher resolution.
  • devices that require the highest definition include, for example, devices for virtual reality (VR) or augmented reality (AR).
  • VR virtual reality
  • AR augmented reality
  • Display devices that can be applied to display panels typically include liquid crystal display devices, organic EL (Electro Luminescence) elements, and light emitting devices equipped with light emitting elements such as light emitting diodes (LEDs). Examples include electronic paper that performs display by a migration method or the like.
  • the basic structure of an organic EL device is to sandwich a layer containing a light-emitting organic compound between a pair of electrodes. By applying a voltage to this device, light can be obtained from the light-emitting organic compound.
  • a display device to which such an organic EL element is applied does not require a backlight, which is required in a liquid crystal display device or the like.
  • Patent Document 1 describes an example of a display device using an organic EL element.
  • Patent Document 2 discloses a display device for VR using an organic EL device.
  • Non-Patent Document 1 describes a pixel circuit having a thin film transistor using polycrystalline silicon and a thin film transistor using oxide.
  • Non-Patent Document 2 also describes driving pixel circuits at various refresh rates of a display.
  • An object of one embodiment of the present invention is to provide a display device with high display quality.
  • An object of one embodiment of the present invention is to provide a highly reliable display device.
  • An object of one embodiment of the present invention is to provide a display device with low power consumption.
  • An object of one embodiment of the present invention is to provide a novel display device.
  • An object of one embodiment of the present invention is to provide a semiconductor device with favorable electrical characteristics.
  • An object of one embodiment of the present invention is to provide a highly reliable semiconductor device.
  • An object of one embodiment of the present invention is to provide a semiconductor device with stable electrical characteristics.
  • An object of one embodiment of the present invention is to provide a semiconductor device with low power consumption.
  • An object of one embodiment of the present invention is to provide a semiconductor device including different transistors over the same substrate.
  • An object of one embodiment of the present invention is to provide a novel semiconductor device.
  • One embodiment of the present invention is a display device including a first transistor, a second transistor, a third transistor, and a light-emitting element.
  • the light emitting element is electrically connected to one of the source and drain of the first transistor
  • the other of the source and drain of the first transistor is electrically connected to one of the source and drain of the second transistor
  • the second transistor is electrically connected to one of the source and drain of the third transistor
  • the semiconductor layer of the second transistor comprises indium, zinc and an element M, where the element M is gallium, aluminum, yttrium, tin , one or more selected from silicon, boron, copper, vanadium, beryllium, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, magnesium, and cobalt,
  • the semiconductor layer of the third transistor contains indium, zinc, and the element M
  • the semiconductor layer of the second transistor has
  • the other of the source and drain of the third transistor is electrically connected to the other of the source and drain of the second transistor, and the semiconductor layer of the second transistor includes indium, zinc, and the number of atoms of the element M
  • the ratio of the number of atoms of indium to the total is higher than that of the semiconductor layer of the third transistor.
  • the semiconductor layer of the third transistor preferably has a higher ratio of the number of atoms of the element M to the total number of atoms of indium, zinc, and the element M than that of the semiconductor layer of the second transistor.
  • the ratio of the number of atoms of the element M to the number of atoms of the metal element contained in the semiconductor layer of the third transistor is preferably 20 atomic % or more and 60 atomic % or less.
  • the above configuration includes a fourth transistor, a fifth transistor, a first wiring, a capacitor, and a driver circuit, and one of the source and the drain of the fourth transistor corresponds to the source and the drain of the second transistor.
  • One of the source and drain of the fifth transistor is electrically connected to the other of the source and drain of the second transistor, and the other of the source and drain of the fourth transistor is connected to the first wiring.
  • a first electrode of the capacitor electrically connected to one of the source and drain of the first transistor; a second electrode of the capacitor electrically connected to the gate of the second transistor;
  • the wiring preferably has a function of providing the video signal output from the drive circuit to the other of the source and drain of the fourth transistor.
  • a function of writing a potential to the gate of the second transistor is provided by turning on the second transistor, the third transistor, and the fourth transistor and turning off the first transistor and the fifth transistor. It is preferable that a function of holding the written potential be provided by turning off the third transistor and the fourth transistor after the potential is written.
  • a function of writing a potential to the gate of the second transistor is provided by turning on the second transistor, the third transistor, and the fourth transistor and turning off the first transistor and the fifth transistor. After the potential is written, the third transistor and the fourth transistor are turned off to have a function of holding the written potential. and the fifth transistor are turned on to supply current to the light-emitting element and control the amount of light emitted by the light-emitting element.
  • a display device with high display quality can be provided. Further, according to one embodiment of the present invention, a highly reliable display device can be provided. Further, according to one embodiment of the present invention, a display device with low power consumption can be provided. Further, according to one embodiment of the present invention, a novel display device can be provided.
  • a semiconductor device with favorable electrical characteristics can be provided. Further, according to one embodiment of the present invention, a highly reliable semiconductor device can be provided. Further, according to one embodiment of the present invention, a semiconductor device with stable electrical characteristics can be provided. Further, according to one embodiment of the present invention, a semiconductor device with low power consumption can be provided. Further, according to one embodiment of the present invention, a semiconductor device having different transistors over the same substrate can be provided. Further, according to one embodiment of the present invention, a novel semiconductor device can be provided.
  • FIG. 1A and 1B are diagrams showing configuration examples of pixels.
  • FIG. 2 is a diagram showing a configuration example of a pixel.
  • FIG. 3A is a timing chart illustrating an example of pixel operation.
  • FIG. 3B is a diagram illustrating a configuration example of a pixel;
  • FIG. 4A is a diagram showing a configuration example of a pixel.
  • FIG. 4B is a diagram illustrating a configuration example of a pixel;
  • 5A and 5B are diagrams showing configuration examples of pixels.
  • FIG. 6 is a diagram illustrating a configuration example of a display device.
  • 7A and 7B are diagrams showing configuration examples of a display device.
  • 8A to 8E are diagrams showing examples of pixel arrangement.
  • FIG. 9A is a top view showing an example of a display device.
  • FIG. 9B is a cross-sectional view showing an example of a display device; 10A to 10C are cross-sectional views showing examples of display devices. 11A and 11B are cross-sectional views showing an example of a display device. 12A to 12C are cross-sectional views showing examples of display devices. 13A to 13F are cross-sectional views showing examples of display devices.
  • FIG. 14 is a perspective view showing an example of a display device.
  • FIG. 15A is a cross-sectional view showing an example of a display device;
  • FIG. 15B is a cross-sectional view showing an example of a transistor;
  • FIG. 16 is a cross-sectional view showing an example of a display device.
  • FIG. 17 is a cross-sectional view showing an example of a display device.
  • 18A to 18F are diagrams showing configuration examples of light emitting devices.
  • 19A and 19B are diagrams illustrating examples of electronic devices.
  • 20A to 20D are diagrams illustrating examples of electronic devices.
  • 21A to 21F are diagrams illustrating examples of electronic devices.
  • 22A and 22B show the Id-Vg characteristics of the transistor.
  • 23A and 23B show the Id-Vg characteristics of the transistor.
  • a transistor is a type of semiconductor device, and can achieve functions such as amplifying current or voltage, and switching operations that control conduction or non-conduction.
  • the transistor in this specification includes an IGFET (Insulated Gate Field Effect Transistor) and a thin film transistor (TFT: Thin Film Transistor).
  • source and drain may be interchanged, such as when employing transistors of different polarities or when the direction of current flow changes in circuit operation. Therefore, in this specification, the terms “source” and “drain” can be used interchangeably.
  • either the source or the drain of a transistor may be called a "first electrode”, and the other of the source or the drain may be called a “second electrode”.
  • a gate is also called a “gate” or a “gate electrode”.
  • a first terminal and a second terminal of a transistor refer to, for example, one and the other of a source and a drain of a transistor, respectively.
  • electrically connected includes the case of being connected via "something that has some electrical action”.
  • something that has some kind of electrical action is not particularly limited as long as it enables transmission and reception of electrical signals between connection objects.
  • something having some electrical action includes electrodes or wiring, switching elements such as transistors, resistance elements, coils, capacitive elements, and other elements having various functions.
  • film and “layer” can be used interchangeably.
  • conductive layer or “insulating layer” may be interchangeable with the terms “conductive film” or “insulating film.”
  • an EL layer is a layer provided between a pair of electrodes of a light-emitting device (also referred to as a light-emitting element) and containing at least a light-emitting substance (also referred to as a light-emitting layer), or a laminate including a light-emitting layer. shall be shown.
  • a display panel which is one aspect of a display device, has a function of displaying (outputting) an image or the like on a display surface. Therefore, the display panel is one aspect of the output device.
  • the substrate of the display panel is attached with a connector such as FPC (Flexible Printed Circuit) or TCP (Tape Carrier Package), or an IC is mounted on the substrate by the COG (Chip On Glass) method, etc.
  • a connector such as FPC (Flexible Printed Circuit) or TCP (Tape Carrier Package)
  • COG Chip On Glass
  • the display device of one embodiment of the present invention can suppress variation in current in a pixel circuit included in each pixel, and can achieve excellent display quality. Further, the display device of one embodiment of the present invention can reduce power consumption and achieve excellent display quality, particularly in the case of displaying an image on the display portion with a low frame frequency.
  • a low frame frequency is, for example, 3 Hz or less, preferably 1 Hz or less, more preferably 0.1 Hz or less, and even more preferably 0.01 Hz or less.
  • a high frame frequency is, for example, a frequency of 30 Hz or higher.
  • an OS transistor When a transistor using an oxide semiconductor for a channel formation region (hereinafter referred to as an OS transistor) is used as a transistor forming a pixel circuit, charge written to each node can be retained for a long period of time.
  • the frame frequency When displaying a still image that does not need to be rewritten for each frame at a high frequency, the frame frequency should be lowered, and after a signal corresponding to the image data is written to the pixel circuit, the operation of the peripheral driver circuit should be stopped. can be done.
  • Such a driving method for stopping the operation of the peripheral driving circuit during display of a still image is also called "idling stop driving". Power consumption of the display device can be reduced by performing idling stop driving.
  • the display device of one embodiment of the present invention can have a variable refresh rate.
  • the power consumption can be reduced by adjusting the refresh rate (for example, in the range of 0.01 Hz to 240 Hz) according to the content displayed on the display device.
  • driving that reduces the power consumption of the display device by driving with a reduced refresh rate may be referred to as idling stop (IDS) driving.
  • IDS idling stop
  • the drive frequency of the touch sensor or the near touch sensor may be changed according to the refresh rate. For example, when the refresh rate of the display device is 120 Hz, the driving frequency of the touch sensor or the near-touch sensor can be higher than 120 Hz (typically 240 Hz). With this structure, low power consumption can be achieved and the response speed of the touch sensor or the near touch sensor can be increased.
  • the amount of current flowing through the light emitting device it is necessary to increase the amount of current flowing through the light emitting device.
  • the OS transistor when the transistor operates in the saturation region, the OS transistor can reduce the change in the current between the source and the drain with respect to the change in the voltage between the gate and the source compared to the Si transistor. Therefore, by applying an OS transistor as a drive transistor included in a pixel circuit, the current flowing between the source and the drain can be finely determined according to the change in the voltage between the gate and the source. can be controlled. Therefore, the number of gradations in the pixel circuit can be increased.
  • the OS transistor flows a more stable current (saturation current) than the Si transistor even when the source-drain voltage gradually increases. be able to. Therefore, by using the OS transistor as the driving transistor, a stable current can be supplied to the light-emitting device even if the current-voltage characteristics of the light-emitting device including the EL material are varied. That is, when the OS transistor operates in the saturation region, even if the source-drain voltage is increased, the source-drain current hardly changes, so that the light emission luminance of the light-emitting device can be stabilized.
  • an OS transistor as a driving transistor included in a pixel circuit, it is possible to suppress black floating, increase emission luminance, provide multiple gradations, and suppress variations in light emitting devices. can be planned.
  • FIG. 1A shows an example of a pixel Px of one embodiment of the present invention.
  • the pixel Px has a pixel circuit 51 and a light emitting element EL1.
  • the pixel circuit 51 has transistors Tr1 to Tr6 and a capacitor C1.
  • the pixel Px is electrically connected to the wiring Vdata, the wiring Vdd, the wiring Vss, the wiring Vini, the wiring Vscan1, the wiring Vscan2, the wiring Vem1, and the wiring Vem2.
  • the transistors Tr1 to Tr6 are n-channel field effect transistors. Further, the transistors Tr1 to Tr6 are preferably enhancement type (normally-off type) n-channel field effect transistors. Therefore, its threshold voltage (also referred to as “Vth”) is preferably higher than 0V.
  • the light emitting element EL1 includes a first electrode electrically connected to the wiring Vss and a second electrode electrically connected to the transistor Tr5.
  • the transistor Tr5 has a first terminal electrically connected to the light emitting element EL1, a second terminal electrically connected to the transistors Tr2 and Tr1, and a gate electrode electrically connected to the wiring Vem1.
  • the first terminal and the second terminal of the transistor refer to, for example, one and the other of the source and drain of the transistor, respectively.
  • the transistor Tr5 has a function as a switch that controls whether or not to pass current through the light emitting element EL1.
  • the transistor Tr6 has a first terminal electrically connected to the light emitting element EL1, a second terminal electrically connected to the wiring Vini, and a gate electrode electrically connected to the wiring Vscan1.
  • the capacitor C1 has a first electrode electrically connected to the light emitting element EL1 and a second electrode electrically connected to the gate of the transistor Tr2.
  • the node ND1 is a node electrically connected to the second electrode of the light emitting element EL1, the first terminal of the transistor Tr5, the first terminal of the transistor Tr6, and the first electrode of the capacitor C1.
  • the transistor Tr2 has a first terminal electrically connected to the transistor Tr5, a second terminal electrically connected to the transistors Tr3 and Tr4, and a gate electrode electrically connected to the capacitor C1. .
  • the transistor Tr1 has a first terminal electrically connected to the transistors Tr2 and Tr5, a second terminal electrically connected to the wiring Vdata, and a gate electrode electrically connected to the wiring Vscan2. .
  • the node ND3 is a node electrically connected to the second terminal of the transistor Tr5, the first terminal of the transistor Tr2, and the second terminal of the transistor Tr1.
  • the transistor Tr3 has a first terminal, a second terminal, and a gate electrode.
  • a gate electrode of the transistor Tr3 and the wiring Vscan1 are electrically connected.
  • a first terminal of the transistor Tr3 is electrically connected to the gate electrode of the transistor Tr2, and a second terminal of the transistor Tr3 is electrically connected to the second terminal of the transistor Tr2. Therefore, by turning on the transistor Tr3, the gate electrode of the transistor Tr2 and the second terminal can be electrically connected.
  • node ND2 is a node electrically connected to the gate electrode of the transistor Tr2, the second electrode of the capacitor C1, and the first terminal of the transistor Tr3.
  • the transistor Tr4 has a first terminal electrically connected to the transistors Tr2 and Tr3, a second terminal electrically connected to the wiring Vdd, and a gate electrode electrically connected to the wiring Vem2. .
  • the second terminal of the transistor Tr2, the second terminal of the transistor Tr3, and the first terminal of the transistor Tr4 are electrically connected.
  • the transistor Tr2 functions as a current control transistor for the light emitting element EL1. That is, the transistor Tr2 has a function of controlling the light emission amount of the light emitting element EL1. Therefore, the transistor Tr2 may be called a driving transistor.
  • the display quality of the display device can be improved even at a low frame frequency by using a transistor with extremely small hysteresis as the transistor Tr2.
  • the voltage stress between the gate and source of the transistor changes the threshold value of the transistor.
  • the threshold value of the transistor Tr2 may fluctuate during the period when current flows through the light emitting element EL1.
  • the period from writing image data to the pixel to the next frame is long. The change in luminance of is easily visible to the user of the display device.
  • the OS transistor has extremely small hysteresis. Therefore, by using the OS transistor as the driving transistor in the pixel circuit of one embodiment of the present invention, change in luminance of the light-emitting element EL1 can be suppressed. In the pixel circuit of one embodiment of the present invention, by using an OS transistor as a driving transistor, variation in the value of current flowing through the light-emitting element EL1 can be suppressed, and display quality of the display device can be improved even at a low frame frequency. .
  • One of the transistors included in the pixel circuit of one embodiment of the present invention has a hysteresis of preferably 0.1 V or less when reciprocating scanning is performed with Vg ranging from ⁇ 15 V to +20 V in Id ⁇ Vg measurement. It is more preferably 0.05 V or less.
  • Vd in the Id-Vg measurement is, for example, 0.01 V or more and 10 V or less.
  • the measurement interval of Vg in the measurement may be, for example, 0.1V.
  • a hold period of, for example, one second or less may be provided at each measurement point of Vg.
  • Id is the source-drain current
  • Vd is the source-drain voltage
  • Vg is the source-gate voltage.
  • a transistor used for measurement has a channel length of, for example, 100 ⁇ m or less, or 10 ⁇ m or less.
  • the transistor used for measurement has a channel width of, for example, 100 ⁇ m or less, or 10 ⁇ m or less.
  • the OS transistor has a high withstand voltage between the source and the drain.
  • an OS transistor as a transistor forming the pixel circuit 51, even when a potential difference between the wiring Vdd and the wiring Vss of the light emitting element EL1 is large, the operation is stable and a highly reliable display device can be realized.
  • an OS transistor with a high withstand voltage between the source and the drain as the transistor Tr2 the current of the light-emitting element EL1 can be accurately controlled even when the display device is used for a long time, which is preferable.
  • the wiring Vdata has a function of providing a signal Vdata_1 corresponding to a video signal to the transistor Tr1.
  • the wiring Vdata is sometimes called a source line.
  • the pixel circuit 51 has a function of turning on the transistors Tr1, Tr2, and Tr3 to apply a signal obtained by performing correction processing to the signal Vdata_1 to the node ND2.
  • the correction process can suppress the influence of the variation in the threshold value of the transistor Tr2 on the current flowing through the light emitting element EL1.
  • the pixel circuit 51 can be expressed as having a function of applying to the node ND2 a potential in which the influence of threshold variation of the transistor Tr2 is canceled.
  • the variation in the threshold value of the transistor Tr2 refers to, for example, variation in the threshold value of the transistor Tr2 of each pixel circuit 51 among a plurality of pixel circuits.
  • the pixel circuit 51 has a function of holding the potential applied to the node ND2 by turning off the transistor Tr3.
  • An oxide semiconductor used for a channel formation region of an OS transistor has a bandgap of 2 eV or more and thus has extremely low off-state current.
  • leakage current in an off state can be kept extremely low, so that fluctuation in the potential of the signal supplied to the node ND2 can be extremely small.
  • the frame frequency of image display on the display unit When the frame frequency of image display on the display unit is low, the period from writing image data to the pixel circuit until the next frame is long. growing. Therefore, when the frame frequency is low, it is particularly preferable to use a transistor with a small off-leak current as the transistor Tr3.
  • the transistor Tr1 can be turned off until the next frame. By turning off the transistor Tr1, the current flowing through the wiring Vdata in the pixel circuit 51 can be blocked, and the power consumption of the pixel circuit 51 and the power consumption of a circuit that supplies a signal to the wiring Vdata can be reduced. can.
  • the transistor Tr6 can be turned off until the next frame. By turning off the transistor Tr6, the current flowing through the wiring Vini can be blocked, and the power consumption of the pixel circuit 51 and the power consumption of a circuit that supplies a signal to the wiring Vini can be reduced.
  • Each transistor included in the pixel circuit 51 may have a back gate.
  • the OS transistor preferably has a back gate.
  • FIG. 1B shows an example in which the transistor has a back gate.
  • the back gate can be given the same signal as the gate.
  • the backgate can be given the same signal as the source or drain. By applying a signal to the back gate, for example, the threshold of the transistor can be controlled.
  • the back gate of the transistor may be electrically connected to the source or drain of the transistor.
  • the back gates of the transistors Tr4 and Tr5 are electrically connected to one of the source and the drain, respectively.
  • an OS transistor has extremely high field effect mobility compared to amorphous silicon.
  • an OS transistor has extremely low source-drain leakage current (hereinafter also referred to as an off-state current) in an off state, and can retain charge accumulated in a capacitor connected in series with the transistor for a long time. is possible. Further, by using the OS transistor, power consumption of the display device can be reduced.
  • the off-current value of the OS transistor per 1 ⁇ m channel width at room temperature is 1 aA (1 ⁇ 10 ⁇ 18 A) or less, 1 zA (1 ⁇ 10 ⁇ 21 A) or less, or 1 yA (1 ⁇ 10 ⁇ 24 A) or less.
  • the off current value per 1 ⁇ m of channel width at room temperature is 1 fA (1 ⁇ 10 ⁇ 15 A) or more and 1 pA (1 ⁇ 10 ⁇ 12 A). ) below. Therefore, it can be said that the off-state current of the OS transistor is about ten digits lower than the off-state current of the Si transistor.
  • the off current of the OS transistor hardly increases even in a high temperature environment. Specifically, the off-state current hardly increases even under an environmental temperature of room temperature or higher and 200° C. or lower. Also, the on-current is less likely to decrease even in a high-temperature environment.
  • a display device including an OS transistor operates stably even in a high-temperature environment, and has high reliability.
  • the silicon included in the Si transistor includes amorphous silicon and crystalline silicon (for example, polycrystalline silicon and monocrystalline silicon).
  • the light-emitting element EL1 preferably uses an EL device such as an OLED (Organic Light Emitting Diode) or a QLED (Quantum-dot Light Emitting Diode).
  • an EL device such as an OLED (Organic Light Emitting Diode) or a QLED (Quantum-dot Light Emitting Diode).
  • Examples of light-emitting substances that EL devices have include substances that emit fluorescence (fluorescent materials), substances that emit phosphorescence (phosphorescence materials), inorganic compounds (quantum dot materials, etc.), and substances that exhibit thermally activated delayed fluorescence (thermally activated delayed Fluorescence (Thermally Activated Delayed Fluorescence: TADF) material).
  • TADF material a material in which a singlet excited state and a triplet excited state are in thermal equilibrium may be used.
  • the light-emitting element EL1 is not limited to this, and an inorganic EL element containing an inorganic material, a light-emitting diode, or the like may be used.
  • An LED such as a micro LED (Light Emitting Diode) can also be used as the light emitting device.
  • FIGS. 3A, 3B, 4A and 4B an example of the operation of the pixel Px shown in FIG. 1A is shown using FIGS. 3A, 3B, 4A and 4B. Further, in the following operation examples, the potentials of the node ND1, the node ND2, and the node ND3 are sometimes indicated as potential VND1 , potential VND2 , and potential VND3 in FIGS. 3B, 4A, and 4B, respectively.
  • FIG. 3A is a timing chart showing an example of the operation of the pixel Px.
  • all the transistors forming a pixel are n-channel transistors. However, the following description is applicable.
  • the transistors Tr1 and Tr5 are off.
  • the transistor Tr6 is turned on, and the node ND1 is supplied with the potential Vi_1 from the wiring Vini (FIG. 3B).
  • the transistors Tr3 and Tr4 are turned on, and the node ND2 is supplied with the potential Vd_1 from the wiring Vdd (FIG. 3B).
  • the transistor Tr4 is turned off. Also, the transistor Tr5 continues to be kept off.
  • the transistor Tr6 continues to remain on, and the potential Vi_1 is held at the node ND1 (FIG. 4A).
  • the transistor Tr1 is turned on, and the potential Va_1 is applied from the wiring Vdata to the node ND3 through the transistor Tr1 (FIG. 4A).
  • the transistor Tr3 continues to remain on. Further, since the potential Vd_1 is applied to the node ND2, the transistor Tr2 is also kept on.
  • the potential of the node ND2 changes as the potential of the node ND3 changes, and the sum of the potential of the node ND3 (potential Va_1) and the threshold value of the transistor Tr2 (potential Vt) (potential (Va_1+Vt )) is given (Fig. 4A).
  • the threshold value of the transistor Tr2 is obtained, and a potential corresponding to the threshold value of the transistor Tr2 is applied between the gate and source of the transistor Tr2. Threshold variation can be corrected. Note that the operation of acquiring the threshold value of the transistor Tr2 may be called “threshold compensation operation”.
  • the transistor Tr1 is turned off, and the node ND3 is electrically cut off from the wiring Vdata.
  • the transistor Tr6 is turned off, and the node ND1 is electrically cut off from the wiring Vini.
  • the transistor Tr3 is turned off, and the potential of the node ND2 is held.
  • the transistors Tr4, Tr2, and Tr5 are turned on, and current flows through the light emitting element EL1 (FIG. 4B). Note that the channel lengths, channel widths, and gate insulating film materials and thicknesses of the transistors Tr2, Tr4, and Tr5 are controlled so that the current flowing through the light emitting element EL1 is mainly controlled according to the current driving capability of the transistor Tr2. Then, the material used for the channel formation region, etc. may be determined.
  • the display device of one embodiment of the present invention corrects variation in threshold voltage of the transistor Tr2 in each of the plurality of pixels included in the display portion; display quality can be realized.
  • the light-emitting element EL1 can keep lighting up during one frame period.
  • a driving method is also called “hold type” or “hold type driving”.
  • the hold-type drive tends to cause afterimages and image blurring in moving image display.
  • the resolution that people feel when displaying a moving image is also called "moving image resolution”. In other words, the hold-type drive tends to lower the moving image resolution.
  • black insertion drive is known to improve afterimages and blurring of images in moving image display.
  • the “black insertion drive” is also called “pseudo-impulse type” or “pseudo-impulse type drive”.
  • Black insertion driving is a driving method in which black is inserted every other frame, or black display is performed for a certain period of time in one frame.
  • the transistor Tr5 By applying a low potential signal to the wiring Vem1 electrically connected to the gate electrode of the transistor Tr5, the transistor Tr5 can be turned off. By turning off the transistor Tr5, the current of the light emitting element EL1 is stopped, and black insertion can be performed.
  • the frame frequency is 1 Hz.
  • a high potential signal and a low potential signal at a frequency higher than 1 Hz for example, 60 Hz here
  • a period of 60 Hz is generated within one frame period.
  • black insertion driving at a high frequency even when the frame frequency is low and the period of one frame is long, it is possible to make it difficult to visually recognize the change in luminance within the period of one frame.
  • the transistor Tr2 when an OS transistor is used as the transistor Tr2, the hysteresis of the transistor Tr2 is extremely small, and when the frame frequency is low as in still image display, a change in luminance can be kept small. Therefore, the transistor Tr5 is used. In some cases, excellent display quality can be achieved without high-speed black insertion driving. Therefore, during a period in which a still image is displayed, the circuit portion that supplies a signal to the wiring Vem1 electrically connected to the gate electrode of the transistor Tr5 can be stopped, and the power consumption of the driver circuit can be further reduced. .
  • Transistor An oxide semiconductor that can be used for the OS transistor is described below. Any of the following metal oxides or the like can be used as an oxide semiconductor for the OS transistor.
  • a metal oxide used for an OS transistor preferably contains at least indium or zinc. More preferably, the metal oxide comprises indium and zinc.
  • metal oxides include indium and the element M (where M is gallium, aluminum, yttrium, tin, silicon, boron, copper, vanadium, beryllium, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, one or more selected from neodymium, hafnium, tantalum, tungsten, magnesium, and cobalt) and zinc.
  • the element M is preferably one or more selected from gallium, aluminum, yttrium, and tin, and more preferably gallium.
  • the composition of the metal oxide greatly affects the electrical characteristics and reliability of the transistor. For example, by increasing the indium content of the metal oxide, a transistor with high on-current can be realized in some cases, which is preferable.
  • the bandgap of the metal oxide can be increased, and a transistor with even lower off-leakage current can be realized in some cases, which is preferable.
  • An OS transistor can be suitably used as the transistor Tr2.
  • an OS transistor in which the indium content of the metal oxide is high can be preferably used as the transistor Tr2.
  • the transistor Tr2 has a function of controlling the driving current of the light emitting element EL1.
  • an OS transistor with a high indium content in the metal oxide as the transistor Tr2, the current driving capability of the transistor Tr2 can be improved, and high luminance of the light-emitting element EL1 can be sufficiently coped with. .
  • OS transistors can be preferably used as the transistors Tr3, Tr6, and Tr1.
  • an OS transistor in which the metal oxide element M is highly contained can be preferably used as the transistor Tr3, the transistor Tr6, and the transistor Tr1.
  • the transistor Tr3 When the transistor Tr3 is in an off state, the transistor Tr3 has a function of holding the potential applied to the gate electrode of the transistor Tr2.
  • the off-leakage current of the transistor Tr3 When the off-leakage current of the transistor Tr3 is high, for example, there is a concern that the leakage current may lower the potential of the gate electrode of the transistor Tr2 and reduce the luminance of the light emitting element EL1. Therefore, it is preferable to use a transistor with a low off-leak current as the transistor Tr3.
  • the transistors Tr6 and Tr1 are electrically connected to the wiring Vini and the wiring Vdata, respectively. Therefore, when the off-leak currents of the transistor Tr6 and the transistor Tr1 are high, for example, part of the current flowing through the light emitting element EL1 may leak to the wiring Vini and the wiring Vdata, causing fluctuations in luminance. Therefore, transistors with low off-leakage current are preferably used as the transistors Tr6 and Tr1.
  • Si transistors may be used as the transistors Tr3, Tr6, and Tr1.
  • a Si transistor can be preferably used as the transistor Tr4 and the transistor Tr5, and a transistor having crystalline silicon in a channel formation region can be particularly preferably used.
  • an OS transistor can be preferably used, and an OS transistor whose metal oxide has a high indium content can be particularly preferably used.
  • the transistors Tr4 and Tr5 have sufficient current driving capability without limiting the current amount of the transistor Tr2. Therefore, a transistor having a channel formation region made of crystalline silicon (eg, polycrystalline silicon or single crystal silicon) can be preferably used as the transistor Tr4 and the transistor Tr5.
  • a transistor containing polycrystalline silicon for example, a transistor containing low-temperature polysilicon (LTPS) can be used.
  • OS transistors are used as the transistors Tr4 and Tr5, it is preferable to increase the indium content of the metal oxide to increase the current driving capability of the OS transistors.
  • FIG. 5A shows a configuration example of a pixel.
  • the pixel Px shown in FIG. 5A has a pixel circuit 51 and a light emitting element EL1.
  • the pixel circuit 51 has transistors Tr1, Tr2, Tr6 and a capacitor C1.
  • the first terminal of the transistor Tr2 is electrically connected to the light emitting element EL1, and the second terminal is electrically connected to the wiring Vdd.
  • a first terminal of the transistor Tr1 is electrically connected to the wiring Vdata, and a second terminal is electrically connected to the gate of the transistor Tr2.
  • An OS transistor can be suitably used as the transistor Tr2.
  • an OS transistor in which the indium content of the metal oxide is high can be preferably used as the transistor Tr2.
  • An OS transistor can be preferably used as the transistor Tr6 and the transistor Tr1.
  • an OS transistor in which the metal oxide element M is highly contained can be preferably used as the transistor Tr6 and the transistor Tr1.
  • an OS transistor with a high indium metal oxide content can be preferably used as the transistor Tr6.
  • an OS transistor in which the indium content of metal oxide is high as the transistor Tr6 a display device with high display quality even in high-frequency display can be realized.
  • the configuration example of the pixel shown in FIG. 5B differs from that in FIG. 5A in that it has a transistor Tr7.
  • the transistor Tr7 is electrically connected to a gate electrode electrically connected to the wiring Vscan3, a first terminal electrically connected to the wiring Vini, the gate of the transistor Tr2, and the second electrode of the capacitor C1. and a second terminal.
  • An OS transistor can be preferably used as the transistor Tr7.
  • an OS transistor in which the metal oxide element M is highly contained can be preferably used.
  • an OS transistor containing metal oxide with a high indium content can be preferably used.
  • Display device A structural example of a display device using a pixel of one embodiment of the present invention will be described.
  • FIG. 10 A block diagram of the display device 10 is shown in FIG.
  • the display device 10 has a display section 11 , a first drive circuit 12 and a second drive circuit 13 .
  • a plurality of pixels Px are arranged in a matrix on the display unit 11 .
  • a pixel includes at least one display element and one transistor.
  • As a display element an organic EL element, a liquid crystal element, or the like can be typically used.
  • the first drive circuit 12 includes a circuit functioning as a source driver.
  • the first drive circuit 12 has a function of generating a grayscale signal based on an externally input video signal and supplying the grayscale signal to the pixels included in the display section 11 .
  • the second drive circuit 13 includes a circuit functioning as a gate driver.
  • the second drive circuit 13 has a function of generating a selection signal based on an externally input signal and supplying it to the pixels included in the display section 11 .
  • An OS transistor or the like can be applied to the first drive circuit 12 . Since high-speed switching operation is required in the source driver or demultiplexer circuit, an OS transistor in which a metal oxide with a high indium content is applied to a semiconductor layer is used as an OS transistor used in the second driver circuit 13. is preferred.
  • the first driver circuit 12 may have both an OS transistor and a Si transistor as transistors.
  • An OS transistor or the like can be applied to the second drive circuit 13 .
  • a gate driver is not required to have a switching operation with a high response speed as compared with a source driver or a demultiplexer circuit. Therefore, a stable transistor with a lower off-state current may be used as the OS transistor, and for the second driver circuit 13, for example, an OS transistor in which a metal oxide with a high content of the element M is applied to a semiconductor layer is used. be able to.
  • the second driver circuit 13 may have both an OS transistor and a Si transistor as transistors.
  • an OS transistor in which a metal oxide with a high indium content is applied to a semiconductor layer may be used in the second driver circuit 13, and the first driver circuit 12 may contain the element M.
  • An OS transistor in which a high modulus metal oxide is applied to the semiconductor layer may also be used.
  • the display unit 11 is provided with a plurality of wirings Vdata connected to the first drive circuit 12 and a plurality of wirings GL connected to the second drive circuit 13 .
  • the wiring Vdata functions as, for example, a source line.
  • the wiring GL functions as a gate line, for example.
  • the first drive circuit 12 has a shift register circuit 31, a latch circuit section 41, a level shifter circuit section 42, a DA conversion section 43, an analog buffer circuit section 44, and the like.
  • the latch circuit section 41 has a plurality of latch circuits 32 and a plurality of latch circuits 33 .
  • the level shifter circuit section 42 has a plurality of level shifter circuits 34 .
  • the DA converter 43 has a plurality of DAC circuits 35 .
  • the analog buffer circuit section 44 has a plurality of analog buffer circuits 36 .
  • a clock signal CLK and a start pulse signal SP are input to the shift register circuit 31 .
  • the shift register circuit 31 generates a timing signal in which pulses are sequentially shifted according to the clock signal CLK and the start pulse signal SP, and outputs the timing signal to each latch circuit 32 of the latch circuit section 41 .
  • a video signal S 0 and a latch signal LAT are input to the latch circuit section 41 .
  • the video signal S0 is sampled according to the pulse of the timing signal and written to each latch circuit 32 in order. At this time, the period until the writing of the video signal S0 to each latch circuit 32 is completed can be called a line period.
  • each latch circuit 32 When one line period ends, the video signals held in each latch circuit 32 are written and held in each latch circuit 33 all at once according to the pulse of the latch signal LAT input to each latch circuit 33 . After sending the video signal to the latch circuit 33, the latch circuit 32 sequentially writes the next video signal according to the timing signal from the shift register circuit 31 again. During one line period of the second order, the video signal written and held in the latch circuit 33 is output to each level shifter circuit 34 of the level shifter circuit section 42 .
  • the video signal input to each level shifter circuit 34 of the level shifter circuit section 42 is sent to each DAC circuit 35 in the DA conversion section 43 after the voltage amplitude of the signal is increased by the level shifter circuit 34 .
  • the video signal input to the group of DAC circuits 35 is analog-converted and output to the analog buffer circuit section 44 as one analog signal.
  • the video signal input to the analog buffer circuit section 44 is output to each wiring Vdata via each analog buffer circuit 36 .
  • the second drive circuit 13 sequentially selects each wiring GL.
  • a video signal input from the first driving circuit 12 to the display unit 11 via the wiring Vdata is input to each pixel Px connected to the wiring GL selected by the second driving circuit 13 .
  • the first drive circuit 12 illustrated in FIG. 6 was configured to convert a digital signal into an analog signal and output it to the display unit 11. However, by using an analog signal as an input signal, the first drive circuit 12 configuration can be simplified.
  • the first drive circuit 12 a shown in FIG. 7A has a shift register circuit 31 , a latch circuit section 41 and a source follower circuit section 45 .
  • the source follower circuit section 45 has a plurality of source follower circuits 37 .
  • the latch circuit 32 samples the analog video signal S 0 as analog data according to the timing signal from the shift register circuit 31 .
  • Each latch circuit 32 simultaneously outputs the video signals held in each latch circuit 33 according to the latch signal LAT.
  • the video signal held in the latch circuit 33 is output via the source follower circuit 37 to one wiring Vdata.
  • the analog buffer circuit described above may be used instead of the source follower circuit 37 .
  • the first drive circuit 12b shown in FIG. 7B has a shift register circuit 31 and a demultiplexer circuit 46.
  • Demultiplexer circuit 46 has a plurality of sampling circuits 38 .
  • Each sampling circuit 38 receives a plurality of analog video signals S0 from a plurality of wirings, and simultaneously outputs video signals to a plurality of wirings Vdata in accordance with timing signals inputted from the shift register circuit 31 .
  • the shift register circuit 31 outputs timing signals so as to sequentially select the plurality of sampling circuits 38 .
  • the demultiplexer circuit 46 may use OS transistors, and the shift register circuit 31 may use Si transistors.
  • the shift register circuit 31 uses a transistor containing single crystal silicon, and the demultiplexer circuit 46 and the display portion 11 use OS transistors.
  • an OS transistor can be stacked over a transistor including single crystal silicon.
  • Metal oxide A composition of a metal oxide that can be applied to a semiconductor layer included in a transistor of one embodiment of the present invention is described. Note that the composition of the metal oxide may be replaced with the composition of the semiconductor layer.
  • the metal oxide preferably contains at least indium or zinc. More preferably, the metal oxide comprises indium and zinc.
  • metal oxides include indium and the element M (where M is gallium, aluminum, yttrium, tin, silicon, boron, copper, vanadium, beryllium, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, one or more selected from neodymium, hafnium, tantalum, tungsten, magnesium, and cobalt) and zinc.
  • Metal oxides include, for example, indium oxide, indium zinc oxide (In—Zn oxide), indium tin oxide (In—Sn oxide), indium titanium oxide (In—Ti oxide), indium aluminum zinc oxide (In-Al-Zn oxide, also referred to as IAZO), indium tin zinc oxide (In-Sn-Zn oxide), indium titanium zinc oxide (In-Ti-Zn oxide), indium gallium zinc oxide (In-Ga-Zn oxide, also referred to as IGZO), indium gallium tin zinc oxide (In-Ga-Sn-Zn oxide), indium gallium aluminum zinc oxide (In-Ga-Al-Zn oxide, IGAZO or IAGZO) can be used.
  • indium tin oxide containing silicon, or the like can be used.
  • the element M is preferably one or more selected from gallium, aluminum, yttrium, and tin, and more preferably gallium. Note that in this specification and the like, a metal oxide containing indium, the element M, and zinc is sometimes referred to as an In-M-Zn oxide.
  • composition of the semiconductor layer greatly affects the electrical characteristics and reliability of the transistor.
  • the ratio of the number of indium atoms to the number of atoms of the contained metal element is sometimes referred to as the indium content.
  • the display device By increasing the content of indium in the semiconductor layer, a transistor with a large on-current can be obtained. By applying the transistor to a transistor that requires high on-state current, the display device can have excellent electrical characteristics.
  • the indium content can be increased by applying a metal oxide in which the atomic ratio of indium is equal to or higher than that of zinc.
  • the indium content can be increased by using a metal oxide in which the atomic ratio of indium is equal to or higher than that of tin.
  • the indium content can be increased by applying a metal oxide in which the atomic ratio of indium is higher than that of tin. Furthermore, it is preferable to use a metal oxide in which the atomic ratio of zinc is higher than that of tin.
  • the indium content can be increased by applying a metal oxide in which the atomic ratio of indium is higher than that of aluminum. Furthermore, it is preferable to use a metal oxide in which the atomic ratio of zinc is higher than that of aluminum.
  • the indium content is increased by applying a metal oxide in which the atomic ratio of indium to the atomic number of the metal element is higher than the atomic ratio of gallium. be able to. Furthermore, it is more preferable to use a metal oxide in which the atomic ratio of zinc is higher than that of gallium.
  • the indium content is reduced by using a metal oxide in which the atomic ratio of indium to the atomic number of the metal element is higher than the atomic ratio of the element M. can be enhanced. Furthermore, it is more preferable to use a metal oxide in which the atomic ratio of zinc is higher than the atomic ratio of the element M.
  • the sum of the atomic number ratios of the metal elements can be used as the atomic number ratio of the element M.
  • the atomic ratio of the element M can be the sum of the atomic ratio of gallium and the atomic ratio of aluminum.
  • the atomic ratio of indium, the element M, and zinc is preferably within the above range.
  • the ratio of the number of indium atoms to the number of atoms of the metal element contained is 30 atomic % or more and 100 atomic % or less, preferably 30 atomic % or more and 95 atomic % or less, more preferably 35 atomic % or more and 95 atoms.
  • the metal oxide can increase the indium content.
  • the ratio of the number of indium atoms to the total number of atoms of indium, the element M, and zinc is preferably within the above range.
  • GBT Gate Bias Temperature
  • PBTS Positive Bias Temperature Stress
  • NBTS Negative Bias Temperature Stress
  • the PBTS test and the NBTS test performed in the state of being irradiated with light are called PBTIS (Positive Bias Temperature Illumination Stress) test and NBTIS (Negative Bias Temperature Illumination Stress) test, respectively.
  • n-type transistor In an n-type transistor, a positive potential is applied to the gate when the transistor is turned on (a state in which current flows), so the amount of change in the threshold voltage in the PBTS test is an index of the reliability of the transistor. It is one of the important items to pay attention to.
  • the electrical characteristics of the transistor may change.
  • a transistor applied to a region where light can enter have small variation in electrical characteristics under light irradiation and have high reliability against light. Reliability against light can be evaluated, for example, by the amount of change in threshold voltage in an NBTIS test.
  • the transistor can have high reliability with respect to application of a positive bias. In other words, the transistor can have a small amount of change in threshold voltage in the PBTS test. Further, when a metal oxide containing gallium is used, the content of gallium is preferably lower than the content of indium. Accordingly, a highly reliable transistor can be realized.
  • One of the causes of threshold voltage fluctuation in PBTS tests is the defect level at or near the interface between the semiconductor layer and the gate insulating layer.
  • an In—Ga—Zn oxide when used for the semiconductor layer, a metal oxide in which the atomic ratio of indium is higher than that of gallium is applied to the semiconductor layer, thereby content can be reduced. Moreover, it is more preferable to use a metal oxide in which the atomic ratio of zinc is higher than the atomic ratio of gallium. In other words, it is preferable to apply to the semiconductor layer a metal oxide that satisfies In>Ga and Zn>Ga in the atomic ratio of the metal element.
  • the ratio of the number of gallium atoms to the number of atoms of the metal element contained is higher than 0 atomic % and 50 atomic % or less, preferably 0.1 atomic % or more and 40 atomic % or less, more preferably 0.1 atomic %.
  • atomic % or more and 35 atomic % or less more preferably 0.1 atomic % or more and 30 atomic % or less, more preferably 0.1 atomic % or more and 25 atomic % or less, more preferably 0.1 atomic % or more and 20 atomic % or less,
  • a metal oxide having a content of more preferably 0.1 atomic % or more and 15 atomic % or less, more preferably 0.1 atomic % or more and 10 atomic % or less the gallium content can be lowered.
  • a metal oxide that does not contain gallium may be applied to the semiconductor layer.
  • In--Zn oxide can be applied to the semiconductor layer.
  • the field-effect mobility of the transistor can be increased by increasing the atomic ratio of indium to the atomic number of the metal element contained in the metal oxide.
  • the metal oxide becomes a highly crystalline metal oxide, which suppresses fluctuations in the electrical characteristics of the transistor and improves reliability. be able to.
  • a metal oxide that does not contain gallium and zinc, such as indium oxide may be used for the semiconductor layer. By using gallium-free metal oxides, in particular, threshold voltage variations in PBTS tests can be minimized.
  • an oxide containing indium and zinc can be used for the semiconductor layer.
  • Gallium has been described as a representative example, but it can also be applied to the case where the element M is used instead of gallium.
  • a metal oxide in which the atomic ratio of indium is higher than the atomic ratio of the element M is preferably applied to the semiconductor layer.
  • a metal oxide in which the atomic ratio of zinc is higher than the atomic ratio of the element M is preferable to use.
  • the transistor By reducing the content of the element M in the semiconductor layer, the transistor can be highly reliable with respect to positive bias application. By applying the transistor to a transistor that requires high reliability against application of a positive bias, the display device can have high reliability.
  • the transistor can have high reliability against light. That is, the transistor can have a small amount of change in threshold voltage in the NBTIS test. Specifically, a metal oxide in which the atomic ratio of the element M is equal to or higher than the atomic ratio of indium has a larger bandgap, and the variation of the threshold voltage in the NBTIS test of the transistor can be reduced. . Further, the off-state current of the transistor can be further reduced in some cases by increasing the bandgap.
  • the bandgap of the metal oxide of the semiconductor layer is preferably 2.0 eV or more, more preferably 2.5 eV or more, further preferably 3.0 eV or more, further preferably 3.2 eV or more, and 3.0 eV or more. 3 eV or more is preferable, 3.4 eV or more is preferable, and 3.5 eV or more is more preferable.
  • the ratio of the number of atoms of the element M to the number of atoms of the contained metal element is 20 atomic % or more and 70 atomic % or less, preferably 30 atomic % or more and 70 atomic % or less, more preferably 30 atomic %.
  • 60 atomic % or more, more preferably 40 atomic % or more and 60 atomic % or less, more preferably 50 atomic % or more and 60 atomic % or less, by suitably using a metal oxide to increase the content of the element M can be done.
  • a metal oxide in which the atomic ratio of indium to the atomic number of metal elements is equal to or lower than that of gallium can be applied.
  • the ratio of the number of gallium atoms to the number of atoms of the contained metal element is 20 atomic % or more and 60 atomic % or less, preferably 20 atomic % or more and 50 atomic % or less, more preferably 30 atomic % or more.
  • the content of the element M can be increased by using a metal oxide of 50 atomic % or less, more preferably 40 atomic % or more and 60 atomic % or less, more preferably 50 atomic % or more and 60 atomic % or less.
  • Analysis of the composition of metal oxides can be performed, for example, by energy dispersive X-ray spectroscopy (EDX: Energy Dispersive X-ray spectroscopy), X-ray photoelectron spectroscopy (XPS: X-ray Photoelectron Spectroscopy), inductively coupled plasma mass spectroscopy.
  • EDX Energy Dispersive X-ray spectroscopy
  • XPS X-ray Photoelectron Spectroscopy
  • ICP-MS Inductively Coupled Plasma-Mass Spectrometry
  • ICP-AES Inductively Coupled Plasma-Atomic Emission Spectrometry
  • a plurality of these techniques may be combined for analysis.
  • the actual content rate and the content rate obtained by analysis may differ due to the influence of analysis accuracy. For example, when the content of element M is low, the content of element M obtained by analysis may be lower than the actual content.
  • the composition in the vicinity includes the range of ⁇ 30% of the desired atomic number ratio.
  • the atomic ratio of indium is 1, the atomic ratio of M is greater than 0.1. 2 or less, including the case where the atomic ratio of zinc is greater than 0.1 and 2 or less.
  • the atomic ratio of the target may differ from the atomic ratio of the metal oxide.
  • zinc may have a lower atomic ratio in the metal oxide than in the target.
  • the atomic ratio of zinc contained in the target may be about 40% or more and 90% or less.
  • This embodiment can be implemented by appropriately combining at least part of it with other embodiments described herein.
  • the three sub-pixels are, for example, red (R), green (G), and blue (B) sub-pixels, yellow ( Y), cyan (C), and magenta (M) sub-pixels.
  • the four sub-pixels are, for example, red (R), green (G), blue (B), and white (W) sub-pixels, red (R), green (G ), blue (B), and yellow (Y).
  • Each subpixel has a light emitting device.
  • Sub-pixel arrangements include, for example, a stripe arrangement, an S-stripe arrangement, a matrix arrangement, a delta arrangement, a Bayer arrangement, and a pentile arrangement.
  • top surface shapes of sub-pixels include polygons such as triangles, quadrilaterals (including rectangles and squares), pentagons, and hexagons, and polygons with rounded corners, ellipses, and circles.
  • the top surface shape of the sub-pixel corresponds to the top surface shape of the light emitting region of the light emitting device.
  • a pixel 310 shown in FIG. 8A has a red sub-pixel (R), a green sub-pixel (G), and a blue sub-pixel (B).
  • R red sub-pixel
  • G green sub-pixel
  • B blue sub-pixel
  • FIG. 8A shows a configuration in which the sub-pixels have the same area
  • the sub-pixels may have different areas.
  • the area of the sub-pixel corresponds to the area of the light-emitting region of the light-emitting device.
  • the regions of the sub-pixel light-emitting elements are labeled with R, G, and B. As shown in FIG.
  • a pixel 310 shown in FIG. 8B has a configuration to which an S stripe arrangement is applied.
  • the pixel 310 shown in FIG. 8B is composed of two rows and two columns, and has two subpixels (subpixel (R) and subpixel (G)) in the left column (first column) and (Second column) has one sub-pixel (sub-pixel (B)).
  • the pixel 310 has two sub-pixels (sub-pixel (R), sub-pixel (B)) in the upper row (first row) and two sub-pixels in the lower row (second row). It has pixels (sub-pixels (G) and sub-pixels (B)), and has sub-pixels (B) over these two rows.
  • FIG. 8B shows an example in which the area of the sub-pixel (B) is larger than the areas of the sub-pixel (R) and the sub-pixel (G).
  • This configuration can be suitably used when the lifetime of the light emitting device that emits blue light is shorter than the lifetime of the light emitting device that emits red light and that of the light emitting device that emits green light.
  • the sub-pixel (B) having a large light-emitting area the current density applied to the light-emitting device emitting blue light is low, so that the lifetime of the light-emitting device can be extended. In other words, the display device can have high reliability.
  • FIG. 8B illustrates a structure in which the area of the subpixel (B) is larger than the area of the subpixel (R) and the subpixel (G), one embodiment of the present invention is not limited to this.
  • the area of the sub-pixel can be determined according to the lifetime of the light-emitting device included in the sub-pixel. It is preferred that the area of a sub-pixel in a light emitting device with a short lifetime be larger than the area of other sub-pixels.
  • FIG. 8C shows two pixels.
  • the pixel shown in FIG. 8C indicates a pixel in which sub-pixels of each color are arranged in a zigzag pattern. Specifically, sub-pixels of different colors are arranged in odd-numbered rows and even-numbered rows in each column.
  • FIG. 8D shows pixels to which the pentile arrangement is applied.
  • the pixels shown in FIG. 8D are two pixels, a pixel 310A and a pixel 310B, and there are three types of sub-pixels: a red sub-pixel (R), a green sub-pixel (G), and a blue sub-pixel (B).
  • R red sub-pixel
  • G green sub-pixel
  • B blue sub-pixel
  • FIG. 8D shows pixels to which the pentile arrangement is applied.
  • the pixels shown in FIG. 8D are two pixels, a pixel 310A and a pixel 310B, and there are three types of sub-pixels: a red sub-pixel (R), a green sub-pixel (G), and a blue sub-pixel (B).
  • R red sub-pixel
  • G green sub-pixel
  • B blue sub-pixel
  • the pixel 310 includes a subpixel (R) that exhibits red, a subpixel (G) that exhibits green, and a subpixel (B) that exhibits blue, as well as a subpixel (IR) that exhibits infrared light, and detects light. (See FIG. 8E.).
  • Pixel PS has a light receiving element.
  • a sub-pixel (IR) that emits infrared light can be used as a light source, and the infrared light emitted by the sub-pixel can be detected by a light-detecting pixel (PS).
  • PS light-detecting pixel
  • the sub-pixel (R) that exhibits red the sub-pixel (G) that exhibits green
  • the sub-pixel (B) that exhibits blue the sub-pixel that exhibits infrared light (IR)
  • the pixel that detects light (PS) The aperture ratio can be determined as appropriate.
  • the configuration shown in FIG. 8E includes a light-emitting element (also referred to as a light-emitting device) and a light-receiving element (also referred to as a light-receiving device) in the pixel 310 .
  • a light-emitting element also referred to as a light-emitting device
  • a light-receiving element also referred to as a light-receiving device
  • the display device of one embodiment of the present invention since pixels have a light-receiving function, contact or proximity of an object can be detected while displaying an image. Further, since the display device of one embodiment of the present invention includes subpixels that emit infrared light, an image can be displayed using the subpixels included in the display device while emitting infrared light as a light source. In other words, the display device of one embodiment of the present invention has a structure that is highly compatible with functions other than the display function (here, the light receiving function).
  • the light receiving element included in the pixel 310 shown in FIG. 8E may be used as a touch sensor, a non-contact sensor, or the like.
  • the touch sensor or non-contact sensor can detect proximity or contact of an object (finger, hand, pen, etc.).
  • a touch sensor can detect an object by direct contact between the electronic device and the object.
  • the non-contact sensor can detect the target even if the target does not come into contact with the electronic device.
  • the display device can detect the object when the distance between the display device (or electronic device) and the object is 0.1 mm or more and 300 mm or less, preferably 3 mm or more and 50 mm or less.
  • the electronic device can be operated without direct contact with the target object, in other words, the display device can be operated without contact (touchless). With the above configuration, it is possible to reduce the risk of the electronic device being dirty or scratched, or the electronic It becomes possible to operate the device.
  • the non-contact sensor function can also be called a hover sensor function, a hover touch sensor function, a near touch sensor function, a touchless sensor function, etc.
  • the touch sensor function can also be called a direct touch sensor function.
  • 9A and 9B show a display device of one embodiment of the present invention.
  • FIG. 9A A top view of the display device 300 is shown in FIG. 9A.
  • the display device 300 has a display section in which a plurality of pixels 310 are arranged in a matrix and a connection section 340 outside the display section.
  • One pixel 310 is composed of three sub-pixels, a sub-pixel 310a, a sub-pixel 310b, and a sub-pixel 310c. Note that the pixel is not limited to the configuration shown in FIG. 9A.
  • connection portion 340 is positioned below the display portion when viewed from above
  • the connecting portion 340 may be provided in at least one of the upper side, the right side, the left side, and the lower side of the display portion when viewed from above, and may be provided so as to surround the four sides of the display portion.
  • the number of connection parts 340 may be singular or plural.
  • FIG. 9B shows a cross-sectional view between dashed-dotted lines X1-X2 and Y1-Y2 in FIG. 9A.
  • FIGS. 10A to 10C, FIGS. 11A and 11B, and FIGS. 12A to 12C show cross-sectional views along dashed-dotted lines X1-X2 and Y1-Y2 in FIG. 9A.
  • the display device 300 includes light emitting devices 330a, 330b, and 330c provided on a layer 301 including transistors, and a protective layer 331 covering these light emitting devices.
  • a substrate 320 is bonded onto the protective layer 331 with a resin layer 322 .
  • an insulating layer 325 and an insulating layer 327 on the insulating layer 325 are provided in a region between two adjacent light emitting devices.
  • a display device of one embodiment of the present invention is a top emission type in which light is emitted in a direction opposite to a substrate over which a light-emitting device is formed, and light is emitted toward a substrate over which a light-emitting device is formed.
  • a bottom emission type bottom emission type
  • a double emission type dual emission type in which light is emitted from both sides may be used.
  • the layer 301 including transistors for example, a stacked structure in which a plurality of transistors are provided on a substrate and an insulating layer is provided to cover these transistors can be applied.
  • the layer 301 containing the transistors may have recesses between two adjacent devices.
  • recesses may be provided in the insulating layer located on the outermost surface of the layer 301 including the transistor.
  • the transistor described in Embodiment 1 can be used as the transistor.
  • a light-emitting device has an EL layer between a pair of electrodes.
  • one of a pair of electrodes may be referred to as a pixel electrode and the other may be referred to as a common electrode.
  • one electrode functions as an anode and the other electrode functions as a cathode.
  • the pixel electrode functions as an anode and the common electrode functions as a cathode will be described below as an example.
  • the light emitting device 330a includes a conductive layer 311a on the layer 301 including the transistor, a first island layer 313a on the conductive layer 311a, a fourth layer 314 on the first island layer 313a, and a fourth layer 314 on the first layer 313a. and a common electrode 315 on four layers 314 .
  • the conductive layer 311a functions as a pixel electrode.
  • the first layer 313a and the fourth layer 314 can be collectively called an EL layer.
  • the first layer 313a has, for example, a hole injection layer, a hole transport layer, a light emitting layer, and an electron transport layer.
  • the first layer 313a has, for example, a first light-emitting unit, a charge generation layer, and a second light-emitting unit.
  • the fourth layer 314 has, for example, an electron injection layer.
  • the fourth layer 314 may have a stack of an electron transport layer and an electron injection layer.
  • the light emitting device 330b includes a conductive layer 311b on the layer 301 including the transistor, a second island layer 313b on the conductive layer 311b, a fourth layer 314 on the second island layer 313b, and a fourth layer 314 on the second layer 313b. and a common electrode 315 on four layers 314 .
  • the conductive layer 311b functions as a pixel electrode.
  • the second layer 313b and the fourth layer 314 can be collectively called an EL layer.
  • the light-emitting device 330c includes a conductive layer 311c on the layer 301 including the transistor, a third island-shaped layer 313c on the conductive layer 311c, a fourth layer 314 on the third island-shaped layer 313c, and a third layer 313c on the conductive layer 311c. and a common electrode 315 on four layers 314 .
  • the conductive layer 311c functions as a pixel electrode.
  • the third layer 313c and the fourth layer 314 can be collectively referred to as EL layers.
  • a fourth layer 314 is a layer common to each light emitting device.
  • the fourth layer 314 comprises, for example, an electron injection layer, as described above.
  • the fourth layer 314 may have a stack of an electron transport layer and an electron injection layer.
  • the common electrode 315 is electrically connected to the conductive layer 323 provided on the connecting portion 340 .
  • the same potential is supplied to the common electrode 315 of each light emitting device.
  • FIG. 9B shows an example in which a fourth layer 314 is provided over the conductive layer 323 and the conductive layer 323 and the common electrode 315 are electrically connected through the fourth layer 314 .
  • the fourth layer 314 may not be provided in the connecting portion 340 .
  • FIG. 10C shows an example in which the fourth layer 314 is not provided on the conductive layer 323 and the conductive layer 323 and the common electrode 315 are directly connected.
  • the area where the fourth layer 314 and the common electrode 315 are formed can be changed.
  • the fourth layer 314 (or the common electrode 315) is in contact with any side surface of the conductive layers 311a to 311c, the first layer 313a, the second layer 313b, and the third layer 313c. can be suppressed, and short-circuiting of the light-emitting device can be suppressed. This can improve the reliability of the light emitting device.
  • the insulating layer 325 preferably covers at least side surfaces of the conductive layers 311a to 311c. Furthermore, the insulating layer 325 preferably covers the side surfaces of the first layer 313a, the second layer 313b, and the third layer 313c. The insulating layer 325 can be in contact with side surfaces of the conductive layers 311a to 311c, the first layer 313a, the second layer 313b, and the third layer 313c.
  • the insulating layer 327 is provided on the insulating layer 325 so as to fill the recesses formed in the insulating layer 325 .
  • the insulating layer 327 can overlap with side surfaces of the conductive layers 311a to 311c, the first layer 313a, the second layer 313b, and the third layer 313c with the insulating layer 325 interposed therebetween. .
  • the space between adjacent island-shaped layers can be filled. can be made flatter. Therefore, it is possible to improve the coverage of the common electrode and prevent disconnection of the common electrode.
  • the insulating layer 325 or the insulating layer 327 can be provided so as to be in contact with the island-shaped layer. This can prevent film peeling of the island-shaped layer. Adhesion between the insulating layer and the island-shaped layer produces an effect that the adjacent island-shaped layers are fixed or adhered by the insulating layer.
  • An organic resin film is suitable for the insulating layer 327 .
  • organic solvents and the like that may be contained in the photosensitive organic resin film may damage the EL layer.
  • ALD atomic layer deposition
  • one of the insulating layer 325 and the insulating layer 327 may not be provided.
  • the insulating layer 325 by forming the insulating layer 325 with a single-layer structure using an inorganic material, the insulating layer 325 can be used as a protective insulating layer of the EL layer. Thereby, the reliability of the display device can be improved.
  • the insulating layer 327 by forming the insulating layer 327 having a single-layer structure using an organic material, the insulating layer 327 can be filled between the adjacent EL layers and planarized. Accordingly, the coverage of the common electrode (upper electrode) formed over the EL layer and the insulating layer 327 can be improved.
  • the fourth layer 314 and the common electrode 315 are provided on the first layer 313a, the second layer 313b, the third layer 313c, the insulating layer 325 and the insulating layer 327.
  • a step due to a region where the pixel electrode and the EL layer are provided and a region where the pixel electrode and the EL layer are not provided (region between the light emitting devices). ing. Since the display device of one embodiment of the present invention includes the insulating layer 325 and the insulating layer 327 , the step can be planarized, and coverage with the fourth layer 314 and the common electrode 315 can be improved. Therefore, it is possible to suppress poor connection due to disconnection. Alternatively, it is possible to prevent the common electrode 315 from being locally thinned due to a step and increasing the electrical resistance.
  • the heights of the top surface of the insulating layer 325 and the top surface of the insulating layer 327 are adjusted to the heights of the first layer 313a and the second layer 313b, respectively. , and at least one top surface of the third layer 313c.
  • the upper surface of the insulating layer 327 preferably has a flat shape, and may have a convex portion, a convex curved surface, a concave curved surface, or a concave portion.
  • the insulating layer 325 has regions in contact with the side surfaces of the first layer 313a, the second layer 313b, and the third layer 313c, and the first layer 313a, the second layer 313b, and the third layer 313c. functions as a protective insulating layer for By providing the insulating layer 325, impurities (oxygen, moisture, or the like) can be prevented from entering from the side surfaces of the first layer 313a, the second layer 313b, and the third layer 313c, and reliability is high. It can be a display device.
  • the width (thickness) of the insulating layer 325 in the region in contact with the side surfaces of the first layer 313a, the second layer 313b, and the third layer 313c in a cross-sectional view is large, the first layer 313a and the second layer The gap between the third layer 313b and the third layer 313c is increased, and the aperture ratio may be lowered.
  • the width (thickness) of the insulating layer 325 is small, the effect of suppressing the intrusion of impurities into the inside from the side surfaces of the first layer 313a, the second layer 313b, and the third layer 313c is reduced. may be lost.
  • the width (thickness) of the insulating layer 325 in the region in contact with the side surfaces of the first layer 313a, the second layer 313b, and the third layer 313c is preferably 3 nm or more and 200 nm or less, more preferably 3 nm or more and 150 nm or less. Further, it is preferably 5 nm or more and 150 nm or less, further preferably 5 nm or more and 100 nm or less, further preferably 10 nm or more and 100 nm or less, further preferably 10 nm or more and 50 nm or less.
  • the insulating layer 325 can be an insulating layer having an inorganic material.
  • an inorganic insulating film such as an oxide insulating film, a nitride insulating film, an oxynitride insulating film, or a nitride oxide insulating film can be used, for example.
  • the insulating layer 325 may have a single-layer structure or a laminated structure.
  • oxide insulating films include silicon oxide films, aluminum oxide films, magnesium oxide films, indium gallium zinc oxide films, gallium oxide films, germanium oxide films, yttrium oxide films, zirconium oxide films, lanthanum oxide films, neodymium oxide films, Examples include hafnium oxide films and tantalum oxide films.
  • the nitride insulating film include a silicon nitride film and an aluminum nitride film.
  • the oxynitride insulating film include a silicon oxynitride film and an aluminum oxynitride film.
  • the oxynitride insulating film include a silicon oxynitride film and an aluminum oxynitride film.
  • aluminum oxide is preferable because it has a high etching selectivity with respect to the EL layer and has a function of protecting the EL layer during formation of the insulating layer 327 described later.
  • an inorganic insulating film such as an aluminum oxide film, a hafnium oxide film, or a silicon oxide film formed by an ALD method to the insulating layer 325, the insulating layer 325 with few pinholes and an excellent function of protecting the EL layer can be obtained. can be formed.
  • the insulating layer 325 may have a layered structure of a film formed by an ALD method and a film formed by a sputtering method.
  • the insulating layer 325 may have a laminated structure of, for example, an aluminum oxide film formed by ALD and a silicon nitride film formed by sputtering.
  • a sputtering method, a chemical vapor deposition (CVD) method, a pulse laser deposition (PLD) method, an ALD method, or the like can be used to form the insulating layer 325 .
  • the insulating layer 325 is preferably formed by an ALD method with good coverage.
  • the insulating layer 327 provided on the insulating layer 325 has the function of planarizing the concave portion of the insulating layer 325 formed between adjacent light emitting devices. In other words, the presence of the insulating layer 327 has the effect of improving the flatness of the surface on which the common electrode 315 is formed.
  • An insulating layer containing an organic material can be preferably used for the insulating layer 327 .
  • acrylic resin, polyimide resin, epoxy resin, imide resin, polyamide resin, polyimideamide resin, silicone resin, siloxane resin, benzocyclobutene-based resin, phenolic resin, and precursors of these resins are applied. can do.
  • an organic material such as polyvinyl alcohol (PVA), polyvinyl butyral, polyvinylpyrrolidone, polyethylene glycol, polyglycerin, pullulan, water-soluble cellulose, or alcohol-soluble polyamide resin may be used for the insulating layer 327 .
  • a photosensitive resin can be used as the insulating layer 327 .
  • a photoresist may be used as the photosensitive resin.
  • a positive material or a negative material can be used for the photosensitive resin.
  • the difference between the height of the upper surface of the insulating layer 327 and the height of the upper surface of any one of the first layer 313a, the second layer 313b, and the third layer 313c is, for example, 0.00% of the thickness of the insulating layer 327. 5 times or less is preferable, and 0.3 times or less is more preferable. Further, for example, the insulating layer 327 may be provided so that the top surface of any one of the first layer 313 a , the second layer 313 b , and the third layer 313 c is higher than the top surface of the insulating layer 327 .
  • the insulating layer 327 may be provided so that the top surface of the insulating layer 327 is higher than the top surface of the light-emitting layer included in the first layer 313a, the second layer 313b, or the third layer 313c. good.
  • FIG. 10A shows an example in which the insulating layer 325 is not provided.
  • the insulating layer 327 can be in contact with side surfaces of the conductive layers 311a to 311c, the first layer 313a, the second layer 313b, and the third layer 313c. can.
  • the insulating layer 327 can be provided so as to fill the space between the EL layers of each light-emitting device.
  • the insulating layer 327 it is preferable to use an organic material that causes less damage to the first layer 313a, the second layer 313b, and the third layer 313c.
  • the insulating layer 327 is preferably made of an organic material such as polyvinyl alcohol (PVA), polyvinyl butyral, polyvinylpyrrolidone, polyethylene glycol, polyglycerin, pullulan, water-soluble cellulose, or alcohol-soluble polyamide resin.
  • FIG. 10B shows an example in which the insulating layer 327 is not provided.
  • a protective layer 331 on the light emitting devices 330a, 330b, 330c.
  • the reliability of the light-emitting device can be improved.
  • the conductivity of the protective layer 331 does not matter. At least one of an insulating film, a semiconductor film, and a conductive film can be used for the protective layer 331 .
  • the protective layer 331 has an inorganic film, deterioration of the light-emitting devices is suppressed, such as by preventing oxidation of the common electrode 315 and suppressing impurities (moisture, oxygen, etc.) from entering the light-emitting devices 330a, 330b, and 330c. , the reliability of the display device can be improved.
  • inorganic insulating films such as an oxide insulating film, a nitride insulating film, an oxynitride insulating film, and a nitride oxide insulating film can be used.
  • oxide insulating films include silicon oxide films, aluminum oxide films, gallium oxide films, germanium oxide films, yttrium oxide films, zirconium oxide films, lanthanum oxide films, neodymium oxide films, hafnium oxide films, and tantalum oxide films.
  • the nitride insulating film include a silicon nitride film and an aluminum nitride film.
  • Examples of the oxynitride insulating film include a silicon oxynitride film and an aluminum oxynitride film.
  • Examples of the oxynitride insulating film include a silicon oxynitride film and an aluminum oxynitride film.
  • the protective layer 331 preferably has a nitride insulating film or a nitride oxide insulating film, and more preferably has a nitride insulating film.
  • the protective layer 331 includes In—Sn oxide (also referred to as ITO), In—Zn oxide, Ga—Zn oxide, Al—Zn oxide, or indium gallium zinc oxide (In—Ga—Zn oxide, An inorganic film containing IGZO) or the like can also be used.
  • the inorganic film preferably has a high resistance, and more specifically, preferably has a higher resistance than the common electrode 315 .
  • the inorganic film may further contain nitrogen.
  • the protective layer 331 preferably has high transparency to visible light.
  • ITO, IGZO, and aluminum oxide are preferable because they are inorganic materials with high transparency to visible light.
  • the protective layer 33 for example, a stacked structure of an aluminum oxide film and a silicon nitride film over the aluminum oxide film, a stacked structure of an aluminum oxide film and an IGZO film over the aluminum oxide film, or the like can be used. can. By using the stacked structure, impurities (such as water and oxygen) entering the EL layer can be suppressed.
  • the protective layer 331 may have an organic film.
  • protective layer 331 may have both an organic film and an inorganic film.
  • the upper end portions of the conductive layers 311a to 311c are not covered with an insulating layer. Therefore, the interval between adjacent light emitting devices can be made very narrow. Therefore, a high-definition or high-resolution display device can be obtained.
  • the ends of the conductive layers 311a to 311c may be covered with an insulating layer 321, as shown in FIGS. 11A and 11B.
  • the insulating layer 321 can have a single-layer structure or a laminated structure using one or both of an inorganic insulating film and an organic insulating film.
  • organic insulating materials that can be used for the insulating layer 321 include acrylic resins, epoxy resins, polyimide resins, polyamide resins, polyimideamide resins, polysiloxane resins, benzocyclobutene resins, and phenol resins.
  • an inorganic insulating film that can be used for the insulating layer 321 can be used as the inorganic insulating film that can be used for the protective layer 331.
  • an inorganic insulating film is used as the insulating layer 321 covering the edge of the pixel electrode, impurities are less likely to enter the light-emitting device than when an organic insulating film is used, and the reliability of the light-emitting device can be improved.
  • an organic insulating film is used as the insulating layer 321 that covers the end portions of the pixel electrodes, step coverage is higher than when an inorganic insulating film is used, and the effect of the shape of the pixel electrode is reduced. Therefore, short-circuiting of the light emitting device can be prevented.
  • the shape of the insulating layer 321 can be processed into a tapered shape or the like.
  • a tapered shape refers to a shape in which at least a part of the side surface of the structure is inclined with respect to the substrate surface.
  • a region in which the angle formed by the inclined side surface and the substrate surface also referred to as a taper angle) is less than 90°.
  • the insulating layer 321 may not be provided. By not providing the insulating layer 321, the aperture ratio of the sub-pixel can be increased in some cases. Alternatively, the distance between sub-pixels can be reduced, which may increase the definition or resolution of the display.
  • FIG. 11A shows an example in which the fourth layer 314 enters the regions of the first layer 313a and the second layer 313b, etc., but as shown in FIG. may be
  • the voids 334 contain, for example, one or more selected from air, nitrogen, oxygen, carbon dioxide, and group 18 elements (typically helium, neon, argon, xenon, krypton, etc.). Alternatively, resin or the like may be embedded in the gap 334 .
  • FIG. 9A and the like show an example in which the end of the conductive layer 311a and the end of the first layer 313a are aligned or substantially aligned.
  • the top surface shapes of the conductive layer 311a and the first layer 313a match or substantially match.
  • FIG. 12A shows an example in which the end of the first layer 313a is located inside the end of the conductive layer 311a. In FIG. 12A, the edge of the first layer 313a is located on the conductive layer 311a. Also, FIG. 12B shows an example in which the end of the first layer 313a is located outside the end of the conductive layer 311a. In FIG. 12B, the first layer 313a is provided to cover the end of the conductive layer 311a.
  • the ends are aligned or substantially aligned, and when the top surface shapes are matched or substantially matched, at least part of the outline overlaps between the stacked layers when viewed from the top.
  • the upper layer and the lower layer may be processed with the same mask pattern or partially with the same mask pattern.
  • the outlines do not overlap, and the top layer may be located inside the bottom layer, or the top layer may be located outside the bottom layer, and in this case also the edges are roughly aligned, or the shape of the top surface are said to roughly match.
  • FIG. 12C A modification of the insulating layer 327 is shown in FIG. 12C.
  • the upper surface of the insulating layer 327 has a shape that gently swells toward the center, that is, a convex curved surface, and has a shape that is depressed at and near the center, that is, a concave curved surface, in a cross-sectional view.
  • 13A to 13F show the cross-sectional structure of the region 139 including the insulating layer 327 and its periphery.
  • FIG. 13A shows an example in which the first layer 313a and the second layer 313b have different thicknesses.
  • the height of the top surface of the insulating layer 325 matches or substantially matches the height of the top surface of the first layer 313a on the side of the first layer 313a, and the height of the top surface of the second layer 313b on the side of the second layer 313b. Matches or roughly matches height.
  • the upper surface of the insulating layer 327 has a gentle slope with a higher surface on the first layer 313a side and a lower surface on the second layer 313b side.
  • the insulating layers 325 and 327 preferably have the same height as the top surface of the adjacent EL layer.
  • the top surface may have a flat portion aligned with the height of the top surface of any of the adjacent EL layers.
  • the top surface of the insulating layer 327 has a region higher than the top surface of the first layer 313a and the top surface of the second layer 313b.
  • the upper surface of the insulating layer 327 can be configured to have a shape in which the center and the vicinity thereof bulge in a cross-sectional view, that is, have a convex curved surface.
  • the upper surface of the insulating layer 327 has a shape that gently swells toward the center, that is, a convex curved surface, and a shape that is depressed at and near the center, that is, a concave curved surface, in a cross-sectional view.
  • the insulating layer 327 has a region higher than the upper surface of the first layer 313a and the upper surface of the second layer 313b.
  • the display device has at least one of a sacrificial layer 318a and a sacrificial layer 319a
  • the insulating layer 327 is higher than the top surface of the first layer 313a and the top surface of the second layer 313b
  • the insulating layer 325 It has a first region located outside the sacrificial layer 318a and the first region located on at least one of the sacrificial layer 318a and the sacrificial layer 319a.
  • the display device has at least one of the sacrificial layer 318b and the sacrificial layer 319b, the insulating layer 327 is higher than the top surface of the first layer 313a and the top surface of the second layer 313b, and the insulating layer 325
  • the second region is located outside the sacrificial layer 318b and the second region is located on at least one of the sacrificial layer 318b and the sacrificial layer 319b.
  • the top surface of the insulating layer 327 has a region that is lower than the top surface of the first layer 313a and the top surface of the second layer 313b.
  • the upper surface of the insulating layer 327 has a shape in which the center and its vicinity are depressed in a cross-sectional view, that is, has a concave curved surface.
  • the top surface of the insulating layer 325 has a region higher than the top surface of the first layer 313a and the top surface of the second layer 313b. That is, the insulating layer 325 protrudes from the formation surface of the fourth layer 314 to form a convex portion.
  • the insulating layer 325 may protrude as shown in FIG. 13E. be.
  • the top surface of the insulating layer 325 has a region lower than the top surface of the first layer 313a and the top surface of the second layer 313b. That is, the insulating layer 325 forms a concave portion on the formation surface of the fourth layer 314 .
  • various shapes can be applied to the insulating layer 325 and the insulating layer 327 .
  • inorganic films such as metal films, alloy films, metal oxide films, semiconductor films, and inorganic insulating films can be used.
  • the sacrificial layer includes metal materials such as gold, silver, platinum, magnesium, nickel, tungsten, chromium, molybdenum, iron, cobalt, copper, palladium, titanium, aluminum, yttrium, zirconium, and tantalum, or the metal materials.
  • metal materials such as gold, silver, platinum, magnesium, nickel, tungsten, chromium, molybdenum, iron, cobalt, copper, palladium, titanium, aluminum, yttrium, zirconium, and tantalum, or the metal materials.
  • a metal oxide such as an In--Ga--Zn oxide can be used for the sacrificial layer.
  • the sacrificial layer for example, an In--Ga--Zn oxide film can be formed using a sputtering method.
  • indium oxide, In-Zn oxide, In-Sn oxide, indium titanium oxide (In-Ti oxide), indium tin zinc oxide (In-Sn-Zn oxide), indium titanium zinc oxide ( In--Ti--Zn oxide), indium gallium tin-zinc oxide (In--Ga--Sn--Zn oxide), or the like can be used.
  • indium tin oxide containing silicon or the like can be used.
  • element M is aluminum, silicon, boron, yttrium, copper, vanadium, beryllium, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten , or one or more selected from magnesium
  • M is preferably one or more selected from gallium, aluminum, and yttrium.
  • Various inorganic insulating films that can be used for the protective layer 331 can be used for the sacrificial layer.
  • an oxide insulating film is preferable because it has higher adhesion to the EL layer than a nitride insulating film.
  • inorganic insulating materials such as aluminum oxide, hafnium oxide, and silicon oxide can be used for the sacrificial layer.
  • an aluminum oxide film can be formed using the ALD method.
  • ALD method is preferable because damage to the base (especially the EL layer or the like) can be reduced.
  • a silicon nitride film can be formed using a sputtering method.
  • a lamination structure of an inorganic insulating film (eg, an aluminum oxide film) formed by an ALD method and an In—Ga—Zn oxide film formed by a sputtering method can be used as the sacrificial layer.
  • an inorganic insulating film (eg, aluminum oxide film) formed by an ALD method and an aluminum film, a tungsten film, or an inorganic insulating film (eg, a silicon nitride film) formed by a sputtering method are used as the sacrificial layer. , can be applied.
  • a device manufactured using a metal mask or FMM may be referred to as a device with an MM (metal mask) structure.
  • a device manufactured without using a metal mask or FMM may be referred to as a device with an MML (metal maskless) structure.
  • SBS Side By Side
  • the material and structure can be optimized for each light-emitting device, so the degree of freedom in selecting the material and structure increases, and it becomes easy to improve luminance and reliability.
  • a light emitting device capable of emitting white light is sometimes called a white light emitting device.
  • a white light emitting device By combining the white light emitting device with a colored layer (for example, a color filter), a full-color display device can be realized.
  • Light-emitting devices can be broadly classified into single structures and tandem structures.
  • a single-structure device preferably has one light-emitting unit between a pair of electrodes, and the light-emitting unit preferably includes one or more light-emitting layers.
  • the light emitting layers may be selected so that the light emitted from each of the two light emitting layers has a complementary color relationship. For example, by making the luminescent color of the first luminescent layer and the luminescent color of the second luminescent layer have a complementary color relationship, it is possible to obtain a configuration in which the entire light emitting device emits white light.
  • the light-emitting device as a whole may emit white light by combining the light-emitting colors of the three or more light-emitting layers.
  • a tandem structure device preferably has two or more light-emitting units between a pair of electrodes, and each light-emitting unit preferably includes one or more light-emitting layers.
  • each light-emitting unit preferably includes one or more light-emitting layers.
  • a structure in which white light emission is obtained by combining light from the light emitting layers of a plurality of light emitting units may be employed. Note that the structure for obtaining white light emission is the same as the structure of the single structure.
  • a display device with a high contrast ratio can be obtained by combining a white light-emitting device (one or both of a single structure and a tandem structure), a color filter, and an MML structure of one embodiment of the present invention. can.
  • the light emitting device with the SBS structure can consume less power than the white light emitting device. If it is desired to keep power consumption low, it is preferable to use a light-emitting device with an SBS structure.
  • the white light emitting device is preferable because the manufacturing process is simpler than that of the SBS structure light emitting device, so that the manufacturing cost can be lowered or the manufacturing yield can be increased.
  • a layer provided between light-emitting elements for example, an organic layer commonly used between light-emitting elements, also referred to as a common layer
  • a display with no side leakage or with very little side leakage can be obtained.
  • the display device of this embodiment can reduce the distance between the light emitting devices.
  • the distance between light-emitting devices, the distance between EL layers, or the distance between pixel electrodes is less than 10 ⁇ m, 5 ⁇ m or less, 3 ⁇ m or less, 2 ⁇ m or less, 1 ⁇ m or less, 500 nm or less, 200 nm or less, 100 nm or less, or 90 nm or less. , 70 nm or less, 50 nm or less, 30 nm or less, 20 nm or less, 15 nm or less, or 10 nm or less.
  • the space between the side surface of the first layer 313a and the side surface of the second layer 313b or the space between the side surface of the second layer 313b and the side surface of the third layer 313c is 1 ⁇ m or less. , preferably has a region of 0.5 ⁇ m (500 nm) or less, and more preferably has a region of 100 nm or less.
  • a light shielding layer may be provided on the surface of the substrate 320 on the resin layer 322 side.
  • various optical members can be arranged outside the substrate 320 .
  • optical members include polarizing plates, retardation plates, light diffusion layers (diffusion films, etc.), antireflection layers, light collecting films, and the like.
  • an antistatic film that suppresses adhesion of dust, a water-repellent film that prevents adhesion of dirt, a hard coat film that suppresses the occurrence of scratches due to use, a shock absorption layer, etc. are arranged on the outside of the substrate 320.
  • Glass, quartz, ceramic, sapphire, resin, metal, alloy, semiconductor, etc. can be used for the substrate 320 .
  • a material that transmits the light is used for the substrate on the side from which the light from the light-emitting device is extracted.
  • Using a flexible material for the substrate 320 can increase the flexibility of the display device.
  • a polarizing plate may be used as the substrate 320 .
  • the substrate 320 is made of polyester resin such as polyethylene terephthalate (PET) or polyethylene naphthalate (PEN), polyacrylonitrile resin, acrylic resin, polyimide resin, polymethylmethacrylate resin, polycarbonate (PC) resin, polyethersulfone (PES) resin, Polyamide resin (nylon, aramid, etc.), polysiloxane resin, cycloolefin resin, polystyrene resin, polyamideimide resin, polyurethane resin, polyvinyl chloride resin, polyvinylidene chloride resin, polypropylene resin, polytetrafluoroethylene (PTFE) resin, ABS A resin, cellulose nanofiber, or the like can be used.
  • polyester resin such as polyethylene terephthalate (PET) or polyethylene naphthalate (PEN), polyacrylonitrile resin, acrylic resin, polyimide resin, polymethylmethacrylate resin, polycarbonate (PC) resin, polyethersulfone (PES) resin, Polyamide
  • a substrate having high optical isotropy has small birefringence (it can be said that the amount of birefringence is small).
  • the absolute value of the retardation (retardation) value of the substrate with high optical isotropy is preferably 30 nm or less, more preferably 20 nm or less, and even more preferably 10 nm or less.
  • Films with high optical isotropy include triacetylcellulose (TAC, also called cellulose triacetate) films, cycloolefin polymer (COP) films, cycloolefin copolymer (COC) films, and acrylic films.
  • TAC triacetylcellulose
  • COP cycloolefin polymer
  • COC cycloolefin copolymer
  • a film having a low water absorption rate as the substrate.
  • various curable adhesives such as photocurable adhesives such as ultraviolet curable adhesives, reaction curable adhesives, thermosetting adhesives, and anaerobic adhesives can be used.
  • These adhesives include epoxy resins, acrylic resins, silicone resins, phenol resins, polyimide resins, imide resins, PVC (polyvinyl chloride) resins, PVB (polyvinyl butyral) resins, EVA (ethylene vinyl acetate) resins, and the like.
  • a material with low moisture permeability such as epoxy resin is preferable.
  • a two-liquid mixed type resin may be used.
  • an adhesive sheet or the like may be used.
  • Aluminum, titanium, chromium, nickel, copper, yttrium, zirconium, molybdenum, silver, and tantalum can be used for conductive layers such as gates, sources, and drains of transistors, as well as various wirings and electrodes that constitute display devices. , metals such as tungsten, and alloys containing these metals as main components. A film containing these materials can be used as a single layer or as a laminated structure.
  • Conductive oxides such as indium oxide, indium tin oxide, indium zinc oxide, zinc oxide, gallium-containing zinc oxide, or graphene can be used as the conductive material having translucency.
  • metal materials such as gold, silver, platinum, magnesium, nickel, tungsten, chromium, molybdenum, iron, cobalt, copper, palladium, and titanium, or alloy materials containing such metal materials can be used.
  • a nitride of the metal material eg, titanium nitride
  • it is preferably thin enough to have translucency.
  • a stacked film of any of the above materials can be used as the conductive layer.
  • a laminated film of a silver-magnesium alloy and indium tin oxide because the conductivity can be increased.
  • conductive layers such as various wirings and electrodes that constitute a display device, and conductive layers (conductive layers functioning as pixel electrodes or common electrodes) of light-emitting devices.
  • Examples of insulating materials that can be used for each insulating layer include resins such as acrylic resins and epoxy resins, and inorganic insulating materials such as silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, and aluminum oxide.
  • a conductive film that transmits visible light and infrared light is used for the electrode on the light extraction side of the pixel electrode and the common electrode.
  • a conductive film that reflects visible light and infrared light is preferably used for the electrode on the side from which light is not extracted.
  • the light-emitting device preferably has a micro-optical resonator (microcavity) structure. Therefore, one of the pair of electrodes of the light-emitting device preferably has an electrode (semi-transmissive/semi-reflective electrode) that is transparent and reflective to visible light, and the other is an electrode that is reflective to visible light ( reflective electrode). Since the light-emitting device has a microcavity structure, the light emitted from the light-emitting layer can be resonated between both electrodes, and the light emitted from the light-emitting device can be enhanced.
  • microcavity micro-optical resonator
  • the semi-transmissive/semi-reflective electrode can have a laminated structure of an electrode that reflects visible light and an electrode that transmits visible light (also referred to as a transparent electrode).
  • the light transmittance of the transparent electrode is set to 40% or more.
  • the light-emitting device preferably uses an electrode having a transmittance of 40% or more for visible light (light with a wavelength of 400 nm or more and less than 750 nm).
  • the visible light reflectance of the semi-transmissive/semi-reflective electrode is 10% or more and 95% or less, preferably 30% or more and 80% or less.
  • the visible light reflectance of the reflective electrode is 40% or more and 100% or less, preferably 70% or more and 100% or less.
  • the resistivity of these electrodes is preferably 1 ⁇ 10 ⁇ 2 ⁇ cm or less.
  • the transmittance or reflectance of near-infrared light (light having a wavelength of 750 nm or more and 1300 nm or less) of these electrodes preferably satisfies the above numerical range, similarly to the transmittance or reflectance of visible light.
  • the first layer 313a, the second layer 313b, and the third layer 313c each have a light-emitting layer.
  • the first layer 313a, the second layer 313b, and the third layer 313c preferably have light-emitting layers that emit light of different colors.
  • a light-emitting layer is a layer containing a light-emitting substance.
  • the emissive layer can have one or more emissive materials.
  • As the light-emitting substance a substance that exhibits emission colors such as blue, purple, blue-violet, green, yellow-green, yellow, orange, and red is used as appropriate.
  • a substance that emits near-infrared light can be used as the light-emitting substance.
  • the first layer 313a, the second layer 313b, and the third layer 313c include, as layers other than the light-emitting layer, a substance with a high hole-injection property, a substance with a high hole-transport property, a hole-blocking material, and an electron layer.
  • a layer containing a highly transportable substance, a highly electron-injecting substance, an electron-blocking material, a bipolar substance (a substance with high electron-transporting and hole-transporting properties), or the like may be further included.
  • Both low-molecular-weight compounds and high-molecular-weight compounds can be used in the light-emitting device, and inorganic compounds may be included.
  • Each of the layers constituting the light-emitting device can be formed by a vapor deposition method (including a vacuum vapor deposition method), a transfer method, a printing method, an inkjet method, a coating method, or the like.
  • the first layer 313a, the second layer 313b, and the third layer 313c are respectively a hole injection layer, a hole transport layer, a hole blocking layer, an electron blocking layer, an electron transport layer, and an electron layer. It may have one or more of the injection layers. Further, each of the first layer 313a, the second layer 313b, and the third layer 313c may have a charge generation layer (also referred to as an intermediate layer).
  • the fourth layer 314 may have one or more of a hole injection layer, a hole transport layer, a hole blocking layer, an electron blocking layer, an electron transport layer, and an electron injection layer.
  • the fourth layer 314 preferably has an electron-injection layer.
  • the hole-injecting layer is a layer that injects holes from the anode into the hole-transporting layer, and contains a material with high hole-injecting properties.
  • highly hole-injecting materials include aromatic amine compounds and composite materials containing a hole-transporting material and an acceptor material (electron-accepting material).
  • the thin films (insulating films, semiconductor films, conductive films, etc.) that make up the display device can be formed using a sputtering method, a CVD method, a vacuum deposition method, a PLD method, an ALD method, or the like.
  • the CVD method includes a plasma enhanced CVD (PECVD) method, a thermal CVD method, and the like.
  • PECVD plasma enhanced CVD
  • thermal CVD thermal CVD
  • MOCVD metal organic CVD
  • Thin films (insulating films, semiconductor films, conductive films, etc.) that make up the display device are spin-coated, dipped, spray-coated, inkjet, dispense, screen-printed, offset-printed, doctor-knife, slit-coated, roll-coated, curtain-coated. , knife coating, or the like.
  • vacuum processes such as vapor deposition and solution processes such as spin coating and inkjet can be used to fabricate light-emitting devices.
  • vapor deposition methods include physical vapor deposition (PVD) such as sputtering, ion plating, ion beam vapor deposition, molecular beam vapor deposition, and vacuum vapor deposition, and chemical vapor deposition (CVD).
  • PVD physical vapor deposition
  • CVD chemical vapor deposition
  • the functional layers (hole injection layer, hole transport layer, light emitting layer, electron transport layer, electron injection layer, etc.) included in the EL layer may be formed by a vapor deposition method (vacuum vapor deposition method, etc.), a coating method (dip coating method, die coat method, bar coat method, spin coat method, spray coat method, etc.), printing method (inkjet method, screen (stencil printing) method, offset (lithographic printing) method, flexographic (letterpress printing) method, gravure method, or micro contact method, etc.).
  • a vapor deposition method vacuum vapor deposition method, etc.
  • a coating method dip coating method, die coat method, bar coat method, spin coat method, spray coat method, etc.
  • printing method inkjet method, screen (stencil printing) method, offset (lithographic printing) method, flexographic (letterpress printing) method, gravure method, or micro contact method, etc.
  • the thin film that constitutes the display device When processing the thin film that constitutes the display device, it can be processed using a photolithography method or the like. Alternatively, the thin film may be processed by a nanoimprint method, a sandblast method, a lift-off method, or the like. Alternatively, an island-shaped thin film may be directly formed by a film formation method using a shielding mask such as a metal mask.
  • the island-shaped EL layer is not formed by a pattern of a metal mask, but is formed by forming an EL layer over one surface and then processing the EL layer. , an island-shaped EL layer can be formed with a uniform thickness.
  • the EL layer can be separately formed for each color, a display device with extremely vivid, high-contrast, and high-quality display can be realized.
  • by providing the sacrificial layer over the EL layer damage to the EL layer during the manufacturing process of the display device can be reduced, and the reliability of the light-emitting device can be improved.
  • the display device of one embodiment of the present invention includes an OS transistor and a light-emitting device with an MML (metal maskless) structure.
  • MML metal maskless
  • leakage current that can flow through the transistor and leakage current that can flow between adjacent light-emitting elements also referred to as lateral leakage current, side leakage current, or the like
  • an observer can observe any one or more of sharpness of the image, sharpness of the image, high saturation, and high contrast ratio.
  • the leakage current that can flow in the transistor and the horizontal leakage current between light-emitting elements are extremely low, so that light leakage that can occur during black display (so-called whitening) is extremely small (also called pure black display).
  • the display device of one embodiment of the present invention can have a structure in which an insulator covering an end portion of the pixel electrode is not provided. In other words, an insulator is not provided between the pixel electrode and the EL layer.
  • the viewing angle (the maximum angle at which a constant contrast ratio is maintained when the screen is viewed obliquely) is 100° or more and less than 180°, preferably 150°. It can be in the range of 170° or more. It should be noted that the above viewing angle can be applied to each of the vertical and horizontal directions.
  • the viewing angle dependency can be improved, and the visibility of images can be improved.
  • FMM fine metal mask
  • a metal mask also called FMM
  • FMM metal mask
  • EL vapor deposition is performed on a desired region by performing EL vapor deposition through FMM.
  • the substrate size for EL vapor deposition increases, the size and weight of the FMM also increase.
  • heat or the like is applied to the FMM during EL vapor deposition, the FMM may be deformed.
  • the display device of one embodiment of the present invention is manufactured using the MML structure, an excellent effect such as a higher degree of freedom in pixel arrangement and the like than in the FMM structure can be obtained.
  • this structure is highly compatible with, for example, a flexible device, and one or both of the pixel and the driver circuit can have various circuit arrangements.
  • each EL layer can be manufactured with a configuration (material, film thickness, etc.) suitable for each color light-emitting device. Thereby, a light-emitting device with good characteristics can be produced.
  • the display device of this embodiment can be a high-resolution display device or a large-sized display device. Therefore, the display device of the present embodiment includes a relatively large screen such as a television device, a desktop or notebook personal computer, a computer monitor, a digital signage, a large game machine such as a pachinko machine, or the like. In addition to electronic devices, it can be used for display portions of digital cameras, digital video cameras, digital photo frames, mobile phones, portable game machines, personal digital assistants, and sound reproducing devices.
  • FIG. 14 shows a perspective view of the display device 300A
  • FIG. 15A shows a cross-sectional view of the display device 300A.
  • the display device 300A has a configuration in which a substrate 352 and a substrate 351 are bonded together.
  • the substrate 352 is clearly indicated by dashed lines.
  • the display device 300A has a display section 362, a connection section 340, a circuit 364, wiring 365, and the like.
  • FIG. 14 shows an example in which an IC 373 and an FPC 372 are mounted on the display device 300A. Therefore, the configuration shown in FIG. 14 can also be said to be a display module including the display device 300A, an IC (integrated circuit), and an FPC.
  • the connecting portion 340 is provided outside the display portion 362 .
  • the connection portion 340 can be provided along one side or a plurality of sides of the display portion 362 .
  • the number of connection parts 340 may be singular or plural.
  • FIG. 14 shows an example in which connecting portions 340 are provided so as to surround the four sides of the display portion.
  • the connection part 340 the common electrode of the light emitting device and the conductive layer are electrically connected, and a potential can be supplied to the common electrode.
  • a scanning line driving circuit can be used.
  • the wiring 365 has a function of supplying signals and power to the display section 362 and the circuit 364 .
  • the signal and power are input to the wiring 365 from the outside through the FPC 372 or from the IC 373 .
  • FIG. 14 shows an example in which an IC 373 is provided on a substrate 351 by a COG (Chip On Glass) method, a COF (Chip On Film) method, or the like.
  • a COG Chip On Glass
  • COF Chip On Film
  • the IC 373 for example, an IC having a scanning line driver circuit or a signal line driver circuit can be applied.
  • the display device 300A and the display module may be configured without an IC.
  • the IC may be mounted on the FPC by the COF method or the like.
  • part of the area including the FPC 372, part of the circuit 364, part of the display part 362, part of the connection part 340, and part of the area including the end of the display device 300A are cut off.
  • An example of a cross section is shown.
  • a display device 300A illustrated in FIG. 15A includes a transistor 201 and a transistor 205, a light-emitting device 330a that emits red light, a light-emitting device 330b that emits green light, and a light-emitting device that emits blue light. It has a device 330c and the like.
  • the light emitting device 330a has a conductive layer 311a, a conductive layer 312a on the conductive layer 311a, and a conductive layer 326a on the conductive layer 312a. All of the conductive layer 311a, the conductive layer 312a, and the conductive layer 326a can be called pixel electrodes, and some of them can be called pixel electrodes.
  • the conductive layer 311 a is connected to the conductive layer 222 b included in the transistor 205 through an opening provided in the insulating layer 324 .
  • the end of the conductive layer 312a is positioned outside the end of the conductive layer 311a.
  • the edges of the conductive layer 312a and the edges of the conductive layer 326a are aligned or substantially aligned.
  • a conductive layer functioning as a reflective electrode can be used for the conductive layers 311a and 312a
  • a conductive layer functioning as a transparent electrode can be used for the conductive layer 326a.
  • the light emitting device 330b has a conductive layer 311b, a conductive layer 312b on the conductive layer 311b, and a conductive layer 326b on the conductive layer 312b.
  • the light emitting device 330c has a conductive layer 311c, a conductive layer 312c on the conductive layer 311c, and a conductive layer 326c on the conductive layer 312c.
  • the conductive layers 311 a , 311 b , and 311 c are recessed so as to cover the openings provided in the insulating layer 324 .
  • a layer 328 is embedded in the recess.
  • the layer 328 has a function of planarizing recesses of the conductive layers 311a, 311b, and 311c.
  • a conductive layer 312a, a conductive layer 312b, and a conductive layer 312c electrically connected to the conductive layer 311a, the conductive layer 311b, or the conductive layer 311c are formed over the conductive layer 311a, the conductive layer 311b, the conductive layer 311c, and the layer 328. is provided. Therefore, regions overlapping with the recesses of the conductive layers 311a, 311b, and 311c can also be used as light-emitting regions, and the aperture ratio of the pixel can be increased.
  • the layer 328 may be an insulating layer or a conductive layer.
  • Various inorganic insulating materials, organic insulating materials, and conductive materials can be used for layer 328 as appropriate.
  • layer 328 is preferably formed using an insulating material.
  • An insulating layer containing an organic material can be preferably used for the layer 328 .
  • an acrylic resin, a polyimide resin, an epoxy resin, a polyamide resin, a polyimideamide resin, a siloxane resin, a benzocyclobutene resin, a phenol resin, precursors of these resins, or the like can be applied.
  • a photosensitive resin can be used as the layer 328 .
  • a positive material or a negative material can be used for the photosensitive resin.
  • the layer 328 can be formed only through exposure and development steps, and dry etching, wet etching, or the like does not affect the surfaces of the conductive layers 311a, 311b, and 311c. can be reduced. Further, by forming the layer 328 using a negative photosensitive resin, the layer 328 can be formed using the same photomask (exposure mask) used for forming the opening of the insulating layer 324 in some cases. be.
  • photomask exposure mask
  • the top and side surfaces of the conductive layer 312a and the top and side surfaces of the conductive layer 326a are covered with the first layer 313a.
  • the top and side surfaces of the conductive layer 312b and the top and side surfaces of the conductive layer 326b are covered with the second layer 313b.
  • the top and side surfaces of the conductive layer 312c and the top and side surfaces of the conductive layer 326c are covered with the third layer 313c. Therefore, the entire region provided with the conductive layer 312a, the conductive layer 312b, or the conductive layer 312c can be used as the light-emitting region of the light-emitting device 330a, the light-emitting device 330b, or the light-emitting device 330c. can be enhanced.
  • the side surfaces of the first layer 313a, the second layer 313b, and the third layer 313c are covered with an insulating layer 325 and an insulating layer 327, respectively.
  • a sacrificial layer 318a is positioned between the first layer 313a and the insulating layer 325
  • a sacrificial layer 318b is positioned between the second layer 313b and the insulating layer 325
  • a third layer 313c and the insulating layer are positioned.
  • 325, a sacrificial layer 318c is positioned.
  • a fourth layer 314 is provided over the first layer 313a, the second layer 313b, the third layer 313c, the insulating layer 325, and the insulating layer 327, and the common electrode 315 is provided over the fourth layer 314. It is The fourth layer 314 and the common electrode 315 are respectively a continuous film provided in common for the light receiving device and the light emitting device.
  • a protective layer 331 is provided on the light emitting device 330a, the light emitting device 330b, and the light emitting device 330c.
  • the protective layer 331 and the substrate 352 are adhered via the adhesive layer 342 .
  • a solid sealing structure, a hollow sealing structure, or the like can be applied to sealing the light-emitting device.
  • the space between substrates 352 and 351 is filled with an adhesive layer 342 to apply a solid sealing structure.
  • the space may be filled with an inert gas (such as nitrogen or argon) to apply a hollow sealing structure.
  • the adhesive layer 342 may be provided so as not to overlap the light emitting device. Further, the space may be filled with a resin different from that of the frame-shaped adhesive layer 342 .
  • a conductive layer 323 is provided on the insulating layer 324 in the connecting portion 340 .
  • the conductive layer 323 is a conductive film obtained by processing the same conductive film as the conductive layers 311a, 311b, and 311c, and the same conductive film as the conductive layers 312a, 312b, and 312c. and a conductive film obtained by processing the same conductive film as the conductive layers 326a, 326b, and 326c.
  • the ends of the conductive layer 323 are covered by a sacrificial layer, an insulating layer 325 and an insulating layer 327 .
  • a fourth layer 314 is provided over the conductive layer 323 and a common electrode 315 is provided over the fourth layer 314 .
  • the conductive layer 323 and common electrode 315 are electrically connected through the fourth layer 314 .
  • the fourth layer 314 may not be formed on the connecting portion 340 .
  • the conductive layer 323 and the common electrode 315 are directly contacted and electrically connected.
  • the display device 300A is of the top emission type. Light emitted by the light emitting device is emitted to the substrate 352 side. A material having high visible light transmittance is preferably used for the substrate 352 .
  • the pixel electrode contains a material that reflects visible light, and the counter electrode (common electrode 315) contains a material that transmits visible light.
  • An insulating layer 215 is provided to cover the transistor.
  • An insulating layer 324 is provided over the transistor and functions as a planarization layer. Note that the number of insulating layers covering the transistor is not limited, and may be a single layer or two or more layers.
  • a material in which impurities such as water and hydrogen are difficult to diffuse for at least one insulating layer covering the transistor.
  • An inorganic insulating film is preferably used for the insulating layer 215 .
  • the inorganic insulating film for example, a silicon nitride film, a silicon oxynitride film, a silicon oxide film, a silicon nitride oxide film, an aluminum oxide film, an aluminum nitride film, or the like can be used.
  • a hafnium oxide film, an yttrium oxide film, a zirconium oxide film, a gallium oxide film, a tantalum oxide film, a magnesium oxide film, a lanthanum oxide film, a cerium oxide film, a neodymium oxide film, or the like may be used.
  • two or more of the insulating films described above may be laminated and used.
  • An organic insulating film can be suitably used for the insulating layer 324 that functions as a planarizing layer.
  • Materials that can be used for the organic insulating film include acrylic resins, polyimide resins, epoxy resins, polyamide resins, polyimideamide resins, siloxane resins, benzocyclobutene-based resins, phenolic resins, and precursors of these resins.
  • the insulating layer 324 may have a laminated structure of an organic insulating film and an inorganic insulating film. The outermost layer of the insulating layer 324 preferably functions as an etching protection film.
  • the insulating layer 324 may be provided with recesses when the conductive layer 311b, the conductive layer 312b, or the conductive layer 326b is processed.
  • a connecting portion 204 is provided in a region of the substrate 351 where the substrate 352 does not overlap.
  • the wiring 365 is electrically connected to the FPC 372 through the conductive layer 366 and the connecting layer 203 .
  • the conductive layer 366 is a conductive film obtained by processing the same conductive film as the conductive layers 311a, 311b, and 311c, and the same conductive film as the conductive layers 312a, 312b, and 312c. and a conductive film obtained by processing the same conductive film as the conductive layers 326a, 326b, and 326c.
  • the conductive layer 366 is exposed on the upper surface of the connecting portion 204 . Thereby, the connecting portion 204 and the FPC 372 can be electrically connected via the connecting layer 203 .
  • a light shielding layer 317 is preferably provided on the surface of the substrate 352 on the substrate 351 side.
  • the light shielding layer 317 can be provided between adjacent light emitting devices, the connection portion 340, the circuit 364, and the like.
  • various optical members can be arranged outside the substrate 352 . Examples of optical members include polarizing plates, retardation plates, light diffusion layers (diffusion films, etc.), antireflection layers, light collecting films, and the like.
  • an antistatic film that suppresses adhesion of dust, a water-repellent film that prevents adhesion of dirt, a hard coat film that suppresses the occurrence of scratches due to use, a shock absorption layer, etc. are arranged on the outside of the substrate 352.
  • an antistatic film that suppresses adhesion of dust, a water-repellent film that prevents adhesion of dirt, a hard coat film that suppresses the occurrence of scratches due to use, a shock absorption layer, etc. are arranged. may
  • the protective layer 331 that covers the light-emitting device and the light-receiving device, it is possible to prevent impurities such as water from entering the light-emitting device and the light-receiving device, and improve the reliability of the light-emitting device and the light-receiving device.
  • Glass, quartz, ceramics, sapphire, resins, metals, alloys, semiconductors, etc. can be used for the substrates 351 and 352, respectively.
  • a material that transmits the light is used for the substrate on the side from which the light from the light-emitting device is extracted.
  • flexible materials for the substrates 351 and 352 the flexibility of the display device can be increased.
  • a polarizing plate may be used as the substrate 351 or the substrate 352 .
  • the substrates 351 and 352 are made of polyester resin such as polyethylene terephthalate (PET) and polyethylene naphthalate (PEN), polyacrylonitrile resin, acrylic resin, polyimide resin, polymethyl methacrylate resin, polycarbonate (PC) resin, polyethersulfone ( PES) resin, polyamide resin (nylon, aramid, etc.), polysiloxane resin, cycloolefin resin, polystyrene resin, polyamideimide resin, polyurethane resin, polyvinyl chloride resin, polyvinylidene chloride resin, polypropylene resin, polytetrafluoroethylene (PTFE ) resin, ABS resin, cellulose nanofiber, and the like can be used.
  • PET polyethylene terephthalate
  • PEN polyethylene naphthalate
  • PES polyethersulfone
  • polyamide resin nylon, aramid, etc.
  • polysiloxane resin polystyrene resin
  • polyamideimide resin polyure
  • a substrate having high optical isotropy has small birefringence (it can be said that the amount of birefringence is small).
  • the absolute value of the retardation (retardation) value of the substrate with high optical isotropy is preferably 30 nm or less, more preferably 20 nm or less, and even more preferably 10 nm or less.
  • Films with high optical isotropy include triacetylcellulose (TAC, also called cellulose triacetate) films, cycloolefin polymer (COP) films, cycloolefin copolymer (COC) films, and acrylic films.
  • TAC triacetylcellulose
  • COP cycloolefin polymer
  • COC cycloolefin copolymer
  • a film having a low water absorption rate as the substrate.
  • various curable adhesives such as photocurable adhesives such as ultraviolet curable adhesives, reaction curable adhesives, thermosetting adhesives, and anaerobic adhesives can be used.
  • These adhesives include epoxy resins, acrylic resins, silicone resins, phenol resins, polyimide resins, imide resins, PVC (polyvinyl chloride) resins, PVB (polyvinyl butyral) resins, EVA (ethylene vinyl acetate) resins, and the like.
  • a material with low moisture permeability such as epoxy resin is preferable.
  • a two-liquid mixed type resin may be used.
  • an adhesive sheet or the like may be used.
  • An anisotropic conductive film (ACF), an anisotropic conductive paste (ACP), or the like can be used for the connection layer 203 .
  • Aluminum, titanium, chromium, nickel, copper, yttrium, zirconium, molybdenum, silver, and tantalum can be used for conductive layers such as gates, sources, and drains of transistors, as well as various wirings and electrodes that constitute display devices. , metals such as tungsten, and alloys containing these metals as main components. A film containing these materials can be used as a single layer or as a laminated structure.
  • Conductive oxides such as indium oxide, indium tin oxide, indium zinc oxide, zinc oxide, gallium-containing zinc oxide, or graphene can be used as the conductive material having translucency.
  • metal materials such as gold, silver, platinum, magnesium, nickel, tungsten, chromium, molybdenum, iron, cobalt, copper, palladium, and titanium, or alloy materials containing such metal materials can be used.
  • a nitride of the metal material eg, titanium nitride
  • it is preferably thin enough to have translucency.
  • a stacked film of any of the above materials can be used as the conductive layer.
  • a laminated film of a silver-magnesium alloy and indium tin oxide because the conductivity can be increased.
  • conductive layers such as various wirings and electrodes that constitute a display device, and conductive layers (conductive layers functioning as pixel electrodes or common electrodes) of light-emitting devices.
  • Examples of insulating materials that can be used for each insulating layer include resins such as acrylic resins and epoxy resins, and inorganic insulating materials such as silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, and aluminum oxide.
  • FIG. 15B is an enlarged view of a cross section including transistor 201 and transistor 205.
  • FIG. 15B is an enlarged view of a cross section including transistor 201 and transistor 205.
  • the transistor 205 has a semiconductor layer 108, an insulating layer 117, an insulating layer 110, and a conductive layer 112 stacked in this order. Part of the insulating layer 117 and the insulating layer 110 functions as a gate insulating layer of the transistor 201 .
  • the conductive layer 112 functions as a gate electrode of the transistor 201 .
  • the transistor 201 is a so-called top-gate transistor in which a gate electrode is provided over the semiconductor layer 108 .
  • the transistor 201 has a semiconductor layer 208, an insulating layer 110, and a conductive layer 212 stacked in this order.
  • Part of the insulating layer 110 functions as a gate insulating layer of the transistor 205 .
  • a conductive layer 212 functions as a gate electrode of the transistor 205 .
  • the transistor 205 is a so-called top-gate transistor in which a gate electrode is provided over the semiconductor layer 208 .
  • the transistor 205 has a different formation surface of the semiconductor layer from the transistor 201 . Further, the transistor 205 differs from the transistor 201 in the structure of the gate insulating layer.
  • Components other than the semiconductor layers of the transistor 201 and the transistor 205 can be formed by the same process. As a result, an increase in the number of steps can be suppressed even when two types of transistors are mounted together.
  • a transistor 205 illustrated in FIG. 15B has a conductive layer 106 functioning as a back gate. Further, the transistor 201 illustrated in FIG. 15B has a conductive layer 206 functioning as a back gate.
  • a conductive layer 106 is provided on and in contact with the substrate 351 .
  • An insulating layer 103 is provided on and in contact with conductive layer 106 and substrate 351 .
  • a semiconductor layer 108 is provided on and in contact with the insulating layer 103 .
  • Insulating Layer 103 An insulating layer 117 is provided in contact with the top surface of the substrate 351 and the top surface and side surfaces of the semiconductor layer 108 .
  • a semiconductor layer 208 is provided on and in contact with the insulating layer 117 . That is, the semiconductor layer 208 is provided on a surface different from that of the semiconductor layer 108 .
  • the insulating layer 117 functions as a base film in the transistor 201 .
  • An insulating layer 110 is provided in contact with the upper surface of the insulating layer 117 and the upper surface and side surfaces of the semiconductor layer 208 .
  • a conductive layer 112 and a conductive layer 212 are provided on and in contact with the insulating layer 110 .
  • the conductive layer 112 has a region which overlaps with the semiconductor layer 108 with the insulating layers 117 and 110 provided therebetween.
  • the conductive layer 212 has a region overlapping with the semiconductor layer 208 with the insulating layer 110 interposed therebetween.
  • the transistor 201 and the transistor 205 preferably further have an insulating layer 118 as shown in FIG. 15B.
  • the insulating layer 118 is provided to cover the insulating layer 110 , the conductive layers 112 , and 212 and functions as a protective layer that protects the transistors 201 and 205 .
  • the transistor 205 may include conductive layers 222 a and 222 b over the insulating layer 118 .
  • the conductive layer 222 a functions as one of the source and drain electrodes of the transistor 205
  • the conductive layer 222 b functions as the other of the source and drain electrodes of the transistor 205 .
  • the conductive layers 222a and 222b are electrically connected to the low-resistance region 108N of the semiconductor layer 108 through openings provided in the insulating layers 118, 110, and 117, respectively.
  • the transistor 201 may include conductive layers 365 a and 365 b over the insulating layer 118 .
  • the conductive layer 365 a functions as one of the source and drain electrodes of the transistor 201
  • the conductive layer 365 b functions as the other of the source and drain electrodes of the transistor 201 .
  • the conductive layers 365a and 365b are electrically connected to the low-resistance region 208N of the semiconductor layer 208 through openings provided in the insulating layers 118 and 110, respectively.
  • the semiconductor layer 108 and the semiconductor layer 208 preferably contain metal oxides with different compositions.
  • the semiconductor layer 108 and the semiconductor layer 208 can be formed by processing metal oxide films with different compositions.
  • a display device which is one embodiment of the present invention can include a plurality of transistors having semiconductor layers with different compositions over the same substrate, and components other than the semiconductor layers can be formed through the same process.
  • the electrical characteristics and reliability of the transistor differ depending on the composition of the metal oxide applied to the semiconductor layer. Therefore, by changing the composition of the metal oxide according to the electrical characteristics and reliability required for the transistor, a display device having both excellent electrical characteristics and high reliability can be provided.
  • the transistor 201 is applied to a transistor that requires a large on-current will be described as an example.
  • the semiconductor layer 208 has the number of indium atoms with respect to the number of atoms of the contained metal element, compared to the semiconductor layer 108.
  • High proportions of metal oxides can be used.
  • the semiconductor layer 108 can use a metal oxide in which the ratio of the number of gallium atoms to the number of atoms of the contained metal element is higher than that of the semiconductor layer 208 .
  • the semiconductor layer 108 is made of In--Ga--Zn oxide and the semiconductor layer 208 is made of a metal oxide containing indium other than the In--Ga--Zn oxide
  • the semiconductor layer 208 is similar to the semiconductor layer 108.
  • a metal oxide in which the ratio of the number of indium atoms to the number of metal element atoms is high can be used.
  • a metal oxide containing indium other than the In-Ga-Zn oxide can also be used for the semiconductor layer 108 .
  • a metal oxide in which the ratio of the number of indium atoms to the number of metal element atoms is higher than that of the semiconductor layer 108 can be used.
  • the semiconductor layer 108 may be made of a metal oxide in which the ratio of the number of indium atoms to the number of atoms of the contained metal element is higher than that of the semiconductor layer 208 .
  • the semiconductor layer 108 has a region overlapping with the conductive layer 112 and a pair of low resistance regions 108N sandwiching the region.
  • a region of the semiconductor layer 108 overlapping with the conductive layer 112 functions as a channel formation region of the transistor 205 .
  • a pair of low-resistance regions 108N function as source and drain regions of the transistor 205.
  • FIG. Similarly, the semiconductor layer 208 has a channel formation region overlapping with the conductive layer 212 and a pair of low resistance regions 208N sandwiching the region.
  • the low-resistance region 108N is a region with lower resistance, a region with a higher carrier concentration, a region with a higher oxygen vacancy density, a region with a higher impurity concentration, or an n-type region than the channel formation region of the transistor 205.
  • the low-resistance region 208N is a region with lower resistance, a region with a higher carrier concentration, a region with a higher oxygen vacancy density, a region with a higher impurity concentration, or an n-type region than the channel formation region of the transistor 201. It can also be called an area.
  • the low resistance region 108N and the low resistance region 208N are regions containing impurity elements.
  • impurity elements include hydrogen, boron, carbon, nitrogen, fluorine, phosphorus, sulfur, arsenic, aluminum, and noble gases.
  • noble gases include helium, neon, argon, krypton, and xenon.
  • Low resistance region 108N and low resistance region 208N particularly preferably contain boron or phosphorus.
  • the low-resistance region 108N and the low-resistance region 208N may contain two or more of the above elements. Note that the low-resistance region 108N and the low-resistance region 208N may contain different impurity elements.
  • the low resistance region 108N and the low resistance region 208N can be formed, for example, by adding impurities through the insulating layer 110 using the conductive layer 112 or the conductive layer 212 as a mask.
  • the plurality of transistors included in the circuit 364 may all have the same structure, or may have two or more types.
  • the plurality of transistors included in the display portion 362 may all have the same structure, or may have two or more types.
  • transistors with the same structure may be used for the circuit 364 and the display portion 362 .
  • the transistor 205 may be used in the circuit 364.
  • a display device 300B shown in FIG. By including the transistor 201 and the transistor 205 in the pixel circuit included in the display portion 362, a highly reliable display device with high display quality can be achieved.
  • the manufacturing process of the display device can be simplified as compared with FIGS.
  • the display device 300B in FIG. 16 shows an example in which the transistor 201 is used as the transistor forming the circuit 364, the transistor 205 may be used.
  • a display device 300C illustrated in FIG. 17 shows an example in which the transistors 201, 205, and 202 are applied as the transistors forming the display portion 362, and the transistor 202 is applied as the transistor forming the circuit 364.
  • the pixel circuit included in the display portion 362 includes the transistor 201, the transistor 202, and the transistor 205, a highly reliable display device with high display quality can be realized.
  • the transistor 202 includes a semiconductor layer 411, an insulating layer 412, a conductive layer 413, and the like.
  • the semiconductor layer 411 has a channel formation region 411i and a low resistance region 411n.
  • Semiconductor layer 411 comprises silicon.
  • Semiconductor layer 411 preferably comprises polycrystalline silicon. For example, LTPS can be used as polycrystalline silicon.
  • Part of the insulating layer 412 functions as a gate insulating layer.
  • Part of the conductive layer 413 functions as a gate electrode.
  • the low resistance region 411n is a region containing an impurity element.
  • the transistor 202 is an n-channel transistor
  • phosphorus or arsenic may be added to the low resistance region 411n.
  • boron, aluminum, or the like may be added to the low-resistance region 411n.
  • the impurity described above may be added to the channel formation region 411i.
  • circuit 364 is configured using, for example, both n-channel transistors and p-channel transistors. Alternatively, circuit 364 may consist of only one of n-channel transistors or p-channel transistors.
  • the transistor 202 may include conductive layers 421 a and 421 b over the insulating layer 118 .
  • the conductive layer 421 a functions as one of the source and drain electrodes of the transistor 202
  • the conductive layer 421 b functions as the other of the source and drain electrodes of the transistor 202 .
  • the conductive layers 421a and 421b are electrically connected to the low-resistance region 411n through openings provided in the insulating layers 118, 110, 117, and 412, respectively.
  • the conductive layers 421a and 421b electrically connected to the transistor 202 are preferably formed by processing the same conductive film as the conductive layers 222a, 222b, 365a, and 365b. . This is preferable because the manufacturing process can be simplified.
  • the conductive layer 413 functioning as the gate electrode of the transistor 202, the conductive layer 206 functioning as the second gate electrode of the transistor 201, and the conductive layer 106 functioning as the second gate of the transistor 205 are the same conductive film. is preferably formed by processing the This is preferable because the manufacturing process can be simplified.
  • the transistor 202 may have a second gate electrode.
  • a conductive layer functioning as the second gate electrode is provided over the substrate 351, an insulating layer is provided so as to be in contact with the conductive layer and the top surface of the substrate 351, A semiconductor layer 411 may be provided over the insulating layer.
  • the conductive layer 413 and the conductive layer functioning as the second gate electrode preferably have regions that overlap with each other.
  • This embodiment can be implemented by appropriately combining at least part of it with other embodiments described herein.
  • the light-emitting device has an EL layer 786 between a pair of electrodes (lower electrode 772, upper electrode 788).
  • EL layer 786 can be composed of multiple layers such as layer 4420 , light-emitting layer 4411 , and layer 4430 .
  • the layer 4420 can have, for example, a layer containing a substance with high electron-injection properties (electron-injection layer) and a layer containing a substance with high electron-transport properties (electron-transporting layer).
  • the light-emitting layer 4411 contains, for example, a light-emitting compound.
  • the layer 4430 can have, for example, a layer containing a substance with high hole-injection properties (hole-injection layer) and a layer containing a substance with high hole-transport properties (hole-transport layer).
  • a structure having a layer 4420, a light-emitting layer 4411, and a layer 4430 provided between a pair of electrodes can function as a single light-emitting unit, and the structure of FIG. 18A is called a single structure in this specification.
  • FIG. 18B is a modification of the EL layer 786 of the light emitting device shown in FIG. 18A.
  • the light-emitting device shown in FIG. It has a top layer 4422 and a top electrode 788 on layer 4422 .
  • layer 4431 functions as a hole injection layer
  • layer 4432 functions as a hole transport layer
  • layer 4421 functions as an electron transport layer
  • Layer 4422 functions as an electron injection layer.
  • layer 4431 functions as an electron injection layer
  • layer 4432 functions as an electron transport layer
  • layer 4421 functions as a hole transport layer
  • layer 4421 functions as a hole transport layer
  • 4422 functions as a hole injection layer.
  • a configuration in which a plurality of light-emitting layers (light-emitting layers 4411, 4412, and 4413) are provided between layers 4420 and 4430 as shown in FIGS. 18C and 18D is also a variation of the single structure.
  • tandem structure a structure in which a plurality of light-emitting units (EL layers 786a and 786b) are connected in series via a charge generation layer 4440 is referred to herein as a tandem structure.
  • the tandem structure may also be called a stack structure. Note that the tandem structure enables a light-emitting device capable of emitting light with high luminance.
  • the light-emitting layers 4411, 4412, and 4413 may be made of a light-emitting material that emits light of the same color, or even the same light-emitting material.
  • the light-emitting layers 4411, 4412, and 4413 may be formed using a light-emitting material that emits blue light.
  • a color conversion layer may be provided as the layer 785 shown in FIG. 18D.
  • light-emitting materials that emit light of different colors may be used.
  • white light emission can be obtained.
  • a color filter also referred to as a colored layer
  • a desired color of light can be obtained by transmitting the white light through the color filter.
  • the light-emitting layer 4411 and the light-emitting layer 4412 may be made of a light-emitting material that emits light of the same color, or even the same light-emitting material. Alternatively, light-emitting materials that emit light of different colors may be used for the light-emitting layers 4411 and 4412 . When the light emitted from the light-emitting layer 4411 and the light emitted from the light-emitting layer 4412 are complementary colors, white light emission can be obtained.
  • FIG. 18F shows an example in which an additional layer 785 is provided. One or both of a color conversion layer and a color filter (colored layer) can be used for the layer 785 .
  • the layer 4420 and the layer 4430 may have a laminated structure consisting of two or more layers as shown in FIG. 18B.
  • a structure that separates the emission colors (for example, blue (B), green (G), and red (R)) for each light emitting device is sometimes called an SBS (Side By Side) structure.
  • the emission color of the light-emitting device can be red, green, blue, cyan, magenta, yellow, white, or the like, depending on the material forming the EL layer 786 . Further, the color purity can be further enhanced by providing the light-emitting device with a microcavity structure.
  • a light-emitting device that emits white light preferably has a structure in which two or more types of light-emitting substances are contained in the light-emitting layer.
  • two or more light-emitting substances may be selected so that the light emission of each light-emitting substance has a complementary color relationship.
  • the emission color of the first light-emitting layer and the emission color of the second light-emitting layer have a complementary color relationship, it is possible to obtain a light-emitting device that emits white light as a whole. The same applies to light-emitting devices having three or more light-emitting layers.
  • the light-emitting layer preferably contains two or more light-emitting substances that emit light such as R (red), G (green), B (blue), Y (yellow), and O (orange).
  • R red
  • G green
  • B blue
  • Y yellow
  • O orange
  • the metal oxide preferably contains at least indium or zinc. In particular, it preferably contains indium and zinc. In addition to these, aluminum, gallium, yttrium, tin and the like are preferably contained. In addition, one or more selected from boron, silicon, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, magnesium, cobalt, etc. may be contained. .
  • a metal oxide can be formed by a chemical vapor deposition (CVD) method such as a sputtering method, a metalorganic chemical vapor deposition (MOCVD) method, or an atomic layer deposition (ALD) method.
  • CVD chemical vapor deposition
  • MOCVD metalorganic chemical vapor deposition
  • ALD atomic layer deposition
  • Crystal structures of oxide semiconductors include amorphous (including completely amorphous), CAAC (c-axis-aligned crystalline), nc (nanocrystalline), CAC (cloud-aligned composite), single crystal, and polycrystalline ( poly crystal) and the like.
  • the crystal structure of the film or substrate can be evaluated using an X-ray diffraction (XRD) spectrum.
  • XRD X-ray diffraction
  • it can be evaluated using an XRD spectrum obtained by GIXD (Grazing-Incidence XRD) measurement.
  • GIXD Gram-Incidence XRD
  • the GIXD method is also called a thin film method or a Seemann-Bohlin method.
  • the shape of the peak of the XRD spectrum is almost bilaterally symmetrical.
  • the peak shape of the XRD spectrum is left-right asymmetric.
  • the asymmetric shape of the peaks in the XRD spectra demonstrates the presence of crystals in the film or substrate. In other words, the film or substrate cannot be said to be in an amorphous state unless the shape of the peaks in the XRD spectrum is symmetrical.
  • the crystal structure of a film or substrate can be evaluated by a diffraction pattern (also referred to as a nano beam electron diffraction pattern) observed by nano beam electron diffraction (NBED).
  • a diffraction pattern also referred to as a nano beam electron diffraction pattern
  • NBED nano beam electron diffraction
  • a halo is observed in the diffraction pattern of a quartz glass substrate, and it can be confirmed that the quartz glass is in an amorphous state.
  • a spot-like pattern is observed instead of a halo. Therefore, it is presumed that the IGZO film deposited at room temperature is neither crystalline nor amorphous, but in an intermediate state and cannot be concluded to be in an amorphous state.
  • oxide semiconductors may be classified differently from the above when their structures are focused. For example, oxide semiconductors are classified into single-crystal oxide semiconductors and non-single-crystal oxide semiconductors.
  • Non-single-crystal oxide semiconductors include, for example, the above CAAC-OS and nc-OS.
  • Non-single-crystal oxide semiconductors include polycrystalline oxide semiconductors, amorphous-like oxide semiconductors (a-like OS), amorphous oxide semiconductors, and the like.
  • CAAC-OS is an oxide semiconductor that includes a plurality of crystal regions, and the c-axes of the plurality of crystal regions are oriented in a specific direction. Note that the specific direction is the thickness direction of the CAAC-OS film, the normal direction to the formation surface of the CAAC-OS film, or the normal direction to the surface of the CAAC-OS film.
  • a crystalline region is a region having periodicity in atomic arrangement. If the atomic arrangement is regarded as a lattice arrangement, the crystalline region is also a region with a uniform lattice arrangement. Further, CAAC-OS has a region where a plurality of crystal regions are connected in the a-b plane direction, and the region may have strain.
  • the strain refers to a portion where the orientation of the lattice arrangement changes between a region with a uniform lattice arrangement and another region with a uniform lattice arrangement in a region where a plurality of crystal regions are connected. That is, CAAC-OS is an oxide semiconductor that is c-axis oriented and has no obvious orientation in the a-b plane direction.
  • each of the plurality of crystal regions is composed of one or more microcrystals (crystals having a maximum diameter of less than 10 nm).
  • the maximum diameter of the crystalline region is less than 10 nm.
  • the size of the crystal region may be about several tens of nanometers.
  • the CAAC-OS includes a layer containing indium (In) and oxygen (hereinafter referred to as an In layer), an element M, zinc (Zn ) and a layer containing oxygen (hereinafter referred to as (M, Zn) layer). Note that indium and the element M can be substituted with each other.
  • the (M, Zn) layer may contain indium.
  • the In layer contains the element M.
  • the In layer may contain Zn.
  • the layered structure is observed as a lattice image in, for example, a high-resolution TEM (Transmission Electron Microscope) image.
  • spots are observed in the electron beam diffraction pattern of the CAAC-OS film.
  • a certain spot and another spot are observed at point-symmetrical positions with respect to the spot of the incident electron beam that has passed through the sample (also referred to as a direct spot) as the center of symmetry.
  • the lattice arrangement in the crystal region is basically a hexagonal lattice, but the unit cell is not always a regular hexagon and may be a non-regular hexagon. Moreover, the distortion may have a lattice arrangement such as a pentagon or a heptagon. Note that in CAAC-OS, no clear crystal grain boundary can be observed even near the strain. That is, it can be seen that the distortion of the lattice arrangement suppresses the formation of grain boundaries. This is because the CAAC-OS can tolerate strain due to the fact that the arrangement of oxygen atoms is not dense in the ab plane direction and the bond distance between atoms changes due to the substitution of metal atoms. it is conceivable that.
  • a crystal structure in which clear grain boundaries are confirmed is called a polycrystal.
  • a grain boundary becomes a recombination center, traps carriers, and is highly likely to cause a decrease in on-current of a transistor, a decrease in field-effect mobility, and the like. Therefore, a CAAC-OS in which no clear grain boundaries are observed is one of crystalline oxides having a crystal structure suitable for a semiconductor layer of a transistor.
  • a structure containing Zn is preferable for forming a CAAC-OS.
  • In--Zn oxide and In--Ga--Zn oxide are preferable because they can suppress the generation of grain boundaries more than In oxide.
  • CAAC-OS is an oxide semiconductor with high crystallinity and no clear crystal grain boundaries. Therefore, it can be said that the decrease in electron mobility due to grain boundaries is less likely to occur in CAAC-OS.
  • a CAAC-OS can be said to be an oxide semiconductor with few impurities and defects (such as oxygen vacancies). Therefore, an oxide semiconductor including CAAC-OS has stable physical properties. Therefore, an oxide semiconductor including CAAC-OS is resistant to heat and has high reliability.
  • CAAC-OS is also stable against high temperatures (so-called thermal budget) in the manufacturing process. Therefore, the use of the CAAC-OS for the OS transistor makes it possible to increase the degree of freedom in the manufacturing process.
  • nc-OS has periodic atomic arrangement in a minute region (eg, a region of 1 nm to 10 nm, particularly a region of 1 nm to 3 nm).
  • the nc-OS has minute crystals.
  • the size of the minute crystal is, for example, 1 nm or more and 10 nm or less, particularly 1 nm or more and 3 nm or less, the minute crystal is also called a nanocrystal.
  • nc-OS does not show regularity in crystal orientation between different nanocrystals. Therefore, no orientation is observed in the entire film.
  • an nc-OS may be indistinguishable from an a-like OS or an amorphous oxide semiconductor depending on the analysis method.
  • an nc-OS film is subjected to structural analysis using an XRD apparatus, out-of-plane XRD measurement using ⁇ /2 ⁇ scanning does not detect a peak indicating crystallinity.
  • an nc-OS film is subjected to electron beam diffraction (also referred to as selected area electron beam diffraction) using an electron beam with a probe diameter larger than that of nanocrystals (for example, 50 nm or more), a diffraction pattern such as a halo pattern is obtained. is observed.
  • an nc-OS film is subjected to electron diffraction (also referred to as nanobeam electron diffraction) using an electron beam with a probe diameter close to or smaller than the size of a nanocrystal (for example, 1 nm or more and 30 nm or less)
  • an electron beam diffraction pattern is obtained in which a plurality of spots are observed within a ring-shaped area centered on the direct spot.
  • An a-like OS is an oxide semiconductor having a structure between an nc-OS and an amorphous oxide semiconductor.
  • An a-like OS has void or low density regions. That is, the a-like OS has lower crystallinity than the nc-OS and CAAC-OS. In addition, the a-like OS has a higher hydrogen concentration in the film than the nc-OS and the CAAC-OS.
  • CAC-OS relates to material composition.
  • CAC-OS is, for example, one structure of a material in which elements constituting a metal oxide are unevenly distributed with a size of 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 3 nm or less, or in the vicinity thereof.
  • the metal oxide one or more metal elements are unevenly distributed, and the region having the metal element has a size of 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 3 nm or less, or a size in the vicinity thereof.
  • the mixed state is also called mosaic or patch.
  • CAC-OS is a structure in which the material is separated into a first region and a second region to form a mosaic shape, and the first region is distributed in the film (hereinafter, also referred to as a cloud shape). ). That is, CAC-OS is a composite metal oxide in which the first region and the second region are mixed.
  • the atomic ratios of In, Ga, and Zn to the metal elements constituting the CAC-OS in the In--Ga--Zn oxide are denoted by [In], [Ga], and [Zn], respectively.
  • the first region is a region where [In] is larger than [In] in the composition of the CAC-OS film.
  • the second region is a region where [Ga] is greater than [Ga] in the composition of the CAC-OS film.
  • the first region is a region in which [In] is larger than [In] in the second region and [Ga] is smaller than [Ga] in the second region.
  • the second region is a region in which [Ga] is larger than [Ga] in the first region and [In] is smaller than [In] in the first region.
  • the first region is a region whose main component is indium oxide, indium zinc oxide, or the like.
  • the second region is a region containing gallium oxide, gallium zinc oxide, or the like as a main component. That is, the first region can be rephrased as a region containing In as a main component. Also, the second region can be rephrased as a region containing Ga as a main component.
  • a clear boundary between the first region and the second region may not be observed.
  • CAC-OS in In--Ga--Zn oxide means a region containing Ga as a main component and a region containing In as a main component in a material structure containing In, Ga, Zn, and O. , and , are mosaic-like, and refer to a configuration in which these regions are randomly present. Therefore, CAC-OS is presumed to have a structure in which metal elements are unevenly distributed.
  • the CAC-OS can be formed, for example, by sputtering under the condition that the substrate is not heated.
  • a sputtering method one or more selected from an inert gas (typically argon), an oxygen gas, and a nitrogen gas may be used as a deposition gas. good.
  • an inert gas typically argon
  • oxygen gas typically argon
  • a nitrogen gas may be used as a deposition gas. good.
  • the lower the flow rate ratio of the oxygen gas to the total flow rate of the film formation gas during film formation, the better. is preferably 0% or more and 10% or less.
  • EDX mapping obtained using energy dispersive X-ray spectroscopy shows a region (first region) containing In as a main component and a region containing Ga as a main component. It can be confirmed that the region (second region) having as the main component is unevenly distributed and has a mixed structure.
  • the first region is a region with higher conductivity than the second region. That is, when carriers flow through the first region, conductivity as a metal oxide is developed. Therefore, by distributing the first region in the form of a cloud in the metal oxide, a high field effect mobility ( ⁇ ) can be realized.
  • the second region is a region with higher insulation than the first region.
  • the leakage current can be suppressed by distributing the second region in the metal oxide.
  • CAC-OS when used for a transistor, the conductivity caused by the first region and the insulation caused by the second region act in a complementary manner to provide a switching function (turning ON/OFF). functions) can be given to the CAC-OS.
  • a part of the material has a conductive function
  • a part of the material has an insulating function
  • the whole material has a semiconductor function.
  • CAC-OS A transistor using CAC-OS is highly reliable. Therefore, CAC-OS is most suitable for various display devices including display devices.
  • Oxide semiconductors have a variety of structures, each with different characteristics.
  • An oxide semiconductor of one embodiment of the present invention includes two or more of an amorphous oxide semiconductor, a polycrystalline oxide semiconductor, an a-like OS, a CAC-OS, an nc-OS, and a CAAC-OS. may
  • an oxide semiconductor with low carrier concentration is preferably used for a transistor.
  • the carrier concentration of the oxide semiconductor is 1 ⁇ 10 17 cm ⁇ 3 or less, preferably 1 ⁇ 10 15 cm ⁇ 3 or less, more preferably 1 ⁇ 10 13 cm ⁇ 3 or less, more preferably 1 ⁇ 10 11 cm ⁇ 3 or less. 3 or less, more preferably less than 1 ⁇ 10 10 cm ⁇ 3 and 1 ⁇ 10 ⁇ 9 cm ⁇ 3 or more.
  • the impurity concentration in the oxide semiconductor film may be lowered to lower the defect level density.
  • a low impurity concentration and a low defect level density are referred to as high-purity intrinsic or substantially high-purity intrinsic.
  • an oxide semiconductor with a low carrier concentration is sometimes referred to as a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor.
  • a high-purity intrinsic or substantially high-purity intrinsic oxide semiconductor film has a low defect level density, so the trap level density may also be low.
  • the charge trapped in the trap level of the oxide semiconductor takes a long time to disappear and may behave as if it were a fixed charge. Therefore, a transistor whose channel formation region is formed in an oxide semiconductor with a high trap level density might have unstable electrical characteristics.
  • Impurities include hydrogen, nitrogen, alkali metals, alkaline earth metals, iron, nickel, silicon, and the like.
  • the concentration of silicon or carbon in the oxide semiconductor and the concentration of silicon or carbon in the vicinity of the interface with the oxide semiconductor are 2 ⁇ 10 18 atoms/ cm 3 or less, preferably 2 ⁇ 10 17 atoms/cm 3 or less.
  • the concentration of alkali metal or alkaline earth metal in the oxide semiconductor obtained by SIMS is set to 1 ⁇ 10 18 atoms/cm 3 or less, preferably 2 ⁇ 10 16 atoms/cm 3 or less.
  • the nitrogen concentration in the oxide semiconductor obtained by SIMS is less than 5 ⁇ 10 19 atoms/cm 3 , preferably 5 ⁇ 10 18 atoms/cm 3 or less, more preferably 1 ⁇ 10 18 atoms/cm 3 or less. , more preferably 5 ⁇ 10 17 atoms/cm 3 or less.
  • Hydrogen contained in an oxide semiconductor reacts with oxygen that bonds to a metal atom to form water, which may cause oxygen vacancies. When hydrogen enters the oxygen vacancies, electrons, which are carriers, may be generated. In addition, part of hydrogen may bond with oxygen that bonds with a metal atom to generate an electron, which is a carrier. Therefore, a transistor including an oxide semiconductor containing hydrogen is likely to have normally-on characteristics. Therefore, hydrogen in the oxide semiconductor is preferably reduced as much as possible.
  • the hydrogen concentration obtained by SIMS is less than 1 ⁇ 10 20 atoms/cm 3 , preferably less than 1 ⁇ 10 19 atoms/cm 3 , more preferably less than 5 ⁇ 10 18 atoms/cm. Less than 3 , more preferably less than 1 ⁇ 10 18 atoms/cm 3 .
  • An electronic device of this embodiment includes the display device of one embodiment of the present invention in a display portion.
  • the display device of one embodiment of the present invention can easily have high definition and high resolution. Therefore, it can be used for display portions of various electronic devices.
  • Electronic devices include, for example, televisions, desktop or notebook personal computers, monitors for computers, digital signage, electronic devices with relatively large screens such as large game machines such as pachinko machines, and digital cameras. , digital video cameras, digital photo frames, mobile phones, portable game machines, personal digital assistants, sound reproduction devices, and the like.
  • the display device of one embodiment of the present invention can have high definition, it can be suitably used for an electronic device having a relatively small display portion.
  • electronic devices include wristwatch-type and bracelet-type information terminals (wearable devices), VR devices such as head-mounted displays, glasses-type AR devices, and MR devices. wearable devices that can be attached to
  • a display device of one embodiment of the present invention includes HD (1280 ⁇ 720 pixels), FHD (1920 ⁇ 1080 pixels), WQHD (2560 ⁇ 1440 pixels), WQXGA (2560 ⁇ 1600 pixels), 4K (2560 ⁇ 1600 pixels), 3840 ⁇ 2160) and 8K (7680 ⁇ 4320 pixels).
  • the resolution it is preferable to set the resolution to 4K, 8K, or higher.
  • the pixel density (definition) of the display device of one embodiment of the present invention is preferably 100 ppi or more, preferably 300 ppi or more, more preferably 500 ppi or more, more preferably 1000 ppi or more, more preferably 2000 ppi or more, and 3000 ppi or more.
  • the display device can support various screen ratios such as 1:1 (square), 4:3, 16:9, 16:10.
  • the electronic device of this embodiment includes sensors (force, displacement, position, velocity, acceleration, angular velocity, number of revolutions, distance, light, liquid, magnetism, temperature, chemical substance, sound, time, hardness, electric field, current, voltage , power, radiation, flow, humidity, gradient, vibration, odor or infrared).
  • the electronic device of this embodiment can have various functions. For example, functions to display various information (still images, moving images, text images, etc.) on the display, touch panel functions, functions to display calendars, dates or times, functions to execute various software (programs), wireless communication function, a function of reading a program or data recorded on a recording medium, and the like.
  • An electronic device 6500 shown in FIG. 19A is a mobile information terminal that can be used as a smartphone.
  • the electronic device 6500 has a housing 6501, a display unit 6502, a power button 6503, a button 6504, a speaker 6505, a microphone 6506, a camera 6507, a light source 6508, and the like.
  • a display portion 6502 has a touch panel function.
  • the display device of one embodiment of the present invention can be applied to the display portion 6502 .
  • FIG. 19B is a schematic cross-sectional view including the end of the housing 6501 on the microphone 6506 side.
  • a light-transmitting protective member 6510 is provided on the display surface side of the housing 6501, and a display panel 6511, an optical member 6512, a touch sensor panel 6513, and a printer are placed in a space surrounded by the housing 6501 and the protective member 6510.
  • a substrate 6517, a battery 6518, and the like are arranged.
  • a display panel 6511, an optical member 6512, and a touch sensor panel 6513 are fixed to the protective member 6510 with an adhesive layer (not shown).
  • a portion of the display panel 6511 is folded back in a region outside the display portion 6502, and the FPC 6515 is connected to the folded portion.
  • An IC6516 is mounted on the FPC6515.
  • the FPC 6515 is connected to terminals provided on the printed circuit board 6517 .
  • the flexible display of one embodiment of the present invention can be applied to the display panel 6511 . Therefore, an extremely lightweight electronic device can be realized. In addition, since the display panel 6511 is extremely thin, the thickness of the electronic device can be reduced and the large-capacity battery 6518 can be mounted. In addition, by folding back part of the display panel 6511 and arranging a connection portion with the FPC 6515 on the back side of the display portion, an electronic device with a narrow frame can be realized.
  • FIG. 20A An example of a television device is shown in FIG. 20A.
  • a television set 7100 has a display portion 7000 incorporated in a housing 7101 .
  • a configuration in which a housing 7101 is supported by a stand 7103 is shown.
  • the display device of one embodiment of the present invention can be applied to the display portion 7000 .
  • the operation of the television apparatus 7100 shown in FIG. 20A can be performed using operation switches provided in the housing 7101 and a separate remote control operation device 7111 .
  • the display portion 7000 may be provided with a touch sensor, and the television device 7100 may be operated by touching the display portion 7000 with a finger or the like.
  • the remote controller 7111 may have a display section for displaying information output from the remote controller 7111 .
  • a channel and a volume can be operated with operation keys or a touch panel provided in the remote controller 7111 , and an image displayed on the display portion 7000 can be operated.
  • the television device 7100 is configured to include a receiver, a modem, and the like.
  • the receiver can receive general television broadcasts. Also, by connecting to a wired or wireless communication network via a modem, one-way (from the sender to the receiver) or two-way (between the sender and the receiver, or between the receivers, etc.) information communication is performed. is also possible.
  • FIG. 20B shows an example of a notebook personal computer.
  • a notebook personal computer 7200 has a housing 7211, a keyboard 7212, a pointing device 7213, an external connection port 7214, and the like.
  • the display portion 7000 is incorporated in the housing 7211 .
  • the display device of one embodiment of the present invention can be applied to the display portion 7000 .
  • FIGS. 20C and 20D An example of digital signage is shown in FIGS. 20C and 20D.
  • a digital signage 7300 shown in FIG. 20C includes a housing 7301, a display unit 7000, speakers 7303, and the like. Furthermore, it can have an LED lamp, an operation key (including a power switch or an operation switch), connection terminals, various sensors, a microphone, and the like.
  • FIG. 20D shows a digital signage 7400 attached to a cylindrical pillar 7401.
  • a digital signage 7400 has a display section 7000 provided along the curved surface of a pillar 7401 .
  • the display device of one embodiment of the present invention can be applied to the display portion 7000 in FIGS. 20C and 20D.
  • the wider the display unit 7000 the more information can be provided at once.
  • the wider the display unit 7000 the more conspicuous it is, and the more effective the advertisement can be, for example.
  • a touch panel By applying a touch panel to the display unit 7000, not only can images or moving images be displayed on the display unit 7000, but also the user can intuitively operate the display unit 7000, which is preferable. Further, when used for providing information such as route information or traffic information, usability can be enhanced by intuitive operation.
  • the digital signage 7300 or digital signage 7400 is preferably capable of cooperating with an information terminal 7311 or information terminal 7411 such as a smartphone possessed by the user through wireless communication.
  • advertisement information displayed on the display unit 7000 can be displayed on the screen of the information terminal 7311 or the information terminal 7411 .
  • display on the display portion 7000 can be switched by operating the information terminal 7311 or the information terminal 7411 .
  • the digital signage 7300 or 7400 can execute a game using the screen of the information terminal 7311 or 7411 as an operating means (controller). This allows an unspecified number of users to simultaneously participate in and enjoy the game.
  • the display portion included in the electronic device of one embodiment of the present invention preferably includes a light receiving device as a sensor device.
  • the display section By configuring the display section to have both a light emitting device and a light receiving device, it is possible to reduce the number of parts.
  • the electronic device of one embodiment of the present invention includes both a light-emitting device and a sensor device. There is no need to separately provide a touch panel device or the like. Therefore, according to one embodiment of the present invention, an electronic device whose manufacturing cost is reduced can be provided.
  • the electronic device shown in FIGS. 21A to 21F includes a housing 9000, a display unit 9001, a speaker 9003, operation keys 9005 (including a power switch or an operation switch), connection terminals 9006, sensors 9007 (force, displacement, position, speed). , acceleration, angular velocity, number of rotations, distance, light, liquid, magnetism, temperature, chemical substances, sound, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, gradient, vibration, smell, or infrared rays function), a microphone 9008, and the like.
  • the electronic devices shown in FIGS. 21A to 21F have various functions. For example, a function to display various information (still images, moving images, text images, etc.) on the display unit, a touch panel function, a calendar, a function to display the date or time, a function to control processing by various software (programs), It can have a wireless communication function, a function of reading and processing programs or data recorded on a recording medium, and the like. Note that the functions of the electronic device are not limited to these, and can have various functions.
  • the electronic device may have a plurality of display units.
  • the electronic device is equipped with a camera, etc., and has the function of capturing still images or moving images and storing them in a recording medium (external or built into the camera), or the function of displaying the captured image on the display unit, etc. good.
  • FIGS. 21A to 21F Details of the electronic devices shown in FIGS. 21A to 21F will be described below.
  • FIG. 21A is a perspective view showing a mobile information terminal 9101.
  • the mobile information terminal 9101 can be used as a smart phone, for example.
  • the portable information terminal 9101 may be provided with a speaker 9003, a connection terminal 9006, a sensor 9007, and the like.
  • the mobile information terminal 9101 can display text and image information on its multiple surfaces.
  • FIG. 21A shows an example in which three icons 9050 are displayed.
  • Information 9051 indicated by a dashed rectangle can also be displayed on another surface of the display portion 9001 . Examples of the information 9051 include notification of incoming e-mail, SNS, phone call, title of e-mail or SNS, sender name, date and time, remaining battery power, radio wave intensity, and the like.
  • an icon 9050 or the like may be displayed at the position where the information 9051 is displayed.
  • FIG. 21B is a perspective view showing the mobile information terminal 9102.
  • the portable information terminal 9102 has a function of displaying information on three or more sides of the display portion 9001 .
  • information 9052, information 9053, and information 9054 are displayed on different surfaces.
  • the user can confirm the information 9053 displayed at a position where the mobile information terminal 9102 can be viewed from above the mobile information terminal 9102 while the mobile information terminal 9102 is stored in the chest pocket of the clothes.
  • the user can check the display without taking out the portable information terminal 9102 from the pocket, and can determine, for example, whether to receive a call.
  • FIG. 21C is a perspective view showing a wristwatch-type mobile information terminal 9200.
  • the mobile information terminal 9200 can be used as a smart watch (registered trademark), for example.
  • the display portion 9001 has a curved display surface, and display can be performed along the curved display surface.
  • the mobile information terminal 9200 can also make hands-free calls by mutual communication with a headset capable of wireless communication, for example.
  • the portable information terminal 9200 can transmit data to and from another information terminal through the connection terminal 9006, and can be charged. Note that the charging operation may be performed by wireless power supply.
  • FIG. 21D to 21F are perspective views showing a foldable personal digital assistant 9201.
  • FIG. 21D is a perspective view of the portable information terminal 9201 in an unfolded state
  • FIG. 21F is a folded state
  • FIG. 21E is a perspective view of a state in the middle of changing from one of FIGS. 21D and 21F to the other.
  • the portable information terminal 9201 has excellent portability in the folded state, and has excellent display visibility due to a seamless wide display area in the unfolded state.
  • a display portion 9001 included in the portable information terminal 9201 is supported by three housings 9000 connected by hinges 9055 .
  • the display portion 9001 can be bent with a curvature radius of 0.1 mm or more and 150 mm or less.
  • Example 2 characteristics of an OS transistor of one embodiment of the present invention and a transistor using LTPS are shown.
  • a tungsten film with a thickness of 100 nm was formed on a substrate by a sputtering method and processed to form a first conductive layer.
  • a first insulating layer was formed on the substrate and the first conductive layer by plasma CVD.
  • the first insulating layer had a stacked structure of a silicon nitride film with a thickness of 120 nm and a silicon oxynitride film with a thickness of 150 nm.
  • a metal oxide film with a thickness of 25 nm was formed on the first insulating layer and processed to obtain a semiconductor layer.
  • a silicon oxynitride film with a thickness of 140 nm was formed as a second insulating layer over the semiconductor layer by plasma CVD.
  • the second conductive layer had a laminated structure of a titanium layer with a thickness of 50 nm, an aluminum layer with a thickness of 200 nm, and a titanium layer with a thickness of 50 nm.
  • a third insulating layer is formed on the second conductive layer, an opening reaching the semiconductor layer is provided in the third insulating layer, and the opening is embedded so as to function as a source electrode and a drain electrode.
  • a conductive layer was formed respectively.
  • transistors using LTPS were manufactured.
  • the thickness of LTPS was set to 50 nm.
  • Silicon oxynitride was used for the gate insulating layer, and the thickness was set to 110 nm.
  • the transistor has a top-gate structure and has a back gate.
  • a 140-nm-thick silicon nitride oxide layer was provided over the back gate, a 100-nm-thick silicon oxynitride layer was provided over the silicon nitride oxide layer, and LTPS was provided over the silicon oxynitride layer.
  • the transistor 2 is an n-channel transistor
  • the transistor 3 is a p-channel transistor.
  • the Id-Vg characteristics of a transistor are measured by applying a voltage applied to a gate electrode (hereinafter also referred to as a gate voltage (Vg)) from ⁇ 15 V to +20 V in increments of 0.1 V (indicated by Pscan in the diagram). , was measured from +20 V to -15 V in steps of 0.1 V (denoted as Mscan in the figure).
  • the voltage applied to the source electrode (hereinafter also referred to as source voltage (Vs)) is 0 V (comm)
  • drain voltage (Vd)) is 0.1 V and 10 V. and Note that the drain current (Id) was measured at 1 ⁇ 10 ⁇ 3 A as the upper limit.
  • the Id-Vg characteristics were measured when the same gate voltage was applied to the second gate electrode and the first gate electrode.
  • a transistor with a channel length of 10 ⁇ m and a channel width of 6 ⁇ m was used as the design values.
  • the OS transistor a transistor with a channel length of 6 ⁇ m and a channel width of 6 ⁇ m as designed values was also used.
  • the Id-Vg characteristics of each transistor are shown in FIGS. 22A, 22B, 23A and 23B, respectively.
  • the horizontal axis indicates the gate voltage (Vg) and the vertical axis indicates the drain current (Id). Also, two Id-Vg characteristics when the drain voltage is 0.1V and 10V are shown together.
  • FIG. 22A shows an n-channel OS transistor with a channel length of 10 ⁇ m and a channel width of 6 ⁇ m
  • FIG. 22B shows an n-channel OS transistor with a channel length of 6 ⁇ m and a channel width of 6 ⁇ m
  • FIG. 23A shows a channel length of 10 ⁇ m and a channel width of 6 ⁇ m.
  • An n-channel LTPS transistor, and FIG. 22B shows Id-Vg characteristics of a p-channel LTPS transistor with a channel length of 10 ⁇ m and a channel width of 6 ⁇ m.
  • an Id-Vg curve (Pscan) obtained by sweeping the gate voltage in the positive direction and an Id-Vg curve (Mscan) obtained by sweeping the gate voltage in the negative direction is extremely small, and the hysteresis can be kept small.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

表示品位の高い表示装置を提供する。信頼性の高い表示装置を提供する。消費電力の低い表示装置を提供する。 発光素子は第１トランジスタのソースおよびドレインの一方と電気的に接続され、第１トランジスタのソースおよびドレインの他方は第２トランジスタのソースおよびドレインの一方と電気的に接続され、第２トランジスタのゲート電極は第３トランジスタのソースおよびドレインの一方と電気的に接続され、第２トランジスタの半導体層および第３トランジスタの半導体層はそれぞれ、インジウム、亜鉛および第３の金属を有し、第２トランジスタの半導体層は、インジウム、亜鉛および第３の金属の原子数の合計に対するインジウムの原子数の割合が３０原子％以上１００原子％以下であり、第２トランジスタは、発光素子の発光量を制御する機能を有する表示装置である。

Description

表示装置
　本発明の一態様は、表示装置に関する。また、本発明の一態様は、表示装置の駆動方法に関する。また、本発明の一態様は、半導体装置に関する。また、本発明の一態様は、半導体装置の駆動方法に関する。また、本発明の一態様は、回路の駆動方法に関する。
　なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、画素、画素回路、回路、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。半導体装置は、半導体特性を利用することで機能しうる装置全般を指す。
　近年、ディスプレイパネルの高精細化が求められている。高精細なディスプレイパネルが要求される機器としては、例えばスマートフォン、タブレット端末、ノート型コンピュータなどがある。また、テレビジョン装置、モニター装置などの据え置き型のディスプレイ装置においても、高解像度化に伴う高精細化が求められている。さらに、最も高精細度が要求される機器としては、例えば、仮想現実（ＶＲ：Ｖｉｒｔｕａｌ　Ｒｅａｌｉｔｙ）、または拡張現実（ＡＲ：Ａｕｇｍｅｎｔｅｄ　Ｒｅａｌｉｔｙ）向けの機器がある。
　また、ディスプレイパネルに適用可能な表示装置としては、代表的には液晶表示装置、有機ＥＬ（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、および発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）等の発光素子を備える発光装置、ならびに電気泳動方式などにより表示を行う電子ペーパなどが挙げられる。
　例えば、有機ＥＬ素子の基本的な構成は、一対の電極間に発光性の有機化合物を含む層を挟持したものである。この素子に電圧を印加することにより、発光性の有機化合物から発光を得ることができる。このような有機ＥＬ素子が適用された表示装置は、液晶表示装置等で必要であったバックライトが不要なため、薄型、軽量、高コントラストで且つ低消費電力な表示装置を実現できる。例えば、有機ＥＬ素子を用いた表示装置の一例が、特許文献１に記載されている。
　特許文献２には、有機ＥＬデバイスを用いた、ＶＲ向けの表示装置が開示されている。
　非特許文献１には、多結晶シリコンを用いた薄膜トランジスタと、酸化物を用いた薄膜トランジスタとを有する画素回路について記載されている。また非特許文献２には、ディスプレイの様々なリフレッシュレートにおける画素回路の駆動について、記載されている。
特開２００２−３２４６７３号公報 国際公開第２０１８／０８７６２５号
Ｔｉｎｇ−Ｋｕｏ　Ｃｈａｎｇ　ｅｔ　ａｌ．，"ＬＴＰＯ　ＴＦＴ　Ｔｅｃｈｎｏｌｏｇｙ　ｆｏｒ　ＡＭＯＬＥＤｓ，"ＳＩＤ　Ｓｙｍｐ．Ｄｉｇ．Ｔｅｃｈ．Ｐａｐ．，ｐｐ．５４５−５４８（２０１９）． Ｒｙｏ　Ｙｏｎｅｂａｙａｓｈｉ　ｅｔ　ａｌ．，"Ｈｉｇｈ　ｒｅｆｒｅｓｈ　ｒａｔｅ　ａｎｄ　ｌｏｗ　ｐｏｗｅｒ　ｃｏｎｓｕｍｐｔｉｏｎ　ＡＭＯＬＥＤ　ｐａｎｅｌ　ｕｓｉｎｇ　ｔｏｐ−ｇａｔｅ　ｎ−ｏｘｉｄｅ　ａｎｄ　ｐ−ＬＴＰＳ　ＴＦＴｓ，"Ｊ．Ｓｏｃ．Ｉｎｆ．Ｄｉｓｐ．，２８，４，ｐｐ．３５０−３５９（２０２０）．
　本発明の一態様は、表示品位の高い表示装置を提供することを課題の一とする。本発明の一態様は、信頼性の高い表示装置を提供することを課題の一とする。本発明の一態様は、消費電力の低い表示装置を提供することを課題の一とする。本発明の一態様は、新規な表示装置を提供することを課題の一とする。
　本発明の一態様は、電気特性の良好な半導体装置を提供することを課題の一とする。本発明の一態様は、信頼性の高い半導体装置を提供することを課題の一とする。本発明の一態様は、電気特性の安定した半導体装置を提供することを課題の一とする。本発明の一態様は、消費電力の低い半導体装置を提供することを課題の一とする。本発明の一態様は、同一基板上に異なるトランジスタを有する半導体装置を提供することを課題の一とする。本発明の一態様は、新規な半導体装置を提供することを課題の一とする。
　なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から抽出することが可能である。
　本発明の一態様は、第１トランジスタと、第２トランジスタと、第３トランジスタと、発光素子と、を有する表示装置である。発光素子は、第１トランジスタのソースおよびドレインの一方と電気的に接続され、第１トランジスタのソースおよびドレインの他方は、第２トランジスタのソースおよびドレインの一方と電気的に接続され、第２トランジスタのゲート電極は、第３トランジスタのソースおよびドレインの一方と電気的に接続され、第２トランジスタの半導体層は、インジウム、亜鉛および元素Ｍを有し、元素Ｍは、ガリウム、アルミニウム、イットリウム、スズ、シリコン、ホウ素、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム、及びコバルトから選ばれた一種または複数種であり、第３トランジスタの半導体層は、インジウム、亜鉛および元素Ｍを有し、第２トランジスタの半導体層は、インジウム、亜鉛および元素Ｍの原子数の合計に対するインジウムの原子数の割合が３０原子％以上１００原子％以下であり、第２トランジスタは、発光素子の発光量を制御する機能を有する表示装置である。
　また上記構成において、第３トランジスタのソースおよびドレインの他方は、第２トランジスタのソースおよびドレインの他方と電気的に接続され、第２トランジスタの半導体層は、インジウム、亜鉛および元素Ｍの原子数の合計に対するインジウムの原子数の割合が、第３トランジスタの半導体層より高いことが好ましい。
　また上記構成において、第３トランジスタの半導体層は、インジウム、亜鉛および元素Ｍの原子数の合計に対する元素Ｍの原子数の割合が、第２トランジスタの半導体層より高いことが好ましい。
　また上記構成において、第３トランジスタの半導体層は、含有される金属元素の原子数に対する元素Ｍの原子数の割合が２０原子％以上６０原子％以下であることが好ましい。
　また上記構成において、第４トランジスタと、第５トランジスタと、第１配線と、容量と、駆動回路と、を有し、第４トランジスタのソースおよびドレインの一方は、第２トランジスタのソースおよびドレインの他方と電気的に接続され、第５トランジスタのソースおよびドレインの一方は、第２トランジスタのソースおよびドレインの他方と電気的に接続され、第４トランジスタのソースおよびドレインの他方は、第１配線と電気的に接続され、容量の第１電極は、第１トランジスタのソースおよびドレインの一方と電気的に接続され、容量の第２電極は、第２トランジスタのゲートと電気的に接続され、第１配線は、駆動回路から出力されるビデオ信号を第４トランジスタのソースおよびドレインの他方に与える機能を有することが好ましい。
　また上記構成において、第２トランジスタ、第３トランジスタおよび第４トランジスタをオン状態として、かつ、第１トランジスタおよび第５トランジスタをオフ状態とすることにより、第２トランジスタのゲートに電位を書き込む機能を有し、前記電位が書き込まれた後、第３トランジスタおよび第４トランジスタをオフ状態とすることにより、書き込まれた電位を保持する機能を有することが好ましい。
　また上記構成において、第２トランジスタ、第３トランジスタおよび第４トランジスタをオン状態とし、かつ、第１トランジスタおよび第５トランジスタをオフ状態とすることにより、第２トランジスタのゲートに電位を書き込む機能を有し、電位が書き込まれた後、第３トランジスタおよび第４トランジスタをオフ状態とすることにより、書き込まれた電位を保持する機能を有し、電位が保持された後、第１トランジスタ、第２トランジスタおよび第５トランジスタをオン状態とすることにより、発光素子に電流を流し、発光素子の発光量を制御する機能を有することが好ましい。
　本発明の一態様によれば、表示品位の高い表示装置を提供できる。また本発明の一態様によれば、信頼性の高い表示装置を提供できる。また本発明の一態様によれば、消費電力の低い表示装置を提供できる。また本発明の一態様によれば、新規な表示装置を提供できる。
　また本発明の一態様によれば、電気特性の良好な半導体装置を提供できる。また本発明の一態様によれば、信頼性の高い半導体装置を提供できる。また本発明の一態様によれば、電気特性の安定した半導体装置を提供できる。また本発明の一態様によれば、消費電力の低い半導体装置を提供できる。また本発明の一態様によれば、同一基板上に異なるトランジスタを有する半導体装置を提供できる。また本発明の一態様によれば、新規な半導体装置を提供できる。
　なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から抽出することが可能である。
図１Ａおよび図１Ｂは、画素の構成例を示す図である。
図２は、画素の構成例を示す図である。
図３Ａは、画素の動作例を説明するタイミングチャートである。図３Ｂは、画素の構成例を示す図である。
図４Ａは、画素の構成例を示す図である。図４Ｂは、画素の構成例を示す図である。
図５Ａおよび図５Ｂは、画素の構成例を示す図である。
図６は、表示装置の構成例を示す図である。
図７Ａ及び図７Ｂは、表示装置の構成例を示す図である。
図８Ａ乃至図８Ｅは、画素の配列例を示す図である。
図９Ａは、表示装置の一例を示す上面図である。図９Ｂは、表示装置の一例を示す断面図である。
図１０Ａ乃至図１０Ｃは、表示装置の一例を示す断面図である。
図１１Ａ及び図１１Ｂは、表示装置の一例を示す断面図である。
図１２Ａ乃至図１２Ｃは、表示装置の一例を示す断面図である。
図１３Ａ乃至図１３Ｆは、表示装置の一例を示す断面図である。
図１４は、表示装置の一例を示す斜視図である。
図１５Ａは、表示装置の一例を示す断面図である。図１５Ｂは、トランジスタの一例を示す断面図である。
図１６は、表示装置の一例を示す断面図である。
図１７は、表示装置の一例を示す断面図である。
図１８Ａ乃至図１８Ｆは、発光デバイスの構成例を示す図である。
図１９Ａ及び図１９Ｂは、電子機器の一例を示す図である。
図２０Ａ乃至図２０Ｄは、電子機器の一例を示す図である。
図２１Ａ乃至図２１Ｆは、電子機器の一例を示す図である。
図２２Ａおよび図２２Ｂは、トランジスタのＩｄ−Ｖｇ特性を示す。
図２３Ａおよび図２３Ｂは、トランジスタのＩｄ−Ｖｇ特性を示す。
　以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
　以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
　本明細書で説明する各図において、各構成要素の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
　本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではない。
　トランジスタは半導体素子の一種であり、電流または電圧を増幅する機能、及び、導通または非導通を制御するスイッチング動作などを実現することができる。本明細書におけるトランジスタは、ＩＧＦＥＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）、及び薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）を含む。
「ソース」と「ドレイン」の機能は、異なる極性のトランジスタを採用する場合、または回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」と「ドレイン」の用語は、入れ替えて用いることができるものとする。
　本明細書等において、トランジスタのソース、又はドレインのどちらか一方のことを「第１電極」と呼び、ソース、又はドレインの他方を「第２電極」とも呼ぶことがある。なお、ゲートについては「ゲート」又は「ゲート電極」とも呼ぶ。また、本明細書等において、トランジスタの第１端子と、第２端子と、はそれぞれ例えば、トランジスタのソースおよびドレインの一方と、他方と、を指す。
　本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極または配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、コイル、容量素子、その他の各種機能を有する素子などが含まれる。
　本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」または「絶縁層」という用語は、「導電膜」または「絶縁膜」という用語に相互に交換することが可能な場合がある。
　本明細書等において、ＥＬ層とは発光デバイス（発光素子ともいう）の一対の電極間に設けられ、少なくとも発光性の物質を含む層（発光層とも呼ぶ）、または発光層を含む積層体を示すものとする。
　本明細書等において、表示装置の一態様である表示パネルは表示面に画像等を表示（出力）する機能を有するものである。したがって表示パネルは出力装置の一態様である。
　本明細書等において、表示パネルの基板に、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ　Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ）もしくはＴＣＰ（Ｔａｐｅ　Ｃａｒｒｉｅｒ　Ｐａｃｋａｇｅ）などのコネクターが取り付けられたもの、または基板にＣＯＧ（Ｃｈｉｐ　Ｏｎ　Ｇｌａｓｓ）方式等によりＩＣが実装されたものを、表示パネルモジュール、表示モジュール、または単に表示パネルなどと呼ぶ場合がある。
（実施の形態１）
　本発明の一態様の表示装置は、各々の画素が有する画素回路の電流ばらつきを抑制し、優れた表示品位を実現することができる。また、本発明の一態様の表示装置は特に、低いフレーム周波数で表示部に画像を表示する場合に、消費電力を低減し、かつ、優れた表示品位を実現することができる。
　低いフレーム周波数とは例えば３Ｈｚ以下、好ましくは１Ｈｚ以下、より好ましくは０．１Ｈｚ以下、さらに好ましくは０．０１Ｈｚ以下である。また、高いフレーム周波数とは例えば３０Ｈｚ以上の周波数である。
　画素回路を構成するトランジスタとして、酸化物半導体をチャネル形成領域に用いたトランジスタ（以下、ＯＳトランジスタ）を用いると、各ノードに書き込まれた電荷を長期間保持することができる。高い周波数においてフレームごとの書き換えが不要な静止画像を表示する場合には、フレーム周波数を低くして、画像データに対応する信号を画素回路に書き込んだ後、周辺の駆動回路の動作を停止することができる。このような、静止画像の表示中に周辺駆動回路の動作を停止する駆動方法を「アイドリングストップ駆動」ともいう。アイドリングストップ駆動を行なうことにより、表示装置の消費電力を低減できる。
　また、本発明の一態様の表示装置は、リフレッシュレートを可変にすることができる。例えば、表示装置に表示されるコンテンツに応じてリフレッシュレートを調整（例えば、０．０１Ｈｚ以上２４０Ｈｚ以下の範囲で調整）して消費電力を低減させることができる。また、リフレッシュレートを低下させた駆動により、表示装置の消費電力を低減する駆動をアイドリングストップ（ＩＤＳ）駆動と呼称してもよい。
　また、上記のリフレッシュレートに応じて、タッチセンサ、またはニアタッチセンサの駆動周波数を変化させてもよい。例えば、表示装置のリフレッシュレートが１２０Ｈｚの場合、タッチセンサ、またはニアタッチセンサの駆動周波数を１２０Ｈｚよりも高い周波数（代表的には２４０Ｈｚ）とする構成とすることができる。当該構成とすることで、低消費電力が実現でき、且つタッチセンサ、またはニアタッチセンサの応答速度を高めることが可能となる。
　また、画素回路に含まれる発光デバイスの発光輝度を高くする場合、発光デバイスに流す電流量を大きくする必要がある。そのためには、画素回路に含まれている駆動トランジスタのソース−ドレイン間電圧を高くする必要がある。ＯＳトランジスタは、Ｓｉトランジスタと比較して、ソース−ドレイン間において耐圧が高いため、ＯＳトランジスタのソース−ドレイン間には高い電圧を印加することができる。これにより、画素回路に含まれる駆動トランジスタをＯＳトランジスタとすることで、発光デバイスに流れる電流量を大きくし、発光デバイスの発光輝度を高くすることができる。
　また、トランジスタが飽和領域で動作する場合において、ＯＳトランジスタは、Ｓｉトランジスタよりも、ゲート−ソース間電圧の変化に対して、ソース−ドレイン間電流の変化を小さくすることができる。このため、画素回路に含まれる駆動トランジスタとしてＯＳトランジスタを適用することによって、ゲート−ソース間電圧の変化によって、ソース−ドレイン間に流れる電流を細かく定めることができるため、発光デバイスに流れる電流量を制御することができる。このため、画素回路における階調数を多くすることができる。
　また、トランジスタが飽和領域で動作するときに流れる電流の飽和特性において、ＯＳトランジスタは、ソース−ドレイン間電圧が徐々に高くなった場合においても、Ｓｉトランジスタよりも安定した電流（飽和電流）を流すことができる。そのため、ＯＳトランジスタを駆動トランジスタとして用いることで、例えば、ＥＬ材料が含まれる発光デバイスの電流−電圧特性にばらつきが生じた場合においても、発光デバイスに安定した電流を流すことができる。つまり、ＯＳトランジスタは、飽和領域で動作する場合において、ソース−ドレイン間電圧を高くしても、ソース−ドレイン間電流がほぼ変化しないため、発光デバイスの発光輝度を安定させることができる。
　上記のとおり、画素回路に含まれる駆動トランジスタにＯＳトランジスタを用いることで、「黒浮きの抑制」、「発光輝度の上昇」、「多階調化」、「発光デバイスのばらつきの抑制」などを図ることができる。
［画素の構成例］
　図１Ａには、本発明の一態様の画素Ｐｘの一例を示す。
　画素Ｐｘは、画素回路５１と、発光素子ＥＬ１と、を有する。画素回路５１は、トランジスタＴｒ１乃至Ｔｒ６と、容量Ｃ１と、を有する。また、画素Ｐｘは、配線Ｖｄａｔａ、配線Ｖｄｄ、配線Ｖｓｓ、配線Ｖｉｎｉ、配線Ｖｓｃａｎ１、配線Ｖｓｃａｎ２、配線Ｖｅｍ１、および配線Ｖｅｍ２と電気的に接続される。
　トランジスタＴｒ１乃至Ｔｒ６は、ｎチャネル型電界効果トランジスタとする。また、トランジスタＴｒ１乃至Ｔｒ６はエンハンスメント型（ノーマリ−オフ型）のｎチャネル型電界効果トランジスタであることが好ましい。よって、そのしきい値電圧（「Ｖｔｈ」ともいう。）は、０Ｖより大きいことが好ましい。
　発光素子ＥＬ１は、配線Ｖｓｓと電気的に接続される第１の電極と、トランジスタＴｒ５と電気的に接続される第２の電極と、を備える。
　トランジスタＴｒ５は、発光素子ＥＬ１と電気的に接続される第１端子と、トランジスタＴｒ２およびトランジスタＴｒ１に電気的に接続される第２端子と、配線Ｖｅｍ１と電気的に接続されるゲート電極と、を備える。ここで、トランジスタの第１端子と、第２端子と、はそれぞれ例えば、トランジスタのソースおよびドレインの一方と、他方と、を指す。
　トランジスタＴｒ５は、発光素子ＥＬ１に電流を流すか流さないかを制御するスイッチとしての機能を有する。
　トランジスタＴｒ６は、発光素子ＥＬ１と電気的に接続される第１端子と、配線Ｖｉｎｉと電気的に接続される第２端子と、配線Ｖｓｃａｎ１と電気的に接続されるゲート電極と、を備える。
　容量Ｃ１は、発光素子ＥＬ１と電気的に接続される第１の電極と、トランジスタＴｒ２のゲートと電気的に接続される第２の電極と、を備える。
　なお、ノードＮＤ１は、発光素子ＥＬ１の第２の電極、トランジスタＴｒ５の第１端子、トランジスタＴｒ６の第１端子、および容量Ｃ１の第１の電極と電気的に接続する節点である。
　トランジスタＴｒ２は、トランジスタＴｒ５と電気的に接続される第１端子と、トランジスタＴｒ３およびトランジスタＴｒ４と電気的に接続される第２端子と、容量Ｃ１と電気的に接続されるゲート電極と、を備える。
　トランジスタＴｒ１は、トランジスタＴｒ２およびトランジスタＴｒ５と電気的に接続される第１端子と、配線Ｖｄａｔａと電気的に接続される第２端子と、配線Ｖｓｃａｎ２と電気的に接続されるゲート電極と、を備える。
　なお、ノードＮＤ３は、トランジスタＴｒ５の第２端子、トランジスタＴｒ２の第１端子、およびトランジスタＴｒ１の第２端子と電気的に接続する節点である。
　トランジスタＴｒ３は、第１端子、第２端子、およびゲート電極を備える。トランジスタＴｒ３のゲート電極と配線Ｖｓｃａｎ１は電気的に接続される。また、トランジスタＴｒ３の第１端子はトランジスタＴｒ２のゲート電極と電気的に接続され、トランジスタＴｒ３の第２端子はトランジスタＴｒ２の第２端子と電気的に接続される。よって、トランジスタＴｒ３がオン状態とすることにより、トランジスタＴｒ２のゲート電極と第２端子を導通させることができる。
　なお、ノードＮＤ２は、トランジスタＴｒ２のゲート電極、容量Ｃ１の第２の電極、およびトランジスタＴｒ３の第１端子と電気的に接続する節点である。
　トランジスタＴｒ４は、トランジスタＴｒ２およびトランジスタＴｒ３と電気的に接続される第１端子と、配線Ｖｄｄと電気的に接続される第２端子と、配線Ｖｅｍ２と電気的に接続されるゲート電極と、を有する。
　トランジスタＴｒ２の第２端子、トランジスタＴｒ３の第２端子、およびトランジスタＴｒ４の第１端子は電気的に接続される。
　トランジスタＴｒ２は発光素子ＥＬ１の電流制御用トランジスタとしての機能を有する。すなわち、トランジスタＴｒ２は、発光素子ＥＬ１の発光量を制御する機能を有する。よって、トランジスタＴｒ２を駆動トランジスタと呼ぶ場合がある。
　本発明の一態様の画素回路５１においては、トランジスタＴｒ２としてヒステリシスが極めて小さいトランジスタを用いることにより、低いフレーム周波数においても表示装置の表示品位を高めることができる。
　顕著に大きいヒステリシスを有するトランジスタにおいては、トランジスタのゲート−ソース間の電圧ストレス等により、トランジスタのしきい値が変化する。
　トランジスタＴｒ２がヒステリシス特性を有する場合には、発光素子ＥＬ１に電流が流れる期間において、トランジスタＴｒ２のしきい値が変動する懸念がある。特に表示部において、画像表示のフレーム周波数が低い場合には、画素に画像データの書き込みを行った後から次のフレームまでの期間が長いため、トランジスタＴｒ２のしきい値の変動に伴う発光素子ＥＬ１の輝度の変化は、表示装置の使用者に視認されやすい。
　ＯＳトランジスタはヒステリシスが極めて小さい。よって、本発明の一態様の画素回路において、駆動トランジスタとしてＯＳトランジスタを適用することにより、発光素子ＥＬ１の輝度の変化を抑制することができる。本発明の一態様の画素回路は、ＯＳトランジスタを駆動トランジスタに適用することにより、発光素子ＥＬ１に流れる電流値のばらつきを抑制し、低いフレーム周波数においても、表示装置の表示品位を高めることができる。
　本発明の一態様の画素回路が有するトランジスタの一は例えば、Ｉｄ−Ｖｇ測定において、Ｖｇが−１５Ｖ以上＋２０Ｖ以下の範囲にて、往復スキャンを行った場合のヒステリシスが好ましくは０．１Ｖ以下、より好ましくは０．０５Ｖ以下である。また、Ｉｄ−Ｖｇ測定におけるＶｄは例えば、０．０１Ｖ以上１０Ｖ以下である。また、測定におけるＶｇの測定間隔は例えば、０．１Ｖ刻みとすればよい。またＶｇの各測定点において例えば、１秒以下のホールド期間を設けてもよい。ここでＩｄはソース−ドレイン間の電流であり、Ｖｄはソース−ドレイン間の電圧であり、Ｖｇはソース−ゲート間の電圧である。測定に用いるトランジスタは例えば、チャネル長が１００μｍ以下、あるいは１０μｍ以下である。また、測定に用いるトランジスタは例えば、チャネル幅が１００μｍ以下、あるいは１０μｍ以下である。
　また、ＯＳトランジスタは、ソースとドレイン間の絶縁耐圧が高い。画素回路５１を構成するトランジスタにＯＳトランジスタを用いることで、発光素子ＥＬ１に配線Ｖｄｄと配線Ｖｓｓに与えられる電位差が大きい場合でも動作が安定し、信頼性の良好な表示装置を実現できる。トランジスタＴｒ２として、ソースとドレイン間の耐圧が高いＯＳトランジスタを用いることにより、長期にわたる表示装置の使用においても、発光素子ＥＬ１の電流を精度よく制御することができるため、好ましい。
　配線Ｖｄａｔａは、ビデオ信号に対応する信号Ｖｄａｔａ＿１をトランジスタＴｒ１に与える機能を有する。配線Ｖｄａｔａは、ソース線と呼ばれる場合がある。画素回路５１は、トランジスタＴｒ１、Ｔｒ２およびＴｒ３をそれぞれオン状態とすることにより、信号Ｖｄａｔａ＿１に補正処理が加えられた信号を、ノードＮＤ２に与える機能を有する。該補正処理により、トランジスタＴｒ２のしきい値ばらつきが、発光素子ＥＬ１に流れる電流に与える影響を抑制することができる。画素回路５１は、トランジスタＴｒ２のしきい値ばらつきの影響が相殺された電位をノードＮＤ２に与える機能を有する、と表現できる場合がある。
　ここでトランジスタＴｒ２のしきい値ばらつきとは例えば、それぞれの画素回路５１が有するトランジスタＴｒ２のしきい値の、複数の画素回路間のばらつきを指す。
　画素回路５１は、トランジスタＴｒ３をオフ状態として、ノードＮＤ２に与えられた電位を保持する機能を有する。ＯＳトランジスタのチャネル形成領域に用いられる酸化物半導体はバンドギャップが２ｅＶ以上であるため、オフ電流が著しく少ない。トランジスタＴｒ３としてＯＳトランジスタを用いることにより、オフ状態におけるリーク電流を極めて低く抑えることができるため、ノードＮＤ２に与えられた信号の電位の変動を極めて小さくすることができる。
　表示部の画像表示のフレーム周波数が低い場合には、画素回路に画像データの書き込みを行った後、次のフレームまでの期間が長いため、トランジスタＴｒ３のオフリーク電流によるノードＮＤ２の電位の変動量が大きくなる。よって、フレーム周波数が低い場合には、トランジスタＴｒ３として、オフリーク電流の小さいトランジスタを用いることが特に好ましい。
　画素回路５１においては例えば、配線Ｖｄａｔａからの信号の書き込みを行った後、次のフレームまでの期間はトランジスタＴｒ１をオフ状態とすることができる。トランジスタＴｒ１をオフ状態とすることにより、画素回路５１において、配線Ｖｄａｔａに流れる電流を遮断することができ、画素回路５１の消費電力、および配線Ｖｄａｔａに信号を与える回路の消費電力を低減することができる。
　また、画素回路５１においては例えば、配線Ｖｉｎｉからの信号に対応する電位を、トランジスタＴｒ６を介してノードＮＤ１に書き込んだ後、次のフレームまでの期間はトランジスタＴｒ６をオフ状態とすることができる。トランジスタＴｒ６をオフ状態とすることにより、配線Ｖｉｎｉに流れる電流を遮断することができ、画素回路５１の消費電力、および配線Ｖｉｎｉに信号を与える回路の消費電力を低減することができる。
　画素回路５１が有するトランジスタはそれぞれ、バックゲートを有してもよい。特に、ＯＳトランジスタは、バックゲートを有することが好ましい。図１Ｂには、トランジスタがバックゲートを有する例を示す。バックゲートには、ゲートと同じ信号を与えることができる。あるいは、バックゲートには、ソースまたはドレインと同じ信号を与えることができる。バックゲートに信号を与えることにより例えば、トランジスタのしきい値を制御することができる。
　また、トランジスタのバックゲートがトランジスタのソースまたはドレインと電気的に接続されてもよい。図２に示す画素回路５１においては、トランジスタＴｒ４およびトランジスタＴｒ５のバックゲートがそれぞれ、ソースおよびドレインの一方と電気的に接続される例を示す。トランジスタのバックゲートがトランジスタのソースまたはドレインと電気的に接続されることにより例えば、トランジスタのゲート電界の印加に対する耐性が向上し、信頼性を向上させることができる。
　なお、ＯＳトランジスタは、非晶質シリコンと比較して電界効果移動度が極めて高い。また、ＯＳトランジスタは、オフ状態におけるソース−ドレイン間のリーク電流（以下、オフ電流ともいう）が著しく小さく、当該トランジスタと直列に接続された容量に蓄積した電荷を長期間に亘って保持することが可能である。また、ＯＳトランジスタを適用することで、表示装置の消費電力を低減することができる。
　室温下における、チャネル幅１μｍあたりのＯＳトランジスタのオフ電流値は、１ａＡ（１×１０−１８Ａ）以下、１ｚＡ（１×１０−２１Ａ）以下、または１ｙＡ（１×１０−２４Ａ）以下とすることができる。なお、チャネル形成領域にシリコンを含むトランジスタ（以下、Ｓｉトランジスタ）では、室温下における、チャネル幅１μｍあたりのオフ電流値は、１ｆＡ（１×１０−１５Ａ）以上１ｐＡ（１×１０−１２Ａ）以下である。したがって、ＯＳトランジスタのオフ電流は、Ｓｉトランジスタのオフ電流よりも１０桁程度低いともいえる。
　また、ＯＳトランジスタは高温環境下でもオフ電流がほとんど増加しない。具体的には室温以上２００℃以下の環境温度下でもオフ電流がほとんど増加しない。また、高温環境下でもオン電流が低下しにくい。ＯＳトランジスタを含む表示装置は、高温環境下においても動作が安定し、高い信頼性が得られる。
　なお、Ｓｉトランジスタが有するシリコンとして、アモルファスシリコン、および結晶性のシリコン（例えば、多結晶シリコン、および単結晶シリコン）が挙げられる。
　発光素子ＥＬ１は、ＯＬＥＤ（Ｏｒｇａｎｉｃ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、ＱＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）などのＥＬデバイスを用いることが好ましい。ＥＬデバイスが有する発光物質として、例えば、蛍光を発する物質（蛍光材料）、燐光を発する物質（燐光材料）、無機化合物（量子ドット材料など）、熱活性化遅延蛍光を示す物質（熱活性化遅延蛍光（Ｔｈｅｒｍａｌｌｙ　Ａｃｔｉｖａｔｅｄ　Ｄｅｌａｙｅｄ　Ｆｌｕｏｒｅｓｃｅｎｃｅ：ＴＡＤＦ）材料）が挙げられる。なお、ＴＡＤＦ材料は、一重項励起状態と三重項励起状態間が熱平衡状態にある材料を用いてもよい。このようなＴＡＤＦ材料は発光寿命（励起寿命）が短くなるため、発光デバイスにおける高輝度領域での効率低下を抑制することができる。なお、発光素子ＥＬ１はこれに限定されず、無機材料を含む無機ＥＬ素子、発光ダイオード等を用いてもよい。発光デバイスとして、マイクロＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）などのＬＥＤを用いることもできる。
［画素の動作例］
　次に、図３Ａ、図３Ｂ、図４Ａおよび図４Ｂを用いて、図１Ａに示す画素Ｐｘの動作の一例を示す。また、以下の動作例において、ノードＮＤ１、ノードＮＤ２およびノードＮＤ３の電位をそれぞれ図３Ｂ、図４Ａおよび図４Ｂ等において、電位ＶＮＤ１、電位ＶＮＤ２、および電位ＶＮＤ３と示す場合がある。
　図３Ａは画素Ｐｘの動作の一例を示すタイミングチャートである。なお、以下では画素を構成するトランジスタが全てｎチャネル型トランジスタであるとして説明を行うが、必要に応じて高電位と低電位を入れ替える等により、一部またはすべてのトランジスタがｐチャネル型トランジスタであっても、以下の説明を適用することができる。
＜初期化動作＞
　まず時刻ｔ１において、配線Ｖｓｃａｎ１および配線Ｖｅｍ２に高電位信号Ｈが与えられ、配線Ｖｓｃａｎ２および配線Ｖｅｍ１に低電位信号Ｌが与えられる。
　トランジスタＴｒ１およびトランジスタＴｒ５はオフ状態である。
　トランジスタＴｒ６がオン状態となり、ノードＮＤ１には、配線Ｖｉｎｉから電位Ｖｉ＿１が与えられる（図３Ｂ）。
　トランジスタＴｒ３およびトランジスタＴｒ４がオン状態となり、ノードＮＤ２には配線Ｖｄｄから電位Ｖｄ＿１が与えられる（図３Ｂ）。
＜しきい値補償動作＞
　次に、時刻ｔ２において、配線Ｖｓｃａｎ１および配線Ｖｓｃａｎ２に高電位信号が与えられ、配線Ｖｅｍ１および配線Ｖｅｍ２に低電位信号Ｌが与えられる。
　トランジスタＴｒ４はオフ状態となる。また、トランジスタＴｒ５は引き続き、オフ状態を保っている。
　トランジスタＴｒ６は引き続きオン状態を保っており、ノードＮＤ１には、電位Ｖｉ＿１が保持される（図４Ａ）。
　トランジスタＴｒ１がオン状態となり、配線ＶｄａｔａからトランジスタＴｒ１を介してノードＮＤ３に電位Ｖａ＿１が与えられる（図４Ａ）。
　トランジスタＴｒ３は引き続き、オン状態を保っている。また、ノードＮＤ２には電位Ｖｄ＿１が与えられているため、トランジスタＴｒ２もオン状態を保っている。
　ノードＮＤ３の電位の変化に伴いノードＮＤ２の電位が変化し、ノードＮＤ２には、ノードＮＤ３の電位（電位Ｖａ＿１）と、トランジスタＴｒ２のしきい値（電位Ｖｔとする）との和（電位（Ｖａ＿１＋Ｖｔ））が与えられる（図４Ａ）。
　表示部が有する複数の画素のそれぞれにおいて、トランジスタＴｒ２のしきい値が取得され、トランジスタＴｒ２のゲート−ソース間にトランジスタＴｒ２のしきい値に対応する電位が与えられるため、画素毎のトランジスタのしきい値ばらつきを補正することができる。なお、トランジスタＴｒ２のしきい値を取得する動作を「しきい値補償動作」と言う場合がある。
＜発光動作＞
　次に、時刻ｔ３において、配線Ｖｅｍ１および配線Ｖｅｍ２に高電位信号が与えられ、配線Ｖｓｃａｎ１および配線Ｖｓｃａｎ２に低電位信号Ｌが与えられる。
　トランジスタＴｒ１がオフ状態となり、ノードＮＤ３は配線Ｖｄａｔａから電気的に遮断される。トランジスタＴｒ６がオフ状態となり、ノードＮＤ１は配線Ｖｉｎｉから電気的に遮断される。
　トランジスタＴｒ３がオフ状態となり、ノードＮＤ２の電位が保持される。
　トランジスタＴｒ４、トランジスタＴｒ２およびトランジスタＴｒ５がオン状態となり、発光素子ＥＬ１に電流が流れる（図４Ｂ）。なお、発光素子ＥＬ１に流れる電流が主として、トランジスタＴｒ２の電流駆動能力に応じて制御されるように、トランジスタＴｒ２、トランジスタＴｒ４およびトランジスタＴｒ５のそれぞれのチャネル長、チャネル幅、ゲート絶縁膜の材料および厚さ、チャネル形成領域に用いる材料、等を決定すればよい。
　本発明の一態様の表示装置は、表示部が有する複数の画素のそれぞれにおいてトランジスタＴｒ２のしきい値ばらつきが補正されるため、トランジスタ特性のばらつきに起因する輝度ばらつきを抑制することができ、優れた表示品位を実現することができる。
＜消光動作＞
　発光素子ＥＬ１は、１フレーム期間中に発光素子を点灯し続けることができる。このような駆動方法を「ホールド型」または「ホールド型駆動」ともいう。表示装置の駆動方法をホールド型駆動にすることで、表示画面のフリッカ減少などを軽減できる。一方でホールド型駆動では、動画表示において残像感および画像のぼやけなどが生じやすい。動画を表示したときに人が感じる解像度を「動画解像度」ともいう。すなわち、ホールド型駆動は動画解像度が低下しやすい。
　また、動画表示における残像感および画像のぼやけなどを改善する「黒挿入駆動」が知られている。「黒挿入駆動」は、「疑似インパルス型」または「疑似インパルス型駆動」とも呼ばれる。黒挿入駆動は、１フレームおきに黒挿入を行う、もしくは、１フレーム中の一定期間黒表示を行う駆動方法である。
　トランジスタＴｒ５のゲート電極と電気的に接続される配線Ｖｅｍ１に低電位信号を与えることにより、トランジスタＴｒ５をオフ状態とすることができる。トランジスタＴｒ５をオフ状態とすることで、発光素子ＥＬ１の電流を停止し、黒挿入を行うことができる。
　また、フレーム周波数を低くして、静止画を表示している場合においても、トランジスタＴｒ５のみを高速で制御し、発光素子ＥＬ１に流れる電流を高い周波数で周期的に遮断し、黒挿入駆動を行う場合がある。
　ここでは例えばフレーム周波数が１Ｈｚの場合について説明する。トランジスタＴｒ５のゲート電極と電気的に接続される配線Ｖｅｍ１に１Ｈｚよりも高い周波数、ここでは例えば６０Ｈｚの周波数で高電位信号と低電位信号を与えることにより、１フレームの期間内において、６０Ｈｚの周期で黒表示を挿入することができる。高い周波数で黒挿入駆動を行うことにより、フレーム周波数が低く、１フレームの期間が長い場合においても、１フレームの期間内における輝度の変化を視認しにくくすることができる。
　なお、トランジスタＴｒ２としてＯＳトランジスタを用いる場合には、トランジスタＴｒ２のヒステリシスが極めて小さく、静止画表示のようにフレーム周波数が低い場合においては輝度の変化を小さく抑えることができるため、トランジスタＴｒ５を用いた高速での黒挿入駆動を行わなくても、優れた表示品位を実現できる場合がある。よって静止画像を表示している期間は、トランジスタＴｒ５のゲート電極と電気的に接続される配線Ｖｅｍ１に信号を与える回路部を停止することができ、駆動回路の消費電力をさらに低減することができる。
［トランジスタ］
　ＯＳトランジスタに用いることのできる酸化物半導体について、以下に説明する。ＯＳトランジスタには酸化物半導体として、以下に示す金属酸化物などを用いることができる。
　ＯＳトランジスタに用いる金属酸化物は、少なくともインジウムまたは亜鉛を有することが好ましい。金属酸化物は、インジウムおよび亜鉛を有することがさらに好ましい。例えば、金属酸化物は、インジウムと、元素Ｍ（Ｍは、ガリウム、アルミニウム、イットリウム、スズ、シリコン、ホウ素、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム、及びコバルトから選ばれた一種または複数種）と、亜鉛と、を有することが好ましい。また、元素Ｍは、特に、ガリウム、アルミニウム、イットリウム、及びスズから選ばれた一種または複数種であることが好ましく、ガリウムがより好ましい。
　金属酸化物の組成はトランジスタの電気的特性、および信頼性に大きく影響する。例えば、金属酸化物のインジウムの含有率を高くすることで、オン電流の高いトランジスタを実現できる場合があり、好ましい。
　また例えば、金属酸化物の元素Ｍの含有率を高くすることで、金属酸化物のバンドギャップがより大きくなり、オフリーク電流がさらに低いトランジスタを実現できる場合があり、好ましい。
　トランジスタＴｒ２として、ＯＳトランジスタを好適に用いることができる。特にトランジスタＴｒ２として、金属酸化物のインジウムの含有率の高いＯＳトランジスタを好適に用いることができる。
　トランジスタＴｒ２は、発光素子ＥＬ１の駆動電流を制御する機能を有する。トランジスタＴｒ２として、金属酸化物のインジウムの含有率の高いＯＳトランジスタを用いることにより、トランジスタＴｒ２の電流駆動能力を向上させることができ、発光素子ＥＬ１の高輝度化にも充分に対応することができる。
　トランジスタＴｒ３、トランジスタＴｒ６およびトランジスタＴｒ１として、ＯＳトランジスタを好適に用いることができる。また、トランジスタＴｒ３、トランジスタＴｒ６およびトランジスタＴｒ１として特に、金属酸化物の元素Ｍの含有率の高いＯＳトランジスタを好適に用いることができる。
　トランジスタＴｒ３がオフ状態の場合、トランジスタＴｒ３は、トランジスタＴｒ２のゲート電極に与えられる電位を保持する機能を有する。トランジスタＴｒ３のオフリーク電流が高い場合には例えば、リーク電流によりトランジスタＴｒ２のゲート電極の電位が低下し、発光素子ＥＬ１の輝度が低下する懸念がある。よって、トランジスタＴｒ３として、オフリーク電流が低いトランジスタを用いることが好ましい。
　トランジスタＴｒ６およびトランジスタＴｒ１はそれぞれ、配線Ｖｉｎｉおよび配線Ｖｄａｔａに電気的に接続される。よって、トランジスタＴｒ６およびトランジスタＴｒ１のオフリーク電流が高い場合には例えば、発光素子ＥＬ１に流れる電流の一部が配線Ｖｉｎｉおよび配線Ｖｄａｔａにリークし、輝度の変動が生じる懸念がある。よって、トランジスタＴｒ６およびトランジスタＴｒ１として、オフリーク電流が低いトランジスタを用いることが好ましい。
　また、トランジスタＴｒ３、トランジスタＴｒ６およびトランジスタＴｒ１として、Ｓｉトランジスタを用いてもよい。
　トランジスタＴｒ４およびトランジスタＴｒ５として、Ｓｉトランジスタを好適に用いることができ、特に結晶性のシリコンをチャネル形成領域に有するトランジスタを好適に用いることができる。また、トランジスタＴｒ４およびトランジスタＴｒ５として、ＯＳトランジスタを好適に用いることができ、特に金属酸化物のインジウム含有率の高いＯＳトランジスタを好適に用いることができる。
　トランジスタＴｒ４およびトランジスタＴｒ５は、トランジスタＴｒ２の電流量を制限することのない、充分な電流駆動能力を有することが好ましい。よってトランジスタＴｒ４およびトランジスタＴｒ５として、結晶性のシリコン（例えば、多結晶シリコン、および単結晶シリコン）をチャネル形成領域に有するトランジスタを好適に用いることができる。多結晶シリコンを有するトランジスタとして例えば、低温ポリシリコン（ＬＴＰＳ（Ｌｏｗ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｐｏｌｙ　Ｓｉｌｉｃｏｎ））を有するトランジスタを用いることができる。
　また、トランジスタＴｒ４およびトランジスタＴｒ５としてＯＳトランジスタを用いる場合には、金属酸化物のインジウムの含有率を高くし、ＯＳトランジスタの電流駆動能力を高めることが好ましい。
　ＯＳトランジスタに用いることができる金属酸化物の詳細については後述する。
［画素の構成例２］
　図５Ａに、画素の構成例を示す。図５Ａに示す画素Ｐｘは、画素回路５１と、発光素子ＥＬ１と、を有する。画素回路５１は、トランジスタＴｒ１、Ｔｒ２、Ｔｒ６および容量Ｃ１を有する。
　図５Ａにおいて、トランジスタＴｒ２の第１端子は発光素子ＥＬ１と電気的に接続され、第２端子は配線Ｖｄｄと電気的に接続される。トランジスタＴｒ１の第１端子は配線Ｖｄａｔａと電気的に接続され、第２端子はトランジスタＴｒ２のゲートと電気的に接続される。
　トランジスタＴｒ２として、ＯＳトランジスタを好適に用いることができる。特にトランジスタＴｒ２として、金属酸化物のインジウムの含有率の高いＯＳトランジスタを好適に用いることができる。
　トランジスタＴｒ６およびトランジスタＴｒ１として、ＯＳトランジスタを好適に用いることができる。また、トランジスタＴｒ６およびトランジスタＴｒ１として特に、金属酸化物の元素Ｍの含有率の高いＯＳトランジスタを好適に用いることができる。
　または、トランジスタＴｒ６として、金属酸化物のインジウムの含有率の高いＯＳトランジスタを好適に用いることができる。トランジスタＴｒ６として、金属酸化物のインジウムの含有率の高いＯＳトランジスタを用いることにより、高い周波数の表示においても、表示品位の高い表示装置を実現することができる。
　図５Ｂに示す画素の構成例は、図５Ａと比較して、トランジスタＴｒ７を有する点が異なる。
　トランジスタＴｒ７は、配線Ｖｓｃａｎ３と電気的に接続されるゲート電極と、配線Ｖｉｎｉと電気的に接続される第１端子と、トランジスタＴｒ２のゲートおよび容量素子Ｃ１の第２の電極と電気的に接続される第２端子と、を有する。トランジスタＴｒ７として、ＯＳトランジスタを好適に用いることができる。トランジスタＴｒ７として、金属酸化物の元素Ｍの含有率の高いＯＳトランジスタを好適に用いることができる。あるいはトランジスタＴｒ７として、金属酸化物のインジウムの含有率の高いＯＳトランジスタを好適に用いることができる。
［表示装置］
　本発明の一態様の画素を用いた表示装置の構成例について説明する。
　図６に、表示装置１０のブロック図を示す。表示装置１０は、表示部１１、第１の駆動回路１２、及び第２の駆動回路１３を有する。
　表示部１１には、複数の画素Ｐｘがマトリクス状に配置される。画素は、少なくとも１つの表示素子と、１つのトランジスタを含む。表示素子として、代表的には有機ＥＬ素子、または液晶素子などを用いることができる。
　第１の駆動回路１２は、ソースドライバとして機能する回路を含む。第１の駆動回路１２は、外部から入力されたビデオ信号に基づいて階調信号を生成し、表示部１１が有する画素に供給する機能を有する。
　第２の駆動回路１３は、ゲートドライバとして機能する回路を含む。第２の駆動回路１３は、外部から入力された信号に基づいて選択信号を生成し、表示部１１が有する画素に供給する機能を有する。
　表示部１１が有する画素Ｐｘとして、先に示した画素Ｐｘを適用することが好ましい。
　第１の駆動回路１２には、ＯＳトランジスタ等を適用することができる。ソースドライバまたはデマルチプレクサ回路においては高速なスイッチング動作が要求されるため、第２の駆動回路１３に用いるＯＳトランジスタとして、インジウムの含有率が高い金属酸化物が半導体層に適用されたＯＳトランジスタを用いることが好ましい。
　また、第１の駆動回路１２に、チャネル形成領域にシリコンを有するトランジスタを用いることができる。また、第１の駆動回路１２はトランジスタとして、ＯＳトランジスタと、Ｓｉトランジスタと、の両方を有してもよい。
　第２の駆動回路１３には、ＯＳトランジスタ等を適用することができる。ゲートドライバにおいては、ソースドライバ−またはデマルチプレクサ回路等と比較して、応答速度の速いスイッチング動作は求められない。よってＯＳトランジスタとしてはよりオフ電流の低い、安定したトランジスタを用いればよく、第２の駆動回路１３には例えば、元素Ｍの含有率が高い金属酸化物が半導体層に適用されたＯＳトランジスタを用いることができる。
　また、第２の駆動回路１３に、チャネル形成領域にシリコンを有するトランジスタを用いることができる。また、第２の駆動回路１３はトランジスタとして、ＯＳトランジスタと、Ｓｉトランジスタと、の両方を有してもよい。
　なお、必要に応じて、第２の駆動回路１３にインジウムの含有率が高い金属酸化物が半導体層に適用されたＯＳトランジスタを用いてもよいし、第１の駆動回路１２に元素Ｍの含有率が高い金属酸化物が半導体層に適用されたＯＳトランジスタを用いてもよい。
　表示部１１には第１の駆動回路１２と接続される複数の配線Ｖｄａｔａと、第２の駆動回路１３と接続される複数の配線ＧＬが設けられている。配線Ｖｄａｔａは例えば、ソース線としての機能を有する。また、配線ＧＬは例えば、ゲート線としての機能を有する。
＜第１の駆動回路の構成例＞
　以下では、表示装置１０が有する第１の駆動回路１２のより具体的な構成例について説明する。
　第１の駆動回路１２は、シフトレジスタ回路３１、ラッチ回路部４１、レベルシフタ回路部４２、Ｄ−Ａ変換部４３、及びアナログバッファ回路部４４等を有する。
　ラッチ回路部４１は、複数のラッチ回路３２と、複数のラッチ回路３３とを有する。レベルシフタ回路部４２は、複数のレベルシフタ回路３４を有する。Ｄ−Ａ変換部４３は、複数のＤＡＣ回路３５を有する。アナログバッファ回路部４４は、複数のアナログバッファ回路３６を有する。
　シフトレジスタ回路３１には、クロック信号ＣＬＫ及びスタートパルス信号ＳＰが入力される。シフトレジスタ回路３１は、クロック信号ＣＬＫ及びスタートパルス信号ＳＰにしたがって、パルスが順次シフトするタイミング信号を生成し、ラッチ回路部４１の各ラッチ回路３２に出力する。
　ラッチ回路部４１には、ビデオ信号Ｓ０、及びラッチ信号ＬＡＴが入力される。
　ラッチ回路３２にタイミング信号が入力されると、当該タイミング信号のパルスにしたがって、ビデオ信号Ｓ０がサンプリングされ、各ラッチ回路３２に順に書き込まれる。このとき、各ラッチ回路３２へのビデオ信号Ｓ０の書き込みが一通り終了するまでの期間を、ライン期間と呼ぶことができる。
　一ライン期間が終了すると、各ラッチ回路３３に入力されるラッチ信号ＬＡＴのパルスにしたがって、各ラッチ回路３２に保持されているビデオ信号が、各ラッチ回路３３に一斉に書き込まれ、保持される。ビデオ信号をラッチ回路３３に送り出し終えたラッチ回路３２は、再びシフトレジスタ回路３１からのタイミング信号に従って、次のビデオ信号の書き込みが順次行われる。この２順目の一ライン期間中には、ラッチ回路３３に書き込まれ、保持されているビデオ信号がレベルシフタ回路部４２の各レベルシフタ回路３４に出力される。
　レベルシフタ回路部４２の各レベルシフタ回路３４に入力されたビデオ信号は、レベルシフタ回路３４によってその信号の電圧の振幅を大きくされた後、Ｄ−Ａ変換部４３内の各ＤＡＣ回路３５に送られる。一群のＤＡＣ回路３５に入力されたビデオ信号は、アナログ変換され、一のアナログ信号としてアナログバッファ回路部４４に出力される。アナログバッファ回路部４４に入力されたビデオ信号は、各アナログバッファ回路３６を介して、各配線Ｖｄａｔａに出力される。
　一方、第２の駆動回路１３は、各配線ＧＬを順次選択する。第１の駆動回路１２から配線Ｖｄａｔａを介して表示部１１に入力されたビデオ信号は、第２の駆動回路１３によって選択された配線ＧＬに接続される各画素Ｐｘに入力される。
　なお、シフトレジスタ回路３１の代わりに、パルスが順次シフトする信号を出力することのできる他の回路を用いてもよい。
＜第１の駆動回路の変形例＞
　図６で例示した第１の駆動回路１２は、デジタル信号をアナログ信号に変換して表示部１１に出力する構成であったが、入力信号としてアナログ信号を用いることにより、第１の駆動回路１２の構成をより簡素にすることができる。
　図７Ａに示す第１の駆動回路１２ａは、シフトレジスタ回路３１、ラッチ回路部４１、及びソースフォロア回路部４５を有する。ソースフォロア回路部４５は、複数のソースフォロア回路３７を有する。
　ラッチ回路３２は、シフトレジスタ回路３１からのタイミング信号に従って、アナログのビデオ信号Ｓ０をアナログデータとしてサンプリングする。また各ラッチ回路３２は、ラッチ信号ＬＡＴに従って、一斉に各ラッチ回路３３に保持されたビデオ信号を出力する。
　ラッチ回路３３に保持されたビデオ信号はソースフォロア回路３７を介して１つの配線Ｖｄａｔａに出力される。なお、ソースフォロア回路３７に代えて、上記アナログバッファ回路を用いてもよい。
　図７Ｂに示す第１の駆動回路１２ｂは、シフトレジスタ回路３１と、デマルチプレクサ回路４６とを有する。
　デマルチプレクサ回路４６は、複数のサンプリング回路３８を有する。各サンプリング回路３８には、複数の配線から複数のアナログのビデオ信号Ｓ０が入力され、シフトレジスタ回路３１から入力するタイミング信号に従って、複数の配線Ｖｄａｔａに同時にビデオ信号を出力する。シフトレジスタ回路３１は、複数のサンプリング回路３８を順次選択するように、タイミング信号を出力する。
　例えば、表示部１１に接続される配線Ｖｄａｔａの本数を２１６０本、ビデオ信号Ｓ０が供給される配線を５４本とした場合、デマルチプレクサ回路４６に４０個のサンプリング回路３８を設けることにより、１ライン期間を４０分割し、それぞれの期間内に５４本の配線Ｖｄａｔａに同時にビデオ信号を出力することができる。
　ここで、デマルチプレクサ回路４６には、ＯＳトランジスタを用い、シフトレジスタ回路３１には、Ｓｉトランジスタを用いてもよい。例えばシフトレジスタ回路３１には、単結晶シリコンを有するトランジスタを用い、デマルチプレクサ回路４６および表示部１１にはＯＳトランジスタを用いる場合を考える。ＯＳトランジスタは例えば、単結晶シリコンを有するトランジスタ上に積層して、設けることができる。
　このような場合には、シフトレジスタ回路３１を構成するＳｉトランジスタが設けられる層から、デマルチプレクサ回路４６および表示部１１を構成するＯＳトランジスタが設けられる層への配線の数を低減できるため、好ましい。
　以上が、第１の駆動回路部についての説明である。
［金属酸化物］
　本発明の一態様のトランジスタが有する半導体層に適用できる金属酸化物の組成について、説明する。なお、金属酸化物の組成を、半導体層の組成に置き換えて記す場合がある。
　金属酸化物は、少なくともインジウムまたは亜鉛を有することが好ましい。金属酸化物は、インジウム及び亜鉛を有することがさらに好ましい。例えば、金属酸化物は、インジウムと、元素Ｍ（Ｍは、ガリウム、アルミニウム、イットリウム、スズ、シリコン、ホウ素、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム、及びコバルトから選ばれた一種または複数種）と、亜鉛と、を有することが好ましい。
　金属酸化物は、例えば、酸化インジウム、インジウム亜鉛酸化物（Ｉｎ−Ｚｎ酸化物）、インジウムスズ酸化物（Ｉｎ−Ｓｎ酸化物）、インジウムチタン酸化物（Ｉｎ−Ｔｉ酸化物）、インジウムアルミニウム亜鉛酸化物（Ｉｎ−Ａｌ−Ｚｎ酸化物、ＩＡＺＯとも記す）、インジウムスズ亜鉛酸化物（Ｉｎ−Ｓｎ−Ｚｎ酸化物）、インジウムチタン亜鉛酸化物（Ｉｎ−Ｔｉ−Ｚｎ酸化物）、インジウムガリウム亜鉛酸化物（Ｉｎ−Ｇａ−Ｚｎ酸化物、ＩＧＺＯとも記す）、インジウムガリウムスズ亜鉛酸化物（Ｉｎ−Ｇａ−Ｓｎ−Ｚｎ酸化物）、インジウムガリウムアルミニウム亜鉛酸化物（Ｉｎ−Ｇａ−Ａｌ−Ｚｎ酸化物、ＩＧＡＺＯまたはＩＡＧＺＯとも記す）などを用いることができる。または、シリコンを含むインジウムスズ酸化物などを用いることができる。
　元素Ｍは、特に、ガリウム、アルミニウム、イットリウム、及びスズから選ばれた一種または複数種であることが好ましく、ガリウムがより好ましい。なお、本明細書等において、インジウムと、元素Ｍと、亜鉛とを有する金属酸化物をＩｎ−Ｍ−Ｚｎ酸化物と記す場合がある。
　半導体層の組成はトランジスタの電気的特性、及び信頼性に大きく影響する。
＜インジウムの含有率＞
　半導体層中のインジウムの含有率を高くすることにより、オン電流の大きいトランジスタを実現することができる。
　本明細書等において、含有される金属元素の原子数に対するインジウムの原子数の割合を、インジウムの含有率と記す場合がある。他の金属元素においても同様である。
　半導体層中のインジウムの含有率を高くすることにより、オン電流の大きいトランジスタとすることができる。当該トランジスタを高いオン電流が求められるトランジスタに適用することにより、優れた電気特性を有する表示装置とすることができる。
　半導体層にＩｎ−Ｚｎ酸化物を用いる場合、インジウムの原子数比が亜鉛の原子数比以上である金属酸化物を適用することにより、インジウムの含有率を高めることができる。例えば、金属元素の原子数比が、Ｉｎ：Ｚｎ＝１：１、Ｉｎ：Ｚｎ＝２：１、Ｉｎ：Ｚｎ＝３：１、Ｉｎ：Ｚｎ＝４：１、Ｉｎ：Ｚｎ＝５：１、Ｉｎ：Ｚｎ＝７：１、またはＩｎ：Ｚｎ＝１０：１、またはこれらの近傍の金属酸化物を用いることができる。
　半導体層にＩｎ−Ｓｎ酸化物を用いる場合、インジウムの原子数比がスズの原子数比以上である金属酸化物を適用することにより、インジウムの含有率を高めることができる。例えば、金属元素の原子数比が、Ｉｎ：Ｓｎ＝１：１、Ｉｎ：Ｓｎ＝２：１、Ｉｎ：Ｓｎ＝３：１、Ｉｎ：Ｓｎ＝４：１、Ｉｎ：Ｓｎ＝５：１、Ｉｎ：Ｓｎ＝７：１、またはＩｎ：Ｓｎ＝１０：１、またはこれらの近傍の金属酸化物を用いることができる。
　半導体層にＩｎ−Ｓｎ−Ｚｎ酸化物を用いる場合、インジウムの原子数比が、スズの原子数比よりも高い金属酸化物を適用することにより、インジウムの含有率を高めることができる。さらには、亜鉛の原子数比が、スズの原子数比よりも高い金属酸化物を用いることが好ましい。例えば、金属元素の原子数比が、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３、Ｉｎ：Ｓｎ：Ｚｎ＝３：１：２、Ｉｎ：Ｓｎ：Ｚｎ＝４：２：３、Ｉｎ：Ｓｎ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｓｎ：Ｚｎ＝５：１：３、Ｉｎ：Ｓｎ：Ｚｎ＝５：１：６、Ｉｎ：Ｓｎ：Ｚｎ＝５：１：７、Ｉｎ：Ｓｎ：Ｚｎ＝５：１：８、Ｉｎ：Ｓｎ：Ｚｎ＝６：１：６、Ｉｎ：Ｓｎ：Ｚｎ＝１０：１：３、Ｉｎ：Ｓｎ：Ｚｎ＝１０：１：６、Ｉｎ：Ｓｎ：Ｚｎ＝１０：１：７、Ｉｎ：Ｓｎ：Ｚｎ＝１０：１：８、Ｉｎ：Ｓｎ：Ｚｎ＝５：２：５、Ｉｎ：Ｓｎ：Ｚｎ＝１０：１：１０、Ｉｎ：Ｓｎ：Ｚｎ＝２０：１：１０、Ｉｎ：Ｓｎ：Ｚｎ＝４０：１：１０、またはこれらの近傍の金属酸化物を用いることができる。
　半導体層にＩｎ−Ａｌ−Ｚｎ酸化物を用いる場合、インジウムの原子数比が、アルミニウムの原子数比よりも高い金属酸化物を適用することにより、インジウムの含有率を高めることができる。さらには、亜鉛の原子数比が、アルミニウムの原子数比よりも高い金属酸化物を用いることが好ましい。例えば、金属元素の原子数比が、Ｉｎ：Ａｌ：Ｚｎ＝２：１：３、Ｉｎ：Ａｌ：Ｚｎ＝３：１：２、Ｉｎ：Ａｌ：Ｚｎ＝４：２：３、Ｉｎ：Ａｌ：Ｚｎ＝４：２：４．１、Ｉｎ：Ａｌ：Ｚｎ＝５：１：３、Ｉｎ：Ａｌ：Ｚｎ＝５：１：６、Ｉｎ：Ａｌ：Ｚｎ＝５：１：７、Ｉｎ：Ａｌ：Ｚｎ＝５：１：８、Ｉｎ：Ａｌ：Ｚｎ＝６：１：６、Ｉｎ：Ａｌ：Ｚｎ＝１０：１：３、Ｉｎ：Ａｌ：Ｚｎ＝１０：１：６、Ｉｎ：Ａｌ：Ｚｎ＝１０：１：７、Ｉｎ：Ａｌ：Ｚｎ＝１０：１：８、Ｉｎ：Ａｌ：Ｚｎ＝５：２：５、Ｉｎ：Ａｌ：Ｚｎ＝１０：１：１０、Ｉｎ：Ａｌ：Ｚｎ＝２０：１：１０、Ｉｎ：Ａｌ：Ｚｎ＝４０：１：１０、またはこれらの近傍の金属酸化物を用いることができる。
　半導体層にＩｎ−Ｇａ−Ｚｎ酸化物を用いる場合、金属元素の原子数に対するインジウムの原子数比が、ガリウムの原子数比よりも高い金属酸化物を適用することにより、インジウムの含有率を高めることができる。さらには、亜鉛の原子数比が、ガリウムの原子数比よりも高い金属酸化物を用いることが、より好ましい。例えば、半導体層は、金属元素の原子数比が、Ｉｎ：Ｇａ：Ｚｎ＝２：１：３、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｇａ：Ｚｎ＝５：１：３、Ｉｎ：Ｇａ：Ｚｎ＝５：１：６、Ｉｎ：Ｇａ：Ｚｎ＝５：１：７、Ｉｎ：Ｇａ：Ｚｎ＝５：１：８、Ｉｎ：Ｇａ：Ｚｎ＝６：１：６、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：３、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：６、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：７、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：８、Ｉｎ：Ｇａ：Ｚｎ＝５：２：５、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：１０、Ｉｎ：Ｇａ：Ｚｎ＝２０：１：１０、Ｉｎ：Ｇａ：Ｚｎ＝４０：１：１０、またはこれらの近傍の金属酸化物を用いることができる。
　半導体層にＩｎ−Ｍ−Ｚｎ酸化物を用いる場合、金属元素の原子数に対するインジウムの原子数比が、元素Ｍの原子数比よりも高い金属酸化物を適用することにより、インジウムの含有率を高めることができる。さらには、亜鉛の原子数比が、元素Ｍの原子数比よりも高い金属酸化物を用いることが、より好ましい。例えば、半導体層は、金属元素の原子数比が、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：３、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８、Ｉｎ：Ｍ：Ｚｎ＝６：１：６、Ｉｎ：Ｍ：Ｚｎ＝１０：１：３、Ｉｎ：Ｍ：Ｚｎ＝１０：１：６、Ｉｎ：Ｍ：Ｚｎ＝１０：１：７、Ｉｎ：Ｍ：Ｚｎ＝１０：１：８、Ｉｎ：Ｍ：Ｚｎ＝５：２：５、Ｉｎ：Ｍ：Ｚｎ＝１０：１：１０、Ｉｎ：Ｍ：Ｚｎ＝２０：１：１０、Ｉｎ：Ｍ：Ｚｎ＝４０：１：１０、またはこれらの近傍の金属酸化物を用いることができる。
　なお、元素Ｍとして複数の金属元素を有する場合は、当該金属元素の原子数比の合計を、元素Ｍの原子数比とすることができる。例えば、元素Ｍとしてガリウムとアルミニウムを有するＩｎ−Ｇａ−Ａｌ−Ｚｎ酸化物の場合、ガリウムの原子数比とアルミニウムの原子数比の合計を元素Ｍの原子数比とすることができる。また、インジウム、元素Ｍ、及び亜鉛の原子数比が前述の範囲であることが好ましい。
　半導体層は、含有される金属元素の原子数に対するインジウムの原子数の割合が、３０原子％以上１００原子％以下、好ましくは３０原子％以上９５原子％以下、より好ましくは３５原子％以上９５原子％以下、より好ましくは３５原子％以上９０原子％以下、より好ましくは４０原子％以上９０原子％以下、より好ましくは４５原子％以上９０原子％以下、より好ましくは５０原子％以上８０原子％以下、より好ましくは６０原子％以上８０原子％以下、より好ましくは７０原子％以上８０原子％以下である金属酸化物を用いることにより、により、インジウムの含有率を高めることができる。例えば、半導体層にＩｎ−Ｇａ−Ｚｎ酸化物を用いる場合、インジウム、元素Ｍ、及び亜鉛の原子数の合計に対する、インジウムの原子数の割合が前述の範囲であることが好ましい。
＜トランジスタの信頼性＞
　トランジスタの信頼性を評価する指標の１つとして、ゲートに電界を印加した状態で保持する、ＧＢＴ（Ｇａｔｅ　Ｂｉａｓ　Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験がある。その中でも、ソース電位及びドレイン電位に対して、ゲートに正の電位（正バイアス）を与えた状態で、高温下で保持する試験をＰＢＴＳ（Ｐｏｓｉｔｉｖｅ　Ｂｉａｓ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｓｔｒｅｓｓ）試験、ゲートに負の電位（負バイアス）を与えた状態で、高温下で保持する試験をＮＢＴＳ（Ｎｅｇａｔｉｖｅ　Ｂｉａｓ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｓｔｒｅｓｓ）試験と呼ぶ。また、光を照射した状態で行うＰＢＴＳ試験及びＮＢＴＳ試験をそれぞれ、ＰＢＴＩＳ（Ｐｏｓｉｔｉｖｅ　Ｂｉａｓ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｉｌｌｕｍｉｎａｔｉｏｎ　Ｓｔｒｅｓｓ）試験、ＮＢＴＩＳ（Ｎｅｇａｔｉｖｅ　Ｂｉａｓ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｉｌｌｕｍｉｎａｔｉｏｎ　Ｓｔｒｅｓｓ）試験と呼ぶ。
　ｎ型のトランジスタにおいては、トランジスタをオン状態（電流を流す状態）とする際にゲートに正の電位が与えられるため、ＰＢＴＳ試験でのしきい値電圧の変動量が、トランジスタの信頼性の指標として着目すべき重要な項目の１つとなる。
　トランジスタに光が入射することにより、トランジスタの電気特性が変動してしまう場合がある。特に、光が入射しうる領域に適用されるトランジスタは、光照射下での電気特性の変動が小さく、光に対する信頼性が高いことが好ましい。光に対する信頼性は、例えば、ＮＢＴＩＳ試験でのしきい値電圧の変動量により評価することができる。
＜元素Ｍの含有率について（１）＞
　半導体層にガリウムを含まない、またはガリウムの含有率の低い金属酸化物を用いることにより、正バイアス印加に対する信頼性が高いトランジスタとすることができる。つまり、ＰＢＴＳ試験でのしきい値電圧の変動量が小さいトランジスタとすることができる。また、ガリウムを含む金属酸化物を用いる場合は、インジウムの含有率よりも、ガリウムの含有率を低くすることが好ましい。これにより、信頼性の高いトランジスタを実現することができる。
　ＰＢＴＳ試験でのしきい値電圧の変動の１つの要因として、半導体層とゲート絶縁層の界面、または界面近傍における欠陥準位が挙げられる。欠陥準位密度が大きいほど、ＰＢＴＳ試験での劣化が顕著になる。半導体層の、ゲート絶縁層と接する領域におけるガリウムの含有率を低くすることにより、当該欠陥準位の生成を抑制することができる。
　ガリウムを含まない、またはガリウムの含有率の低い金属酸化物を半導体層に用いることによりＰＢＴＳ試験でのしきい値電圧の変動を抑制できる理由として、例えば、以下のようなことが考えられる。半導体層に含まれるガリウムは、他の金属元素（例えば、インジウムまたは亜鉛）と比較して、酸素を誘引しやすい性質を有する。そのため、ガリウムを多く含む金属酸化物と、ゲート絶縁層との界面において、ガリウムがゲート絶縁層中の余剰酸素と結合することにより、キャリア（ここでは電子）トラップサイトを生じさせやすくなると推察される。そのため、ゲートに正の電位を与えた際に、半導体層とゲート絶縁層との界面にキャリアがトラップされることにより、しきい値電圧が変動することが考えられる。なお、半導体層にガリウムを含有させることにより、金属酸化物に酸素欠損（ＶＯ）が生じにくくなるといった効果を奏する。
　より具体的には、半導体層にＩｎ−Ｇａ−Ｚｎ酸化物を用いた場合、インジウムの原子数比が、ガリウムの原子数比よりも高い金属酸化物を、半導体層に適用することにより、ガリウムの含有率を低くすることができる。また、亜鉛の原子数比が、ガリウムの原子数比よりも高い金属酸化物を用いることが、より好ましい。言い換えると、金属元素の原子数比が、Ｉｎ＞Ｇａ、且つＺｎ＞Ｇａを満たす金属酸化物を、半導体層に適用することが好ましい。
　例えば、半導体層は、金属元素の原子数比が、Ｉｎ：Ｇａ：Ｚｎ＝２：１：３、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｇａ：Ｚｎ＝５：１：３、Ｉｎ：Ｇａ：Ｚｎ＝５：１：６、Ｉｎ：Ｇａ：Ｚｎ＝５：１：７、Ｉｎ：Ｇａ：Ｚｎ＝５：１：８、Ｉｎ：Ｇａ：Ｚｎ＝６：１：６、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：３、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：６、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：７、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：８、Ｉｎ：Ｇａ：Ｚｎ＝５：２：５、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：１０、Ｉｎ：Ｇａ：Ｚｎ＝２０：１：１０、Ｉｎ：Ｇａ：Ｚｎ＝４０：１：１０、またはこれらの近傍の金属酸化物を用いることにより、ガリウムの含有率を低くすることができる。
　半導体層は、含有される金属元素の原子数に対するガリウムの原子数の割合が、０原子％より高く５０原子％以下、好ましくは０．１原子％以上４０原子％以下、より好ましくは０．１原子％以上３５原子％以下、より好ましくは０．１原子％以上３０原子％以下、より好ましくは０．１原子％以上２５原子％以下、より好ましくは０．１原子％以上２０原子％以下、より好ましくは０．１原子％以上１５原子％以下、より好ましくは０．１原子％以上１０原子％以下である金属酸化物を用いることにより、ガリウムの含有率を低くすることができる。
　半導体層に、ガリウムを含まない金属酸化物を適用してもよい。例えば、Ｉｎ−Ｚｎ酸化物を半導体層に適用することができる。このとき、金属酸化物に含まれる金属元素の原子数に対するインジウムの原子数比を高くすることにより、トランジスタの電界効果移動度を高めることができる。一方、金属酸化物に含まれる金属元素の原子数に対する亜鉛の原子数比を高くすることにより、結晶性の高い金属酸化物となるため、トランジスタの電気特性の変動が抑制され、信頼性を高めることができる。また、半導体層には、酸化インジウムなどの、ガリウム及び亜鉛を含まない金属酸化物を適用してもよい。ガリウムを含まない金属酸化物を用いることにより、特に、ＰＢＴＳ試験におけるしきい値電圧の変動を極めて小さなものとすることができる。
　例えば、半導体層に、インジウムと亜鉛を含む酸化物を用いることができる。このとき、金属元素の原子数比が、例えばＩｎ：Ｚｎ＝２：３、Ｉｎ：Ｚｎ＝４：１、またはこれらの近傍である金属酸化物を用いることができる。
　なお、代表的にガリウムを挙げて説明したが、ガリウムに代えて元素Ｍを用いた場合にも適用できる。半導体層には、インジウムの原子数比が元素Ｍの原子数比よりも高い金属酸化物を適用することが好ましい。また、亜鉛の原子数比が元素Ｍの原子数比よりも高い金属酸化物を適用することが好ましい。
　半導体層中の元素Ｍの含有率を低くすることにより、正バイアス印加に対する信頼性が高いトランジスタとすることができる。当該トランジスタを正バイアス印加に対する高い信頼性が求められるトランジスタに適用することにより、高い信頼性を有する表示装置とすることができる。
＜元素Ｍの含有率について（２）＞
　半導体層中の元素Ｍの含有率を高くすることにより、光に対する信頼性の高いトランジスタとすることができる。つまり、ＮＢＴＩＳ試験でのしきい値電圧の変動量が小さいトランジスタとすることができる。具体的には、元素Ｍの原子数比がインジウムの原子数比以上である金属酸化物はバンドギャップがより大きくなり、トランジスタのＮＢＴＩＳ試験でのしきい値電圧の変動量を小さくすることができる。また、バンドギャップがより大きくなることにより、トランジスタのオフ電流をさらに低くできる場合がある。半導体層が有する金属酸化物のバンドギャップは、２．０ｅＶ以上が好ましく、さらには２．５ｅＶ以上が好ましく、さらには３．０ｅＶ以上が好ましく、さらには３．２ｅＶ以上が好ましく、さらには３．３ｅＶ以上が好ましく、さらには３．４ｅＶ以上が好ましく、さらには３．５ｅＶ以上が好ましい。
　例えば、半導体層は、金属元素の原子数比が、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：３、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、またはこれらの近傍の金属酸化物を用いることにより、元素Ｍの含有率を高くすることができる。
　半導体層は、特に、含有される金属元素の原子数に対する元素Ｍの原子数の割合が、２０原子％以上７０原子％以下、好ましくは３０原子％以上７０原子％以下、より好ましくは３０原子％以上６０原子％以下、より好ましくは４０原子％以上６０原子％以下、より好ましくは５０原子％以上６０原子％以下である金属酸化物を好適に用いることにより、元素Ｍの含有率を高くすることができる。
　半導体層にＩｎ−Ｇａ−Ｚｎ酸化物を用いた場合、金属元素の原子数に対するインジウムの原子数比が、ガリウムの原子数比以下の金属酸化物を適用することができる。例えば、金属元素の原子数比が、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２、Ｉｎ：Ｇａ：Ｚｎ＝１：３：３、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４、またはこれらの近傍の金属酸化物を用いることにより、元素Ｍの含有率を高くすることができる。
　半導体層は、特に、含有される金属元素の原子数に対するガリウムの原子数の割合が、２０原子％以上６０原子％以下、好ましくは２０％原子以上５０原子％以下、より好ましくは３０原子％以上５０原子％以下、より好ましくは４０％原子以上６０原子％以下、より好ましくは５０％原子以上６０原子％以下である金属酸化物を用いることにより、元素Ｍの含有率を高くすることができる。
　金属酸化物の組成の分析は、例えば、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ　Ｄｉｓｐｅｒｓｉｖｅ　Ｘ−ｒａｙ　ｓｐｅｃｔｒｏｓｃｏｐｙ）、Ｘ線光電子分光法（ＸＰＳ：Ｘ−ｒａｙ　Ｐｈｏｔｏｅｌｅｃｔｒｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）、誘導結合プラズマ質量分析法（ＩＣＰ−ＭＳ：Ｉｎｄｕｃｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ−Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）、または誘導結合高周波プラズマ発光分光法（ＩＣＰ−ＡＥＳ：Ｉｎｄｕｃｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ−Ａｔｏｍｉｃ　Ｅｍｉｓｓｉｏｎ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いることができる。または、これらの手法を複数組み合わせて分析を行ってもよい。なお、含有率が低い元素は、分析精度の影響により、実際の含有率と分析によって得られた含有率が異なる場合がある。例えば、元素Ｍの含有率が低い場合、分析によって得られた元素Ｍの含有率が、実際の含有率より低くなる場合がある。
　本明細書等において、近傍の組成とは、所望の原子数比の±３０％の範囲を含む。例えば、原子数比がＩｎ：Ｍ：Ｚｎ＝４：２：３またはその近傍の組成と記載する場合、インジウムの原子数比を４としたとき、Ｍの原子数比が１以上３以下であり、亜鉛の原子数比が２以上４以下である場合を含む。また、原子数比がＩｎ：Ｍ：Ｚｎ＝５：１：６またはその近傍の組成と記載する場合、インジウムの原子数比を５としたときに、Ｍの原子数比が０．１より大きく２以下であり、亜鉛の原子数比が５以上７以下である場合を含む。また、原子数比がＩｎ：Ｍ：Ｚｎ＝１：１：１またはその近傍の組成と記載する場合、インジウムの原子数比を１としたときに、Ｍの原子数比が０．１より大きく２以下であり、亜鉛の原子数比が０．１より大きく２以下である場合を含む。
　なお、金属酸化物をスパッタリング法で形成する場合、ターゲットの原子数比と、当該金属酸化物の原子数比が異なる場合がある。特に、亜鉛は、ターゲットの原子数比よりも金属酸化物の原子数比が小さくなる場合がある。具体的には、ターゲットに含まれる亜鉛の原子数比の４０％以上９０％以下程度となる場合がある。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態２）
　以下では、表示装置の具体的な構成例について説明する。
　表示装置の画素が、互いに異なる色を呈する副画素を３種類有する場合、３つの副画素として、例えば、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３色の副画素、黄色（Ｙ）、シアン（Ｃ）、及びマゼンタ（Ｍ）の３色の副画素が挙げられる。副画素を４つ有する場合、４つの副画素として、例えば、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、白色（Ｗ）の４色の副画素、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、黄色（Ｙ）の４色の副画素が挙げられる。副画素はそれぞれ、発光デバイスを有する。
　表示装置の画素のレイアウトについて説明する。画素が有する副画素の配列に特に限定はなく、様々な方法を適用することができる。副画素の配列として、例えば、ストライプ配列、Ｓストライプ配列、マトリクス配列、デルタ配列、ベイヤー配列、ペンタイル配列が挙げられる。
　副画素の上面形状として、例えば、三角形、四角形（長方形、正方形を含む）、五角形、六角形などの多角形、これら多角形の角が丸い形状、楕円形、または円形が挙げられる。ここで、副画素の上面形状は、発光デバイスの発光領域の上面形状に相当する。
　図８Ａに示す画素３１０は、赤色を呈する副画素（Ｒ）、緑色を呈する副画素（Ｇ）及び青色を呈する副画素（Ｂ）を有する。図８Ａに示す画素３１０は、ストライプ配列が適用されている。なお、各副画素の並び順は、図８Ａに示す構成に限定されない。また、図８Ａは副画素が同じ面積を有する構成を示しているが、副画素で面積が異なってもよい。ここで、副画素の面積は、発光デバイスの発光領域の面積に相当する。図８Ａでは、各副画素の区別を簡単にするため、各副画素発光素子の領域内にＲ、Ｇ、Ｂの符号を付している。
　図８Ｂに示す画素３１０は、Ｓストライプ配列が適用された構成を示している。図８Ｂに示す画素３１０は、２行２列で構成され、左の列（１列目）に、２つの副画素（副画素（Ｒ）、副画素（Ｇ））を有し、右の列（２列目）に、１つの副画素（副画素（Ｂ））を有する。言い換えると、画素３１０は、上の行（１行目）に、２つの副画素（副画素（Ｒ）、副画素（Ｂ））を有し、下の行（２行目）に２つの副画素（副画素（Ｇ）、副画素（Ｂ））を有し、この２行にわたって副画素（Ｂ）を有する。
　図８Ｂは、副画素（Ｂ）の面積が、副画素（Ｒ）及び副画素（Ｇ）の面積より大きい例を示している。この構成は、青色の光を発する発光デバイスの寿命が、赤色の光を発する発光デバイス及び緑色の光を発する発光デバイスの寿命よりも短い場合に好適に用いることができる。発光面積の大きい副画素（Ｂ）において、青色の光を発する発光デバイスにかかる電流密度は低くなるため、当該発光デバイスの寿命を長くすることができる。つまり、信頼性の高い表示装置とすることができる。
　なお、図８Ｂは、副画素（Ｂ）の面積が、副画素（Ｒ）及び副画素（Ｇ）の面積より大きい構成を示したが、本発明の一態様はこれに限られない。副画素の面積は、当該副画素が有する発光デバイスの寿命に応じて決めることができる。寿命が短い発光デバイスの副画素の面積を、他の副画素の面積より大きくすることが好ましい。
　図８Ｃは、２つ分の画素を示している。図８Ｃに示す画素は、各色の副画素がジグザグに配置された画素を示している。具体的には、各列において、奇数行と偶数行で異なる色の副画素が配置されている。
　図８Ｄは、ペンタイル配列が適用された画素を示している。図８Ｄに示す画素は、画素３１０Ａと画素３１０Ｂの２つの画素で、赤色を呈する副画素（Ｒ）、緑色を呈する副画素（Ｇ）及び青色を呈する副画素（Ｂ）の３種の副画素を有する構成を示している。画素３１０Ａと画素３１０Ｂの２つの画素で、１つの副画素（Ｒ）、２つの副画素（Ｇ）、１つの副画素（Ｂ）を有する。このような構成にすることにより、疑似的に高い精細度を維持しつつ、副画素の面積を大きくすることができ、必要な加工精度を低くすることができる。つまり、同じ加工精度で比較すると、より高精細な表示装置を作製することが可能となる。また、面積当たりのトランジスタの数を少なくすることができるため、生産性を高めることができる。したがって、疑似的に高精細な表示装置を、高い生産性で作製することができる。
　また、画素３１０は、赤色を呈する副画素（Ｒ）、緑色を呈する副画素（Ｇ）及び青色を呈する副画素（Ｂ）の他、赤外光を呈する副画素（ＩＲ）、及び光を検出する画素（ＰＳ）を有する（図８Ｅ参照。）。画素ＰＳは、受光素子を有する。
　赤外光を呈する副画素（ＩＲ）は、光源として用いることができ、当該副画素が発する赤外光を、光を検出する画素（ＰＳ）が検出できる。
　図８Ｅでは、赤色を呈する副画素（Ｒ）、緑色を呈する副画素（Ｇ）及び青色を呈する副画素（Ｂ）、赤外光を呈する副画素（ＩＲ）、及び光を検出する画素（ＰＳ）のうち、光を検出する画素（ＰＳ）の開口率が最も低い例を示す。光を検出する画素（ＰＳ）の受光面積が狭いと、撮像範囲が狭くなり、撮像結果のボケの抑制、及び、解像度の向上が可能となる。このため、高精細又は高解像度の撮像を行うことができ、好ましい。なお、赤色を呈する副画素（Ｒ）、緑色を呈する副画素（Ｇ）及び青色を呈する副画素（Ｂ）、赤外光を呈する副画素（ＩＲ）、及び光を検出する画素（ＰＳ）の開口率は、それぞれ適宜決定することができる。
　なお、図８Ｅに示す構成は、画素３１０に発光素子（発光デバイスともいう）と、受光素子（受光デバイスともいう）と、を有する。本発明の一態様の表示装置では、画素が受光機能を有するため、画像を表示しながら、対象物の接触または近接を検出することができる。また、本発明の一態様の表示装置は、赤外光を呈する副画素を有するため、表示装置が有する副画素を用いて、光源として赤外光を呈しながら、画像を表示することもできる。別言すると、本発明の一態様の表示装置は、表示機能以外の機能（ここでは受光機能）との親和性が高い構成である。
　なお、図８Ｅに示す画素３１０が有する受光素子を、タッチセンサ、または非接触センサなどに用いてもよい。
　ここで、タッチセンサまたは非接触センサは、対象物（指、手、またはペンなど）の近接もしくは接触を検出することができる。タッチセンサは、電子機器と、対象物とが、直接接することで、対象物を検出できる。また、非接触センサは、対象物が電子機器に接触しなくても、当該対象物を検出することができる。例えば、表示装置（または電子機器）と、対象物との間の距離が０．１ｍｍ以上３００ｍｍ以下、好ましくは３ｍｍ以上５０ｍｍ以下の範囲で表示装置が当該対象物を検出できる構成であると好ましい。当該構成とすることで、電子機器に対象物が直接触れずに操作することが可能となる、別言すると非接触（タッチレス）で表示装置を操作することが可能となる。上記構成とすることで、電子機器に汚れ、または傷がつくリスクを低減することができる、または対象物が電子機器に付着した汚れ（例えば、ゴミ、またはウィルスなど）に直接触れずに、電子機器を操作することが可能となる。
　なお、非接触センサ機能は、ホバーセンサ機能、ホバータッチセンサ機能、ニアタッチセンサ機能、タッチレスセンサ機能などということもできる。また、タッチセンサ機能は、ダイレクトタッチセンサ機能などということもできる。
　図９Ａ及び図９Ｂに、本発明の一態様の表示装置を示す。
　図９Ａに表示装置３００の上面図を示す。表示装置３００は、複数の画素３１０がマトリクス状に配置された表示部と、表示部の外側の接続部３４０と、を有する。１つの画素３１０は、副画素３１０ａ、副画素３１０ｂ、及び副画素３１０ｃの３つの副画素から構成される。なお、画素は図９Ａに示す構成に限定されない。
　図９Ａでは、上面視で、接続部３４０が表示部の下側に位置する例を示すが、特に限定されない。接続部３４０は、上面視で、表示部の上側、右側、左側、下側の少なくとも一箇所に設けられていればよく、表示部の四辺を囲むように設けられていてもよい。また、接続部３４０は、単数であっても複数であってもよい。
　図９Ｂに、図９Ａにおける一点鎖線Ｘ１−Ｘ２間及びＹ１−Ｙ２間の断面図を示す。また、変形例として、図１０Ａ乃至図１０Ｃ、図１１Ａ及び図１１Ｂ、図１２Ａ乃至図１２Ｃには、図９Ａにおける一点鎖線Ｘ１−Ｘ２間及びＹ１−Ｙ２間の断面図を示す。
　図９Ｂに示すように、表示装置３００は、トランジスタを含む層３０１上に、発光デバイス３３０ａ、３３０ｂ、３３０ｃが設けられ、これら発光デバイスを覆うように保護層３３１が設けられている。保護層３３１上には、樹脂層３２２によって基板３２０が貼り合わされている。また、隣り合う２つの発光デバイスの間の領域には、絶縁層３２５と、絶縁層３２５上の絶縁層３２７と、が設けられている。
　本発明の一態様の表示装置は、発光デバイスが形成されている基板とは反対方向に光を射出する上面射出型（トップエミッション型）、発光デバイスが形成されている基板側に光を射出する下面射出型（ボトムエミッション型）、両面に光を射出する両面射出型（デュアルエミッション型）のいずれであってもよい。
　トランジスタを含む層３０１には、例えば、基板に複数のトランジスタが設けられ、これらのトランジスタを覆うように絶縁層が設けられた積層構造を適用することができる。トランジスタを含む層３０１は、隣り合う２つのデバイスの間に凹部を有していてもよい。例えば、トランジスタを含む層３０１の最表面に位置する絶縁層に凹部が設けられていてもよい。トランジスタは、実施の形態１に示したトランジスタを適用することができる。
　発光デバイスは、一対の電極間にＥＬ層を有する。本明細書等では、一対の電極の一方を画素電極と記し、他方を共通電極と記すことがある。
　発光デバイスが有する一対の電極のうち、一方の電極は陽極として機能し、他方の電極は陰極として機能する。以下では、画素電極が陽極として機能し、共通電極が陰極として機能する場合を例に挙げて説明する。
　発光デバイス３３０ａは、トランジスタを含む層３０１上の導電層３１１ａと、導電層３１１ａ上の島状の第１の層３１３ａと、島状の第１の層３１３ａ上の第４の層３１４と、第４の層３１４上の共通電極３１５と、を有する。導電層３１１ａは、画素電極として機能する。発光デバイス３３０ａにおいて、第１の層３１３ａと第４の層３１４とをまとめてＥＬ層と呼ぶことができる。
　第１の層３１３ａは、例えば、正孔注入層、正孔輸送層、発光層、及び、電子輸送層を有する。または、第１の層３１３ａは、例えば、第１の発光ユニット、電荷発生層、及び第２の発光ユニットを有する。
　第４の層３１４は、例えば、電子注入層を有する。または、第４の層３１４は、電子輸送層と電子注入層とを積層して有していてもよい。
　発光デバイス３３０ｂは、トランジスタを含む層３０１上の導電層３１１ｂと、導電層３１１ｂ上の島状の第２の層３１３ｂと、島状の第２の層３１３ｂ上の第４の層３１４と、第４の層３１４上の共通電極３１５と、を有する。導電層３１１ｂは、画素電極として機能する。発光デバイス３３０ｂにおいて、第２の層３１３ｂと第４の層３１４とをまとめてＥＬ層と呼ぶことができる。
　発光デバイス３３０ｃは、トランジスタを含む層３０１上の導電層３１１ｃと、導電層３１１ｃ上の島状の第３の層３１３ｃと、島状の第３の層３１３ｃ上の第４の層３１４と、第４の層３１４上の共通電極３１５と、を有する。導電層３１１ｃは、画素電極として機能する。発光デバイス３３０ｃにおいて、第３の層３１３ｃと第４の層３１４とをまとめてＥＬ層と呼ぶことができる。
　第４の層３１４は、各発光デバイスで共通で有する層である。第４の層３１４は、上述の通り、例えば、電子注入層を有する。または、第４の層３１４は、電子輸送層と電子注入層とを積層して有していてもよい。
　共通電極３１５は、接続部３４０に設けられた導電層３２３と電気的に接続される。これにより、各発光デバイスが有する共通電極３１５には、同電位が供給される。なお、図９Ｂでは、導電層３２３上に第４の層３１４が設けられ、第４の層３１４を介して、導電層３２３と共通電極３１５とが電気的に接続されている例を示す。接続部３４０には第４の層３１４を設けなくてもよい。例えば、図１０Ｃでは、導電層３２３上に第４の層３１４が設けられていなく、導電層３２３と共通電極３１５とが直接、接続されている例を示す。
　例えば、成膜エリアを規定するためのマスク（エリアマスク、ラフメタルマスクなどともいう）を用いることにより、第４の層３１４と、共通電極３１５とで成膜される領域を変えることができる。
　導電層３１１ａ乃至導電層３１１ｃ、第１の層３１３ａ、第２の層３１３ｂ、第３の層３１３ｃのそれぞれの側面は、絶縁層３２５及び絶縁層３２７によって覆われている。これにより、第４の層３１４（または共通電極３１５）が、導電層３１１ａ乃至導電層３１１ｃ、第１の層３１３ａ、第２の層３１３ｂ、及び第３の層３１３ｃのいずれかの側面と接することを抑制し、発光デバイスのショートを抑制することができる。これにより、発光デバイスの信頼性を高めることができる。
　絶縁層３２５は、少なくとも導電層３１１ａ乃至導電層３１１ｃの側面を覆うことが好ましい。さらに、絶縁層３２５は、第１の層３１３ａ、第２の層３１３ｂ、及び第３の層３１３ｃの側面を覆うことが好ましい。絶縁層３２５は、導電層３１１ａ乃至導電層３１１ｃ、第１の層３１３ａ、第２の層３１３ｂ、及び第３の層３１３ｃのそれぞれの側面と接する構成とすることができる。
　絶縁層３２７は、絶縁層３２５に形成された凹部を充填するように、絶縁層３２５上に設けられる。絶縁層３２７は、絶縁層３２５を介して、導電層３１１ａ乃至導電層３１１ｃ、第１の層３１３ａ、第２の層３１３ｂ、及び第３の層３１３ｃのそれぞれの側面と重なる構成とすることができる。
　絶縁層３２５及び絶縁層３２７を設けることにより、隣り合う島状の層の間を埋めることができるため、島状の層上に設ける層（共通電極など）の被形成面の凹凸を低減し、より平坦にすることができる。したがって、共通電極の被覆性を高めることができ、共通電極の段切れを防止することができる。
　絶縁層３２５または絶縁層３２７は、島状の層と接するように設けることができる。これにより、島状の層の膜剥がれを防止することができる。絶縁層と島状の層とが密着することにより、隣り合う島状の層が、絶縁層によって固定される、または、接着される効果を奏する。
　絶縁層３２７には有機樹脂膜が好適である。ＥＬ層の側面と、感光性の有機樹脂膜とが、直接接する場合、感光性の有機樹脂膜に含まれうる有機溶媒などがＥＬ層にダメージを与える可能性がある。絶縁層３２５に、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により形成した酸化アルミニウム膜を用いることにより、絶縁層３２７に用いる感光性の有機樹脂膜と、ＥＬ層の側面とが直接接しない構成とすることができる。これにより、ＥＬ層が有機溶媒により溶解することなどを抑制することができる。
　なお、絶縁層３２５及び絶縁層３２７のいずれか一方を設けなくてもよい。例えば、無機材料を用いた単層構造の絶縁層３２５を形成することにより、絶縁層３２５をＥＬ層の保護絶縁層として用いることができる。これにより、表示装置の信頼性を高めることができる。また、例えば、有機材料を用いた単層構造の絶縁層３２７を形成することにより、隣り合うＥＬ層の間を絶縁層３２７で充填し、平坦化することができる。これにより、ＥＬ層及び絶縁層３２７上に形成する共通電極（上部電極）の被覆性を高めることができる。
　第４の層３１４及び共通電極３１５は、第１の層３１３ａ、第２の層３１３ｂ、第３の層３１３ｃ、絶縁層３２５、及び絶縁層３２７上に設けられる。絶縁層３２５及び絶縁層３２７を設ける前の段階では、画素電極及びＥＬ層が設けられる領域と、画素電極及びＥＬ層が設けられない領域（発光デバイス間の領域）と、に起因する段差が生じている。本発明の一態様の表示装置は、絶縁層３２５及び絶縁層３２７を有することで当該段差を平坦化させることができ、第４の層３１４及び共通電極３１５の被覆性を向上させることができる。したがって、段切れによる接続不良を抑制することができる。または、段差によって共通電極３１５が局所的に薄膜化して電気抵抗が上昇することを抑制することができる。
　第４の層３１４及び共通電極３１５の形成面の平坦性を向上させるために、絶縁層３２５の上面及び絶縁層３２７の上面の高さは、それぞれ、第１の層３１３ａ、第２の層３１３ｂ、及び第３の層３１３ｃの少なくとも一つの上面の高さと一致または概略一致することが好ましい。また、絶縁層３２７の上面は平坦な形状を有することが好ましく、凸部、凸曲面、凹曲面、または凹部を有していてもよい。
　絶縁層３２５は、第１の層３１３ａ、第２の層３１３ｂ、及び第３の層３１３ｃの側面と接する領域を有し、第１の層３１３ａ、第２の層３１３ｂ、及び第３の層３１３ｃの保護絶縁層として機能する。絶縁層３２５を設けることにより、第１の層３１３ａ、第２の層３１３ｂ、及び第３の層３１３ｃの側面から内部へ不純物（酸素、水分等）が侵入することを抑制でき、信頼性の高い表示装置とすることができる。
　断面視において第１の層３１３ａ、第２の層３１３ｂ、及び第３の層３１３ｃの側面と接する領域における絶縁層３２５の幅（厚さ）が大きいと、第１の層３１３ａ、第２の層３１３ｂ、及び第３の層３１３ｃの間隔が大きくなり、開口率が低くなってしまう場合がある。また、絶縁層３２５の幅（厚さ）が小さいと、第１の層３１３ａ、第２の層３１３ｂ、及び第３の層３１３ｃの側面から内部へ不純物が侵入することを抑制する効果が小さくなってしまう場合がある。第１の層３１３ａ、第２の層３１３ｂ、及び第３の層３１３ｃの側面と接する領域における絶縁層３２５の幅（厚さ）は、３ｎｍ以上２００ｎｍ以下が好ましく、さらには３ｎｍ以上１５０ｎｍ以下が好ましく、さらには５ｎｍ以上１５０ｎｍ以下が好ましく、さらには５ｎｍ以上１００ｎｍ以下が好ましく、さらには１０ｎｍ以上１００ｎｍ以下が好ましく、さらには１０ｎｍ以上５０ｎｍ以下が好ましい。絶縁層３２５の幅（厚さ）を前述の範囲とすることにより、高い開口率を有し、かつ信頼性の高い表示装置とすることができる。
　絶縁層３２５は、無機材料を有する絶縁層とすることができる。絶縁層３２５には、例えば、酸化絶縁膜、窒化絶縁膜、酸化窒化絶縁膜、及び窒化酸化絶縁膜などの無機絶縁膜を用いることができる。絶縁層３２５は単層構造であってもよく積層構造であってもよい。酸化絶縁膜として、例えば、酸化シリコン膜、酸化アルミニウム膜、酸化マグネシウム膜、インジウムガリウム亜鉛酸化物膜、酸化ガリウム膜、酸化ゲルマニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ランタン膜、酸化ネオジム膜、酸化ハフニウム膜、及び酸化タンタル膜が挙げられる。窒化絶縁膜として、例えば、窒化シリコン膜及び窒化アルミニウム膜が挙げられる。酸化窒化絶縁膜として、例えば、酸化窒化シリコン膜、酸化窒化アルミニウム膜が挙げられる。窒化酸化絶縁膜として、例えば、窒化酸化シリコン膜、窒化酸化アルミニウム膜が挙げられる。特に、酸化アルミニウムは、エッチングにおいて、ＥＬ層との選択比が高く、後述する絶縁層３２７の形成において、ＥＬ層を保護する機能を有するため、好ましい。特にＡＬＤ法により形成した酸化アルミニウム膜、酸化ハフニウム膜、酸化シリコン膜などの無機絶縁膜を絶縁層３２５に適用することにより、ピンホールが少なく、ＥＬ層を保護する機能に優れた絶縁層３２５を形成することができる。また、絶縁層３２５は、ＡＬＤ法により形成した膜と、スパッタリング法により形成した膜と、の積層構造としてもよい。絶縁層３２５は、例えば、ＡＬＤ法によって形成された酸化アルミニウム膜と、スパッタリング法によって形成された窒化シリコン膜と、の積層構造であってもよい。
　絶縁層３２５の形成は、スパッタリング法、化学気相堆積（ＣＶＤ）法、パルスレーザー堆積（ＰＬＤ）法、ＡＬＤ法などを用いることができる。絶縁層３２５は、被覆性が良好なＡＬＤ法を用いて形成することが好ましい。
　絶縁層３２５上に設けられる絶縁層３２７は、隣接する発光デバイス間に形成された絶縁層３２５の凹部を平坦化する機能を有する。換言すると、絶縁層３２７を有することで共通電極３１５の形成面の平坦性を向上させる効果を奏する。絶縁層３２７は、有機材料を有する絶縁層を好適に用いることができる。例えば、絶縁層３２７として、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂、イミド樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シリコーン樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、フェノール樹脂、及びこれら樹脂の前駆体等を適用することができる。また、絶縁層３２７として、ポリビニルアルコール（ＰＶＡ）、ポリビニルブチラル、ポリビニルピロリドン、ポリエチレングリコール、ポリグリセリン、プルラン、水溶性のセルロース、またはアルコール可溶性のポリアミド樹脂などの有機材料を用いてもよい。また、絶縁層３２７として、感光性の樹脂を用いることができる。感光性の樹脂はフォトレジストを用いてもよい。感光性の樹脂は、ポジ型の材料、またはネガ型の材料を用いることができる。
　絶縁層３２７の上面の高さと、第１の層３１３ａ、第２の層３１３ｂ、及び第３の層３１３ｃのいずれかの上面の高さとの差が、例えば、絶縁層３２７の厚さの０．５倍以下が好ましく、０．３倍以下がより好ましい。また例えば、第１の層３１３ａ、第２の層３１３ｂ、及び第３の層３１３ｃのいずれかの上面が絶縁層３２７の上面よりも高くなるように、絶縁層３２７を設けてもよい。また、例えば、絶縁層３２７の上面が、第１の層３１３ａ、第２の層３１３ｂ、または、第３の層３１３ｃが有する発光層の上面よりも高くなるように、絶縁層３２７を設けてもよい。
　図１０Ａに、絶縁層３２５を設けない場合の例を示す。絶縁層３２５を設けない場合、絶縁層３２７は、導電層３１１ａ乃至導電層３１１ｃ、第１の層３１３ａ、第２の層３１３ｂ、及び第３の層３１３ｃのそれぞれの側面と接する構成とすることができる。絶縁層３２７は、各発光デバイスが有するＥＬ層の間を充填するように設けることができる。
　このとき、絶縁層３２７には、第１の層３１３ａ、第２の層３１３ｂ、及び第３の層３１３ｃに与えるダメージの少ない有機材料を用いることが好ましい。例えば、絶縁層３２７には、ポリビニルアルコール（ＰＶＡ）、ポリビニルブチラル、ポリビニルピロリドン、ポリエチレングリコール、ポリグリセリン、プルラン、水溶性のセルロース、またはアルコール可溶性のポリアミド樹脂などの有機材料を用いることが好ましい。
　図１０Ｂに、絶縁層３２７を設けない場合の例を示す。
　発光デバイス３３０ａ、３３０ｂ、３３０ｃ上に保護層３３１を有することが好ましい。保護層３３１を設けることにより、発光デバイスの信頼性を高めることができる。
　保護層３３１の導電性は問わない。保護層３３１は、絶縁膜、半導体膜、及び、導電膜の少なくとも一種を用いることができる。
　保護層３３１が無機膜を有することにより、共通電極３１５の酸化を防止する、発光デバイス３３０ａ、３３０ｂ、３３０ｃに不純物（水分、酸素など）が入り込むことを抑制するなど、発光デバイスの劣化を抑制し、表示装置の信頼性を高めることができる。
　保護層３３１には、例えば、酸化絶縁膜、窒化絶縁膜、酸化窒化絶縁膜、及び窒化酸化絶縁膜などの無機絶縁膜を用いることができる。酸化絶縁膜として、例えば、酸化シリコン膜、酸化アルミニウム膜、酸化ガリウム膜、酸化ゲルマニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ランタン膜、酸化ネオジム膜、酸化ハフニウム膜、及び酸化タンタル膜が挙げられる。窒化絶縁膜として、例えば、窒化シリコン膜及び窒化アルミニウム膜が挙げられる。酸化窒化絶縁膜として、例えば、酸化窒化シリコン膜、酸化窒化アルミニウム膜が挙げられる。窒化酸化絶縁膜として、例えば、窒化酸化シリコン膜、窒化酸化アルミニウム膜が挙げられる。
　保護層３３１は、それぞれ、窒化絶縁膜または窒化酸化絶縁膜を有することが好ましく、窒化絶縁膜を有することがより好ましい。
　保護層３３１には、Ｉｎ−Ｓｎ酸化物（ＩＴＯともいう）、Ｉｎ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、Ａｌ−Ｚｎ酸化物、またはインジウムガリウム亜鉛酸化物（Ｉｎ−Ｇａ−Ｚｎ酸化物、ＩＧＺＯともいう）などを含む無機膜を用いることもできる。当該無機膜は、高抵抗であることが好ましく、具体的には、共通電極３１５よりも高抵抗であることが好ましい。当該無機膜は、さらに窒素を含んでいてもよい。
　発光デバイスの発光を、保護層３３１を介して取り出す場合、保護層３３１は、可視光に対する透過性が高いことが好ましい。例えば、ＩＴＯ、ＩＧＺＯ、及び、酸化アルミニウムは、それぞれ、可視光に対する透過性が高い無機材料であるため、好ましい。
　保護層３３１として、例えば、酸化アルミニウム膜と、酸化アルミニウム膜上の窒化シリコン膜と、の積層構造、または、酸化アルミニウム膜と、酸化アルミニウム膜上のＩＧＺＯ膜と、の積層構造などを用いることができる。当該積層構造を用いることにより、ＥＬ層側に入り込む不純物（水、酸素など）を抑制することができる。
　さらに、保護層３３１は、有機膜を有していてもよい。例えば、保護層３３１は、有機膜と無機膜の双方を有していてもよい。
　導電層３１１ａ乃至導電層３１１ｃのそれぞれの上面端部は、絶縁層によって覆われていない。そのため、隣り合う発光デバイスの間隔を極めて狭くすることができる。したがって、高精細、または、高解像度の表示装置とすることができる。
　なお、図１１Ａ及び図１１Ｂに示すように、導電層３１１ａ乃至導電層３１１ｃのそれぞれの端部は、絶縁層３２１によって覆われていてもよい。
　絶縁層３２１は、無機絶縁膜及び有機絶縁膜の一方または双方を用いた、単層構造または積層構造とすることができる。
　絶縁層３２１に用いることができる有機絶縁材料として、例えば、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、ポリシロキサン樹脂、ベンゾシクロブテン系樹脂、及びフェノール樹脂等が挙げられる。また、絶縁層３２１に用いることができる無機絶縁膜として、保護層３３１に用いることができる無機絶縁膜を用いることができる。
　画素電極の端部を覆う絶縁層３２１として、無機絶縁膜を用いると、有機絶縁膜を用いる場合に比べて、発光デバイスに不純物が入りにくく、発光デバイスの信頼性を高めることができる。画素電極の端部を覆う絶縁層３２１として、有機絶縁膜を用いると、無機絶縁膜を用いる場合に比べて、段差被覆性が高く、画素電極の形状の影響を受けにくい。そのため、発光デバイスのショートを防止できる。具体的には、絶縁層３２１として、有機絶縁膜を用いると、絶縁層３２１の形状をテーパー形状などに加工することができる。なお、本明細書等において、テーパー形状とは、構造の側面の少なくとも一部が、基板面に対して傾斜して設けられている形状のことを指す。例えば、傾斜した側面と基板面とがなす角（テーパー角ともいう）が９０°未満である領域を有すると好ましい。
　なお、絶縁層３２１は、設けなくてもよい。絶縁層３２１を設けないことにより、副画素の開口率を高められることがある。または、副画素間の距離を狭くすることができ、表示装置の精細度または解像度を高められることがある。
　なお、図１１Ａでは、第４の層３１４が第１の層３１３ａと第２の層３１３ｂの領域などに入り込んでいる例を示すが、図１１Ｂに示すように、当該領域に、空隙３３４が形成されてもよい。
　空隙３３４は、例えば、空気、窒素、酸素、二酸化炭素、及び第１８族元素（代表的には、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等）の中から選ばれるいずれか一または複数を有する。または、空隙３３４に樹脂などが埋め込まれていてもよい。
　図９Ａ等では、導電層３１１ａの端部と第１の層３１３ａの端部が揃っている、または概略揃っている例を示す。言い換えると、導電層３１１ａと第１の層３１３ａの上面形状が一致または概略一致している。
　導電層３１１ａと第１の層３１３ａ、導電層３１１ｂと第２の層３１３ｂ、導電層３１１ｃと第３の層３１３ｃ等において、形状の大小関係は特に限定されない。図１２Ａでは、導電層３１１ａの端部よりも第１の層３１３ａの端部が内側に位置する例を示す。図１２Ａにおいて、導電層３１１ａ上に第１の層３１３ａの端部が位置している。また、図１２Ｂでは、導電層３１１ａの端部よりも第１の層３１３ａの端部が外側に位置する例を示す。図１２Ｂにおいて、第１の層３１３ａは、導電層３１１ａの端部を覆うように設けられている。
　なお、端部が揃っている、または概略揃っている場合、及び、上面形状が一致または概略一致している場合、上面視において、積層した層と層との間で少なくとも輪郭の一部が重なっているといえる。例えば、上層と下層とが、同一のマスクパターン、または一部が同一のマスクパターンにより加工された場合を含む。ただし、厳密には輪郭が重なり合わず、上層が下層の内側に位置すること、または、上層が下層の外側に位置することもあり、この場合も端部が概略揃っている、または、上面形状が概略一致している、という。
　図１２Ｃに、絶縁層３２７の変形例を示す。図１２Ｃにおいて、絶縁層３２７の上面は、断面視において、中心に向かってなだらかに膨らんだ形状、つまり凸曲面を有し、かつ、中央及びその近傍が窪んだ形状、つまり、凹曲面を有する。
　図１３Ａ乃至図１３Ｆに、絶縁層３２７とその周辺を含む領域１３９の断面構造を示す。
　図１３Ａでは、第１の層３１３ａと第２の層３１３ｂの厚さが互いに異なる例を示す。絶縁層３２５の上面の高さは、第１の層３１３ａ側では第１の層３１３ａの上面の高さと一致または概略一致しており、第２の層３１３ｂ側では第２の層３１３ｂの上面の高さと一致または概略一致している。そして、絶縁層３２７の上面は、第１の層３１３ａ側が高く、第２の層３１３ｂ側が低い、なだらかな傾斜を有している。このように、絶縁層３２５及び絶縁層３２７の高さは、隣接するＥＬ層の上面の高さと揃っていることが好ましい。または、隣接するＥＬ層のいずれかの上面の高さと揃え、上面が平坦部を有していてもよい。
　図１３Ｂにおいて、絶縁層３２７の上面は、第１の層３１３ａの上面及び第２の層３１３ｂの上面よりも高い領域を有する。図１３Ｂに示すように、絶縁層３２７の上面は、断面視において、中央及びその近傍が膨らんだ形状、つまり、凸曲面を有する形状を有する構成とすることができる。
　図１３Ｃにおいて、絶縁層３２７の上面は、断面視において、中心に向かってなだらかに膨らんだ形状、つまり凸曲面を有し、かつ、中央及びその近傍が窪んだ形状、つまり、凹曲面を有する。絶縁層３２７は、第１の層３１３ａの上面及び第２の層３１３ｂの上面より高い領域を有する。また、領域１３９において、表示装置は、犠牲層３１８ａ及び犠牲層３１９ａの少なくとも一方を有し、絶縁層３２７が第１の層３１３ａの上面及び第２の層３１３ｂの上面より高く、且つ絶縁層３２５よりも外側に位置する第１の領域を有し、第１の領域は犠牲層３１８ａ及び犠牲層３１９ａの少なくとも一方の上に位置する。また、領域１３９において、表示装置は、犠牲層３１８ｂ及び犠牲層３１９ｂの少なくとも一方を有し、絶縁層３２７が第１の層３１３ａの上面及び第２の層３１３ｂの上面より高く、且つ絶縁層３２５よりも外側に位置する第２の領域を有し、第２の領域は犠牲層３１８ｂ及び犠牲層３１９ｂの少なくとも一方の上に位置する。
　図１３Ｄにおいて、絶縁層３２７の上面は、第１の層３１３ａの上面及び第２の層３１３ｂの上面よりも低い領域を有する。また、絶縁層３２７の上面は、断面視において、中央及びその近傍が窪んだ形状、つまり、凹曲面を有する形状を有する。
　図１３Ｅにおいて、絶縁層３２５の上面は、第１の層３１３ａの上面及び第２の層３１３ｂの上面よりも高い領域を有する。すなわち、第４の層３１４の被形成面において、絶縁層３２５が突出し、凸部を形成している。
　絶縁層３２５の形成において、例えば、犠牲層の高さと揃うまたは概略揃うように絶縁層３２５を形成する場合には、図１３Ｅに示すように、絶縁層３２５が突出する形状が形成される場合がある。
　図１３Ｆにおいて、絶縁層３２５の上面は、第１の層３１３ａの上面及び第２の層３１３ｂの上面よりも低い領域を有する。すなわち、第４の層３１４の被形成面において、絶縁層３２５が凹部を形成している。
　このように、絶縁層３２５及び絶縁層３２７は様々な形状を適用することができる。
　犠牲層は、例えば、金属膜、合金膜、金属酸化物膜、半導体膜、無機絶縁膜などの無機膜を用いることができる。
　犠牲層には、例えば金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、チタン、アルミニウム、イットリウム、ジルコニウム、及びタンタルなどの金属材料、または該金属材料を含む合金材料を用いることができる。
　犠牲層には、Ｉｎ−Ｇａ−Ｚｎ酸化物などの金属酸化物を用いることができる。犠牲層として、例えば、スパッタリング法を用いて、Ｉｎ−Ｇａ−Ｚｎ酸化物膜を形成することができる。さらに、酸化インジウム、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｓｎ酸化物、インジウムチタン酸化物（Ｉｎ−Ｔｉ酸化物）、インジウムスズ亜鉛酸化物（Ｉｎ−Ｓｎ−Ｚｎ酸化物）、インジウムチタン亜鉛酸化物（Ｉｎ−Ｔｉ−Ｚｎ酸化物）、インジウムガリウムスズ亜鉛酸化物（Ｉｎ−Ｇａ−Ｓｎ−Ｚｎ酸化物）などを用いることができる。またはシリコンを含むインジウムスズ酸化物などを用いることもできる。
　なお、上記ガリウムに代えて元素Ｍ（Ｍは、アルミニウム、シリコン、ホウ素、イットリウム、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムから選ばれた一種または複数種）を用いてもよい。特に、Ｍは、ガリウム、アルミニウム、またはイットリウムから選ばれた一種または複数種とすることが好ましい。
　犠牲層は、保護層３３１に用いることができる各種無機絶縁膜を用いることができる。特に、酸化絶縁膜は、窒化絶縁膜に比べてＥＬ層との密着性が高く好ましい。例えば、犠牲層には、酸化アルミニウム、酸化ハフニウム、酸化シリコンなどの無機絶縁材料を用いることができる。犠牲層として、例えば、ＡＬＤ法を用いて、酸化アルミニウム膜を形成することができる。ＡＬＤ法を用いることにより、下地（特にＥＬ層など）へのダメージを低減できるため好ましい。犠牲層として、例えば、スパッタリング法を用いて、窒化シリコン膜を形成することができる。
　例えば、犠牲層として、ＡＬＤ法を用いて形成した無機絶縁膜（例えば、酸化アルミニウム膜）と、スパッタリング法を用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物膜と、の積層構造を適用することができる。または、犠牲層として、ＡＬＤ法を用いて形成した無機絶縁膜（例えば、酸化アルミニウム膜）と、スパッタリング法を用いて形成したアルミニウム膜、タングステン膜、または無機絶縁膜（例えば、窒化シリコン膜）と、の積層構造を適用することができる。
　本明細書等において、メタルマスク、またはＦＭＭ（ファインメタルマスク、高精細なメタルマスク）を用いて作製されるデバイスをＭＭ（メタルマスク）構造のデバイスと呼称する場合がある。また、本明細書等において、メタルマスク、またはＦＭＭを用いることなく作製されるデバイスをＭＭＬ（メタルマスクレス）構造のデバイスと呼称する場合がある。
　なお、本明細書等において、各色の発光デバイス（ここでは青（Ｂ）、緑（Ｇ）、及び赤（Ｒ））で、発光層を作り分ける、または発光層を塗り分ける構造をＳＢＳ（Ｓｉｄｅ　Ｂｙ　Ｓｉｄｅ）構造と呼ぶ場合がある。ＳＢＳ構造は、発光デバイスごとに材料及び構成を最適化することができるため、材料及び構成の選択の自由度が高まり、輝度の向上、信頼性の向上を図ることが容易となる。
　本明細書等において、白色光を発することのできる発光デバイスを白色発光デバイスと呼ぶ場合がある。なお、白色発光デバイスは、着色層（たとえば、カラーフィルタ）と組み合わせることにより、フルカラー表示の表示装置を実現することができる。
　発光デバイスは、シングル構造と、タンデム構造とに大別することができる。シングル構造のデバイスは、一対の電極間に１つの発光ユニットを有し、当該発光ユニットは、１以上の発光層を含む構成とすることが好ましい。２の発光層を用いて白色発光を得る場合、２の発光層の各々の発光が補色の関係となるような発光層を選択すればよい。例えば、第１の発光層の発光色と第２の発光層の発光色を補色の関係になるようにすることにより、発光デバイス全体として白色発光する構成を得ることができる。また、３以上の発光層を用いて白色を得る場合、３以上の発光層のそれぞれの発光色が合わさることで、発光デバイス全体として白色発光することができる構成とすればよい。
　タンデム構造のデバイスは、一対の電極間に２以上の複数の発光ユニットを有し、各発光ユニットは、１以上の発光層を含む構成とすることが好ましい。白色発光を得るには、複数の発光ユニットの発光層からの光を合わせて白色発光が得られる構成とすればよい。なお、白色発光が得られる構成については、シングル構造の構成と同様である。なお、タンデム構造のデバイスにおいて、複数の発光ユニットの間には、電荷発生層などの中間層を設けると好適である。
　また、白色発光デバイス（シングル構造、またはタンデム構造の一方または双方）と、カラーフィルタと、本発明の一態様のＭＭＬ構造と、を組み合わることで、高いコントラスト比を有する表示装置とすることができる。
　上述の白色発光デバイス（シングル構造またはタンデム構造）と、ＳＢＳ構造の発光デバイスと、を比較した場合、ＳＢＳ構造の発光デバイスは、白色発光デバイスよりも消費電力を低くすることができる。消費電力を低く抑えたい場合は、ＳＢＳ構造の発光デバイスを用いると好適である。一方で、白色発光デバイスは、製造プロセスがＳＢＳ構造の発光デバイスよりも簡単であるため、製造コストを低くすることができる、又は製造歩留まりを高くすることができるため、好適である。
　特に、ＭＭＬ構造の発光デバイスの中でも、ＳＢＳ構造を適用することで、発光素子の間に設けられる層（例えば、発光素子の間で共通して用いる有機層、共通層ともいう）が分断された構成となるため、サイドリークがない、またはサイドリークが極めて少ない表示とすることができる。
　本実施の形態の表示装置は、発光デバイス間の距離を狭くすることができる。具体的には、発光デバイス間の距離、ＥＬ層間の距離、または画素電極間の距離を、１０μｍ未満、５μｍ以下、３μｍ以下、２μｍ以下、１μｍ以下、５００ｎｍ以下、２００ｎｍ以下、１００ｎｍ以下、９０ｎｍ以下、７０ｎｍ以下、５０ｎｍ以下、３０ｎｍ以下、２０ｎｍ以下、１５ｎｍ以下、または１０ｎｍ以下とすることができる。別言すると、第１の層３１３ａの側面と第２の層３１３ｂの側面との間隔、または第２の層３１３ｂの側面と第３の層３１３ｃの側面との間隔が１μｍ以下の領域を有し、好ましくは０．５μｍ（５００ｎｍ）以下の領域を有し、さらに好ましくは１００ｎｍ以下の領域を有する。
　基板３２０の樹脂層３２２側の面には、遮光層を設けてもよい。また、基板３２０の外側には各種光学部材を配置することができる。光学部材として、偏光板、位相差板、光拡散層（拡散フィルムなど）、反射防止層、及び集光フィルム等が挙げられる。また、基板３２０の外側には、ゴミの付着を抑制する帯電防止膜、汚れを付着しにくくする撥水性の膜、使用に伴う傷の発生を抑制するハードコート膜、衝撃吸収層等を配置してもよい。
　基板３２０には、ガラス、石英、セラミック、サファイア、樹脂、金属、合金、半導体などを用いることができる。発光デバイスからの光を取り出す側の基板には、該光を透過する材料を用いる。基板３２０に可撓性を有する材料を用いると、表示装置の可撓性を高めることができる。また、基板３２０として偏光板を用いてもよい。
　基板３２０は、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、ポリアクリロニトリル樹脂、アクリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポリアミド樹脂（ナイロン、アラミド等）、ポリシロキサン樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリウレタン樹脂、ポリ塩化ビニル樹脂、ポリ塩化ビニリデン樹脂、ポリプロピレン樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）樹脂、ＡＢＳ樹脂、セルロースナノファイバー等を用いることができる。基板３２０に、可撓性を有する程度の厚さのガラスを用いてもよい。
　なお、表示装置に円偏光板を重ねる場合、表示装置が有する基板には、光学等方性の高い基板を用いることが好ましい。光学等方性が高い基板は、複屈折が小さい（複屈折量が小さい、ともいえる）。
　光学等方性が高い基板のリタデーション（位相差）値の絶対値は、３０ｎｍ以下が好ましく、２０ｎｍ以下がより好ましく、１０ｎｍ以下がさらに好ましい。
　光学等方性が高いフィルムとして、トリアセチルセルロース（ＴＡＣ、セルローストリアセテートともいう）フィルム、シクロオレフィンポリマー（ＣＯＰ）フィルム、シクロオレフィンコポリマー（ＣＯＣ）フィルム、及びアクリルフィルム等が挙げられる。
　基板としてフィルムを用いる場合、フィルムが吸水することにより、表示パネルにしわが発生するなどの形状変化が生じる恐れがある。そのため、基板には、吸水率の低いフィルムを用いることが好ましい。例えば、吸水率が１％以下のフィルムを用いることが好ましく、０．１％以下のフィルムを用いることがより好ましく、０．０１％以下のフィルムを用いることがさらに好ましい。
　樹脂層３２２は、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。これら接着剤として、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を用いてもよい。
　トランジスタのゲート、ソース及びドレインのほか、表示装置を構成する各種配線及び電極などの導電層に用いることのできる材料として、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、及びタングステンなどの金属、並びに、当該金属を主成分とする合金などが挙げられる。これらの材料を含む膜を単層で、または積層構造として用いることができる。
　透光性を有する導電材料として、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを含む酸化亜鉛などの導電性酸化物またはグラフェンを用いることができる。または、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、及びチタンなどの金属材料、または、該金属材料を含む合金材料を用いることができる。または、該金属材料の窒化物（例えば、窒化チタン）などを用いてもよい。なお、金属材料、または、合金材料（またはそれらの窒化物）を用いる場合には、透光性を有する程度に薄くすることが好ましい。また、上記材料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とインジウムスズ酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。これらは、表示装置を構成する各種配線及び電極などの導電層、及び、発光デバイスが有する導電層（画素電極または共通電極として機能する導電層）にも用いることができる。
　各絶縁層に用いることのできる絶縁材料として、例えば、アクリル樹脂、エポキシ樹脂などの樹脂、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウムなどの無機絶縁材料が挙げられる。
　次に、発光デバイスに用いることができる材料について説明する。
　画素電極と共通電極のうち、光を取り出す側の電極には、可視光及び赤外光を透過する導電膜を用いる。また、光を取り出さない側の電極には、可視光及び赤外光を反射する導電膜を用いることが好ましい。
　発光デバイスは、微小光共振器（マイクロキャビティ）構造が適用されていることが好ましい。したがって、発光デバイスが有する一対の電極の一方は、可視光に対する透過性及び反射性を有する電極（半透過・半反射電極）を有することが好ましく、他方は、可視光に対する反射性を有する電極（反射電極）を有することが好ましい。発光デバイスがマイクロキャビティ構造を有することにより、発光層から得られる発光を両電極間で共振させ、発光デバイスから射出される光を強めることができる。
　なお、半透過・半反射電極は、可視光に対する反射性を有する電極と可視光に対する透過性を有する電極（透明電極ともいう）との積層構造とすることができる。
　透明電極の光の透過率は、４０％以上とする。例えば、発光デバイスには、可視光（波長４００ｎｍ以上７５０ｎｍ未満の光）の透過率が４０％以上である電極を用いることが好ましい。半透過・半反射電極の可視光の反射率は、１０％以上９５％以下、好ましくは３０％以上８０％以下とする。反射電極の可視光の反射率は、４０％以上１００％以下、好ましくは７０％以上１００％以下とする。また、これらの電極の抵抗率は、１×１０−２Ωｃｍ以下が好ましい。また、これらの電極の近赤外光（波長７５０ｎｍ以上１３００ｎｍ以下の光）の透過率または反射率は、可視光の透過率または反射率と同様に、上記の数値範囲を満たすことが好ましい。
　第１の層３１３ａ、第２の層３１３ｂ、及び、第３の層３１３ｃは、それぞれ、発光層を有する。第１の層３１３ａ、第２の層３１３ｂ、及び、第３の層３１３ｃは、それぞれ、異なる色の光を発する発光層を有することが好ましい。
　発光層は、発光物質を含む層である。発光層は、１種または複数種の発光物質を有することができる。発光物質は、青色、紫色、青紫色、緑色、黄緑色、黄色、橙色、赤色などの発光色を呈する物質を適宜用いる。また、発光物質として、近赤外光を発する物質を用いることもできる。
　第１の層３１３ａ、第２の層３１３ｂ、及び、第３の層３１３ｃは、発光層以外の層として、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、電子ブロック材料、またはバイポーラ性の物質（電子輸送性及び正孔輸送性が高い物質）等を含む層をさらに有していてもよい。
　発光デバイスには低分子化合物及び高分子化合物のいずれを用いることもでき、無機化合物を含んでいてもよい。発光デバイスを構成する層は、それぞれ、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。
　例えば、第１の層３１３ａ、第２の層３１３ｂ、及び、第３の層３１３ｃは、それぞれ、正孔注入層、正孔輸送層、正孔ブロック層、電子ブロック層、電子輸送層、及び電子注入層のうち一つ以上を有していてもよい。また、第１の層３１３ａ、第２の層３１３ｂ、及び、第３の層３１３ｃは、それぞれ、電荷発生層（中間層ともいう）を有していてもよい。
　第４の層３１４は、正孔注入層、正孔輸送層、正孔ブロック層、電子ブロック層、電子輸送層、及び電子注入層のうち一つ以上を有することができる。例えば、導電層３１１ａ乃至導電層３１１ｃが陽極として機能し、共通電極３１５が陰極として機能する場合、第４の層３１４は、電子注入層を有することが好ましい。
　正孔注入層は、陽極から正孔輸送層に正孔を注入する層であり、正孔注入性の高い材料を含む層である。正孔注入性の高い材料として、芳香族アミン化合物、及び、正孔輸送性材料とアクセプター性材料（電子受容性材料）とを含む複合材料などが挙げられる。
　表示装置を構成する薄膜（絶縁膜、半導体膜、及び、導電膜等）は、スパッタリング法、ＣＶＤ法、真空蒸着法、ＰＬＤ法、ＡＬＤ法等を用いて形成することができる。ＣＶＤ法は、プラズマ化学気相堆積（ＰＥＣＶＤ：Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ　ＣＶＤ）法、及び、熱ＣＶＤ法などがある。また、熱ＣＶＤ法のひとつに、有機金属化学気相堆積（ＭＯＣＶＤ：Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　ＣＶＤ）法がある。
　表示装置を構成する薄膜（絶縁膜、半導体膜、及び、導電膜等）は、スピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等の方法により形成することができる。
　特に、発光デバイスの作製には、蒸着法などの真空プロセス、及び、スピンコート法、インクジェット法などの溶液プロセスを用いることができる。蒸着法として、スパッタ法、イオンプレーティング法、イオンビーム蒸着法、分子線蒸着法、真空蒸着法などの物理蒸着法（ＰＶＤ法）、及び、化学蒸着法（ＣＶＤ法）等が挙げられる。特にＥＬ層に含まれる機能層（正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層など）については、蒸着法（真空蒸着法等）、塗布法（ディップコート法、ダイコート法、バーコート法、スピンコート法、スプレーコート法等）、印刷法（インクジェット法、スクリーン（孔版印刷）法、オフセット（平版印刷）法、フレキソ（凸版印刷）法、グラビア法、または、マイクロコンタクト法等）などの方法により形成することができる。
　表示装置を構成する薄膜を加工する際には、フォトリソグラフィ法等を用いて加工することができる。または、ナノインプリント法、サンドブラスト法、リフトオフ法などにより薄膜を加工してもよい。また、メタルマスクなどの遮蔽マスクを用いた成膜方法により、島状の薄膜を直接形成してもよい。
　以上のように、本実施の形態の表示装置では、島状のＥＬ層は、メタルマスクのパターンによって形成されるのではなく、ＥＬ層を一面に成膜した後に加工することで形成されるため、島状のＥＬ層を均一の厚さで形成することができる。また、これまで実現が困難であった高精細な表示装置または高開口率の表示装置を実現することができる。さらに、ＥＬ層を各色で作り分けることができるため、極めて鮮やかでコントラストが高く、表示品位の高い表示装置を実現できる。また、ＥＬ層上に犠牲層を設けることで、表示装置の作製工程中にＥＬ層が受けるダメージを低減し、発光デバイスの信頼性を高めることができる。
　なお、本発明の一態様の表示装置は、ＯＳトランジスタを有し、且つＭＭＬ（メタルマスクレス）構造の発光デバイスを有する構成である。当該構成とすることで、トランジスタに流れうるリーク電流、及び隣接する発光素子間に流れうるリーク電流（横リーク電流、サイドリーク電流などともいう）を、極めて低くすることができる。また、上記構成とすることで、表示装置に画像を表示した場合に、観察者が画像のきれ、画像のするどさ、高い彩度及び高いコントラスト比のいずれか一または複数を観測できる。なお、トランジスタに流れうるリーク電流、及び発光素子間の横リーク電流が極めて低い構成とすることで、黒表示時に生じうる光漏れ（いわゆる白浮き）などが限りなく少ない表示（真黒表示ともいう）とすることができる。
　また、本発明の一態様の表示装置は、画素電極の端部を覆う絶縁物が設けられない構造とすることができる。別言すると、画素電極と、ＥＬ層との間に絶縁物が設けられない構成である。当該構成とすることで、ＥＬ層からの発光を効率よく取り出すことができるため、視野角依存性を極めて小さくすることができる。例えば、本発明の一態様の表示装置においては、視野角（斜め方向から画面を見たときの、一定のコントラスト比が維持される最大の角度）を１００°以上１８０°未満、好ましくは１５０°以上１７０°以下の範囲とすることができる。なお、上記の視野角については、上下、及び左右のそれぞれに適用することができる。本発明の一態様の表示装置とすることで、視野角依存性が向上し、画像の視認性を高めることが可能となる。
　なお、表示装置をファインメタルマスク（ＦＭＭ）構造を用いて形成する場合、画素配置の構成などに制限がかかる場合がある。ここで、ＦＭＭ構造について、以下、説明を行う。
　ＦＭＭ構造としては、ＥＬ蒸着時において、所望の領域にＥＬが蒸着されるように開口部が設けられた金属のマスク（ＦＭＭともいう。）を基板に対向してセットする。その後、ＦＭＭを介して、ＥＬ蒸着を行うことで、所望の領域にＥＬ蒸着を行う。ＥＬ蒸着する際の基板サイズが大きくなると、ＦＭＭのサイズも大きくなり、その重量も大きくなる。また、ＥＬ蒸着時に熱などがＦＭＭに与えられるため、ＦＭＭが変形する場合がある。又は、ＥＬ蒸着時にＦＭＭに一定のテンションを与えて蒸着する方法などもあるため、ＦＭＭの重量、及び強度は、重要なパラメータである。
　そのため、ＦＭＭを用いて、画素配置の構成を設計する場合、上記のパラメータなどを考慮する必要があり、一定の制限のもとに検討する必要がある。一方で、本発明の一態様の表示装置においては、ＭＭＬ構造を用いて作製されるため、画素配置の構成などＦＭＭ構造と比較し自由度が高いといった、優れた効果を奏する。なお、本構成においては、例えばフレキシブルデバイスなどとも非常に親和性が高く、画素、及び駆動回路のいずれか一または双方ともに、様々な回路配置とすることができる。
　各色の発光デバイスを構成する第１の層、第２の層、第３の層はそれぞれ別の工程で形成する。したがって、各ＥＬ層を、各色の発光デバイスに適した構成（材料及び膜厚など）で作製することができる。これにより、特性の良好な発光デバイスを作製することができる。
　本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態３）
　本実施の形態では、本発明の一態様の表示装置について図１４、図１５Ａ、および図１５Ｂを用いて説明する。
　本実施の形態の表示装置は、高解像度な表示装置または大型な表示装置とすることができる。したがって、本実施の形態の表示装置は、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置の表示部に用いることができる。
［表示装置］
　図１４に、表示装置３００Ａの斜視図を示し、図１５Ａに、表示装置３００Ａの断面図を示す。
　表示装置３００Ａは、基板３５２と基板３５１とが貼り合わされた構成を有する。図１４では、基板３５２を破線で明示している。
　表示装置３００Ａは、表示部３６２、接続部３４０、回路３６４、配線３６５等を有する。図１４では表示装置３００ＡにＩＣ３７３及びＦＰＣ３７２が実装されている例を示している。そのため、図１４に示す構成は、表示装置３００Ａと、ＩＣ（集積回路）と、ＦＰＣと、を有する表示モジュールということもできる。
　接続部３４０は、表示部３６２の外側に設けられる。接続部３４０は、表示部３６２の一辺または複数の辺に沿って設けることができる。接続部３４０は、単数であっても複数であってもよい。図１４では、表示部の四辺を囲むように接続部３４０が設けられている例を示す。接続部３４０では、発光デバイスの共通電極と、導電層とが電気的に接続されており、共通電極に電位を供給することができる。
　回路３６４は、例えば、走査線駆動回路を用いることができる。
　配線３６５は、表示部３６２及び回路３６４に信号及び電力を供給する機能を有する。当該信号及び電力は、ＦＰＣ３７２を介して外部から、またはＩＣ３７３から配線３６５に入力される。
　図１４では、ＣＯＧ（Ｃｈｉｐ　Ｏｎ　Ｇｌａｓｓ）方式またはＣＯＦ（Ｃｈｉｐ　Ｏｎ　Ｆｉｌｍ）方式等により、基板３５１にＩＣ３７３が設けられている例を示す。ＩＣ３７３は、例えば走査線駆動回路または信号線駆動回路などを有するＩＣを適用できる。なお、表示装置３００Ａ及び表示モジュールは、ＩＣを設けない構成としてもよい。また、ＩＣを、ＣＯＦ方式等により、ＦＰＣに実装してもよい。
　図１５Ａに、表示装置３００Ａの、ＦＰＣ３７２を含む領域の一部、回路３６４の一部、表示部３６２の一部、接続部３４０の一部、及び、端部を含む領域の一部をそれぞれ切断したときの断面の一例を示す。
　図１５Ａに示す表示装置３００Ａは、基板３５１と基板３５２の間に、トランジスタ２０１、トランジスタ２０５、赤色の光を発する発光デバイス３３０ａ、緑色の光を発する発光デバイス３３０ｂ、及び、青色の光を発する発光デバイス３３０ｃ等を有する。
　発光デバイス３３０ａは、導電層３１１ａと、導電層３１１ａ上の導電層３１２ａと、導電層３１２ａ上の導電層３２６ａと、を有する。導電層３１１ａ、導電層３１２ａ、導電層３２６ａの全てを画素電極と呼ぶこともでき、一部を画素電極と呼ぶこともできる。
　導電層３１１ａは、絶縁層３２４に設けられた開口を介して、トランジスタ２０５が有する導電層２２２ｂと接続されている。導電層３１１ａの端部よりも外側に導電層３１２ａの端部が位置している。導電層３１２ａの端部と導電層３２６ａの端部は、揃っている、または概略揃っている。例えば、導電層３１１ａ及び導電層３１２ａに反射電極として機能する導電層を用い、導電層３２６ａに、透明電極として機能する導電層を用いることができる。
　発光デバイス３３０ｂは、導電層３１１ｂと、導電層３１１ｂ上の導電層３１２ｂと、導電層３１２ｂ上の導電層３２６ｂと、を有する。
　発光デバイス３３０ｃは、導電層３１１ｃと、導電層３１１ｃ上の導電層３１２ｃと、導電層３１２ｃ上の導電層３２６ｃと、を有する。
　発光デバイス３３０ｂにおける導電層３１１ｂ、導電層３１２ｂ、及び導電層３２６ｂ、ならびに、発光デバイス３３０ｃにおける導電層３１１ｃ、導電層３１２ｃ、及び導電層３２６ｃについては、発光デバイス３３０ａにおける導電層３１１ａ、導電層３１２ａ、及び導電層３２６ａと同様であるため詳細な説明は省略する。
　導電層３１１ａ、導電層３１１ｂ、及び導電層３１１ｃは、絶縁層３２４に設けられた開口を覆うように凹部が形成される。当該凹部には、層３２８が埋め込まれている。
　層３２８は、導電層３１１ａ、導電層３１１ｂ、及び導電層３１１ｃの凹部を平坦化する機能を有する。導電層３１１ａ、導電層３１１ｂ、導電層３１１ｃ及び層３２８上には、導電層３１１ａ、導電層３１１ｂ、または導電層３１１ｃと電気的に接続される導電層３１２ａ、導電層３１２ｂ、及び導電層３１２ｃが設けられている。したがって、導電層３１１ａ、導電層３１１ｂ、及び導電層３１１ｃの凹部と重なる領域も発光領域として使用でき、画素の開口率を高めることができる。
　層３２８は、絶縁層であってもよく、導電層であってもよい。層３２８には、各種無機絶縁材料、有機絶縁材料、及び導電材料を適宜用いることができる。特に、層３２８は、絶縁材料を用いて形成されることが好ましい。
　層３２８は、有機材料を有する絶縁層を好適に用いることができる。例えば、層３２８として、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、フェノール樹脂、及びこれら樹脂の前駆体等を適用することができる。また、層３２８として、感光性の樹脂を用いることができる。感光性の樹脂は、ポジ型の材料、またはネガ型の材料を用いることができる。
　感光性の樹脂を用いることにより、露光及び現像の工程のみで層３２８を作製することができ、ドライエッチング、あるいはウェットエッチング等による導電層３１１ａ、導電層３１１ｂ、及び導電層３１１ｃの表面への影響を低減することができる。また、ネガ型の感光性樹脂を用いて層３２８を形成することにより、絶縁層３２４の開口の形成に用いるフォトマスク（露光マスク）と同一のフォトマスクを用いて、層３２８を形成できる場合がある。
　導電層３１２ａの上面及び側面と導電層３２６ａの上面及び側面は、第１の層３１３ａによって覆われている。導電層３１２ｂの上面及び側面と導電層３２６ｂの上面及び側面は、第２の層３１３ｂによって覆われている。また、導電層３１２ｃの上面及び側面と導電層３２６ｃの上面及び側面は、第３の層３１３ｃによって覆われている。したがって、導電層３１２ａ、導電層３１２ｂ、または導電層３１２ｃが設けられている領域全体を、発光デバイス３３０ａ、発光デバイス３３０ｂ、または発光デバイス３３０ｃの発光領域として用いることができるため、画素の開口率を高めることができる。
　第１の層３１３ａ、第２の層３１３ｂ、及び第３の層３１３ｃの側面は、それぞれ、絶縁層３２５、及び絶縁層３２７によって覆われている。第１の層３１３ａと絶縁層３２５との間には犠牲層３１８ａが位置し、第２の層３１３ｂと絶縁層３２５との間には犠牲層３１８ｂが位置し、第３の層３１３ｃと絶縁層３２５との間には犠牲層３１８ｃが位置する。第１の層３１３ａ、第２の層３１３ｂ、第３の層３１３ｃ、絶縁層３２５、及び絶縁層３２７上に、第４の層３１４が設けられ、第４の層３１４上に共通電極３１５が設けられている。第４の層３１４及び共通電極３１５は、それぞれ、受光デバイスと発光デバイスに共通して設けられるひとつなぎの膜である。また、発光デバイス３３０ａ、発光デバイス３３０ｂ、及び発光デバイス３３０ｃ上には、保護層３３１が設けられている。
　保護層３３１と基板３５２は接着層３４２を介して接着されている。発光デバイスの封止には、固体封止構造または中空封止構造などが適用できる。図１５Ａでは、基板３５２と基板３５１との間の空間が、接着層３４２で充填されており、固体封止構造が適用されている。または、当該空間を不活性ガス（窒素またはアルゴンなど）で充填し、中空封止構造を適用してもよい。このとき、接着層３４２は、発光デバイスと重ならないように設けられていてもよい。また、当該空間を、枠状に設けられた接着層３４２とは異なる樹脂で充填してもよい。
　接続部３４０においては、絶縁層３２４上に導電層３２３が設けられている。導電層３２３は、導電層３１１ａ、導電層３１１ｂ、及び導電層３１１ｃと同一の導電膜を加工して得られた導電膜と、導電層３１２ａ、導電層３１２ｂ、及び導電層３１２ｃと同一の導電膜を加工して得られた導電膜と、導電層３２６ａ、導電層３２６ｂ、及び導電層３２６ｃと同一の導電膜を加工して得られた導電膜と、の積層構造である例を示す。導電層３２３の端部は、犠牲層、絶縁層３２５、及び、絶縁層３２７によって覆われている。また、導電層３２３上には第４の層３１４が設けられ、第４の層３１４上には共通電極３１５が設けられている。導電層３２３と共通電極３１５は第４の層３１４を介して電気的に接続される。なお、接続部３４０には、第４の層３１４が形成されていなくてもよい。この場合、導電層３２３と共通電極３１５とが直接接して電気的に接続される。
　表示装置３００Ａは、トップエミッション型である。発光デバイスが発する光は、基板３５２側に射出される。基板３５２には、可視光に対する透過性が高い材料を用いることが好ましい。画素電極は可視光を反射する材料を含み、対向電極（共通電極３１５）は可視光を透過する材料を含む。
　絶縁層２１５は、トランジスタを覆って設けられる。絶縁層３２４は、トランジスタを覆って設けられ、平坦化層としての機能を有する。なお、トランジスタを覆う絶縁層の数は限定されず、それぞれ単層であっても２層以上であってもよい。
　トランジスタを覆う絶縁層の少なくとも一層に、水及び水素などの不純物が拡散しにくい材料を用いることが好ましい。これにより、絶縁層をバリア層として機能させることができる。このような構成とすることにより、トランジスタに外部から不純物が拡散することを効果的に抑制でき、表示装置の信頼性を高めることができる。
　絶縁層２１５は、無機絶縁膜を用いることが好ましい。無機絶縁膜として、例えば、窒化シリコン膜、酸化窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜などを用いることができる。また、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜、及び酸化ネオジム膜等を用いてもよい。また、上述の絶縁膜を２以上積層して用いてもよい。
　平坦化層として機能する絶縁層３２４は、有機絶縁膜を好適に用いることができる。有機絶縁膜に用いることができる材料として、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、フェノール樹脂、及びこれら樹脂の前駆体が挙げられる。また、絶縁層３２４を、有機絶縁膜と、無機絶縁膜との積層構造にしてもよい。絶縁層３２４の最表層は、エッチング保護膜としての機能を有することが好ましい。これにより、導電層３１１ｂ、導電層３１２ｂ、または導電層３２６ｂなどの加工時に、絶縁層３２４に凹部が形成されることを抑制することができる。または、絶縁層３２４には、導電層３１１ｂ、導電層３１２ｂ、または導電層３２６ｂなどの加工時に、凹部が設けられてもよい。
　基板３５１の、基板３５２が重ならない領域には、接続部２０４が設けられている。接続部２０４では、配線３６５が導電層３６６及び接続層２０３を介してＦＰＣ３７２と電気的に接続されている。導電層３６６は、導電層３１１ａ、導電層３１１ｂ、及び導電層３１１ｃと同一の導電膜を加工して得られた導電膜と、導電層３１２ａ、導電層３１２ｂ、及び導電層３１２ｃと同一の導電膜を加工して得られた導電膜と、導電層３２６ａ、導電層３２６ｂ、及び導電層３２６ｃと同一の導電膜を加工して得られた導電膜と、の積層構造である例を示す。接続部２０４の上面では、導電層３６６が露出している。これにより、接続部２０４とＦＰＣ３７２とを接続層２０３を介して電気的に接続することができる。
　基板３５２の基板３５１側の面には、遮光層３１７を設けることが好ましい。遮光層３１７は、隣り合う発光デバイスの間、接続部３４０、及び、回路３６４などに設けることができる。また、基板３５２の外側には各種光学部材を配置することができる。光学部材として、偏光板、位相差板、光拡散層（拡散フィルムなど）、反射防止層、及び集光フィルム等が挙げられる。また、基板３５２の外側には、ゴミの付着を抑制する帯電防止膜、汚れを付着しにくくする撥水性の膜、使用に伴う傷の発生を抑制するハードコート膜、衝撃吸収層等を配置してもよい。
　発光デバイス及び受光デバイスを覆う保護層３３１を設けることにより、発光デバイス及び受光デバイスに水などの不純物が入り込むことを抑制し、発光デバイス及び受光デバイスの信頼性を高めることができる。
　基板３５１及び基板３５２には、それぞれ、ガラス、石英、セラミック、サファイア、樹脂、金属、合金、半導体などを用いることができる。発光デバイスからの光を取り出す側の基板には、該光を透過する材料を用いる。基板３５１及び基板３５２に可撓性を有する材料を用いると、表示装置の可撓性を高めることができる。また、基板３５１または基板３５２として偏光板を用いてもよい。
　基板３５１及び基板３５２はそれぞれ、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、ポリアクリロニトリル樹脂、アクリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポリアミド樹脂（ナイロン、アラミド等）、ポリシロキサン樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリウレタン樹脂、ポリ塩化ビニル樹脂、ポリ塩化ビニリデン樹脂、ポリプロピレン樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）樹脂、ＡＢＳ樹脂、セルロースナノファイバー等を用いることができる。基板３５１及び基板３５２の一方または双方に、可撓性を有する程度の厚さのガラスを用いてもよい。
　なお、表示装置に円偏光板を重ねる場合、表示装置が有する基板には、光学等方性の高い基板を用いることが好ましい。光学等方性が高い基板は、複屈折が小さい（複屈折量が小さい、ともいえる）。
　光学等方性が高い基板のリタデーション（位相差）値の絶対値は、３０ｎｍ以下が好ましく、２０ｎｍ以下がより好ましく、１０ｎｍ以下がさらに好ましい。
　光学等方性が高いフィルムとして、トリアセチルセルロース（ＴＡＣ、セルローストリアセテートともいう）フィルム、シクロオレフィンポリマー（ＣＯＰ）フィルム、シクロオレフィンコポリマー（ＣＯＣ）フィルム、及びアクリルフィルム等が挙げられる。
　基板としてフィルムを用いる場合、フィルムが吸水することにより、表示パネルにしわが発生するなどの形状変化が生じる恐れがある。そのため、基板には、吸水率の低いフィルムを用いることが好ましい。例えば、吸水率が１％以下のフィルムを用いることが好ましく、０．１％以下のフィルムを用いることがより好ましく、０．０１％以下のフィルムを用いることがさらに好ましい。
　接着層３４２は、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。これら接着剤として、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を用いてもよい。
　接続層２０３は、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ　Ｃｏｎｄｕｃｔｉｖｅ　Ｆｉｌｍ）、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ　Ｃｏｎｄｕｃｔｉｖｅ　Ｐａｓｔｅ）などを用いることができる。
　トランジスタのゲート、ソース及びドレインのほか、表示装置を構成する各種配線及び電極などの導電層に用いることのできる材料として、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、及びタングステンなどの金属、並びに、当該金属を主成分とする合金などが挙げられる。これらの材料を含む膜を単層で、または積層構造として用いることができる。
　透光性を有する導電材料として、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを含む酸化亜鉛などの導電性酸化物またはグラフェンを用いることができる。または、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、及びチタンなどの金属材料、または、該金属材料を含む合金材料を用いることができる。または、該金属材料の窒化物（例えば、窒化チタン）などを用いてもよい。なお、金属材料、または、合金材料（またはそれらの窒化物）を用いる場合には、透光性を有する程度に薄くすることが好ましい。また、上記材料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とインジウムスズ酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。これらは、表示装置を構成する各種配線及び電極などの導電層、及び、発光デバイスが有する導電層（画素電極または共通電極として機能する導電層）にも用いることができる。
　各絶縁層に用いることのできる絶縁材料として、例えば、アクリル樹脂、エポキシ樹脂などの樹脂、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウムなどの無機絶縁材料が挙げられる。
＜トランジスタ＞
　図１５Ｂは、トランジスタ２０１およびトランジスタ２０５を含む断面の拡大図である。
　トランジスタ２０５は、半導体層１０８と、絶縁層１１７と、絶縁層１１０と、導電層１１２と、をこの順に積層して有する。絶縁層１１７及び絶縁層１１０の一部は、トランジスタ２０１のゲート絶縁層として機能する。導電層１１２は、トランジスタ２０１のゲート電極として機能する。トランジスタ２０１は、半導体層１０８上にゲート電極が設けられる、いわゆるトップゲート型のトランジスタである。
　トランジスタ２０１は、半導体層２０８と、絶縁層１１０と、導電層２１２と、この順に積層して有する。絶縁層１１０の一部は、トランジスタ２０５のゲート絶縁層として機能する。導電層２１２は、トランジスタ２０５のゲート電極として機能する。トランジスタ２０５は、半導体層２０８上にゲート電極が設けられる、いわゆるトップゲート型のトランジスタである。トランジスタ２０５は、トランジスタ２０１と半導体層の被形成面が異なる。さらに、トランジスタ２０５は、トランジスタ２０１とゲート絶縁層の構成が異なる。
　トランジスタ２０１とトランジスタ２０５は、半導体層以外の構成要素を、同一の工程により形成することができる。これにより、２種類のトランジスタを混載する場合も工程数の増加を抑えることができる。
　図１５Ｂに示すトランジスタ２０５は、バックゲートとして機能する導電層１０６を有する。また、図１５Ｂに示すトランジスタ２０１は、バックゲートとして機能する導電層２０６を有する。
　図１５Ｂにおいて、基板３５１上に接して、導電層１０６が設けられる。導電層１０６上および基板３５１上に接して、絶縁層１０３が設けられる。絶縁層１０３上に接して、半導体層１０８が設けられる。絶縁層１０３基板３５１の上面、ならびに半導体層１０８の上面及び側面に接して、絶縁層１１７が設けられる。絶縁層１１７上に接して、半導体層２０８が設けられる。つまり、半導体層２０８は、半導体層１０８と異なる面上に設けられる。絶縁層１１７は、トランジスタ２０１において下地膜として機能する。絶縁層１１７の上面、ならびに半導体層２０８の上面及び側面に接して、絶縁層１１０が設けられる。絶縁層１１０上に接して、導電層１１２及び導電層２１２が設けられる。導電層１１２は、絶縁層１１７及び絶縁層１１０を介して、半導体層１０８と重なる領域を有する。導電層２１２は、絶縁層１１０を介して、半導体層２０８と重なる領域を有する。
　図１５Ｂに示すように、トランジスタ２０１及びトランジスタ２０５は、さらに絶縁層１１８を有することが好ましい。絶縁層１１８は、絶縁層１１０、導電層１１２及び導電層２１２を覆って設けられ、トランジスタ２０１及びトランジスタ２０５を保護する保護層として機能する。
　トランジスタ２０５は、絶縁層１１８上に導電層２２２ａ及び導電層２２２ｂを有してもよい。導電層２２２ａは、トランジスタ２０５のソース電極またはドレイン電極の一方として機能し、導電層２２２ｂは、トランジスタ２０５のソース電極またはドレイン電極の他方として機能する。導電層２２２ａ及び導電層２２２ｂはそれぞれ、絶縁層１１８、絶縁層１１０及び絶縁層１１７に設けられた開口部を介して、半導体層１０８が有する低抵抗領域１０８Ｎに電気的に接続される。
　トランジスタ２０１は、絶縁層１１８上に導電層３６５ａ及び導電層３６５ｂを有してもよい。導電層３６５ａは、トランジスタ２０１のソース電極またはドレイン電極の一方として機能し、導電層３６５ｂは、トランジスタ２０１のソース電極またはドレイン電極の他方として機能する。導電層３６５ａ及び導電層３６５ｂはそれぞれ、絶縁層１１８、及び絶縁層１１０に設けられた開口部を介して、半導体層２０８が有する低抵抗領域２０８Ｎに電気的に接続される。
　ここで、半導体層１０８と半導体層２０８は、異なる組成の金属酸化物を含むことが好ましい。半導体層１０８と半導体層２０８は、異なる組成の金属酸化物膜を加工して形成することができる。本発明の一態様である表示装置は、同一基板上に、半導体層の組成が異なる複数のトランジスタを有し、半導体層以外の構成要素を同一の工程により形成することができる。
　前述したように、半導体層に適用する金属酸化物の組成により、トランジスタの電気特性、及び信頼性が異なる。したがって、トランジスタに求められる電気特性、及び信頼性に応じて金属酸化物の組成を異ならせることにより、優れた電気特性と高い信頼性を両立した表示装置とすることができる。
　トランジスタ２０１を大きいオン電流が必要とされるトランジスタに適用する場合を例に挙げて、説明する。例えば、半導体層１０８と半導体層２０８の両方にＩｎ−Ｇａ−Ｚｎ酸化物を用いる場合、半導体層２０８は、半導体層１０８と比較して、含有される金属元素の原子数に対するインジウムの原子数の割合が高い金属酸化物を用いることができる。また例えば、半導体層１０８は、半導体層２０８と比較して、含有される金属元素の原子数に対するガリウムの原子数の割合が高い金属酸化物を用いることができる。
　半導体層１０８にＩｎ−Ｇａ−Ｚｎ酸化物を用い、半導体層２０８にＩｎ−Ｇａ−Ｚｎ酸化物以外の、インジウムを含む金属酸化物を用いた場合も同様に、半導体層２０８は、半導体層１０８と比較して、金属元素の原子数に対するインジウムの原子数の割合が高い金属酸化物を用いることができる。
　半導体層１０８に、Ｉｎ−Ｇａ−Ｚｎ酸化物以外の、インジウムを含む金属酸化物を用いることもできる。このときも同様に、半導体層２０８は、半導体層１０８と比較して、金属元素の原子数に対するインジウムの原子数の割合が高い金属酸化物を用いることができる。
　または、半導体層１０８は、半導体層２０８と比較して、含有される金属元素の原子数に対するインジウムの原子数の割合が高い金属酸化物を用いてもよい。
　半導体層１０８は、導電層１１２と重畳する領域と、当該領域を挟む一対の低抵抗領域１０８Ｎを有する。半導体層１０８の、導電層１１２と重畳する領域は、トランジスタ２０５のチャネル形成領域として機能する。一対の低抵抗領域１０８Ｎは、トランジスタ２０５のソース領域及びドレイン領域として機能する。同様に、半導体層２０８は、導電層２１２と重畳するチャネル形成領域と、当該領域を挟む一対の低抵抗領域２０８Ｎを有する。
　トランジスタ２０５において、低抵抗領域１０８Ｎは、トランジスタ２０５のチャネル形成領域よりも、低抵抗な領域、キャリア濃度が高い領域、酸素欠損密度の高い領域、不純物濃度の高い領域、またはｎ型である領域ともいうことができる。同様に、トランジスタ２０１において、低抵抗領域２０８Ｎは、トランジスタ２０１のチャネル形成領域よりも、低抵抗な領域、キャリア濃度が高い領域、酸素欠損密度の高い領域、不純物濃度の高い領域、またはｎ型である領域ともいうことができる。
　低抵抗領域１０８Ｎ及び低抵抗領域２０８Ｎは、不純物元素を含む領域である。当該不純物元素として、例えば、水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、ヒ素、アルミニウム、及び貴ガスが挙げられる。なお、貴ガスの代表例として、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノンがある。低抵抗領域１０８Ｎ及び低抵抗領域２０８Ｎは、特に、ホウ素またはリンを含むことが好ましい。また、低抵抗領域１０８Ｎ及び低抵抗領域２０８Ｎは、前述の元素を２以上含んでもよい。なお、低抵抗領域１０８Ｎと低抵抗領域２０８Ｎで、異なる不純物元素を含んでもよい。
　低抵抗領域１０８Ｎ及び低抵抗領域２０８Ｎは、例えば、導電層１１２または導電層２１２をマスクに、絶縁層１１０を介して不純物を添加することにより形成できる。
　なお、回路３６４が有する複数のトランジスタの構造は、全て同じであってもよく、２種類以上あってもよい。同様に、表示部３６２が有する複数のトランジスタの構造は、全て同じであってもよく、２種類以上あってもよい。
　また、回路３６４および表示部３６２に、同じ構造のトランジスタを用いてもよい。
　例えば回路３６４に、トランジスタ２０５を用いてもよい。
　図１６に示す表示装置３００Ｂは、表示部３６２を構成するトランジスタとして、トランジスタ２０１およびトランジスタ２０５を適用する例を示す。表示部３６２が有する画素回路がトランジスタ２０１およびトランジスタ２０５を有することにより、表示品位が高く、信頼性に優れる表示装置を実現することができる。また、後述する図１７と比較して、表示装置の作製工程を簡略化することができる。
　なお、図１６に示す表示装置３００Ｂにおいては、回路３６４を構成するトランジスタとしてトランジスタ２０１を用いる例を示すが、トランジスタ２０５を用いてもよい。
　図１７に示す表示装置３００Ｃは、表示部３６２を構成するトランジスタとしてトランジスタ２０１、トランジスタ２０５およびトランジスタ２０２を適用し、回路３６４を構成するトランジスタとしてトランジスタ２０２を適用する例を示す。表示部３６２が有する画素回路がトランジスタ２０１、トランジスタ２０２およびトランジスタ２０５を有することにより、表示品位が高く、信頼性に優れる表示装置を実現することができる。
　トランジスタ２０２は、半導体層４１１、絶縁層４１２、導電層４１３等を有する。半導体層４１１は、チャネル形成領域４１１ｉ及び低抵抗領域４１１ｎを有する。半導体層４１１は、シリコンを有する。半導体層４１１は、多結晶シリコンを有することが好ましい。多結晶シリコンとして例えば、ＬＴＰＳを用いることができる。絶縁層４１２の一部は、ゲート絶縁層として機能する。導電層４１３の一部は、ゲート電極として機能する。
　低抵抗領域４１１ｎは、不純物元素を含む領域である。例えばトランジスタ２０２をｎチャネル型のトランジスタとする場合には、低抵抗領域４１１ｎにリンまたはヒ素などを添加すればよい。一方、ｐチャネル型のトランジスタとする場合には、低抵抗領域４１１ｎにホウ素またはアルミニウムなどを添加すればよい。また、トランジスタ２０２のしきい値電圧を制御するため、チャネル形成領域４１１ｉに、上述した不純物が添加されていてもよい。
　回路３６４は例えば、ｎチャネル型のトランジスタとｐチャネル型のトランジスタの両方を用いて構成される。あるいは、回路３６４は、ｎチャネル型のトランジスタまたはｐチャネル型のトランジスタの一方のみで構成されてもよい。
　トランジスタ２０２は、絶縁層１１８上に導電層４２１ａ及び導電層４２１ｂを有してもよい。導電層４２１ａは、トランジスタ２０２のソース電極またはドレイン電極の一方として機能し、導電層４２１ｂは、トランジスタ２０２のソース電極またはドレイン電極の他方として機能する。導電層４２１ａ及び導電層４２１ｂはそれぞれ、絶縁層１１８、絶縁層１１０、絶縁層１１７および絶縁層４１２に設けられた開口部を介して、低抵抗領域４１１ｎに電気的に接続される。
　ここで、トランジスタ２０２と電気的に接続する導電層４２１ａ及び導電層４２１ｂは、導電層２２２ａ、導電層２２２ｂ、導電層３６５ａおよび導電層３６５ｂと、同一の導電膜を加工して形成することが好ましい。これにより、作製工程を簡略化できるため好ましい。
　また、トランジスタ２０２のゲート電極として機能する導電層４１３、トランジスタ２０１の第２のゲート電極として機能する導電層２０６、および、トランジスタ２０５の第２のゲートとして機能する導電層１０６は、同一の導電膜を加工して形成することが好ましい。これにより、作製工程を簡略化できるため好ましい。
　なお、トランジスタ２０２は、第２のゲート電極を有してもよい。トランジスタ２０２が第２のゲート電極を有する場合には例えば、基板３５１上に第２のゲート電極として機能する導電層を設け、該導電層および基板３５１の上面に接するように、絶縁層を設け、該絶縁層上に半導体層４１１を設ければよい。また、導電層４１３と、第２のゲート電極として機能する導電層とは、互いに重畳する領域を有することが好ましい。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態４）
　本実施の形態では、本発明の一態様の表示装置に用いることができる発光デバイスについて説明する。
　図１８Ａに示すように、発光デバイスは、一対の電極（下部電極７７２、上部電極７８８）の間に、ＥＬ層７８６を有する。ＥＬ層７８６は、層４４２０、発光層４４１１、層４４３０などの複数の層で構成することができる。層４４２０は、例えば電子注入性の高い物質を含む層（電子注入層）及び電子輸送性の高い物質を含む層（電子輸送層）などを有することができる。発光層４４１１は、例えば発光性の化合物を有する。層４４３０は、例えば正孔注入性の高い物質を含む層（正孔注入層）及び正孔輸送性の高い物質を含む層（正孔輸送層）を有することができる。
　一対の電極間に設けられた層４４２０、発光層４４１１及び層４４３０を有する構成は単一の発光ユニットとして機能することができ、本明細書では図１８Ａの構成をシングル構造と呼ぶ。
　図１８Ｂは、図１８Ａに示す発光デバイスが有するＥＬ層７８６の変形例である。具体的には、図１８Ｂに示す発光デバイスは、下部電極７７２上の層４４３１と、層４４３１上の層４４３２と、層４４３２上の発光層４４１１と、発光層４４１１上の層４４２１と、層４４２１上の層４４２２と、層４４２２上の上部電極７８８と、を有する。例えば、下部電極７７２を陽極とし、上部電極７８８を陰極とした場合、層４４３１が正孔注入層として機能し、層４４３２が正孔輸送層として機能し、層４４２１が電子輸送層として機能し、層４４２２が電子注入層として機能する。または、下部電極７７２を陰極とし、上部電極７８８を陽極とした場合、層４４３１が電子注入層として機能し、層４４３２が電子輸送層として機能し、層４４２１が正孔輸送層として機能し、層４４２２が正孔注入層として機能する。このような層構造とすることにより、発光層４４１１に効率よくキャリアを注入し、発光層４４１１内におけるキャリアの再結合の効率を高めることが可能となる。
　なお、図１８Ｃ、図１８Ｄに示すように層４４２０と層４４３０との間に複数の発光層（発光層４４１１、４４１２、４４１３）が設けられる構成もシングル構造のバリエーションである。
　図１８Ｅ、図１８Ｆに示すように、複数の発光ユニット（ＥＬ層７８６ａ、ＥＬ層７８６ｂ）が電荷発生層４４４０を介して直列に接続された構成を本明細書ではタンデム構造と呼ぶ。なお、タンデム構造をスタック構造と呼んでもよい。なお、タンデム構造とすることにより、高輝度発光が可能な発光デバイスとすることができる。
　図１８Ｃ、図１８Ｄにおいて、発光層４４１１、発光層４４１２、及び発光層４４１３に、同じ色の光を発する発光材料、さらには、同じ発光材料を用いてもよい。例えば、発光層４４１１、発光層４４１２、及び発光層４４１３に、青色の光を発する発光材料を用いてもよい。図１８Ｄに示す層７８５として、色変換層を設けてもよい。
　発光層４４１１、発光層４４１２、及び発光層４４１３に、それぞれ異なる色の光を発する発光材料を用いてもよい。発光層４４１１、発光層４４１２、及び発光層４４１３がそれぞれ発する光が補色の関係である場合、白色発光が得られる。図１８Ｄに示す層７８５として、カラーフィルタ（着色層ともいう）を設けてもよい。白色光がカラーフィルタを透過することにより、所望の色の光を得ることができる。
　図１８Ｅ、図１８Ｆにおいて、発光層４４１１と、発光層４４１２とに、同じ色の光を発する発光材料、さらには、同じ発光材料を用いてもよい。または、発光層４４１１と、発光層４４１２とに、異なる色の光を発する発光材料を用いてもよい。発光層４４１１が発する光と、発光層４４１２が発する光が補色の関係である場合、白色発光が得られる。図１８Ｆには、さらに層７８５を設ける例を示している。層７８５は、色変換層及びカラーフィルタ（着色層）の一方または双方を用いることができる。
　なお、図１８Ｃ、図１８Ｄ、図１８Ｅ、図１８Ｆにおいても、図１８Ｂに示すように、層４４２０と、層４４３０とは、２層以上の層からなる積層構造としてもよい。
　発光デバイスごとに、発光色（例えば、青（Ｂ）、緑（Ｇ）、及び赤（Ｒ））を作り分ける構造をＳＢＳ（Ｓｉｄｅ　Ｂｙ　Ｓｉｄｅ）構造と呼ぶ場合がある。
　発光デバイスの発光色は、ＥＬ層７８６を構成する材料によって、赤、緑、青、シアン、マゼンタ、黄または白などとすることができる。また、発光デバイスにマイクロキャビティ構造を付与することにより色純度をさらに高めることができる。
　白色の光を発する発光デバイスは、発光層に２種類以上の発光物質を含む構成とすることが好ましい。白色発光を得るには、２以上の発光物質の各々の発光が補色の関係となるような発光物質を選択すればよい。例えば、第１の発光層の発光色と第２の発光層の発光色を補色の関係になるようにすることにより、発光デバイス全体として白色発光する発光デバイスを得ることができる。また、発光層を３つ以上有する発光デバイスの場合も同様である。
　発光層には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｏ（橙）等の発光を示す発光物質を２以上含むことが好ましい。または、発光物質を２以上有し、それぞれの発光物質の発光は、Ｒ、Ｇ、Ｂのうち２以上の色のスペクトル成分を含むことが好ましい。
　本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態５）
　本実施の形態では、上記の実施の形態で説明したＯＳトランジスタに用いることができる金属酸化物（酸化物半導体ともいう）について説明する。
　金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、スズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム、コバルトなどから選ばれた一種、または複数種が含まれていてもよい。
　金属酸化物は、スパッタリング法、有機金属化学気相成長（ＭＯＣＶＤ）法などの化学気相成長（ＣＶＤ）法、または、原子層堆積（ＡＬＤ）法などにより形成することができる。
＜結晶構造の分類＞
　酸化物半導体の結晶構造として、アモルファス（ｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓを含む）、ＣＡＡＣ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ）、ｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）、ＣＡＣ（ｃｌｏｕｄ−ａｌｉｇｎｅｄ　ｃｏｍｐｏｓｉｔｅ）、単結晶（ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ）、及び多結晶（ｐｏｌｙ　ｃｒｙｓｔａｌ）等が挙げられる。
　なお、膜または基板の結晶構造は、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ　Ｄｉｆｆｒａｃｔｉｏｎ）スペクトルを用いて評価することができる。例えば、ＧＩＸＤ（Ｇｒａｚｉｎｇ−Ｉｎｃｉｄｅｎｃｅ　ＸＲＤ）測定で得られるＸＲＤスペクトルを用いて評価することができる。なお、ＧＩＸＤ法は、薄膜法またはＳｅｅｍａｎｎ−Ｂｏｈｌｉｎ法ともいう。
　例えば、石英ガラス基板では、ＸＲＤスペクトルのピークの形状がほぼ左右対称である。一方で、結晶構造を有するＩＧＺＯ膜では、ＸＲＤスペクトルのピークの形状が左右非対称である。ＸＲＤスペクトルのピークの形状が左右非対称であることは、膜中または基板中の結晶の存在を明示している。別言すると、ＸＲＤスペクトルのピークの形状で左右対称でないと、膜または基板は非晶質状態であるとは言えない。
　膜または基板の結晶構造は、極微電子線回折法（ＮＢＥＤ：Ｎａｎｏ　Ｂｅａｍ　Ｅｌｅｃｔｒｏｎ　Ｄｉｆｆｒａｃｔｉｏｎ）によって観察される回折パターン（極微電子線回折パターンともいう）にて評価することができる。例えば、石英ガラス基板の回折パターンでは、ハローが観察され、石英ガラスは、非晶質状態であることが確認できる。また、室温成膜したＩＧＺＯ膜の回折パターンでは、ハローではなく、スポット状のパターンが観察される。このため、室温成膜したＩＧＺＯ膜は、結晶状態でもなく、非晶質状態でもない、中間状態であり、非晶質状態であると結論することはできないと推定される。
＜＜酸化物半導体の構造＞＞
　なお、酸化物半導体は、構造に着目した場合、上記とは異なる分類となる場合がある。例えば、酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体は、例えば、上述のＣＡＡＣ−ＯＳ、及びｎｃ−ＯＳがある。また、非単結晶酸化物半導体には、多結晶酸化物半導体、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ　ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体、などが含まれる。
　ここで、上述のＣＡＡＣ−ＯＳ、ｎｃ−ＯＳ、及びａ−ｌｉｋｅ　ＯＳの詳細について、説明を行う。
［ＣＡＡＣ−ＯＳ］
　ＣＡＡＣ−ＯＳは、複数の結晶領域を有し、当該複数の結晶領域はｃ軸が特定の方向に配向している酸化物半導体である。なお、特定の方向とは、ＣＡＡＣ−ＯＳ膜の厚さ方向、ＣＡＡＣ−ＯＳ膜の被形成面の法線方向、またはＣＡＡＣ−ＯＳ膜の表面の法線方向である。また、結晶領域とは、原子配列に周期性を有する領域である。なお、原子配列を格子配列とみなすと、結晶領域とは、格子配列の揃った領域でもある。さらに、ＣＡＡＣ−ＯＳは、ａ−ｂ面方向において複数の結晶領域が連結する領域を有し、当該領域は歪みを有する場合がある。なお、歪みとは、複数の結晶領域が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。つまり、ＣＡＡＣ−ＯＳは、ｃ軸配向し、ａ−ｂ面方向には明らかな配向をしていない酸化物半導体である。
　なお、上記複数の結晶領域のそれぞれは、１つまたは複数の微小な結晶（最大径が１０ｎｍ未満である結晶）で構成される。結晶領域が１つの微小な結晶で構成されている場合、当該結晶領域の最大径は１０ｎｍ未満となる。また、結晶領域が多数の微小な結晶で構成されている場合、当該結晶領域の大きさは、数十ｎｍ程度となる場合がある。
　Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、スズ、チタン、シリコン、ホウ素、銅、バナジウム、ベリリウム、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム、及びコバルトなどから選ばれた一種、または複数種）において、ＣＡＡＣ−ＯＳは、インジウム（Ｉｎ）、及び酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛（Ｚｎ）、及び酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能である。よって、（Ｍ，Ｚｎ）層にはインジウムが含まれる場合がある。また、Ｉｎ層には元素Ｍが含まれる場合がある。なお、Ｉｎ層にはＺｎが含まれる場合もある。当該層状構造は、例えば、高分解能ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ）像において、格子像として観察される。
　ＣＡＡＣ−ＯＳ膜に対し、例えば、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ−ｏｆ−ｐｌａｎｅ　ＸＲＤ測定では、ｃ軸配向を示すピークが２θ＝３１°またはその近傍に検出される。なお、ｃ軸配向を示すピークの位置（２θの値）は、ＣＡＡＣ−ＯＳを構成する金属元素の種類、組成などにより変動する場合がある。
　例えば、ＣＡＡＣ−ＯＳ膜の電子線回折パターンにおいて、複数の輝点（スポット）が観測される。なお、あるスポットと別のスポットとは、試料を透過した入射電子線のスポット（ダイレクトスポットともいう）を対称中心として、点対称の位置に観測される。
　上記特定の方向から結晶領域を観察した場合、当該結晶領域内の格子配列は、六方格子を基本とするが、単位格子は正六角形とは限らず、非正六角形である場合がある。また、上記歪みにおいて、五角形、七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリー）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないこと、金属原子が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
　なお、明確な結晶粒界が確認される結晶構造は、いわゆる多結晶（ｐｏｌｙｃｒｙｓｔａｌ）と呼ばれる。結晶粒界は、再結合中心となり、キャリアが捕獲されトランジスタのオン電流の減少、電界効果移動度の低下などを引き起こす可能性が高い。よって、明確な結晶粒界が確認されないＣＡＡＣ−ＯＳは、トランジスタの半導体層に好適な結晶構造を有する結晶性の酸化物の一つである。なお、ＣＡＡＣ−ＯＳを構成するには、Ｚｎを有する構成が好ましい。例えば、Ｉｎ−Ｚｎ酸化物、及びＩｎ−Ｇａ−Ｚｎ酸化物は、Ｉｎ酸化物よりも結晶粒界の発生を抑制できるため好適である。
　ＣＡＡＣ−ＯＳは、結晶性が高く、明確な結晶粒界が確認されない酸化物半導体である。よって、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入、欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物及び欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ−ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。従って、ＯＳトランジスタにＣＡＡＣ−ＯＳを用いると、製造工程の自由度を広げることが可能となる。
［ｎｃ−ＯＳ］
　ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。別言すると、ｎｃ−ＯＳは、微小な結晶を有する。なお、当該微小な結晶の大きさは、例えば、１ｎｍ以上１０ｎｍ以下、特に１ｎｍ以上３ｎｍ以下であることから、当該微小な結晶をナノ結晶ともいう。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従って、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ　ＯＳまたは非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ−ｏｆ−ｐｌａｎｅ　ＸＲＤ測定では、結晶性を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、ナノ結晶よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、ナノ結晶の大きさと近いかナノ結晶より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、ダイレクトスポットを中心とするリング状の領域内に複数のスポットが観測される電子線回折パターンが取得される場合がある。
［ａ−ｌｉｋｅ　ＯＳ］
　ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ　ＯＳは、鬆または低密度領域を有する。即ち、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、結晶性が低い。また、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、膜中の水素濃度が高い。
＜＜酸化物半導体の構成＞＞
　次に、上述のＣＡＣ−ＯＳの詳細について、説明を行う。なお、ＣＡＣ−ＯＳは材料構成に関する。
［ＣＡＣ−ＯＳ］
　ＣＡＣ−ＯＳとは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つまたは複数の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
　さらに、ＣＡＣ−ＯＳとは、第１の領域と、第２の領域と、に材料が分離することでモザイク状となり、当該第１の領域が、膜中に分布した構成（以下、クラウド状ともいう。）である。つまり、ＣＡＣ−ＯＳは、当該第１の領域と、当該第２の領域とが、混合している構成を有する複合金属酸化物である。
　ここで、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳを構成する金属元素に対するＩｎ、Ｇａ、及びＺｎの原子数比のそれぞれを、［Ｉｎ］、［Ｇａ］、及び［Ｚｎ］と表記する。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳにおいて、第１の領域は、［Ｉｎ］が、ＣＡＣ−ＯＳ膜の組成における［Ｉｎ］よりも大きい領域である。また、第２の領域は、［Ｇａ］が、ＣＡＣ−ＯＳ膜の組成における［Ｇａ］よりも大きい領域である。または、例えば、第１の領域は、［Ｉｎ］が、第２の領域における［Ｉｎ］よりも大きく、且つ、［Ｇａ］が、第２の領域における［Ｇａ］よりも小さい領域である。また、第２の領域は、［Ｇａ］が、第１の領域における［Ｇａ］よりも大きく、且つ、［Ｉｎ］が、第１の領域における［Ｉｎ］よりも小さい領域である。
　具体的には、上記第１の領域は、インジウム酸化物、インジウム亜鉛酸化物などが主成分である領域である。また、上記第２の領域は、ガリウム酸化物、ガリウム亜鉛酸化物などが主成分である領域である。つまり、上記第１の領域を、Ｉｎを主成分とする領域と言い換えることができる。また、上記第２の領域を、Ｇａを主成分とする領域と言い換えることができる。
　なお、上記第１の領域と、上記第２の領域とは、明確な境界が観察できない場合がある。
　Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、及びＯを含む材料構成において、一部にＧａを主成分とする領域と、一部にＩｎを主成分とする領域とが、それぞれモザイク状であり、これらの領域がランダムに存在している構成をいう。よって、ＣＡＣ−ＯＳは、金属元素が不均一に分布した構造を有していると推測される。
　ＣＡＣ−ＯＳは、例えば基板を加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば、成膜時の成膜ガスの総流量に対する酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。
　例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ）を用いて取得したＥＤＸマッピングにより、Ｉｎを主成分とする領域（第１の領域）と、Ｇａを主成分とする領域（第２の領域）とが、偏在し、混合している構造を有することが確認できる。
　ここで、第１の領域は、第２の領域と比較して、導電性が高い領域である。つまり、第１の領域を、キャリアが流れることにより、金属酸化物としての導電性が発現する。従って、第１の領域が、金属酸化物中にクラウド状に分布することにより、高い電界効果移動度（μ）が実現できる。
　一方、第２の領域は、第１の領域と比較して、絶縁性が高い領域である。つまり、第２の領域が、金属酸化物中に分布することにより、リーク電流を抑制することができる。
　従って、ＣＡＣ−ＯＳをトランジスタに用いる場合、第１の領域に起因する導電性と、第２の領域に起因する絶縁性とが、相補的に作用することにより、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳに付与することができる。つまり、ＣＡＣ−ＯＳとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。導電性の機能と絶縁性の機能とを分離させることにより、双方の機能を最大限に高めることができる。よって、ＣＡＣ−ＯＳをトランジスタに用いることにより、大きいオン電流、高い電界効果移動度、及び良好なスイッチング動作を実現することができる。
　ＣＡＣ−ＯＳを用いたトランジスタは、信頼性が高い。従って、ＣＡＣ−ＯＳは、表示装置をはじめとするさまざまな表示装置に最適である。
　酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ　ＯＳ、ＣＡＣ−ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
＜酸化物半導体を有するトランジスタ＞
　続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
　上記酸化物半導体をトランジスタに用いることにより、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
　トランジスタには、キャリア濃度の低い酸化物半導体を用いることが好ましい。例えば、酸化物半導体のキャリア濃度は１×１０１７ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下、さらに好ましくは１×１０１３ｃｍ−３以下、より好ましくは１×１０１１ｃｍ−３以下、さらに好ましくは１×１０１０ｃｍ−３未満であり、１×１０−９ｃｍ−３以上である。なお、酸化物半導体膜のキャリア濃度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。なお、キャリア濃度の低い酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ場合がある。
　高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
　酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
　従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物は、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
＜不純物＞
　ここで、酸化物半導体中における各不純物の影響について説明する。
　酸化物半導体において、第１４族元素の一つであるシリコンまたは炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンまたは炭素の濃度と、酸化物半導体との界面近傍のシリコンまたは炭素の濃度（二次イオン質量分析法（ＳＩＭＳ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
　酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
　酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア濃度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。または、酸化物半導体において、窒素が含まれると、トラップ準位が形成される場合がある。この結果、トランジスタの電気特性が不安定となる場合がある。このため、ＳＩＭＳにより得られる酸化物半導体中の窒素濃度を、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下にする。
　酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることにより、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満にする。
　不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることにより、安定した電気特性を付与することができる。
　本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態６）
　本実施の形態では、本発明の一態様の電子機器について、図１９乃至図２１を用いて説明する。
　本実施の形態の電子機器は、表示部に本発明の一態様の表示装置を有する。本発明の一態様の表示装置は、高精細化及び高解像度化が容易である。したがって、様々な電子機器の表示部に用いることができる。
　電子機器として、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。
　本発明の一態様の表示装置は、精細度を高めることが可能なため、比較的小さな表示部を有する電子機器に好適に用いることができる。このような電子機器として、例えば、腕時計型及びブレスレット型の情報端末機（ウェアラブル機器）、並びに、ヘッドマウントディスプレイなどのＶＲ向け機器、メガネ型のＡＲ向け機器、及び、ＭＲ向け機器など、頭部に装着可能なウェアラブル機器等が挙げられる。
　本発明の一態様の表示装置は、ＨＤ（画素数１２８０×７２０）、ＦＨＤ（画素数１９２０×１０８０）、ＷＱＨＤ（画素数２５６０×１４４０）、ＷＱＸＧＡ（画素数２５６０×１６００）、４Ｋ（画素数３８４０×２１６０）、８Ｋ（画素数７６８０×４３２０）といった極めて高い解像度を有していることが好ましい。特に４Ｋ、８Ｋ、またはそれ以上の解像度とすることが好ましい。また、本発明の一態様の表示装置における画素密度（精細度）は、１００ｐｐｉ以上が好ましく、３００ｐｐｉ以上が好ましく、５００ｐｐｉ以上がより好ましく、１０００ｐｐｉ以上がより好ましく、２０００ｐｐｉ以上がより好ましく、３０００ｐｐｉ以上がより好ましく、５０００ｐｐｉ以上がより好ましく、７０００ｐｐｉ以上がさらに好ましい。このように高い解像度及び高い精細度の一方または双方を有する表示装置を用いることにより、携帯型または家庭用途などのパーソナルユースの電子機器において、臨場感及び奥行き感などをより高めることが可能となる。また、本発明の一態様の表示装置の画面比率（アスペクト比）については、特に限定はない。例えば、表示装置は、１：１（正方形）、４：３、１６：９、１６：１０など様々な画面比率に対応することができる。
　本実施の形態の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有していてもよい。
　本実施の形態の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。
　図１９Ａに示す電子機器６５００は、スマートフォンとして用いることのできる携帯情報端末機である。
　電子機器６５００は、筐体６５０１、表示部６５０２、電源ボタン６５０３、ボタン６５０４、スピーカ６５０５、マイク６５０６、カメラ６５０７、及び光源６５０８等を有する。表示部６５０２はタッチパネル機能を備える。
　表示部６５０２に、本発明の一態様の表示装置を適用することができる。
　図１９Ｂは、筐体６５０１のマイク６５０６側の端部を含む断面概略図である。
　筐体６５０１の表示面側には透光性を有する保護部材６５１０が設けられ、筐体６５０１と保護部材６５１０に囲まれた空間内に、表示パネル６５１１、光学部材６５１２、タッチセンサパネル６５１３、プリント基板６５１７、バッテリ６５１８等が配置されている。
　保護部材６５１０には、表示パネル６５１１、光学部材６５１２、及びタッチセンサパネル６５１３が接着層（図示しない）により固定されている。
　表示部６５０２よりも外側の領域において、表示パネル６５１１の一部が折り返されており、当該折り返された部分にＦＰＣ６５１５が接続されている。ＦＰＣ６５１５には、ＩＣ６５１６が実装されている。ＦＰＣ６５１５は、プリント基板６５１７に設けられた端子に接続されている。
　表示パネル６５１１には本発明の一態様のフレキシブルディスプレイを適用することができる。そのため、極めて軽量な電子機器を実現できる。また、表示パネル６５１１が極めて薄いため、電子機器の厚さを抑えつつ、大容量のバッテリ６５１８を搭載することもできる。また、表示パネル６５１１の一部を折り返して、表示部の裏側にＦＰＣ６５１５との接続部を配置することにより、狭額縁の電子機器を実現できる。
　図２０Ａにテレビジョン装置の一例を示す。テレビジョン装置７１００は、筐体７１０１に表示部７０００が組み込まれている。ここでは、スタンド７１０３により筐体７１０１を支持した構成を示している。
　表示部７０００に、本発明の一態様の表示装置を適用することができる。
　図２０Ａに示すテレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチ、及び、別体のリモコン操作機７１１１により行うことができる。または、表示部７０００にタッチセンサを備えていてもよく、指等で表示部７０００に触れることでテレビジョン装置７１００を操作してもよい。リモコン操作機７１１１は、当該リモコン操作機７１１１から出力する情報を表示する表示部を有していてもよい。リモコン操作機７１１１が備える操作キーまたはタッチパネルにより、チャンネル及び音量の操作を行うことができ、表示部７０００に表示される映像を操作することができる。
　なお、テレビジョン装置７１００は、受信機及びモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
　図２０Ｂに、ノート型パーソナルコンピュータの一例を示す。ノート型パーソナルコンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイス７２１３、外部接続ポート７２１４等を有する。筐体７２１１に、表示部７０００が組み込まれている。
　表示部７０００に、本発明の一態様の表示装置を適用することができる。
　図２０Ｃ、図２０Ｄに、デジタルサイネージの一例を示す。
　図２０Ｃに示すデジタルサイネージ７３００は、筐体７３０１、表示部７０００、及びスピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、または操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができる。
　図２０Ｄは円柱状の柱７４０１に取り付けられたデジタルサイネージ７４００である。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部７０００を有する。
　図２０Ｃ、図２０Ｄにおいて、表示部７０００に、本発明の一態様の表示装置を適用することができる。
　表示部７０００が広いほど、一度に提供できる情報量を増やすことができる。また、表示部７０００が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることができる。
　表示部７０００にタッチパネルを適用することにより、表示部７０００に画像または動画を表示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報もしくは交通情報などの情報を提供するための用途に用いる場合には、直感的な操作によりユーザビリティを高めることができる。
　図２０Ｃ、図２０Ｄに示すように、デジタルサイネージ７３００またはデジタルサイネージ７４００は、使用者が所持するスマートフォン等の情報端末機７３１１または情報端末機７４１１と無線通信により連携可能であることが好ましい。例えば、表示部７０００に表示される広告の情報を、情報端末機７３１１または情報端末機７４１１の画面に表示させることができる。また、情報端末機７３１１または情報端末機７４１１を操作することにより、表示部７０００の表示を切り替えることができる。
　デジタルサイネージ７３００またはデジタルサイネージ７４００に、情報端末機７３１１または情報端末機７４１１の画面を操作手段（コントローラ）としたゲームを実行させることもできる。これにより、不特定多数の使用者が同時にゲームに参加し、楽しむことができる。
　なお、本発明の一態様の電子機器が有する表示部は、センサデバイスとして、受光デバイスを有することが好ましい。表示部が発光デバイスと受光デバイスの双方を有する構成とすることにより、部材点数を減らすことが可能となる。別言すると、本発明の一態様の電子機器は、発光デバイスと、センサデバイスとの双方を有する構成であるため、電子機器に設けられる指紋認証装置、またはスクロールなどを行うための静電容量方式のタッチパネル装置などを別途設ける必要がない。したがって、本発明の一態様により、製造コストが低減された電子機器を提供することができる。
　図２１Ａ乃至図２１Ｆに示す電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、または操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有する。
　図２１Ａ乃至図２１Ｆに示す電子機器は、様々な機能を有する。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出して処理する機能、等を有することができる。なお、電子機器の機能はこれらに限られず、様々な機能を有することができる。電子機器は、複数の表示部を有していてもよい。また、電子機器にカメラ等を設け、静止画または動画を撮影し、記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
　図２１Ａ乃至図２１Ｆに示す電子機器の詳細について、以下説明を行う。
　図２１Ａは、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えばスマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情報端末９１０１は、文字及び画像情報をその複数の面に表示することができる。図２１Ａでは３つのアイコン９０５０を表示した例を示している。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することもできる。情報９０５１の一例として、電子メール、ＳＮＳ、電話などの着信の通知、電子メールまたはＳＮＳなどの題名、送信者名、日時、時刻、バッテリの残量、電波強度などがある。または、情報９０５１が表示されている位置にはアイコン９０５０などを表示してもよい。
　図２１Ｂは、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、携帯情報端末９１０２の上方から観察できる位置に表示された情報９０５３を確認することもできる。使用者は、携帯情報端末９１０２をポケットから取り出すことなく表示を確認し、例えば電話を受けるか否かを判断できる。
　図２１Ｃは、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、例えばスマートウォッチ（登録商標）として用いることができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６により、他の情報端末と相互にデータ伝送を行うこと、及び、充電を行うこともできる。なお、充電動作は無線給電により行ってもよい。
　図２１Ｄ乃至図２１Ｆは、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図２１Ｄは携帯情報端末９２０１を展開した状態、図２１Ｆは折り畳んだ状態、図２１Ｅは図２１Ｄと図２１Ｆの一方から他方に変化する途中の状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。例えば、表示部９００１は、曲率半径０．１ｍｍ以上１５０ｍｍ以下で曲げることができる。
　本実施の形態は、他の実施の形態と適宜組み合わせることができる。
　本実施例では、本発明の一態様のＯＳトランジスタと、ＬＴＰＳを用いたトランジスタの特性を示す。
＜トランジスタ１の作製＞
　トランジスタ１として、ＯＳトランジスタを作製した。
　まず、基板上に厚さ１００ｎｍのタングステン膜をスパッタリング法により形成し、これを加工して、第１の導電層を形成した。次いで、基板上および第１の導電層上に、第１の絶縁層をプラズマＣＶＤ法により形成した。第１の絶縁層は、厚さ１２０ｎｍの窒化シリコン膜と、厚さ１５０ｎｍの酸化窒化シリコン膜の積層構造とした。
　次いで、３５０℃、１０分の熱処理を行った。
　次いで、第１の絶縁層上に、厚さ２５ｎｍの金属酸化物膜を成膜し、これを加工して半導体層を得た。金属酸化物膜の成膜にはスパッタリング法を用い、ターゲットとして、金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１である金属酸化物を用いた。
　次いで、３４０℃、２時間の熱処理を行った。
　次いで、半導体層上に、第２の絶縁層として、プラズマＣＶＤ法により、厚さ１４０ｎｍの酸化窒化シリコン膜を形成した。
　次いで、３４０℃、１時間の熱処理を行った。
　次いで、第２の絶縁層上に、第２の導電層を形成した。第２の導電層は、厚さ５０ｎｍのチタン層と、厚さ２００ｎｍのアルミニウム層と、厚さ５０ｎｍのチタン層の積層構造とした。
　次いで、第２の導電層上に第３の絶縁層を形成し、第３の絶縁層に、半導体層まで達する開口部を設け、該開口部を埋め込むように、ソース電極およびドレイン電極として機能する導電層をそれぞれ、形成した。
　以上の工程により、ガラス基板上に形成されたＯＳトランジスタを得た。
＜トランジスタ２、トランジスタ３の作製＞
　トランジスタ２およびトランジスタ３として、ＬＴＰＳを用いたトランジスタを作製した。ＬＴＰＳの厚さを５０ｎｍとした。また、ゲート絶縁層として酸化窒化シリコンを用い、厚さを１１０ｎｍとした。また、トランジスタはトップゲート型の構造とし、バックゲートを有する構成とした。バックゲート上に厚さ１４０ｎｍの窒化酸化シリコンを設け、窒化酸化シリコン上に厚さ１００ｎｍの酸化窒化シリコンを設け、酸化窒化シリコン上にＬＴＰＳを設ける構成とした。トランジスタ２はｎチャネル型トランジスタ、トランジスタ３はｐチャネル型トランジスタとした。
＜Ｉｄ−Ｖｇ特性＞
　続いて、上記で作製した試料について、トランジスタのＩｄ−Ｖｇ特性を測定した。
　トランジスタのＩｄ−Ｖｇ特性は、ゲート電極に印加する電圧（以下、ゲート電圧（Ｖｇ）ともいう）を−１５Ｖから＋２０Ｖまで０．１Ｖ刻みで印加して測定し（図ではＰｓｃａｎと示す）、その後、＋２０Ｖから−１５Ｖまで０．１Ｖ刻みで測定した（図ではＭｓｃａｎと示す）。また、ソース電極に印加する電圧（以下、ソース電圧（Ｖｓ）ともいう）を０Ｖ（ｃｏｍｍ）とし、ドレイン電極に印加する電圧（以下、ドレイン電圧（Ｖｄ）ともいう）を、０．１Ｖ及び１０Ｖとした。なお、ドレイン電流（Ｉｄ）の測定は、１×１０−３Ａを上限とした。
　ここでは、第２のゲート電極と、第１のゲート電極に同じゲート電圧を与えた場合のＩｄ−Ｖｇ特性を測定した。
　測定は、設計値でチャネル長が１０μｍ、チャネル幅が６μｍのトランジスタを用いた。またＯＳトランジスタについては、設計値でチャネル長が６μｍ、チャネル幅が６μｍのトランジスタも用いた。
　各トランジスタのＩｄ−Ｖｇ特性を、図２２Ａ、図２２Ｂ、図２３Ａおよび図２３Ｂにそれぞれ示す。それぞれのグラフは、横軸にゲート電圧（Ｖｇ）を示し、縦軸にドレイン電流（Ｉｄ）を示している。また、ドレイン電圧が０．１Ｖのときと１０Ｖのときの、２つのＩｄ−Ｖｇ特性を合わせて示している。
　図２２Ａはチャネル長１０μｍ、チャネル幅が６μｍのｎチャネル型のＯＳトランジスタ、図２２Ｂはチャネル長６μｍ、チャネル幅が６μｍのｎチャネル型のＯＳトランジスタ、図２３Ａはチャネル長１０μｍ、チャネル幅が６μｍのｎチャネル型のＬＴＰＳトランジスタ、図２２Ｂはチャネル長１０μｍ、チャネル幅が６μｍのｐチャネル型のＬＴＰＳトランジスタのＩｄ−Ｖｇ特性をそれぞれ示す。
　図２２Ａおよび図２２Ｂに示すように、ＯＳトランジスタを用いた場合にはゲート電圧を正方向に掃引したＩｄ−Ｖｇカーブ（Ｐｓｃａｎ）と、ゲート電圧を負方向に掃引したＩｄ−Ｖｇカーブ（Ｍｓｃａｎ）の差は極めて小さく、ヒステリシスが小さく抑えられることがわかった。
Ｃ１：容量、ＧＬ：配線、ＥＬ１：発光素子、ＮＤ１：ノード、ＮＤ２：ノード、ＮＤ３：ノード、ＰＳ：画素、Ｐｘ：画素、ｔ１：時刻、ｔ２：時刻、ｔ３：時刻、Ｔｒ１：トランジスタ、Ｔｒ２：トランジスタ、Ｔｒ３：トランジスタ、Ｔｒ４：トランジスタ、Ｔｒ５：トランジスタ、Ｔｒ６：トランジスタ、Ｔｒ７：トランジスタ、Ｖａ＿１：電位、Ｖｄ＿１：電位、Ｖｄａｔａ：配線、Ｖｄａｔａ＿１：信号、Ｖｄｄ：配線、Ｖｅｍ１：配線、Ｖｅｍ２：配線、Ｖｉ＿１：電位、Ｖｉｎｉ：配線、Ｖｓｃａｎ１：配線、Ｖｓｃａｎ２：配線、Ｖｓｓ：配線、１０：表示装置、１１：表示部、１２：駆動回路、１２ａ：駆動回路、１２ｂ：駆動回路、１３：駆動回路、３１：シフトレジスタ回路、３２：ラッチ回路、３３：ラッチ回路、３４：レベルシフタ回路、３５：ＤＡＣ回路、３６：アナログバッファ回路、３７：ソースフォロア回路、３８：サンプリング回路、４１：ラッチ回路部、４２：レベルシフタ回路部、４３：Ｄ−Ａ変換部、４４：アナログバッファ回路部、４５：ソースフォロア回路部、４６：デマルチプレクサ回路、５１：画素回路、１０３：絶縁層、１０６：導電層、１０８：半導体層、１０８Ｎ：低抵抗領域、１１０：絶縁層、１１２：導電層、１１７：絶縁層、１１８：絶縁層、１３９：領域、２０１：トランジスタ、２０２：トランジスタ、２０３：接続層、２０４：接続部、２０５：トランジスタ、２０６：導電層、２０８：半導体層、２０８Ｎ：低抵抗領域、２１２：導電層、２１５：絶縁層、２２２ａ：導電層、２２２ｂ：導電層、３００：表示装置、３００Ａ：表示装置、３００Ｂ：表示装置、３００Ｃ：表示装置、３０１：層、３１０：画素、３１０ａ：副画素、３１０Ａ：画素、３１０ｂ：副画素、３１０Ｂ：画素、３１０ｃ：副画素、３１１ａ：導電層、３１１ｂ：導電層、３１１ｃ：導電層、３１２ａ：導電層、３１２ｂ：導電層、３１２ｃ：導電層、３１３ａ：層、３１３ｂ：層、３１３ｃ：層、３１４：層、３１５：共通電極、３１７：遮光層、３１８ａ：犠牲層、３１８ｂ：犠牲層、３１８ｃ：犠牲層、３１９ａ：犠牲層、３１９ｂ：犠牲層、３２０：基板、３２１：絶縁層、３２２：樹脂層、３２３：導電層、３２４：絶縁層、３２５：絶縁層、３２６ａ：導電層、３２６ｂ：導電層、３２６ｃ：導電層、３２７：絶縁層、３２８：層、３３０ａ：発光デバイス、３３０ｂ：発光デバイス、３３０ｃ：発光デバイス、３３１：保護層、３３４：空隙、３４０：接続部、３４２：接着層、３５１：基板、３５２：基板、３６２：表示部、３６４：回路、３６５：配線、３６５ａ：導電層、３６５ｂ：導電層、３６６：導電層、３７２：ＦＰＣ、３７３：ＩＣ、４１１：半導体層、４１１ｉ：チャネル形成領域、４１１ｎ：低抵抗領域、４１２：絶縁層、４１３：導電層、４２１ａ：導電層、４２１ｂ：導電層、７７２：下部電極、７８５：層、７８６：ＥＬ層、７８６ａ：ＥＬ層、７８６ｂ：ＥＬ層、７８８：上部電極、４４１１：発光層、４４１２：発光層、４４１３：発光層、４４２０：層、４４２１：層、４４２２：層、４４３０：層、４４３１：層、４４３２：層、４４４０：電荷発生層、６５００：電子機器、６５０１：筐体、６５０２：表示部、６５０３：電源ボタン、６５０４：ボタン、６５０５：スピーカ、６５０６：マイク、６５０７：カメラ、６５０８：光源、６５１０：保護部材、６５１１：表示パネル、６５１２：光学部材、６５１３：タッチセンサパネル、６５１５：ＦＰＣ、６５１６：ＩＣ、６５１７：プリント基板、６５１８：バッテリ、７０００：表示部、７１００：テレビジョン装置、７１０１：筐体、７１０３：スタンド、７１１１：リモコン操作機、７２００：ノート型パーソナルコンピュータ、７２１１：筐体、７２１２：キーボード、７２１３：ポインティングデバイス、７２１４：外部接続ポート、７３００：デジタルサイネージ、７３０１：筐体、７３０３：スピーカ、７３１１：情報端末機、７４００：デジタルサイネージ、７４０１：柱、７４１１：情報端末機、９０００：筐体、９００１：表示部、９００３：スピーカ、９００５：操作キー、９００６：接続端子、９００７：センサ、９００８：マイクロフォン、９０５０：アイコン、９０５１：情報、９０５２：情報、９０５３：情報、９０５４：情報、９０５５：ヒンジ、９１０１：携帯情報端末、９１０２：携帯情報端末、９２００：携帯情報端末、９２０１：携帯情報端末

Claims (7)

  1. 　第１トランジスタと、第２トランジスタと、第３トランジスタと、発光素子と、を有し、
    　前記発光素子は、前記第１トランジスタのソースおよびドレインの一方と電気的に接続され、
    　前記第１トランジスタのソースおよびドレインの他方は、前記第２トランジスタのソースおよびドレインの一方と電気的に接続され、
    　前記第２トランジスタのゲート電極は、前記第３トランジスタのソースおよびドレインの一方と電気的に接続され、
    　前記第２トランジスタの半導体層は、インジウム、亜鉛および元素Ｍを有し、
    　前記元素Ｍは、ガリウム、アルミニウム、イットリウム、スズ、シリコン、ホウ素、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム、及びコバルトから選ばれた一種または複数種であり、
    　前記第３トランジスタの半導体層は、インジウム、亜鉛および前記元素Ｍを有し、
    　前記第２トランジスタの半導体層は、インジウム、亜鉛および前記元素Ｍの原子数の合計に対する前記インジウムの原子数の割合が３０原子％以上１００原子％以下であり、
    　前記第２トランジスタは、前記発光素子の発光量を制御する機能を有する表示装置。
  2. 　請求項１において、
    　前記第３トランジスタのソースおよびドレインの他方は、前記第２トランジスタのソースおよびドレインの他方と電気的に接続され、
    　前記第２トランジスタの半導体層は、インジウム、亜鉛および前記元素Ｍの原子数の合計に対する前記インジウムの原子数の割合が、前記第３トランジスタの半導体層より高い表示装置。
  3. 　請求項１または請求項２において、
    　前記第３トランジスタの半導体層は、インジウム、亜鉛および前記元素Ｍの原子数の合計に対する前記元素Ｍの原子数の割合が、前記第２トランジスタの半導体層より高い表示装置。
  4. 　請求項３において、
    　前記第３トランジスタの前記半導体層は、含有される金属元素の原子数に対する前記元素Ｍの原子数の割合が２０原子％以上６０原子％以下である表示装置。
  5. 　請求項１乃至請求項４のいずれか一において、
    　第４トランジスタと、第５トランジスタと、第１配線と、容量と、駆動回路と、を有し、
    　前記第４トランジスタのソースおよびドレインの一方は、前記第２トランジスタのソースおよびドレインの一方と電気的に接続され、
    　前記第５トランジスタのソースおよびドレインの一方は、前記第２トランジスタのソースおよびドレインの他方と電気的に接続され、
    　前記第４トランジスタのソースおよびドレインの他方は、前記第１配線と電気的に接続され、
    　前記容量の第１電極は、前記第１トランジスタのソースおよびドレインの一方と電気的に接続され、
    　前記容量の第２電極は、前記第２トランジスタのゲートと電気的に接続され、
    　前記第１配線は、前記駆動回路から出力されるビデオ信号を前記第４トランジスタのソースおよびドレインの他方に与える機能を有する表示装置。
  6. 　請求項５において、
    　前記第２トランジスタ、前記第３トランジスタおよび前記第４トランジスタをオン状態とし、かつ、前記第１トランジスタおよび前記第５トランジスタをオフ状態とすることにより、前記第２トランジスタのゲートに電位を書き込む機能を有し、
    　前記電位が書き込まれた後、前記第３トランジスタおよび前記第４トランジスタをオフ状態とすることにより、書き込まれた前記電位を保持する機能を有する表示装置。
  7. 　請求項５において、
    　前記第２トランジスタ、前記第３トランジスタおよび前記第４トランジスタをオン状態とし、かつ、前記第１トランジスタおよび前記第５トランジスタをオフ状態とすることにより、前記第２トランジスタのゲートに電位を書き込む機能を有し、
    　前記電位が書き込まれた後、前記第３トランジスタおよび前記第４トランジスタをオフ状態とすることにより、書き込まれた前記電位を保持する機能を有し、
    　前記電位が保持された後、前記第１トランジスタ、前記第２トランジスタおよび前記第５トランジスタをオン状態とすることにより、前記発光素子に電流を流し、前記発光素子の発光量を制御する機能を有する表示装置。
PCT/IB2022/053350 2021-04-22 2022-04-11 表示装置 WO2022224074A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202280027137.9A CN117121086A (zh) 2021-04-22 2022-04-11 显示装置
KR1020237036424A KR20230169177A (ko) 2021-04-22 2022-04-11 표시 장치
US18/283,844 US20240169914A1 (en) 2021-04-22 2022-04-11 Display device
JP2023515413A JPWO2022224074A1 (ja) 2021-04-22 2022-04-11

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-072618 2021-04-22
JP2021072618 2021-04-22

Publications (1)

Publication Number Publication Date
WO2022224074A1 true WO2022224074A1 (ja) 2022-10-27

Family

ID=83721999

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2022/053350 WO2022224074A1 (ja) 2021-04-22 2022-04-11 表示装置

Country Status (5)

Country Link
US (1) US20240169914A1 (ja)
JP (1) JPWO2022224074A1 (ja)
KR (1) KR20230169177A (ja)
CN (1) CN117121086A (ja)
WO (1) WO2022224074A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012252329A (ja) * 2011-05-11 2012-12-20 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置およびその駆動方法
US20170092196A1 (en) * 2015-09-29 2017-03-30 Apple Inc. Device and method for improving led driving
JP2018025777A (ja) * 2016-08-03 2018-02-15 株式会社半導体エネルギー研究所 表示装置および電子機器
KR20180079082A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 유기발광 표시패널 및 이를 이용한 유기발광 표시장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG118118A1 (en) 2001-02-22 2006-01-27 Semiconductor Energy Lab Organic light emitting device and display using the same
CN109937443A (zh) 2016-11-10 2019-06-25 株式会社半导体能源研究所 显示装置及显示装置的驱动方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012252329A (ja) * 2011-05-11 2012-12-20 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置およびその駆動方法
US20170092196A1 (en) * 2015-09-29 2017-03-30 Apple Inc. Device and method for improving led driving
JP2018025777A (ja) * 2016-08-03 2018-02-15 株式会社半導体エネルギー研究所 表示装置および電子機器
KR20180079082A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 유기발광 표시패널 및 이를 이용한 유기발광 표시장치

Also Published As

Publication number Publication date
CN117121086A (zh) 2023-11-24
US20240169914A1 (en) 2024-05-23
KR20230169177A (ko) 2023-12-15
JPWO2022224074A1 (ja) 2022-10-27

Similar Documents

Publication Publication Date Title
CN111406280B (zh) 半导体装置、显示装置、电子设备及工作方法
US9349751B2 (en) Semiconductor device
JP7183184B2 (ja) 半導体装置
JP2018014489A (ja) 半導体装置、記憶装置及び表示システム
KR20220066070A (ko) 표시 장치, 표시 모듈, 및 전자 기기
WO2021130581A1 (ja) 表示装置
JP2018060587A (ja) 半導体装置、及び表示システム
US20240057428A1 (en) Method for manufacturing display device, display device, display module, and electronic device
WO2022224074A1 (ja) 表示装置
WO2021165788A1 (ja) 半導体装置
WO2022219449A1 (ja) 半導体装置、及び半導体装置の作製方法
WO2022224091A1 (ja) 表示装置
US20240099068A1 (en) Display device, display module, and electronic device
WO2022189890A1 (ja) 表示装置の作製方法
US20240065026A1 (en) Display device and method for manufacturing display device
US20240057382A1 (en) Display device and electronic device
US20240054955A1 (en) Display device
US20240099069A1 (en) Display device and manufacturing method of display device
WO2021064509A1 (ja) 表示装置
US20240188330A1 (en) Semiconductor device, display apparatus, and driving method of semiconductor device
US20240188378A1 (en) Method for manufacturing display device, display device, display module, and electronic device
US20240130204A1 (en) Display device
US20240144879A1 (en) Semiconductor device, display apparatus, and electronic device
US20240065074A1 (en) Method for manufacturing display device, display device, display module, and electronic device
US20240172491A1 (en) Display device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22791198

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023515413

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 18283844

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20237036424

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22791198

Country of ref document: EP

Kind code of ref document: A1