WO2022215124A1 - 通信システム、受信装置及び通信方法 - Google Patents

通信システム、受信装置及び通信方法 Download PDF

Info

Publication number
WO2022215124A1
WO2022215124A1 PCT/JP2021/014520 JP2021014520W WO2022215124A1 WO 2022215124 A1 WO2022215124 A1 WO 2022215124A1 JP 2021014520 W JP2021014520 W JP 2021014520W WO 2022215124 A1 WO2022215124 A1 WO 2022215124A1
Authority
WO
WIPO (PCT)
Prior art keywords
main signal
signal
delay
sub
paths
Prior art date
Application number
PCT/JP2021/014520
Other languages
English (en)
French (fr)
Inventor
尊広 久保
豪 矢沢
夏樹 安原
慎一 吉原
Original Assignee
日本電信電話株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電信電話株式会社 filed Critical 日本電信電話株式会社
Priority to PCT/JP2021/014520 priority Critical patent/WO2022215124A1/ja
Priority to JP2023512515A priority patent/JPWO2022215124A1/ja
Publication of WO2022215124A1 publication Critical patent/WO2022215124A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/24—Multipath
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0682—Clock or time synchronisation in a network by delay compensation, e.g. by compensation of propagation delay or variations thereof, by ranging
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/28—Flow control; Congestion control in relation to timing considerations
    • H04L47/283—Flow control; Congestion control in relation to timing considerations in response to processing delays, e.g. caused by jitter or round trip time [RTT]

Definitions

  • This embodiment relates to a communication system, a receiving device, and a communication method.
  • communication systems that use redundant paths for frame communication
  • this type of communication system that can be switched without interruption there is also a communication system that enables multiplex communication of the main signal and the sub-signal without assigning an identifier to the main signal.
  • the transmission device creates duplicates of the main signal according to the number of redundant paths. Then, each main signal is provided with a delay amount converted based on the sub-signal.
  • the sub-signal is decoded from the sequence of port numbers to which the main signal arrived first.
  • the main signal that should arrive first may arrive later, depending on the path delay difference between paths. Further, by adding a fixed delay amount that is sufficiently large with respect to the path delay difference between paths, the main signal that should arrive first is prevented from arriving later. On the other hand, the signal interval of the main signal becomes longer. This reduces the transfer rate of the main signal.
  • Embodiments provide a communication system, a receiving device, and a communication method that can improve the transmission rate of main signals while suppressing the arrival of main signals that should arrive first.
  • a communication system is a communication system that performs multiplex communication of a main signal and at least one sub-signal via a plurality of paths between a transmitting device and a receiving device.
  • the transmitting device includes a duplicating unit that duplicates the main signal communicated on the main signal channel and at least one sub-signal that is each communicated on the sub-signal channel. and a transmission control unit for transmitting each replicated main signal to each path based on the delay amount.
  • the receiving device includes a timing correction unit that corrects the reception timing of each main signal received via each path, and a selection unit that selects the main signal to be communicated on the main signal channel according to the corrected reception timing.
  • the timing corrector corrects the reception timing based on delay information calculated based on path delays measured from each path.
  • FIG. 1 is a block diagram showing an example of a schematic configuration of a communication system according to each embodiment.
  • FIG. 2 is a functional block diagram of an example of the uninterruptible device UA in the first embodiment.
  • FIG. 3 is a diagram showing a table as an example of delay information.
  • FIG. 4 is a diagram showing an example of the hardware configuration of the uninterruptible device UA.
  • FIG. 5 is a flow chart showing an example of the transmission processing operation of the hitless device UA.
  • FIG. 6 is a flow chart showing an example of the reception processing operation of the hitless device UA.
  • FIG. 7 is a timing chart showing the operation when the uninterruptible device UA on the transmission side applies a delay based on the delay information.
  • FIG. 1 is a block diagram showing an example of a schematic configuration of a communication system according to each embodiment.
  • FIG. 2 is a functional block diagram of an example of the uninterruptible device UA in the first embodiment.
  • FIG. 3 is a diagram
  • FIG. 8 is a timing chart showing the first operation when the uninterruptible device UA on the receiving side corrects the timing of the main signal MS based on the delay information.
  • FIG. 9 is a timing chart showing the second operation when the uninterruptible device UA on the receiving side corrects the timing of the main signal MS based on the delay information.
  • FIG. 10 is a functional block diagram showing an example of an uninterrupted device UA in the second embodiment.
  • the communication system multiplexes signals between two hitless devices using redundant paths.
  • the number of relay routes is two, that is, the number of redundant routes is one will be described as an example.
  • the number of relay routes should be two or more.
  • FIG. 1 is a block diagram showing an example of a schematic configuration of a communication system according to each embodiment.
  • the communication system 1 includes a first uninterruptible device UA1, a second uninterrupted device UA2, a first relay route RR1, and a second relay route RR2.
  • first uninterruptible device UA1 and the second uninterrupted device UA2 both are collectively referred to as the uninterrupted device UA.
  • first relay route RR1 and the second relay route RR2 both are collectively referred to as a relay route RR.
  • the first uninterruptible device UA1 can operate as a transmitting device in the communication system 1.
  • a first high-speed user terminal HST1 and a first low-speed user terminal LST1 are connected to the first hitless equipment UA1.
  • the first high-speed user terminal HST1 is a terminal that inputs the main signal MS to be transmitted on the main signal channel to the first uninterruptible device UA1.
  • the first low-speed user terminal LST1 is a terminal that inputs the secondary signal SS to be transmitted on the secondary signal channel to the first uninterruptible device UA1.
  • the main signal MS is, for example, a user data frame including a header, payload and FCS (Frame Check Sequence).
  • the sub-signal SS is user data that is a code sequence of 0s and 1s.
  • the second uninterruptible device UA2 can operate as a receiving device in the communication system 1.
  • a second uninterrupted equipment UA2 is connected to a second high-speed user terminal HST2 and a second low-speed user terminal LST2.
  • the second high-speed user terminal HST2 is a terminal to which the main signal MS received by the second hitless equipment UA2 is input.
  • the second low-speed user terminal LST2 is a terminal to which the secondary signal SS received by the second hitless equipment UA2 is input.
  • the first relay route RR1 is one relay route between the first uninterrupted device UA1 and the second uninterrupted device UA2.
  • the second relay route RR2 is another relay route between the first uninterruptible device UA1 and the second uninterrupted device UA2.
  • the first relay route RR1 and the second relay route RR2 may include relay networks.
  • the relay network may be, for example, an Ethernet network.
  • the type of relay network is not limited to a specific type.
  • the first uninterruptible device UA1 assigns a sequence number to the input main signal MS.
  • a sequence number is a number representing the order of each main signal MS.
  • the first uninterruptible device UA1 duplicates the sequence numbered main signal MS in accordance with the number of relay routes RR.
  • the first hitless device UA1 sends out the main signal MS to each relay route RR.
  • the first uninterruptible device UA1 adjusts the transmission timing of the main signal MS for each relay route RR based on the delay amount converted from the input sub-signal SS.
  • the sub-signal SS is converted into a delay amount and the sub-signal SS itself is discarded. Therefore, the signal that flows through the relay route RR is only the main signal MS.
  • the second uninterrupted equipment UA2 selects the main signal MS to be output to the second high-speed user terminal HST2 according to the reception timing of the main signal MS via each relay route RR. For example, the second uninterruptible device UA2 determines the first-arriving main signal MS based on the sequence number assigned to each received main signal MS. Then, the second uninterruptible equipment UA2 deletes the sequence number from the first-arriving main signal MS, and then outputs it to the second high-speed user terminal HST2. Also, the second uninterruptible device UA2 discards the main signal MS arriving later. Further, the second uninterruptible device UA2 decodes the sub-signal SS based on which relay route RR the selected main signal MS has passed through.
  • the second uninterrupted equipment UA2 then outputs the decoded secondary signal SS to the second low-speed user terminal LST2.
  • the second uninterruptible equipment UA2 determines which relay route RR the selected first-arriving main signal MS has passed through, and sends the sequence of the relay route RR through which the first-arriving main signal MS is received to the sub-signal SS. is converted into a code sequence of 0 and 1.
  • the main signal MS arriving first from the first relay route RR1 to the second uninterruptible device UA2 is represented by a hatched rectangle, and from the second relay route RR2 to the second uninterrupted
  • the main signal MS arriving first at the device UA2 is represented by squares with vertical and horizontal grid hatching.
  • the main signal arriving later at the second uninterruptible device UA2 is represented by a white square without hatching. It should be noted that the numbers written in the squares indicating the main signal MS represent the sequence numbers.
  • the first uninterruptible device UA1 can operate as a transmitting device in the communication system 1, and the second uninterrupted device UA2 can operate as a receiving device in the communication system 1.
  • the second uninterruptible device UA2 may operate as a transmitting device in the communication system 1 and the first uninterruptible device UA1 may operate as a receiving device in the communication system 1 .
  • both the first uninterruptible device UA1 and the second uninterrupted device UA2 may have the same configuration and may operate as a transmitting device and a receiving device in the communication system 1 .
  • both the first uninterruptible device UA1 and the second uninterrupted device UA2 have the same configuration.
  • both are collectively referred to as the high speed user terminal HST.
  • the low-speed user terminal LST1 and the second low-speed user terminal LST2 in the specification they are collectively referred to as the low-speed user terminal LST.
  • FIG. 2 is a functional block diagram of an example of the uninterrupted device UA in the first embodiment.
  • solid-line arrows indicate the flow of the main signal MS or the sub-signal SS
  • broken-line arrows indicate the flow of the control signal.
  • the uninterruptible device UA includes a number assignment unit 101, a replication unit 102, a control signal communication unit 103, a joining unit 104, a calculation unit 105, a conversion unit 106, and a transmission control unit 107 as components related to transmission. .
  • the uninterruptible device UA includes a reception control unit 108, a timing correction unit 109, a selection unit 110, a number deletion unit 111, and a notification unit 112. and a decoding unit 113 .
  • the control signal communication unit 103 and the calculation unit 105 are shared by the configuration related to transmission and the configuration related to reception.
  • the control signal communication unit 103 and the calculation unit 105 may be separately provided for the configuration related to transmission and the configuration related to reception.
  • the uninterruptible device UA further includes a first user port UP1 and a second user port UP2, and a first relay port RP1 and a second relay port RP2.
  • the first user port UP1 receives the main signal MS input from the first high speed user terminal HST1 via the first user path UR1, and also receives the second high speed user terminal HST2 via the first user path UR1. This is a port for transmitting the main signal MS output to.
  • the second user port UP2 receives the secondary signal SS input from the first low speed user terminal LST1 via the second user path UR2 and also receives the second low speed user terminal LST2 via the second user path UR2. is a port for transmitting the sub-signal SS that is output to the .
  • the first relay port RP1 is for transmitting the delayed or non-delayed main signal MS to the first relay path RR1 and for receiving the delayed or non-delayed main signal MS from the first relay path RR1. is a port.
  • the second relay port RP2 is for transmitting the delayed or non-delayed main signal MS to the second relay path RR2 and for receiving the delayed or non-delayed main signal MS from the second relay path RR2. is a port.
  • the first user port UP1 and the second user port UP2 are collectively referred to as the user port UP when there is no particular need to distinguish between them.
  • both are collectively referred to as a relay port RP.
  • the number assigning unit 101 assigns a sequence number to the main signal MS received at the first user port UP1. For example, if the main signal MS is a user data frame, the numbering unit 101 adds a sequence number to part of the header or payload. The number assigning unit 101 supplies the sequence number assigned main signal MS to the duplicating unit 102 .
  • the duplicating unit 102 duplicates the sequence numbered main signal MS supplied from the numbering unit 101 according to the number of redundant paths.
  • the uninterruptible device UA has two relay ports corresponding to two paths, that is, one relay port corresponding to one redundant path. Therefore, the duplicating unit 102 duplicates one main signal MS.
  • Duplicating section 102 supplies each main signal MS to joining section 104 .
  • the control signal communication unit 103 When transmitting the main signal MS, the control signal communication unit 103 receives a request from the calculation unit 105 and includes a time stamp representing the transmission time in the control signal CS. supply to Further, when the main signal MS is received, the control signal communication unit 103 includes the time stamp representing the reception time in the control signal CS supplied from the reception control unit 108, and calculates the control signal CS including the time stamp of the reception time. 105.
  • the control signal CS is a signal for measuring path delays in one or more relay paths.
  • the control signal CS may be, for example, a control frame including a header, payload and FCS.
  • the control signal CS is distinguished from the main signal MS by an identifier recorded in the header, for example. Timestamps may be recorded in the header or payload. Also, when path delays in two or more relay paths are measured, two or more control signals CS may be supplied to the merging section 104 .
  • the merging section 104 merges the main signal MS supplied from the duplicating section 102 and the control signal CS supplied from the control signal communication section 103 so as to match the transmission timing. Then, the junction section 104 supplies the main signal MS and the control signal CS to the transmission control section 107 .
  • the merging method in merging section 104 is not limited to a specific method. As an example of the merging method, a method of performing priority control according to the priority set in each queue for storing each main signal MS and control signal CS can be considered.
  • the calculation unit 105 calculates delay information for each relay route RR based on the route delay. Then, the calculator 105 supplies the delay information for each relay route RR to the converter 106 and the timing corrector 109 .
  • the delay information is information representing the distribution of route delays on the relay route RR.
  • FIG. 3 is a diagram showing a table as an example of delay information.
  • the delay information includes, for example, route identifier information.
  • a route identifier is an identifier uniquely assigned to each relay route RR.
  • the route identifier of the first relay route RR1 is 1, and the route identifier of the second relay route RR2 is 2.
  • Information on maximum route delay, average route delay, and dispersion is associated with each route identifier.
  • the maximum path delay is the maximum value of path delays measured for each relay path RR.
  • the average route delay is the average value of route delays measured for each relay route RR.
  • the variance is the variance of the average route delay calculated for each relay route RR. Variance represents the jitter in the relay path RR.
  • the maximum path delay value in the first relay path RR1 is T_DelayMax1
  • the average path delay value is T_DelayAverage1
  • the variance value is T_DelayVariance1
  • the maximum path delay value on the second relay path RR2 is T_DelayMax2
  • the average path delay value is T_DelayAverage2
  • the variance value is T_DelayVariance2 .
  • the delay information may further include information other than maximum path delay, average path delay, variance, such as median value.
  • the route delay in each relay route RR is, for example, received by the second uninterruptible device UA2 via each relay route RR after the control signal CS is transmitted from the first uninterrupted device UA. is the time it takes to As an example, the route delay is determined by the time stamp of the transmission time included in the control signal CS by the control signal communication unit 103 when the control signal CS is transmitted to each relay route RR, and the control signal from each relay route RR. It can be measured from the time difference from the time stamp of the reception time included in the control signal CS by the control signal communication unit 103 when the CS is received.
  • both the transmission time and the reception time of the control signal CS can be obtained because the second uninterruptible device UA1 operates as a transmitter. disconnecting device UA2.
  • the second uninterruptible device UA2 may use the calculated delay information by itself. In this case, the calculator 105 of the second uninterruptible device UA2 supplies the calculated delay information to the timing corrector 109 . Also, the second uninterruptible device UA2 may notify the first uninterrupted device UA1 of the delay information. For example, the second uninterruptible device UA2 may notify by transmitting a control signal CS including delay information or time stamps of both transmission time and reception time.
  • the delay information or the transmission time and reception time of the control signal CS may be included in an ACK or the like transmitted from the second uninterruptible device UA2 to the first uninterrupted device UA1 for reception confirmation.
  • the first uninterruptible device UA1 and the second uninterrupted device UA2 respectively operate as a transmitting device and a receiving device
  • the first uninterrupted device UA1 and the second uninterrupted device UA2 respectively receive
  • Delay information can be calculated from the control signal CS. Therefore, in this case, such notification of delay information may or may not be performed.
  • the table shown in FIG. 3 can be updated each time the route delay is measured on each relay route RR.
  • the delay information is calculated to obtain the amount of delay given to each relay route RR, which will be described later, or the retention time of the main signal MS. Therefore, the delay information may be a function of the delay information and the amount of delay given to each relay route RR.
  • the conversion unit 106 converts the sub-signal SS received at the second user port UP2 into a delay amount. Then, conversion section 106 supplies the delay amount to transmission control section 107 . For example, if the sub-signal SS is user data that is a code sequence of 0 and 1, the conversion unit 106 transmits from the first relay port RP1 according to the bit values 0 and 1 included in the sub-signal SS. The amount of delay to be added to the main signal MS transmitted from the second relay port RP2 is determined. The amount of delay at this time is determined according to the delay information.
  • the transmission control unit 107 sends out the two sequence numbered main signals MS supplied from the duplication unit 102 to the relay port RP. At this time, the transmission control section 107 controls the transmission timing of each main signal MS based on the delay amount supplied from the conversion section 106 .
  • the reception control unit 108 separates the main signal MS and the control signal CS received at the relay port RP. Then, the reception control section 108 supplies the main signal MS to the timing correction section 109 and the control signal CS to the control signal communication section 103 .
  • a method of separating the main signal MS and the control signal CS a method of separating the main signal MS and the control signal CS based on the identification information added to the respective headers is conceivable.
  • the timing correction unit 109 corrects the timing by causing the main signal MS supplied from the reception control unit 108 to stay according to the delay information. Then, the timing correction section 109 supplies the main signal MS retained according to the delay information to the selection section 110 .
  • the selection unit 110 determines whether the main signal MS supplied from the timing correction unit 109 is the first-arriving main signal MS or the last-arriving main signal MS. This determination can be made by referring to the sequence number assigned to the main signal MS. That is, when the main signal MS with the same sequence number is not supplied, the main signal MS is the first-arriving main signal, and when the main signal MS with the same sequence number is already supplied, the main signal MS is the last-arriving main signal. is the main signal of When the selection unit 110 determines that the supplied main signal MS is the first-arrival main signal MS, the selection unit 110 supplies the main signal MS to the number deletion unit 111 .
  • the selector 110 determines that the supplied main signal MS is the later-arriving main signal MS, the selector 110 discards the main signal MS. In addition, the selector 110 supplies the relay port RP that received the first-arrival main signal MS, that is, first-arrival route information indicating the relay route RR to the notification unit 112 .
  • the number deletion unit 111 deletes the sequence number given to the main signal MS supplied from the selection unit 110 . Then, the number deletion unit 111 transmits the main signal MS from which the sequence number has been deleted to the first user port UP1. As a result, the main signal MS is transmitted to the high-speed user terminal HST on the receiving side via the first user path UR1.
  • the notification unit 112 Based on the first-arrival route information supplied from the selector 110, the notification unit 112 determines through which relay route RR the first-arrival main signal MS was received. Then, the notification unit 112 notifies the decoding unit 113 of the determination result.
  • the decoding unit 113 decodes the sub-signal SS transmitted through the sub-signal channel based on the determination result notified from the notification unit 112 . For example, the decoding unit 113 gives 1 to the bit of the sub-signal SS when the first-arriving main signal MS has passed through the first relay route RR1, and gives the bit of the sub-signal SS to 1 when it has passed through the second relay route RR2. Give 0 to the SS bit. In this manner, the decoding unit 113 decodes the sub-signal SS from the sequence of the relay route RR that has received the first-arriving main signal MS. After decoding the sub-signal SS, the decoding unit 113 sends the sub-signal SS to the second user port UP2. As a result, the secondary signal SS is transmitted to the low-speed user terminal LST on the receiving side via the second user path UR2.
  • FIG. 4 is a diagram showing an example of the hardware configuration of the uninterrupted device UA.
  • the uninterruptible device UA can be configured by a computer as shown in FIG.
  • the uninterruptible device UA has a hardware processor 11 such as a CPU (Central Processing Unit).
  • Program memory 12 data memory 13 , input/output interface 14 , and communication interface 15 are connected to processor 11 via bus 16 .
  • the program memory 12 is a non-temporary tangible computer-readable storage medium, for example, a non-volatile memory such as a HDD (Hard Disk Drive) or SSD (Solid State Drive) that can be written and read at any time, and a non-volatile memory such as a ROM. and sexual memory.
  • the program memory 12 stores programs necessary for the processor 11 to execute various processes according to each embodiment. That is, by executing this program, the processor 11 executes the number assignment unit 101, the replication unit 102, the control signal communication unit 103, the joining unit 104, the calculation unit 105, the conversion unit 106, and the transmission control unit 107 shown in FIG.
  • the processor 11 may be replaced with an ASIC (Application Specific Integrated Circuit), an FPGA (Field-programmable Gate Array), or the like instead of a CPU. Also, the number of processors 11 is not necessarily single, and may be two or more.
  • ASIC Application Specific Integrated Circuit
  • FPGA Field-programmable Gate Array
  • the data memory 13 includes volatile memory such as RAM (Random Access Memory) as a tangible computer-readable storage medium.
  • RAM Random Access Memory
  • the data memory 13 stores various data acquired and generated in the process of performing various processes. That is, in the data memory 13, an area for appropriately storing various data is secured in the process of performing various processes.
  • the input/output interface 14 corresponds to the first user port UP1 and the second user port UP2 shown in FIG.
  • the input/output interface 14 can be connected to a high speed user terminal HST and a low speed user terminal LST via a first user path UR1 and a second user path UR2.
  • the communication interface 15 corresponds to the first relay port RP1 and the second relay port RP2 shown in FIG.
  • the communication interface 15 can be connected to the communication interface 15 of another hitless device UA via the first relay route RR1 and the second relay route RR2.
  • the communication interface 15 may include not only a port but also a communication module corresponding to the communication medium, communication method, and communication protocol of the relay route RR.
  • main signal MS is a user data frame and the sub-signal SS is user data.
  • sub-signal SS is user data.
  • the combination of main signal MS and sub-signal SS is not limited to this.
  • the processor 11 executes the program stored in the program memory 12 to operate each element shown in FIG. obtain.
  • FIG. 5 is a flow chart showing an example of the transmission processing operation of the hitless device UA.
  • illustration of the process of assigning sequence numbers to the main signal MS and duplicating the main signal MS is omitted.
  • one frame of a series of user data frames, which is the main signal MS is input to the first user port UP1, and one bit of the series of user data, which is the subsignal SS, is input to the second user port UP2.
  • the processor 11 of the uninterruptible device UA on the transmitting side has calculated delay information for each relay route RR, or has calculated the delay information for each relay route RR. is notified from the uninterruptible device UA.
  • step S101 the processor 11 converts the sub-signal SS, which is information to be transmitted on the sub-signal channel, into a delay amount. For example, when the bit value of the sub-signal SS is 1, the processor 11 sets the delay amount to 0 for the main signal MS transmitted from the first relay port RP1 to the first relay route RR1. Also, the processor 11 sets T DelayModulation as the amount of delay with respect to the main signal MS transmitted from the second relay port RP2 to the second relay path RR2. Also, when the value of the bit of the sub-signal SS is 0, the processor 11 sets the delay amount for the main signal MS sent from the first relay port RP1 to the first relay path RR1 to T DelayModulation .
  • the processor 11 also sets the delay amount to 0 for the main signal MS sent from the second relay port RP2 to the second relay route RR2.
  • the delay amount T DelayModulation is a value larger than the average path delay difference calculated based on the measured path delays.
  • the delay amount T DelayModulation is determined so as to satisfy the following condition (equation 1).
  • T route#1 in (Equation 1) is the average route delay on the first relay route RR1
  • T route#2 is the average route delay on the second relay route RR2.
  • a further upper limit may be provided for the delay amount T DelayModulation in (Equation 1).
  • This upper bound can be, for example, the smallest value that satisfies the desired bit error rate. For example, in a signal of "0" and "1" such as amplitude modulation, since the relative voltage difference between the two values is sufficiently large, bit inversion does not occur even if the voltage fluctuates to some extent. "Sufficiently” here means whether the bit error satisfies the desired value. Considering this in terms of the embodiment, it means that the delay amount T DelayModulation that suppresses the inversion of the arrival order, which is a bit error, to a desired rate is sufficient.
  • the upper limit of the delay amount T DelayModulation may be determined based on such considerations.
  • the delay amount T DelayModulation may be determined by considering jitter in addition to the average path delay difference.
  • the delay amount T DelayModulation is determined so as to satisfy the following condition (Formula 2).
  • T Jitter is the jitter in the relay route RR to which delay is added.
  • the amount of delay T DelayModulation when there are three or more relay ports RP is the average path delay of the relay path through which the main signal MS to be delayed is transmitted and the average path delay calculated for the other relay paths. is a large value compared to the absolute value of the difference from the maximum value of
  • the delay given to the main signal MS in step S101 is equal to the average path delay difference. It does not have to be based on In this case, the delay amount T DelayModulation may be a fixed amount greater than zero. The delay amount T DelayModulation may further take jitter into consideration.
  • step S102 the processor 11 compares the bit value of the input sub-signal SS, which is information to be transmitted on the sub-signal channel, with the bit value of the immediately preceding sub-signal SS, and 0 and 1 are inverted. determine whether or not there is
  • the values of the bits of the immediately previous sub-signal SS may be stored in the data memory 13 .
  • the processor 11 updates the bit values stored in the data memory 13 with the current bit values of the sub-signal SS when shifting from the process of step S102 to the next process.
  • step S103 the processor 11 selects the main signal MS to be transmitted via one relay route RR of the main signal MS transmitted on the main signal channel. , delay of delay amount T DelayModulation .
  • the processor 11 does not delay the main signal MS transmitted via the other relay route RR. Which main signal MS is to be delayed depends on the determination result in step S101. For example, when the bit value of the secondary signal SS is 0, the processor 11 adds a delay amount T DelayModulation to the primary signal MS transmitted via the second relay route RR2. Further, when the bit value of the secondary signal SS is 1, the processor 11 adds a delay amount T DelayModulation to the primary signal MS transmitted via the first relay route RR1.
  • the processor 11 sends the main signal MS and the control signal CS to the two relay ports RP. Specifically, the processor 11 sends out the main signal MS to which no delay is added together with the control signal CS. Then, after the delay amount T DelayModulation has passed, the processor 11 sends the delayed main signal MS together with the control signal CS to the corresponding relay port RP. As a result, the main signal MS is transmitted from each relay port RP to the uninterruptible device UA on the receiving side via the corresponding relay route RR. After that, the processor 11 finishes the transmission processing operation shown in this flow chart, and prepares for input of the next main signal MS and sub-signal SS.
  • step S105 the processor 11 causes the sequence number of the delayed main signal MS transmitted to the relay port RP to be the sequence number of the other relay port RP. time adjustment until it matches the sequence number of the non-delayed main signal MS sent to . Specifically, the processor 11 waits for the waiting time before processing.
  • the waiting time for time adjustment may be the same time as the delay amount T DelayModulation , for example.
  • the standby time may be determined in consideration of the occurrence of delays in data processing and data transmission inside the uninterruptible device UA. If the waiting time has elapsed, processor 11 advances the process to step S103. Thereafter, processing is executed in the same manner as when the bit value is not inverted.
  • FIG. 6 is a flow chart showing an example of the reception processing operation of the hitless device UA. It is assumed that the processor 11 has calculated delay information on each relay route RR prior to the processing of FIG. Note that the delay information does not necessarily have to be calculated during the transmission processing operation and the reception processing operation of the uninterruptible device UA. That is, the delay information is calculated at off-line timing other than during the transmission processing operation and the reception processing operation of the uninterruptible device UA, and the delay information calculated at the off-line timing is used for transmission by the uninterrupted device UA. It may be utilized during processing operations and during receive processing operations.
  • step S111 when the main signal MS and the control signal CS are received at any relay port RP, the processor 11 acquires the main signal MS and the control signal CS from that relay port RP. The processor 11 then separates the main signal MS and the control signal CS.
  • step S112 the processor 11 corrects the timing of the main signal MS according to the delay information. Specifically, if the average path delay calculated for the relay path RR corresponding to the relay port RP on which the main signal MS was received is smaller than the maximum average path delay, the processor 11 calculates the average path delay difference The input main signal MS is held for a period of time . Jitter may also be considered in the average path delay difference. The retention of the main signal MS is performed, for example, by storing the user data frame, which is the main signal MS, in the data memory 13 for the time of the average path delay difference. After dwelling the main signal MS, the processor 11 advances the process to step S113.
  • the processor 11 outputs the input main signal MS if the average path delay calculated for the relay port RP and the corresponding relay path RR on which the main signal MS is received is not less than the maximum average path delay. The process proceeds to step S113 without making it stay.
  • step S112 may be omitted.
  • the processor 11 measures the path delay in the corresponding relay path RR based on the transmission time and reception time of the control signal CS separated from the main signal MS. The processor 11 then calculates delay information from the measured path delays. The delay information calculated in step S113 is used in the next process of step S112. In addition, the processor 11 may send the control signal CS to the uninterruptible device UA on the transmission side as necessary, or may notify the delay information.
  • step S114 the processor 11 determines whether the sequence number given to the acquired main signal MS is greater than the already acquired sequence number. It should be noted that the acquired sequence numbers to be compared are stored in the data memory 13 .
  • step S115 the processor 11 performs the sequence from the acquired main signal MS. Delete number.
  • the processor 11 stores the deleted sequence number in the data memory 13 so as to use it as the sequence number to be compared in the next step S114.
  • the processor 11 sends the main signal MS with the sequence number deleted to the first user port UP1.
  • the main signal MS is transmitted from the first user port UP1 to the second high-speed user terminal HST2 on the receiving side via the first user route UR1.
  • step S117 the processor 11 determines whether the relay port RP that received the main signal MS is the first relay port RP1 or the second relay port RP2, and determines whether the relay route RR through which the main signal MS has been transmitted. judge.
  • step S118 the processor 11 decodes the sub-signal SS by allocating 1 to the first relay route RR1 and 0 to the second relay route RR2 based on the determined series of relay routes RR.
  • the processor 11 sends the secondary signal SS to the second user port UP2.
  • the sub-signal SS is transmitted from the second user port UP2 to the second low-speed user terminal LST2 on the receiving side via the second user path UR2.
  • the processor 11 ends the reception processing operation shown in this flow chart and prepares for reception of the next main signal MS.
  • step S120 the processor 11 Discard the main signal MS. In other words, if the newly acquired main signal MS is the later-arriving main signal MS, this main signal is discarded. After that, the processor 11 ends the reception processing operation shown in this flow chart and prepares for reception of the next main signal MS.
  • FIG. 7 is a timing chart showing the operation when the uninterruptible device UA on the transmission side applies a delay based on the delay information.
  • FIG. 7 shows, from the top, the bit values of the transmitted sub-signal SS, the transmitted main signal MS, the received main signal MS via the first relay path RR1, and the second relay path RR2. The timings of the received main signal MS, the first arriving main signal MS, and the decoded sub-signal SS are shown.
  • the upper sequence in the transmitted main signal MS indicates the timing of the main signal MS sent to the first relay port RP1, and the lower sequence indicates the timing of the main signal MS sent to the second relay port RP2. showing.
  • the sub-signal SS in FIG. 7 has a sequence of 1010101.
  • the first relay route RR1 is a short route with a small average route delay
  • the second relay route RR2 is a long route with a large average route delay.
  • the main signal MS is transmitted via the second relay route RR2
  • the bit value of the sub-signal SS is 1, the main signal MS is transmitted through the first relay route RR2.
  • the data is transmitted via the relay route RR1.
  • the sub-signal SS When the bit value of the sub-signal SS input to the first uninterruptible device UA1 on the transmitting side is 0, the sub-signal SS is correctly decoded in the second uninterrupted device UA2 on the receiving side. , the main signal MS passing through the second relay route RR2, which is a long route, needs to arrive at the second uninterruptible device UA2 first.
  • the main signal MS with the sequence number 2 is transmitted via the second relay route RR2.
  • a delay amount T DelayModulation based on the average path delay difference between the first relay path RR1 and the second relay path RR2 is added to the main signal MS transmitted via the first relay path RR1 with respect to the signal MS. be done.
  • the main signal MS transmitted via the second relay route RR2 is different from the main signal MS transmitted via the first relay route RR1.
  • timing correction of the main signal MS by the second uninterruptible device UA2 is unnecessary.
  • the main signal MS via the first relay route RR1 which is a short route, should arrive at the second uninterruptible device UA2 first. Therefore, when the bit value of the sub-signal SS is 1, for example, the main signal MS assigned the sequence number 1 also has the second The main signal MS transmitted via the relay route RR2 is given a delay amount T DelayModulation based on the average route delay difference between the first relay route RR1 and the second relay route RR2.
  • FIG. 8 is a timing chart showing the first operation when the uninterruptible device UA on the receiving side corrects the timing of the main signal MS based on the delay information.
  • FIG. 8 shows, from the top, the bit values of the transmitted secondary signal SS, the transmitted main signal MS, the main signal MS received via the first relay path RR1 and subjected to timing correction, the second relay The timings of the main signal MS received via path RR2, the first arriving main signal MS, and the decoded sub-signal SS are shown.
  • the upper sequence in the transmitted main signal MS indicates the timing of the main signal MS sent to the first relay port RP1, and the lower sequence indicates the timing of the main signal MS sent to the second relay port RP2. showing.
  • the sub-signal SS in FIG. 8 has a sequence of 1111111.
  • the first relay route RR1 is a short route with a small average route delay
  • the second relay route RR2 is a long route with a large average route delay.
  • the main signal MS is transmitted via the second relay route RR2
  • the bit value of the sub-signal SS is 1, the main signal MS is transmitted through the first relay route RR2.
  • the data is transmitted via the relay route RR1.
  • the uninterruptible device UA on the transmission side uses the second relay route
  • the main signal MS transmitted via RR2 is given a delay of a fixed delay amount T DelayModulation that is not based on the average path delay difference between the first relay path RR1 and the second relay path RR2. Since the first relay route RR1 is a short route and the second relay route RR2 is a long route, the main signal MS transmitted via the first relay route RR1 normally passes through the second relay route RR2. , the main signal MS transmitted at the same time.
  • the main signal MS received via the first relay path RR1 which is a short path, is held for a period of time based on the average path delay difference. Decoding to the sub-signal SS is then performed. As a result, the sub-signal SS is correctly decoded.
  • FIG. 9 is a timing chart showing the second operation when the uninterruptible device UA on the receiving side corrects the timing of the main signal MS based on the delay information.
  • FIG. 9 also shows, from the top, the bit values of the transmitted sub-signal SS, the transmitted main signal MS, the main signal MS received via the first relay path RR1 and subjected to timing correction, the second relay The timings of the main signal MS received via path RR2, the first arriving main signal MS, and the decoded sub-signal SS are shown.
  • the upper sequence in the transmitted main signal MS indicates the timing of the main signal MS sent to the first relay port RP1, and the lower sequence indicates the timing of the main signal MS sent to the second relay port RP2. showing.
  • the sub-signal SS in FIG. 9 has a sequence of 1010101.
  • the first relay route RR1 is a short route with a small average route delay
  • the second relay route RR2 is a long route with a large average route delay.
  • the main signal MS is transmitted via the second relay route RR2
  • the bit value of the sub-signal SS is 1, the main signal MS is transmitted through the first relay route RR2.
  • the data is transmitted via the relay route RR1.
  • the uninterrupted device UA on the transmission side distinguishes between the main signal MS transmitted via the first relay route RR1 and the main signal MS transmitted via the second relay route RR2. Therefore, the main signal MS transmitted via the second relay route RR2 has a fixed delay amount T DelayModulation that is not based on the average route delay difference between the first relay route RR1 and the second relay route RR2. Granted. Since the first relay route RR1 is a short route and the second relay route RR2 is a long route, the main signal MS transmitted via the first relay route RR1 normally passes through the second relay route RR2. , the main signal MS transmitted at the same time. Therefore, if the bit value of the sub-signal SS is 0, the sub-signal SS cannot be correctly decoded by the uninterruptible device UA on the receiving side.
  • the main signal MS received via the first relay path RR1 which is a short path, is held for a period of time based on the average path delay difference.
  • the sub-signal SS is correctly decoded.
  • the uninterruptible device UA on the receiving side in a communication system that performs multiplex communication of main signals and sub-signals using a plurality of relay routes RR including redundant routes, the uninterruptible device UA on the receiving side , the reception timing is corrected based on the delay information on the relay route RR for each of the received main signals MS.
  • the decoding of the sub-signal SS in the uninterrupted device UA on the receiving side can be performed without any interruption on the transmitting side.
  • the main signal MS previously transmitted by the momentary interruption device UA is used.
  • the sub-signal SS is correctly decoded in the uninterruptible device UA on the receiving side. Also, the time during which the main signal MS stays is determined from the delay information calculated based on the measured path delay difference. Since the main signal MS is retained according to the delay information, the main signal MS is not unnecessarily retained in the uninterruptible device UA on the receiving side. As a result, the transfer rate of the main signal MS is improved.
  • the uninterruptible device UA on the transmitting side in a communication system in which multiplex communication of main signals and sub-signals is performed using a plurality of relay routes RR including redundant routes, the uninterruptible device UA on the transmitting side generates sub-signals SS , a delay greater than the average path delay difference on the relay path RR on which each replicated main signal MS is transmitted is given to each of the replicated main signals MS, based on the value of the bits in .
  • the sub-signal SS is correctly decoded in the uninterruptible device UA on the receiving side.
  • the amount of delay to be given to the main signal MS is determined based on the average path delay difference calculated from the actually measured path delays. By adding a delay corresponding to the average path delay difference to the main signal MS, it is possible to prevent the interval between the main signals MS from becoming longer than necessary due to excessive delay. As a result, the transfer rate of the main signal MS is improved.
  • the path delay that can vary with time is measured, and based on the delay information calculated from the measured path delay, the transmitted main signal MS or the received processing is performed on the main signal MS. Therefore, the sub-signal SS is correctly decoded in the uninterruptible device UA on the receiving side without being affected by the path delay difference. Also, the transfer rate of the main signal MS is improved.
  • the main signal MS in the uninterruptible device UA on the transmitting side when a delay is given to the main signal MS in the uninterruptible device UA on the transmitting side, the main signal MS does not need to be retained in the uninterrupted device UA on the receiving side. It is said that Further, when the main signal MS is held in the uninterruptible device UA on the receiving side, the uninterrupted device UA on the transmitting side does not need to delay the main signal MS. On the other hand, both delaying of the main signal MS in the uninterruptible device UA on the transmitting side and retention of the main signal MS in the uninterrupted device UA on the receiving side may be performed.
  • the communication system 1 can be used for reasons such as the buffer resource being used by another process to add a delay between the main signal MS that should arrive first and the main signal MS that should arrive later. Therefore, it is possible to cope with the case where the necessary delay cannot be provided only by the delay provided by the uninterruptible device UA on the transmitting side or by the retention of the main signal MS by the uninterrupted device UA on the receiving side.
  • FIG. 10 is a functional block diagram of an example of an uninterrupted device UA in the second embodiment.
  • elements corresponding to those in FIG. 2 are assigned the same reference numerals as in FIG. Descriptions of elements having the same reference numerals as in FIG. 2 are omitted or simplified. Differences from the first embodiment will be mainly described below.
  • the uninterruptible device UA includes a number assignment unit 101, a replication unit 102, a control signal communication unit 103, a joining unit 104, a calculation unit 105, a conversion unit 106, and a transmission control unit 107 as components related to transmission. .
  • the uninterruptible device UA includes a reception control unit 108, a timing correction unit 109a, a selection unit 110, a number deletion unit 111, a notification unit 112, in addition to the control signal communication unit 103 and the calculation unit 105, as components related to reception. and a decoding unit 113 .
  • the hitless device UA includes a first user port UP1, a second user port UP2, a first relay port RP1 and a second relay port RP2.
  • the timing correction unit 109 is replaced with a timing correction unit 109a, and instead of the information being supplied from the selection unit 110 to the notification unit 112, the information is supplied from the timing correction unit 109a to the notification unit 112. It differs from FIG. Elements other than the timing correction unit 109a, the selection unit 110, and the notification unit 112 operate in the same manner as in the first embodiment. Therefore, description is omitted.
  • the order of the main signals MS is managed in the uninterruptible device UA on the receiving side. Therefore, the conversion unit 106 of the hitless device UA on the transmission side may convert the sub-signal SS into a fixed delay amount.
  • the timing correction unit 109a records the reception time of the main signal MS received at the user port UP via each relay route RR as reception timing information. On the other hand, the timing correction unit 109a supplies the main signal MS to the selection unit 110 without delaying it based on the delay information. Also, the timing correction unit 109a corrects the reception time of the main signal MS based on the delay information. For example, the timing correction unit 109a determines the main signal MS based on the average path delay difference between the average path delay calculated for the relay port RP and the relay path RR corresponding to the main signal MS received and the maximum average path delay. Correct the reception time.
  • the timing correction unit 109a adds the average path delay difference between the average path delay calculated for the relay path RR and the maximum average path delay to the reception time of the main signal MS. Jitter may be taken into account in the average path delay difference. Then, the timing correction unit 109a determines the first-arriving main signal MS based on the corrected reception time of the main signal MS for each relay route RR. Then, the timing correction unit 109a supplies the notification unit 112 with first-arrival route information indicating the relay port RP that received the first-arrival main signal MS.
  • the selection unit 110 determines whether the main signal MS supplied from the timing correction unit 109a is the first-arriving main signal MS or the last-arriving main signal MS. This determination can be made by referring to the sequence number assigned to the main signal MS. When the selection unit 110 determines that the supplied main signal MS is the first-arrival main signal MS, the selection unit 110 supplies the main signal MS to the number deletion unit 111 . When the selector 110 determines that the supplied main signal MS is the later-arriving main signal MS, the selector 110 discards the main signal MS.
  • the notification unit 112 determines through which relay route RR the first-arrival main signal MS is received, based on the first-arrival route information supplied from the timing correction unit 109a. Then, the notification unit 112 notifies the decoding unit 113 of the determination result.
  • the timing correction processing of step S112 in the processing of FIG. can be performed by replacing with a process of determining the first-arriving main signal MS based on the received time.
  • the uninterruptible device UA on the receiving side In a communication system that performs multiplex communication of main signals and sub-signals using a plurality of relay routes RR including redundant routes, the uninterruptible device UA on the receiving side: The reception time of the received main signal MS is corrected, and the first arrival main signal MS is determined according to the corrected reception time.
  • the decoding of the sub-signal SS in the uninterrupted device UA on the receiving side can be performed without any interruption on the transmitting side.
  • the main signal MS previously transmitted by the momentary interruption device UA is used.
  • the sub-signal SS is correctly decoded in the uninterruptible device UA on the receiving side.
  • the second embodiment does not require retention of the received main signal MS.
  • the order of the main signals MS received by the uninterruptible device UA on the receiving side is managed based on the difference in average path delay as delay information. However, it need not necessarily be based on the difference in mean path delays.
  • the order of the main signals MS may be managed based on the difference of the maximum value, the median value, or the like of path delays within a certain period of time instead of the difference of the average values.
  • the sub-signal channel is for low-speed communication, but the sub-signal channel is not limited to low-speed communication.
  • the method described in each embodiment can be executed by a computer (computer) as a program (software means), such as a magnetic disk (floppy (registered trademark) disk, hard disk, etc.), an optical disk (CD-ROM, DVD, MO etc.), a recording medium such as a semiconductor memory (ROM, RAM, flash memory, etc.), or can be transmitted and distributed via a communication medium.
  • the programs stored on the medium also include a setting program for configuring software means (including not only execution programs but also tables and data structures) to be executed by the computer.
  • a computer that realizes this apparatus reads a program recorded on a recording medium, and in some cases, builds software means by a setting program, and executes the above-described processes by controlling the operation by this software means.
  • the term "recording medium” as used in the specification includes not only those for distribution, but also storage media such as magnetic disks and semiconductor memories provided inside computers or devices connected via a network.
  • the present invention is not limited to the above embodiments, and can be modified in various ways without departing from the gist of the invention at the implementation stage.
  • each embodiment may be implemented in combination as much as possible, and in that case, the combined effect can be obtained.
  • the above-described embodiments include inventions at various stages, and various inventions can be extracted by appropriately combining a plurality of disclosed constituent elements.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

通信システムは、送信装置と受信装置との間の複数の経路を経由して主信号と副信号の多重通信を行う通信システムである。送信装置は、経路の数に応じて、主信号チャネルで通信される主信号を複製する複製部と、副信号チャネルで通信される副信号を遅延量に変換する変換部と、遅延量に基づいて、それぞれの経路に主信号を送信する送信制御部とを備える。受信装置は、それぞれの経路を経由して受信された主信号の受信タイミングを補正するタイミング補正部と、補正された受信タイミングに従って、主信号チャネルで通信される主信号を選択する選択部と、選択された主信号が何れの経路を経由して受信されたのかに基づいて、副信号チャネルで通信される副信号を復号する復号部とを備える。タイミング補正部は、遅延情報に基づいて受信タイミングを補正する。

Description

通信システム、受信装置及び通信方法
　本実施形態は、通信システム、受信装置及び通信方法に関する。
　冗長経路を用いてフレーム通信をする通信システムにおいて、無瞬断で切り替えができる通信システムがある。この種の無瞬断で切り替えができる通信システムにおいて、主信号に識別子を付与せずに、主信号と副信号とを多重通信できるようにした通信システムもある。この通信システムでは、送信装置において、冗長経路の経路数に応じて主信号の複製が作成される。そして、それぞれの主信号に、副信号に基づいて変換された遅延量の遅延が付与される。受信装置では、主信号が先着したポートの番号の系列から副信号が復号される。
　主信号に付与される遅延の遅延量が固定量であると、経路間の経路遅延差によっては、先着するべき主信号が後着することがある。また、経路間の経路遅延差に対して十分に大きい固定の遅延量の遅延が付与されることで、先着するべき主信号が後着することは抑制される。その反面、主信号の信号間隔が長くなる。これにより、主信号の転送レートが低下する。
　実施形態は、先着するべき主信号が後着することを抑制しつつ、主信号の伝送レートを向上できる通信システム、受信装置及び通信方法が提供される。
　一態様に係る通信システムは、送信装置と受信装置との間の複数の経路を経由して主信号と少なくとも１つの副信号の多重通信を行う通信システムである。送信装置は、経路の数に応じて、主信号チャネルで通信される主信号を複製する複製部と、それぞれが副信号チャネルで通信される少なくとも１つの副信号を、それぞれの複製された主信号に付与される遅延の量である遅延量に変換する変換部と、遅延量に基づいて、それぞれの経路にそれぞれの複製された主信号を送信する送信制御部とを備える。受信装置は、それぞれの経路を経由して受信されたそれぞれの主信号の受信タイミングを補正するタイミング補正部と、補正された受信タイミングに従って、主信号チャネルで通信される主信号を選択する選択部と、選択された主信号が何れの経路を経由して受信されたのかに基づいて、少なくとも１つの副信号チャネルで通信される少なくとも１つの副信号を復号する復号部とを備える。タイミング補正部は、それぞれの経路から測定される経路遅延に基づいて算出される遅延情報に基づいて受信タイミングを補正する。
　実施形態によれば、先着するべき主信号が後着することを抑制しつつ、主信号の伝送レートを向上できる通信システム、受信装置及び通信方法を提供することができる。
図１は、各実施形態に係る通信システムの概略構成の一例を示すブロック図である。 図２は、第１の実施形態における無瞬断装置ＵＡの一例の機能ブロック図である。 図３は、遅延情報の一例としてのテーブルを示す図である。 図４は、無瞬断装置ＵＡのハードウェア構成の一例を示す図である。 図５は、無瞬断装置ＵＡの送信処理動作の一例を示すフローチャートである。 図６は、無瞬断装置ＵＡの受信処理動作の一例を示すフローチャートである。 図７は、送信側の無瞬断装置ＵＡにおいて遅延情報に基づく遅延の付与が行われる場合の動作を示すタイミングチャートである。 図８は、受信側の無瞬断装置ＵＡにおいて遅延情報に基づく主信号ＭＳのタイミング補正が行われる場合の第１の動作を示すタイミングチャートである。 図９は、受信側の無瞬断装置ＵＡにおいて遅延情報に基づく主信号ＭＳのタイミング補正が行われる場合の第２の動作を示すタイミングチャートである。 図１０は、第２の実施形態における無瞬断装置ＵＡの一例を示す機能ブロック図である。
　以下、図面を参照しながら実施形態を説明する。　
　［第１の実施形態］
　通信システムは、冗長経路を用いて２つの無瞬断装置間で信号を多重通信する。以下、図面及び説明の簡略化のために、中継経路の数が２、すなわち冗長経路が１である場合を例にして説明がされる。しかしながら、中継経路の数は、２以上であればよい。
　図１は、各実施形態に係る通信システムの概略構成の一例を示すブロック図である。通信システム１は、第１無瞬断装置ＵＡ１と、第２無瞬断装置ＵＡ２と、第１中継経路ＲＲ１と、第２中継経路ＲＲ２とを含む。以下、明細書において第１無瞬断装置ＵＡ１と第２無瞬断装置ＵＡ２とを特に区別する必要がない場合は、両者がまとめて無瞬断装置ＵＡと記される。同様に、明細書において第１中継経路ＲＲ１と第２中継経路ＲＲ２とを特に区別する必要がない場合には、両者がまとめて中継経路ＲＲと記される。
　第１無瞬断装置ＵＡ１は、通信システム１における送信装置として動作し得る。第１無瞬断装置ＵＡ１には、第１高速ユーザ端末ＨＳＴ１と、第１低速ユーザ端末ＬＳＴ１とが接続されている。第１高速ユーザ端末ＨＳＴ１は、主信号チャネルで送信されるべき主信号ＭＳを第１無瞬断装置ＵＡ１に入力する端末である。第１低速ユーザ端末ＬＳＴ１は、副信号チャネルで送信されるべき副信号ＳＳを第１無瞬断装置ＵＡ１に入力する端末である。主信号ＭＳは、例えば、ヘッダと、ペイロードと、ＦＣＳ（Frame Check Sequence)とを含むユーザデータフレームである。副信号ＳＳは、０，１の符号系列であるユーザデータである。
　第２無瞬断装置ＵＡ２は、通信システム１における受信装置として動作し得る。第２無瞬断装置ＵＡ２には、第２高速ユーザ端末ＨＳＴ２と、第２低速ユーザ端末ＬＳＴ２とが接続されている。第２高速ユーザ端末ＨＳＴ２は、第２無瞬断装置ＵＡ２で受信された主信号ＭＳが入力される端末である。第２低速ユーザ端末ＬＳＴ２は、第２無瞬断装置ＵＡ２で受信された副信号ＳＳが入力される端末である。
　第１中継経路ＲＲ１は、第１無瞬断装置ＵＡ１と第２無瞬断装置ＵＡ２との間の１つの中継経路である。第２中継経路ＲＲ２は、第１無瞬断装置ＵＡ１と第２無瞬断装置ＵＡ２との間のもう１つの中継経路である。第１中継経路ＲＲ１及び第２中継経路ＲＲ２は、中継ネットワークを含んでいてもよい。中継ネットワークは、例えばイーサネット（登録商標）網であってよい。中継ネットワークの種類は、特定の種類に限定されない。
　第１無瞬断装置ＵＡ１は、入力された主信号ＭＳに、シーケンス番号を付与する。シーケンス番号は、それぞれの主信号ＭＳの順序を表す番号である。また、第１無瞬断装置ＵＡ１は、シーケンス番号が付与された主信号ＭＳを中継経路ＲＲの数に応じて複製する。そして、第１無瞬断装置ＵＡ１は、主信号ＭＳをそれぞれの中継経路ＲＲに送出する。このとき、第１無瞬断装置ＵＡ１は、入力された副信号ＳＳから変換される遅延量に基づいて、中継経路ＲＲ毎の主信号ＭＳの送出タイミングを調整する。後で詳しく説明するが、副信号ＳＳは遅延量に変換され、副信号ＳＳ自体は廃棄される。したがって、中継経路ＲＲを流れる信号は、主信号ＭＳのみである。
　第２無瞬断装置ＵＡ２は、それぞれの中継経路ＲＲを経由した主信号ＭＳの受信タイミングに従って、第２高速ユーザ端末ＨＳＴ２に出力するべき主信号ＭＳを選択する。例えば、第２無瞬断装置ＵＡ２は、受信したそれぞれの主信号ＭＳに付与されているシーケンス番号に基づいて、先着した主信号ＭＳを判定する。そして、第２無瞬断装置ＵＡ２は、先着した主信号ＭＳからシーケンス番号を削除した後で、第２高速ユーザ端末ＨＳＴ２に出力する。また、第２無瞬断装置ＵＡ２は、後着した主信号ＭＳを廃棄する。また、第２無瞬断装置ＵＡ２は、選択した主信号ＭＳが何れの中継経路ＲＲを経由したのかに基づいて、副信号ＳＳを復号する。そして、第２無瞬断装置ＵＡ２は、復号した副信号ＳＳを第２低速ユーザ端末ＬＳＴ２に出力する。例えば、第２無瞬断装置ＵＡ２は、選択された先着した主信号ＭＳがどの中継経路ＲＲを経由したかを判定し、その先着した主信号ＭＳを受信した中継経路ＲＲの系列を副信号ＳＳである０，１の符号系列に変換する。
　ここで、図１においては、第１中継経路ＲＲ１から第２無瞬断装置ＵＡ２に先着する主信号ＭＳは斜線のハッチングを付した四角形で表され、第２中継経路ＲＲ２から第２無瞬断装置ＵＡ２に先着する主信号ＭＳは縦横格子のハッチングを付した四角形で表されている。また、第２無瞬断装置ＵＡ２に後着する主信号は、ハッチングが付されていない白抜きの四角形で表されている。なお、主信号ＭＳを示す四角形の中に記された数字は、シーケンス番号を表している。
　また、実施形態では、第１無瞬断装置ＵＡ１は通信システム１における送信装置として動作し得るとされ、第２無瞬断装置ＵＡ２は通信システム１における受信装置として動作し得るとされている。逆に、第２無瞬断装置ＵＡ２が通信システム１における送信装置として動作し得るとされ、第１無瞬断装置ＵＡ１は通信システム１における受信装置として動作し得るとされてもよい。さらには、第１無瞬断装置ＵＡ１と第２無瞬断装置ＵＡ２の両方が同じ構成を有していて、通信システム１における送信装置及び受信装置として動作し得るとされてもよい。以下では、第１無瞬断装置ＵＡ１と第２無瞬断装置ＵＡ２の両方が同じ構成を有しているものとして説明がされる。この場合において、明細書において第１高速ユーザ端末ＨＳＴ１と第２高速ユーザ端末ＨＳＴ２とを特に区別する必要がない場合は、両者がまとめて高速ユーザ端末ＨＳＴと記される。同様に明細書において低速ユーザ端末ＬＳＴ１と第２低速ユーザ端末ＬＳＴ２とを特に区別する必要がない場合は、両者がまとめて低速ユーザ端末ＬＳＴと記される。
　図２は、第１の実施形態における無瞬断装置ＵＡの一例の機能ブロック図である。ここで、図２において、実線の矢印は主信号ＭＳ又は副信号ＳＳの流れを示し、破線の矢印は制御信号の流れを示している。
　無瞬断装置ＵＡは、送信に関わる構成として、番号付与部１０１、複製部１０２、制御信号通信部１０３、合流部１０４、算出部１０５、変換部１０６、及び送信制御部１０７を有している。また、無瞬断装置ＵＡは、受信に関わる構成として、制御信号通信部１０３、算出部１０５に加えて、受信制御部１０８、タイミング補正部１０９、選択部１１０、番号削除部１１１、通知部１１２及び復号部１１３を含む。図２では、制御信号通信部１０３及び算出部１０５が、送信に関わる構成と受信に関わる構成とで共有されている。制御信号通信部１０３及び算出部１０５が、送信に関わる構成と受信に関わる構成とで別々に設けられていてもよい。
　無瞬断装置ＵＡは、さらに、第１ユーザポートＵＰ１及び第２ユーザポートＵＰ２と、第１中継ポートＲＰ１及び第２中継ポートＲＰ２とを含む。第１ユーザポートＵＰ１は、第１高速ユーザ端末ＨＳＴ１から第１ユーザ経路ＵＲ１を経由して入力される主信号ＭＳを受信し、また、第１ユーザ経路ＵＲ１を経由して第２高速ユーザ端末ＨＳＴ２に出力される主信号ＭＳを送信するためのポートである。第２ユーザポートＵＰ２は、第１低速ユーザ端末ＬＳＴ１から第２ユーザ経路ＵＲ２を経由して入力される副信号ＳＳを受信し、また、第２ユーザ経路ＵＲ２を経由して第２低速ユーザ端末ＬＳＴ２に出力される副信号ＳＳを送信するためのポートである。第１中継ポートＲＰ１は、第１中継経路ＲＲ１へ遅延を含む又は遅延の無い主信号ＭＳを送信し、また、第１中継経路ＲＲ１から遅延を含む又は遅延の無い主信号ＭＳを受信するためのポートである。第２中継ポートＲＰ２は、第２中継経路ＲＲ２へ遅延を含む又は遅延の無い主信号ＭＳを送信し、また、第２中継経路ＲＲ２から遅延を含む又は遅延の無い主信号ＭＳを受信するためのポートである。以下、明細書において第１ユーザポートＵＰ１と第２ユーザポートＵＰ２とを特に区別する必要がない場合は、両者がまとめてユーザポートＵＰと記される。同様に、第１中継ポートＲＰ１と第２中継ポートＲＰ２とを特に区別する必要がない場合は、両者がまとめて中継ポートＲＰと記される。
　番号付与部１０１は、第１ユーザポートＵＰ１で受信された主信号ＭＳにシーケンス番号を付与する。例えば、主信号ＭＳがユーザデータフレームであれば、番号付与部１０１は、シーケンス番号を、ヘッダ又はペイロードの一部に追加する。番号付与部１０１は、シーケンス番号が付与された主信号ＭＳを複製部１０２に供給する。
　複製部１０２は、番号付与部１０１から供給されたシーケンス番号が付与された主信号ＭＳを、冗長経路の数に応じて複製する。図２の例では、無瞬断装置ＵＡは、２つの経路に対応した２つの中継ポート、すなわち１つの冗長経路に対応した１つの中継ポートを有している。したがって、複製部１０２は、主信号ＭＳを１つ複製する。複製部１０２は、それぞれの主信号ＭＳを合流部１０４に供給する。
　制御信号通信部１０３は、主信号ＭＳの送信時には、算出部１０５からの要求を受けて制御信号ＣＳに送信時刻を表すタイムスタンプを含め、送信時刻のタイムスタンプを含む制御信号ＣＳを合流部１０４に供給する。また、制御信号通信部１０３は、主信号ＭＳの受信時には、受信制御部１０８から供給された制御信号ＣＳに受信時刻を表すタイムスタンプを含め、受信時刻のタイムスタンプを含む制御信号ＣＳを算出部１０５に供給する。制御信号ＣＳは、１以上の中継経路における経路遅延を測定するための信号である。制御信号ＣＳは、例えば、ヘッダと、ペイロードと、ＦＣＳとを含む制御フレームであってよい。制御信号ＣＳは、例えばヘッダに記録される識別子によって主信号ＭＳと区別される。タイムスタンプは、ヘッダ又はペイロードに記録されてよい。また、２以上の中継経路における経路遅延が測定される際には、２以上の制御信号ＣＳが合流部１０４に供給されてよい。
　合流部１０４は、複製部１０２から供給される主信号ＭＳと、制御信号通信部１０３から供給される制御信号ＣＳとの送出タイミングを合わせるように合流させる。そして、合流部１０４は、主信号ＭＳと制御信号ＣＳとを送信制御部１０７に供給する。ここで、合流部１０４における合流方法は、特定の方法に限定されない。合流方法の１例として、それぞれの主信号ＭＳと制御信号ＣＳとを格納しておくためのキューのそれぞれに設定された優先度に従って優先制御をする方法が考えられる。
　算出部１０５は、経路遅延に基づいて中継経路ＲＲ毎の遅延情報を算出する。そして、算出部１０５は、中継経路ＲＲ毎の遅延情報を変換部１０６及びタイミング補正部１０９に供給する。遅延情報は、中継経路ＲＲにおける経路遅延の分布を表す情報である。
　図３は、遅延情報の一例としてのテーブルを示す図である。遅延情報は、例えば経路識別子の情報を含む。経路識別子は、中継経路ＲＲのそれぞれに一意に割り当てられる識別子である。例えば、第１中継経路ＲＲ１の経路識別子は１、第２中継経路ＲＲ２の経路識別子は２である。そして、それぞれの経路識別子毎に、最大経路遅延、平均経路遅延、分散の情報が関連づけられている。最大経路遅延は、中継経路ＲＲ毎に測定された経路遅延のうちの最大値である。平均経路遅延は、中継経路ＲＲ毎に測定された経路遅延の平均値である。分散は、中継経路ＲＲ毎に算出された平均経路遅延の分散である。分散は、中継経路ＲＲにおけるジッタを表す。図３では、第１中継経路ＲＲ１における最大経路遅延の値はT_DelayMax1、平均経路遅延の値はT_DelayAverage1、分散の値はT_DelayVariance1であるとされている。同様に、第２中継経路ＲＲ２における最大経路遅延の値はT_DelayMax2、平均経路遅延の値はT_DelayAverage2、分散の値はT_DelayVariance2であるとされている。遅延情報は、最大経路遅延、平均経路遅延、分散以外の情報、例えば中央値といった情報をさらに含んでいてもよい。
　ここで、それぞれの中継経路ＲＲにおける経路遅延は、例えば制御信号ＣＳが第１無瞬断装置ＵＡから送信されてからそれぞれの中継経路ＲＲを経由して第２無瞬断装置ＵＡ２で受信されるまでにかかる時間である。経路遅延は、１例として、それぞれの中継経路ＲＲに制御信号ＣＳが送信されるときに制御信号通信部１０３によって制御信号ＣＳに含められる送信時刻のタイムスタンプと、それぞれの中継経路ＲＲから制御信号ＣＳが受信されるときに制御信号通信部１０３によって制御信号ＣＳに含められる受信時刻のタイムスタンプとの時間差から測定され得る。第１無瞬断装置ＵＡ１が送信装置として動作し、第２無瞬断装置ＵＡ２が受信装置として動作する場合、制御信号ＣＳの送信時刻と受信時刻の両方が得られるのは、第２無瞬断装置ＵＡ２である。第２無瞬断装置ＵＡ２は、算出した遅延情報を自身で利用してよい。この場合、第２無瞬断装置ＵＡ２の算出部１０５は、算出した遅延情報をタイミング補正部１０９に供給する。また、第２無瞬断装置ＵＡ２は、遅延情報を第１無瞬断装置ＵＡ１に通知してよい。例えば、第２無瞬断装置ＵＡ２は、遅延情報又は送信時刻と受信時刻の双方のタイムスタンプを含む制御信号ＣＳを送信することで通知してよい。または、遅延情報又は制御信号ＣＳの送信時刻と受信時刻が、第２無瞬断装置ＵＡ２から第１無瞬断装置ＵＡ１に対して受信確認のために送信されるＡＣＫ等に含まれてもよい。第１無瞬断装置ＵＡ１及び第２無瞬断装置ＵＡ２がそれぞれ送信装置及び受信装置として動作する場合には、第１無瞬断装置ＵＡ１及び第２無瞬断装置ＵＡ２のそれぞれで受信された制御信号ＣＳから遅延情報が算出され得る。したがって、この場合には、このような遅延情報の通知は行われてもよいし、行われなくてもよい。
　図３に示したテーブルは、それぞれの中継経路ＲＲにおいて経路遅延が測定される毎に更新され得る。ここで、遅延情報は、後で説明する中継経路ＲＲ毎に付与される遅延の遅延量又は主信号ＭＳの滞留時間を求めるために算出される。このため、遅延情報は、遅延情報と中継経路ＲＲ毎に付与される遅延の遅延量との関数であってもよい。
　変換部１０６は、第２ユーザポートＵＰ２で受信された副信号ＳＳを、遅延量に変換する。そして、変換部１０６は、遅延量を送信制御部１０７に供給する。例えば、副信号ＳＳが０，１の符号系列であるユーザデータであれば、変換部１０６は、副信号ＳＳに含まれるそれぞれのビットの値である０，１に従って、第１中継ポートＲＰ１から送出する主信号ＭＳと、第２中継ポートＲＰ２から送出する主信号ＭＳとに対してそれぞれ付与する遅延の遅延量を決定する。このときの遅延量は、遅延情報に従って決定される。
　送信制御部１０７は、複製部１０２から供給された、シーケンス番号が付与された２つの主信号ＭＳを、中継ポートＲＰへ送出する。このとき、送信制御部１０７は、変換部１０６から供給された遅延量に基づいてそれぞれの主信号ＭＳの送出タイミングを制御する。
　受信制御部１０８は、中継ポートＲＰで受信された主信号ＭＳと制御信号ＣＳとを分離させる。そして、受信制御部１０８は、主信号ＭＳをタイミング補正部１０９に、制御信号ＣＳを制御信号通信部１０３に供給する。主信号ＭＳと制御信号ＣＳの分離の方法としては、主信号ＭＳと制御信号ＣＳのそれぞれのヘッダに付与された識別情報に基づいて両者を分離する方法が考えられる。
　タイミング補正部１０９は、受信制御部１０８から供給された主信号ＭＳを遅延情報に応じて滞留させるタイミング補正をする。そして、タイミング補正部１０９は、遅延情報に応じて滞留させた主信号ＭＳを選択部１１０に供給する。
　選択部１１０は、タイミング補正部１０９から供給された主信号ＭＳが先着の主信号ＭＳであるか後着の主信号ＭＳであるかを判定する。この判定は、主信号ＭＳに付与されているシーケンス番号を参照することで行われ得る。つまり、同じシーケンス番号の主信号ＭＳが供給されていないときには、その主信号ＭＳは先着の主信号であり、同じシーケンス番号の主信号ＭＳが既に供給されているときには、その主信号ＭＳは後着の主信号である。選択部１１０は、供給された主信号ＭＳが先着の主信号ＭＳであると判定したときには、その主信号ＭＳを番号削除部１１１に供給する。選択部１１０は、供給された主信号ＭＳが後着の主信号ＭＳであると判定したときには、その主信号ＭＳを廃棄する。また、選択部１１０は、先着の主信号ＭＳを受信した中継ポートＲＰ、すなわち中継経路ＲＲを示す先着経路情報を通知部１１２に供給する。
　番号削除部１１１は、選択部１１０から供給された主信号ＭＳに付与されているシーケンス番号を削除する。そして、番号削除部１１１は、シーケンス番号を削除した主信号ＭＳを、第１ユーザポートＵＰ１へ送出する。これにより、主信号ＭＳは、第１ユーザ経路ＵＲ１を経由して受信側の高速ユーザ端末ＨＳＴに送信される。
　通知部１１２は、選択部１１０から供給される先着経路情報に基づいて、先着の主信号ＭＳがどの中継経路ＲＲを経由して受信されたか判定する。そして、通知部１１２は、判定結果を、復号部１１３に通知する。
　復号部１１３は、通知部１１２から通知された判定結果により、副信号チャネルで伝送される副信号ＳＳを復号する。例えば、復号部１１３は、先着の主信号ＭＳが、第１中継経路ＲＲ１を経由していた場合は副信号ＳＳのビットに１を与え、第２中継経路ＲＲ２を経由していた場合は副信号ＳＳのビットに０を与える。このようにして、復号部１１３は、先着した主信号ＭＳを受信した中継経路ＲＲの系列から副信号ＳＳを復号する。副信号ＳＳを復号した後、復号部１１３は、副信号ＳＳを、第２ユーザポートＵＰ２へ送出する。これにより、副信号ＳＳは、第２ユーザ経路ＵＲ２を経由して受信側の低速ユーザ端末ＬＳＴに送信される。
　図４は、無瞬断装置ＵＡのハードウェア構成の一例を示す図である。無瞬断装置ＵＡは、図４に示すように、コンピュータにより構成され得る。無瞬断装置ＵＡは、ＣＰＵ（Central Processing Unit）等のハードウェアのプロセッサ１１を有する。プロセッサ１１には、プログラムメモリ１２と、データメモリ１３と、入出力インタフェース１４と、通信インタフェース１５とが、バス１６を介して接続されている。
　プログラムメモリ１２は、非一時的な有形のコンピュータ可読記憶媒体として、例えば、ＨＤＤ（Hard Disk Drive）又はＳＳＤ（Solid State Drive）等の随時書込み及び読出しが可能な不揮発性メモリと、ＲＯＭ等の不揮発性メモリとを含む。プログラムメモリ１２には、プロセッサ１１が各実施形態に係る各種処理を実行するために必要なプログラムが格納されている。すなわち、プロセッサ１１は、このプログラムを実行することにより、図２に示した番号付与部１０１、複製部１０２、制御信号通信部１０３、合流部１０４、算出部１０５、変換部１０６、送信制御部１０７、受信制御部１０８、タイミング補正部１０９、選択部１１０、番号削除部１１１、通知部１１２及び復号部１１３として動作してよい。プロセッサ１１は、ＣＰＵではなく、ＡＳＩＣ（Application Specific Integrated Circuit）又はＦＰＧＡ（Field-programmable Gate Array）等に変えられてもよい。また、プロセッサ１１は、必ずしも単一である必要はなく、２以上であってもよい。
　データメモリ１３は、有形のコンピュータ可読記憶媒体として、例えば、ＲＡＭ（Random Access Memory）等の揮発性メモリを含む。データメモリ１３は、各種処理が行われる過程で取得及び生成された各種のデータを記憶する。すなわち、データメモリ１３には、各種処理が行われる過程で、適宜に各種のデータを記憶するための領域が確保される。
　入出力インタフェース１４は、図２に示した第１ユーザポートＵＰ１及び第２ユーザポートＵＰ２と対応している。入出力インタフェース１４は、第１ユーザ経路ＵＲ１及び第２ユーザ経路ＵＲ２を経由して高速ユーザ端末ＨＳＴ及び低速ユーザ端末ＬＳＴに接続され得る。
　通信インタフェース１５は、図２に示した第１中継ポートＲＰ１及び第２中継ポートＲＰ２と対応している。通信インタフェース１５は、第１中継経路ＲＲ１及び第２中継経路ＲＲ２を経由して、他の無瞬断装置ＵＡの通信インタフェース１５と接続され得る。通信インタフェース１５は、ポートだけでなく、中継経路ＲＲの通信媒体、通信方法、通信規約に応じた通信モジュールを含んでいてもよい。
　次に、無瞬断装置ＵＡの動作を説明する。以下、主信号ＭＳがユーザデータフレーム、副信号ＳＳがユーザデータであるとして説明がされる。しかしながら、主信号ＭＳ及び副信号ＳＳの組み合わせは、これに限定されるものではない。
　無瞬断装置ＵＡが図４に示したようなコンピュータにより構成されている場合、プロセッサ１１は、プログラムメモリ１２に格納されたプログラムを実行することで、図２で示した各要素の動作をし得る。
　図５は、無瞬断装置ＵＡの送信処理動作の一例を示すフローチャートである。ここで、図５では、主信号ＭＳに対するシーケンス番号の付与及び主信号ＭＳの複製の処理につい図示が省略されている。図５の処理は、第１ユーザポートＵＰ１に主信号ＭＳであるユーザデータフレームの系列の１フレームが入力され、かつ、第２ユーザポートＵＰ２に副信号ＳＳであるユーザデータの系列の１ビットが入力される毎に実施される。また、図５の処理に先立って、送信側の無瞬断装置ＵＡのプロセッサ１１は、それぞれの中継経路ＲＲについての遅延情報を算出しているか又はそれぞれの中継経路ＲＲについての遅延情報を受信側の無瞬断装置ＵＡから通知されているものとする。
　ステップＳ１０１において、プロセッサ１１は、副信号チャネルで送信する情報である副信号ＳＳを遅延量に変換する。例えば、副信号ＳＳのビットの値が１であるとき、プロセッサ１１は、第１中継ポートＲＰ１から第１中継経路ＲＲ１へ送出する主信号ＭＳに対する遅延量を０に設定する。また、プロセッサ１１は、第２中継ポートＲＰ２から第２中継経路ＲＲ２へ送出する主信号ＭＳに対する遅延量をTDelayModulationに設定する。また、副信号ＳＳのビットの値が０であるとき、プロセッサ１１は、第１中継ポートＲＰ１から第１中継経路ＲＲ１へ送出する主信号ＭＳに対する遅延量をTDelayModulationに設定する。また、プロセッサ１１は、第２中継ポートＲＰ２から第２中継経路ＲＲ２へ送出する主信号ＭＳに対する遅延量を０に設定する。ここで、遅延量TDelayModulationは、測定された経路遅延に基づいて算出される平均経路遅延差と比べて大きな値である。具体的には、遅延量TDelayModulationは、以下の条件（式１）を満足するように決定される。ここで、（式１）のTroute#1は、第１中継経路ＲＲ１における平均経路遅延であり、Troute#2は、第２中継経路ＲＲ２における平均経路遅延である。
Figure JPOXMLDOC01-appb-M000001
　（式１）の遅延量TDelayModulationにはさらに上限が設けられてもよい。この上限は、例え、所望のビットエラーレートを満足する最小の値であってよい。例えば、振幅変調のような“０”と“１”の信号は、２値の相対的な電圧差が十分に開いているため、多少電圧が変動してもビット反転は生じない。ここでの”十分に”は、ビットエラーが所望の値を満足しているかどうかを意味している。このことを、実施形態に置き換えて考えた場合、ビットエラーたる到着順序の逆転が所望のレートに抑えられている遅延量TDelayModulationであればよいことを意味する。このような考えに基づいて遅延量TDelayModulationの上限が決定されてよい。
　また、遅延量TDelayModulationは、平均経路遅延差に加えてジッタが考慮されて決定されてもよい。この場合、遅延量TDelayModulationは、以下の条件（式２）を満足するように決定される。ここで、TJitterは、遅延が付与される中継経路ＲＲにおけるジッタである。
Figure JPOXMLDOC01-appb-M000002
　さらに、中継ポートＲＰが３つ以上である場合の遅延量TDelayModulationは、遅延を付与する対象の主信号ＭＳが送出される中継経路の平均経路遅延と他の中継経路について算出された平均経路遅延の最大値との差の絶対値に比べて大きな値である。
　ここで、受信側の無瞬断装置ＵＡにおいて、平均経路遅延差に基づく主信号ＭＳのタイミング補正が実施される場合、ステップＳ１０１において、主信号ＭＳに付与される遅延は、平均経路遅延差に基づいていなくてもよい。この場合、遅延量TDelayModulationは、０よりも大きい固定量であってよい。この遅延量TDelayModulationには、さらにジッタが考慮されてもよい。
　ステップＳ１０２において、プロセッサ１１は、入力された副信号チャネルで送信する情報である副信号ＳＳのビットの値を、直前の副信号ＳＳのビットの値と比較して、０，１が反転しているか否かを判定する。直前の副信号ＳＳのビットの値は、データメモリ１３に保存されていてよい。プロセッサ１１は、ステップＳ１０２の処理から次の処理に移行する際に、現在の副信号ＳＳのビットの値で、データメモリ１３に保存されているビットの値を更新する。
　ステップＳ１０２においてビットの値が反転していない場合には、ステップＳ１０３において、プロセッサ１１は、主信号チャネルで送信する主信号ＭＳのうちの一方の中継経路ＲＲを経由して送信する主信号ＭＳに、遅延量TDelayModulationの遅延を付与する。一方で、プロセッサ１１は、他方の中継経路ＲＲを経由して送信する主信号ＭＳには、遅延を付与しない。どちらの主信号ＭＳに遅延を付与するかは、ステップＳ１０１での判定結果による。例えば、副信号ＳＳのビットの値が０であった場合には、プロセッサ１１は、第２中継経路ＲＲ２を経由して送信する主信号ＭＳに遅延量TDelayModulationの遅延を付与する。また、副信号ＳＳのビットの値が１であった場合には、プロセッサ１１は、第１中継経路ＲＲ１を経由して送信する主信号ＭＳに遅延量TDelayModulationの遅延を付与する。
　ステップＳ１０４において、プロセッサ１１は、２つの中継ポートＲＰへ、主信号ＭＳと制御信号ＣＳとを送出する。具体的には、プロセッサ１１は、遅延が付与されていない主信号ＭＳを制御信号ＣＳとともに送出する。そして、プロセッサ１１は、遅延量TDelayModulationが経過した後に、遅延が付与されている主信号ＭＳを制御信号ＣＳとともに対応する中継ポートＲＰへ送出する。これにより、それぞれの中継ポートＲＰから対応する中継経路ＲＲを経由して受信側の無瞬断装置ＵＡへ主信号ＭＳが送信される。その後、プロセッサ１１は、このフローチャートに示す送信処理動作を終了し、次の主信号ＭＳ及び副信号ＳＳの入力に備える。
　また、ステップＳ１０２においてビットの値が反転している場合には、ステップＳ１０５において、プロセッサ１１は、中継ポートＲＰへ送出した、遅延が付与された主信号ＭＳのシーケンス番号が、他方の中継ポートＲＰへ送出した、遅延が付与されていない主信号ＭＳのシーケンス番号と一致するまでの、時間調整を行う。具体的には、プロセッサ１１は、待機時間だけ処理を待機する。時間調整のための待機時間は、例えば遅延量TDelayModulationと同じ時間であってよい。また、無瞬断装置ＵＡの内部でのデータ処理やデータ伝送における遅延の発生を考慮して待機時間が決定されてもよい。待機時間が経過したならば、プロセッサ１１は、処理をステップＳ１０３に進める。以後は、ビットの値が反転していない場合と同様にして処理が実行される。
　図６は、無瞬断装置ＵＡの受信処理動作の一例を示すフローチャートである。図６の処理に先立って、プロセッサ１１は、それぞれの中継経路ＲＲにおける遅延情報を算出しているものとする。なお、遅延情報は、必ずしも無瞬断装置ＵＡの送信処理動作中及び受信処理動作中に算出される必要はない。つまり、遅延情報は、無瞬断装置ＵＡの送信処理動作中及び受信処理動作中以外のオフラインのタイミングで算出されていて、このオフラインのタイミングで算出された遅延情報が無瞬断装置ＵＡの送信処理動作中及び受信処理動作中に利用されてもよい。
　ステップＳ１１１において、主信号ＭＳ及び制御信号ＣＳが何れかの中継ポートＲＰで受信されると、プロセッサ１１は、その中継ポートＲＰから、主信号ＭＳ及び制御信号ＣＳを取得する。そして、プロセッサ１１は、主信号ＭＳと制御信号ＣＳを分離する。
　ステップＳ１１２において、プロセッサ１１は、遅延情報に応じて主信号ＭＳに対するタイミング補正をする。具体的には、プロセッサ１１は、主信号ＭＳが受信された中継ポートＲＰと対応する中継経路ＲＲについて算出された平均経路遅延が最大の平均経路遅延よりも小さい場合には、その平均経路遅延差の時間だけ入力された主信号ＭＳを滞留させる。平均経路遅延差にさらにジッタが考慮されてもよい。主信号ＭＳの滞留は、例えば主信号ＭＳであるユーザデータフレームを平均経路遅延差の時間だけデータメモリ１３に記憶させておくことで行われる。主信号ＭＳを滞留させた後、プロセッサ１１は、処理をステップＳ１１３に進める。一方、プロセッサ１１は、主信号ＭＳが受信された中継ポートＲＰと対応する中継経路ＲＲについて算出された平均経路遅延が最大の平均経路遅延よりも小さくない場合には、入力された主信号ＭＳを滞留させることなく、処理をステップＳ１１３に進める。
　ここで、送信側の無瞬断装置ＵＡにおいて、遅延情報に基づく遅延が主信号ＭＳに付与される場合、ステップＳ１１２の処理は省略されてもよい。
　ステップＳ１１３において、プロセッサ１１は、主信号ＭＳから分離される制御信号ＣＳの送信時刻と受信時刻とに基づき、対応する中継経路ＲＲにおける経路遅延を測定する。そして、プロセッサ１１は、測定した経路遅延から遅延情報を算出する。ステップＳ１１３で算出された遅延情報は、次回のステップＳ１１２の処理において使用される。また、プロセッサ１１は、必要に応じて制御信号ＣＳを送信側の無瞬断装置ＵＡに送出してもよいし、遅延情報を通知してもよい。
　ステップＳ１１４において、プロセッサ１１は、取得した主信号ＭＳに付与されているシーケンス番号が、既に取得済みのシーケンス番号よりも大きいか否かを判定する。なお、比較対象である取得済みのシーケンス番号は、データメモリ１３に保存されている。
　ステップＳ１１４において新たに取得した主信号ＭＳに付与されているシーケンス番号が既に取得済みのシーケンス番号よりも大きいと判定された場合には、ステップＳ１１５において、プロセッサ１１は、取得した主信号ＭＳからシーケンス番号を削除する。また、プロセッサ１１は、次回のステップＳ１１４での比較対象のシーケンス番号とするために、削除したシーケンス番号をデータメモリ１３に保存する。
　ステップＳ１１６において、プロセッサ１１は、シーケンス番号が削除された主信号ＭＳを第１ユーザポートＵＰ１へ送出する。これにより、第１ユーザポートＵＰ１から第１ユーザ経路ＵＲ１を経由して受信側の第２高速ユーザ端末ＨＳＴ２に主信号ＭＳが送信される。
　ステップＳ１１７において、プロセッサ１１は、主信号ＭＳを受信した中継ポートＲＰが、第１中継ポートＲＰ１と第２中継ポートＲＰ２との何れであったのかにより、主信号ＭＳが送信されてきた中継経路ＲＲを判定する。
　ステップＳ１１８において、プロセッサ１１は、判定した中継経路ＲＲの系列に基づき、第１中継経路ＲＲ１に１を、第２中継経路ＲＲ２に０を割り当てることで、副信号ＳＳを復号する。
　ステップＳ１１９において、プロセッサ１１は、副信号ＳＳを第２ユーザポートＵＰ２へ送出する。これにより、第２ユーザポートＵＰ２から第２ユーザ経路ＵＲ２を経由して受信側の第２低速ユーザ端末ＬＳＴ２へ、副信号ＳＳが送信される。その後、プロセッサ１１は、このフローチャートに示す受信処理動作を終了し、次の主信号ＭＳの受信に備える。
　また、ステップＳ１１４において新たに取得した主信号ＭＳに付与されているシーケンス番号が既に取得済みのシーケンス番号よりも大きくないと判定された場合には、ステップＳ１２０において、プロセッサ１１は、新たに取得した主信号ＭＳを廃棄する。つまり、新たに取得した主信号ＭＳが後着の主信号ＭＳであれば、この主信号は廃棄される。その後、プロセッサ１１は、このフローチャートに示す受信処理動作を終了し、次の主信号ＭＳの受信に備える。
　図７は、送信側の無瞬断装置ＵＡにおいて遅延情報に基づく遅延の付与が行われる場合の動作を示すタイミングチャートである。図７は、上から、送信される副信号ＳＳのビットの値、送信される主信号ＭＳ、第１中継経路ＲＲ１を経由して受信される主信号ＭＳ、第２中継経路ＲＲ２を経由して受信される主信号ＭＳ、先着の主信号ＭＳ、復号される副信号ＳＳのタイミングを示している。また、送信される主信号ＭＳにおける上側の系列は第１中継ポートＲＰ１に送出される主信号ＭＳのタイミングを示し、下側の系列は第２中継ポートＲＰ２に送出される主信号ＭＳのタイミングを示している。
　図７の副信号ＳＳは、１０１０１０１の系列を有している。ここで、第１中継経路ＲＲ１が平均経路遅延の小さい短経路であり、第２中継経路ＲＲ２が平均経路遅延の大きい長経路であるとする。また、副信号ＳＳのビットの値が０であるとき、主信号ＭＳは第２中継経路ＲＲ２を経由して送信され、副信号ＳＳのビットの値が１であるとき、主信号ＭＳは第１中継経路ＲＲ１を経由して送信されるとする。
　送信側である第１無瞬断装置ＵＡ１に入力される副信号ＳＳのビットの値が０であるとき、受信側である第２無瞬断装置ＵＡ２において副信号ＳＳが正しく復号されるためには、長経路である第２中継経路ＲＲ２を経由する主信号ＭＳが第２無瞬断装置ＵＡ２に先着する必要がある。
　したがって、図７に示されるように、副信号ＳＳのビットの値が０であるとき、例えばシーケンス番号２が付与された主信号ＭＳについては、第２中継経路ＲＲ２を経由して送信される主信号ＭＳに対し、第１中継経路ＲＲ１を経由して送信される主信号ＭＳには、第１中継経路ＲＲ１と第２中継経路ＲＲ２との平均経路遅延差に基づく遅延量TDelayModulationの遅延が付与される。
　これにより、副信号ＳＳのビットの値が０であるとき、第２中継経路ＲＲ２を経由して送信される主信号ＭＳは、第１中継経路ＲＲ１を経由して送信される主信号ＭＳに対して先着する。したがって、第２無瞬断装置ＵＡ２において正しく副信号ＳＳが復号される。図７の例の場合、第２無瞬断装置ＵＡ２による主信号ＭＳのタイミング補正は不要である。
　同様に、副信号ＳＳのビットの値が１であるときには、短経路である第１中継経路ＲＲ１を経由する主信号ＭＳが第２無瞬断装置ＵＡ２に先着すればよい。このため、副信号ＳＳのビットの値が１であるとき、例えばシーケンス番号１が付与された主信号ＭＳについても、第１中継経路ＲＲ１を経由して送信される主信号ＭＳに対し、第２中継経路ＲＲ２を経由して送信される主信号ＭＳには、第１中継経路ＲＲ１と第２中継経路ＲＲ２との平均経路遅延差に基づく遅延量TDelayModulationの遅延が付与される。
　図８は、受信側の無瞬断装置ＵＡにおいて遅延情報に基づく主信号ＭＳのタイミング補正が行われる場合の第１の動作を示すタイミングチャートである。図８は、上から、送信される副信号ＳＳのビットの値、送信される主信号ＭＳ、第１中継経路ＲＲ１を経由して受信されてタイミング補正が実施される主信号ＭＳ、第２中継経路ＲＲ２を経由して受信される主信号ＭＳ、先着の主信号ＭＳ、復号される副信号ＳＳのタイミングを示している。また、送信される主信号ＭＳにおける上側の系列は第１中継ポートＲＰ１に送出される主信号ＭＳのタイミングを示し、下側の系列は第２中継ポートＲＰ２に送出される主信号ＭＳのタイミングを示している。
　図８の副信号ＳＳは、１１１１１１１の系列を有している。ここで、図８においても、第１中継経路ＲＲ１が平均経路遅延の小さい短経路であり、第２中継経路ＲＲ２が平均経路遅延の大きい長経路であるとする。また、副信号ＳＳのビットの値が０であるとき、主信号ＭＳは第２中継経路ＲＲ２を経由して送信され、副信号ＳＳのビットの値が１であるとき、主信号ＭＳは第１中継経路ＲＲ１を経由して送信されるとする。
　送信側の無瞬断装置ＵＡでは、第１中継経路ＲＲ１を経由して送信される主信号ＭＳと第２中継経路ＲＲ２を経由して送信される主信号ＭＳを区別するため、第２中継経路ＲＲ２を経由して送信される主信号ＭＳには、第１中継経路ＲＲ１と第２中継経路ＲＲ２との平均経路遅延差に基づかない固定の遅延量TDelayModulationの遅延が付与される。第１中継経路ＲＲ１が短経路であり、第２中継経路ＲＲ２が長経路であるので、通常、第１中継経路ＲＲ１を経由して送信される主信号ＭＳは、第２中継経路ＲＲ２を経由して送信される主信号ＭＳよりも先着する。
　受信側の無瞬断装置ＵＡでは、短経路である第１中継経路ＲＲ１を経由して受信された主信号ＭＳが平均経路遅延差に基づく時間だけ滞留される。その後、副信号ＳＳへの復号が行われる。この結果、副信号ＳＳが正しく復号される。
　図９は、受信側の無瞬断装置ＵＡにおいて遅延情報に基づく主信号ＭＳのタイミング補正が行われる場合の第２の動作を示すタイミングチャートである。図９も、上から、送信される副信号ＳＳのビットの値、送信される主信号ＭＳ、第１中継経路ＲＲ１を経由して受信されてタイミング補正が実施される主信号ＭＳ、第２中継経路ＲＲ２を経由して受信される主信号ＭＳ、先着の主信号ＭＳ、復号される副信号ＳＳのタイミングを示している。また、送信される主信号ＭＳにおける上側の系列は第１中継ポートＲＰ１に送出される主信号ＭＳのタイミングを示し、下側の系列は第２中継ポートＲＰ２に送出される主信号ＭＳのタイミングを示している。
　図９の副信号ＳＳは、１０１０１０１の系列を有している。ここで、図９においても、第１中継経路ＲＲ１が平均経路遅延の小さい短経路であり、第２中継経路ＲＲ２が平均経路遅延の大きい長経路であるとする。また、副信号ＳＳのビットの値が０であるとき、主信号ＭＳは第２中継経路ＲＲ２を経由して送信され、副信号ＳＳのビットの値が１であるとき、主信号ＭＳは第１中継経路ＲＲ１を経由して送信されるとする。
　図８の例と同様、送信側の無瞬断装置ＵＡでは、第１中継経路ＲＲ１を経由して送信される主信号ＭＳと第２中継経路ＲＲ２を経由して送信される主信号ＭＳを区別するため、第２中継経路ＲＲ２を経由して送信される主信号ＭＳには、第１中継経路ＲＲ１と第２中継経路ＲＲ２との平均経路遅延差に基づかない固定の遅延量TDelayModulationの遅延が付与される。第１中継経路ＲＲ１が短経路であり、第２中継経路ＲＲ２が長経路であるので、通常、第１中継経路ＲＲ１を経由して送信される主信号ＭＳは、第２中継経路ＲＲ２を経由して送信される主信号ＭＳよりも先着する。したがって、このままでは副信号ＳＳのビットの値が０であるときには、受信側の無瞬断装置ＵＡにおいて副信号ＳＳは正しく復号されない。
　ここで、受信側の無瞬断装置ＵＡでは、短経路である第１中継経路ＲＲ１を経由して受信された主信号ＭＳが平均経路遅延差に基づく時間だけ滞留される。この結果、第２中継経路ＲＲ２を経由して受信された主信号ＭＳは、第１中継経路ＲＲ１を経由して受信された主信号ＭＳよりも先着したものと判定される。この結果、副信号ＳＳが正しく復号される。
　以上説明したように、第１の実施形態によれば、冗長経路を含む複数の中継経路ＲＲを用いて主信号と副信号の多重通信を行う通信システムにおいて、受信側の無瞬断装置ＵＡでは、受信された主信号ＭＳのそれぞれに対して中継経路ＲＲにおける遅延情報に基づく受信タイミングの補正が行われる。これにより、受信側の無瞬断装置ＵＡで受信される主信号ＭＳの順序が入れ替わってしまっていたとしても、受信側の無瞬断装置ＵＡにおける副信号ＳＳの復号には、送信側の無瞬断装置ＵＡで先に送信された主信号ＭＳが用いられる。これにより、受信側の無瞬断装置ＵＡでは、副信号ＳＳが正しく復号される。また、実測された経路遅延差に基づいて算出される遅延情報から主信号ＭＳが滞留される時間が決定される。主信号ＭＳに対して遅延情報に応じた主信号ＭＳの滞留が実施されることにより、受信側の無瞬断装置ＵＡにおいて不必要に主信号ＭＳが滞留されることもない。結果として、主信号ＭＳの転送レートが向上する。
　また、第１の実施形態によれば、冗長経路を含む複数の中継経路ＲＲを用いて主信号と副信号の多重通信を行う通信システムにおいて、送信側の無瞬断装置ＵＡでは、副信号ＳＳのビットの値に基づいて、複製された主信号ＭＳのそれぞれに対してそれぞれが送出される中継経路ＲＲにおける平均経路遅延差よりも大きな遅延が付与され、それぞれの主信号ＭＳが送信される。これにより、受信側の無瞬断装置ＵＡで受信される主信号ＭＳの順序が入れ替わることが抑制される。したがって、受信側の無瞬断装置ＵＡにおける副信号ＳＳの復号には、送信側の無瞬断装置ＵＡで先に送信された主信号ＭＳが用いられる。これにより、受信側の無瞬断装置ＵＡでは、副信号ＳＳが正しく復号される。また、実測された経路遅延から算出される平均経路遅延差に基づいて主信号ＭＳに付与される遅延量が決定される。主信号ＭＳに平均経路遅延差に応じた遅延が付与されることにより、付与される遅延が大きすぎて主信号ＭＳの間隔が必要以上に長くなることもない。結果として、主信号ＭＳの転送レートが向上する。
　このように、第１の実施形態によれば、時間的に変動し得る経路遅延が実測され、この実測された経路遅延から算出される遅延情報に基づいて、送信される主信号ＭＳ又は受信される主信号ＭＳに対する処理が実施される。このため、経路遅延差の影響を受けずに、受信側の無瞬断装置ＵＡにおいて副信号ＳＳが正しく復号される。また、主信号ＭＳの転送レートも向上する。
　ここで、第１の実施形態では、送信側の無瞬断装置ＵＡにおいて主信号ＭＳに遅延が付与される場合、受信側の無瞬断装置ＵＡにおいて主信号ＭＳの滞留が行われなくともよいとされている。また、受信側の無瞬断装置ＵＡにおいて主信号ＭＳの滞留が行われる場合、送信側の無瞬断装置ＵＡにおいて主信号ＭＳに遅延が付与されなくてもよいとされている。これに対し、送信側の無瞬断装置ＵＡにおける主信号ＭＳへの遅延の付与と受信側の無瞬断装置ＵＡにおける主信号ＭＳの滞留の両方が行われてもよい。この場合、送信側の無瞬断装置ＵＡにおいては主信号ＭＳに対して平均経路遅延差の半分の時間よりも大きな遅延量の遅延が付与され、受信側の無瞬断装置ＵＡにおいては主信号ＭＳに対して平均経路遅延差の半分の時間よりも大きな時間の滞留が行われるといった例が考えられる。このような処理により、通信システム１は、先着するべき主信号ＭＳと後着すべき主信号ＭＳとの間に遅延を付与するためにバッファするリソースが別の処理によって使用されている等の理由で、送信側の無瞬断装置ＵＡによる遅延の付与だけ又は受信側の無瞬断装置ＵＡによる主信号ＭＳの滞留だけでは必要な遅延が付与できない場合にも対応できる。
　［第２の実施形態］
　次に、第２の実施形態を説明する。図１０は、第２の実施形態における無瞬断装置ＵＡの一例の機能ブロック図である。図１０では、図２と対応する要素については、図２と同様の符号が付されている。図２と同様の符号が付されている要素についての説明は、省略又は簡略化される。以下、第１の実施形態との差異について主に説明される。
　無瞬断装置ＵＡは、送信に関わる構成として、番号付与部１０１、複製部１０２、制御信号通信部１０３、合流部１０４、算出部１０５、変換部１０６、及び送信制御部１０７を有している。また、無瞬断装置ＵＡは、受信に関わる構成として、制御信号通信部１０３、算出部１０５に加えて、受信制御部１０８、タイミング補正部１０９ａ、選択部１１０、番号削除部１１１、通知部１１２及び復号部１１３を含む。さらに、無瞬断装置ＵＡは、第１ユーザポートＵＰ１、第２ユーザポートＵＰ２と、第１中継ポートＲＰ１及び第２中継ポートＲＰ２を含む。図９においては、タイミング補正部１０９がタイミング補正部１０９ａに置き換えられている点と、選択部１１０から通知部１１２に情報が供給される代わりに、タイミング補正部１０９ａから通知部１１２に情報が供給される点が図２と異なる。そして、タイミング補正部１０９ａ、選択部１１０、通知部１１２以外の要素は、第１の実施形態と同様に動作する。したがって、説明は省略される。
　第２の実施形態は、受信側の無瞬断装置ＵＡにおいて、主信号ＭＳの順序の管理が行われる。したがって、送信側の無瞬断装置ＵＡの変換部１０６は、副信号ＳＳを固定の遅延量に変換してよい。
　タイミング補正部１０９ａは、それぞれの中継経路ＲＲを経由してユーザポートＵＰで受信された主信号ＭＳの受信時刻を受信タイミングの情報として記録する。一方、タイミング補正部１０９ａは、主信号ＭＳに対して遅延情報に基づく滞留を施すことなく、選択部１１０に供給する。また、タイミング補正部１０９ａは、遅延情報に基づいて主信号ＭＳの受信時刻を補正する。例えば、タイミング補正部１０９ａは、主信号ＭＳが受信された中継ポートＲＰと対応する中継経路ＲＲについて算出された平均経路遅延と最大の平均経路遅延との平均経路遅延差に基づき、主信号ＭＳの受信時刻を補正する。具体的には、タイミング補正部１０９ａは、主信号ＭＳの受信時刻に、中継経路ＲＲについて算出された平均経路遅延と最大の平均経路遅延との平均経路遅延差を加算する。平均経路遅延差にはジッタが考慮されてもよい。そして、タイミング補正部１０９ａは、それぞれの中継経路ＲＲについて補正された主信号ＭＳの受信時刻に基づいて、先着の主信号ＭＳを判定する。そして、タイミング補正部１０９ａは、先着の主信号ＭＳを受信した中継ポートＲＰを示す先着経路情報を通知部１１２に供給する。
　選択部１１０は、タイミング補正部１０９ａから供給された主信号ＭＳが先着の主信号ＭＳであるか後着の主信号ＭＳであるかを判定する。この判定は、主信号ＭＳに付与されているシーケンス番号を参照することで行われ得る。選択部１１０は、供給された主信号ＭＳが先着の主信号ＭＳであると判定したときには、その主信号ＭＳを番号削除部１１１に供給する。選択部１１０は、供給された主信号ＭＳが後着の主信号ＭＳであると判定したときには、その主信号ＭＳを廃棄する。
　通知部１１２は、タイミング補正部１０９ａから供給される先着経路情報に基づいて、先着の主信号ＭＳがどの中継経路ＲＲを経由して受信されたか判定する。そして、通知部１１２は、判定結果を、復号部１１３に通知する。
　ここで、第２の実施形態における無瞬断装置ＵＡの受信処理動作は、図６の処理におけるステップＳ１１２のタイミング補正の処理が主信号ＭＳを滞留させる処理から、受信時刻を補正し、補正された受信時刻に基づいて先着の主信号ＭＳを判定する処理に置き換えられることで行われ得る。
　以上説明したように第２の実施形態によれば、冗長経路を含む複数の中継経路ＲＲを用いて主信号と副信号の多重通信を行う通信システムにおいて、受信側の無瞬断装置ＵＡでは、受信された主信号ＭＳの受信時刻が補正され、補正された受信時刻に従って先着の主信号ＭＳが判定される。これにより、受信側の無瞬断装置ＵＡで受信される主信号ＭＳの順序が入れ替わってしまっていたとしても、受信側の無瞬断装置ＵＡにおける副信号ＳＳの復号には、送信側の無瞬断装置ＵＡで先に送信された主信号ＭＳが用いられる。これにより、受信側の無瞬断装置ＵＡでは、副信号ＳＳが正しく復号される。
　また、第１の実施形態と異なり、第２の実施形態では、受信された主信号ＭＳの滞留が必要ない。
　［変形例］
　以下、変形例を説明する。前述した第１の実施形態及び第２の実施形態では、遅延情報としての平均経路遅延の差に基づいて受信側の無瞬断装置ＵＡで受信される主信号ＭＳの順序が管理される。しかしながら、必ずしも経路遅延の平均値の差に基づかなくてもよい。平均値の差ではなく、一定時間内の経路遅延の最大値、中央値等の差に基づいて主信号ＭＳの順序が管理されてもよい。
　また、第１の実施形態及び第２の実施形態では、副信号チャネルは低速通信であるとして説明しているが、副信号チャネルは、低速通信に限定されるものではない。
　各実施形態に記載した手法は、計算機（コンピュータ）に実行させることができるプログラム（ソフトウェア手段）として、例えば磁気ディスク（フロッピー（登録商標）ディスク、ハードディスク等）、光ディスク（ＣＤ－ＲＯＭ、ＤＶＤ、ＭＯ等）、半導体メモリ（ＲＯＭ、ＲＡＭ、フラッシュメモリ等）等の記録媒体に格納し、また通信媒体により伝送して頒布することもできる。なお、媒体側に格納されるプログラムには、計算機に実行させるソフトウェア手段（実行プログラムのみならずテーブル、データ構造も含む）を計算機内に構成させる設定プログラムをも含む。本装置を実現する計算機は、記録媒体に記録されたプログラムを読み込み、また場合により設定プログラムによりソフトウェア手段を構築し、このソフトウェア手段によって動作が制御されることにより上述した処理を実行する。なお、明細書でいう記録媒体は、頒布用に限らず、計算機内部あるいはネットワークを介して接続される機器に設けられた磁気ディスク、半導体メモリ等の記憶媒体を含むものである。
　要するに、この発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、各実施形態は可能な限り適宜組み合わせて実施してもよく、その場合、組み合わせた効果が得られる。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適当な組み合わせにより種々の発明が抽出され得る。
　１…通信システム
　１１…プロセッサ
　１２…プログラムメモリ
　１３　データメモリ
　１４…入出力インタフェース
　１５…通信インタフェース
　１６…バス
　１０１…番号付与部
　１０２…複製部
　１０３…制御信号通信部
　１０４…合流部
　１０５…算出部
　１０６…変換部
　１０７…送信制御部
　１０８…受信制御部
　１０９…タイミング補正部
　１０９ａ…タイミング補正部
　１１０…選択部
　１１１…番号削除部
　１１２…通知部
　１１３…復号部

Claims (8)

  1. 　送信装置と受信装置との間の複数の経路を経由して主信号と少なくとも１つの副信号の多重通信を行う通信システムであって、
    　前記送信装置は、
    　　前記経路の数に応じて、主信号チャネルで通信される前記主信号を複製する複製部と、
    　　それぞれが副信号チャネルで通信される前記少なくとも１つの副信号を、それぞれの複製された前記主信号に付与される遅延の量である遅延量に変換する変換部と、
    　前記遅延量に基づいて、それぞれの前記経路にそれぞれの複製された前記主信号を送信する送信制御部と、
    を備え、
    　前記受信装置は、
    　　それぞれの前記経路を経由して受信されたそれぞれの前記主信号の受信タイミングを補正するタイミング補正部と、
    　　補正された前記受信タイミングに従って、前記主信号チャネルで通信される前記主信号を選択する選択部と、
    　　選択された前記主信号が何れの経路を経由して受信されたのかに基づいて、前記少なくとも１つの副信号チャネルで通信される少なくとも１つの副信号を復号する復号部と、
    　を備え、
    　前記タイミング補正部は、それぞれの前記経路から測定される経路遅延に基づいて算出される遅延情報に基づいて前記受信タイミングを補正する、
    　通信システム。
  2. 　前記タイミング補正部は、前記遅延情報に基づいて算出される前記経路毎の経路遅延の差である経路遅延差に基づいて前記受信タイミングを補正する、
    　請求項１に記載の通信システム。
  3. 　前記タイミング補正部は、前記遅延情報に基づいて算出される前記経路毎の経路遅延の差である経路遅延差に基づいて、それぞれの前記経路を経由して受信された前記主信号を滞留させる、
    　請求項１に記載の通信システム。
  4. 　前記経路遅延差は、それぞれの前記経路から測定される経路遅延と、それぞれの前記経路から測定される経路遅延のうちの最大の経路遅延との差である、
    　請求項２又は３に記載の通信システム。
  5. 　前記タイミング補正部は、前記遅延情報に基づいて算出される前記経路毎のジッタにさらに基づいて前記受信タイミングを補正する、
    　請求項２乃至４の何れか１項に記載の通信システム。
  6. 　前記経路遅延は、前記主信号とともに送信される制御信号が前記送信装置から送信される送信時刻と前記制御信号が前記受信装置で受信される受信時刻との差に基づいて測定される、
    　請求項１乃至５の何れか１項に記載の通信システム。
  7. 　送信装置と受信装置との間の複数の経路を経由して主信号と少なくとも１つの副信号の多重通信を行う通信システムにおける前記受信装置であって、
    　前記送信装置において複製され、前記副信号に基づいてそれぞれ遅延されてそれぞれの前記経路を経由して受信された前記主信号の受信タイミングを補正するタイミング補正部と、
    　補正された前記受信タイミングに従って、主信号チャネルで通信される前記主信号を選択する選択部と、
    　選択された前記主信号が何れの経路を経由して受信されたのかに基づいて、前記少なくとも１つの副信号チャネルで通信される少なくとも１つの副信号を復号する復号部と、
    　を備え、
    　前記タイミング補正部は、それぞれの前記経路から測定される経路遅延に基づいて算出される遅延情報に基づいて前記受信タイミングを補正する、
    　受信装置。
  8. 　送信装置と受信装置との間の複数の経路を経由して主信号と少なくとも１つの副信号の多重通信を行う通信システムにおける通信方法であって、
    　前記送信装置において、前記経路の数に応じて、主信号チャネルで通信される前記主信号を複製することと、
    　前記送信装置において、それぞれが副信号チャネルで通信される前記少なくとも１つの副信号を、それぞれの複製された前記主信号に付与される遅延の量である遅延量に変換することと、
    　前記送信装置において、前記遅延量に基づいて、それぞれの前記経路にそれぞれの複製された前記主信号を送信することと、
    　前記受信装置において、それぞれの前記経路を経由して受信されたそれぞれの前記主信号の受信タイミングを補正することと、
    　前記受信装置において、補正された前記受信タイミングに従って、前記主信号チャネルで通信される前記主信号を選択することと、
    　前記受信装置において、選択された前記主信号が何れの経路を経由して受信されたのかに基づいて、前記少なくとも１つの副信号チャネルで通信される少なくとも１つの副信号を復号することと、
    　を備え、
    　前記補正することは、それぞれの前記経路から測定される経路遅延に基づいて算出される遅延情報に基づいて前記受信タイミングを補正することを含む、
    　通信方法。
PCT/JP2021/014520 2021-04-05 2021-04-05 通信システム、受信装置及び通信方法 WO2022215124A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2021/014520 WO2022215124A1 (ja) 2021-04-05 2021-04-05 通信システム、受信装置及び通信方法
JP2023512515A JPWO2022215124A1 (ja) 2021-04-05 2021-04-05

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/014520 WO2022215124A1 (ja) 2021-04-05 2021-04-05 通信システム、受信装置及び通信方法

Publications (1)

Publication Number Publication Date
WO2022215124A1 true WO2022215124A1 (ja) 2022-10-13

Family

ID=83546292

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/014520 WO2022215124A1 (ja) 2021-04-05 2021-04-05 通信システム、受信装置及び通信方法

Country Status (2)

Country Link
JP (1) JPWO2022215124A1 (ja)
WO (1) WO2022215124A1 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019047231A (ja) * 2017-08-31 2019-03-22 富士通株式会社 伝送装置および障害検出方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019047231A (ja) * 2017-08-31 2019-03-22 富士通株式会社 伝送装置および障害検出方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KAWAKAMI, YUHEI: "A Study of Communication System Using Transmission Timing to Redundant Path Network", 2020 2 PROCEEDINGS OF THE 2020 IEICE GENERAL CONFERENCE, 3 March 2020 (2020-03-03), pages 192 *

Also Published As

Publication number Publication date
JPWO2022215124A1 (ja) 2022-10-13

Similar Documents

Publication Publication Date Title
CN108028800B (zh) 使用分组间延迟和预补偿的源路由无损重路由中的分组失序预防
JP4822997B2 (ja) 通信装置および通信方法
WO2018120917A1 (zh) 基于灵活以太网的业务流传输方法、装置和通信系统
US20080019265A1 (en) Systems and methods for configuring a network to include redundant upstream connections using an upstream control protocol
WO2018036173A1 (zh) 一种网络负载均衡方法、设备及系统
EP2950488A1 (en) Adaptive traffic routing in communication networks
US10666568B2 (en) Timing transport method in a communication network
JP6471244B2 (ja) Ｓｄｎに支援されたシームレスなｒａｎアプリマイグレーション
WO2022215124A1 (ja) 通信システム、受信装置及び通信方法
Olimov et al. Network traffic queue analysis
WO2022215125A1 (ja) 通信システム、送信装置及び通信方法
JP7327638B2 (ja) 通信システム、送信装置、受信装置、通信方法及びプログラム
US11616661B2 (en) Transfer device and transfer method
US20080205269A1 (en) Method and system for rerouting traffic
US20120163398A1 (en) Communication apparatus, relay apparatus, and network system
JP2010278845A (ja) パケット無中断伝送システムおよびパケット無中断切替装置並びにパケット無中断切替方法
WO2018040916A1 (zh) 一种转发报文的方法及装置
US9450892B2 (en) Switch device, network system, and switch device control method
JP5254916B2 (ja) リング網における通信装置および通信制御方法
US20220417335A1 (en) Method for configuring a communication network for the cyclical transmission of messages
JP2020205531A (ja) ネットワーク監視装置、伝送装置、及びネットワーク監視方法
JP6533449B2 (ja) 光伝送システム、光伝送方法、被制御ノード、および、光伝送プログラム
JP5619681B2 (ja) パケット転送システム、パケット送信装置およびパケット受信装置
Chaitanya et al. A new queuing technique in adaptive multipath routing for congestion control with packet priority in wired data networks
WO2022185490A1 (ja) 情報処理装置、通信装置、情報処理方法及びプログラム

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2023512515

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21935932

Country of ref document: EP

Kind code of ref document: A1