WO2022209754A1 - 高周波モジュール - Google Patents

高周波モジュール Download PDF

Info

Publication number
WO2022209754A1
WO2022209754A1 PCT/JP2022/010870 JP2022010870W WO2022209754A1 WO 2022209754 A1 WO2022209754 A1 WO 2022209754A1 JP 2022010870 W JP2022010870 W JP 2022010870W WO 2022209754 A1 WO2022209754 A1 WO 2022209754A1
Authority
WO
WIPO (PCT)
Prior art keywords
electronic component
main surface
filter
frequency module
high frequency
Prior art date
Application number
PCT/JP2022/010870
Other languages
English (en)
French (fr)
Inventor
清志 相川
宏通 北嶋
孝紀 上嶋
隆司 山田
義弘 大門
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN202280025077.7A priority Critical patent/CN117121374A/zh
Publication of WO2022209754A1 publication Critical patent/WO2022209754A1/ja
Priority to US18/475,231 priority patent/US20240030165A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/46—Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16137—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16153—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/16155—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1205—Capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1206—Inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H01L2924/14215—Low-noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7209—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched from a first band to a second band

Definitions

  • the present invention relates to high frequency modules.
  • Patent Literature 1 discloses a technique for miniaturizing a high-frequency module using two module substrates.
  • the present invention provides a high-frequency module that can be miniaturized and that can suppress deterioration in isolation between a plurality of electronic components.
  • a high frequency module has a first module substrate having a first main surface and a second main surface facing each other, a third main surface and a fourth main surface facing each other, and a third main surface a second module substrate having a surface facing the second principal surface; and a plurality of electrons disposed between the second principal surface and the third principal surface and on the first principal surface and the fourth principal surface.
  • the plurality of electronic components are connected to the first electronic component including a first filter connected to the power amplifier and the low noise amplifier a second electronic component including a second filter and a third electronic component including a low noise amplifier, the first electronic component being between and on the second and third major surfaces; and on the fourth main surface, and the second electronic component is positioned between the second main surface and the third main surface and on the other of the first main surface and the fourth main surface. and the third electronic component is arranged on the remaining one of between the second and third main surfaces and on the first and fourth main surfaces.
  • a high-frequency module includes a module substrate having a first main surface and a second main surface facing each other, and a plurality of and a plurality of external connection terminals arranged on the second main surface, wherein the plurality of electronic components includes a first electronic component including a first filter connected to a power amplifier; a second electronic component including a second filter connected to the second electronic component and a third electronic component including a low noise amplifier, the first electronic component being on the first major surface and on the second major surface and within the module substrate and the second electronic component is arranged on the other one of the first main surface, the second main surface, and the module substrate, and the third electronic component is arranged on the third It is arranged on the remaining one of the first principal surface, the second principal surface, and the module substrate.
  • the high-frequency module it is possible to suppress deterioration in isolation between a plurality of electronic components while achieving miniaturization.
  • FIG. 1 is a circuit configuration diagram of a high-frequency circuit and a communication device according to an embodiment.
  • FIG. 2 is a plan view of the first main surface of the high frequency module according to the first embodiment.
  • FIG. 3 is a plan view of the second main surface of the high frequency module according to the first embodiment.
  • 4 is a plan view of the fourth main surface of the high frequency module according to the first embodiment.
  • FIG. FIG. 5 is a cross-sectional view of the high frequency module according to the first embodiment.
  • FIG. 6 is a plan view of the first main surface of the high frequency module according to the second embodiment.
  • FIG. 7 is a plan view of the second main surface of the high frequency module according to the second embodiment.
  • FIG. 8 is a cross-sectional view of a high-frequency module according to Example 2.
  • FIG. FIG. 9 is a cross-sectional view of a high-frequency module according to Example 2.
  • FIG. 8 is a cross-sectional view of a high-frequency module according to Example 2.
  • each drawing is a schematic diagram that has been appropriately emphasized, omitted, or adjusted in proportion to show the present invention, and is not necessarily strictly illustrated, and the actual shape, positional relationship, and ratio may differ.
  • substantially the same configurations are denoted by the same reference numerals, and redundant description may be omitted or simplified.
  • the x-axis and the y-axis are axes orthogonal to each other on a plane parallel to the main surface of the module substrate.
  • the x-axis is parallel to the first side of the module substrate
  • the y-axis is parallel to the second side orthogonal to the first side of the module substrate.
  • the z-axis is an axis perpendicular to the main surface of the module substrate, and its positive direction indicates an upward direction and its negative direction indicates a downward direction.
  • connection includes not only direct connection with connection terminals and/or wiring conductors, but also electrical connection via other circuit elements.
  • Connected between A and B means connected to both A and B between A and B; It includes parallel connection (shunt connection) between the path and the ground.
  • planar view means viewing an object by orthographic projection from the positive side of the z-axis onto the xy plane.
  • a overlaps B in plan view means that the area of A orthogonally projected onto the xy plane overlaps the area of B orthogonally projected onto the xy plane.
  • a is arranged between B and C means that at least one of a plurality of line segments connecting any point in B and any point in C passes through A.
  • a joined to B means that A is physically connected to B.
  • the component is placed on the board includes the component being placed on the main surface of the board and the component being placed inside the board.
  • a component is arranged on the main surface of the board means that the component is arranged in contact with the main surface of the board, and that the component is arranged on the main surface side without contacting the main surface. (e.g., a component laminated onto another component placed in contact with the major surface).
  • the component is arranged on the main surface of the substrate may include that the component is arranged in a concave portion formed in the main surface.
  • Components are located within the substrate means that the components are encapsulated within the module substrate, with all of the components located between the major surfaces of the substrate, but some of the components It does not include not being covered by the substrate and that only part of the component is arranged within the substrate.
  • the part is placed between two major surfaces means that the part is placed in contact with both of the two major surfaces, and that the part is in contact with only one of the two major surfaces. It includes placing and placing the part without contacting either of the two major surfaces.
  • FIG. 1 is a circuit configuration diagram of a high-frequency circuit 1 and a communication device 5 according to this embodiment.
  • a communication device 5 includes a high frequency circuit 1, an antenna 2, an RFIC (Radio Frequency Integrated Circuit) 3, and a BBIC (Baseband Integrated Circuit) 4.
  • RFIC Radio Frequency Integrated Circuit
  • BBIC Baseband Integrated Circuit
  • the high frequency circuit 1 transmits high frequency signals between the antenna 2 and the RFIC 3 .
  • the internal configuration of the high frequency circuit 1 will be described later.
  • the antenna 2 is connected to the antenna connection terminal 100 of the high frequency circuit 1, transmits a high frequency signal output from the high frequency circuit 1, and receives a high frequency signal from the outside and outputs it to the high frequency circuit 1.
  • the RFIC 3 is an example of a signal processing circuit that processes high frequency signals. Specifically, the RFIC 3 performs signal processing such as down-conversion on the high-frequency received signal input via the receiving path of the high-frequency circuit 1 , and outputs the received signal generated by the signal processing to the BBIC 4 . Further, the RFIC 3 performs signal processing such as up-conversion on the transmission signal input from the BBIC 4 , and outputs the high-frequency transmission signal generated by the signal processing to the transmission path of the high-frequency circuit 1 . Further, the RFIC 3 has a control section that controls the switches, amplifiers, etc. of the high-frequency circuit 1 . Some or all of the functions of the RFIC 3 as a control unit may be implemented outside the RFIC 3, for example, in the BBIC 4 or the high frequency circuit 1. FIG.
  • the BBIC 4 is a baseband signal processing circuit that performs signal processing using an intermediate frequency band that is lower in frequency than the high frequency signal transmitted by the high frequency circuit 1 .
  • Signals processed by the BBIC 4 include, for example, image signals for image display and/or audio signals for calling through a speaker.
  • the antenna 2 and the BBIC 4 are not essential components in the communication device 5 according to the present embodiment.
  • the high frequency circuit 1 includes power amplifiers (PA) 11 and 12, low noise amplifiers (LNA) 21 and 22, matching circuits (MN) 401, 411 to 413, 422, 431 to 433, 441 to 443, 452 and 461 to 463, switches (SW) 51 to 55, filters 61 to 66, a PA controller (PAC) 71, an LNA controller (LNAC) 72, an antenna connection terminal 100, High frequency input terminals 111 and 112 , high frequency output terminals 121 and 122 , and control terminals 131 and 132 are provided.
  • PA power amplifiers
  • LNA low noise amplifiers
  • MN matching circuits
  • SW switches
  • SW switches
  • PAC PA controller
  • LNAC LNA controller
  • the antenna connection terminal 100 is connected to the antenna 2 outside the high frequency circuit 1 .
  • Each of the high frequency input terminals 111 and 112 is a terminal for receiving a high frequency transmission signal from the outside of the high frequency circuit 1 .
  • the high frequency input terminals 111 and 112 are connected to the RFIC 3 outside the high frequency circuit 1 .
  • Each of the high-frequency output terminals 121 and 122 is a terminal for supplying a high-frequency received signal to the outside of the high-frequency circuit 1 .
  • the high frequency output terminals 121 and 122 are connected to the RFIC 3 outside the high frequency circuit 1 .
  • the control terminals 131 and 132 are terminals for transmitting control signals. That is, the control terminals 131 and 132 are terminals for receiving control signals from the outside of the high frequency circuit 1 and/or terminals for supplying control signals to the outside of the high frequency circuit 1 .
  • a control signal is a signal relating to control of an electronic circuit included in the high-frequency circuit 1 .
  • the control signal is a digital signal for controlling at least one of the power amplifiers 11 and 12, the low noise amplifiers 21 and 22, and the switches 51-55, for example.
  • the high frequency circuit 1 can receive digital signals for controlling the power amplifiers 11 and 12 from the RFIC 3 via the control terminal 131 . Also, the high frequency circuit 1 can receive a digital signal for controlling the low noise amplifiers 21 and 22 from the RFIC 3 via the control terminal 132 .
  • the power amplifier 11 is connected between the high frequency input terminal 111 and the filters 61 and 62, and can amplify the transmission signals of the bands A and B. Specifically, the input terminal of the power amplifier 11 is connected to the high frequency input terminal 111 . On the other hand, the output terminal of the power amplifier 11 is connected to the filter 61 via the matching circuit 413 , the switch 52 and the matching circuit 412 . Furthermore, the output end of the power amplifier 11 is connected to the filter 62 via the matching circuit 413 , the switch 52 and the matching circuit 422 .
  • the power amplifier 12 is connected between the high frequency input terminal 112 and the filters 64 and 65, and can amplify the transmission signals of the bands C and D. Specifically, the input end of the power amplifier 12 is connected to the high frequency input terminal 112 . On the other hand, the output terminal of the power amplifier 12 is connected to the filter 64 via the matching circuit 443 , the switch 54 and the matching circuit 442 . Furthermore, the output terminal of the power amplifier 12 is connected to the filter 65 via the matching circuit 443 , the switch 54 and the matching circuit 452 .
  • the power amplifiers 11 and 12 are electronic components that obtain an output signal with greater energy than the input signal (transmission signal) based on the power supplied from the power supply.
  • Each of power amplifiers 11 and 12 includes an amplification transistor and may further include an inductor and/or capacitor.
  • the internal configurations of the power amplifiers 11 and 12 are not particularly limited.
  • each of power amplifiers 11 and 12 may be a multi-stage amplifier, a differential amplification type amplifier, or a Doherty amplifier.
  • the power amplifier 11 may correspond to the first power class that allows a higher maximum output power than the second power class. In this case, the power amplifier 11 can amplify the transmission signal to power that satisfies the maximum output power allowed by the first power class.
  • the power amplifier 12 may support a second power class that allows a lower maximum output power than the first power class. In this case, the power amplifier 12 can amplify the transmission signal to power that satisfies the maximum output power allowed by the second power class.
  • a power class is a classification of terminal output power defined by maximum output power, etc.
  • a smaller power class value indicates a higher power output.
  • the maximum output power for power class 1 is 31 dBm
  • the maximum output power for power class 1.5 is 29 dBm
  • the maximum output power for power class 2 is 26 dBm
  • the maximum output power for power class 3 is 23 dBm. .
  • the terminal's maximum output power is defined as the output power at the terminal's antenna end. Measurement of the maximum output power of the terminal is performed, for example, by a method defined by 3GPP or the like. For example, in FIG. 1 the maximum output power is measured by measuring the radiated power at antenna 2 . Instead of measuring the radiation power, it is also possible to measure the output power of the antenna 2 by providing a terminal near the antenna 2 and connecting a measuring instrument (such as a spectrum analyzer) to the terminal.
  • a measuring instrument such as a spectrum analyzer
  • the power class that the power amplifier supports can be specified by the maximum output power of the power amplifier.
  • the maximum output power of a power amplifier corresponding to power class 1 is greater than 31 dBm.
  • the maximum output power of a power amplifier depends on the size and material of the semiconductor devices that make up the power amplifier. For example, the higher the maximum output power, the larger the size of the semiconductor device. Therefore, by comparing the semiconductor device sizes for two power amplifiers constructed of the same semiconductor material, it may be possible to make a relative comparison of the power classes supported by the two power amplifiers.
  • a semiconductor device that constitutes a power amplifier with a high maximum output power may use a special semiconductor material for high power (eg, gallium nitride (GaN), silicon carbide (SiC), etc.). Therefore, by comparing the semiconductor materials used in the two semiconductor devices, it may be possible to make a relative comparison of the power classes supported by the two power amplifiers.
  • a semiconductor material for high power eg, gallium nitride (GaN), silicon carbide (SiC), etc.
  • the low noise amplifier 21 is connected between the filters 62 and 63 and the high frequency output terminal 121, and can amplify the received signals of the bands A and B. Specifically, the input terminal of the low noise amplifier 21 is connected to the filter 62 via the matching circuit 433 , switches 53 and 52 and the matching circuit 422 . Furthermore, the input end of the low noise amplifier 21 is connected to the filter 63 via the matching circuit 433 , the switch 53 and the matching circuit 432 . On the other hand, the output end of the low noise amplifier 21 is connected to the high frequency output terminal 121 .
  • the low noise amplifier 22 is connected between the filters 65 and 66 and the high frequency output terminal 122 and can amplify the received signals of bands C and D. Specifically, the input terminal of the low noise amplifier 22 is connected to the filter 65 via the matching circuit 463 , the switches 55 and 54 and the matching circuit 452 . Furthermore, the input terminal of the low noise amplifier 22 is connected to the filter 66 via the matching circuit 463 , the switch 55 and the matching circuit 462 . On the other hand, the output end of the low noise amplifier 22 is connected to the high frequency output terminal 122 .
  • the low-noise amplifiers 21 and 22 are electronic components that obtain an output signal with greater energy than the input signal (received signal) based on the power supplied from the power supply.
  • Each of low noise amplifiers 21 and 22 includes an amplifying transistor and may further include inductors and/or capacitors.
  • the internal configurations of the low noise amplifiers 21 and 22 are not particularly limited.
  • Each of the matching circuits 401, 411 to 413, 422, 431 to 433, 441 to 443, 452 and 461 to 463 is connected between two circuit elements to perform impedance matching between the two circuit elements. can be done. That is, each of the matching circuits 401, 411-413, 422, 431-433, 441-443, 452 and 461-463 is an impedance matching circuit. Each of matching circuits 401, 411-413, 422, 431-433, 441-443, 452 and 461-463 includes an inductor and may further include a capacitor.
  • the switch 51 is connected between the antenna connection terminal 100 and the filters 61-66.
  • the switch 51 has terminals 511-517.
  • Terminal 511 is connected to antenna connection terminal 100 .
  • Terminal 512 is connected to filter 61 via matching circuit 411 .
  • Terminal 513 is connected to filter 62 .
  • Terminal 514 is connected to filter 63 via matching circuit 431 .
  • Terminal 515 is connected to filter 64 via matching circuit 441 .
  • Terminal 516 is connected to filter 65 .
  • Terminal 517 is connected to filter 66 via matching circuit 461 .
  • the switch 51 can connect the terminal 511 to at least one of the terminals 512 to 517 based on a control signal from the RFIC 3, for example. That is, the switch 51 can switch connection and disconnection between the antenna connection terminal 100 and each of the filters 61 to 66 .
  • the switch 51 is composed of, for example, a multi-connection switch circuit, and is sometimes called an antenna switch.
  • the switch 52 is connected between the output end of the power amplifier 11 and the filters 61 and 62 and between the input end of the low noise amplifier 21 and the filter 62 .
  • the switch 52 has terminals 521-524.
  • Terminal 521 is connected to filter 61 via matching circuit 412 .
  • Terminal 522 is connected to filter 62 via matching circuit 422 .
  • Terminal 523 is connected to the output terminal of power amplifier 11 via matching circuit 413 .
  • Terminal 524 is connected to the input end of low noise amplifier 21 via switch 53 and matching circuit 433 .
  • the switch 52 can connect the terminal 523 to at least one of the terminals 521 and 522 and connect the terminal 522 to either of the terminals 523 and 524 based on a control signal from the RFIC 3, for example. be able to. That is, the switch 52 can switch connection and disconnection between the power amplifier 11 and each of the filters 61 and 62 , and can switch the connection of the filter 62 between the power amplifier 11 and the low noise amplifier 21 .
  • the switch 52 is composed of, for example, a multi-connection switch circuit.
  • the switch 53 is connected between the input end of the low noise amplifier 21 and the filters 62 and 63 .
  • the switch 53 has terminals 531-533.
  • Terminal 531 is connected to the input end of low noise amplifier 21 via matching circuit 433 .
  • Terminal 532 is connected to terminal 524 of switch 52 and to filter 62 via switch 52 and matching circuit 422 .
  • Terminal 533 is connected to filter 63 via matching circuit 432 .
  • the switch 53 can connect the terminal 531 to at least one of the terminals 532 and 533 based on a control signal from the RFIC 3, for example. That is, the switch 53 can switch connection and disconnection between the low noise amplifier 21 and each of the filters 62 and 63 .
  • the switch 53 is composed of, for example, a multi-connection switch circuit.
  • the switch 54 is connected between the output of the power amplifier 12 and the filters 64 and 65 and between the input of the low noise amplifier 22 and the filter 65 .
  • the switch 54 has terminals 541-544.
  • Terminal 541 is connected to filter 64 via matching circuit 442 .
  • Terminal 542 is connected to filter 65 via matching circuit 452 .
  • Terminal 543 is connected to the output end of power amplifier 12 via matching circuit 443 .
  • Terminal 544 is connected to the input terminal of low noise amplifier 22 via switch 55 and matching circuit 463 .
  • the switch 54 can connect the terminal 543 to at least one of the terminals 541 and 542 and connect the terminal 542 to either of the terminals 543 and 544 based on a control signal from the RFIC 3, for example. be able to. That is, the switch 54 can switch connection and disconnection between the power amplifier 12 and each of the filters 64 and 65 , and can switch the connection of the filter 65 between the power amplifier 12 and the low noise amplifier 22 .
  • the switch 54 is composed of, for example, a multi-connection switch circuit.
  • a switch 55 is connected between the input of the low noise amplifier 22 and the filters 65 and 66 .
  • the switch 55 has terminals 551-553.
  • Terminal 551 is connected to the input terminal of low noise amplifier 22 via matching circuit 463 .
  • Terminal 552 is connected to terminal 544 of switch 54 and to filter 65 via switch 54 and matching circuit 452 .
  • Terminal 553 is connected to filter 66 via matching circuit 462 .
  • the switch 55 can connect the terminal 551 to at least one of the terminals 552 and 553 based on a control signal from the RFIC 3, for example. That is, the switch 55 can switch connection and disconnection between the low noise amplifier 22 and each of the filters 65 and 66 .
  • the switch 55 is composed of, for example, a multi-connection switch circuit.
  • the filter 61 (A-Tx) is an example of a first filter and is connected between the power amplifier 11 and the antenna connection terminal 100. Specifically, one end of the filter 61 is connected to the antenna connection terminal 100 via the matching circuit 411 , the switch 51 and the matching circuit 401 . On the other hand, the other end of filter 61 is connected to the output end of power amplifier 11 via matching circuit 412 , switch 52 and matching circuit 413 . Filter 61 has a passband that includes the Band A uplink operation band for Frequency Division Duplex (FDD) and is capable of passing Band A transmitted signals.
  • FDD Frequency Division Duplex
  • the filter 62 (B-TRx) is an example of a third filter and is connected between the antenna connection terminal 100 and the power amplifier 11 and between the antenna connection terminal 100 and the low noise amplifier 21. Specifically, one end of the filter 62 is connected to the antenna connection terminal 100 via the switch 51 and the matching circuit 401 . On the other hand, the other end of the filter 62 is connected to the output end of the power amplifier 11 via the matching circuit 422, the switches 52 and 413, and is connected to the output end of the power amplifier 11 via the matching circuit 422, the switches 52 and 53, and the matching circuit 433. It is connected to the input terminal of the noise amplifier 21 .
  • Filter 62 has a passband that includes band B for Time Division Duplex (TDD), and can pass band B transmit and receive signals.
  • TDD Time Division Duplex
  • the filter 63 (A-Rx) is an example of a second filter and is connected between the low noise amplifier 21 and the antenna connection terminal 100. Specifically, one end of the filter 63 is connected to the antenna connection terminal 100 via the matching circuit 431 , the switch 51 and the matching circuit 401 . On the other hand, the other end of filter 63 is connected to the input end of low noise amplifier 21 via matching circuit 432 , switch 53 and matching circuit 433 . Filter 63 has a passband that includes the Band A downlink operation band for FDD and is capable of passing Band A received signals.
  • the filter 64 (C-Tx) is connected between the power amplifier 12 and the antenna connection terminal 100. Specifically, one end of the filter 64 is connected to the antenna connection terminal 100 via the matching circuit 441 , the switch 51 and the matching circuit 401 . On the other hand, the other end of filter 64 is connected to the output end of power amplifier 12 via matching circuit 442 , switch 54 and matching circuit 443 . Filter 64 has a passband that includes the Band C uplink operating band for FDD and is capable of passing Band C transmitted signals.
  • the filter 65 (D-TRx) is connected between the antenna connection terminal 100 and the power amplifier 12 and between the antenna connection terminal 100 and the low noise amplifier 22 . Specifically, one end of the filter 65 is connected to the antenna connection terminal 100 via the switch 51 and the matching circuit 401 . On the other hand, the other end of the filter 65 is connected to the output end of the power amplifier 12 through the matching circuit 452, the switches 54 and 443, and is connected to the output end of the power amplifier 12 through the matching circuit 452, the switches 54 and 55, and the matching circuit 463. It is connected to the input terminal of the noise amplifier 22 .
  • the filter 65 has a passband including band D for TDD, and can pass band D transmission and reception signals.
  • the filter 66 (C-Rx) is connected between the low noise amplifier 22 and the antenna connection terminal 100. Specifically, one end of the filter 66 is connected to the antenna connection terminal 100 via the matching circuit 461 , the switch 51 and the matching circuit 401 . On the other hand, the other end of filter 66 is connected to the input end of low noise amplifier 22 via matching circuit 462 , switch 55 and matching circuit 463 . Filter 66 has a passband that includes the Band C downlink operating band for FDD and is capable of passing Band C received signals.
  • the PA controller 71 can control the power amplifiers 11 and 12. For example, PA controller 71 receives a digital control signal from RFIC 3 via control terminal 131 and outputs the control signal to power amplifiers 11 and 12 .
  • the LNA controller 72 can control the low noise amplifiers 21 and 22.
  • LNA controller 72 receives digital control signals from RFIC 3 via control terminal 132 and outputs control signals to low noise amplifiers 21 and 22 .
  • Bands A to D are frequency bands for communication systems built using radio access technology (RAT). Bands A to D are defined in advance by standardization organizations (eg, 3GPP (3rd Generation Partnership Project) and IEEE (Institute of Electrical and Electronics Engineers)). Examples of communication systems include a 5GNR (5th Generation New Radio) system, an LTE (Long Term Evolution) system, and a WLAN (Wireless Local Area Network) system.
  • RAT radio access technology
  • Bands A to D are defined in advance by standardization organizations (eg, 3GPP (3rd Generation Partnership Project) and IEEE (Institute of Electrical and Electronics Engineers)). Examples of communication systems include a 5GNR (5th Generation New Radio) system, an LTE (Long Term Evolution) system, and a WLAN (Wireless Local Area Network) system.
  • 5GNR Fifth Generation New Radio
  • LTE Long Term Evolution
  • WLAN Wireless Local Area Network
  • Bands A and B and bands C and D may be included in different band groups, or may be included in the same band group.
  • a band group means a frequency range including a plurality of bands.
  • an ultra high band group (3300 to 5000 MHz), a high band group (2300 to 2690 MHz), a mid band group (1427 to 2200 MHz), and a low band group (698 to 960 MHz) can be used. It is not limited to these.
  • a band group including unlicensed bands of 5 gigahertz or higher or a band group of millimeter wave bands may be used.
  • bands A and B may be included in the high band group, and bands C and D may be included in the mid band group. Also, for example, bands A and B may be included in the mid band group or high band group, and bands C and D may be included in the low band group.
  • the high-frequency circuit 1 shown in FIG. 1 is an example and is not limited to this.
  • the bands supported by the high-frequency circuit 1 are not limited to bands A to D.
  • the high frequency circuit 1 may support five or more bands.
  • the high-frequency circuit 1 may comprise filters for bands E, F, G, . . .
  • the high-frequency circuit 1 may support only the A and B bands and not support the C and D bands.
  • the high frequency circuit 1 does not need to include the power amplifier 12, the low noise amplifier 22, the matching circuits 441 to 443, 452 and 461 to 463, the high frequency input terminal 112, and the high frequency output terminal 122. .
  • the high-frequency circuit 1 may not include some of the matching circuits 401, 411-413, 422, 431-433, 441-443, 452 and 461-463. Further, for example, the high-frequency circuit 1 may be connected to a plurality of antennas and may include a plurality of antenna connection terminals. Also, the high-frequency circuit 1 may have more high-frequency input terminals. In this case, a switch capable of switching the connection of the power amplifier between the plurality of high frequency input terminals may be inserted between the power amplifier and the plurality of high frequency input terminals. Also, the high-frequency circuit 1 may have more high-frequency output terminals. In this case, a switch capable of switching the connection of the low noise amplifier between the plurality of high frequency output terminals may be inserted between the low noise amplifier and the plurality of high frequency output terminals.
  • Example 1 As Example 1 of the high-frequency circuit 1 according to the above embodiment, a high-frequency module 1A in which the high-frequency circuit 1 is mounted will be described with reference to FIGS. 2 to 5.
  • FIG. 1 As Example 1 of the high-frequency circuit 1 according to the above embodiment, a high-frequency module 1A in which the high-frequency circuit 1 is mounted will be described with reference to FIGS. 2 to 5.
  • FIG. 1 As Example 1 of the high-frequency circuit 1 according to the above embodiment, a high-frequency module 1A in which the high-frequency circuit 1 is mounted will be described with reference to FIGS. 2 to 5.
  • FIG. 1 As Example 1 of the high-frequency circuit 1 according to the above embodiment, a high-frequency module 1A in which the high-frequency circuit 1 is mounted will be described with reference to FIGS. 2 to 5.
  • FIG. 2 is a plan view of the main surface 91a of the high frequency module 1A according to this embodiment.
  • FIG. 3 is a plan view of the main surface 91b of the high-frequency module 1A according to the present embodiment, and is a diagram seen through the main surface 91b side of the module substrate 91 from the z-axis positive side.
  • FIG. 4 is a plan view of the main surface 92b of the high-frequency module 1A according to the present embodiment, and is a diagram seen through the main surface 92b side of the module substrate 92 from the z-axis positive side.
  • FIG. 5 is a cross-sectional view of a high frequency module 1A according to this embodiment. The cross-section of the high-frequency module 1A in FIG. 5 is taken along line vv in FIGS. 2-4.
  • the high-frequency module 1A includes module substrates 91 and 92, resin members 93 to 95, a shield electrode layer 96, and a plurality of external connection terminals in addition to a plurality of electronic components including a plurality of circuit elements shown in FIG. 150 and a plurality of inter-board connection terminals 151 .
  • the module substrate 91 is an example of a first module substrate, and has main surfaces 91a and 91b facing each other.
  • the main surfaces 91a and 91b are examples of a first main surface and a second main surface, respectively.
  • a ground electrode pattern 911 is formed in the module substrate 91 .
  • a ground electrode pattern 911 is an example of a first ground electrode pattern, is connected to a ground terminal, and is set to a ground potential.
  • the module board 92 is an example of a second module board, and has main surfaces 92a and 92b facing each other.
  • the main surfaces 92a and 92b are examples of a third main surface and a fourth main surface, respectively.
  • a ground electrode pattern 921 is formed in the module substrate 92 .
  • the ground electrode pattern 921 is an example of a second ground electrode pattern, is connected to the ground terminal, and is set to the ground potential.
  • the module substrates 91 and 92 are arranged such that the main surface 91b of the module substrate 91 faces the main surface 92a of the module substrate 92. Moreover, the module substrates 91 and 92 are arranged apart from each other by a distance that allows electronic components to be arranged between the main surfaces 91b and 92a. A plurality of electronic components are arranged on the two module substrates 91 and 92. Specifically, the electronic components are divided into three layers: between the main surfaces 91b and 92a, on the main surface 91a, and on the main surface 92b. are placed.
  • the module substrates 91 and 92 have rectangular shapes of the same size in plan view, but may have different sizes and/or different shapes. Also, the shape of the module substrates 91 and 92 is not limited to a rectangle.
  • a low temperature co-fired ceramics (LTCC) substrate having a laminated structure of a plurality of dielectric layers, or a high temperature co-fired ceramics (HTCC) substrate for example, a low temperature co-fired ceramics (LTCC) substrate having a laminated structure of a plurality of dielectric layers, or a high temperature co-fired ceramics (HTCC) substrate.
  • LTCC low temperature co-fired ceramics
  • HTCC high temperature co-fired ceramics
  • a substrate, a component-embedded substrate, a substrate having a redistribution layer (RDL), a printed substrate, or the like can be used, but is not limited to these.
  • the power amplifiers 11 and 12 may be configured using, for example, CMOS (Complementary Metal Oxide Semiconductor), and specifically manufactured by SOI (Silicon on Insulator) process. This makes it possible to manufacture the power amplifiers 11 and 12 at low cost.
  • Power amplifiers 11 and 12 may be made of at least one of gallium arsenide (GaAs), silicon germanium (SiGe), and gallium nitride (GaN). Thereby, high-quality power amplifiers 11 and 12 can be realized.
  • the semiconductor materials of the power amplifiers 11 and 12 are not limited to the materials described above.
  • Each of the matching circuits 401, 411-413, 422, 431-433, 441-443, 452 and 461-463 is composed of a chip inductor.
  • a chip inductor is a surface mount device (SMD) that constitutes an inductor.
  • the chip inductors are arranged on main surface 91a and are not arranged between main surfaces 91b and 92a and on main surface 92b. That is, chip inductors are arranged only in the upper layer among the three layers.
  • each matching circuit may include a chip capacitor as well as a chip inductor, and the arrangement of the chip capacitors is not particularly limited. Also, some of the matching circuits may not be surface mounted. For example, inductors and/or capacitors included in matching circuits may be formed in module substrates 91 and/or 92 .
  • the electronic component including the filter 61 is an example of a first electronic component
  • the electronic component including the filter 62 is an example of a fourth electronic component.
  • Electronic components including each of the filters 61, 62 and 64 are, for example, surface acoustic wave (SAW) filters, bulk acoustic wave (BAW) filters, LC resonance filters, and dielectric filters. and is not limited to these.
  • Electronic components including the filter 62 may be arranged between the main surfaces 91b and 92a.
  • the present invention is not limited to this.
  • the electronic components, including the filters may be taller or the same height as the chip inductors.
  • electronic components including filters may be brought into contact with the shield electrode layer 96 . As a result, it is possible to improve the heat dissipation of the electronic component including the filter and improve the temperature characteristics of the filter.
  • the resin member 93 covers the main surface 91a and the electronic components on the main surface 91a.
  • the resin member 93 has a function of ensuring reliability such as mechanical strength and moisture resistance of the electronic components on the main surface 91a. Note that the resin member 93 may not be included in the high frequency module 1A.
  • Filters 63, 65 and 66 and a plurality of inter-board connection terminals 151 are arranged between the main surfaces 91b and 92a (middle layer).
  • a resin member 94 is injected between the main surfaces 91b and 92a to cover the electronic components arranged between the main surfaces 91b and 92a.
  • the electronic component including the filter 63 is an example of the second electronic component.
  • a ground electrode pattern 911 is arranged between the electronic component (second electronic component) including the filter 63 and the electronic component (first electronic component) including the filter 61 .
  • each of the filters 63, 65 and 66 may be configured using, for example, SAW filters, BAW filters, LC resonance filters, and dielectric filters, and are not limited to these.
  • a plurality of electronic components including filters 63, 65 and 66, respectively, arranged between main surfaces 91b and 92a are electrically connected to module substrate 91 via electrodes provided on the side facing module substrate 91. It is Note that the plurality of electronic components arranged between the main surfaces 91b and 92a may be electrically connected to the module substrate 92 via electrodes provided on the side facing the module substrate 92 .
  • the plurality of inter-board connection terminals 151 are electrodes for electrically connecting the module boards 91 and 92 . Some of the inter-substrate connection terminals 151 overlap the power amplifiers 11 and 12 in a plan view, are connected to the external connection terminals 150 , and function as heat dissipation electrodes for the power amplifiers 11 and 12 .
  • a copper post electrode is used as the inter-substrate connection terminal 151, but the shape and material are not limited to this.
  • the resin member 94 covers the main surfaces 91b and 92a and the electronic components between the main surfaces 91b and 92a.
  • the resin member 94 has a function of ensuring reliability such as mechanical strength and moisture resistance of the electronic component between the main surfaces 91b and 92a. Note that the resin member 94 may not be included in the high frequency module 1A.
  • the integrated circuits 20, 50 and 70, and a plurality of external connection terminals 150 are arranged on the main surface 92b (lower layer).
  • the integrated circuit 20 is an example of a third electronic component, and includes low noise amplifiers 21 and 22, switches 53 and 55, and an LNA controller 72.
  • LNA controller 72 can receive digital control signals to control low noise amplifiers 21 and 22 .
  • a ground electrode pattern 921 is arranged between the integrated circuit 20 (third electronic component) and the electronic component (second electronic component) including the filter 63 .
  • the integrated circuit 50 includes a switch 51 .
  • switch 51 may be included in integrated circuit 20 or 70 .
  • Integrated circuit 70 includes switches 52 and 54 and PA controller 71 .
  • PA controller 71 can receive digital control signals to control power amplifiers 11 and 12 .
  • Each of the integrated circuits 20, 50 and 70 may be configured using, for example, CMOS, and specifically manufactured by an SOI process. Also, each of the integrated circuits 20, 50 and 70 may be constructed of at least one of GaAs, SiGe and GaN. It should be noted that the semiconductor materials of integrated circuits 20, 50 and 70 are not limited to the materials described above.
  • each of the integrated circuits 20 , 50 and 70 is formed on the main surface side of the integrated circuits 20 , 50 and 70 facing the module substrate 92 .
  • each of the integrated circuits 20, 50 and 70 can be shaved from the side opposite the major surface on which the electronic circuit sets are formed.
  • the machinable integrated circuits 20, 50 and 70 are arranged on the main surface 92b, the filters 61 to 66, and the matching circuits (chip inductors) 401, 411 to 413, 422, 431 to 433. , 441-443, 452 and 461-463) are not arranged.
  • the lower surface of the high frequency module 1A can be machined, and the thickness of the resin member 95 and the integrated circuits 20, 50 and 70 can be reduced.
  • the plurality of external connection terminals 150 include ground terminals in addition to the antenna connection terminal 100, high frequency input terminals 111 and 112, high frequency output terminals 121 and 122, and control terminals 131 and 132 shown in FIG. Each of the plurality of external connection terminals 150 is joined to an input/output terminal and/or a ground terminal or the like on the mother board 1000 arranged in the z-axis negative direction of the high frequency module 1A. Copper post electrodes, for example, can be used as the plurality of external connection terminals 150, but the shape and material are not limited to this. Some of the plurality of external connection terminals 150 overlap the power amplifiers 11 and 12 in plan view, and function as heat radiation electrodes for the power amplifiers 11 and 12 together with the board-to-board connection terminals 151 connected to the power amplifiers 11 and 12. do.
  • the resin member 95 covers the main surface 92b and the electronic components on the main surface 92b.
  • the resin member 95 has a function of ensuring reliability such as mechanical strength and moisture resistance of the electronic components on the main surface 92b. Note that the resin member 95 may not be included in the high frequency module 1A.
  • the shield electrode layer 96 is a metal thin film formed by sputtering, for example, and is formed so as to cover the upper surface of the resin member 93 and the side surfaces of the resin members 93 to 95 and the module substrates 91 and 92 .
  • the shield electrode layer 96 is connected to the ground and suppresses external noise from entering the electronic components forming the high frequency module 1A. Note that the shield electrode layer 96 does not have to be included in the high frequency module 1A.
  • the high-frequency module 1A has the module substrate 91 having the main surfaces 91a and 91b facing each other, and the main surfaces 92a and 92b facing each other.
  • a module substrate 92 arranged facing each other, a plurality of electronic components arranged between and on the main surfaces 91b and 92a, and a plurality of external components arranged on the main surface 92b.
  • the plurality of electronic components include a first electronic component including a filter 61 connected to the power amplifier 11; a second electronic component including a filter 63 connected to the low noise amplifier 21; a third electronic component (integrated circuit 20) that includes a noise amplifier 21, the first electronic component being located one of between major surfaces 91b and 92a and on major surfaces 91a and 92b. , the second electronic component is arranged between the main surfaces 91b and 92a and on the other one of the main surfaces 91a and 92b, and the third electronic component is arranged between the main surfaces 91b and 92a. and the remaining one of the main surface 91a and the main surface 92b.
  • the plurality of electronic components are arranged in three layers between the main surfaces 91b and 92a (middle layer), on the main surface 91a (upper layer), and on the main surface 92b (lower layer).
  • the area of the high frequency module 1A can be reduced, that is, the size of the high frequency module 1A can be reduced.
  • the first electronic component including the filter 61, the second electronic component including the filter 63, and the third electronic component including the low noise amplifier 21 are arranged in different layers among the three layers. That is, the first electronic component is arranged in one of the three hierarchies, the second electronic component is arranged in the other one of the three hierarchies, and the third electronic component is arranged in one of the three hierarchies.
  • the isolation between the first and second electronic components, between the first and third electronic components, and between the second and third electronic components can be improved. If the isolation between the first electronic component and the second electronic component is improved, the interference between the transmission signal passing through the filter 61 and the reception signal passing through the filter 63 is suppressed, and the signal quality and reception sensitivity are improved. can be suppressed. Further, if the isolation between the second electronic component and the third electronic component is improved, the received signal before passing through the filter 63 flows into the low noise amplifier 21 due to the coupling between the filter 63 and the low noise amplifier 21. can be suppressed, and a decrease in reception sensitivity can be suppressed. Further, if the isolation between the first electronic component and the third electronic component is improved, it is possible to suppress deterioration in signal quality and reception sensitivity due to coupling between the filter 61 and the low noise amplifier 21 .
  • the first electronic component may be arranged on the main surface 91a.
  • the heat dissipation of the first electronic component including the filter 61 that generates more heat than the filter 63 can be improved, and the temperature characteristics of the filter 61 can be improved. For example, it becomes possible to bring the first electronic component into contact with the shield electrode layer 96, and it becomes possible to further improve the heat dissipation.
  • the second electronic component may be arranged between the main surfaces 91b and 92a.
  • the filter 63 is arranged between the two module substrates 91 and 92, it is possible to suppress external noise from entering the filter 63.
  • the third electronic component may be arranged on the main surface 92b.
  • the integrated circuit 20 including the low-noise amplifier 21 is arranged in the lower layer, so that the lower layer can be machined and the height of the high frequency module 1A can be reduced.
  • the high-frequency module 1A may include a ground electrode pattern 911 in the module substrate 91, and the ground electrode pattern 911 is arranged between the first electronic component and the second electronic component. good too.
  • the isolation between the first electronic component and the second electronic component can be further improved.
  • the high-frequency module 1A may include a ground electrode pattern 921 in the module substrate 92, and the ground electrode pattern 921 is arranged between the second electronic component and the third electronic component. good too.
  • the isolation between the second electronic component and the third electronic component can be further improved.
  • the third electronic component may include the LNA controller 72 that controls the low noise amplifier 21.
  • the third electronic component including the LNA controller 72 is arranged in a layer different from the first electronic component and the second electronic component. Therefore, noise generated in the LNA controller 72 (digital circuit) can be suppressed from entering the filters 61 and 63 .
  • the filter 61 has a passband including the uplink operating band of band A for FDD
  • the filter 63 has a downlink operating band of band A for FDD.
  • the plurality of electronic components includes a fourth electronic component including a filter 62 connected to the power amplifier 11 and the low-noise amplifier 21, and the fourth electronic component has a main surface 91a.
  • the heat dissipation of the fourth electronic component including the filter 62 that generates more heat than the filter 63 can be improved, and the temperature characteristic of the filter 62 can be improved. For example, it becomes possible to bring the fourth electronic component into contact with the shield electrode layer 96, and it becomes possible to further improve the heat dissipation.
  • the third electronic component may include a switch 53 connected between the filters 62 and 63 and the low noise amplifier 21.
  • the switch 53 can be included in the same integrated circuit 20 as the low noise amplifier 21, which can contribute to miniaturization of the high frequency module 1A.
  • a high-frequency module 1B in which the high-frequency circuit 1 is mounted will be described as a second embodiment of the high-frequency circuit 1 according to the above embodiment.
  • the present embodiment is different from the first embodiment mainly in that it is composed of one module substrate.
  • a high-frequency module 1B according to the present embodiment will be described below with reference to FIGS. 6 to 9, focusing on the differences from the first embodiment.
  • FIG. 6 is a plan view of the main surface 97a of the high frequency module 1B according to this embodiment.
  • FIG. 7 is a plan view of the main surface 97b of the high-frequency module 1B according to the present embodiment, and is a diagram seen through the main surface 97b side of the module substrate 97 from the z-axis positive side.
  • FIG. 8 is a cross-sectional view of a high frequency module 1B according to this embodiment. The cross section of the high frequency module 1B in FIG. 8 is taken along line viii-viii in FIGS.
  • FIG. 9 is a cross-sectional view of a high frequency module 1B according to this embodiment. The cross section of the high frequency module 1B in FIG. 9 is taken along line ix-ix in FIG.
  • the high-frequency module 1B includes a module substrate 97, resin members 93 and 95, a shield electrode layer 96, and a plurality of external connection terminals 150 in addition to a plurality of electronic components including a plurality of circuit elements shown in FIG. , provided.
  • the module substrate 97 has main surfaces 97a and 97b facing each other.
  • the main surfaces 97a and 97b are examples of a first main surface and a second main surface, respectively.
  • Ground electrode patterns 971 and 972 are formed in the module substrate 97 .
  • Ground electrode patterns 971 and 972 are examples of first and second ground electrode patterns, respectively, and are connected to ground terminals and set to a ground potential.
  • module board 97 for example, an LTCC board or HTCC board, a component-embedded board, a board having an RDL, a printed board, or the like can be used, but is not limited to these.
  • Power amplifiers 11 and 12 and matching circuits 401, 411 to 413, 422, 431 to 433, 441 to 443, 452 and 461 are provided on the main surface 97a (upper layer), as on the main surface 91a of the first embodiment. 463 and filters 61, 62 and 64 are arranged. Also in this embodiment, the electronic component including the filter 61 is an example of the first electronic component, and the electronic component including the filter 62 is an example of the fourth electronic component. Note that the electronic components including the filter 62 may be arranged inside the module substrate 97 .
  • the integrated circuits 20, 50 and 70 and a plurality of external connection terminals 150 are arranged on the main surface 97b (lower layer), as on the main surface 92b of the first embodiment. Also in this embodiment, the integrated circuit 20 is an example of the third electronic component.
  • Filters 63, 65 and 66 are arranged in the module substrate 97 (middle layer). Specifically, a plurality of electronic components, including filters 63 , 65 and 66 respectively, are encapsulated within module substrate 97 . In other words, the electronic components are embedded between the main surfaces 97a and 97b without being exposed from the main surfaces 97a and 97b.
  • the method for arranging the electronic components in the module substrate 97 is not particularly limited, and conventional techniques may be used.
  • the electronic component including the filter 63 is an example of the second electronic component.
  • a ground electrode pattern 971 is arranged between the electronic component (second electronic component) including the filter 63 and the electronic component (first electronic component) including the filter 61 .
  • a ground electrode pattern 972 is arranged between the electronic component (second electronic component) including the filter 63 and the integrated circuit 20 (third electronic component).
  • the high-frequency module 1B includes the module substrate 97 having the main surfaces 97a and 97b facing each other, and the plurality of antennas arranged on the main surfaces 97a and 97b and inside the module substrate 97. and a plurality of external connection terminals 150 arranged on the main surface 97b, the plurality of electronic components being a first electronic component including a filter 61 connected to the power amplifier 11, a low noise amplifier 21, and a third electronic component (integrated circuit 20) including a low-noise amplifier 21, the first electronic component on major surfaces 97a and 97b.
  • the second electronic component is arranged on the other one of the main surface 97a, the main surface 97b, and the module substrate 97, and the third electronic Components are placed on the remaining one of major surface 97 a , major surface 97 b and within module substrate 97 .
  • the high frequency module 1B in plan view area can be reduced, that is, the size of the high frequency module 1B can be reduced.
  • the first electronic component including the filter 61, the second electronic component including the filter 63, and the third electronic component including the low noise amplifier 21 are arranged in different layers among the three layers. That is, the first electronic component is arranged in one of the three hierarchies, the second electronic component is arranged in the other one of the three hierarchies, and the third electronic component is arranged in one of the three hierarchies.
  • the isolation between the first and second electronic components, between the first and third electronic components, and between the second and third electronic components can be improved. If the isolation between the first electronic component and the second electronic component is improved, interference between the transmission signal passing through the filter 61 and the reception signal passing through the filter 63 is suppressed, and the signal quality and reception sensitivity are improved. can be suppressed. Further, if the isolation between the second electronic component and the third electronic component is improved, the received signal before passing through the filter 63 flows into the low noise amplifier 21 due to the coupling between the filter 63 and the low noise amplifier 21. can be suppressed, and a decrease in reception sensitivity can be suppressed. Further, if the isolation between the first electronic component and the third electronic component is improved, it is possible to suppress deterioration in signal quality and reception sensitivity due to coupling between the filter 61 and the low noise amplifier 21 .
  • the first electronic component may be arranged on the main surface 97a.
  • the heat dissipation of the first electronic component including the filter 61 that generates more heat than the filter 63 can be improved, and the temperature characteristics of the filter 61 can be improved. For example, it becomes possible to bring the first electronic component into contact with the shield electrode layer 96, and it becomes possible to further improve the heat dissipation.
  • the second electronic component may be arranged inside the module substrate 97 .
  • the filter 63 is arranged inside the module substrate 97, it is possible to prevent external noise from entering the filter 63.
  • the third electronic component may be arranged on the main surface 97b.
  • the integrated circuit 20 including the low-noise amplifier 21 is arranged in the lower layer, so that the lower layer can be machined and the height of the high frequency module 1B can be reduced.
  • the high-frequency module 1B may include a ground electrode pattern 971 inside the module substrate 97, and the ground electrode pattern 971 is arranged between the first electronic component and the second electronic component. good too.
  • the isolation between the first electronic component and the second electronic component can be further improved.
  • the high-frequency module 1B may include a ground electrode pattern 972 inside the module substrate 97, and the ground electrode pattern 972 is arranged between the second electronic component and the third electronic component. good too.
  • the isolation between the second electronic component and the third electronic component can be further improved.
  • the third electronic component may include the LNA controller 72 that controls the low noise amplifier 21.
  • the third electronic component including the LNA controller 72 is arranged in a layer different from the first electronic component and the second electronic component. Therefore, noise generated in the LNA controller 72 (digital circuit) can be suppressed from entering the filters 61 and 63 .
  • the filter 61 has a passband including the uplink operating band of band A for FDD
  • the filter 63 has a downlink operating band of band A for FDD.
  • the plurality of electronic components includes a fourth electronic component including a filter 62 connected to the power amplifier 11 and the low-noise amplifier 21, and the fourth electronic component has a main surface 97a.
  • the heat dissipation of the fourth electronic component including the filter 62 that generates more heat than the filter 63 can be improved, and the temperature characteristic of the filter 62 can be improved. For example, it becomes possible to bring the fourth electronic component into contact with the shield electrode layer 96, and it becomes possible to further improve the heat dissipation.
  • the third electronic component may include the switch 53 connected between the filters 62 and 63 and the low noise amplifier 21.
  • the switch 53 can be included in the same integrated circuit 20 as the low noise amplifier 21, which can contribute to miniaturization of the high frequency module 1A.
  • another circuit element, wiring, or the like may be inserted between the paths connecting the circuit elements and signal paths disclosed in the drawings.
  • matching circuits may be inserted between switch 51 and filter 62 and/or between switch 51 and filter 65 .
  • the arrangement of the plurality of electronic components in each of the above examples is an example, and is not limited to each of the above examples.
  • the position of any electronic component in any of the above embodiments may be replaced with the position of that electronic component in other embodiments.
  • integrated circuit 70 including PA controller 71 may be stacked above power amplifiers 11 and/or 12 in each embodiment.
  • the electronic component (first electronic component) including the filter 61, the electronic component (second electronic component) including the filter 63, and the integrated circuit 20 (third electronic component) including the low noise amplifier 21 ) are arranged in the upper, middle and lower layers, respectively, but are not limited to this arrangement.
  • the first electronic component may be arranged in the middle layer or the lower layer
  • the second electronic component may be arranged in the upper layer or the lower layer
  • the third electronic component may be arranged in the upper layer or the middle layer.
  • any combination of the first electronic component, the second electronic component, and the third electronic component should not be arranged on the same layer.
  • the first electronic component is arranged in one of the three hierarchies
  • the second electronic component is arranged in the other one of the three hierarchies
  • the third electronic component is arranged in one of the three hierarchies. It is sufficient if it is placed in the remaining one of them.
  • the present invention is not limited to this.
  • bump electrodes may be used as the external connection terminals 150 .
  • the high frequency module does not need to include the resin member 95 .
  • the present invention can be widely used in communication equipment such as mobile phones as a high-frequency module placed in the front end section.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)

Abstract

高周波モジュール（１Ａ）は、互いに対向する主面（９１ａ及び９１ｂ）を有するモジュール基板（９１）と、互いに対向する主面（９２ａ及び９２ｂ）を有し、主面（９２ａ）が主面（９１ｂ）に対面して配置されたモジュール基板（９２）と、電力増幅器（１１）に接続されるフィルタ（６１）を含む第１電子部品と、低雑音増幅器（２１）に接続されるフィルタ（６３）を含む第２電子部品と、低雑音増幅器（２１）を含む第３電子部品（集積回路（２０））と、を備え、第１電子部品は、主面（９１ｂ及び９２ａ）の間と主面（９１ａ）上と主面（９２ｂ）上とのうちの１つに配置され、第２電子部品は、主面（９１ｂ及び９２ａ）の間と主面（９１ａ）上と主面（９２ｂ）上とのうちの他の１つに配置され、第３電子部品は、主面（９１ｂ及び９２ａ）の間と主面（９１ａ）上と主面（９２ｂ）上とのうちの残りの１つに配置されている。

Description

高周波モジュール
　本発明は、高周波モジュールに関する。
　携帯電話などの移動体通信機器では、特に、マルチバンド化の進展に伴い、高周波フロントエンドモジュールが複雑化している。特許文献１には、２つのモジュール基板を用いて高周波モジュールを小型化する技術が開示されている。
国際公開第２０２０／０２２１８０号
　しかしながら、上記従来の技術では、小型化にともなう複数の電子部品間のアイソレーションの低下が懸念される。
　そこで、本発明は、小型化を図りつつ、複数の電子部品間のアイソレーションの低下を抑制することができる高周波モジュールを提供する。
　本発明の一態様に係る高周波モジュールは、互いに対向する第１主面及び第２主面を有する第１モジュール基板と、互いに対向する第３主面及び第４主面を有し、第３主面が第２主面に対面して配置された第２モジュール基板と、第２主面及び第３主面の間と第１主面上と第４主面上とに配置された複数の電子部品と、第４主面上に配置された複数の外部接続端子と、を備え、複数の電子部品は、電力増幅器に接続される第１フィルタを含む第１電子部品と、低雑音増幅器に接続される第２フィルタを含む第２電子部品と、低雑音増幅器を含む第３電子部品と、を含み、第１電子部品は、第２主面及び第３主面の間と第１主面上と第４主面上とのうちの１つに配置され、第２電子部品は、第２主面及び第３主面の間と第１主面上と第４主面上とのうちの他の１つに配置され、第３電子部品は、第２主面及び第３主面の間と第１主面上と第４主面上とのうちの残りの１つに配置されている。
　本発明の一態様に係る高周波モジュールは、互いに対向する第１主面及び第２主面を有するモジュール基板と、第１主面上と第２主面上とモジュール基板内とに配置された複数の電子部品と、第２主面上に配置された複数の外部接続端子と、を備え、複数の電子部品は、電力増幅器に接続される第１フィルタを含む第１電子部品と、低雑音増幅器に接続される第２フィルタを含む第２電子部品と、低雑音増幅器を含む第３電子部品と、を含み、第１電子部品は、第１主面上と第２主面上とモジュール基板内とのうちの１つに配置され、第２電子部品は、第１主面上と第２主面上とモジュール基板内とのうちの他の１つに配置され、第３電子部品は、第１主面上と第２主面上とモジュール基板内とのうちの残りの１つに配置されている。
　本発明の一態様に係る高周波モジュールによれば、小型化を図りつつ、複数の電子部品間のアイソレーションの低下を抑制することができる。
図１は、実施の形態に係る高周波回路及び通信装置の回路構成図である。 図２は、実施例１に係る高周波モジュールの第１主面の平面図である。 図３は、実施例１に係る高周波モジュールの第２主面の平面図である。 図４は、実施例１に係る高周波モジュールの第４主面の平面図である。 図５は、実施例１に係る高周波モジュールの断面図である。 図６は、実施例２に係る高周波モジュールの第１主面の平面図である。 図７は、実施例２に係る高周波モジュールの第２主面の平面図である。 図８は、実施例２に係る高周波モジュールの断面図である。 図９は、実施例２に係る高周波モジュールの断面図である。
　以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的又は具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置及び接続形態などは、一例であり、本発明を限定する主旨ではない。
　なお、各図は、本発明を示すために適宜強調、省略、又は比率の調整を行った模式図であり、必ずしも厳密に図示されたものではなく、実際の形状、位置関係、及び比率とは異なる場合がある。各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡素化される場合がある。
　以下の各図において、ｘ軸及びｙ軸は、モジュール基板の主面と平行な平面上で互いに直交する軸である。具体的には、平面視においてモジュール基板が矩形状を有する場合、ｘ軸は、モジュール基板の第１辺に平行であり、ｙ軸は、モジュール基板の第１辺と直交する第２辺に平行である。また、ｚ軸は、モジュール基板の主面に垂直な軸であり、その正方向は上方向を示し、その負方向は下方向を示す。
　本発明の回路構成において、「接続される」とは、接続端子及び／又は配線導体で直接接続される場合だけでなく、他の回路素子を介して電気的に接続される場合も含む。「Ａ及びＢの間に接続される」とは、Ａ及びＢの間でＡ及びＢの両方に接続されることを意味し、Ａ及びＢを結ぶ経路に直列接続されることに加えて、当該経路とグランドとの間に並列接続（シャント接続）されることを含む。
　本発明の部品配置において、「平面視」とは、ｚ軸正側からｘｙ平面に物体を正投影して見ることを意味する。「Ａは平面視においてＢと重なる」とは、ｘｙ平面に正投影されたＡの領域が、ｘｙ平面に正投影されたＢの領域と重なることを意味する。「ＡがＢ及びＣの間に配置される」とは、Ｂ内の任意の点とＣ内の任意の点とを結ぶ複数の線分のうちの少なくとも１つがＡを通ることを意味する。「ＡがＢに接合される」とは、ＡがＢに物理的に接続されることを意味する。また、「平行」及び「垂直」などの要素間の関係性を示す用語、及び、「矩形」などの要素の形状を示す用語、並びに、数値範囲は、厳格な意味のみを表すのではなく、実質的に同等な範囲、例えば数％程度の誤差をも含むことを意味する。
　また、本発明の部品配置において、「部品が基板に配置される」とは、部品が基板の主面上に配置されること、及び、部品が基板内に配置されることを含む。「部品が基板の主面上に配置される」とは、部品が基板の主面に接触して配置されることに加えて、部品が主面と接触せずに当該主面側に配置されること（例えば、部品が主面と接触して配置された他の部品上に積層されること）を含む。また、「部品が基板の主面上に配置される」は、主面に形成された凹部に部品が配置されることを含んでもよい。「部品が基板内に配置される」とは、部品がモジュール基板内にカプセル化されることを意味し、部品の全部が基板の両主面の間に配置されているが部品の一部が基板に覆われていないこと、及び、部品の一部のみが基板内に配置されていることを含まない。「部品が２つの主面の間に配置される」とは、部品が２つの主面の両方に接触して配置されることに加えて、部品が２つの主面の一方のみに接触して配置されること、及び、部品が２つの主面のいずれにも接触せずに配置されることを含む。
　（実施の形態）
　［１　高周波回路１及び通信装置５の回路構成］
　本実施の形態に係る高周波回路１及び通信装置５の回路構成について、図１を参照しながら説明する。図１は、本実施の形態に係る高周波回路１及び通信装置５の回路構成図である。
　［１．１　通信装置５の回路構成］
　まず、通信装置５の回路構成について説明する。図１に示すように、本実施の形態に係る通信装置５は、高周波回路１と、アンテナ２と、ＲＦＩＣ（Radio Frequency Integrated Circuit）３と、ＢＢＩＣ（Baseband Integrated Circuit）４と、を備える。
　高周波回路１は、アンテナ２とＲＦＩＣ３との間で高周波信号を伝送する。高周波回路１の内部構成については後述する。
　アンテナ２は、高周波回路１のアンテナ接続端子１００に接続され、高周波回路１から出力された高周波信号を送信し、また、外部から高周波信号を受信して高周波回路１へ出力する。
　ＲＦＩＣ３は、高周波信号を処理する信号処理回路の一例である。具体的には、ＲＦＩＣ３は、高周波回路１の受信経路を介して入力された高周波受信信号を、ダウンコンバート等により信号処理し、当該信号処理して生成された受信信号をＢＢＩＣ４へ出力する。また、ＲＦＩＣ３は、ＢＢＩＣ４から入力された送信信号をアップコンバート等により信号処理し、当該信号処理して生成された高周波送信信号を、高周波回路１の送信経路に出力する。また、ＲＦＩＣ３は、高周波回路１が有するスイッチ及び増幅器等を制御する制御部を有する。なお、ＲＦＩＣ３の制御部としての機能の一部又は全部は、ＲＦＩＣ３の外部に実装されてもよく、例えば、ＢＢＩＣ４又は高周波回路１に実装されてもよい。
　ＢＢＩＣ４は、高周波回路１が伝送する高周波信号よりも低周波の中間周波数帯域を用いて信号処理するベースバンド信号処理回路である。ＢＢＩＣ４で処理される信号としては、例えば、画像表示のための画像信号、及び／又は、スピーカを介した通話のために音声信号が用いられる。
　なお、本実施の形態に係る通信装置５において、アンテナ２及びＢＢＩＣ４は、必須の構成要素ではない。
　［１．２　高周波回路１の回路構成］
　次に、高周波回路１の回路構成について説明する。図１に示すように、高周波回路１は、電力増幅器（ＰＡ）１１及び１２と、低雑音増幅器（ＬＮＡ）２１及び２２と、整合回路（ＭＮ）４０１、４１１～４１３、４２２、４３１～４３３、４４１～４４３、４５２及び４６１～４６３と、スイッチ（ＳＷ）５１～５５と、フィルタ６１～６６と、ＰＡ制御器（ＰＡＣ）７１と、ＬＮＡ制御器（ＬＮＡＣ）７２と、アンテナ接続端子１００と、高周波入力端子１１１及び１１２と、高周波出力端子１２１及び１２２と、制御端子１３１及び１３２と、を備える。以下に、高周波回路１の構成要素について順に説明する。
　アンテナ接続端子１００は、高周波回路１の外部でアンテナ２に接続されている。
　高周波入力端子１１１及び１１２の各々は、高周波回路１の外部から高周波送信信号を受けるための端子である。本実施の形態では、高周波入力端子１１１及び１１２は、高周波回路１の外部でＲＦＩＣ３に接続されている。
　高周波出力端子１２１及び１２２の各々は、高周波回路１の外部に高周波受信信号を供給するための端子である。本実施の形態では、高周波出力端子１２１及び１２２は、高周波回路１の外部でＲＦＩＣ３に接続されている。
　制御端子１３１及び１３２は、制御信号を伝送するための端子である。つまり、制御端子１３１及び１３２は、高周波回路１の外部から制御信号を受けるための端子、及び／又は、高周波回路１の外部に制御信号を供給するための端子である。制御信号とは、高周波回路１に含まれる電子回路の制御に関する信号である。具体的には、制御信号は、例えば電力増幅器１１及び１２と、低雑音増幅器２１及び２２と、スイッチ５１～５５とのうちの少なくとも１つを制御するためのデジタル信号である。高周波回路１は、ＲＦＩＣ３から、制御端子１３１を介して、電力増幅器１１及び１２を制御するためのデジタル信号を受けることができる。また、高周波回路１は、ＲＦＩＣ３から、制御端子１３２を介して、低雑音増幅器２１及び２２を制御するためのデジタル信号を受けることができる。
　電力増幅器１１は、高周波入力端子１１１とフィルタ６１及び６２との間に接続され、バンドＡ及びＢの送信信号を増幅することができる。具体的には、電力増幅器１１の入力端は、高周波入力端子１１１に接続されている。一方、電力増幅器１１の出力端は、整合回路４１３、スイッチ５２、及び、整合回路４１２を介してフィルタ６１に接続される。さらに、電力増幅器１１の出力端は、整合回路４１３、スイッチ５２、及び、整合回路４２２を介してフィルタ６２に接続される。
　電力増幅器１２は、高周波入力端子１１２とフィルタ６４及び６５との間に接続され、バンドＣ及びＤの送信信号を増幅することができる。具体的には、電力増幅器１２の入力端は、高周波入力端子１１２に接続されている。一方、電力増幅器１２の出力端は、整合回路４４３、スイッチ５４、及び、整合回路４４２を介してフィルタ６４に接続される。さらに、電力増幅器１２の出力端は、整合回路４４３、スイッチ５４、及び、整合回路４５２を介してフィルタ６５に接続される。
　電力増幅器１１及び１２は、電源から供給される電力を基に入力信号（送信信号）よりも大きなエネルギーの出力信号を得る電子部品である。電力増幅器１１及び１２の各々は、増幅トランジスタを含み、さらにインダクタ及び／又はキャパシタを含んでもよい。電力増幅器１１及び１２の内部構成は、特に限定されない。例えば、電力増幅器１１及び１２の各々は、多段増幅器であってもよく、差動増幅型の増幅器又はドハティ増幅器であってもよい。
　なお、電力増幅器１１は、第２パワークラスよりも高い最大出力パワーを許容する第１パワークラスに対応してもよい。この場合、電力増幅器１１は、第１パワークラスが許容する最大出力パワーを満たすパワーまで送信信号を増幅することができる。また、電力増幅器１２は、第１パワークラスよりも低い最大出力パワーを許容する第２パワークラスに対応してもよい。この場合、電力増幅器１２は、第２パワークラスが許容する最大出力パワーを満たすパワーまで送信信号を増幅することができる。
　パワークラスとは、最大出力パワーなどで定義される端末の出力パワーの分類であり、パワークラスの値が小さいほど高いパワーの出力に対応することを示す。例えば、３ＧＰＰでは、パワークラス１の最大出力パワーは３１ｄＢｍであり、パワークラス１．５の最大出力パワーは２９ｄＢｍであり、パワークラス２の最大出力パワーは２６ｄＢｍであり、パワークラス３の最大出力パワーは２３ｄＢｍである。
　端末の最大出力パワーは、端末のアンテナ端における出力パワーで定義される。端末の最大出力パワーの測定は、例えば、３ＧＰＰ等によって定義された方法で行われる。例えば、図１において、アンテナ２における放射パワーを測定することで最大出力パワーが測定される。なお、放射パワーの測定の代わりに、アンテナ２の近傍に端子を設けて、その端子に計測器（例えばスペクトルアナライザなど）を接続することで、アンテナ２の出力パワーを測定することもできる。
　なお、電力増幅器が対応するパワークラスは、電力増幅器の最大出力パワーにより特定することができる。例えば、パワークラス１に対応する電力増幅器の最大出力パワーは３１ｄＢｍよりも大きい。一般的に、電力増幅器の最大出力パワーは、電力増幅器を構成する半導体デバイスのサイズ及び半導体材料に依存する。例えば、最大出力パワーが高いほど半導体デバイスのサイズが増大する。したがって、同じ半導体材料で構成された２つの電力増幅器のための半導体デバイスのサイズを比較することで、２つの電力増幅器が対応するパワークラスの相対的な比較を行うことができる場合もある。また、例えば、最大出力パワーが高い電力増幅器を構成する半導体デバイスには、ハイパワー用の特別な半導体材料（例えば、窒化ガリウム（ＧａＮ）、炭化ケイ素（ＳｉＣ）等）が用いられる場合がある。したがって、２つの半導体デバイスに用いられた半導体材料を比較することで、２つの電力増幅器が対応するパワークラスの相対的な比較を行うことができる場合もある。
　低雑音増幅器２１は、フィルタ６２及び６３と高周波出力端子１２１との間に接続され、バンドＡ及びＢの受信信号を増幅することができる。具体的には、低雑音増幅器２１の入力端は、整合回路４３３、スイッチ５３及び５２、並びに、整合回路４２２を介してフィルタ６２に接続される。さらに、低雑音増幅器２１の入力端は、整合回路４３３、スイッチ５３、及び、整合回路４３２を介してフィルタ６３に接続される。一方、低雑音増幅器２１の出力端は、高周波出力端子１２１に接続されている。
　低雑音増幅器２２は、フィルタ６５及び６６と高周波出力端子１２２との間に接続されバンドＣ及びＤの受信信号を増幅することができる。具体的には、低雑音増幅器２２の入力端は、整合回路４６３、スイッチ５５及び５４、並びに、整合回路４５２を介してフィルタ６５に接続される。さらに、低雑音増幅器２２の入力端は、整合回路４６３、スイッチ５５、及び、整合回路４６２を介してフィルタ６６に接続される。一方、低雑音増幅器２２の出力端は、高周波出力端子１２２に接続されている。
　なお、低雑音増幅器２１及び２２は、電源から供給される電力を基に入力信号（受信信号）よりも大きなエネルギーの出力信号を得る電子部品である。低雑音増幅器２１及び２２の各々は、増幅トランジスタを含み、さらにインダクタ及び／又はキャパシタを含んでもよい。低雑音増幅器２１及び２２の内部構成は、特に限定されない。
　整合回路４０１、４１１～４１３、４２２、４３１～４３３、４４１～４４３、４５２及び４６１～４６３の各々は、２つの回路素子の間に接続され、当該２つの回路素子の間のインピーダンス整合をとることができる。つまり、整合回路４０１、４１１～４１３、４２２、４３１～４３３、４４１～４４３、４５２及び４６１～４６３の各々は、インピーダンス整合回路である。整合回路４０１、４１１～４１３、４２２、４３１～４３３、４４１～４４３、４５２及び４６１～４６３の各々は、インダクタを含み、さらにキャパシタを含んでもよい。
　スイッチ５１は、アンテナ接続端子１００とフィルタ６１～６６との間に接続されている。スイッチ５１は、端子５１１～５１７を有する。端子５１１は、アンテナ接続端子１００に接続されている。端子５１２は、整合回路４１１を介してフィルタ６１に接続されている。端子５１３は、フィルタ６２に接続されている。端子５１４は、整合回路４３１を介してフィルタ６３に接続されている。端子５１５は、整合回路４４１を介してフィルタ６４に接続されている。端子５１６は、フィルタ６５に接続されている。端子５１７は、整合回路４６１を介してフィルタ６６に接続されている。
　この接続構成において、スイッチ５１は、例えばＲＦＩＣ３からの制御信号に基づいて、端子５１１を端子５１２～５１７の少なくとも１つに接続することができる。つまり、スイッチ５１は、アンテナ接続端子１００とフィルタ６１～６６の各々との接続及び非接続を切り替えることができる。スイッチ５１は、例えばマルチ接続型のスイッチ回路で構成され、アンテナスイッチと呼ばれる場合もある。
　スイッチ５２は、電力増幅器１１の出力端とフィルタ６１及び６２との間に接続され、かつ、低雑音増幅器２１の入力端とフィルタ６２との間に接続される。スイッチ５２は、端子５２１～５２４を有する。端子５２１は、整合回路４１２を介してフィルタ６１に接続されている。端子５２２は、整合回路４２２を介してフィルタ６２に接続されている。端子５２３は、整合回路４１３を介して電力増幅器１１の出力端に接続されている。端子５２４は、スイッチ５３及び整合回路４３３を介して低雑音増幅器２１の入力端に接続される。
　この接続構成において、スイッチ５２は、例えばＲＦＩＣ３からの制御信号に基づいて、端子５２３を端子５２１及び５２２の少なくとも１つに接続することができ、端子５２２を端子５２３及び５２４のいずれかに接続することができる。つまり、スイッチ５２は、電力増幅器１１とフィルタ６１及び６２の各々との接続及び非接続を切り替えることができ、フィルタ６２の接続を電力増幅器１１及び低雑音増幅器２１の間で切り替えることができる。スイッチ５２は、例えばマルチ接続型のスイッチ回路で構成される。
　スイッチ５３は、低雑音増幅器２１の入力端とフィルタ６２及び６３との間に接続されている。スイッチ５３は、端子５３１～５３３を有する。端子５３１は、整合回路４３３を介して低雑音増幅器２１の入力端に接続されている。端子５３２は、スイッチ５２の端子５２４に接続され、スイッチ５２及び整合回路４２２を介してフィルタ６２に接続される。端子５３３は、整合回路４３２を介してフィルタ６３に接続されている。
　この接続構成において、スイッチ５３は、例えばＲＦＩＣ３からの制御信号に基づいて、端子５３１を端子５３２及び５３３の少なくとも一方に接続することができる。つまり、スイッチ５３は、低雑音増幅器２１とフィルタ６２及び６３の各々との接続及び非接続を切り替えることができる。スイッチ５３は、例えばマルチ接続型のスイッチ回路で構成される。
　スイッチ５４は、電力増幅器１２の出力端とフィルタ６４及び６５との間に接続され、かつ、低雑音増幅器２２の入力端とフィルタ６５の間に接続される。スイッチ５４は、端子５４１～５４４を有する。端子５４１は、整合回路４４２を介してフィルタ６４に接続されている。端子５４２は、整合回路４５２を介してフィルタ６５に接続されている。端子５４３は、整合回路４４３を介して電力増幅器１２の出力端に接続されている。端子５４４は、スイッチ５５及び整合回路４６３を介して低雑音増幅器２２の入力端に接続される。
　この接続構成において、スイッチ５４は、例えばＲＦＩＣ３からの制御信号に基づいて、端子５４３を端子５４１及び５４２の少なくとも１つに接続することができ、端子５４２を端子５４３及び５４４のいずれかに接続することができる。つまり、スイッチ５４は、電力増幅器１２とフィルタ６４及び６５の各々との接続及び非接続を切り替えることができ、フィルタ６５の接続を電力増幅器１２及び低雑音増幅器２２の間で切り替えることができる。スイッチ５４は、例えばマルチ接続型のスイッチ回路で構成される。
　スイッチ５５は、低雑音増幅器２２の入力端とフィルタ６５及び６６との間に接続されている。スイッチ５５は、端子５５１～５５３を有する。端子５５１は、整合回路４６３を介して低雑音増幅器２２の入力端に接続されている。端子５５２は、スイッチ５４の端子５４４に接続され、スイッチ５４及び整合回路４５２を介してフィルタ６５に接続される。端子５５３は、整合回路４６２を介してフィルタ６６に接続されている。
　この接続構成において、スイッチ５５は、例えばＲＦＩＣ３からの制御信号に基づいて、端子５５１を端子５５２及び５５３の少なくとも一方に接続することができる。つまり、スイッチ５５は、低雑音増幅器２２とフィルタ６５及び６６の各々との間の接続及び非接続を切り替えることができる。スイッチ５５は、例えばマルチ接続型のスイッチ回路で構成される。
　フィルタ６１（Ａ－Ｔｘ）は、第１フィルタの一例であり、電力増幅器１１とアンテナ接続端子１００との間に接続される。具体的には、フィルタ６１の一端は、整合回路４１１、スイッチ５１及び整合回路４０１を介して、アンテナ接続端子１００に接続される。一方、フィルタ６１の他端は、整合回路４１２、スイッチ５２及び整合回路４１３を介して、電力増幅器１１の出力端に接続される。フィルタ６１は、周波数分割複信（ＦＤＤ：Frequency Division Duplex）用のバンドＡのアップリンク動作バンド（uplink operation band）を含む通過帯域を有し、バンドＡの送信信号を通過させることができる。
　フィルタ６２（Ｂ－ＴＲｘ）は、第３フィルタの一例であり、アンテナ接続端子１００と電力増幅器１１との間に接続され、アンテナ接続端子１００と低雑音増幅器２１との間に接続される。具体的には、フィルタ６２の一端は、スイッチ５１及び整合回路４０１を介してアンテナ接続端子１００に接続される。一方、フィルタ６２の他端は、整合回路４２２、スイッチ５２及び整合回路４１３を介して電力増幅器１１の出力端に接続され、整合回路４２２、スイッチ５２及び５３、並びに、整合回路４３３を介して低雑音増幅器２１の入力端に接続される。フィルタ６２は、時分割複信（ＴＤＤ：Time Division Duplex）用のバンドＢを含む通過帯域を有し、バンドＢの送信信号及び受信信号を通過させることができる。
　フィルタ６３（Ａ－Ｒｘ）は、第２フィルタの一例であり、低雑音増幅器２１とアンテナ接続端子１００との間に接続される。具体的には、フィルタ６３の一端は、整合回路４３１、スイッチ５１及び整合回路４０１を介して、アンテナ接続端子１００に接続される。一方、フィルタ６３の他端は、整合回路４３２、スイッチ５３及び整合回路４３３を介して、低雑音増幅器２１の入力端に接続される。フィルタ６３は、ＦＤＤ用のバンドＡのダウンリンク動作バンド（downlink operation band）を含む通過帯域を有し、バンドＡの受信信号を通過させることができる。
　フィルタ６４（Ｃ－Ｔｘ）は、電力増幅器１２とアンテナ接続端子１００との間に接続される。具体的には、フィルタ６４の一端は、整合回路４４１、スイッチ５１及び整合回路４０１を介して、アンテナ接続端子１００に接続される。一方、フィルタ６４の他端は、整合回路４４２、スイッチ５４及び整合回路４４３を介して、電力増幅器１２の出力端に接続される。フィルタ６４は、ＦＤＤ用のバンドＣのアップリンク動作バンドを含む通過帯域を有し、バンドＣの送信信号を通過させることができる。
　フィルタ６５（Ｄ－ＴＲｘ）は、アンテナ接続端子１００と電力増幅器１２との間に接続され、アンテナ接続端子１００と低雑音増幅器２２との間に接続される。具体的には、フィルタ６５の一端は、スイッチ５１及び整合回路４０１を介してアンテナ接続端子１００に接続される。一方、フィルタ６５の他端は、整合回路４５２、スイッチ５４及び整合回路４４３を介して電力増幅器１２の出力端に接続され、整合回路４５２、スイッチ５４及び５５、並びに、整合回路４６３を介して低雑音増幅器２２の入力端に接続される。フィルタ６５は、ＴＤＤ用のバンドＤを含む通過帯域を有し、バンドＤの送信信号及び受信信号を通過させることができる。
　フィルタ６６（Ｃ－Ｒｘ）は、低雑音増幅器２２とアンテナ接続端子１００との間に接続される。具体的には、フィルタ６６の一端は、整合回路４６１、スイッチ５１及び整合回路４０１を介して、アンテナ接続端子１００に接続される。一方、フィルタ６６の他端は、整合回路４６２、スイッチ５５及び整合回路４６３を介して、低雑音増幅器２２の入力端に接続される。フィルタ６６は、ＦＤＤ用のバンドＣのダウンリンク動作バンドを含む通過帯域を有し、バンドＣの受信信号を通過させることができる。
　ＰＡ制御器７１は、電力増幅器１１及び１２を制御することができる。例えば、ＰＡ制御器７１は、ＲＦＩＣ３から制御端子１３１を介してデジタル制御信号を受けて、電力増幅器１１及び１２に制御信号を出力する。
　ＬＮＡ制御器７２は、低雑音増幅器２１及び２２を制御することができる。例えば、ＬＮＡ制御器７２は、ＲＦＩＣ３から制御端子１３２を介してデジタル制御信号を受けて、低雑音増幅器２１及び２２に制御信号を出力する。
　バンドＡ～Ｄは、無線アクセス技術（ＲＡＴ：Radio Access Technology）を用いて構築される通信システムのための周波数バンドである。バンドＡ～Ｄは、標準化団体など（例えば３ＧＰＰ（3rd Generation Partnership Project）及びＩＥＥＥ（Institute of Electrical and Electronics Engineers）等）によって予め定義される。通信システムの例としては、５ＧＮＲ（5th Generation New Radio）システム、ＬＴＥ（Long Term Evolution）システム及びＷＬＡＮ（Wireless Local Area Network）システム等を挙げることができる。
　バンドＡ及びＢと、バンドＣ及びＤとは、互いに異なるバンド群に含まれてもよく、同じバンド群に含まれてもよい。ここで、バンド群とは、複数のバンドを含む周波数範囲を意味する。バンド群としては、例えばウルトラハイバンド群（3300～5000MHz）、ハイバンド群（2300～2690MHz）、ミッドバンド群（1427～2200MHz）、及びローバンド群（698～960MHz）等を用いることができるが、これらに限定されない。例えば、バンド群として、５ギガヘルツ以上のアンライセンスバンドを含むバンド群又はミリ波帯域のバンド群が用いられてもよい。
　例えば、バンドＡ及びＢは、ハイバンド群に含まれ、バンドＣ及びＤは、ミッドバンド群に含まれてもよい。また例えば、バンドＡ及びＢは、ミッドバンド群又はハイバンド群に含まれ、バンドＣ及びＤは、ローバンド群に含まれてもよい。
　なお、図１に表された高周波回路１は、例示であり、これに限定されない。例えば、高周波回路１が対応するバンドは、バンドＡ～Ｄに限定されない。例えば、高周波回路１は、５以上のバンドに対応してもよい。この場合、高周波回路１は、バンドＥ、Ｆ、Ｇ・・・のためのフィルタを備えてもよい。また例えば、高周波回路１は、バンドＡ及びＢのみに対応し、バンドＣ及びＤに対応しなくてもよい。この場合、高周波回路１は、電力増幅器１２と、低雑音増幅器２２と、整合回路４４１～４４３、４５２及び４６１～４６３と、高周波入力端子１１２と、高周波出力端子１２２と、を備えなくてもよい。
　なお、高周波回路１は、整合回路４０１、４１１～４１３、４２２、４３１～４３３、４４１～４４３、４５２及び４６１～４６３のうちのいくつかを備えなくてもよい。また例えば、高周波回路１は、複数のアンテナに接続されてもよく、複数のアンテナ接続端子を備えてもよい。また、高周波回路１は、さらに多くの高周波入力端子を備えてもよい。この場合、電力増幅器の接続を複数の高周波入力端子の間で切り替え可能なスイッチが電力増幅器と複数の高周波入力端子との間に挿入されてもよい。また、高周波回路１は、さらに多くの高周波出力端子を備えてもよい。この場合、低雑音増幅器の接続を複数の高周波出力端子の間で切り替え可能なスイッチが低雑音増幅器と複数の高周波出力端子との間に挿入されてもよい。
　［２　高周波回路１の実施例］
　［２．１　実施例１］
　上記実施の形態に係る高周波回路１の実施例１として、高周波回路１が実装された高周波モジュール１Ａを図２～図５を参照しながら説明する。
　［２．１．１　高周波モジュール１Ａの部品配置］
　図２は、本実施例に係る高周波モジュール１Ａの主面９１ａの平面図である。図３は、本実施例に係る高周波モジュール１Ａの主面９１ｂの平面図であり、ｚ軸正側からモジュール基板９１の主面９１ｂ側を透視した図である。図４は、本実施例に係る高周波モジュール１Ａの主面９２ｂの平面図であり、ｚ軸正側からモジュール基板９２の主面９２ｂ側を透視した図である。図５は、本実施例に係る高周波モジュール１Ａの断面図である。図５における高周波モジュール１Ａの断面は、図２～図４のｖ－ｖ線における断面である。
　なお、図２～図５において、モジュール基板９１及び９２に配置された複数の電子部品をそれぞれ接続する配線の図示が省略されている。また、図２～図４において、複数の電子部品を覆う樹脂部材９３～９５及び樹脂部材９３～９５の表面を覆うシールド電極層９６の図示が省略されている。
　高周波モジュール１Ａは、図１に示された複数の回路素子を含む複数の電子部品に加えて、モジュール基板９１及び９２と、樹脂部材９３～９５と、シールド電極層９６と、複数の外部接続端子１５０と、複数の基板間接続端子１５１と、を備える。
　モジュール基板９１は、第１モジュール基板の一例であり、互いに対向する主面９１ａ及び９１ｂを有する。主面９１ａ及び９１ｂは、それぞれ第１主面及び第２主面の一例である。モジュール基板９１内には、グランド電極パターン９１１が形成されている。グランド電極パターン９１１は、第１グランド電極パターンの一例であり、グランド端子に接続され、グランド電位に設定される。
　モジュール基板９２は、第２モジュール基板の一例であり、互いに対向する主面９２ａ及び９２ｂを有する。主面９２ａ及び９２ｂは、それぞれ第３主面及び第４主面の一例である。
　モジュール基板９２内には、グランド電極パターン９２１が形成されている。グランド電極パターン９２１は、第２グランド電極パターンの一例であり、グランド端子に接続され、グランド電位に設定される。
　モジュール基板９１及び９２は、モジュール基板９１の主面９１ｂがモジュール基板９２の主面９２ａに対面するように配置されている。また、モジュール基板９１及び９２は、主面９１ｂ及び９２ａの間に電子部品を配置可能な距離だけ離れて配置されている。複数の電子部品は、２つのモジュール基板９１及び９２に配置され、具体的には、主面９１ｂ及び９２ａの間と、主面９１ａ上と、主面９２ｂ上と、の３つの階層に分けて配置されている。
　なお、図２～図５において、モジュール基板９１及び９２は、平面視において、同一サイズの矩形状を有するが、異なるサイズ及び／又は異なる形状を有してもよい。また、モジュール基板９１及び９２の形状は、矩形に限定されない。
　モジュール基板９１及び９２としては、例えば、複数の誘電体層の積層構造を有する低温同時焼成セラミックス（ＬＴＣＣ：Low Temperature Co-fired Ceramics）基板もしくは高温同時焼成セラミックス（ＨＴＣＣ：High Temperature Co-fired Ceramics）基板、部品内蔵基板、再配線層（ＲＤＬ：Redistribution Layer）を有する基板、又は、プリント基板等を用いることができるが、これらに限定されない。
　主面９１ａ上（上層）には、電力増幅器１１及び１２と、整合回路４０１、４１１～４１３、４２２、４３１～４３３、４４１～４４３、４５２及び４６１～４６３と、フィルタ６１、６２及び６４と、が配置されている。
　電力増幅器１１及び１２は、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）を用いて構成され、具体的にはＳＯＩ（Silicon on Insulator）プロセスにより製造されてもよい。これにより、電力増幅器１１及び１２を安価に製造することが可能となる。なお、電力増幅器１１及び１２は、ガリウムヒ素（ＧａＡｓ）、シリコンゲルマニウム（ＳｉＧｅ）及び窒化ガリウム（ＧａＮ）のうちの少なくとも１つで構成されてもよい。これにより、高品質な電力増幅器１１及び１２を実現することができる。なお、電力増幅器１１及び１２の半導体材料は、上述した材料に限定されない。
　整合回路４０１、４１１～４１３、４２２、４３１～４３３、４４１～４４３、４５２及び４６１～４６３の各々は、チップインダクタで構成されている。チップインダクタは、インダクタを構成する表面実装デバイス（ＳＭＤ：Surface Mount Device）である。チップインダクタは、主面９１ａ上に配置され、主面９１ｂ及び９２ａの間と主面９２ｂ上とには配置されていない。つまり、チップインダクタは、３つの階層のうち上層のみに配置されている。
　なお、各整合回路は、チップインダクタだけでなく、チップキャパシタを含んでもよく、チップキャパシタの配置は特に限定されない。また、整合回路のいくつかは、表面実装されなくてもよい。例えば、整合回路に含まれるインダクタ及び／又はキャパシタは、モジュール基板９１及び／又は９２内に形成されてもよい。
　フィルタ６１を含む電子部品は、第１電子部品の一例であり、フィルタ６２を含む電子部品は、第４電子部品の一例である。フィルタ６１、６２及び６４の各々を含む電子部品は、例えば、弾性表面波（ＳＡＷ：Surface Acoustic Wave）フィルタ、バルク弾性波（ＢＡＷ：Bulk Acoustic Wave）フィルタ、ＬＣ共振フィルタ、及び誘電体フィルタのいずれを用いて構成されてもよく、さらには、これらには限定されない。なお、フィルタ６２を含む電子部品は、主面９１ｂ及び９２ａの間に配置されてもよい。
　なお、図５では、フィルタを含む電子部品は、チップインダクタよりも高さが低いが、これに限定されない。例えば、フィルタを含む電子部品は、チップインダクタよりも高い又は同じ高さであってもよい。この場合、フィルタを含む電子部品を、シールド電極層９６と接触させてもよい。これにより、フィルタを含む電子部品の放熱性を向上させて、フィルタの温度特性を改善することができる。
　樹脂部材９３は、主面９１ａと主面９１ａ上の電子部品とを覆っている。樹脂部材９３は、主面９１ａ上の電子部品の機械強度及び耐湿性等の信頼性を確保する機能を有する。なお、樹脂部材９３は、高周波モジュール１Ａに含まれなくてもよい。
　主面９１ｂ及び９２ａの間（中層）には、フィルタ６３、６５及び６６と、複数の基板間接続端子１５１と、が配置されている。主面９１ｂ及び９２ａの間には、樹脂部材９４が注入されており、主面９１ｂ及び９２ａの間に配置された電子部品を覆っている。
　フィルタ６３を含む電子部品は、第２電子部品の一例である。フィルタ６３を含む電子部品（第２電子部品）と、フィルタ６１を含む電子部品（第１電子部品）との間には、グランド電極パターン９１１が配置されている。
　フィルタ６３、６５及び６６の各々を含む電子部品は、例えば、ＳＡＷフィルタ、ＢＡＷフィルタ、ＬＣ共振フィルタ、及び誘電体フィルタのいずれを用いて構成されてもよく、さらには、これらには限定されない。
　主面９１ｂ及び９２ａの間に配置された、フィルタ６３、６５及び６６をそれぞれ含む複数の電子部品は、モジュール基板９１に対面する側に設けられた電極を介してモジュール基板９１に電気的に接続されている。なお、主面９１ｂ及び９２ａの間に配置された複数の電子部品は、モジュール基板９２に対面する側に設けられた電極を介してモジュール基板９２に電気的に接続されてもよい。
　複数の基板間接続端子１５１は、モジュール基板９１及び９２を電気的に接続するための電極である。基板間接続端子１５１のいくつかは、平面視において電力増幅器１１及び１２と重なっており、外部接続端子１５０と接続され、電力増幅器１１及び１２の放熱用電極として機能する。基板間接続端子１５１としては、例えば銅ポスト電極が用いられるが、形状及び材質はこれに限定されない。
　樹脂部材９４は、主面９１ｂ及び９２ａと、主面９１ｂ及び９２ａの間の電子部品と、を覆っている。樹脂部材９４は、主面９１ｂ及び９２ａの間の電子部品の機械強度及び耐湿性等の信頼性を確保する機能を有する。なお、樹脂部材９４は、高周波モジュール１Ａに含まれなくてもよい。
　主面９２ｂ上（下層）には、集積回路２０、５０及び７０と、複数の外部接続端子１５０と、が配置されている。
　集積回路２０は、第３電子部品の一例であり、低雑音増幅器２１及び２２と、スイッチ５３及び５５と、ＬＮＡ制御器７２と、を含む。ＬＮＡ制御器７２は、デジタル制御信号を受けて、低雑音増幅器２１及び２２を制御することができる。集積回路２０（第３電子部品）と、フィルタ６３を含む電子部品（第２電子部品）との間には、グランド電極パターン９２１が配置されている。
　集積回路５０は、スイッチ５１を含む。なお、スイッチ５１は、集積回路２０又は７０に含まれてもよい。
　集積回路７０は、スイッチ５２及び５４とＰＡ制御器７１とを含む。ＰＡ制御器７１は、デジタル制御信号を受けて、電力増幅器１１及び１２を制御することができる。
　集積回路２０、５０及び７０の各々は、例えばＣＭＯＳを用いて構成され、具体的にはＳＯＩプロセスにより製造されてもよい。また、集積回路２０、５０及び７０の各々は、ＧａＡｓ、ＳｉＧｅ及びＧａＮのうちの少なくとも１つで構成されてもよい。なお、集積回路２０、５０及び７０の半導体材料は、上述した材料に限定されない。
　集積回路２０、５０及び７０の各々に含まれる電子回路セットは、集積回路２０、５０及び７０のモジュール基板９２と対面する主面側に形成されている。したがって、集積回路２０、５０及び７０の各々は、電子回路セットが形成された主面と反対側から削られ得る。
　このように、主面９２ｂ上には、削り出し可能な集積回路２０、５０及び７０が配置され、フィルタ６１～６６、及び、整合回路（チップインダクタ）４０１、４１１～４１３、４２２、４３１～４３３、４４１～４４３、４５２及び４６１～４６３）が配置されない。これにより、高周波モジュール１Ａの下面の削り出しが可能となり、樹脂部材９５と集積回路２０、５０及び７０との厚みを減少させることができる。
　複数の外部接続端子１５０は、図１に示したアンテナ接続端子１００、高周波入力端子１１１及び１１２、高周波出力端子１２１及び１２２、並びに、制御端子１３１及び１３２に加えて、グランド端子を含む。複数の外部接続端子１５０の各々は、高周波モジュール１Ａのｚ軸負方向に配置されたマザー基板１０００上の入出力端子及び／又はグランド端子等に接合される。複数の外部接続端子１５０としては、例えば銅ポスト電極を用いることができるが、形状及び材質はこれに限定されない。複数の外部接続端子１５０のいくつかは、平面視において電力増幅器１１及び１２と重なっており、電力増幅器１１及び１２に接続された基板間接続端子１５１とともに電力増幅器１１及び１２の放熱用電極として機能する。
　樹脂部材９５は、主面９２ｂと主面９２ｂ上の電子部品とを覆っている。樹脂部材９５は、主面９２ｂ上の電子部品の機械強度及び耐湿性等の信頼性を確保する機能を有する。なお、樹脂部材９５は、高周波モジュール１Ａに含まれなくてもよい。
　シールド電極層９６は、例えばスパッタ法により形成された金属薄膜であり、樹脂部材９３の上面と、樹脂部材９３～９５並びにモジュール基板９１及び９２の側面と、を覆うように形成されている。シールド電極層９６は、グランドに接続され、外来ノイズが高周波モジュール１Ａを構成する電子部品に侵入することを抑制する。なお、シールド電極層９６は、高周波モジュール１Ａに含まれなくてもよい。
　［２．１．２　高周波モジュール１Ａの効果］
　以上のように、本実施例に係る高周波モジュール１Ａは、互いに対向する主面９１ａ及び９１ｂを有するモジュール基板９１と、互いに対向する主面９２ａ及び９２ｂを有し、主面９２ａが主面９１ｂに対面して配置されたモジュール基板９２と、主面９１ｂ及び９２ａの間と主面９１ａ上と主面９２ｂ上とに配置された複数の電子部品と、主面９２ｂ上に配置された複数の外部接続端子１５０と、を備え、複数の電子部品は、電力増幅器１１に接続されるフィルタ６１を含む第１電子部品と、低雑音増幅器２１に接続されるフィルタ６３を含む第２電子部品と、低雑音増幅器２１を含む第３電子部品（集積回路２０）と、を含み、第１電子部品は、主面９１ｂ及び９２ａの間と主面９１ａ上と主面９２ｂ上とのうちの１つに配置され、第２電子部品は、主面９１ｂ及び９２ａの間と主面９１ａ上と主面９２ｂ上とのうちの他の１つに配置され、第３電子部品は、主面９１ｂ及び９２ａの間と主面９１ａ上と主面９２ｂ上とのうちの残りの１つに配置されている。
　これによれば、複数の電子部品が主面９１ｂ及び９２ａの間（中層）と主面９１ａ上（上層）と主面９２ｂ上（下層）との３つの階層に配置されるので、平面視における高周波モジュール１Ａの小面積化、つまり高周波モジュール１Ａの小型化を図ることができる。さらに、フィルタ６１を含む第１電子部品とフィルタ６３を含む第２電子部品と低雑音増幅器２１を含む第３電子部品とが、３つの階層のうちの異なる階層に配置される。つまり、第１電子部品は、３つの階層のうちのいずれかに配置され、第２電子部品は、３つの階層のうちの他の１つに配置され、第３電子部品は、３つの階層のうちの残りの１つに配置される。したがって、第１及び第２電子部品間、第１及び第３電子部品間、並びに、第２及び第３電子部品間のアイソレーションを改善することができる。第１電子部品と第２電子部品との間のアイソレーションが改善されれば、フィルタ６１を通過する送信信号とフィルタ６３を通過する受信信号との間の干渉を抑制し、信号品質及び受信感度の低下を抑制することができる。また、第２電子部品と第３電子部品との間のアイソレーションが改善されれば、フィルタ６３と低雑音増幅器２１との結合によってフィルタ６３を通過する前の受信信号が低雑音増幅器２１に流れ込むことを抑制することができ、受信感度の低下を抑制することができる。また、第１電子部品と第３電子部品との間のアイソレーションが改善されれば、フィルタ６１と低雑音増幅器２１との結合による信号品質及び受信感度の低下を抑制することができる。
　また例えば、本実施例に係る高周波モジュール１Ａにおいて、第１電子部品は、主面９１ａ上に配置されてもよい。
　これによれば、送信信号が通過するため、フィルタ６３よりも発熱量が大きいフィルタ６１を含む第１電子部品の放熱性を向上させて、フィルタ６１の温度特性を改善することができる。例えば、第１電子部品をシールド電極層９６に接触させることも可能となり、さらなる放熱性の向上を図ることも可能となる。
　また例えば、本実施例に係る高周波モジュール１Ａにおいて、第２電子部品は、主面９１ｂ及び９２ａの間に配置されてもよい。
　これによれば、フィルタ６３が２つのモジュール基板９１及び９２の間に配置されるので、フィルタ６３に外来ノイズが侵入することを抑制することができる。
　また例えば、本実施例に係る高周波モジュール１Ａにおいて、第３電子部品は、主面９２ｂ上に配置されてもよい。
　これによれば、低雑音増幅器２１を含む集積回路２０が下層に配置され、下層の削り出しが可能となり、高周波モジュール１Ａの低背化を図ることができる。
　また例えば、本実施例に係る高周波モジュール１Ａは、モジュール基板９１内にグランド電極パターン９１１を備えてもよく、グランド電極パターン９１１は、第１電子部品と第２電子部品との間に配置されてもよい。
　これによれば、第１電子部品と第２電子部品との間のアイソレーションをより改善することができる。
　また例えば、本実施例に係る高周波モジュール１Ａは、モジュール基板９２内にグランド電極パターン９２１を備えてもよく、グランド電極パターン９２１は、第２電子部品と第３電子部品との間に配置されてもよい。
　これによれば、第２電子部品と第３電子部品との間のアイソレーションをより改善することができる。
　また例えば、本実施例に係る高周波モジュール１Ａにおいて、第３電子部品は、低雑音増幅器２１を制御するＬＮＡ制御器７２を含んでもよい。
　これによれば、ＬＮＡ制御器７２を含む第３電子部品が、第１電子部品及び第２電子部品と異なる階層に配置される。したがって、ＬＮＡ制御器７２（デジタル回路）で発生するノイズがフィルタ６１及び６３に侵入することを抑制することができる。
　また例えば、本実施例に係る高周波モジュール１Ａにおいて、フィルタ６１は、ＦＤＤ用のバンドＡのアップリンク動作バンドを含む通過帯域を有し、フィルタ６３は、ＦＤＤ用のバンドＡのダウンリンク動作バンドを含む通過帯域を有してもよい。
　これによれば、同一バンド内の送信信号及び受信信号間の干渉を抑制し、ＦＤＤにおける信号品質及び受信感度の低下を抑制することができる。
　また例えば、本実施例に係る高周波モジュール１Ａにおいて、複数の電子部品は、電力増幅器１１及び低雑音増幅器２１に接続されるフィルタ６２を含む第４電子部品を含み、第４電子部品は、主面９１ａ上に配置されてもよい。
　これによれば、送信信号が通過するため、フィルタ６３よりも発熱量が大きいフィルタ６２を含む第４電子部品の放熱性を向上させて、フィルタ６２の温度特性を改善することができる。例えば、第４電子部品をシールド電極層９６に接触させることも可能となり、さらなる放熱性の向上を図ることも可能となる。
　また例えば、本実施例に係る高周波モジュール１Ａにおいて、第３電子部品は、フィルタ６２及び６３と低雑音増幅器２１との間に接続されたスイッチ５３を含んでもよい。
　これによれば、スイッチ５３を低雑音増幅器２１と同じ集積回路２０に含むことができ、高周波モジュール１Ａの小型化に貢献することができる。
　［２．２　実施例２］
　次に、上記実施の形態に係る高周波回路１の実施例２として、高周波回路１が実装された高周波モジュール１Ｂについて説明する。本実施例では、１枚のモジュール基板で構成される点が、上記実施例１と主として異なる。以下に、本実施例に係る高周波モジュール１Ｂについて、上記実施例１と異なる点を中心に図６～図９を参照しながら説明する。
　［２．２．１　高周波モジュール１Ｂの部品配置］
　図６は、本実施例に係る高周波モジュール１Ｂの主面９７ａの平面図である。図７は、本実施例に係る高周波モジュール１Ｂの主面９７ｂの平面図であり、ｚ軸正側からモジュール基板９７の主面９７ｂ側を透視した図である。図８は、本実施例に係る高周波モジュール１Ｂの断面図である。図８における高周波モジュール１Ｂの断面は、図６及び図７のｖｉｉｉ－ｖｉｉｉ線における断面である。図９は、本実施例に係る高周波モジュール１Ｂの断面図である。図９における高周波モジュール１Ｂの断面は、図８のｉｘ－ｉｘ線における断面である。
　なお、図６～図９でも、図２～図５と同様に、モジュール基板９７に配置された複数の電子部品をそれぞれ接続する配線の図示が省略されている。また、図６及び図７において、複数の電子部品を覆う樹脂部材９３及び９５並びに樹脂部材９３及び９５の表面を覆うシールド電極層９６の図示が省略されている。
　高周波モジュール１Ｂは、図１に示された複数の回路素子を含む複数の電子部品に加えて、モジュール基板９７と、樹脂部材９３及び９５と、シールド電極層９６と、複数の外部接続端子１５０と、を備える。
　モジュール基板９７は、互いに対向する主面９７ａ及び９７ｂを有する。主面９７ａ及び９７ｂは、それぞれ第１主面及び第２主面の一例である。モジュール基板９７内には、グランド電極パターン９７１及び９７２が形成されている。グランド電極パターン９７１及び９７２は、それぞれ第１及び第２グランド電極パターンの一例であり、グランド端子に接続され、グランド電位に設定される。
　モジュール基板９７としては、例えば、ＬＴＣＣ基板もしくはＨＴＣＣ基板、部品内蔵基板、ＲＤＬを有する基板、又は、プリント基板等を用いることができるが、これらに限定されない。
　主面９７ａ上（上層）には、実施例１の主面９１ａ上と同様に、電力増幅器１１及び１２と、整合回路４０１、４１１～４１３、４２２、４３１～４３３、４４１～４４３、４５２及び４６１～４６３と、フィルタ６１、６２及び６４と、が配置されている。本実施例でも、フィルタ６１を含む電子部品は、第１電子部品の一例であり、フィルタ６２を含む電子部品は、第４電子部品の一例である。なお、フィルタ６２を含む電子部品は、モジュール基板９７内に配置されてもよい。
　主面９７ｂ上（下層）には、実施例１の主面９２ｂ上と同様に、集積回路２０、５０及び７０と、複数の外部接続端子１５０と、が配置されている。本実施例でも、集積回路２０は第３電子部品の一例である。
　モジュール基板９７内（中層）には、フィルタ６３、６５及び６６が配置されている。具体的には、フィルタ６３、６５及び６６をそれぞれ含む複数の電子部品は、モジュール基板９７内にカプセル化されている。言い換えると、複数の電子部品は、主面９７ａ及び９７ｂから露出せず、主面９７ａ及び９７ｂの間に埋め込まれている。なお、電子部品をモジュール基板９７内に配置するための方法は、特に限定されず、従来技術が用いられてもよい。
　本実施例でも、フィルタ６３を含む電子部品は、第２電子部品の一例である。フィルタ６３を含む電子部品（第２電子部品）と、フィルタ６１を含む電子部品（第１電子部品）との間には、グランド電極パターン９７１が配置されている。さらに、フィルタ６３を含む電子部品（第２電子部品）と、集積回路２０（第３電子部品）との間には、グランド電極パターン９７２が配置されている。
　［２．２．２　高周波モジュール１Ｂの効果］
　以上のように、本実施例に係る高周波モジュール１Ｂは、互いに対向する主面９７ａ及び９７ｂを有するモジュール基板９７と、主面９７ａ上と主面９７ｂ上とモジュール基板９７内とに配置された複数の電子部品と、主面９７ｂ上に配置された複数の外部接続端子１５０と、を備え、複数の電子部品は、電力増幅器１１に接続されるフィルタ６１を含む第１電子部品と、低雑音増幅器２１に接続されるフィルタ６３を含む第２電子部品と、低雑音増幅器２１を含む第３電子部品（集積回路２０）と、を含み、第１電子部品は、主面９７ａ上と主面９７ｂ上とモジュール基板９７内とのうちの１つに配置され、第２電子部品は、主面９７ａ上と主面９７ｂ上とモジュール基板９７内とのうちの他の１つに配置され、第３電子部品は、主面９７ａ上と主面９７ｂ上とモジュール基板９７内とのうちの残りの１つに配置されている。
　これによれば、複数の電子部品が主面９７ａ上（上層）と主面９７ｂ上（下層）とモジュール基板９７内（中層）との３つの階層に配置されるので、平面視における高周波モジュール１Ｂの小面積化、つまり高周波モジュール１Ｂの小型化を図ることができる。さらに、フィルタ６１を含む第１電子部品とフィルタ６３を含む第２電子部品と低雑音増幅器２１を含む第３電子部品とが、３つの階層のうちの互いに異なる階層に配置される。つまり、第１電子部品は、３つの階層のうちのいずれかに配置され、第２電子部品は、３つの階層のうちの他の１つに配置され、第３電子部品は、３つの階層のうちの残りの１つに配置される。したがって、第１及び第２電子部品間、第１及び第３電子部品間、並びに、第２及び第３電子部品間のアイソレーションを改善することができる。第１電子部品と第２電子部品との間のアイソレーションが改善されれば、フィルタ６１を通過する送信信号とフィルタ６３を通過する受信信号との間の干渉を抑制し、信号品質及び受信感度の低下を抑制することができる。また、第２電子部品と第３電子部品との間のアイソレーションが改善されれば、フィルタ６３と低雑音増幅器２１との結合によってフィルタ６３を通過する前の受信信号が低雑音増幅器２１に流れ込むことを抑制することができ、受信感度の低下を抑制することができる。また、第１電子部品と第３電子部品との間のアイソレーションが改善されれば、フィルタ６１と低雑音増幅器２１との結合による信号品質及び受信感度の低下を抑制することができる。
　また例えば、本実施例に係る高周波モジュール１Ｂにおいて、第１電子部品は、主面９７ａ上に配置されてもよい。
　これによれば、送信信号が通過するため、フィルタ６３よりも発熱量が大きいフィルタ６１を含む第１電子部品の放熱性を向上させて、フィルタ６１の温度特性を改善することができる。例えば、第１電子部品をシールド電極層９６に接触させることも可能となり、さらなる放熱性の向上を図ることも可能となる。
　また例えば、本実施例に係る高周波モジュール１Ｂにおいて、第２電子部品は、モジュール基板９７内に配置されてもよい。
　これによれば、フィルタ６３がモジュール基板９７内に配置されるので、フィルタ６３に外来ノイズが侵入することを抑制することができる。
　また例えば、本実施例に係る高周波モジュール１Ｂにおいて、第３電子部品は、主面９７ｂ上に配置されてもよい。
　これによれば、低雑音増幅器２１を含む集積回路２０が下層に配置され、下層の削り出しが可能となり、高周波モジュール１Ｂの低背化を図ることができる。
　また例えば、本実施例に係る高周波モジュール１Ｂは、モジュール基板９７内にグランド電極パターン９７１を備えてもよく、グランド電極パターン９７１は、第１電子部品と第２電子部品との間に配置されてもよい。
　これによれば、第１電子部品と第２電子部品との間のアイソレーションをより改善することができる。
　また例えば、本実施例に係る高周波モジュール１Ｂは、モジュール基板９７内にグランド電極パターン９７２を備えてもよく、グランド電極パターン９７２は、第２電子部品と第３電子部品との間に配置されてもよい。
　これによれば、第２電子部品と第３電子部品との間のアイソレーションをより改善することができる。
　また例えば、本実施例に係る高周波モジュール１Ｂにおいて、第３電子部品は、低雑音増幅器２１を制御するＬＮＡ制御器７２を含んでもよい。
　これによれば、ＬＮＡ制御器７２を含む第３電子部品が、第１電子部品及び第２電子部品と異なる階層に配置される。したがって、ＬＮＡ制御器７２（デジタル回路）で発生するノイズがフィルタ６１及び６３に侵入することを抑制することができる。
　また例えば、本実施例に係る高周波モジュール１Ｂにおいて、フィルタ６１は、ＦＤＤ用のバンドＡのアップリンク動作バンドを含む通過帯域を有し、フィルタ６３は、ＦＤＤ用のバンドＡのダウンリンク動作バンドを含む通過帯域を有してもよい。
　これによれば、同一バンド内の送信信号及び受信信号間の干渉を抑制し、ＦＤＤにおける信号品質及び受信感度の低下を抑制することができる。
　また例えば、本実施例に係る高周波モジュール１Ｂにおいて、複数の電子部品は、電力増幅器１１及び低雑音増幅器２１に接続されるフィルタ６２を含む第４電子部品を含み、第４電子部品は、主面９７ａ上に配置されてもよい。
　これによれば、送信信号が通過するため、フィルタ６３よりも発熱量が大きいフィルタ６２を含む第４電子部品の放熱性を向上させて、フィルタ６２の温度特性を改善することができる。例えば、第４電子部品をシールド電極層９６に接触させることも可能となり、さらなる放熱性の向上を図ることも可能となる。
　また例えば、本実施例に係る高周波モジュール１Ｂにおいて、第３電子部品は、フィルタ６２及び６３と低雑音増幅器２１との間に接続されたスイッチ５３を含んでもよい。
　これによれば、スイッチ５３を低雑音増幅器２１と同じ集積回路２０に含むことができ、高周波モジュール１Ａの小型化に貢献することができる。
　（変形例）
　以上、本発明に係る高周波モジュール及び通信装置について、実施の形態及び実施例に基づいて説明したが、本発明に係る高周波モジュール及び通信装置は、上記実施の形態及び実施例に限定されるものではない。上記実施例における任意の構成要素を組み合わせて実現される別の実施例や、上記実施の形態及び上記実施例に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、上記高周波モジュールを内蔵した各種機器も本発明に含まれる。
　例えば、上記実施の形態に係る高周波回路及び通信装置の回路構成において、図面に開示された各回路素子及び信号経路を接続する経路の間に、別の回路素子及び配線などが挿入されてもよい。例えば、スイッチ５１とフィルタ６２との間、及び／又は、スイッチ５１とフィルタ６５との間に、整合回路が挿入されてもよい。
　なお、上記各実施例における複数の電子部品の配置は、例示であり、上記各実施例に限定されない。例えば、上記の任意の実施例における任意の電子部品の位置を他の実施例における当該電子部品の位置に置き換えてもよい。また例えば、各実施例において、ＰＡ制御器７１を含む集積回路７０は、電力増幅器１１及び／又は１２の上に積層されてもよい。
　なお、上記各実施例において、フィルタ６１を含む電子部品（第１電子部品）、フィルタ６３を含む電子部品（第２電子部品）、及び、低雑音増幅器２１を含む集積回路２０（第３電子部品）は、それぞれ、上層、中層及び下層に配置されていたが、この配置に限定されない。第１電子部品は、中層又は下層に配置されてもよく、第２電子部品は、上層又は下層に配置されてもよく、第３電子部品は、上層又は中層に配置されてもよい。このとき、第１電子部品、第２電子部品及び第３電子部品のいずれの組み合わせも同じ階層に配置されなければよい。つまり、第１電子部品は、３つの階層のうちのいずれかに配置され、第２電子部品は、３つの階層のうちの他の１つに配置され、第３電子部品は、３つの階層のうちの残りの１つに配置されればよい。
　なお、上記各実施例において、外部接続端子１５０として、銅ポスト電極が用いられていたが、これに限定されない。例えば、外部接続端子１５０として、バンプ電極が用いられてもよい。この場合、高周波モジュールは、樹脂部材９５を備えなくてもよい。
　本発明は、フロントエンド部に配置される高周波モジュールとして、携帯電話などの通信機器に広く利用できる。
　１　高周波回路
　１Ａ、１Ｂ　高周波モジュール
　２　アンテナ
　３　ＲＦＩＣ
　４　ＢＢＩＣ
　５　通信装置
　１１、１２　電力増幅器
　２０、５０、７０　集積回路
　２１、２２　低雑音増幅器
　５１、５２、５３、５４、５５　スイッチ
　６１、６２、６３、６４、６５、６６　フィルタ
　７１　ＰＡ制御器
　７２　ＬＮＡ制御器
　９１、９２、９７　モジュール基板
　９１ａ、９１ｂ、９２ａ、９２ｂ、９７ａ、９７ｂ　主面
　９３、９４、９５　樹脂部材
　９６　シールド電極層
　１００　アンテナ接続端子
　１１１、１１２　高周波入力端子
　１２１、１２２　高周波出力端子
　１３１、１３２　制御端子
　１５０　外部接続端子
　１５１　基板間接続端子
　４０１、４１１、４１２、４１３、４２２、４３１、４３２、４３３、４４１、４４２、４４３、４５２、４６１、４６２、４６３　整合回路
　５１１、５１２、５１３、５１４、５１５、５１６、５１７、５２１、５２２、５２３、５２４、５３１、５３２、５３３、５４１、５４２、５４３、５４４、５５１、５５２、５５３　端子
　９１１、９２１、９７１、９７２　グランド電極パターン
　１０００　マザー基板

Claims (20)

  1. 　互いに対向する第１主面及び第２主面を有する第１モジュール基板と、
    　互いに対向する第３主面及び第４主面を有し、前記第３主面が前記第２主面に対面して配置された第２モジュール基板と、
    　前記第２主面及び前記第３主面の間と前記第１主面上と前記第４主面上とに配置された複数の電子部品と、
    　前記第４主面上に配置された複数の外部接続端子と、を備え、
    　前記複数の電子部品は、
    　電力増幅器に接続される第１フィルタを含む第１電子部品と、
    　低雑音増幅器に接続される第２フィルタを含む第２電子部品と、
    　前記低雑音増幅器を含む第３電子部品と、を含み、
    　前記第１電子部品は、前記第２主面及び前記第３主面の間と前記第１主面上と前記第４主面上とのうちの１つに配置され、
    　前記第２電子部品は、前記第２主面及び前記第３主面の間と前記第１主面上と前記第４主面上とのうちの他の１つに配置され、
    　前記第３電子部品は、前記第２主面及び前記第３主面の間と前記第１主面上と前記第４主面上とのうちの残りの１つに配置されている、
    　高周波モジュール。
  2. 　前記第１電子部品は、前記第１主面上に配置されている、
    　請求項１に記載の高周波モジュール。
  3. 　前記第２電子部品は、前記第２主面及び前記第３主面の間に配置されている、
    　請求項１又は２に記載の高周波モジュール。
  4. 　前記第３電子部品は、前記第４主面上に配置されている、
    　請求項１～３のいずれか１項に記載の高周波モジュール。
  5. 　前記高周波モジュールは、前記第１モジュール基板内に第１グランド電極パターンを備え、
    　前記第１グランド電極パターンは、前記第１電子部品と前記第２電子部品との間に配置されている、
    　請求項１～４のいずれか１項に記載の高周波モジュール。
  6. 　前記高周波モジュールは、前記第２モジュール基板内に第２グランド電極パターンを備え、
    　前記第２グランド電極パターンは、前記第２電子部品と前記第３電子部品との間に配置されている、
    　請求項１～５のいずれか１項に記載の高周波モジュール。
  7. 　前記第３電子部品は、前記低雑音増幅器を制御するＬＮＡ制御器を含む、
    　請求項１～６のいずれか１項に記載の高周波モジュール。
  8. 　前記第１フィルタは、周波数分割複信（ＦＤＤ）用バンドのアップリンク動作バンドを含む通過帯域を有し、
    　前記第２フィルタは、前記ＦＤＤ用バンドのダウンリンク動作バンドを含む通過帯域を有する、
    　請求項１～７のいずれか１項に記載の高周波モジュール。
  9. 　前記複数の電子部品は、
    　前記電力増幅器及び前記低雑音増幅器に接続される第３フィルタを含む第４電子部品を含み、
    　前記第４電子部品は、前記第１主面上に配置されている、
    　請求項１～８のいずれか１項に記載の高周波モジュール。
  10. 　前記第３電子部品は、前記第２フィルタ及び前記第３フィルタと前記低雑音増幅器との間に接続されたスイッチを含む、
    　請求項９に記載の高周波モジュール。
  11. 　互いに対向する第１主面及び第２主面を有するモジュール基板と、
    　前記第１主面上と前記第２主面上と前記モジュール基板内とに配置された複数の電子部品と、
    　前記第２主面上に配置された複数の外部接続端子と、を備え、
    　前記複数の電子部品は、
    　電力増幅器に接続される第１フィルタを含む第１電子部品と、
    　低雑音増幅器に接続される第２フィルタを含む第２電子部品と、
    　前記低雑音増幅器を含む第３電子部品と、を含み、
    　前記第１電子部品は、前記第１主面上と前記第２主面上と前記モジュール基板内とのうちの１つに配置され、
    　前記第２電子部品は、前記第１主面上と前記第２主面上と前記モジュール基板内とのうちの他の１つに配置され、
    　前記第３電子部品は、前記第１主面上と前記第２主面上と前記モジュール基板内とのうちの残りの１つに配置されている、
    　高周波モジュール。
  12. 　前記第１電子部品は、前記第１主面上に配置されている、
    　請求項１１に記載の高周波モジュール。
  13. 　前記第２電子部品は、前記モジュール基板内に配置されている、
    　請求項１１又は１２に記載の高周波モジュール。
  14. 　前記第３電子部品は、前記第２主面上に配置されている、
    　請求項１１～１３のいずれか１項に記載の高周波モジュール。
  15. 　前記高周波モジュールは、前記モジュール基板内に第１グランド電極パターンを備え、
    　前記第１グランド電極パターンは、前記第１電子部品と前記第２電子部品との間に配置されている、
    　請求項１１～１４のいずれか１項に記載の高周波モジュール。
  16. 　前記高周波モジュールは、前記モジュール基板内に第２グランド電極パターンを備え、
    　前記第２グランド電極パターンは、前記第２電子部品と前記第３電子部品との間に配置されている、
    　請求項１１～１５のいずれか１項に記載の高周波モジュール。
  17. 　前記第３電子部品は、前記低雑音増幅器を制御するＬＮＡ制御器を含む、
    　請求項１１～１６のいずれか１項に記載の高周波モジュール。
  18. 　前記第１フィルタは、周波数分割複信（ＦＤＤ）用バンドのアップリンク動作バンドを含む通過帯域を有し、
    　前記第２フィルタは、前記ＦＤＤ用バンドのダウンリンク動作バンドを含む通過帯域を有する、
    　請求項１１～１７のいずれか１項に記載の高周波モジュール。
  19. 　前記複数の電子部品は、
    　前記電力増幅器及び前記低雑音増幅器に接続される第３フィルタを含む第４電子部品を含み、
    　前記第４電子部品は、前記第１主面上に配置されている、
    　請求項１１～１８のいずれか１項に記載の高周波モジュール。
  20. 　前記第３電子部品は、前記第２フィルタ及び前記第３フィルタと前記低雑音増幅器との間に接続されたスイッチを含む、
    　請求項１９に記載の高周波モジュール。
PCT/JP2022/010870 2021-03-31 2022-03-11 高周波モジュール WO2022209754A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202280025077.7A CN117121374A (zh) 2021-03-31 2022-03-11 高频模块
US18/475,231 US20240030165A1 (en) 2021-03-31 2023-09-27 High-frequency module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-060375 2021-03-31
JP2021060375 2021-03-31

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/475,231 Continuation US20240030165A1 (en) 2021-03-31 2023-09-27 High-frequency module

Publications (1)

Publication Number Publication Date
WO2022209754A1 true WO2022209754A1 (ja) 2022-10-06

Family

ID=83456075

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/010870 WO2022209754A1 (ja) 2021-03-31 2022-03-11 高周波モジュール

Country Status (3)

Country Link
US (1) US20240030165A1 (ja)
CN (1) CN117121374A (ja)
WO (1) WO2022209754A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019240097A1 (ja) * 2018-06-11 2019-12-19 株式会社村田製作所 高周波モジュールおよび通信装置
JP2020120185A (ja) * 2019-01-21 2020-08-06 株式会社村田製作所 フロントエンドモジュール及び通信装置
WO2020261819A1 (ja) * 2019-06-26 2020-12-30 株式会社村田製作所 高周波モジュール及び通信装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019240097A1 (ja) * 2018-06-11 2019-12-19 株式会社村田製作所 高周波モジュールおよび通信装置
JP2020120185A (ja) * 2019-01-21 2020-08-06 株式会社村田製作所 フロントエンドモジュール及び通信装置
WO2020261819A1 (ja) * 2019-06-26 2020-12-30 株式会社村田製作所 高周波モジュール及び通信装置

Also Published As

Publication number Publication date
CN117121374A (zh) 2023-11-24
US20240030165A1 (en) 2024-01-25

Similar Documents

Publication Publication Date Title
KR102489366B1 (ko) 고주파 모듈 및 통신장치
US11463118B2 (en) Radio frequency module and communication device
WO2022209751A1 (ja) 高周波モジュール及び通信装置
US11431363B2 (en) Radio frequency module and communication device
WO2022024641A1 (ja) 高周波モジュール及び通信装置
US11729903B2 (en) Radio frequency module and communication device
WO2022209754A1 (ja) 高周波モジュール
WO2022209740A1 (ja) 高周波モジュール
WO2022209755A1 (ja) 高周波モジュール
WO2022209730A1 (ja) 高周波モジュール
WO2022209742A1 (ja) 高周波モジュール及び通信装置
WO2022209741A1 (ja) 高周波モジュール及び通信装置
WO2022209734A1 (ja) 高周波モジュール及び通信装置
WO2022209731A1 (ja) 高周波モジュール及び通信装置
WO2022209750A1 (ja) 高周波モジュール及び通信装置
WO2022209736A1 (ja) 高周波モジュール及び通信装置
WO2022209756A1 (ja) 高周波モジュール及び通信装置
WO2022209728A1 (ja) 高周波モジュール及び通信装置
WO2022209738A1 (ja) 高周波モジュール及び通信装置
WO2022209729A1 (ja) 高周波モジュール及び通信装置
WO2022209749A1 (ja) 高周波モジュール及び通信装置
WO2023021792A1 (ja) 高周波モジュール及び通信装置
WO2023022047A1 (ja) 高周波モジュール
WO2023021982A1 (ja) 高周波モジュール
WO2022209737A1 (ja) 高周波モジュール及び通信装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22779975

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22779975

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP