WO2022202029A1 - 積層体、積層体の製造方法、及び半導体基板の製造方法 - Google Patents

積層体、積層体の製造方法、及び半導体基板の製造方法 Download PDF

Info

Publication number
WO2022202029A1
WO2022202029A1 PCT/JP2022/006804 JP2022006804W WO2022202029A1 WO 2022202029 A1 WO2022202029 A1 WO 2022202029A1 JP 2022006804 W JP2022006804 W JP 2022006804W WO 2022202029 A1 WO2022202029 A1 WO 2022202029A1
Authority
WO
WIPO (PCT)
Prior art keywords
adhesive layer
semiconductor substrate
units
group
peeling
Prior art date
Application number
PCT/JP2022/006804
Other languages
English (en)
French (fr)
Inventor
雅文 柳生
裕斗 緒方
貴久 奥野
Original Assignee
日産化学株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日産化学株式会社 filed Critical 日産化学株式会社
Priority to EP22774829.0A priority Critical patent/EP4306315A1/en
Priority to KR1020237033272A priority patent/KR20230162939A/ko
Priority to CN202280024275.1A priority patent/CN117083694A/zh
Priority to JP2023508805A priority patent/JPWO2022202029A1/ja
Publication of WO2022202029A1 publication Critical patent/WO2022202029A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/30—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by a layer formed with recesses or projections, e.g. hollows, grooves, protuberances, ribs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/06—Interconnection of layers permitting easy separation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J183/00—Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Adhesives based on derivatives of such polymers
    • C09J183/04—Polysiloxanes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating

Definitions

  • the present invention relates to a laminate, a laminate manufacturing method, and a semiconductor substrate manufacturing method.
  • semiconductor wafers which have conventionally been integrated in a two-dimensional planar direction, are required to integrate (stack) a planar surface in a three-dimensional direction for the purpose of further integration (stacking).
  • This three-dimensional lamination is a technique of integrating in multiple layers while connecting with a through silicon via (TSV).
  • TSV through silicon via
  • each wafer to be integrated is thinned by polishing the side opposite to the circuit surface (that is, the back surface), and the thinned semiconductor wafers are stacked.
  • a semiconductor wafer before thinning (herein simply referred to as wafer) is adhered to a support for polishing in a polishing apparatus.
  • the adhesion at that time is called temporary adhesion because it must be easily peeled off after polishing.
  • This temporary adhesion must be easily removed from the support, and if a large force is applied to the removal, the thinned semiconductor wafer may be cut or deformed. easily removed.
  • the back surface of the semiconductor wafer is removed or displaced due to polishing stress. Therefore, the performance required for the temporary adhesion is to withstand the stress during polishing and to be easily removed after polishing. For example, it is required to have high stress (strong adhesion) in the planar direction during polishing and low stress (weak adhesion) in the vertical direction during removal.
  • Wafer support structures have been proposed that are larger than adhesive bonds between the wafer (1) and the separating layer (4) (see, for example, examples in US Pat.
  • the semiconductor wafer is electrically connected to the semiconductor chip through bump balls made of, for example, a metal conductive material. is planned. Bump balls made of metals such as copper and tin may be damaged or deformed by external loads such as heat and pressure applied during the process of processing semiconductor substrates. There is a constant demand for techniques that can reduce or prevent deformation due to heating or pressure.
  • the present invention has been made in view of the above-mentioned circumstances, and a laminate having an adhesive layer capable of easily separating a semiconductor substrate and a support substrate and suppressing deformation of bumps, and a laminate using the laminate It aims at providing the manufacturing method of a semiconductor substrate, and the manufacturing method of the said laminated body.
  • the present inventors have completed the present invention having the following gist as a result of intensive studies.
  • the present invention includes the following.
  • a semiconductor substrate with bumps, a support substrate, a protective adhesive layer formed in contact with the semiconductor substrate with bumps, and a peeling adhesive formed between the protective adhesive layer and the support substrate A laminate comprising a layer
  • the protective adhesive layer is formed from a protective adhesive composition, which contains a component (A) that cures through a hydrosilylation reaction and a release agent component (B) that does not undergo a curing reaction.
  • the peel adhesive layer is formed from a peel adhesive composition, and the peel adhesive composition includes a component (A) that cures by a hydrosilylation reaction and a release agent component (B) that does not undergo a curing reaction.
  • a laminate comprising: [2]
  • the component (A) contained in the protective adhesive layer is a polyorganosiloxane (a1) having an alkenyl group having 2 to 40 carbon atoms bonded to a silicon atom, and a polyorganosiloxane having a Si—H group.
  • the component (A) contained in the adhesive layer for peeling comprises a polyorganosiloxane (a1) having an alkenyl group having 2 to 40 carbon atoms bonded to a silicon atom and a polyorganosiloxane (a1) having an Si—H group ( a2) and a platinum group metal-based catalyst (A2),
  • a method of manufacturing a semiconductor substrate comprising: [5] The method of manufacturing a semiconductor substrate according to [4], wherein the step of processing includes polishing the surface of the semiconductor substrate opposite to the surface on which the bumps are present to thin the semiconductor substrate. .
  • a laminate having an adhesive layer capable of easily separating a semiconductor substrate and a supporting substrate and suppressing deformation of bumps, a method for manufacturing a semiconductor substrate using the laminate, and the laminate can provide a manufacturing method of
  • FIG. 1 is a diagram (part 1) for explaining one aspect of manufacturing a laminated body and manufacturing a thin wafer
  • FIG. 10 is a diagram (part 2) for explaining one aspect of manufacturing a laminated body and manufacturing a thinned wafer
  • FIG. 3 is a diagram (part 3) for explaining one aspect of manufacturing a laminated body and manufacturing a thinned wafer
  • FIG. 4 is a diagram (part 4) for explaining one aspect of manufacturing a laminated body and manufacturing a thinned wafer
  • FIG. 5 is a diagram (No. 5) for explaining one aspect of manufacturing a laminated body and manufacturing a thinned wafer
  • FIG. 6 is a diagram (No.
  • FIG. 6 is a diagram (No. 7) for explaining one aspect of manufacturing a laminated body and manufacturing a thinned wafer
  • FIG. 10 is a diagram (No. 8) for explaining one aspect of manufacturing a laminated body and manufacturing a thinned wafer
  • the laminate of the present invention has a supporting substrate, a semiconductor substrate, a protective adhesive layer, and a peeling adhesive layer.
  • the semiconductor substrate has bumps on the support substrate side.
  • a protective adhesive layer is interposed between the support substrate and the semiconductor substrate.
  • the protective adhesive layer contacts the semiconductor substrate.
  • the peeling adhesive layer is interposed between the support substrate and the protective adhesive layer.
  • the release adhesive layer preferably contacts the supporting substrate and the protective adhesive layer.
  • the protective adhesive layer is formed in contact with the semiconductor substrate, so that deformation of the bumps can be suppressed when manufacturing the processed semiconductor substrate. It is believed that this is because the bumps, which are easily melted or deformed by heat and pressure during processing of the semiconductor substrate, are protected by the protective adhesive layer which is difficult to melt and deform, and as a result, the shape is maintained. Further, in the laminate, since the peeling adhesive layer is formed between the support substrate and the protective adhesive layer, when the support substrate and the semiconductor substrate are separated, the two substrates can be separated without applying an excessive load. good separation of two substrates.
  • the adhesive layer for peeling contains a release agent component as described later, when the substrates are separated, the inside of the adhesive layer for peeling or the adhesive layer for peeling and the layer adjacent thereto or It is considered that the excessive load on the substrate can be avoided as a result of good separation at the interface with the substrate.
  • the support substrate is not particularly limited as long as it is a member that can support the semiconductor substrate when the semiconductor substrate is processed. Examples thereof include a glass support substrate and a silicon support substrate.
  • the shape of the support substrate is not particularly limited, but for example, a disk shape can be mentioned. It should be noted that the disk-shaped support substrate does not need to have a perfectly circular surface shape. For example, the periphery of the support substrate may have a linear portion called an orientation flat or a notch. It may have notches.
  • the thickness of the disk-shaped support substrate may be appropriately determined according to the size of the semiconductor substrate, and is not particularly limited, but is, for example, 500 to 1,000 ⁇ m.
  • the diameter of the disk-shaped support substrate may be appropriately determined according to the size of the semiconductor substrate, and is not particularly limited, but is, for example, 100 to 1,000 mm.
  • the support substrate is a glass wafer or silicon wafer with a diameter of 300 mm and a thickness of about 700 ⁇ mm.
  • the semiconductor substrate has bumps.
  • a bump is a projecting terminal.
  • the semiconductor substrate has bumps on the support substrate side.
  • bumps are usually formed on the surface on which circuits are formed.
  • the circuit may be a single layer or multiple layers.
  • the shape of the circuit is not particularly limited.
  • the surface opposite to the surface having the bumps (back surface) is a surface to be processed.
  • the main material constituting the entire semiconductor substrate is not particularly limited as long as it can be used for this type of application, and examples thereof include silicon, silicon carbide, and compound semiconductors.
  • the shape of the semiconductor substrate is not particularly limited, but is, for example, a disc shape. It should be noted that the disk-shaped semiconductor substrate does not need to have a perfect circular shape on its surface. It may have notches.
  • the thickness of the disk-shaped semiconductor substrate may be appropriately determined according to the purpose of use of the semiconductor substrate, and is not particularly limited, but is, for example, 500 to 1,000 ⁇ m.
  • the diameter of the disk-shaped semiconductor substrate may be appropriately determined according to the purpose of use of the semiconductor substrate, and is not particularly limited.
  • An example of a semiconductor substrate is a silicon wafer with a diameter of 300 mm and a thickness of about 770 ⁇ m.
  • the material, size, shape, structure, and density of the bumps on the semiconductor substrate are not particularly limited.
  • bumps include ball bumps, printed bumps, stud bumps, and plated bumps.
  • the bump height, diameter and pitch are appropriately determined from the conditions that the bump height is about 1 to 200 ⁇ m, the bump diameter is 1 to 200 ⁇ m, and the bump pitch is 1 to 500 ⁇ m.
  • Materials for the bumps include, for example, low-melting solder, high-melting solder, tin, indium, gold, silver, and copper.
  • the bumps may consist of only a single component, or may consist of multiple components.
  • Sn-based alloy plating such as SnAg bumps, SnBi bumps, Sn bumps, and AuSn bumps can be used.
  • the bump may have a laminated structure including a metal layer composed of at least one of these components.
  • a protective adhesive layer is interposed between the support substrate and the semiconductor substrate.
  • the protective adhesive layer contacts the semiconductor substrate.
  • the protective adhesive layer is formed from a protective adhesive composition that includes a component (A) that cures by a hydrosilylation reaction and a release agent component (B) that does not undergo a curing reaction. Not included.
  • a protective adhesive composition that includes a component (A) that cures by a hydrosilylation reaction and a release agent component (B) that does not undergo a curing reaction.
  • the release agent component (B) that is specified not to be included in the protective adhesive composition is defined by comparison with the release agent component (B) that is specified to be included in the release adhesive composition. Details of the release agent component (B) will be described in the section ⁇ Release adhesive composition>> of ⁇ Release adhesive layer> below.
  • the protective adhesive composition contains component (A) that cures by a hydrosilylation reaction.
  • the protective adhesive composition used in the present invention contains polyorganosiloxane.
  • the protective adhesive composition used in the present invention contains a curable component (A) which is the adhesive component.
  • component (A) may be a component that cures by a hydrosilylation reaction or a polyorganosiloxane component (A') that cures by a hydrosilylation reaction.
  • the component (A) comprises, for example, a polyorganosiloxane (a1) having an alkenyl group having 2 to 40 carbon atoms bonded to a silicon atom, as an example of the component (A'), and Si- It contains a polyorganosiloxane (a2) having an H group and a platinum group metal-based catalyst (A2).
  • the alkenyl group having 2 to 40 carbon atoms may be substituted.
  • substituents include halogen atoms, nitro groups, cyano groups, amino groups, hydroxy groups, carboxyl groups, aryl groups, heteroaryl groups and the like.
  • the polyorganosiloxane component (A') that cures by a hydrosilylation reaction has siloxane units (Q units) represented by SiO 2 , represented by R 1 R 2 R 3 SiO 1/2 one selected from the group consisting of siloxane units (M units), siloxane units (D units) represented by R 4 R 5 SiO 2/2 and siloxane units (T units) represented by R 6 SiO 3/2
  • a polysiloxane (A1) containing two or more units and a platinum group metal catalyst (A2) wherein the polysiloxane (A1) is a siloxane unit (Q' unit) represented by SiO 2 , R 1 A siloxane unit represented by 'R 2 'R 3 'SiO 1/2 (M' unit), a siloxane unit represented by R 4 'R 5 'SiO 2/2 (D' unit) and R 6 'SiO 3 / 2 containing one or more units selected from the group consisting of siloxane units
  • R 1 to R 6 are groups or atoms bonded to a silicon atom and each independently represent an optionally substituted alkyl group, an optionally substituted alkenyl group or a hydrogen atom.
  • substituents include halogen atoms, nitro groups, cyano groups, amino groups, hydroxy groups, carboxyl groups, aryl groups, heteroaryl groups and the like.
  • R 1 ' to R 6 ' are groups bonded to a silicon atom and each independently represents an optionally substituted alkyl group or an optionally substituted alkenyl group, and R 1 ' to R 6 At least one of ' is an optionally substituted alkenyl group.
  • substituents include halogen atoms, nitro groups, cyano groups, amino groups, hydroxy groups, carboxyl groups, aryl groups, heteroaryl groups and the like.
  • R 1 ′′ to R 6 ′′ are groups or atoms bonded to a silicon atom and each independently represent an optionally substituted alkyl group or hydrogen atom, but at least one of R 1 ′′ to R 6 ′′ One is a hydrogen atom.
  • substituents include halogen atoms, nitro groups, cyano groups, amino groups, hydroxy groups, carboxyl groups, aryl groups, heteroaryl groups and the like.
  • the alkyl group may be linear, branched or cyclic, but is preferably a linear or branched alkyl group. Yes, preferably 30 or less, more preferably 20 or less, and even more preferably 10 or less.
  • optionally substituted linear or branched alkyl groups include methyl, ethyl, n-propyl, i-propyl, n-butyl, i-butyl and s-butyl. group, tertiary butyl group, n-pentyl group, 1-methyl-n-butyl group, 2-methyl-n-butyl group, 3-methyl-n-butyl group, 1,1-dimethyl-n-propyl group, 1,2-dimethyl-n-propyl group, 2,2-dimethyl-n-propyl group, 1-ethyl-n-propyl group, n-hexyl group, 1-methyl-n-pentyl group, 2-methyl-n -pentyl group, 3-methyl-n-pentyl group, 4-methyl-n-pentyl group, 1,1-dimethyl-n-butyl group, 1,2-dimethyl-n-butyl group, 1,3-dimethyl- n-
  • optionally substituted cyclic alkyl groups include a cyclopropyl group, a cyclobutyl group, a 1-methyl-cyclopropyl group, a 2-methyl-cyclopropyl group, a cyclopentyl group, a 1-methyl-cyclobutyl group, a 2- methyl-cyclobutyl group, 3-methyl-cyclobutyl group, 1,2-dimethyl-cyclopropyl group, 2,3-dimethyl-cyclopropyl group, 1-ethyl-cyclopropyl group, 2-ethyl-cyclopropyl group, cyclohexyl group , 1-methyl-cyclopentyl group, 2-methyl-cyclopentyl group, 3-methyl-cyclopentyl group, 1-ethyl-cyclobutyl group, 2-ethyl-cyclobutyl group, 3-ethyl-cyclobutyl group, 1,2-dimethyl-cyclobutyl group, 1,3-dimethyl-cycl
  • the alkenyl group may be linear or branched, and the number of carbon atoms thereof is not particularly limited, but is usually 2 to 40, preferably 30 or less, more preferably 20 or less, and more preferably 20 or less. It is preferably 10 or less.
  • optionally substituted linear or branched alkenyl groups include, but are not limited to, vinyl groups, allyl groups, butenyl groups, pentenyl groups, and the like. 2 to 14, preferably 2 to 10, more preferably 1 to 6. Among them, an ethenyl group and a 2-propenyl group are particularly preferred.
  • Specific examples of the optionally substituted cyclic alkenyl group include, but are not limited to, cyclopentenyl, cyclohexenyl and the like, and the number of carbon atoms thereof is usually 4 to 14, preferably 5 to 10, More preferably 5-6.
  • polysiloxane (A1) includes polyorganosiloxane (a1') and polyorganosiloxane (a2'), but the alkenyl group contained in polyorganosiloxane (a1') and polyorganosiloxane (a2' ) and the hydrogen atoms (Si—H groups) contained in ) form a crosslinked structure through a hydrosilylation reaction by the platinum group metal-based catalyst (A2) and are cured. As a result, a cured film is formed.
  • Polyorganosiloxane (a1') contains one or more units selected from the group consisting of Q' units, M' units, D' units and T' units, and M' units, D' units and It contains at least one selected from the group consisting of T' units.
  • the polyorganosiloxane (a1') two or more polyorganosiloxanes satisfying such conditions may be used in combination.
  • Q' units, M' units, D' units and T' units include (Q' unit and M' unit), (D' unit and M' unit), (T' units and M' units), (Q' units and T' units and M' units), but are not limited to these.
  • Polyorganosiloxane (a2′) contains one or more units selected from the group consisting of Q′′ units, M′′ units, D′′ units and T′′ units, and M′′ units, D′′ units and It contains at least one selected from the group consisting of T′′ units.
  • the polyorganosiloxane (a2′) two or more polyorganosiloxanes satisfying these conditions may be used in combination.
  • Preferred combinations of two or more selected from the group consisting of Q′′ units, M′′ units, D′′ units and T′′ units include (M′′ units and D′′ units), (Q′′ units and M′′ units), (Q" units and T" units and M” units).
  • Polyorganosiloxane (a1') is composed of siloxane units in which alkyl groups and / or alkenyl groups are bonded to silicon atoms thereof.
  • the proportion of alkenyl groups is preferably 0.1 to 50.0 mol%, more preferably 0.5 to 30.0 mol%, and the remaining R 1 ' to R 6 ' can be alkyl groups. .
  • Polyorganosiloxane (a2') is composed of siloxane units in which alkyl groups and/or hydrogen atoms are bonded to silicon atoms thereof, and all substituents represented by R 1 ′′ to R 6 ′′ and The ratio of hydrogen atoms in the substituted atoms is preferably 0.1 to 50.0 mol%, more preferably 10.0 to 40.0 mol%, and the remaining R 1 ′′ to R 6 ′′ are alkyl groups and can do.
  • component (A) contains (a1) and (a2)
  • the alkenyl group contained in polyorganosiloxane (a1) and the Si—H bond contained in polyorganosiloxane (a2) is in the range of 1.0:0.5 to 1.0:0.66.
  • the weight-average molecular weight of polysiloxanes such as polyorganosiloxane (a1) and polyorganosiloxane (a2) is not particularly limited, but each is usually 500 to 1,000,000, and the effects of the present invention are realized with good reproducibility. From the viewpoint of doing, it is preferably 5,000 to 50,000.
  • the weight-average molecular weight, number-average molecular weight and degree of dispersion of the polyorganosiloxane are determined by, for example, a GPC apparatus (EcoSEC, HLC-8320GPC manufactured by Tosoh Corporation) and a GPC column (TSKgel SuperMultiporeHZ-N manufactured by Tosoh Corporation).
  • the viscosities of the polyorganosiloxane (a1) and the polyorganosiloxane (a2) are not particularly limited, but each is usually 10 to 1,000,000 (mPa s), and from the viewpoint of achieving the effects of the present invention with good reproducibility, it is preferable. is 50 to 20000 (mPa ⁇ s).
  • the viscosities of polyorganosiloxane (a1) and polyorganosiloxane (a2) are values measured at 25° C. with an E-type rotational viscometer.
  • Polyorganosiloxane (a1) and polyorganosiloxane (a2) react with each other to form a film through a hydrosilylation reaction. Therefore, the curing mechanism differs from that via, for example, silanol groups, and therefore any siloxane need not contain silanol groups or functional groups that form silanol groups upon hydrolysis, such as alkyloxy groups. None.
  • the adhesive composition contains a platinum group metal-based catalyst (A2) along with the polyorganosiloxane component (A').
  • a platinum-based metal catalyst is a catalyst for promoting the hydrosilylation reaction between the alkenyl groups of the polyorganosiloxane (a1) and the Si—H groups of the polyorganosiloxane (a2).
  • platinum-based metal catalysts include platinum black, platinum chloride, chloroplatinic acid, reactants of chloroplatinic acid and monohydric alcohols, complexes of chloroplatinic acid and olefins, platinum bisacetoacetate, and the like.
  • platinum-based catalysts including, but not limited to: Examples of complexes of platinum and olefins include, but are not limited to, complexes of divinyltetramethyldisiloxane and platinum.
  • the amount of platinum group metal-based catalyst (A2) is not particularly limited, but is usually in the range of 1.0 to 50.0 ppm with respect to the total amount of polyorganosiloxane (a1) and polyorganosiloxane (a2). .
  • the polyorganosiloxane component (A') may contain a polymerization inhibitor (A3) for the purpose of suppressing the progress of the hydrosilylation reaction.
  • the polymerization inhibitor is not particularly limited as long as it can suppress the progress of the hydrosilylation reaction, and specific examples thereof include 1-ethynyl-1-cyclohexanol and 1,1-diphenyl-2-propion-1-ol.
  • the amount of the polymerization inhibitor is not particularly limited, it is usually 1000.0 ppm or more with respect to the total amount of the polyorganosiloxane (a1) and the polyorganosiloxane (a2) from the viewpoint of obtaining the effect, and the hydrosilylation reaction It is 10000.0 ppm or less from the viewpoint of preventing excessive suppression of.
  • the protective adhesive composition used in the present invention may contain a solvent for the purpose of adjusting the viscosity, etc.
  • a solvent for the purpose of adjusting the viscosity etc.
  • Specific examples thereof include aliphatic hydrocarbons, aromatic hydrocarbons, ketones, and the like. , but not limited to.
  • the solvent includes hexane, heptane, octane, nonane, decane, undecane, dodecane, isododecane, menthane, limonene, toluene, xylene, mesitylene, cumene, MIBK (methyl isobutyl ketone), butyl acetate, and diisobutyl.
  • examples include, but are not limited to, ketones, 2-octanone, 2-nonanone, 5-nonanone, and the like. Such solvents can be used singly or in combination of two or more.
  • the protective adhesive composition used in the present invention contains a solvent
  • its content is appropriately determined in consideration of the viscosity of the desired composition, the coating method to be employed, the thickness of the film to be produced, and the like. is in the range of about 10 to 90% by mass with respect to the entire protective adhesive composition.
  • the viscosity of the protective adhesive composition used in the present invention is not particularly limited, it is usually 500 to 20,000 mPa ⁇ s, preferably 1,000 to 6,000 mPa ⁇ s at 25°C.
  • the viscosity of the protective adhesive composition used in the present invention can be adjusted by changing the type of solvent used, their ratio, the concentration of film constituents, etc., in consideration of various factors such as the coating method used and the desired film thickness. Adjustable.
  • the film-constituting component means a component other than the solvent contained in the composition.
  • An example of a protective adhesive composition for use in the present invention can be produced by mixing component (A) and, if used, a solvent.
  • the composition may be appropriately heated as long as the components are not decomposed or deteriorated.
  • the solvent, solution, etc. used may be filtered using a filter or the like during the production of the protective adhesive composition or after all components have been mixed.
  • the thickness of the protective adhesive layer provided in the laminate of the present invention is not particularly limited, but from the viewpoint of obtaining a good bump deformation suppression effect with good reproducibility, it is preferably 10 to 100 ⁇ m. It is preferably 20 to 50 ⁇ m.
  • the peeling adhesive layer is interposed between the support substrate and the protective adhesive layer. From the viewpoint of obtaining a good bump deformation suppressing effect with good reproducibility, the peeling adhesive layer is preferably in contact with the support substrate and the protective adhesive layer.
  • the release adhesive layer is formed from a release adhesive composition, which comprises a component (A) that cures through a hydrosilylation reaction and a release agent component (B) that does not undergo a curing reaction.
  • a release adhesive composition which comprises a component (A) that cures through a hydrosilylation reaction and a release agent component (B) that does not undergo a curing reaction.
  • the release adhesive composition contains component (A) that cures by a hydrosilylation reaction.
  • the release adhesive composition used in the present invention contains polyorganosiloxane.
  • the release adhesive composition used in the present invention contains a curable component (A) that serves as an adhesive component and a release agent component (B) that does not undergo a curing reaction.
  • the release agent component (B) that does not cause a curing reaction include polyorganosiloxane.
  • "does not cause a curing reaction” does not mean that no curing reaction occurs, but rather means that the component (A) to be cured does not cause a curing reaction.
  • component (A) may be a component that cures by a hydrosilylation reaction or a polyorganosiloxane component (A') that cures by a hydrosilylation reaction.
  • the component (A) and the polyorganosiloxane component (A') are as described in the ⁇ Protective Adhesive Composition>> of ⁇ Protective Adhesive Layer> above.
  • the component (A) or polyorganosiloxane component (A') contained in the protective adhesive composition and the component (A) or polyorganosiloxane component (A') contained in the peeling adhesive composition are the same. It may be one type of component or a different type of component.
  • the release adhesive composition contains a release agent component (B) that does not cause a curing reaction, but the composition as a whole undergoes a cross-linking reaction due to hydrosilylation and is cured. It is preferable that the curing component (A) in the peeling adhesive composition does not contain a component containing an aromatic ring.
  • an example of the release adhesive composition used in the present invention contains a release agent component (B) that does not cause a curing reaction together with a component (A) that cures.
  • a release agent component (B) that does not cause a curing reaction together with a component (A) that cures.
  • the release adhesive layer can be easily separated from the adjacent layer or substrate.
  • a release agent component (B) is typically polyorganosiloxane.
  • specific examples thereof include, but are not limited to, epoxy group-containing polyorganosiloxane, methyl group-containing polyorganosiloxane, phenyl group-containing polyorganosiloxane, and the like.
  • the release agent component (B) includes polydimethylsiloxane, which may be modified.
  • polydimethylsiloxane examples include, but are not limited to, epoxy group-containing polydimethylsiloxane, unmodified polydimethylsiloxane, and phenyl group-containing polydimethylsiloxane.
  • polyorganosiloxane that is the release agent component (B) include, but are not limited to, epoxy group-containing polyorganosiloxane, methyl group-containing polyorganosiloxane, and phenyl group-containing polyorganosiloxane.
  • the weight-average molecular weight of the polyorganosiloxane that is the release agent component (B) is not particularly limited, it is usually from 100,000 to 2,000,000. 200,000 to 1,200,000, more preferably 300,000 to 900,000. Further, the degree of dispersion is not particularly limited, but is usually 1.0 to 10.0, preferably 1.5 to 5.0, more preferably 2, from the viewpoint of realizing suitable peeling with good reproducibility. 0 to 3.0.
  • the weight average molecular weight and the degree of dispersion can be measured by the methods described above for polysiloxane.
  • the complex viscosity of polyorganosiloxane, which is the release agent component (B) can be measured at 25° C. using a rheometer (for example, rheometer MCR-302 manufactured by Anton Paar KK).
  • epoxy group-containing polyorganosiloxanes examples include those containing siloxane units ( D10 units) represented by R 11 R 12 SiO 2/2 .
  • R 11 is a group bonded to a silicon atom and represents an alkyl group
  • R 12 is a group bonded to a silicon atom and represents an epoxy group or an organic group containing an epoxy group
  • specific examples of the alkyl group are , the aforementioned examples can be mentioned.
  • the epoxy group in the organic group containing an epoxy group may be an independent epoxy group without being condensed with other rings, and forms a condensed ring with other rings such as a 1,2-epoxycyclohexyl group. may be an epoxy group.
  • Specific examples of organic groups containing epoxy groups include, but are not limited to, 3-glycidoxypropyl and 2-(3,4-epoxycyclohexyl)ethyl.
  • a preferable example of the epoxy group-containing polyorganosiloxane is epoxy group-containing polydimethylsiloxane, but the present invention is not limited thereto.
  • the epoxy group-containing polyorganosiloxane contains the aforementioned siloxane units ( D10 units), but may contain Q units, M units and/or T units in addition to the D10 units.
  • specific examples of the epoxy group-containing polyorganosiloxane include a polyorganosiloxane consisting only of D10 units, a polyorganosiloxane containing D10 units and Q units, and a polyorganosiloxane containing D10 units and M units.
  • Polyorganosiloxane containing D10 units and T units Polyorganosiloxane containing D10 units, Q units and M units Polyorganosiloxane containing D10 units, M units and T units , polyorganosiloxanes containing D 10 units, Q units, M units and T units.
  • Epoxy group-containing polyorganosiloxane is preferably epoxy group-containing polydimethylsiloxane having an epoxy value of 0.1 to 5.
  • the weight average molecular weight is not particularly limited, it is usually 1,500 to 500,000, and preferably 100,000 or less from the viewpoint of suppressing deposition in the adhesive.
  • epoxy group-containing polyorganosiloxanes include those represented by formulas (E1) to (E3), but are not limited to these.
  • methyl group-containing polyorganosiloxane for example, one containing a siloxane unit ( D200 unit) represented by R210R220SiO2 / 2 , preferably a siloxane unit represented by R21R21SiO2 /2 (D 20 units).
  • R 210 and R 220 are groups bonded to a silicon atom, each independently representing an alkyl group, at least one of which is a methyl group, and specific examples of the alkyl group are the above-mentioned examples.
  • R 21 is a group bonded to a silicon atom and represents an alkyl group, and specific examples of the alkyl group include those mentioned above. Among them, R 21 is preferably a methyl group.
  • a preferred example of the methyl group-containing polyorganosiloxane is polydimethylsiloxane, but the present invention is not limited thereto.
  • Methyl group-containing polyorganosiloxane contains the above-mentioned siloxane units (D 200 units or D 20 units), but in addition to D 200 units and D 20 units, it may contain Q units, M units and / or T units. .
  • methyl group-containing polyorganosiloxane examples include a polyorganosiloxane consisting only of D 200 units, a polyorganosiloxane containing D 200 units and Q units, and a polyorganosiloxane containing D 200 units and M units.
  • polyorganosiloxane containing D 200 units and T units polyorganosiloxane containing D 200 units, Q units and M units
  • polyorganosiloxane containing D 200 units, M units and T units D 200 units, Q units, M units and T units.
  • methyl group-containing polyorganosiloxane examples include a polyorganosiloxane consisting only of D20 units, a polyorganosiloxane containing D20 units and Q units, and a polyorganosiloxane containing D20 units and M units.
  • polyorganosiloxane containing D20 units and T units polyorganosiloxane containing D20 units Q units and M units polyorganosiloxane containing D20 units M units T units , D 20 units, Q units, M units and T units.
  • methyl group-containing polyorganosiloxane examples include, but are not limited to, those represented by the formula (M1).
  • n4 indicates the number of repeating units and is a positive integer.
  • phenyl group-containing polyorganosiloxanes examples include those containing siloxane units represented by R 31 R 32 SiO 2/2 (D 30 units).
  • R 31 is a group bonded to a silicon atom and represents a phenyl group or an alkyl group
  • R 32 is a group bonded to a silicon atom and represents a phenyl group; can be mentioned, but a methyl group is preferred.
  • the phenyl group-containing polyorganosiloxane contains the aforementioned siloxane units ( D30 units), but may contain Q units, M units and/or T units in addition to the D30 units.
  • phenyl group-containing polyorganosiloxane examples include a polyorganosiloxane consisting only of D30 units, a polyorganosiloxane containing D30 units and Q units, and a polyorganosiloxane containing D30 units and M units.
  • polyorganosiloxane containing D 30 units and T units polyorganosiloxane containing D 30 units Q units and M units polyorganosiloxane containing D 30 units M units T units , D 30 units, Q units, M units and T units.
  • methyl group-containing polyorganosiloxane examples include, but are not limited to, those represented by formula (P1) or (P2).
  • Polyorganosiloxane which is the release agent component (B), may be a commercially available product or a synthesized product.
  • Commercially available products of polyorganosiloxane include, for example, WACKERSILICONE FLUID AK series (AK50, AK 350, AK 1000, AK 10000, AK 1000000) manufactured by Wacker Chemi Co., Ltd., GENIOPLAST GUM, and dimethyl silicone manufactured by Shin-Etsu Chemical Co., Ltd.
  • phenyl group-containing polyorganosiloxane (PMM-1043, PMM-1025, PDM-0421, PDM-0821), Shin-Etsu Chemical Co., Ltd.
  • phenyl group-containing polyorganosiloxane Examples include siloxane (KF50-3000CS), phenyl group-containing polyorganosiloxane (TSF431, TSF433) manufactured by Momentive, but not limited thereto.
  • the release adhesive composition used in the present invention contains a component (A) that cures and a release agent component (B) that does not cause a curing reaction. Contains siloxanes.
  • An example of the release adhesive composition used in the present invention can contain component (A) and release agent component (B) in any ratio.
  • the ratio of (A) to the release agent component (B) is the mass ratio [(A):(B)], preferably 99.995:0.005 to 30:70, more preferably 99.9:0. .1 to 75:25. That is, when a polyorganosiloxane component (A') that cures by a hydrosilylation reaction is included, the ratio of the component (A') and the release agent component (B) is the mass ratio [(A'):(B)] and preferably 99.995:0.005 to 30:70, more preferably 99.9:0.1 to 75:25.
  • the peel adhesive composition used in the present invention may contain a solvent for the purpose of adjusting the viscosity, etc.
  • a solvent for the purpose of adjusting the viscosity, etc.
  • Specific examples thereof include aliphatic hydrocarbons, aromatic hydrocarbons, ketones, and the like. , but not limited to.
  • the solvent includes hexane, heptane, octane, nonane, decane, undecane, dodecane, isododecane, menthane, limonene, toluene, xylene, mesitylene, cumene, MIBK (methyl isobutyl ketone), butyl acetate, and diisobutyl.
  • examples include, but are not limited to, ketones, 2-octanone, 2-nonanone, 5-nonanone, and the like. Such solvents can be used singly or in combination of two or more.
  • the content thereof is appropriately determined in consideration of the viscosity of the desired composition, the coating method to be employed, the thickness of the film to be produced, and the like. is in the range of about 10 to 90% by mass with respect to the entire peeling adhesive composition.
  • the viscosity of the peeling adhesive composition used in the present invention is not particularly limited, it is usually 500 to 20,000 mPa ⁇ s, preferably 1,000 to 5,000 mPa ⁇ s at 25°C.
  • the viscosity of the peeling adhesive composition used in the present invention can be adjusted by changing the type of solvent used, the ratio thereof, the concentration of film constituents, etc., in consideration of various factors such as the coating method used and the desired film thickness. Adjustable.
  • An example of the peel adhesive composition used in the present invention can be produced by mixing component (A), release agent component (B), and, if used, a solvent.
  • the mixing order is not particularly limited, but as an example of a method for easily and reproducibly producing a release adhesive composition, component (A) and release agent component (B) are mixed in a solvent. Examples include, but are not limited to, a method of dissolving, and a method of dissolving part of component (A) and release agent component (B) in a solvent, dissolving the remainder in a solvent, and mixing the resulting solutions.
  • the solvent, solution, etc. used may be filtered using a filter or the like during the production of the peeling adhesive composition or after all components have been mixed.
  • the thickness of the adhesive layer for peeling provided in the laminate of the present invention is not particularly limited, but from the viewpoint of obtaining a good peeling effect with good reproducibility, it is preferably 10 to 100 ⁇ m, more preferably 20 to 50 ⁇ m.
  • FIG. 1 is a schematic cross-sectional view of an example of a laminate.
  • the laminate of FIG. 1 has a semiconductor substrate 1 having bumps 1a, a protective adhesive layer 2, a peeling adhesive layer 3, and a support substrate 4 in this order.
  • the bumps 1a of the semiconductor substrate 1 are arranged on the support substrate 4 side.
  • a protective adhesive layer 2 is interposed between the semiconductor substrate 1 and the support substrate 4 .
  • the protective adhesive layer 2 is in contact with the semiconductor substrate 1 .
  • a protective adhesive layer 2 covers the bumps 1a.
  • the peeling adhesive layer 3 is interposed between the protective adhesive layer 2 and the support substrate 4 .
  • the peeling adhesive layer 3 is in contact with the protective adhesive layer 2 and the support substrate 4 .
  • the laminate of the present invention is suitably produced, for example, by the following method for producing the laminate of the present invention.
  • the method for producing a laminate of the present invention includes a protective adhesive coating layer forming step, a protective adhesive layer forming step, a peeling adhesive coating layer forming step, and a peeling adhesive layer forming step, and Other steps, such as a lamination step, are included depending on the requirements.
  • the protective adhesive coating layer forming step is usually a step of forming a protective adhesive coating layer by applying a protective adhesive composition on the surface of the semiconductor substrate where the bumps are present.
  • the protective adhesive is applied so as to follow the unevenness caused by the bumps without creating a gap between the protective adhesive coating layer and the substrate.
  • the protective adhesive layer formed is thinner than the height of the bump, the upper part of the bump protrudes from the protective adhesive layer. Therefore, it is possible to suitably form a protective adhesive layer capable of achieving good bump protection without any defects. This point does not prevent the protective adhesive layer from being thicker than the bump height of the semiconductor substrate in the laminate according to the present invention.
  • An adhesion layer can be formed suitably.
  • a protective adhesive coating is formed on the bumped semiconductor substrate.
  • the coating method is not particularly limited, it is usually a spin coating method.
  • a method of separately forming a coating film by a spin coating method or the like and attaching the sheet-like coating film as a protective adhesive coating layer can be adopted.
  • the thickness of the protective adhesive coating layer is appropriately determined in consideration of the desired thickness of the protective adhesive layer in the laminate, the bump height, and the like.
  • the applied protective adhesive composition may be heated for the purpose of drying the coating film of the applied protective adhesive composition.
  • the heating temperature of the applied protective adhesive composition depends on the type and amount of the adhesive component contained in the protective adhesive composition, whether or not a solvent is contained, the boiling point of the solvent used, and the desired thickness of the protective adhesive layer. Although it cannot be defined unconditionally because it varies depending on the temperature, etc., it is usually 80 to 150° C., and the heating time is usually 30 seconds to 5 minutes. Heating can be performed using a hot plate, an oven, or the like.
  • the protective adhesive coating layer is heated to form a protective adhesive layer.
  • the heating temperature and time are not particularly limited as long as the temperature and time are such that the protective adhesive coating layer is converted into the protective adhesive layer.
  • the heating temperature is preferably 120° C. or higher, more preferably 150° C. or higher, from the viewpoint of achieving a sufficient curing speed, etc., and prevents deterioration of each layer (including the support substrate and the semiconductor substrate) constituting the laminate. From the viewpoint of prevention, etc., the temperature is preferably 250° C. or less. More preferably, it is 180 to 200°C.
  • the heating time is preferably 1 minute or more, more preferably 5 minutes or more, from the viewpoint of realizing suitable bonding of each layer (including the support substrate and the semiconductor substrate) constituting the laminate. From the viewpoint of suppressing or avoiding adverse effects on each layer due to heating, the time is preferably 180 minutes or less, more preferably 120 minutes or less. More preferably, it is 1 to 20 minutes from the viewpoint of substrate processing efficiency. Heating can be performed using a hot plate, an oven, or the like.
  • peeling adhesive coating layer forming step for example, a peeling adhesive composition is applied onto a support substrate, or a peeling adhesive composition is coated onto a protective adhesive layer to form a peeling adhesive. This is the step of forming a coating layer.
  • the peeling adhesive coating layer forming step is not particularly limited as long as it is a step for forming a peeling adhesive coating layer.
  • a release adhesive coating layer is formed on the protective adhesive layer on the semiconductor substrate or on the supporting substrate.
  • the coating method is not particularly limited, it is usually a spin coating method.
  • a method of separately forming a coating film by a spin coating method or the like and sticking the sheet-like coating film as a peeling adhesive coating layer can be adopted.
  • the thickness of the release adhesive coating layer is appropriately determined in consideration of the desired thickness of the release adhesive layer in the laminate.
  • the applied release adhesive composition may be heated for the purpose of drying the coating film of the applied release adhesive composition because the release adhesive composition contains a solvent or the like.
  • the heating temperature of the applied peeling adhesive composition depends on the type and amount of the adhesive component contained in the peeling adhesive composition, whether or not a solvent is contained, the boiling point of the solvent used, and the desired thickness of the peeling adhesive layer. Although it cannot be defined unconditionally because it varies depending on the temperature, etc., it is usually 80 to 150° C., and the heating time is usually 30 seconds to 5 minutes. Heating can be performed using a hot plate, an oven, or the like.
  • the peeling adhesive layer forming step is a step of heating the peeling adhesive coating layer to form the peeling adhesive layer.
  • the peeling adhesive layer forming step is not particularly limited as long as the peeling adhesive coating layer is heated to form the peeling adhesive layer (post-heat treatment).
  • the support substrate and the peeling adhesive Heat treatment may be performed after the coating layer is brought into contact and the release adhesive coating layer and protective adhesive layer are brought into contact with each other.
  • the heating temperature and time are not particularly limited as long as the peeling adhesive coating layer is converted into the peeling adhesive layer at the temperature and time.
  • the heating temperature is preferably 120° C. or higher, more preferably 150° C.
  • the temperature is preferably 250° C. or less. More preferably, it is 180 to 200°C.
  • the heating time is preferably 1 minute or more, more preferably 5 minutes or more, from the viewpoint of realizing suitable bonding of each layer (including the support substrate and the semiconductor substrate) constituting the laminate. From the viewpoint of suppressing or avoiding adverse effects on each layer due to heating, the time is preferably 180 minutes or less, more preferably 120 minutes or less. More preferably, it is 1 to 20 minutes from the viewpoint of substrate processing efficiency. Heating can be performed using a hot plate, an oven, or the like.
  • a bonding step is preferably performed between the peeling adhesive coating layer forming step and the peeling adhesive layer forming step in order to ensure sufficient bonding between the semiconductor substrate and the support substrate.
  • the bonding process is not particularly limited as long as the substrate and the layer can be bonded together and the substrate and the layer are not damaged. can be applied, and more preferably, a load can be applied in the thickness direction of the supporting substrate and the semiconductor substrate under reduced pressure.
  • the load is not particularly limited as long as the substrate and layer can be bonded together and the substrate and layer are not damaged.
  • the degree of reduced pressure is not particularly limited as long as the substrate and layer can be bonded together and the substrate and layer are not damaged.
  • the laminate of the present invention is used for temporary bonding for processing a semiconductor substrate, and is used for applications in which a support substrate and a semiconductor substrate are separated after processing the semiconductor substrate in the laminate.
  • the method for manufacturing a semiconductor substrate of the present invention includes at least a processing step of processing the semiconductor substrate and a peeling step of separating the support substrate from the processed semiconductor substrate. including the steps of
  • the processing step is not particularly limited as long as it is a step for processing the semiconductor substrate in the laminate of the present invention, but includes, for example, polishing processing and through electrode forming processing.
  • polishing processing for example, polishing processing and through electrode forming processing.
  • the polishing process is not particularly limited as long as it is a process for thinning the semiconductor substrate by polishing the surface of the semiconductor substrate opposite to the surface on which the bumps are present. polishing and the like.
  • the polishing process can be performed using a general polishing apparatus used for polishing semiconductor substrates.
  • the polishing process reduces the thickness of the semiconductor substrate to obtain a thinned semiconductor substrate to a desired thickness.
  • the thickness of the thinned semiconductor substrate is not particularly limited, but may be, for example, 10 to 300 ⁇ m or 30 to 100 ⁇ m.
  • the polished semiconductor substrate is formed with a through electrode for achieving conduction between the thinned semiconductor substrates when a plurality of thinned semiconductor substrates are stacked. Therefore, the method for manufacturing a semiconductor substrate may include a through electrode forming process for forming through electrodes in the polished semiconductor substrate after the polishing process and before the peeling process.
  • the method of forming the through electrode in the semiconductor substrate is not particularly limited, but examples include forming a through hole and filling the formed through hole with a conductive material. Formation of the through holes is performed, for example, by photolithography. Filling of the through-holes with a conductive material is performed by, for example, a plating technique.
  • the peeling step is not particularly limited as long as it is a step in which the supporting substrate and the processed semiconductor substrate are separated after the processing step.
  • a method of mechanically peeling with a device having a sharp portion so-called debonder.
  • the semiconductor substrate and the support substrate are separated.
  • delamination occurs either within the release adhesive layer, at the interface between the release adhesive layer and the protective adhesive layer, or at the interface between the release adhesive layer and the support substrate, or two or more of these in combination. Delamination is also common. It should be noted that the peeling occurring inside the peeling adhesive layer means that the peeling adhesive layer is cleaved.
  • the removing step is not particularly limited as long as it is a step in which the protective adhesive layer on the semiconductor substrate and the peeling adhesive layer residue thereon are removed after the peeling step.
  • a method of dissolving and removing these is mentioned.
  • dissolution removal may be combined with removal using a removal tape or the like.
  • a cleaning composition for example, a semiconductor substrate with a protective adhesive layer can be immersed in the cleaning composition or sprayed with the cleaning composition. Care should be taken not to damage the bumps when cleaning the semiconductor substrate with the cleaning composition.
  • a suitable example of the cleaning composition used in the present invention is a cleaning composition containing a quaternary ammonium salt and a solvent.
  • the quaternary ammonium salt is composed of a quaternary ammonium cation and an anion, and is not particularly limited as long as it can be used for this type of application.
  • Such quaternary ammonium cations typically include tetra(hydrocarbon)ammonium cations.
  • the anions that form a pair with it there are hydroxide ions ( OH ⁇ ) ; tetrafluoroborate ion (BF 4 ⁇ ); hexafluorophosphate ion (PF 6 ⁇ ), etc., but not limited to these.
  • the quaternary ammonium salt is preferably a halogen-containing quaternary ammonium salt, more preferably a fluorine-containing quaternary ammonium salt.
  • the halogen atom may be contained in the cation or the anion, preferably the anion.
  • the fluorine-containing quaternary ammonium salt is tetra(hydrocarbon)ammonium fluoride.
  • the hydrocarbon group in the tetra(hydrocarbon)ammonium fluoride include an alkyl group having 1 to 20 carbon atoms, an alkenyl group having 2 to 20 carbon atoms, an alkynyl group having 2 to 20 carbon atoms, and an alkynyl group having 6 to 20 carbon atoms. and the like.
  • the tetra(hydrocarbon)ammonium fluoride comprises a tetraalkylammonium fluoride.
  • tetraalkylammonium fluoride examples include tetramethylammonium fluoride, tetraethylammonium fluoride, tetrapropylammonium fluoride, tetrabutylammonium fluoride (also referred to as tetrabutylammonium fluoride) and the like. Not limited. Among them, tetrabutylammonium fluoride is preferred.
  • FIGS. 2A to 2H are diagrams for explaining one aspect of manufacturing a laminate and manufacturing a thin wafer.
  • a wafer 1 having bumps 1a is prepared (FIG. 2A).
  • the surface of the wafer 1 on which the bumps 1a are present is coated with a protective adhesive composition by spin coating using a coating device 11 to form a protective adhesive coating layer 2a (FIG. 2B).
  • a heating device (hot plate) 12 is placed on the surface of the wafer 1 opposite to the surface on which the bumps 1a are present, and the heating device 12 heats and hardens the protective adhesive coating layer 2a to perform protective bonding. Convert to layer 2 (Fig. 2C).
  • a release adhesive composition is applied onto the protective adhesive layer 2 by spin coating using a coating device 13 to form a release adhesive coating layer 3a (FIG. 2D).
  • a support substrate 4 is arranged on the peeling adhesive coating layer 3a (FIG. 2E).
  • a heating device (hot plate) 14 is placed on the surface of the wafer 1 opposite to the surface on which the bumps 1a are present.
  • the peeling adhesive coating layer 3a is heated by the heating device 14 to be cured and converted into the peeling adhesive layer 3 (FIG. 2F).
  • a laminate is obtained by the steps shown in FIGS. 2A to 2F.
  • a polishing apparatus (not shown) is used to polish the surface of the wafer 1 opposite to the surface on which the bumps 1a are present, thereby thinning the wafer 1 (FIG. 2G).
  • through electrodes may be formed on the thinned wafer 1 .
  • a peeling device (not shown) is used to separate the thinned wafer 1 from the support substrate 4 (FIG. 2H).
  • a cleaning device (not shown), the thinned wafer 1 is cleaned by dissolving and removing the protective adhesive layer 2 and the like from the thinned wafer 1 with the cleaning composition. A thinned wafer 1 is thus obtained.
  • the column temperature was set to 40 ° C., tetrahydrofuran was used as the eluent (elution solvent), the flow rate (flow rate) was set to 0.35 mL / min, and polystyrene (manufactured by Showa Denko Co., Ltd., Shodex) was used as a standard sample. .
  • Preparation Example 3 105.26 g of a p-menthane solution (concentration: 80.6% by mass) of MQ resin (manufactured by Wacker Chemie) having a polysiloxane skeleton and a vinyl group as the component (a1) in a 600 mL stirring vessel dedicated to stirrer A, Polyorganosiloxane represented by formula (M1) as component (B) (complex viscosity of 6000 Pa ⁇ s, weight average molecular weight of 642,000 (dispersity of 2.6), trade name GENIOPLAST GUM manufactured by Wacker Chemie)35.
  • MQ resin manufactured by Wacker Chemie
  • the obtained mixture (I) was added with 16.97 g of SiH group-containing linear polydimethylsiloxane (manufactured by Wacker Chemi Co., Ltd.) having a viscosity of 100 mPa s as the component (a2) described above, and 16.97 g of a viscosity of 200 mPa s as the component (a1) described above. 24.80 g of vinyl group-containing linear polydimethylsiloxane (manufactured by Wacker Chemi Co., Ltd.) was added to obtain a mixture (II).
  • Example 1-1 Evaluation of adhesion and peelability
  • the protective adhesive composition 1 obtained in Preparation Example 1 was applied by spin coating to a 300 mm silicon wafer (thickness: 770 ⁇ m) as a wafer on the device side, and heated at 200° C. for 10 minutes to form a wafer.
  • a protective adhesive layer having a thickness of about 32.5 ⁇ m was formed on the circuit surface.
  • the peel adhesive composition 1 obtained in Preparation Example 2 was applied by spin coating and heated at 120 ° C. for 1.5 minutes (preheat treatment) to obtain a protective adhesive layer.
  • a peeling adhesive coating layer was formed on the adhesive layer so that the peeling adhesive layer in the laminate had a thickness of about 32.5 ⁇ m.
  • a silicon wafer having a protective adhesive layer and a peeling adhesive coating layer, and a 300 mm glass wafer (thickness: 700 ⁇ m) as a wafer (support) on the carrier side are bonded together.
  • a laminated body was produced by laminating the adhesive layer and the peeling adhesive coating layer so as to sandwich them, and heating the device-side wafer down on a hot plate at 200° C. for 10 minutes (post-heating treatment). The bonding was performed at a temperature of 23° C., a pressure reduction of 1,000 Pa, and a load of 30 N.
  • Example 1-2 The protective adhesive composition 1 obtained in Preparation Example 1 was applied by spin coating to a 300 mm silicon wafer (thickness: 770 ⁇ m) as a wafer on the device side, and heated at 200° C. for 10 minutes to form a wafer. A protective adhesive layer having a thickness of about 32.5 ⁇ m was formed on the circuit surface. Subsequently, on the protective adhesive layer, the peel adhesive composition 2 obtained in Preparation Example 3 was applied by spin coating and heated at 120 ° C. for 1.5 minutes (preheat treatment) to obtain a protective adhesive layer. A peeling adhesive coating layer was formed on the adhesive layer so that the peeling adhesive layer in the laminate had a thickness of about 32.5 ⁇ m.
  • a silicon wafer having a protective adhesive layer and a peeling adhesive coating layer, and a 300 mm glass wafer (thickness: 700 ⁇ m) as a wafer (support) on the carrier side are bonded together.
  • a laminated body was produced by laminating the adhesive layer and the peeling adhesive coating layer so as to sandwich them, and heating the device-side wafer down on a hot plate at 200° C. for 10 minutes (post-heating treatment). The bonding was performed at a temperature of 23° C., a pressure reduction of 1,000 Pa, and a load of 30 N.
  • [Comparative Example 1-1] A 300 mm silicon wafer (thickness: 770 ⁇ m) was used as a wafer on the device side, and protective adhesive composition 1 obtained in Preparation Example 1 was applied by spin coating to the circuit surface of the wafer. A protective adhesive coating layer was formed so that the protective adhesive layer had a thickness of about 65 ⁇ m. After that, in a vacuum bonding apparatus Y, a silicon wafer having a protective adhesive coating layer and a 300 mm glass wafer (thickness: 700 ⁇ m) as a wafer (support) on the carrier side are separated from each other. A laminated body was produced by sticking them together so as to sandwich them and heating them at 200° C. for 10 minutes (post-heating treatment) on a hot plate with the device-side wafer facing down. The bonding was performed at a temperature of 23° C., a pressure reduction of 1,000 Pa, and a load of 30 N.
  • Example 1-1 Using the laminates obtained in Example 1-1, Example 1-2, Comparative Example 1-1, Comparative Example 1-2, and Comparative Example 1-3, the adhesion of the adhesive layer in each laminate and The peelability was evaluated. Adhesion was evaluated by visually confirming the presence or absence of voids from the glass wafer (support) side of the laminate. If no voids were confirmed, it was judged as good, and if voids were confirmed, it was judged as poor. Voids here mean the condition of air bubbles between a substrate and a layer of a laminate, between two layers or in a layer, and in such conditions with undesired air bubbles there is sufficient protection of the semiconductor substrate.
  • the peelability was evaluated by measuring the force required to separate the semiconductor substrate and the support substrate, and if the peeling apparatus X could peel off, it was judged as good, and if it could not be peeled, it was judged as bad. As a result, voids were not confirmed in any of the laminates.
  • peelability in Examples 1-1 and 1-2, the semiconductor substrate and the supporting substrate could be separated satisfactorily with a force of 15N. Moreover, it was found that the peeling apparatus X could not peel the comparative example 1-1. In Comparative Examples 1-2 and 1-3, peeling was possible with a force of 15N. As described above, it was found that even in the presence of the non-peelable protective adhesive composition 1, the laminate of the present invention exhibits good releasability due to the presence of the releasable adhesive layer.
  • Example 2-1 As a substrate on the device side, a PI TEG 4 ⁇ 4 cm chip (thickness: 770 ⁇ m, bump diameter: 0.03 mm, bump height: 0.04 mm, bump pitch: 0.06 ⁇ 0.1 mm) was used. A protective adhesive layer having a thickness of about 32.5 ⁇ m was formed on the circuit surface of the chip by applying the protective adhesive composition 1 obtained in 1. above by spin coating and heating at 200° C. for 10 minutes. Subsequently, the release adhesive composition 1 obtained in Preparation Example 2 was applied onto the protective adhesive layer by spin coating and heated at 120° C. for 1.5 minutes (preheating treatment) to form a laminate.
  • a release adhesive coating layer was formed so that the inner release adhesive layer had a thickness of about 32.5 ⁇ m.
  • a chip having a protective adhesive layer and a peeling adhesive coating layer and a 100 mm glass wafer (thickness: 770 ⁇ m) as a wafer (support) on the carrier side are bonded together.
  • a laminated body was produced by laminating the adhesive layer and the peeling adhesive coating layer so as to sandwich them, and heating the device-side wafer down on a hot plate at 200° C. for 10 minutes (post-heating treatment). The bonding was performed at a temperature of 23° C., a pressure reduction of 1,000 Pa, and a load of 30 N.
  • Example 2-1 As shown in Table 1 below, except that the type of each adhesive composition and the film thickness of each layer were changed, the same method as in Example 2-1 was performed. Laminates of ⁇ 2-8 were obtained.
  • a PI TEG 4 ⁇ 4 cm chip As a substrate on the device side, a PI TEG 4 ⁇ 4 cm chip (thickness: 770 ⁇ m, bump diameter: 0.03 mm, bump height: 0.04 mm, bump pitch: 0.06 ⁇ 0.1 mm) was used.
  • the obtained peel adhesive composition 1 was applied by spin coating and heated at 120° C. for 1.5 minutes (preheating treatment), so that the thickness of the peel adhesive layer in the laminate was reduced on the chip.
  • a peeling adhesive coating layer was formed so as to have a thickness of about 65 ⁇ m.
  • a chip having a peeling adhesive coating layer and a 100 mm glass wafer (thickness: 770 ⁇ m) as a wafer (support) on the carrier side are separated from each other.
  • a laminated body was produced by sticking them together so as to sandwich them and heating them at 200° C. for 10 minutes (post-heating treatment) on a hot plate with the device-side wafer facing down. The bonding was performed at a temperature of 23° C., a pressure reduction of 1,000 Pa, and a load of 30 N.
  • a chip having a peeling adhesive coating layer and a 100 mm glass wafer (thickness: 770 ⁇ m) as a wafer (support) on the carrier side are separated from each other.
  • a laminated body was produced by sticking them together so as to sandwich them and heating them at 200° C. for 10 minutes (post-heating treatment) on a hot plate with the device-side wafer facing down. The bonding was performed at a temperature of 23° C., a pressure reduction of 1,000 Pa, and a load of 30 N.
  • a PI TEG 4 ⁇ 4 cm chip As a substrate on the device side, a PI TEG 4 ⁇ 4 cm chip (thickness: 770 ⁇ m, bump diameter: 0.03 mm, bump height: 0.04 mm, bump pitch: 0.06 ⁇ 0.1 mm) was used.
  • the resulting protective adhesive composition 1 was applied by spin coating to form a protective adhesive coating layer on the chip such that the protective adhesive layer in the laminate had a thickness of about 65 ⁇ m. .
  • a vacuum bonding apparatus X a chip having this adhesive layer and a 100 mm glass wafer (thickness: 770 ⁇ m) as a wafer (support) on the carrier side are bonded so as to sandwich the adhesive layer, followed by hot bonding.
  • a laminate was produced by heating (post-heat treatment) on a plate at 200° C. for 10 minutes with the device side wafer facing down.
  • the bonding was performed at a temperature of 23° C., a pressure reduction of 1,000 Pa, and a load of 30 N.
  • a PI TEG 4 ⁇ 4 cm chip As a substrate on the device side, a PI TEG 4 ⁇ 4 cm chip (thickness: 770 ⁇ m, bump diameter: 0.03 mm, bump height: 0.04 mm, bump pitch: 0.06 ⁇ 0.1 mm) was used.
  • the obtained peeling adhesive composition 1 was applied by spin coating, heated at 120° C. for 1.5 minutes (preheat treatment) to remove the residual solvent on the chip, and further heated at 200° C. for 10 minutes. By doing so, a peeling adhesive coating layer was formed on the chip so that the peeling adhesive layer in the laminate had a thickness of about 32.5 ⁇ m.
  • the protective adhesive composition 1 obtained in Preparation Example 1 was applied onto the peeling adhesive coating layer by spin coating, and the protective adhesive composition in the laminate was coated on the peeling adhesive coating layer.
  • a protective adhesive coating was formed such that the layer had a thickness of about 32.5 microns.
  • the high-temperature treatment was performed on each laminate on the day of production (before preparation) and 10 days after the production date (after preparation).
  • the high temperature treatment was performed in the following procedure.
  • the glass wafer (supporting substrate) of the laminate was placed face down on a hot plate set at 270° C. and heated for 5 minutes.
  • the state of the silicon wafer which is the semiconductor substrate of each laminated body after the treatment, was observed through the glass wafer, which was the support substrate, using an optical microscope, and the presence or absence of bump deformation was visually confirmed.
  • There are 5044 bumps in one laminate and when the number of deformed bumps is 0 or more and less than 50, ⁇ , 50 or more and less than 100, ⁇ , 100 or more x.
  • the results are shown in Table 1 below. In Table 1, the numbers in parentheses indicate the film thickness of each layer.
  • the laminates obtained in Examples 2-1 to 2-8 had good bump protection performance. In particular, it had a good bump protection performance even after preparation.
  • the laminates of Comparative Examples 2-1, 2-2 and 2-4 a large number of bump deformations were confirmed after prefabrication. From the results of the examples, it was found that the laminate of the present invention is a laminate that can easily separate the semiconductor substrate and the supporting substrate and has excellent bump protection performance that can suppress deformation of the bumps.
  • the present invention it is possible to easily separate the semiconductor substrate and the support substrate, and to provide a laminated body capable of suppressing deformation of the bumps, which is useful for manufacturing processed semiconductor substrates.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Laminated Bodies (AREA)

Abstract

半導体基板の加工後に半導体基板と支持基板とを離す際に、容易に剥離でき、かつバンプの変形を抑制できる接着層を有する積層体などの提供。　バンプ付き半導体基板と、支持基板と、前記バンプ付き半導体基板に接するように形成された保護用接着層と、前記保護用接着層と前記支持基板との間に形成された剥離用接着層とを備える積層体であって、　前記保護用接着層は、保護用接着剤組成物から形成され、前記保護用接着剤組成物は、ヒドロシリル化反応によって硬化する成分（Ａ）を含み、硬化反応を起こさない剥離剤成分（Ｂ）を含まず、　前記剥離用接着層は、剥離用接着剤組成物から形成され、前記剥離用接着剤組成物は、ヒドロシリル化反応によって硬化する成分（Ａ）と、硬化反応を起こさない剥離剤成分（Ｂ）とを含む、積層体である。

Description

積層体、積層体の製造方法、及び半導体基板の製造方法
　本発明は、積層体、積層体の製造方法、及び半導体基板の製造方法に関する。
　従来２次元的な平面方向に集積してきた半導体ウエハーは、より一層の集積化を目的に平面を更に３次元方向にも集積（積層）する半導体集積技術が求められている。この３次元積層はシリコン貫通電極（ＴＳＶ：ｔｈｒｏｕｇｈ　ｓｉｌｉｃｏｎ　ｖｉａ）によって結線しながら多層に集積していく技術である。多層に集積する際に、集積されるそれぞれのウエハーは形成された回路面とは反対側（即ち、裏面）を研磨によって薄化し、薄化された半導体ウエハーを積層する。
　薄化前の半導体ウエハー（ここでは単にウエハーとも呼ぶ）を、研磨装置で研磨するために支持体に接着される。
　その際の接着は研磨後に容易に剥離されなければならないため、仮接着と呼ばれる。この仮接着は支持体から容易に取り外されなければならず、取り外しに大きな力を加えると薄化された半導体ウエハーは、切断されたり変形することがあり、そのようなことが生じないように、容易に取り外される。しかし、半導体ウエハーの裏面研磨時に研磨応力によって外れたりずれたりすることは好ましくない。従って、仮接着に求められる性能は研磨時の応力に耐え、研磨後に容易に取り外されることである。
　例えば研磨時の平面方向に対して高い応力（強い接着力）を持ち、取り外し時の縦方向に対して低い応力（弱い接着力）を有する性能が求められる。
　このような接着プロセスとして、半導体ウエハーであるウエハー（１）と支持体である支持層（６）との間に、ウエハー（１）側から、シリコーン油層と、プラズマポリマー層である分離層（４）と、部分的に硬化された又は硬化性エラストマー材料の層（５）とを有し、エラストマー材料が完全に硬化された後の支持層システムと分離層（４）との間の接着結合がウエハー（１）と分離層（４）との間の接着結合より大きい、ウエハー支持構造体が提案されている（例えば、特許文献１の実施例参照）。
　半導体ウエハーを薄化した後、薄化された半導体ウエハーを支持体から取り外す際、取り外しに大きな力を必要とせず、半導体ウエハーを支持体から容易に取り外しできる技術は常に求められている。
　また、半導体ウエハーは、例えば金属の導電性材料からなるバンプボールを介して半導体チップと電気的に接続しており、このようなバンプボールを備えるチップを用いることで、半導体パッケージングの小型化が図られている。
　銅やスズといった金属からなるバンプボールは、半導体基板を加工する過程等において加わる加熱、圧力等の外部からの負荷によって損傷又は変形しまうことがあり、昨今の半導体分野の進展に伴い、このような加熱や圧力による変形を軽減又は防止できる技術は常に求められている。
特許第５３３５４４３号公報
　本発明は、前述の事情に鑑みてなされたものであって、半導体基板と支持基板とを容易に剥離でき、かつバンプの変形を抑制できる接着層を有する積層体、及び当該積層体を用いた半導体基板の製造方法、並びに、当該積層体の製造方法を提供することを目的とする。
　本発明者らは、前述の課題を解決する為、鋭意検討を行った結果、以下の要旨を有する本発明を完成させた。
　すなわち、本発明は以下を包含する。
　［１］バンプ付き半導体基板と、支持基板と、前記バンプ付き半導体基板に接するように形成された保護用接着層と、前記保護用接着層と前記支持基板との間に形成された剥離用接着層とを備える積層体であって、
　前記保護用接着層は、保護用接着剤組成物から形成され、前記保護用接着剤組成物は、ヒドロシリル化反応によって硬化する成分（Ａ）を含み、硬化反応を起こさない剥離剤成分（Ｂ）を含まず、
　前記剥離用接着層は、剥離用接着剤組成物から形成され、前記剥離用接着剤組成物は、ヒドロシリル化反応によって硬化する成分（Ａ）と、硬化反応を起こさない剥離剤成分（Ｂ）とを含む、積層体。
　［２］前記保護用接着層中に含有される前記成分（Ａ）が、ケイ素原子に結合した炭素数２～４０のアルケニル基を有するポリオルガノシロキサン（ａ１）と、Ｓｉ－Ｈ基を有するポリオルガノシロキサン（ａ２）と、白金族金属系触媒（Ａ２）とを含有し、
　前記剥離用接着層中に含有される前記成分（Ａ）が、ケイ素原子に結合した炭素数２～４０のアルケニル基を有するポリオルガノシロキサン（ａ１）と、Ｓｉ－Ｈ基を有するポリオルガノシロキサン（ａ２）と、白金族金属系触媒（Ａ２）とを含有する、
［１］に記載の積層体。
　［３］前記剥離用接着層中に含有される前記剥離剤成分（Ｂ）が、変性されていてもよいポリジメチルシロキサンである［１］又は［２］に記載の積層体。
　［４］［１］～［３］のいずれかに記載の積層体における前記半導体基板が加工される工程と、
　前記保護用接着層と前記剥離用接着層とが離されることによって、前記支持基板と加工された前記半導体基板とが離される工程と、
を含む、半導体基板の製造方法。
　［５］前記加工される工程が、前記半導体基板の前記バンプが存在する面と反対側の面を研磨し、前記半導体基板を薄くする処理を含む、［４］に記載の半導体基板の製造方法。
　［６］［１］～［３］のいずれかに記載の積層体を製造する、積層体の製造方法であって、
　前記半導体基板の前記バンプが存在する面上に、前記保護用接着剤組成物を塗布することにより、保護用接着剤塗布層を形成する保護用接着剤塗布層形成工程と、
　前記保護用接着剤塗布層を加熱し、前記保護用接着層を形成する保護用接着層形成工程と、
　前記支持基板上に前記剥離用接着剤組成物を塗布するか、又は前記保護用接着層上に前記剥離用接着剤組成物を塗布することにより、剥離用接着剤塗布層を形成する剥離用接着剤塗布層形成工程と、
　前記剥離用接着剤塗布層と前記保護用接着層が接し、かつ前記剥離用接着剤塗布層と前記支持基板が接した状態で、前記剥離用接着剤塗布層を加熱し、前記剥離用接着層を形成する剥離用接着層形成工程と、
を含む、積層体の製造方法。
　本発明によれば、半導体基板と支持基板とを容易に剥離でき、かつバンプの変形を抑制できる接着層を有する積層体、及び当該積層体を用いた半導体基板の製造方法、並びに、当該積層体の製造方法を提供することができる。
積層体の一例の概略断面図である。 積層体の製造及び薄化ウエハーの製造を行う一態様を説明するための図（その１）である。 積層体の製造及び薄化ウエハーの製造を行う一態様を説明するための図（その２）である。 積層体の製造及び薄化ウエハーの製造を行う一態様を説明するための図（その３）である。 積層体の製造及び薄化ウエハーの製造を行う一態様を説明するための図（その４）である。 積層体の製造及び薄化ウエハーの製造を行う一態様を説明するための図（その５）である。 積層体の製造及び薄化ウエハーの製造を行う一態様を説明するための図（その６）である。 積層体の製造及び薄化ウエハーの製造を行う一態様を説明するための図（その７）である。 積層体の製造及び薄化ウエハーの製造を行う一態様を説明するための図（その８）である。
（積層体）
　本発明の積層体は、支持基板と、半導体基板と、保護用接着層と、剥離用接着層とを有する。
　半導体基板は、支持基板側にバンプを有する。
　保護用接着層は、支持基板と半導体基板との間に介在する。
　保護用接着層は、半導体基板と接する。
　剥離用接着層は、支持基板と保護用接着層との間に介在する。
　剥離用接着層は、好ましくは支持基板及び保護用接着層に接する。
　積層体は、積層体における半導体基板の加工後に支持基板と半導体基板とが離される用途に用いられる。
　積層体において、保護用接着層が半導体基板と接して形成されていることで、加工された半導体基板を製造する際に、バンプが変形することを抑制できる。これは、半導体基板を加工する際の熱及び圧力によって溶融又は変形しやすいバンプが、溶融及び変形しにくい保護用接着層によって保護される結果、その形状が保持されるためと考えられる。
　また、積層体において、剥離用接着層が支持基板と保護用接着層との間に形成されているので、支持基板と半導体基板とを離す際に、基板に過度の負荷をかけることなく、２つの基板を良好に分離できる。これは、後述の通りに剥離用接着層が剥離剤成分を含んでいることから、基板同士を分離する際に、選択的に、剥離用接着層内部又は剥離用接着層とそれと隣接する層若しくは基板との界面での剥離を良好に実現できる結果、基板への過度の負荷を回避できるためと考えられる。
＜支持基板＞
　支持基板としては、半導体基板が加工される際に、半導体基板を支持できる部材であれば、特に限定されないが、例えば、ガラス製支持基板、シリコン製支持基板などが挙げられる。
　支持基板の形状としては、特に限定されないが、例えば、円盤状が挙げられる。なお、円盤状の支持基板は、その面の形状が完全な円形である必要はなく、例えば、支持基板の外周は、オリエンテーション・フラットと呼ばれる直線部を有していてもよいし、ノッチと呼ばれる切込みを有していてもよい。
　円盤状の支持基板の厚さは、半導体基板の大きさなどに応じて適宜定めればよく、特に限定されないが、例えば、５００～１，０００μｍである。
　円盤状の支持基板の直径は、半導体基板の大きさなどに応じて適宜定めればよく、特に限定されないが、例えば、１００～１，０００ｍｍである。
　支持基板の一例は、直径３００ｍｍ、厚さ７００μｍｍ程度のガラスウエハーやシリコンウエハーである。
＜半導体基板＞
　半導体基板は、バンプを有する。バンプとは、突起状の端子である。
　積層体において、半導体基板は、支持基板側にバンプを有する。
　半導体基板において、バンプは、通常、回路が形成された面上に形成されている。回路は、単層であってもよし、多層であってもよい。回路の形状としては特に制限されない。
　半導体基板において、バンプを有する面と反対側の面（裏面）は、加工に供される面である。
　半導体基板全体を構成する主な材質としては、この種の用途に用いられるものであれば特に限定されないが、例えば、シリコン、シリコンカーバイド、化合物半導体などが挙げられる。
　半導体基板の形状は、特に限定されないが、例えば、円盤状である。なお、円盤状の半導体基板は、その面の形状が完全な円形である必要はなく、例えば、半導体基板の外周は、オリエンテーション・フラットと呼ばれる直線部を有していてもよいし、ノッチと呼ばれる切込みを有していてもよい。
　円盤状の半導体基板の厚さは、半導体基板の使用目的などに応じて適宜定めればよく、特に限定されないが、例えば、５００～１，０００μｍである。
　円盤状の半導体基板の直径としては、半導体基板の使用目的などに応じて適宜定めればよく、特に限定されないが、例えば、１００～１，０００ｍｍが挙げられる。
　半導体基板の一例は、直径３００ｍｍ、厚さ７７０μｍ程度のシリコンウエハーである。
　半導体基板が有するバンプの材質、大きさ、形状、構造、密度としては、特に限定されない。
　バンプとしては、例えば、ボールバンプ、印刷バンプ、スタッドバンプ、めっきバンプなどが挙げられる。
　通常、バンプ高さ１～２００μｍ程度、バンプ直径１～２００μｍ、バンプピッチ１～５００μｍという条件からバンプの高さ、直径及びピッチは適宜決定される。
　バンプの材質としては、例えば、低融点はんだ、高融点はんだ、スズ、インジウム、金、銀、銅などが挙げられる。バンプは、単一の成分のみで構成されていてもよいし、複数の成分から構成されていてもよい。より具体的には、ＳｎＡｇバンプ、ＳｎＢｉバンプ、Ｓｎバンプ、ＡｕＳｎバンプ等のＳｎを主体とした合金めっき等が挙げられる。
　また、バンプは、これらの成分の少なくともいずれかからなる金属層を含む積層構造を有してもよい。
＜保護用接着層＞
　保護用接着層は、支持基板と半導体基板との間に介在する。
　保護用接着層は、半導体基板と接する。
　保護用接着層は、保護用接着剤組成物から形成され、該保護用接着剤組成物は、ヒドロシリル化反応によって硬化する成分（Ａ）を含み、硬化反応を起こさない剥離剤成分（Ｂ）を含まない。
　なお、保護用接着剤組成物において含まないと規定されている剥離剤成分（Ｂ）は、剥離用接着剤組成物において含まれると規定されている剥離剤成分（Ｂ）との対比により規定されたものであり、剥離剤成分（Ｂ）の詳しい内容については、下記＜剥離用接着層＞の＜＜剥離用接着剤組成物＞＞の箇所で記載する。
＜＜保護用接着剤組成物＞＞
　保護用接着剤組成物は、ヒドロシリル化反応によって硬化する成分（Ａ）を含む。
　好ましい態様においては、本発明で用いる保護用接着剤組成物は、ポリオルガノシロキサンを含有する。
　他の好ましい態様においては、本発明で用いる保護用接着剤組成物は、接着剤成分となる硬化する成分（Ａ）を含有する。
　他の好ましい態様においては、成分（Ａ）は、ヒドロシリル化反応によって硬化する成分であってもよいし、ヒドロシリル化反応によって硬化するポリオルガノシロキサン成分（Ａ’）であってもよい。
　他の好ましい態様においては、成分（Ａ）は、例えば、成分（Ａ’）の一例としての、ケイ素原子に結合した炭素数２～４０のアルケニル基を有するポリオルガノシロキサン（ａ１）と、Ｓｉ－Ｈ基を有するポリオルガノシロキサン（ａ２）と、白金族金属系触媒（Ａ２）と、を含有する。ここで、炭素数２～４０のアルケニル基は置換されていてもよい。置換基としては、例えば、ハロゲン原子、ニトロ基、シアノ基、アミノ基、ヒドロキシ基、カルボキシル基、アリール基、ヘテロアリール基等が挙げられる。
　他の好ましい態様においては、ヒドロシリル化反応によって硬化するポリオルガノシロキサン成分（Ａ’）は、ＳｉＯ２で表されるシロキサン単位（Ｑ単位）、Ｒ１Ｒ２Ｒ３ＳｉＯ１／２で表されるシロキサン単位（Ｍ単位）、Ｒ４Ｒ５ＳｉＯ２／２で表されるシロキサン単位（Ｄ単位）及びＲ６ＳｉＯ３／２で表されるシロキサン単位（Ｔ単位）からなる群より選ばれる１種又は２種以上の単位を含むポリシロキサン（Ａ１）と、白金族金属系触媒（Ａ２）とを含み、ポリシロキサン（Ａ１）は、ＳｉＯ２で表されるシロキサン単位（Ｑ’単位）、Ｒ１’Ｒ２’Ｒ３’ＳｉＯ１／２で表されるシロキサン単位（Ｍ’単位）、Ｒ４’Ｒ５’ＳｉＯ２／２で表されるシロキサン単位（Ｄ’単位）及びＲ６’ＳｉＯ３／２で表されるシロキサン単位（Ｔ’単位）からなる群より選ばれる１種又は２種以上の単位を含むとともに、Ｍ’単位、Ｄ’単位及びＴ’単位からなる群より選ばれる少なくとも１種を含むポリオルガノシロキサン（ａ１’）と、ＳｉＯ２で表されるシロキサン単位（Ｑ”単位）、Ｒ１”Ｒ２”Ｒ３”ＳｉＯ１／２で表されるシロキサン単位（Ｍ”単位）、Ｒ４”Ｒ５”ＳｉＯ２／２で表されるシロキサン単位（Ｄ”単位）及びＲ６”ＳｉＯ３／２で表されるシロキサン単位（Ｔ”単位）からなる群より選ばれる１種又は２種以上の単位を含むとともに、Ｍ”単位、Ｄ”単位及びＴ”単位からなる群より選ばれる少なくとも１種を含むポリオルガノシロキサン（ａ２’）とを含む。
　なお、（ａ１’）は、（ａ１）の一例であり、（ａ２’）は、（ａ２）の一例である。
　Ｒ１～Ｒ６は、ケイ素原子に結合する基又は原子であり、それぞれ独立して、置換されていてもよいアルキル基、置換されていてもよいアルケニル基又は水素原子を表す。置換基としては、例えば、ハロゲン原子、ニトロ基、シアノ基、アミノ基、ヒドロキシ基、カルボキシル基、アリール基、ヘテロアリール基等が挙げられる。
　Ｒ１’～Ｒ６’は、ケイ素原子に結合する基であり、それぞれ独立して、置換されていてもよいアルキル基又は置換されていてもよいアルケニル基を表すが、Ｒ１’～Ｒ６’の少なくとも１つは、置換されていてもよいアルケニル基である。置換基としては、例えば、ハロゲン原子、ニトロ基、シアノ基、アミノ基、ヒドロキシ基、カルボキシル基、アリール基、ヘテロアリール基等が挙げられる。
　Ｒ１”～Ｒ６”は、ケイ素原子に結合する基又は原子であり、それぞれ独立して、置換されていてもよいアルキル基又は水素原子を表すが、Ｒ１”～Ｒ６”の少なくとも１つは、水素原子である。置換基としては、例えば、ハロゲン原子、ニトロ基、シアノ基、アミノ基、ヒドロキシ基、カルボキシル基、アリール基、ヘテロアリール基等が挙げられる。
　アルキル基は、直鎖状、分岐鎖状、環状のいずれでもよいが、直鎖状又は分岐鎖状アルキル基が好ましく、その炭素数は、特に限定されるものではないが、通常１～４０であり、好ましくは３０以下、より好ましくは２０以下、より一層好ましくは１０以下である。
　置換されていてもよい直鎖状又は分岐鎖状アルキル基の具体例としては、メチル基、エチル基、ｎ－プロピル基、ｉ－プロピル基、ｎ－ブチル基、ｉ－ブチル基、ｓ－ブチル基、ターシャリーブチル基、ｎ－ペンチル基、１－メチル－ｎ－ブチル基、２－メチル－ｎ－ブチル基、３－メチル－ｎ－ブチル基、１，１－ジメチル－ｎ－プロピル基、１，２－ジメチル－ｎ－プロピル基、２，２－ジメチル－ｎ－プロピル基、１－エチル－ｎ－プロピル基、ｎ－ヘキシル基、１－メチル－ｎ－ペンチル基、２－メチル－ｎ－ペンチル基、３－メチル－ｎ－ペンチル基、４－メチル－ｎ－ペンチル基、１，１－ジメチル－ｎ－ブチル基、１，２－ジメチル－ｎ－ブチル基、１，３－ジメチル－ｎ－ブチル基、２，２－ジメチル－ｎ－ブチル基、２，３－ジメチル－ｎ－ブチル基、３，３－ジメチル－ｎ－ブチル基、１－エチル－ｎ－ブチル基、２－エチル－ｎ－ブチル基、１，１，２－トリメチル－ｎ－プロピル基、１，２，２－トリメチル－ｎ－プロピル基、１－エチル－１－メチル－ｎ－プロピル基、１－エチル－２－メチル－ｎ－プロピル基等が挙げられるが、これらに限定されず、その炭素数は、通常１～１４であり、好ましくは１～１０、より好ましくは１～６である。中でもメチル基が特に好ましい。
　置換されていてもよい環状アルキル基の具体例としては、シクロプロピル基、シクロブチル基、１－メチル－シクロプロピル基、２－メチル－シクロプロピル基、シクロペンチル基、１－メチル－シクロブチル基、２－メチル－シクロブチル基、３－メチル－シクロブチル基、１，２－ジメチル－シクロプロピル基、２，３－ジメチル－シクロプロピル基、１－エチル－シクロプロピル基、２－エチル－シクロプロピル基、シクロヘキシル基、１－メチル－シクロペンチル基、２－メチル－シクロペンチル基、３－メチル－シクロペンチル基、１－エチル－シクロブチル基、２－エチル－シクロブチル基、３－エチル－シクロブチル基、１，２－ジメチル－シクロブチル基、１，３－ジメチル－シクロブチル基、２，２－ジメチル－シクロブチル基、２，３－ジメチル－シクロブチル基、２，４－ジメチル－シクロブチル基、３，３－ジメチル－シクロブチル基、１－ｎ－プロピル－シクロプロピル基、２－ｎ－プロピル－シクロプロピル基、１－ｉ－プロピル－シクロプロピル基、２－ｉ－プロピル－シクロプロピル基、１，２，２－トリメチル－シクロプロピル基、１，２，３－トリメチル－シクロプロピル基、２，２，３－トリメチル－シクロプロピル基、１－エチル－２－メチル－シクロプロピル基、２－エチル－１－メチル－シクロプロピル基、２－エチル－２－メチル－シクロプロピル基、２－エチル－３－メチル－シクロプロピル基等のシクロアルキル基、ビシクロブチル基、ビシクロペンチル基、ビシクロヘキシル基、ビシクロヘプチル基、ビシクロオクチル基、ビシクロノニル基、ビシクロデシル基等のビシクロアルキル基等が挙げられるが、これらに限定されず、その炭素数は、通常３～１４であり、好ましくは４～１０、より好ましくは５～６である。
　アルケニル基は、直鎖状、分岐鎖状のいずれでもよく、その炭素数は、特に限定されるものではないが、通常２～４０であり、好ましくは３０以下、より好ましくは２０以下、より一層好ましくは１０以下である。
　置換されていてもよい直鎖状又は分岐鎖状アルケニル基の具体例としては、ビニル基、アリル基、ブテニル基、ペンテニル基等が挙げられるが、これらに限定されず、その炭素数は、通常２～１４であり、好ましくは２～１０、より好ましくは１～６である。中でも、エテニル基、２－プロペニル基が特に好ましい。
　置換されていてもよい環状アルケニル基の具体例としては、シクロペンテニル、シクロヘキセニル等が挙げられるが、これらに限定されず、その炭素数は、通常４～１４であり、好ましくは５～１０、より好ましくは５～６である。
　前述の通り、ポリシロキサン（Ａ１）は、ポリオルガノシロキサン（ａ１’）とポリオルガノシロキサン（ａ２’）を含むが、ポリオルガノシロキサン（ａ１’）に含まれるアルケニル基と、ポリオルガノシロキサン（ａ２’）に含まれる水素原子（Ｓｉ－Ｈ基）とが白金族金属系触媒（Ａ２）によるヒドロシリル化反応によって架橋構造を形成し硬化する。その結果、硬化膜が形成される。
　ポリオルガノシロキサン（ａ１’）は、Ｑ’単位、Ｍ’単位、Ｄ’単位及びＴ’単位からなる群から選ばれる１種又は２種以上の単位を含むとともに、Ｍ’単位、Ｄ’単位及びＴ’単位からなる群より選ばれる少なくとも１種を含むものである。ポリオルガノシロキサン（ａ１’）としては、このような条件を満たすポリオルガノシロキサンを２種以上組み合わせて用いてもよい。
　Ｑ’単位、Ｍ’単位、Ｄ’単位及びＴ’単位からなる群から選ばれる２種以上の好ましい組み合わせとしては、（Ｑ’単位とＭ’単位）、（Ｄ’単位とＭ’単位）、（Ｔ’単位とＭ’単位）、（Ｑ’単位とＴ’単位とＭ’単位）、が挙げられるが、これらに限定されない。
　また、ポリオルガノシロキサン（ａ１’）に包含されるポリオルガノシロキサンが２種以上含まれる場合、（Ｑ’単位とＭ’単位）と（Ｄ’単位とＭ’単位）との組み合わせ、（Ｔ’単位とＭ’単位）と（Ｄ’単位とＭ’単位）との組み合わせ、（Ｑ’単位とＴ’単位とＭ’単位）と（Ｔ’単位とＭ’単位）との組み合わせが好ましいが、これらに限定されない。
　ポリオルガノシロキサン（ａ２’）は、Ｑ”単位、Ｍ”単位、Ｄ”単位及びＴ”単位からなる群から選ばれる１種又は２種以上の単位を含むとともに、Ｍ”単位、Ｄ”単位及びＴ”単位からなる群より選ばれる少なくとも１種を含むものである。ポリオルガノシロキサン（ａ２’）としては、このような条件を満たすポリオルガノシロキサンを２種以上組み合わせて用いてもよい。
　Ｑ”単位、Ｍ”単位、Ｄ”単位及びＴ”単位からなる群から選ばれる２種以上の好ましい組み合わせとしては、（Ｍ”単位とＤ”単位）、（Ｑ”単位とＭ”単位）、（Ｑ”単位とＴ”単位とＭ”単位）が挙げられるが、これらに限定されない。
　ポリオルガノシロキサン（ａ１’）は、そのケイ素原子にアルキル基及び／又はアルケニル基が結合したシロキサン単位で構成されるものであるが、Ｒ１’～Ｒ６’で表される全置換基中におけるアルケニル基の割合は、好ましくは０．１～５０．０モル％、より好ましくは０．５～３０．０モル％であり、残りのＲ１’～Ｒ６’はアルキル基とすることができる。
　ポリオルガノシロキサン（ａ２’）は、そのケイ素原子にアルキル基及び／又は水素原子が結合したシロキサン単位で構成されるものであるが、Ｒ１”～Ｒ６”で表される全ての置換基及び置換原子中における水素原子の割合は、好ましくは０．１～５０．０モル％、より好ましくは１０．０～４０．０モル％であり、残りのＲ１”～Ｒ６”はアルキル基とすることができる。
　成分（Ａ）が（ａ１）と（ａ２）とを含む場合、本発明の好ましい態様においては、ポリオルガノシロキサン（ａ１）に含まれるアルケニル基とポリオルガノシロキサン（ａ２）に含まれるＳｉ－Ｈ結合を構成する水素原子とのモル比は、１．０：０．５～１．０：０．６６の範囲である。
　ポリオルガノシロキサン（ａ１）、ポリオルガノシロキサン（ａ２）等のポリシロキサンの重量平均分子量は、特に限定されないが、それぞれ、通常５００～１，０００，０００であり、本発明の効果を再現性よく実現する観点から、好ましくは５，０００～５０，０００である。
　なお、本発明において、ポリオルガノシロキサンの重量平均分子量及び数平均分子量並びに分散度は、例えば、ＧＰＣ装置（東ソー（株）製ＥｃｏＳＥＣ，ＨＬＣ－８３２０ＧＰＣ）及びＧＰＣカラム（東ソー（株）ＴＳＫｇｅｌ　ＳｕｐｅｒＭｕｌｔｉｐｏｒｅＨＺ－Ｎ，　ＴＳＫｇｅｌ　ＳｕｐｅｒＭｕｌｔｉｐｏｒｅＨＺ－Ｈ）を用い、カラム温度を４０℃とし、溶離液（溶出溶媒）としてテトラヒドロフランを用い、流量（流速）を０．３５ｍＬ／分とし、標準試料としてポリスチレン（昭和電工（株）製、Ｓｈｏｄｅｘ）を用いて、測定することができる。
　ポリオルガノシロキサン（ａ１）及びポリオルガノシロキサン（ａ２）の粘度は、特に限定されないが、それぞれ、通常１０～１００００００（ｍＰａ・ｓ）であり、本発明の効果を再現性よく実現する観点から、好ましくは５０～２００００（ｍＰａ・ｓ）である。なお、ポリオルガノシロキサン（ａ１）及びポリオルガノシロキサン（ａ２）の粘度は、２５℃においてＥ型回転粘度計で測定した値である。
　ポリオルガノシロキサン（ａ１）とポリオルガノシロキサン（ａ２）は、ヒドロシリル化反応によって、互いに反応して膜となる。従って、その硬化のメカニズムは、例えばシラノール基を介したそれとは異なり、それ故、いずれのシロキサンも、シラノール基や、アルキルオキシ基のような加水分解によってシラノール基を形成する官能基を含む必要は無い。
　本発明の好ましい態様においては、接着剤組成物は、ポリオルガノシロキサン成分（Ａ’）とともに、白金族金属系触媒（Ａ２）を含む。
　このような白金系の金属触媒は、ポリオルガノシロキサン（ａ１）のアルケニル基とポリオルガノシロキサン（ａ２）のＳｉ－Ｈ基とのヒドロシリル化反応を促進するための触媒である。
　白金系の金属触媒の具体例としては、白金黒、塩化第２白金、塩化白金酸、塩化白金酸と１価アルコールとの反応物、塩化白金酸とオレフィン類との錯体、白金ビスアセトアセテート等の白金系触媒が挙げられるが、これらに限定されない。
　白金とオレフィン類との錯体としては、例えばジビニルテトラメチルジシロキサンと白金との錯体が挙げられるが、これに限定されない。
　白金族金属系触媒（Ａ２）の量は、特に限定されないが、通常、ポリオルガノシロキサン（ａ１）及びポリオルガノシロキサン（ａ２）の合計量に対して、１．０～５０．０ｐｐｍの範囲である。
　ポリオルガノシロキサン成分（Ａ’）は、ヒドロシリル化反応の進行を抑制する目的で、重合抑制剤（Ａ３）を含んでもよい。
　重合抑制剤は、ヒドロシリル化反応の進行を抑制できる限り特に限定されるものではなく、その具体例としては、１－エチニル－１－シクロヘキサノール、１，１－ジフェニル－２－プロピオン－１－オール等のアルキニルアルコール等が挙げられる。
　重合抑制剤の量は、特に限定されないが、ポリオルガノシロキサン（ａ１）及びポリオルガノシロキサン（ａ２）の合計量に対して、通常、その効果を得る観点から１０００．０ｐｐｍ以上であり、ヒドロシリル化反応の過度な抑制を防止する観点から１００００．０ｐｐｍ以下である。
　本発明で用いる保護用接着剤組成物は、粘度の調整等を目的に、溶媒を含んでいてもよく、その具体例としては、脂肪族炭化水素、芳香族炭化水素、ケトン等が挙げられるが、これらに限定されない。
　より具体的には、溶媒としては、ヘキサン、へプタン、オクタン、ノナン、デカン、ウンデカン、ドデカン、イソドデカン、メンタン、リモネン、トルエン、キシレン、メシチレン、クメン、ＭＩＢＫ（メチルイソブチルケトン）、酢酸ブチル、ジイソブチルケトン、２－オクタノン、２－ノナノン、５－ノナノン等が挙げられるが、これらに限定されない。このような溶媒は、１種単独で又は２種以上組み合わせて用いることができる。
　本発明で用いる保護用接着剤組成物が溶媒を含む場合、その含有量は、所望の組成物の粘度、採用する塗布方法、作製する膜の厚み等を勘案して適宜決定されるものではあるが、保護用接着剤組成物全体に対して、１０～９０質量％程度の範囲である。
　本発明で用いる保護用接着剤組成物の粘度は、特に限定されないが、２５℃で、通常５００～２０，０００ｍＰａ・ｓであり、好ましくは１，０００～６，０００ｍＰａ・ｓである。本発明で用いる保護用接着剤組成物の粘度は、用いる塗布方法、所望の膜厚等の各種要素を考慮して、用いる溶媒の種類やそれらの比率、膜構成成分濃度等を変更することで調整可能である。
　本発明において、膜構成成分とは、組成物に含まれる溶媒以外の成分を意味する。
　本発明で用いる保護用接着剤組成物の一例は、成分（Ａ）と、用いる場合には溶媒とを混合することで製造できる。
　なお、保護用接着剤組成物を調製する際、成分が分解したり変質したりしない範囲で、適宜加熱してもよい。
　本発明においては、異物を除去する目的で、保護用接着剤組成物を製造する途中で又は全ての成分を混合した後に、用いる溶媒や溶液等をフィルター等を用いてろ過してもよい。
　本発明の積層体が備える保護用接着層の厚さは、特に限定されるものではないが、良好なバンプ変形抑制効果を再現性よく得るための観点から、好ましくは１０～１００μｍであり、より好ましくは２０～５０μｍである。
＜剥離用接着層＞
　剥離用接着層は、支持基板と保護用接着層との間に介在する。
　剥離用接着層は、良好なバンプ変形抑制効果を再現性よく得るための観点から、好ましくは支持基板及び保護用接着層に接する。
　剥離用接着層は、剥離用接着剤組成物から形成され、該剥離用接着剤組成物は、ヒドロシリル化反応によって硬化する成分（Ａ）と、硬化反応を起こさない剥離剤成分（Ｂ）とを含む。
＜＜剥離用接着剤組成物＞＞
　剥離用接着剤組成物は、ヒドロシリル化反応によって硬化する成分（Ａ）を含む。
　好ましい態様においては、本発明で用いる剥離用接着剤組成物は、ポリオルガノシロキサンを含有する。
　他の好ましい態様においては、本発明で用いる剥離用接着剤組成物は、接着剤成分となる硬化する成分（Ａ）と、硬化反応を起こさない剥離剤成分（Ｂ）とを含有する。硬化反応を起こさない剥離剤成分（Ｂ）としては、例えば、ポリオルガノシロキサンが挙げられる。なお、本発明において「硬化反応を起こさない」とは、あらゆる硬化反応を起こさないことを意味するのではなく、硬化する成分（Ａ）に生じる硬化反応を起こさないことを意味する。
　他の好ましい態様においては、成分（Ａ）は、ヒドロシリル化反応によって硬化する成分であってもよいし、ヒドロシリル化反応によって硬化するポリオルガノシロキサン成分（Ａ’）であってもよい。
　成分（Ａ）やポリオルガノシロキサン成分（Ａ’）の説明としては、前述の＜保護用接着層＞の＜＜保護用接着剤組成物＞＞の箇所で記載したとおりである。
　保護用接着剤組成物が含有する成分（Ａ）やポリオルガノシロキサン成分（Ａ’）と、剥離用接着剤組成物が含有する成分（Ａ）やポリオルガノシロキサン成分（Ａ’）とは、同じ種類の成分であっても、異なる種類の成分であっても構わない。
　剥離用接着剤組成物は、硬化反応を起こさない剥離剤成分（Ｂ）を含有するが、組成物全体としてはヒドロシリル化による架橋反応を起こし、硬化する。
　剥離用接着剤組成物中の硬化する成分（Ａ）には、芳香環を含む成分が含有されていないことが好ましい。
　本発明で用いる剥離用接着剤組成物の一例は、硬化する成分（Ａ）とともに硬化反応を起こさない剥離剤成分（Ｂ）を含有する。このような剥離剤成分（Ｂ）を剥離用接着剤組成物に含めることで、剥離用接着層と隣接する層又は基板とを容易に剥離することができる。
　このような剥離剤成分（Ｂ）として、典型的には、ポリオルガノシロキサンが挙げられる。ある好ましい態様においては、その具体例としては、エポキシ基含有ポリオルガノシロキサン、メチル基含有ポリオルガノシロキサン、フェニル基含有ポリオルガノシロキサン等が挙げられるが、これらに限定されない。
　また、その他の好ましい態様においては、剥離剤成分（Ｂ）としては、ポリジメチルシロキサンが挙げられ、当該ポリジメチルシロキサンは変性されていてもよい。変性されていてもよいポリジメチルシロキサンとしては、例えば、エポキシ基含有ポリジメチルシロキサン、無変性のポリジメチルシロキサン、フェニル基含有ポリジメチルシロキサン等が挙げられるが、これらに限定されない。
　剥離剤成分（Ｂ）であるポリオルガノシロキサンの好ましい例としては、エポキシ基含有ポリオルガノシロキサン、メチル基含有ポリオルガノシロキサン、フェニル基含有ポリオルガノシロキサン等が挙げられるが、これらに限定されない。
　剥離剤成分（Ｂ）であるポリオルガノシロキサンの重量平均分子量は、特に限定されないものの、通常１００，０００～２，０００，０００であり、本発明の効果を再現性よく実現する観点から、好ましくは２００，０００～１，２００，０００、より好ましくは３００，０００～９００，０００である。また、その分散度は、特に限定されないものの、通常１．０～１０．０であり、好適な剥離を再現性よく実現する観点等から、好ましくは１．５～５．０、より好ましくは２．０～３．０である。なお、重量平均分子量及び分散度は、ポリシロキサンに関する前述の方法で測定することができる。
　剥離剤成分（Ｂ）であるポリオルガノシロキサンの複素粘度は、２５℃でレオメータ（例えば、アントンパール（株）製　レオメータＭＣＲ-３０２）を用いて測定することができる。
　エポキシ基含有ポリオルガノシロキサンとしては、例えば、Ｒ１１Ｒ１２ＳｉＯ２／２で表されるシロキサン単位（Ｄ１０単位）を含むものが挙げられる。
　Ｒ１１は、ケイ素原子に結合する基であり、アルキル基を表し、Ｒ１２は、ケイ素原子に結合する基であり、エポキシ基又はエポキシ基を含む有機基を表し、アルキル基の具体例としては、前述の例示を挙げることができる。
　エポキシ基を含む有機基におけるエポキシ基は、その他の環と縮合せずに、独立したエポキシ基であってもよく、１，２－エポキシシクロヘキシル基のように、その他の環と縮合環を形成しているエポキシ基であってもよい。
　エポキシ基を含む有機基の具体例としては、３－グリシドキシプロピル、２－（３，４－エポキシシクロヘキシル）エチルが挙げられるが、これらに限定されない。
　本発明において、エポキシ基含有ポリオルガノシロキサンの好ましい一例としては、エポキシ基含有ポリジメチルシロキサンを挙げることができるが、これに限定されない。
　エポキシ基含有ポリオルガノシロキサンは、前述のシロキサン単位（Ｄ１０単位）を含むものであるが、Ｄ１０単位以外に、Ｑ単位、Ｍ単位及び／又はＴ単位を含んでもよい。
　本発明の好ましい態様においては、エポキシ基含有ポリオルガノシロキサンの具体例としては、Ｄ１０単位のみからなるポリオルガノシロキサン、Ｄ１０単位とＱ単位とを含むポリオルガノシロキサン、Ｄ１０単位とＭ単位とを含むポリオルガノシロキサン、Ｄ１０単位とＴ単位とを含むポリオルガノシロキサン、Ｄ１０単位とＱ単位とＭ単位とを含むポリオルガノシロキサン、Ｄ１０単位とＭ単位とＴ単位とを含むポリオルガノシロキサン、Ｄ１０単位とＱ単位とＭ単位とＴ単位とを含むポリオルガノシロキサン等が挙げられる。
　エポキシ基含有ポリオルガノシロキサンは、エポキシ価が０．１～５であるエポキシ基含有ポリジメチルシロキサンが好ましい。また、その重量平均分子量は、特に限定されないものの、通常１，５００～５００，０００であり、接着剤中での析出抑制の観点から、好ましくは１００，０００以下である。
　エポキシ基含有ポリオルガノシロキサンの具体例としては、式（Ｅ１）～（Ｅ３）で表されるものが挙げられるが、これらに限定されない。
Figure JPOXMLDOC01-appb-C000001
 （ｍ１及びｎ１は、各繰り返し単位の数を示し、正の整数である。）
Figure JPOXMLDOC01-appb-C000002
 （ｍ２及びｎ２は、各繰り返し単位の数を示し、正の整数であり、Ｒは、炭素数１～１０のアルキレン基である。）
Figure JPOXMLDOC01-appb-C000003
 （ｍ３、ｎ３及びｏ３は、各繰り返し単位の数を示し、正の整数であり、Ｒは、炭素数１～１０のアルキレン基である。）
　メチル基含有ポリオルガノシロキサンとしては、例えば、Ｒ２１０Ｒ２２０ＳｉＯ２／２で表されるシロキサン単位（Ｄ２００単位）を含むもの、好ましくはＲ２１Ｒ２１ＳｉＯ２／２で表されるシロキサン単位（Ｄ２０単位）を含むものが挙げられる。
　Ｒ２１０及びＲ２２０は、ケイ素原子に結合する基であり、それぞれ独立して、アルキル基を表すが、少なくとも一方はメチル基であり、アルキル基の具体例としては、前述の例示を挙げることができる。
　Ｒ２１は、ケイ素原子に結合する基であり、アルキル基を表し、アルキル基の具体例としては、前述の例示を挙げることができる。中でも、Ｒ２１としては、メチル基が好ましい。
　本発明において、メチル基含有ポリオルガノシロキサンの好ましい一例としては、ポリジメチルシロキサンを挙げることができるが、これに限定されない。
　メチル基含有ポリオルガノシロキサンは、前述のシロキサン単位（Ｄ２００単位又はＤ２０単位）を含むものであるが、Ｄ２００単位及びＤ２０単位以外に、Ｑ単位、Ｍ単位及び／又はＴ単位を含んでもよい。
　本発明のある態様においては、メチル基含有ポリオルガノシロキサンの具体例としては、Ｄ２００単位のみからなるポリオルガノシロキサン、Ｄ２００単位とＱ単位とを含むポリオルガノシロキサン、Ｄ２００単位とＭ単位とを含むポリオルガノシロキサン、Ｄ２００単位とＴ単位とを含むポリオルガノシロキサン、Ｄ２００単位とＱ単位とＭ単位とを含むポリオルガノシロキサン、Ｄ２００単位とＭ単位とＴ単位とを含むポリオルガノシロキサン、Ｄ２００単位とＱ単位とＭ単位とＴ単位とを含むポリオルガノシロキサンが挙げられる。
　本発明の好ましい態様においては、メチル基含有ポリオルガノシロキサンの具体例としては、Ｄ２０単位のみからなるポリオルガノシロキサン、Ｄ２０単位とＱ単位とを含むポリオルガノシロキサン、Ｄ２０単位とＭ単位とを含むポリオルガノシロキサン、Ｄ２０単位とＴ単位とを含むポリオルガノシロキサン、Ｄ２０単位とＱ単位とＭ単位とを含むポリオルガノシロキサン、Ｄ２０単位とＭ単位とＴ単位とを含むポリオルガノシロキサン、Ｄ２０単位とＱ単位とＭ単位とＴ単位とを含むポリオルガノシロキサンが挙げられる。
　メチル基含有ポリオルガノシロキサンの具体例としては、式（Ｍ１）で表されるものが挙げられるが、これに限定されない。
Figure JPOXMLDOC01-appb-C000004
 （ｎ４は、繰り返し単位の数を示し、正の整数である。）
　フェニル基含有ポリオルガノシロキサンとしては、例えば、Ｒ３１Ｒ３２ＳｉＯ２／２で表されるシロキサン単位（Ｄ３０単位）を含むものが挙げられる。
　Ｒ３１は、ケイ素原子に結合する基であり、フェニル基又はアルキル基を表し、Ｒ３２は、ケイ素原子に結合する基であり、フェニル基を表し、アルキル基の具体例としては、前述の例示を挙げることができるが、メチル基が好ましい。
　フェニル基含有ポリオルガノシロキサンは、前述のシロキサン単位（Ｄ３０単位）を含むものであるが、Ｄ３０単位以外に、Ｑ単位、Ｍ単位及び／又はＴ単位を含んでもよい。
　本発明の好ましい態様においては、フェニル基含有ポリオルガノシロキサンの具体例としては、Ｄ３０単位のみからなるポリオルガノシロキサン、Ｄ３０単位とＱ単位とを含むポリオルガノシロキサン、Ｄ３０単位とＭ単位とを含むポリオルガノシロキサン、Ｄ３０単位とＴ単位とを含むポリオルガノシロキサン、Ｄ３０単位とＱ単位とＭ単位とを含むポリオルガノシロキサン、Ｄ３０単位とＭ単位とＴ単位とを含むポリオルガノシロキサン、Ｄ３０単位とＱ単位とＭ単位とＴ単位とを含むポリオルガノシロキサンが挙げられる。
　メチル基含有ポリオルガノシロキサンの具体例としては、式（Ｐ１）又は（Ｐ２）で表されるものが挙げられるが、これらに限定されない。
Figure JPOXMLDOC01-appb-C000005
 （ｍ5及びｎ5は、各繰り返し単位の数を示し、正の整数である。）
Figure JPOXMLDOC01-appb-C000006
 （ｍ6及びｎ6は、各繰り返し単位の数を示し、正の整数である。）
　剥離剤成分（Ｂ）であるポリオルガノシロキサンは、市販品であってもよいし、合成したものであってもよい。
　ポリオルガノシロキサンの市販品としては、例えば、ワッカーケミ社製の製品であるＷＡＣＫＥＲＳＩＬＩＣＯＮＥ　ＦＬＵＩＤ　ＡＫ　シリーズ（ＡＫ５０、ＡＫ　３５０、ＡＫ　１０００、ＡＫ　１００００、ＡＫ　１００００００）やＧＥＮＩＯＰＬＡＳＴ　ＧＵＭ、信越化学工業（株）製　ジメチルシリコーンオイル（ＫＦ－９６Ｌ、ＫＦ－９６Ａ、ＫＦ－９６、ＫＦ－９６Ｈ、ＫＦ－６９、ＫＦ－９６５、ＫＦ－９６８）、環状ジメチルシリコーンオイル（ＫＦ－９９５）；ゲレスト社製　エポキシ基含有ポリオルガノシロキサン（商品名ＣＭＳ－２２７、ＥＣＭＳ－３２７）、信越化学工業（株）製　エポキシ基含有ポリオルガノシロキサン（ＫＦ－１０１、ＫＦ－１００１、ＫＦ－１００５、Ｘ－２２－３４３）、ダウコーニング社製　エポキシ基含有ポリオルガノシロキサン（ＢＹ１６－８３９）；ゲレスト社製　フェニル基含有ポリオルガノシロキサン（ＰＭＭ－１０４３、ＰＭＭ－１０２５、ＰＤＭ－０４２１、ＰＤＭ－０８２１）、信越化学工業（株）製　フェニル基含有ポリオルガノシロキサン（ＫＦ５０－３０００ＣＳ）、ＭＯＭＥＮＴＩＶＥ社製　フェニル基含有ポリオルガノシロキサン（ＴＳＦ４３１、ＴＳＦ４３３）等が挙げられるが、これらに限定されない。
　本発明で用いる剥離用接着剤組成物は、硬化する成分（Ａ）とともに、硬化反応を起こさない剥離剤成分（Ｂ）を含み、より好ましい態様においては、剥離剤成分（Ｂ）として、ポリオルガノシロキサンが含まれる。
　本発明で用いる剥離用接着剤組成物の一例は、成分（Ａ）と剥離剤成分（Ｂ）とを、任意の比率で含むことができるが、接着性と剥離性のバランスを考慮すると、成分（Ａ）と剥離剤成分（Ｂ）との比率は、質量比〔（Ａ）：（Ｂ）〕で、好ましくは９９．９９５：０．００５～３０：７０、より好ましくは９９．９：０．１～７５：２５である。
　すなわち、ヒドロシリル化反応によって硬化するポリオルガノシロキサン成分（Ａ’）が含まれる場合、成分（Ａ’）と剥離剤成分（Ｂ）との比率は、質量比〔（Ａ’）：（Ｂ）〕で、好ましくは９９．９９５：０．００５～３０：７０、より好ましくは９９．９：０．１～７５：２５である。
　本発明で用いる剥離用接着剤組成物は、粘度の調整等を目的に、溶媒を含んでいてもよく、その具体例としては、脂肪族炭化水素、芳香族炭化水素、ケトン等が挙げられるが、これらに限定されない。
　より具体的には、溶媒としては、ヘキサン、へプタン、オクタン、ノナン、デカン、ウンデカン、ドデカン、イソドデカン、メンタン、リモネン、トルエン、キシレン、メシチレン、クメン、ＭＩＢＫ（メチルイソブチルケトン）、酢酸ブチル、ジイソブチルケトン、２－オクタノン、２－ノナノン、５－ノナノン等が挙げられるが、これらに限定されない。このような溶媒は、１種単独で又は２種以上組み合わせて用いることができる。
　本発明で用いる剥離用接着剤組成物が溶媒を含む場合、その含有量は、所望の組成物の粘度、採用する塗布方法、作製する膜の厚み等を勘案して適宜決定されるものではあるが、剥離用接着剤組成物全体に対して、１０～９０質量％程度の範囲である。
　本発明で用いる剥離用接着剤組成物の粘度は、特に限定されないが、２５℃で、通常５００～２０，０００ｍＰａ・ｓであり、好ましくは１，０００～５，０００ｍＰａ・ｓである。本発明で用いる剥離用接着剤組成物の粘度は、用いる塗布方法、所望の膜厚等の各種要素を考慮して、用いる溶媒の種類やそれらの比率、膜構成成分濃度等を変更することで調整可能である。
　本発明で用いる剥離用接着剤組成物の一例は、成分（Ａ）と、剥離剤成分（Ｂ）と、用いる場合には溶媒とを混合することで製造できる。
　その混合順序は特に限定されるものではないが、容易にかつ再現性よく剥離用接着剤組成物を製造できる方法の一例としては、例えば、成分（Ａ）と剥離剤成分（Ｂ）を溶媒に溶解させる方法や、成分（Ａ）と剥離剤成分（Ｂ）の一部を溶媒に溶解させ、残りを溶媒に溶解させ、得られた溶液を混合する方法が挙げられるが、これらに限定されない。なお、剥離用接着剤組成物を調製する際、成分が分解したり変質したりしない範囲で、適宜加熱してもよい。
　本発明においては、異物を除去する目的で、剥離用接着剤組成物を製造する途中で又は全ての成分を混合した後に、用いる溶媒や溶液等をフィルター等を用いてろ過してもよい。
　本発明の積層体が備える剥離用接着層の厚さは、特に限定されるものではないが、良好な剥離効果を再現性よく得るための観点から、好ましくは１０～１００μｍであり、より好ましくは２０～５０μｍである。
　以下に図を用いて積層体の一例を説明する。
　図１は積層体の一例の概略断面図である。
　図１の積層体は、バンプ１ａを有する半導体基板１と、保護用接着層２と、剥離用接着層３と、支持基板４とをこの順で有する。
　半導体基板１が有するバンプ１ａは、支持基板４側に配されている。
　保護用接着層２は、半導体基板１と支持基板４との間に介在する。保護用接着層２は、半導体基板１に接する。そして、保護用接着層２は、バンプ１ａを覆っている。
　剥離用接着層３は、保護用接着層２と支持基板４との間に介在する。剥離用接着層３は、保護用接着層２及び支持基板４に接している。
　本発明の積層体は、例えば、以下の本発明の積層体の製造方法によって好適に製造される。
（積層体の製造方法）
　本発明の積層体の製造方法は、保護用接着剤塗布層形成工程と、保護用接着層形成工程と、剥離用接着剤塗布層形成工程と、剥離用接着層形成工程とを含み、更に必要に応じて、貼り合せ工程などのその他の工程を含む。
＜保護用接着剤塗布層形成工程＞
　保護用接着剤塗布層形成工程は、通常、半導体基板のバンプが存在する面上に、保護用接着剤組成物を塗布することにより、保護用接着剤塗布層を形成する工程である。保護用接着剤組成物をバンプ付き半導体基板に塗布することで、保護用接着剤塗布層と基板との間に隙間を生じることなく、バンプに起因する凹凸を追従するように保護用接着剤塗布層を形成することが可能となり、その結果、形成される保護用接着層の厚さがバンプ高さよりも薄い場合であってもバンプ上部が保護用接着層からはみ出てしまう等の事態を引き起こすことなく、良好なバンプ保護を実現できる保護用接着層を好適に形成できる。なお、この点は、本発明に係る積層体において、保護用接着層が、半導体基板のバンプ高さよりも厚いことを妨げるものではなく、そのような場合でも、良好なバンプ保護を実現できる保護用接着層を好適に形成できる。
　このようにして、保護用接着剤塗布層が、バンプ付き半導体基板上に形成される。
　塗布方法は、特に限定されるものではないが、通常、スピンコート法である。なお、別途スピンコート法等で塗布膜を形成し、シート状の塗布膜を、保護用接着剤塗布層として貼付する方法を採用し得る。
　保護用接着剤塗布層の厚さは、積層体中の保護用接着層の所望の厚さ、バンプ高さ等を考慮して、適宜決定される。
　保護用接着剤組成物が溶媒を含む等の理由により、塗布した保護用接着剤組成物の塗膜を乾燥させる目的で、塗布した保護用接着剤組成物を加熱してもよい。
　塗布した保護用接着剤組成物の加熱温度は、保護用接着剤組成物が含む接着剤成分の種類や量、溶媒が含まれるか否か、用いる溶媒の沸点、所望の保護用接着層の厚さ等に応じて異なるため一概に規定できないが、通常８０～１５０℃、その加熱時間は、通常３０秒～５分である。
　加熱は、ホットプレート、オーブン等を用いて行うことができる。
＜保護用接着層形成工程＞
　保護用接着層形成工程では、保護用接着剤塗布層を加熱し、保護用接着層を形成する。
　加熱の温度及び時間としては、保護用接着剤塗布層が保護用接着層に転化される温度及び時間であれば、特に限定されない。
　加熱の温度としては、十分な硬化速度を実現する観点等から、好ましくは１２０℃以上、より好ましくは１５０℃以上であり、積層体を構成する各層（支持基板及び半導体基板を含む）の変質を防ぐ観点等から、好ましくは２５０℃以下である。さらに好ましくは、１８０～２００℃である。
　加熱の時間としては、積層体を構成する各層（支持基板及び半導体基板を含む）の好適な接合を実現する観点から、好ましくは１分以上であり、より好ましくは５分以上であり、過度の加熱による各層への悪影響等を抑制又は回避する観点から、好ましくは１８０分以下であり、より好ましくは１２０分以下である。さらに好ましくは、基板処理効率の観点から１～２０分である。
　加熱は、ホットプレート、オーブン等を用いて行うことができる。
＜剥離用接着剤塗布層形成工程＞
　剥離用接着剤塗布層形成工程は、例えば、支持基板上に剥離用接着剤組成物を塗布するか、又は保護用接着層上に剥離用接着剤組成物を塗布することにより、剥離用接着剤塗布層を形成する工程である。
　剥離用接着剤塗布層形成工程としては、剥離用接着剤塗布層が形成される工程であれば特に制限されず、例えば、保護用接着層上又は支持基板上に、剥離用接着剤組成物を塗布した後に、加熱（前加熱処理）して、未硬化又は未完全硬化の剥離用接着層である剥離用接着剤塗布層が形成される方法を含む工程が挙げられる。このようにして、剥離用接着剤塗布層が、半導体基板上の保護用接着層上に、又は支持基板上に、形成される。
　塗布方法は、特に限定されるものではないが、通常、スピンコート法である。なお、別途スピンコート法等で塗布膜を形成し、シート状の塗布膜を、剥離用接着剤塗布層として貼付する方法を採用し得る。
　剥離用接着剤塗布層の厚さは、積層体中の剥離用接着層の所望の厚さ等を考慮して、適宜決定される。
　剥離用接着剤組成物が溶媒を含む等の理由により、塗布した剥離用接着剤組成物の塗膜を乾燥させる目的で、塗布した剥離用接着剤組成物を加熱してもよい。
　塗布した剥離用接着剤組成物の加熱温度は、剥離用接着剤組成物が含む接着剤成分の種類や量、溶媒が含まれるか否か、用いる溶媒の沸点、所望の剥離用接着層の厚さ等に応じて異なるため一概に規定できないが、通常８０～１５０℃、その加熱時間は、通常３０秒～５分である。
　加熱は、ホットプレート、オーブン等を用いて行うことができる。
＜剥離用接着層形成工程＞
　剥離用接着層形成工程では、剥離用接着剤塗布層を加熱し、剥離用接着層を形成する工程である。
　剥離用接着層形成工程としては、剥離用接着剤塗布層が加熱され、剥離用接着層が形成される工程であれば、特に限定されない（後加熱処理）。例えば、保護用接着層及び剥離用接着剤塗布層が形成された半導体基板と支持基板とを用いて、又は保護用接着層が形成された半導体基板と、剥離用接着剤塗布層が形成された支持基板とを用いて、２つの層（保護用接着層及び剥離用接着剤塗布層）を挟み込むように２つの基板（半導体基板及び支持基板）を配することによって、支持基板と剥離用接着剤塗布層が接するようにし、かつ剥離用接着剤塗布層と保護用接着層が接するようにした後、加熱処理を施せばよい。
　加熱の温度及び時間としては、剥離用接着剤塗布層が剥離用接着層に転化される温度及び時間であれば、特に限定されない。
　加熱の温度としては、十分な硬化速度を実現する観点等から、好ましくは１２０℃以上、より好ましくは１５０℃以上であり、積層体を構成する各層（支持基板及び半導体基板を含む）の変質を防ぐ観点等から、好ましくは２５０℃以下である。さらに好ましくは、１８０～２００℃である。
　加熱の時間としては、積層体を構成する各層（支持基板及び半導体基板を含む）の好適な接合を実現する観点から、好ましくは１分以上であり、より好ましくは５分以上であり、過度の加熱による各層への悪影響等を抑制又は回避する観点から、好ましくは１８０分以下であり、より好ましくは１２０分以下である。さらに好ましくは、基板処理効率の観点から１～２０分である。
　加熱は、ホットプレート、オーブン等を用いて行うことができる。
＜貼り合せ工程＞
　剥離用接着剤塗布層形成工程と剥離用接着層形成工程との間には、半導体基板と支持基板との貼り合せを十分なものとするために、貼り合せ工程を行うことが好ましい。
　貼り合せ工程としては、基板と層の貼り合わせができ、かつ基板や層に損傷を与えない限り特に限定されるものではないが、典型的には、支持基板及び半導体基板の厚さ方向に荷重が掛け得られる工程であり、より好ましくは、減圧下で支持基板及び半導体基板の厚さ方向に荷重が掛け得られる工程である。
　荷重は、基板と層の貼り合わせができ、かつ基板や層に損傷を与えない限り特に限定されるものではないが、例えば、１０～１，０００Ｎである。
　減圧度は、基板と層の貼り合わせができ、かつ基板や層に損傷を与えない限り特に限定されるものではないが、例えば、１０～１０，０００Ｐａである。
（半導体基板の製造方法）
　本発明の積層体は、半導体基板を加工するため仮接着するために使用され、積層体における半導体基板の加工後に支持基板と半導体基板とが離される用途に使用される。
　本発明の半導体基板の製造方法は、半導体基板が加工される加工工程と、支持基板と加工された半導体基板とが離される剥離工程とを少なくとも含み、更に必要に応じて、除去工程等のその他の工程を含む。
＜加工工程＞
　加工工程としては、本発明の積層体における半導体基板が加工される工程であれば、特に限定されないが、例えば、研磨処理、貫通電極形成処理などを含む。
　例えば、各種加工工程において、高温高圧下で加工処理される場合があるが、本発明の積層体は、高温（例えば２５０～３５０℃）や高圧下で処理されても、半導体基板のバンプ変形を有効に防止することができる。
＜＜研磨処理＞＞
　研磨処理としては、例えば、半導体基板のバンプが存在する面と反対側の面を研磨し、半導体基板を薄くする処理であれば、特に限定されないが、例えば、研磨剤や砥石を用いた物理的研磨などが挙げられる。
　研磨処理は、半導体基板の研磨に使用されている一般的な研磨装置を用いて行うことができる。
　研磨処理によって、半導体基板の厚さが減り、所望の厚さに薄化した半導体基板が得られる。薄化した半導体基板の厚みとしては、特に限定されないが、例えば、１０～３００μｍであってもよいし、３０～１００μｍであってもよい。
＜＜貫通電極形成工程＞＞
　研磨された半導体基板には、複数の薄化された半導体基板を積層した際に薄化された半導体基板間の導通を実現するための貫通電極が形成される場合がある。
　そのため、半導体基板の製造方法は、研磨処理の後であって剥離工程の前に、研磨された半導体基板に貫通電極が形成される貫通電極形成処理を含んでいてもよい。
　半導体基板に貫通電極を形成する方法としては、特に限定されないが、例えば、貫通孔を形成し、形成された貫通孔に導電性材料を充填することなどが挙げられる。
　貫通孔の形成は、例えば、フォトリソグラフィーによって行われる。
　貫通孔への導電性材料の充填は、例えば、めっき技術によって行われる。
＜剥離工程＞
　剥離工程は、加工工程の後に、支持基板と加工された半導体基板とが離される工程である限り特に限定されない。
　例えば、鋭部を有する機材（いわゆるディボンダー）で機械的に剥離する方法が挙げられる。具体的には、例えば、半導体基板と支持基板との間に鋭部を挿入した後、半導体基板と支持基板とを分離する。通常、剥離は、剥離用接着層内部、剥離用接着層と保護用接着層との界面及び剥離用接着層と支持基板との界面にいずれかで生じ、これらのうちの２つ以上が組み合わさって剥離が生じることもよくある。なお、剥離用接着層内部で剥離が生じるとは、剥離用接着層が開裂することを意味する。
＜除去工程＞
　除去工程としては、剥離工程の後に、半導体基板上の保護用接着層やその上の剥離用接着層残渣が除去される工程であれば、特に限定されないが、例えば、洗浄剤組成物を用いてこれらを溶解除去する方法が挙げられる。また、溶解除去に除去テープ等を用いた除去を組み合わせてもよい。
　洗浄剤組成物を用いる場合、例えば、保護用接着層付き半導体基板を洗浄剤組成物に浸漬したり、洗浄剤組成物を吹き付けたりすることができる。
　洗浄剤組成物を用いて半導体基板を洗浄する場合、バンプが損傷されないように注意する。
　本発明で用いる洗浄剤組成物の好適な一例としては、第四級アンモニウム塩と、溶媒とを含む洗浄剤組成物が挙げられる。
　第四級アンモニウム塩は、第四級アンモニウムカチオンと、アニオンとから構成されるものであって、この種の用途に用いられるものであれば特に限定されるものではない。
　このような第四級アンモニウムカチオンとしては、典型的には、テトラ（炭化水素）アンモニウムカチオンが挙げられる。一方、それと対を成すアニオンとしては、水酸化物イオン（ＯＨ－）;フッ素イオン（Ｆ－）、塩素イオン（Ｃｌ－）、臭素イオン（Ｂｒ－）、ヨウ素イオン（Ｉ－）等のハロゲンイオン；テトラフルオロホウ酸イオン（ＢＦ４ －）；ヘキサフルオロリン酸イオン（ＰＦ６ －）等が挙げられるが、これらに限定されない。
　本発明においては、第四級アンモニウム塩は、好ましくは含ハロゲン第四級アンモニウム塩であり、より好ましくは含フッ素第四級アンモニウム塩である。
　第四級アンモニウム塩中、ハロゲン原子は、カチオンに含まれていても、アニオンに含まれていてもよいが、好ましくはアニオンに含まれる。
　好ましい一態様においては、含フッ素第四級アンモニウム塩は、フッ化テトラ（炭化水素）アンモニウムである。
　フッ化テトラ（炭化水素）アンモニウムにおける炭化水素基の具体例としては、炭素数１～２０のアルキル基、炭素数２～２０のアルケニル基、炭素数２～２０のアルキニル基、炭素数６～２０のアリール基等が挙げられる。
　より好ましい一態様においては、フッ化テトラ（炭化水素）アンモニウムは、フッ化テトラアルキルアンモニウムを含む。
　フッ化テトラアルキルアンモニウムの具体例としては、フッ化テトラメチルアンモニウム、フッ化テトラエチルアンモニウム、フッ化テトラプロピルアンモニウム、フッ化テトラブチルアンモニウム（テトラブチルアンモニウムフルオリドともいう）等が挙げられるが、これらに限定されない。中でも、フッ化テトラブチルアンモニウムが好ましい。
　積層体の製造と薄化ウエハーの製造とを一連で行う態様の一例を、図２Ａ～図２Ｈを用いて説明する。
　図２Ａ～図２Ｈは、積層体の製造及び薄化ウエハーの製造を行う一態様を説明するための図である。
　まず、バンプ１ａを有するウエハー１を用意する（図２Ａ）。
　次に、ウエハー１のバンプ１ａが存在する面上に、塗布装置１１を用いたスピンコーティングによって保護用接着剤組成物を塗布し、保護用接着剤塗布層２ａを形成する（図２Ｂ）。
　次に、ウエハー１のバンプ１ａが存在する面と反対側の面に、加熱装置（ホットプレート）１２を配し、加熱装置１２によって保護用接着剤塗布層２ａを加熱して硬化させ保護用接着層２に転化する（図２Ｃ）。
　次に、保護用接着層２上に、塗布装置１３を用いたスピンコーティングによって剥離用接着剤組成物を塗布し、剥離用接着剤塗布層３ａを形成する（図２Ｄ）。
　次に、剥離用接着剤塗布層３ａ上に、支持基板４を配する（図２Ｅ）。
　次に、減圧下でウエハー１と支持基板４との厚さ方向に荷重を掛けた後、ウエハー１のバンプ１ａが存在する面と反対側の面に、加熱装置（ホットプレート）１４を配し、加熱装置１４によって剥離用接着剤塗布層３ａを加熱して硬化させ剥離用接着層３に転化する（図２Ｆ）。
　図２Ａ～図２Ｆで示した工程によって、積層体が得られる。
　次に、薄化ウエハーの製造の一例を説明する。
　次に、研磨装置（不図示）を用いてウエハー１のバンプ１ａが存在する面と反対側の面を研磨し、ウエハー１を薄化する（図２Ｇ）。なお、薄化されたウエハー１に対して貫通電極の形成などが施されてもよい。
　次に、剥離装置（不図示）を用いて、薄化したウエハー１と支持基板４とを剥離する（図２Ｈ）。
　次に、洗浄装置（不図示）を用いて、洗浄剤組成物によって薄化したウエハー１上から保護用接着層２等を溶解除去することによって、薄化したウエハー１を洗浄する。
　以上によって薄化したウエハー１が得られる。
　以下、実施例を挙げて本発明をより具体的に説明するが、本発明は下記の実施例に限定されるものではない。なお、使用した装置は以下のとおりである。
（１）撹拌機Ａ：（株）シンキー製　自転公転ミキサー　ＡＲＥ―５００
（２）複素粘度の測定：アントンパール（株）製　レオメータＭＣＲ-３０２
（３）真空貼り合わせ装置Ｘ：ズースマイクロテック（株）製、マニュアルボンダー
（４）真空貼り合わせ装置Ｙ：ズースマイクロテック（株）製、オートボンダー
（５）剥離装置Ｘ：ズースマイクロテック（株）製、マニュアルデボンダー
　実施例で用いた各成分の構造式を以下に示す。
Figure JPOXMLDOC01-appb-C000007
［分子量の測定］
　ポリジメチルシロキサンの重量平均分子量及び数平均分子量並びに分散度は、ＧＰＣ装置（東ソー（株）製ＥｃｏＳＥＣ　ＨＬＣ―８３２０ＧＰＣ）及びＧＰＣカラム（東ソー（株）ＴＳＫｇｅｌ　ＳｕｐｅｒＭｕｌｔｉｐｏｒｅＨＺ－Ｎ、ＴＳＫｇｅｌ　ＳｕｐｅｒＭｕｌｔｉｐｏｒｅＨＺ－Ｈ）を用い、カラム温度を４０℃とし、溶離液（溶出溶媒）としてテトラヒドロフランを用い、流量（流速）を０．３５ｍＬ／分とし、標準試料としてポリスチレン（昭和電工（株）製、Ｓｈｏｄｅｘ）を用いて、測定した。
［１－１］保護用接着剤組成物の調製
［調製例１］
　撹拌機Ａ６００ｍＬ撹拌容器に、前述の成分（ａ１）として、式（Ｖ）で表される粘度２００ｍＰａ・ｓのビニル基含有直鎖状ポリジメチルシロキサン６２.１０ｇとビニル基含有のＭＱ樹脂からなるベースポリマー（ワッカーケミ社製）８２．２５ｇ、前述の成分（ａ２）として粘度１００ｍＰａ・ｓのＳｉＨ基含有直鎖状ポリジメチルシロキサン（ワッカーケミ社製）１５．２３ｇ、及び前述の成分（Ａ３）として１－エチニル－１－シクロヘキサノール（ワッカーケミ社製）０．４２ｇを入れ、撹拌機Ａで５分間撹拌し、混合物（Ｉ）を得た。
　スクリュー管５０ｍＬに前述の成分（Ａ２）として白金触媒（ワッカーケミ（株）製）０．２４ｇと、前述の成分（ａ１）として式（Ｗ）で表される粘度１０００ｍＰａ・ｓのビニル基含有直鎖状ポリジメチルシロキサン（ワッカーケミ社製）１０．０７ｇを撹拌機Ａで５分間撹拌し、混合物（ＩＩ）を得た。
　得られた混合物（ＩＩ）のうち７．１４ｇを混合物（Ｉ）に加え、撹拌機Ａで５分間撹拌し、混合物（ＩＩＩ）を得た。
　最後に得られた混合物（ＩＩＩ）をナイロンフィルター３００メッシュでろ過し、保護用接着剤組成物１を得た。なお、回転粘度計を用いて測定した保護用接着剤組成物１の粘度は、９９００ｍＰａ・ｓであった。
［１－２］剥離用接着剤組成物の調製
［調製例２］
　撹拌機Ａ専用の６００ｍＬ撹拌容器に、前述の成分（ａ１）としてポリシロキサン骨格とビニル基とを有するＭＱ樹脂（ワッカーケミ社製）のｐ－メンタン溶液（濃度８０．６質量％）１０４．１４ｇ、前述の成分（Ｂ）として式（Ｍ１）で表されるポリオルガノシロキサン（複素粘度８００Ｐａ・ｓ、重量平均分子量１７１,８９９（分散度２．１８）、ワッカーケミ社製）５８．１１ｇ、溶媒としてｐ－メンタン（日本テルペン化学（株）製）３４．９４ｇ及びｎ－デカン（三協化学（株）製）６．２０ｇを加え、撹拌機Ａで５分間撹拌し混合物（Ｉ）を得た。
　得られた混合物（Ｉ）に、前述の成分（ａ２）として粘度１００ｍＰａ・ｓのＳｉＨ基含有直鎖状ポリジメチルシロキサン（ワッカーケミ社製）１６．７９ｇ、及び前述の成分（ａ１）として式（Ｖ）で表される粘度２００ｍＰａ・ｓのビニル基含有直鎖状ポリジメチルシロキサン（ワッカーケミ社製）２４．５４ｇを加え、混合物（ＩＩ）を得た。
　前述の成分（Ａ３）として１，１－ジフェニル－２－プロピン－１－オール（東京化成工業（株）製）１．６１ｇ及び１－エチニル－１－シクロヘキサノール（ワッカーケミ社製）１．６１ｇ、並びに溶媒としてｐ－メンタン（日本テルペン化学（株）製）３．２３ｇを撹拌機Ａで６０分間撹拌して混合物（ＩＩＩ）を得た。
　得られた混合物（ＩＩＩ）のうち１．２９ｇを混合物（ＩＩ）に加え、撹拌機Ａで５分間撹拌し、混合物（ＩＶ）を得た。
　前述の成分（Ａ２）として白金触媒（ワッカーケミ社製）０．６５ｇ、及び前述の成分（ａ１）として式（Ｗ）で表される粘度１０００ｍＰａ・ｓのビニル基含有直鎖状ポリジメチルシロキサン（ワッカーケミ社製）１９．３７ｇを撹拌機Ａで５分間撹拌し、混合物（Ｖ）を得た。
　得られた混合物（Ｖ）のうち４．００ｇを混合物（ＩＶ）に加え、撹拌機Ａで５分間撹拌し、混合物（ＶＩ）を得た。
　最後に、得られた混合物（ＶＩ）をナイロンフィルター３００メッシュでろ過し、剥離用接着剤組成物１を得た。なお、得られた剥離用接着剤組成物１の粘度は、３０００ｍＰａ・ｓであった。
［調製例３］
　撹拌機Ａ専用の６００ｍＬ撹拌容器に、前述の成分（ａ１）としてポリシロキサン骨格とビニル基とを有するＭＱ樹脂（ワッカーケミ社製）のｐ－メンタン溶液（濃度８０．６質量％）１０５．２６ｇ、前述の成分（Ｂ）として式（Ｍ１）で表されるポリオルガノシロキサン（複素粘度６０００Ｐａ・ｓ、重量平均分子量６４２，０００（分散度２．６）、ワッカーケミ社製、商品名ＧＥＮＩＯＰＬＡＳＴ　ＧＵＭ）３５．２４ｇ、ｐ－メンタン（日本テルペン化学（株）製）５４．１１ｇ及びｎ－デカン（三協化学（株）製）８．３５ｇを加え、撹拌機Ａによる５分間の撹拌を、途中に小休止を挟み合計８回繰り返し、混合物（Ｉ）を得た。
　得られた混合物（Ｉ）に、前述の成分（ａ２）として粘度１００ｍＰａ・ｓのＳｉＨ基含有直鎖状ポリジメチルシロキサン（ワッカーケミ社製）１６．９７ｇ、及び前述の成分（ａ１）として粘度２００ｍＰａ・ｓのビニル基含有直鎖状ポリジメチルシロキサン（ワッカーケミ社製）２４．８０ｇを加え、混合物（ＩＩ）を得た。
　前述の成分（Ａ３）として１，１－ジフェニル－２－プロピン－１－オール（東京化成工業（株）製）１．６３ｇ、（Ａ３）として１－エチニル－１－シクロヘキサノール（ワッカーケミ社製）１．６３ｇ、及びｐ－メンタン（日本テルペン化学（株）製）３．２６ｇを撹拌機Ａで５分間撹拌して、混合物（ＩＩＩ）を得た。
　得られた混合物（ＩＩＩ）のうち１．３１ｇを混合物（ＩＩ）に加え、撹拌機Ａで５分間撹拌し、混合物（ＩＶ）を得た。
　前述の成分（Ａ２）として白金触媒（ワッカーケミ社製）０．２６ｇ、前述の成分（ａ１）として粘度１０００ｍＰａ・ｓのビニル基含有直鎖状ポリジメチルシロキサン（ワッカーケミ社製）１９．５８ｇを撹拌機Ａで５分間撹拌し、混合物（Ｖ）を得た。
　得られた混合物（Ｖ）のうち３．９７ｇを混合物（ＩＶ）に加え、撹拌機Ａで５分間撹拌し、混合物（ＶＩ）を得た。
　最後に、得られた混合物（ＶＩ）をナイロンフィルター３００メッシュでろ過し、剥離用接着剤組成物２を得た。なお、得られた剥離用接着剤組成物２の粘度は、３９００ｍＰａ・ｓであった。
［２］接着性及び剥離性の評価
［実施例１－１］
　デバイス側のウエハーとして３００ｍｍのシリコンウエハー（厚さ：７７０μｍ）に、調製例１で得られた保護用接着剤組成物１をスピンコートで塗布し、２００℃で１０分間加熱することにより、ウエハーの回路面に厚さが約３２．５μｍの保護用接着層を形成した。
　続いて、保護用接着層上に、調製例２で得られた剥離用接着剤組成物１をスピンコートで塗布し、１２０℃で１．５分間加熱（前加熱処理）することにより、保護用接着層上に、積層体中の剥離用接着層の厚さが約３２．５μｍとなるように剥離用接着剤塗布層を形成した。
　その後、真空貼り合わせ装置Ｙ内で、保護用接着層及び剥離用接着剤塗布層を有するシリコンウエハーと、キャリア側のウエハー（支持体）として３００ｍｍガラスウエハー（厚さ：７００μｍ）とを、保護用接着層及び剥離用接着剤塗布層を挟むように貼り合わせ、ホットプレート上でデバイス側ウエハーを下にして２００℃で１０分間加熱（後加熱処理）することにより積層体を作製した。なお、貼り合せは、温度２３℃、減圧度１，０００Ｐａで、３０Ｎの荷重をかけて行った。
［実施例１－２］
　デバイス側のウエハーとして３００ｍｍのシリコンウエハー（厚さ：７７０μｍ）に、調製例１で得られた保護用接着剤組成物１をスピンコートで塗布し、２００℃で１０分間加熱することにより、ウエハーの回路面に厚さが約３２．５μｍの保護用接着層を形成した。
　続いて、保護用接着層上に、調製例３で得られた剥離用接着剤組成物２をスピンコートで塗布し、１２０℃で１．５分間加熱（前加熱処理）することにより、保護用接着層上に、積層体中の剥離用接着層の厚さが約３２．５μｍとなるように剥離用接着剤塗布層を形成した。
　その後、真空貼り合わせ装置内Ｙで、保護用接着層及び剥離用接着剤塗布層を有するシリコンウエハーと、キャリア側のウエハー（支持体）として３００ｍｍガラスウエハー（厚さ：７００μｍ）とを、保護用接着層及び剥離用接着剤塗布層を挟むように貼り合わせ、ホットプレート上でデバイス側ウエハーを下にして２００℃で１０分間加熱（後加熱処理）することにより積層体を作製した。なお、貼り合せは、温度２３℃、減圧度１，０００Ｐａで、３０Ｎの荷重をかけて行った。
［比較例１－１］
　デバイス側のウエハーとして３００ｍｍのシリコンウエハー（厚さ：７７０μｍ）に、調製例１で得られた保護用接着剤組成物１をスピンコートで塗布することにより、ウエハーの回路面に、積層体中の保護用接着層の厚さが約６５μｍとなるように保護用接着剤塗布層を形成した。
　その後、真空貼り合わせ装置内Ｙで、保護用接着剤塗布層を有するシリコンウエハーと、キャリア側のウエハー（支持体）として３００ｍｍガラスウエハー（厚さ：７００μｍ）とを、保護用接着剤塗布層を挟むように貼り合わせ、ホットプレート上でデバイス側ウエハーを下にして２００℃で１０分間加熱（後加熱処理）することにより積層体を作製した。なお、貼り合せは、温度２３℃、減圧度１，０００Ｐａで、３０Ｎの荷重をかけて行った。
［比較例１－２］
　デバイス側のウエハーとして３００ｍｍのシリコンウエハー（厚さ：７７０μｍ）に、調製例２で得られた剥離用接着剤組成物１をスピンコートで塗布し、１２０℃で１．５分間加熱（前加熱処理）することにより、ウエハーの回路面に、積層体中の剥離用接着層の厚さが約６５μｍとなるように剥離用接着剤塗布層を形成した。
　その後、真空貼り合わせ装置内Ｙで、剥離用接着剤塗布層を有するシリコンウエハーと、キャリア側のウエハー（支持体）として３００ｍｍガラスウエハー（厚さ：７００μｍ）とを、剥離用接着剤塗布層を挟むように貼り合わせ、ホットプレート上でデバイス側ウエハーを下にして２００℃で１０分間加熱（後加熱処理）することにより積層体を作製した。なお、貼り合せは、温度２３℃、減圧度１，０００Ｐａで、３０Ｎの荷重をかけて行った。
［比較例１－３］
　デバイス側のウエハーとして３００ｍｍのシリコンウエハー（厚さ：７７０μｍ）に、調製例３で得られた剥離用接着剤組成物２をスピンコートで塗布し、１２０℃で１．５分間加熱（前加熱処理）することにより、ウエハーの回路面に、積層体中の剥離用接着層の厚さが約６５μｍの剥離用接着剤塗布層を形成した。
　その後、真空貼り合わせ装置内Ｙで、剥離用接着剤塗布層を有するシリコンウエハーと、キャリア側のウエハー（支持体）として３００ｍｍガラスウエハー（厚さ：７００μｍ）とを、接着層を挟むように貼り合わせ、ホットプレート上でデバイス側ウエハーを下にして２００℃で１０分間加熱（後加熱処理）することにより積層体を作製した。なお、貼り合せは、温度２３℃、減圧度１，０００Ｐａで、３０Ｎの荷重をかけて行った。
　実施例１－１、実施例１－２、比較例１－１、比較例１－２、及び比較例１－３で得られた積層体を用いて、各積層体における接着層の接着性及び剥離性を評価した。
　接着性の評価は、ボイドの有無を積層体のガラスウエハー（支持体）側から目視で確認することにより行い、ボイドが確認されない場合は良好とし、ボイドが確認された場合は不良とした。ここで、ボイドとは、積層体の基板と層の間、２つの層の間又は層中に気泡がある状態を意味し、望ましくない気泡があるこのような状態では、半導体基板の十分な保護を期待することができない。
　剥離性の評価は、半導体基板と支持基板とを剥離する際に要する力を測定し、剥離装置Ｘで剥離ができた場合は良好とし、剥離ができなかった場合は不良とした。
　その結果、全ての積層体において、ボイドは確認されなかった。剥離性について、実施例１－１および実施例１－２においては、１５Ｎの力で、半導体基板と支持基板を良好に剥離することができた。また、比較例１－１は剥離装置Ｘでは剥離できないことが分かった。なお、比較例１－２および比較例１－３は、１５Ｎの力で剥離することが可能であった。
　このように、本発明の積層体は剥離不可能な保護用接着剤組成物１の存在下でも、剥離用接着層を有することで良好な剥離性を発現することが分かった。
［３－１］バンプ保護性能の確認
［実施例２－１］
　デバイス側の基板としてとしてＰＩ　ＴＥＧ　４×４ｃｍのチップ（厚さ：７７０μｍ、バンプ直径：０．０３ｍｍ、バンプ高さ：０．０４ｍｍ、バンプピッチ：０．０６×０．１ｍｍ）に、調製例１で得られた保護用接着剤組成物１をスピンコートで塗布し、２００℃で１０分間加熱することにより、チップの回路面に厚さが約３２．５μｍの保護用接着層を形成した。
　続いて、保護用接着層上に、調製例２で得られた剥離用接着剤組成物１をスピンコートで塗布し、１２０℃で１．５分間加熱（前加熱処理）することにより、積層体中の剥離用接着層の厚さが約３２．５μｍとなるように剥離用接着剤塗布層を形成した。
　その後、真空貼り合わせ装置Ｘ内で、保護用接着層及び剥離用接着剤塗布層を有するチップと、キャリア側のウエハー（支持体）として１００ｍｍのガラスウエハー（厚さ：７７０μｍ）とを、保護用接着層及び剥離用接着剤塗布層を挟むように貼り合わせ、ホットプレート上でデバイス側ウエハーを下にして２００℃で１０分間加熱（後加熱処理）することにより積層体を作製した。なお、貼り合せは、温度２３℃、減圧度１，０００Ｐａで、３０Ｎの荷重をかけて行った。
［実施例２－２］～［実施例２－８］
　実施例２－１において、下記表１に示すように、各接着剤組成物の種類と、各層の膜厚を変更した以外は、実施例２－１と同様な方法により、実施例２－２～２－８の積層体を得た。
［比較例２－１］
　デバイス側の基板としてＰＩ　ＴＥＧ　４×４ｃｍのチップ（厚さ：７７０μｍ、バンプ直径：０．０３ｍｍ、バンプ高さ：０．０４ｍｍ、バンプピッチ：０．０６×０．１ｍｍ）に、調製例２で得られた剥離用接着剤組成物１をスピンコートで塗布し、１２０℃で１．５分間加熱（前加熱処理）することにより、チップ上に、積層体中の剥離用接着層の厚さが約６５μｍとなるように剥離用接着剤塗布層を形成した。
　その後、真空貼り合わせ装置Ｘ内で、剥離用接着剤塗布層を有するチップと、キャリア側のウエハー（支持体）として１００ｍｍのガラスウエハー（厚さ：７７０μｍ）とを、剥離用接着剤塗布層を挟むように貼り合わせ、ホットプレート上でデバイス側ウエハーを下にして２００℃で１０分間加熱（後加熱処理）することにより積層体を作製した。なお、貼り合せは、温度２３℃、減圧度１，０００Ｐａで、３０Ｎの荷重をかけて行った。
［比較例２－２］
　デバイス側の基板としてとしてＰＩ　ＴＥＧ　４×４ｃｍのチップ（厚さ：７７０μｍ、バンプ直径：０．０３ｍｍ、バンプ高さ：０．０４ｍｍ、バンプピッチ：０．０６×０．１ｍｍ）に、調製例３で得られた剥離用接着剤組成物２をスピンコートで塗布し、１２０℃で１．５分間加熱（前加熱処理）することにより、チップ上に、積層体中の剥離用接着層の厚さが約６５μｍとなるように剥離用接着剤塗布層を形成した。
　その後、真空貼り合わせ装置Ｘ内で、剥離用接着剤塗布層を有するチップと、キャリア側のウエハー（支持体）として１００ｍｍのガラスウエハー（厚さ：７７０μｍ）とを、剥離用接着剤塗布層を挟むように貼り合わせ、ホットプレート上でデバイス側ウエハーを下にして２００℃で１０分間加熱（後加熱処理）することにより積層体を作製した。なお、貼り合せは、温度２３℃、減圧度１，０００Ｐａで、３０Ｎの荷重をかけて行った。
［比較例２－３］
　デバイス側の基板としてＰＩ　ＴＥＧ　４×４ｃｍのチップ（厚さ：７７０μｍ、バンプ直径：０．０３ｍｍ、バンプ高さ：０．０４ｍｍ、バンプピッチ：０．０６×０．１ｍｍ）に、調製例１で得られた保護用接着剤組成物１をスピンコートで塗布することにより、チップ上に、積層体中の保護用接着層の厚さが約６５μｍとなるように保護用接着剤塗布層を形成した。
　その後、真空貼り合わせ装置Ｘ内で、この接着層を有するチップと、キャリア側のウエハー（支持体）として１００ｍｍのガラスウエハー（厚さ：７７０μｍ）とを、接着層を挟むように貼り合わせ、ホットプレート上でデバイス側ウエハーを下にして２００℃で１０分間加熱（後加熱処理）することにより積層体を作製した。なお、貼り合せは、温度２３℃、減圧度１，０００Ｐａで、３０Ｎの荷重をかけて行った。
［比較例２－４］
　デバイス側の基板としてＰＩ　ＴＥＧ　４×４ｃｍのチップ（厚さ：７７０μｍ、バンプ直径：０．０３ｍｍ、バンプ高さ：０．０４ｍｍ、バンプピッチ：０．０６×０．１ｍｍ）に、調製例２で得られた剥離用接着剤組成物１をスピンコートで塗布し、１２０℃で１．５分間加熱（前加熱処理）することにより、チップ上の残留溶媒を除去し、さらに２００℃で１０分間加熱することにより、チップ上に、積層体中の剥離用接着層の厚さが約３２．５μｍとなるように剥離用接着剤塗布層を形成した。
　続いて、剥離用接着剤塗布層上に、調製例１で得られた保護用接着剤組成物１をスピンコートで塗布し、剥離用接着剤塗布層の上に、積層体中の保護用接着層の厚さが約３２．５μｍとなるように保護用接着剤塗布層を形成した。
　その後、真空貼り合わせ装置Ｘ内で、剥離用接着剤塗布層及び保護用接着剤塗布層を有するチップと、キャリア側のウエハー（支持体）として１００ｍｍのガラスウエハー（厚さ：７７０μｍ）とを、剥離用接着剤塗布層及び保護用接着剤塗布層を挟むように貼り合わせ、ホットプレート上でデバイス側ウエハーを下にして２００℃で１０分間加熱（後加熱処理）することにより積層体を作製した。なお、貼り合せは、温度２３℃、減圧度１，０００Ｐａで、３０Ｎの荷重をかけて行った。
[３－２]高温処理の評価
　ホットプレートを用いて、実施例２－１、実施例２－２、実施例２－３、実施例２－４、実施例２－５、実施例２－６、実施例２－７、実施例２－８、比較例２－１、比較例２－２、比較例２－３、及び比較例２－４で得られた各積層体に高温処理を施した。高温処理は、各積層体について、作製日当日（作り置き前）と作製日から１０日後（作り置き後）に行った。高温処理は次の手順で行った。
　２７０℃に設定したホットプレート上に積層体のガラスウエハー（支持基板）を下にして置き、５分間加熱した。
　処理後の各積層体の半導体基板であるシリコンウエハーの状況を支持基板であるガラスウエハー越しに光学顕微鏡を用いて観察し、バンプ変形の有無を目視で確認した。
　１つの積層体中のバンプは５０４４個存在しており、変形したバンプの数が０個以上で５０個未満の場合を○、５０個以上で１００個未満の場合を△、１００個以上の場合×とした。
　結果を下記表１に示す。表１中、括弧内の数字は各層の膜厚を示す。
Figure JPOXMLDOC01-appb-T000008
　表１の結果で示すように、実施例２－１～実施例２－８で得られた積層体においては、良好なバンプ保護性能を有していた。特に作り置き後も良好なバンプ保護性能を有していた。
　一方、比較例２－１、比較例２－２および比較例２－４の積層体においては、作り置き後に多数のバンプ変形が確認された。
　実施例の結果から、本発明の積層体は、半導体基板と支持基板とを容易に剥離でき、かつバンプの変形を抑制できるバンプ保護性能に優れている積層体であることが分かった。
　本発明によれば、半導体基板と支持基板とを容易に剥離でき、かつバンプの変形を抑制できる積層体が提供できることから、加工された半導体基板の製造に有用である。
　１　　ウエハー
　１ａ　バンプ
　２　　保護用接着層
　２ａ　保護用接着剤塗布層
　３　　剥離用接着層
　３ａ　剥離用接着剤塗布層
　４　　支持基板
　１１　塗布装置
　１２　加熱装置
　１３　塗布装置
　１４　加熱装置

Claims (6)

  1. 　バンプ付き半導体基板と、支持基板と、前記バンプ付き半導体基板に接するように形成された保護用接着層と、前記保護用接着層と前記支持基板との間に形成された剥離用接着層とを備える積層体であって、
    　前記保護用接着層は、保護用接着剤組成物から形成され、前記保護用接着剤組成物は、ヒドロシリル化反応によって硬化する成分（Ａ）を含み、硬化反応を起こさない剥離剤成分（Ｂ）を含まず、
    　前記剥離用接着層は、剥離用接着剤組成物から形成され、前記剥離用接着剤組成物は、ヒドロシリル化反応によって硬化する成分（Ａ）と、硬化反応を起こさない剥離剤成分（Ｂ）とを含む、積層体。
  2. 　前記保護用接着層中に含有される前記成分（Ａ）が、ケイ素原子に結合した炭素数２～４０のアルケニル基を有するポリオルガノシロキサン（ａ１）と、Ｓｉ－Ｈ基を有するポリオルガノシロキサン（ａ２）と、白金族金属系触媒（Ａ２）とを含有し、
    　前記剥離用接着層中に含有される前記成分（Ａ）が、ケイ素原子に結合した炭素数２～４０のアルケニル基を有するポリオルガノシロキサン（ａ１）と、Ｓｉ－Ｈ基を有するポリオルガノシロキサン（ａ２）と、白金族金属系触媒（Ａ２）とを含有する、
    請求項１に記載の積層体。
  3. 　前記剥離用接着層中に含有される前記剥離剤成分（Ｂ）が、変性されていてもよいポリジメチルシロキサンである請求項１又は２に記載の積層体。
  4. 　請求項１～３のいずれか一項に記載の積層体における前記半導体基板が加工される工程と、
    　前記保護用接着層と前記剥離用接着層とが離されることによって、前記支持基板と加工された前記半導体基板とが離される工程と、
    を含む、半導体基板の製造方法。
  5. 　前記加工される工程が、前記半導体基板の前記バンプが存在する面と反対側の面を研磨し、前記半導体基板を薄くする処理を含む、請求項４に記載の半導体基板の製造方法。
  6. 　請求項１～３のいずれか一項に記載の積層体を製造する、積層体の製造方法であって、
    　前記半導体基板の前記バンプが存在する面上に、前記保護用接着剤組成物を塗布することにより、保護用接着剤塗布層を形成する保護用接着剤塗布層形成工程と、
    　前記保護用接着剤塗布層を加熱し、前記保護用接着層を形成する保護用接着層形成工程と、
    　前記支持基板上に前記剥離用接着剤組成物を塗布するか、又は前記保護用接着層上に前記剥離用接着剤組成物を塗布することにより、剥離用接着剤塗布層を形成する剥離用接着剤塗布層形成工程と、
    　前記剥離用接着剤塗布層と前記保護用接着層が接し、かつ前記剥離用接着剤塗布層と前記支持基板が接した状態で、前記剥離用接着剤塗布層を加熱し、前記剥離用接着層を形成する剥離用接着層形成工程と、
    を含む、積層体の製造方法。
PCT/JP2022/006804 2021-03-26 2022-02-21 積層体、積層体の製造方法、及び半導体基板の製造方法 WO2022202029A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP22774829.0A EP4306315A1 (en) 2021-03-26 2022-02-21 Multilayer body, method for producing multilayer body, and method for producing semiconductor substrate
KR1020237033272A KR20230162939A (ko) 2021-03-26 2022-02-21 적층체, 적층체의 제조 방법, 및 반도체 기판의 제조 방법
CN202280024275.1A CN117083694A (zh) 2021-03-26 2022-02-21 层叠体、层叠体的制造方法以及半导体基板的制造方法
JP2023508805A JPWO2022202029A1 (ja) 2021-03-26 2022-02-21

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-053121 2021-03-26
JP2021053121 2021-03-26

Publications (1)

Publication Number Publication Date
WO2022202029A1 true WO2022202029A1 (ja) 2022-09-29

Family

ID=83397003

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/006804 WO2022202029A1 (ja) 2021-03-26 2022-02-21 積層体、積層体の製造方法、及び半導体基板の製造方法

Country Status (6)

Country Link
EP (1) EP4306315A1 (ja)
JP (1) JPWO2022202029A1 (ja)
KR (1) KR20230162939A (ja)
CN (1) CN117083694A (ja)
TW (1) TW202238709A (ja)
WO (1) WO2022202029A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5335443B2 (ja) 2006-03-01 2013-11-06 シン マテリアルズ アクチェンゲゼルシャフト ウエハ支持構造体及び該ウエハ支持構造体の製造に用いられる層システム
WO2015190438A1 (ja) * 2014-06-10 2015-12-17 日産化学工業株式会社 仮接着剤を用いた積層体
JP2017073541A (ja) * 2015-10-08 2017-04-13 信越化学工業株式会社 仮接着方法及び薄型ウエハの製造方法
WO2018216732A1 (ja) * 2017-05-24 2018-11-29 日産化学株式会社 エポキシ変性ポリシロキサンを含有する仮接着剤
WO2020138240A1 (ja) * 2018-12-27 2020-07-02 日産化学株式会社 光照射剥離用接着剤組成物及び積層体並びに積層体の製造方法及び剥離方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5335443B2 (ja) 2006-03-01 2013-11-06 シン マテリアルズ アクチェンゲゼルシャフト ウエハ支持構造体及び該ウエハ支持構造体の製造に用いられる層システム
WO2015190438A1 (ja) * 2014-06-10 2015-12-17 日産化学工業株式会社 仮接着剤を用いた積層体
JP2017073541A (ja) * 2015-10-08 2017-04-13 信越化学工業株式会社 仮接着方法及び薄型ウエハの製造方法
WO2018216732A1 (ja) * 2017-05-24 2018-11-29 日産化学株式会社 エポキシ変性ポリシロキサンを含有する仮接着剤
WO2020138240A1 (ja) * 2018-12-27 2020-07-02 日産化学株式会社 光照射剥離用接着剤組成物及び積層体並びに積層体の製造方法及び剥離方法

Also Published As

Publication number Publication date
TW202238709A (zh) 2022-10-01
JPWO2022202029A1 (ja) 2022-09-29
EP4306315A1 (en) 2024-01-17
KR20230162939A (ko) 2023-11-29
CN117083694A (zh) 2023-11-17

Similar Documents

Publication Publication Date Title
CN115989142A (zh) 层叠体及剥离剂组合物
WO2022114112A1 (ja) 積層体、積層体の製造方法、及び半導体基板の製造方法
WO2022202029A1 (ja) 積層体、積層体の製造方法、及び半導体基板の製造方法
TW202126779A (zh) 接著劑組成物、積層體及其製造方法和積層體之剝離方法及半導體形成基板加工方法
WO2023008204A1 (ja) 積層体の製造方法、及び接着剤組成物のキット
WO2022202153A1 (ja) 接着剤組成物、積層体、積層体の製造方法、及び半導体基板の製造方法
JP2022143089A (ja) 積層体、積層体の製造方法、及び半導体基板の製造方法
TW202146594A (zh) 半導體基板之洗淨方法、加工後之半導體基板之製造方法及剝離用組成物
US20240182766A1 (en) Adhesive composition, laminate, method for producing laminate, and method for producing semiconductor substrate
WO2023248872A1 (ja) 光照射剥離用の剥離剤組成物
WO2023100705A1 (ja) 剥離性付与剤、接着剤組成物、積層体、及び半導体基板の製造方法
US20230125907A1 (en) Method for cleaning semiconductor substrate, method for producing processed semiconductor substrate, and stripping composition
JP7468787B2 (ja) 半導体基板の洗浄方法、加工された半導体基板の製造方法、及び、剥離及び溶解用組成物
WO2023132229A1 (ja) 接着剤組成物、積層体、積層体の製造方法、及び加工された基板の製造方法
WO2022210068A1 (ja) 接着剤組成物、積層体、積層体の製造方法、及び加工された基板の製造方法
CN117981055A (zh) 半导体基板的清洗方法、经加工的半导体基板的制造方法以及剥离和溶解用组合物
KR20240070529A (ko) 반도체 기판의 세정 방법, 가공된 반도체 기판의 제조 방법, 및 박리 및 용해용 조성물
JP2023125710A (ja) 光照射剥離用の接着剤組成物、積層体、積層体の製造方法、及び加工された半導体基板の製造方法
CN115315788A (zh) 半导体基板的清洗方法、经加工的半导体基板的制造方法以及剥离用组合物

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22774829

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023508805

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 202280024275.1

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2022774829

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2022774829

Country of ref document: EP

Effective date: 20231013

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 11202307266V

Country of ref document: SG