WO2022185014A1 - Condensateur comprenant un empilement de couches en materiau semi-conducteur a large bande interdite - Google Patents

Condensateur comprenant un empilement de couches en materiau semi-conducteur a large bande interdite Download PDF

Info

Publication number
WO2022185014A1
WO2022185014A1 PCT/FR2022/050383 FR2022050383W WO2022185014A1 WO 2022185014 A1 WO2022185014 A1 WO 2022185014A1 FR 2022050383 W FR2022050383 W FR 2022050383W WO 2022185014 A1 WO2022185014 A1 WO 2022185014A1
Authority
WO
WIPO (PCT)
Prior art keywords
capacitor
layers
intermediate layer
dopants
stack
Prior art date
Application number
PCT/FR2022/050383
Other languages
English (en)
Inventor
Gauthier CHICOT
Khaled DRICHE
David EON
Etienne GHEERAERT
Cédric MASANTE
Julien Pernot
Original Assignee
Diamfab
Centre National De La Recherche Scientifique
Institut Polytechnique De Grenoble
Universite De Grenoble Alpes
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Diamfab, Centre National De La Recherche Scientifique, Institut Polytechnique De Grenoble, Universite De Grenoble Alpes filed Critical Diamfab
Priority to KR1020237030118A priority Critical patent/KR20230160240A/ko
Priority to CN202280018667.7A priority patent/CN117121659A/zh
Priority to JP2023553959A priority patent/JP2024510144A/ja
Priority to EP22712961.6A priority patent/EP4302339A1/fr
Priority to US18/549,016 priority patent/US20240154045A1/en
Publication of WO2022185014A1 publication Critical patent/WO2022185014A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C23C16/27—Diamond only
    • C23C16/278—Diamond only doping or introduction of a secondary phase in the diamond
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/04—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors with potential-jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Definitions

  • the present invention relates to the field of microelectronic devices. It relates in particular to a capacitor comprising a stack of layers of semiconductor material with a wide forbidden band.
  • a micro-electronic circuit also requires passive components, such as capacitors, supporting very high voltages (for example greater than 1000V, or even greater than 3000V), to form RC dampers capable of suppressing voltage transients when switching between closed circuit and open circuit; this avoids damage by overloading the active devices.
  • Ceramic insulator capacitors are known to hold very high voltages. They nevertheless have several drawbacks: first of all, their large size prevents them from being integrated as close as possible to the active devices; the significant distance between active and passive devices creates parasitic inductances, this becoming all the more true as the switching frequencies increase.
  • these capacitors are not compatible with integration during the micro-electronic manufacturing of active devices, in a clean room. Finally, they operate in a limited temperature range, typically between room temperature and 125°C.
  • the present invention aims to remedy all or part of the aforementioned drawbacks. It proposes a capacitor with fixed capacitance comprising a stack of layers of semiconductor material with a wide forbidden band, capable of withstanding very high voltages, reliable, whose capacitance value is constant regardless of the applied voltage, having dimensions reduced and capable of operating in a wide range of temperatures, typically up to 300°C.
  • the capacitor according to the invention is also compatible with microelectronic manufacturing methods and can therefore be monolithically co-integrated close to active power devices.
  • the invention relates to a capacitor comprising a stack of layers made of a semiconductor material having a band gap energy greater than 2.3 eV, said stack of layers comprising: - an intermediate layer, electrically insulating, having a resistivity greater than 10 kohm.cm and comprising n- or p-type deep dopants producing energy levels located at more than 0.4 eV from the conduction band or the band valence of the semiconductor material,
  • two contact layers having a resistivity of less than 10 kohm.cm and comprising dopants of the opposite type to that of the deep dopants of the intermediate layer, the two contact layers, electrically insulated from each other, being arranged either side of the intermediate layer to form two pn junctions.
  • the two contact layers have a resistivity less than or equal to 1 mohm.cm, to confer a purely capacitive nature on the capacitor;
  • the capacitor comprises two metal electrodes respectively electrically connected to the two contact layers;
  • the deep dopants are present in the intermediate layer in a concentration of between lxl0 14 /cm 3 and lxlO 21 /cm 3 ;
  • the intermediate layer has a thickness of between 10 nm and 2 mm, preferably between 500 nm and 50 microns;
  • each contact layer has a thickness between 5 nm and 50 microns, preferably between 50 nm and 1 micron;
  • the semiconductor material of the stack of layers is chosen from among silicon carbide (SiC), gallium nitride (GaN), aluminum nitride (AIN), ternary or quaternary alloys based on nitride, boron nitride (BN), gallium oxide (Ga203) and diamond;
  • the capacitor comprises a support substrate on which the stack of layers is arranged
  • the support substrate is composed of a semiconductor material of the same nature as the semiconductor material of the stack of layers;
  • the semiconductor material forming the stack of layers is diamond, the deep dopants of the intermediate layer are n-type, and the dopants of the contact layers are p-type and are boron atoms;
  • the deep dopants of the intermediate layer are nitrogen atoms
  • the semiconductor material forming the stack of layers is silicon carbide
  • the deep dopants of the intermediate layer are p-type and are vanadium atoms
  • the (shallow) dopants of the contact layers are of type n and are nitrogen atoms.
  • Figure 1 shows a first embodiment of a capacitor according to the invention
  • FIG. 2 shows a second embodiment of a capacitor according to the invention.
  • the same references in the figures may be used for elements of the same type.
  • the figures are schematic representations which, for the purpose of readability, are not to scale. In particular, the thicknesses of the layers along the z axis are not to scale with respect to the lateral dimensions along the x and y axes; and the relative thicknesses of the layers between them are not necessarily observed in the figures.
  • the invention relates to a capacitor 10 comprising a stack of layers 1 formed from a so-called wide-bandgap semiconductor material, that is to say having a bandgap energy, between the valence band and the conduction band. , greater than 2.3 eV.
  • the semiconductor material can in particular be chosen from: silicon carbide (SiC), for example 4H-SiC, whose forbidden band energy is 3.26 eV,
  • GaN gallium nitride
  • AIN aluminum nitride
  • nitride for example AlGaN, InGaN, etc.
  • Ga2Ct gallium oxide
  • the stack of layers 1 of the capacitor 10 comprises three layers 2a, 2b, 3 formed in the semiconductor material with a large band gap: an intermediate layer 3 arranged between two contact layers 2a, 2b ( Figure 1 and Figure 2).
  • the contact layers 2a, 2b have a resistivity of less than 10 kohm.cm. They can, according to different aspects of the invention, have a resistivity less than or equal to 10 ohm.cm, less than or equal to 1 ohm.cm, less than or equal to 10 mohm.cm, or even less than or equal to 1 mohm.cm .
  • the contact layers 2a, 2b are doped with n-type (donors) or p-type (acceptors) dopants capable of increasing the conductivity of the semiconductor material, to adjust the expected resistivity. They are electrically isolated from each other because they are intended to form (in whole or in part) the two metal plates of capacitor 10.
  • donors and acceptors are impurities (atoms) introduced, voluntarily or not, into a semiconductor; donors (n-type) are able to donate electrons to the conduction band or other levels in the bandgap, and acceptors (p-type) are able to capture electrons from the valence band or from other bandgap levels.
  • shallow donors are defined as being able to easily donate an electron to the conduction band of the semiconductor. This is related to the fact that their energy level in the forbidden band is slightly removed from the conduction band.
  • a semiconductor heavily doped with shallow donors therefore has electrical conductor properties, at room temperature, due to the free electrons transferred to the conduction band by the donors.
  • shallow acceptors are defined as capable of easily capturing an electron at the valence band of the semiconductor, because their energy level in the bandgap is slightly away from the valence band.
  • a semiconductor heavily doped with shallow acceptors therefore has electrical conductor properties, at room temperature, due to the free holes generated in the valence band by the acceptors.
  • the dopants introduced into said layers 2a, 2b will generally be qualified as shallow dopants. Nevertheless, certain dopants, which are not ordinarily considered shallow, can be used to achieve the resistivities mentioned above.
  • the ionization energy of the boron dopant is 0.38 eV for low concentrations of dopants and tends towards 0 eV when the concentration increases until reaching the insulator-metal transition for a doping of 5xl0 20 /cm 3 . It is then possible to achieve resistivities of less than 5 mohm.cm in diamond heavily doped with boron.
  • Conduction by jumping (“hopping” according to the Anglo-Saxon terminology) also makes it possible to achieve low resistivities by using dopants, such as for example boron (acceptor) or phosphorus (donor) in diamond.
  • dopants such as for example boron (acceptor) or phosphorus (donor) in diamond.
  • concentration of boron must be between lxl0 19 /cm 3 and 5xl0 2 °/cm 3 and that of phosphorus must be greater than lxl0 19 /cm 3 .
  • the semiconductor material of the contact layers 2a, 2b may have a polycrystalline structure, or preferably monocrystalline, to reduce leakage (interference) and provide a better interface with the intermediate layer 3 when itself is monocrystalline.
  • the intermediate layer 3 is electrically insulating, that is to say it has a resistivity greater than 10 kohm.cm.
  • the resistivity of intermediate layer 3 is as high as possible, for example greater than 1000 kohm.cm.
  • It includes deep dopants which are defined here as producing energy levels situated at more than 0.4 eV from the conduction band or the valence band of the semiconductor material.
  • the deep dopants of the intermediate layer 3 can be deep donors (n-type) or deep acceptors (p-type), specific to the nature of the semiconductor material.
  • Deep dopants are donors or acceptors with higher binding energies for electrons and holes, respectively, and therefore are not substantially ionized at room temperature. Compared to shallow donors and acceptors, the energy levels of deep donors and acceptors are positioned deeper in the bandgap, i.e. further away from the conduction band and the valence band, respectively. The insulating character of the intermediate layer 3 can therefore be perfectly preserved in the presence of these deep dopants.
  • deep dopants will be chosen producing energy levels situated at more than leV of the valence bands (acceptors) or conduction bands (donors).
  • the ionization energy of the deep dopant should be greater than leV or l.3eV, in order to ensure a resistivity of the intermediate layer 3 greater than or equal to 1000 kohm.cm, respectively for operation at 150° C. or at 250° C.
  • the deep dopants are present in the intermediate layer 3, at a concentration of between 1 ⁇ 10 14 /cm 3 and 1 ⁇ 10 21 /cm 3 .
  • this range of concentration is likely to be more restricted, typically between lxl0 14 /cm 3 and lxl0 18 /cm 3 , in certain specific cases of deep dopants; indeed, beyond a certain concentration, certain deep dopants (such as phosphorus in diamond, already mentioned above) can participate in electrical conduction by a phenomenon of conduction by jumping (“hopping”), which does not is not desired in the intermediate layer 3.
  • the semi-conductor material of the intermediate layer 3 can have a polycrystalline or preferably monocrystalline structure to guarantee good electrical insulation by avoiding leakage currents and premature breakdown, which could be favored by the presence of grain boundaries.
  • the dopants of the contact layers 2a, 2b are of the opposite type to that of the deep dopants of the intermediate layer 3.
  • the stack of layers 1 thus forms two pn junctions, respectively between the upper contact layer 2a and the intermediate layer 3, and between the lower contact layer 2b and the intermediate layer 3.
  • Capacitor 10 thus successively comprises upper contact layer 2a, a pn junction, intermediate insulating layer 3, a pn junction, and lower contact layer 2b.
  • the pn junctions avoid the injection of carriers from the contact layers 2a, 2b into the intermediate layer 3, when a high voltage is applied to the capacitor 10, via the contact layers 2a, 2b. Such an injection would greatly degrade the insulating character of the intermediate layer 3.
  • the pn junctions which are established between the contact layers 2a, 2b and the intermediate layer 3 confer great stability and excellent reliability on the capacitor 10 according to the invention.
  • the capacitor effect is ensured by the non-deserted zone of the intermediate layer 3, when the dopants of the intermediate layer 3 are deep enough to provide electrical insulation at the working temperature, and by the two space charge zones of the two pn junctions. For high working temperatures (typically above 150° C.), overlapping of the two space charge zones of the two pn junctions can be used to reinforce the electrical insulation of the intermediate layer 3.
  • the capacitor 10 according to the invention takes advantage of the presence of deep dopants in the intermediate layer 3, of the type opposite to the shallow dopants of the contact layers 2a, 2b, on the one hand, to ensure the insulating nature of said intermediate layer 3 (property of deep impurities), and on the other hand, to establish two pn junctions (deep impurities used as dopants) which ensure a fixed capacitance value and give electrical insulation, stability and reliability to capacitor 10.
  • the intermediate layer 3 may have a thickness (along the z axis in the figures) of between 10 nm and 2 mm, preferably between 500 nm and 50 microns.
  • Each contact layer 2a, 2b can have a thickness of between 5 nm and 50 microns, preferably between 50 nm and 1 micron.
  • the semiconductor material forming the stack of layers 1 is diamond.
  • the deep dopants of the intermediate layer 3 are n-type (donors). They may be phosphorus (P) atoms or preferably nitrogen (N) atoms. In diamond, phosphorus and nitrogen produce levels deep in the forbidden band, respectively at 0.57eV and 1.7eV below the conduction band.
  • the concentration of deep nitrogen donors is of the order of 3 ⁇ 10 19 /cm 3
  • the intermediate layer 3 has a resistivity greater than 1000 kohm.cm
  • the concentration of deep phosphorus donors is of the order of 1 ⁇ 10 15 /cm 3
  • the resistivity of the intermediate layer 3 is greater than 100 kohm.cm.
  • the dopants of the contact layers 2a, 2b are boron atoms (B), of p type (acceptors).
  • B boron atoms
  • acceptors p type
  • boron produces a band gap level, 0.38eV above the valence band. But, as previously mentioned, the ionization energy of boron decreases when the concentration of dopants increases.
  • the contact layers 2a, 2b have a resistivity of less than 5 mohm.cm. Still by way of example, with a concentration of acceptors of the order of 5 ⁇ 10 14 /cm 3 , the contact layers 2a, 2b have a resistivity of the order of 1 kohm.cm.
  • the stack 1 of the three layers 2a, 3, 2b defines a stack of p/n/p types.
  • the semiconductor material forming the stack of layers is silicon carbide (SiC).
  • the deep dopants of the intermediate layer 3 are vanadium (V) atoms, of the p type.
  • V vanadium
  • the concentration of deep acceptors is of the order of lxl0 15 /cm 3
  • the intermediate layer 3 has a resistivity greater than 100 kohm.cm.
  • the shallow dopants of the contact layers 2a, 2b are nitrogen atoms, of n type. In Sic, nitrogen produces a shallow level in the bandgap, 0.08 eV below the conduction band.
  • the contact layers 3 have a resistivity of less than 20 mohm.cm.
  • the stack 1 of the three layers 2a, 3, 2b defines a stack of n/p/n types.
  • the capacitor 10 advantageously comprises two metal electrodes 4a, 4b respectively electrically connected to the two contact layers 2a, 2b. These electrodes 4a, 4b are in ohmic contact with said layers 2a, 2b and will allow the electrical connection of capacitor 10 to the exterior.
  • Each electrode 4a, 4b can thus consist of one or more metal layer(s) deposited on a contact layer 2a, 2b.
  • connection between the two contact layers 2a, 2b and the outside can alternatively be made by any other known means making it possible to electrically connect said layers 2a, 2b.
  • Capacitor 10 belongs to the category of fixed-capacitance non-polarized capacitors.
  • the capacitance remains constant (i.e. with less than 10% variation, or even less than 1% variation) regardless of the voltage applied to these plates (contact layers 2a, 2b or electrodes 4a, 4b), said voltage being greater than several kV, greater than 1000V, greater than 2000V, or even more.
  • the two contact layers 2a, 2b (potentially with their electrodes 4a, 4b) form the two metal plates of the capacitor 10, separated by an insulating material (the intermediate layer 3). When a voltage is applied between the two armatures, an electric field is formed in the insulating material (intermediate layer 3).
  • Capacitor 10 is defined by its capacitance C expressed in Farad (F):
  • the value of the capacitance C will therefore depend on S, the larger S is, the larger C will be, d, the smaller d is, the larger C will be,
  • the lateral dimensions of the capacitor 10, defining the surface S of the metal plates can be between 10 microns and 10 mm.
  • the capacitor 10 is limited by the maximum electric field that the intermediate layer 3 can withstand.
  • Semiconductors with a wide forbidden band are known to have very high maximum electric fields. For example, for SiC this field is about 3 MV/cm and for diamond it is 10 MV/cm.
  • This intrinsic property of the intermediate layer 3 makes it possible to push back the limits of the capacitors currently available.
  • the two contact layers 2a, 2b have a resistivity less than or equal to 1 mohm.cm: the series resistance of capacitor 10 is then negligible (compared to the other resistances of the circuit in which said capacitor 10 will be integrated). Capacitor 10 then has a purely capacitive character.
  • the two contact layers 2a, 2b have a resistivity greater than 1 mohm.cm (and, it should be remembered, less than 10 kohm.cm).
  • the series resistance of capacitor 10 becomes significant (compared to the other resistances of the circuit in which said capacitor 10 will be integrated) and can be adjusted to produce an RC snubber.
  • Capacitor 10 then defines a capacitance with an integrated resistor and forms an RC snubber device.
  • each electrode 4a, 4b is arranged on a main face (in the (x,y) plane) of layer stack 1.
  • the stack of layers 1 is arranged on a support substrate 5, included in the capacitor 10, which typically forms the growth support for the layers of the stack 1.
  • the substrate support 5 may be composed of a semiconductor material of the same nature as the semiconductor material of the stack of layers 1 or of a different nature but allowing the growth of the layers of the stack 1.
  • this support substrate 5 modifies the arrangement of the electrodes 4a, 4b.
  • An electrode 4a is placed on the free main face of the upper contact layer 2a.
  • Layer lower contact layer 4b has a surface in the plane (x,y) greater than the surface, in this same plane, of the other layers of the stack 1 (namely the intermediate layer 3 and the upper contact layer 4a).
  • the other electrode 4b can be in contact with the lower contact layer 2b at its peripheral surface, free of the other layers of the stack 1 (FIG. 2).
  • Diamond is chosen here as the semiconductor material.
  • the starting point is a type Ib diamond wafer, enriched in nitrogen (N), obtained by a high pressure high temperature (HPHT) or chemical vapor deposition (CVD) technique.
  • This wafer has a concentration of deep N donors of 1 ⁇ 10 19 /cm 3 and has the expected insulating properties (resistivity greater than 10 kohm.cm).
  • this wafer will form the intermediate layer
  • the intermediate layer 3 is then treated in a conventional acid cleaning bath, so as to eliminate contaminants such as graphite, metals, organic and inorganic materials.
  • a deposit (growth) of a highly conductive monocrystalline diamond layer (of p++ type) is operated on either side of the intermediate layer 3, to form the two contact layers 2a, 2b.
  • the deposition can be carried out, for example, by hot filament (HF) CVD or by microwave plasma (MP).
  • HF hot filament
  • MP microwave plasma
  • the concentration of boron B atoms is 5 ⁇ 10 2 ° atm/cm 3 .
  • the thickness is, for example, 200 nm.
  • the next step consists of the metallization of the surfaces of the contact layers 2a, 2b.
  • a deposition of metal, titanium (Ti) followed by gold (Au), is for example carried out, on the free faces of the two layers 2a, 2b, with a total thickness of 70 nm (30 nm Ti and 40 nm At).
  • Other metals can of course be used which will form an ohmic contact.
  • the structure is then annealed to promote the formation of a carbide, and to confer the ohmic character on contact.
  • the annealing can be carried out using a simple furnace or an RTA system for rapid and controlled rises in temperature, for example at 450° C. for 1 hour under vacuum with a flow of inert gas of the argon type.
  • a capacitor structure 10 conforming to the first embodiment of the invention (FIG. 1) is then obtained, compatible with a very high voltage, typically up to several kV, and with a capacitance of the order of 1 pF/mm 2 .
  • the contact layers 2a, 2b here have a resistivity of less than 1 mohm.cm, giving a purely capacitive character to the capacitor 10 (first aspect of the invention).
  • the starting support substrate 5, made of monocrystalline diamond, of any known type, is obtained by a high pressure high temperature (HPHT) or chemical vapor deposition (CVD) technique.
  • HPHT high pressure high temperature
  • CVD chemical vapor deposition
  • a conventional acid bath cleaning is applied to the support substrate 5 so as to remove the contaminants.
  • the growth of a highly conductive single-crystal diamond layer (of the p++ type) is carried out on the support substrate 5, to form the lower contact layer 2b of the stack 1.
  • the deposition can be carried out, for example, by CVD hot filament (HF) or microwave plasma (MP).
  • the concentration of boron B atoms is 5 ⁇ 10 2 ° atm/cm 3 .
  • the thickness is 200 nm.
  • This is followed by the deposition (growth) of a monocrystalline diamond layer, electrically insulating and n-type (dopants deep nitrogen), to form the intermediate layer 3.
  • the concentration of deep donors is 1x10 19 atm/cm 3 and the thickness of the intermediate layer 3 is approximately 1 micron.
  • a new growth of a highly conductive monocrystalline diamond layer (of p++ type) is carried out on the intermediate layer 3, to form the upper contact layer 2a of the stack 1, identical to the lower contact layer 2b.
  • a mask for example made of aluminum, is then deposited on the upper contact layer 2a, to delimit a smaller surface than the desired surface for the lower contact layer 2b. It is then possible to etch the unmasked portion of the upper contact layer 2a and of the intermediate layer 3, until reaching the lower contact layer 2b.
  • the metallization of the free surfaces of the contact layers 2a, 2b can be carried out, for example in two successive steps, by using masks and/or by implementing lithography techniques. Titanium (Ti) and gold (Au) or other metal deposits can be made to form an ohmic contact between each contact layer 2a, 2b and its electrode 4a, 4b. Each electrode 4a, 4b has a thickness of 70 nm. An annealing of the structure, for example such as that described in the first embodiment, is then carried out to promote the formation of a carbide, and to confer the ohmic character on contact.
  • a metal mask is deposited on the surface of said layer 2b which must remain free of the other layers of the stack 1. Then, the intermediate layer 3 and the upper contact layer 2a are produced, by selective growth, only on a defined surface (the central surface in FIG. 2). Withdrawal of the mask and the metallization can then take place as previously described.
  • a capacitor structure 10 conforming to the second embodiment of the invention is then obtained, compatible with a very high voltage, typically up to 1000 V, with a fixed capacitance of the order of 0 .05nF/mm 2 , whatever the voltage applied to its terminals.
  • the contact layers 2a, 2b here have a resistivity of less than 1 mohm.cm, giving a purely capacitive character to the capacitor 10 (first aspect of the invention).
  • the contact layers 2a, 2b will be produced with a thickness of approximately 1 micron and a resistivity of 1 kohm.cm (typically corresponding to a concentration in boron dopants of the order of 5 ⁇ 10 14 /cm 3 ). It is thus possible to obtain a time constant of the RC damping circuit of 1 ns, with the same capacitance as mentioned above, of the order of 0.05 nF/mm 2 .
  • the second embodiment provides more flexibility on the value of the capacitance, the thickness of the intermediate (insulating) layer 3 being able to be manufactured and adjusted with greater ease than in the first embodiment.
  • Capacitor 10 is capable of storing high energies, typically a voltage greater than 1000V, greater than 3000V, or even greater than 5000V. It provides great stability of capacitance values with temperature, in a wide temperature range between -30°C and 300°C. Leakage currents generated by temperature are negligible. Capacitor 10 is produced by microelectronic processes; it is therefore easily co-integrable monolithically with active components, on the same chip.
  • the capacitor according to the invention constitutes a passive component capable of being integrated into all electric power converters, used for example in hybrid and/or electric cars, aeronautics, energy management, etc. Integrated in busbars and damping RC networks, it protects electrical circuits from component failure due to a voltage peak, typically greater than 2000V, generated during switching between closed and open circuit.
  • the capacitor according to the invention can be used for the protection of a high voltage electrical circuit against voltage transients.

Abstract

L'invention concerne un condensateur (10) comprenant un empilement de couches (1) en un matériau semi-conducteur présentant une énergie de bande interdite supérieure à 2,3 eV, ledit empilement de couches (1) comportant : une couche intermédiaire (3), électriquement isolante, présentant une résistivité supérieure à 10 kohm.cm et comprenant des dopants profonds de type n ou p produisant des niveaux d'énergie situés à plus de 0,4 eV de la bande de conduction ou de la bande de valence du matériau semi-conducteur, deux couches de contact (2a,2b) présentant une résistivité inférieure ou égale à 10 kohm.cm et comprenant des dopants de type opposé à celui des dopants profonds de la couche intermédiaire (3), les deux couches de contact (2a,2b) étant disposées de part et d'autre de la couche intermédiaire (3) pour former deux jonctions pn.

Description

DESCRIPTION
TITRE : CONDENSATEUR COMPRENANT UN EMPILEMENT DE COUCHES EN MATERIAU SEMI-CONDUCTEUR A LARGE BANDE INTERDITE
DOMAINE DE L'INVENTION
La présente invention concerne le domaine des dispositifs micro électroniques. Elle concerne en particulier un condensateur comprenant un empilement de couches en matériau semi-conducteur à large bande interdite.
ARRIERE PLAN TECHNOLOGIQUE DE L'INVENTION
L'intérêt pour les semi-conducteurs à large bande interdite, tels que le carbure de silicium, le nitrure de gallium ou le diamant, a considérablement augmenté au cours des dernières années, car les dispositifs de puissance et les systèmes intégrés d'alimentation basés sur ces matériaux peuvent gérer une densité de puissance beaucoup plus élevée par rapport à leurs homologues traditionnels en silicium, et ce avec des dimensions de zone active inférieures. Ils sont de plus en plus largement utilisés dans la fabrication de dispositifs fonctionnant à hautes tensions et hautes fréquences, pour répondre aux besoins de domaines montants de l'électronique, comme notamment les véhicules hybrides ou électriques.
Au-delà des dispositifs de puissance actifs, un circuit micro électronique requiert également des composants passifs, tels que des condensateurs, supportant de très hautes tensions (par exemple supérieures à 1000V, voire supérieures à 3000V), pour former des amortisseurs RC aptes à supprimer les transitoires de tension lors d'une commutation entre circuit fermé et circuit ouvert ; cela évite un endommagement par surcharge des dispositifs actifs. Les condensateurs à isolant céramique sont connus pour tenir de très hautes tensions. Ils présentent néanmoins plusieurs inconvénients : tout d'abord, leur taille importante empêche qu'ils soient intégrés au plus proche des dispositifs actifs ; la distance significative entre dispositifs actifs et passifs crée des inductances parasites, ceci devenant d'autant plus vrai que les fréquences de commutation augmentent. De plus, ces condensateurs ne sont pas compatibles avec une intégration au cours de la fabrication micro-électronique des dispositifs actifs, en salle blanche. Enfin, ils fonctionnent dans une gamme de températures limitée, typiquement entre la température ambiante et 125°C.
OBJET DE L' INVENTION
La présente invention vise à remédier à tout ou partie des inconvénients précités. Elle propose un condensateur à capacité fixe comprenant un empilement de couches en matériau semi- conducteur à large bande interdite, apte à supporter de très hautes tensions, fiable, dont la valeur de la capacité est constante quelle que soit la tension appliquée, présentant des dimensions réduites et capable de fonctionner dans une gamme étendue de températures, typiquement jusqu'à 300°C. Le condensateur selon l'invention est en outre compatible avec les procédés de fabrication micro-électronique et peut donc être co- intégré monolithiquement près de dispositifs de puissance actifs.
BREVE DESCRIPTION DE L' INVENTION
L'invention concerne un condensateur comprenant un empilement de couches en un matériau semi-conducteur présentant une énergie de bande interdite supérieure à 2,3 eV, ledit empilement de couches comportant : - une couche intermédiaire, électriquement isolante, présentant une résistivité supérieure à 10 kohm.cm et comprenant des dopants profonds de type n ou p produisant des niveaux d'énergie situés à plus de 0,4 eV de la bande de conduction ou de la bande de valence du matériau semi-conducteur,
- deux couches de contact présentant une résistivité inférieure à 10 kohm.cm et comprenant des dopants de type opposé à celui des dopants profonds de la couche intermédiaire, les deux couches de contact, électriquement isolées l'une de l'autre, étant disposées de part et d'autre de la couche intermédiaire pour former deux jonctions pn.
Selon d'autres caractéristiques avantageuses et non limitatives de l'invention, prises seules ou selon toute combinaison techniquement réalisable :
• les deux couches de contact présentent une résistivité supérieure à 1 mohm.cm, le condensateur définissant alors une capacité avec une résistance intégrée pour former un amortisseur RC ;
• les deux couches de contact présentent une résistivité inférieure ou égale à 1 mohm.cm, pour conférer un caractère purement capacitif au condensateur ;
• le condensateur comprend deux électrodes métalliques respectivement électriquement connectées aux deux couches de contact ;
• les dopants profonds sont présents dans la couche intermédiaire dans une concentration comprise entre lxl014/cm3 et lxlO21/cm3 ;
• la couche intermédiaire présente une épaisseur comprise entre lOnm et 2mm, préférentiellement entre 500nm et 50 microns ;
• chaque couche de contact présente une épaisseur comprise entre 5nm et 50 microns, préférentiellement entre 50nm et 1 micron ; • le matériau semi-conducteur de l'empilement de couches est choisi parmi le carbure de silicium (SiC), le nitrure de gallium (GaN), le nitrure d'aluminium (AIN), les alliages ternaires ou quaternaires à base de nitrure, le nitrure de bore (BN), l'oxyde de gallium (Ga203) et le diamant ;
• le condensateur comprend un substrat support sur lequel est disposé l'empilement de couches ;
• le substrat support est composé d'un matériau semi-conducteur de même nature que le matériau semi-conducteur de l'empilement de couches ;
• le matériau semi-conducteur formant l'empilement de couches est le diamant, les dopants profonds de la couche intermédiaire sont de type n, et les dopants des couches de contact sont de type p et sont des atomes de bore ;
• les dopants profonds de la couche intermédiaire sont des atomes d'azote ;
• le matériau semi-conducteur formant l'empilement de couches est le carbure de silicium, les dopants profonds de la couche intermédiaire sont de type p et sont des atomes de vanadium, et les dopants (peu profonds) des couches de contact sont de type n et sont des atomes d'azote.
BREVE DESCRIPTION DES FIGURES
D'autres caractéristiques et avantages de l'invention ressortiront de la description détaillée de l'invention qui va suivre en référence aux figures annexées sur lesquelles :
[Fig. 1] La figure 1 présente un premier mode de réalisation d'un condensateur conforme à l'invention ;
[Fig. 2] La figure 2 présente un deuxième mode de réalisation d'un condensateur conforme à l'invention. Les mêmes références sur les figures pourront être utilisées pour des éléments de même type. Les figures sont des représentations schématiques qui, dans un objectif de lisibilité, ne sont pas à l'échelle. En particulier, les épaisseurs des couches selon l'axe z ne sont pas à l'échelle par rapport aux dimensions latérales selon les axes x et y ; et les épaisseurs relatives des couches entre elles ne sont pas nécessairement respectées sur les figures.
DESCRIPTION DETAILLEE DE L' INVENTION
L'invention concerne un condensateur 10 comprenant un empilement de couches 1 formé en un matériau semi-conducteur dit à large bande interdite, c'est-à-dire présentant une énergie de bande interdite, entre la bande de valence et le bande de conduction, supérieure à 2,3 eV. Le matériau semi-conducteur peut notamment être choisi parmi : le carbure de silicium (SiC), par exemple 4H-SiC, dont l'énergie de bande interdite est 3,26 eV,
- le nitrure de gallium (GaN), dont l'énergie de bande interdite est 3,4 eV, le nitrure d'aluminium (AIN), avec une énergie de bande interdite de 6,2 eV,
- le nitrure de bore (BN), dont l'énergie de bande interdite est d'environ 5,9 eV,
- les alliages ternaires ou quaternaires à base de nitrure, par exemple AlGaN, InGaN, etc,
- l'oxyde de gallium (Ga2Ct), avec une énergie de bande interdite de 4,8 eV, et
- le diamant dont l'énergie de bande interdite est 5,45 eV.
L'empilement de couches 1 du condensateur 10 comprend trois couches 2a,2b,3 formées dans le matériau semi-conducteur à large bande interdite : une couche intermédiaire 3 disposée entre deux couches de contact 2a,2b (figure 1 et figure 2).
Les couches de contact 2a,2b présentent une résistivité inférieure à 10 kohm.cm. Elles peuvent, selon différents aspects de l'invention, présenter une résistivité inférieure ou égale à 10 ohm.cm, inférieure ou égale à 1 ohm.cm, inférieure ou égale à 10 mohm.cm, voire inférieure ou égale à 1 mohm.cm. Les couches de contact 2a,2b sont dopées avec des dopants de type n (donneurs) ou de type p (accepteurs) susceptibles d'augmenter la conductivité du matériau semi-conducteur, pour ajuster la résistivité attendue. Elles sont électriquement isolées l'une de l'autre car destinées à former (en tout ou partie) les deux armatures métalliques du condensateur 10.
Comme cela est bien connu en soi, les donneurs et les accepteurs sont des impuretés (atomes) introduites, volontairement ou non, dans un semi-conducteur ; les donneurs (type n) sont capables de donner des électrons à la bande de conduction ou à d'autres niveaux dans la bande interdite, et les accepteurs (type p) sont capables de capturer des électrons de la bande de valence ou à partir d'autres niveaux de la bande interdite.
En général, on définit les donneurs peu profonds comme capables de donner facilement un électron à la bande de conduction du semi-conducteur. Cela est lié au fait que leur niveau d'énergie dans la bande interdite est faiblement éloigné de la bande de conduction. Un semi-conducteur fortement dopé en donneurs peu profonds a donc des propriétés de conducteur électrique, à température ambiante, en raison des électrons libres cédés à la bande de conduction par les donneurs. De façon analogue, on définit les accepteurs peu profonds comme capables de capter facilement un électron à la bande de valence du semi-conducteur, du fait que leur niveau d'énergie dans la bande interdite est faiblement éloigné de la bande de valence. Un semi-conducteur fortement dopé en accepteurs peu profonds a donc des propriétés de conducteur électrique, à température ambiante, en raison des trous libres générés dans la bande de valence par les accepteurs.
Pour atteindre les gammes de résistivité attendues des couches de contact 2a,2b, entre 10 kohm.cm et moins de 1 mohm.cm, les dopants introduits dans lesdites couches 2a,2b seront généralement qualifiés de dopants peu profonds. Néanmoins, certains dopants, qui ne sont pas d'ordinaire considérés comme peu profonds, peuvent être utilisés pour atteindre les résistivités mentionnées ci-dessus. Dans le diamant, par exemple, l'énergie d'ionisation du dopant bore est de 0,38 eV pour des faibles concentrations de dopants et tend vers 0 eV quand la concentration augmente jusqu'à atteindre la transition isolant-métal pour un dopage de 5xl020/cm3. Il est alors possible d'atteindre des résistivités inférieures à 5 mohm.cm dans du diamant fortement dopé au bore.
La conduction par saut (« hopping » selon la terminologie anglo- saxonne) permet aussi d'atteindre des résistivités basses en utilisant des dopants, comme par exemple le bore (accepteur) ou le phosphore (donneur) dans le diamant. Pour tirer parti de ce phénomène, il faut que la concentration de bore soit comprise entre lxl019/cm3 et 5xl02°/cm3 et celle du phosphore soit supérieure à lxl019/cm3.
Le matériau semi-conducteur des couches de contact 2a,2b peut présenter une structure poly-cristalline, ou préférentiellement monocristalline, pour réduire les fuites (parasitage) et assurer une meilleure interface avec la couche intermédiaire 3 lorsqu'elle-même est monocristalline.
La couche intermédiaire 3 est électriquement isolante c'est-à- dire qu'elle présente une résistivité supérieure à 10 kohm.cm. Avantageusement, la résistivité de la couche intermédiaire 3 est la plus élevée possible, par exemple supérieure à 1000 kohm.cm. Elle comprend des dopants profonds que l'on définit ici comme produisant des niveaux d'énergie situés à plus de 0,4 eV de la bande de conduction ou de la bande de valence du matériau semi- conducteur. Les dopants profonds de la couche intermédiaire 3 peuvent être des donneurs profonds (type n) ou des accepteurs profonds (type p), propres à la nature du matériau semi- conducteur.
Les dopants profonds sont des donneurs ou des accepteurs ayant des énergies de liaison plus élevées pour les électrons et les trous, respectivement, et ne sont donc pas sensiblement ionisés à température ambiante. Par rapport aux donneurs et accepteurs peu profonds, les niveaux d'énergie des donneurs et accepteurs profonds sont positionnés plus profondément dans la bande interdite, c'est-à-dire plus éloignés respectivement de la bande de conduction et de la bande de valence. Le caractère isolant de la couche intermédiaire 3 peut donc être parfaitement conservé en présence de ces dopants profonds.
Préférentiellement, pour un fonctionnement du condensateur 10 au-delà de 150°C, on choisira des dopants profonds produisant des niveaux d'énergie situés à plus de leV des bandes de valence (accepteurs) ou de conduction (donneurs). Par exemple, dans le cas du diamant, pour une concentration en dopants profonds de l'ordre de lxl016/cm3, il conviendra que l'énergie d'ionisation du dopant profond soit supérieure à leV ou à l,3eV, afin d'assurer une résistivité de la couche intermédiaire 3 supérieure ou égale à 1000 kohm.cm, respectivement pour un fonctionnement à 150°C ou à 250°C.
De manière générale, les dopants profonds sont présents dans la couche intermédiaire 3, à une concentration comprise entre lxl014/cm3 et lxl021/cm3. On notera cependant que cette gamme de concentration est susceptible d'être plus restreinte, typiquement entre lxl014/cm3 et lxl018/cm3, dans certains cas particuliers de dopants profonds ; en effet, au-delà d'une certaine concentration, certains dopants profonds (tels que le phosphore dans le diamant, déjà évoqué précédemment) peuvent participer à la conduction électrique par un phénomène de conduction par saut (« hopping »), ce qui n'est pas souhaité dans la couche intermédiaire 3.
Le matériau semi-conducteur de la couche intermédiaire 3 peut présenter une structure poly-cristalline, ou préférentiellement monocristalline pour garantir une bonne isolation électrique en évitant les courants de fuite et un claquage prématuré, qui pourraient être favorisés par la présence de joints de grain.
Dans l'empilement de couche 1 du condensateur 10 selon l'invention, les dopants des couches de contact 2a,2b sont de type opposé à celui des dopants profonds de la couche intermédiaire 3. Comme les deux couches de contact 2a,2b sont disposées de part et d'autre de la couche intermédiaire 3, l'empilement de couches 1 forme ainsi deux jonctions pn, respectivement entre la couche de contact supérieure 2a et la couche intermédiaire 3, et entre la couche de contact inférieure 2b et la couche intermédiaire 3.
Le condensateur 10 comprend ainsi successivement la couche de contact supérieure 2a, une jonction pn, la couche intermédiaire 3 isolante, une jonction pn, et la couche de contact inférieure 2b. Les jonctions pn évitent l'injection de porteurs depuis les couches de contact 2a,2b dans la couche intermédiaire 3, lorsqu'une haute tension est appliquée au condensateur 10, via les couches de contact 2a,2b. Une telle injection dégraderait fortement le caractère isolant de la couche intermédiaire 3. Les jonctions pn qui s'établissent entre les couches de contact 2a,2b et la couche intermédiaire 3 confèrent une grande stabilité et une excellente fiabilité au condensateur 10 selon l'invention. L'effet condensateur est assuré par la zone non désertée de la couche intermédiaire 3, lorsque les dopants de la couche intermédiaire 3 sont suffisamment profonds pour assurer une isolation électrique à la température de travail, et par les deux zones de charge d'espace des deux jonctions pn. Pour des températures de travail élevées (typiquement supérieures à 150°C), un chevauchement des deux zones de charge d'espace des deux jonctions pn pourra être mis à profit pour renforcer l'isolation électrique de la couche intermédiaire 3.
Le condensateur 10 selon l'invention met à profit la présence de dopants profonds dans la couche intermédiaire 3, de type opposé aux dopants peu profonds des couches de contact 2a,2b, d'une part, pour assurer le caractère isolant de ladite couche intermédiaire 3 (propriété des impuretés profondes), et d'autre part, pour établir deux jonctions pn (impuretés profondes utilisées comme dopants) qui assurent une valeur de capacité fixe et confèrent isolation électrique, stabilité et fiabilité au condensateur 10.
La couche intermédiaire 3 peut présenter une épaisseur (selon l'axe z sur les figures) comprise entre lOnm et 2mm, préférentiellement entre 500nm et 50 microns. Chaque couche de contact 2a,2b peut présenter une épaisseur comprise entre 5nm et 50 microns, préférentiellement entre 50nm et 1 micron.
Selon un premier exemple de condensateur 10 conforme à l'invention, le matériau semi-conducteur formant l'empilement de couches 1 est le diamant. Les dopants profonds de la couche intermédiaire 3 sont de type n (donneurs). Ils pourront être des atomes de phosphore (P) ou préférentiellement des atomes d'azote (N). Dans le diamant, le phosphore et l'azote produisent des niveaux profonds dans la bande interdite, respectivement à 0.57eV et 1.7eV en-dessous de la bande de conduction.
A titre d'exemple, la concentration de donneurs profonds azote est de l'ordre de 3xl019/cm3, et la couche intermédiaire 3 présente une résistivité supérieure à 1000 kohm.cm ; alternativement la concentration de donneurs profonds phosphore est de l'ordre de lxl015/cm3, et la résistivité de la couche intermédiaire 3 est supérieure à 100 kohm.cm.
Les dopants des couches de contact 2a,2b sont des atomes de bore (B), de type p (accepteurs). Dans le diamant, le bore produit un niveau dans la bande interdite, à 0.38eV au-dessus de la bande de valence. Mais, comme précédemment évoqué, l'énergie d'ionisation du bore diminue quand la concentration en dopants augmente.
A titre d'exemple, avec une concentration d'accepteurs de l'ordre de 5xl02°/cm3, les couches de contact 2a,2b présentent une résistivité inférieure à 5 mohm.cm. Toujours à titre d'exemple, avec une concentration d'accepteurs de l'ordre de 5xl014/cm3, les couches de contact 2a,2b présentent une résistivité de l'ordre de 1 kohm.cm.
Dans ce premier exemple, l'empilement 1 des trois couches 2a,3,2b définit un empilement de types p/n/p.
Selon un deuxième exemple de condensateur 10 conforme à l'invention, le matériau semi-conducteur formant l'empilement de couches est le carbure de silicium (SiC). Les dopants profonds de la couche intermédiaire 3 sont des atomes de vanadium (V), de type p. Dans le SiC, le vanadium produit un niveau profond dans la bande interdite, à 0,8 eV au-dessous de la bande de conduction.
A titre d'exemple, la concentration d'accepteurs profonds est de l'ordre de lxl015/cm3, et la couche intermédiaire 3 présente une résistivité supérieure à 100 kohm.cm. Les dopants peu profonds des couches de contact 2a,2b sont des atomes d'azote, de type n. Dans le Sic, l'azote produit un niveau peu profond dans la bande interdite, à 0,08 eV au-dessous de la bande de conduction. A titre d'exemple, avec une concentration de donneurs de l'ordre de lxl019/cm3, les couches de contact 3 présentent une résistivité inférieure à 20 mohm.cm.
Dans ce deuxième exemple, l'empilement 1 des trois couches 2a,3,2b définit un empilement de types n/p/n.
Bien sûr, ces deux exemples ne sont pas exhaustifs, et d'autres matériaux semi-conducteurs à large bande interdite peuvent être mis en œuvre dans le condensateur 10 de l'invention. Un empilement de types p/n/p ou n/p/n sera utilisé selon la nature du matériau semi-conducteur, en particulier en fonction du type des dopants profonds et des dopants peu profonds dudit matériau. Pour être connecté à un circuit ou à un autre composant microélectronique, le condensateur 10 comprend avantageusement deux électrodes métalliques 4a,4b respectivement électriquement connectées aux deux couches de contact 2a,2b. Ces électrodes 4a,4b sont en contact ohmique avec lesdites couches 2a,2b et permettront le raccordement électrique du condensateur 10 à l'extérieur. Chaque électrode 4a,4b peut ainsi consister en une ou plusieurs couche (s) métallique(s) déposée sur une couche de contact 2a,2b. Bien sûr, la connexion entre les deux couches de contact 2a,2b et l'extérieur peut alternativement être réalisée par tout autre moyen connu permettant de connecter électriquement lesdites couches 2a,2b.
Le condensateur 10 selon l'invention fait partie de la catégorie des condensateurs non-polarisés à capacité fixe. On entend ici que la capacité reste constante (c'est-à-dire avec moins de 10% de variation, voire moins de 1% de variation) quelle que soit la tension appliquée à ces armatures (couches de contact 2a,2b ou électrodes 4a,4b), ladite tension étant supérieure à plusieurs kV, supérieure à 1000V, supérieure à 2000V, voire plus. Les deux couches de contact 2a,2b (potentiellement avec leurs électrodes 4a,4b) forment les deux armatures métalliques du condensateur 10, séparées par un matériau isolant (la couche intermédiaire 3). Lorsqu'une tension est appliquée entre les deux armatures, un champ électrique se forme dans le matériau isolant (couche intermédiaire 3).
Le condensateur 10 est défini par sa capacitance C exprimée en Farad (F) :
[Math]
C = 8o.Sr.S/d avec o constante diélectrique du vide, r constante diélectrique relative (couche intermédiaire 3), S la surface des armatures métalliques, et d l'épaisseur de la couche intermédiaire 3.
La valeur de la capacité C va donc dépendre de S, plus S est grand, plus C sera grand, d, plus d est petit, plus C sera grand,
8r, plus 8r est grand, plus C sera grand.
Sans que cela soit limitatif, les dimensions latérales du condensateur 10, définissant la surface S des armatures métalliques, peuvent être comprises entre 10 microns et 10 mm.
En plus de ces paramètres, le condensateur 10 est limité par le champ électrique maximal que peut supporter la couche intermédiaire 3. Les semi-conducteurs à large bande interdite sont connus pour avoir des champs électriques maximum très élevés. Par exemple, pour le SiC, ce champ est d'environ 3 MV/cm et pour le diamant, il est de 10 MV/cm. Cette propriété intrinsèque de la couche intermédiaire 3 permet de repousser les limites des condensateurs disponibles actuellement. Selon un premier aspect de l'invention, les deux couches de contact 2a,2b présentent une résistivité inférieure ou égale à 1 mohm.cm : la résistance série du condensateur 10 est alors négligeable (par rapport aux autres résistances du circuit dans lequel ledit condensateur 10 sera intégré). Le condensateur 10 présente alors un caractère purement capacitif.
Selon un deuxième aspect de l'invention, les deux couches de contact 2a,2b présentent une résistivité supérieure à 1 mohm.cm (et, rappelons-le, inférieure à 10 kohm.cm). La résistance en série du condensateur 10 devient significative (par rapport aux autres résistances du circuit dans lequel ledit condensateur 10 sera intégré) et peut être ajustée pour réaliser un amortisseur RC. Le condensateur 10 définit alors une capacité avec une résistance intégrée et forme un dispositif amortisseur RC.
Les modes de réalisation ci-après peuvent s'appliquer à l'un ou l'autre des aspects de l'invention susmentionnés.
Dans un premier mode de réalisation du condensateur 10, illustré sur la figure 1, chaque électrode 4a,4b est disposée sur une face principale (dans le plan (x,y)) de l'empilement de couche 1.
Selon un deuxième mode de réalisation, illustré sur la figure 2, l'empilement de couches 1 est disposé sur un substrat support 5, inclus dans le condensateur 10, qui forme typiquement le support de croissance des couches de l'empilement 1. Le substrat support 5 pourra être composé d'un matériau semi-conducteur de même nature que le matériau semi-conducteur de l'empilement de couches 1 ou de nature différente mais autorisant la croissance des couches de l'empilement 1.
La présence de ce substrat support 5 modifie la disposition des électrodes 4a,4b. Une électrode 4a est disposée sur la face principale libre de la couche de contact supérieure 2a. La couche de contact inférieure 4b présente une surface dans le plan (x,y) plus grande que la surface, dans ce même plan, des autres couches de l'empilement 1 (à savoir la couche intermédiaire 3 et la couche de contact supérieure 4a). Ainsi, l'autre électrode 4b peut être en contact avec la couche de contact inférieure 2b au niveau de sa surface périphérique, libre des autres couches de l'empilement 1 (figure 2).
Des exemples de procédés de fabrication pour le premier et pour le deuxième mode de réalisation vont maintenant être décrits. Le diamant est choisi ici comme matériau semi-conducteur.
Premier mode de réalisation :
On part d'une plaquette en diamant de type Ib, enrichie en azote (N), obtenue par une technique haute pression haute température (HPHT) ou de dépôt chimique en phase vapeur (CVD). Cette plaquette présente une concentration en donneurs profonds N de lxl019/cm3 et présente les propriétés isolantes attendues (résistivité supérieure à 10 kohm.cm).
Ajustée à l'épaisseur souhaitée, par exemple par polissage ou découpe laser, cette plaquette va former la couche intermédiaire
3. Le choix de l'épaisseur de la couche intermédiaire 3, par exemple 50 ym, détermine la valeur de la capacité.
La couche intermédiaire 3 est ensuite traitée dans un bain acide de nettoyage classique, de manière à éliminer les contaminants tels que graphites, métaux, matières organiques et inorganiques. Un dépôt (croissance) d'une couche de diamant monocristalline très conductrice (de type p++) est opéré de part et d'autre de la couche intermédiaire 3, pour former les deux couches de contact 2a,2b. Le dépôt peut être réalisé, par exemple, par CVD à filament chaud (HF) ou par plasma micro-onde (MP). La concentration en atomes de bore B est de 5xl02° atm/cm3. L'épaisseur est, par exemple, 200 nm. L'étape suivante consiste en la métallisation des surfaces des couches de contact 2a,2b. Pour cela, un dépôt de métal, titane (Ti) suivi d'or (Au), est par exemple effectué, sur les faces libres des deux couches 2a,2b, avec une épaisseur totale de 70 nm (30 nm Ti et 40 nm Au). D'autres métaux peuvent bien sûr être utilisés, qui formeront un contact ohmique. Un recuit de la structure est ensuite opéré pour favoriser la formation d'un carbure, et conférer le caractère ohmique au contact. Le recuit peut être réalisé en utilisant un four simple ou un système RTA pour des montées en température rapides et contrôlées, par exemple à 450°C pendant lh sous vide avec un flux de gaz inerte de type argon.
On obtient alors une structure de condensateur 10 conforme au premier mode de réalisation de l'invention (figure 1), compatible avec une très haute tension, typiquement jusqu'à plusieurs kV, et avec une capacité de l'ordre de 1 pF/mm2. Les couches de contact 2a,2b présentent ici une résistivité inférieure à 1 mohm.cm, conférant un caractère purement capacitif au condensateur 10 (premier aspect de l'invention).
Deuxième mode de réalisation :
Le substrat support 5 de départ, en diamant monocristallin, de tout type connu, est obtenu par une technique haute pression haute température (HPHT) ou de dépôt chimique en phase vapeur (CVD). Un nettoyage en bain acide classique est appliqué au substrat support 5 de manière à éliminer les contaminants.
La croissance d'une couche de diamant monocristalline très conductrice (de type p++), est opérée sur le substrat support 5, pour former la couche de contact 2b inférieure de l'empilement 1. Le dépôt peut être réalisé, par exemple, par CVD à filament chaud (HF) ou par plasma micro-onde (MP). La concentration en atomes de bore B est de 5xl02° atm/cm3. L'épaisseur est 200 nm. On effectue ensuite le dépôt (croissance) d'une couche de diamant monocristalline, isolante électriquement et de type n (dopants profonds azote), pour former la couche intermédiaire 3. La concentration en donneurs profonds est de lxlO19 atm/cm3 et l'épaisseur de la couche intermédiaire 3 est d'environ 1 micron. Enfin, une nouvelle croissance de couche de diamant monocristallin très conductrice (de type p++), est opérée sur la couche intermédiaire 3, pour former la couche de contact supérieure 2a de l'empilement 1, identique à la couche de contact inférieure 2b.
Un masque, par exemple en aluminium, est ensuite déposé sur la couche de contact 2a supérieure, pour délimiter une surface plus réduite que la surface souhaitée pour la couche de contact inférieure 2b. Il est ensuite possible de graver la portion non masquée de la couche de contact supérieure 2a et de la couche intermédiaire 3, jusqu'à atteindre la couche de contact inférieure 2b.
Après retrait du masque, on peut opérer la métallisation des surfaces libres des couches de contact 2a,2b, par exemple en deux étapes successives, en utilisant des masques et/ou en mettant en œuvre des techniques de lithographie. Des dépôts de titane (Ti) et d'or (Au), ou autres métaux peuvent être réalisés pour former un contact ohmique entre chaque couche de contact 2a,2b et son électrode 4a,4b. Chaque électrode 4a,4b présente une épaisseur de 70 nm. Un recuit de la structure, par exemple tel que celui décrit dans le premier mode de réalisation, est ensuite effectué pour favoriser la formation d'un carbure, et conférer le caractère ohmique au contact.
Selon une variante du deuxième mode de réalisation, après la croissance de la couche de contact inférieure 2b, un masque métallique est déposé sur la surface de ladite couche 2b qui doit rester libre des autres couches de l'empilement 1. Puis, la couche intermédiaire 3 et la couche de contact supérieure 2a sont élaborées, par croissance sélective, uniquement sur une surface définie (la surface centrale sur la figure 2). Le retrait du masque et la métallisation peuvent ensuite s'opérer comme précédemment décrit.
Quelle que soit la variante utilisée, on obtient alors une structure de condensateur 10 conforme au deuxième mode de réalisation de l'invention, compatible avec une très haute tension, typiquement jusqu'à 1000 V, avec une capacité fixe de l'ordre de 0,05nF/mm2, quelle que soit la tension appliquée à ses bornes. Les couches de contact 2a,2b présentent ici une résistivité inférieure à 1 mohm.cm, conférant un caractère purement capacitif au condensateur 10 (premier aspect de 1'invention).
Selon le deuxième aspect de l'invention dans lequel le condensateur 10 forme un dispositif amortisseur RC, les couches de contact 2a,2b seront réalisées avec une épaisseur de 1 micron environ et une résistivité de 1 kohm.cm (correspondant typiquement à une concentration en dopants bore de l'ordre de 5xl014/cm3). On peut ainsi obtenir une constante de temps du circuit d'amortissement RC de 1 ns, avec la même capacité que précitée, de l'ordre de 0,05nF/mm2.
Notons que le deuxième mode de réalisation procure plus de flexibilité sur la valeur de la capacité, l'épaisseur de la couche intermédiaire 3 (isolante) pouvant être fabriquée et ajustée avec plus de facilité que dans le premier mode de réalisation.
Le condensateur 10 selon l'invention est capable d'emmagasiner de fortes énergies, typiquement une tension supérieure à 1000V, supérieure à 3000V, voire supérieure à 5000V. Il procure une grande stabilité des valeurs de capacitance avec la température, dans une gamme de température étendue entre -30°C et 300°C. Les courants de fuites générés en température sont négligeables. Le condensateur 10 est élaboré par des procédés microélectroniques ; il est donc facilement co-intégrable monolithiquement avec des composants actifs, sur une même puce. Le condensateur selon l'invention constitue un composant passif susceptible d'être intégré dans tous convertisseurs électriques de puissance, utilisés par exemple dans les voitures hybrides et/ou électriques, l'aéronautique, la gestion de l'énergie etc. Intégré dans les barres omnibus (« busbar ») et les réseaux RC d'amortissement, il permet de protéger les circuits électriques de la défaillance d'un composant à cause d'un pic de tension, typiquement supérieur à 2000V, généré lors d'une commutation entre un circuit fermé et ouvert.
En général, le condensateur selon l'invention peut être utilisé pour la protection d'un circuit électrique à haute tension contre des transitoires de tension.
Bien entendu, l'invention n'est pas limitée aux modes de réalisation et aux exemples décrits, et on peut y apporter des variantes de réalisation sans sortir du cadre de l'invention tel que défini par les revendications.

Claims

REVENDICATIONS
1. Condensateur (10) comprenant un empilement de couches (1) en un matériau semi-conducteur présentant une énergie de bande interdite supérieure à 2,3 eV, ledit empilement de couches (1) comportant :
- une couche intermédiaire (3), électriquement isolante, présentant une résistivité supérieure à 10 kohm.cm et comprenant des dopants profonds de type n ou p produisant des niveaux d'énergie situés à plus de 0,4 eV de la bande de conduction ou de la bande de valence du matériau semi- conducteur,
- deux couches de contact (2a,2b) présentant une résistivité inférieure à 10 kohm.cm et comprenant des dopants de type opposé à celui des dopants profonds de la couche intermédiaire (3), les deux couches de contact (2a,2b), électriquement isolées l'une de l'autre, étant disposées de part et d'autre de la couche intermédiaire (3) pour former deux jonctions pn.
2. Condensateur (10) selon la revendication précédente, dans lequel les deux couches de contact (2a,2b) présentent une résistivité supérieure à 1 mohm.cm, le condensateur (10) définissant alors une capacité avec une résistance intégrée pour former un amortisseur RC.
3. Condensateur (10) selon la revendication 1, dans lequel les deux couches de contact (2a,2b) présentent une résistivité inférieure ou égale à 1 mohm.cm, pour conférer un caractère purement capacitif au condensateur (10).
4. Condensateur (10) selon 1'une des revendications précédentes, dans lequel les dopants profonds sont présents dans la couche intermédiaire (3) dans une concentration comprise entre lxl014/cm3 et lxl021/cm3.
5.Condensateur (10) selon l'une des revendications précédentes, dans lequel : la couche intermédiaire (3) présente une épaisseur comprise entre lOnm et 2mm, préférentiellement entre 500nm et 50 microns, et
- chaque couche de contact (2a,2b) présente une épaisseur comprise entre 5nm et 50 microns, préférentiellement entre 50nm et 1 micron.
6.Condensateur (10) selon l'une des revendications précédentes, dans lequel le matériau semi-conducteur de l'empilement de couches (1) est choisi parmi le carbure de silicium (SiC), le nitrure de gallium (GaN), le nitrure d'aluminium (AIN), les alliages ternaires ou quaternaires à base de nitrure, le nitrure de bore (BN), l'oxyde de gallium (Ga203) et le diamant.
7.Condensateur (10) selon l'une des revendications précédentes, comprenant un substrat support (5) sur lequel est disposé l'empilement de couches (1).
8.Condensateur (10) selon l'une des revendications précédentes, dans lequel : le matériau semi-conducteur formant l'empilement de couches (1) est le diamant,
- les dopants profonds de la couche intermédiaire (3) sont de type n, et
- les dopants des couches de contact (2a,2b) sont de type p et sont des atomes de bore (B).
9.Condensateur (10) selon la revendication précédente, dans lequel les dopants profonds sont des atomes d'azote (N).
10. Condensateur selon l'une des revendications 1 à 7, dans lequel :
- le matériau semi-conducteur formant l'empilement de couches est le carbure de silicium (SiC),
- les dopants profonds de la couche intermédiaire (3) sont de type p et sont des atomes de vanadium (V), - les dopants des couches de contact (2a,2b) sont de type n et sont des atomes d'azote (N).
PCT/FR2022/050383 2021-03-05 2022-03-03 Condensateur comprenant un empilement de couches en materiau semi-conducteur a large bande interdite WO2022185014A1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020237030118A KR20230160240A (ko) 2021-03-05 2022-03-03 와이드 밴드갭을 갖는 반도체 재료로 만들어진 층들의 스택을 포함하는 커패시터
CN202280018667.7A CN117121659A (zh) 2021-03-05 2022-03-03 包括由具有宽带隙的半导体材料制成的层堆叠体的电容器
JP2023553959A JP2024510144A (ja) 2021-03-05 2022-03-03 ワイドバンドギャップを有する半導体材料で作られた層のスタックを含むキャパシタ
EP22712961.6A EP4302339A1 (fr) 2021-03-05 2022-03-03 Condensateur comprenant un empilement de couches en materiau semi-conducteur a large bande interdite
US18/549,016 US20240154045A1 (en) 2021-03-05 2022-03-03 Capacitor comprising a stack of layers made of a semiconductor material having a wide bandgap

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FRFR2102170 2021-03-05
FR2102170A FR3120470B1 (fr) 2021-03-05 2021-03-05 Condensateur comprenant un empilement de couches en materiau semi-conducteur a large bande interdite

Publications (1)

Publication Number Publication Date
WO2022185014A1 true WO2022185014A1 (fr) 2022-09-09

Family

ID=79171266

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2022/050383 WO2022185014A1 (fr) 2021-03-05 2022-03-03 Condensateur comprenant un empilement de couches en materiau semi-conducteur a large bande interdite

Country Status (8)

Country Link
US (1) US20240154045A1 (fr)
EP (1) EP4302339A1 (fr)
JP (1) JP2024510144A (fr)
KR (1) KR20230160240A (fr)
CN (1) CN117121659A (fr)
FR (1) FR3120470B1 (fr)
TW (1) TW202249319A (fr)
WO (1) WO2022185014A1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060007727A1 (en) * 2002-09-12 2006-01-12 Griffith University Memory cell
US20080190355A1 (en) * 2004-07-07 2008-08-14 Ii-Vi Incorporated Low-Doped Semi-Insulating Sic Crystals and Method
US20100264426A1 (en) * 2009-04-21 2010-10-21 Christopher Blair Diamond capacitor battery

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060007727A1 (en) * 2002-09-12 2006-01-12 Griffith University Memory cell
US20080190355A1 (en) * 2004-07-07 2008-08-14 Ii-Vi Incorporated Low-Doped Semi-Insulating Sic Crystals and Method
US20100264426A1 (en) * 2009-04-21 2010-10-21 Christopher Blair Diamond capacitor battery

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
GOSS J P ET AL: "Donor and acceptor states in diamond", DIAMOND AND RELATED MATERIALS, ELSEVIER SCIENCE PUBLISHERS , AMSTERDAM, NL, vol. 13, no. 4-8, April 2004 (2004-04-01), pages 684 - 690, XP004507844, ISSN: 0925-9635, DOI: 10.1016/J.DIAMOND.2003.08.028 *
INUSHIMA TAKASHI ET AL: "Electrical measurements on p+-p--p+ homoepitaxial diamond capacitors", APPLIED PHYSICS LETTERS, AMERICAN INSTITUTE OF PHYSICS, 2 HUNTINGTON QUADRANGLE, MELVILLE, NY 11747, vol. 77, no. 8, 21 August 2000 (2000-08-21), pages 1173 - 1175, XP012027321, ISSN: 0003-6951, DOI: 10.1063/1.1289270 *

Also Published As

Publication number Publication date
KR20230160240A (ko) 2023-11-23
EP4302339A1 (fr) 2024-01-10
US20240154045A1 (en) 2024-05-09
CN117121659A (zh) 2023-11-24
FR3120470B1 (fr) 2023-12-29
FR3120470A1 (fr) 2022-09-09
TW202249319A (zh) 2022-12-16
JP2024510144A (ja) 2024-03-06

Similar Documents

Publication Publication Date Title
EP3175477B1 (fr) Structure pour applications radio-frequences
EP2279520B1 (fr) Procédé de fabrication de transistors mosfet complémentaires de type p et n
EP3127142B1 (fr) Procédé de fabrication d'une plaque de semi-conducteur adaptée pour la fabrication d'un substrat soi, et plaque de substrat soi ainsi obtenue
FR2933234A1 (fr) Substrat bon marche a structure double et procede de fabrication associe
EP3378098B1 (fr) Diode a heterojonction ayant un courant de surcharge transitoire accru
EP3531444A1 (fr) Circuit intégré comprenant un substrat équipé d'une région riche en pièges, et procédé de fabrication
FR3062517A1 (fr) Structure pour application radiofrequence
WO2018100262A1 (fr) Transistor à hétérojonction à structure verticale
EP0001374A1 (fr) Transistor à films minces semi-conducteurs amorphes et à base métallique
FR2650122A1 (fr) Dispositif semi-conducteur a haute tension et son procede de fabrication
EP1483793B1 (fr) Diode schottky de puissance a substrat sicoi, et procede de realisation d'une telle diode
EP0624943B1 (fr) Composant limiteur de courant série
EP2304788A1 (fr) Substrat de type semi-conducteur sur isolant a couches de diamant intrinseque et dope
WO2022185014A1 (fr) Condensateur comprenant un empilement de couches en materiau semi-conducteur a large bande interdite
WO2019224448A1 (fr) Transistor a haute mobilite electronique en mode enrichissement
EP4099397A1 (fr) Dispositif électronique à transistors
EP4088312A1 (fr) Procede de fabrication d'une structure de type semi-conducteur sur isolant pour applications radiofréquences
FR3088485A1 (fr) Dispositif semi-conducteur a plaque de champ
FR3080710A1 (fr) Transistor hemt et procedes de fabrication favorisant une longueur et des fuites de grille reduites
EP4176462A1 (fr) Structure semi-conductrice comprenant une interface de collage electriquement conductrice, et procede de fabrication associe
EP0032069B1 (fr) Procédé d'ajustement du coefficient de température d'une diode de référence et diode de référence obtenue
FR2667726A1 (fr) Dispositif a semi-conducteur ayant une couche d'arret de canal dopee double et procede de fabrication.
EP4002183A1 (fr) Procede de fabrication d'un dispositif microelectronique comprenant une pluralite de points memoires resistifs configuree pour former une fonction physique non clonable et ledit dispositif
FR3001085A1 (fr) Dispositif semiconducteur bidirectionnel de protection contre les decharges electrostatiques, utilisable sans circuit de declenchement
FR3053832A1 (fr) Procede de fabrication d'un transistor a heterojonction a effet de champ et transistor correspondant

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22712961

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023553959

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 18549016

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2022712961

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2022712961

Country of ref document: EP

Effective date: 20231005

NENP Non-entry into the national phase

Ref country code: DE