WO2022172425A1 - 振幅位相検波回路 - Google Patents

振幅位相検波回路 Download PDF

Info

Publication number
WO2022172425A1
WO2022172425A1 PCT/JP2021/005390 JP2021005390W WO2022172425A1 WO 2022172425 A1 WO2022172425 A1 WO 2022172425A1 JP 2021005390 W JP2021005390 W JP 2021005390W WO 2022172425 A1 WO2022172425 A1 WO 2022172425A1
Authority
WO
WIPO (PCT)
Prior art keywords
amplitude
detection circuit
signal
phase detection
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2021/005390
Other languages
English (en)
French (fr)
Inventor
恒次 堤
航 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to PCT/JP2021/005390 priority Critical patent/WO2022172425A1/ja
Priority to JP2022555615A priority patent/JP7286030B2/ja
Publication of WO2022172425A1 publication Critical patent/WO2022172425A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D5/00—Circuits for demodulating amplitude-modulated or angle-modulated oscillations at will

Definitions

  • the technology disclosed herein relates to an amplitude phase detection circuit.
  • a phased array antenna is known as an example of a product that uses an amplitude phase detection circuit.
  • a phased array antenna is a group of antennas used in radars and communication devices, and has the property of being able to control the direction of radiation of radio waves to be transmitted (hereinafter referred to as "transmission beams").
  • Each antenna of a phased array antenna is arranged in a straight line or on a circle, and by adjusting the phase of the radio waves output from each antenna element so that they are added in phase in a given direction, strong directivity is achieved in that direction. have sex.
  • the amplitude and phase of the transmission RF signal supplied to the antenna elements may be adjusted using a variable gain amplifier and a phase shifter, or may be controlled by connecting an independent oscillator to each antenna element to control the oscillation phase. be.
  • an amplitude detection circuit and a phase detection circuit are used to measure the extracted signal. Further, for the purpose of suppressing an increase in circuit size, an amplitude phase detection circuit is disclosed in which the phase and amplitude of a signal are realized by one circuit (for example, Patent Document 1).
  • the amplitude phase detection circuit according to Patent Document 1 has a first state in which the phase of the reference signal is changed by 0° and output, a second state in which the phase of the reference signal is changed by 90° and output, and a passage of the reference signal. a switch that operates by sequentially switching between three states of a third state that cuts off the
  • the amplitude phase detection circuit according to Patent Document 1 calculates the phase difference between the reference signal and the signal to be measured in the first state or the second state, and calculates the amplitude of the signal to be measured in the third state. Calculated. More simply, the amplitude phase detection circuit according to Patent Document 1 achieves detection of phase and amplitude by time division.
  • the amplitude phase detection circuit For the amplitude phase detection circuit, if the calculated amplitude and phase difference do not change much, there is no problem even if the conventional time-division method of detection is adopted. However, depending on the situation, it is desired that the amplitude phase detection circuit simultaneously detects the amplitude and the phase difference of the signal to be measured with one circuit.
  • An object of the disclosed technique is to solve this problem and provide an amplitude/phase detection circuit that simultaneously detects the amplitude and phase difference of a signal to be measured with a single circuit without relying on time division.
  • the amplitude phase detection circuit includes, in order from the input side, at least two sets of differential input terminals, four nonlinear elements, two low-pass filters, an adder, and a subtractor.
  • the amplitude-phase detection circuit Since the amplitude-phase detection circuit according to the technology disclosed herein has the above configuration, it is possible to simultaneously detect the amplitude and phase difference of the signal to be measured with a single circuit without relying on time division.
  • FIG. 1 is a configuration diagram showing a configuration of an amplitude phase detection circuit according to Embodiment 1.
  • FIG. FIG. 2 is a configuration diagram showing the configuration of the amplitude phase detection circuit according to the second embodiment.
  • FIG. 3 is a configuration diagram showing the configuration of the amplitude phase detection circuit according to the third embodiment.
  • FIG. 4 is a configuration diagram showing the configuration of an amplitude phase detection circuit according to the fourth embodiment.
  • FIG. 5 is a configuration diagram showing the configuration of an amplitude phase detection circuit according to the fifth embodiment.
  • FIG. 6 is a configuration diagram showing the configuration of an amplitude phase detection circuit according to the sixth embodiment.
  • FIG. 7 is a graph showing an example of simulation comparison results of the amplitude phase detection circuits according to the fourth to sixth embodiments.
  • FIG. 1 is a configuration diagram showing a configuration of an amplitude phase detection circuit according to Embodiment 1.
  • the amplitude phase detection circuit according to the first embodiment includes a first transconductance element 1, a second transconductance element 2, a third transconductance element 3, a fourth transconductance element 4, and a 1 low-pass filter 11 , a second low-pass filter 12 , a subtractor 21 and an adder 22 .
  • the amplitude phase detection circuit according to Embodiment 1 includes four input terminals and two output terminals in addition to the components shown above.
  • the four input terminals are represented by RF_IN(+), RF_IN(-), LO_IN(+), and LO_IN(-) on the left side of FIG.
  • the two output terminals are represented by PHASE_OUT and AMP_OUT shown on the right side of FIG.
  • RF_IN(+) and RF_IN(-) are differential input terminals for the signal to be measured, and the signal to be measured is input as a differential signal.
  • LO_IN(+) and LO_IN(-) are differential input terminals for local signals, and local signals are also input as differential signals.
  • the local signal is a signal with the same frequency as the signal to be measured.
  • PHASE_OUT is a terminal for outputting the phase difference of the signal to be measured with respect to the local signal.
  • AMP_OUT is a terminal for outputting the amplitude of the signal to be measured.
  • the first transconductance element 1, the second transconductance element 2, the third transconductance element 3, and the fourth transconductance element 4 each have a positive phase input and a negative phase input.
  • the positive phase input is indicated by the "+” symbol in FIG.
  • the negative phase input is indicated by the "-” symbol in FIG.
  • the circuit is configured such that either positive phase input is connected to RF_IN(+) or RF_IN(-) relating to the differential signal of the signal to be measured.
  • the circuit is configured such that LO_IN(+) or LO_IN(-) relating to the differential signal of the local signal is connected to any negative phase input.
  • each of the four transconductance elements (1 to 4) constitutes a circuit with different combinations of inputs.
  • the first transconductance element 1, the second transconductance element 2, the third transconductance element 3, and the fourth transconductance element 4 are all nonlinear elements having the same nonlinear characteristics.
  • the transconductance element is exemplified as the nonlinear element here, the nonlinear element may be an element other than the transconductance element.
  • a more preferable configuration is that these four transconductance elements (1 to 4) all have the same second-order nonlinear characteristics.
  • the positive phase input of the first transconductance element 1 is connected to RF_IN(+), and the negative phase input is connected to LO_IN(+).
  • the positive phase input of the second transconductance element 2 is connected to RF_IN(-), and the negative phase input is connected to LO_IN(+).
  • the positive phase input of the third transconductance element 3 is connected to RF_IN(-), and the negative phase input is connected to LO_IN(-).
  • the positive phase input of the fourth transconductance element 4 is connected to RF_IN(+), and the negative phase input is connected to LO_IN(-).
  • All four transconductance elements (1 to 4) output current are indicated in FIG. 1 as id1, id2, id3 and id4, respectively.
  • the output current (id 1 ) of the first transconductance element 1 and the output current (id 3 ) of the third transconductance element 3 are combined and sent to the second low-pass filter 12 .
  • the output current (id2) of the second transconductance element 2 and the output current (id4) of the fourth transconductance element 4 are combined and sent to the first low-pass filter 11 .
  • Both the first low-pass filter 11 and the second low-pass filter 12 block the AC component of the input signal and pass the DC component.
  • the passed DC component undergoes current-voltage conversion.
  • the DC component that has undergone current-voltage conversion by the first low-pass filter 11 is indicated as Va in FIG.
  • the DC component that is current-voltage converted by the second low-pass filter 12 is indicated as Vb in FIG.
  • Both the output (Va) of the first low-pass filter 11 and the output (Vb) of the second low-pass filter 12 are sent to the subtractor 21 and the adder 22 .
  • the subtractor 21 performs a subtraction process of subtracting the output of the second low-pass filter 12 from the output of the first low-pass filter 11 .
  • the result of the subtraction process is output from the PHASE_OUT terminal as a signal containing information about the phase difference.
  • the adder 22 adds the output of the first low-pass filter 11 and the output of the second low-pass filter 12 .
  • the result of addition processing is output from the AMP_OUT terminal as a signal containing information about amplitude.
  • the operating principle of the amplitude phase detection circuit according to the first embodiment is clarified by the following specific formulas.
  • the signal to be measured and the local signal are defined by the following formulas representing time waveforms.
  • Vr is the amplitude of the signal under measurement
  • Vl is the amplitude of the local signal
  • ⁇ is the angular frequency of the signal under measurement and the local signal
  • ⁇ is the phase difference of the signal under measurement with respect to the local signal.
  • variables that take time as an argument are represented by lower-case letters, and constants that do not depend on time are represented by upper-case letters.
  • the second-order nonlinear characteristics of the four transconductance elements (1 to 4) are defined by the following formulas. where ⁇ Vin(t) is the voltage obtained by subtracting the negative-phase input from the positive-phase input, iout(t) is the current to be output, and ⁇ , ⁇ , and ⁇ are coefficients representing second-order nonlinear characteristics of the transconductance element. .
  • the output currents (id1, id2, id3, id4) of the four transconductance elements (1 to 4) are expressed as follows.
  • a composite current of id1 and id3 and a composite current of id2 and id4 are expressed as follows.
  • the composite current of id1 and id3 is sent to the second low-pass filter 12, and the composite current of id2 and id4 is sent to the first low-pass filter 11.
  • the output (Va) of the first low-pass filter 11 and the output (Vb) of the second low-pass filter 12 are expressed as follows.
  • K is a current-voltage conversion coefficient.
  • a subtractor 21 subtracts the output (Vb) of the second low-pass filter 12 from the output (Va) of the first low-pass filter 11 .
  • the subtraction result (V PHASE ) is expressed as follows.
  • the adder 22 adds the output (Va) of the first low-pass filter 11 and the output (Vb) of the second low-pass filter 12 .
  • the addition result (V AMP ) is expressed as follows.
  • the amplitude (Vr) of the signal to be measured can be obtained from V AMP . Further, from the obtained Vr and V PHASE , the phase difference ( ⁇ ) of the signal to be measured with respect to the local signal can be obtained using the relationship of Equation (7).
  • a PHASE_OUT terminal that outputs V PHASE is a terminal that outputs information about the phase of the signal to be measured.
  • An AMP_OUT terminal that outputs V AMP is a terminal that outputs information about the amplitude of the signal to be measured.
  • the amplitude-phase detection circuit according to Embodiment 1 has the above configuration, it is possible to simultaneously detect the amplitude and phase difference of the signal to be measured with a single circuit without relying on time division.
  • Embodiment 1 shows that the amplitude phase detection circuit according to the technique of the present disclosure can obtain the amplitude (Vr) of the signal to be measured from V AMP according to equation (8).
  • Equation (8) if the value of the constant term ⁇ of the second-order nonlinear characteristics of the nonlinear element is 0, the amplitude (Vr) can be calculated more easily.
  • ⁇ is a value specific to nonlinear elements, its value cannot be changed arbitrarily.
  • Embodiment 2 shows that the influence of the constant term ⁇ can be eliminated by adding a certain circuit to the configuration shown in Embodiment 1.
  • FIG. 1 shows that the amplitude phase detection circuit according to the technique of the present disclosure can obtain the amplitude (Vr) of the signal to be measured from V AMP according to equation (8).
  • Equation (8) if the value of the constant term ⁇ of the second-order nonlinear characteristics of the nonlinear element is 0, the amplitude (Vr) can be calculated more easily.
  • ⁇
  • FIG. 2 is a configuration diagram showing the configuration of the amplitude phase detection circuit according to the second embodiment.
  • the reference numerals used in the second embodiment are the same as those used in the first embodiment except for newly added components. Moreover, in the description of the amplitude phase detection circuit according to the second embodiment, portions that overlap with those of the first embodiment are omitted as appropriate.
  • the amplitude phase detection circuit according to the second embodiment has four transconductance elements (5, 6, 7, 8) and a third low-pass filter 13 in addition to the configuration of the first embodiment. , and a second subtractor 23 .
  • the four transconductance elements (5, 6, 7, 8) have the same nonlinear characteristics as the transconductance elements (1, 2, 3, 4) according to the first embodiment (see formula (2)).
  • the third low-pass filter 13 has the same characteristics as the first low-pass filter 11 and the second low-pass filter 12 according to the first embodiment, and has the same current-voltage conversion coefficient K.
  • the four nonlinear elements are represented as four transconductance elements (5, 6, 7, 8) in FIG. 2, the disclosed technique is not limited to this. That is, the four transconductance elements (5, 6, 7, 8) may be the fifth nonlinear element, the sixth nonlinear element, the seventh nonlinear element, and the eighth nonlinear element, respectively.
  • the inputs of the four transconductance elements (5, 6, 7, 8) are all connected to GND. All the output currents (id5, id6, id7, id8) of the four transconductance elements (5, 6, 7, 8) are combined and sent to the third low-pass filter 13.
  • the output (Vc) of the third low-pass filter 13 is sent to the second subtractor 23 installed after the adder 22 .
  • the second subtractor 23 performs a subtraction process of subtracting the output of the third low-pass filter 13 from the output of the adder 22 .
  • the principle that the configuration according to the second embodiment can eliminate the influence of the constant term ⁇ will be clarified by the following specific formulas.
  • the output currents (id5, id6, id7, id8) of the four transconductance elements (5, 6, 7, 8) are expressed as follows.
  • the output (Vc) of the third low-pass filter 13 to which the synthesized current is input is expressed as follows.
  • V AMP2 The subtraction result (V AMP2 ) of the second subtractor 23 is expressed as follows.
  • the amplitude phase detection circuit according to the second embodiment since the amplitude phase detection circuit according to the second embodiment has the above configuration, it can simultaneously detect the amplitude and the phase difference of the signal to be measured more easily than the first embodiment.
  • Embodiment 3 shows that the amplitude phase detection circuit according to the technology disclosed herein can obtain the amplitude (Vr) of the signal to be measured from V AMP2 according to equation (11).
  • the amplitude (Vr) of the signal to be measured from V AMP2 As shown in equation (11), the amplitude (Vl) of the local signal must be correctly grasped.
  • Embodiment 3 by slightly modifying the configuration shown in Embodiment 2, it is shown that the amplitude (Vr) of the signal to be measured can be obtained without using information on the amplitude (Vl) of the local signal. .
  • FIG. 3 is a configuration diagram showing the configuration of the amplitude phase detection circuit according to the third embodiment.
  • the reference numerals used in Embodiment 3 are the same as those used in Embodiments 1 and 2, except for newly added components. Also, in the description of the amplitude phase detection circuit according to the third embodiment, portions overlapping those of the first or second embodiment will be omitted as appropriate.
  • the opposite phase inputs of the four transconductance elements are connected to different local signals. ing. Specifically, a signal from LO_IN(+) is input to the opposite phase inputs of the fifth transconductance element 5 and the sixth transconductance element 6 . A signal from LO_IN( ⁇ ) is input to the opposite phase inputs of the seventh transconductance element 7 and the eighth transconductance element 8 .
  • the principle that the configuration according to the third embodiment does not require information on the amplitude (Vl) of the local signal will be clarified by the following specific formulas.
  • the output currents (i d5-3 , i d6-3 , i d7-3 , i d8-3 ) of the four transconductance elements (5-8) are expressed as follows.
  • the combined current is expressed as follows.
  • the output (V c3 ) of the third low-pass filter 13 to which the synthesized current is input is expressed as follows. From the relationship between equations (6) and (14), the output (V AMP3 ) of the second subtractor 23 can be made without the amplitude (Vl) of the local signal.
  • the amplitude-phase detection circuit according to Embodiment 3 has the above configuration, it is possible to simultaneously detect the amplitude and phase difference of the signal to be measured without using information on the amplitude (Vl) of the local signal.
  • Embodiment 4 shows a configuration example of realizing an amplitude phase detection circuit according to the technique of the present disclosure using another nonlinear element.
  • FIG. 4 is a configuration diagram showing the configuration of the amplitude phase detection circuit according to the fourth embodiment.
  • the reference numerals used in the fourth embodiment are the same as those used in the previous embodiments, except for newly appearing components. Also, in the description of the amplitude phase detection circuit according to the fourth embodiment, portions overlapping with those of the previous embodiments will be omitted as appropriate.
  • the amplitude phase detection circuit according to the fourth embodiment includes a first transistor 31, a second transistor 32, a third transistor 33, and a fourth transistor 34 as nonlinear elements.
  • the amplitude phase detection circuit according to the fourth embodiment further includes inductor 41 .
  • Components (101, 102) indicated by broken square lines in FIG. 4 are circuit configurations of the first low-pass filter 11 and the second low-pass filter 12 indicated by blocks in FIGS. 1 to 3 .
  • the low pass filter circuits (101, 102) include resistors (51, 54) and capacitors (52, 53), respectively.
  • a component (201) indicated by a square dashed line in FIG. 4 is a circuit configuration of the subtractor 21 indicated by a circle indicating subtraction in FIGS. 1 to 3 .
  • a component (202) indicated by a square dashed line in FIG. 4 is a circuit configuration of the adder 22 indicated by a circle indicating addition in FIGS.
  • the positive phase input and negative phase input of the transconductance elements (1-4) correspond to the gate terminals and source terminals of the transistors (31-34), respectively.
  • RF_IN(+) is connected to the gate terminal of the first transistor 31, and LO_IN(+) is connected to the source terminal of the same element.
  • the gate terminal of the second transistor 32 is connected to RF_IN(-), and the source terminal of the second transistor 32 is connected to LO_IN(+).
  • the gate terminal of the third transistor 33 is connected to RF_IN(-), and the source terminal of the third transistor 33 is connected to LO_IN(-).
  • a gate terminal of the fourth transistor 34 is connected to RF_IN(+), and a source terminal of the fourth transistor 34 is connected to LO_IN(-).
  • An inductor 41 is connected between the LO_IN(+) terminal and the LO_IN(-) terminal, and its center tap terminal is grounded to GND.
  • the outputs of the transconductance elements (1-4) correspond to the drain terminals of the transistors (31-34), respectively.
  • the drain terminals of the first transistor 31 and the third transistor 33 are connected to each other and input to a first low-pass filter circuit 101 composed of a parallel connection of a resistor (51) and a capacitor (52).
  • the drain terminals of the second transistor 32 and the fourth transistor 34 are connected to each other and input to a second low-pass filter circuit 102 composed of a parallel connection of a resistor (54) and a capacitor (53).
  • the first low-pass filter circuit 101 and the second low-pass filter circuit 102 have functions of converting current into voltage and cutting AC components.
  • the subtractor circuit 201 is a differential amplifier circuit composed of a subtractor operational amplifier 71 and resistors (61 to 64). output to the terminal.
  • the adder circuit 202 is an adder circuit composed of the adder operational amplifier 72 and resistors (65 to 67). output to the terminal.
  • the operating principle of the amplitude phase detection circuit according to the fourth embodiment is clarified by the following specific formulas.
  • the signal to be measured and the local signal are defined by the following formulas representing time waveforms.
  • equation (15) is defined assuming that there is a bias voltage V bias superimposed on the signal to be measured.
  • the second-order nonlinear characteristics of the four transistors are defined by the following formulas.
  • iD is the drain current flowing through the drain terminal
  • VG is the gate voltage
  • VS is the source voltage
  • Vth is the threshold voltage
  • ⁇ is a coefficient relating to the nonlinear characteristics of the transistor.
  • drain currents (i D1 , i D2 , i D3 , i D4 ) flowing through the drain terminals of the four transistors are expressed as follows.
  • a composite current of i D1 and i D3 and a composite current of i D2 and i D4 are expressed as follows.
  • the output (Va) of the first low-pass filter circuit 101 and the output (Vb) of the second low-pass filter circuit 102 are expressed as follows.
  • VDD is the power supply voltage
  • R is the value of resistors (51, 54).
  • V PHASE4 the output voltage of subtractor circuit 201
  • V cm the common mode voltage.
  • V AMP4 the output voltage of adder circuit 202
  • V DD , R, ⁇ , V bias , V th , and Vl are known, so the amplitude (Vr) of the signal to be measured can be obtained from V AMP4 .
  • V cm is also known, the phase difference ( ⁇ ) of the signal to be measured with respect to the local signal can be obtained from the obtained Vr and V PHASE4 using the relationship of Equation (21).
  • the amplitude phase detection circuit can simultaneously detect the amplitude and phase difference of the signal to be measured with a single circuit without relying on time division.
  • Embodiment 5 shows that the influence of the constant term ⁇ can be eliminated by adding a certain circuit to the configuration shown in Embodiment 1.
  • FIG. 5 is a configuration diagram showing the configuration of an amplitude phase detection circuit according to the fifth embodiment.
  • the reference numerals used in the fifth embodiment are the same as those used in the previous embodiments except for newly added components. Moreover, in the description of the amplitude phase detection circuit according to the fifth embodiment, portions overlapping with those of the previous embodiments will be omitted as appropriate.
  • the amplitude phase detection circuit according to the fifth embodiment further includes a replica detection circuit 301 in addition to the configuration of the fourth embodiment.
  • a 3-input adder/subtractor circuit 203 is used instead of the adder circuit 202 .
  • Replica detection circuit 301 includes four transistors ( 35 , 36 , 37 , 38 ), third low-pass filter circuit 103 , second inductor 42 , and replica capacitor 81 .
  • the four transistors (35, 36, 37, 38) have the same nonlinear characteristics as the transistors (31, 32, 33, 34) according to the fourth embodiment (see formula (16)).
  • the third low-pass filter circuit 103 is composed of capacitors and resistors having the same values as those of the first low-pass filter circuit 101 and the second low-pass filter circuit 102 according to the fourth embodiment.
  • the output of replica detection circuit 301 is connected to one of the three input terminals of 3-input adder/subtractor circuit 203 .
  • the gate terminals of the four transistors are grounded through replica capacitors 81, respectively.
  • the source terminals of the fifth transistor 35 and the sixth transistor 36 are each connected to one end (the left side in FIG. 5) of the second inductor 42 .
  • the source terminals of the seventh transistor 37 and the eighth transistor 38 are connected to the other end (the right side in FIG. 5) of the second inductor 42, respectively.
  • a center tap terminal of the second inductor 42 is grounded to GND. Drain terminals of the four transistors (35, 36, 37, 38) are connected to the third low-pass filter circuit 103, respectively.
  • the output of the third low-pass filter circuit 103 is the output of the replica detection circuit 301, and is connected to one of the three input terminals of the 3-input adder/subtractor circuit 203 as described above.
  • the drain currents (i D5 , i D6 , i D7 , i D8 ) of the four transistors (35-38) are expressed as follows.
  • the output (V c5 ) of the third low-pass filter circuit 103 is expressed as follows.
  • the resistance value of the 3-input adder/subtractor circuit 203 is determined so that the output (V AMP5 ) satisfies the following equation. Substituting the relationship between equations (20) and (24) into equation (25), the output (V AMP5 ) of the circuit shown in FIG. 5 is expressed as follows.
  • the amplitude-phase detection circuit according to the fifth embodiment since the amplitude-phase detection circuit according to the fifth embodiment has the above configuration, it can simultaneously detect the amplitude and the phase difference of the signal to be measured more easily than the circuit according to the fourth embodiment.
  • Embodiment 3 shows that the amplitude (Vr) of the signal to be measured can be obtained without using information on the amplitude (Vl) of the local signal by slightly modifying the configuration shown in Embodiment 2. ing. Similarly, in the sixth embodiment, by slightly modifying the configuration shown in the fifth embodiment, the amplitude (Vr) of the signal to be measured can be obtained without using the information on the amplitude (Vl) of the local signal. shown.
  • FIG. 6 is a configuration diagram showing the configuration of the amplitude phase detection circuit according to the sixth embodiment.
  • the reference numerals used in the sixth embodiment are the same as those used in the previous embodiments, except for newly added components. Also, in the description of the amplitude phase detection circuit according to the sixth embodiment, portions overlapping with those of the previous embodiments will be omitted as appropriate.
  • the connection destinations of the source terminals of the four transistors (35 to 38) are changed so that local signals are input. Specifically, a signal from LO_IN(+) is input to the source terminals of the fifth transistor 35 and the sixth transistor 36 . A signal from LO_IN( ⁇ ) is input to the source terminals of the seventh transistor 37 and the eighth transistor 38 .
  • the principle that the configuration according to the sixth embodiment does not require the information of the amplitude (Vl) of the local signal will be clarified by the following specific formulas.
  • the output currents (i D5-6 , i D6-6 , i D7-6 , i D8-6 ) of the four transistors (35-38) are expressed as follows.
  • a combined current in the circuit configuration of FIG. 6 is expressed as follows.
  • the output (V c6 ) of the third low-pass filter circuit 103 is expressed as follows.
  • the amplitude phase detection circuit according to Embodiment 6 has the above configuration, it is possible to simultaneously detect the amplitude and phase difference of the signal to be measured without using information on the amplitude (Vl) of the local signal.
  • FIG. 7 is a graph showing an example of simulation comparison results of the amplitude phase detection circuits according to the fourth to sixth embodiments.
  • the configuration of the fourth embodiment without the replica detection circuit 301 is easily affected by V bias and Vl when the input power of the signal to be measured is small.
  • the linear characteristics are slightly improved by eliminating the influence of V bias .
  • FIG. 7 shows that the adoption of the configuration of Embodiment 6 can improve the linear characteristic with respect to the input power of the signal to be measured.
  • the technology disclosed herein can be applied to detection circuits of phased array antennas used in radar and communication devices, and has industrial applicability.
  • first to eighth transconductance elements 11 to 13 first to third low-pass filters, 21 subtractor, 22 adder, 23 second subtractor, 31 to 38 first to eighth transistors, 41 inductor, 42 second inductor, 71 subtractor operational amplifier, 72 adder operational amplifier, 81 replica capacitor, 101 to 103 first to third low-pass filter circuits, 201 subtractor circuit, 202 adder circuit, 203 3-input adder/subtractor circuit, 301 Replica detection circuit.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Measuring Phase Differences (AREA)

Abstract

本開示技術に係る振幅位相検波回路は、入力側から順に、少なくとも２組の差動入力端子、４つの非線形素子（１～４又は３１～３４）、２つのローパスフィルタ（１１～１２又は１０１～１０２）、加算器（２２又は７２）、減算器（２１又は７１）、を含む。

Description

振幅位相検波回路
　本開示技術は、振幅位相検波回路に関する。
　一般に信号の振幅と位相とを求める方法として、測定対象信号をＡＤ変換し、ＡＤ変換されたデジタルデータに対して信号処理を行うことが考えられる。しかし取り扱う信号がマイクロ波帯及びミリ波帯等である場合、非常に高速なＡＤ変換を行う必要がありこの方法は現実的ではない。取り扱う信号がマイクロ波帯及びミリ波帯等である場合は、アナログ的な振幅位相検波回路がよく用いられる。
　振幅位相検波回路が用いられている製品の一例として、フェーズドアレーアンテナが知られている。フェーズドアレーアンテナはレーダや通信装置に使用されるアンテナ群であって、送信する電波（以下、「送信ビーム」という）の放射方向を制御できる性質を有する。フェーズドアレーアンテナの各アンテナは直線上又は円周上に配列され、ある任意の方向で同相に加わり合うように各アンテナ素子から出力する電波の位相を調整することにより、その方向に対して強い指向性を持つ。アンテナ素子へ供給される送信ＲＦ信号の振幅と位相は、可変利得増幅器及び移相器を用いて調整される場合と、各アンテナ素子にそれぞれ独立な発振器を接続し発振位相を制御する場合とがある。
　アンテナ素子へ供給される送信ＲＦ信号のばらつきをなくすため、供給される信号の一部を取り出してフィードバック制御することが行われている。取り出した信号の測定は、振幅検波回路と位相検波回路とが用いられる。また、回路規模の増大を抑えるという目的で、信号の位相と振幅とを１つの回路で実現した振幅位相検波回路も開示されている（例えば特許文献１）。
　特許文献１に係る振幅位相検波回路は、基準信号の位相を０°変化させて出力する第１の状態、基準信号の位相を９０°変化させて出力する第２の状態、及び基準信号の通過を遮断する第３の状態の３つの状態を順に切り替えて動作するスイッチを備える。特許文献１に係る振幅位相検波回路は、第１の状態又は第２の状態の場合に基準信号と測定対象信号との位相差を算出し、第３の状態の場合に測定対象信号の振幅を算出している。より簡単に言えば、特許文献１に係る振幅位相検波回路は、時分割により位相と振幅の検波を実現している。
国際公開番号ＷＯ２０１８／１０９８７１号公報
　振幅位相検波回路は、算出する振幅と位相差とがあまり変化しない場合には従来の時分割方式の検波を採用してもさほど問題とはならない。しかし状況により振幅位相検波回路は、１つの回路で測定対象信号の振幅と位相差とを同時に検出することが望まれる。本開示技術はこの課題を解決し、時分割に頼らず１つの回路で測定対象信号の振幅と位相差とを同時に検出する振幅位相検波回路の提供を目的とする。
　本開示技術に係る振幅位相検波回路は、入力側から順に、少なくとも２組の差動入力端子、４つの非線形素子、２つのローパスフィルタ、加算器、減算器、を含む。
　本開示技術に係る振幅位相検波回路は上記構成を備えるため、時分割に頼らず１つの回路で測定対象信号の振幅と位相差とを同時に検出できる。
図１は、実施の形態１に係る振幅位相検波回路の構成を示す構成図である。 図２は、実施の形態２に係る振幅位相検波回路の構成を示す構成図である。 図３は、実施の形態３に係る振幅位相検波回路の構成を示す構成図である。 図４は、実施の形態４に係る振幅位相検波回路の構成を示す構成図である。 図５は、実施の形態５に係る振幅位相検波回路の構成を示す構成図である。 図６は、実施の形態６に係る振幅位相検波回路の構成を示す構成図である。 図７は、実施の形態４～６に係る振幅位相検波回路のシミュレーション比較結果の一例を示したグラフである。
　本開示技術に係る振幅位相検波回路は、以下の実施の形態ごとの図面に沿った説明により明らかにされる。
実施の形態１．
　図１は、実施の形態１に係る振幅位相検波回路の構成を示す構成図である。図１が示すとおり実施の形態１に係る振幅位相検波回路は、第１トランスコンダクタンス素子１と、第２トランスコンダクタンス素子２と、第３トランスコンダクタンス素子３と、第４トランスコンダクタンス素子４と、第１ローパスフィルタ１１と、第２ローパスフィルタ１２と、減算器２１と、加算器２２と、を含む。
　図１が示すとおり実施の形態１に係る振幅位相検波回路は上記に示した構成要素に加え、４つの入力端子と、２つの出力端子と、を含む。４つの入力端子は、図１の左側に記載されたＲＦ＿ＩＮ（＋）、ＲＦ＿ＩＮ（－）、ＬＯ＿ＩＮ（＋）、及びＬＯ＿ＩＮ（－）で表されている。２つの出力端子は、図１の右側に記載されたＰＨＡＳＥ＿ＯＵＴ、及びＡＭＰ＿ＯＵＴで表されている。ＲＦ＿ＩＮ（＋）とＲＦ＿ＩＮ（－）は測定対象信号のための差動入力端子であり、測定対象信号は差動信号として入力される。ＬＯ＿ＩＮ（＋）とＬＯ＿ＩＮ（－）はローカル信号のための差動入力端子であり、ローカル信号も差動信号として入力される。ローカル信号は、測定対象信号と同じ周波数の信号である。ＰＨＡＳＥ＿ＯＵＴは、測定対象信号のローカル信号に対する位相差を出力するための端子である。ＡＭＰ＿ＯＵＴは、測定対象信号の振幅を出力するための端子である。
　第１トランスコンダクタンス素子１、第２トランスコンダクタンス素子２、第３トランスコンダクタンス素子３、及び第４トランスコンダクタンス素子４は、それぞれ正相入力と逆相入力とを有する。正相入力は、図１において「＋」の記号で示されている。逆相入力は、図１において「－」の記号で示されている。いずれの正相入力も、測定対象信号の差動信号に関するＲＦ＿ＩＮ（＋）又はＲＦ＿ＩＮ（－）が接続されるように回路が構成されている。またいずれの逆相入力も、ローカル信号の差動信号に関するＬＯ＿ＩＮ（＋）又はＬＯ＿ＩＮ（－）が接続されるように回路が構成されている。｛ＲＦ＿ＩＮ（＋）、ＲＦ＿ＩＮ（－）｝から１つを選び、｛ＬＯ＿ＩＮ（＋）、ＬＯ＿ＩＮ（－）｝から１つを選ぶ組合せは全部で４通りである。４つのトランスコンダクタンス素子（１～４）は、いずれも異なった入力の組合せで回路が構成されている。
　また、第１トランスコンダクタンス素子１、第２トランスコンダクタンス素子２、第３トランスコンダクタンス素子３、及び第４トランスコンダクタンス素子４は、いずれも同じ非線形特性を有する非線形素子である。ここでは非線形素子としてトランスコンダクタンス素子を例示したが、非線形素子はトランスコンダクタンス素子以外の素子でもよい。より好ましい構成は、これら４つのトランスコンダクタンス素子（１～４）がいずれも同じ２次非線形特性を有することである。本開示技術に係る振幅位相検波回路が非線形特性を有する素子を採用する理由は、後述の動作原理の説明により明らかにされる。
　図１の例では、第１トランスコンダクタンス素子１の正相入力はＲＦ＿ＩＮ（＋）と接続され、逆相入力はＬＯ＿ＩＮ（＋）が接続されている。第２トランスコンダクタンス素子２の正相入力はＲＦ＿ＩＮ（－）と接続され、逆相入力はＬＯ＿ＩＮ（＋）が接続されている。第３トランスコンダクタンス素子３の正相入力はＲＦ＿ＩＮ（－）と接続され、逆相入力はＬＯ＿ＩＮ（－）が接続されている。第４トランスコンダクタンス素子４の正相入力はＲＦ＿ＩＮ（＋）と接続され、逆相入力はＬＯ＿ＩＮ（－）が接続されている。
　４つのトランスコンダクタンス素子（１～４）は、いずれも電流を出力する。４つのトランスコンダクタンス素子（１～４）の出力電流は、図１においてそれぞれ順にｉｄ１、ｉｄ２、ｉｄ３、及びｉｄ４と示されている。第１トランスコンダクタンス素子１の出力電流（ｉｄ１）と第３トランスコンダクタンス素子３の出力電流（ｉｄ３）とは、合成され、第２ローパスフィルタ１２へ送られる。第２トランスコンダクタンス素子２の出力電流（ｉｄ２）と第４トランスコンダクタンス素子４の出力電流（ｉｄ４）とは、合成され、第１ローパスフィルタ１１へ送られる。
　第１ローパスフィルタ１１及び第２ローパスフィルタ１２は、いずれも入力された信号のＡＣ成分を遮断し、ＤＣ成分を通過させる。通過したＤＣ成分は、電流電圧変換がなされる。第１ローパスフィルタ１１で電流電圧変換がなされたＤＣ成分は、図１においてＶａと示されている。第２ローパスフィルタ１２で電流電圧変換がなされたＤＣ成分は、図１においてＶｂと示されている。
　第１ローパスフィルタ１１の出力（Ｖａ）と第２ローパスフィルタ１２の出力（Ｖｂ）とは、いずれも減算器２１と加算器２２とへ送られる。減算器２１は、第１ローパスフィルタ１１の出力から第２ローパスフィルタ１２の出力を減算する減算処理を行う。減算処理結果は、ＰＨＡＳＥ＿ＯＵＴ端子より位相差に関する情報を含む信号として出力される。加算器２２は、第１ローパスフィルタ１１の出力と第２ローパスフィルタ１２の出力との加算処理を行う。加算処理結果は、ＡＭＰ＿ＯＵＴ端子より振幅に関する情報を含む信号として出力される。
　実施の形態１に係る振幅位相検波回路の動作原理は、以下の具体的な数式により明らかにされる。測定対象信号及びローカル信号は、以下の時間波形を表す数式で定義される。
Figure JPOXMLDOC01-appb-I000001
ここで、Ｖｒは測定対象信号の振幅、Ｖｌはローカル信号の振幅、ωは測定対象信号及びローカル信号の角周波数、φはローカル信号に対する測定対象信号の位相差、をそれぞれ表す。以降、時間を引数とする変数は小文字アルファベットで表され、時間に依存しない定数等は大文字アルファベットで表される。
　４つのトランスコンダクタンス素子（１～４）が有する２次非線形特性は、以下の数式で定義される。
Figure JPOXMLDOC01-appb-I000002
ここでΔＶｉｎ（ｔ）は正相入力から逆相入力を引いた電圧、ｉｏｕｔ（ｔ）は出力される電流、α、β、γはトランスコンダクタンス素子が有する２次非線形特性を表す係数、である。
　具体的に４つのトランスコンダクタンス素子（１～４）の出力電流（ｉｄ１、ｉｄ２、ｉｄ３、ｉｄ４）は、以下のように表される。
Figure JPOXMLDOC01-appb-I000003
　ｉｄ１とｉｄ３との合成電流、ｉｄ２とｉｄ４との合成電流は、以下のように表される。
Figure JPOXMLDOC01-appb-I000004

Figure JPOXMLDOC01-appb-I000005
　ｉｄ１とｉｄ３との合成電流は第２ローパスフィルタ１２へ送付され、ｉｄ２とｉｄ４との合成電流は第１ローパスフィルタ１１へ送付される。第１ローパスフィルタ１１の出力（Ｖａ）と第２ローパスフィルタ１２の出力（Ｖｂ）とは、それぞれ以下のように表される。
Figure JPOXMLDOC01-appb-I000006
ただしＫは、電流電圧変換係数である。
　減算器２１は、第１ローパスフィルタ１１の出力（Ｖａ）から第２ローパスフィルタ１２の出力（Ｖｂ）を減算する。減算結果（ＶＰＨＡＳＥ）は、以下のように表される。
Figure JPOXMLDOC01-appb-I000007
　加算器２２は、第１ローパスフィルタ１１の出力（Ｖａ）と第２ローパスフィルタ１２の出力（Ｖｂ）との加算処理を行う。加算結果（ＶＡＭＰ）は、以下のように表される。
Figure JPOXMLDOC01-appb-I000008
　式（８）においてＫ、α、Ｖｌ、γは既知であるため、ＶＡＭＰから測定対象信号の振幅（Ｖｒ）を求めることができる。さらに求めたＶｒとＶＰＨＡＳＥとから、式（７）の関係を用いて測定対象信号のローカル信号に対する位相差（φ）を求めることができる。
　ＶＰＨＡＳＥを出力するＰＨＡＳＥ＿ＯＵＴ端子は、測定対象信号の位相に関する情報を出力する端子である。またＶＡＭＰを出力するＡＭＰ＿ＯＵＴ端子は、測定対象信号の振幅に関する情報を出力する端子である。
　以上のとおり実施の形態１に係る振幅位相検波回路は上記構成を備えるため、時分割に頼らず１つの回路で測定対象信号の振幅と位相差とを同時に検出できる。
実施の形態２．
　実施の形態１では、本開示技術に係る振幅位相検波回路が式（８）に従ってＶＡＭＰから測定対象信号の振幅（Ｖｒ）を求められることが示されている。式（８）が示すように非線形素子が有する２次非線形特性のうちの定数項γは、値が０であれば振幅（Ｖｒ）の算出がより容易になる。ただしγは非線形素子に固有の値であるため、任意に値を変更することはできない。
　実施の形態２では、実施の形態１で示された構成に或る回路を追加することで、定数項γの影響を排除できることが示される。
　図２は、実施の形態２に係る振幅位相検波回路の構成を示す構成図である。実施の形態２で用いる符号は、あらたに追加された構成要素を除き実施の形態１で用いたものが用いられている。また、実施の形態２に係る振幅位相検波回路の説明において、実施の形態１と重複する部分は、適宜省略される。
　図２が示すとおり実施の形態２に係る振幅位相検波回路は、実施の形態１の構成に加えて、さらに４つのトランスコンダクタンス素子（５、６、７、８）と、第３ローパスフィルタ１３と、第２減算器２３と、を含む。ここで４つのトランスコンダクタンス素子（５、６、７、８）は、実施の形態１に係るトランスコンダクタンス素子（１、２、３、４）と同じ非線形特性を有する（式（２）参照）。また、第３ローパスフィルタ１３は、実施の形態１に係る第１ローパスフィルタ１１及び第２ローパスフィルタ１２と同じ特性を有し、電流電圧変換係数も同じＫである。
　図２では４つの非線形素子を４つのトランスコンダクタンス素子（５、６、７、８）として表したが、本開示技術はこれに限定されない。すなわち４つのトランスコンダクタンス素子（５、６、７、８）は、それぞれ第５非線形素子、第６非線形素子、第７非線形素子、及び第８非線形素子であってもよい。
　４つのトランスコンダクタンス素子（５、６、７、８）の入力は、いずれもＧＮＤに接続されている。４つのトランスコンダクタンス素子（５、６、７、８）の出力電流（ｉｄ５、ｉｄ６、ｉｄ７、ｉｄ８）はすべて合成され、第３ローパスフィルタ１３へ送られる。第３ローパスフィルタ１３の出力（Ｖｃ）は、加算器２２の後段に設置された第２減算器２３へ送られる。第２減算器２３は、加算器２２の出力から第３ローパスフィルタ１３の出力を減算する減算処理を行う。
　実施の形態２に係る構成が定数項γの影響を排除できる原理は、以下の具体的な数式により明らかにされる。４つのトランスコンダクタンス素子（５、６、７、８）の出力電流（ｉｄ５、ｉｄ６、ｉｄ７、ｉｄ８）は、以下のように表される。
Figure JPOXMLDOC01-appb-I000009
　合成電流が入力された第３ローパスフィルタ１３の出力（Ｖｃ）は、以下のように表される。

Figure JPOXMLDOC01-appb-I000010
　第２減算器２３の減算結果（ＶＡＭＰ２）は、以下のように表される。
Figure JPOXMLDOC01-appb-I000011
　以上のとおり実施の形態２に係る振幅位相検波回路は上記構成を備えるため、実施の形態１のものよりも容易に測定対象信号の振幅と位相差とを同時に検出できる。
実施の形態３．
　実施の形態２では、本開示技術に係る振幅位相検波回路が式（１１）に従ってＶＡＭＰ２から測定対象信号の振幅（Ｖｒ）を求められることが示されている。式（１１）が示すようにＶＡＭＰ２から測定対象信号の振幅（Ｖｒ）を求めるには、ローカル信号の振幅（Ｖｌ）を正しく把握しなければならない。
　実施の形態３では、実施の形態２で示された構成を少し変形することで、ローカル信号の振幅（Ｖｌ）の情報を用いることなく測定対象信号の振幅（Ｖｒ）が求められることが示される。
　図３は、実施の形態３に係る振幅位相検波回路の構成を示す構成図である。実施の形態３で用いる符号は、あらたに追加された構成要素を除き実施の形態１及び実施の形態２で用いたものが用いられている。また、実施の形態３に係る振幅位相検波回路の説明において、実施の形態１又は実施の形態２と重複する部分は、適宜省略される。
　図３が示すとおり実施の形態３に係る振幅位相検波回路では、４つのトランスコンダクタンス素子（５、６、７、８）の逆相入力は、それぞれローカル信号が入力されるよう接続先が変更されている。具体的には第５トランスコンダクタンス素子５と第６トランスコンダクタンス素子６の逆相入力にはＬＯ＿ＩＮ（＋）からの信号が入力される。また第７トランスコンダクタンス素子７と第８トランスコンダクタンス素子８の逆相入力にはＬＯ＿ＩＮ（－）からの信号が入力される。
　実施の形態３に係る構成がローカル信号の振幅（Ｖｌ）の情報を不要とする原理は、以下の具体的な数式により明らかにされる。４つのトランスコンダクタンス素子（５～８）の出力電流（ｉｄ５－３、ｉｄ６－３、ｉｄ７－３、ｉｄ８－３）は、以下のように表される。
Figure JPOXMLDOC01-appb-I000012
　合成電流は、以下のように表される。
Figure JPOXMLDOC01-appb-I000013
　合成電流が入力された第３ローパスフィルタ１３の出力（Ｖｃ３）は、以下のように表される。

Figure JPOXMLDOC01-appb-I000014
　式（６）と式（１４）との関係から、第２減算器２３の出力（ＶＡＭＰ３）はローカル信号の振幅（Ｖｌ）を含まない形にすることができる。
　以上のとおり実施の形態３に係る振幅位相検波回路は上記構成を備えるため、ローカル信号の振幅（Ｖｌ）の情報を用いることなく測定対象信号の振幅と位相差とを同時に検出できる。
実施の形態４．
　実施の形態１から実施の形態３は、本開示技術に係る振幅位相検波回路における非線形素子をトランスコンダクタンス素子（１～８）で実現した構成例を示した。
　実施の形態４は、別の非線形素子を用いて本開示技術に係る振幅位相検波回路を実現する構成例を示す。
　図４は、実施の形態４に係る振幅位相検波回路の構成を示す構成図である。実施の形態４で用いる符号は、あらたに登場する構成要素を除き既出の実施の形態で用いたものが用いられている。また、実施の形態４に係る振幅位相検波回路の説明において、既出の実施の形態と重複する部分は、適宜省略される。
　図４が示すとおり実施の形態４に係る振幅位相検波回路は、非線形素子として、第１トランジスタ３１と、第２トランジスタ３２と、第３トランジスタ３３と、第４トランジスタ３４と、を含む。
　実施の形態４に係る振幅位相検波回路は、さらにインダクタ４１を含む。
　図４における四角い破線で示した構成要素（１０１、１０２）は、図１から図３ではブロックで示された第１ローパスフィルタ１１及び第２ローパスフィルタ１２を回路構成で示したものである。図４が示すとおりローパスフィルタ回路（１０１、１０２）は、それぞれ抵抗（５１、５４）と、コンデンサ（５２、５３）と、を含む。
　図４における四角い破線で示した構成要素（２０１）は、図１から図３では減算を示す円で示された減算器２１を回路構成で示したものである。また図４における四角い破線で示した構成要素（２０２）は、図１から図３では加算を示す円で示された加算器２２を回路構成で示したものである。
　トランスコンダクタンス素子（１～４）の正相入力と逆相入力とは、それぞれトランジスタ（３１～３４）のゲート端子とソース端子とに該当する。
　図４の例では、第１トランジスタ３１のゲート端子はＲＦ＿ＩＮ（＋）が接続され、同素子のソース端子はＬＯ＿ＩＮ（＋）が接続されている。第２トランジスタ３２のゲート端子はＲＦ＿ＩＮ（－）が接続され、同素子のソース端子はＬＯ＿ＩＮ（＋）が接続されている。第３トランジスタ３３のゲート端子はＲＦ＿ＩＮ（－）が接続され、同素子のソース端子はＬＯ＿ＩＮ（－）が接続されている。第４トランジスタ３４のゲート端子はＲＦ＿ＩＮ（＋）が接続され、同素子のソース端子はＬＯ＿ＩＮ（－）が接続されている。
　ＬＯ＿ＩＮ（＋）端子とＬＯ＿ＩＮ（－）端子との間にはインダクタ４１が接続され、そのセンタータップ端子はＧＮＤ接地されている。
　トランスコンダクタンス素子（１～４）の出力は、それぞれトランジスタ（３１～３４）のドレイン端子が該当する。
　第１トランジスタ３１と第３トランジスタ３３それぞれのドレイン端子は互いに接続され、抵抗（５１）とコンデンサ（５２）の並列接続で構成される第１ローパスフィルタ回路１０１に入力される。第２トランジスタ３２と第４トランジスタ３４それぞれのドレイン端子は互いに接続され、抵抗（５４）とコンデンサ（５３）の並列接続で構成される第２ローパスフィルタ回路１０２に入力される。
　第１ローパスフィルタ回路１０１と第２ローパスフィルタ回路１０２とは、それぞれ電流を電圧に変換するとともにＡＣ成分をカットする機能を有する。
　減算器回路２０１は減算器用オペアンプ７１と抵抗（６１～６４）で構成される差動増幅回路であり、第１ローパスフィルタ回路１０１の出力と第２ローパスフィルタ回路１０２の出力の電圧減算結果がＰＨＡＳＥ＿ＯＵＴ端子へ出力される。また加算器回路２０２は加算器用オペアンプ７２と抵抗（６５～６７）で構成される加算回路であり、第１ローパスフィルタ回路１０１の出力と第２ローパスフィルタ回路１０２の出力との電圧加算結果がＡＭＰ＿ＯＵＴ端子へ出力される。
　実施の形態４に係る振幅位相検波回路の動作原理は、以下の具体的な数式により明らかにされる。測定対象信号及びローカル信号は、以下の時間波形を表す数式で定義される。

Figure JPOXMLDOC01-appb-I000015
式（１）とは異なり式（１５）は、測定対象信号に重畳されたバイアス電圧Ｖｂｉａｓがあるものとして定義されている。
　４つのトランジスタが有する２次非線形特性は、以下の数式で定義される。

Figure JPOXMLDOC01-appb-I000016
ここでｉＤはドレイン端子を流れるドレイン電流、ＶＧはゲート電圧、ＶＳはソース電圧、Ｖｔｈは閾値電圧、δはトランジスタの非線形特性に関する係数である。
　具体的に４つのトランジスタのドレイン端子を流れるドレイン電流（ｉＤ１、ｉＤ２、ｉＤ３、ｉＤ４）は、以下のように表される。
Figure JPOXMLDOC01-appb-I000017
　ｉＤ１とｉＤ３との合成電流、ｉＤ２とｉＤ４との合成電流は、以下のように表される。
Figure JPOXMLDOC01-appb-I000018

Figure JPOXMLDOC01-appb-I000019
　図４に示す回路においては、第１ローパスフィルタ回路１０１の出力（Ｖａ）と第２ローパスフィルタ回路１０２の出力（Ｖｂ）とは、それぞれ以下のように表される。
Figure JPOXMLDOC01-appb-I000020
ただしＶＤＤは電源電圧、Ｒは抵抗（５１、５４）の値、である。
　抵抗（６１～６４）の値が等しく、かつ、その値が十分大きいと仮定すると、減算器回路２０１の出力電圧（ＶＰＨＡＳＥ４）は、以下の式で表される。

Figure JPOXMLDOC01-appb-I000021
ただしＶｃｍは同相電圧である。
　抵抗（６５～６７）の値が等しく、かつ、その値が十分大きいと仮定すると、加算器回路２０２の出力電圧（ＶＡＭＰ４）は、以下の式で表される。
Figure JPOXMLDOC01-appb-I000022
　式（２２）において、ＶＤＤ、Ｒ、δ、Ｖｂｉａｓ、Ｖｔｈ、Ｖｌは既知であるため、ＶＡＭＰ４から測定対象信号の振幅（Ｖｒ）を求めることができる。さらにＶｃｍも既知であるため、求めたＶｒとＶＰＨＡＳＥ４とから、式（２１）の関係を用いて測定対象信号のローカル信号に対する位相差（φ）を求めることができる。
　以上のとおり実施の形態４に係る回路構成を用いても、本開示技術に係る振幅位相検波回路は、時分割に頼らず１つの回路で測定対象信号の振幅と位相差とを同時に検出できる。
実施の形態５．
　実施の形態２では、実施の形態１で示された構成に或る回路を追加することで、定数項γの影響を排除できることが示されている。
　同様に実施の形態５は、実施の形態４で示された構成に或る回路を追加することで、ＶｂｉａｓとＶｔｈとの影響を排除できることが示される。
　図５は、実施の形態５に係る振幅位相検波回路の構成を示す構成図である。実施の形態５で用いる符号は、あらたに追加された構成要素を除き既出の実施の形態で用いたものが用いられている。また、実施の形態５に係る振幅位相検波回路の説明において、既出の実施の形態と重複する部分は、適宜省略される。
　図５が示すとおり実施の形態５に係る振幅位相検波回路は、実施の形態４の構成に加えて、レプリカ検波回路３０１をさらに含む。また実施の形態５は、加算器回路２０２に代えて３入力加減算器回路２０３が用いられている。
　レプリカ検波回路３０１は、４つのトランジスタ（３５、３６、３７、３８）と、第３ローパスフィルタ回路１０３と、第２インダクタ４２と、レプリカ用コンデンサ８１と、を含む。ここで４つのトランジスタ（３５、３６、３７、３８）は、実施の形態４に係るトランジスタ（３１、３２、３３、３４）と同じ非線形特性を有する（式（１６）参照）。また、第３ローパスフィルタ回路１０３は、実施の形態４に係る第１ローパスフィルタ回路１０１及び第２ローパスフィルタ回路１０２と同じ値のコンデンサ及び抵抗により構成されている。
　レプリカ検波回路３０１の出力は、３入力加減算器回路２０３の３つの入力端子のうちの１つの入力端子へ接続されている。
　４つのトランジスタ（３５、３６、３７、３８）のゲート端子は、それぞれレプリカ用コンデンサ８１を介してＧＮＤ接地されている。
　第５トランジスタ３５と第６トランジスタ３６のソース端子は、それぞれ第２インダクタ４２の一端（図５では左側）に接続されている。第７トランジスタ３７と第８トランジスタ３８のソース端子は、それぞれ第２インダクタ４２の他端（図５では右側）に接続されている。
　第２インダクタ４２のセンタータップ端子は、ＧＮＤ接地されている。
　４つのトランジスタ（３５、３６、３７、３８）のドレイン端子は、それぞれ第３ローパスフィルタ回路１０３に接続されている。
　第３ローパスフィルタ回路１０３の出力はレプリカ検波回路３０１の出力であり、前述のとおり３入力加減算器回路２０３の３つの入力端子のうちの１つの入力端子へ接続されている。
　実施の形態５に係る構成がＶｂｉａｓとＶｔｈとの影響を排除できる原理は、以下の具体的な数式により明らかにされる。４つのトランジスタ（３５～３８）のドレイン電流（ｉＤ５、ｉＤ６、ｉＤ７、ｉＤ８）は、以下のように表される。
Figure JPOXMLDOC01-appb-I000023
　図５に示す回路において、第３ローパスフィルタ回路１０３の出力（Ｖｃ５）は、以下のように表される。
Figure JPOXMLDOC01-appb-I000024
　３入力加減算器回路２０３は、出力（ＶＡＭＰ５）が以下の等式が成り立つように抵抗値を決めておく。
Figure JPOXMLDOC01-appb-I000025
　式（２０）と式（２４）との関係を式（２５）へ代入すれば、図５に示す回路の出力（ＶＡＭＰ５）は、以下のように表される。
Figure JPOXMLDOC01-appb-I000026
　以上のとおり実施の形態５に係る振幅位相検波回路は上記構成を備えるため、実施の形態４のものよりも容易に測定対象信号の振幅と位相差とを同時に検出できる。
実施の形態６．
　実施の形態３では、実施の形態２で示された構成を少し変形することで、ローカル信号の振幅（Ｖｌ）の情報を用いることなく測定対象信号の振幅（Ｖｒ）が求められることが示されている。
　同様に実施の形態６は、実施の形態５で示された構成を少し変形することで、ローカル信号の振幅（Ｖｌ）の情報を用いることなく測定対象信号の振幅（Ｖｒ）が求められることが示される。
　図６は、実施の形態６に係る振幅位相検波回路の構成を示す構成図である。実施の形態６で用いる符号は、あらたに追加された構成要素を除き既出の実施の形態で用いたものが用いられている。また、実施の形態６に係る振幅位相検波回路の説明において、既出の実施の形態と重複する部分は、適宜省略される。
　図６が示すとおり実施の形態６に係る振幅位相検波回路では、４つのトランジスタ（３５～３８）のソース端子は、それぞれローカル信号が入力されるよう接続先が変更されている。具体的には第５トランジスタ３５と第６トランジスタ３６のソース端子にはＬＯ＿ＩＮ（＋）からの信号が入力される。また第７トランジスタ３７と第８トランジスタ３８のソース端子にはＬＯ＿ＩＮ（－）からの信号が入力される。
　実施の形態６に係る構成がローカル信号の振幅（Ｖｌ）の情報を不要とする原理は、以下の具体的な数式により明らかにされる。４つのトランジスタ（３５～３８）の出力電流（ｉＤ５－６、ｉＤ６－６、ｉＤ７－６、ｉＤ８－６）は、以下のように表される。
Figure JPOXMLDOC01-appb-I000027
　図６の回路構成における合成電流は、以下のように表される。
Figure JPOXMLDOC01-appb-I000028
　図６に示す回路において、第３ローパスフィルタ回路１０３の出力（Ｖｃ６）は、以下のように表される。
Figure JPOXMLDOC01-appb-I000029
　式（２０）と式（２９）との関係から、図６に示す回路の出力（ＶＡＭＰ６）は、以下のように表される。
Figure JPOXMLDOC01-appb-I000030
　以上のとおり実施の形態６に係る振幅位相検波回路は上記構成を備えるため、ローカル信号の振幅（Ｖｌ）の情報を用いることなく測定対象信号の振幅と位相差とを同時に検出できる。
　図７は、実施の形態４～６に係る振幅位相検波回路のシミュレーション比較結果の一例を示したグラフである。図７が示すとおり、レプリカ検波回路３０１がない実施の形態４の構成では測定対象信号の入力電力が小さい場合ＶｂｉａｓとＶｌの影響を受け易い。実施の形態５の構成では、Ｖｂｉａｓの影響を排除した分だけ、若干線形特性が改善されている。図７は、実施の形態６の構成を採用することにより、測定対象信号の入力電力に対する線形特性を改善できることを示している。
　本開示技術は、レーダや通信装置に使用されるフェーズドアレーアンテナの検波回路に応用でき、産業上の利用可能性を有する。
　１～８　第１～第８トランスコンダクタンス素子、　１１～１３　第１～第３ローパスフィルタ、　２１　減算器、　２２　加算器、　２３　第２減算器、　３１～３８　第１～第８トランジスタ、　４１　インダクタ、　４２　第２インダクタ、　７１　減算器用オペアンプ、　７２　加算器用オペアンプ、　８１　レプリカ用コンデンサ、　１０１～１０３　第１～第３ローパスフィルタ回路、　２０１　減算器回路、　２０２　加算器回路、　２０３　３入力加減算器回路、　３０１　レプリカ検波回路。

Claims (5)

  1. 　入力側から順に、少なくとも２組の差動入力端子、４つの非線形素子、２つのローパスフィルタ、加算器、減算器、を含む振幅位相検波回路。
  2. 　上流から順に、
    　前記非線形素子と同じ特性を有する第５非線形素子、第６非線形素子、第７非線形素子、及び第８非線形素子と、
    　第３ローパスフィルタと、
    　第２減算器と、をさらに含み、
    　前記第５非線形素子、前記第６非線形素子、前記第７非線形素子、及び前記第８非線形素子は、いずれも信号が入力されず、
    　前記第２減算器は、前記加算器の後段に設置されている請求項１に記載の振幅位相検波回路。
  3. 　上流から順に、
    　前記非線形素子と同じ特性を有する第５非線形素子、第６非線形素子、第７非線形素子、及び第８非線形素子と、
    　第３ローパスフィルタと、
    　第２減算器と、をさらに含み、
    　前記第５非線形素子、前記第６非線形素子、前記第７非線形素子、及び前記第８非線形素子は、いずれもローカル信号が入力され、
    　前記第２減算器は、前記加算器の後段に設置されている請求項１に記載の振幅位相検波回路。
  4. 　前記非線形素子は、トランスコンダクタンス素子である請求項１に記載の振幅位相検波回路。
  5. 　前記非線形素子は、トランジスタである請求項１に記載の振幅位相検波回路。
PCT/JP2021/005390 2021-02-15 2021-02-15 振幅位相検波回路 Ceased WO2022172425A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2021/005390 WO2022172425A1 (ja) 2021-02-15 2021-02-15 振幅位相検波回路
JP2022555615A JP7286030B2 (ja) 2021-02-15 2021-02-15 振幅位相検波回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/005390 WO2022172425A1 (ja) 2021-02-15 2021-02-15 振幅位相検波回路

Publications (1)

Publication Number Publication Date
WO2022172425A1 true WO2022172425A1 (ja) 2022-08-18

Family

ID=82838534

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/005390 Ceased WO2022172425A1 (ja) 2021-02-15 2021-02-15 振幅位相検波回路

Country Status (2)

Country Link
JP (1) JP7286030B2 (ja)
WO (1) WO2022172425A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07226677A (ja) * 1994-02-15 1995-08-22 Hitachi Ltd 位相検波器、（π／２）移相器及びディジタル信号復調装置
JP2000134038A (ja) * 1998-10-21 2000-05-12 Toshiba Corp 検波回路
JP2006173897A (ja) * 2004-12-14 2006-06-29 Matsushita Electric Ind Co Ltd 直接直交復調器及び無線通信装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100438327C (zh) * 2005-06-14 2008-11-26 北京大学 低压低功耗双栅金属氧化物半导体场效应晶体管混频器
JP2011160214A (ja) * 2010-02-01 2011-08-18 Renesas Electronics Corp 受信装置及びイメージ除去方法
JP6408291B2 (ja) * 2014-08-07 2018-10-17 新日本無線株式会社 Ｉｑミスマッチ補正方法および送受信装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07226677A (ja) * 1994-02-15 1995-08-22 Hitachi Ltd 位相検波器、（π／２）移相器及びディジタル信号復調装置
JP2000134038A (ja) * 1998-10-21 2000-05-12 Toshiba Corp 検波回路
JP2006173897A (ja) * 2004-12-14 2006-06-29 Matsushita Electric Ind Co Ltd 直接直交復調器及び無線通信装置

Also Published As

Publication number Publication date
JP7286030B2 (ja) 2023-06-02
JPWO2022172425A1 (ja) 2022-08-18

Similar Documents

Publication Publication Date Title
US6853247B2 (en) Methods and apparatus for using Taylor series expansion concepts to substantially reduce nonlinear distortion
US8169266B2 (en) Mixer circuits and methods
US20120105128A1 (en) Calibration of passive harmonic-rejection mixer
CN101663812B (zh) 通过失真对跨导器进行线性化的方法和装置
US9590576B2 (en) Differential amplifier
Li et al. A 2–24GHz 360° full-span differential vector modulator phase rotator with transformer-based poly-phase quadrature network
KR20020025701A (ko) 증폭회로
CN113572452A (zh) 一种多相位移相器和多相位移相方法
KR20250073546A (ko) 라디오 주파수 전력 증폭기 시스템 및 그의 출력 신호를 선형화하는 방법
JP7286030B2 (ja) 振幅位相検波回路
EP0410295B1 (en) Single-ended chopper stabilized operational amplifier
TW202332198A (zh) 級聯低噪寬頻主動移相器
Yadav et al. New electronically fine-tunable CMOS floating resistor configuration and its application
US5134400A (en) Microwave multiplying D/A converter
US12299509B2 (en) Highly linear multiplier
US20060234665A1 (en) Mixer circuits and methods with improved spectral purity
CN113014203B (zh) 混合器电路系统
JP2024038764A (ja) 増幅回路および通信装置
Kalyonov et al. Research and development of a differential microwave attenuator based on BiCMOS SiGe technology with continuous attenuation control
US20060068741A1 (en) Reducing Noise and Distortion in a Receiver System
Suksaibul et al. Multiple-Input Multiple-Output Universal Filter Using DDTAs
Gift et al. Balanced-output-signal generator
JP2744354B2 (ja) 定振幅移相回路
WO2004107562A1 (en) Method and apparatus for cancellation of third order intermodulation distortion and other nonlinearities
JP5032626B2 (ja) 増幅回路、ジャイレータ回路、信号を増幅するためのフィルタ・デバイス及び方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2022555615

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21925676

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21925676

Country of ref document: EP

Kind code of ref document: A1