WO2022169160A2 - 디스플레이 모듈 및 그 제조 방법 - Google Patents

디스플레이 모듈 및 그 제조 방법 Download PDF

Info

Publication number
WO2022169160A2
WO2022169160A2 PCT/KR2022/001225 KR2022001225W WO2022169160A2 WO 2022169160 A2 WO2022169160 A2 WO 2022169160A2 KR 2022001225 W KR2022001225 W KR 2022001225W WO 2022169160 A2 WO2022169160 A2 WO 2022169160A2
Authority
WO
WIPO (PCT)
Prior art keywords
color conversion
self
conversion layer
color
substrate
Prior art date
Application number
PCT/KR2022/001225
Other languages
English (en)
French (fr)
Other versions
WO2022169160A3 (ko
Inventor
서정훈
아오키다이
김성태
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US17/877,238 priority Critical patent/US20220367434A1/en
Publication of WO2022169160A2 publication Critical patent/WO2022169160A2/ko
Publication of WO2022169160A3 publication Critical patent/WO2022169160A3/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K11/00—Luminescent, e.g. electroluminescent, chemiluminescent materials
    • C09K11/08—Luminescent, e.g. electroluminescent, chemiluminescent materials containing inorganic luminescent materials
    • C09K11/66—Luminescent, e.g. electroluminescent, chemiluminescent materials containing inorganic luminescent materials containing germanium, tin or lead
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K11/00—Luminescent, e.g. electroluminescent, chemiluminescent materials
    • C09K11/08—Luminescent, e.g. electroluminescent, chemiluminescent materials containing inorganic luminescent materials
    • C09K11/66—Luminescent, e.g. electroluminescent, chemiluminescent materials containing inorganic luminescent materials containing germanium, tin or lead
    • C09K11/661—Chalcogenides
    • C09K11/663—Chalcogenides with alkaline earth metals
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K11/00—Luminescent, e.g. electroluminescent, chemiluminescent materials
    • C09K11/08—Luminescent, e.g. electroluminescent, chemiluminescent materials containing inorganic luminescent materials
    • C09K11/77—Luminescent, e.g. electroluminescent, chemiluminescent materials containing inorganic luminescent materials containing rare earth metals
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K11/00—Luminescent, e.g. electroluminescent, chemiluminescent materials
    • C09K11/08—Luminescent, e.g. electroluminescent, chemiluminescent materials containing inorganic luminescent materials
    • C09K11/77—Luminescent, e.g. electroluminescent, chemiluminescent materials containing inorganic luminescent materials containing rare earth metals
    • C09K11/7728—Luminescent, e.g. electroluminescent, chemiluminescent materials containing inorganic luminescent materials containing rare earth metals containing europium
    • C09K11/7734—Aluminates
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K11/00—Luminescent, e.g. electroluminescent, chemiluminescent materials
    • C09K11/08—Luminescent, e.g. electroluminescent, chemiluminescent materials containing inorganic luminescent materials
    • C09K11/77—Luminescent, e.g. electroluminescent, chemiluminescent materials containing inorganic luminescent materials containing rare earth metals
    • C09K11/7728—Luminescent, e.g. electroluminescent, chemiluminescent materials containing inorganic luminescent materials containing rare earth metals containing europium
    • C09K11/77348—Silicon Aluminium Nitrides or Silicon Aluminium Oxynitrides
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/02—Optical elements characterised by the material of which they are made; Optical coatings for optical elements made of crystals, e.g. rock-salt, semi-conductors
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G02B5/206—Filters comprising particles embedded in a solid matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G02B5/208—Filters for use with infrared or ultraviolet radiation, e.g. for separating visible light from infrared and/or ultraviolet radiation
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0011—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
    • G02B6/0013—Means for improving the coupling-in of light from the light source into the light guide
    • G02B6/0023—Means for improving the coupling-in of light from the light source into the light guide provided by one optical element, or plurality thereof, placed between the light guide and the light source, or around the light source
    • G02B6/0026—Wavelength selective element, sheet or layer, e.g. filter or grating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B2207/00—Coding scheme for general features or characteristics of optical elements and systems of subclass G02B, but not including elements and systems which would be classified in G02B6/00 and subgroups
    • G02B2207/101—Nanooptics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29463—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29464—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0635—Acrylic polymer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/069—Polyurethane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Definitions

  • Embodiments of the present disclosure relate to a display module using a self-luminous device for displaying an image and a method of manufacturing the same.
  • a self-luminous device for displaying an image is used in a display panel, an image can be displayed without a backlight.
  • the display panel expresses various colors while operating in units of pixels or sub-pixels made of self-luminous devices.
  • the operation of each pixel or sub-pixel is controlled by a TFT (Thin Film Transistor).
  • a conventional display panel using a self-luminous device color distribution exists due to the distribution of emission wavelengths between the self-luminous devices, and the efficiency of the red self-emitting device is greatly reduced compared to that of the green and blue self-emitting devices when the temperature is increased.
  • the conventional display panel has a problem in that the color temperature determined by the RGB luminance ratio changes.
  • the blue self-luminous device when used as excitation light, the color distribution of the red and green sub-pixels is improved, but the color distribution of the blue sub-pixels is still not improved.
  • An object of the present disclosure is to provide a display module capable of improving color distribution of red, green, and blue sub-pixels in a self-luminous device and a method of manufacturing the same.
  • the display module may include a substrate; a plurality of pixels arranged on the substrate, each of the plurality of pixels comprising: a first self-emission element, a second self-luminescence element, and a third self-luminescence element emitting light in an ultraviolet wavelength band; a first color conversion layer, a second color conversion layer, and a third color conversion layer respectively corresponding to the light emitting surfaces of the first self-luminescent element, the second self-luminous element, and the third self-luminous element; a first color filter and a second color filter respectively corresponding to the first color conversion layer and the second color conversion layer; a transparent resin layer corresponding to the third color conversion layer and disposed on the same plane as the first color filter and the second color filter; a transparent cover layer covering the first color filter, the second color filter, and the transparent resin layer; and an ultraviolet (UV) blocking filter covering the transparent cover layer, wherein the first self-luminous element, the second self-luminous element, and the first self-emissive element are respectively
  • the first self-luminous element, the second self-luminous element, and the third self-luminous element are separated from each other by a barrier rib, and at least one of the barrier ribs includes the first color conversion layer and the Light emitted from side surfaces of the second color conversion layer and the third color conversion layer may be reflected.
  • At least one of the barrier ribs may include a white color.
  • At least one of the barrier ribs may have a surface on which a metal film is formed.
  • side surfaces of the first self-luminous element, the second self-luminous element, and the third self-luminous element may be respectively adhered to the barrier ribs by an optical adhesive.
  • the first self-luminous element outside of the light-emitting surfaces of the first self-luminous element, the second self-luminous element and the third self-luminous element along a second direction perpendicular to the first direction.
  • Some of the surfaces of the color conversion layer, the second color conversion layer, and the third color conversion layer are each attached to the optical adhesive, and the optical adhesive may be a UV curing silicone rubber.
  • the first color conversion layer includes a color conversion material emitting light of a red wavelength band
  • the second color conversion layer includes a color conversion material emitting light of a green wavelength band
  • the third color conversion layer may include a color conversion material emitting light of a blue wavelength band.
  • the color conversion material included in the first color conversion layer is a red nano phosphor
  • the color conversion material included in the second color conversion layer is a green nano phosphor
  • the third color conversion layer The color conversion material included in the may be a blue nano phosphor.
  • the red nano-phosphor may be Si 1-x Ca x AlSiN 3 :Eu 2+ .
  • the green nano-phosphor may be Si 6-z Al z O z N 8-z :Eu 2+ or SrGa 2 S 4 .
  • the blue nano-phosphor may be BaMg x Al y O z :Eu n+ .
  • the average particle size distribution (d 50 ) of each of the red nano phosphor and the green nano phosphor may be less than 0.5 ⁇ m.
  • the color conversion material of the first color conversion layer includes red quantum dots
  • the color conversion material of the second color conversion layer includes green quantum dots
  • the color of the third color conversion layer The conversion material may include blue quantum dots.
  • a black matrix may be formed between the first color filter, the second color filter, and the transparent resin layer.
  • the UV cut filter may have a transmittance of 10% or less with respect to a wavelength of 400 nm or less.
  • the display module may include a plurality of substrate electrodes formed on the substrate; and an anisotropic conductive film; wherein the chip electrodes of the first self-luminous element, the second self-luminous element, and the third self-luminous element are electrically and physically connected to the plurality of substrate electrodes by an anisotropic conductive film.
  • a method of manufacturing a display module may include attaching a UV cut-off filter to one surface of a first substrate; forming a first portion by sequentially forming a black matrix, color filters, planarization layer, barrier ribs, and color conversion layers on the other surface of the first substrate opposite to the one surface of the first substrate; forming a second portion by transferring a plurality of self-luminous devices emitting light in an ultraviolet wavelength band to a second substrate; aligning one of the color conversion layers of the first portion and one of the self-luminous elements of the second portion to correspond to each other; and bonding the first part and the second part together.
  • the forming of the first portion may include: forming the black matrix on the first substrate in a grid shape; forming the color filter on the first substrate; forming the planarization layer on the color filter; forming the barrier ribs on the planarization layer to partition a sub-pixel area defined between the barrier ribs; and forming the color conversion layer in each of the sub-pixel areas defined by the barrier ribs.
  • forming the second portion may include attaching an anisotropic conductive film to the second substrate; transferring the plurality of self-luminous devices to the second substrate; applying an optical adhesive to a front surface of the second substrate to cover the plurality of self-luminous devices to interconnect the first portion and the second portion; and UV exposing the optical adhesive.
  • a pixel of a display module may include a first self-emitting device, a second self-emitting device, and a third self-emitting device emitting light in an ultraviolet wavelength band; a first color conversion layer, a second color conversion layer, and a third color conversion layer respectively corresponding to the light emitting surfaces of the first self-luminescent element, the second self-luminous element, and the third self-luminous element; a first color filter and a second color filter respectively corresponding to the first color conversion layer and the second color conversion layer; a transparent resin layer corresponding to the third color conversion layer and disposed on the same plane as the first color filter and the second color filter; a transparent cover layer covering the first color filter, the second color filter, and the transparent resin layer; and an ultraviolet (UV) blocking filter covering the transparent cover layer, wherein the first self-luminous element, the second self-luminous element, and the first self-emissive element are respectively opposed to a first direction toward a light-emitting surface of the self-
  • UV ultraviolet
  • FIG. 1 is a schematic front view of a display module according to an embodiment of the present disclosure
  • FIG. 2 is a schematic block diagram illustrating a display module according to an embodiment of the present disclosure.
  • FIG 3 is a cross-sectional view illustrating a single pixel of a display module according to an embodiment of the present disclosure.
  • FIG. 4 is a cross-sectional view illustrating an example in which a metal film is formed on a side surface of a partition wall.
  • FIG. 5 is a view showing another example of a UV blocking layer.
  • FIG. 6 is an enlarged view of a portion VI shown in FIG. 3 .
  • FIG. 7 is a schematic flowchart illustrating a manufacturing process of a display module according to an embodiment of the present disclosure.
  • FIG. 8 is a flowchart illustrating a manufacturing process of a first part of a display module according to an embodiment of the present disclosure.
  • FIG. 9 is a process diagram of a first portion of a display module according to an embodiment of the present disclosure.
  • FIG. 10 is a flowchart illustrating a manufacturing process of a second part of a display module according to an embodiment of the present disclosure.
  • FIG. 11 is a process diagram of a second part of a display module according to an embodiment of the present disclosure.
  • FIG. 12 is a process diagram of coupling a first part and a second part of a display module according to an embodiment of the present disclosure.
  • the expression 'the same' means not only to completely match, but also includes a degree of difference in consideration of the processing error range.
  • the display module may be a display panel including a micro light emitting diode that is a self-luminescence element for displaying an image.
  • the display module is one of the flat panel display panels and consists of a plurality of inorganic light emitting diodes (inorganic LEDs), each less than 100 micrometers, to provide better contrast, response time and energy efficiency compared to liquid crystal display (LCD) panels that require a backlight.
  • the display module does not need to include a separate backlight because the micro light emitting diode used for displaying an image is a self-light emitting device.
  • an organic light emitting diode organic LED
  • an inorganic light emitting device micro LED have good energy efficiency, but the micro LED has a longer brightness, luminous efficiency, and lifespan than OLED.
  • a micro LED may be a semiconductor chip that can emit light by itself when power is supplied. Micro LED has fast response speed, low power, and high luminance. For example, the micro LED has a higher efficiency of converting electricity into photons than a conventional liquid crystal display (LCD) or organic light emitting diode (OLED). In other words, it has a higher “brightness per watt” compared to traditional LCD or OLED displays.
  • the micro LED can produce the same brightness with about half the energy compared to conventional LEDs (width, length, and height each exceed 100 ⁇ m) or OLED.
  • the micro LED is capable of realizing high resolution, excellent color, contrast and brightness, so it can accurately express a wide range of colors and realize a clear screen even outdoors.
  • the micro LED is strong against burn-in and has low heat generation, so a long lifespan is guaranteed without deformation.
  • the micro LED may have a flip chip structure in which an anode and a cathode electrode are formed on the same first surface and a light emitting surface is formed on a second surface opposite to the first surface on which the electrodes are formed.
  • one pixel may include at least three sub-pixels.
  • One sub-pixel is a micro self-luminescence element for image display, and may mean, for example, a UV micro LED (ultraviolet micro light emitting diode).
  • the UV micro LED may be a self-luminous device that emits light in an ultraviolet wavelength band (360 to 410 nm).
  • one sub-pixel may include a color conversion layer and a color filter corresponding thereto together with one micro self-luminous device.
  • the color conversion layer may be excited by light emitted from the micro light emitting device to emit a color of a predetermined wavelength band.
  • the color conversion layer may be made of a material including nano phosphors or quantum dots.
  • One sub-pixel area refers to an area in which a color of a corresponding sub-pixel is expressed by light emitted from one sub-pixel.
  • the area (horizontal length ⁇ vertical length) of one surface of the color conversion layer to which the sub-pixel corresponds may be greater than the area of the light-emitting surface of the sub-pixel.
  • the sub-pixel area may correspond to the area of the color conversion layer.
  • a TFT layer having a TFT (Thin Film Transistor) circuit formed on a front surface of a substrate is disposed on a front surface of a substrate, and a power supply circuit and data driving for supplying power to the TFT circuit are disposed on a rear surface of the substrate
  • a driver, a gate driving driver, and a timing controller controlling each driving driver may be disposed.
  • a plurality of pixels arranged in the TFT layer can be driven by a TFT circuit.
  • the substrate is a glass substrate, a synthetic resin-based substrate (eg, PI (Polyimide), PET (Polyethylene Terephthalate), PES (Polyethersulfone), PEN (Polyethylene Naphthalate), PC (Polycarbonate), etc.)
  • a ceramic substrate may be used.
  • a TFT layer having a TFT circuit formed thereon may be disposed on the front surface of the substrate, and no circuit may be disposed on the rear surface of the substrate.
  • the TFT layer may be integrally formed on the substrate or may be manufactured in the form of a separate film and attached to one surface of the glass substrate.
  • the front surface of the substrate may be divided into an active area and an inactive area.
  • the active region may correspond to a region occupied by the TFT layer on the front surface of the substrate, and the inactive region may be a region different from the region occupied by the TFT layer on the front surface of the substrate.
  • the edge region of the substrate may be the outermost region of the substrate. Also, the edge region of the substrate may be a region remaining except for a region in which circuits of the substrate are formed. Also, the edge region of the substrate may include a portion of the front surface of the substrate adjacent to the side surface of the substrate and a portion of the rear surface of the substrate adjacent to the side surface of the substrate.
  • the substrate may be formed in a quadrangle type. Specifically, the substrate may be formed in a rectangular shape or a square shape.
  • the edge region of the substrate may include at least one side of the four sides of the glass substrate.
  • the TFT constituting the TFT layer is not limited to a specific structure or type, for example, the TFT is an oxide TFT other than a low-temperature polycrystalline silicon TFT (LTPS TFT). and Si TFT (poly silicon, a-silicon), organic TFT, graphene TFT, etc., and may be applied by making and applying only P-type (or N-type) MOSFETs in the Si wafer CMOS process.
  • LTPS TFT low-temperature polycrystalline silicon TFT
  • Si TFT poly silicon, a-silicon
  • organic TFT organic TFT
  • graphene TFT graphene TFT
  • the pixel driving method of the display module may be an AM (Active Matrix) driving method or a PM (Passive Matrix) driving method.
  • the display module may form a wiring pattern to which each micro LED is electrically connected according to an AM driving method or a PM driving method.
  • a plurality of pulse amplitude modulation (PAM) control circuits may be disposed in one pixel area. In this case, each sub-pixel disposed in one pixel area may be controlled by a corresponding PAM control circuit.
  • a plurality of pulse width modulation (PWM) control circuits may be disposed in one pixel area. In this case, each sub-pixel disposed in one pixel area may be controlled by a corresponding PWM control circuit.
  • a plurality of PAM control circuits and a plurality of PWM control circuits may be disposed together in one pixel area.
  • some of the sub-pixels disposed in one pixel area may be controlled by the PAM control circuit and the rest may be controlled by the PWM control circuit.
  • each sub-pixel may be controlled by a PAM control circuit and a PWM control circuit.
  • the display module when the TFT substrate is a glass substrate, the display module may include a plurality of side wirings having a thin film thickness disposed at regular intervals along the side surface.
  • a plurality of through-wiring members formed not to be exposed to the side of the TFT substrate may be provided instead of the side wiring exposed to the side. Accordingly, by minimizing the non-active area and maximizing the active area on the front surface of the TFT substrate, it is possible to reduce the bezel and increase the mounting density of the micro LED on the display module.
  • a display module implementing bezel-less reduction can provide a large-sized multi-display device capable of maximizing an active area when a plurality of devices are connected.
  • each display module may be formed such that the pitch between the pixels of the adjacent display module is the same as the pitch between the pixels in the single display module by minimizing the non-active area. Accordingly, it may be a method of preventing a seam from being viewed in a connection portion between each display module.
  • the driving circuit may be implemented by a micro IC disposed in a pixel area to control driving of at least 2n pixels.
  • a channel layer connecting the micro IC and each micro LED may be formed in the TFT layer (or backplane) instead of the TFT.
  • the display module may be installed in an electronic product or an electric field that requires a wearable device, a portable device, a handheld device, and various displays as a single unit.
  • a wearable device such as a wearable device, a portable device, a handheld device, and various displays as a single unit.
  • display devices such as monitors for personal computers (PCs), high-resolution TVs and signages (or digital signage), and electronic displays through a plurality of assembly arrangements.
  • PCs personal computers
  • signages or digital signage
  • FIG. 1 is a schematic front view showing a display module according to a first embodiment of the present disclosure
  • FIG. 2 is a schematic block diagram showing a display module according to a first embodiment of the present disclosure.
  • the display module 10 includes a TFT substrate 20 on which a plurality of pixel driving circuits 30 are formed, and is arranged on the front surface of the TFT substrate 20 . It may include a plurality of pixels 100 and a panel driver 40 that generates a control signal and provides the generated control signal to the plurality of pixel driving circuits 30 .
  • one pixel may include a plurality of sub-pixels.
  • One sub-pixel may include one light source, and a color conversion layer and a color filter corresponding to the light source.
  • the light source is an inorganic self-light emitting diode, and may be, for example, a UV micro LED (ultraviolet micro light emitting diode) having a size of 100 ⁇ m or less (preferably 30 ⁇ m or less).
  • the UV micro LED can emit light in the ultraviolet wavelength band (emission wavelength of 360 to 410 nm).
  • the structure of the pixel 100 will be described in detail below with reference to FIG. 3 .
  • the TFT substrate 20 includes a glass substrate 21 , a TFT layer 23 including a TFT (Thin Film Transistor) circuit on the front surface of the glass substrate 21 , and a TFT circuit of the TFT layer 23 and a glass substrate.
  • a plurality of side wirings 25 for electrically connecting circuits disposed on the back side may be included.
  • a synthetic resin-based material having a flexible material eg, PI (Polyimide), PET (Polyethylene Terephthalate), PES (Polyethersulfone), PEN (Polyethylene Naphthalate), PC (Polycarbonate, etc.) or a ceramic substrate can be used.
  • PI Polyimide
  • PET Polyethylene Terephthalate
  • PES Polyethersulfone
  • PEN Polyethylene Naphthalate
  • PC Polycarbonate, etc.
  • the TFT substrate 20 may include an active area 20a that displays an image and a dummy area 20b that cannot display an image on its entire surface.
  • the active region 20a may be divided into a plurality of pixel regions 24 in which a plurality of pixels are respectively arranged.
  • the plurality of pixel regions 24 may be partitioned in various shapes, and may be partitioned in a matrix shape, for example.
  • One pixel 100 (refer to FIG. 3 ) may be included in one pixel area 24 .
  • the inactive area 20b may be included in an edge area of the glass substrate, and a plurality of connection pads 28a disposed at regular intervals along the edge area may be formed. Each of the plurality of connection pads 28a may be electrically connected to each pixel driving circuit 30 through a wiring 28b.
  • connection pads 28a formed in the non-active region 20b may vary depending on the number of pixels implemented on the glass substrate and may vary depending on a driving method of the TFT circuit disposed in the active region 20a. For example, compared to a passive matrix (PM) driving method in which a TFT circuit disposed in the active region 20a drives a plurality of pixels in a horizontal line and a vertical line, an AM (Active Matrix) driving each pixel individually The drive method may require more wiring and connection pads.
  • PM passive matrix
  • AM Active Matrix
  • the TFT layer 23 includes a plurality of data signal lines arranged horizontally, a plurality of gate signal lines arranged vertically, and a plurality of pixel driving circuits electrically connected to each line to control the plurality of pixels 100 . 30) may be included.
  • the panel driver 40 is directly connected to the TFT substrate 20 by a COG (Chip on Glass) or COP (Chip on Plastic) bonding method, or the TFT substrate 20 through a separate FPCB by a FOG (Film on Glass) bonding method. ) can be indirectly connected to The panel driver 40 may drive the plurality of pixel driving circuits 30 to control light emission of a plurality of micro LEDs electrically connected to each of the plurality of pixel driving circuits 30 .
  • the panel driver 40 may control the plurality of pixel driving circuits 30 for each line through the first driver 41 and the second driver 42 .
  • the first driver 41 generates a control signal for sequentially controlling a plurality of horizontal lines formed on the TFT substrate 20 one line per image frame, and applies the generated control signal to a pixel driving circuit connected to the corresponding line, respectively. (30) can be transmitted.
  • the second driver 42 generates a control signal for sequentially controlling a plurality of vertical lines formed on the TFT substrate 20, one line per image frame, and drives the generated control signals to each connected pixel connected to the corresponding line. can be transmitted to circuit 30 .
  • FIG. 3 is a cross-sectional view showing a single pixel of a display module according to an embodiment of the present disclosure
  • FIG. 4 is a cross-sectional view showing an example in which a metal film is formed on the side of the barrier rib
  • FIG. 5 is a view showing another example of a UV blocking layer.
  • FIG. 6 is an enlarged view of part VI shown in FIG. 3 .
  • one pixel 100 may be included in one pixel area 24 (refer to FIG. 1 ).
  • the pixel 100 includes at least three UV micro LEDs (eg, the first UV micro LED 61 , the second UV micro LED that emits light of the same color, for example, light in an ultraviolet wavelength band (360 to 410 nm)). 62 , and a third UV micro LED 63 ).
  • the first UV micro LED 61 , the second UV micro LED 62 , and the third UV micro LED 63 are laminated on the front surface of the TFT substrate 20 with an anisotropic conductive film (ACF). ) 50 may be electrically and physically connected to the TFT substrate 20 .
  • ACF anisotropic conductive film
  • the anisotropic conductive film 50 includes a thermosetting resin (epoxy resin, polyurethane resin, acrylic resin, etc.) and a plurality of conductive balls 51 having a fine diameter (eg, 3 to 15 ⁇ m) in the thermosetting resin.
  • Each conductive ball 51 may include a polymer particle and a conductive film such as Au, Ni, Pd coated on the surface of the polymer particle.
  • the anisotropic conductive film 50 has conductivity in a compression direction and insulation in a direction perpendicular to the compression direction.
  • the first UV micro LED 61 , the second UV micro LED 62 , and the third UV micro LED 63 have two chip electrodes (eg, the first chip electrode 61a , the second The chip electrode 61b may have a flip chip structure formed on the opposite side from the light emitting surface.
  • the first chip electrode 61a and the second chip electrode 61b may be formed of any one of Al, Ti, Cr, Ni, Pd, Ag, Ge, and Au, or an alloy thereof.
  • the anisotropic conductive film 50 attached to the TFT substrate 20 is seated on the surface of the opposite side of one side of the Subsequently, the first UV micro LED 61 , the second UV micro LED 62 , and the third UV micro LED 63 are inserted into the anisotropic conductive film 50 by a predetermined depth through a thermocompression process. Accordingly, the first UV micro LED 61 , the second UV micro LED 62 , and the third UV micro LED 63 may be physically fixed to the TFT substrate 20 by the anisotropic conductive film 50 . have.
  • the first chip electrode 61a and the second chip electrode 61b of the first UV micro LED 61 are formed. It may be positioned adjacent to the first substrate electrode pad 26a and the second substrate pad 26b.
  • the conductive ball ( 51), the first chip electrode 61a and the second chip electrode 61b of the first UV micro LED 61 may be electrically connected to the first substrate electrode pad 26a and the second substrate pad 26b.
  • the second UV micro LED 62 and the third UV micro LED 63 are also electrically through the conductive ball 51 on the substrate electrode pad corresponding to each chip electrode in the same manner as the first UV micro LED 61 . can be connected
  • the pixel 100 has a first color conversion layer corresponding to the light emitting surfaces of the first UV micro LED 61 , the second UV micro LED 62 , and the third UV micro LED 63 , respectively.
  • a second color conversion layer 72 , and a third color conversion layer 73 may be included.
  • the first color conversion layer 71 , the second color conversion layer 72 , and the third color conversion layer 73 include the first UV micro LED 61 , the second UV micro LED 62 , and the third UV It may include a nano phosphor that absorbs the light emitted from the micro LED 63 and converts it into light of different wavelength bands to emit the converted light.
  • Nano phosphors exhibit different physical properties compared to conventional phosphors having a particle diameter of several ⁇ m. For example, since the gap of the energy band, which is the quantum state energy level structure of electrons in the crystal of the nano-phosphor, is large, the wavelength of the emitted light has high energy, so that the luminous efficiency can be improved.
  • Nano phosphors have an increased particle density of the phosphors compared to phosphors having a bulk structure, so that electrons collided with them effectively contribute to light emission, thereby improving display efficiency.
  • the first color conversion layer 71 may include a red nano-phosphor capable of emitting light of a red wavelength band by being excited by light of a blue wavelength band emitted from the first UV micro LED 61 .
  • the red nano-phosphor may be SCASN (Si 1-x Ca x AlSiN 3 :Eu 2+ ).
  • the red nano-phosphor may have an average particle size distribution (d 50 ) of less than 0.5 ⁇ m (preferably 0.1 ⁇ m ⁇ d 50 ⁇ 0.5 ⁇ m).
  • the second color conversion layer 72 may include a green nano-phosphor capable of emitting light of a green wavelength band by being excited by light of a blue wavelength band emitted from the second UV microLED 62 .
  • the green nano-phosphor may be ⁇ -SiAlON (Si 6-z Al z O z N 8-z :Eu 2+ ) or SrGa 2 S 4 .
  • the green nano-phosphor may have an average particle size distribution (d 50 ) of less than 0.5 ⁇ m (preferably 0.1 ⁇ m ⁇ d 50 ⁇ 0.5 ⁇ m).
  • the third color conversion layer 73 may include a blue nano-phosphor capable of emitting light of a blue wavelength band by being excited by light of an ultraviolet wavelength band emitted from the third UV micro LED 63 .
  • the blue nano-phosphor may be BAM (BaMg x Al y O z :Eu n+ ).
  • the average particle size distribution (d 50 ) of the blue nano-phosphor may be less than 0.5 ⁇ m (preferably 0.1 ⁇ m ⁇ d 50 ⁇ 0.5 ⁇ m).
  • the first color conversion layer 71 may be made of a material including red quantum dots emitting light in a red wavelength band as an alternative to the red nano-phosphor.
  • the second color conversion layer 72 may be made of a material including green quantum dots emitting light in a green wavelength band as an alternative to the green nano phosphor.
  • the third color conversion layer 73 may be made of a material including blue quantum dots emitting light in a blue wavelength band as an alternative to the blue nano-phosphor.
  • the first color conversion layer 71 , the second color conversion layer 72 , and the third color conversion layer 73 are respectively disposed above the first color filter 81 , the second color filter 82 , and the transparent resin layer. (83) may be disposed.
  • the first color filter 81 may be a red color filter that passes a wavelength of the same color as that of the light of the red wavelength band emitted from the first color conversion layer 71 .
  • the second color filter 82 may be a green color filter that passes a wavelength of the same color as that of light in a green wavelength band emitted from the second color conversion layer 72 .
  • the transparent resin layer 83 may be made of a material that does not affect or minimize the transmittance, reflectance, and refractive index of light emitted from the third color conversion layer 73 .
  • the transparent resin layer 83 may be an optical film capable of minimizing wasted light and improving luminance by directing the direction of light toward the front through refraction and reflection.
  • the first UV micro LED 61 , the second UV micro LED 62 , and the third UV micro LED 63 may have a predetermined thickness and may be a square having the same width and length, or a rectangle having different width and length. have.
  • Such UV micro LEDs can realize Real HDR (High Dynamic Range), improve luminance and black expression, and provide high contrast ratio compared to OLEDs.
  • the size of the UV micro LED may be 100 ⁇ m or less, or preferably 30 ⁇ m or less.
  • the light emitting regions of the first UV micro LED 61 , the second UV micro LED 62 , and the third UV micro LED 63 are partitioned by the barrier rib 70 .
  • the partition walls 70 may be formed in a substantially lattice shape.
  • Each of the plurality of light emitting areas partitioned by the barrier ribs 70 may correspond to one sub-pixel area.
  • the partition walls 70 may have an upper end in close contact with the planarization layer 75 and a lower end in close contact with the upper surface of the anisotropic conductive film 50 .
  • a first color conversion layer 71 , a second color conversion layer 72 , and a third color conversion layer 73 may be disposed in each light emitting region partitioned by the barrier ribs 70 .
  • light emitted to the side surface of the first color conversion layer 71 may be reflected by the barrier ribs 70 to be emitted to the first color filter 81 .
  • Light emitted to the side of the second color conversion layer 72 may be reflected by the barrier ribs 70 to be emitted to the second color filter 82 .
  • the light emitted to the side of the third color conversion layer 73 may be reflected by the barrier ribs 70 and emitted to the front of the display module 10 through the transparent resin layer 83 .
  • the barrier ribs 70 may have a white color having excellent light reflectance in order to function as a reflector.
  • the white-based color may include true white and off-white. Off-white means any color close to white.
  • the barrier ribs 70 may be formed of a metal material having a high reflectance to function as a reflector.
  • a metal film 74 having a high light reflectance may be stacked on the side surfaces of the barrier ribs 70 as shown in FIG. 4 .
  • the partition walls 70 may not have a white-based color.
  • Light emitting surfaces of the first UV micro LED 61 , the second UV micro LED 62 , and the third UV micro LED 63 may be positioned at approximately the same height from the upper surface of the TFT substrate 20 .
  • the light emitting surfaces of the first UV micro LED 61 , the second UV micro LED 62 , and the third UV micro LED 63 may be positioned higher than the lower ends of the barrier ribs 70 .
  • some of the side surfaces of the first UV micro LED 61 , the second UV micro LED 62 , and the third UV micro LED 63 may face the partition walls 70 .
  • the barrier ribs 70 to convert the first color, respectively. It may be emitted to the layer 71 , the second color conversion layer 72 , and the third color conversion layer 73 .
  • the barrier ribs 70 include light emitted from the side surfaces of the first UV micro LED 61 , the second UV micro LED 62 , and the third UV micro LED 63 , and the first color conversion layer 71 . ), the second color conversion layer 72, and the third color conversion layer 73, respectively, by reflecting the light emitted from the side of the display module 10 to maximize the luminous efficiency by emitting to the front, red, Dispersion in both the green and blue sub-pixel regions may be improved.
  • a planarization layer 75 may be disposed therebetween.
  • the planarization layer 75 is transparent with the first color filter 81 and the second color filter 82 before forming the partition wall 70 when the first part 11 (refer to FIG. 9 ) of the display module 10 is manufactured. It is laminated on the resin layer 83 .
  • the planarization layer 75 does not affect or minimize the transmittance, reflectance and refractive index of light passing through the first color conversion layer 71 , the second color conversion layer 72 , and the third color conversion layer 73 . It may be made of a material that has
  • the first color filter 81 and the second color filter 82 and the transparent resin layer 83 may be partitioned by a black matrix 77 formed in a grid shape.
  • the shape of the black matrix 77 may be formed in a grid shape to correspond to the shape of the partition wall 70 .
  • the width of the black matrix 77 may be formed to be similar to the width of the partition wall 70 .
  • a transparent cover layer 90 may be formed on the first color filter 81 and the second color filter 82 and the transparent resin layer 83 .
  • the transparent cover layer 90 may prevent the pixel 100 from being contaminated with foreign substances and protect the pixel 100 from being damaged by an external force.
  • the transparent cover layer 90 may be a glass substrate.
  • a thin film UV blocking filter 91 may be laminated on one surface of the transparent cover layer 90 .
  • the UV blocking filter 91 may block ultraviolet rays emitted from the first UV micro LED 61 , the second UV micro LED 62 , and the third UV micro LED 63 .
  • the UV cut filter 91 may have a transmittance of 10% or less with respect to a wavelength of 400 nm or less.
  • the UV cut filter 91 may use a film-type ND (Neutral Density) filter.
  • the UV cut filter 91 may be formed to include the UV absorbing particles 95 in the transparent resin 94 for coating and the transparent resin 94 as shown in FIG. 5 as an alternative to the ND filter.
  • the UV absorbing particles 95 may be mixed to be evenly distributed in the transparent resin 94 .
  • the material of the UV absorbing particles 95 may be TiO 2 or SiO 2 .
  • the average value (d 50 ) of the size distribution of the UV-absorbing particles may be less than 0.2 ⁇ m.
  • the partition wall 70, the planarization layer 75, the black matrix 77, and the transparent cover layer 90 only show portions corresponding to one pixel unit, but the partition wall 70, the planarization layer 75, The black matrix 77 and the transparent cover layer 90 may be formed to have a size approximately corresponding to the size of the TFT substrate 20 .
  • the sizes of the first UV micro LED 61 , the second UV micro LED 62 , and the third UV micro LED 63 are respectively the first color conversion layer 71 , the second color conversion layer 72 , and It is formed smaller than the size of the third color conversion layer 73 . Accordingly, the lower ends of the barrier ribs 70 are formed at positions facing the side surfaces of the first UV micro LED 61 , the second UV micro LED 62 , and the third UV micro LED 63 , so that the first A gap may be formed between the side surfaces of the UV micro LED 61 , the second UV micro LED 62 , and the third UV micro LED 63 and the partition walls 70 .
  • this gap is filled with an optical adhesive 65 .
  • the optical adhesive 65 is a side portion 61c of the first UV micro LED 61 , a bottom side portion 70b of the partition walls 70 , a bottom surface portion 71b of the first color conversion layer 71 , and anisotropy.
  • Each of the upper surface portions 50a of the conductive film 50 is in close contact with each other. Accordingly, the barrier ribs 70 may be stably fixed to the TFT substrate 20 by firmly bonding with the surrounding structures through the optical adhesive 65 .
  • the optical adhesive 65 is used to bond the first part 11 and the second part 12 of the display module 10 to be described later.
  • FIG. 7 is a schematic flowchart illustrating a manufacturing process of a display module according to an embodiment of the present disclosure.
  • FIG. 7 an overall manufacturing process of the display module 10 according to an embodiment of the present disclosure will be schematically described as follows.
  • a color filter, a planarization layer, a barrier rib, and a color conversion layer are sequentially formed on a glass substrate to fabricate a first part 11 (see FIG. 9 ) (S1), and separately from the first part on the TFT substrate 20
  • a second part (12, see FIG. 11) is manufactured by transferring a plurality of micro LEDs (S2).
  • the first part 11 is disposed above the second part 12 at a predetermined interval.
  • the first part 11 is attached to the second It is pressed to the side of the part 12 and bonded to each other (S4).
  • FIG. 8 is a flowchart illustrating a manufacturing process of the first part of the display module according to an embodiment of the present disclosure
  • FIG. 9 is a process diagram of the first part of the display module according to an embodiment of the present disclosure.
  • the display does not show the entire first part 11 of the module 10, but enlarges a part corresponding to one pixel.
  • the first part 11 of the display module 10 may be manufactured through the following procedure.
  • a thin film UV blocking filter 91 is formed on one surface of the transparent cover layer 90 (S11).
  • the UV blocking filter 91 may block ultraviolet rays emitted from the first UV micro LED 61 , the second UV micro LED 62 , and the third UV micro LED 63 .
  • a protective layer 93 is laminated on the UV cut filter 91 to protect the UV cut filter 91 while the first part 11 is manufactured (S12).
  • a black matrix 77 is formed in a grid shape on the other surface of the transparent cover layer 90 (S13).
  • the transparent cover layer 90 may use, for example, a rectangular or rectangular glass substrate having a predetermined thickness.
  • the size of the transparent cover layer 90 may approximately correspond to the size of the TFT substrate 20 .
  • the black matrix 77 is formed in a grid shape, a plurality of cells are formed, and each cell may be a sub-pixel area. As described above, a color filter is formed in a preset cell among a plurality of cells of the black matrix 77 (S14).
  • a red material is uniformly applied entirely to one surface of the transparent cover layer 90 on which the black matrix 77 is formed. After that, only the areas where red should remain are exposed using a mask, and the red material is removed through development in the remaining areas.
  • a green material is uniformly applied entirely to one surface of the transparent cover layer 90 . After that, only the areas where the green color should remain are exposed using a mask, and the green material is removed through development in the remaining areas.
  • a transparent resin material is uniformly applied entirely to one surface of the transparent cover layer 90. After that, only the areas where the transparent resin should remain are exposed using a mask, and the transparent resin material is removed through development in the remaining areas.
  • the method of applying the color filter material and the transparent resin material to the transparent cover layer 90 is a slit method that coats the entire surface evenly using a printer nozzle, and a spin method that sprays liquid in the center and then rotates the plate to apply it. method can be applied.
  • the first color filter 81 and the second color filter 82 and the transparent resin layer 83 are formed, the first color filter 81 and the second color filter ( 82) and a planarization layer 75 covering the transparent resin layer 83 is formed (S15).
  • the upper surface 75a of the planarization layer 75 has a flatness sufficient to form the partition wall 70 at a uniform height.
  • the planarization layer 75 may be formed of a transparent material that does not affect light transmittance, reflectance, and refractive index.
  • each cell formed by the partition walls 70 may be formed at a position corresponding to each cell formed by the aforementioned black matrix 77 .
  • each cell formed by the barrier ribs 70 corresponds to a sub-pixel area.
  • the first color conversion layer 71, the second color conversion layer 72, and the third color conversion layer 73 are coated with a color conversion material (nano phosphor) in each cell through an inkjet printing method. are sequentially patterned (S17).
  • the first color conversion layer 71 , the second color conversion layer 72 , and the third color conversion layer 73 may be formed by applying, exposing, and developing a photoresist mixed with a nano phosphor similar to the method of manufacturing the color filter described above.
  • the first color conversion layer 71 may be formed of a red nano phosphor capable of emitting light in a red wavelength band
  • the second color conversion layer 72 may be formed of a green nano phosphor capable of emitting light in a green wavelength band.
  • the third color conversion layer 73 may be formed of a blue nano-phosphor capable of emitting light of a blue wavelength band.
  • the protective layer 93 is removed from the UV cut filter 91 (S18). Accordingly, the first portion 11 constituting the upper plate of the display module 10 may be formed.
  • FIG. 10 is a flowchart illustrating a manufacturing process of the second part 12 of the display module 10 according to an embodiment of the present disclosure
  • FIG. 11 is a second diagram of the display module 10 according to an embodiment of the present disclosure. It is a process diagram of the portion 12 , and in FIG. 11 , the display shows an enlarged view of a portion corresponding to one pixel without showing the entire second portion 12 of the module 10 .
  • the anisotropic conductive film 50 is laminated on the front surface of the TFT substrate 20 ( S21 ).
  • the first substrate electrode pad 26a and the second substrate pad 26b are arranged at regular intervals on the front surface of the TFT substrate 20 .
  • a plurality of UV micro LEDs are transferred to the TFT substrate 20 ( S22 ).
  • the UV micro LED transfer process may be performed through a laser transfer method, a rollable transfer method, a pick-and-place transfer method, and the like.
  • the first UV micro LED 61 , the second UV micro LED 62 , and the third UV micro LED 63 are each transferred from the epi substrate to the relay substrate (or interposer), It is transferred from each relay substrate to the TFT substrate 20 which is a target substrate.
  • the first UV micro LED 61, the second UV micro LED 62, and the third UV micro LED 63 are transferred to the TFT substrate 20, the first UV micro LED 61, the second UV micro LED The LED 62 and the third UV micro LED 63 are mounted on the surface of the anisotropic conductive film 50 attached to the TFT substrate 20 .
  • the first UV micro LED 61 , the second UV micro LED 62 , and the third UV micro LED 63 are inserted by a predetermined depth into the anisotropic conductive film 50 through a thermocompression process. Accordingly, the first UV micro LED 61 , the second UV micro LED 62 , and the third UV micro LED 63 are physically fixed to the TFT substrate 20 .
  • the chip electrodes of the first UV micro LED 61 , the second UV micro LED 62 , and the third UV micro LED 63 are a plurality of corresponding substrate electrode pads and distributed in the anisotropic conductive film 50 . It may be electrically connected by the conductive ball 51 .
  • an optical adhesive 65 for bonding the first portion 11 and the second portion 12 is applied to the entire surface of the TFT substrate 20 ( S23 ).
  • the optical adhesive 65 is applied to the TFT substrate 20 so as to cover all of the first UV micro LED 61 , the second UV micro LED 62 , and the third UV micro LED 63 .
  • the optical adhesive 65 may be a UV-curable silicone rubber (Di-methyl siloxane) having a characteristic that is cured after a predetermined time after UV exposure.
  • the optical adhesive 65 is cured by irradiating UV for a preset time (S24).
  • the second part 12 constituting the lower plate of the display module 10 may be formed.
  • FIG. 12 is a process diagram of coupling a first part and a second part of a display module according to an embodiment of the present disclosure.
  • the first part 11 is disposed above the second part 12 at a predetermined interval.
  • the first color conversion layer 71 and the second color conversion layer of the first portion 11 by inverting the first portion 11 to bond the first portion 11 and the second portion 12 to each other 72 , and the third color conversion layer 73 corresponds to the first UV micro LED 61 , the second UV micro LED 62 , and the third UV micro LED 63 of the second part 12 . aligned to the cementation position.
  • first part 11 and the second part 12 are parallel to each other on the same plane.
  • first part 11 and the second part 12 are aligned in the cemented position, the first part 11 and the second part 12 are brought into close contact with the second part 12 by a preset pressure. Cement the part (12). In this case, the first part 11 and the second part 12 are attached to each other by an optical adhesive 65 .
  • the optical adhesive 65 may be cured to strengthen the bond between the first part 11 and the second part 12 .
  • the display module 10 may be manufactured.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)

Abstract

디스플레이 모듈이 개시된다. 개시된 디스플레이 모듈은, 자외선 파장 대역의 광을 방출하는 제1 자발광 소자, 제2 자발광 소자 및 제3 자발광 소자; 제1 자발광, 제2 자발광 소자 및 제3 자발광 소자의 발광면에 각각 대응하는 제1 색변환층, 제2 색변환층 및 제3 색변환층; 제1 색변환층 및 제2 색변환층에 각각 대응하는 제1 컬러 필터 및 제2 컬러 필터; 제3 색변환층에 대응하며 제1 컬러 필터 및 제2 컬러 필터가 위치하는 평면과 동일한 평면 상에 배치되는 투명수지층; 제1 컬러 필터 및 제2 컬러 필터와 투명수지층을 덮는 투명커버층; 및 투명커버층을 덮는 자외선(UV) 차단 필터;를 포함하는 픽셀을 포함한다.

Description

디스플레이 모듈 및 그 제조 방법
본 개시의 실시 예들은 영상 표시용 자발광 소자를 사용하는 디스플레이 모듈 및 그 제조 방법에 관한 것이다.
디스플레이 패널에 영상 표시용 자발광 소자를 사용하면 백 라이트 없이 영상을 표시할 수 있다. 디스플레이 패널은 자발광 소자로 이루어진 픽셀 또는 서브 픽셀 단위로 동작이 되면서 다양한 색을 표현한다. 각각의 픽셀 또는 서브 픽셀은 TFT(Thin Film Transistor)에 의해 동작이 제어된다.
자발광 소자를 사용하는 종래의 디스플레이 패널은 자발광 소자 간 발광 파장의 산포로 인해 색 산포가 존재하며, 온도 증가 시 적색 자발광 소자의 효율이 녹색 및 청색 자발광 소자에 비해 크게 감소된다. 또한, 종래의 디스플레이 패널은 RGB 휘도비로 결정되는 색 온도가 변하는 문제가 있었다.
이러한 문제를 해소하기 위해 종래의 디스플레이 패널은 청색 자발광 소자와 청색 자발광 소자에서 방출되는 광을 여기광으로 사용하는 색변환층을 구비한 디스플레이 패널이 개발되었다.
그런데 청색 자발광 소자를 여기광으로 사용하는 경우 적색 및 녹색 서브 픽셀의 색산포는 개선되지만 청색 서브 픽셀의 색산포는 여전히 개선되지 않는 문제가 있었다.
본 개시는 자발광 소자에서 적색, 녹색, 청색 서브 픽셀의 색산포를 모두 개선할 수 있는 디스플레이 모듈 및 그 제조 방법을 제공하는데 목적이 있다.
실시 예들에 따른 디스플레이 모듈이 제공된다. 상기 디스플레이 모듈은 기판; 상기 기판에 배열된 다수의 픽셀을 포함하며, 상기 다수의 픽셀은 각각, 자외선 파장 대역의 광을 방출하는 제1 자발광 소자, 제2 자발광 소자 및 제3 자발광 소자; 상기 제1 자발광 소자, 상기 제2 자발광 소자 및 상기 제3 자발광 소자의 발광면에 각각 대응하는 제1 색변환층, 제2 색변환층 및 제3 색변환층; 상기 제1 색변환층 및 상기 제2 색변환층에 각각 대응하는 제1 컬러 필터 및 제2 컬러 필터; 상기 제3 색변환층에 대응하며 상기 제1 컬러 필터 및 상기 제2 컬러 필터가 위치하는 평면과 동일한 평면 상에 배치되는 투명수지층; 상기 제1 컬러 필터 및 상기 제2 컬러 필터와 상기 투명수지층을 덮는 투명커버층; 및 상기 투명커버층을 덮는 자외선(UV) 차단 필터를 포함하며, 상기 제1 자발광 소자, 상기 제2 자발광 소자 및 상기 자발광 소자의 발광면으로 향하는 제1 방향에 각각 대향하는 상기 제1 색변환 층, 상기 제2 색변환층 및 상기 제3 색변환층의 면들의 면적은 각각 상기 제1, 제2 및 제3 자발광 소자의 면적보다 클 수 있다.
하나의 이상의 실시 예들에 따르면, 상기 제1 자발광 소자, 상기 제2 자발광 소자 및 상기 제3 자발광 소자는 격벽에 의해 서로 분리되며, 상기 격벽들의 적어도 하나는 상기 제1 색변환층, 상기 제2 색변환층 및 상기 제3 색변환층의 측면에서 방출되는 광을 반사할 수 있다.
하나의 이상의 실시 예들에 따르면, 상기 격벽들의 적어도 하나는 백색 계열의 색상을 포함할 수 있다.
하나의 이상의 실시 예들에 따르면, 상기 격벽들의 적어도 하나는 표면에 금속막이 형성된 일면을 가질 수 있다.
하나의 이상의 실시 예들에 따르면, 상기 제1 자발광 소자, 상기 제2 자발광 소자 및 상기 제3 자발광 소자의 측면들은 각각 광학 접착제 의해 상기 격벽들에 접착될 수 있다.
하나의 이상의 실시 예들에 따르면, 상기 제1 방향에 직각인 제2 방향을 따라 상기 제1 자발광 소자, 상기 제2 자발광 소자 및 상기 제3 자발광 소자의 발광면들의 외측에 있는 상기 제1 색변환층, 상기 제2 색변환층 및 상기 제3 색변환층의 면들의 일부는 각각, 상기 광학 접착제에 부착되며, 상기 광학 접착제는 UV 경화 실리콘 러버일 수 있다.
하나의 이상의 실시 예들에 따르면, 상기 제1 색변환층은 적색 파장 대역의 광을 방출하는 색변환 물질이 포함되고, 상기 제2 색변환층은 녹색 파장 대역의 광을 방출하는 색변환 물질이 포함되고, 상기 제3 색변환층은 청색 파장 대역의 광을 방출하는 색변환 물질이 포함될 수 있다.
하나의 이상의 실시 예들에 따르면, 상기 제1 색변환층에 포함된 색변환 물질은 적색 나노 형광체이고, 상기 제2 색변환층에 포함된 색변환 물질은 녹색 나노 형광체이고, 상기 제3 색변환층에 포함된 색변환 물질은 청색 나노 형광체일 수 있다. 상기 적색 나노 형광체는 Si1-xCaxAlSiN3:Eu2+일 수 있다.
하나의 이상의 실시 예들에 따르면, 상기 녹색 나노 형광체는 Si6-zAlzOzN8-z:Eu2+ 또는 SrGa2S4일 수 있다.
하나의 이상의 실시 예들에 따르면, 상기 청색 나노 형광체는 BaMgxAlyOz:Eun+일 수 있다.
하나의 이상의 실시 예들에 따르면, 상기 적색 나노 형광체 및 상기 녹색 나노 형광체는 각각 입자 크기 분포 평균값(d50)이 0.5㎛미만일 수 있다.
하나의 이상의 실시 예들에 따르면, 상기 제1 색변환층의 색변환 물질은 적색 양자점을 포함하고, 상기 제2 색변환층의 색변환 물질은 녹색 양자점을 포함하고, 상기 제3 색변환층의 색변환 물질은 청색 양자점을 포함할 수 있다.
하나의 이상의 실시 예들에 따르면, 상기 제1 컬러 필터, 상기 제2 컬러 필터 및 상기 투명수지층 사이에는 블랙 매트릭스가 형성될 수 있다.
하나의 이상의 실시 예들에 따르면, 상기 UV 차단 필터는 400 nm 이하 파장에 대하여 10% 이하의 투과율을 가질 수 있다.
하나의 이상의 실시 예들에 따르면, 상기 UV 차단 필터는, 투명 수지; 및 상기 투명 수지에 혼합된 UV 흡수 입자를 포함하며, 상기 UV 흡수 입자의 재질은 TiO2 또는 SiO2 이고, UV 흡수 입자의 크기 분포 평균값(d50)은 0.2㎛미만일 수 있다.
하나의 이상의 실시 예들에 따르면, 상기 디슬플레이 모듈은 상기 기판에 형성된 다수의 기판 전극; 및 이방성 도전 필름;을 더 포함하며, 상기 제1 자발광 소자, 상기 제2 자발광 소자 및 상기 제3 자발광 소자의 칩 전극은 이방성 도전 필름에 의해 상기 다수의 기판 전극에 전기적 및 물리적으로 연결될 수 있다.
하나의 이상의 실시 예들에 따르면, 디스플레이 모듈의 제조 방법은 제1 기판의 일면에 UV 차단 필터를 부착하는 단계; 상기 제1 기판의 일면의 반대 편에 있는 상기 제1 기판의 타면에 블랙 매트릭스, 컬러 필터들, 평탄화층, 격벽들, 색변환층들을 순차적으로 형성하여 제1 부분을 형성하는 단계; 제2 기판에 자외선 파장 대역의 광을 방출하는 다수의 자발광 소자를 전사하여 제2 부분을 형성하는 단계; 상기 제1 부분의 색변환층들 중 하나와 상기 제2 부분의 자발광 소자들 중 하나가 서로 대응하도록 정렬하는 단계; 및 상기 제1 부분과 상기 제2 부분을 합착하는 단계를 포함할 수 있다.
하나의 이상의 실시 예들에 따르면, 상기 제1 부분을 형성하는 단계는, 상기 블랙 매트릭스를 상기 제1 기판 상에 격자 형태로 형성하는 단계; 상기 제1 기판 상에 상기 컬러 필터를 형성하는 단계; 상기 컬러 필터 상에 상기 평탄화층을 형성하는 단계; 상기 평탄화층 상에 상기 격벽들 사이에 정의된 서브 픽셀 영역으로 구획하는 상기 격벽들을 형성하는 단계; 및 상기 격벽들에 의해 정의된 상기 서브 픽셀 영역의 각각에 상기 색변환층을 형성하는 단계를 포함할 수 있다.
하나의 이상의 실시 예들에 따르면, 상기 제2 부분을 형성하는 단계는, 상기 제2 기판에 이방성 도전 필름을 부착하는 단계; 상기 다수의 자발광 소자를 상기 제2 기판에 전사하는 단계; 상기 제1 부분 및 상기 제2 부분을 상호 결합시키기 위해 상기 다수의 자발광 소자를 덮도록 상기 제2 기판의 전면(front surface)에 광학 접착제를 도포하는 단계; 및 상기 광학 접착제를 UV 노광하는 단계를 포함할 수 있다.
실시 예들에 따른 디스플레이 모듈의 픽셀이 제공된다. 상기 픽셀은 각각, 자외선 파장 대역의 광을 방출하는 제1 자발광 소자, 제2 자발광 소자 및 제3 자발광 소자; 상기 제1 자발광 소자, 상기 제2 자발광 소자 및 상기 제3 자발광 소자의 발광면에 각각 대응하는 제1 색변환층, 제2 색변환층 및 제3 색변환층; 상기 제1 색변환층 및 상기 제2 색변환층에 각각 대응하는 제1 컬러 필터 및 제2 컬러 필터; 상기 제3 색변환층에 대응하며 상기 제1 컬러 필터 및 상기 제2 컬러 필터가 위치하는 평면과 동일한 평면 상에 배치되는 투명수지층; 상기 제1 컬러 필터 및 상기 제2 컬러 필터와 상기 투명수지층을 덮는 투명커버층; 및 상기 투명커버층을 덮는 자외선(UV) 차단 필터를 포함하며, 상기 제1 자발광 소자, 상기 제2 자발광 소자 및 상기 자발광 소자의 발광면으로 향하는 제1 방향에 각각 대향하는 상기 제1 색변환 층, 상기 제2 색변환층 및 상기 제3 색변환층의 면들의 면적은 각각 상기 제1, 제2 및 제3 자발광 소자의 면적보다 클 수 있다.
도 1은 본 개시의 일 실시 예에 따른 디스플레이 모듈을 나타낸 개략 정면도이다.
도 2는 본 개시의 일 실시 예에 따른 디스플레이 모듈을 나타낸 개략 블록도이다.
도 3은 본 개시의 일 실시 예에 따른 디스플레이 모듈의 단일 픽셀을 나타낸 단면도이다.
도 4는 격벽의 측면에 금속막이 형성된 예를 나타낸 단면도이다.
도 5는 UV 차단층의 다른 예를 나타낸 도면이다.
도 6은 도 3에 표시된 Ⅵ부분을 확대한 도면이다.
도 7은 본 개시의 일 실시 예에 따른 디스플레이 모듈의 제조 공정을 나타낸 개략적인 흐름도이다.
도 8은 본 개시의 일 실시 예에 따른 디스플레이 모듈의 제1 부분의 제조 공정을 나타낸 흐름도이다.
도 9는 본 개시의 일 실시 예에 따른 디스플레이 모듈의 제1 부분의 공정도이다.
도 10은 본 개시의 일 실시 예에 따른 디스플레이 모듈의 제2 부분의 제조 공정을 나타낸 흐름도이다.
도 11은 본 개시의 일 실시 예에 따른 디스플레이 모듈의 제2 부분의 공정도이다.
도 12는 본 개시의 일 실시 예에 따른 디스플레이 모듈의 제1 부분과 제2 부분을 결합하는 공정도이다.
이하에서는 첨부된 도면을 참조하여 다양한 비제한적으로 예시되는 실시 예들을 보다 상세하게 설명한다. 본 명세서에 기재된 실시 예는 다양하게 변형될 수 있다. 특정한 실시 예가 도면에서 묘사되고 상세한 설명에서 자세하게 설명될 수 있다. 그러나, 첨부된 도면에 개시된 특정한 실시 예는 다양한 실시 예를 쉽게 이해하도록 하기 위한 것일 뿐이다. 따라서, 첨부된 도면에 개시된 구체적인 실시 예에 의해 기술적 사상이 제한되는 것은 아니며, 본 개시의 사상 및 기술 범위에 포함되는 모든 균등물 또는 대체물을 포함하는 것으로 이해되어야 한다.
본 개시에서, 제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 이러한 구성요소들은 상술한 용어에 의해 한정되지는 않는다. 상술한 용어는 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 개시에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 개시에서, '동일하다'는 표현은 완전하게 일치하는 것뿐만 아니라, 가공 오차 범위를 감안한 정도의 상이함을 포함한다는 것을 의미한다.
그 밖에도, 본 개시를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 개시의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그에 대한 상세한 설명은 축약하거나 생략한다.
본 개시에서, 디스플레이 모듈은 영상 표시용 자발광 소자(Self-luminescence element)인 마이크로 발광 다이오드(Micro Light Emitting Diode)를 구비한 디스플레이 패널일 수 있다. 디스플레이 모듈은 평판 디스플레이 패널 중 하나로 각각 100 마이크로미터 이하인 복수의 무기 발광 다이오드(inorganic LED)로 구성되어 백라이트가 필요한 액정 디스플레이(LCD) 패널에 비해 더 나은 대비, 응답 시간 및 에너지 효율을 제공한다. 디스플레이 모듈은 영상 표시용으로 사용되는 마이크로 발광 다이오드가 자발광 소자이므로 별도의 백라이트를 구비할 필요가 없다.
본 개시에서, 유기발광 다이오드(organic LED)와 무기 발광 소자인 마이크로 LED는 모두 에너지 효율이 좋지만 마이크로 LED는 OLED보다 밝기, 발광효율, 수명이 길다. 마이크로 LED는 전원이 공급되는 경우 스스로 광을 방출할 수 있는 반도체 칩일 수 있다. 마이크로 LED는 빠른 반응속도, 낮은 전력, 높은 휘도를 가지고 있다. 예를 들면, 마이크로 LED는 기존 LCD(liquid crystal display) 또는 OLED(Organic Light Emitting Diode)에 비해 전기를 광자로 변환시키는 효율이 더 높다. 즉, 기존 LCD 또는 OLED 디스플레이에 비해 "와트당 밝기"가 더 높다. 이에 따라 마이크로 LED는 기존의 LED(가로, 세로, 높이가 각각 100㎛를 초과한다) 또는 OLED에 비해 약 절반 정도의 에너지로도 동일한 밝기를 낼 수 있게 된다. 이외에도 마이크로 LED는 높은 해상도, 우수한 색상, 명암 및 밝기 구현이 가능하여, 넓은 범위의 색상을 정확하게 표현할 수 있으며 야외에서도 선명한 화면을 구현할 수 있다. 그리고 마이크로 LED는 번인(burn in) 현상에 강하고 발열이 적어 변형 없이 긴 수명이 보장된다. 마이크로 LED는 애노드 및 캐소드 전극이 동일한 제1 면에 형성되고 발광면이 상기 전극들이 형성된 제1 면의 반대 측에 위치한 제2 면에 형성된 플립칩(Flip chip) 구조를 가질 수 있다.
본 개시의 실시 예들에 따르면, 하나의 픽셀은 적어도 3개의 서브 픽셀을 포함할 수 있다. 하나의 서브 픽셀은 영상 표시용 마이크로 자발광 소자(Micro self-luminescence element)로서, 예를 들면 UV 마이크로 LED(Ultraviolet micro light emitting diode)를 의미할 수 있다. UV 마이크로 LED는 자외선 파장 대역(360~410 nm)의 광을 방출하는 자발광 소자일 수 있다.
본 개시의 실시 예들에 따르면, 하나의 서브 픽셀은 하나의 마이크로 자발광 소자와 함께 이에 대응하는 색변환층 및 컬러 필터를 포함할 수 있다. 색변환층은 마이크로 자발광 소자에서 발산되는 광에 의해 여기 되어 소정 파장 대역의 색상을 방출할 수 있다. 색변환층은 나노 형광체 또는 양자점을 포함하는 물질로 이루어질 수 있다.
하나의 서브 픽셀 영역은 하나의 서브 픽셀에서 방출되는 광에 의해 해당 서브 픽셀의 색상이 발현되는 영역을 의미한다. 본 개시에서는 서브 픽셀이 대응하는 색변환층의 일면의 면적(가로 길이 × 세로 길이)이 서브 픽셀의 발광면의 면적보다 클 수 있다. 이 경우, 서브 픽셀 영역은 색변환층의 면적에 대응할 수 있다.
본 개시의 실시 예들에 따르면, 기판은 전면(front surface)에 TFT(Thin Film Transistor) 회로가 형성된 TFT층이 배치되고, 후면(rear surface)에 TFT 회로에 전원을 공급하는 전원 공급 회로와 데이터 구동 드라이버, 게이트 구동 드라이버 및 각 구동 드라이버를 제어하는 타이밍 컨트롤러가 배치될 수 있다. TFT층에 배열된 다수의 픽셀은 TFT 회로에 의해 구동될 수 있다.
본 개시의 실시 예들에 따르면, 기판은 글라스 기판, 합성수지 계열(예를 들면, PI(Polyimide), PET(Polyethylene Terephthalate), PES(Polyethersulfone), PEN(Polyethylene Naphthalate), PC(Polycarbonate) 등)의 기판이나 세라믹 기판을 사용할 수 있다.
본 개시의 실시 예들에 따르면, 기판의 전면(front surface)에는 TFT 회로가 형성된 TFT층이 배치되고, 기판의 후면에는 회로가 배치되지 않을 수 있다. TFT층은 기판 상에 일체로 형성되거나 별도의 필름 형태로 제작되어 글라스 기판의 일면에 부착될 수 있다.
본 개시의 실시 예들에 따르면, 기판의 전면은 활성 영역과 비활성 영역으로 구분될 수 있다. 활성 영역은 기판의 전면에서 TFT층이 점유하는 영역에 해당할 수 있고, 비활성 영역은 기판의 전면에서 TFT층이 점유하는 영역과 다른 영역일 수 있다.
본 개시의 실시 예들에 따르면, 기판의 에지 영역은 기판의 최 외곽 영역일 수 있다. 또한, 기판의 에지 영역은 기판의 회로가 형성된 영역을 제외한 나머지 영역일 수 있다. 또한, 기판의 에지 영역은 기판의 측면에 인접한 기판의 전면 일부와 기판의 측면에 인접한 기판의 후면 일부를 포함할 수 있다. 기판은 사각형(quadrangle type)으로 형성될 수 있다. 구체적으로, 기판은 직사각형(rectangle) 또는 정사각형(square)으로 형성될 수 있다. 기판의 에지 영역은 글라스 기판의 4변 중 적어도 하나의 변을 포함할 수 있다.
본 개시의 실시 예들에 따르면, TFT층(또는 백플레인(backplane))을 구성하는 TFT는 특정 구조나 타입으로 한정되지 않는다, 예를 들면, TFT는 LTPS TFT(Low-temperature polycrystalline silicon TFT) 외 oxide TFT 및 Si TFT(poly silicon, a-silicon), 유기 TFT, 그래핀 TFT 등으로도 구현될 수 있으며, Si 웨이퍼 CMOS 공정에서 P 타입(or N 타입) MOSFET만 만들어 적용할 수도 있다.
본 개시의 실시 예들에 따르면, 디스플레이 모듈의 픽셀 구동 방식은 AM(Active Matrix) 구동 방식 또는 PM(Passive Matrix) 구동 방식일 수 있다. 디스플레이 모듈은 AM 구동 방식 또는 PM 구동 방식에 따라 각 마이크로 LED가 전기적으로 접속되는 배선의 패턴을 형성할 수 있다.
본 개시의 실시 예들에 따르면, 하나의 픽셀 영역에는 복수의 PAM(Pulse Amplitude Modulation) 제어 회로가 배치될 수 있다. 이 경우, 하나의 픽셀 영역에 배치된 각 서브 픽셀은 대응하는 PAM 제어 회로에 의해 제어될 수 있다. 또한, 하나의 픽셀 영역에는 복수의 PWM(Pulse Width Modulation) 제어 회로가 배치될 수 있다. 이 경우, 하나의 픽셀 영역에 배치된 각 서브 픽셀은 대응하는 PWM 제어 회로에 의해 제어될 수 있다.
본 개시의 실시 예들에 따르면, 하나의 픽셀 영역에는 복수의 PAM 제어 회로 및 복수의 PWM 제어 회로가 함께 배치될 수 있다. 이 경우, 하나의 픽셀 영역에 배치된 서브 픽셀들 중 일부는 PAM 제어 회로에 의해 제어되고 나머지는 PWM 제어 회로를 통해 제어될 수 있다. 또한, 각 서브 픽셀은 PAM 제어 회로 및 PWM 제어 회로에 의해 제어될 수 있다.
본 개시의 실시 예들에 따르면, 디스플레이 모듈은 TFT 기판이 글라스 기판인 경우 측면을 따라 일정한 간격으로 배치되는 박막 두께의 다수의 측면 배선을 포함할 수 있다.
본 개시의 실시 예들에 따르면, 디스플레이 모듈은 TFT 기판이 플라스틱 기판인 경우 측면으로 드러나는 측면 배선을 대신하여 TFT 기판의 측면으로 드러나지 않도록 형성된 다수의 관통 배선 부재를 마련할 수 있다. 이에 따라 TFT 기판의 전면(front surface)에서 비활성 영역을 최소화하고 활성 영역을 최대화함으로써 베젤 리스화 할 수 있고 디스플레이 모듈에 대한 마이크로 LED의 실장 조밀도를 증가시킬 수 있다.
본 개시의 실시 예들에 따르면, 베젤 리스화를 구현하는 디스플레이 모듈은 다수를 연결하는 경우 활성 영역을 최대화할 수 있는 대형 사이즈의 멀티 디스플레이 장치를 제공할 수 있다. 이 경우 각 디스플레이 모듈은 비활성 영역을 최소화함에 따라 서로 인접한 디스플레이 모듈의 각 픽셀들 간의 피치를 단일 디스플레이 모듈 내의 각 픽셀들 간의 피치와 동일하게 유지하도록 형성할 수 있다. 이에 따라 각 디스플레이 모듈 사이의 연결부분에서 심(seam)이 시인되지 않도록 하는 하나의 방법일 수 있다.
본 개시의 실시 예들에 따르면, 구동 회로는 픽셀 영역에 배치되어 적어도 2n개의 픽셀 구동을 제어하는 마이크로 IC에 의해 구현될 수 있다. 디스플레이 모듈에 마이크로 IC를 적용하는 경우, TFT층(또는 백플레인)에는 TFT 대신에 마이크로 IC와 각각의 마이크로 LED을 연결하는 채널층만 형성될 수 있다.
본 개시의 실시 예들에 따르면, 디스플레이 모듈은 단일 단위로 웨어러블 기기(wearable device), 포터블 기기(portable device), 핸드헬드 기기(handheld device) 및 각종 디스플레이가 필요가 전자 제품이나 전장에 설치되어 적용될 수 있으며, 매트릭스 타입으로 복수의 조립 배치를 통해 PC(personal computer)용 모니터, 고해상도 TV 및 사이니지(signage)(또는, 디지털 사이니지(digital signage)), 전광판(electronic display) 등과 같은 디스플레이 장치에 적용될 수 있다.
이하, 도면을 참조하여 본 개시의 일 실시 예에 따른 디스플레이 모듈을 설명한다.
도 1은 본 개시의 제1 실시예에 따른 디스플레이 모듈을 나타낸 개략 정면도이고, 도 2는 본 개시의 제1 실시예에 따른 디스플레이 모듈을 나타낸 개략 블록도이다.
도 1 및 도 2를 참조하면, 본 개시에 따른 디스플레이 모듈(10)은 다수의 픽셀 구동 회로(30)가 형성된 TFT 기판(20)과, TFT 기판(20)의 전면(front surface)에 배열된 다수의 픽셀(100)과, 제어 신호를 생성하고 생성된 제어 신호를 다수의 픽셀 구동 회로(30)로 제공하는 패널 구동부(40)를 포함할 수 있다.
본 개시의 실시 예들에 따르면, 하나의 픽셀은 다수의 서프 픽셀을 포함할 수 있다. 하나의 서브 픽셀은 하나의 광원과, 및 광원에 대응하는 색변환층 및 컬러 필터를 포함할 수 있다. 여기서 광원은 무기 자발광 다이오드(Inorganic　self-light emitting diode)로서 예를 들면, 100㎛ 이하(바람직하게는 30㎛ 이하)의 사이즈를 가지는 UV 마이크로 LED(Ultraviolet Micro light emitting diode)일 수 있다. UV 마이크로 LED는 자외선 파장 대역(360~410 nm의 발광 파장)의 광을 방출할 수 있다. 픽셀(100)의 구조는 도 3을 참조하여 하기에서 상세히 설명한다.
TFT 기판(20)은 글라스 기판(21)과, 글라스 기판(21)의 전면에 TFT(Thin Film Transistor) 회로가 포함된 TFT층(23)과, TFT층(23)의 TFT 회로와 글라스 기판의 후면 배치된 회로들을 전기적으로 연결하는 다수의 측면 배선(25)을 포함할 수 있다.
본 개시의 실시 예들에 따르면, 글라스 기판(21)의 대안으로 플렉서블 재질을 가지는 합성수지 계열(예를 들면, PI(Polyimide), PET(Polyethylene Terephthalate), PES(Polyethersulfone), PEN(Polyethylene Naphthalate), PC(Polycarbonate) 등)의 기판이나 세라믹 기판을 사용할 수 있다.
TFT 기판(20)은 전면에 영상을 표현하는 활성 영역(active area)(20a)과 영상을 표현할 수 없는 비활성 영역(dummy area)(20b)을 포함할 수 있다.
활성 영역(20a)은 다수의 픽셀이 각각 배열되는 다수의 픽셀 영역(24)으로 구획될 수 있다. 다수의 픽셀 영역(24)은 다양한 형태로 구획될 수 있으며, 일 예로서 매트릭스 형태로 구획될 수 있다. 하나의 픽셀 영역(24)에는 하나의 픽셀(100, 도 3 참조)이 포함될 수 있다.
비활성 영역(20b)은 글라스 기판의 에지 영역(edge area)에 포함될 수 있으며, 에지 영역을 따라 일정한 간격을 두고 배치된 다수의 접속 패드(28a)가 형성될 수 있다. 다수의 접속 패드(28a)는 각각 배선(28b)을 통해 각 픽셀 구동 회로(30)와 전기적으로 연결될 수 있다.
비활성 영역(20b)에 형성되는 접속 패드(28a)의 개수는 글라스 기판에 구현되는 픽셀의 개수에 따라 달라질 수 있고, 활성 영역(20a)에 배치된 TFT 회로의 구동 방식에 따라 달라질 수 있다. 예를 들면, 활성 영역(20a)에 배치된 TFT 회로가 가로 라인 및 세로 라인으로 다수의 픽셀을 구동하는 PM(Passive Matrix) 구동 방식인 경우에 비해 각 픽셀을 개별적으로 구동하는 AM(Active Matrix) 구동 방식이 더 많은 배선과 접속 패드가 필요할 수 있다.
TFT층(23)은 다수의 픽셀(100)을 제어하기 위해 가로로 배치된 다수의 데이터 신호 라인과, 세로로 배치된 다수의 게이트 신호 라인과, 각 라인에 전기적으로 연결된 다수의 픽셀 구동 회로(30)를 포함할 수 있다.
패널 구동부(40)는 COG(Chip on Glass) 또는 COP(Chip on Plastic) 본딩 방식으로 직접 TFT 기판(20)에 연결되거나, FOG(Film on Glass) 본딩 방식으로 별도의 FPCB를 통해 TFT 기판(20)에 간접적으로 연결될 수 있다. 패널 구동부(40)는 다수의 픽셀 구동 회로(30)를 구동하여 다수의 픽셀 구동 회로(30) 각각에 전기적으로 연결된 다수의 마이크로 LED의 발광을 제어할 수 있다.
패널 구동부(40)는 제1 구동부(41)와 제2 구동부(42)를 통해 다수의 픽셀 구동 회로(30)를 라인별로 제어할 수 있다. 제1 구동부(41)는 TFT 기판(20)에 형성된 다수의 가로 라인들을 영상 프레임당 하나의 라인씩 순차적으로 제어하기 위한 제어 신호를 생성하고, 생성된 제어 신호를 해당 라인에 각각 연결된 픽셀 구동 회로(30)에 전송할 수 있다. 제2 구동부(42)는 TFT 기판(20)에 형성된 다수의 세로라인들을 영상 프레임당 하나의 라인씩 순차적으로 제어하기 위한 제어 신호를 생성하고, 생성된 제어 신호를 해당라인에 연결된 각각 연결된 픽셀 구동 회로(30)로 전송할 수 있다.
도 3은 본 개시의 일 실시 예에 따른 디스플레이 모듈의 단일 픽셀을 나타낸 단면도이고, 도 4는 격벽의 측면에 금속막이 형성된 예를 나타낸 단면도이고, 도 5은 UV 차단층의 다른 예를 나타낸 도면이고, 도 6은 도 3에 표시된 Ⅵ부분을 확대한 도면이다.
도 3을 참조하면, 하나의 픽셀(100)은 하나의 픽셀 영역(24, 도 1 참조)에 포함될 수 있다.
픽셀(100)은 동일한 색상의 광 예를 들면, 자외선 파장 대역(360~410 nm)의 광을 방출하는 적어도 3개의 UV 마이크로 LED(예: 제1 UV 마이크로 LED(61), 제2 UV 마이크로 LED(62), 및 제3 UV 마이크로 LED(63))를 포함할 수 있다.
제1 UV 마이크로 LED(61), 제2 UV 마이크로 LED(62), 및 제3 UV 마이크로 LED(63)는 TFT 기판(20)의 전면(front surface)에 라미네이팅 이방성 도전 필름(ACF: Anisotropic Conductive Film) (50)을 통해 TFT 기판(20)에 전기적 및 물리적으로 연결될 수 있다.
이방성 도전 필름(50)은 열경화성 수지(에폭시 수지, 폴리우레탄 수지, 아크릴 수지 등)와 열경화성 수지 내에 미세한 지름(예를 들면, 3∼15㎛)을 가지는 다수의 도전 볼(51)을 포함한다. 각 도전 볼(51)은 폴리머 입자와 폴리머 입자의 표면에 코팅된 Au, Ni, Pd 등의 도전막을 포함할 수 있다. 이방성 도전 필름(50)은 압착 방향으로는 전도성을 가지며, 압착방향의 수직 방향으로는 절연성을 가진다.
제1 UV 마이크로 LED(61), 제2 UV 마이크로 LED(62), 및 제3 UV 마이크로 LED(63)는 애노드 및 캐소드 전극인 2개의 칩 전극(예: 제1 칩 전극(61a), 제2 칩 전극(61b))이 발광면으로부터 반대 측에 형성된 플립 칩(Flip chip) 구조를 가질 수 있다. 제1 칩 전극(61a) 및 제2 칩 전극(61b)은 Al, Ti, Cr, Ni, Pd, Ag, Ge, Au 중 어느 하나 또는 이들의 합금으로 이루어질 수 있다.
제1 UV 마이크로 LED(61), 제2 UV 마이크로 LED(62), 및 제3 UV 마이크로 LED(63)는 TFT 기판(20)에 전사되면 TFT 기판(20)에 부착된 이방성 도전 필름(50)의 일면의 반대 측의 표면에 안착된다. 이어서 열 압착 공정을 통해 제1 UV 마이크로 LED(61), 제2 UV 마이크로 LED(62), 및 제3 UV 마이크로 LED(63)는 함께 이방성 도전 필름(50) 내측으로 소정 깊이만큼 삽입된다. 이에 따라, 제1 UV 마이크로 LED(61), 제2 UV 마이크로 LED(62), 및 제3 UV 마이크로 LED(63)는 이방성 도전 필름(50)에 의해 TFT 기판(20)에 물리적으로 고정될 수 있다.
또한, 열 압착 공정에 의해 제1 UV 마이크로 LED(61)가 TFT 기판(20)을 향해 가압됨에 따라 제1 UV 마이크로 LED(61)의 제1 칩 전극(61a) 및 제2 칩 전극(61b)이 제1 기판 전극 패드(26a) 및 제2 기판 패드(26b)와 인접하게 위치할 수 있다. 이 경우, 제1 UV 마이크로 LED(61)의 제1 칩 전극(61a) 및 제2 칩 전극(61b)과 제1 기판 전극 패드(26a) 및 제2 기판 패드(26b) 사이에 위치한 도전 볼(51)에 의해 제1 UV 마이크로 LED(61)의 제1 칩 전극(61a) 및 제2 칩 전극(61b)은 제1 기판 전극 패드(26a) 및 제2 기판 패드(26b)와 전기적으로 연결될 수 있다. 마찬가지로 제2 UV 마이크로 LED(62) 및 제3 UV 마이크로 LED(63) 역시 제1 UV 마이크로 LED(61)와 마찬가지 방식으로 각 칩 전극에 대응하는 기판 전극 패드에 도전 볼(51)을 통해 전기적으로 연결될 수 있다.
도 3을 참조하면, 픽셀(100)은 제1 UV 마이크로 LED(61), 제2 UV 마이크로 LED(62), 및 제3 UV 마이크로 LED(63)의 발광면에 각각 대응하는 제1 색변환층(71), 제2 색변환층(72), 및 제3 색변환층(73)을 포함할 수 있다.
제1 색변환층(71), 제2 색변환층(72), 및 제3 색변환층(73)은 제1 UV 마이크로 LED(61), 제2 UV 마이크로 LED(62), 및 제3 UV 마이크로 LED(63)에서 방출되는 광을 흡수하여 서로 다른 파장 대역의 광으로 변환하여 변환된 광을 방출하는 나노 형광체를 포함할 수 있다. 나노 형광체는 종래의 입자의 직경이 수 ㎛인 형광체에 비하여 상이한 물리적인 특성을 나타낸다. 예를 들어 나노 형광체의 결정내 전자의 양자상태 에너지 준위 구조인 에너지 밴드의 갭(gap)이 커서 발광하는 광의 파장이 높은 에너지를 가지므로 발광효율을 향상시킬 수 있다. 나노 형광체는 도포되는 면적이 벌크 구조를 가지는 형광체에 비하여 형광체의 입자밀도가 증가함으로써 부딪히는 전자가 효과적으로 발광에 기여하여 디스플레이의 효율을 향상시킬 수 있다.
제1 색변환층(71)은 제1 UV 마이크로 LED(61)에서 방출되는 청색 파장 대역의 광에 의해 여기(excitation)되어 적색 파장 대역의 광을 방출할 수 있는 적색 나노 형광체를 포함할 수 있다. 예를 들면, 적색 나노 형광체는 SCASN(Si1-xCaxAlSiN3:Eu2+)일 수 있다. 이 경우 적색 나노 형광체는 입자 크기 분포 평균값(d50)이 0.5㎛미만(바람직하게는 0.1㎛ < d50 < 0.5㎛)일 수 있다.
제2 색변환층(72)은 제2 UV 마이크로 LED(62)에서 방출되는 청색 파장 대역의 광에 의해 여기(excitation)되어 녹색 파장 대역의 광을 방출할 수 있는 녹색 나노 형광체를 포함할 수 있다. 예를 들면, 녹색 나노 형광체는 β-SiAlON(Si6-zAlzOzN8-z:Eu2+) 또는 SrGa2S4일 수 있다. 이 경우 녹색 나노 형광체는 입자 크기 분포 평균값(d50)이 0.5㎛미만(바람직하게는 0.1㎛ < d50 < 0.5㎛)일 수 있다.
제3 색변환층(73)은 제3 UV 마이크로 LED(63)에서 방출되는 자외선 파장 대역의 광에 의해 여기(excitation)되어 청색 파장 대역의 광을 방출할 수 있는 청색 나노 형광체를 포함할 수 있다. 예를 들면, 청색 나노 형광체는 BAM(BaMgxAlyOz:Eun+)일 수 있다. 이 경우 청색 나노 형광체는 입자 크기 분포 평균값(d50)이 0.5㎛미만(바람직하게는 0.1㎛ < d50 < 0.5㎛)일 수 있다.
제1 색변환층(71)은 적색 나노 형광체의 대안으로 적색 파장 대역의 광을 방출하는 적색 양자점(Quantum Dot)을 포함하는 물질로 이루어질 수 있다. 제2 색변환층(72)은 녹색 나노 형광체의 대안으로 녹색 파장 대역의 광을 방출하는 녹색 양자점을 포함하는 물질로 이루어질 수 있다. 제3 색변환층(73)은 청색 나노 형광체의 대안으로 청색 파장 대역의 광을 방출하는 청색 양자점을 포함하는 물질로 이루어질 수 있다.
제1 색변환층(71), 제2 색변환층(72), 및 제3 색변환층(73)의 상측에는 각각 제1 컬러 필터(81), 제2 컬러 필터(82) 및 투명수지층(83)이 배치될 수 있다.
제1 컬러 필터(81)는 제1 색변환층(71)에서 방출되는 적색 파장 대역의 광의 색상과 동일한 색상의 파장을 통과시키는 적색 컬러 필터일 수 있다. 제2 컬러 필터(82)는 제2 색변환층(72)에서 방출되는 녹색 파장 대역의 광의 색상과 동일한 색상의 파장을 통과시키는 녹색 컬러 필터일 수 있다.
투명수지층(83)은 제3 색변환층(73)에서 방출된 광의 투과율, 반사율 및 굴절률에 영향을 주지 않거나 최소화할 수 있는 재질로 이루어질 수 있다. 또한, 투명수지층(83)은 굴절 및 반사를 통해 광의 방향을 전면을 향하도록 하여 낭비되는 광을 최소화하고 휘도를 향상시킬 수 있는 광학 필름일 수 있다.
제1 UV 마이크로 LED(61), 제2 UV 마이크로 LED(62), 및 제3 UV 마이크로 LED(63)는 소정의 두께를 가지며 폭과 길이가 동일한 정사각형이거나, 폭과 길이가 상이한 직사각형으로 이루어질 수 있다. 이와 같은 UV 마이크로 LED는 Real HDR(High Dynamic Range) 구현이 가능하고 OLED 대비 휘도 및 블랙 표현력 향상 및 높은 명암비를 제공할 수 있다. UV 마이크로 LED의 사이즈는 100㎛ 이하이거나 바람직하게는 30㎛ 이하일 수 있다.
도 3을 참조하면, 픽셀(100)은 격벽(70)에 의해 제1 UV 마이크로 LED(61), 제2 UV 마이크로 LED(62), 및 제3 UV 마이크로 LED(63)의 발광 영역이 구획될 수 있다. 격벽들(70)은 대략 격자 형상으로 형성될 수 있다. 격벽들(70)에 의해 구획된 다수의 발광 영역은 각각 하나의 서브 픽셀 영역에 대응할 수 있다.
격벽들(70)은 상단이 평탄화층(75)에 밀착되고 하단이 이방성 도전 필름(50)의 상면에 밀착될 수 있다. 격벽들(70)에 의해 구획된 각 발광 영역에는 제1 색변환층(71), 제2 색변환층(72), 제3 색변환층(73)이 배치될 수 있다.
이에 따라, 제1 색변환층(71)의 측면으로 방출되는 광은 격벽들(70)에 의해 반사되어 제1 컬러 필터(81)로 방출될 수 있다. 제2 색변환층(72)의 측면으로 방출되는 광은 격벽들(70)에 의해 반사되어 제2 컬러 필터(82)로 방출될 수 있다. 또한, 제3 색변환층(73)의 측면으로 방출되는 광은 격벽(70)들에 의해 반사되어 투명수지층(83)을 통해 디스플레이 모듈(10)의 전방으로 방출될 수 있다.
격벽(70)들은 반사체로 기능하기 위해 광 반사율이 뛰어난 백색 계열의 색상을 가질 수 있다. 여기서, 백색 계열 색상은 트루 화이트(true white) 및 오프 화이트(off-white)를 포함할 수 있다. 오프 화이트는 백색에 가까운 모든 색상을 의미한다.
격벽들(70)은 반사체로서 기능할 수 있도록 높은 반사율을 가지는 금속 재질로 형성될 수도 있다. 또한, 격벽들(70)도 4와 같이 측면에 높은 광 반사율을 가지는 금속막(74)이 적층 형성될 수 있다. 이 경우, 격벽들(70)은 백색 계열 색상을 가지지 않아도 무방하다.
제1 UV 마이크로 LED(61), 제2 UV 마이크로 LED(62), 및 제3 UV 마이크로 LED(63)의 발광면은 TFT 기판(20)의 상면으로부터 대략 동일한 높이에 위치할 수 있다. 또한, 제1 UV 마이크로 LED(61), 제2 UV 마이크로 LED(62), 및 제3 UV 마이크로 LED(63)의 발광면은 격벽들(70)의 하단보다 높은 위치에 위치할 수 있다. 이 경우, 제1 UV 마이크로 LED(61), 제2 UV 마이크로 LED(62), 및 제3 UV 마이크로 LED(63)의 측면의 일부는 격벽들(70)을 마주할 수 있다. 이에 따라, 제1 UV 마이크로 LED(61), 제2 UV 마이크로 LED(62), 및 제3 UV 마이크로 LED(63)의 측면에서 방출되는 광은 격벽들(70)에 반사되어 각각 제1 색변환층(71), 제2 색변환층(72), 및 제3 색변환층(73)으로 방출될 수 있다.
이와 같이, 격벽들(70)은 제1 UV 마이크로 LED(61), 제2 UV 마이크로 LED(62), 및 제3 UV 마이크로 LED(63)의 측면에서 방출되는 광, 제1 색변환층(71), 제2 색변환층(72), 및 제3 색변환층(73)의 측면에서 방출되는 광을 각각 반사시켜 디스플레이 모듈(10)의 전면으로 방출시킴으로써 발광 효율을 극대화할 수 있고, 적색, 녹색, 청색 서브 픽셀 영역에서의 산포를 모두 개선할 수 있다.
제1 색변환층(71), 제2 색변환층(72), 및 제3 색변환층(73)과 제1 컬러 필터(81) 및 제2 컬러 필터(82), 투명수지층(83) 사이에 평탄화층(75)이 배치될 수 있다.
평탄화층(75)은 디스플레이 모듈(10)의 제1 부분(11, 도 9 참조)을 제작할 때 격벽(70)을 형성하기 전에 제1 컬러 필터(81) 및 제2 컬러 필터(82)와 투명수지층(83) 위에 적층된다.
평탄화층(75)은 제1 색변환층(71), 제2 색변환층(72), 및 제3 색변환층(73)을 투과한 광의 투과율, 반사율 및 굴절률에 영향을 주지 않거나 최소화할 수 있는 재질로 이루어질 수 있다.
제1 컬러 필터(81) 및 제2 컬러 필터(82)와 투명수지층(83)사이에는 격자 형태로 형성된 블랙 매트릭스(77)에 의해 구획될 수 있다. 블랙 매트릭스(77)의 형상은 격벽(70)의 형상에 대응하도록 격자 형태로 형성될 수 있다. 이 경우, 블랙 매트릭스(77)의 폭은 격벽(70)의 폭과 유사하게 형성될 수 있다.
제1 컬러 필터(81) 및 제2 컬러 필터(82)와 투명수지층(83)의 상측에는 투명커버층(90)이 형성될 수 있다. 투명커버층(90)은 픽셀(100)이 이물질에 오염되는 것을 방지하고 외력으로부터 픽셀(100)이 파손되는 것을 보호할 수 있다. 투명커버층(90)은 글라스 기판을 적용할 수 있다.
또한, 투명커버층(90)의 일면에는 박막의 UV 차단 필터(91)가 적층 형성될 수 있다. UV 차단 필터(91)는 제1 UV 마이크로 LED(61), 제2 UV 마이크로 LED(62), 및 제3 UV 마이크로 LED(63)에서 방출되는 자외선을 차단할 수 있다. UV 차단 필터(91)는 400 nm 이하 파장에 대하여 10% 이하의 투과율을 가질 수 있다.
UV 차단 필터(91)는 필름 형태의 ND(Neutral Density) 필터를 사용할 수 있다.
또한, UV 차단 필터(91)는 ND 필터의 대안으로 도 5와 같이 코팅용 투명 수지(94)와 이 투명 수지(94)에 UV 흡수 입자(95)를 포함하도록 형성할 수 있다.
UV 흡수 입자(95)는 투명 수지(94)에 고르게 분포하도록 혼합될 수 있다. UV 흡수 입자(95)의 재질은 TiO2 또는 SiO2 일 수 있다. 이 경우 UV 흡수 입자의 크기 분포 평균값(d50)은 0.2㎛미만일 수 있다.
도 3에는 격벽(70), 평탄화층(75), 블랙 매트릭스(77) 및 투명커버층(90)이 하나의 픽셀 단위에 대응하는 부분만 도시하지만, 격벽(70), 평탄화층(75), 블랙 매트릭스(77) 및 투명커버층(90)은 TFT 기판(20)의 사이즈에 대략 대응하는 정도의 사이즈로 형성될 수 있다.
제1 UV 마이크로 LED(61), 제2 UV 마이크로 LED(62), 및 제3 UV 마이크로 LED(63)의 사이즈는 각각 제1 색변환층(71), 제2 색변환층(72), 및 제3 색변환층(73)의 사이즈보다 작게 형성된다. 이에 따라, 격벽들(70)의 하단이 제1 UV 마이크로 LED(61), 제2 UV 마이크로 LED(62), 및 제3 UV 마이크로 LED(63)의 측면에 마주하는 위치로 형성되므로, 제1 UV 마이크로 LED(61), 제2 UV 마이크로 LED(62), 및 제3 UV 마이크로 LED(63)의 측면과 격벽들(70) 사이에 갭이 형성될 수 있다.
도 6을 참조하면, 이 갭은 광학 접착제(65)로 채워진다. 광학 접착제(65)는 제1 UV 마이크로 LED(61)의 측면 일부(61c), 격벽들(70)의 하단 측면 일부(70b), 제1 색변환층(71)의 저면 일부(71b) 및 이방성 도전 필름(50)의 상면 일부(50a)와 각각 밀착된다. 이에 따라 격벽들(70)은 광학 접착제(65)를 통해 주변 구조물과 견고하게 결합을 이룸에 따라 TFT 기판(20)에 안정적으로 고정될 수 있다.
광학 접착제(65)는 후술하는 디스플레이 모듈(10)의 제1 부분(11) 및 제2 부분(12)을 상호 합착하기 위해 사용된다.
이하, 도면을 참조하여 본 개시의 일 실시 예에 따른 디스플레이 모듈(10)의 제1 및 제2 부분의 제작 공정과 제1 및 제2 부분의 합착 공정을 순차적으로 상세히 설명한다.
도 7은 본 개시의 일 실시 예에 따른 디스플레이 모듈의 제조 공정을 나타낸 개략적인 흐름도이다.
도 7을 참조하면, 본 개시의 일 실시 예에 따른 디스플레이 모듈(10)의 전체적인 제작 공정을 개략적으로 설명하면 다음과 같다.
먼저, 글라스 기판 상에 컬러 필터, 평탄화층, 격벽 및 색변환층을 순차적으로 형성하여 제1 부분(11, 도 9 참조)을 제작하고(S1), 제1 부분과 별도로 TFT 기판(20)에 다수의 마이크로 LED를 전사하여 제2 부분(12, 도 11 참조)을 제작한다(S2).
제2 부분(12)을 다이에 안착시킨 후, 제2 부분(12)의 상측에 제1 부분(11)을 소정 간격을 두고 배치한다.
이어서, 제1 부분(11) 및 제2 부분(12)을 상호 합착하기 위해 제1 부분(11) 및 제2 부분(12)을 정렬한 후(S3), 제1 부분(11)을 제2 부분(12) 측으로 가압하여 상호 합착한다(S4).
이하, 도면을 참조하여 본 개시의 일 실시 예에 따른 디스플레이 모듈(10)의 제1 및 제2 부분의 제작 공정과 제1 및 제2 부분의 합착 공정을 순차적으로 상세히 설명한다.
도 8은 본 개시의 일 실시 예에 따른 디스플레이 모듈의 제1 부분의 제조 공정을 나타낸 흐름도이고, 도 9는 본 개시의 일 실시 예에 따른 디스플레이 모듈의 제1 부분의 공정도이다. 도 9에서는 디스플레이이 모듈(10)의 제1 부분(11) 전체를 도시하지 않고 하나의 픽셀에 대응하는 부분을 확대하여 도시한다.
도 8 및 도 9를 참조하면, 디스플레이 모듈(10)의 제1 부분(11)은 하기와 같은 순서를 거쳐 제작될 수 있다.
먼저, 투명커버층(90)의 일면에 박막의 UV 차단 필터(91)를 형성한다(S11). UV 차단 필터(91)는 제1 UV 마이크로 LED(61), 제2 UV 마이크로 LED(62), 및 제3 UV 마이크로 LED(63)에서 방출되는 자외선을 차단할 수 있다.
제1 부분(11)을 제작하는 동안 UV 차단 필터(91)를 보호하기 위해 보호층(93)을 UV 차단 필터(91) 상에 적층 형성한다(S12).
이어서, 투명커버층(90)의 타면에 격자 형태로 블랙 매트릭스(77)를 형성한다(S13).
투명커버층(90)은 예를 들면, 소정 두께를 가지는 사각형 또는 직사각형 글라스 기판을 사용할 수 있다. 투명커버층(90)의 사이즈는 대략 TFT 기판(20)의 사이즈와 대략 대응할 수 있다.
블랙 매트릭스(77)는 격자 형상으로 이루어짐에 따라 다수의 셀을 형성하게 되는데, 각 셀은 서브 픽셀 영역이 될 수 있다. 이와 같이 블랙 매트릭스(77)의 다수의 셀 중에서 미리 설정된 셀에 컬러 필터를 형성한다(S14).
예를 들면, 제1 컬러 필터(81)를 형성하기 위해, 블랙 매트릭스(77)가 형성된 투명커버층(90)의 일면에 전제적으로 적색 소재를 균일하게 도포한다. 그 후에 마스크를 이용해 적색이 남아있어야 할 곳만 노광시키고 나머지 영역에서는 현상을 통해 적색 소재를 제거한다.
이어서, 제2 컬러 필터(82)를 형성하기 위해, 투명커버층(90)의 일면에 전제적으로 녹색 소재를 균일하게 도포한다. 그 후에 마스크를 이용해 녹색이 남아있어야 할 곳만 노광시키고 나머지 영역에서는 현상을 통해 녹색 소재를 제거한다.
또한, 투명수지층(83)을 형성하기 위해, 투명커버층(90)의 일면에 전제적으로 투명수지 소재를 균일하게 도포한다. 그 후에 마스크를 이용해 투명수지가 남아있어야 할 곳만 노광시키고 나머지 영역에서는 현상을 통해 투명수지 소재를 제거한다.
컬러 필터 소재 및 투명수지 소재를 투명커버층(90)에 도포하는 방식은 프린터 노즐을 이용해 전체 면에 고르게 입히는 슬릿(slit) 방식, 중앙에 액상을 뿌린 후 판을 회전시켜 도포하는 스핀(spin) 방식 등을 적용할 수 있다.
제1 컬러 필터(81) 및 제2 컬러 필터(82)와 투명수지층(83)이 형성되면, 그 위에 격벽(70)을 적층할 수 있도록 제1 컬러 필터(81) 및 제2 컬러 필터(82)와 투명수지층(83)을 덮는 평탄화층(75)을 형성한다(S15).
평탄화층(75)의 상면(75a)은 격벽(70)을 균일한 높이로 형성할 수 있을 정도의 평탄도를 가진다. 평탄화층(75)는 광의 투과율, 반사율 및 굴절률에 영향을 주지 않는 투명한 소재로 형성할 수 있다.
이어서, 평탄화층(75)의 상면(75a)에 격자 형태의 격벽들(70)을 형성한다(S16). 격벽들(70)에 의해 형성되는 각 셀은 전술한 블랙 매트릭스(77)에 의해 형성된 각 셀에 대응하는 위치에 형성될 수 있다. 이 경우, 격벽들(70)에 의해 형성되는 각 셀은 서브 픽셀 영역에 해당한다.
격벽(70)이 형성된 후 각 셀에 색변환 물질(나노 형광체)을 잉크젯 프린팅 방식을 통해 제1 색변환층(71), 제2 색변환층(72), 및 제3 색변환층(73)을 순차적으로 패터닝 한다(S17).
제1 색변환층(71), 제2 색변환층(72), 및 제3 색변환층(73)을 형성하는 다른 방식으로, 제1 색변환층(71), 제2 색변환층(72), 및 제3 색변환층(73)을 전술한 컬러 필터의 제작 방식과 유사하게 나노 형광체를 믹싱한 포토 레지스트를 도포, 노광 및 현상하여 형성할 수 있다.
제1 색변환층(71)은 적색 파장 대역의 광을 방출할 수 있는 적색 나노 형광체로 이루어질 수 있고, 제2 색변환층(72)은 녹색 파장 대역의 광을 방출할 수 있는 녹색 나노 형광체로 이루어질 수 있다. 제3 색변환층(73)은 청색 파장 대역의 광을 방출할 수 있는 청색 나노 형광체로 이루어질 수 있다.
이어서, 보호층(93)을 UV 차단 필터(91)로부터 제거한다(S18). 이로써 디스플레이 모듈(10)의 상판을 이루는 제1 부분(11)을 형성할 수 있다.
도 10은 본 개시의 일 실시 예에 따른 디스플레이 모듈(10)의 제2 부분(12)의 제조 공정을 나타낸 흐름도이고, 도 11은 본 개시의 일 실시 예에 따른 디스플레이 모듈(10)의 제2 부분(12)의 공정도이고, 도 11에서는 디스플레이이 모듈(10)의 제2 부분(12) 전체를 도시하지 않고 하나의 픽셀에 대응하는 부분을 확대하여 도시한다.
도 10 및 도 11을 참조하면, TFT 기판(20)의 전면(front surface)에 이방성 도전 필름(50)을 라미네이팅 한다(S21). 이 경우, TFT 기판(20)의 전면에는 제1 기판 전극 패드(26a) 및 제2 기판 패드(26b)(도 3 참조)가 일정한 간격을 두고 배열된다.
TFT 기판(20)에 이방성 도전 필름(50)을 부착한 후, 다수의 UV 마이크로 LED를 TFT 기판(20)에 전사한다(S22).
UV 마이크로 LED 전사 공정은 레이저 전사 방식, 롤러블 전사 방식, 픽 앤 플레이스 전사 방식 등을 통해 이루어질 수 있다. 이 경우, 제1 UV 마이크로 LED(61), 제2 UV 마이크로 LED(62), 및 제3 UV 마이크로 LED(63)는 각각 에피 기판에서 중계 기판(또는 인터포저(interposer))으로 이송한 후, 각 중계 기판으로부터 타겟 기판인 TFT 기판(20)으로 전사한다.
제1 UV 마이크로 LED(61), 제2 UV 마이크로 LED(62), 및 제3 UV 마이크로 LED(63)가 TFT 기판(20)에 전사되면, 제1 UV 마이크로 LED(61), 제2 UV 마이크로 LED(62), 및 제3 UV 마이크로 LED(63)는 TFT 기판(20)에 부착된 이방성 도전 필름(50)의 표면에 안착된다. 이 상태에서 제1 UV 마이크로 LED(61), 제2 UV 마이크로 LED(62), 및 제3 UV 마이크로 LED(63)는 열 압착 공정을 통해 이방성 도전 필름(50) 내측으로 소정 깊이만큼 삽입된다. 이에 따라, 제1 UV 마이크로 LED(61), 제2 UV 마이크로 LED(62), 및 제3 UV 마이크로 LED(63)는 TFT 기판(20)에 물리적으로 고정된다. 또한, 제1 UV 마이크로 LED(61), 제2 UV 마이크로 LED(62), 및 제3 UV 마이크로 LED(63)의 칩 전극들은 대응하는 기판 전극 패드와 이방성 도전 필름(50) 내에 분포된 다수의 도전 볼(51)에 의해 전기적으로 연결될 수 있다.
이어서, 제1 부분(11) 및 제2 부분(12)을 합착하기 위한 광학 접착제(65)를 TFT 기판(20)의 전면에 도포한다(S23).
광학 접착제(65)는 제1 UV 마이크로 LED(61), 제2 UV 마이크로 LED(62), 및 제3 UV 마이크로 LED(63)를 모두 덮을 수 있도록 TFT 기판(20)에 도포된다. 광학 접착제(65)는 UV 노광 후 일정 시간 후에 경화되는 특성을 가지는 UV 경화 실리콘 러버(Di-methyl siloxane)일 수 있다.
이어서, 광학 접착제(65)에 미리 설정된 시간동안 UV를 조사하여 경화한다(S24).
상기와 같은 과정을 거쳐 디스플레이 모듈(10)의 하판을 이루는 제2 부분(12)을 형성할 수 있다.
이하에서는 제1 부분(11) 및 제2 부분(12)을 상호 합착하여 디스플레이 모듈(10)을 제작하는 공정을 설명한다.
도 12는 본 개시의 일 실시 예에 따른 디스플레이 모듈의 제1 부분과 제2 부분을 결합하는 공정도이다.
도 12를 참조하면, 제2 부분(12)을 다이에 안착시킨 후, 제2 부분(12)의 상측에 제1 부분(11)을 소정 간격을 두고 배치한다.
이어서, 제1 부분(11) 및 제2 부분(12)을 상호 합착하기 위해 제1 부분(11)을 반전시켜 제1 부분(11)의 제1 색변환층(71), 제2 색변환층(72), 및 제3 색변환층(73)이 제2 부분(12)의 제1 UV 마이크로 LED(61), 제2 UV 마이크로 LED(62), 및 제3 UV 마이크로 LED(63)에 대응하도록 합착 위치로 정렬한다.
이 경우 제1 부분(11) 및 제2 부분(12)은 서로 동일 평면에 대하여 평행을 유지하도록 배치하는 것이 바람직하다.
제1 부분(11) 및 제2 부분(12)이 합착 위치로 정렬된 후, 미리 설정된 압력으로 제1 부분(11)을 제2 부분(12)에 밀착시켜 제1 부분(11) 및 제2 부분(12)을 합착한다. 이 경우, 제1 부분(11) 및 제2 부분(12)은 광학 접착제(65)의해 상호 부착된다.
제1 부분(11) 및 제2 부분(12)을 합착한 후, 광학 접착제(65)를 경화시켜 제1 부분(11) 및 제2 부분(12) 간 결합을 견고하게 할 수 있다.
이러한 공정을 거쳐 본 개시의 일 실시 예에 따른 디스플레이 모듈(10)을 제작할 수 있다.
이상에서는 본 개시의 다양한 실시예를 각각 개별적으로 설명하였으나, 각 실시예들은 반드시 단독으로 구현되어야 하는 것은 아니며, 각 실시예들의 구성 및 동작은 적어도 하나의 다른 실시예들과 조합되어 구현될 수도 있다.
본 개시는 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 개시의 요지를 벗어남이 없이 본 개시에 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 개시의 기술적 사상이나 전망으로부터 개별적으로 이해해서는 안 될 것이다.

Claims (15)

  1. 기판;
    상기 기판에 배열된 다수의 픽셀;을 포함하며,
    상기 다수의 픽셀은 각각,
    자외선 파장 대역의 광을 방출하는 제1 자발광 소자, 제2 자발광 소자 및 제3 자발광 소자;
    상기 제1 자발광, 상기 제2 자발광 소자 및 상기 제3 자발광 소자의 발광면에 각각 대응하는 제1 색변환층, 제2 색변환층 및 제3 색변환층;
    상기 제1 색변환층 및 상기 제2 색변환층에 각각 대응하는 제1 컬러 필터 및 제2 컬러 필터;
    상기 제3 색변환층에 대응하며 상기 제1 컬러 필터 및 상기 제2 컬러 필터가 위치하는 평면과 동일한 평면 상에 배치되는 투명수지층;
    상기 제1 컬러 필터 및 상기 제2 컬러 필터와 상기 투명수지층을 덮는 투명커버층; 및
    상기 투명커버층을 덮는 자외선(UV) 차단 필터;를 포함하며,
    상기 제1 자발광 소자, 상기 제2 자발광 소자 및 상기 자발광 소자의 발광면으로 향하는 제1 방향에 각각 대향하는 상기 제1 색변환층, 상기 제2 색변환층 및 상기 제3 색변환층의 면들의 면적은 각각 상기 제1 자발광 소자, 상기 제2 자발광 소자 및 상기 제3 자발광 소자의 면적보다 큰, 디스플레이 모듈.
  2. 제1항에 있어서,
    상기 제1 자발광 소자, 상기 제2 자발광 소자 및 제3 자발광 소자는 격벽에 의해 서로 분리되며,
    상기 격벽은 상기 제1 색변환층, 제2 색변환층 및 제3 색변환층의 측면들에서 방출되는 광을 반사하는, 디스플레이 모듈.
  3. 제2항에 있어서,
    상기 격벽의 적어도 하나는 백색 계열의 색상을 포함하는, 디스플레이 모듈.
  4. 제3항에 있어서,
    상기 격벽의 적어도 하나는 표면에 금속막이 형성된 일면을 가지는, 디스플레이 모듈.
  5. 제2항에 있어서,
    상기 제1 자발광 소자, 상기 제2 자발광 소자 및 상기 제3 자발광 소자의 측면은 각각 광학 접착제 의해 상기 격벽에 접착된, 디스플레이 모듈.
  6. 제5항에 있어서,
    상기 제1 방향에 직각인 제2 방향을 따라 상기 제1 자발광 소자, 상기 제2 자발광 소자 및 상기 제3 자발광 소자의 발광면들의 외측에 있는 상기 제1 색변환층, 상기 제2 색변환층 및 상기 제3 색변환층의 면들의 일부는 각각 상기 광학 접착제와 부착되며,
    상기 광학 접착제는 UV 경화 실리콘 러버인, 디스플레이 모듈.
  7. 제1항에 있어서,
    상기 제1 색변환층은 적색 파장 대역의 광을 방출하는 색변환 물질이 포함되고,
    상기 제2 색변환층은 녹색 파장 대역의 광을 방출하는 색변환 물질이 포함되고,
    상기 제3 색변환층은 청색 파장 대역의 광을 방출하는 색변환 물질이 포함된, 디스플레이 모듈.
  8. 제7항에 있어서,
    상기 제1 색변환층의 색변환 물질은 적색 나노 형광체이고,
    상기 제2 색변환층의 색변환 물질은 녹색 나노 형광체이고,
    상기 제3 색변환층의 색변환 물질은 청색 나노 형광체인, 디스플레이 모듈.
  9. 제8항에 있어서,
    상기 적색 나노 형광체는 Si1-xCaxAlSiN3:Eu2+인, 디스플레이 모듈.
  10. 제8항에 있어서,
    상기 녹색 나노 형광체는 Si6-zAlzOzN8-z:Eu2+ 또는 SrGa2S4인, 디스플레이 모듈.
  11. 제8항에 있어서,
    상기 청색 나노 형광체는 BaMgxAlyOz:Eun+인, 디스플레이 모듈.
  12. 제8항에 있어서,
    상기 적색 나노 형광체 및 상기 녹색 나노 형광체는 각각 입자 크기 분포 평균값(d50)이 0.5㎛미만인, 디스플레이 모듈.
  13. 제1 기판의 일면에 UV 차단 필터를 부착하는 단계;
    상기 제1 기판의 일면의 반대 편에 있는 상기 제1 기판의 타면에 블랙 매트릭스, 컬러 필터들, 평탄화층, 격벽들, 및 색변환층들을 순차적으로 형성하여 제1 부분을 형성하는 단계;
    제2 기판에 자외선 파장 대역의 광을 방출하는 다수의 자발광 소자를 전사하여 제2 부분을 형성하는 단계;
    상기 제1 부분의 색변환층들 중 하나와 상기 제2 부분의 자발광 소자들 중 하나가 서로 대응하도록 정렬하는 단계; 및
    상기 제1 부분과 상기 제2 부분을 합착하는 단계;를 포함하는 디스플레이 모듈의 제조 방법.
  14. 제13항에 있어서,
    상기 제1 부분을 형성하는 단계는,
    상기 블랙 매트릭스를 상기 제1 기판 상에 격자 형태로 형성하는 단계;
    상기 제1 기판 상에 상기 컬러 필터를 형성하는 단계;
    상기 컬러 필터 상에 상기 평탄화층을 형성하는 단계;
    상기 평탄화층 상에 상기 격벽들 사이에 정의된 서브 픽셀 영역으로 구획하는 상기 격벽을 형성하는 단계; 및
    상기 격벽에 의해 정의된 상기 서브 픽셀 영역의 각각에 상기 색변환층을 형성하는 단계;를 포함하는, 디스플레이 모듈의 제조 방법.
  15. 제13항에 있어서,
    상기 제2 부분을 형성하는 단계는,
    상기 제2 기판에 이방성 도전 필름을 부착하는 단계;
    상기 다수의 자발광 소자를 상기 제2 기판에 전사하는 단계;
    상기 제1 부분 및 상기 제2 부분을 상호 결합시키기 위해 상기 다수의 자발광 소자를 덮도록 상기 제2 기판의 전면(front surface)에 광학 접착제를 도포하는 단계; 및
    상기 광학 접착제를 UV 노광하는 단계;를 포함하는, 디스플레이 모듈의 제조 방법.
PCT/KR2022/001225 2021-02-02 2022-01-24 디스플레이 모듈 및 그 제조 방법 WO2022169160A2 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/877,238 US20220367434A1 (en) 2021-02-02 2022-07-29 Display module and manufacturing method as the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210014860A KR20220111513A (ko) 2021-02-02 2021-02-02 디스플레이 모듈 및 그 제조 방법
KR10-2021-0014860 2021-02-02

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/877,238 Continuation US20220367434A1 (en) 2021-02-02 2022-07-29 Display module and manufacturing method as the same

Publications (2)

Publication Number Publication Date
WO2022169160A2 true WO2022169160A2 (ko) 2022-08-11
WO2022169160A3 WO2022169160A3 (ko) 2022-10-06

Family

ID=82741343

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2022/001225 WO2022169160A2 (ko) 2021-02-02 2022-01-24 디스플레이 모듈 및 그 제조 방법

Country Status (3)

Country Link
US (1) US20220367434A1 (ko)
KR (1) KR20220111513A (ko)
WO (1) WO2022169160A2 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10332949B2 (en) * 2016-07-06 2019-06-25 Seoul Semiconductor Co., Ltd. Display apparatus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110260192A1 (en) * 2008-10-01 2011-10-27 Chang Hoon Kwak Light-emitting diode package using a liquid crystal polymer
KR20180081378A (ko) * 2017-01-06 2018-07-16 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
JP2018205456A (ja) * 2017-06-01 2018-12-27 株式会社ブイ・テクノロジー フルカラーｌｅｄ表示パネル
KR20210009326A (ko) * 2018-05-17 2021-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102568308B1 (ko) * 2018-06-26 2023-08-18 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
WO2022169160A3 (ko) 2022-10-06
US20220367434A1 (en) 2022-11-17
KR20220111513A (ko) 2022-08-09

Similar Documents

Publication Publication Date Title
WO2017126762A1 (en) Display device using semiconductor light emitting device
WO2013012172A2 (en) Optical member and display device having the same
WO2020050652A1 (en) Display device and method for manufacturing the same
WO2020179989A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2022045580A1 (ko) 마이크로 led 패키지 및 이를 구비한 디스플레이 모듈
EP3830874A1 (en) Display device and method for manufacturing the same
WO2022169108A1 (ko) 디스플레이 모듈 및 그 제조 방법
WO2022173119A1 (ko) 디스플레이 모듈 및 그 제조 방법
WO2022169160A2 (ko) 디스플레이 모듈 및 그 제조 방법
US20220246672A1 (en) Display module and manufacturing method thereof
WO2020122694A2 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2021006450A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2022169059A1 (ko) 디스플레이 모듈 및 그 제조 방법
WO2022092564A1 (ko) 디스플레이 모듈 및 그 제조 방법
WO2020009275A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2022114395A1 (ko) 디스플레이 모듈 및 그 제조 방법
US20220246673A1 (en) Display module and manufacturing method thereof
WO2024063557A1 (ko) 자발광 소자 상에 형성된 색 변환 층을 포함하는 디스플레이 모듈 및 그 제조 방법
WO2022169058A1 (ko) 디스플레이 모듈 및 그 제조 방법
WO2022145567A1 (ko) 디스플레이 장치 및 그 제조 방법
WO2022154158A1 (ko) 디스플레이 모듈 및 이를 포함하는 디스플레이 장치
WO2022085947A1 (ko) 디스플레이 모듈 및 그 제조 방법
WO2024071672A1 (ko) 컬러 필터를 포함하는 디스플레이 모듈
US20230090105A1 (en) Display apparatus including display module and manufacturing method thereof
US20230282602A1 (en) Display apparatus having display module and manufacturing method thereof

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22749914

Country of ref document: EP

Kind code of ref document: A2

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22749914

Country of ref document: EP

Kind code of ref document: A2