WO2022158869A1

WO2022158869A1 - 트랜스포머

Info

Publication number: WO2022158869A1
Application number: PCT/KR2022/001022
Authority: WO
Inventors: 유선영; 배석; 손인성
Original assignee: 엘지이노텍(주)
Priority date: 2021-01-22
Filing date: 2022-01-20
Publication date: 2022-07-28
Also published as: JP2024504329A; US20240087800A1; EP4283640A1

Abstract

본 일 실시예에 따른 트랜스포머는, 코어부 및 상기 코어부 내에 적어도 일부가 수용되는 제1 코일부와 제2 코일부를 포함하고, 제2 코일부는 복수의 도전선이 특정 영역에서 서로 교차하도록 하여 도전선 간의 인덕턴스 편차를 감소시킬 수 있으며, 제1 코일부의 제1 코일은 터미널 보빈을 통해 터미널 단자를 제공받을 수 있다.

Description

트랜스포머

본 발명은 트랜스포머에 관한 것이다.

전자기기의 전원공급장치에는 트랜스포머나 라인 필터와 같은 다양한 코일 부품이 탑재된다.

트랜스포머(Transformer, 변압기)는 다양한 목적으로 전자기기에 포함될 수 있다. 예를 들어, 트랜스포머는 하나의 회로에서 다른 회로로 에너지를 전달하는 에너지 전달기능을 수행하기 위해 사용될 수 있다. 또한, 트랜스포머는 전압의 크기를 바꾸는 승압 혹은 강압의 기능을 수행하기 위해서 사용될 수도 있다. 또한, 1차, 2차측 권선 간에 유도성 결합(커플링)만 되므로 어떠한 DC 경로도 직접 형성되지 않는 특징을 가지는 트랜스포머는 직류 차단 및 교류 통과를 위한 목적이나 두 회로간 절연 분리를 위해 사용될 수도 있다.

도 1은 일반적인 트랜스포머 구성의 일례를 나타내는 분해사시도이다.

도 1을 참조하면, 일반적인 슬림형 트랜스포머(10)는 상부 코어(11)와 하부 코어(12)를 포함하는 코어부와, 그(11, 12) 사이에 2차측 코일(13)과 1차측 코일 (14)을 포함한다. 2차측 코일(13)은 복수매의 도전성 금속 플레이트로 구성되고, 1차측 코일(14)은 도전선을 권선한 형태를 갖는 것이 보통이다. 구성에 따라서는 상부 코어(11)와 하부 코어(12) 사이에 보빈(미도시)이 배치되기도 한다.

도 1에 도시된 트랜스포머에서는 1차측 코일과 2차측 코일이 수직 방향으로 중첩되는데, 2차측 코일에 도전성 금속 플레이트 대신 도전선을 적용할 경우, 1차측 코일과 2차측 코일은 수평 방향으로 서로 중첩되도록 배치될 수 있다.

그런데, 2 차측 코일에 도전선을 적용할 경우 슬림화를 위해 평면상에서 나란히 배치되어야 하기 때문에 코어부의 중족을 중심으로 턴을 형성함에 있어 중족에 가장 가까운 내측 도전선은 길이가 가장 짧게 되고, 가장 먼 외측 도전선은 길이가 가장 길게 되어 인덕턴스 편차가 발생하게 된다. 이러한 인덕턴스 편차는 전류의 쏠림을 야기하고, 전류의 쏠림은 다시 심한 발열의 원인이 되는 문제점이 있다.

본 발명이 이루고자 하는 기술적 과제는 슬림하면서도 발열을 감소시킬 수 있으며, 도전선으로 구성된 코일의 길이 차이로 인한 인덕턴스 편차에 따른 발열을 방지할 수 있는 트랜스포머를 제공하는 것이다.

본 발명이 이루고자 하는 다른 기술적 과제는 더욱 슬림화가 가능하면서 리키지 인덕턴스의 확보가 가능한 슬림형 트랜스포머를 제공하는 것이다.

본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

일 실시예에 따른 트랜스포머는 상부 코어 및 하부 코어를 포함하는 코어부상기 코어부 내에 일부가 배치된 코일부 및 상기 코어부와 상기 코일부 사이에 배치된 보빈부를 포함하고, 상기 코일부는, 제1 코일 및 상기 제1 코일의 측면에 적어도 일부가 배치된 제2 코일을 포함하고, 상기 보빈부는, 상기 제1 코일을 수용하는 제1 수용부가 형성된 제1 보빈 및 상기 제2 코일을 수용하는 제2 수용부가 형성된 제2 보빈을 포함하고, 상기 제1 보빈은 상기 제1 수용부로부터 상기 제2 보빈 방향으로 연장된 제1 연장부를 포함하고, 상기 제2 수용부는 상기 제1 연장부 상에 배치된다.

상기 제1 보빈은, 제1 탑부, 상기 제1 탑부 아래 배치되는 제1 바텀부 및 상기 제1 탑부와 상기 바텀부 사이에 배치되며, 내측면으로 제1 관통홀을 정의하는 제1 미들부를 포함하고, 상기 제1 연장부는 상기 제1 바텀부에 배치될 수 있다.

상기 제2 보빈은, 중앙부에 제2 관통홀이 배치된 제2 탑부, 상기 제2 탑부 아래 배치되는 제2 바텀부 및 상기 제2 탑부와 상기 제2 바텀부 사이에 배치되는 제2 미들부를 포함하고, 상기 제1 보빈은, 상기 제2 탑부의 하면과 상기 제2 미들부의 내측면으로 정의되는 리세스에 적어도 일부가 수용될 수 있다.

상기 제1 연장부는, 상기 제2 바텀부의 하면과 대향할 수 있다.

상기 제2 탑부는, 상기 제2 관통홀을 사이에 두고 상기 제2 보빈의 장축 방향을 따라 대향하는 제1 가이드 및 제2 가이드를 포함하고, 상기 제1 가이드 및 상기 제2 가이드 각각은, 상기 제2 탑부의 상면에서 상측으로 돌출되며 상기 제2 보빈의 단축 방향을 따라 연장될 수 있다.

상기 상부 코어는, 상기 제1 가이드 및 상기 제2 가이드 사이에 배치될 수 있다.

상기 제2 탑부는, 상기 제2 가이드를 사이에 두고 상기 장축 방향으로 상기 제2 관통홀과 대향하는 제3 관통홀을 더 포함할 수 있다.

상기 제1 탑부는 상면에 배치된 코일 인출부를 더 포함하고, 상기 코일 인출부는 상기 제3 관통홀을 관통하여 노출될 수 있다.

상기 제2 탑부는, 저면에서 상기 제2 가이드 내부를 향해 형성된 블라인드 홀을 더 포함하고, 상기 제1 탑부는, 상기 코일 인출부와 상기 제1 관통홀 사이에 배치되며 상기 상면에서 상측으로 돌출되어 상기 블라인드홀에 삽입되는 돌출핀을 더 포함할 수 있다.

상기 하부 코어의 하면으로부터 상기 제1 코일 간 최단 거리와 상기 하부 코어의 하면으로부터 상기 제2 코일 간 최단 거리는 상이할 수 있다.

상기 하부 코어의 하면으로부터 상기 제1 코일 간 최단 거리는 상기 하부 코어의 하면으로부터 상기 제2 코일 간 최단 거리보다 작을 수 있다.

상기 제2 보빈은 상기 제2 수용부로부터 상기 제1 보빈 방향으로 연장된 제2 연장부를 포함하고, 상기 제1 수용부는 상기 제2 연장부 아래에 배치될 수 있다.

상기 제1 코일 및 상기 제2 코일 사이에 상기 제2 수용부의 일부가 배치될 수 있다.

상기 코어부는, 제1 외족부, 제2 외족부 및 상기 제1 외족부와 상기 제2 외족부 사이에 배치되는 중족부를 포함하고, 상기 제1 코일과 상기 제2 코일 간 최단 거리는, 상기 제1 코일의 최외곽에서 상기 제1 외족부 및 상기 제2 외족부 중 인접한 한 외족부 간 최단 거리의 0.1배 내지 0.3 배일 수 있다.

상기 코어부는, 상기 제1 외족부와 상기 중족부 사이에 상기 보빈부의 일부를 수용하도록 형성된 제1 공간 및 상기 제2 외족부와 상기 중족부 사이에 상기 보빈부의 타부를 수용하도록 형성된 제2 공간을 더 포함할 수 있다.

상기 제1 공간 및 상기 제2 공간 외부에서 상기 제1 코일과 상기 제2 코일 간 최단 거리인 제1 거리 대비, 상기 제1 공간 또는 상기 제2 공간 내에서 상기 제1 코일과 상기 제2 코일 간 최단 거리인 제2 거리의 비율은 1 내지 1.3일 수 있다.

상기 하부 코어의 하면으로부터 상기 제1 코일 간 최단 거리는 상기 하부 코어의 하면으로부터 상기 제2 코일 간 최단 거리의 0.3내지 0.7배일 수 있다.

다른 실시예에 따른 평판 디스플레이 장치는 트랜스포머가 배치된 파워 공급 유닛을 포함하되, 상기 트랜스포머는, 상부 코어 및 하부 코어를 포함하는 코어부, 상기 코어부 내에 일부가 배치된 코일부 및 상기 코어부와 상기 코일부 사이에 배치된 보빈부를 포함하고, 상기 코일부는, 제1 코일 및 상기 제1 코일의 측면에 적어도 일부가 배치된 제2 코일을 포함하고, 상기 보빈부는, 상기 제1 코일을 수용하는 제1 수용부가 형성된 제1 보빈 및 상기 제2 코일을 수용하는 제2 수용부가 형성된 제2 보빈을 포함하고, 상기 제1 보빈은 상기 제1 수용부로부터 상기 제2 보빈 방향으로 연장된 제1 연장부를 포함하고, 상기 제2 수용부는 상기 제1 연장부 상에 배치된다.

또 다른 실시예에 따른 트랜스포머는 상부 코어 및 하부 코어를 포함하는 코어부, 상기 상부 코어와 상기 하부 코어 사이에 적어도 일부가 배치되는 제1 코일부와 제2 코일부 및 제1 방향으로 상기 제2 코일부의 일측에 결합된 터미널 보빈을 포함하고, 상기 제1 코일부는, 제1 코일 및 상기 코어부의 중족이 관통하는 제1 관통홀을 가지며 상기 제1 코일을 수용하는 제1 보빈을 포함하고, 상기 제2 코일부는, 제2 코일 및 상기 제1 코일부의 적어도 일부를 수용하는 제2 관통홀을 가지며 상기 제2 코일을 수용하는 제2 보빈을 포함하고, 상기 터미널 보빈은, 상기 제1 방향으로 일측에 상기 제1 방향과 교차하는 제2 방향을 따라 서로 이격된 복수의 제1 터미널 단자 및 상기 제1 방향으로 상기 일측과 대향하는 타측에 형성되어 상기 제2 코일부의 상기 일측이 삽입된 개구를 포함하고, 상기 제1 코일의 양 단부는, 상기 제1 보빈에서 인출되어 상기 터미널 보빈의 상기 복수의 제1 터미널 단자 중 서로 다른 제1 터미널 단자에 각각 연결된다.

상기 제1 보빈은, 제1 상부 플레이트; 상기 제1 상부 플레이트와 상기 제1 방향 및 상기 제2 방향과 교차하는 제3 방향을 따라 이격된 하부 플레이트 및 상기 상부 플레이트와 상기 하부 플레이트 사이에 배치된 제1 측벽부를 포함하고, 상기 제1 상부 플레이트는, 상기 제1 상부 플레이트 상으로 상기 양 단부의 인출을 허용하는 인출홈을 포함할 수 있다.

상기 터미널 보빈은, 상기 제1 방향으로 상기 타측에 리세스를 포함하고, 상기 리세스는, 상기 인출홈과 상기 제3 방향을 따라 서로 중첩될 수 있다.

상기 터미널 보빈은, 상기 리세스로부터 상기 복수의 제1 터미널 단자 각각을 향해 연장되는 복수의 제1 와이어 가이드를 포함하고, 상기 인출홈을 통해 인출된 상기 제1 코일의 양 단부는, 상기 복수의 제1 와이어 가이드 중 서로 다른 제1 와이어 가이드를 따라 해당하는 제1 터미널 단자로 연장될 수 있다.

상기 제2 보빈은, 제2 상부 플레이트; 상기 제2 상부 플레이트와 상기 제1 방향 및 상기 제2 방향과 교차하는 제3 방향을 따라 이격된 제2 하부 플레이트 및 상기 제2 상부 플레이트와 상기 제2 하부 플레이트 사이에 배치된 제2 측벽부를 포함할 수 있다.

상기 제2 관통홀로부터 상기 제2 보빈의 제1 방향으로 일측에 배치된 제1 부, 상기 제2 관통홀로부터 상기 제1부와 대향하는 타측에 배치된 제2부를 포함하고, 상기 제2 코일은 상기 제2 관통홀의 주변에 배치된 복수의 도전선을 포함하고, 상기 복수의 도전선의 일측은 상기 제2 부 상에 배치되도록 연장되고, 상기 복수의 도전선의 타측은 양 말단이 상기 제1 부 상에 배치되도록 연장되고, 상기 복수의 도전선 중 제1 도전선과 제2 도전선은 적어도 일부가 상기 제2 부 상에서 중첩되며, 상기 제2 보빈은, 상기 제2 부에서 상기 중첩이 발생하는 영역과 적어도 일부가 상기 제3 방향을 따라 중첩되는 리세스를 가질 수 있다.

상기 리세스는, 상기 제2 하부 플레이트에 형성될 수 있다.

상기 제2 보빈은, 상기 제1 부에서 상기 제2 하부 플레이트에 배치되는 복수의 제2 터미널 단자를 더 포함할 수 있다.

상기 제1 도전선과 상기 제2 도전선은 상기 제2 관통홀을 중심으로 상기 제1 방향을 따라 대칭 형상을 가질 수 있다.

상기 복수의 도전선은, 평면상에서 상기 제1 도전선의 외측으로 턴을 형성하는 제3 도전선 및 평면상에서 상기 제2 도전선의 외측으로 턴을 형성하는 제4 도전선을 더 포함할 수 있다.

상기 제3 도전선은 상기 제1 도전선과 병렬로 턴을 형성하고, 상기 제4 도전선은 상기 제2 도전선과 병렬로 턴을 형성할 수 있다.

상기 제2 상부 플레이트는, 상기 제1 방향으로 상기 제1 부측 가장자리에 상기 제3 방향을 따라 상부로 돌출되고, 상기 제2 방향을 따라 연장되는 제1 격벽부를 포함할 수 있다.

상기 제2 보빈은, 상기 제2 측벽부와 상기 복수의 제2 제2 터미널 단자 사이에서 상기 제1 방향을 따라 연장되는 제2 와이어 가이드를 더 포함할 수 있다.

상기 제2 보빈은, 상기 제2 관통홀과 상기 리세스 사이에서 상기 제2 하부 플레이트로부터 상기 제3 방향을 따라 하부로 돌출되고, 상기 제2 방향을 따라 연장되는 제2 격벽부를 더 포함할 수 있다.

상기 제2 보빈은, 상기 제2 격벽부로부터 상기 제2 관통홀을 향해 상기 제1 방향을 따라 돌출된 제1 지지부 및 상기 제2 관통홀을 사이에 두고 상기 제1 지지부와 대향하는 제2 지지부를 더 포함하고, 상기 제1 지지부 및 상기 제2 지지부는 상기 제1 코일부를 지지할 수 있다.

또 다른 실시예에 따른 회로 기판은, 기판 및 상기 기판에 배치되는 트랜스포머를 포함하되, 상기 트랜스포머는, 상부 코어 및 하부 코어를 포함하는 코어부, 상기 상부 코어와 상기 하부 코어 사이에 적어도 일부가 배치되는 제1 코일부와 제2 코일부 및 제1 방향으로 상기 제2 코일부의 일측에 결합된 터미널 보빈을 포함하고, 상기 제1 코일부는, 제1 코일; 및 상기 코어부의 중족이 관통하는 제1 관통홀을 가지며 상기 제1 코일을 수용하는 제1 보빈을 포함하고, 상기 제2 코일부는, 제2 코일 및 상기 제1 코일부의 적어도 일부를 수용하는 제2 관통홀을 가지며 상기 제2 코일을 수용하는 제2 보빈을 포함하고, 상기 터미널 보빈은, 상기 제1 방향으로 일측에 상기 제1 방향과 교차하는 제2 방향을 따라 서로 이격된 복수의 제1 터미널 단자; 및 상기 제1 방향으로 상기 일측과 대향하는 타측에 형성되어 상기 제2 코일부의 상기 일측이 삽입된 개구를 포함하고, 상기 제1 코일의 양 단부는, 상기 제1 보빈에서 인출되어 상기 터미널 보빈의 상기 복수의 제1 터미널 단자 중 서로 다른 제1 터미널 단자에 각각 연결될 수 있다.

실시 예에 의한 트랜스포머는 코일을 구성하는 복수의 도전선이 일 영역에서 서로 교차하도록 하여 도전선의 길이 차이를 최소화할 수 있다.

또한, 터미널 핀의 단락을 통해 병렬로 동일 턴을 구성하는 도전선 간의 인덕턴스 편차가 개선되어 발열이 저감된다.

아울러, 도전선 간 교차가 발생하는 영역에서 보빈이 오프닝을 가지므로 인해 슬림화가 가능하다.

다른 실시 예에 의한 트랜스포머는 제1 코일부와 제2 코일부의 이격 거리를 제어함으로써 리키지 인덕턴스가 확보된다.

또한, 제1 보빈과 제2 보빈의 결합 구조로 인해 1차 코일과 코어 간의 절연거리가 확보되어 리키지 인덕턴스를 확보할 수 있다.

본 발명에서 얻은 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

도 1은 일반적인 슬림형 트랜스포머 구성의 일례를 나타내는 분해사시도이다.

도 2a는 일 실시예에 따른 트랜스포머의 평면도이다.

도 2b는 일 실시예에 따른 트랜스포머의 저면도이다.

도 2c는 일 실시예에 따른 트랜스포머를 도 2a의 A-A'선을 따라 절개한 단면을 나타내는 단면도이다.

도 3a는 일 실시예에 따른 제1 보빈의 사시도이다.

도 3b는 일 실시예에 따른 제1 보빈의 평면도이다.

도 4a는 일 실시예에 따른 제2 보빈의 평면도이다.

도 4b는 일 실시예에 따른 제2 보빈의 사시도이다.

도 4c는 일 실시예에 따른 제2 보빈의 배면 사시도이다.

도 5a는 일 실시예에 따른 터미널 보빈의 평면도이다.

도 5b는 일 실시예에 따른 터미널 보빈의 사시도이다.

도 6은 일 실시예에 따른 트랜스포머의 접착부 배치 형태의 일례를 나타낸다.

도 7a는 일 실시예에 따른 제2 코일부의 코일 배치 형태의 일례를 나타낸다.

도 7b는 일 실시예에 따른 제2 코일부의 핀맵을 나타내고, 도 7c는 일 실시예에 따른 트랜스포머의 회로도이다.

도 7d는 일 실시예에 따른 제2 코일부의 제2 부에서 도전선 간에 중첩이 발생하는 형태를 설명하기 위한 도면이다.

도 7e는 일 실시예에 따른 제2 코일부 배면도의 일례를, 도 7f는 도 일 실시예에 따른 제2 코일부의 측면도를 각각 나타낸다.

도 7g는 다른 실시예에 따른 제2 보빈 구성의 일례를 나타내는 평면도이다.

도 8a는 또 다른 실시예에 따른 트랜스포머의 사시도이다.

도 8b는 또 다른 실시예에 따른 트랜스포머의 평면도이다.

도 9는 또 다른 실시예에 따른 트랜스포머의 분해 사시도이다.

도 10은 또 다른 실시예에 따른 제1 보빈의 사시도이다.

도 11은 또 다른 실시예에 따른 보빈부의 분해 사시도이다.

도 12는 또 다른 실시예에 따른 트랜스포머를 도 8b의 B-B' 선을 따라 절개한 단면도이다.

도 13a는 또 다른 실시예에 따른 트랜스포머를 도 8b의 A-A' 선을 따라 절개한 단면도이다.

도 13b는 도 13a의 'C' 부분을 확대한 도면이다.

도 14는 전자 제품의 전원부 회로 구성의 일례를 나타낸다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제2, 제1 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제2 구성요소는 제1 구성요소로 명명될 수 있고, 유사하게 제1 구성요소도 제2 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.

실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조들이 기판, 각층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성된다는 기재는, 직접(directly) 또는 다른 층을 개재하여 형성되는 것을 모두 포함한다. 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다. 또한, 도면에서 각 층(막), 영역, 패턴 또는 구조물들의 두께나 크기는 설명의 명확성 및 편의를 위하여 변형될 수 있으므로, 실제 크기를 전적으로 반영하는 것은 아니다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부된 도면을 참조하여 본 실시예에 따른 트랜스포머를 상세히 설명하기로 한다.

도 2a는 일 실시예에 따른 트랜스포머의 평면도이고, 도 2b는 일 실시예에 따른 트랜스포머의 배면도이며, 도 2c는 일 실시예에 따른 트랜스포머를 도 2a의 A-A'선을 따라 절개한 단면을 나타내는 단면도이다.

도 2a 내지 도 2c를 함께 참조하면, 일 실시예에 따른 트랜스포머(100)는 코어부(111, 112), 제1 코일부(120), 제2 코일부(130), 터미널 보빈(140) 및 코어 고정부(150)를 포함할 수 있다. 이하, 각 구성 요소를 상세히 설명한다.

코어부(111, 112)는 자기회로의 성격을 가져 자속의 통로 역할을 할 수 있다. 코어부(111, 112)는 상측에서 결합되는 상부 코어(111)와 하측에서 결합되는 하부 코어(112)를 포함할 수 있다. 두 코어(111, 112)는 서로 상하로 대칭되는 형상일 수도 있고, 비대칭 형상일 수도 있다. 다만, 이하의 기재에서는 설명의 편의를 위하여 상하로 대칭되는 형상인 것으로 가정한다.

상부 코어(111)와 하부 코어(112) 각각은 평판 형태의 바디부 및 바디부로부터 두께방향(즉, 3축 방향)으로 돌출되며 소정의 방향을 따라 연장된 복수의 레그부를 포함할 수 있다. 복수의 레그부는 평면 상에서 일 축(여기서는 1축) 방향을 따라 연장되며 타 축(여기서는 2축) 방향을 따라 서로 이격되어 배치된 두 개의 외족과, 두 개의 외족 사이에 배치된 한 개의 중족(CL)을 포함할 수 있다.

상부 코어(111)와 하부 코어(112)가 상하로 결합될 때, 상부 코어(111)의 외족과 중족 각각은, 하부 코어(112)의 서로 대응되는 외족이나 중족과 대향하게 된다. 이때, 서로 대향하는 외족쌍이나 중족쌍 중 적어도 일부의 사이에는 소정 거리(예컨대, 10 내지 200um이나 반드시 이에 한정되는 것은 아니다)의 갭(gap)이 형성될 수 있다. 갭(gap)의 크기는 상부 코어(111)와 하부 코어(112) 간의 이격을 통해 발생하는 공간으로, 갭(gap)은 공기로 채워질 수도 있고(즉, air gap), 접착제 성분으로 채워질 수도 있다.

또한, 코어부(111, 112)는 자성물질, 예를 들어, 철 또는 페라이트를 포함할 수 있으나, 반드시 이에 한정되는 것은 아니다.

제1 코일부(120)는 중앙에 제1 관통홀(CH1 또는 제1 중공)을 갖는 제1 보빈(B1)과, 제1 보빈의 수용공간 내에 제1 관통홀(CH1)을 중심으로 복수의 턴을 이루도록 권선된 제1 코일(C1)을 포함할 수 있다.

제2 코일부(130)는 중앙에 제2 관통홀(도 4a의 CH2, 또는 제2 중공)을 갖는 제2 보빈(B2)과, 제2 보빈(B2)의 수용공간 내에 제2 관통홀(CH2)을 중심으로 턴을 형성하도록 배치된 제2 코일(C2)을 포함할 수 있다. 여기서, 제1 코일부(120)는 제2 관통홀(CH2)에 적어도 일부가 배치될 수 있다. 따라서, 제1 코일부(120)와 제2 코일부(130)는 적어도 일부가 제1 축 방향 및 제2 축 방향을 따라 중첩될 수 있다. 제1 코일(C1)과 제2 코일(C2)은 강성 금속, 예를 들어 구리 도전선이 나선형 또는 평면 나선형으로 수회 감겨진 다중 권선(winding)일 수 있으나, 반드시 이에 한정되는 것은 아니다. 예컨대, 제1 코일(C1)은 섬유원사로 감싼 에나멜 와이어(USTC wire), 리츠(Litz) 와이어, 3중 절연 와이어(TIW: Triple Insulated Wire) 등이 적용될 수 있다.

실시예에 따라, 제1 코일부(120)는 트랜스포머(100)의 1차측 코일에 해당할 수 있고, 제2 코일부(130)는 트랜스포머(100)의 2차측 코일에 해당할 수 있으나, 반드시 이에 한정되는 것은 아니다.

또한, 제2 코일(C2)의 직경은, 제2 보빈(B2)의 3축 방향으로의 높이의 0.7 내지 0.9배일 수 있으나, 반드시 이에 한정되는 것은 아니다.

제1 코일부(120)는 도 3a 및 도 3b를 참조하고, 제2 코일부(130)는 도 4a 내지 도 4c를 참조하여 보다 상세히 후술하기로 한다.

터미널 보빈(140)은 제1 코일부(120)와 제2 코일부(130)가 결합된 상태에서 1축 방향으로 일측에 결합되며, 제1 코일(C1)이 외부 회로(미도시)와 전기적으로 연결되기 위한 터미널 단자를 제공한다. 터미널 보빈(140)의 구체적인 형태는 도 5a 및 도 5b를 참조하여 보다 상세히 후술하기로 한다.

코어 고정부(150)는 상부 코어(111)와 하부 코어(112)의 보다 안정적인 결합을 위한 것으로, 고분자 수지 테이프로 코어부(110) 외표면을 2축 및 3축 방향을 따라 1회 이상 감은 것일 수 있으나, 반드시 이에 한정되는 것은 아니다.

도 3a는 일 실시예에 따른 제1 보빈의 사시도이고, 도 3b는 일 실시예에 따른 제1 보빈의 평면도이다.

도 3a 및 도 3b를 참조하면, 일 실시예에 따른 제1 보빈(B1)은 제1 상부 플레이트(TP1), 제1 하부 플레이트(BP1) 및 제1 상부 플레이트(TP1)와 제1 하부 플레이트(BP1) 사이에 배치되는 제1 측벽부(SW1)를 포함할 수 있다. 제1 측벽부(SW1)는 제1 중공(CH1)을 정의하며, 제1 상부 플레이트(TP1)의 저면과 제1 하부 플레이트(BP1)의 상면과 함께 제1 코일(C1)이 수용되는 수용공간을 형성할 수 있다.

제1 상부 플레이트(TP1)에서 1축 방향을 따라 터미널 보빈(140)이 결합되는 일측의 가장자리에는 제1 인출홈(DH1)과 제2 인출홈(DH2)이 배치될 수 있다. 제1 인출홈(DH1)을 통해 제1 코일(C1)을 구성하는 도전선의 양 단부 중 어느 한 단부가 상부로 인출되고, 제2 인출홈(DH2)을 통해 제1 코일(C1)의 나머지 단부가 상부로 인출될 수 있다. 제1 인출홈(DH1)과 제2 인출홈(DH2) 각각을 통해 인출된 제1 코일(C1)의 양 단부는 각각 터미널 보빈(140) 상으로 연장될 수 있다. 또한, 제1 인출홈(DH1)과 제2 인출홈(DH2)은 후술될 터미널 보빈(140)의 제2 리세스(RC2)와 3축 방향으로 서로 중첩될 수 있다.

도 4a는 일 실시예에 따른 제2 보빈의 평면도이고, 도 4b는 일 실시예에 따른 제2 보빈의 사시도이며, 도 4c는 일 실시예에 따른 제2 보빈의 배면 사시도이다.

도 4a 내지도 도 4c를 참조하면, 일 실시예에 따른 제2 보빈(B2)은 제2 상부 플레이트(TP2), 제2 하부 플레이트(BP2) 및 제2 상부 플레이트(TP2)와 제2 하부 플레이트(BP2) 사이에 배치되는 제2 측벽부(SW2)를 포함할 수 있다. 제2 측벽부(SW2)는 제2 중공(CH2)을 정의하며, 제2 상부 플레이트(TP2)의 저면과 제2 하부 플레이트(BP2)의 상면과 함께 제2 코일(C2)이 수용되는 수용공간을 형성할 수 있다.

제2 상부 플레이트(TP2)에서 1축 방향을 따라 터미널 보빈(140)이 결합되는 일측에는 3축 방향을 따라 상측으로 돌출된 제1 돌출부(PT1)와 제2 돌출부(PT2)가 배치되고, 1축 방향을 따라 일측과 대향하는 타측 가장자리에는 3축 방향을 따라 상측으로 절곡되어 연장되는 제1 격벽부(PA1)가 배치될 수 있다.

제2 하부 플레이트(BP)에서 1축 방향을 따라 일측에는 3축 방향을 따라 하측으로 돌출된 제3 돌출부(PT3), 제4 돌출부(PT4), 제2 격벽부(PA2), 제1 지지부(SP1) 및 제1 리세스(RC1)가 배치될 수 있다. 또한, 제2 하부 플레이트(BP)에서 1축 방향을 따라 일측과 대향하는 타측에는 복수의 제2 터미널 단자(TM2)와 제2 지지부(SP2)가 배치될 수 있다. 복수의 제2 터미널 단자(TM2)는 2축 방향을 따라 서로 이격되며, 나란히 배치될 수 있다.

제1 리세스(RC1)는 제2 하부 플레이트(BP)의 일측단에서 타측을 향해 함몰된 평면 형상을 가질 수 있다. 제1 리세스(RC1)의 2축 방향 폭은 일측단에서 타측을 향해갈수록 좁아질 수 있다. 예를 들어, 제1 리세스(RC1)는 반원 또는 반타원형 평면 형상을 가질 수 있으나, 반드시 이에 한정되는 것은 아니다. 제1 리세스(RC1)를 통해 제2 코일(C2)의 일부가 노출될 수 있으며, 여기에 대해서는 도 7d 내지 도 7f를 참조하여 보다 상세히 후술하기로 한다.

제2 격벽부(PA2)는 2축 방향을 따라 연장될 수 있으며, 제1 지지부(SP1)는 제2 격벽부(PA2)로부터 1축 방향을 따라 타측, 즉, 제2 중공(CH2)의 중심 방향으로 돌출될 수 있다. 제2 지지부(SP2)는 1축 방향을 따라 일측으로 돌출될 수 있으며, 제1 지지부(SP1)와 함께 제1 코일부(120)가 제2 중공(CH2)에 3축 방향을 따라 상측으로부터 하측으로 삽입될 때 제1 코일부(120)를 지지할 수 있다.

한편, 평면 상에서 제1 격벽부(PA1)와 복수의 터미널 단자(TM2) 사이에는 제2 와이어 가이드(WG2)가 배치될 수 있다. 제2 와이어 가이드(WG2)는 중심부(WG2_C)와 측부(WG2_S1, WG2_S2)를 포함할 수 있다. 중심부(WG2_C)는 제2 측벽부(SW2)로부터 제2 터미널 단자(TM2)를 향해 돌출될 수 있으며, 2축 방향의 폭은 제2 터미널 단자(TM2)를 향해갈수록 좁아질 수 있다. 측부(WG2_S1, WG2_S2)는 판상형으로 제1 격벽부(PA1)의 하단과 중심부(WG2_C)를 연결하는 형태로 배치될 수 있다. 예를 들어, 측부(WG2_S1, WG2_S2) 각각은 제1 격벽부(PA1)의 하단과 중심부(WG2_C)를 연결하는 원호형 평면 형상을 가질 수 있고, 제2 와이어 가이드(WG2)는 'T'자형 평면 형상을 가질 수 있다.

제2 와이어 가이드(WG2)는 제2 코일(C2)을 구성하는 복수의 도전선 중 가장 내측에 배치되는 도전선에 대하여 가이드 역할을 제공할 수 있다. 또한, 제2 코일(C2)을 구성하는 복수의 도전선(미도시)은 제2 상부 플레이트(TP2)와 제2 하부 플레이트(BP2)가 3축 방향을 따라 서로 중첩되지 않는 부분, 즉, 평면 상에서 제1 격벽부(PA1)와 제2 터미널 단자(TM2) 사이에서 상측으로 노출된다. 따라서, 제2 와이어 가이드(WG2)의 측부(WG2_S1, WG2_S2)는 제1 격벽부(PA1)와 함께 제2 코일(C2)과 제1 코일(C2) 및 제2 코일과 코어부(110) 간의 절연거리 확보에 기여할 수 있다.

돌출부(PT1, PT2, PT3, PT4)는 후술할 터미널 보빈(140)의 각 홈(H1, H2, H3, H4)에 끼워져 제2 보빈(B2)과 터미널 보빈(140)을 서로 결합 및 고정시킬 수 있다.

도 5a는 일 실시예에 따른 터미널 보빈의 평면도이고, 도 5b는 일 실시예에 따른 터미널 보빈의 사시도이다.

도 5a 및 도 5b를 함께 참조하면, 터미널 보빈(140)은 제3 상부 플레이트(TP3), 제3 하부 플레이트(BP3) 및 제3 상부 플레이트(TP3)와 제3 하부 플레이트(BP3) 사이에 배치되는 제3 측벽부(SW3)를 포함할 수 있다.

제3 상부 플레이트(TP3)에는 제1 홀(H1)과 제2 홀(H2) 및 제1 와이어 가이드(WG1)가 배치되고, 제3 하부 플레이트(BP3)에는 제3 홀(H3)과 제4 홀(H4)이 배치될 수 있다.

터미널 보빈(140)에서 1축 방향으로 제3 측벽부(SW3)가 배치되지 않은 일측에는 제2 코일부(130)가 삽입될 수 있도록 개구(OP)가 형성되고, 1축 방향을 따라 일측과 대향하는 타측에는 복수의 제1 터미널 단자(TM1)가 배치된다. 개구(OP)를 기준으로 3축 방향으로 상하에는 제2 리세스(RC2)가 제3 상부 플레이트(TP3)와 제3 하부 플레이트(BP3) 각각에 1축 방향을 따라 타측으로 함몰되도록 형성될 수 있다. 이때, 제3 상부 플레이트(TP3)에 형성되는 제2 리세스와 제3 하부 플레이트(BP3)에 형성되는 제2 리세스는 서로 다른 평면 형상을 가질 수 있으나, 반드시 이에 한정되는 것은 아니다. 제2 리세스(RC2)의 평면 형상은 제1 코일부(120)와 제2 코일부(130)가 결합된 상태에서 터미널 보빈(140)이 결합될 때, 제1 코일부(120)를 가리지 않거나(즉, 3축 방향을 따라 중첩되지 않거나), 최소한으로 가리는 형상이 되는 것이 바람직하다. 이는 제1 코일부(120)에 배치되는 제1 코일(C1)에서 발생하는 열이 터미널 보빈(140)에 의해 갖히는 것을 방지하기 위함이다.

복수의 제1 와이어 가이드(WG2) 각각은 제2 리세스(RC2)로부터 서로 다른 제1 터미널 단자(TM1)를 향해 연장될 수 있다. 제1 터미널 단자(TM1)의 개수와 제1 와이어 가이드(WG1)의 개수는 서로 대응될 수 있으나, 반드시 이에 한정되는 것은 아니다. 제1 보빈(B1)의 인출홈들(DH1, DH2) 중 어느 하나를 통해 인출된 제1 코일(C1)의 일단은 제3 상부 플레이트(TP3)에 형성된 제2 리세스(RC2)를 통해 상측으로 노출될 수 있다. 노출된 제1 코일(C1)의 일단은 제1 와이어 가이드(WG1)를 따라 제1 터미널 단자(TM1) 측으로 연장된 후, 제1 터미널 단자(TM1)와 전기적으로 연결될 수 있다.

복수의 제1 터미널 단자(TM1) 각각은 1축 방향으로 연장된 후 3축 방향으로 절곡된 형태의 터미널 핀(TP)으로 구성될 수 있다. 터미널 핀(TP)에서 1축 방향으로 연장되는 부분은 제1 코일(C1)의 한 단부와 솔더링 등을 통해 전기적으로 연결 및 고정될 수 있으며, 3축 방향으로 연장되는 부분은 터미널 보빈(140)을 3축 방향을 따라 하방으로 관통하여 터미널 보빈(140)의 하측으로 노출될 수 있다. 터미널 보빈(140)의 하측으로 노출된 부분은 회로 기판과 전기적으로 연결 및 고정될 수 있다. 이러한 터미널 핀(TP)을 이용하는 구성은 제1 터미널 단자(TM1)와 유사하게, 제2 터미널 단자(TM2)에도 적용될 수 있다.

실시예에 따른 트랜스포머(100)는 전술한 코어 고정부(150) 외에 보다 높은 신뢰성 유지를 위해 복수의 접착부를 포함할 수 있다. 이를 도 6을 참조하여 설명한다.

도 6을 참조하면, 제1 코일부(120)의 제1 보빈(B1)의 제1 상부 플레이트(TP1)와 코어부(110)에서 개구를 갖는 면 사이에 제1 내지 제3 접착부(AD1, AD2, AD3)가 배치되어 코어부(110)와 제1 코일부(120)가 보다 강하게 결합될 수 있다.

또한, 터미널 보빈(140)의 제2 리세스(RC2)와 제1 상부 플레이트(TP1) 사이에 제4 접착부(AD4)가 배치될 수 있다.

아울러, 1축 방향으로 따라 제1 코일부(120)와 제2 코일부(130)가 접하는 라인을 따라 제5 접착부(AD5) 및 제6 접착부(AD6)가 배치될 수 있다. 제5 접착부(AD5) 및 제6 접착부(AD6)는 제1 코일부(120)와 제2 코일부(130)가 접하는 라인과 함께, 상부 코어(111)의 바디부 저면이나 하부 코어(112)의 바디부 상면에도 접할 수 있음은 물론이다.

각 접착부는 수지계열 접착제일 수 있으나, 반드시 이에 한정되는 것은 아니다. 또한, 도시되지는 않았으나 제1 내지 제4 돌출부(PT1, PT2, PT3, PT4)와 제1 내지 제4홈(H1, H2, H3, H4)이 결합되는 부분에도 접착부가 형성될 수 있다.

이하에서는 도 7a 내지 도 7g를 참조하여 실시예에 따른 제2 코일(C2)의 배치를 보다 상세히 설명한다.

도 7a에서는 설명의 편의를 위해 제2 코일(C2)을 제2 보빈(B2) 위에 배치된 형태로 도시하나, 실제 제2 코일(C2)은 제2 보빈(B2)의 제2 상부 플레이트(TP2)와 제2 하부 플레이트(BP2) 사이에 배치됨을 유념해야 한다.

도 7a를 참조하면, 제2 보빈(B2)은 중앙부(CP), 중앙부(CP) 또는 제2 관통홀(CH2)에서 1축 방향으로 일측에 위치하는 제1부(1P), 및 중앙부(CP) 또는 제2 관통홀(CH2)에서 1축 방향으로 제1 부(1P)와 대향하는 타측에 위치하는 제2 부(2P)를 포함할 수 있다.

중앙부(CP)에는 제2 관통홀(CH2)이 배치될 수 있으며, 제1부(1P)에는 2축 방향을 따라 제2 터미널 단자(TM2)를 구성하는 복수의 터미널 핀(T1, T2, T3, T4, T5, T6, T7, T8)이 나란히 배치될 수 있다.

제2 코일(C2)은 복수의 도전선(L1, L2, L3, L4)을 포함할 수 있다.

복수의 도전선(L1, L2, L3, L4)의 양 말단은 복수의 터미널 핀(T1, T2, T3, T4, T5, T6, T7, T8) 중 서로 다른 어느 하나에 각각 전기적으로 연결되며, 제2 관통홀(CH2)을 중심으로 각각 한 턴을 형성할 수 있다.

예를 들어, 제1 도전선(L1)의 양 말단은 제2 터미널 핀(T2)과 제5 터미널 핀(T5)에 연결되고, 제3 도전선(L3)의 양 말단은 제1 터미널 핀(T1)과 제6 터미널 핀(T6)에 각각 연결된다. 또한, 제2 도전선(L2)의 양 말단은 제4 터미널 핀(T4)과 제7 터미널 핀(T7)에 각각 연결되고, 제4 도전선(L4)의 양 말단은 제3 터미널 핀(T3)과 제8 터미널 핀(T8) 각각에 연결될 수 있다.

한편, 제1 도전선(L1)과 제3 도전선(L3)은, 제2 도전선(L2) 및 제4 도전선(L4)과 제2 부(2P)에서 적어도 일부가 3축 방향을 따라 중첩되도록 교차할 수 있다. 또한, 복수의 도전선(L1, L2, L3, L4)은 중앙부(CP)에서는 2축 방향을 따라 서로 나란하게 배치되며, 1축방향을 따라 연장될 수 있다. 도 7a에서는 복수의 도전선(L1, L2, L3, L4)은 중앙부(CP)에서 서로 3축 방향을 따라 중첩되지 않는 것으로 도시되었으나, 제2 부(2P)와 인접한 영역에서는 3축 방향으로 일부 중첩이 발생할 수도 있다. 즉, 복수의 도전선(L1, L2, L3, L4) 각각의 일측은 제2 부(2P) 상에 배치되도록 연장되고, 타측은 양 말단이 제1 부(1P) 상에 배치되도록 연장될 수 있다.

상술한 제2 코일부(130) 구성에 의해, 제2 부(2P) 등에서 제2 코일(C2)을 구성하는 도전선간 중첩이 발생하는 부분이 있게 되나, 개별 도전선의 관점에서는 1턴만 이루기 때문에 제2 코일(C2)은 1층으로 권선되는 것으로 볼 수 있다.

이러한 터미널 핀 연결 상태와 제2 부(2P)에서의 교차는 회로 관점에서 동일 턴을 이루는 부분간의 인덕턴스 매칭을 위함이다.

이를 도 7b 및 도 7c를 참조하여 설명한다.

도 7b 및 도 7c를 참조하면, 제1 도전선(L1)과 제3 도전선(L3)은 병렬로 연결되어 트랜스포머의 제2 코일부의 제1 시그널에 대한 제1 턴부(NS2)를 구성하고, 제2 도전선(L2)과 제4 도전선(L4)은 제2 코일부의 제2 시그널에 대한 제2 턴부(NS3)를 구성한다. 이러한 경우, 제1 터미널 핀(T1)과 제2 터미널 핀(T2)은 제1 시그널에 대한 입력단에 해당하고, 제5 터미널 핀(T5)과 제6 터미널 핀(T6)은 제1 시그널에 대한 그라운드(Ground)에 해당한다. 또한, 제7 터미털 핀(T7)과 제8 터미널 핀(T8)은 제2 시그널에 대한 입력단에 해당하고, 제4 터미널 핀(T4)과 제5 터미널 핀(T5)은 제2 시그널에 대한 그라운에 해당한다. 여기서, 각 시그널의 그라운드는 서로 전기적으로 연결되어 이른 바 센터탭(Center Tap)(CT) 구조를 이룰 수 있다.

다시 도 7a로 돌아와서, 전술한 도전선과 터미널 핀들간의 연결로 인해, 병렬로 제1 턴부(NS2)를 구성하는 제1 도전선(L1) 및 제3 도전선(L3)은, 병렬로 제2 턴부(NS3)를 구성하는 제2 도전선(L2) 및 제4 도전선(L4)과 제2 관통홀(CH2)을 기준으로 1축 방향을 따라 평면 상에서 미러 이미지(대칭) 형태가 된다. 따라서, 제1 턴부(NS2)와 제2 턴부(NS3)는 실질적으로 동일한 도전선 구성을 가지므로, 도전선의 길이 차이로 인한 인덕턴스 편차가 최소화되며, 이를 통해 전류 쏠림에 따른 발열이 감소될 수 있다.

한편, 제2 보빈(B2)의 제2 부(2P)에서 도전선간의 교차가 발생함에 따라, 도전선 간의 3축 방향으로 중첩이 발생하여 제2 보빈(B2)의 제2 측벽부(SW2) 높이가 도전선 두께의 2배 이상 확보되어야 제2 부(2P)에서 제2 보빈(B2)의 변형이 방지될 수 있다. 그러나, 이러한 제2 측벽부(SW2)의 높이 확보로 인해 제2 보빈(B2)이 전체적으로 두꺼워지고, 이는 트랜스포머 전체의 두께를 증가시킬 수 있다. 이를 도 7d을 참조하여 설명한다.

도 7d은 일 실시예에 따른 제2 코일부의 제2 부에서 도전선 간에 중첩이 발생하는 형태를 설명하기 위한 도면이다. 도 7d에서는 이해를 돕기 위하여 도전선(L1, L2, L3, L4)을 중첩과 무관하게 실선으로 표현하였다.

도 7d를 참조하면, 제2 코일부의 제2 부(2P)에서, 복수의 도전선 간의 중첩 조합 쌍에 따라 복수의 중첩 영역을 갖는다. 예를 들어, 제2 부(2P)에서는 제3 도전선(L3)과 제4 도전선이 평면 상에서 중첩되는 제1 영역(A1), 제1 도전선(L1)과 제4 도전선(L4)이 평면 상에서 중첩되는 제2 영역(A2), 제2 도전선(L2)과 제3 도전선(L3)이 평면 상에서 중첩되는 제3 영역(A3) 및 제1 도전선과 제2 도전선이 평면 상에서 중첩되는 제4 영역(A4)이 발생한다.

이러한 영역들(A1, A2, A3, A4)에서는 3축 방향으로 나머지 영역 대비 더 큰 수용 공간이 요구된다.

따라서, 제2 보빈(B2)에 제1 리세스(RC1)가 형성됨으로 인해 제2 보빈(B2)의 두께 증가가 방지될 수 있다.

도 7e는 일 실시예에 따른 제2 코일부 배면도를, 도 7f는 도 7e에 도시된 제2 코일부를 도 7e 상단의 화살표 방향으로 바라본 측면도를 각각 나타낸다.

도 7e와 도 7f를 함께 참조하면, 제2 코일부(130)의 제2 하부 플레이트(BP2) 각각에 반원형 평면 형상을 갖는 제1 리세스(RC1)가 형성된다. 제1 리세스(RC1)를 가짐으로 인해, 도 7f에 도시된 바와 같이 수용 공간의 높이(h2)(즉, 제2 측벽부(SW2) 높이)가 도전선의 직경(D)의 2배보다 작더라도 보빈의 변형 없이 도전선들이 교차할 공간이 확보될 수 있다. 따라서, 제2 보빈(B2)의 두께 증가가 방지될 수 있다.

한편, 1축 방향으로 제1 리세스(RC1)의 최대 길이(h1)는 도 7d에 도시된 바와 같이 각 도전선의 직경의 2배(2*D)보다는 큰 것이 바람직하다. 또한, 제1 리세스(RC1)의 위치는 도 7d의 도전선 간 중첩이 발생하는 네 영역(A1, A2, A3, A4) 각각을 적어도 일부라도 포함하는 것이 바람직하다. 아울러, 제1 리세스(RC1)의 평면적은 도전선 간 중첩이 발생하는 네 영역(A1, A2, A3, A4)의 면적합 대비 50% 내지 90%인 것이 바람직하나, 반드시 이에 한정되는 것은 아니다.

또한, 제1 리세스(RC1)의 평면 형상은 도 11a에서는 반원형으로 도시되었으나, 이는 예시적인 것으로 도전선 간 중첩이 발생하는 네 영역(A1, A2, A3, A4) 각각을 적어도 일부라도 포함시킬 수 있다면 원형, 트랙형, 다각형 등 그 형상에 제한되지 아니한다.

도 7g에 도시된 다른 실시예에 따른 제2 보빈(B2)의 구성은 단락부(SP1, SPC, SP2)를 제외하면 도 4a를 참조하여 전술한 제2 보빈(B2)의 구성과 동일하므로, 중복되는 설명은 생략하기로 한다.

도 7g를 참조하면, 제1 시그널의 입력단에 해당하는 제1 터미널 핀(T1)과 제2 터미널 핀(T2)은 제1 단락부(SP1)를 통해 단락될 수 있다. 또한, 제2 시그널의 입력단에 해당하는 제7 터미널 핀(T7)과 제8 터미널 핀(T8)은 제2 단락부(SP2)를 통해 단락될 수 있다. 아울러, 센터탭 구성의 그라운드에 해당하는 제3 내지 제6 터미널 핀(T3, T4, T5, T6)은 센터 단락부(SPC)를 통해 단락될 수 있다.

여기서, 각 단락부(SP1, SP2, SPC)는 솔더링을 통해 구현될 수 있으나, 이는 예시적인 것으로 반드시 이에 한정되는 것은 아니고, 터미널 핀 간의 단락이 가능하다면 어떠한 방식에도 한정되지 아니한다. 예를 들어, 각 단락부(SP1, SP2, SPC)는 도체 클립, 도체 핀 또는 이들과 솔더링의 조합을 통해 구현될 수도 있다.

도 7g에서는 센터 단락부(SPC)가 일체형으로 구성되어 제3 내지 제6 터미널 핀(T3, T4, T5, T6) 모두를 단락시키는 것으로 도시되었으나, 다른 양상에 의하면 센터 단락부(SPC)는 제3 터미널 핀(T3)과 제4 터미널 핀(T4)을 단락시키는 제1 센터 단락부(미도시)와, 제5 터미널 핀(T5)과 제6 터미널 핀(T6)을 단락시키는 제2 센터 단락부(미도시)로 구성될 수도 있다. 이러한 경우, 제1 센터 단락부(미도시)와 제2 센터 단락부(미도시)는 트랜스포머 내에서 전기적으로 연결되지 않을 수 있다.

한편, 전술된 바와 같이, 실시예에 따른 트랜스포머(100)는 다른 자성 소자(예컨대, 인덕터)와 함께 파워 공급 장치(PSU) 등을 구성하는 회로 기판(미도시)을 구성할 수 있다.

도 8a는 또 다른 실시예에 따른 트랜스포머의 사시도를, 도 8b는 또 다른 실시예에 따른 트랜스포머의 평면도를 나타낸다. 또한, 도 9는 또 다른 실시예에 따른 트랜스포머의 분해 사시도이고, 도 10은 또 다른 실시예에 따른 제1 보빈의 사시도이다. 아울러, 도 11은 또 다른 실시예에 따른 보빈부의 분해 사시도이다.

도 8a 내지 도 11를 함께 참조하면, 또 다른 실시예에 따른 트랜스포머(101)는 코어부(110), 보빈부(B1, B2) 및 터미널단자(TM1, TM2)를 포함할 수 있다. 이하, 각 구성 요소를 상세히 설명한다.

상부 코어(111)와 하부 코어(112) 각각은 평판 형태의 바디부 및 바디부로부터 두께방향(즉, Z축 방향)으로 돌출되며 소정의 방향을 따라 연장된 복수의 레그부(OL1-1, OL1-2, OL2-1, OL2-2, CL1, CL2)를 포함할 수 있다. 예를 들어, 상부 코어(111)의 복수의 레그부(OL1-1, OL1-2, CL1)는 평면 상에서 일 축(여기서는 Y축) 방향을 따라 연장되며 타 축(여기서는 X축) 방향을 따라 서로 이격되어 배치된 두 개의 외족(OL1-1, OL1-2)과, 두 개의 외족(OL1-1, OL1-2) 사이에 배치된 한 개의 중족(CL1)을 포함할 수 있다.

상부 코어(111)와 하부 코어(112)가 상하로 결합될 때, 상부 코어(111)의 외족(OL1-1, OL1-2)과 중족(CL1) 각각은, 하부 코어(112)의 서로 대응되는 외족(OL2-1, OL2-2)이나 중족(CL2)과 대향하게 된다. 서로 대향하는 일측 외족 쌍(OL1-1, OL2-1)은 제1 외족부, 타측 외족 쌍(OL1-2, OL2-2)은 제2 외족부, 중족쌍(CL1, CL2)은 중족부가 각각 칭할 수 있다.

서로 대향하는 외족쌍이나 중족쌍 중 적어도 일부의 사이에는 소정 거리(예컨대, 10 내지 200um이나 반드시 이에 한정되는 것은 아니다)의 갭(gap)이 형성될 수 있다. 한 중족쌍과 두 외족쌍 각각의 갭 크기를 조절함에 따라 코어부(110)의 인덕턴스가 제어될 수 있으며, 갭의 개수에 따라 발열이 제어될 수 있다.

또한, 코어부(110)는 자성물질, 예를 들어, 철 또는 페라이트를 포함할 수 있으나, 반드시 이에 한정되는 것은 아니다.

코어부(110)는 보빈부(120, 130)의 외측 일부를 감싸게 되므로, 보빈부(120, 130)에 수용되는 제1 코일부(미도시)과 제2 코일부(미도시)의 일부가 코어부(110) 내에 배치되는 것으로 볼 수 있다.

보빈부(120, 130)는 제1 보빈(B1)과 제2 보빈(B2)을 포함할 수 있다.

제1 보빈(B1)과 제2 보빈(B2)은 각각 제1 관통홀(TH1)과 제2 관통홀(TH2)을 가지며, 코어부(110)의 중족부(CL1, CL2)가 제1 관통홀(TH1)과 제2 관통홀(TH2)을 관통하도록 정렬될 수 있다.

제1 보빈(B1)은 제2 보빈(B2) 내에 적어도 일부가 수용될 수 있으며, 제1 탑부(121), 제1 미들부(123) 및 제1 바텀부(122)를 포함할 수 있다.

제1 탑부(121)와 제1 바텀부(122)는 각각 모서리가 둥근 사각형 평면형상을 가질 수 있으나, 반드시 이에 한정되는 것은 아니다. 또한, 제1 바텀부(122)는 제1 탑부(121) 대비 레그부의 이격 방향(즉, X축 방향)을 따라 외측으로 연장된 평면 형상을 가질 수 있다.

제1 미들부(123)는 수직 방향으로 제1 탑부(121)와 제1 바텀부(122) 사이에 배치되며, 제1 코일부를 구성하는 도전선(미도시)과 중족부 사이를 절연시킬 수 있다. 제1 미들부(123)의 내측면은 제1 관통홀(TH1)을 정의할 수 있다. 또한, 제1 탑부(121)의 하면, 제1 미들부(122)의 외측면 및 제1 바텀부의 상면 일부로 정의되는 공간은 제1 코일부 구성하는 도전선을 수용하는 수용 공간으로 기능할 수 있다.

제2 보빈(B2)은 제2 탑부(131), 제2 미들부(133), 제2 바텀부(132) 및 기판 지지부(CBS1, CBS2)를 포함할 수 있다.

제2 미들부(133)는 수직 방향으로 제2 탑부(131)와 제2 바텀부(132) 사이에 배치되며, 제2 코일부를 구성하는 도전선(미도시)과 제1 코일부를 구성하는 도전선(미도시) 사이를 절연시킬 수 있다. 또한, 제2 탑부(131)의 하면 일부, 제2 미들부(132)의 외측면 및 제2 바텀부의 상면 일부로 정의되는 공간은 제2 코일부 구성하는 도전선을 수용하는 수용 공간으로 기능할 수 있다.

또한, 제2 바텀부(132)의 장축 방향으로 서로 이격된 기판 지지부(CBS1, CBS2)는 PSU와 같은 장치의 회로 기판(미도시) 상에 실장될 때 트랜스포머(101)를 지지하는 기능을 수행할 수 있다. 기판 지지부 중 제2 터미널단자(TM2) 측에 위치한 제2 기판 지지부(CBS2) 주변에는 하방으로 돌출되며, y축 방향으로 서로 이격되어 나란히 배치된 복수의 돌출부(136)가 형성될 수 있다. 돌출부(136)는 제2 기판 지지부(CBS2)와 함께 기판 상에서 트랜스포머(101)를 지지함과 함께, 제2 탑부(131)와 제2 바텀부(132) 사이에서 인출되며, 제2 코일부를 구성하는 도전선들의 단부가 제2 터미널단자(TM2)로 연장되도록 함에 있어 와이어 가이드 역할을 수행할 수도 있다.

제2 탑부(131)의 중앙부에는 제2 관통홀(TH)이 배치되고, 장축 방향 양단에는 터미널단자(TM1, TM2)가 배치될 수 있다. 터미널단자(TM1, TM2)는 트랜스포머(101)를 파워 공급 유닛(PSU)의 기판(미도시)에 고정시키는 기능 및 트랜스포머(101)의 제1 코일부 및 제2 코일부(미도시)과 파워 공급 유닛(PSU)의 기판(미도시)의 전기적 연결 통로 기능을 수행할 수 있다.

보다 상세히, 제1 터미널단자(TM1)는 서로 이격된 복수의 핀을 포함할 수 있으며, 복수의 핀 중 적어도 일부에는 제1 코일부를 구성하는 도전선의 양단 중 어느 하나가 전기적으로 연결될 수 있다. 예를 들어, 제1 터미널단자(TM1)를 구성하는 복수의 핀 중 일부와 타부는 x축을 따라 서로 대향할 수 있으며, 일부와 타부 각각은 y축을 따라 나란히 배치될 수 있다.

제2 터미널단자(TM2)는 x축을 따라 나란하되 서로 이격된 복수의 핀을 포함할 수 있으며, 복수의 핀 중 적어도 일부에는 제2 코일부를 구성하는 도전선의 양단 중 어느 하나가 전기적으로 연결될 수 있다.

제2 탑부(131)의 상면에는 제2 관통홀(TH2)을 사이에 두고 제2 보빈(B2)의 장축 방향(즉, Y축 방향)을 따라 서로 대향하며, 단축 방향(즉, X축 방향)을 따라 각각 연장되는 제1 가이드(134)와 제2 가이드(135)가 배치된다. 여기서 제1 가이드(134)는 제2 터미널단자(TM2) 측에 배치되고, 제2 가이드는 제1 터미널단자(TM1) 측에 배치될 수 있다. 제1 가이드(134)와 제2 가이드(135) 사이에는 상부 코어(111)가 위치하여, 상부 코어(111)의 위치를 고정시킴과 함께 상부 코어(111)와 터미널단자(TM1, TM2) 간의 절연 거리를 증대시키는 역할도 수행할 수 있다.

또한, 제2 탑부(131)의 상면에서 제2 터미널단자(TM2)와 제1 가이드(134) 사이에는 보강 패턴부(136)가 배치될 수 있다. 예를 들어, 보강 패턴부(136)는 'F'자형 평면 형상을 갖는 패턴이 X축 방향을 따라 서로 대향하는 형상으로 배치될 수 있으나, 반드시 이에 한정되는 것은 아니다. 보강 패턴부(136)에 의해 제2 탑부(131)의 강성이 향상되어 변형이 방지될 수 있으며, 보강 패턴부(136)와 제2 탑부(131) 사이의 고저차에 의해 X축 방향으로 연장되는 복수의 홈(H1, H2)이 형성되면서 상부 코어(111)와 제2 터미널단자(TM2) 간의 절연 거리를 증대시키는 역할도 수행할 수 있다.

트랜스포머(101)를 구성할 때, 제1 보빈(B1)의 적어도 일부는 제2 보빈(B2)의 제2 탑부(131) 하면과 제2 미들부(133) 내측면으로 정의되는 리세스(RC)에 수용될 수 있다.

또한, 제1 보빈(B1)과 제2 보빈(B2)이 결합된 상태에서, 제1 탑부(121)의 상면은 제2 탑부(131)의 하면과 대향하게 되고, 제1 바텀부(122)의 상면 중 수직방향으로 제1 탑부(121)와 중첩되지 않는 부분(즉, 외측으로 연장된 부분)은 제2 바텀부(132)의 하면과 대향하게 된다.

또한, 제1 탑부(121)의 코일 인출부(124)는 결합 상태에서 제2 탑부(131)의 제3 관통홀(TH3)을 관통하여 상부로 노출될 수 있다. 코일 인출부(124)는 제1 코일부를 구성하는 도전선의 양단이 제2 탑부(131) 상면으로의 인출 및 고정을 용이하게 하여, 바로 제1 터미널단자(TM1)로 연결을 가능하게 한다.

아울러, 제1 보빈(B1)의 제1 탑부(131) 상면에서 제1 관통홀(TH1)과 코일 인출부(124) 사이에는 상측으로 돌출되어 X축 방향으로 연장되는 돌출핀(125)이 배치된다. 돌출핀(125)은 제1 보빈(B1)과 제2 보빈(B2)이 결합될 때, 제2 탑부(131)의 저면에서 제2 가이드(135) 내측으로 형성된 블라인드홀(BH)에 삽입될 수 있다. 이를 통해, 제1 보빈(B1)과 제2 보빈(B2)은 더 강하고 안정적인 결합 상태를 유지할 수 있으며, 결합된 상태의 단면은 도 6a에 도시되어 있다.

한편, 보빈부(B1, B2)와 코어부(110) 사이에도 보다 견고한 결합을 위해 접착이 고려될 수 있다. 예컨대, 도 1b에 도시된 바와 같이, 코어부(110)의 외족과 코어부(110) 내부 수용공으로부터 Y축 방향으로 연장되어 노출된 보빈부(B1, B2) 사이 각각에는 제1 접착그룹(AD1, AD2, AD3, AD4)이 사이드 본딩 형태로 배치될 수 있다. 예를 들어, 제1 접착그룹(AD1, AD2, AD3, AD4)은 보빈부(B1, B2)와 접촉할 수도 있고, 접촉하지 않을 수도 있으나, 적어도 상부 코어(111)와 하부 코어(112) 각각에는 모두 접촉하여 상부 코어(111)와 하부 코어(112) 간의 고정이 가능하도록 배치되는 것이 바람직하다.

또한, 상부 코어(111)의 중족과 외족 사이 저면과, 제2 보빈(B2)의 상면 사이에도 제2 접착그룹(AD5, AD6)이 배치될 수 있다. 상술한 접착부들(AD1, AD2, AD3, AD4, AD5, AD6)로 인해, 보빈부(B1, B2)와 코어부(110) 간에 공극으로 인한 진동이 방지될 수 있다. 여기서, 제1 접착그룹(AD1, AD2, AD3, AD4)와 제2 접착그룹(AD5, AD6)는 동일한 성분의 접착제가 적용될 수도 있고, 상이한 성분의 접착제가 적용될 수도 있다. 다만, 제2 접착그룹(AD5, AD6)는 수지 계열 접착제(Adhesive Resin)가 적용되는 것이 바람직하나, 반드시 이에 한정되는 것은 아니다.

상술한 보빈부(B1, B2)의 결합 구조로 인한 제1 코일부와 제2 코일부 각각의 수용 상태를 도 5를 참조하여 설명한다.

도 12는 일 실시예에 따른 트랜스포머를 도 8b의 B-B' 선을 따라 절개한 단면도이다.

도 12를 참조하면, 코어부(110)와 코일부(120, 130) 사이에 보빈부(B1, B2)가 배치된다.보다 상세히, 코일부(120, 130)와 보빈부(B1, B2)는 코어부(110) 내의 제1 공간(SB1)과 제2 공간(SB2)에 걸쳐 일부가 배치된다. 제1 공간(SB1)과 제2 공간(SB2)은 각각 중족부(CL1, CL2)를 사이에 두고 레그부가 서로 이격되는 방향(즉, X축 방향)을 따라 이격되고, 사격형 단면 형상이 Y축 방향을 따라 연장되는 형태를 가질 수 있다. 또한, 제1 공간(SB1)은 코어부(110)의 중족부(CL1, CL2)와 일측 외족부(OL1-1, OL2-1) 사이에 위치하며, 제2 공간(SB2)은 중족부(CL1, CL2)와 타측 외족부(OL1-2, OL2-2) 사이에 위치할 수 있다.

제1 보빈(B1)은 제1 코일부(140)을 수용하는 제1 수용부(RP1)와, 제1 수용부(RP1)에서 제2 보빈(130) 방향으로 연장된 제1 연장부(EP1)를 가질 수 있다. 즉, 제1 수용부(RP1)는 제1 탑부(121), 제1 미들부(123) 및 제1 바텀부(122)에서 제1 연장부(EP1)를 제외한 부분에 해당할 수 있다.

제2 보빈(130)은 제2 코일부(130)을 수용하는 제2 수용부(RP2)와, 제2 수용부(RP2)에서 제1 보빈(B1) 방향으로 연장된 제2 연장부(EP2)를 가질 수 있다. 즉, 제2 수용부(RP2)는 제2 탑부(131)에서 제2 연장부(EP2)를 제외한 부분, 제2 미들부(133) 및 제2 바텀부(132)를 포함할 수 있다.

또한, 제2 수용부(RP2)는 제1 연장부(EP1) 상에 배치되며, 제1 수용부(RP1)는 제2 연장부(EP2) 아래에 배치된다. 이로 인해, 하부 코어(112)의 하면으로부터 제1 코일부(120)까지의 최단 거리(h1)는 하부 코어(112)의 하면으로부터 제2 코일부(130)까지의 최단 거리(h2)와 상이하게 된다. 즉, 하부 코어(112)의 하면으로부터 제1 코일부(120)까지의 최단 거리(h1)는 하부 코어(112)의 하면으로부터 제2 코일부(130)까지의 최단 거리(h2)보다 작게 된다. 예를 들어, 하부 코어(112)의 하면으로부터 제1 코일부(120) 간 최단 거리(h1)는 하부 코어(112)의 하면으로부터 제2 코일부(130) 간 최단 거리(h2)의 0.3배 내지 0.7배일 수 있다.

아울러, 상술한 보빈부(B1, B2)의 결합 구조로 인해, 제1 코일부(120)과 제2 코일부(130)은 일측 외족부에서 타측 외족부 방향으로 일부만 중첩되고 나머지 일부는 중첩되지 않게 된다. 수직 방향으로, 제1 코일부(120)과 제2 코일부(130)은 서로 중첩되지 않을 수 있다.

제1 코일부(120)의 측면에는 제2 코일부(130)의 적어도 일부가 배치되며, 수평 방향으로 제1 코일부(120)과 제2 코일부(130) 사이에는 제2 수용부(RP2)의 일부, 즉, 제2 미들부(133)가 배치된다.

제1 코일부(120)과 제2 코일부(130) 각각은 강성 도체 금속, 예를 들어 구리 도전선이 수회 감겨진 다중 권선(winding)일 수 있으나, 반드시 이에 한정되는 것은 아니다. 또한, 제2 코일부(130)을 구성하는 도전선의 두께는 제1 코일부(120)을 구성하는 도전선의 두께 대비 50% 내지 150%일 수 있으나, 반드시 이에 한정되는 것은 아니다.

한편, 보빈부(B1, B2)와 양측 외족 사이에는 절연부(161, 162)가 각각 배치될 수 있다. 절연부(161, 162)는 제2 수용부(RP2) 상면에서 외측으로 연장된 후 절곡되어 다시 제2 수용부(RP2)와 제1 연장부(EP1)의 외측을 감싸도록 연장되고, 다시 제1 연장부(EP1)의 하면으로 절곡되어 연장될 수 있다. 이를 통해, 제2 코일부(130)과 제1 코일부(120) 모두가 코어부(110)의 외족부로부터 절연될 수 있다. 절연부(161, 162)는 절연성이 우수한 케톤, 폴리이미드 등의 성분을 포함할 수 있으나, 반드시 이에 한정되는 것은 아니다.

상술한 구조를 가짐으로 인해, 제1 코일부(120)의 코어부(110)에 대한 절연 거리가 크게 증가될 수 있다. 예컨대, 제1 코일부(120) 상측으로의 제1 절연 거리(PATH1)는 제2 연장부(EP2)가 없었다면 상부 보빈의 하면에 바로 도달하게 되나, 제2 연장부(EP2)가 있음으로 인해 적어도 제2 연장부의 x축 방향 길이만큼 연장된다. 또한, 제1 코일부(120) 하측으로의 제2 절연 거리(PATH2)는 제1 연장부(EP1)의 x축 방향 길이 및 동일 방향으로 절연부(161, 162)의 길이만큼 연장되는 효과를 얻을 수 있게 된다.

또한, 단순히 제1 코일부와 제2 코일부 간의 제1 코일부(120)과 제2 코일부(130)간 최단 거리(β)에 의해 획보되는 리키지 인덕턴스와 함께, 제1 수용부(RP1)와 제2 수용부(RP2)가 수평 방향으로 어긋남에 의해 추가적인 리키지 인덕턴스가 확보될 수 있다.

이하에서는 도 13a 및 도 13b를 참조하여, 코어부(110)에 의해 감싸지지 않는 부분의 단면을 살펴본다.

도 13a는 다른 실시예에 따른 트랜스포머를 도 8b의 A-A' 선을 따라 절개한 단면도이고, 도 13b는 도 13a의 'C' 부분을 확대한 도면이다.

도 13a 및 도 13b를 함께 참조하면, 보빈부(B1, B2)가 코어부(110)에 의해 감싸지지 않는 부분에는 제1 보빈(B1)에서 제1 연장부(EP1)가 배치되지 않을 수 있다. 또한, 보빈부(B1, B2)가 코어부(110)에 의해 감싸지지 않는 부분, 즉, 제1 공간(SB1)과 제2 공간(SB2)의 외부에서 제1 코일부(120)와 제2 코일부(130) 간의 최단 거리(α)는, 보빈부(B1, B2)가 코어부(110)에 의해 감싸지는 부분에서 제1 코일부(120)와 제2 코일부(130) 간의 최단 거리(β)와 같을 수도 있고, 상이할 수 있다.

바람직하게, 최단 거리 비율 (β/α)은 1 내지 1.3일 수 있다. 최단 거리 비율 (β/α)이 1 미만일 경우, 전체적인 트랜스포머(101)의 사이즈 증대를 야기하며, 리키지 인덕턴스 변화 크지 않다. 반대로, 최단 거리 비율 (β/α)이 1.3을 초과할 경우, 트랜스포머(101)의 에너지 변환 효율이 떨어지게 된다. 다만, 이러한 범위는 도 8b의 A-A' 절개선과 B-B' 절개선이 평면 상에서 중족부 중앙에서 교차할 때 해당하는 것으로, 최단 거리 비율 (β/α)은 제1 미들부(123)와 제2 미들부(133)의 권선 방향으로의 곡률 반경에 따라 상이할 수 있다.

이하에서는 도 14을 참조하여 실시예에 따른 트랜스포머(101)를 트랜스포머(101)가 실장될 수 있는 회로 구성과 함께 설명한다.

도 14는 전자 제품의 전원부 회로 구성의 일례를 나타낸다.

도 14를 참조하면, 구형파 발생부(210), 공진부(220) 및 정류부(230)를 포함하는 전자 제품, 예컨대, 평판형 TV의 전원부(즉, PSU) 회로 구성이 도시된다. 평판형 TV는 일반적으로 노멀 모드 외에 저전력 모드 등 다른 동작 모드들을 지원하며, 동작 모드마다 고효율이 요구되므로 LLC 공진 컨버터 형태로 공진부(220)가 구현된다. LLC 공진 컨버터는 제1 인덕터(Lr, 221), 제2 인덕터(Lm, 222)와 캐패시터(Cr, 223)를 포함하는데, 제2 인덕터(222)의 인덕턴스(Lm)가 회로를 동작시키는 인덕턴스로 볼 수 있다. PSU의 동작 주파수에 따라 공진 주파수는 달라지게 되며, 동작 주파수를 결정하는 요인으로는 제1 인덕터(221)의 인덕턴스(Lr)와 캐패시터(223)의 캐패시턴스(Cr)를 들 수 있다. 제1 인덕터(221)의 인덕턴스(Lr)와 캐패시터(223)의 캐패시턴스(Cr)가 적절한 값으로 매칭되지 않을 경우 전체 회로의 효율이 떨어지거나, 정상동작이 불가한 상황이 발생한다.

실시예에 따른 트랜스포머(101)와 같은 리키지 인덕턴스 일체형 트랜스포머의 인덕턴스(L) 값은 공진부(220)에서 Lm에 해당하며, 리키지 인덕턴스(Lk) 값은 Lr에 해당한다.

일반적인 평판형 TV의 PSU에서 요구되는 Lk/Lm 비율은 10 내지 20% 수준이나, 종래의 트랜스포머는 Lk 값이 너무 낮아 이를 만족시키기 어려웠다.

보다 상세히, 트랜스포머의 리키지 인덕턴스는 아래 수학식 1과 같이 구할 수 있다.

수학식 1에서 Lk는 리키지 인덕턴스를, k는 결합 계수를, Lm은 트랜스포머의 인덕턴스를 각각 나타낸다. 여기서, 결합 계수(k)는 실험에 의해 구해질 수 있는데, 일례로 아래 수학식 2와 같이 구해질 수 있다.

수학식 2에서 X는 권선 이격비로, 제2 코일부가 권선 가능한 공간(이하, 편의상 "권선 공간"이라 칭함)을 정의하는 제1 코일부 최외곽과 인접한 외족부 사이의 최단 거리 대비 제1 코일부와 제2 코일부의 이격 거리를 의미한다.

보다 상세히, 제1 보빈(B1)과 제2 보빈(B2)이 모두 존재할 때, 제1 코일부(120)과 제2 코일부(130)의 최단 거리(즉, 도 5의 β)는 제1 코일부(120)의 최외곽과 제2 코일부(130)의 최내곽 사이의 거리에 해당한다. 또한, 제1 보빈(B1)만 존재한다고 가정했을 때, 제2 코일부(130)이 존재할 수 있는 권선 공간 내에서 제1 코일부(120)과 이룰 수 있는 거리의 최대 값은 제1 코일부(120)의 최외곽에서 인접한 외족부까지의 최단 거리(즉, 도 12의 d1)가 된다.

트랜스포머의 리키지 인덕턴스는 결합 계수에 따라 변화하며, 결합 계수는 특히 코어부(110) 내부에서 제1 코일부(120)과 제2 코일부(130) 간의 최단 거리에 영향을 받는다.

그런데, 제1 코일부(120)과 제2 코일부(130) 간의 최단 거리(β)는 제2 코일부(130)의 최내곽이 권선 공간 내에서의 어디에 위치하는지에 따라 결정되며, 최단 거리(β)의 증대만을 고려한다면 권선 공간이 고정될 때 제2 코일부(130)의 턴수가 제한되며, 권선 공간이 커지려면 코어부(110)의 크기가 커져야 하므로 권선 공간의 확장 관점에서 접근하기도 어렵다.

따라서, 본 실시예에서는 제1 코일부(120)의 최외곽에서 인접한 외족부까지의 최단 거리(d2) 대비 제1 코일부(120)과 제2 코일부(130) 간의 최단 거리(β)의 비율, 즉, 권선 이격비(gap ratio)를 제어하여 리키지 인덕턴스를 확보할 수 있다.

예를 들어, 제1 코일부(120)과 제2 코일부(130)간 최단 거리(β)는, d1 의 0.1배 내지 0.3배인 것이 바람직하다. 이는 비율이 0.1배 미만이면 트랜스포머가 실장되는 회로(예컨대, PSU) 보드의 LLC 매칭이 어긋나 동작 주파수가 상승하여 보드 제어가 불가한 문제를 야기할 수 있으며, 0.3배를 초과하면 트랜스포머(101)의 효율이 저하되고 보드 상에서 발진을 야기할 수 있기 때문이다. 다만 이는 일반적인 PSU를 가정한 예시적인 것으로 실장 회로에 따라 반드시 이에 한정되는 것은 아니다.

결국, 수학식 1과 수학식 2를 참조하면 리키지 인덕턴스는 결합 계수(k)의 영향을 받으며, 결합 계수는 제1 코일부와 제2 코일부간의 거리와 중첩 면적에 영향을 받게 된다. 실시예에 따른 트랜스포머(101)는 리키지 인덕턴스의 증대를 위해 제1 코일부와 제2 코일부의 이격 거리를 제어하여 결합 계수를 낮추며, 제1 코일부의 수용 공간과 제2 코일부의 수용 공간을 수평 방향으로 어긋나게 함으로써 리키지 인덕턴스를 추가로 확보하였다.

따라서, 실시예에 따른 트랜스포머는 전술한 보빈부 결합 구조로 인해 슬림하면서도 높은 Lk 값을 확보할 수 있기 때문에 평판형 TV의 전원부를 구성함에 있어 적합하다.

지금까지 설명한 일 실시예에 따른 트랜스포머(101)는 보빈부(B1, B2)의 결합 구조로 인해 적어도 코어부(110)에 의해 감싸지는 부분에서는 제2 수용부(RP2)가 제1 연장부(EP1) 위에 배치되고, 제1 수용부(RP1)가 제2 연장부(EP2) 아래에 배치되어 제1 수용부(RP1)와 제2 수용부(RP2)가 수평 방향으로 적어도 일부가 중첩되지 않았다. 그러나, 다른 실시예에 의하면, 제1 코일부(120)이 수용되는 공간과 제2 코일부(130)이 수용되는 공간이 평행할 수도 있다.

이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

발명의 실시를 위한 형태는 전술한 "발명의 실시를 위한 최선의 형태"에서 충분히 설명되었다.

Claims

상부 코어 및 하부 코어를 포함하는 코어부;

상기 상부 코어와 상기 하부 코어 사이에 적어도 일부가 배치되는 제1 코일부와 제2 코일부; 및

제1 방향으로 상기 제2 코일부의 일측에 결합된 터미널 보빈;을 포함하고,

상기 제1 코일부는, 제1 코일; 및 상기 코어부의 중족이 관통하는 제1 관통홀을 가지며 상기 제1 코일을 수용하는 제1 보빈;을 포함하고,

상기 제2 코일부는, 제2 코일; 및 상기 제1 코일부의 적어도 일부를 수용하는 제2 관통홀을 가지며 상기 제2 코일을 수용하는 제2 보빈;을 포함하고,

상기 터미널 보빈은, 상기 제1 방향으로 일측에 상기 제1 방향과 교차하는 제2 방향을 따라 서로 이격된 복수의 제1 터미널 단자; 및 상기 제1 방향으로 상기 일측과 대향하는 타측에 형성되어 상기 제2 코일부의 상기 일측이 삽입된 개구;를 포함하고,

상기 제1 코일의 양 단부는,

상기 제1 보빈에서 인출되어 상기 터미널 보빈의 상기 복수의 제1 터미널 단자 중 서로 다른 제1 터미널 단자에 각각 연결되는, 트랜스포머.
제1 항에 있어서,

상기 제1 보빈은,

제1 상부 플레이트; 상기 제1 상부 플레이트와 상기 제1 방향 및 상기 제2 방향과 교차하는 제3 방향을 따라 이격된 하부 플레이트; 및 상기 상부 플레이트와 상기 하부 플레이트 사이에 배치된 제1 측벽부를 포함하고,

상기 제1 상부 플레이트는,

상기 제1 상부 플레이트 상으로 상기 양 단부의 인출을 허용하는 인출홈을 포함하는, 트랜스포머.
제1 항에 있어서,

상기 제2 보빈은,

제2 상부 플레이트; 상기 제2 상부 플레이트와 상기 제1 방향 및 상기 제2 방향과 교차하는 제3 방향을 따라 이격된 제2 하부 플레이트; 및 상기 제2 상부 플레이트와 상기 제2 하부 플레이트 사이에 배치된 제2 측벽부를 포함하는, 트랜스포머.
제3 항에 있어서,

상기 제2 관통홀로부터 상기 제2 보빈의 제1 방향으로 일측에 배치된 제1 부;

상기 제2 관통홀로부터 상기 제1부와 대향하는 타측에 배치된 제2부;를 포함하고,

상기 제2 코일은 상기 제2 관통홀의 주변에 배치된 복수의 도전선을 포함하고,

상기 복수의 도전선의 일측은 상기 제2 부 상에 배치되도록 연장되고,

상기 복수의 도전선의 타측은 양 말단이 상기 제1 부 상에 배치되도록 연장되고,

상기 복수의 도전선 중 제1 도전선과 제2 도전선은 적어도 일부가 상기 제2 부 상에서 중첩되며,

상기 제2 보빈은,

상기 제2 부에서 상기 중첩이 발생하는 영역과 적어도 일부가 상기 제3 방향을 따라 중첩되는 리세스를 갖는, 트랜스포머.
제4 항에 있어서,

상기 제2 보빈은,

상기 제2 관통홀과 상기 리세스 사이에서 상기 제2 하부 플레이트로부터 상기 제3 방향을 따라 하부로 돌출되고, 상기 제2 방향을 따라 연장되는 제2 격벽부를 더 포함하는, 트랜스포머.
상부 코어 및 하부 코어를 포함하는 코어부;

상기 코어부 내에 일부가 배치된 코일부; 및

상기 코어부와 상기 코일부 사이에 배치된 보빈부;를 포함하고,

상기 코일부는,

제1 코일 및 상기 제1 코일의 측면에 적어도 일부가 배치된 제2 코일을 포함하고,

상기 보빈부는,

상기 제1 코일을 수용하는 제1 수용부가 형성된 제1 보빈; 및

상기 제2 코일을 수용하는 제2 수용부가 형성된 제2 보빈을 포함하고,

상기 제1 보빈은 상기 제1 수용부로부터 상기 제2 보빈 방향으로 연장된 제1 연장부를 포함하고,

상기 제2 수용부는 상기 제1 연장부 상에 배치된, 트랜스포머.
제6 항에 있어서,

상기 제1 보빈은,

제1 탑부;

상기 제1 탑부 아래 배치되는 제1 바텀부; 및

상기 제1 탑부와 상기 바텀부 사이에 배치되며, 내측면으로 제1 관통홀을 정의하는 제1 미들부를 포함하고,

상기 제1 연장부는 상기 제1 바텀부에 배치된, 트랜스포머.
제6 항에 있어서,

상기 제2 보빈은,

중앙부에 제2 관통홀이 배치된 제2 탑부;

상기 제2 탑부 아래 배치되는 제2 바텀부; 및

상기 제2 탑부와 상기 제2 바텀부 사이에 배치되는 제2 미들부를 포함하고,

상기 제1 보빈은,

상기 제2 탑부의 하면과 상기 제2 미들부의 내측면으로 정의되는 리세스에 적어도 일부가 수용되는, 트랜스포머.
제6 항에 있어서,

상기 하부 코어의 하면으로부터 상기 제1 코일 간 최단 거리와 상기 하부 코어의 하면으로부터 상기 제2 코일 간 최단 거리는 상이한, 트랜스포머.
제6 항에 있어서,

상기 코어부는,

제1 외족부, 제2 외족부 및 상기 제1 외족부와 상기 제2 외족부 사이에 배치되는 중족부를 포함하고,

상기 제1 코일과 상기 제2 코일 간 최단 거리는,

상기 제1 코일의 최외곽에서 상기 제1 외족부 및 상기 제2 외족부 중 인접한 한 외족부 간 최단 거리의 0.1배 내지 0.3 배인, 트랜스포머.