WO2022131796A1 - 무선 통신 시스템에서 전력 증폭기 및 이를 포함하는 전자 장치 - Google Patents

무선 통신 시스템에서 전력 증폭기 및 이를 포함하는 전자 장치 Download PDF

Info

Publication number
WO2022131796A1
WO2022131796A1 PCT/KR2021/019099 KR2021019099W WO2022131796A1 WO 2022131796 A1 WO2022131796 A1 WO 2022131796A1 KR 2021019099 W KR2021019099 W KR 2021019099W WO 2022131796 A1 WO2022131796 A1 WO 2022131796A1
Authority
WO
WIPO (PCT)
Prior art keywords
amplifier
capacitor
carrier
differential
peaking
Prior art date
Application number
PCT/KR2021/019099
Other languages
English (en)
French (fr)
Inventor
박현철
김석현
박병준
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to CN202180084379.7A priority Critical patent/CN116615864A/zh
Priority to JP2023529107A priority patent/JP2023553270A/ja
Priority to EP21907100.8A priority patent/EP4262083A1/en
Publication of WO2022131796A1 publication Critical patent/WO2022131796A1/ko
Priority to US18/335,594 priority patent/US20230336126A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/541—Transformer coupled at the output of an amplifier

Definitions

  • the present disclosure generally relates to a wireless communication system, and more particularly, to a power amplifier in a wireless communication system and an electronic device including the same.
  • the 5G communication system or the pre-5G communication system is called a 4G network after (Beyond 4G Network) communication system or an LTE (Long Term Evolution) system after (Post LTE) system.
  • 5G communication systems are being considered for implementation in very high frequency (mmWave) bands (eg, 28 gigabytes (28 GHz), 60 gigabytes (60 GHz) bands).
  • mmWave very high frequency
  • FD-MIMO Full Dimensional MIMO
  • array antenna, analog beam-forming, and large scale antenna technologies are being discussed.
  • an evolved small cell an advanced small cell, a cloud radio access network (cloud radio access network, cloud RAN), and an ultra-dense network (ultra-dense network)
  • D2D Device to Device communication
  • wireless backhaul moving network
  • cooperative communication Coordinated Multi-Points (CoMP)
  • CoMP Coordinated Multi-Points
  • FQAM Hybrid Frequency Shift Keying and Quadrature Amplitude Modulation
  • SWSC Small Cell Superposition Coding
  • ACM Advanced Coding Modulation
  • FBMC Fan Bank Multi Carrier
  • NOMA Non Orthogonal Multiple Access
  • SCMA Sparse Code Multiple Access
  • an aspect of the present disclosure is to provide an apparatus and method for miniaturization of an amplifier in a wireless communication system.
  • another aspect of the present disclosure is to provide a doherty structure for improving the efficiency of 5G RFIC in a wireless communication system and an apparatus including the same.
  • another aspect of the present disclosure is an RF chain for providing a high gain through a structure of a matching circuit shared by a carrier amplifier and a peaking amplifier of a Doherty power amplifier in a wireless communication system, and It is intended to provide an apparatus including the same.
  • a doherty power amplifier in a wireless communication system, comprises: a differential carrier amplifier; differential peaking amplifier; and an output matching circuit, wherein the output matching circuit includes a primary tuning capacitor, a transformer, and a secondary tuning capacitor, wherein the differential carrier amplifier comprises: a carrier capacitor and inductors at an output of the differential carrier amplifier. coupled to a primary tuning capacitor, the differential peaking amplifier coupled to the primary tuning capacitor, and wherein the primary tuning capacitor, the inductors, and the carrier capacitor function as a quarter-wave transformer.
  • the output matching circuit includes a primary tuning capacitor, a transformer, and a secondary tuning capacitor
  • the differential carrier amplifier comprises: a carrier capacitor and inductors at an output of the differential carrier amplifier. coupled to a primary tuning capacitor, the differential peaking amplifier coupled to the primary tuning capacitor, and wherein the primary tuning capacitor, the inductors, and the carrier capacitor function as a quarter-wave transformer.
  • a radio frequency integrated circuit includes a plurality of radio frequency (RF) processing chains, each of the plurality of RF processing chains includes a phase shifter and a Doherty power amplifier, the Doherty power amplifier comprising: a differential carrier an amplifier, a differential peaking amplifier, and an output matching circuit, wherein the output matching circuit includes a primary tuning capacitor, a transformer, and a secondary tuning capacitor, wherein the differential carrier amplifier comprises: a carrier of an output stage of the differential carrier amplifier; It may be connected to the primary tuning capacitor through capacitors and inductors, and the differential peaking amplifier may be connected to the primary tuning capacitor.
  • RF radio frequency integrated circuit
  • the apparatus and method according to the embodiments of the present disclosure achieve miniaturization of a product and increase amplification efficiency through a structure in which a carrier amplifier and a peaking amplifier share a matching circuit in a Doherty power amplifier. can be improved
  • FIG. 1A illustrates a wireless communication system according to embodiments of the present disclosure.
  • FIG. 1B illustrates an example of a radio frequency integrated circuit (RFIC) including a power amplifier according to embodiments of the present disclosure.
  • RFIC radio frequency integrated circuit
  • FIGS. 2A and 2B illustrate examples of a power amplifier to be improved through a Doherty structure according to embodiments of the present disclosure.
  • FIG. 3 illustrates an example of a Doherty power amplifier having a common matching circuit according to embodiments of the present disclosure.
  • FIG. 4 illustrates an example of a differential pair arrangement of a Doherty power amplifier having a common matching circuit according to embodiments of the present disclosure.
  • FIG. 5 illustrates another example of a differential pair arrangement of a Doherty power amplifier having a common matching circuit according to embodiments of the present disclosure.
  • FIG. 6 illustrates a functional configuration of an electronic device including a Doherty power amplifier having a common matching circuit according to embodiments of the present disclosure.
  • Terms that refer to components of electronic devices used in the following description eg, a substrate, a plate, a print circuit board (PCB), a flexible PCB (FPCB), a module, an antenna, an antenna element, a circuit, a processor, Chip, component, device
  • terms referring to the shape of a part eg, structure, structure, support, contact, protrusion, opening
  • terms referring to a connection between structures eg, connection, contact, support, contact structure
  • conductive member, assembly terms referring to circuits (eg, PCB, FPCB, signal line, feeding line, data line, RF signal line, antenna line, RF path, RF module, RF circuit) and the like are exemplified for convenience of description.
  • an expression of more than or less than may be used, but this is only a description for expressing an example. It's not about exclusion. Conditions described as 'more than' may be replaced with 'more than', conditions described as 'less than', and conditions described as 'more than and less than' may be replaced with 'more than and less than'.
  • the present disclosure relates to a power amplifier in a wireless communication system and an electronic device including the same.
  • the present disclosure proposes a Doherty power amplifier as a power amplifier in a wireless communication system, instead of a conventional stacked type amplifier.
  • a carrier amplifier and a peaking amplifier are combined with one output matching circuit, and a technique for increasing the efficiency of a Doherty power amplifier and achieving miniaturization of a product through arrangement of a capacitor and an inductor is described.
  • FIG. 1A illustrates a wireless communication system according to embodiments of the present disclosure.
  • a base station 110 , a terminal 120 , and a terminal 130 are exemplified as some of nodes using a wireless channel in a wireless communication system.
  • 1A shows only one base station, other base stations that are the same as or similar to the base station 110 may be further included.
  • the base station 110 is a network infrastructure that provides a wireless connection to the terminal 120 .
  • the base station 110 has coverage defined as a certain geographic area based on a distance capable of transmitting a signal.
  • mmWave millimeter wave
  • AP access point
  • eNodeB eNodeB
  • 5G node 5th generation node
  • NB 5G node ratio
  • TRP transmission/reception point
  • DU 'distributed unit
  • TRP remote radio equipment
  • RRH remote radio equipment
  • the base station 110 may transmit a downlink signal or receive an uplink signal.
  • the terminal 120 is a device used by a user and performs communication with the base station 110 through a wireless channel. In some cases, the terminal 120 may be operated without the user's involvement. That is, the terminal 120 is a device that performs machine type communication (MTC) and may not be carried by a user.
  • the terminal 120 includes 'user equipment (UE)', 'mobile station', 'subscriber station', 'customer premises equipment' (CPE) other than a terminal. , 'remote terminal', 'wireless terminal', 'electronic device', or 'vehicle (vehicle) terminal', 'user device' or equivalent technical It may be referred to by other terms that have a meaning.
  • the terminal 120 and the terminal 130 shown in FIG. 1A may support vehicle communication.
  • vehicle communication standardization work for V2X (vehicle-to-everything) technology has been completed in 3GPP Release 14 and Release 15 based on the device-to-device (D2D) communication structure in the LTE system.
  • D2D device-to-device
  • Efforts are underway to develop V2X technology based on 5G NR (new radio).
  • NR V2X supports unicast communication, groupcast (or multicast) communication, and broadcast communication between the UE and the UE.
  • a power amplifier described in the embodiments of the present disclosure is a component used for power amplification of a radio frequency (RF), and the operation and configuration of the present invention will be described with an example of signal transmission in a base station, but Examples are not limited thereto.
  • the structure of the power amplifier proposed in the present disclosure and equipment including the same may be implemented in the terminal as well as the base station. That is, embodiments of the present disclosure may be used not only for downlink transmission of the base station, but also uplink transmission of the terminal, and sidelink communication of the terminal.
  • FIG. 1B illustrates an example of a radio frequency integrated circuit (RFIC) including a power amplifier according to embodiments of the present disclosure.
  • RFIC radio frequency integrated circuit
  • mmWave phased array RFIC is being developed for efficient communication in mmWave band.
  • a high power, highly efficient, highly linear power amplifier (PA) within the IC eg, complementary metal-oxide-semiconductor (CMOS)/ Development of Si (silicon)-based PA
  • CMOS complementary metal-oxide-semiconductor
  • Si silicon-based PA
  • the RFIC 160 may include a plurality of RF chains 170-0, 170-1, 170-2, ..., 170-14, 170-15.
  • the RF signal 190 input to the RFIC 160 may be distributed to each RF chain through the splitter (or combiner, coupler) 165 (190).
  • the divider 165 may be configured as a passive element or an active element.
  • Each of the plurality of RF chains 170-0, 170-1, 170-2, ..., 170-14, 170-15 may include a phase shifter.
  • the phase shifter may transform a signal to be transmitted to each antenna element in phase.
  • the RFIC may include a component for a phased array antenna in which an independent phase is set for each radiating element.
  • the phase-transformed signal may be transmitted to a power amplifier.
  • Each of the plurality of RF chains 170-0, 170-1, 170-2, ..., 170-14, 170-15 may include a power amplifier.
  • the transmitter of the base station or the terminal may be configured to include an amplifier for amplifying the transmission signal.
  • a power amplifier may be disposed in each of the plurality of RF chains. The power amplifier may amplify the applied signal and transmit it to the antenna.
  • a signal passing through the power amplifier is transmitted to an antenna (eg, an antenna element of an array antenna) through a filter and a transmission line.
  • FIG. 1B an exemplary structure of an RFIC to be proposed through embodiments of the present disclosure has been described.
  • a Doherty power amplifier which will be described later with reference to FIGS. 3 to 5 , may be disposed inside the RFIC.
  • a Doherty power amplifier which will be described later with reference to FIGS. 3 to 5 , may be disposed in each RF chain of the RFIC.
  • the RFIC structure shown in FIG. 1B is only an exemplary embodiment for describing a process of transferring an RF signal from an RF signal input to an antenna. That is, FIG. 1B is not interpreted as excluding an RFIC having a structure different from that of FIG. 1B while including a Doherty power amplifier, which will be described later, among embodiments of the present disclosure.
  • the power amplifier needs to be implemented within the IC as many as the number of RF chains required for a phased array (eg, 16-32 chains are generally used in the case of RFICs for base stations).
  • the performance of the power amplifier affects the overall performance of the RFIC.
  • the power amplifier according to embodiments of the present disclosure may include a Doherty power amplifier. That is, in order to implement a high-efficiency power amplifier, the Doherty structure may be applied to the RFIC.
  • the Doherty structure may be applied to the RFIC.
  • the Doherty power amplifier may include a carrier amplifier and a peaking amplifier.
  • the carrier amplifier may be referred to as a main amplifier and the peaking amplifier may be referred to as an auxiliary amplifier instead.
  • a carrier amplifier operates at a low output to maintain high efficiency, and at a high output, two amplifiers, ie, a carrier amplifier and a peaking amplifier, operate in parallel. According to the required characteristics of the amplifier, the ratio of the two amplifiers may be different. In this case, an impedance matching problem and a power combining problem may occur.
  • the Doherty power amplifier may include an output matching circuit.
  • Carrier amplifiers are generally class AB (operating point shifts to class A bias) or class B (operating point at the cutoff point of the transistor, but peaking amplifiers are generally class C (operating point below the cutoff point of the transistor) amplifier. , form a lot of distortion. The distortion formed is adjusted to the bias so that it cancels out each other with the distortion of the carrier amplifier, so that the linearity is maintained.
  • the Doherty power amplifier may include a structure for connecting the carrier amplifier and the peaking amplifier. When the Doherty power amplifier is connected to a quarter-wave transformer ( ⁇ /4 line), the Doherty power amplifier, based on the quarter-wave transformer, is a carrier amplifier and a peaking amplifier.
  • the Doherty power amplifier may have a structure to connect in parallel the amount of current supplied by the peaking amplifier to a load increases as the power level increases, and adjustment and impedance of load impedances of the carrier amplifier and the peaking amplifier, respectively
  • the efficiency of the amplifier can be increased through matching Specifically, the basic operating principle of the Doherty power amplifier can be explained by load modulation (or (Active Load Pull)) by the output current of the peaking amplifier.
  • the operation of can be divided into three categories: a low power level region, a medium power level region where load modulation occurs, and a maximum power level region. In the low power level region, the peaking amplifier does not operate.
  • the peaking amplifier is open circuit (open circuit).
  • the carrier amplifier can operate with 2R opt (R opt : the optimum load impedance of the amplifier)
  • R opt the optimum load impedance of the amplifier
  • the efficiency of the carrier amplifier increases simultaneously as the output power increases, and is 6dB from the maximum output level. It can be saturated at the back-off point. In the middle power level region, the carrier amplifier is saturated and can operate at maximum efficiency.
  • the peaking amplifier operates. can do.
  • the impedance conversion circuit can generate load modulation from 2R opt to R opt . In the region of the maximum power level, the load of the carrier amplifier and the peaking amplifier operates as R opt , and each amplifier can supply half of the output power.
  • FIGS. 2A and 2B the structure of a differential Doherty power amplifier is illustrated.
  • Each of the power amplifiers shown in FIGS. 2A and 2B includes an output matching circuit implemented through a transformer in each of the carrier amplifier and the peaking amplifier, and combining the output power through a ⁇ /4 transformer have a structure
  • the first Doherty power amplifier 240 may include a first carrier amplifier 241 and a first peaking amplifier 242 .
  • the first carrier amplifier 241 may be connected to the first main matching circuit 251 .
  • the first main matching circuit 251 may include a first capacitor C MAT1 for impedance matching, a transformer, and a second capacitor C MAT2 for impedance matching.
  • the first peaking amplifier 242 may be connected to the first auxiliary matching circuit 252 .
  • the first auxiliary matching circuit 252 may include a first capacitor C MAT1 for impedance matching, a transformer, and a second capacitor C MAT2 for impedance matching.
  • the first Doherty power amplifier 240 may include a quarter-wave converter 253 for the first carrier amplifier 241 .
  • the quarter-wave converter 253 may be a transmission line having a length of ⁇ /4 wave (quarter-wave). Since the coupling structure of the first Doherty power amplifier 240 requires at least two transformers and a transmission line having a length of ⁇ /4 wavelength, a large area is required for amplifier design. In particular, during the low-power operation in which the first peaking amplifier 242 is deactivated, the impedance (Z out,peaking ) 254 seen toward the output of the first peaking amplifier 242 is dependent on the frequency due to the output capacitance of the transformer and the transistor. vary greatly depending on Such variability causes deterioration of amplifier performance in wideband characteristics. Therefore, the coupling structure of the first Doherty power amplifier 240 has a problem in that it is not easy to implement the mmWave phased array RFIC.
  • the second Doherty power amplifier 260 may include a second carrier amplifier 261 and a second peaking amplifier 262 .
  • the second carrier amplifier 261 may be connected to the second main matching circuit 271 .
  • the second main matching circuit 271 may include a second capacitor C MAT1 for impedance matching, a transformer, and a second capacitor C MAT2 +C ⁇ /4 for impedance matching.
  • the second peaking amplifier 262 may be connected to the second auxiliary matching circuit 272 .
  • the second auxiliary matching circuit 272 may include a second capacitor C MAT1 for impedance matching, a transformer, and a second capacitor C MAT2 +C ⁇ /4 for impedance matching.
  • the second Doherty power amplifier 260 may include a quarter-wave converter 273 for the second carrier amplifier 261 .
  • the quarter-wave converter 273 may include at least one lumped element such as an inductor or a capacitor.
  • the quarter-wave converter 273 may include a capacitor-inductor-capacitor (CLC) circuit for impedance matching.
  • the quarter-wave converter 273 may use the output capacitor C MAT2 of the transformer.
  • the quarter wave converter 273 may include a capacitor C ⁇ /4 for impedance conversion and an inductor L ⁇ /4 for impedance conversion using the output capacitor C MAT2 .
  • the second capacitor may be configured as one.
  • the impedance (Z out,peaking ) 274 seen toward the output varies greatly with frequency due to the output capacitance of the transformer and the transistor, so the second Doherty power amplifier 260 is not suitable for a broadband. there is a problem.
  • a parasitic output capacitor of an amplifier eg, a transistor
  • a carrier amplifier and a peaking amplifier are combined with a quarter-wave converter, and then output matching for impedance matching
  • a Doherty output coupling structure implementing the circuit is proposed.After combining the carrier amplifier and the peaking amplifier with a quarter-wave converter, the output matching circuit is implemented, thereby reducing the number of required transformers to one.Through this, the realization area of the amplifier In addition to this reduction, degradation of wideband characteristics by the transformer is minimized.
  • embodiments of the present disclosure suggest a method for disposing between a carrier amplifier and a peaking amplifier.
  • FIGS. 2A and 2B a general description of a Doherty power amplifier has been described for a structure to be proposed through embodiments of the present disclosure. Since the Doherty power amplifier shown in FIGS. 2A and 2B is only an embodiment for explaining the problem of a specific arrangement, general descriptions of the Doherty power amplifier (eg, carrier amplifier, peaking amplifier, backoff operation, R opt ) are The same may be applied to a Doherty power amplifier to be described later with reference to FIGS. 3 to 5 .
  • the Doherty power amplifier eg, carrier amplifier, peaking amplifier, backoff operation, R opt
  • embodiments of the present disclosure do not separately match (ie, output matching) the carrier amplifier and the peaking amplifier, but rather through a quarter-wave converter.
  • a method of matching the combined outputs using a transformer is proposed.
  • FIGS. 3 to 5 by using an output matching circuit common to the carrier amplifier and the peaking amplifier and the capacitor of each amplifier for a quarter-wave converter, a Doherty power amplifier for achieving compactness while satisfying wideband performance structure is described.
  • the common matching circuit refers to a matching circuit shared by the carrier amplifier and the peaking amplifier of the Doherty power amplifier. In other words, the carrier amplifier and the peaking amplifier do not each have a matching circuit, but may share the same circuit.
  • the common matching circuit may be referred to as an output matching circuit.
  • the Doherty power amplifier 300 may be designed based on two differential power amplifiers.
  • the Doherty power amplifier 300 may include a carrier amplifier 331 and a peaking amplifier 332 .
  • the carrier amplifier 331 may be configured as a differential amplifier.
  • the carrier amplifier 331 includes an input terminal of a (+) terminal and an input terminal of a (-) terminal, and may be configured to amplify a signal corresponding to a difference between the two input terminals.
  • the carrier amplifier 331 may include a transistor connected to a (+) terminal and a transistor connected to a (-) terminal.
  • the peaking amplifier 332 may be configured as a differential amplifier.
  • the peaking amplifier 332 includes an input terminal of a (+) terminal and an input terminal of a (-) terminal, and may be configured to amplify a signal corresponding to a difference between the two input terminals.
  • the peaking amplifier 332 may include a transistor connected to a (+) terminal and a transistor connected to a (-) terminal.
  • the impedance conversion circuit 340 may be connected to the carrier amplifier 331 .
  • the impedance conversion circuit 340 may be configured to be the output impedance R opt of the carrier amplifier 331 during the Doherty operation (when the peaking amplifier 332 is operated).
  • R opt means the impedance that the amplifier can produce the maximum output and efficiency.
  • the phase change by the impedance conversion circuit 340 adds a phase delay component to the input terminal of the peaking amplifier to match the phases of the carrier amplifier and the peaking amplifier.
  • the impedance conversion circuit 340 is ⁇ It may include a CLC connection structure to function as a /4 converter.
  • the CLC connection structure includes a first capacitor (C ⁇ /4 ) connected in parallel to both ends of the output of the amplifier, inductors (L ⁇ /4 ) connected in series to both ends, and a second capacitor connected in parallel after the inductors (C ⁇ /4 ).
  • the second capacitor C ⁇ /4 for implementing the CLC structure is implemented by adding a capacitance ( ⁇ in FIG. 3 ) to the parasitic output capacitor C out,peaking of the transistor TR of the peaking amplifier 332 . do.
  • Each of the carrier amplifier 331 and the peaking amplifier 332 may be configured with transistors.
  • C out,carrier represents the parasitic output capacitor of the transistor(s) constituting the carrier amplifier 331 , and in an actual circuit, only a capacitor corresponding to ⁇ (F) is added to implement the first capacitor .
  • C out,peaking denotes a parasitic output capacitor of the transistor(s) constituting the peaking amplifier 332 , and in an actual circuit, only a capacitor corresponding to ⁇ (F) is added to implement the second capacitor.
  • the carrier amplifier and A peaking amplifier may be coupled.
  • the carrier amplifier 331 and the peaking amplifier 332 may be connected to the common matching circuit 350 .
  • the carrier amplifier 331 is connected to the common matching circuit 350 through the above-described impedance conversion circuit 340 , but the peaking amplifier 332 may be directly connected to the common matching circuit 350 .
  • an impedance conversion circuit is added only to the carrier amplifier 331 , but the embodiment of the present disclosure is not limited thereto.
  • the impedance converter may be connected only to the peaking amplifier 332 .
  • different impedance converters may be configured in the carrier amplifier 331 and the peaking amplifier 332 .
  • the common matching circuit 350 may include a transformer for impedance matching.
  • the transformer may include capacitors to control the input to output ratio.
  • the transformer may include a primary capacitor C MAT1 and a secondary capacitor C MAT2 to control the input-to-output ratio.
  • the primary capacitor C MAT1 may be connected in parallel with the second capacitor C ⁇ /4 of the impedance conversion circuit 340 .
  • the primary capacitor C MAT1 and the second capacitor C ⁇ /4 are one having the capacitance of the second capacitor C ⁇ /4 + C MAT1 . Capacitors can be replaced.
  • the common matching circuit 350 is a capacitor (hereinafter, a shared capacitor) functioning as a component of an impedance converter and a primary capacitor of the transformer. ) may be included.
  • a capacitor hereinafter, a shared capacitor
  • the capacitance value additionally required in the input terminal of the transformer and the CLC structure is ⁇ .
  • the capacitance value of the parasitic output capacitor (hereinafter, peaking capacitor) of the transistor that is the peaking amplifier is C out,peaking
  • the shared capacitor can be configured to have a capacitance of C out,peaking + ⁇ by adding a capacitance of ⁇ . have.
  • a shared capacitor may be disposed as some component of both the impedance conversion circuit 340 and the common matching circuit 350 for an output matching (matching with load impedance) function.
  • the carrier amplifier and the peaking amplifier can be combined .
  • the Doherty power amplifier having a common matching circuit has a conventional structure as shown in FIGS. 2A and 2B.
  • the area is minimized by reducing the number of transformers required.
  • the output capacitor of the carrier amplifier and the output capacitor of the peaking amplifier are reused to function as a ⁇ /4 converter of the Doherty power amplifier.
  • the area of the Doherty power amplifier according to the examples may be further reduced.
  • the impedance (Z out,peaking ) 254 of the output terminal of the peaking amplifier 332 varies greatly depending on the frequency during low-power operation. It is possible to minimize the deterioration of the resulting broadband characteristics.
  • FIG. 4 illustrates an example of a differential pair arrangement of a Doherty power amplifier having a common matching circuit according to embodiments of the present disclosure.
  • FIG. 4 shows an example of the arrangement of components in the Doherty power amplifier 300 shown in FIG. 3 . That is, the description of the Doherty power amplifier 300 of FIG. 3 may be applied in the same or similar manner.
  • the Doherty power amplifier 400 may be designed based on two differential power amplifiers.
  • the Doherty power amplifier 400 has a (+) stage carrier amplifier 431a, a (-) stage carrier amplifier 431b, a (+) stage peaking amplifier 432a, and a (-) stage peaking amplifier 432b.
  • the (+) terminal carrier amplifier 431a may include a transistor connected to the (+) terminal.
  • the (-) terminal carrier amplifier 431b may include a transistor connected to the (-) terminal.
  • the peaking amplifier 432a of the (+) terminal may include a transistor connected to the (+) terminal.
  • the (-) terminal peaking amplifier 432b may include a transistor connected to the (-) terminal.
  • an input signal may be distributed and transmitted to a carrier amplifier and a peaking amplifier through a coupler (or a divider, or a splitter) at the input terminal.
  • the input signal of the (+) stage may be distributed and transmitted to each of the carrier amplifier 431a of the (+) stage and the peaking amplifier 432a of the (+) stage.
  • the input signal of the (-) stage may be distributed and transmitted to each of the carrier amplifier 431b of the (-) stage and the peaking amplifier 432b of the (-) stage.
  • An impedance conversion circuit 440 may be disposed at the output terminal of the carrier amplifier.
  • the impedance conversion circuit 440 may be configured to become the output impedance R opt of the carrier amplifier when the Doherty amplifier operates at the maximum output (when the peaking amplifier operates).
  • R opt means the impedance that the amplifier can produce the maximum output and efficiency.
  • the impedance conversion circuit 440 may be implemented to function as a ⁇ /4 converter.
  • the impedance conversion circuit 440 may include a CLC connection structure to function as a ⁇ /4 converter.
  • the CLC connection structure has a first capacitor (C ⁇ /4 ) connected in parallel to an output terminal of the carrier amplifier 431a (or transistor) of the (+) terminal and the output terminal of the carrier amplifier 431b (or transistor) of the (-) terminal. ), the output terminal of the carrier amplifier 431a (or transistor) of the (+) terminal, the inductors (L ⁇ /4 ) connected in series to the output terminal of the carrier amplifier 431b (or transistor) of the (-) terminal, respectively, and A second capacitor C ⁇ /4 connected in parallel after the inductors may be included.
  • a capacitance ( ⁇ in FIG. 4 ) is added to the parasitic output capacitor C out,peaking of the transistor TR of the peaking amplifiers 432a and 432b.
  • the carrier amplifier and A peaking amplifier may be coupled.
  • the output terminals of the carrier amplifier 431a of the (+) stage, the peaking amplifier 432a of the (+) stage, the carrier amplifier 431b of the (-) stage, and the peaking amplifier 432b of the (-) stage are common matching It may be connected to circuit 450 .
  • the (+) terminal carrier amplifier 431a and the (-) terminal carrier amplifier 431b are connected to the common matching circuit 450 through the above-described impedance conversion circuit 440, but
  • the peaking amplifier 432a and the peaking amplifier 432b of the ( ⁇ ) terminal may be directly connected to the common matching circuit 450 .
  • the common matching circuit 450 may include a transformer for impedance matching.
  • the transformer may include capacitors to control the input to output ratio.
  • the transformer may include a primary capacitor C MAT1 and a secondary capacitor C MAT2 to control the input-to-output ratio.
  • the primary capacitor C MAT1 may be connected in parallel with the second capacitor C ⁇ /4 of the impedance conversion circuit 440 .
  • the primary capacitor C MAT1 and the second capacitor C ⁇ /4 are one having the capacitance of the second capacitor C ⁇ /4 + C MAT1 .
  • Capacitors can be replaced. Since capacitors connected in parallel can be replaced with one capacitor having the sum of the capacitances, the common matching circuit 450 is a capacitor (hereinafter, a shared capacitor) functioning as a component of an impedance converter and a primary capacitor of the transformer. ) may be included.
  • the shared capacitor may be configured to have a capacitance of C out,peaking + ⁇ .
  • a shared capacitor may be disposed as some component of both the impedance conversion circuit 440 and the common matching circuit 450 for an output matching (matching with a load impedance) function.
  • the lumped elements eg, an inductor or capacitor
  • transistors shown in FIG. 4 are properly arranged.
  • suitable placement may include symmetrical placement of each component.
  • the components of the (+) input terminal and the components of the (-) input terminal may be arranged to be substantially symmetric. This is because, as the physical line length varies, the loss experienced by the signal may also vary.
  • the impedance conversion circuit 440 and the common matching circuit 450 may be arranged to share a capacitor.
  • the carrier amplifier 431a of the (+) stage, the peaking amplifier 432a of the (+) stage, and the other side of the capacitor, the carrier amplifier 431b of the (-) stage and the peaking amplifier of the (-) stage (432b) may be located.
  • capacitors and inductors which are lumped elements, may also be symmetrically disposed. Inductors positioned between the output capacitor of the carrier amplifier and the output capacitor of the peaking amplifier may be positioned on different sides, respectively.
  • the common matching circuit 450 since one common matching circuit 450 is included in the Doherty power amplifier 400 for output matching between the carrier amplifier and the peaking amplifier, the common matching circuit 450 has a (+) stage configuration. It may be located in the central region between the elements and the elements of the (-) end.
  • proper arrangement may include securing free space.
  • the power amplifier according to the embodiments of the present disclosure may further include a circuit (eg, a low pass filter composed of L-C) for removing the secondary harmonic component from the output of each transistor.
  • a circuit eg, a low pass filter composed of L-C
  • the mounting area can be reduced within.
  • free space can be secured through the symmetrical arrangement of RF components.
  • FIG. 5 illustrates another example of a differential pair arrangement of a Doherty power amplifier having a common matching circuit according to embodiments of the present disclosure.
  • FIG. 5 shows an example of arrangement of components in the Doherty power amplifier 300 shown in FIG. 3 . That is, the description of the Doherty power amplifier 300 of FIG. 3 may be applied in the same or similar manner.
  • the Doherty power amplifier 500 may be designed based on two differential power amplifiers.
  • the Doherty power amplifier 500 may include a carrier amplifier 531a of a (+) stage, a carrier amplifier 531b of a ( ⁇ ) stage, and a peaking amplifier 532 .
  • the carrier amplifier 531a of the (+) terminal may include a transistor connected to the (+) terminal.
  • the (-) terminal carrier amplifier 531b may include a transistor connected to the (-) terminal.
  • the peaking amplifier 532 may include a transistor connected to a (+) terminal and a transistor connected to a (-) terminal.
  • an input signal may be distributed and transmitted to a carrier amplifier and a peaking amplifier through a coupler (or a divider, or a splitter) at the input terminal.
  • the input signal of the (+) stage may be distributed and transmitted to each of the carrier amplifier 531a and the peaking amplifier 532 of the (+) stage.
  • the input signal of the (-) terminal may be distributed and transmitted to each of the carrier amplifier 531b and the peaking amplifier 532 of the (-) terminal.
  • An impedance conversion circuit 540 may be disposed at the output terminal of the carrier amplifier.
  • the impedance conversion circuit 540 may be configured to be the output impedance R opt of the carrier amplifier when the Doherty amplifier operates at the maximum output (when the peaking amplifier operates). R opt means the impedance that the amplifier can produce the maximum output and efficiency.
  • the impedance conversion circuit 540 may be implemented to function as a ⁇ /4 converter.
  • the impedance conversion circuit 540 may be configured to match the phases of the carrier amplifier and the peaking amplifier.
  • the impedance conversion circuit 540 may be configured to include a phase delay component.
  • the impedance conversion circuit 540 may include a CLC connection structure to function as a ⁇ /4 converter.
  • the CLC connection structure is a first capacitor (C ⁇ /4 ) connected in parallel to the output terminal of the carrier amplifier 531b (or transistor) of the (-) terminal of the output terminal of the carrier amplifier 531a (or transistor) of the (+) terminal ), the output terminal of the carrier amplifier 531a (or transistor) of the (+) terminal (-) terminal of the carrier amplifier 531b (or transistor) of the output terminal of the (-) terminal inductors (L ⁇ /4 ) connected in series to each of the output terminals (L ⁇ /4 ), and A second capacitor C ⁇ /4 connected in parallel after the inductors may be included.
  • the second capacitor C ⁇ /4 for implementing the CLC structure is implemented by adding a capacitance ( ⁇ in FIG. 4 ) to the parasitic output capacitor C out,peaking of the transistor TR of the peaking amplifier 532 . do.
  • the carrier amplifier and A peaking amplifier may be coupled.
  • the common matching circuit 550 may include a transformer for impedance matching.
  • the transformer may include capacitors to control the input to output ratio.
  • the transformer may include a primary capacitor C MAT1 and a secondary capacitor C MAT2 to control the input-to-output ratio.
  • the primary capacitor C MAT1 may be connected in parallel with the second capacitor C ⁇ /4 of the impedance conversion circuit 540 .
  • the primary capacitor C MAT1 and the second capacitor C ⁇ /4 are one having the capacitance of the second capacitor C ⁇ /4 + C MAT1 .
  • Capacitors can be replaced. Since capacitors connected in parallel can be replaced with one capacitor having the sum of the capacitances, the common matching circuit 550 is a capacitor (hereinafter, a shared capacitor) functioning as a component of an impedance converter and a primary capacitor of the transformer. ) may be included. At this time, assume that the capacitance value additionally required at the input terminal of the transformer is ⁇ .
  • the shared capacitor may be configured to have a capacitance of C out,peaking + ⁇ .
  • a shared capacitor may be disposed as some component of both the impedance conversion circuit 540 and the common matching circuit 550 for an output matching (matching with load impedance) function.
  • the lumped elements eg, inductors or capacitors
  • transistors shown in FIG. 5 are properly arranged.
  • suitable placement may include symmetrical placement of each component.
  • components of a (+) input terminal and components of a (-) input terminal may be arranged to be substantially symmetric to enable a symmetric design from the ground (GND). This is because, as the physical line length varies, the loss experienced by the signal may also vary.
  • the impedance conversion circuit 540 and the common matching circuit 550 may be arranged to share a capacitor.
  • a carrier amplifier 531a of a (+) terminal may be positioned on one side of the capacitor, and a carrier amplifier 531b of a ( ⁇ ) terminal may be positioned on the other side of the capacitor.
  • capacitors and inductors which are lumped elements, may also be symmetrically disposed. Inductors positioned between the output capacitor of the carrier amplifier and the output capacitor of the peaking amplifier may be positioned on different sides, respectively.
  • the common matching circuit 550 since one common matching circuit 550 is included in the Doherty power amplifier 500 for output matching of the carrier amplifier and the peaking amplifier, the common matching circuit 550 has a (+) terminal configuration. It may be located in the central region between the elements and the elements of the (-) end.
  • the peaking amplifier 532 may be located between the components of the impedance matching circuit 540 .
  • the peaking amplifier 532 may be disposed between the elements of the impedance matching circuit 540 for efficient placement in a symmetric design in the Doherty power amplifier 500 .
  • the peaking amplifier 532 may be positioned between the output capacitor of the carrier amplifier 531a and the output capacitor of the peaking amplifier 531b.
  • proper arrangement may include securing free space.
  • the power amplifier according to the embodiments of the present disclosure may further include a circuit (eg, a low pass filter composed of L-C) for removing the secondary harmonic component from the output of each transistor.
  • a circuit eg, a low pass filter composed of L-C
  • the mounting area can be reduced within.
  • free space can be secured through the symmetrical arrangement of RF components.
  • each component of the Doherty amplification circuit includes, in addition to the common matching circuit and shared capacitor commonly referred to through FIGS. 3 to 5 , the need for a neutralization capacitor, isolation of input/output paths , may be disposed according to at least one of whether a second harmonic short circuit is required.
  • the Doherty power amplifier according to embodiments of the present disclosure may further include a neutralization capacitor.
  • a neutralizing capacitor may be placed in the Doherty power amplifier to solve the problem of inter-electrode capacitance occurring in the differential amplifier.
  • a neutralizing capacitor may be placed to cross the electrode.
  • a capacitor may be disposed between the (+) output terminal and the (-) input terminal.
  • the Doherty power amplifier includes a total of four transistors (carrier amplifiers)
  • a circuit structure in which a sufficient space is secured or a distance between amplifiers having different electrodes is considered for arranging additional neutralizing capacitors may be used.
  • the Doherty power amplifier according to the embodiments of the present disclosure may further include a harmonic cancellation circuit including an inductor or a capacitor to remove a harmonic component generated from an output of each transistor. Since the Doherty power amplifier includes a total of four transistors (carrier amplifier), a circuit structure for securing a sufficient space for additional neutralizing capacitors may be used.
  • the Doherty power amplifier according to the embodiments of the present disclosure described above in FIGS. 3 to 5 is a plurality of RF chains 170-0, 170-1, 170-2, ..., 170-14, 170 of FIG. 1B. -15) can be included in each.
  • a signal of each RF chain may pass through a phase converter and a Doherty power amplifier according to embodiments of the present disclosure, and may be transmitted to an antenna element.
  • FIG. 6 illustrates a functional configuration of an electronic device including a Doherty power amplifier having a common matching circuit according to embodiments of the present disclosure.
  • the electronic device 610 may be either the base station 110 or the terminal 120 of FIG. 1A .
  • the electronic device 610 may be an RFIC antenna device including one or more RF chains in the mmWave band of the base station 110 .
  • an electronic device including the same is also included in the embodiments of the present disclosure.
  • the electronic device 610 may include a Doherty power amplifier of a type in which the carrier amplifier and the peaking amplifier described with reference to FIGS. 1A to 5 share a matching circuit as an RF component.
  • the electronic device 610 may include an antenna unit 611 , a filter unit 612 , a radio frequency (RF) processing unit 613 , and a processor (eg, a control unit) 614 .
  • RF radio frequency
  • the antenna unit 611 may include a plurality of antennas.
  • the antenna performs functions for transmitting and receiving signals through a radio channel.
  • the antenna may include a conductor formed on a substrate (eg, a PCB) or a radiator formed of a conductive pattern.
  • the antenna may radiate an up-converted signal on a radio channel or acquire a signal radiated by another device.
  • Each antenna may be referred to as an antenna element or antenna element.
  • the antenna unit 611 may include an antenna array in which a plurality of antenna elements form an array.
  • the antenna unit 611 may be electrically connected to the filter unit 612 through RF signal lines.
  • the antenna unit 611 may be mounted on a PCB including a plurality of antenna elements.
  • the PCB may include a plurality of RF signal lines connecting each antenna element and the filter of the filter unit 612 . These RF signal lines may be referred to as a feeding network.
  • the antenna unit 611 may provide the received signal to the filter unit 612 or radiate the signal provided from the filter unit 612 into the air.
  • the filter unit 612 may perform filtering to transmit a signal of a desired frequency.
  • the filter unit 612 may perform a function to selectively identify a frequency by forming resonance.
  • the filter unit 612 may include at least one of a band pass filter, a low pass filter, a high pass filter, and a band reject filter. . That is, the filter unit 612 may include RF circuits for obtaining a signal of a frequency band for transmission or a frequency band for reception.
  • the filter unit 612 according to embodiments of the present disclosure may electrically connect the antenna unit 611 and the RF processing unit 613 .
  • the RF processing unit 613 may include a plurality of RF paths.
  • the RF path may be a unit of a path through which a signal received through the antenna or a signal radiated through the antenna passes. At least one RF path may be referred to as an RF chain.
  • the RF chain may include a plurality of RF elements.
  • the RF devices may include an amplifier, a mixer, an oscillator, a digital-to-analog converter (DAC), an analog-to-digital converter (ADC), and the like.
  • the RF processing unit 613 includes an up converter that up-converts a digital transmission signal of a base band to a transmission frequency, and a DAC that converts the up-converted digital transmission signal into an analog RF transmission signal.
  • the up converter and DAC form part of the transmit path.
  • the transmit path may further include a power amplifier (PA) or a coupler (or combiner).
  • PA power amplifier
  • the RF processing unit 613 may include an ADC that converts an analog RF reception signal into a digital reception signal and a down converter that converts the digital reception signal into a baseband digital reception signal.
  • the ADC and downconverter form part of the receive path.
  • the receive path may further include a low-noise amplifier (LNA) or a coupler (or divider).
  • LNA low-noise amplifier
  • RF components of the RF processing unit 613 may be implemented on a PCB.
  • the base station (eg, the electronic device 610 ) may include a stacked structure in the order of the antenna unit 611 , the filter unit 612 , and the RF processing unit 613 .
  • the antennas and RF components of the RF processing unit 613 may be implemented on a PCB, and filters may be repeatedly coupled between the PCB and the PCB to form a plurality of layers.
  • the RF processing unit 613 may include a plurality of RF processing chains for a plurality of signal paths transmitted to the antenna unit 111 and the filter unit 612 .
  • An RFIC for mmWave may include a plurality of RF processing chains.
  • a signal applied in the baseband is input to the RFIC.
  • a signal input to the RFIC is distributed to each antenna element.
  • an independent phase shift may be applied to each of the antenna elements.
  • the RFIC may include RF processing chains for processing a signal to be transmitted to each antenna element.
  • Each RF processing chain may include one or more RF components for RF signal processing.
  • the RF processing unit 613 may include a Doherty power amplifier having an output matching circuit common to a carrier amplifier and a peaking amplifier in each RF path according to embodiments of the present disclosure.
  • the Doherty power amplifier may include a quarter-wave converter for impedance conversion of the carrier amplifier and the peaking amplifier, using the tuning capacitor of the output matching circuit.
  • the processor 614 may control overall operations of the electronic device 610 .
  • the processor 614 may include various modules for performing communication.
  • the processor 614 may include at least one processor such as a modem.
  • the processor 614 may include modules for digital signal processing.
  • the processor 614 may include a modem.
  • When transmitting data the processor 614 generates complex symbols by encoding and modulating the transmitted bit stream. Also, for example, when receiving data, the processor 614 restores a received bit stream by demodulating and decoding the baseband signal.
  • the processor 614 may perform functions of a protocol stack required by a communication standard.
  • the functional configuration of the electronic device 610 is described as equipment to which the power amplifier of the present disclosure can be utilized.
  • the example shown in FIG. 6 is only an exemplary configuration for the utilization of the antenna structure according to the embodiments of the present disclosure described through FIGS. 1A to 5 , and embodiments of the present disclosure are the equipment shown in FIG. 6 . It is not limited to the components. Accordingly, an RF module including a power amplifier including an impedance matching circuit, an RFIC, communication equipment having other configurations, and a structure for the power amplifier may also be understood as embodiments of the present disclosure.
  • a power amplifier filter and an electronic device including the same equipment (eg, a radio unit (RU) or an access unit (AU)) of a base station or a base station for transmitting a signal in a mmWave band has been described as an example, but the present disclosure
  • equipment eg, a radio unit (RU) or an access unit (AU)
  • a wireless device performing an equivalent function to a base station eg, a wireless device connected to the base station (eg, TRP), a terminal ( 120), or any other communication equipment used for 5G communication
  • an antenna array has been described as an example as a structure of a plurality of antennas for communication in a MIMO (Multiple Input Multiple Output) environment, but some Of course, an easy change for beamforming is possible in embodiments.
  • MIMO Multiple Input Multiple Output
  • the efficiency of the conventional stacked PA structure used in mmWave phased array RFICs is greatly deteriorated when 5G NR signals with high PAPR are used.
  • the Doherty structure is a very effective structure that can improve efficiency when a signal with high PAPR is used, but the existing Differential Doherty structure (eg, FIGS. 2A and 2B ) uses two transformers and a ⁇ /4 converter. Therefore, it not only occupies an excessively large area, but also has a problem in that wideband characteristics are deteriorated during low-power operation (peaking amplifier is disabled).
  • Embodiments of the present disclosure propose a differential Doherty power amplifier structure applied to a phased array RFIC in which area, wide bandwidth, and efficiency are all important.
  • the carrier amplifier and the peaking amplifier are connected to one output matching circuit, and an impedance converter is implemented between the carrier amplifier and the output matching circuit, thereby reducing an area and reducing band characteristic degradation.
  • the carrier amplifier and the peaking amplifier may be connected in series through one or more inductors.
  • the differential Doherty power amplifier may include a ⁇ /4 converter having a C-L-C structure through the one or more inductors, an output capacitor of a carrier amplifier, and an output capacitor of a peaking amplifier.
  • the differential Doherty power amplifier may include a circuit in which a ⁇ /4 converter connected to a carrier amplifier and a peaking amplifier are combined, and a circuit in which a transformer for output matching is connected after combining.
  • each of the carrier amplifier and the peaking amplifier is a differential amplifier, and the (+) component input (positive input) and the (-) component input (negative input) may be physically spaced apart from each other. have.
  • the outputs of the carrier amplifier and the peaking amplifier may then be combined through a common matching circuit.
  • each of the above-described inductors may be replaced with a transmission line.
  • the ⁇ /4 converter may include a transmission line disposed between both capacitors instead of a C-L-C structure.
  • a Doherty power amplifier power amplifier
  • a differential (differential) carrier amplifier differential peaking amplifier
  • an output matching circuit includes a primary tuning capacitor, a transformer, and a secondary tuning capacitor
  • the differential carrier amplifier comprises: a carrier capacitor and inductors at an output of the differential carrier amplifier. coupled to a primary tuning capacitor, the differential peaking amplifier coupled to the primary tuning capacitor, and wherein the primary tuning capacitor, the inductors, and the carrier capacitor function as a quarter-wave transformer.
  • the differential carrier amplifier includes a first amplifier for a (+) stage and a second amplifier for a (-) stage, and the differential peaking amplifier includes a third amplifier for the (+) stage. and a fourth amplifier for the (-) stage.
  • the carrier capacitor is connected in parallel to an output terminal of the first amplifier and an output terminal of the second amplifier
  • the primary tuning capacitor is an output terminal of the third amplifier and an output terminal of the fourth amplifier. can be connected in parallel to
  • the inductors may be disposed in series between the carrier capacitor and the primary tuning capacitor.
  • a first inductor connected to the first amplifier among the first amplifier and the inductors is disposed in a first region of the Doherty power amplifier, and the first inductor among the second amplifier and the inductors
  • a second inductor connected to the second amplifier may be disposed in a second region of the Doherty power amplifier that is different from the first region, and the output matching circuit may be disposed between the first region and the second region.
  • the differential peaking amplifier may be disposed between the first region and the second region.
  • the third amplifier of the differential peaking amplifier may be disposed in the first area, and the fourth amplifier may be disposed in the second area.
  • the Doherty power amplifier may further include a ground circuit disposed between the first region and the second region.
  • the primary tuning capacitor may be configured to function as an output capacitor for removing harmonics of the differential peaking amplifier.
  • the output matching circuit may be configured to combine the output of the differential carrier amplifier and the output of the differential peaking amplifier and match the combined output.
  • a radio frequency integrated circuit includes a plurality of radio frequency (RF) processing chains, and each of the plurality of RF processing chains includes a phase shifter and a Doherty power amplifier.
  • the Doherty power amplifier comprises a differential carrier amplifier, a differential peaking amplifier, and an output matching circuit, the output matching circuit comprising a primary tuning capacitor, a transformer, and a secondary tuning capacitor;
  • the differential carrier amplifier may be connected to the primary tuning capacitor through a carrier capacitor and inductors of an output terminal of the differential carrier amplifier, and the differential peaking amplifier may be connected to the primary tuning capacitor.
  • the differential carrier amplifier includes a first amplifier for a (+) stage and a second amplifier for a (-) stage, and the differential peaking amplifier includes a third amplifier for the (+) stage. and a fourth amplifier for the (-) stage.
  • the carrier capacitor is connected in parallel to an output terminal of the first amplifier and an output terminal of the second amplifier
  • the primary tuning capacitor is an output terminal of the third amplifier and an output terminal of the fourth amplifier. can be connected in parallel to
  • the inductors may be disposed in series between the carrier capacitor and the primary tuning capacitor.
  • a first inductor connected to the first amplifier among the first amplifier and the inductors is disposed in a first region of the Doherty power amplifier, and the second amplifier and the inductor among the inductors
  • a second inductor connected to the second amplifier may be disposed in a second region of the Doherty power amplifier that is different from the first region, and the output matching circuit may be disposed between the first region and the second region.
  • the differential peaking amplifier may be disposed between the first region and the second region.
  • the third amplifier of the differential peaking amplifier may be disposed in the first area, and the fourth amplifier may be disposed in the second area.
  • the Doherty power amplifier may include a ground circuit disposed between the first region and the second region.
  • the primary tuning capacitor, the inductors, and the carrier capacitor are configured to function as a quarter-wave transformer, and the primary tuning capacitor includes: It may be configured to function as an output capacitor for harmonic cancellation.
  • the output matching circuit may be configured to combine the output of the differential carrier amplifier and the output of the differential peaking amplifier and match the combined output.
  • a computer-readable storage medium storing one or more programs (software modules) may be provided.
  • One or more programs stored in the computer-readable storage medium are configured to be executable by one or more processors in an electronic device (device).
  • One or more programs include instructions for causing an electronic device to execute methods according to embodiments described in a claim or specification of the present disclosure.
  • Such programs include random access memory, non-volatile memory including flash memory, read only memory (ROM), electrically erasable programmable ROM (electrically erasable programmable read only memory, EEPROM), magnetic disc storage device, compact disc-ROM (CD-ROM), digital versatile discs (DVDs), or other It may be stored in an optical storage device or a magnetic cassette. Alternatively, it may be stored in a memory composed of a combination of some or all thereof. In addition, each configuration memory may be included in plurality.
  • non-volatile memory including flash memory, read only memory (ROM), electrically erasable programmable ROM (electrically erasable programmable read only memory, EEPROM), magnetic disc storage device, compact disc-ROM (CD-ROM), digital versatile discs (DVDs), or other It may be stored in an optical storage device or a magnetic cassette. Alternatively, it may be stored in a memory composed of a combination of some or all thereof. In addition, each configuration memory may be included in plurality.
  • the program is transmitted through a communication network consisting of a communication network such as the Internet, an intranet, a local area network (LAN), a wide area network (WAN), or a storage area network (SAN), or a combination thereof. It may be stored on an attachable storage device that can be accessed. Such a storage device may be connected to a device implementing an embodiment of the present disclosure through an external port. In addition, a separate storage device on the communication network may be connected to the device implementing the embodiment of the present disclosure.
  • a communication network such as the Internet, an intranet, a local area network (LAN), a wide area network (WAN), or a storage area network (SAN), or a combination thereof. It may be stored on an attachable storage device that can be accessed.
  • Such a storage device may be connected to a device implementing an embodiment of the present disclosure through an external port.
  • a separate storage device on the communication network may be connected to the device implementing the embodiment of the present disclosure.

Abstract

본 개시는 LTE(Long Term Evolution)와 같은 4G(4th generation) 통신 시스템 이후 보다 높은 데이터 전송률을 지원하기 위한 5G(5th generation) 또는 pre-5G 통신 시스템에 관련된 것이다. 무선 통신 시스템에서, 도허티(doherty) 전력 증폭기(power amplifier)는, 차동(differential) 캐리어 증폭기; 차동 피킹 증폭기; 및 출력 정합 회로를 포함하고, 상기 출력 정합 회로는, 1차 튜닝 커패시터, 변압기, 및 2차 튜닝 커패시터를 포함하고, 상기 차동 캐리어 증폭기는, 상기 차동 캐리어 증폭기의 출력단의 캐리어 커패시터 및 인덕터들을 통해 상기 1차 튜닝 커패시터와 연결되고, 상기 차동 피킹 증폭기는 상기 1차 튜닝 커패시터와 연결되고, 상기 1차 튜닝 커패시터, 상기 인덕터들, 및 상기 캐리어 커패시터는, 쿼터-파장 변환기(quarter-wave transformer)로 기능하도록 구성될 수 있다.

Description

무선 통신 시스템에서 전력 증폭기 및 이를 포함하는 전자 장치
본 개시(disclosure)는 일반적으로 무선 통신 시스템에 관한 것으로, 보다 구체적으로 무선 통신 시스템에서 전력 증폭기(power amplifier) 및 이를 포함하는 전자 장치에 관한 것이다.
4G(4th generation) 통신 시스템 상용화 이후 증가 추세에 있는 무선 데이터 트래픽 수요를 충족시키기 위해, 개선된 5G(5th generation) 통신 시스템 또는 pre-5G 통신 시스템을 개발하기 위한 노력이 이루어지고 있다. 이러한 이유로, 5G 통신 시스템 또는 pre-5G 통신 시스템은 4G 네트워크 이후(Beyond 4G Network) 통신 시스템 또는 LTE(Long Term Evolution) 시스템 이후(Post LTE) 시스템이라 불리어지고 있다.
높은 데이터 전송률을 달성하기 위해, 5G 통신 시스템은 초고주파(mmWave) 대역(예를 들어, 28기가 (28 GHz), 60기가(60GHz) 대역과 같은)에서의 구현이 고려되고 있다. 초고주파 대역에서의 전파의 경로 손실 완화 및 전파의 전달 거리를 증가시키기 위해, 5G 통신 시스템에서는 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO), 전차원 다중입출력(Full Dimensional MIMO, FD-MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 및 대규모 안테나(large scale antenna) 기술들이 논의되고 있다.
또한 시스템의 네트워크 개선을 위해, 5G 통신 시스템에서는 진화된 소형 셀, 개선된 소형 셀(advanced small cell), 클라우드 무선 액세스 네트워크(cloud radio access network, cloud RAN), 초고밀도 네트워크(ultra-dense network), 기기 간 통신(Device to Device communication, D2D), 무선 백홀(wireless backhaul), 이동 네트워크(moving network), 협력 통신(cooperative communication), CoMP(Coordinated Multi-Points), 및 수신 간섭제거(interference cancellation) 등의 기술 개발이 이루어지고 있다.
이 밖에도, 5G 시스템에서는 진보된 코딩 변조(Advanced Coding Modulation, ACM) 방식인 FQAM(Hybrid Frequency Shift Keying and Quadrature Amplitude Modulation) 및 SWSC(Sliding Window Superposition Coding)과, 진보된 접속 기술인 FBMC(Filter Bank Multi Carrier), NOMA(Non Orthogonal Multiple Access), 및 SCMA(Sparse Code Multiple Access) 등이 개발되고 있다.
통신 성능을 높이기 위해 다수의 안테나들을 장착한 제품이 개발되고 있고, Massive MIMO 기술을 활용하여 점점 보다 훨씬 더 많은 수의 안테나를 갖는 장비가 사용될 것으로 예상된다. 통신 장치에 안테나 엘리멘트(element)의 숫자가 늘어나면서 이에 따른 RF 부품들(예: 전력 증폭기(power amplifier, PA))의 숫자도 필연적으로 증가하게 된다.
위의 정보는 본 개시의 이해를 돕기 위한 배경 정보일 뿐이며, 위의 내용 중 어느 것이 본 개시와 관련하여 선행 기술로 적용될 수 있는지 여부에 대하여, 어떠한 결정이나 주장도 수행되지 않았다.
본 개시의 양상들은 적어도 위에서 언급된 문제 및/또는 단점을 해결하고 적어도 아래에서 설명되는 이점을 제공하는 것이다. 따라서, 본 개시의 일 양상은 무선 통신 시스템에서 증폭기의 소형화를 위한 장치 및 방법을 제공하기 위한 것이다.
또한, 본 개시의 다른 양상은, 무선 통신 시스템에서 5G RFIC의 효율 향상을 위한 도허티(doherty) 구조 및 이를 포함하는 장치를 제공하기 위한 것이다.
또한, 본 개시의 다른 양상은, 무선 통신 시스템에서 도허티 전력 증폭기의 캐리어 증폭기(carrier amplifier)와 피킹 증폭기(peaking amplifier)에 의해 공유되는 매칭 회로의 구조를 통해, 높은 이득을 제공하기 위한 RF 체인 및 이를 포함하는 장치를 제공하기 위한 것이다.
추가적인 양상들은 다음의 설명에서 부분적으로 설명될 것이고, 부분적으로는 설명으로부터 명백할 것이고, 또는 제시된 실시예들의 실행에 의해 학습될 수 있다.
본 개시의 양상에 따를 때, 무선 통신 시스템에서, 도허티(doherty) 전력 증폭기(power amplifier)가 제공된다. 상기 도허티 전력 증폭기는, 차동(differential) 캐리어 증폭기; 차동 피킹 증폭기; 및 출력 정합 회로를 포함하고, 상기 출력 정합 회로는, 1차 튜닝 커패시터, 변압기, 및 2차 튜닝 커패시터를 포함하고, 상기 차동 캐리어 증폭기는, 상기 차동 캐리어 증폭기의 출력단의 캐리어 커패시터 및 인덕터들을 통해 상기 1차 튜닝 커패시터와 연결되고, 상기 차동 피킹 증폭기는 상기 1차 튜닝 커패시터와 연결되고, 상기 1차 튜닝 커패시터, 상기 인덕터들, 및 상기 캐리어 커패시터는, 쿼터-파장 변환기(quarter-wave transformer)로 기능하도록 구성될 수 있다.
본 개시의 다른 양상에 따를 때, RFIC(radio frequency integrated circuit)가 제공된다. 상기 RFIC는 복수의 RF(radio frequency) 처리 체인들을 포함하고, 상기 복수의 RF 처리 체인들 각각은 위상 쉬프터(phase shifter) 및 도허티 전력 증폭기를 포함하고, 상기 도허티 전력 증폭기는, 차동(differential) 캐리어 증폭기, 차동 피킹 증폭기, 및 출력 정합 회로를 포함하고, 상기 출력 정합 회로는, 1차 튜닝 커패시터, 변압기, 및 2차 튜닝 커패시터를 포함하고, 상기 차동 캐리어 증폭기는, 상기 차동 캐리어 증폭기의 출력단의 캐리어 커패시터 및 인덕터들을 통해 상기 1차 튜닝 커패시터와 연결되고, 상기 차동 피킹 증폭기는 상기 1차 튜닝 커패시터와 연결될 수 있다.
본 개시의 실시 예들에 따른 장치 및 방법은, 도허티 전력 증폭기에서 캐리어 증폭기(carrier amplifier)와 피킹 증폭기(peaking amplifier)가 매칭 회로를 공유하는 구조를 통해, 제품의 소형화를 달성함과 동시에 증폭 효율을 향상시킬 수 있다.
본 개시의 다른 양태, 이점, 및 두드러진 특징은 첨부 도면과 함께 취해진, 본 개시의 다양한 실시예들을 개시하는 다음의 상세한 설명으로부터 통상의 기술자에게 명백해질 것이다.
본 개시의 실시예들의 상기 및 기타 측면, 특징 및 이점은 첨부 도면과 함께 취해진 다음의 설명으로부터 더욱 명백할 것이다.
도 1a는 본 개시의 실시 예들에 따른 무선 통신 시스템을 도시한다.
도 1b는 본 개시의 실시 예들에 따른 전력 증폭기를 포함하는 RFIC(radio frequency integrated circuit)의 예를 도시한다.
도 2a 및 도 2b는 본 개시의 실시 예들에 따른 도허티(doherty) 구조를 통해 개선하고자 하는 전력 증폭기(power amplifier)의 예를 도시한다.
도 3은 본 개시의 실시 예들에 따른 공통 매칭 회로를 갖는 도허티 전력 증폭기의 예를 도시한다.
도 4는 본 개시의 실시 예들에 따른 공통 매칭 회로를 갖는 도허티 전력 증폭기의 차동 페어(differential pair) 배치의 예를 도시한다.
도 5는 본 개시의 실시 예들에 따른 공통 매칭 회로를 갖는 도허티 전력 증폭기의 차동 페어 배치의 다른 예를 도시한다.
도 6은 본 개시의 실시 예들에 따른 공통 매칭 회로를 갖는 도허티 전력 증폭기를 포함하는 전자 장치의 기능적 구성을 도시한다.
도면 전체에 걸쳐 동일한 구성요소를 나타내기 위해 동일한 참조번호가 사용된다.
첨부된 도면을 참조한 다음의 설명은 청구범위 및 그 균등물에 의해 정의되는 본 개시의 다양한 실시예들의 포괄적인 이해를 돕기 위해 제공된다. 여기에는 이해를 돕기 위한 다양한 특정 세부 사항이 포함되어 있지만 이는 단지 예시적인 것으로 간주되어야 한다. 따라서, 본 기술 분야의 통상의 지식을 가진 자는 본 개시내용의 범위 및 사상을 벗어나지 않고 본 명세서에 기재된 다양한 실시예의 다양한 변경 및 수정이 이루어질 수 있음을 인식할 것이다. 또한, 명료함과 간결함을 위해 잘 알려진 기능 및 구성에 대한 설명은 생략될 수 있다.
하기의 설명 및 특허청구범위에서 사용된 용어 및 용어는 문헌상의 의미에 한정되어 사용되는 것이 아니라, 본 발명의 명확하고 일관된 이해를 가능하게 하기 위하여 발명자가 사용한 것에 불과하므로, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명할 것이다. 본 발명의 다양한 실시예에 대한 하기의 설명은 단지 예시의 목적으로 제공되며 첨부된 청구범위 및 그 균등물에 의해 정의된 바와 같은 본 발명을 제한하기 위한 것이 아님을 알아야 한다.
단수 형태 "a", "an" 및 "the"는 문맥이 명백하게 달리 지시하지 않는 한 복수 지시 대상을 포함하는 것으로 이해되어야 한다. 따라서, 예를 들어 "구성요소 표면"에 대한 언급은 그러한 표면들의 하나 이상에 대한 언급을 포함한다.
이하에서 설명되는 본 개시의 다양한 실시 예들에서는 하드웨어적인 접근 방법을 예시로서 설명한다. 하지만, 본 개시의 다양한 실시 예들에서는 하드웨어와 소프트웨어를 모두 사용하는 기술을 포함하고 있으므로, 본 개시의 다양한 실시 예들이 소프트웨어 기반의 접근 방법을 제외하는 것은 아니다.
이하 설명에서 사용되는 전자 장치의 부품을 지칭하는 용어(예: 기판(substrate), 기판(plate), PCB(print circuit board), FPCB(flexible PCB), 모듈, 안테나, 안테나 소자, 회로, 프로세서, 칩, 구성요소, 기기), 부품의 형상을 지칭하는 용어(예: 구조체, 구조물, 지지부, 접촉부, 돌출부, 개구부), 구조체들 간 연결부를 지칭하는 용어(예: 연결부, 접촉부, 지지부, 컨택 구조체, 도전성 부재, 조립체(assembly)), 회로를 지칭하는 용어(예: PCB, FPCB, 신호선, 급전선(feeding line), 데이터 라인(data line), RF 신호 선, 안테나 선, RF 경로, RF 모듈, RF 회로) 등은 설명의 편의를 위해 예시된 것이다. 따라서, 본 개시가 후술되는 용어들에 한정되는 것은 아니며, 동등한 기술적 의미를 가지는 다른 용어가 사용될 수 있다. 또한, 이하 사용되는 '...부', '...기', '...물', '...체' 등의 용어는 적어도 하나의 형상 구조를 의미하거나 또는 기능을 처리하는 단위를 의미할 수 있다.
또한, 본 개시에서, 특정 조건의 만족(satisfied), 충족(fulfilled) 여부를 판단하기 위해, 초과 또는 미만의 표현이 사용될 수 있으나, 이는 일 예를 표현하기 위한 기재일 뿐 이상 또는 이하의 기재를 배제하는 것이 아니다. '이상'으로 기재된 조건은 '초과', '이하'로 기재된 조건은 '미만', '이상 및 미만'으로 기재된 조건은 '초과 및 이하'로 대체될 수 있다.
또한, 본 개시는, 일부 통신 규격(예: 3GPP(3rd Generation Partnership Project), IEEE(Institute of Electrical and Electronics Engineers)에서 사용되는 용어들을 이용하여 실시 예들을 설명하지만, 이는 설명을 위한 예시일 뿐이다. 본 개시의 실시 예들은, 다른 통신 시스템에서도, 용이하게 변형되어 적용될 수 있다.
이하 본 개시는 무선 통신 시스템에서 전력 증폭기 및 이를 포함하는 전자 장치에 관한 것이다. 구체적으로, 본 개시는 무선 통신 시스템에서 전력 증폭기로서, 기존의 stacked 형태의 증폭기 대신, 도허티 전력 증폭기를 제안한다. 캐리어 증폭기 및 피킹 증폭기가 하나의 출력 정합 회로와 결합되고, 커패시터 및 인덕터들의 배치를 통해, 도허티 전력 증폭기의 효율을 높이고, 제품의 소형화를 달성하기 위한 기술이 서술된다.
도 1a는 본 개시의 실시 예들에 따른 무선 통신 시스템을 도시한다.
도 1a를 참고하면, 무선 통신 시스템에서 무선 채널을 이용하는 노드(node)들의 일부로서, 기지국(110), 단말(120), 단말(130)을 예시한다. 도 1a는 하나의 기지국만을 도시하나, 기지국(110)과 동일 또는 유사한 다른 기지국이 더 포함될 수 있다.
기지국(110)은 단말(120)에게 무선 접속을 제공하는 네트워크 인프라스트럭쳐(infrastructure)이다. 기지국(110)은 신호를 송신할 수 있는 거리에 기초하여 일정한 지리적 영역으로 정의되는 커버리지(coverage)를 가진다. 기지국(110)은 기지국(base station) 외에 mmWave (millimeter wave) 장비, '액세스 포인트(access point, AP)', '이노드비(eNodeB, eNB)', '5G 노드(5th generation node)', '5G 노드비(5G NodeB, NB)', '무선 포인트(wireless point)', '송수신 포인트(transmission/reception point, TRP)', '액세스 유닛(access unit)', '분산 유닛(distributed unit, DU)', '송수신 포인트(transmission/reception point, TRP)','무선 유닛(radio unit, RU), MMU(massive MIMO(multiple input multiple output)unit), 원격 무선 장비(remote radio head, RRH) 또는 이와 동등한 기술적 의미를 가지는 다른 용어로 지칭될 수 있다. 기지국(110)은 하향링크 신호를 송신하거나 상향링크 신호를 수신할 수 있다.
단말(120)은 사용자에 의해 사용되는 장치로서, 기지국(110)과 무선 채널을 통해 통신을 수행한다. 경우에 따라, 단말(120)은 사용자의 관여 없이 운영될 수 있다. 즉, 단말(120)은 기계 타입 통신(machine type communication, MTC)을 수행하는 장치로서, 사용자에 의해 휴대되지 아니할 수 있다. 단말(120)은 단말(terminal) 외 '사용자 장비(user equipment, UE)', '이동국(mobile station)', '가입자국(subscriber station)', '고객 댁내 장치'(customer premises equipment, CPE), '원격 단말(remote terminal)', '무선 단말(wireless terminal)', '전자 장치(electronic device)', 또는 '차량(vehicle)용 단말', '사용자 장치(user device)' 또는 이와 동등한 기술적 의미를 가지는 다른 용어로 지칭될 수 있다.
도 1a에 도시된 단말(120), 단말(130)은 차량 통신을 지원할 수 있다. 차량 통신의 경우, LTE 시스템에서는 장치간 통신(device-to-device, D2D) 통신 구조를 기초로 V2X(vehicle-to-everything) 기술에 대한 표준화 작업이 3GPP 릴리즈 14과 릴리즈 15에서 완료되었으며, 현재 5G NR(new radio) 기초로 V2X 기술을 개발하려는 노력이 진행되고 있다. NR V2X에서는 단말과 단말 간 유니캐스트(unicast) 통신, 그룹캐스트(groupcast)(또는 멀티캐스트(multicast)) 통신, 및 브로드캐스트(broadcast) 통신을 지원한다.
본 개시의 실시 예들에서 서술되는 전력 증폭기(power amplifier)는 RF(radio frequency)의 전력 증폭을 위해 이용되는 구성요소로써, 기지국에서의 신호 전송을 예로 발명의 동작 및 구성을 설명하나, 본 개시의 실시 예들이 이에 한정되는 것은 아니다. 본 개시에서 제안되는 전력 증폭기의 구조 및 이를 포함하는 장비는 기지국뿐만 아니라 단말에서 구현될 수도 있다. 즉, 기지국의 하향링크 전송뿐만 아니라, 단말의 상향링크 전송, 단말의 사이드링크 통신에도 본 개시의 실시 예들이 이용될 수 있다.
도 1b는 본 개시의 실시 예들에 따른 전력 증폭기를 포함하는 RFIC(radio frequency integrated circuit)의 예를 도시한다.
5G 통신에서, mmWave 대역에서의 효율적인 통신을 위해 mmWave phased array RFIC가 개발 중이다. mmWave 대역에서 높은 통신 성능을 위해, IC 내 고출력(high power), 고효율(highly efficient), 고선형(highly linear)한 전력 증폭기(power amplifier, PA)(예: CMOS(complementary metal-oxide-semiconductor)/Si(silicon)-based PA)의 개발이 요구된다.
도 1b를 참고하면, RFIC(160)는 복수의 RF 체인들(170-0, 170-1, 170-2, ..., 170-14, 170-15)을 포함할 수 있다. RFIC(160)에 입력되는 RF 신호(190)는 분배기(혹은 결합기, 커플러)(165)를 통해(190) 각 RF 체인에게 분배될 수 있다. 일 실시 예에 따라, 분배기(165)는 수동 소자 혹은 능동 소자로 구성될 수 있다.
복수의 RF 체인들(170-0, 170-1, 170-2, ..., 170-14, 170-15) 각각은 위상 변환기(phase shifter)를 포함할 수 있다. 위상 변환기는, 각 안테나 엘리멘트에게 전달될 신호를 위상 변환시킬 수 있다. RFIC는, 방사 소자마다 독립적인 위상(phase)이 설정되는 위상 배열(phased array) 안테나를 위한 구성요소를 포함할 수 있다. 위상 변환된 신호는 전력 증폭기로 전달될 수 있다.
복수의 RF 체인들(170-0, 170-1, 170-2, ..., 170-14, 170-15) 각각은 전력 증폭기를 포함할 수 있다. 무선 통신 시스템에서 기지국 혹은 단말의 송신 신호는 무선 채널을 통해 전달되기 때문에, 심한 감쇄를 겪는다. 이를 위해, 기지국 또는 단말의 송신기는 송신 신호의 증폭을 위한 증폭기를 포함하도록 구성될 수 있다. 에어(air)로 전달되는 신호의 증폭을 위해, 복수의 RF 체인들 각각에 전력 증폭기가 배치될 수 있다. 전력 증폭기는 인가된 신호를 증폭하여 안테나에게 전달할 수 있다. 도 1b에서는 도시되지 않았으나, 전력 증폭기를 통과한 신호는 필터 및 전송 선로를 거쳐 안테나(예: 어레이 안테나의 안테나 엘리멘트)에게 전달된다.
도 1b에서는, 본 개시의 실시 예들을 통해 제안하고자 하는 RFIC의 예시적인 구조가 서술되었다. RFIC이 내부에는 도 3 내지 도 5를 통해 후술되는 도허티 전력 증폭기가 배치될 수 있다. 또한, RFIC의 각 RF 체인에 도 3 내지 도 5를 통해 후술되는 도허티 전력 증폭기가 배치될 수 있다. 한편, 도 1b에 도시된 RFIC 구조는 RF 신호 입력부터 안테나까지의 전달 과정을 설명하기 위한 일 실시 예일 뿐이다. 즉, 도 1b가, 본 개시의 실시 예들 중에서, 후술되는 도허티 전력 증폭기를 포함하면서 도 1b와 다른 구조를 갖는 RFIC를 배제하는 것으로 해석되지 않는다.
전력 증폭기는 위상 배열(phased array)에 필요한 RF 체인들의 수만큼(예를 들어, 기지국용 RFIC의 경우 일반적으로 16~32개의 체인들 사용) IC 내에서 구현이 필요하다. 따라서, 전력 증폭기의 성능은 RFIC의 전체 성능에 영향을 미친다. 높은 성능 및 고효율을 위해, 본 개시의 실시 예들에 따른 전력 증폭기는 도허티 전력 증폭기를 포함할 수 있다. 즉, 고효율 전력 증폭기를 구현하기 위해, RFIC에 도허티 구조가 적용될 수 있다. 그러나, 5G(예: NR(new radio) 신호의 넓은 대역폭(bandwidth), RFIC의 면적 제한 등의 문제로 도 2a 및 도 2b와 같이 일반적인 도허티 구조를 mmWave phased array RFIC에 그대로 적용하기 어려운 문제가 있다. 뿐만 아니라, RF 경로들의 증가로 요구되는 전력 증폭기들의 개수 또한 증가하고 있어, 전력 증폭기의 소형화 또한 요구된다. 이하, 도 2a 및 도 2b를 통해 기존의 도허티 전력 증폭기의 문제점 및 본 개시의 실시 예들을 통해 개선하고자 하는 특징이 서술된다.
도 2a 및 도 2b는 본 개시의 실시 예들에 따른 도허티 구조를 통해 개선하고자 하는 전력 증폭기(power amplifier, PA)의 예를 도시한다. 도허티 전력 증폭기는 캐리어(carrier) 증폭기 및 피킹(peaking) 증폭기를 포함할 수 있다. 캐리어 증폭기는 주 증폭기(main amplifier), 피킹 증폭기는 보조 증폭기(auxiliary amplifier)로 대신 지칭될 수도 있다. 일반적으로, 저출력에서는 고효율을 유지하기 위해 캐리어 증폭기가 동작하고, 고출력에서는 두 증폭기들, 즉 캐리어 증폭기와 피킹 증폭기가 병행해서 동작하게 된다. 증폭기의 요구 특성에 따라서, 두 증폭기들의 비(ratio)를 다르게 할 수 있다. 이 때, 임피던스 정합(impedance matching) 문제와 전력 결합(power combining) 문제가 발생할 수 있다. 이를 해소하기 위해, 도허티 전력 증폭기는 출력 정합 회로를 포함할 수 있다.
캐리어 증폭기는 일반적으로 AB급(동작점이 A급 바이어스로 이동) 혹은 B급(트랜지스터의 차단점에 동작점의 증폭기이나, 피킹 증폭기는 일반적으로 C급(트랜지스터의 차단점 이하에 동작점) 증폭기로, 많은 왜곡을 형성한다. 형성된 왜곡은 캐리어 증폭기의 왜곡과 서로 상쇄되도록, 바이어스가 조정됨으로써, 선형성이 유지된다. 도허티 전력 증폭기는 캐리어 증폭기와 피킹 증폭기를 연결하기 위한 구조를 포함할 수 있다. 이 때, 도허티 전력 증폭기는 쿼터-웨이브 변환기(quarter-wave transformer, λ/4 line)와 연결될 수 있다. 도허티 전력 증폭기는, 쿼터-웨이브 변환기에 기반하여, 캐리어(carrier) 증폭기 및 피킹(peaking) 증폭기를 병렬로 연결하는 구조를 가질 수 있다. 전력 레벨이 증가함에 따라 상기 피킹 증폭기가 부하(load)에 공급하는 전류의 양이 증가되고, 상기 캐리어 증폭기 및 상기 피킹 증폭기 각각의 부하 임피던스의 조절 및 임피던스 매칭을 통해 증폭기의 효율을 높일 수 있다. 구체적으로, 도허티 전력 증폭기의 기본 동작원리는 피킹 증폭기의 출력 전류에 의한 부하 변조(load modulation, 혹은 (Active Load Pull))로 설명이 가능하다. 도허티 증폭기의 동작은 낮은 전력 레벨 영역과 부하 변조가 일어나는 중간 전력 레벨 영역, 그리고 최대 전력 레벨 영역의 세 가지로 구별될 수 있다. 낮은 전력 레벨 영역에서 피킹 증폭기는 동작하지 않는다. 피킹 증폭기는 개방회로(open circuit)으로 보일 수 있다. 이 때, 캐리어 증폭기는 2Ropt　(Ropt: 증폭기의 최적 부하 임피던스)로 동작할 수 있다. 캐리어 증폭기의 효율은 출력 전력이 증가됨에 따라 동시에 증가되며 최대 출력레벨로부터 6dB백오프된 지점에서 포화될 수 있다. 중간 전력 레벨 영역에서 캐리어 증폭기는 포화되어 최대효율로 동작할 수 있다. 입력전력이 증가하여 중간전력 레벨인 6dB 백오프된 지점에 도달하게 되면 피킹 증폭기가 동작할 수 있다. 임피던스 변환 회로는 2Ropt에서　Ropt로 부하 변조를 발생시킬 수 있다. 최대 전력 레벨 영역에서 보면 캐리어 증폭기와 피킹 증폭기의 부하는　Ropt로 동작하며 각각의 증폭기는 출력 전력의 절반을 공급할 수 있다.
도 2a 및 도 2b를 참고하면, 차동 도허티 전력 증폭기의 구조가 예시된다. 도 2a 및 도 2b에 도시되는 전력 증폭기들 각각은, 캐리어 증폭기와 피킹 증폭기 각각에서 변압기(transformer)를 통해 구현되는 출력 정합 회로를 포함하고, λ/4 변환기(transformer)를 통해 출력 전력을 결합하는 구조를 갖는다.
일 예로, 제1 도허티 전력 증폭기(240)는 제1 캐리어 증폭기(241) 및 제1 피킹 증폭기(242)를 포함할 수 있다. 제1 캐리어 증폭기(241)는 제1 주 매칭 회로(251)와 연결될 수 있다. 제1 주 매칭 회로(251)는, 임피던스 매칭을 위한 제1 커패시터(CMAT1), 변압기, 임피던스 매칭을 위한 제2 커패시터(CMAT2)를 포함할 수 있다. 마찬가지로, 제1 피킹 증폭기(242)는 제1 보조 매칭 회로(252)와 연결될 수 있다. 제1 보조 매칭 회로(252)는, 임피던스 매칭을 위한 제1 커패시터(CMAT1), 변압기, 임피던스 매칭을 위한 제2 커패시터(CMAT2)를 포함할 수 있다. 또한, 제1 도허티 전력 증폭기(240)는 제1 캐리어 증폭기(241)를 위한 쿼터-웨이브 변환기(253)를 포함할 수 있다. 쿼터-웨이브 변환기(253)는 λ/4 파장(quarter-wave)의 길이를 갖는 전송 선로(transmission line)일 수 있다. 제1 도허티 전력 증폭기(240)의 결합 구조는 최소 2개의 변압기들과 λ/4 파장의 길이를 갖는 전송 선로가 요구되므로, 증폭기 설계를 위해 큰 면적이 요구된다. 특히, 재1 피킹 증폭기(242)가 비활성화되는 저전력 동작 시, 제1 피킹 증폭기(242)의 출력 쪽으로 보이는 임피던스(Zout,peaking)(254)는 변압기와 트랜지스터가 갖는 출력 커패시턴스로 인해, 주파수에 따라 크게 변한다. 이러한 변동성은 광대역 특성에서 증폭기 성능의 열화를 야기한다. 따라서, 제1 도허티 전력 증폭기(240)의 결합 구조는 mmWave phased array RFIC 구현이 쉽지 않은 문제가 있다.
일 예로, 제2 도허티 전력 증폭기(260)는 제2 캐리어 증폭기(261) 및 제2 피킹 증폭기(262)를 포함할 수 있다. 제2 캐리어 증폭기(261)는 제2 주 매칭 회로(271)와 연결될 수 있다. 제2 주 매칭 회로(271)는, 임피던스 매칭을 위한 제2 커패시터(CMAT1), 변압기, 임피던스 매칭을 위한 제2 커패시터(CMAT2+Cλ/4)를 포함할 수 있다. 마찬가지로, 제2 피킹 증폭기(262)는 제2 보조 매칭 회로(272)와 연결될 수 있다. 제2 보조 매칭 회로(272)는, 임피던스 매칭을 위한 제2 커패시터(CMAT1), 변압기, 임피던스 매칭을 위한 제2 커패시터(CMAT2+Cλ/4)를 포함할 수 있다. 또한, 제2 도허티 전력 증폭기(260)는 제2 캐리어 증폭기(261)를 위한 쿼터-웨이브 변환기(273)를 포함할 수 있다. 쿼터-웨이브 변환기(273)는 인덕터(inductor)나 커패시터(capacitor)와 같은 적어도 하나의 집중 소자들을 포함할 수 있다. 쿼터-웨이브 변환기(273)는 임피던스 매칭을 위한 캐패시터-인덕터-캐패시터(C-L-C) 회로를 포함할 수 있다. 이 때, 쿼터-웨이브 변환기(273)는 변압기의 출력 커패시터(CMAT2)를 이용할 수 있다. 쿼터 웨이브 변환기(273)는 출력 커패시터(CMAT2)를 이용하여 임피던스 변환을 위한 커패시터(Cλ/4)와 임피던스 변환을 위한 인덕터(Lλ/4)를 포함할 수 있다. 이 때, 일 실시 예에 따라, 병렬 배치되는 커패시터들의 합과 같이, 제2 커패시터는 하나로 구성될 수 있다. 그러나, 이러한 경우에도 출력 쪽으로 보이는 임피던스(Zout,peaking)(274)가 변압기와 트랜지스터가 갖는 출력 커패시턴스로 인해, 주파수에 따라 크게 변하므로, 제2 도허티 전력 증폭기(260)는 광대역에 적합하지 않은 문제가 있다.
이러한 문제를 해소하기 위해 본 개시에서는 증폭기(예: 트랜지스터(transistor)가 갖는 기생 출력 커패시터(output capacitor)를 이용하고, 쿼터-웨이브 변환기로 캐리어 증폭기와 피킹 증폭기를 결합한 후, 임피던스 매칭을 위한 출력 정합 회로를 구현하는 도허티 출력 결합 구조가 제안된다. 쿼터-웨이브 변환기로 캐리어 증폭기와 피킹 증폭기를 결합한 후, 출력 정합 회로를 구현함으로써, 요구되는 변압기의 개수가 하나로 감소한다. 이를 통해, 증폭기의 구현 면적이 감소할 뿐만 아니라 변압기에 의해 광대역(wideband) 특성의 열화가 최소화된다. 뿐만 아니라, 본 개시의 실시 예들은 캐리어 증폭기와 피킹 증폭기 간의 배치 방법을 제안한다. 두 증폭기들 간의 대칭적인 구조를 통해, 각 전력 증폭기에서 그라운드(ground, GND)의 비대칭에 의한 영향이 최소화될 수 있다. 또한, 대칭적인 구조를 통해, 공간 효율(efficiency)을 높임으로써, 선현성이 높은 차동 증폭기 설계 시 요구되는 2차 하모닉 제거(2nd harmonic termination) 혹은 중성화 커패시터(neutralization capacitor)를 위한 회로의 공간의 확보가 가능하다.
도 2a 및 도 2b에서는, 본 개시의 실시 예들을 통해 제안하고자 하는 구조를 위해, 도허티 전력 증폭기의 일반적인 설명이 함께 서술되었다. 도 2a 및 도 2b에 도시된 도허티 전력 증폭기는 특정 배치의 문제를 설명하기 위한 일 실시 예일 뿐이므로, 도허티 전력 증폭기의 일반적인 설명들(예: 캐리어 증폭기, 피킹 증폭기, 백오프 동작, Ropt)은 도 3 내지 도 5를 통해 후술되는 도허티 전력 증폭기에도 동일하게 적용될 수 있다.
도 2a 및 도 2b를 통해 언급되는 종래 구조의 문제점을 해결하기 위해, 본 개시의 실시 예들은, 캐리어 증폭기와 피킹 증폭기를 각각 따로 매칭(즉, 출력 정합)하는 것이 아니라, 쿼터-웨이브 변환기를 통해 증폭기의 출력들을 결합한 후, 변압기를 이용하여 결합된 출력을 정합하는 방안을 제안한다. 이하, 도 3 내지 도 5를 통해, 캐리어 증폭기와 피킹 증폭기에 공통된 출력 정합 회로 및 각 증폭기의 커패시터를 쿼터-웨이브 변환기를 위해 이용함으로써, 광대역 성능을 충족함과 동시에 소형화를 달성하기 위한 도허티 전력 증폭기의 구조가 서술된다.
도 3은 본 개시의 실시 예들에 따른 공통 매칭 회로를 갖는 도허티 전력 증폭기의 예를 도시한다. OFDM(orthogonal frequency division multiplexing) 시스템은 높은 PAPR(peak to average power ratio)을 발생시킨다. 5G NR 또한 OFDM 시스템을 사용할 뿐만 아니라, 64 QAM(Quadrature Amplitude Modulation), 1024 QAM 등 높은 고차 변조 방식으로 인해 높은 PAPR 문제는 계속 발생할 수 있다. 높은 PAPR은 전력 증폭기에서 낮은 백오프(backoff) PAE(power-added efficiency) 효율성을 갖기 때문에, 본 개시에서는 도허티 전력 증폭기가 제안된다. 여기서, 공통 매칭 회로란, 도허티 전력 증폭기의 캐리어 증폭기와 피킹 증폭기에 의해 공유되는 매칭 회로를 지칭한다. 다시 말해, 캐리어 증폭기와 피킹 증폭기는 각각 매칭 회로를 갖는 것이 아니라, 같은 회로를 공유할 수 있다. 공통 매칭 회로는, 출력 정합 회로로 지칭될 수 있다.
도 3을 참고하면, 도허티 전력 증폭기(300)는 차동 구조의 전력 증폭기 2개에 기반하여 설계될 수 있다. 도허티 전력 증폭기(300)는 캐리어 증폭기(331), 피킹 증폭기(332)를 포함할 수 있다. 일 실시 예에 따라, 캐리어 증폭기(331)는 차동 증폭기로 구성될 수 있다. 캐리어 증폭기(331)는 (+)단자의 입력단, (-)단자의 입력단을 포함하고, 두 입력단들의 차이에 대응하는 신호를 증폭하도록 구성될 수 있다. 예를 들어, 캐리어 증폭기(331)는 (+)단과 연결되는 트랜지스터, (-)단과 연결되는 트랜지스터를 포함할 수 있다. 일 실시 예에 따라, 피킹 증폭기(332)는 차동 증폭기로 구성될 수 있다. 피킹 증폭기(332)는 (+)단자의 입력단, (-)단자의 입력단을 포함하고, 두 입력단들의 차이에 대응하는 신호를 증폭하도록 구성될 수 있다. 예를 들어, 피킹 증폭기(332)는 (+)단과 연결되는 트랜지스터, (-)단과 연결되는 트랜지스터를 포함할 수 있다.
캐리어 증폭기(331)에는 임피던스 변환 회로(340)가 연결될 수 있다. 임피던스 변환 회로(340)는, 도허티 동작 시(피킹 증폭기(332) 동작 시)), 캐리어 증폭기(331)의 출력 임피던스 Ropt가 되도록 구성될 수 있다. Ropt는 증폭기가 최대 출력과 효율을 낼 수 있는 임피던스를 의미한다. 임피던스 변환 회로(340)에 의한 위상 변화는 피킹 증폭기의 입력단에 위상 지연 성분을 추가하여 캐리어 증폭기와 피킹 증폭기의 위상을 일치시킨다, 본 개시의 실시 예들에 따를 때, 임피던스 변환 회로(340)는 λ/4 변환기로 기능하기 위한 C-L-C 연결 구조를 포함할 수 있다. C-L-C 연결 구조는, 증폭기의 출력 양단에 병렬로 연결되는 제1 커패시터(Cλ/4), 양단에 직렬로 연결되는 인덕터들(Lλ/4), 및 인덕터들 이후 병렬로 연결되는 제2 커패시터(Cλ/4)를 포함할 수 있다. C-L-C 구조를 구현하기 위한 제1 커패시터(Cλ/4)는 동작 주파수 (fc)와 ROPT 값에 의해 결정되고, (Cλ/4=1/(2πfcROPT)), 이는 캐리어 증폭기(331)의 트랜지스터(TR)의 기생 출력 커패시터(Cout,carrier)에 캐패시턴스(도 3의 α)가 추가됨으로써 구현된다. 마찬가지로, C-L-C 구조를 구현하기 위한 제2 커패시터(Cλ/4)는 피킹 증폭기(332)의 트랜지스터(TR)의 기생 출력 커패시터(Cout,peaking)에 커패시턴스(도 3의 β)가 추가됨으로써 구현된다. 캐리어 증폭기(331) 및 피킹 증폭기(332) 각각은 트랜지스터들로 구성될 수 있다. 이 때, Cout,carrier는 캐리어 증폭기(331)를 구성하는 트랜지스터(들)의 기생 출력 커패시터를 나타낸 것으로, 실제 회로에서는 제1 캐패시터를 구현하기 위해 α(F)에 대응하는 커패시터만이 부가된다. 마찬가지로, Cout,peaking는 피킹 증폭기(332)를 구성하는 트랜지스터(들)의 기생 출력 캐패시터를 나타낸 것으로, 실제 회로에서는 제2 캐패시터를 구현하기 위해 β(F)에 대응하는 커패시터만이 부가된다. λ/4 변환기의 매칭 기능을 위해 증폭기의 출력 커패시턴스의 값을 설정(일 실시 예에 따라, 가변 소자의 경우에는 제어, 다른 일 실시 예에 따라, 고정 소자의 경우에는 설계)함으로써, 캐리어 증폭기와 피킹 증폭기가 결합될 수 있다.
캐리어 증폭기(331)와 피킹 증폭기(332)는 공통 매칭 회로(350)에 연결될 수 있다. 이 때, 캐리어 증폭기(331)는 상술된 임피던스 변환 회로(340)를 통해 공통 매칭 회로(350)과 연결되나 피킹 증폭기(332)는 바로 공통 매칭 회로(350)과 연결될 수 있다. 도 3에서는, 캐리어 증폭기(331)에만 임피던스 변환 회로가 부가되었으나 본 개시의 실시 예는 이에 한정되지 않는다. 예를 들어, 피킹 증폭기(332)에만 임피던스 변환기가 연결될 수 있다. 다른 예를 들어, 캐리어 증폭기(331) 및 피킹 증폭기(332)에 서로 다른 임피던스 변환기가 구성될 수도 있다.
공통 매칭 회로(350)는 임피던스 매칭을 위한 변압기를 포함할 수 있다. 변압기는, 입력 대 출력 비율을 제어하기 위해, 커패시터들을 포함할 수 있다. 변압기는 입력 대 출력 비율을 제어하기 위해 1차 커패시터(CMAT1) 및 2차 커패시터(CMAT2)를 포함할 수 있다. 1차 커패시터(CMAT1)는 임피던스 변환 회로(340)의 제2 커패시터(Cλ/4)와 병렬로 연결될 수 있다. 일 실시 예에 따라, 커패시터의 면적 감소를 위해, 1차 커패시터(CMAT1)와 제2 커패시터(Cλ/4)는, 제2 커패시터(Cλ/4 + CMAT1)의 커패시턴스를 갖는 하나의 커패시터로 대체될 수 있다. 병렬 연결되는 커패시터들은, 커패시턴스들의 합을 갖는, 하나의 커패시터로 대체될 수 있기 때문에, 공통 매칭 회로(350)는 임피던스 변환기의 구성요소와 변압기의 1차 커패시터로 함께 기능하는 커패시터(이하, 공유 커패시터)를 포함할 수 있다. 이 때, 변압기의 입력단과 C-L-C 구조에서 부가적으로 요구되는 커패시턴스 값을 β 라고 가정하자. 피킹 증폭기인 트랜지스터의 기생 출력 커패시터(이하, 피킹 커패시터)의 커패시턴스 값이 Cout,peaking라면, 공유 커패시터는 β 의 커패시턴스를 부가함으로써, 공유 커패시터가 Cout,peaking+ β 의 커패시턴스를 갖도록 구성될 수 있다. 일 실시 예에 따라, 출력 정합(부하 임피던스와의 매칭) 기능을 위해 공유 커패시터가 임피던스 변환 회로(340) 및 공통 매칭 회로(350) 모두의 일부 구성 요소로써 배치될 수 있다. 증폭기의 공유 커패시터의 커패시턴스의 값을 설정(일 실시 예에 따라, 가변 소자의 경우에는 제어, 다른 일 실시 예에 따라, 고정 소자의 경우에는 설계)함으로써, 캐리어 증폭기와 피킹 증폭기가 결합될 수 있다.
캐리어 증폭기와 피킹 증폭기의 출력 커패시터를 C-L-C로 구현되는 쿼터-웨이브 변환기의 일부 구성 요소로 활용함으로써, 본 개시의 실시 예들에 따른 공통 매칭 회로를 갖는 도허티 전력 증폭기는 도 2a 및 도 2b와 같은 종래 구조에서 필요했던 변압기의 개수를 줄여 면적을 최소화한다. 또한, 캐리어 증폭기와 피킹 증폭기가 공통 매칭 회로(350)를 갖는 구조뿐만 아니라, 캐리어 증폭기의 출력 커패시터와 피킹 증폭기의 출력 커패시터들이 도허티 전력 증폭기의 λ/4 변환기로 기능하도록 재이용됨으로써, 본 개시의 실시 예들에 따른 도허티 전력 증폭기의 면적이 보다 감소할 수 있다. 뿐만 아니라, 본 개시의 실시 예들에 따른 공통 매칭 회로를 갖는 도허티 전력 증폭기는, 저전력 동작 시, 피킹 증폭기(332)의 출력 단의 임피던스(Zout,peaking)(254)가 주파수에 따라 크게 변하면서 생기는 광대역 특성 열화를 최소화할 수 있다.
도 4는 본 개시의 실시 예들에 따른 공통 매칭 회로를 갖는 도허티 전력 증폭기의 차동 페어(differential pair) 배치의 예를 도시한다. 도 4는, 도 3에 도시된 도허티 전력 증폭기(300) 내 구성 요소들의 배치의 예를 나타낸다. 즉, 도 3의 도허티 전력 증폭기(300)에 대한 설명이 동일 또는 유사한 방식으로 적용될 수 있다.
도 4를 참고하면, 도허티 전력 증폭기(400)는 차동 구조의 전력 증폭기 2개에 기반하여 설계될 수 있다. 도허티 전력 증폭기(400)는 (+)단의 캐리어 증폭기(431a), (-)단의 캐리어 증폭기(431b), (+)단의 피킹 증폭기(432a), (-)단의 피킹 증폭기(432b)를 포함할 수 있다. 예를 들어, (+)단의 캐리어 증폭기(431a)는 (+)단과 연결되는 트랜지스터를 포함할 수 있다. (-)단의 캐리어 증폭기(431b)는 (-)단과 연결되는 트랜지스터를 포함할 수 있다. 또한, 예를 들어, (+)단의 피킹 증폭기(432a)는 (+)단과 연결되는 트랜지스터를 포함할 수 있다. (-)단의 피킹 증폭기(432b)는 (-)단과 연결되는 트랜지스터를 포함할 수 있다. 도 4에는 도시되지 않았으나, 입력단에서 커플러(또는 디바이더, 스플리터)를 통해 입력 신호는 캐리어 증폭기와 피킹 증폭기로 분배되어 전달될 수 있다. (+)단의 입력 신호는, (+)단의 캐리어 증폭기(431a)와 (+)단의 피킹 증폭기(432a) 각각에게 분배되어 전달될 수 있다. (-)단의 입력 신호는, (-)단의 캐리어 증폭기(431b)와 (-)단의 피킹 증폭기(432b) 각각에게 분배되어 전달될 수 있다.
캐리어 증폭기의 출력단에 임피던스 변환 회로(440)이 배치될 수 있다. 임피던스 변환 회로(440)는, 도허티 증폭기가 최대 출력으로 동작할 시(피킹 증폭기 동작 시), 캐리어 증폭기의 출력 임피던스 Ropt가 되도록 구성될 수 있다. Ropt는 증폭기가 최대 출력과 효율을 낼 수 있는 임피던스를 의미한다. 임피던스 변환 회로(440)는, λ/4 변환기로 기능하도록 구현될 수 있다. 본 개시의 실시 예들에 따를 때, 임피던스 변환 회로(440)는 λ/4 변환기로 기능하기 위한 C-L-C 연결 구조를 포함할 수 있다. C-L-C 연결 구조는, (+)단의 캐리어 증폭기(431a)(혹은 트랜지스터)의 출력단 (-)단의 캐리어 증폭기(431b)(혹은 트랜지스터)의 출력단에 병렬로 연결되는 제1 커패시터(Cλ/4), (+)단의 캐리어 증폭기(431a)(혹은 트랜지스터)의 출력단 (-)단의 캐리어 증폭기(431b)(혹은 트랜지스터)의 출력단 각각에 직렬로 연결되는 인덕터들(Lλ/4), 및 인덕터들 이후 병렬로 연결되는 제2 커패시터(Cλ/4)를 포함할 수 있다. C-L-C 구조를 구현하기 위한 제1 커패시터(Cλ/4)는 동작 주파수 (fc)와 ROPT 값에 의해 결정되고, (Cλ/4=1/(2πfcROPT)), 이는 캐리어 증폭기(431a, 431b)의 트랜지스터(TR)의 기생 출력 커패시터(Cout,carrier)에 캐패시턴스(도 4의 α)가 추가됨으로써 구현된다. 마찬가지로, C-L-C 구조를 구현하기 위한 제2 커패시터(Cλ/4)는 피킹 증폭기(432a, 432b)의 트랜지스터(TR)의 기생 출력 커패시터(Cout,peaking)에 커패시턴스(도 4의 β)가 추가됨으로써 구현된다. λ/4 변환기의 매칭 기능을 위해 증폭기의 출력 커패시턴스의 값을 설정(일 실시 예에 따라, 가변 소자의 경우에는 제어, 다른 일 실시 예에 따라, 고정 소자의 경우에는 설계)함으로써, 캐리어 증폭기와 피킹 증폭기가 결합될 수 있다.
(+)단의 캐리어 증폭기(431a), (+)단의 피킹 증폭기(432a), (-)단의 캐리어 증폭기(431b), 및 (-)단의 피킹 증폭기(432b) 각각의 출력단은 공통 매칭 회로(450)에 연결될 수 있다. 이 때, (+)단의 캐리어 증폭기(431a) 및 (-)단의 캐리어 증폭기(431b)는 상술된 임피던스 변환 회로(440)를 통해 공통 매칭 회로(450)와 연결되나, (+)단의 피킹 증폭기(432a) 및 (-)단의 피킹 증폭기(432b)는 바로 공통 매칭 회로(450)과 연결될 수 있다. 공통 매칭 회로(450)는 임피던스 매칭을 위한 변압기를 포함할 수 있다. 변압기는, 입력 대 출력 비율을 제어하기 위해, 커패시터들을 포함할 수 있다. 변압기는 입력 대 출력 비율을 제어하기 위해 1차 커패시터(CMAT1) 및 2차 커패시터(CMAT2)를 포함할 수 있다. 1차 커패시터(CMAT1)는 임피던스 변환 회로(440)의 제2 커패시터(Cλ/4)와 병렬로 연결될 수 있다. 일 실시 예에 따라, 커패시터의 면적 감소를 위해, 1차 커패시터(CMAT1)와 제2 커패시터(Cλ/4)는, 제2 커패시터(Cλ/4 + CMAT1)의 커패시턴스를 갖는 하나의 커패시터로 대체될 수 있다. 병렬 연결되는 커패시터들은, 커패시턴스들의 합을 갖는, 하나의 커패시터로 대체될 수 있기 때문에, 공통 매칭 회로(450)는 임피던스 변환기의 구성요소와 변압기의 1차 커패시터로 함께 기능하는 커패시터(이하, 공유 커패시터)를 포함할 수 있다. 이 때, 변압기의 입력단에서 부가적으로 요구되는 커패시턴스 값을 β 라고 가정하자. 피킹 증폭기인 트랜지스터의 기생 출력 커패시터의 커패시턴스 값이 Cout,peaking라면, 공유 커패시터는 Cout,peaking+ β 의 커패시턴스를 갖도록 구성될 수 있다. 일 실시 예에 따라, 출력 정합(부하 임피던스와의 매칭) 기능을 위해 공유 커패시터가 임피던스 변환 회로(440) 및 공통 매칭 회로(450) 모두의 일부 구성 요소로써 배치될 수 있다. 증폭기의 공유 커패시터의 커패시턴스의 값을 설정(일 실시 예에 따라, 가변 소자의 경우에는 제어, 다른 일 실시 예에 따라, 고정 소자의 경우에는 설계)함으로써, 캐리어 증폭기와 피킹 증폭기가 결합될 수 있다.
본 개시의 실시 예들에 따른 전력 증폭기를 RFIC에 설계하기 위해서는, 도 4에 도시된 집중 소자들(예: 인덕터 또는 커패시터) 및 트랜지스터들이 적절히 배치된다. 일부 실시 예들에서, 적절한 배치는, 각 구성요소(component)의 대칭적인 배치를 포함할 수 있다. 일 실시 예에 따라, 그라운드(ground, GND)로부터 대칭적인 설계를 위해, (+)입력단의 구성요소들과 (-)입력단의 구성요소들은 실질적으로 대칭(symmetric)이 되도록 배치될 수 있다. 물리적인 선로 길이가 달라질수록, 신호가 겪는 손실 또한 달라질 수 있기 때문이다. 임피던스 변환 회로(440) 및 공통 매칭 회로(450)가 커패시터를 공유하도록 배치될 수 있다. 해당 커패시터를 중심으로 일 측에는 (+)단의 캐리어 증폭기(431a), (+)단의 피킹 증폭기(432a), 다른 일 측에는 (-)단의 캐리어 증폭기(431b), (-)단의 피킹 증폭기(432b)가 위치할 수 있다. 또한, 일 실시 예에 따라, 집중 소자들인 커패시터들 및 인덕터들 또한 대칭적으로 배치될 수 있다. 캐리어 증폭기의 출력 커패시터와 피킹 증폭기의 출력 커패시터 사이에 위치하는 인덕터들은 각각 서로 다른 측에 위치할 수 있다. 또한, 일 실시 예에 따라, 캐리어 증폭기와 피킹 증폭기의 출력 정합을 위해 하나의 공통 매칭 회로(450)가 도허티 전력 증폭기(400)에 포함되므로, 공통 매칭 회로(450)는 (+)단의 구성 요소들과 (-)단의 구성 요소들 간의 중심 영역에 위치할 수 있다.
일부 실시 예들에서, 적절한 배치는, 여유 공간의 확보를 포함할 수 있다. 일 실시 예에 따라, 본 개시의 실시 예들에 따른 전력 증폭기는 각 트랜지스터의 출력에서 2차 하모닉 성분의 제거를 위한 회로(예: L-C로 구성되는 저역 통과 필터(low pass filter)를 더 포함할 수 있다. 변압기 개수의 감소, 커패시터 개수의 감소로 이내 실장 면적이 감소할 수 있다. 뿐만 아니라, RF 구성 요소들의 대칭적인 배치를 통해, 여유 공간이 확보될 수 있다.
도 5는 본 개시의 실시 예들에 따른 공통 매칭 회로를 갖는 도허티 전력 증폭기의 차동 페어 배치의 다른 예를 도시한다. 도 5는, 도 3에 도시된 도허티 전력 증폭기(300) 내 구성 요소들의 배치의 예를 나타낸다. 즉, 도 3의 도허티 전력 증폭기(300)에 대한 설명이 동일 또는 유사한 방식으로 적용될 수 있다.
도 5를 참고하면, 도허티 전력 증폭기(500)는 차동 구조의 전력 증폭기 2개에 기반하여 설계될 수 있다. 도허티 전력 증폭기(500)는 (+)단의 캐리어 증폭기(531a), (-)단의 캐리어 증폭기(531b), 및 피킹 증폭기(532)를 포함할 수 있다. 예를 들어, (+)단의 캐리어 증폭기(531a)는 (+)단과 연결되는 트랜지스터를 포함할 수 있다. (-)단의 캐리어 증폭기(531b)는 (-)단과 연결되는 트랜지스터를 포함할 수 있다. 또한, 예를 들어, 피킹 증폭기(532)는 (+)단과 연결되는 트랜지스터 및 (-)단과 연결되는 트랜지스터를 포함할 수 있다. 도 5에는 도시되지 않았으나, 입력단에서 커플러(또는 디바이더, 스플리터)를 통해 입력 신호는 캐리어 증폭기와 피킹 증폭기로 분배되어 전달될 수 있다. (+)단의 입력 신호는, (+)단의 캐리어 증폭기(531a)와 피킹 증폭기(532) 각각에게 분배되어 전달될 수 있다. (-)단의 입력 신호는, (-)단의 캐리어 증폭기(531b)와 피킹 증폭기(532) 각각에게 분배되어 전달될 수 있다.
캐리어 증폭기의 출력단에 임피던스 변환 회로(540)이 배치될 수 있다. 임피던스 변환 회로(540)는, 도허티 증폭기가 최대 출력으로 동작할 시 (피킹 증폭기 동작 시), 캐리어 증폭기의 출력 임피던스 Ropt가 되도록 구성될 수 있다. Ropt는 증폭기가 최대 출력과 효율을 낼 수 있는 임피던스를 의미한다. 임피던스 변환 회로(540)는, λ/4 변환기로 기능하도록 구현될 수 있다. 임피던스 변환 회로(540)는 캐리어 증폭기와 피킹 증폭기의 위상(phase)을 일치시키도록 구성될 수 있다. 예를 들어, 임피던스 변환 회로(540)는 위상 지연 성분을 포함하도록 구성될 수 있다. 본 개시의 실시 예들에 따를 때, 임피던스 변환 회로(540)는 λ/4 변환기로 기능하기 위한 C-L-C 연결 구조를 포함할 수 있다. C-L-C 연결 구조는, (+)단의 캐리어 증폭기(531a)(혹은 트랜지스터)의 출력단 (-)단의 캐리어 증폭기(531b)(혹은 트랜지스터)의 출력단에 병렬로 연결되는 제1 커패시터(Cλ/4), (+)단의 캐리어 증폭기(531a)(혹은 트랜지스터)의 출력단 (-)단의 캐리어 증폭기(531b)(혹은 트랜지스터)의 출력단 각각에 직렬로 연결되는 인덕터들(Lλ/4), 및 인덕터들 이후 병렬로 연결되는 제2 커패시터(Cλ/4)를 포함할 수 있다. C-L-C 구조를 구현하기 위한 제1 커패시터(Cλ/4)는 동작 주파수 (fc)와 ROPT 값에 의해 결정되고, (Cλ/4=1/(2πfcROPT)), 이는 캐리어 증폭기(531a, 531b)의 트랜지스터(TR)의 기생 출력 커패시터(Cout,carrier)에 캐패시턴스(도 4의 α)가 추가됨으로써 구현된다. 마찬가지로, C-L-C 구조를 구현하기 위한 제2 커패시터(Cλ/4)는 피킹 증폭기(532)의 트랜지스터(TR)의 기생 출력 커패시터(Cout,peaking)에 커패시턴스(도 4의 β)가 추가됨으로써 구현된다. λ/4 변환기의 매칭 기능을 위해 증폭기의 출력 커패시턴스의 값을 설정(일 실시 예에 따라, 가변 소자의 경우에는 제어, 다른 일 실시 예에 따라, 고정 소자의 경우에는 설계)함으로써, 캐리어 증폭기와 피킹 증폭기가 결합될 수 있다.
(+)단의 캐리어 증폭기(531a), (-)단의 캐리어 증폭기(531b), 및 피킹 증폭기(532) 각각의 출력단은 공통 매칭 회로(550)에 연결될 수 있다. 이 때, (+)단의 캐리어 증폭기(531a) 및 (-)단의 캐리어 증폭기(531b)는 상술된 임피던스 변환 회로(540)를 통해 공통 매칭 회로(550)와 연결되나, 피킹 증폭기(532)는 바로 공통 매칭 회로(550)과 연결될 수 있다. 공통 매칭 회로(550)는 임피던스 매칭을 위한 변압기를 포함할 수 있다. 변압기는, 입력 대 출력 비율을 제어하기 위해, 커패시터들을 포함할 수 있다. 변압기는 입력 대 출력 비율을 제어하기 위해 1차 커패시터(CMAT1) 및 2차 커패시터(CMAT2)를 포함할 수 있다. 1차 커패시터(CMAT1)는 임피던스 변환 회로(540)의 제2 커패시터(Cλ/4)와 병렬로 연결될 수 있다. 일 실시 예에 따라, 커패시터의 면적 감소를 위해, 1차 커패시터(CMAT1)와 제2 커패시터(Cλ/4)는, 제2 커패시터(Cλ/4 + CMAT1)의 커패시턴스를 갖는 하나의 커패시터로 대체될 수 있다. 병렬 연결되는 커패시터들은, 커패시턴스들의 합을 갖는, 하나의 커패시터로 대체될 수 있기 때문에, 공통 매칭 회로(550)는 임피던스 변환기의 구성요소와 변압기의 1차 커패시터로 함께 기능하는 커패시터(이하, 공유 커패시터)를 포함할 수 있다. 이 때, 변압기의 입력단에서 부가적으로 요구되는 커패시턴스 값을 β 라고 가정하자. 피킹 증폭기인 트랜지스터의 기생 출력 커패시터의 커패시턴스 값이 Cout,peaking라면, 공유 커패시터는 Cout,peaking+ β 의 커패시턴스를 갖도록 구성될 수 있다. 일 실시 예에 따라, 출력 정합(부하 임피던스와의 매칭) 기능을 위해 공유 커패시터가 임피던스 변환 회로(540) 및 공통 매칭 회로(550) 모두의 일부 구성 요소로써 배치될 수 있다. 증폭기의 공유 커패시터의 커패시턴스의 값을 설정(일 실시 예에 따라, 가변 소자의 경우에는 제어, 다른 일 실시 예에 따라, 고정 소자의 경우에는 설계)함으로써, 캐리어 증폭기와 피킹 증폭기가 결합될 수 있다.
본 개시의 실시 예들에 따른 전력 증폭기를 RFIC에 설계하기 위해서는, 도 5에 도시된 집중 소자들(예: 인덕터 또는 커패시터) 및 트랜지스터들이 적절히 배치된다. 일부 실시 예들에서, 적절한 배치는, 각 구성요소(component)의 대칭적인 배치를 포함할 수 있다. 일 실시 예에 따라, 그라운드(ground, GND)로부터 대칭적인 설계가 가능하도록, (+)입력단의 구성요소들과 (-)입력단의 구성요소들은 실질적으로 대칭(symmetric)이 되도록 배치될 수 있다. 물리적인 선로 길이가 달라질수록, 신호가 겪는 손실 또한 달라질 수 있기 때문이다. 임피던스 변환 회로(540) 및 공통 매칭 회로(550)이 커패시터를 공유하도록 배치될 수 있다. 해당 커패시터를 중심으로 일 측에는 (+)단의 캐리어 증폭기(531a)가 위치하고, 다른 일 측에는 (-)단의 캐리어 증폭기(531b)가 위치할 수 있다. 또한, 일 실시 예에 따라, 집중 소자들인 커패시터들 및 인덕터들 또한 대칭적으로 배치될 수 있다. 캐리어 증폭기의 출력 커패시터와 피킹 증폭기의 출력 커패시터 사이에 위치하는 인덕터들은 각각 서로 다른 측에 위치할 수 있다. 또한, 일 실시 예에 따라, 캐리어 증폭기와 피킹 증폭기의 출력 정합을 위해 하나의 공통 매칭 회로(550)가 도허티 전력 증폭기(500)에 포함되므로, 공통 매칭 회로(550)는 (+)단의 구성 요소들과 (-)단의 구성 요소들 간의 중심 영역에 위치할 수 있다. 또한, 일 실시 예에 따라, 피킹 증폭기(532)는 임피던스 매칭 회로(540)의 구성 요소들 사이에 위치할 수 있다. 피킹 증폭기(532)는 도허티 전력 증폭기(500) 내의 대칭적인 설계 시 효율적인 배치를 위해, 임피던스 매칭 회로(540)의 소자들 사이에서 배치도리 수 있다. 예를 들어, 피킹 증폭기(532)는 캐리어 증폭기(531a)의 출력 커패시터와 피킹 증폭기(531b)의 출력 커패시터 사이에 위치할 수 있다.
일부 실시 예들에서, 적절한 배치는, 여유 공간의 확보를 포함할 수 있다. 일 실시 예에 따라, 본 개시의 실시 예들에 따른 전력 증폭기는 각 트랜지스터의 출력에서 2차 하모닉 성분의 제거를 위한 회로(예: L-C로 구성되는 저역 통과 필터(low pass filter)를 더 포함할 수 있다. 변압기 개수의 감소, 커패시터 개수의 감소로 이내 실장 면적이 감소할 수 있다. 뿐만 아니라, RF 구성 요소들의 대칭적인 배치를 통해, 여유 공간이 확보될 수 있다.
도 3 내지 도 5를 통해, 도허티 전력 증폭기의 구조로써, 캐리어 증폭기와 피킹 증폭기가 공유하는 출력 정합 회로(즉, 공통 매칭 회로), 캐리어 증폭기와 출력 정합 회로 사이에 위치하는 임피던스 변환 회로가 제안되었다. 도 3 내지 도 5에서는, 각 차동 증폭기의 소자들의 위치, 공간 확보에 따라 다양한 배치 시나리오들의 예들이 도시되었다.
도 3 내지 도 5에서 언급된 회로 구조들은 전력 증폭기를 필요로 하는 장비(예: mmWave phased array RFIC, RFIC를 포함하는 기지국, 단말)에서의 요구사항에 따라 적절히 선택되어 이용될 수 있다. 일 실시 예에 따라, 도허티 증폭 회로의 각 구성 요소들은, 도 3 내지 도 5를 통해 공통적으로 언급되는 공통 매칭 회로 및 공유 커패시터 외에, 중성화 커패시터(neutralization capacitor)의 필요성, 입출력 경로의 고립(isolation), 2차 하모닉 단락 회로의 필요 여부 중 적어도 하나에 따라 배치될 수 있다. 일 실시 예에 따라, 본 개시의 실시 예들에 따른 도허티 전력 증폭기는, 중성화(neutralization) 커패시터를 더 포함할 수 있다. 차동 증폭기에서 발생하는 전극 간 정전 용량 문제를 해소하기 위한 중성화 커패시터가 도허티 전력 증폭기에 배치될 수 있다. 각 트랜지스터에서, 전극을 교차하도록 중성화 커패시터가 배치될 수 있다. 예를 들어, (+)출력단과 (-)입력단 사이에 커패시터가 배치될 수 있다. 도허티 전력 증폭기는 총 4개의 트랜지스터들(캐리어 증폭기)을 포함하므로, 추가적인 중성화 커패시터들의 배치를 위해 여유적인 공간 확보 혹은 다른 전극을 갖는 증폭기들 간의 거리이 고려된 회로 구조가 이용될 수 있다. 또한, 일 실시 예에 따라, 본 개시의 실시 예들에 따른 도허티 전력 증폭기는, 각 트랜지스터의 출력에서 발생하는 하모닉 성분의 제거를 위해, 인덕터 혹은 커패시터로 구성되는 하모닉 제거 회로를 더 포함할 수 있다. 도허티 전력 증폭기는 총 4개의 트랜지스터들(캐리어 증폭기)을 포함하므로, 추가적인 중성화 커패시터들의 배치를 위해 여유적인 공간 확보를 위한 회로 구조가 이용될 수 있다.
도 3 내지 도 5에서 상술된, 본 개시의 실시 예들에 따른 도허티 전력 증폭기는 도 1b의 복수의 RF 체인들(170-0, 170-1, 170-2, ..., 170-14, 170-15) 각각에 포함될 수 있다. 각 RF 체인의 신호는, 위상 변환기 및 본 개시의 실시 예들에 따른 도허티 전력 증폭기를 통과하여, 안테나 엘리멘트에게 전달될 수 있다.
도 6은 본 개시의 실시 예들에 따른 공통 매칭 회로를 갖는 도허티 전력 증폭기를 포함하는 전자 장치의 기능적 구성을 도시한다.
도 6을 참고하면, 전자 장치(610)는, 도 1a의 기지국(110) 혹은 단말(120) 중 하나일 수 있다. 일 실시 예에 따라, 전자 장치(610)는 기지국(110)의 mmWave 대역에서 하나 이상의 RF 체인들을 포함하는 RFIC의 안테나 장비 일 수 있다. 도 1a 내지 도 5를 통해 언급된 증폭기 회로 구조뿐만 아니라, 이를 포함하는 전자 장치 또한 본 개시의 실시 예들에 포함된다. 전자 장치(610)는 도 1a 내지 도 5를 통해 언급된 캐리어 증폭기와 피킹 증폭기가 매칭 회로를 공유하는 형태의 도허티 전력 증폭기를 RF 구성요소로써 포함할 수 있다.
도 6을 참고하면, 전자 장치(610)의 예시적인 기능적 구성이 도시된다. 전자 장치(610)은 안테나부(611), 필터부(612), RF(radio frequency) 처리부(613), 프로세서(예: 제어부(control unit))(614)를 포함할 수 있다.
안테나부(611)는 다수의 안테나들을 포함할 수 있다. 안테나는 무선 채널을 통해 신호를 송수신하기 위한 기능들을 수행한다. 안테나는 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함할 수 있다. 안테나는 상향 변환된 신호를 무선 채널 상에서 방사하거나 다른 장치가 방사한 신호를 획득할 수 있다. 각 안테나는 안테나 엘리멘트 또는 안테나 소자로 지칭될 수 있다. 일부 실시 예들에서, 안테나부(611)는 복수의 안테나 엘리멘트들이 열(array)을 이루는 안테나 어레이(antenna array)를 포함할 수 있다. 안테나부(611)는 RF 신호선들을 통해 필터부(612)와 전기적으로 연결될 수 있다. 안테나부(611)는 다수의 안테나 엘리멘트들을 포함하는 PCB에 실장될 수 있다. PCB는 각 안테나 엘리멘트와 필터부(612)의 필터를 연결하는 복수의 RF 신호선들을 포함할 수 있다. 이러한 RF 신호선들은 급전 네트워크(feeding network)로 지칭될 수 있다. 안테나부(611)는 수신된 신호를 필터부(612)에 제공하거나 필터부(612)로부터 제공된 신호를 공기중으로 방사할 수 있다.
필터부(612)는 원하는 주파수의 신호를 전달하기 위해, 필터링을 수행할 수 있다. 필터부(612)는 공진(resonance)를 형성함으로써 주파수를 선택적으로 식별하기 위한 기능을 수행할 수 있다. 필터부(612)는 대역 통과 필터(band pass filter), 저역 통과 필터(low pass filter), 고역 통과 필터(high pass filter), 또는 대역 제거 필터(band reject filter) 중 적어도 하나를 포함할 수 있다. 즉, 필터부(612)는 송신을 위한 주파수 대역 또는 수신을 위한 주파수 대역의 신호를 얻기 위한 RF 회로들을 포함할 수 있다. 본 개시의 실시 예들에 따른 필터부(612)는 안테나부(611)와 RF 처리부(613)를 전기적으로 연결할 수 있다.
RF 처리부(613)는 복수의 RF 경로들을 포함할 수 있다. RF 경로는 안테나를 통해 수신되는 신호 혹은 안테나를 통해 방사되는 신호가 통과하는 경로의 단위일 수 있다. 적어도 하나의 RF 경로는 RF 체인으로 지칭될 수 있다. RF 체인은 복수의 RF 소자들을 포함할 수 있다. RF 소자들은 증폭기, 믹서, 오실레이터, DAC(digital-to-analog converter), ADC(analog-to-digital converter) 등을 포함할 수 있다. 예를 들어, RF 처리부(613)는 기저대역(base band)의 디지털 송신신호를 송신 주파수로 상향 변환하는 상향 컨버터(up converter)와, 상향 변환된 디지털 송신신호를 아날로그 RF 송신신호로 변환하는 DAC를 포함할 수 있다. 상향 컨버터와 DAC는 송신경로의 일부를 형성한다. 송신 경로는 전력 증폭기(power amplifier, PA) 또는 커플러(coupler)(또는 결합기(combiner))를 더 포함할 수 있다. 또한 예를 들어, RF 처리부(613)는 아날로그RF 수신신호를 디지털 수신신호로 변환하는 ADC와 디지털 수신신호를 기저대역의 디지털 수신신호로 변환하는 하향 컨버터(down converter)를 포함할 수 있다. ADC와 하향 컨버터는 수신경로의 일부를 형성한다. 수신 경로는 저전력 증폭기(low-noise amplifier, LNA) 또는 커플러(coupler)(또는 분배기(divider))를 더 포함할 수 있다. RF 처리부(613)의 RF 부품들은 PCB에 구현될 수 있다. 기지국(예: 전자 장치(610))은 안테나 부(611)-필터부(612)-RF 처리부(613) 순으로 적층된 구조를 포함할 수 있다. 안테나들과 RF 처리부(613)의 RF 부품들은 PCB 상에서 구현될 수 있고, PCB와 PCB 사이에 필터들이 반복적으로 체결되어 복수의 층들(layers)을 형성할 수 있다.
본 개시의 실시 예들에 따른 RF 처리부(613)는 안테나부(111), 필터부(612)로 전달되는 복수의 신호 경로들을 위한 복수의 RF 처리 체인들을 포함할 수 있다. mmWave를 위한 RFIC는 복수의 RF 처리 체인들을 포함할 수 있다. 기저대역(baseband)에서 인가되는 신호는 RFIC에 입력된다. RFIC에 입력되는 신호는 각 안테나 엘리멘트에게 분배된다. 이 때, 빔포밍을 위해, 안테나 엘리멘트들 각각에 독립적인 위상 천이가 적용될 수 있다. 따라서, RFIC는 각 안테나 엘리멘트로 전달될 신호의 처리를 위한 RF 처리 체인들을 포함할 수 있다. 각 RF 처리 체인은, RF 신호 처리를 위한 하나 이상의 RF 구성 요소들을 포함할 수 있다. RF 처리부(613)는 본 개시의 실시 예들에 따른 각 RF 경로에서 캐리어 증폭기와 피킹 증폭기가 공통적인 출력 정합 회로를 갖는 도허티(doherty) 전력 증폭기(power amplifier)를 포함할 수 있다. 도허티 전력 증폭기는, 출력 정합 회로의 튜닝 커패시터를 이용하는, 캐리어 증폭기와 피킹 증폭기의 임피던스 변환을 위한 쿼터-웨이브 변환기를 포함할 수 있다.
프로세서(614)는 전자 장치(610)의 전반적인 동작들을 제어할 수 있다. 프로세서(614)은 통신을 수행하기 위한 다양한 모듈들을 포함할 수 있다. 프로세서(614)는 모뎀(modem)과 같은 적어도 하나의 프로세서(processor)를 포함할 수 있다. 프로세서(614)는 디지털 신호 처리(digital signal processing)을 위한 모듈들을 포함할 수 있다. 예를 들어, 프로세서(614)는 모뎀을 포함할 수 있다. 데이터 송신 시, 프로세서(614)은 송신 비트열을 부호화 및 변조함으로써 복소 심벌들을 생성한다. 또한, 예를 들어, 데이터 수신 시, 프로세서(614)은 기저대역 신호를 복조 및 복호화를 통해 수신 비트열을 복원한다. 프로세서(614)는 통신 규격에서 요구하는 프로토콜 스택(protocol stack)의 기능들을 수행할 수 있다.
도 6에서는 본 개시의 전력 증폭기가 활용될 수 있는 장비로서, 전자 장치 (610)의 기능적 구성을 서술하였다. 그러나, 도 6에 도시된 예는 도 1a 내지 도 5를 통해 서술된 본 개시의 실시 예들에 따른 안테나 구조의 활용을 위한 예시적인 구성일 뿐, 본 개시의 실시 예들이 도 6에 도시된 장비의 구성 요소들에 한정되는 것은 아니다. 따라서, 임피던스 매칭 회로를 포함하는 전력 증폭기를 포함하는 RF 모듈, RFIC, 다른 구성의 통신 장비, 전력 증폭기를 위한 구조물 자체 또한 본 개시의 실시 예로써 이해될 수 있다.
본 개시에서는 전력 증폭기 필터 및 이를 포함하는 전자 장치를 설명하기 위해, 기지국 또는 mmWave 대역의 신호 전달을 위한 기지국의 장비(예: RU(radio unit) 혹은 AU(access unit)가 예로 서술되었으나, 본 개시의 실시 예들은 이에 한정되지 않는다. 본 개시의 실시 예들에 따른 전력 증폭기 및 이를 포함하는 전자 장치로서, 기지국과 동등한 기능을 수행하는 무선 장비, 기지국과 연결되는 무선 장비(예: TRP), 단말(120), 또는 기타 5G 통신을 위해 사용되는 통신 장비 모두 가능함은 물론이다. 또한, 본 개시에서는 MIMO(Multiple Input Multiple Output) 환경에서 통신을 위한 복수의 안테나들의 구조로서 안테나 어레이가 예로 서술되었으나, 일부 실시 예들에서 빔포밍을 위한 용이한 변경이 가능함은 물론이다.
mmWave phased array RFIC에 사용하고 있는 기존의 stacked PA 구조는 높은 PAPR을 갖는 5G NR 신호를 사용할 경우 효율이 크게 열화 된다. 도허티 구조는 높은 PAPR을 갖는 신호를 사용하는 경우에 효율을 향상시킬 수 있는 매우 효과적인 구조이지만, 기존의 Differential Doherty 구조(예: 도 2a 및 도 2b)는 2개의 변압기들과 λ/4 변환기를 사용하기 때문에 너무 큰 면적을 차지 할 뿐만 아니라, 저전력 동작 시(피킹 증폭기 비활성화), 광대역 특성이 열화 되는 문제가 있다. 본 개시의 실시 예들은, 면적과 광대역(wide bandwidth) 특성, 효율이 모두 중요한 phased array RFIC에 적용되는 차동 도허티 전력 증폭기 구조를 제안한다. 캐리어 증폭기와 피킹 증폭기가 하나의 출력 정합 회로와 연결되고, 캐리어 증폭기와 출력 정합 회로 사이에 임피던스 변환기가 구현됨으로써, 면적을 줄이고 대역 특성 열화가 감소한다.
본 개시의 실시 예들에 따른, 공통 매칭 회로를 갖는 차동 도허티 전력 증폭기는, 캐리어 증폭기와 피킹 증폭기는 하나 이상의 인덕터들을 통해 직렬로 연결될 수 있다. 또한, 일 실시 예에 따라, 차동 도허티 전력 증폭기는, 상기 하나 이상의 인덕터들과 캐리어 증폭기의 출력 커패시터 및 피킹 증폭기의 출력 커패시터를 통해 C-L-C 구조를 갖는 λ/4 변환기를 포함할 수 있다. 또한, 일 실시 예에 따라, 차동 도허티 전력 증폭기는, 캐리어 증폭기와 연결되는 λ/4 변환기와 피킹 증폭기가 결합되는 회로 및 출력 정합을 위한 변압기가 결합 이후 연결되는 회로를 포함할 수 있다. 또한, 일 실시 예에 따라, 캐리어 증폭기와 피킹 증폭기 각각은 차동 증폭기이고,(+)성분의 입력(positive input)과 (-)성분의 입력(negative input)이 물리적으로 일정 거리를 두어 배치될 수 있다. 캐리어 증폭기 및 피킹 증폭기의 출력들은 이후 공통 매칭 회로를 통해 결합될 수 있다. 또한, 일 실시 예에 따라, 상술된 인덕터들 각각은 전송 선로(transmission line)으로 대체될 수 있다. 다시 말해, λ/4 변환기는 C-L-C 구조 대신 양 커패시터들 사이에 배치되는 전송 선로를 포함할 수 있다.
본 개시의 실시 예들에 따를 때, 무선 통신 시스템에서, 도허티(doherty) 전력 증폭기(power amplifier)는, 차동(differential) 캐리어 증폭기; 차동 피킹 증폭기; 및 출력 정합 회로를 포함하고, 상기 출력 정합 회로는, 1차 튜닝 커패시터, 변압기, 및 2차 튜닝 커패시터를 포함하고, 상기 차동 캐리어 증폭기는, 상기 차동 캐리어 증폭기의 출력단의 캐리어 커패시터 및 인덕터들을 통해 상기 1차 튜닝 커패시터와 연결되고, 상기 차동 피킹 증폭기는 상기 1차 튜닝 커패시터와 연결되고, 상기 1차 튜닝 커패시터, 상기 인덕터들, 및 상기 캐리어 커패시터는, 쿼터-파장 변환기(quarter-wave transformer)로 기능하도록 구성될 수 있다.
일 실시 예에 따라, 상기 차동 캐리어 증폭기는, (+)단을 위한 제1 증폭기와 (-)단을 위한 제2 증폭기를 포함하고, 상기 차동 피킹 증폭기는, (+)단을 위한 제3 증폭기와 (-)단을 위한 제4 증폭기를 포함할 수 있다.
일 실시 예에 따라, 상기 캐리어 커패시터는, 상기 제1 증폭기의 출력단과 상기 제2 증폭기의 출력단에 병렬로 연결되고, 상기 1차 튜닝 커패시터는, 상기 제3 증폭기의 출력단과 상기 제4 증폭기의 출력단에 병렬로 연결될 수 있다.
일 실시 예에 따라, 상기 인덕터들은, 상기 캐리어 커패시터 및 상기 1차 튜닝 커패시터 사이에서 직렬로 배치될 수 있다.
일 실시 예에 따라, 상기 제1 증폭기 및 상기 인덕터들 중에서 상기 제1 증폭기에 연결되는 제1 인덕터는, 상기 도허티 전력 증폭기의 제1 영역에 배치되고, 상기 제2 증폭기 및 상기 인덕터들 중에서 상기 제2 증폭기에 연결되는 제2 인덕터는, 상기 제1 영역과 다른, 상기 도허티 전력 증폭기의 제2 영역에 배치되고, 상기 제1 영역과 상기 제2 영역 사이에 상기 출력 정합 회로가 배치될 수 있다.
일 실시 예에 따라, 상기 차동 피킹 증폭기는 상기 제1 영역과 상기 제2 영역 사이에 배치될 수 있다.
일 실시 예에 따라, 상기 차동 피킹 증폭기의 상기 제3 증폭기는 상기 제1 영역에 배치되고, 상기 제4 증폭기는 상기 제2 영역에 배치될 수 있다.
일 실시 예에 따라, 상기 도허티 전력 증폭기는 상기 제1 영역과 상기 제2 영역 사이에 배치되는 그라운드(ground) 회로를 더 포함할 수 있다.
일 실시 예에 따라, 상기 1차 튜닝 커패시터는, 상기 차동 피킹 증폭기의 하모닉(harmonic) 제거를 위한 출력 커패시터로 기능하도록 구성될 수 있다.
일 실시 예에 따라, 상기 출력 정합 회로는 상기 차동 캐리어 증폭기의 출력 및 상기 차동 피킹 증폭기의 출력을 결합하고, 상기 결합된 출력을 정합하도록 구성될 수 있다.
본 개시의 실시 예들에 따를 때, RFIC(radio frequency integrated circuit)는, 복수의 RF(radio frequency) 처리 체인들을 포함하고, 상기 복수의 RF 처리 체인들 각각은 위상 쉬프터(phase shifter) 및 도허티 전력 증폭기를 포함하고, 상기 도허티 전력 증폭기는, 차동(differential) 캐리어 증폭기, 차동 피킹 증폭기, 및 출력 정합 회로를 포함하고, 상기 출력 정합 회로는, 1차 튜닝 커패시터, 변압기, 및 2차 튜닝 커패시터를 포함하고, 상기 차동 캐리어 증폭기는, 상기 차동 캐리어 증폭기의 출력단의 캐리어 커패시터 및 인덕터들을 통해 상기 1차 튜닝 커패시터와 연결되고, 상기 차동 피킹 증폭기는 상기 1차 튜닝 커패시터와 연결될 수 있다.
일 실시 예에 따라, 상기 차동 캐리어 증폭기는, (+)단을 위한 제1 증폭기와 (-)단을 위한 제2 증폭기를 포함하고, 상기 차동 피킹 증폭기는, (+)단을 위한 제3 증폭기와 (-)단을 위한 제4 증폭기를 포함할 수 있다.
일 실시 예에 따라, 상기 캐리어 커패시터는, 상기 제1 증폭기의 출력단과 상기 제2 증폭기의 출력단에 병렬로 연결되고, 상기 1차 튜닝 커패시터는, 상기 제3 증폭기의 출력단과 상기 제4 증폭기의 출력단에 병렬로 연결될 수 있다.
일 실시 예에 따라, 상기 인덕터들은, 상기 캐리어 커패시터 및 상기 1차 튜닝 커패시터 사이에서 직렬로 배치될 수 있다.
일 실시 예에 따라, 상기 제1 증폭기 및 상기 인덕터들 중에서 상기 제1 증폭기에 연결되는 제1 인덕터는, 상기 도허티 전력 증폭기의 제1 영역에 배치되고, 상기 제2 증폭기 및 상기 인덕터들 중에서 상기 제2 증폭기에 연결되는 제2 인덕터는, 상기 제1 영역과 다른, 상기 도허티 전력 증폭기의 제2 영역에 배치되고, 상기 제1 영역과 상기 제2 영역 사이에 상기 출력 정합 회로가 배치될 수 있다.
일 실시 예에 따라, 상기 차동 피킹 증폭기는 상기 제1 영역과 상기 제2 영역 사이에 배치될 수 있다.
일 실시 예에 따라, 상기 차동 피킹 증폭기의 상기 제3 증폭기는 상기 제1 영역에 배치되고, 상기 제4 증폭기는 상기 제2 영역에 배치될 수 있다.
일 실시 예에 따라, 상기 도허티 전력 증폭기는 상기 제1 영역과 상기 제2 영역 사이에 배치되는 그라운드(ground) 회로를 포함할 수 있다.
일 실시 예에 따라, 상기 1차 튜닝 커패시터, 상기 인덕터들, 및 상기 캐리어 커패시터는, 쿼터-파장 변환기(quarter-wave transformer)로 기능하도록 구성되고, 상기 1차 튜닝 커패시터는, 상기 차동 피킹 증폭기의 하모닉(harmonic) 제거를 위한 출력 커패시터로 기능하도록 구성될 수 있다.
일 실시 예에 따라, 상기 출력 정합 회로는 상기 차동 캐리어 증폭기의 출력 및 상기 차동 피킹 증폭기의 출력을 결합하고, 상기 결합된 출력을 정합하도록 구성될 수 있다.
본 개시의 청구항 또는 명세서에 기재된 실시 예들에 따른 방법들은 하드웨어, 소프트웨어, 또는 하드웨어와 소프트웨어의 조합의 형태로 구현될(implemented) 수 있다.
소프트웨어로 구현하는 경우, 하나 이상의 프로그램(소프트웨어 모듈)을 저장하는 컴퓨터 판독 가능 저장 매체가 제공될 수 있다. 컴퓨터 판독 가능 저장 매체에 저장되는 하나 이상의 프로그램은, 전자 장치(device) 내의 하나 이상의 프로세서에 의해 실행 가능하도록 구성된다(configured for execution). 하나 이상의 프로그램은, 전자 장치로 하여금 본 개시의 청구항 또는 명세서에 기재된 실시 예들에 따른 방법들을 실행하게 하는 명령어(instructions)를 포함한다.
이러한 프로그램(소프트웨어 모듈, 소프트웨어)은 랜덤 액세스 메모리 (random access memory), 플래시(flash) 메모리를 포함하는 불휘발성(non-volatile) 메모리, 롬(read only memory, ROM), 전기적 삭제가능 프로그램가능 롬(electrically erasable programmable read only memory, EEPROM), 자기 디스크 저장 장치(magnetic disc storage device), 컴팩트 디스크 롬(compact disc-ROM, CD-ROM), 디지털 다목적 디스크(digital versatile discs, DVDs) 또는 다른 형태의 광학 저장 장치, 마그네틱 카세트(magnetic cassette)에 저장될 수 있다. 또는, 이들의 일부 또는 전부의 조합으로 구성된 메모리에 저장될 수 있다. 또한, 각각의 구성 메모리는 다수 개 포함될 수도 있다.
또한, 프로그램은 인터넷(Internet), 인트라넷(Intranet), LAN(local area network), WAN(wide area network), 또는 SAN(storage area network)과 같은 통신 네트워크, 또는 이들의 조합으로 구성된 통신 네트워크를 통하여 접근(access)할 수 있는 부착 가능한(attachable) 저장 장치(storage device)에 저장될 수 있다. 이러한 저장 장치는 외부 포트를 통하여 본 개시의 실시 예를 수행하는 장치에 접속할 수 있다. 또한, 통신 네트워크상의 별도의 저장장치가 본 개시의 실시 예를 수행하는 장치에 접속할 수도 있다.
상술한 본 개시의 구체적인 실시 예들에서, 개시에 포함되는 구성 요소는 제시된 구체적인 실시 예에 따라 단수 또는 복수로 표현되었다. 그러나, 단수 또는 복수의 표현은 설명의 편의를 위해 제시한 상황에 적합하게 선택된 것으로서, 본 개시가 단수 또는 복수의 구성 요소에 제한되는 것은 아니며, 복수로 표현된 구성 요소라 하더라도 단수로 구성되거나, 단수로 표현된 구성 요소라 하더라도 복수로 구성될 수 있다.
본 개시 내용이 그의 다양한 실시예들을 참조하여 도시되고 설명되었지만, 첨부된 특허청구범위 및 그 균등물에 의해 정의된 개시의 사상 및 범위를 벗어나지 않고, 형태(form) 및 세부사항(details)의 다양한 변경이 이루어질 수 있다는 것이 해당 분야의 통상의 기술자에 의해 이해될 것이다.

Claims (15)

  1. 무선 통신 시스템에서, 도허티(doherty) 전력 증폭기(power amplifier)에 있어서,
    차동(differential) 캐리어 증폭기;
    차동 피킹 증폭기; 및
    출력 정합 회로를 포함하고,
    상기 출력 정합 회로는, 1차 튜닝 커패시터, 변압기, 및 2차 튜닝 커패시터를 포함하고,
    상기 차동 캐리어 증폭기는, 상기 차동 캐리어 증폭기의 출력단의 캐리어 커패시터 및 인덕터들을 통해 상기 1차 튜닝 커패시터와 연결되고,
    상기 차동 피킹 증폭기는 상기 1차 튜닝 커패시터와 연결되고,
    상기 1차 튜닝 커패시터, 상기 인덕터들, 및 상기 캐리어 커패시터는, 쿼터-파장 변환기(quarter-wave transformer)로 기능하도록 구성되는 도허티 전력 증폭기.
  2. 청구항 1에 있어서,
    상기 차동 캐리어 증폭기는, (+)단을 위한 제1 증폭기와 (-)단을 위한 제2 증폭기를 포함하고,
    상기 차동 피킹 증폭기는, (+)단을 위한 제3 증폭기와 (-)단을 위한 제4 증폭기를 포함하는 도허티 전력 증폭기.
  3. 청구항 2에 있어서,
    상기 캐리어 커패시터는, 상기 제1 증폭기의 출력단과 상기 제2 증폭기의 출력단에 병렬로 연결되고,
    상기 1차 튜닝 커패시터는, 상기 제3 증폭기의 출력단과 상기 제4 증폭기의 출력단에 병렬로 연결되는 도허티 전력 증폭기.
  4. 청구항 3에 있어서, 상기 인덕터들은, 상기 캐리어 커패시터 및 상기 1차 튜닝 커패시터 사이에서 직렬로 배치되는 도허티 전력 증폭기.
  5. 청구항 2에 있어서,
    상기 제1 증폭기 및 상기 인덕터들 중에서 상기 제1 증폭기에 연결되는 제1 인덕터는, 상기 도허티 전력 증폭기의 제1 영역에 배치되고,
    상기 제2 증폭기 및 상기 인덕터들 중에서 상기 제2 증폭기에 연결되는 제2 인덕터는, 상기 제1 영역과 다른, 상기 도허티 전력 증폭기의 제2 영역에 배치되고,
    상기 제1 영역과 상기 제2 영역 사이에 상기 출력 정합 회로가 배치되는 도허티 전력 증폭기.
  6. 청구항 5에 있어서, 상기 차동 피킹 증폭기는 상기 제1 영역과 상기 제2 영역 사이에 배치되는 도허티 전력 증폭기.
  7. 청구항 5에 있어서, 상기 차동 피킹 증폭기의 상기 제3 증폭기는 상기 제1 영역에 배치되고, 상기 제4 증폭기는 상기 제2 영역에 배치되는 도허티 전력 증폭기.
  8. 청구항 2에 있어서,
    상기 제1 영역과 상기 제2 영역 사이에 배치되는 그라운드(ground) 회로를 더 포함하는 도허티 전력 증폭기.
  9. 청구항 1에 있어서, 상기 1차 튜닝 커패시터는, 상기 차동 피킹 증폭기의 하모닉(harmonic) 제거를 위한 출력 커패시터로 기능하도록 구성되는 도허티 전력 증폭기.
  10. 청구항 1에 있어서, 상기 출력 정합 회로는 상기 차동 캐리어 증폭기의 출력 및 상기 차동 피킹 증폭기의 출력을 결합하고, 상기 결합된 출력을 정합하도록 구성되는 도허티 전력 증폭기.
  11. 무선 통신 시스템에서, RFIC(radio frequency integrated circuit)에 있어서,
    복수의 RF(radio frequency) 처리 체인들을 포함하고,
    상기 복수의 RF 처리 체인들 각각은 위상 쉬프터(phase shifter) 및 도허티 전력 증폭기를 포함하고,
    상기 도허티 전력 증폭기는, 차동(differential) 캐리어 증폭기, 차동 피킹 증폭기, 및 출력 정합 회로를 포함하고,
    상기 출력 정합 회로는, 1차 튜닝 커패시터, 변압기, 및 2차 튜닝 커패시터를 포함하고,
    상기 차동 캐리어 증폭기는, 상기 차동 캐리어 증폭기의 출력단의 캐리어 커패시터 및 인덕터들을 통해 상기 1차 튜닝 커패시터와 연결되고,
    상기 차동 피킹 증폭기는 상기 1차 튜닝 커패시터와 연결되는 RFIC.
  12. 청구항 11에 있어서,
    상기 차동 캐리어 증폭기는, (+)단을 위한 제1 증폭기와 (-)단을 위한 제2 증폭기를 포함하고,
    상기 차동 피킹 증폭기는, (+)단을 위한 제3 증폭기와 (-)단을 위한 제4 증폭기를 포함하는 RFIC.
  13. 청구항 12에 있어서,
    상기 캐리어 커패시터는, 상기 제1 증폭기의 출력단과 상기 제2 증폭기의 출력단에 병렬로 연결되고,
    상기 1차 튜닝 커패시터는, 상기 제3 증폭기의 출력단과 상기 제4 증폭기의 출력단에 병렬로 연결되는 RFIC.
  14. 청구항 13에 있어서, 상기 인덕터들은, 상기 캐리어 커패시터 및 상기 1차 튜닝 커패시터 사이에서 직렬로 배치되는 RFIC.
  15. 청구항 11에 있어서,
    상기 1차 튜닝 커패시터, 상기 인덕터들, 및 상기 캐리어 커패시터는, 쿼터-파장 변환기(quarter-wave transformer)로 기능하도록 구성되고,
    상기 1차 튜닝 커패시터는, 상기 차동 피킹 증폭기의 하모닉(harmonic) 제거를 위한 출력 커패시터로 기능하도록 구성되는 RFIC.
PCT/KR2021/019099 2020-12-15 2021-12-15 무선 통신 시스템에서 전력 증폭기 및 이를 포함하는 전자 장치 WO2022131796A1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202180084379.7A CN116615864A (zh) 2020-12-15 2021-12-15 无线通信系统中的功率放大器和包括其的电子设备
JP2023529107A JP2023553270A (ja) 2020-12-15 2021-12-15 無線通信システムにおける電力増幅器及びそれを含む電子装置
EP21907100.8A EP4262083A1 (en) 2020-12-15 2021-12-15 Power amplifier in wireless communication system, and electronic device comprising same
US18/335,594 US20230336126A1 (en) 2020-12-15 2023-06-15 Power amplifier and electronic device including same in wireless communication system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200175792A KR20220085597A (ko) 2020-12-15 2020-12-15 무선 통신 시스템에서 전력 증폭기 필터 및 이를 포함하는 전자 장치
KR10-2020-0175792 2020-12-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/335,594 Continuation US20230336126A1 (en) 2020-12-15 2023-06-15 Power amplifier and electronic device including same in wireless communication system

Publications (1)

Publication Number Publication Date
WO2022131796A1 true WO2022131796A1 (ko) 2022-06-23

Family

ID=82057934

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/019099 WO2022131796A1 (ko) 2020-12-15 2021-12-15 무선 통신 시스템에서 전력 증폭기 및 이를 포함하는 전자 장치

Country Status (6)

Country Link
US (1) US20230336126A1 (ko)
EP (1) EP4262083A1 (ko)
JP (1) JP2023553270A (ko)
KR (1) KR20220085597A (ko)
CN (1) CN116615864A (ko)
WO (1) WO2022131796A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040145416A1 (en) * 2002-02-01 2004-07-29 Youngwoo Kwon High linearity doherty communication amplifier with integrated output matching unit
KR20100123615A (ko) * 2009-05-15 2010-11-24 삼성전자주식회사 도허티 증폭기에서 피킹 증폭기의 성능을 최적화시키기 위한 장치 및 방법
US20130027272A1 (en) * 2011-07-25 2013-01-31 Udo Karthaus Doherty amplifier arrangement
US20170026002A1 (en) * 2014-05-13 2017-01-26 Skyworks Solutions, Inc. Architectures and devices related to doherty amplifiers
US20180006612A1 (en) * 2016-06-30 2018-01-04 Nxp B.V. Doherty amplifiers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040145416A1 (en) * 2002-02-01 2004-07-29 Youngwoo Kwon High linearity doherty communication amplifier with integrated output matching unit
KR20100123615A (ko) * 2009-05-15 2010-11-24 삼성전자주식회사 도허티 증폭기에서 피킹 증폭기의 성능을 최적화시키기 위한 장치 및 방법
US20130027272A1 (en) * 2011-07-25 2013-01-31 Udo Karthaus Doherty amplifier arrangement
US20170026002A1 (en) * 2014-05-13 2017-01-26 Skyworks Solutions, Inc. Architectures and devices related to doherty amplifiers
US20180006612A1 (en) * 2016-06-30 2018-01-04 Nxp B.V. Doherty amplifiers

Also Published As

Publication number Publication date
JP2023553270A (ja) 2023-12-21
KR20220085597A (ko) 2022-06-22
EP4262083A1 (en) 2023-10-18
US20230336126A1 (en) 2023-10-19
CN116615864A (zh) 2023-08-18

Similar Documents

Publication Publication Date Title
US11881818B2 (en) Envelope tracking for Doherty power amplifiers
US11588512B2 (en) Radio frequency device with integrated antenna tuner and multiplexer
US20220069788A1 (en) Power amplifier power management in user equipment
WO2018077828A1 (en) Transceivers and methods for operating transceivers
US20240048101A1 (en) Apparatus and methods for biasing of power amplifiers
US11855328B2 (en) Remote compensators for mobile devices
US20230112435A1 (en) Differential radio frequency amplifier
WO2020045986A1 (ko) 송신 장치에서 전력을 증폭하기 위한 장치 및 방법
TW202316819A (zh) 包括共同濾波器之射頻前端模組
WO2022173193A1 (ko) 안테나 구조 및 이를 포함하는 전자 장치
WO2021118314A1 (en) Apparatus and method for transmitting and receiving signals on multiple bands in wireless communication system
WO2022131796A1 (ko) 무선 통신 시스템에서 전력 증폭기 및 이를 포함하는 전자 장치
US20230046261A1 (en) Power amplifier supply networks with harmonic terminations
WO2022142636A1 (zh) 直放站
WO2022019722A1 (ko) 무선 통신 시스템에서 안테나 필터 및 이를 포함하는 전자 장치
WO2023101476A1 (ko) 전력 증폭기 및 이를 포함하는 전자 장치
US20220140499A1 (en) Systems and methods for differential antenna driving
US20240080005A1 (en) Doherty power amplifier systems with envelope controlled state
US20240079998A1 (en) Combiners for doherty power amplifier systems
WO2022131753A1 (ko) 저손실을 위한 트랜스포머 및 이를 포함하는 장치
WO2021225419A1 (ko) 무선 통신 시스템에서 안테나 필터 및 이를 포함하는 전자 장치
US20230072490A1 (en) Asymmetric doherty power amplifiers
WO2020022817A1 (ko) 무선 통신 시스템에서 송신 신호들을 증폭하기 위한 장치 및 방법
US20230105554A1 (en) Radio frequency front end with differential paths
US20220385331A1 (en) Signal conditioning circuits for coupling to antenna

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21907100

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023529107

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 202180084379.7

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2021907100

Country of ref document: EP

Effective date: 20230712