JP2023553270A - 無線通信システムにおける電力増幅器及びそれを含む電子装置 - Google Patents

Abstract

本開示は、ＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）などの４Ｇ（４ｔｈＧｅｎｅｒａｔｉｏｎ）通信システム以後のより高いデータ送信率をサポートするための５Ｇ（５ｔｈｇｅｎｅｒａｔｉｏｎ）又はｐｒｅ－５Ｇ通信システムに関する。無線通信システムにおいて、ドハティ（ｄｏｈｅｒｔｙ）電力増幅器（ｐｏｗｅｒ ａｍｐｌｉｆｉｅｒ）は、差動（ｄｉｆｆｅｒｅｎｔｉａｌ）キャリア増幅器、差動ピーク増幅器、及び出力整合回路を含み、上記出力整合回路は、１次チューニングキャパシタ、変圧器、及び２次チューニングキャパシタを含み、上記差動キャリア増幅器は、上記差動キャリア増幅器の出力端のキャリアキャパシタ及びインダクタを介して上記１次チューニングキャパシタと接続され、上記差動ピーク増幅器は上記１次チューニングキャパシタと接続され、上記１次チューニングキャパシタ、上記インダクタ、及び上記キャリアキャパシタは、１／４波長変換器（ｑｕａｒｔｅｒ－ｗａｖｅ ｔｒａｎｓｆｏｒｍｅｒ）として機能するように構成され得る。

Description

本開示（ｄｉｓｃｌｏｓｕｒｅ）は、一般に無線通信システムに関し、より具体的には、無線通信システムにおける電力増幅器（ｐｏｗｅｒ ａｍｐｌｉｆｉｅｒ）及びそれを含む電子装置に関する。

４Ｇ（４^ｔｈ ｇｅｎｅｒａｔｉｏｎ）通信システムの商用化以降、増加の趨勢にある無線データトラフィックの需要を満たすために、改善された５Ｇ（５^ｔｈ ｇｅｎｅｒａｔｉｏｎ）通信システム又はｐｒｅ－５Ｇ通信システムを開発するための努力が注がれている。このような理由で、５Ｇ通信システム又はｐｒｅ－５Ｇ通信システムは、４Ｇネットワーク以後の（Ｂｅｙｏｎｄ ４Ｇ Ｎｅｔｗｏｒｋ）通信システム又はＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）システム以後の（Ｐｏｓｔ ＬＴＥ）システムと呼ばれている。

高いデータ伝送率を達成するために、５Ｇ通信システムは超高周波（ｍｍＷａｖｅ）帯域（例えば、２８ギガ（２８ＧＨｚ）、６０ギガ（６０ＧＨｚ）帯域など）での実装が考慮されている。超高周波帯域での電波の経路損失を緩和し電波の送信距離を増大させるために、５Ｇ通信システムでは、ビームフォーミング（ｂｅａｍｆｏｒｍｉｎｇ）、マッシブＭＩＭＯ（ｍａｓｓｉｖｅ ＭＩＭＯ）、全次元ＭＩＭＯ（Ｆｕｌｌ Ｄｉｍｅｎｓｉｏｎａｌ ＭＩＭＯ、ＦＤ－ＭＩＭＯ）、アレイアンテナ（ａｒｒａｙ ａｎｔｅｎｎａ）、アナログビームフォーミング（ａｎａｌｏｇ ｂｅａｍ－ｆｏｒｍｉｎｇ）及び大規模アンテナ（ｌａｒｇｅ ｓｃａｌｅ ａｎｔｅｎｎａ）技術が議論されている。

また、システムネットワークの改善のために、５Ｇ通信システムでは、進化した小型セル、改善した小型セル（ａｄｖａｎｃｅｄ ｓｍａｌｌ ｃｅｌｌ）、クラウド無線アクセスネットワーク（ｃｌｏｕｄ ｒａｄｉｏ ａｃｃｅｓｓ ｎｅｔｗｏｒｋ、ｃｌｏｕｄ ＲＡＮ）、超高密度ネットワーク（ｕｌｔｒａ－ｄｅｎｓｅ ｎｅｔｗｏｒｋ）、端末間通信（Ｄｅｖｉｃｅ ｔｏ Ｄｅｖｉｃｅ ｃｏｍｍｕｎｉｃａｔｉｏｎ、Ｄ２Ｄ）、無線バックホール（ｗｉｒｅｌｅｓｓ ｂａｃｋｈａｕｌ）、移動ネットワーク（ｍｏｖｉｎｇ ｎｅｔｗｏｒｋ）、協調通信（ｃｏｏｐｅｒａｔｉｖｅ ｃｏｍｍｕｎｉｃａｔｉｏｎ）、ＣｏＭＰ（Ｃｏｏｒｄｉｎａｔｅｄ Ｍｕｌｔｉ－Ｐｏｉｎｔｓ）、及び受信干渉除去（ｉｎｔｅｒｆｅｒｅｎｃｅ ｃａｎｃｅｌｌａｔｉｏｎ）などの技術開発が行われている。

その他にも、５Ｇシステムでは、進歩したコーディング変調（Ａｄｖａｎｃｅｄ Ｃｏｄｉｎｇ Ｍｏｄｕｌａｔｉｏｎ、ＡＣＭ）方式であるＦＱＡＭ（Ｈｙｂｒｉｄ Ｆｒｅｑｕｅｎｃｙ Ｓｈｉｆｔ Ｋｅｙｉｎｇ ａｎｄ Ｑｕａｄｒａｔｕｒｅ Ａｍｐｌｉｔｕｄｅ Ｍｏｄｕｌａｔｉｏｎ）及びＳＷＳＣ（Ｓｌｉｄｉｎｇ Ｗｉｎｄｏｗ Ｓｕｐｅｒｐｏｓｉｔｉｏｎ Ｃｏｄｉｎｇ）と、進歩したアクセス技術であるＦＢＭＣ（Ｆｉｌｔｅｒ Ｂａｎｋ Ｍｕｌｔｉ Ｃａｒｒｉｅｒ）、ＮＯＭＡ（Ｎｏｎ Ｏｒｔｈｏｇｏｎａｌ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）、及びＳＣＭＡ（Ｓｐａｒｓｅ Ｃｏｄｅ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）などが開発されている。

通信性能を向上させるために多数のアンテナを装着した製品が開発されており、Ｍａｓｓｉｖｅ ＭＩＭＯ技術を活用して次第に極めて多数のアンテナを持つ機器が使用されることが見込まれる。通信装置にアンテナエレメント（ｅｌｅｍｅｎｔ）の数が増えることにより、それに伴うＲＦ部品（例：電力増幅器（ｐｏｗｅｒ ａｍｐｌｉｆｉｅｒ、ＰＡ））の数も必然的に増加することになる。

上記の情報は本開示の理解を助けるための背景情報にすぎず、上記の内容のうちのどれが本開示と関連して従来技術として適用され得るか否かについては、いかなる決定も主張もなされていない。

本開示の態様は、少なくとも上記で言及された問題及び／又は短所を解決し、少なくとも下記に説明される利点を提供するものである。したがって、本開示の一態様は、無線通信システムで増幅器の小型化のための装置及び方法を提供するためのものである。

また、本開示の別の態様は、無線通信システムで５Ｇ ＲＦＩＣの効率向上のためのドハティ（ｄｏｈｅｒｔｙ）構造及びそれを含む装置を提供するためのものである。

また、本開示の別の態様は、無線通信システムでドハティ電力増幅器のキャリア増幅器（ｃａｒｒｉｅｒ ａｍｐｌｉｆｉｅｒ）とピーク増幅器（ｐｅａｋｉｎｇ ａｍｐｌｉｆｉｅｒ）によって共有されるマッチング回路の構造によって、高い利得を提供するためのＲＦチェーン及びそれを含む装置を提供するためのものである。

追加的な様態は次の説明で部分的に説明され、部分的には説明から明らかであり、又は提示された実施形態の実行によって学習され得る。

本開示の態様によれば、無線通信システムで、ドハティ（ｄｏｈｅｒｔｙ）電力増幅器（ｐｏｗｅｒ ａｍｐｌｉｆｉｅｒ）が提供される。上記ドハティ電力増幅器は、差動（ｄｉｆｆｅｒｅｎｔｉａｌ）キャリア増幅器、差動ピーク増幅器、及び出力整合回路を含み、上記出力整合回路は、１次チューニングキャパシタ、変圧器、及び２次チューニングキャパシタを含み、上記差動キャリア増幅器は、上記差動キャリア増幅器の出力端のキャリアキャパシタ及びインダクタを介して上記１次チューニングキャパシタと接続され、上記差動ピーク増幅器は上記１次チューニングキャパシタと接続され、上記１次チューニングキャパシタ、上記インダクタ、及び上記キャリアキャパシタは、１／４波長変換器（ｑｕａｒｔｅｒ－ｗａｖｅ ｔｒａｎｓｆｏｒｍｅｒ）として機能するように構成され得る。

本開示の別の態様によれば、ＲＦＩＣ（ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）が提供される。上記ＲＦＩＣは複数のＲＦ（ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ）処理チェーンを含み、上記複数のＲＦ処理チェーンの各々は、位相変換器（ｐｈａｓｅ ｓｈｉｆｔｅｒ）及びドハティ電力増幅器を含み、上記ドハティ電力増幅器は、差動（ｄｉｆｆｅｒｅｎｔｉａｌ）キャリア増幅器、差動ピーク増幅器、及び出力整合回路を含み、上記出力整合回路は、１次チューニングキャパシタ、変圧器、及び２次チューニングキャパシタを含み、上記差動キャリア増幅器は、上記差動キャリア増幅器の出力端のキャリアキャパシタ及びインダクタを介して上記１次チューニングキャパシタと接続され、上記差動ピーク増幅器は上記１次チューニングキャパシタと接続され得る。

本開示の実施形態による装置及び方法は、ドハティ電力増幅器でキャリア増幅器（ｃａｒｒｉｅｒ ａｍｐｌｉｆｉｅｒ）とピーク増幅器（ｐｅａｋｉｎｇ ａｍｐｌｉｆｉｅｒ）がマッチング回路を共有する構造によって、製品の小型化を達成するとともに増幅効率を向上させることができる。

本開示の他の態様、利点、及び際立った特徴は添付の図面とともに行われる、本開示の様々な実施形態を開示する次の詳細な説明から当業者に明白になるであろう。

本開示の実施形態の上記及びその他の側面、特徴及び利点は添付の図面とともに行われる次の説明からより明らかになるであろう。
本開示の実施形態による無線通信システムを示す図である。 本開示の実施形態による電力増幅器を含むＲＦＩＣ（ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）の例を示す図である。 本開示の実施形態によるドハティ（ｄｏｈｅｒｔｙ）構造によって改善しようとする電力増幅器（ｐｏｗｅｒ ａｍｐｌｉｆｉｅｒ）の例を示す図である。 本開示の実施形態によるドハティ（ｄｏｈｅｒｔｙ）構造によって改善しようとする電力増幅器（ｐｏｗｅｒ ａｍｐｌｉｆｉｅｒ）の例を示す図である。 本開示の実施形態による共通マッチング回路を有するドハティ電力増幅器の例を示す図である。 本開示の実施形態による共通マッチング回路を有するドハティ電力増幅器の差動ペア（ｄｉｆｆｅｒｅｎｔｉａｌ ｐａｉｒ）配置の例を示す図である。 本開示の実施形態による共通マッチング回路を有するドハティ電力増幅器の差動ペア配置の別の例を示す図である。 本開示の実施形態による共通マッチング回路を有するドハティ電力増幅器を含む電子装置の機能的構成を示す図である。 図面全体にわたって同じ構成要素を示すために同じ符号が用いられる。

添付された図面を参照した次の説明は請求の範囲及びその均等物によって定義される本開示の様々な実施形態の包括的な理解を助けるために提供される。ここには理解を助けるための様々な特定の細部事項が含まれるが、これは単に例示的なものであるとみなされるべきである。したがって、本技術分野の通常の知識を有する者は本開示の内容及び思想から逸脱することなく、本明細書に記載された様々な実施形態の様々な変更及び修正がなされ得ることを認識するであろう。また、明瞭さと簡潔さのために、周知の機能及び構成に対する説明は省略する場合がある。

下記の説明及び特許請求の範囲で用いられた用語は文献上の意味に限定されて用いられるものではなく、本発明に対する明確かつ一貫した理解を可能にするために発明者が用いたものにすぎず、本発明の属する技術分野における通常の知識を有する者にとって自明である。本発明の様々な実施形態に対する次の説明は、単なる例示を目的として提供され、添付の請求の範囲及びその均等物によって定義される本発明を制限するためのものではないことを理解するべきである。

単数形“ａ”、“ａｎ”及び“ｔｈｅ”は文脈が明らかに異なるように指示しない限り、複数の指示対象を含むと理解されるべきである。したがって、例えば“構成要素表面”に対する言及はそのような表面のうちの１つ以上に対する言及を含む。

以下で説明される本開示の様々な実施形態では、ハードウェア的なアプローチを例示として説明する。しかし、本開示の様々な実施形態では、ハードウェアとソフトウェアをいずれも使用する技術を含むので、本開示の様々な実施形態はソフトウェアに基づくアプローチを除外するものではない。

以下の説明で用いられる電子装置の部品を示す用語（例：基板（ｓｕｂｓｔｒａｔｅ）、基板（ｐｌａｔｅ）、ＰＣＢ（ｐｒｉｎｔ ｃｉｒｃｕｉｔ ｂｏａｒｄ）、ＦＰＣＢ（ｆｌｅｘｉｂｌｅ ＰＣＢ）、モジュール、アンテナ、アンテナ素子、回路、プロセッサ、チップ、構成要素、機器）、部品の形状を示す用語（例：構造体、構造物、支持部、接触部、突出部、開口部）、構造体間の接続部を示す用語（例：接続部、接触部、支持部、コンタクト構造体、導電性部材、組立体（ａｓｓｅｍｂｌｙ））、回路を示す用語（例：ＰＣＢ、ＦＰＣＢ、信号線、給電線（ｆｅｅｄｉｎｇ ｌｉｎｅ）、データライン（ｄａｔａ ｌｉｎｅ）、ＲＦ信号線、アンテナ線、ＲＦ経路、ＲＦモジュール、ＲＦ回路）などは説明の便宜のために例示されたものである。したがって、本開示は後述する用語に限定されるものではなく、同等の技術的意味を持つ他の用語が用いられ得る。また、以下で用いられる「…部」、「…器」、「…物」、「…体」などの用語は少なくとも１つの形状構造を意味するか、または機能を処理する単位を意味する場合がある。

また、本開示で、特定の条件の満足（ｓａｔｉｓｆｉｅｄ）、充足（ｆｕｌｆｉｌｌｅｄ）の如何を判断するために、超過又は未満という表現が用いられ得るが、これは一例を表現するための記載に過ぎず、以上又は以下という記載を排除するものでない。「以上」と記載された条件は「超過」、「以下」と記載された条件は「未満」、「以上及び未満」と記載された条件は「超過及び以下」で代替され得る。

なお、本開示は、一部の通信規格（例：３ＧＰＰ（登録商標）（３ｒｄ Ｇｅｎｅｒａｔｉｏｎ Ｐａｒｔｎｅｒｓｈｉｐ Ｐｒｏｊｅｃｔ）、ＩＥＥＥ（Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｅｎｇｉｎｅｅｒｓ））で使用される用語を用いて実施形態を説明するが、これは説明のための例示に過ぎないものである。本開示の実施形態は、他の通信システムでも、容易に変形されて適用され得る。

以下、本開示は、無線通信システムにおける電力増幅器及びそれを含む電子装置に関する。具体的には、本開示は、無線通信システムで電力増幅器として、既存のスタックト（ｓｔａｃｋｅｄ）型の増幅器の代わりに、ドハティ電力増幅器を提案する。キャリア増幅器及びピーク増幅器が１つの出力整合回路と結合され、キャパシタ及びインダクタの配置によって、ドハティ電力増幅器の効率を上げ、製品の小型化を達成するための技術が述べられる。

図１Ａは、本開示の実施形態による無線通信システムを示す。

図１Ａを参照すると、通信システムで無線チャネルを利用するノード（ｎｏｄｅ）の一部として、基地局１１０、端末１２０、端末１３０を例示する。図１Ａは１つの基地局のみを図示するが、基地局１１０と同一又は類似の他の基地局がさらに含まれ得る。

基地局１１０は端末１２０に無線接続を提供するネットワークインフラストラクチャ（ｉｎｆｒａｓｔｒｕｃｔｕｒｅ）である。基地局１１０は信号を送信できる距離に基づいて所定の地理的領域に定義されるカバレッジ（ｃｏｖｅｒａｇｅ）を持つ。基地局１１０は、基地局（ｂａｓｅ ｓｔａｔｉｏｎ）の他にも「ｍｍＷａｖｅ（ｍｉｌｌｉｍｅｔｅｒ ｗａｖｅ）機器」、「アクセスポイント（ａｃｃｅｓｓ ｐｏｉｎｔ、ＡＰ）」、「イーノードビー（ｅＮｏｄｅＢ、ｅＮＢ）」、「５Ｇノード（５ｔｈ ｇｅｎｅｒａｔｉｏｎ ｎｏｄｅ）」、「５Ｇノードビー（５Ｇ ＮｏｄｅＢ、ＮＢ）」、「無線ポイント（ｗｉｒｅｌｅｓｓ ｐｏｉｎｔ）」、「送受信ポイント（ｔｒａｎｓｍｉｓｓｉｏｎ／ｒｅｃｅｐｔｉｏｎ ｐｏｉｎｔ、ＴＲＰ）」、「アクセスユニット（ａｃｃｅｓｓ ｕｎｉｔ）」、「分散ユニット（ｄｉｓｔｒｉｂｕｔｅｄ ｕｎｉｔ、ＤＵ）」、「送受信ポイント（ｔｒａｎｓｍｉｓｓｉｏｎ／ｒｅｃｅｐｔｉｏｎ ｐｏｉｎｔ、ＴＲＰ）」、「無線ユニット（ｒａｄｉｏ ｕｎｉｔ、ＲＵ）」、「ＭＭＵ（Ｍａｓｓｉｖｅ ＭＩＭＯ（ｍｕｌｔｉｐｌｅ ｉｎｐｕｔ ｍｕｌｔｉｐｌｅ ｏｕｔｐｕｔ） ｕｎｉｔ）」、「リモート無線ヘッド（ｒｅｍｏｔｅ ｒａｄｉｏ ｈｅａｄ、ＲＲＨ）」又はそれと同等な技術的意味を持つ他の用語で称することができる。基地局１１０はダウンリンク信号を送信するか、またはアップリンク信号を受信することができる。

端末１２０はユーザによって使用される装置であって、基地局１１０と無線チャネルを介して通信を行う。場合によっては、端末１２０はユーザの関与なしで運営され得る。すなわち、端末１２０はマシンタイプコミュニケーション（ｍａｃｈｉｎｅ ｔｙｐｅ ｃｏｍｍｕｎｉｃａｔｉｏｎ、ＭＴＣ）を行う装置であって、ユーザによって携帯されない場合がある。端末１２０は、端末（ｔｅｒｍｉｎａｌ）の他にも「ユーザ機器（ｕｓｅｒ ｅｑｕｉｐｍｅｎｔ、ＵＥ）」、「移動局（ｍｏｂｉｌｅ ｓｔａｔｉｏｎ）」、「加入者局（ｓｕｂｓｃｒｉｂｅｒ ｓｔａｔｉｏｎ）」、「顧客構内設備（ｃｕｓｔｏｍｅｒ－ｐｒｅｍｉｓｅｓ ｅｑｕｉｐｍｅｎｔ、ＣＰＥ）」、「遠隔端末（ｒｅｍｏｔｅ ｔｅｒｍｉｎａｌ）」、又は「車両（ｖｅｈｉｃｌｅ）用端末」、「ユーザ装置（ｕｓｅｒ ｄｅｖｉｃｅ）」又はそれと同等な技術的意味を持つ他の用語で称することができる。

図１Ａに示した端末１２０、端末１３０は車両通信をサポートできる。車両通信の場合、ＬＴＥシステムでは、端末間通信（ｄｅｖｉｃｅ－ｔｏ－ｄｅｖｉｃｅ、Ｄ２Ｄ）通信構造に基づいてＶ２Ｘ（ｖｅｈｉｃｌｅ－ｔｏ－ｅｖｅｒｙｔｈｉｎｇ）技術に対する標準化作業が３ＧＰＰ（登録商標）リリース１４とリリース１５で完了しており、現在、５Ｇ ＮＲ（ｎｅｗ ｒａｄｉｏ）に基づいてＶ２Ｘ技術を開発しようとする努力が進められている。ＮＲ Ｖ２Ｘでは端末と端末間のユニキャスト（ｕｎｉｃａｓｔ）通信、グループキャスト（ｇｒｏｕｐｃａｓｔ）（又はマルチキャスト（ｍｕｌｔｉｃａｓｔ））通信、及びブロードキャスト（ｂｒｏａｄｃａｓｔ）通信をサポートする。

本開示の実施形態で述べられる電力増幅器（ｐｏｗｅｒ ａｍｐｌｉｆｉｅｒ）はＲＦ（ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ）の電力増幅のために用いられる構成要素であって、基地局での信号伝送を例に挙げて発明の動作及び構成を説明するが、本開示の実施形態はこれに限定されるものではない。本開示で提案される電力増幅器の構造及びそれを含む機器は、基地局だけでなく端末で実装されることもできる。すなわち、基地局のダウンリンク伝送だけでなく、端末のアップリンク伝送、端末のサイドリンク通信にも本開示の実施形態が用いられ得る。

図１Ｂは、本開示の実施形態による電力増幅器を含むＲＦＩＣ（ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）の例を示す。

５Ｇ通信で、ｍｍＷａｖｅ帯域での効率的な通信のためにｍｍＷａｖｅ ｐｈａｓｅｄ ａｒｒａｙ ＲＦＩＣが開発中である。ｍｍＷａｖｅ帯域での高い通信性能のために、ＩＣ内高出力（ｈｉｇｈ ｐｏｗｅｒ）、高効率（ｈｉｇｈｌｙ ｅｆｆｉｃｉｅｎｔ）、高線形（ｈｉｇｈｌｙ ｌｉｎｅａｒ）の電力増幅器（ｐｏｗｅｒ ａｍｐｌｉｆｉｅｒ、ＰＡ）（例：ＣＭＯＳ（ｃｏｍｐｌｅｍｅｎｔａｒｙ ｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ）／Ｓｉ（ｓｉｌｉｃｏｎ）－ｂａｓｅｄ ＰＡ）の開発が求められる。

図１Ｂを参照すると、ＲＦＩＣ１６０は複数のＲＦチェーン１７０－０、１７０－１、１７０－２、…、１７０－１４、１７０－１５を含むことができる。ＲＦＩＣ１６０に入力されるＲＦ信号１９０は分配器（又は結合器、カプラ）１６５を介して各ＲＦチェーンに分配され得る。一実施形態によれば、分配器１６５は受動素子又は能動素子で構成され得る。

複数のＲＦチェーン１７０－０、１７０－１、１７０－２、…、１７０－１４、１７０－１５の各々は位相変換器（ｐｈａｓｅ ｓｈｉｆｔｅｒ）を含むことができる。位相変換器は、各アンテナエレメントに伝達される信号を位相変換させることができる。ＲＦＩＣは、放射素子ごとに独立した位相（ｐｈａｓｅ）が設定される位相アレイ（ｐｈａｓｅｄ ａｒｒａｙ）アンテナのための構成要素を含むことができる。位相変換された信号は電力増幅器に伝達され得る。

複数のＲＦチェーン１７０－０、１７０－１、１７０－２、…、１７０－１４、１７０－１５の各々は電力増幅器を含むことができる。無線通信システムで基地局又は端末の送信信号は無線チャネルを介して伝達されるため、大きな減衰が生じる。そのために、基地局又は端末の送信機は送信信号の増幅のための増幅器を含むように構成され得る。エアー（ａｉｒ）で伝達される信号の増幅のために、複数のＲＦチェーンの各々に電力増幅器が配置され得る。電力増幅器は印加される信号を増幅してアンテナに伝達できる。図１Ｂでは示していないが、電力増幅器を通過した信号はフィルタ及び伝送線路を経てアンテナ（例：アレイアンテナのアンテナエレメント）に伝達される。

図１Ｂでは、本開示の実施形態を通して提案しようとするＲＦＩＣの例示的な構造が述べられた。ＲＦＩＣの内部には図３乃至図５を通して後述されるドハティ電力増幅器が配置され得る。また、ＲＦＩＣの各ＲＦチェーンに図３乃至図５を通して後述されるドハティ電力増幅器が配置され得る。一方、図１Ｂに示したＲＦＩＣ構造はＲＦ信号入力からアンテナまでの伝達過程を説明するための一実施形態に過ぎない。すなわち、図１Ｂが、本開示の実施形態のうち、後述されるドハティ電力増幅器を含みながら図１Ｂと異なる構造を有するＲＦＩＣを排除すると解釈されるものではない。

電力増幅器は位相アレイ（ｐｈａｓｅｄ ａｒｒａｙ）に必要なＲＦチェーンの数だけ（例えば、基地局用ＲＦＩＣの場合、一般に１６～３２個のチェーンを使用）ＩＣ内での実装が必要である。よって、電力増幅器の性能はＲＦＩＣの全体性能に影響を及ぼす。高性能及び高効率のために、本開示の実施形態による電力増幅器はドハティ電力増幅器を含むことができる。すなわち、高効率電力増幅器を実装するために、ＲＦＩＣにドハティ構造が適用され得る。しかし、５Ｇ（例：ＮＲ（ｎｅｗ ｒａｄｉｏ）信号の広い帯域幅（ｂａｎｄｗｉｄｔｈ）、ＲＦＩＣの面積制限などの問題により、図２Ａ及び図２Ｂのように一般的なドハティ構造をｍｍＷａｖｅ ｐｈａｓｅｄ ａｒｒａｙ ＲＦＩＣにそのまま適用することは難しい問題がある。その上、ＲＦ経路の増加によって求められる電力増幅器の個数も増加しており、電力増幅器の小型化も求められる。以下、図２Ａ及び図２Ｂを通して既存のドハティ電力増幅器の問題点及び本開示の実施形態によって改善しようとする特徴が述べられる。

図２Ａは、本開示の実施形態によるドハティ構造によって改善しようとする電力増幅器（ｐｏｗｅｒ ａｍｐｌｉｆｉｅｒ）の例を示す。ドハティ電力増幅器はキャリア（ｃａｒｒｉｅｒ）増幅器及びピーク（ｐｅａｋｉｎｇ）増幅器を含むことができる。キャリア増幅器は主増幅器（ｍａｉｎ ａｍｐｌｉｆｉｅｒ）、ピーク増幅器は補助増幅器（ａｕｘｉｌｉａｒｙ ａｍｐｌｉｆｉｅｒ）と称する場合もある。一般に、低出力では高効率を維持するためにキャリア増幅器が動作し、高出力では２つの増幅器、すなわち、キャリア増幅器とピーク増幅器が並行して動作するようになる。増幅器の要求特性に応じて、２つの増幅器の比（ｒａｔｉｏ）を異なるようにすることができる。この時、インピーダンス整合（ｉｍｐｅｄａｎｃｅ ｍａｔｃｈｉｎｇ）問題と電力合成（ｐｏｗｅｒ ｃｏｍｂｉｎｉｎｇ）問題が発生する場合がある。これを解消するために、ドハティ電力増幅器は出力整合回路を含むことができる。

キャリア増幅器は、一般にＡＢ級（動作点がＡ級バイアスへ移動）又はＢ級（トランジスタのカットオフ点に動作点）の増幅器であるが、ピーク増幅器は一般にＣ級（トランジスタのカットオフ点以下に動作点）増幅器であるため、多くの歪みを形成する。形成された歪みはキャリア増幅器の歪みと相殺し合うように、バイアスが調整されることによって、線形性が維持される。ドハティ電力増幅器は、キャリア増幅器とピーク増幅器を接続するための構造を含むことができる。この時、ドハティ電力増幅器は１／４波長変換器（ｑｕａｒｔｅｒ－ｗａｖｅ ｔｒａｎｓｆｏｒｍｅｒ、λ／４ ｌｉｎｅ）と接続され得る。ドハティ電力増幅器は、１／４波長変換器に基づいて、キャリア（ｃａｒｒｉｅｒ）増幅器及びピーク（ｐｅａｋｉｎｇ）増幅器を並列に接続する構造を有し得る。電力レベルが増加するに伴い、上記ピーク増幅器が負荷（ｌｏａｄ）に供給する電流の量が増加し、上記キャリア増幅器及び上記ピーク増幅器の各々の負荷インピーダンスの調節及びインピーダンスマッチングによって増幅器の効率を上げることができる。具体的には、ドハティ電力増幅器の基本動作原理は、ピーク増幅器の出力電流による負荷変調（ｌｏａｄ ｍｏｄｕｌａｔｉｏｎ、又はアクティブロードプル（Ａｃｔｉｖｅ Ｌｏａｄ Ｐｕｌｌ））で説明が可能である。ドハティ増幅器の動作は低い電力レベル領域と負荷変調が起こる中間電力レベル領域、及び最大電力レベル領域の３種類に区別できる。低い電力レベル領域でピーク増幅器は動作しない。ピーク増幅器は開回路（ｏｐｅｎ ｃｉｒｃｕｉｔ）のように見える場合がある。この時、キャリア増幅器は２Ｒ_ｏｐｔ（Ｒ_ｏｐｔ：増幅器の最適の負荷インピーダンス）で動作できる。キャリア増幅器の効率は出力電力が増加すると同時に増加し、最大出力レベルから６ｄＢバックオフされた地点で飽和し得る。中間電力レベル領域でキャリア増幅器は飽和して最大効率で動作できる。入力電力が増加して中間電力レベルである６ｄＢバックオフされた地点に到達するとピーク増幅器が動作できる。インピーダンス変換回路は２Ｒ_ｏｐｔからＲ_ｏｐｔへ負荷変調を発生させることができる。最大電力レベル領域から見ると、キャリア増幅器とピーク増幅器の負荷はＲ_ｏｐｔで動作し各々の増幅器は出力電力の半分を供給できる。

図２Ａ及び図２Ｂを参照すると、差動ドハティ電力増幅器の構造が例示される。図２Ａ及び図２Ｂに図示された電力増幅器の各々は、キャリア増幅器とピーク増幅器の各々で変圧器（ｔｒａｎｓｆｏｒｍｅｒ）によって実装される出力整合回路を含み、λ／４変換器（ｔｒａｎｓｆｏｒｍｅｒ）によって出力電力を結合する構造を有する。

一例として、第１ドハティ電力増幅器２４０は、第１キャリア増幅器２４１及び第１ピーク増幅器２４２を含むことができる。第１キャリア増幅器２４１は第１主マッチング回路２５１と接続され得る。第１主マッチング回路２５１は、インピーダンスマッチングのための第１キャパシタ（Ｃ_ＭＡＴ１）、変圧器、インピーダンスマッチングのための第２キャパシタ（Ｃ_ＭＡＴ２）を含むことができる。同様に、第１ピーク増幅器２４２は第１補助マッチング回路２５２と接続され得る。第１補助マッチング回路２５２は、インピーダンスマッチングのための第１キャパシタ（Ｃ_ＭＡＴ１）、変圧器、インピーダンスマッチングのための第２キャパシタ（Ｃ_ＭＡＴ２）を含むことができる。また、第１ドハティ電力増幅器２４０は、第１キャリア増幅器２４１のための１／４波長変換器２５３を含むことができる。１／４波長変換器２５３は、λ／４波長（ｑｕａｒｔｅｒ－ｗａｖｅ）の長さを有する伝送線路（ｔｒａｎｓｍｉｓｓｉｏｎ ｌｉｎｅ）であり得る。第１ドハティ電力増幅器２４０の結合構造は少なくとも２つの変圧器とλ／４波長の長さを有する伝送線路が要求されるので、増幅器設計のために大きな面積が要求される。特に、第１ピーク増幅器２４２が非活性化される低電力動作時、第１ピーク増幅器２４２の出力側に見えるインピーダンス（Ｚ_{ｏｕｔ，ｐｅａｋｉｎｇ}）２５４は変圧器とトランジスタが有する出力キャパシタンスによって、周波数に応じて大きく変わる。このような変動性は広帯域特性で増幅器性能の劣化を招く。したがって、第１ドハティ電力増幅器２４０の結合構造はｍｍＷａｖｅ ｐｈａｓｅｄ ａｒｒａｙ ＲＦＩＣの実装が容易ではない問題がある。

一例として、第２ドハティ電力増幅器２６０は、第２キャリア増幅器２６１及び第２ピーク増幅器２６２を含むことができる。第２キャリア増幅器２６１は第２主マッチング回路２７１と接続され得る。第２主マッチング回路２７１は、インピーダンスマッチングのための第２キャパシタ（Ｃ_ＭＡＴ１）、変圧器、インピーダンスマッチングのための第２キャパシタ（Ｃ_ＭＡＴ２＋Ｃ_λ／４）を含むことができる。同様に、第２ピーク増幅器２６２は第２補助マッチング回路２７２と接続され得る。第２補助マッチング回路２７２は、インピーダンスマッチングのための第２キャパシタ（Ｃ_ＭＡＴ１）、変圧器、インピーダンスマッチングのための第２キャパシタ（Ｃ_ＭＡＴ２＋Ｃ_λ／４）を含むことができる。また、第２ドハティ電力増幅器２６０は、第２キャリア増幅器２６１のための１／４波長変換器２７３を含むことができる。１／４波長変換器２７３は、インダクタ（ｉｎｄｕｃｔｏｒ）又はキャパシタ（ｃａｐａｃｉｔｏｒ）のような少なくとも１つの集中素子を含むことができる。１／４波長変換器２７３は、インピーダンスマッチングのためのキャパシタ－インダクタ－キャパシタＣ－Ｌ－Ｃ回路を含むことができる。この時、１／４波長変換器２７３は、変圧器の出力キャパシタ（Ｃ_ＭＡＴ２）を用いることができる。１／４波長変換器２７３は、出力キャパシタ（Ｃ_ＭＡＴ２）を用いてインピーダンス変換のためのキャパシタ（Ｃ_λ／４）とインピーダンス変換のためのインダクタ（Ｌ_λ／４）を含むことができる。この時、一実施形態によれば、並列配置されるキャパシタの和のように、第２キャパシタは１つで構成され得る。しかし、この場合にも出力側に見えるインピーダンス（Ｚ_{ｏｕｔ，ｐｅａｋｉｎｇ}）２７４が変圧器とトランジスタが有する出力キャパシタンスによって、周波数に応じて大きく変わるので、第２ドハティ電力増幅器２６０は広帯域に適合しない問題がある。

このような問題を解消するために、本開示では、増幅器（例：トランジスタ（ｔｒａｎｓｉｓｔｏｒ）が持つ寄生出力キャパシタ（ｏｕｔｐｕｔ ｃａｐａｃｉｔｏｒ）を利用し、１／４波長変換器でキャリア増幅器とピーク増幅器を結合した後、インピーダンスマッチングのための出力整合回路を実装するドハティ出力結合構造が提案される。１／４波長変換器でキャリア増幅器とピーク増幅器を結合した後、出力整合回路を実装することによって、要求される変圧器の個数が１つに減少する。これにより、増幅器の実装面積が減少するだけでなく変圧器による広帯域（ｗｉｄｅｂａｎｄ）特性の劣化が最小化される。その上、本開示の実施形態は、キャリア増幅器とピーク増幅器の間の配置方法を提案する。２つの増幅器の間の対称的な構造によって、各電力増幅器でグラウンド（ｇｒｏｕｎｄ、ＧＮＤ）の非対称による影響を最小化できる。また、対称的な構造によって、空間効率（ｅｆｆｉｃｉｅｎｃｙ）を上げることによって、線形性の高い差動増幅器の設計時に要求される２次ハーモニック除去（２^ｎｄ ｈａｒｍｏｎｉｃ ｔｅｒｍｉｎａｔｉｏｎ）又は中和キャパシタ（ｎｅｕｔｒａｌｉｚａｔｉｏｎ ｃａｐａｃｉｔｏｒ）のための回路空間の確保が可能である。

図２Ａ及び図２Ｂでは、本開示の実施形態を通して提案しようとする構造のために、ドハティ電力増幅器の一般的な説明が共に述べられた。図２Ａ及び図２Ｂに示したドハティ電力増幅器は特定の配置の問題を説明するための一実施形態にすぎないため、ドハティ電力増幅器の一般的な説明（例：キャリア増幅器、ピーク増幅器、バックオフ動作、Ｒ_ｏｐｔ）は図３乃至図５を通して後述されるドハティ電力増幅器にも同様に適用され得る。

図２Ａ及び図２Ｂを通して言及される従来の構造の問題点を解決するために、本開示の実施形態は、キャリア増幅器とピーク増幅器をそれぞれ別にマッチング（すなわち、出力整合）することではなく、１／４波長変換器によって増幅器の出力を結合した後、変圧器を用いて結合された出力を整合する方案を提案する。以下、図３乃至図５を通して、キャリア増幅器とピーク増幅器に共通する出力整合回路及び各増幅器のキャパシタを１／４波長変換器のために用いることによって、広帯域性能を充足するとともに小型化を達成するためのドハティ電力増幅器の構造が述べられる。

図３は、本開示の実施形態による共通マッチング回路を有するドハティ電力増幅器の例を示す。ＯＦＤＭ（ｏｒｔｈｏｇｏｎａｌ ｆｒｅｑｕｅｎｃｙ ｄｉｖｉｓｉｏｎ ｍｕｌｔｉｐｌｅｘｉｎｇ）システムは高いＰＡＰＲ（ｐｅａｋ ｔｏ ａｖｅｒａｇｅ ｐｏｗｅｒ ｒａｔｉｏ）を発生させる。５Ｇ ＮＲもＯＦＤＭシステムを使用するだけでなく、６４ ＱＡＭ（Ｑｕａｄｒａｔｕｒｅ Ａｍｐｌｉｔｕｄｅ Ｍｏｄｕｌａｔｉｏｎ）、１０２４ ＱＡＭなどの高い高次変調方式によって高いＰＡＰＲ問題は継続して発生する可能性がある。高いＰＡＰＲは電力増幅器で低いバックオフ（ｂａｃｋｏｆｆ）ＰＡＥ（ｐｏｗｅｒ－ａｄｄｅｄ ｅｆｆｉｃｉｅｎｃｙ）効率性を有するため、本開示ではドハティ電力増幅器が提案される。ここで、共通マッチング回路とは、ドハティ電力増幅器のキャリア増幅器とピーク増幅器によって共有されるマッチング回路を示す。換言すれば、キャリア増幅器とピーク増幅器はそれぞれマッチング回路を持つのではなく、同じ回路を共有できる。共通マッチング回路は、出力整合回路と称することができる。

図３を参照すると、ドハティ電力増幅器３００は差動構造の２つの電力増幅器に基づいて設計され得る。ドハティ電力増幅器３００は、キャリア増幅器３３１、ピーク増幅器３３２を含むことができる。一実施形態によれば、キャリア増幅器３３１は差動増幅器で構成され得る。キャリア増幅器３３１は、（＋）端子の入力端、（－）端子の入力端を含み、２つの入力端の差に対応する信号を増幅するように構成され得る。例えば、キャリア増幅器３３１は、（＋）端と接続されるトランジスタ、（－）端と接続されるトランジスタを含むことができる。一実施形態によれば、ピーク増幅器３３２は差動増幅器で構成され得る。ピーク増幅器３３２は、（＋）端子の入力端、（－）端子の入力端を含み、２つの入力端の差に対応する信号を増幅するように構成され得る。例えば、ピーク増幅器３３２は、（＋）端と接続されるトランジスタ、（－）端と接続されるトランジスタを含むことができる。

キャリア増幅器３３１にはインピーダンス変換回路３４０が接続され得る。インピーダンス変換回路３４０は、ドハティ動作時（ピーク増幅器３３２の動作時）、キャリア増幅器３３１の出力インピーダンスＲ_ｏｐｔになるように構成され得る。Ｒ_ｏｐｔは増幅器が最大出力と効率を出せるインピーダンスを意味する。インピーダンス変換回路３４０による位相変化はピーク増幅器の入力端に位相遅延成分を追加してキャリア増幅器とピーク増幅器の位相を一致させる。本開示の実施形態によれば、インピーダンス変換回路３４０はλ／４変換器として機能するためのＣ－Ｌ－Ｃ接続構造を含むことができる。Ｃ－Ｌ－Ｃ接続構造は、増幅器の出力両端に並列に接続される第１キャパシタ（Ｃ_λ／４）、両端に直列に接続されるインダクタ（Ｌ_λ／４）、及びインダクタの後に並列に接続される第２キャパシタ（Ｃ_λ／４）を含むことができる。Ｃ－Ｌ－Ｃ構造を実装するための第１キャパシタ（Ｃ_λ／４）は動作周波数（ｆ_ｃ）とＲ_ＯＰＴ値によって決定され、（Ｃ_λ／４＝１／（２πｆ_ｃＲ_ＯＰＴ））、これはキャリア増幅器３３１のトランジスタＴＲの寄生出力キャパシタ（Ｃ_{ｏｕｔ，ｃａｒｒｉｅｒ}）にキャパシタンス（図３のα）が追加されることによって実装される。同様に、Ｃ－Ｌ－Ｃ構造を実装するための第２キャパシタＣ_λ／４はピーク増幅器３３２のトランジスタＴＲの寄生出力キャパシタ（Ｃ_{ｏｕｔ，ｐｅａｋｉｎｇ}）にキャパシタンス（図３のβ）が追加されることによって実装される。キャリア増幅器３３１及びピーク増幅器３３２の各々はトランジスタで構成され得る。この時、Ｃ_{ｏｕｔ，ｃａｒｒｉｅｒ}はキャリア増幅器３３１を構成するトランジスタ（ら）の寄生出力キャパシタを示し、実際の回路では第１キャパシタを実装するためにα（Ｆ）に対応するキャパシタのみが付加される。同様に、Ｃ_{ｏｕｔ，ｐｅａｋｉｎｇ}はピーク増幅器３３２を構成するトランジスタ（ら）の寄生出力キャパシタを示し、実際の回路では第２キャパシタを実装するためにβ（Ｆ）に対応するキャパシタのみが付加される。λ／４変換器のマッチング機能のために増幅器の出力キャパシタンスの値を設定（一実施形態によれば、可変素子の場合には制御、別の一実施形態によれば、固定素子の場合には設計）することによって、キャリア増幅器とピーク増幅器が結合され得る。

キャリア増幅器３３１とピーク増幅器３３２は共通マッチング回路３５０に接続され得る。この時、キャリア増幅器３３１は、上述したインピーダンス変換回路３４０を介して共通マッチング回路３５０と接続されるが、ピーク増幅器３３２は共通マッチング回路３５０と直に接続され得る。図３では、キャリア増幅器３３１にのみインピーダンス変換回路が付加されたが、本開示の実施形態はこれに限定されない。例えば、ピーク増幅器３３２にのみインピーダンス変換器が接続されてもよい。他の例としては、キャリア増幅器３３１及びピーク増幅器３３２に互いに異なるインピーダンス変換器が構成されてもよい。

共通マッチング回路３５０は、インピーダンスマッチングのための変圧器を含むことができる。変圧器は、入力対出力の比率を制御するために、キャパシタを含むことができる。変圧器は入力対出力の比率を制御するために１次キャパシタ（Ｃ_ＭＡＴ１）及び２次キャパシタ（Ｃ_ＭＡＴ２）を含むことができる。１次キャパシタ（Ｃ_ＭＡＴ１）はインピーダンス変換回路３４０の第２キャパシタ（Ｃ_λ／４）と並列に接続され得る。一実施形態によれば、キャパシタの面積減少のために、１次キャパシタ（Ｃ_ＭＡＴ１）と第２キャパシタ（Ｃ_λ／４）は、第２キャパシタ（Ｃ_λ／４＋Ｃ_ＭＡＴ１）のキャパシタンスを有する１つのキャパシタで代替できる。並列接続されるキャパシタらは、キャパシタンスらの和を持つ、１つのキャパシタで代替できるので、共通マッチング回路３５０はインピーダンス変換器の構成要素と変圧器の１次キャパシタの両方として機能するキャパシタ（以下、共有キャパシタ）を含むことができる。この時、変圧器の入力端とＣ－Ｌ－Ｃ構造で付加的に要求されるキャパシタンス値をβと仮定する。ピーク増幅器であるトランジスタの寄生出力キャパシタ（以下、ピークキャパシタ）のキャパシタンス値がＣ_{ｏｕｔ，ｐｅａｋｉｎｇ}の場合、共有キャパシタはβのキャパシタンスを付加することによって、共有キャパシタがＣ_{ｏｕｔ，ｐｅａｋｉｎｇ}＋βのキャパシタンスを有するように構成され得る。一実施形態によれば、出力整合（負荷インピーダンスとのマッチング）機能のために、共有キャパシタがインピーダンス変換回路３４０及び共通マッチング回路３５０の両方の一部の構成要素として配置され得る。増幅器の共有キャパシタのキャパシタンスの値を設定（一実施形態によれば、可変素子の場合には制御、別の一実施形態によれば、固定素子の場合には設計）することによって、キャリア増幅器とピーク増幅器が結合され得る。

キャリア増幅器とピーク増幅器の出力キャパシタをＣ－Ｌ－Ｃで実装される１／４波長変換器の一部の構成要素として活用することによって、本開示の実施形態による共通マッチング回路を有するドハティ電力増幅器は、図２Ａ及び図２Ｂのような従来の構造で必要な変圧器の個数を減らして面積を最小化する。また、キャリア増幅器とピーク増幅器が共通マッチング回路３５０を有する構造だけでなく、キャリア増幅器の出力キャパシタとピーク増幅器の出力キャパシタがドハティ電力増幅器のλ／４変換器として機能するように再利用されることによって、本開示の実施形態によるドハティ電力増幅器の面積をさらに減少させることができる。その上、本開示の実施形態による共通マッチング回路を有するドハティ電力増幅器は、低電力動作時、ピーク増幅器３３２の出力端のインピーダンス（Ｚ_{ｏｕｔ，ｐｅａｋｉｎｇ}）２５４が周波数に応じて大きく変わることによって生じる広帯域特性の劣化を最小化できる。

図４は、本開示の実施形態による共通マッチング回路を有するドハティ電力増幅器の差動ペア（ｄｉｆｆｅｒｅｎｔｉａｌ ｐａｉｒ）配置の例を示す。図４は、図３に示したドハティ電力増幅器３００内構成要素の配置の例を示す。すなわち、図３のドハティ電力増幅器３００に対する説明が同一又は類似の方式で適用され得る。

図４を参照すると、ドハティ電力増幅器４００は差動構造の２つの電力増幅器に基づいて設計され得る。ドハティ電力増幅器４００は、（＋）端のキャリア増幅器４３１ａ、（－）端のキャリア増幅器４３１ｂ、（＋）端のピーク増幅器４３２ａ、（－）端のピーク増幅器４３２ｂを含むことができる。例えば、（＋）端のキャリア増幅器４３１ａは（＋）端と接続されるトランジスタを含むことができる。（－）端のキャリア増幅器４３１ｂは（－）端と接続されるトランジスタを含むことができる。また、例えば、（＋）端のピーク増幅器４３２ａは（＋）端と接続されるトランジスタを含むことができる。（－）端のピーク増幅器４３２ｂは（－）端と接続されるトランジスタを含むことができる。図４には示していないが、入力端でカプラ（又はディバイダ、スプリッタ）を介して入力信号はキャリア増幅器とピーク増幅器に分配されて伝達され得る。（＋）端の入力信号は、（＋）端のキャリア増幅器４３１ａと（＋）端のピーク増幅器４３２ａの各々に分配されて伝達され得る。（－）端の入力信号は、（－）端のキャリア増幅器４３１ｂと（－）端のピーク増幅器４３２ｂの各々に分配されて伝達され得る。

キャリア増幅器の出力端にインピーダンス変換回路４４０が配置され得る。インピーダンス変換回路４４０は、ドハティ増幅器が最大出力で動作するとき（ピーク増幅器の動作時）、キャリア増幅器の出力インピーダンスＲ_ｏｐｔになるように構成され得る。Ｒ_ｏｐｔは増幅器が最大出力と効率を出せるインピーダンスを意味する。インピーダンス変換回路４４０は、λ／４変換器として機能するように実装され得る。本開示の実施形態によれば、インピーダンス変換回路４４０はλ／４変換器として機能するためのＣ－Ｌ－Ｃ接続構造を含むことができる。Ｃ－Ｌ－Ｃ接続構造は、（＋）端のキャリア増幅器４３１ａ（又はトランジスタ）の出力端（－）端のキャリア増幅器４３１ｂ（又はトランジスタ）の出力端に並列に接続される第１キャパシタ（Ｃ_λ／４）、（＋）端のキャリア増幅器４３１ａ（又はトランジスタ）の出力端（－）端のキャリア増幅器４３１ｂ（又はトランジスタ）の出力端の各々に直列に接続されるインダクタ（Ｌ_λ／４）、及びインダクタの後に並列に接続される第２キャパシタ（Ｃ_λ／４）を含むことができる。Ｃ－Ｌ－Ｃ構造を実装するための第１キャパシタ（Ｃ_λ／４）は動作周波数（ｆ_ｃ）とＲ_ＯＰＴ値によって決定され、（Ｃ_λ／４＝１／（２πｆ_ｃＲ_ＯＰＴ））、これはキャリア増幅器４３１ａ、４３１ｂのトランジスタＴＲの寄生出力キャパシタ（Ｃ_{ｏｕｔ，ｃａｒｒｉｅｒ}）にキャパシタンス（図４のα）が追加されることによって実装される。同様に、Ｃ－Ｌ－Ｃ構造を実装するための第２キャパシタ（Ｃ_λ／４）はピーク増幅器４３２ａ、４３２ｂのトランジスタＴＲの寄生出力キャパシタ（Ｃ_{ｏｕｔ，ｐｅａｋｉｎｇ}）にキャパシタンス（図４のβ）が追加されることによって実装される。λ／４変換器のマッチング機能のために増幅器の出力キャパシタンスの値を設定（一実施形態によれば、可変素子の場合には制御、別の一実施形態によれば、固定素子の場合には設計）することによって、キャリア増幅器とピーク増幅器が結合され得る。

（＋）端のキャリア増幅器４３１ａ、（＋）端のピーク増幅器４３２ａ、（－）端のキャリア増幅器４３１ｂ、及び（－）端のピーク増幅器４３２ｂの各々の出力端は共通マッチング回路４５０に接続され得る。この時、（＋）端のキャリア増幅器４３１ａ及び（－）端のキャリア増幅器４３１ｂは上述したインピーダンス変換回路４４０を介して共通マッチング回路４５０と接続されるが、（＋）端のピーク増幅器４３２ａ及び（－）端のピーク増幅器４３２ｂは共通マッチング回路４５０と直に接続され得る。共通マッチング回路４５０は、インピーダンスマッチングのための変圧器を含むことができる。変圧器は、入力対出力の比率を制御するために、キャパシタを含むことができる。変圧器は入力対出力の比率を制御するために１次キャパシタ（Ｃ_ＭＡＴ１）及び２次キャパシタ（Ｃ_ＭＡＴ２）を含むことができる。１次キャパシタ（Ｃ_ＭＡＴ１）はインピーダンス変換回路４４０の第２キャパシタ（Ｃ_λ／４）と並列に接続され得る。一実施形態によれば、キャパシタの面積減少のために、１次キャパシタ（Ｃ_ＭＡＴ１）と第２キャパシタ（Ｃ_λ／４）は、第２キャパシタ（Ｃ_λ／４＋Ｃ_ＭＡＴ１）のキャパシタンスを有する１つのキャパシタで代替できる。並列接続されるキャパシタらは、キャパシタンスらの和を持つ、１つのキャパシタで代替できるので、共通マッチング回路４５０はインピーダンス変換器の構成要素と変圧器の１次キャパシタの両方として機能するキャパシタ（以下、共有キャパシタ）を含むことができる。この時、変圧器の入力端で付加的に要求されるキャパシタンス値をβと仮定する。ピーク増幅器であるトランジスタの寄生出力キャパシタのキャパシタンス値がＣ_{ｏｕｔ，ｐｅａｋｉｎｇ}の場合、共有キャパシタはＣ_{ｏｕｔ，ｐｅａｋｉｎｇ}＋βのキャパシタンスを有するように構成され得る。一実施形態によれば、出力整合（負荷インピーダンスとのマッチング）機能のために、共有キャパシタがインピーダンス変換回路４４０及び共通マッチング回路４５０の両方の一部の構成要素として配置され得る。増幅器の共有キャパシタのキャパシタンスの値を設定（一実施形態によれば、可変素子の場合には制御、別の一実施形態によれば、固定素子の場合には設計）することによって、キャリア増幅器とピーク増幅器が結合され得る。

本開示の実施形態による電力増幅器をＲＦＩＣに設計するためには、図４に示した集中素子（例：インダクタ又はキャパシタ）及びトランジスが適切に配置される。一部の実施形態で、適切な配置は、各構成要素（ｃｏｍｐｏｎｅｎｔ）の対称的な配置を含むことができる。一実施形態によれば、グラウンド（ｇｒｏｕｎｄ、ＧＮＤ）から対称的な設計のために、（＋）入力端の構成要素と（－）入力端の構成要素は実質的に対称（ｓｙｍｍｅｔｒｉｃ）になるように配置され得る。物理的な線路の長さが変わるほど、信号が受ける損失も変わるからである。インピーダンス変換回路４４０及び共通マッチング回路４５０がキャパシタを共有するように配置され得る。該当キャパシタを中心に一側には（＋）端のキャリア増幅器４３１ａ、（＋）端のピーク増幅器４３２ａ、他側には（－）端のキャリア増幅器４３１ｂ、（－）端のピーク増幅器４３２ｂが位置し得る。また、一実施形態によれば、集中素子であるキャパシタ及びインダクタも対称的に配置され得る。キャリア増幅器の出力キャパシタとピーク増幅器の出力キャパシタの間に位置するインダクタはそれぞれ互いに異なる側に位置し得る。また、一実施形態によれば、キャリア増幅器とピーク増幅器の出力整合のために１つの共通マッチング回路４５０がドハティ電力増幅器４００に含まれるので、共通マッチング回路４５０は（＋）端の構成要素と（－）端の構成要素の間の中心領域に位置し得る。

一部の実施形態で、適切な配置は、余裕空間の確保を含むことができる。一実施形態によれば、本開示の実施形態による電力増幅器は、各トランジスタの出力から２次ハーモニック成分の除去するための回路（例：Ｌ－Ｃで構成される低域通過フィルタ（ｌｏｗ ｐａｓｓ ｆｉｌｔｅｒ））をさらに含むことができる。変圧器個数の減少、キャパシタ個数の減少により実装面積を減少させることができる。その上、ＲＦ構成要素の対称的な配置によって、余裕空間が確保され得る。

図５は、本開示の実施形態による共通マッチング回路を有するドハティ電力増幅器の差動ペア配置の別の例を示す。図５は、図３に示したドハティ電力増幅器３００内構成要素の配置の例を示す。すなわち、図３のドハティ電力増幅器３００に対する説明が同一又は類似の方式で適用され得る。

図５を参照すると、ドハティ電力増幅器５００は差動構造の２つの電力増幅器に基づいて設計され得る。ドハティ電力増幅器５００は、（＋）端のキャリア増幅器５３１ａ、（－）端のキャリア増幅器５３１ｂ、及びピーク増幅器５３２を含むことができる。例えば、（＋）端のキャリア増幅器５３１ａは（＋）端と接続されるトランジスタを含むことができる。（－）端のキャリア増幅器５３１ｂは（－）端と接続されるトランジスタを含むことができる。また、例えば、ピーク増幅器５３２は（＋）端と接続されるトランジスタ及び（－）端と接続されるトランジスタを含むことができる。図５には示していないが、入力端でカプラ（又はディバイダ、スプリッタ）を介して入力信号はキャリア増幅器とピーク増幅器に分配されて伝達され得る。（＋）端の入力信号は、（＋）端のキャリア増幅器５３１ａとピーク増幅器５３２の各々に分配されて伝達され得る。（－）端の入力信号は、（－）端のキャリア増幅器５３１ｂとピーク増幅器５３２の各々に分配されて伝達され得る。

キャリア増幅器の出力端にインピーダンス変換回路５４０が配置され得る。インピーダンス変換回路５４０は、ドハティ増幅器が最大出力で動作するとき（ピーク増幅器の動作時）、キャリア増幅器の出力インピーダンスＲ_ｏｐｔになるように構成され得る。Ｒ_ｏｐｔは増幅器が最大出力と効率を出せるインピーダンスを意味する。インピーダンス変換回路５４０は、λ／４変換器として機能するように実装され得る。インピーダンス変換回路５４０は、キャリア増幅器とピーク増幅器の位相（ｐｈａｓｅ）を一致させるように構成され得る。例えば、インピーダンス変換回路５４０は、位相遅延成分を含むように構成され得る。本開示の実施形態によれば、インピーダンス変換回路５４０はλ／４変換器として機能するためのＣ－Ｌ－Ｃ接続構造を含むことができる。Ｃ－Ｌ－Ｃ接続構造は、（＋）端のキャリア増幅器５３１ａ（又はトランジスタ）の出力端（－）端のキャリア増幅器５３１ｂ（又はトランジスタ）の出力端に並列に接続される第１キャパシタ（Ｃ_λ／４）、（＋）端のキャリア増幅器５３１ａ（又はトランジスタ）の出力端（－）端のキャリア増幅器５３１ｂ（又はトランジスタ）の出力端の各々に直列に接続されるインダクタ（Ｌ_λ／４）、及びインダクタの後に並列に接続される第２キャパシタ（Ｃ_λ／４）を含むことができる。Ｃ－Ｌ－Ｃ構造を実装するための第１キャパシタ（Ｃ_λ／４）は動作周波数（ｆ_ｃ）とＲ_ＯＰＴ値によって決定され、（Ｃ_λ／４＝１／（２πｆ_ｃＲ_ＯＰＴ））、これはキャリア増幅器５３１ａ、５３１ｂのトランジスタＴＲの寄生出力キャパシタ（Ｃ_{ｏｕｔ，ｃａｒｒｉｅｒ}）にキャパシタンス（図４のα）が追加されることによって実装される。同様に、Ｃ－Ｌ－Ｃ構造を実装するための第２キャパシタ（Ｃ_λ／４）はピーク増幅器５３２のトランジスタＴＲの寄生出力キャパシタ（Ｃ_{ｏｕｔ，ｐｅａｋｉｎｇ}）にキャパシタンス（図４のβ）が追加されることによって実装される。λ／４変換器のマッチング機能のために増幅器の出力キャパシタンスの値を設定（一実施形態によれば、可変素子の場合には制御、別の一実施形態によれば、固定素子の場合には設計）することによって、キャリア増幅器とピーク増幅器が結合され得る。

（＋）端のキャリア増幅器５３１ａ、（－）端のキャリア増幅器５３１ｂ、及びピーク増幅器５３２の各々の出力端は共通マッチング回路５５０に接続され得る。この時、（＋）端のキャリア増幅器５３１ａ及び（－）端のキャリア増幅器５３１ｂは上述したインピーダンス変換回路５４０を介して共通マッチング回路５５０と接続されるが、ピーク増幅器５３２は共通マッチング回路５５０と直に接続され得る。共通マッチング回路５５０は、インピーダンスマッチングのための変圧器を含むことができる。変圧器は、入力対出力の比率を制御するために、キャパシタを含むことができる。変圧器は入力対出力の比率を制御するために１次キャパシタ（Ｃ_ＭＡＴ１）及び２次キャパシタ（Ｃ_ＭＡＴ２）を含むことができる。１次キャパシタ（Ｃ_ＭＡＴ１）はインピーダンス変換回路５４０の第２キャパシタ（Ｃ_λ／４）と並列に接続され得る。一実施形態によれば、キャパシタの面積減少のために、１次キャパシタ（Ｃ_ＭＡＴ１）と第２キャパシタ（Ｃ_λ／４）は、第２キャパシタ（Ｃ_λ／４＋Ｃ_ＭＡＴ１）のキャパシタンスを有する１つのキャパシタで代替できる。並列接続されるキャパシタらは、キャパシタンスらの和を持つ、１つのキャパシタで代替できるので、共通マッチング回路５５０はインピーダンス変換器の構成要素と変圧器の１次キャパシタの両方として機能するキャパシタ（以下、共有キャパシタ）を含むことができる。この時、変圧器の入力端で付加的に要求されるキャパシタンス値をβと仮定する。ピーク増幅器であるトランジスタの寄生出力キャパシタのキャパシタンス値がＣ_{ｏｕｔ，ｐｅａｋｉｎｇ}の場合、共有キャパシタはＣ_{ｏｕｔ，ｐｅａｋｉｎｇ}＋βのキャパシタンスを有するように構成され得る。一実施形態によれば、出力整合（負荷インピーダンスとのマッチング）機能のために、共有キャパシタがインピーダンス変換回路５４０及び共通マッチング回路５５０の両方の一部の構成要素として配置され得る。増幅器の共有キャパシタのキャパシタンスの値を設定（一実施形態によれば、可変素子の場合には制御、別の一実施形態によれば、固定素子の場合には設計）することによって、キャリア増幅器とピーク増幅器が結合され得る。

本開示の実施形態による電力増幅器をＲＦＩＣに設計するためには、図５に示した集中素子（例：インダクタ又はキャパシタ）及びトランジスが適切に配置される。一部の実施形態で、適切な配置は、各構成要素（ｃｏｍｐｏｎｅｎｔ）の対称的な配置を含むことができる。一実施形態によれば、グラウンド（ｇｒｏｕｎｄ、ＧＮＤ）から対称的な設計が可能になるように、（＋）入力端の構成要素と（－）入力端の構成要素は実質的に対称（ｓｙｍｍｅｔｒｉｃ）になるように配置され得る。物理的な線路の長さが変わるほど、信号が受ける損失も変わるからである。インピーダンス変換回路５４０及び共通マッチング回路５５０がキャパシタを共有するように配置され得る。該当キャパシタを中心に一側には（＋）端のキャリア増幅器５３１ａが位置し、他側には（－）端のキャリア増幅器５３１ｂが位置し得る。また、一実施形態によれば、集中素子であるキャパシタ及びインダクタも対称的に配置され得る。キャリア増幅器の出力キャパシタとピーク増幅器の出力キャパシタの間に位置するインダクタはそれぞれ互いに異なる側に位置し得る。また、一実施形態によれば、キャリア増幅器とピーク増幅器の出力整合のために１つの共通マッチング回路５５０がドハティ電力増幅器５００に含まれるので、共通マッチング回路５５０は（＋）端の構成要素と（－）端の構成要素の間の中心領域に位置し得る。また、一実施形態によれば、ピーク増幅器５３２はインピーダンスマッチング回路５４０の構成要素の間に位置し得る。ピーク増幅器５３２は、ドハティ電力増幅器５００内の対称的な設計時の効率的な配置のために、インピーダンスマッチング回路５４０の素子の間に配置され得る。例えば、ピーク増幅器５３２はキャリア増幅器５３１ａの出力キャパシタとピーク増幅器５３１ｂの出力キャパシタの間に位置し得る。

一部の実施形態で、適切な配置は、余裕空間の確保を含むことができる。一実施形態によれば、本開示の実施形態による電力増幅器は、各トランジスタの出力から２次ハーモニック成分の除去するための回路（例：Ｌ－Ｃで構成される低域通過フィルタ（ｌｏｗ ｐａｓｓ ｆｉｌｔｅｒ））をさらに含むことができる。変圧器個数の減少、キャパシタ個数の減少により実装面積を減少させることができる。その上、ＲＦ構成要素の対称的な配置によって、余裕空間が確保され得る。

図３乃至図５を通して、ドハティ電力増幅器の構造として、キャリア増幅器とピーク増幅器が共有する出力整合回路（すなわち、共通マッチング回路）、キャリア増幅器と出力整合回路の間に位置するインピーダンス変換回路が提案された。図３乃至図５では、各差動増幅器の素子の位置、空間確保によって様々な配置シナリオの例が示された。

図３乃至図５で言及された回路構造は電力増幅器を必要とする機器（例：ｍｍＷａｖｅ ｐｈａｓｅｄ ａｒｒａｙ ＲＦＩＣ、ＲＦＩＣを含む基地局、端末）での要求事項に応じて適切に選択されて用いられ得る。一実施形態によれば、ドハティ増幅回路の各構成要素は、図３乃至図５を通して共通して言及される共通マッチング回路及び共有キャパシタの他にも、中和キャパシタ（ｎｅｕｔｒａｌｉｚａｔｉｏｎ ｃａｐａｃｉｔｏｒ）の必要性、入出力経路の孤立（ｉｓｏｌａｔｉｏｎ）、２次ハーモニック短絡回路の必要有無のうちの少なくとも１つによって配置され得る。一実施形態によれば、本開示の実施形態によるドハティ電力増幅器は、中和（ｎｅｕｔｒａｌｉｚａｔｉｏｎ）キャパシタをさらに含むことができる。差動増幅器で発生する電極間静電容量の問題を解消するための中和キャパシタがドハティ電力増幅器に配置され得る。各トランジスタで、電極を交差するように中和キャパシタが配置され得る。例えば、（＋）出力端と（－）入力端の間にキャパシタが配置され得る。ドハティ電力増幅器は総４個のトランジスタ（キャリア増幅器）を含むので、追加的な中和キャパシタの配置のために余裕空間の確保又は他の電極を有する増幅器の間の距離が考慮された回路構造が用いられ得る。また、一実施形態によれば、本開示の実施形態によるドハティ電力増幅器は、各トランジスタの出力で発生するハーモニック成分の除去のために、インダクタ又はキャパシタで構成されるハーモニック除去回路をさらに含むことができる。ドハティ電力増幅器は総４個のトランジスタ（キャリア増幅器）を含むので、追加的な中和キャパシタの配置のために余裕空間の確保のための回路構造が用いられ得る。

図３乃至図５で上述した、本開示の実施形態によるドハティ電力増幅器は、図１Ｂの複数のＲＦチェーン１７０－０、１７０－１、１７０－２、…、１７０－１４、１７０－１５のそれぞれに含まれ得る。各ＲＦチェーンの信号は、位相変換器及び本開示の実施形態によるドハティ電力増幅器を通過して、アンテナエレメントに伝達され得る。

図６は、本開示の実施形態による共通マッチング回路を有するドハティ電力増幅器を含む電子装置の機能的構成を示す。

図６を参照すると、電子装置６１０は、図１Ａの基地局１１０又は端末１２０のうちの１つであり得る。一実施形態によれば、電子装置６１０は、基地局１１０のｍｍＷａｖｅ帯域で１つ以上のＲＦチェーンを含むＲＦＩＣのアンテナ機器であり得る。図１Ａ乃至図５を通して言及された増幅器回路構造だけでなく、それを含む電子装置も本開示の実施形態に含まれる。電子装置６１０は、図１Ａ乃至図５を通して言及されたキャリア増幅器とピーク増幅器がマッチング回路を共有する形態のドハティ電力増幅器をＲＦ構成要素として含むことができる。

図６を参照すると、電子装置６１０の例示的な機能的構成が示される。電子装置６１０は、アンテナ部６１１、フィルタ部６１２、ＲＦ（ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ）処理部６１３、プロセッサ（例：制御部（ｃｏｎｔｒｏｌ ｕｎｉｔ））６１４を含むことができる。

アンテナ部６１１は複数のアンテナを含むことができる。アンテナは無線チャネルを介して信号を送受信するための機能を行う。アンテナはサブストレート（例：ＰＣＢ）上に形成された導電体又は導電性パターンからなる放射体を含むことができる。アンテナはアップコンバートされた信号を無線チャネル上で放射するか、または他の装置が放射した信号を獲得できる。各アンテナはアンテナエレメント又はアンテナ素子と称することができる。一部の実施形態で、アンテナ部６１１は、複数のアンテナエレメントが列（ａｒｒａｙ）をなすアンテナアレイ（ａｎｔｅｎｎａ ａｒｒａｙ）を含むことができる。アンテナ部６１１は、ＲＦ信号線を介してフィルタ部６１２と電気的に接続され得る。アンテナ部６１１は、複数のアンテナエレメントを含むＰＣＢに実装され得る。ＰＣＢは各アンテナエレメントとフィルタ部６１２のフィルタを接続する複数のＲＦ信号線を含むことができる。このようなＲＦ信号線は給電ネットワーク（ｆｅｅｄｉｎｇ ｎｅｔｗｏｒｋ）と称することができる。アンテナ部６１１は、受信された信号をフィルタ部６１２に提供するか、またはフィルタ部６１２から提供された信号を空気中に放射できる。

フィルタ部６１２は、所望の周波数の信号を伝達するために、フィルタリングを行うことができる。フィルタ部６１２は、共振（ｒｅｓｏｎａｎｃｅ）を形成することによって周波数を選択的に識別するための機能を行うことができる。フィルタ部６１２は、帯域通過フィルタ（ｂａｎｄ ｐａｓｓ ｆｉｌｔｅｒ）、低域通過フィルタ（ｌｏｗ ｐａｓｓ ｆｉｌｔｅｒ）、高域通過フィルタ（ｈｉｇｈ ｐａｓｓ ｆｉｌｔｅｒ）、又は帯域除去フィルタ（ｂａｎｄ ｒｅｊｅｃｔ ｆｉｌｔｅｒ）のうちの少なくとも１つを含むことができる。すなわち、フィルタ部６１２は、送信のための周波数帯域又は受信のための周波数帯域の信号を得るためのＲＦ回路を含むことができる。本開示の実施形態によるフィルタ部６１２はアンテナ部６１１とＲＦ処理部６１３を電気的に接続できる。

ＲＦ処理部６１３は、複数のＲＦ経路を含むことができる。ＲＦ経路はアンテナを介して受信される信号又はアンテナを介して放射される信号が通過する経路の単位であり得る。少なくとも１つのＲＦ経路はＲＦチェーンと称することができる。ＲＦチェーンは複数のＲＦ素子を含むことができる。ＲＦ素子は増幅器、ミキサ、オシレータ、ＤＡＣ（ｄｉｇｉｔａｌ－ｔｏ－ａｎａｌｏｇ ｃｏｎｖｅｒｔｅｒ）、ＡＤＣ（ａｎａｌｏｇ－ｔｏ－ｄｉｇｉｔａｌ ｃｏｎｖｅｒｔｅｒ）などを含むことができる。例えば、ＲＦ処理部６１３は、基底帯域（ｂａｓｅ ｂａｎｄ）のデジタル送信信号を送信周波数にアップコンバートするアップコンバータ（ｕｐ ｃｏｎｖｅｒｔｅｒ）と、アップコンバートされたデジタル送信信号をアナログＲＦ送信信号に変換するＤＡＣを含むことができる。アップコンバータとＤＡＣは送信経路の一部を形成する。送信経路は電力増幅器（ｐｏｗｅｒ ａｍｐｌｉｆｉｅｒ、ＰＡ）又はカプラ（ｃｏｕｐｌｅｒ）（又は結合器（ｃｏｍｂｉｎｅｒ））をさらに含むことができる。また、例えば、ＲＦ処理部６１３は、アナログＲＦ受信信号をデジタル受信信号に変換するＡＤＣとデジタル受信信号を基底帯域のデジタル受信信号に変換するダウンコンバータ（ｄｏｗｎ ｃｏｎｖｅｒｔｅｒ）を含むことができる。ＡＤＣとダウンコンバータは受信経路の一部を形成する。受信経路は低電力増幅器（ｌｏｗ－ｎｏｉｓｅ ａｍｐｌｉｆｉｅｒ、ＬＮＡ）又はカプラ（ｃｏｕｐｌｅｒ）（又は分配器（ｄｉｖｉｄｅｒ））をさらに含むことができる。ＲＦ処理部６１３のＲＦ部品はＰＣＢに実装され得る。基地局（例：電子装置６１０）はアンテナ副６１１－フィルタ部６１２－ＲＦ処理部６１３の順に積層された構造を含むことができる。アンテナとＲＦ処理部６１３のＲＦ部品はＰＣＢ上で実装されることができ、ＰＣＢとＰＣＢの間にフィルタが繰り返し締結されて複数の層（ｌａｙｅｒｓ）を形成できる。

本開示の実施形態によるＲＦ処理部６１３は、アンテナ部１１１、フィルタ部６１２に伝達される複数の信号経路のための複数のＲＦ処理チェーンを含むことができる。ｍｍＷａｖｅのためのＲＦＩＣは複数のＲＦ処理チェーンを含むことができる。基底帯域（ｂａｓｅｂａｎｄ）で印加される信号はＲＦＩＣに入力される。ＲＦＩＣに入力される信号は各アンテナエレメントに分配される。この時、ビームフォーミングのために、アンテナエレメントの各々に独立した位相シフトが適用され得る。したがって、ＲＦＩＣは各アンテナエレメントに伝達される信号の処理のためのＲＦ処理チェーンを含むことができる。各ＲＦ処理チェーンは、ＲＦ信号処理のための１つ以上のＲＦ構成要素を含むことができる。ＲＦ処理部６１３は、本開示の実施形態による各ＲＦ経路でキャリア増幅器とピーク増幅器が共通の出力整合回路を有するドハティ（ｄｏｈｅｒｔｙ）電力増幅器（ｐｏｗｅｒ ａｍｐｌｉｆｉｅｒ）を含むことができる。ドハティ電力増幅器は、出力整合回路のチューニングキャパシタを用いる、キャリア増幅器とピーク増幅器のインピーダンス変換のための１／４波長変換器を含むことができる。

プロセッサ６１４は、電子装置６１０の全般的な動作を制御できる。プロセッサ６１４は、通信を行うための様々なモジュールを含むことができる。プロセッサ６１４は、モデム（ｍｏｄｅｍ）のような少なくとも１つのプロセッサ（ｐｒｏｃｅｓｓｏｒ）を含むことができる。プロセッサ６１４は、デジタル信号処理（ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｉｎｇ）のためのモジュールを含むことができる。例えば、プロセッサ６１４はモデムを含むことができる。データ送信時、プロセッサ６１４は送信ビット列を符号化及び変調することによって複素シンボルを生成する。また、例えば、データ受信時、プロセッサ６１４は基底帯域信号を復調及び復号化によって受信ビット列を復元する。プロセッサ６１４は通信規格で要求するプロトコルスタック（ｐｒｏｔｏｃｏｌ ｓｔａｃｋ）の機能を行うことができる。

図６では本開示の電力増幅器を活用できる機器として、電子装置６１０の機能的構成を述べた。しかし、図６に示した例は図１Ａ乃至図５を通して述べられた本開示の実施形態によるアンテナ構造の活用のための例示的な構成にすぎず、本開示の実施形態は図６に示した機器の構成要素に限定されるものではない。したがって、インピーダンスマッチング回路を含む電力増幅器を含むＲＦモジュール、ＲＦＩＣ、他の構成の通信機器、電力増幅器のための構造物自体も本開示の実施形態として理解され得る。

本開示では、電力増幅器フィルタ及びそれを含む電子装置を説明するために、基地局又はｍｍＷａｖｅ帯域の信号伝達のための基地局の機器（例：ＲＵ（ｒａｄｉｏ ｕｎｉｔ）又はＡＵ（ａｃｃｅｓｓ ｕｎｉｔ））が例として述べられたが、本開示の実施形態はこれに限定されない。本開示の実施形態による電力増幅器及びそれを含む電子装置として、基地局と同等な機能を行う無線機器、基地局と接続される無線機器（例：ＴＲＰ）、端末１２０、又はその他の５Ｇ通信のために使用される通信機器のいずれも可能であることは無論である。また、本開示では、ＭＩＭＯ（Ｍｕｌｔｉｐｌｅ Ｉｎｐｕｔ Ｍｕｌｔｉｐｌｅ Ｏｕｔｐｕｔ）環境で通信のための複数のアンテナの構造としてアンテナアレイが例として述べられたが、一部の実施形態でビームフォーミングのための容易な変更が可能であることは勿論である。

ｍｍＷａｖｅ ｐｈａｓｅｄ ａｒｒａｙ ＲＦＩＣに使用している既存のｓｔａｃｋｅｄ ＰＡ構造は高いＰＡＰＲを有する５Ｇ ＮＲ信号を使用する場合、効率が大きく劣化する。ドハティ構造は高いＰＡＰＲを有する信号を使用する場合に効率を向上させることができる非常に効果的な構造であるが、既存の差動ドハティ（Ｄｉｆｆｅｒｅｎｔｉａｌ Ｄｏｈｅｒｔｙ）構造（例：図２Ａ及び図２Ｂ）は２つの変圧器とλ／４変換器を使用するため、大きすぎる面積を占めるだけでなく、低電力動作時（ピーク増幅器の非活性化）、広帯域特性が劣化する問題がある。本開示の実施形態は、面積と広帯域（ｗｉｄｅ ｂａｎｄｗｉｄｔｈ）特性、効率がいずれも重要なｐｈａｓｅｄ ａｒｒａｙ ＲＦＩＣに適用される差動ドハティ電力増幅器構造を提案する。キャリア増幅器とピーク増幅器が１つの出力整合回路と接続され、キャリア増幅器と出力整合回路の間にインピーダンス変換器が実装されることによって、面積を減らして帯域特性の劣化が減少する。

本開示の実施形態による、共通マッチング回路を有する差動ドハティ電力増幅器は、キャリア増幅器とピーク増幅器は１つ以上のインダクタを介して直列に接続され得る。また、一実施形態によれば、差動ドハティ電力増幅器は、上記１つ以上のインダクタとキャリア増幅器の出力キャパシタ及びピーク増幅器の出力キャパシタを介してＣ－Ｌ－Ｃ構造を有するλ／４変換器を含むことができる。また、一実施形態によれば、差動ドハティ電力増幅器は、キャリア増幅器と接続されるλ／４変換器とピーク増幅器が結合される回路及び出力整合のための変圧器が結合した後に接続される回路を含むことができる。また、一実施形態によれば、キャリア増幅器とピーク増幅器の各々は差動増幅器であって、（＋）成分の入力（ｐｏｓｉｔｉｖｅ ｉｎｐｕｔ）と（－）成分の入力（ｎｅｇａｔｉｖｅ ｉｎｐｕｔ）が物理的に所定の距離をおいて配置され得る。キャリア増幅器及びピーク増幅器の出力は、以後、共通マッチング回路を介して結合され得る。また、一実施形態によれば、上述したインダクタはそれぞれ伝送線路（ｔｒａｎｓｍｉｓｓｉｏｎ ｌｉｎｅ）で代替され得る。換言すれば、λ／４変換器はＣ－Ｌ－Ｃ構造の代わりに両キャパシタの間に配置される伝送線路を含むことができる。

本開示の実施形態によれば、無線通信システムにおいて、ドハティ（ｄｏｈｅｒｔｙ）電力増幅器（ｐｏｗｅｒ ａｍｐｌｉｆｉｅｒ）は、差動（ｄｉｆｆｅｒｅｎｔｉａｌ）キャリア増幅器、差動ピーク増幅器、及び出力整合回路を含み、上記出力整合回路は、１次チューニングキャパシタ、変圧器、及び２次チューニングキャパシタを含み、上記差動キャリア増幅器は、上記差動キャリア増幅器の出力端のキャリアキャパシタ及びインダクタを介して上記１次チューニングキャパシタと接続され、上記差動ピーク増幅器は上記１次チューニングキャパシタと接続され、上記１次チューニングキャパシタ、上記インダクタ、及び上記キャリアキャパシタは、１／４波長変換器（ｑｕａｒｔｅｒ－ｗａｖｅ ｔｒａｎｓｆｏｒｍｅｒ）として機能するように構成され得る。

一実施形態によれば、上記差動キャリア増幅器は、（＋）端のための第１増幅器及び（－）端のための第２増幅器を含み、上記差動ピーク増幅器は、（＋）端のための第３増幅器及び（－）端のための第４増幅器を含むことができる。

一実施形態によれば、上記キャリアキャパシタは、上記第１増幅器の出力端と上記第２増幅器の出力端に並列に接続され、上記１次チューニングキャパシタは、上記第３増幅器の出力端と上記第４増幅器の出力端に並列に接続され得る。

一実施形態によれば、上記インダクタは、上記キャリアキャパシタ及び上記１次チューニングキャパシタの間で直列に配置され得る。

一実施形態によれば、上記第１増幅器及び上記インダクタのうち上記第１増幅器に接続される第１インダクタは、上記ドハティ電力増幅器の第１領域に配置され、上記第２増幅器及び上記インダクタのうち上記第２増幅器に接続される第２インダクタは、上記第１領域と異なる、上記ドハティ電力増幅器の第２領域に配置され、上記第１領域と上記第２領域の間に上記出力整合回路が配置され得る。

一実施形態によれば、上記差動ピーク増幅器は、上記第１領域と上記第２領域の間に配置され得る。

一実施形態によれば、上記差動ピーク増幅器の上記第３増幅器は上記第１領域に配置され、上記第４増幅器は上記第２領域に配置され得る。

一実施形態によれば、上記ドハティ電力増幅器は、上記第１領域と上記第２領域の間に配置されるグラウンド（ｇｒｏｕｎｄ）回路をさらに含むことができる。

一実施形態によれば、上記１次チューニングキャパシタは、上記差動ピーク増幅器のハーモニック（ｈａｒｍｏｎｉｃ）除去のための出力キャパシタとして機能するように構成され得る。

一実施形態によれば、上記出力整合回路は、上記差動キャリア増幅器の出力と上記差動ピーク増幅器の出力を結合し、上記結合された出力を整合するように構成され得る。

本開示の実施形態によれば、ＲＦＩＣ（ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）は、複数のＲＦ（ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ）処理チェーンを含み、上記複数のＲＦ処理チェーンの各々は、位相変換器（ｐｈａｓｅ ｓｈｉｆｔｅｒ）及びドハティ電力増幅器を含み、上記ドハティ電力増幅器は、差動（ｄｉｆｆｅｒｅｎｔｉａｌ）キャリア増幅器、差動ピーク増幅器、及び出力整合回路を含み、上記出力整合回路は、１次チューニングキャパシタ、変圧器、及び２次チューニングキャパシタを含み、上記差動キャリア増幅器は、上記差動キャリア増幅器の出力端のキャリアキャパシタ及びインダクタを介して上記１次チューニングキャパシタと接続され、上記差動ピーク増幅器は上記１次チューニングキャパシタと接続され得る。

一実施形態によれば、上記差動キャリア増幅器は、（＋）端のための第１増幅器及び（－）端のための第２増幅器を含み、上記差動ピーク増幅器は、（＋）端のための第３増幅器及び（－）端のための第４増幅器を含むことができる。

一実施形態によれば、上記キャリアキャパシタは、上記第１増幅器の出力端と上記第２増幅器の出力端に並列に接続され、上記１次チューニングキャパシタは、上記第３増幅器の出力端と上記第４増幅器の出力端に並列に接続され得る。

一実施形態によれば、上記インダクタは、上記キャリアキャパシタ及び上記１次チューニングキャパシタの間で直列に配置され得る。

一実施形態によれば、上記第１増幅器及び上記インダクタのうち上記第１増幅器に接続される第１インダクタは、上記ドハティ電力増幅器の第１領域に配置され、上記第２増幅器及び上記インダクタのうち上記第２増幅器に接続される第２インダクタは、上記第１領域と異なる、上記ドハティ電力増幅器の第２領域に配置され、上記第１領域と上記第２領域の間に上記出力整合回路が配置され得る。

一実施形態によれば、上記差動ピーク増幅器は、上記第１領域と上記第２領域の間に配置され得る。

一実施形態によれば、上記差動ピーク増幅器の上記第３増幅器は上記第１領域に配置され、上記第４増幅器は上記第２領域に配置され得る。

一実施形態によれば、上記ドハティ電力増幅器は、上記第１領域と上記第２領域の間に配置されるグラウンド（ｇｒｏｕｎｄ）回路を含むことができる。

一実施形態によれば、上記１次チューニングキャパシタ、上記インダクタ、及び上記キャリアキャパシタは、１／４波長変換器（ｑｕａｒｔｅｒ－ｗａｖｅ ｔｒａｎｓｆｏｒｍｅｒ）として機能するように構成され、上記１次チューニングキャパシタは、上記差動ピーク増幅器のハーモニック（ｈａｒｍｏｎｉｃ）除去のための出力キャパシタとして機能するように構成され得る。

一実施形態によれば、上記出力整合回路は、上記差動キャリア増幅器の出力と上記差動ピーク増幅器の出力を結合し、上記結合された出力を整合するように構成され得る。

本開示の特許請求の範囲又は明細書に記載された実施形態による方法は、ハードウェア、ソフトウェア、又はハードウェアとソフトウェアの組み合わせの形態で実装される（ｉｍｐｌｅｍｅｎｔｅｄ）ことができる。

ソフトウェアで実装する場合、１つ以上のプログラム（ソフトウェアモジュール）を記憶するコンピュータ可読記憶媒体が提供され得る。コンピュータ可読記憶媒体に記憶される１つ以上のプログラムは、電子装置（ｄｅｖｉｃｅ）内の１つ以上のプロセッサによって実行可能に構成される（ｃｏｎｆｉｇｕｒｅｄ ｆｏｒ ｅｘｅｃｕｔｉｏｎ）。１つ以上のプログラムは、電子装置に本開示の特許請求の範囲又は明細書に記載された実施形態による方法を実行させる命令（ｉｎｓｔｒｕｃｔｉｏｎｓ）を含む。

このようなプログラム（ソフトウェアモジュール、ソフトウェア）はランダムアクセスメモリ（ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）、フラッシュ（ｆｌａｓｈ）メモリを含む不揮発性（ｎｏｎ－ｖｏｌａｔｉｌｅ）メモリ、ロム（ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ、ＲＯＭ）、電気的に消去可能なプログラマブル読み出し専用メモリ（ｅｌｅｃｔｒｉｃａｌｌｙ ｅｒａｓａｂｌｅ ｐｒｏｇｒａｍｍａｂｌｅ ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ、ＥＥＰＲＯＭ）、磁気ディスク記憶装置（ｍａｇｎｅｔｉｃ ｄｉｓｃ ｓｔｏｒａｇｅ ｄｅｖｉｃｅ）、コンパクトディスクロム（ｃｏｍｐａｃｔ ｄｉｓｃ－ＲＯＭ、ＣＤ－ＲＯＭ）、デジタル多目的ディスク（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｃｓ、ＤＶＤｓ）又は他の形態の光学記憶装置、マグネティックカセット（ｍａｇｎｅｔｉｃ ｃａｓｓｅｔｔｅ）に記憶され得る。又は、それらの一部又は全部の組み合わせで構成されたメモリに記憶され得る。また、各々の構成メモリは多数個が含まれる場合もある。

また、プログラムはインターネット（Ｉｎｔｅｒｎｅｔ）、イントラネット（Ｉｎｔｒａｎｅｔ）、ＬＡＮ（ｌｏｃａｌ ａｒｅａ ｎｅｔｗｏｒｋ）、ＷＡＮ（ｗｉｄｅ ａｒｅａ ｎｅｔｗｏｒｋ）、又はＳＡＮ（ｓｔｏｒａｇｅ ａｒｅａ ｎｅｔｗｏｒｋ）などの通信ネットワーク、又はそれらの組み合わせで構成された通信ネットワークを通してアクセス（ａｃｃｅｓｓ）できる取付可能な（ａｔｔａｃｈａｂｌｅ）記憶装置（ｓｔｏｒａｇｅ ｄｅｖｉｃｅ）に記憶され得る。このような記憶装置は外部ポートを介して本開示の実施形態を遂行する装置にアクセスできる。また、通信ネットワーク上の別途の記憶装置が本開示の実施形態を遂行する装置にアクセスすることもできる。

上述の本開示の具体的な実施形態で、開示に含まれる構成要素は提示された具体的な実施形態によって単数又は複数で表現された。しかし、単数又は複数の表現は説明の便宜のために提示した状況に適するように選択されたものであって、本開示は単数又は複数の構成要素に限定されず、複数で表現された構成要素であっても単数で構成されたり、単数で表現された構成要素であっても複数で構成されたりすることができる。

本開示内容がその様々な実施形態を参照して図示及び説明されたが、添付された特許請求の範囲及びその均等物によって定義された本開示の思想及び範囲から逸脱することなく、形態（ｆｏｒｍ）及び細部事項（ｄｅｔａｉｌｓ）の様々な変更が行われ得るということが該当分野の通常の技術者によって理解されることができる。

Claims (15)

1. 無線通信システムにおけるドハティ（ｄｏｈｅｒｔｙ）電力増幅器（ｐｏｗｅｒ ａｍｐｌｉｆｉｅｒ）であって、
   差動（ｄｉｆｆｅｒｅｎｔｉａｌ）キャリア増幅器、
   差動ピーク増幅器、及び
   出力整合回路を含み、
   前記出力整合回路は、１次チューニングキャパシタ、変圧器、及び２次チューニングキャパシタを含み、
   前記差動キャリア増幅器は、前記差動キャリア増幅器の出力端のキャリアキャパシタ及びインダクタを介して前記１次チューニングキャパシタと接続され、
   前記差動ピーク増幅器は前記１次チューニングキャパシタと接続され、
   前記１次チューニングキャパシタ、前記インダクタ、及び前記キャリアキャパシタは、１／４波長変換器（ｑｕａｒｔｅｒ－ｗａｖｅ ｔｒａｎｓｆｏｒｍｅｒ）として機能するように構成される、ドハティ電力増幅器。
2. 前記差動キャリア増幅器は、（＋）端のための第１増幅器及び（－）端のための第２増幅器を含み、
   前記差動ピーク増幅器は、（＋）端のための第３増幅器及び（－）端のための第４増幅器を含む、請求項１に記載のドハティ電力増幅器。
3. 前記キャリアキャパシタは、前記第１増幅器の出力端と前記第２増幅器の出力端に並列に接続され、
   前記１次チューニングキャパシタは、前記第３増幅器の出力端と前記第４増幅器の出力端に並列に接続される、請求項２に記載のドハティ電力増幅器。
4. 前記インダクタは、前記キャリアキャパシタ及び前記１次チューニングキャパシタの間で直列に配置される、請求項３に記載のドハティ電力増幅器。
5. 前記第１増幅器及び前記インダクタのうち前記第１増幅器に接続される第１インダクタは、前記ドハティ電力増幅器の第１領域に配置され、
   前記第２増幅器及び前記インダクタのうち前記第２増幅器に接続される第２インダクタは、前記第１領域と異なる、前記ドハティ電力増幅器の第２領域に配置され、
   前記第１領域と前記第２領域の間に前記出力整合回路が配置される、請求項２に記載のドハティ電力増幅器。
6. 前記差動ピーク増幅器は、前記第１領域と前記第２領域の間に配置される、請求項５に記載のドハティ電力増幅器。
7. 前記差動ピーク増幅器の前記第３増幅器は前記第１領域に配置され、前記第４増幅器は前記第２領域に配置される、請求項５に記載のドハティ電力増幅器。
8. 前記第１領域と前記第２領域の間に配置されるグラウンド（ｇｒｏｕｎｄ）回路をさらに含む、請求項２に記載のドハティ電力増幅器。
9. 前記１次チューニングキャパシタは、前記差動ピーク増幅器のハーモニック（ｈａｒｍｏｎｉｃ）除去のための出力キャパシタとして機能するように構成される、請求項１に記載のドハティ電力増幅器。
10. 前記出力整合回路は、前記差動キャリア増幅器の出力と前記差動ピーク増幅器の出力を結合し、前記結合された出力を整合するように構成される、請求項１に記載のドハティ電力増幅器。
11. 無線通信システムにおけるＲＦＩＣ（ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）であって、
    複数のＲＦ（ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ）処理チェーンを含み、
    前記複数のＲＦ処理チェーンの各々は、位相変換器（ｐｈａｓｅ ｓｈｉｆｔｅｒ）及びドハティ電力増幅器を含み、
    前記ドハティ電力増幅器は、差動（ｄｉｆｆｅｒｅｎｔｉａｌ）キャリア増幅器、差動ピーク増幅器、及び出力整合回路を含み、
    前記出力整合回路は、１次チューニングキャパシタ、変圧器、及び２次チューニングキャパシタを含み、
    前記差動キャリア増幅器は、前記差動キャリア増幅器の出力端のキャリアキャパシタ及びインダクタを介して前記１次チューニングキャパシタと接続され、
    前記差動ピーク増幅器は前記１次チューニングキャパシタと接続される、ＲＦＩＣ。
12. 前記差動キャリア増幅器は、（＋）端のための第１増幅器及び（－）端のための第２増幅器を含み、
    前記差動ピーク増幅器は、（＋）端のための第３増幅器及び（－）端のための第４増幅器を含む、請求項１１に記載のＲＦＩＣ。
13. 前記キャリアキャパシタは、前記第１増幅器の出力端と前記第２増幅器の出力端に並列に接続され、
    前記１次チューニングキャパシタは、前記第３増幅器の出力端と前記第４増幅器の出力端に並列に接続される、請求項１２に記載のＲＦＩＣ。
14. 前記インダクタは、前記キャリアキャパシタ及び前記１次チューニングキャパシタの間で直列に配置される、請求項１３に記載のＲＦＩＣ。
15. 前記１次チューニングキャパシタ、前記インダクタ、及び前記キャリアキャパシタは、１／４波長変換器（ｑｕａｒｔｅｒ－ｗａｖｅ ｔｒａｎｓｆｏｒｍｅｒ）として機能するように構成され、
    前記１次チューニングキャパシタは、前記差動ピーク増幅器のハーモニック（ｈａｒｍｏｎｉｃ）除去のための出力キャパシタとして機能するように構成される、請求項１１に記載のＲＦＩＣ。

Images