WO2022063618A1 - Verfahren zur herstellung einer leiterplatte sowie ein formteil zur verwendung in diesem verfahren - Google Patents

Verfahren zur herstellung einer leiterplatte sowie ein formteil zur verwendung in diesem verfahren Download PDF

Info

Publication number
WO2022063618A1
WO2022063618A1 PCT/EP2021/075095 EP2021075095W WO2022063618A1 WO 2022063618 A1 WO2022063618 A1 WO 2022063618A1 EP 2021075095 W EP2021075095 W EP 2021075095W WO 2022063618 A1 WO2022063618 A1 WO 2022063618A1
Authority
WO
WIPO (PCT)
Prior art keywords
molded part
circuit board
printed circuit
insulating material
segments
Prior art date
Application number
PCT/EP2021/075095
Other languages
English (en)
French (fr)
Inventor
Philipp WÖLFEL
Original Assignee
Jumatech Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jumatech Gmbh filed Critical Jumatech Gmbh
Priority to JP2023519031A priority Critical patent/JP2023543794A/ja
Priority to EP21777486.8A priority patent/EP4218370A1/de
Priority to CN202180065849.5A priority patent/CN116210353A/zh
Priority to KR1020237014085A priority patent/KR20230076839A/ko
Priority to US18/027,590 priority patent/US20230397332A1/en
Publication of WO2022063618A1 publication Critical patent/WO2022063618A1/de

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/043—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by using a moving tool for milling or cutting the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09363—Conductive planes wherein only contours around conductors are removed for insulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072—Anchoring, i.e. one structure gripping into another
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0221—Perforating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0323—Working metal substrate or core, e.g. by etching, deforming
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0008—Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer

Definitions

  • the present invention relates to a method for producing a circuit board and a molded part for use in this method.
  • the conducting wires or conductor elements are positioned on a copper foil and welded to it, then pressed with insulating material before a conductor structure with conductor tracks and connection points is worked out of the copper foil.
  • the object of the present invention is to simplify the production of printed circuit boards, in particular with a large number of segments, to save insulating material and thereby also to reduce the height of the printed circuit board, among other things to improve heat management on printed circuit boards much more efficiently.
  • the object of the invention is achieved by the method according to claim 1 and the molded part according to claim 6.
  • Step A Provision of an electrically conductive molded part with at least two segments which are connected in one piece (along a parting line) via material webs.
  • Step B embedding the segments in insulating material to form at least one printed circuit board substrate.
  • Step C Attaching a circuit pattern to the circuit board substrate to form the circuit board.
  • Step D Release of the one-piece connection of the segments by cutting through the material webs.
  • slot-shaped perforations are introduced into the molded part along a perforation line, for example.
  • the segments correspond, for example, to the conductor wires according to patent application EP 1 842 402 and/or to the molded parts according to patent application DE 10 2011 102 484, the contents of which are incorporated herein by reference. Basically, little material should be removed when forming the segments, since the required processing time may also increase with increasing segmentation.
  • the segmentation of the molded part is intended to create a parting line which is preferably completely filled with insulating material in the final state of the printed circuit board.
  • the separating gap between the segments should be at least wide enough to prevent electrical breakdown through the separating gap due to the insulating material to be inserted.
  • a minimum width of approx. 200 ⁇ m has proven to be advantageous for the parting line.
  • the material deficit can be easily compensated. If the parting line is larger, channel-shaped indentations along the parting line could appear on the surface of the printed circuit board and lead to delamination, which should be avoided if possible. A maximum width of the perforation line or separating gap of approx. 2000 ⁇ m seems sensible.
  • the printed circuit board substrate is coated with a copper foil, for example, from which conductor tracks and connection points are subsequently worked out, for example using an etching process.
  • prefabricated line wires and pads can also be attached to the printed circuit board substrate as a conductor structure.
  • the one-piece connection of the segments is released after the conductor structure has been attached, in that the material webs are severed.
  • the conductor structure can be positioned particularly precisely in relation to the embedded segments. By embedding them in the insulating material, the positions of the segments relative to one another are fixed and remain so even after the material webs have been severed aligned.
  • the phrase "webs of material" in the plural is also intended to include a single web of material in the singular.
  • the invention also promotes the minimization of the amount of insulating material in the production of the printed circuit board, which results in several advantages: on the one hand, material costs are saved and, on the other hand, the thickness or overall height of the printed circuit board is reduced.
  • the less insulating material used the thinner the circuit board.
  • the insulating material is not only electrically insulating, but also thermally insulating, so that reducing the amount of insulating material also improves the thermal management of the circuit board.
  • steps A to D are preferably, but not necessarily, carried out in the order given. As indicated below, the steps and partial steps of the method can also be carried out, at least in part, in a different order.
  • step A has at least one of the following sub-steps, with the sub-steps preferably, but not necessarily, being carried out in the order given:
  • the reference mark can be, for example, a character, a symbol, a cross or an opening in the molded part. It is important that this reference mark is clearly defined.
  • the reference marking is used to determine a coordinate system on the molded part, so that positions on the molded part can be clearly determined using the reference marking. This is particularly advantageous for the positioning of the later conductor structure in relation to the segments and for the later cutting through of the material webs. After embedding the molded part in insulating material, the parting line or the material web is usually covered with insulating material and is not visible. bar.
  • the positions of the material webs must be known exactly in order to be able to cut through them in a targeted manner.
  • the conductor structure of the printed circuit board can be defined or formed in a precise position, so that the material webs, which must be accessible for the appropriate tool for later cutting, are not covered by the conductor structure or made inaccessible in some other way.
  • the reference marking is preferably machine-readable or optically recognizable with an optical device.
  • - A-3 Alignment of the molded part (e.g. in relation to a press setup) using at least one reference mark on the molded part. This makes it easier to process the molded part in the subsequent processing steps.
  • A-4-1 Forming a self-contained perforation line around the printed circuit board section, so that the printed circuit board section within the perforation line is connected in one piece to a surrounding edge area outside the perforation line only via isolated material webs, the self-contained perforation line preferably having a polygonal shape.
  • the printed circuit board section can be easily separated from the molded part along the self-contained perforation line, preferably after the printed circuit board has been completed.
  • the polygonal shape makes it easier to separate the circuit board section from the surrounding material.
  • A-4-2 forming at least one open (i.e. not closed) or closed perforation line for dividing the printed circuit board section into the segments, this open or closed perforation line preferably starting at an edge of the printed circuit board section, particularly preferably at a perforation line enclosing the printed circuit board section and/or ends.
  • this perforation lines any segments can be formed within the circuit board section.
  • a self-contained perforation line it is also possible to form a printed circuit board segment within another printed circuit board segment.
  • A-4-3 Forming the at least one perforation line with preferably uniform
  • Width preferably a width in the range of 200 to 2000 pm, preferably such that slit-shaped perforations are spaced apart along the perforation line through the webs of material.
  • the perforation line forms the later parting line between the segments, which is ideally completely filled with insulating material when the printed circuit board is finished.
  • the webs of material, measured along the perforation line are approximately 500 ⁇ m or 0.5 mm wide, for example.
  • the distance between two webs of material along the perforation line is, for example, approx. 50 mm, i. H. hundred times the width of the material webs. In this example, about 99% of the material of the molded part has been removed along the perforation line.
  • - A-4-5 Forming a plurality of identical or different printed circuit board sections in the molded part, preferably such that the printed circuit board sections are distributed in rows and columns in a matrix over the molded part.
  • the area of the molded part can be ideally used to form the largest possible number of printed circuit board sections.
  • - A-5 forming at least one opening in the molded part, preferably in the area of at least one printed circuit board segment, preferably within a self-contained parting line.
  • step B includes at least one of the following sub-steps, with the sub-steps preferably, but not necessarily, being performed in the order listed:
  • B-1 Providing the insulating material in a moldable state, preferably as a flexible planar element, preferably as a prepreg (resin-impregnated fiber mat), particularly preferably with a size tailored to the molded part.
  • An insulating material mat can have a corresponding reference marking, which is brought to coincide with the reference marking of the molded part, for example. This ensures that the insulating mat is optimally positioned in relation to the molded part.
  • B-2 Application of the insulating material to one side or to both sides of the molded part, preferably in such a way that the insulating material covers the surface of the respective side of the molded part, preferably with a uniform layer thickness. This technology makes it particularly easy to embed the molded part in insulating material.
  • B-3 Introduction of the insulating material between the segments of the molded part, preferably by pressing the insulating material with the molded part, preferably in such a way that the insulating material partially or completely fills the gap between the (material webs and/or) segments, particularly preferably in such a way that on both sides layers of insulating material arranged in the molded part are connected in one piece by the insulating material.
  • each circuit board section is also embedded in insulating material so that the circuit board section is completely surrounded by insulating material on all sides, with the exception of the material webs.
  • step C comprises at least one of the following sub-steps, which sub-steps are preferably, but not necessarily, carried out in the order given:
  • C-1 Provision of an electrically conductive surface element, preferably made of metal, preferably made of copper, particularly preferably as a foil, very particularly preferably with a size tailored to the molded part.
  • the copper foil has a thickness in the range from 15 ⁇ m to 110 ⁇ m, for example.
  • step C-2 Application of an electrically conductive surface element to one side or to both sides of the circuit board substrate, preferably in such a way that the electrically conductive surface element covers the respective side of the circuit board substrate, preferably with a uniform layer thickness. This step can already take place in connection with step C, e.g. during step C3.
  • C-3 Positioning of the conductor structure, which preferably has conductor tracks and/or connection points, on the printed circuit board substrate depending on at least one reference marking of the molded part, preferably in such a way that the conductor structure is arranged offset to the material webs when projected onto the plane of extension of the molded part and the Material webs not covered.
  • the phrase "conductor tracks” and/or “connection points” and/or “material lands” in the plural is also intended to include a single track, connection point or a single material ridge.
  • Conductor tracks and connection points do not necessarily have to be etched out of a copper foil. It is also possible to apply conductor tracks and connection points from prefabricated components to the printed circuit board substrate. The positioning of these components is made easier by the reference mark.
  • C-4 Working out the conductor structure, which preferably has conductor tracks and/or connection points for electronic components, from the electrically conductive surface element, preferably by removing material, preferably by etching.
  • the positions of the conductor tracks and/or connection points are preferably defined in relation to the reference marking.
  • step D Connecting the conductor structure to at least one printed circuit board segment, preferably by means of contacts, preferably by means of through-plating.
  • a connector to be introduced later can also ensure the connection to the printed circuit board segment without being connected to a conductor structure. It can be advantageous if step D has at least one of the following sub-steps, with the sub-steps preferably, but not necessarily, being carried out in the order given:
  • D-2 Alignment of the tool for cutting through the material webs to the printed circuit board depending on at least one reference mark on the molded part. If, for example, the material ridges are covered by insulating material, the positions of the material ridges cannot be seen with the naked eye, but must be determined in some other way. The position of the material webs can be precisely determined using the reference mark. By reading in the reference mark and passing on the information to a tool control, the tool can be guided exactly to the position of a material web to be cut in order to release the one-piece connection of the segments in a targeted manner.
  • D-3 Separation of the material webs by material removal, preferably by drilling or milling, preferably perpendicular to the plane of extension of the molded part. Ideally, the entire web of material is removed when the material is cut, minimizing the risk of electrical breakdown at the location of the previous web of material. In this way, two slot-shaped perforations (filled with insulating material), which were previously separated by the material web, are connected to form a continuous parting line.
  • D-4 Filling the separating points of the material webs with insulating material, preferably in such a way that a separating gap between the segments is completely filled with insulating material. This minimizes the risk of electrical breakdown between segments across the parting line.
  • a circuit board consisting of several levels can also be produced using this method.
  • the mold parts can be arranged parallel to one another.
  • the conductor structure can also extend over several levels.
  • a further aspect of the present invention relates to a molded part for producing a printed circuit board, preferably using the method according to one of the preceding statements, comprising two segments which are connected in one piece only via isolated material webs.
  • This molded part can be prefabricated as a mass component and made available for the production of a large number of printed circuit boards in series production.
  • the molded part has slit-like perforations along a perforation line, which are interrupted by the material webs.
  • a further aspect of the present invention relates to a printed circuit board arrangement, comprising at least two printed circuit boards and at least one molded part according to one of the two preceding embodiments, each segment of the molded part being connected to the at least two printed circuit boards and the segments of the molded part being electrically insulated from one another with the material webs being severed .
  • the segments can be used to create articulated or angled and electrically conductive connections between the printed circuit boards in a particularly simple manner.
  • a molded part is preferably understood to mean a flat, plate-shaped component, in particular made of an electrically conductive solid material such as metal, in particular copper.
  • the molded part preferably has no irregularities or interruptions within its outline.
  • the term "conductor structure” is understood to mean everything that can bring about an electrically conductive connection to at least one of the segments through the insulating material.
  • the conductor structure preferably has at least one of the following elements: conductor track, connection point, pad, conductor wire, contact, via, through-contact.
  • the conductor structure is preferably an arrangement that includes a number of these elements, possibly a number of different elements.
  • an electronic component is, for example, a power-generating or power-consuming component, such as a processor, memory, transistor, resistor, generator, a diode, in particular an LED; or an associated component such as an optical component, e.g., a lens; but also a connection component, such as a plug, terminal or the like.
  • a power-generating or power-consuming component such as a processor, memory, transistor, resistor, generator, a diode, in particular an LED
  • an associated component such as an optical component, e.g., a lens
  • connection component such as a plug, terminal or the like.
  • FIG. 1 shows a schematic view of a molded part according to a first exemplary embodiment in plan view for use in a method according to the invention, the molded part having a printed circuit board section with two segments which are connected in one piece along a perforation line only via isolated material webs.
  • FIG 2 shows a schematic exploded view of the components of a printed circuit board substrate for producing a printed circuit board according to the invention using the method according to the invention, with both the upper side and the underside of the molded part according to FIG to form the circuit board substrate.
  • FIG. 3 is a schematic side view of a circuit board substrate formed from the components shown in FIG. 2 with electrically conductive layers on the top and bottom surfaces.
  • FIG. 4 shows a schematic side view of a printed circuit board formed from the printed circuit board substrate according to FIG. 3 after forming top and bottom conductor structures and connecting them to the segments.
  • Fig. 5 shows a schematic plan view of a molded part according to the second embodiment of the invention, with a total of four almost identical printed circuit board sections with a polygonal outline, each with a plurality of segments distributed in a matrix in two rows and two columns over the molded part, with the respective segments along perforation lines are only connected in one piece via isolated material webs, the later conductor structures being drawn in as dashed lines.
  • FIG. 6 shows a schematic top view of a printed circuit board according to the invention, which is produced using the molded part according to FIG.
  • FIG. 7 shows a schematic top view of a blank for a molded part according to the third exemplary embodiment in view a, and a top view of the molded part produced therefrom with a plurality of segments connected in one piece via isolated material webs in view b.
  • FIG. 8 shows a schematic top view of an arrangement with a plurality of printed circuit board substrates which are connected via molded parts according to FIG. 7.
  • FIG. 8 shows a schematic top view of an arrangement with a plurality of printed circuit board substrates which are connected via molded parts according to FIG. 7.
  • FIG. 9 shows a schematic plan view of the arrangement from FIG. 8, the printed circuit board substrates being provided with conductor structures.
  • FIG. 10 is a schematic plan view of the assembly of FIG. 9 with the webs of material between the segments severed to electrically isolate the segments.
  • a printed circuit board LP is produced in a layered construction starting from an electrically conductive molded part 1 in the form of a rectangular copper plate with a thickness in the range of, for example, 200-1000 ⁇ m.
  • the molded part 1 is made available for subsequent processing.
  • two segments 2a, 2b of a printed circuit board section 2 are formed by introducing corresponding perforation lines P into the molded part 1.
  • the circuit board section 2 is formed within a self-contained, polygonal perforation line P with eight corners.
  • slit-shaped openings with a preferably constant width in the range from about 200 to 2000 ⁇ m are made in the molded part 1 by appropriate removal of material, so that the segments 2a, 2b remain connected in one piece only via isolated material webs M.
  • the entire circuit board section 2 is connected to the surrounding edge area of the molded part 1, in which a reference marking R is located, via the self-contained perforation line P.
  • the reference mark R is used to determine the position on the surface of the molded part 1 and is, for example, an opening with which the molded part 1 is placed on a pin.
  • a number of reference markings R can be provided on the molded part 1 .
  • the molded part 1 is embedded at least in sections in insulating material 3 in step B of the method according to the invention.
  • the resulting intermediate product is referred to as the printed circuit board substrate LS.
  • Two resin-impregnated fiber mats (prepreg) 3, ideally with a shape and size tailored to the molded part 1, are applied to the molded part 1 on the top and bottom. These resin-impregnated fiber mats 3 are pressed with the molded part 1 in such a way that the flowable resin penetrates into the perforations along the perforation line P and completely penetrates the gaps between the webs of material M.
  • the electrically conductive surface element 4, from which the conductor structure is worked out in step C can also be simultaneously connected to the insulating material by pressing.
  • a sandwich-like layered composite as shown in FIG. 3, consisting of the molded part 1, two insulating material mats 3 and two copper foils 4, is pressed together.
  • the hardening of the insulating material 3 fixes the positions and orientations of the segments 2a, 2b relative to one another, so that they are retained later—even after the material webs M have been severed.
  • step C of the method according to the invention the conductor structure 4a, 4b is attached to the printed circuit board substrate LS.
  • this step includes the attachment of at least one copper foil 4 as an electrically conductive surface element to the printed circuit board substrate LS, for example a copper foil 4 each on the upper side and on the underside of the printed circuit board substrate LS.
  • This is preferably already done in step B, so that the copper foils 4 are pressed with the molded part 1 and the insulating material 3 arranged between the copper foil 4 and the molded part 1 to form a composite layer or material.
  • step D for example in the etching process, a conductor structure with conductor tracks 4a and connection points 4b is worked out.
  • the conductor tracks 4a are connected to the segments 2a, 2b via contacts 5 (eg vias or laser vias (left) or through contacts (right)).
  • the material webs M which connect the segments 2a, 2b in one piece, are severed by removing material. This is accomplished, for example, with a drill that is guided to the corresponding positions of the material webs M using the reference marking R.
  • the entire material of the material webs M is preferably removed over the entire length, which corresponds to the width of the previous perforation line P and which now forms a parting line.
  • the separation point is filled with insulating material 3, so that the risk of electrical breakdown between the segments 2a, 2b—in particular at the points of the former material webs M—is minimized. Whether the point of separation is filled with insulating material 3 or not can be determined primarily as a function of the dielectric strength of the printed circuit board or the insulating material.
  • the finished printed circuit board LP is then separated from the surrounding area along the self-contained perforation line P, which surrounds the printed circuit board section 2 and the segments 2a, 2b.
  • the second embodiment of the present invention which will be described below with reference to FIGS. 5 and 6, is essentially based on the first embodiment. Identical features are given identical reference numbers, with the relevant differences being explained below.
  • the shaped part 1 designed as a rectangular copper plate comprises a total of four largely identical printed circuit board sections 2 which are arranged in a matrix in two columns and two rows over the surface of the shaped part 1 .
  • An octagonal, self-contained perforation line P surrounds each of the four printed circuit board sections 2.
  • Each printed circuit board section 2 within the circumferential perforation line P is connected in one piece via the isolated material webs M to a surrounding edge area of the molded part 1, on which various reference markings R are located.
  • a plurality of segments 2a-i are formed by further perforation lines P.
  • the subsequent conductor structure 4a, 4b with connection points 4b and conductor tracks 4a extending between them is drawn in by dashed lines in each printed circuit board section 2. It can be seen here that the conductor structure 4a, 4b does not cover the material webs M when projected onto the extension plane of the molded part 1. Consequently, the webs of material M are accessible for later processing.
  • the segments 2a-i and perforation lines P preferably completely fill the respective printed circuit board section 2 in terms of surface area, as shown in the two printed circuit board sections 2 in the left-hand half of FIG.
  • a printed circuit board section 2 or at least one printed circuit board segment 2a-i to have at least one opening 2j, 2k, as is shown in the two printed circuit board sections 2 in the right half of FIG.
  • the two printed circuit board sections 2 in the right half of FIG. 5 have two openings 2j, 2k in the printed circuit board segment 2a instead of the segments 2h, 2i.
  • the material of the molded part 1 corresponding to the areas of the openings 2j, 2k is completely severed and removed from the molded part 1 in step B along a closed parting line T in each case.
  • a preferably hardened insulating material 3 is introduced into each opening 2j, 2k in order ideally to completely fill up the openings 2j, 2k and later to form an electrically non-conductive printed circuit board segment.
  • insulating material 3 makes sense because when the molded part 1 is then pressed with insulating material in the form of resin-impregnated fiber mats (prepreg), the free resin of the insulating material 3 is only available or flowable to a limited extent, and serves primarily to fill the perforations along the perforation line P.
  • An almost identical height of the insulating material plates placed in the openings 2j, 2k in relation to the height of the molded part 1 is preferred, so that the upper and lower sides of the insulating material 3 are flush with the upper and lower sides of the molded part 1.
  • this molded part 1 (still without the conductor structure shown purely for purposes of illustration) is embedded in insulating material 3 and then provided with a corresponding conductor structure 4a, 4b at the positions shown in FIG.
  • the material webs M are severed along the perforation lines P and the boreholes that are produced in the process are filled with insulating material 3, if necessary.
  • each printed circuit board LP is separated from the composite material along the outer perforation line P surrounding the printed circuit board section 2 .
  • the number and the shapes of the printed circuit board sections 2 and segments 2a-i as well as reference marks R can be changed at will.
  • the third exemplary embodiment of the present invention which is described below with reference to FIGS. 7 to 10, is essentially based on the first and second exemplary embodiments. Identical features are given identical reference numbers, with the relevant differences being explained below.
  • each segment 2a, 2b, 2c is connected to two printed circuit board substrates LS or printed circuit boards LP, so that the respective segment 2a, 2b, 2c forms an articulated or angled connection between two or more printed circuit boards LP or substrates LS.
  • the shaped part 1 is here an approximately ladder-shaped element which is machined from a flat, rectangular copper plate (FIG. 7a) in step A of the method according to the invention.
  • the horizontally extending sections in Fig. 7b correspond to the segments 2a, 2b, 2c, the vertically extending sections, which connect the segments 2a, 2b, 2c, correspond to the material webs M.
  • step B the molded part 1 is embedded in insulating material 3 to form printed circuit board substrates LS.
  • Each segment 2a, 2b extends over almost half of its length in a first printed circuit board substrate LS and over almost half of its length in a second printed circuit board substrate LS.
  • step C conductor structures for forming the circuit board LP are produced on one or more of these circuit board substrates LS.
  • the molded part 1 is connected to an electrically conductive surface element such as a copper foil, or via connecting means sections, as is known from DE 10 2018 203 715.
  • the conductor tracks 4a and the connection points 4b for contacting the segments 2a, 2b, 2c are worked out of this electrically conductive surface element, e.g. by etching from the electrically conductive surface element.
  • step D the material webs M are severed so that the one-piece connections between the parallel segments 2a, 2b, 2c are released.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Leiterplatte sowie ein Formteil zur Verwendung in diesem Verfahren. Um die Herstellung von Leiterplatten zu vereinfachen, Isolierstoff zu sparen und dadurch auch die Höhe der Leiterplatte für ein effizientes Wärmemanagement zu reduzieren, umfasst das erfindungsgemäße Verfahren zur Herstellung von Leiterplatten die folgenden Schritte: Schritt A: Bereitstellen eines elektrisch leitenden Formteils (1) mit wenigstens zwei Segmenten (2a-g), die lediglich über Materialstege (M) einstückig verbunden sind. Schritt B: Einbetten der Segmente (2a-g) in Isolierstoff zur Ausbildung wenigstens eines Leiterplattensubstrats (LS). Schritt C: Anbringen einer Leiterstruktur (4a, 4b) an dem Leiterplattensubstrat (LS) zur Ausbildung der Leiterplatte (LP). Schritt D: Lösen der einstückigen Verbindung der Segmente (2a-g) unter Durchtrennung der Materialstege (M).

Description

Verfahren zur Herstellung einer Leiterplatte sowie ein Formteil zur Verwendung in diesem Verfahren
Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Leiterplatte sowie ein Formteil zur Verwendung in diesem Verfahren.
Bei der Herstellung von Leiterplatten, insbesondere für Hochstromanwendungen, werden stromführende Bauteile als Leitungsdrähte oder Leiterelemente in Isolierstoff eingebettet und mit Leiterstrukturen zum Anschließen elektronischer Bauteile an der Leiterplatte verbunden. Entsprechende Leiterplatten und Herstellungsverfahren sind aus der EP 1 842 402 und der DE 10 2011 102 484 bekannt.
Bei den bekannten Herstellungsverfahren werden die Leitungsdrähte oder Leiterelemente auf einer Kupferfolie positioniert und mit dieser verschweißt, anschließend mit Isolierstoff verpresst, bevor eine Leiterstruktur mit Leiterbahnen und Anschlussstellen aus der Kupferfolie herausgearbeitet wird.
Ausgehend von dem oben genannten Stand der Technik liegt der vorliegenden Erfindung die Aufgabe zugrunde, die Herstellung von Leiterplatten, insbesondere mit einer Vielzahl von Segmenten, zu vereinfachen, Isolierstoff zu sparen und dadurch auch die Höhe der Leiterplatte zu reduzieren, unter anderem, um das Wärmemanagement auf Leiterplatten deutlich effizienter zu machen.
Die Aufgabe der Erfindung wird gelöst durch das Verfahren nach Anspruch 1 und das Formteil nach Anspruch 6.
Das erfindungsgemäße Verfahren zur Herstellung von Leiterplatten umfassend die folgenden Schritte:
Schritt A: Bereitstellen eines elektrisch leitenden Formteils mit wenigstens zwei Segmenten, die (entlang einer Trennfuge) über Materialstege einstückig verbunden sind.
Schritt B: Einbetten der Segmente in Isolierstoff zur Ausbildung wenigstens eines Leiterplattensubstrats.
Schritt C: Anbringen einer Leiterstruktur an dem Leiterplattensubstrat zur Ausbildung der Leiterplatte. Schritt D Lösen der einstückigen Verbindung der Segmente unter Durchtrennung der Materialstege.
Um die Segmente und gegebenenfalls verschiedene Leiterplattensektionen zu bilden, werden z.B. schlitzförmige Perforationen entlang einer Perforationslinie in das Formteil eingebracht. Die Segmente entsprechen beispielsweise den Leitungsdrähten gemäß der Patentanmeldung EP 1 842 402 und/oder den Formteilen gemäß der Patentanmeldung DE 10 2011 102 484, deren Inhalte durch Bezugnahme hierin enthalten sind. Dem Grunde nach soll bei der Ausbildung der Segmente wenig Material entfernt werden, da mit zunehmender Segmentierung ggfs. auch die erforderliche Bearbeitungszeit zunimmt. Durch die Segmentierung des Formteils soll eine Trennfuge geschaffen werden, die im Endzustand der Leiterplatte vorzugsweise vollständig mit Isolierstoff befüllt ist. Allerdings erweist es sich als vorteilhaft, die einzelnen Segmente erst nach dem Anbringen der Leiterstruktur voneinander zu trennen, weil dadurch die Positionierung der Leiterstruktur im Verhältnis zu den Segmenten wesentlich vereinfacht wird. Die Trennfuge zwischen den Segmenten sollte mindestens so breit sein, dass durch den einzubringenden Isolierstoff ein elektrischer Durchschlag über die Trennfuge vermieden wird. Dabei erweist sich für die Trennfuge eine Mindestbreite von ca. 200 pm als vorteilhaft. Allerdings sollte die Trennfuge auch nicht zu breit sein, weil das abgetragene Material beim Einbetten des Formteils in Isolierstoff mit Isolierstoff zu befüllen ist. Da Isolierstoff vorzugsweise flächig z.B. als Isolierstoffmatte (Prepreg = harzgetränkte Fasermatte) aufgetragen wird, fehlt an der Trennfuge entsprechender Isolierstoff. Bei einer entsprechend kleinen Trennfuge kann das Materialdefizit leicht ausgeglichen werden. Bei einer größeren Trennfuge könnten sich möglicherweise rinnenförmige Vertiefungen entlang der Trennfuge an der Oberfläche der Leiterplatte abzeichnen und zu Delaminationen führen, was nach Möglichkeit zu vermeiden ist. Eine maximale Breite der Perforationslinie bzw. Trennfuge von ca. 2000 pm erscheint sinnvoll. Das Zwischenprodukt nach dem Einbetten des Formteils in Isolierstoff wird im Rahmen dieser Erfindung als Leiterplattensubstrat bezeichnet. An diesem Leiterplattensubstrat wird anschließend eine Leiterstruktur zum Anschließen elektronischer Bauteile angebracht. Dazu wird das Leiterplattensubstrat beispielsweise mit einer Kupferfolie beschichtet, aus welcher im Nachgang Leiterbahnen und Anschlussstellen z.B. im Ätzverfahren herausgearbeitet werden. Allerdings können alternativ oder zusätzlich auch vorgefertigte Leitungsdrähte und Pads als Leiterstruktur an dem Leiterplattensubstrat angebracht werden. Die einstückige Verbindung der Segmente wird erfindungsgemäß nach Anbringung der Leiterstruktur gelöst, indem die Materialstege durchtrennt werden. Dadurch kann die Leiterstruktur im Verhältnis zu den eingebetteten Segmenten besonders genau positioniert werden. Durch Einbettung in den Isolierstoff sind die Positionen der Segmente zueinander festgelegt und bleiben auch nach der Durchtrennung der Materialstege ausgerichtet. Die Formulierung „Materialstege“ in der Mehrzahl soll auch einen einzelnen Materialsteg in der Einzahl einschließen.
Die Erfindung begünstigt im Ergebnis auch die Minimierung der Isolierstoffmenge bei der Herstellung der Leiterplatte, woraus sich gleich mehrere Vorteile ergeben: Es werden einerseits Materialkosten eingespart und andererseits die Dicke bzw. Bauhöhe der Leiterplatte verringert. Je weniger Isolierstoff verwendet wird, desto dünner ist die Leiterplatte. Je dünner eine Trennfuge ist, desto weniger Isolierstoff (bzw. Harz) muss bereitgestellt werden, um die Trennfuge aufzufüllen. Zudem ist der Isolierstoff nicht nur elektrisch isolierend, sondern auch thermisch isolierend, sodass durch Verringerung der Isolierstoffmenge auch das Wärmemanagement der Leiterplatte begünstigt wird.
Es liegt im Rahmen der Erfindung, dass die Schritte A bis D vorzugsweise, aber nicht zwingend, in der angegebenen Reihenfolge ausgeführt werden. Wie nachstehend angegeben, können die Schritte und Teilschritte des Verfahrens zumindest teilweise auch in geänderter Reihenfolge ausgeführt werden.
Vorteilhafte Weiterbildungen der Erfindung sind Gegenstände der abhängigen Ansprüche.
Es kann sinnvoll sein, wenn Schritt A wenigstens einen der folgenden Teilschritte aufweist, wobei die Teilschritte vorzugsweise, aber nicht zwingend, in der angegebenen Reihenfolge ausgeführt werden:
- A-1 : Bereitstellen des elektrisch leitenden Formteils als vorzugsweise ebenes Flächenelement aus Metall, bevorzugt aus Kupfer, besonders bevorzugt mit einer Dicke im Bereich von 200 bis 1000 pm.
- A-2: Anbringen oder Ausbilden wenigstens einer Referenzmarkierung an dem Formteil. Die Referenzmarkierung kann beispielsweise ein Schriftzeichen, ein Symbol, ein Kreuz oder eine Öffnung im Formteil sein. Bedeutend ist, dass diese Referenzmarkierung eindeutig festgelegt ist. Letztendlich dient die Referenzmarkierung zur Bestimmung eines Koordinatensystems auf dem Formteil, sodass anhand der Referenzmarkierung Positionen auf dem Formteil eindeutig bestimmt werden können. Dies ist insbesondere vorteilhaft für die Positionierung der späteren Leiterstruktur im Verhältnis zu den Segmenten sowie für das spätere Durchtrennen der Materialstege. Nach dem Einbetten des Formteils in Isolierstoff ist die Trennfuge bzw. der Materialsteg i.d.R. mit Isolierstoff bedeckt und nicht sicht- bar. Demnach müssen die Positionen der Materialstege exakt bekannt sein, um diese gezielt durchtrennen zu können. Anhand der Referenzmarkierung kann die Leiterstruktur der Leiterplatte positionsgenau festgelegt bzw. ausgebildet werden, sodass die Materialstege, die zur späteren Durchtrennung für entsprechendes Werkzeug zugänglich sein müssen, nicht durch die Leiterstruktur verdeckt oder in anderer Weise unzugänglich gemacht werden. Die Referenzmarkierung ist vorzugsweise maschinell lesbar bzw. optisch mit einer optischen Einrichtung erkennbar.
- A-3: Ausrichten des Formteils (z.B. in Bezug auf einen Pressaufbau) anhand wenigstens einer Referenzmarkierung des Formteils. Dadurch erleichtert sich die Bearbeitung des Formteils in den folgenden Bearbeitungsschritten.
- A-4: Perforieren des Formteils entlang wenigstens einer Perforationslinie zur Ausbildung wenigstens einer Leiterplattensektion mit den wenigstens zwei Segmenten, vorzugsweise in Abhängigkeit von wenigstens einer Referenzmarkierung des Formteils, bevorzugt umfassend wenigstens einen der folgenden Teilschritte:
- A-4-1 : Bilden einer in sich geschlossenen Perforationslinie um die Leiterplattensektion, sodass die Leiterplattensektion innerhalb der Perforationslinie lediglich über vereinzelte Materialstege einstückig mit einem umliegenden Randbereich außerhalb der Perforationslinie verbunden ist, wobei die in sich geschlossene Perforationslinie vorzugsweise eine Polygonform aufweist. Entlang der in sich geschlossenen Perforationslinie kann die Leiterplattensektion vorzugsweise nach Fertigstellung der Leiterplatte leicht aus dem Formteil herausgetrennt werden. Die polygonale Form erleichtert das Trennen der Leiterplattensektion vom umliegenden Material.
- A-4-2: Bilden wenigstens einer offenen (d.h. nicht geschlossenen) oder geschlossenen Perforationslinie zur Unterteilung der Leiterplattensektion in die Segmente, wobei diese offene oder geschlossene Perforationslinie bevorzugt an einem Rand der Leiterplattensektion, besonders bevorzugt an einer die Leiterplattensektion umschließenden Perforationslinie, beginnt und/oder endet. Mit diesen Perforationslinien können beliebige Segmente innerhalb der Leiterplattensektion ausgebildet werden. Mit einer in sich geschlossenen Perforationslinie ist es auch möglich, ein Leiterplattensegment innerhalb eines anderen Leiterplattensegments auszubilden.
A-4-3: Ausbilden der wenigstens einen Perforationslinie mit vorzugsweise einheitlicher
Breite, vorzugsweise einer Breite im Bereich von 200 bis 2000 pm, bevorzugt derart, dass schlitzförmige Perforationen entlang der Perforationslinie durch die Materialstege voneinander beabstandet sind. Die Perforationslinie bildet die spätere Trennfuge zwischen den Segmenten, die im fertigen Zustand der Leiterplatte idealerweise vollständig mit Isolierstoff befüllt ist.
- A-4-4: Perforieren des Formteils durch Materialabtrag, vorzugsweise durch Laserstrahlung oder durch Ätzung, bevorzugt derart, dass entlang der Perforationslinie mehr als 90%, 95% oder 99% des Materials des Formteils abgetragen wird, wobei der Rest als Materialstege verbleibt. In einer beispielhaften Ausführung sind die Materialstege, gemessen entlang der Perforationslinie, beispielsweise ca. 500 pm bzw. 0,5 mm breit. Der Abstand zweier Materialstege entlang der Perforationslinie beträgt beispielsweise ca. 50 mm, d. h. das Hundertfache der Breite der Materialstege. Bei diesem Beispiel sind ca. 99 % des Materials des Formteils entlang der Perforationslinie abgetragen.
- A-4-5: Ausbilden einer Mehrzahl von identischen oder verschiedenen Leiterplattensektionen in dem Formteil, vorzugsweise derart, dass die Leiterplattensektionen matrixförmig in Zeilen und Spalten über das Formteil verteilt sind. Dadurch kann die Fläche des Formteils ideal zur Ausbildung einer möglichst großen Anzahl von Leiterplattensektionen genutzt werden.
- A-5: Ausbilden wenigstens einer Öffnung in dem Formteil, vorzugsweise im Bereich wenigstens eines Leiterplattensegments, bevorzugt innerhalb einer in sich geschlossenen Trennlinie. Dadurch können nichtleitende bzw. isolierende Segmente ausgebildet werden.
- A-6: Befüllen der wenigstens einen Öffnung des Formteils mit Isolierstoff, vorzugsweise derart, dass die Oberfläche des Isolierstoffs bündig zur Oberfläche des Formteils verläuft. Diese Maßnahme erleichtert das spätere Verpressen des Formteils mit Isolierstoff.
- A-7: Aufrauen des Formteils, vorzugsweise durch chemische oder mechanische Bearbeitung. Dadurch kann die spätere Verbindung zwischen Isolierstoff und dem Formteil zu verbessert werden. Entsprechende Techniken sind in der Anmeldung DE 10 2012 216 926 offenbart, deren Inhalte durch Bezugnahme hierin enthalten sind.
Es kann nützlich sein, wenn Schritt B wenigstens einen der folgenden Teilschritte aufweist, wobei die Teilschritte vorzugsweise, aber nicht zwingend, in der angegebenen Reihenfolge ausgeführt werden: B-1 : Bereitstellen des Isolierstoffs in formbarem Zustand, vorzugsweise als flexibles Flächenelement, bevorzugt als Prepreg (harzgetränkte Fasermatte), besonders bevorzugt mit einer auf das Formteil abgestimmten Größe. Eine Isolierstoffmatte kann eine entsprechende Referenzmarkierung aufweisen, die mit der Referenzmarkierung des Formteils beispielsweise zur Deckung gebracht wird. Dadurch kann sichergestellt werden, dass die Isolierstoffmatte zum Formteil optimal positioniert ist.
B-2: Aufbringen des Isolierstoffs auf eine Seite oder auf beide Seiten des Formteils, vorzugsweise derart, dass der Isolierstoff die jeweilige Seite des Formteils flächig beschichtet, bevorzugt mit einheitlicher Schichtdicke. Mit dieser Technik kann das Formteil besonders einfach in Isolierstoff eingebettet werden.
B-3: Einbringen des Isolierstoffs zwischen die Segmente des Formteils, vorzugsweise durch Verpressen des Isolierstoffs mit dem Formteil, bevorzugt derart, dass der Isolierstoff den Zwischenraum zwischen den (Materialstegen und/oder) Segmenten teilweise oder vollständig ausfüllt, besonders bevorzugt derart, dass beidseitig des Formteils angeordnete Isolierstoffschichten durch den Isolierstoff einstückig verbunden sind. Dadurch wird bereits eine weitgehende elektrische Isolierung der Segmente entlang der Trennfuge unter Minimierung der Gefahr eines elektrischen Durchschlags sichergestellt und Lufteinschlüsse in der Trennfuge vermieden.
B-4: Einbetten jedes Segments in Isolierstoff, sodass das Segment mit Ausnahme der Materialstege allseitig vollständig von Isolierstoff umgeben ist. Dadurch werden die Positionen und -Orientierungen der Segmente zueinander festgelegt, was insbesondere die präzise Anbringung einer Leiterstruktur in Bezug auf die Segmente erleichtert. Idealerweise wird auch jede Leiterplattensektion in Isolierstoff eingebettet, sodass die Leiterplattensektion mit Ausnahme der Materialstege allseitig vollständig von Isolierstoff umgeben ist. Dadurch werden Positionen und -Orientierungen mehrerer Leiterplattensektionen zueinander festgelegt, was die folgende Bearbeitung bei der Herstellung einer Vielzahl von Leiterplatten aus einem Formteil vereinfacht.
B-5: Aushärten des Isolierstoffs. Dadurch werden sämtliche Leiterplattensektionen und Segmente in ihrer Position und Orientierung dauerhaft zueinander fixiert, wobei diese Relativpositionen und -Orientierungen der Segmente auch nach dem Durchtrennen der Materialstege sowie nach dem Herauslösen der Leiterplatte aus dem Leiterplattensubstrat erhalten bleiben. Es kann sich als praktisch erweisen, wenn Schritt C wenigstens einen der folgenden Teilschritte aufweist, wobei die Teilschritte vorzugsweise, aber nicht zwingend, in der angegebenen Reihenfolge ausgeführt werden:
C-1 : Bereitstellen eines elektrisch leitenden Flächenelements, vorzugsweise aus Metall, bevorzugt aus Kupfer, besonders bevorzugt als Folie, ganz besonders bevorzugt mit einer auf das Formteil abgestimmten Größe. Die Kupferfolie weist beispielsweise eine Dicke im Bereich von 15 pm bis 110 pm auf.
C-2: Aufbringen eines elektrisch leitenden Flächenelements auf eine Seite oder auf beide Seiten des Leiterplattensubstrats, vorzugsweise derart, dass das elektrisch leitende Flächenelement die jeweilige Seite des Leiterplattensubstrats flächig beschichtet, bevorzugt mit einheitlicher Schichtdicke. Dieser Schritt kann bereits im Zusammenhang mit Schritt C, z.B. während des Schrittes C3, erfolgen.
C-3: Positionieren der Leiterstruktur, die vorzugsweise Leiterbahnen und/oder Anschlussstellen aufweist, an dem Leiterplattensubstrat in Abhängigkeit von wenigstens einer Referenzmarkierung des Formteils, vorzugsweise derart, dass die Leiterstruktur bei Projektion auf die Erstreckungsebene des Formteils versetzt zu dem Materialstegen angeordnet ist und die Materialstege nicht überdeckt. Die Formulierung „Leiterbahnen“ und/oder „Anschlussstellen“ und/oder „Materialstege“ in der Mehrzahl soll auch eine einzelne Leiterbahn, Anschlussstelle bzw. einen einzelnen Materialsteg einschließen. Leiterbahnen und Anschlussstellen müssen hier nicht zwingend aus einer Kupferfolie herausgeätzt werden. Es ist auch möglich, Leiterbahnen und Anschlussstellen aus vorgefertigten Bauteilen auf das Leiterplattensubstrat aufzubringen. Die Positionierung dieser Bauteile wird durch die Referenzmarkierung erleichtert.
C-4: Herausarbeiten der Leiterstruktur, die vorzugsweise Leiterbahnen und/oder Anschlussstellen für elektronische Bauteile aufweist, aus dem elektrisch leitenden Flächenelement, vorzugsweise durch Materialabtrag, bevorzugt durch Ätzung. Auch hierbei werden die Positionen der Leiterbahnen und/oder Anschlussstellen vorzugsweise in Bezug auf die Referenzmarkierung festgelegt.
C-5: Verbinden der Leiterstruktur mit wenigstens einem Leiterplattensegment, vorzugsweise mittels Kontakten, bevorzugt mittels Durchkontaktierung. Auch ein später einzubringender Stecker kann ohne Verbindung zu einer Leiterstruktur die Verbindung zum Leiterplattensegment sicherstellen. Es kann von Vorteil sein, wenn Schritt D wenigstens einen der folgenden Teilschritte aufweist, wobei die Teilschritte vorzugsweise, aber nicht zwingend, in der angegebenen Reihenfolge ausgeführt werden:
D-1 : Bereitstellen eines Werkzeugs zur Durchtrennung der Materialstege.
D-2: Ausrichten des Werkzeugs zur Durchtrennung der Materialstege zur Leiterplatte in Abhängigkeit von wenigstens einer Referenzmarkierung des Formteils. Wenn beispielsweise die Materialstege durch Isolierstoff verdeckt sind, sind die Positionen der Materialstege nicht mit bloßem Auge erkennbar, sondern müssen anderweitig bestimmt werden. Anhand der Referenzmarkierung ist die Position der Materialstege genau ermittelbar. Durch Einlesen der Referenzmarkierung und Weitergabe der Information an eine Werkzeugsteuerung, kann das Werkzeug exakt an die Position eines zu durchtrennenden Materialstegs geführt werden, um die einstückige Verbindung der Segmente gezielt zu lösen.
D-3: Durchtrennung der Materialstege durch Materialabtrag, vorzugsweise durch Bohren oder Fräsen, bevorzugt senkrecht zur Erstreckungsebene des Formteils. Idealerweise wird beim Durchtrennen der gesamte Materialsteg entfernt, sodass die Gefahr eines elektrischen Durchschlags an der Stelle des früheren Materialstegs minimiert wird. Dabei werden sinngemäß zwei (mit Isolierstoff befüllte) schlitzförmige Perforationen, die zuvor durch den Materialsteg getrennt waren, zu einer durchgehenden Trennfuge verbunden.
D-4: Füllen der Trennstellen der Materialstege mit Isolierstoff, vorzugsweise derart, dass eine Trennfuge zwischen den Segmenten vollständig mit Isolierstoff befüllt ist. Dadurch wird der Gefahr eines elektrischen Durchschlags zwischen Segmenten über die Trennfuge hinweg minimiert.
Nach diesem Verfahren kann auch eine aus mehreren Ebenen bestehende Leiterplatte hergestellt werden. Es können auch zwei oder mehr Formteils in so einer Leiterplatte vorhanden sein, oder zwei oder mehr Leiterplatten durch ein Formteil zu einer insbesondere dreidimensionalen Leiterplattenanordnung verbunden werden. Die Formteile können parallel zueinander angeordnet sein. Die Leiterstruktur kann sich auch über mehrere Ebenen erstrecken.
Ein weiterer Aspekt der vorliegenden Erfindung betrifft ein Formteil zur Herstellung einer Leiterplatte, vorzugsweise nach dem Verfahren gemäß einer der vorangehenden Ausführungen, umfassend zwei Segmente, die lediglich über vereinzelte Materialstege einstückig verbunden sind. Dieses Formteil kann als Massenbauteil vorgefertigt und zur Herstellung einer Vielzahl von Leiterplatten in Serienfertigung bereitgestellt werden.
Es kann nützlich sein, wenn das Formteil entlang einer Perforationslinie schlitzförmige Perforationen aufweist, die von den Materialstegen unterbrochen sind.
Ein weiterer Aspekt der vorliegenden Erfindung betrifft eine Leiterplattenanordung, umfassend wenigstens zwei Leiterplatten und wenigstens ein Formteil nach einer der beiden vorangehenden Ausführungen, wobei jedes Segment des Formteils mit den wenigstens zwei Leiterplatten verbunden ist und die Segmente des Formteils unter Durchtrennung der Materialstege elektrisch voneinander isoliert sind. Dadurch können durch die Segmente auf besonders einfache Weise gelenkige oder winkelige sowie elektrisch leitende Verbindungen zwischen den Leiterplatten geschaffen werden.
Weitere vorteilhafte Weiterbildungen der Erfindung ergeben sich durch beliebige Kombinationen der Merkmale, die in der Beschreibung, den Ansprüchen und den Zeichnungen offenbart sind.
Begriffe und Definitionen
Formteil
Als Formteil wird im Rahmen der vorliegenden Erfindung vorzugsweise ein flächiges, plattenförmiges Bauteil, insbesondere aus einem elektrisch leitenden Vollmaterial wie Metall, insbesondere Kupfer verstanden. Das Formteil weist vorzugsweise innerhalb seines Umrisses keine Unregelmäßigkeiten oder Unterbrechungen auf.
Perforieren
Beim Perforieren werden Schlitze oder Löcher entlang der Perforationslinie in das Formteil eingebracht, an denen die Segmente leicht abgetrennt werden können.
Leiterstruktur
Unter dem Begriff „Leiterstruktur“ wird alles verstanden, was durch den Isolierstoff eine elektrische leitende Verbindung zu wenigstens einem der Segmente bewerkstelligen kann. Die Leiterstruktur weist vorzugsweise wenigstens eines der folgenden Elemente auf: Leiterbahn, Anschlussstelle, Pad, Leitungsdraht, Kontakt, Via, Durchkontakt. Die Leiterstruktur ist vorzugsweise eine Anordnung, die mehrere dieser Elemente, ggf. mehrere verschiedene dieser Elemente umfasst. Elektronisches Bauteil
Als elektronisches Bauteil wird im Rahmen dieser Erfindung beispielsweise ein stromerzeugendes oder stromverbrauchendes Bauteil, wie ein Prozessor, Speicher, Transistor, Widerstand, Generator, eine Diode, insbesondere LED; oder ein damit in Verbindung stehendes Bauteil, wie z.B. ein optisches Bauteil, z.B. eine Linse; aber auch ein Anschlussbauteil, wie z.B. ein Stecker, Terminal oder dgl. verstanden.
Soweit nicht anders angezeigt, werden im Rahmen der Erfindung aus praktischen Gründen Formulierungen in der Mehrzahl verwendet, um sprachlich komplexere Differenzierungen nach Einzahl und Mehrzahl zu vermeiden. Es liegt im Rahmen der Erfindung, dass Formulierungen in der Mehrzahl (z.B. „Materialstege“) sowohl die Einzahl („ein Materialsteg“) als auch die Mehrzahl („mehrere Materialstege“) umfassen.
Kurze Beschreibung der Figuren
Es zeigen:
Fig. 1 eine schematische Ansicht eines erfindungsgemäßen Formteils nach einem ersten Ausführungsbeispiel in der Draufsicht zur Anwendung in einem erfindungsgemäßen Verfahren, wobei das Formteil eine Leiterplattensektion mit zwei Segmenten aufweist, die entlang einer Perforationslinie lediglich über vereinzelte Materialstege einstückig verbunden sind.
Fig. 2 eine schematische Explosionsansicht der Komponenten eines Leiterplattensubstrats zur Herstellung einer erfindungsgemäßen Leiterplatte nach dem erfindungsgemäßen Verfahren, wobei sowohl oberseitig als auch unterseitig des Formteils gemäß Fig. 1 jeweils zuerst eine elektrisch isolierende Schicht und anschließend eine elektrisch leitende Schicht angeordnet sind, um im Schichtverbund das Leiterplattensubstrat zu bilden.
Fig. 3 eine schematische Seitenansicht eines Leiterplattensubstrats, das aus den in Fig. 2 dargestellten Komponenten gebildet ist, mit elektrisch leitenden Schichten an der Oberseite und Unterseiten.
Fig. 4 eine schematische Seitenansicht einer aus dem Leiterplattensubstrat gemäß Fig. 3 gebildeten Leiterplatte nach dem Ausbilden von ober- und unterseitigen Leiterstrukturen und dem Anschließen derselben an die Segmente. Fig. 5 eine schematische Draufsicht eines erfindungsgemäßen Formteils nach dem zweiten Ausführungsbeispiel, wobei insgesamt vier nahezu identische Leiterplattensektione mit polygonförmigem Umriss mit jeweils einer Mehrzahl von Segmenten matrixförmig in zwei Zeilen und zwei Spalten über das Formteil verteilt angeordnet sind, wobei die jeweiligen Segmente entlang von Perforationslinien lediglich über vereinzelte Materialstege einstückig verbunden sind, wobei die späteren Leiterstrukturen als Strichlinien eingezeichnet sind.
Fig. 6 eine schematische Draufsicht einer erfindungsgemäßen Leiterplatte, die unter Verwendung des Formteils gemäß Fig. 5 hergestellt ist, wobei auf der Leiterplatte eine Leiterstruktur ausgebildet ist und die einstückige Verbindung der Segmente nach Durchtrennung der Materialstege gelöst ist.
Fig. 7 in Ansicht a eine schematische Draufsicht eines Rohlings für ein Formteil nach dem dritten Ausführungsbeispiel, und in Ansicht b eine Draufsicht des daraus hergestellten Formteils mit mehreren über vereinzelte Materialstege einstückig verbundenen Segmenten.
Fig. 8 eine schematische Draufsicht einer Anordnung mit mehreren Leiterplattensubstraten, die über Formteile gemäß Fig. 7 verbunden sind.
Fig. 9 eine schematische Draufsicht der Anordnung aus Fig. 8, wobei die Leiterplattensubstrate mit Leiterstrukturen versehen sind.
Fig. 10 eine schematische Draufsicht der Anordnung aus Fig. 9, wobei die Materialstege zwischen den Segmenten durchtrennt sind, um die Segmente elektrisch zu isolieren.
Detaillierte Beschreibung der bevorzugten Ausführungsbeispiele
Die bevorzugten Ausführungsbeispiele der Erfindung werden nachstehend mit Bezug auf die beiliegenden Zeichnungen im Detail beschrieben.
Erstes Ausführungsbeispiel (Figuren 1-4)
Im ersten Ausführungsbeispiel der Erfindung, das nachstehend mit Bezug auf die Figuren 1-4 beschrieben wird, wird eine Leiterplatte LP in Schichtbauweise ausgehend von einem elektrisch leitenden Formteil 1 in Gestalt einer rechteckigen Kupferplatte mit einer Dicke im Bereich von beispielsweise 200-1000 pm hergestellt. In Schritt A des erfindungsgemäßen Verfahrens wird das Formteil 1 zur nachfolgenden Bearbeitung bereitgestellt. Dabei werden zwei Segmente 2a, 2b einer Leiterplattensektion 2 durch Einbringen entsprechender Perforationslinien P in das Formteil 1 ausgebildet. Im vorliegenden Ausführungsbeispiel ist die Leiterplattensektion 2 innerhalb einer in sich geschlossenen, polygonalen Perforationslinie P mit acht Ecken ausgebildet. Beim Perforieren werden entlang der Perforationslinie P lange, schlitzförmige Öffnungen mit vorzugsweise konstanter Breite im Bereich vom ca. 200 bis 2000 pm durch entsprechenden Materialabtrag in das Formteil 1 eingebracht, sodass die Segmente 2a, 2b lediglich über vereinzelte Materialstege M einstückig verbunden bleiben. Die gesamte Leiterplattensektion 2 ist über die in sich geschlossene Perforationslinie P mit dem umliegenden Randbereich des Formteils 1 , in welchem sich eine Referenzmarkierung R befindet, verbunden. Die Referenzmarkierung R dient zur Positionsbestimmung auf der Fläche des Formteils 1 und ist beispielsweise eine Öffnung, mit welcher das Formteil 1 auf einen Pin aufgesteckt wird. Es können mehrere Referenzmarkierungen R auf dem Formteil 1 vorgesehen sein.
Nach dem Ausbilden der Segmente 2a, 2b wird das Formteil 1 in Schritt B des erfindungsgemäßen Verfahrens zumindest abschnittsweise in Isolierstoff 3 eingebettet. Das dadurch entstehende Zwischenprodukt wird als Leiterplattensubstrat LS bezeichnet. Dabei werden zwei harzgetränkte Fasermatten (Prepreg) 3, idealerweise mit einer auf das Formteil 1 abgestimmten Form und Größe, oberseitig und unterseitig auf das Formteil 1 aufgebracht. Diese harzgetränkten Fasermatten 3 werden derart mit dem Formteil 1 verpresst, dass das fließfähige Harz in die Perforationen entlang der Perforationslinie P eindringt und die Zwischenräume zwischen den Materialstegen M vollständig durchsetzt. In diesem Arbeitsschritt kann auch das elektrisch leitende Flächenelement 4, aus dem in Schritt C die Leiterstruktur herausgearbeitet wird, gleichzeitig durch das Verpressen mit dem Isolierstoff verbunden werden. Dabei wird beispielsweise ein sandwichartiger Schichtverbund, wie er in Fig. 3 dargestellt ist, bestehend aus dem Formteil 1 , zwei Isolierstoffmatten 3 und zwei Kupferfolien 4, gemeinsam verpresst. Durch das Aushärten des Isolierstoffs 3 werden die Positionen und Orientierungen der Segmente 2a, 2b zueinander fixiert, sodass sie später - auch nach dem Durchtrennen der Materialstege M - erhalten bleiben.
In Schritt C des erfindungsgemäßen Verfahrens wird die Leiterstruktur 4a, 4b an dem Leiterplattensubstrat LS angebracht. Dieser Schritt umfasst als Teilschritt das Anbringen wenigstens einer Kupferfolie 4 als elektrisch leitendes Flächenelement auf das Leiterplattensubstrat LS, beispielsweise je einer Kupferfolie 4 sowohl an der Oberseite als auch an der Unterseite des Leiterplattensubstrats LS. Dies geschieht vorzugsweise bereits in Schritt B, sodass die Kupferfolien 4 mit dem Formteil 1 und dem jeweils zwischen Kupferfolie 4 und Formteil 1 angeordneten Isolierstoff 3 zu einem Schicht- bzw. Materialverbund verpresst sind. Aus dieser Kupferfolie 4 wird anschließend im Schritt D z.B. im Ätzverfahren eine Leiterstruktur mit Leiterbahnen 4a und Anschlussstellen 4b herausgearbeitet. An den Anschlussstellen 4b werden die Leiterbahnen 4a über Kontakte 5 (z.B. Vias bzw. Laservias (links) oder Durchkontakte (rechts)) mit den Segmenten 2a, 2b verbunden.
Nach dem Ausbilden der Leiterstruktur 4a, 4b auf dem Leiterplattensubstrat LS werden die Materialstege M, welche die Segmente 2a, 2b einstückig verbinden, durch Materialabtrag durchtrennt. Dies wird beispielsweise mit einem Bohrer bewerkstelligt, der anhand der Referenzmarkierung R an die entsprechenden Positionen der Materialstege M geführt wird. Beim Durchtrennen der Materialstege M wird vorzugsweise das gesamte Material der Materialstege M über die gesamte Länge, die der Breite der früheren Perforationslinie P entspricht und die nun eine Trennfuge bildet, entfernt. Die Trennstelle wird, falls erforderlich, mir Isolierstoff 3 befüllt, sodass die Gefahr des elektrischen Durchschlags zwischen den Segmenten 2a, 2b - insbesondere an den Stellen der früheren Materialstege M - minimiert wird. Ob die Trennstelle mit Isolierstoff 3 befüllt wird oder nicht, kann vorwiegend in Abhängigkeit von der elektrischen Durchschlagsfestigkeit der Leiterplatte bzw. des Isolierstoffs bestimmt werden.
Anschließend wird die fertig gestellte Leiterplatte LP entlang der in sich geschlossenen Perforationslinie P, welche die Leiterplattensektion 2 und die Segmente 2a, 2b umgibt, aus dem umliegenden Bereich herausgetrennt.
Zweites Ausführungsbeispiel (Figuren 5 und 6)
Das zweite Ausführungsbeispiel der vorliegenden Erfindung, das nachstehend mit Bezug auf die Figuren 5 und 6 beschrieben wird, basiert maßgeblich auf dem ersten Ausführungsbeispiel. Identische Merkmale sind mit identischen Bezugszeichen versehen, wobei die relevanten Unterschiede nachstehend erläutert werden.
Im zweiten Ausführungsbeispiel umfasst das als rechteckige Kupferplatte ausgebildete Formteil 1 insgesamt vier weitgehend identische Leiterplattensektionen 2, die matrixförmig in zwei Spalten und zwei Zeilen über die Oberfläche des Formteils 1 verteilt angeordnet sind.
Eine achteckige, in sich geschlossene Perforationslinie P umgibt jede der vier Leiterplattensektionen 2. Jede Leiterplattensektion 2 innerhalb der umlaufenden Perforationslinie P ist über die vereinzelten Materialstege M mit einem umliegenden Randbereich des Formteils 1 , auf welchem sich diverse Referenzmarkierung R befinden, einstückig verbunden. Innerhalb jeder Leiterplattensektion 2 ist eine Vielzahl von Segmenten 2a-i durch weitere Perforationslinien P ausgebildet. Zu Darstellungszwecken ist in jeder Leiterplattensektion 2 die spätere Leiterstruktur 4a, 4b mit Anschlussstellen 4b und sich dazwischen erstreckenden Leiterbahnen 4a durch Strichlinien eingezeichnet. Hierbei ist zu erkennen, dass die Leiterstruktur 4a, 4b bei Projektion auf die Erstreckungsebene des Formteils 1 die Materialstege M nicht überdeckt. Folglich sind die Materialstege M zur späteren Bearbeitung zugänglich.
Vorzugsweise füllen die Segmente 2a-i und Perforationslinien P die jeweilige Leiterplattensektion 2 flächenmäßig vollständig aus, wie in den beiden Leiterplattensektionen 2 in der linken Bildhälfte von Fig. 5 dargestellt. Es ist aber auch möglich, dass eine Leiterplattensektion 2 oder wenigstens ein Leiterplattensegment 2a-i wenigstens eine Öffnung 2j, 2k aufweist, wie in den beiden Leiterplattensektionen 2 in der rechten Bildhälfte von Fig. 5 dargestellt ist.
Abweichend von den beiden Leiterplattensektionen 2 in der linken Bildhälfte von Fig. 5 weisen die beiden Leiterplattensektionen 2 in der rechten Bildhälfte von Fig. 5 im Leiterplattensegment 2a anstelle der Segmente 2h, 2i zwei Öffnungen 2j, 2k auf. Das Material des Formteils 1 entsprechend der Bereiche der Öffnungen 2j, 2k wird dabei in Schritt B entlang je einer in sich geschlossenen Trennlinie T vollständig aus dem Formteil 1 herausgetrennt und entfernt. In Schritt C oder davor wird ein vorzugsweise ausgehärteter Isolierstoff 3 in jede Öffnung 2j, 2k eingebracht, um die Öffnungen 2j, 2k idealerweise vollständig auszufüllen und um später ein elektrisch nichtleitendes Leiterplattensegment zu bilden. Das Befüllen der Öffnungen 2j, 2k mit ausgehärtetem Isolierstoff 3 ist sinnvoll, weil beim anschließenden Verpressen des Formteils 1 mit Isolierstoff in Gestalt von harzgetränkten Fasermatten (Prepreg) das freie Harz des Isolierstoffes 3 nur in ein einem begrenzten Umfang verfügbar bzw. fließfähig ist, und vorwiegend dazu dient, um die Perforationen entlang der Perforationslinie P zu füllen. Eine nahezu gleiche Höhe der in die Öffnungen 2j, 2k eingebrachten Isolierstoffplatten in Bezug auf die Höhe des Formteils 1 wird dabei bevorzugt, sodass die Ober- und Unterseiten des Isolierstoffs 3 bündig zu den Ober- und Unterseiten des Formteils 1 verlaufen.
Wie im ersten Ausführungsbeispiel wird dieses Formteil 1 (noch ohne die lediglich zu Darstellungszwecken eingezeichnete Leiterstruktur) in Isolierstoff 3 eingebettet und anschließend an den in Figur 5 eingezeichneten Positionen mit einer entsprechenden Leiterstruktur 4a, 4b versehen. Nach dem Ausbilden der Leiterstruktur 4a, 4b werden die Materialstege M entlang der Perforationslinien P durchtrennt und die dabei entstandenen Bohrlöcher ggf. mit Isolierstoff 3 befüllt. Abschließend wird jede Leiterplatte LP entlang der die Leiterplattensektion 2 umgebenden, äußeren Perforationslinie P aus dem Materialverbund herausgetrennt. Die Anzahl und die Formen der Leiterplattensektionen 2 und Segmente 2a-i sowie Referenzmarkierungen R können beliebig verändert werden.
Drittes Ausführungsbeispiel (Figuren 7 bis 10)
Das dritte Ausführungsbeispiel der vorliegenden Erfindung, das nachstehend mit Bezug auf die Figuren 7 bis 10 beschrieben wird, basiert maßgeblich auf dem ersten und zweiten Ausführungsbeispiel. Identische Merkmale sind mit identischen Bezugszeichen versehen, wobei die relevanten Unterschiede nachstehend erläutert werden.
Hierbei dient das Formteil 1 zur Herstellung von dreidimensionalen Leiterplattenstrukturen und insbesondere zur Ausbildung von gelenkigen oder gewinkelten Verbindungen zwischen zwei oder mehr Leiterplatten LP. Abweichend von den vorangehenden Ausführungsbeispielen ist jedes Segment 2a, 2b, 2c mit zwei Leiterplattensubstraten LS bzw. Leiterplatten LP verbunden, sodass das jeweilige Segment 2a, 2b, 2c eine gelenkige oder gewinkelte Verbindung zwischen zwei oder mehr Leiterplatten LP bzw. -Substraten LS bildet.
Das Formteil 1 ist hier ein näherungsweise leiterförmiges Element, das in Schritt A des erfindungsgemäßen Verfahrens aus einer ebenen, rechteckigen Kupferplatte (Fig. 7a) herausgearbeitet wird. Die sich in Fig. 7b horizontal erstreckenden Abschnitte entsprechen den Segmenten 2a, 2b, 2c, die vertikal erstreckenden Abschnitte, welche die Segmente 2a, 2b, 2c verbinden, entsprechen den Materialstegen M.
In Schritt B wird das Formteil 1 zur Ausbildung von Leiterplattensubstraten LS in Isolierstoff 3 eingebettet. Dabei erstreckt sich jedes Segment 2a, 2b über fast die Hälfte seiner Länge in einem ersten Leiterplattensubstrat LS und über fast die Hälfte seiner Länge in einem zweiten Leiterplattensubstrat LS.
In Schritt C werden auf einem oder mehreren dieser Leiterplattensubstrate LS Leiterstrukturen zur Ausbildung der Leiterplatte LP erzeugt. Dazu wird das Formteil 1 mit einem elektrisch leitenden Flächenelement wie einer Kupferfolie verbunden, bzw. über Verbindungsmittelabschnitte, wie aus DE 10 2018 203 715 bekannt. Anschließend werden aus diesem elektrisch leitenden Flächenelement die Leiterbahnen 4a sowie die Anschlussstellen 4b zur Kontaktierung der Segmente 2a, 2b, 2c z.B. durch Ätzung aus dem elektrisch leitenden Flächenelement herausgearbeitet.
In Schritt D werden die Materialstege M durchtrennt, sodass die einstückigen Verbindungen zwischen den parallelen Segmente 2a, 2b, 2c gelöst werden. Bezugszeichenliste
1 Formteil
2 Leiterplattensektion
2a-i Segmente
2j-k Öffnungen
3 Isolierstoff
4 Elektrisch leitendes Flächenelement (Kupferfolie)
4a Leiterbahn
4b Anschlussstelle
LS Leiterplattensubstrat
LP Leiterplatte
M Materialsteg
P1, P2 Perforationslinie
R Referenzmarkierung
T Trennlinie

Claims

Ansprüche Verfahren zur Herstellung von Leiterplatten (LP), umfassend die Schritte: a. Schritt A: Bereitstellen eines elektrisch leitenden Formteils (1) mit wenigstens zwei Segmenten (2a-i), die über Materialstege (M) einstückig verbunden sind. b. Schritt B: Einbetten der Segmente (2a-i) in Isolierstoff (3) zur Ausbildung wenigstens eines Leiterplattensubstrats (LS). c. Schritt C: Anbringen einer Leiterstruktur (4a, 4b) an dem Leiterplattensubstrat (LS) zur Ausbildung der Leiterplatte (LP). d. Schritt D: Lösen der einstückigen Verbindung der Segmente (2a-i) unter Durchtrennung der Materialstege (M). Verfahren nach Anspruch 1 , dadurch gekennzeichnet, dass Schritt A wenigstens einen der folgenden Teilschritte aufweist: a. A-1 : Bereitstellen des elektrisch leitenden Formteils (1) als vorzugsweise ebenes Flächenelement aus Metall, bevorzugt aus Kupfer, besonders bevorzugt mit einer Dicke im Bereich von 200 bis 1000 pm. b. A-2: Anbringen oder Ausbilden wenigstens einer Referenzmarkierung (R) an dem Formteil (1). c. A-3: Ausrichten des Formteils (1) anhand der wenigstens einen Referenzmarkierung (R). d. A-4: Perforieren des Formteils (1) entlang wenigstens einer Perforationslinie (P) zur Ausbildung wenigstens einer Leiterplattensektion (2) mit den wenigstens zwei Segmenten (2a-i), vorzugsweise in Abhängigkeit von wenigstens einer Referenzmarkierung (R) des Formteils (1), bevorzugt umfassend wenigstens einen der folgenden Teilschritte: i. A-4-1 : Bilden einer in sich geschlossenen Perforationslinie (P) um die Leiterplattensektion (2), sodass die Leiterplattensektion (2) innerhalb der Perforationslinie (P) lediglich über vereinzelte Materialstege (M) einstückig mit einem umliegenden Randbereich außerhalb der Perforationslinie (P) verbunden ist, wobei die in sich geschlossene Perforationslinie (P) vorzugsweise eine Polygonform aufweist. ii. A-4-2: Bilden wenigstens einer vorzugsweise offenen oder geschlossenen Perforationslinie (P) zur Unterteilung der Leiterplattensektion (2) in die Segmente (2a-i), wobei diese offene oder geschlossene Perforationslinie (P) bevorzugt an einem Rand der Leiterplattensektion (2), besonders bevorzugt an einer die Leiterplattensektion (2) umschließenden Perforationslinie (P), beginnt und/oder endet. iii. A-4-3: Ausbilden der wenigstens einen Perforationslinie (P) mit einheitlicher Breite, vorzugsweise einer Breite im Bereich von 200 bis 2000 pm, bevorzugt derart, dass schlitzförmige Perforationen entlang der Perforationslinie (P) durch die Materialstege (M) voneinander beabstandet sind. iv. A-4-4: Perforieren des Formteils (1) durch Materialabtrag, vorzugsweise durch Laserstrahlung oder durch Ätzung, bevorzugt derart, dass entlang der Perforationslinie (P) mehr als 90%, 95% oder 99% des Materials des Formteils (1) abgetragen wird, wobei der Rest als Materialstege (M) verbleibt. v. A-4-5: Ausbilden einer Mehrzahl von identischen oder verschiedenen Leiterplattensektionen (2) in dem Formteil (1), vorzugsweise derart, dass die Leiterplattensektionen (2) matrixförmig in Zeilen und Spalten über das Formteil (1) verteilt sind. e. A-5: Ausbilden wenigstens einer Öffnung (2k, 2j) in dem Formteil (1), vorzugsweise im Bereich wenigstens eines der Segmente (2a), bevorzugt innerhalb einer in sich geschlossenen Trennlinie (T). f. A-6: Befüllen der wenigstens einen Öffnung (2k, 2j) des Formteils (1) mit Isolierstoff (3), vorzugsweise derart, dass die Oberfläche des Isolierstoffs (3) bündig zur Oberfläche des Formteils (1) verläuft. g. A-7: Aufrauen des Formteils (1), vorzugsweise durch chemische oder mechanische Bearbeitung. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass Schritt B wenigstens einen der folgenden Teilschritte aufweist: a. B-1 : Bereitstellen des Isolierstoffs (3) in formbarem Zustand, vorzugsweise als flexibles Flächenelement, bevorzugt als harzgetränkte Fasermatte (Prepreg), besonders bevorzugt mit einer auf das Formteil (1) abgestimmten Größe. b. B-2: Aufbringen des Isolierstoffs (3) auf eine Seite oder auf beide Seiten des Formteils (1), vorzugsweise derart, dass der Isolierstoff (3) die jeweilige Seite des Formteils (1) flächig beschichtet, bevorzugt mit einheitlicher Schichtdicke. c. B-3: Einbringen des Isolierstoffs (3) zwischen die Segmente (2a), vorzugsweise durch Verpressen des Isolierstoffs (3) mit dem Formteil (1), bevorzugt derart, dass der Isolierstoff (3) die Zwischenräume zwischen den Segmenten (2a) teilweise oder vollständig ausfüllt, besonders bevorzugt derart, dass beidseitig des Formteils (1) angeordnete Isolierstoffschichten (3) durch den zwischenliegenden Isolierstoff (3) einstückig verbunden sind. d. B-4: Einbetten jedes Leiterplattensegments (2) in Isolierstoff, sodass das Leiterplattensegment (2) mit Ausnahme der Mate rial Stege (M) allseitig vollständig von Isolierstoff (3) umgeben ist. e. B-5: Aushärten des Isolierstoffs (3). Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass Schritt C wenigstens einen der folgenden Teilschritte aufweist: a. C-1 : Bereitstellen eines elektrisch leitenden Flächenelements (4), vorzugsweise aus Metall, bevorzugt aus Kupfer, besonders bevorzugt als Folie, ganz besonders bevorzugt mit einer auf das Formteil (1) abgestimmten Größe. b. C-2: Aufbringen eines elektrisch leitenden Flächenelements (4) auf eine Seite oder auf beide Seiten des Leiterplattensubstrats (LS), vorzugsweise derart, dass das elektrisch leitende Flächenelement (4) die jeweilige Seite des Leiterplattensubstrats (LS) flächig beschichtet, bevorzugt mit einheitlicher Schichtdicke. c. C-3: Positionieren der Leiterstruktur (4a, 4b), vorzugsweise mit Leiterbahnen (4a) und/oder Anschlussstellen (4b), an dem Leiterplattensubstrat (LS) in Abhängigkeit von wenigstens einer Referenzmarkierung (R) des Formteils (1), vorzugsweise derart, dass die Leiterstruktur (4a, 4b) bei Projektion auf die Erstreckungsebene des Formteils (1) versetzt zu den Materialstegen (M) angeordnet ist und die Materialstege (M) nicht überdeckt. d. C-4: Herausarbeiten der Leiterstruktur (4a, 4b), vorzugsweise mit Leiterbahnen (4a) und/oder Anschlussstellen (4b) für elektronische Bauteile, aus dem elektrisch leitenden Flächenelement (4), vorzugsweise durch Materialabtrag, bevorzugt durch Ätzung. e. C-5: Verbinden der Leiterstruktur (4a, 4b) mit wenigstens einem Leiterplattensegment (2a, 2b), vorzugsweise mittels Kontakten (5), bevorzugt mittels Durchkontaktierung. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass Schritt D wenigstens einen der folgenden Teilschritte aufweist: a. D-1 : Bereitstellen eines Werkzeugs zur Durchtrennung der Materialstege (M). b. D-2: Ausrichten des Werkzeugs zur Durchtrennung der Materialstege (M) zur Leiterplatte in Abhängigkeit von wenigstens einer Referenzmarkierung (R) des Formteils (1). c. D-3: Durchtrennung der Materialstege (M) durch Materialabtrag, vorzugsweise durch Bohren oder Fräsen, bevorzugt senkrecht zur Erstreckungsebene des Formteils (1). d. D-4: Füllen der Trennstellen der Materialstege (M) mit Isolierstoff (3), vorzugsweise derart, dass eine Trennfuge zwischen den Segmenten (2a, 2b) vollständig mit Isolierstoff (3) befüllt ist. Formteil (1) zur Herstellung einer Leiterplatte (LP), vorzugsweise nach dem Verfahren gemäß einem der vorangehenden Ansprüche, umfassend wenigstens zwei Segmente (2a-i), die über Materialstege (M) einstückig verbunden sind.
Formteil (1) nach dem vorangehenden Anspruch, dadurch gekennzeichnet, dass das Formteil (1) entlang einer Perforationslinie (P) schlitzförmige Perforationen aufweist, die von den Materialstegen (M) unterbrochen sind. Leiterplattenanordung, umfassend wenigstens zwei Leiterplatten (LP) und wenigstens ein Formteil (1) nach einem der beiden vorangehenden Ansprüche, wobei jedes Segment (2a- i) des Formteils (1) mit den wenigstens zwei Leiterplatten (LP) verbunden ist und die Segmente (2a-i) des Formteils (1) unter Durchtrennung der Mate rial Stege (M) elektrisch voneinander isoliert sind.
PCT/EP2021/075095 2020-09-25 2021-09-13 Verfahren zur herstellung einer leiterplatte sowie ein formteil zur verwendung in diesem verfahren WO2022063618A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2023519031A JP2023543794A (ja) 2020-09-25 2021-09-13 回路基板の製造方法、およびこの方法に使用する成形部品
EP21777486.8A EP4218370A1 (de) 2020-09-25 2021-09-13 Verfahren zur herstellung einer leiterplatte sowie ein formteil zur verwendung in diesem verfahren
CN202180065849.5A CN116210353A (zh) 2020-09-25 2021-09-13 一种生产电路板的方法及用于该方法的成型件
KR1020237014085A KR20230076839A (ko) 2020-09-25 2021-09-13 서킷 보드를 제조하는 방법 및 이 방법에 사용하기 위한 성형 부품
US18/027,590 US20230397332A1 (en) 2020-09-25 2021-09-13 Method for producing a circuit board and a shaped part for use in this method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102020125140.8A DE102020125140A1 (de) 2020-09-25 2020-09-25 Verfahren zur Herstellung einer Leiterplatte sowie ein Formteil zur Verwendung in diesem Verfahren
DE102020125140.8 2020-09-25

Publications (1)

Publication Number Publication Date
WO2022063618A1 true WO2022063618A1 (de) 2022-03-31

Family

ID=77913107

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2021/075095 WO2022063618A1 (de) 2020-09-25 2021-09-13 Verfahren zur herstellung einer leiterplatte sowie ein formteil zur verwendung in diesem verfahren

Country Status (7)

Country Link
US (1) US20230397332A1 (de)
EP (1) EP4218370A1 (de)
JP (1) JP2023543794A (de)
KR (1) KR20230076839A (de)
CN (1) CN116210353A (de)
DE (1) DE102020125140A1 (de)
WO (1) WO2022063618A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021121249A1 (de) 2021-08-16 2023-02-16 Jumatech Gmbh Verfahren zur Herstellung von Formteilen aus einem elektrisch leitenden Flächenelement und Leiterplatte mit wenigstens einem solchen Formteil

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0590644A1 (de) * 1992-10-02 1994-04-06 TRW FAHRZEUGELEKTRIK GmbH & CO. KG Verfahrem zum Umspritzen von elektrischen Kontaktbahnen
US6700070B1 (en) * 2000-11-03 2004-03-02 Cray Inc. Alignment mark for placement of guide hole
EP1842402A2 (de) 2005-01-24 2007-10-10 JUMATECH GmbH Drahtbeschriebene leiterplatte oder platine mit leitungsdrähten mit rechteckigem oder quadratischem querschnitt
DE102009026459A1 (de) * 2009-05-26 2010-12-09 Robert Bosch Gmbh Leiterbahnstruktur mit Vorumspritzung
DE102011102484A1 (de) 2011-05-24 2012-11-29 Jumatech Gmbh Leiterplatte mit Formteil und Verfahren zu dessen Herstellung
DE102012216926A1 (de) 2012-09-20 2014-03-20 Jumatech Gmbh Verfahren zur Herstellung eines Leiterplattenelements sowie Leiterplattenelement
DE102012221002A1 (de) * 2012-11-16 2014-05-22 Jumatech Gmbh Abwinkelbare und/oder abgewinkelte Leiterplattenstruktur mit zumindest zwei Leiterplattenabschnitten und Verfahren zu deren Herstellung
DE102018203715A1 (de) 2018-03-12 2019-09-12 Jumatech Gmbh Verfahren zur Herstellung einer Leiterplatte unter Verwendung einer Form für Leiterelemente

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0590644A1 (de) * 1992-10-02 1994-04-06 TRW FAHRZEUGELEKTRIK GmbH & CO. KG Verfahrem zum Umspritzen von elektrischen Kontaktbahnen
US6700070B1 (en) * 2000-11-03 2004-03-02 Cray Inc. Alignment mark for placement of guide hole
EP1842402A2 (de) 2005-01-24 2007-10-10 JUMATECH GmbH Drahtbeschriebene leiterplatte oder platine mit leitungsdrähten mit rechteckigem oder quadratischem querschnitt
DE102009026459A1 (de) * 2009-05-26 2010-12-09 Robert Bosch Gmbh Leiterbahnstruktur mit Vorumspritzung
DE102011102484A1 (de) 2011-05-24 2012-11-29 Jumatech Gmbh Leiterplatte mit Formteil und Verfahren zu dessen Herstellung
DE102012216926A1 (de) 2012-09-20 2014-03-20 Jumatech Gmbh Verfahren zur Herstellung eines Leiterplattenelements sowie Leiterplattenelement
DE102012221002A1 (de) * 2012-11-16 2014-05-22 Jumatech Gmbh Abwinkelbare und/oder abgewinkelte Leiterplattenstruktur mit zumindest zwei Leiterplattenabschnitten und Verfahren zu deren Herstellung
DE102018203715A1 (de) 2018-03-12 2019-09-12 Jumatech Gmbh Verfahren zur Herstellung einer Leiterplatte unter Verwendung einer Form für Leiterelemente

Also Published As

Publication number Publication date
US20230397332A1 (en) 2023-12-07
CN116210353A (zh) 2023-06-02
JP2023543794A (ja) 2023-10-18
DE102020125140A8 (de) 2022-05-19
KR20230076839A (ko) 2023-05-31
EP4218370A1 (de) 2023-08-02
DE102020125140A1 (de) 2022-03-31

Similar Documents

Publication Publication Date Title
EP0473875B1 (de) Verfahren zum Herstellen einer HF-Magnetspulenanordnung in Chip-Bauweise
DE3639420A1 (de) Elektrisches verbindungsbauteil und verfahren zu dessen herstellung
DE112004001727T5 (de) Verfahren zur Herstellung eines elektronischen Moduls
DE4134617A1 (de) Verbindungsvorrichtung mit in gleicher ebene liegenden kontakthoeckern und das verfahren zur herstellung einer derartigen vorrichtung
DE1069236B (de)
DE102013213073A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelementes
DE3149641A1 (de) "eleketrische schaltungsplatte und verfahren zu ihrer herstellung"
DE102014000126A1 (de) Leiterplatte, Schaltung und Verfahren zur Herstellung einer Schaltung
DE102018203715A1 (de) Verfahren zur Herstellung einer Leiterplatte unter Verwendung einer Form für Leiterelemente
WO2022063618A1 (de) Verfahren zur herstellung einer leiterplatte sowie ein formteil zur verwendung in diesem verfahren
WO2006077165A1 (de) Leiterplatte oder platine mit heizdraht
EP1586117B1 (de) Verfahren zur herstellung von mikrosystemen
DE19955538B4 (de) Leiterbahnträgerschicht zur Einlaminierung in eine Chipkarte, Verfahren zur Herstellung einer Leiterbahnträgerschicht Spritzgusswerkzeug zur Durchführung des Verfahrens zur Herstellung einer Leiterbahnträgerschicht
EP0710432B1 (de) Verfahren zur herstellung von folienleiterplatten oder halbzeugen für folienleiterplatten sowie nach dem verfahren hergestellte folienleiterplatten und halbzeuge
EP1973740A1 (de) Verfahren zur herstellung von druck-schablonen, insbesondere für rakeldruckverfahren, sowie schablonenvorrichtung
EP1004226B1 (de) Verfahren und vorrichtung zur herstellung von drahtgeschriebenen leiterplatten
DE102020111996A1 (de) Verfahren zur Herstellung einer Leiterplatte und Leiterplatte mit mindestens einem eingebetteten elektronischen Bauteil
EP1729555A1 (de) Verfahren zur Herstellung einer Leiterplatte und eines Leiterplattensystems sowie mittels solcher Verfahren hergestellte Leiterplattten und Leiterplattensysteme
DE102011004543A1 (de) Impulswiderstand, Leiterplatte und elektrisches oder elektronisches Gerät
EP0271163B1 (de) Verfahren zum Herstellen von elektrischen Schaltungsplatten
DE3423181A1 (de) Verfahren zur herstellung von vorlaminaten fuer mehrlagenleiterplatten
DE60218936T2 (de) Harzgegossene Platte
DE3231380C2 (de) Verfahren zur Herstellung eines elektrischen Anschlusses
DE102019132852B4 (de) Verfahren zum Herstellen eines Leiterstrukturelements und Leiterstrukturelement
DE102016226257A1 (de) Mehrlagige leiterkarte und verfahren zum herstellen einer solchen mehrlagigen leiterkarte

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21777486

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2023519031

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20237014085

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2021777486

Country of ref document: EP

Effective date: 20230425