WO2022015126A1 - 디스플레이 장치, 발광 다이오드 모듈 - Google Patents

디스플레이 장치, 발광 다이오드 모듈 Download PDF

Info

Publication number
WO2022015126A1
WO2022015126A1 PCT/KR2021/095056 KR2021095056W WO2022015126A1 WO 2022015126 A1 WO2022015126 A1 WO 2022015126A1 KR 2021095056 W KR2021095056 W KR 2021095056W WO 2022015126 A1 WO2022015126 A1 WO 2022015126A1
Authority
WO
WIPO (PCT)
Prior art keywords
emitting diode
light emitting
diode module
wiring layer
glass substrate
Prior art date
Application number
PCT/KR2021/095056
Other languages
English (en)
French (fr)
Inventor
정영기
신상민
강기선
김동환
정철규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of WO2022015126A1 publication Critical patent/WO2022015126A1/ko
Priority to US18/084,118 priority Critical patent/US20230122312A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05688—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Definitions

  • the present invention relates to a display device for displaying an image using a light emitting diode and a light emitting diode module.
  • a display device is a device that converts electrical information into visual information and displays it.
  • the display device may include a portable device such as a laptop PC, a smart phone, or a tablet PC, as well as a television and a monitor.
  • the display device may include a light-receiving display panel such as a liquid crystal display (LCD) and a self-luminous display panel that generates light corresponding to a data signal.
  • a light-receiving display panel such as a liquid crystal display (LCD) and a self-luminous display panel that generates light corresponding to a data signal.
  • LCD liquid crystal display
  • a light emitting diode is an element that converts an electrical signal into the form of light such as infrared or visible light by using the characteristics of a compound semiconductor. Its use area is gradually expanding even to large display devices.
  • the present invention provides a display device and a light emitting diode module capable of efficiently outputting a high-quality image by controlling the image output for each region of the light emitting diode module.
  • a light emitting diode module includes a glass substrate; a signal wiring layer formed on the glass substrate and including a plurality of electrodes connected by a passive matrix circuit; and a plurality of light emitting diode modules connected to the plurality of electrodes and provided to emit light toward the glass substrate, wherein the signal wiring layer may include a boundary region dividing the light emitting diode module into a plurality of unit regions. .
  • the signal wiring layer corresponding to each of the plurality of unit regions may be electrically opened.
  • the signal wiring layer may be provided in a form in which a bridge-type wiring structure is electrically opened in the boundary region.
  • the light emitting diode module may include an active region and an inactive region excluding the active region, and the light emitting diode may be provided in the active region.
  • the light emitting diode module may further include a test pad provided in the inactive region.
  • the light emitting diode module may further include a film on glass (FOG) electrode corresponding to the plurality of unit regions and provided on an insulating layer on an upper portion of the glass substrate.
  • FOG film on glass
  • a display device includes: a light emitting diode module having a plurality of layer structures; at least one processor for controlling the light emitting diode module; and a plurality of driver ICs connected to the at least one processor to transmit signals to the light emitting diodes, wherein the light emitting diode module includes: a glass substrate; a signal wiring layer formed on the glass substrate and including a plurality of electrodes connected by a passive matrix circuit; and a plurality of light emitting diode modules connected to the plurality of electrodes and provided to emit light toward the glass substrate, wherein the signal wiring layer may include a boundary region dividing the light emitting diode module into a plurality of unit regions. .
  • Each of the plurality of driver ICs may transmit a driving signal to a plurality of unit regions of the light emitting diode module.
  • the signal wiring layer corresponding to each of the plurality of unit regions may be electrically opened.
  • the signal wiring layer may be provided in a form in which a bridge-type wiring structure is electrically opened in the boundary region.
  • the light emitting diode module may include an active region and an inactive region excluding the active region, and the light emitting diode may be provided in the active region.
  • the display apparatus may further include a test pad provided in the inactive area.
  • the display apparatus may further include a film on glass (FOG) electrode corresponding to the plurality of unit areas and provided on the insulating layer on the upper portion of the substrate.
  • FOG film on glass
  • the light emitting diode module further includes a fog (FOG, film on glass) electrode corresponding to the plurality of unit regions and provided on an insulating layer provided on the glass substrate, wherein the driver IC includes the at least one processor and The fog electrode may be connected.
  • a fog film on glass
  • the at least one processor may be connected to the driver IC to control the light emitting diode module corresponding to the plurality of unit areas.
  • a light emitting diode module is a light emitting diode module for outputting a high pixel, comprising: a rectangular glass substrate having a pair of planes and four sides surrounding the pair of planes; a signal wiring layer provided on the glass substrate and driven by a passive matrix (PM) method; and a plurality of light emitting diodes provided on the signal wiring layer and provided to emit light toward the glass base, wherein the signal wiring layer may be provided as a plurality of electrically independent unit regions through an electrically open boundary region.
  • PM passive matrix
  • the light emitting diode module can efficiently output a high-quality image by controlling the image output for each region of the light emitting diode module.
  • FIG. 1 is a diagram illustrating an external appearance of a display device according to an embodiment of the present invention.
  • FIG. 2 is a diagram schematically illustrating the configuration of a light emitting diode module according to an embodiment of the present invention.
  • FIG. 3 is a diagram illustrating a circuit diagram of the light emitting diode module of FIG. 2 .
  • FIG. 4 is a plan view of a light emitting diode module according to an embodiment.
  • 5 to 7 are views for explaining a method of manufacturing a light emitting diode module according to an embodiment.
  • FIG. 8 is a diagram for explaining control of a plurality of unit areas according to an exemplary embodiment.
  • FIG. 9 is a diagram for describing an operation of a display device according to an exemplary embodiment.
  • FIG. 10 is a flowchart illustrating a method of manufacturing a light emitting diode according to an exemplary embodiment.
  • the identification code is used for convenience of description, and the identification code does not describe the order of each step, and each step may be performed differently from the specified order unless the specific order is clearly stated in the context. have.
  • FIG. 1 is a diagram illustrating an external appearance of a display device according to an embodiment of the present invention.
  • the X-axis direction means the left-right direction
  • the Y-axis direction means the up-down direction
  • the Z-axis direction means the front-back direction.
  • the display device 1 is a device that displays information, data, data, etc. as characters, figures, graphs, images, etc., and an advertisement board, an electric billboard, a screen, a television, a monitor, etc. may be implemented as the display device 1 .
  • the display device 1 may be installed on a wall or a ceiling, or installed on an indoor or outdoor ground by a stand (not shown).
  • the display device 1 may include a light emitting diode module 110 for displaying a screen, and a frame 20 coupled to the rear of the light emitting diode module 110 to support the light emitting diode module 110 .
  • the light emitting diode module may include a plurality of unit regions 111a to 111d and 112a to 112d.
  • the unit regions 111a to 111d and 112a to 112d may refer to blocks formed by electrically opening a part of the light emitting diode module. A detailed description of the unit area will be provided below.
  • FIG. 2 is a diagram schematically illustrating the configuration of a light emitting diode module according to an embodiment of the present invention.
  • a plurality of data lines D1-Dm arranged in a column direction, a plurality of scan lines S1-Sn arranged in a row direction, and a data line ( A plurality of sub-pixel areas SP may be provided adjacent to the intersection point of D1 -Dm) and the scan line S1 -Sn.
  • a sub-pixel circuit may be provided in each sub-pixel area SP. At least three sub-pixel areas SP adjacent to each other among the plurality of sub-pixel areas SP may constitute the pixel area P.
  • the data lines D1-Dm transmit a data signal representing an image signal to the sub-pixel circuit in the sub-pixel area SP
  • the scan lines S1-Sn transmit the scan signal to the sub-pixel circuit in the sub-pixel area SP.
  • a scan signal is sequentially applied by the scan driver 130 to each of the scan lines S1-Sn, and a data voltage corresponding to the image signal is applied to each data line D1-Dm by the data driver 140 VDATA) may be applied.
  • the scan driver 130 and the data driver 140 may be mounted on the substrate 111 of the light emitting diode module. Accordingly, the bezel (the width in the lateral direction surrounding the pixel area) of the light emitting diode module 110 may be minimized or omitted so that the entire front surface of the light emitting diode module 110 may become the pixel area.
  • the data driver 140 and the scan driver 130 shown in FIG. 2 may be provided as a driver IC to be described later.
  • the data driver 140 and the scan driver 130 shown in FIG. 2 show a conceptual configuration, and the data driver 140 and the scan driver 130 are not necessarily provided at corresponding positions.
  • FIG. 3 is a diagram illustrating a circuit diagram of the light emitting diode module of FIG. 2 .
  • FIG. 3 is an equivalent circuit diagram illustrating a sub-pixel circuit in the sub-pixel area SP of FIG. 2 . Specifically, FIG. 3 illustrates a sub-pixel circuit driven by the first scan line S1 and the first data line D1.
  • the sub-pixel circuit may include a light emitting diode (LED) and two transistors M1 and M2.
  • LED light emitting diode
  • the plurality of transistors M1 and M2 may be implemented as PMOS transistors.
  • this circuit configuration is only an exemplary embodiment of the sub-pixel circuit and is not limited to the circuit configuration of FIG. 3 .
  • the switching transistor M2 has a gate electrode connected to the scan line Sn, a source electrode connected to the data line Dm, a drain electrode connected to the gate electrode of the driving transistor M1, and a power supply voltage VDD. can be connected to In addition, the source electrode of the driving transistor M1 is connected to the power supply voltage VDD, the drain electrode is connected to the anode 310 of the light emitting diode LED, and the cathode 320 of the light emitting diode LED. ) is connected to the reference voltage VSS, and may emit light based on a current applied from the driving transistor M1.
  • the reference voltage VSS connected to the cathode 320 of the light emitting diode LED is at a level lower than the power supply voltage VDD, and a ground voltage or the like may be used.
  • the driving transistor M1 may emit light by applying a current ILED corresponding to the gate-source voltage VGS to the anode 310 of the light emitting diode LED.
  • the gate-source voltage VGS of the driving transistor M1 is lowered to generate a small amount of current ILED. is applied to the anode 310 of , so that the light emitting diode (LED) emits less light, thereby displaying a low grayscale.
  • the gate-source voltage VGS of the driving transistor M1 increases, so that a large amount of current ILED is applied to the anode 310 of the light emitting diode LED, and the light emitting diode (LED) can display a high gradation by emitting a lot of light.
  • the level of the data voltage VDATA applied to each of the sub-pixel circuits may be determined based on an image to be displayed.
  • the light emitting diode module may be driven in a passive matrix method.
  • FIG. 4 is a plan view of a light emitting diode module according to an embodiment.
  • the light emitting diode module may include a plurality of unit regions.
  • the plurality of unit regions may be formed to be electrically open, respectively, as will be described later. According to an embodiment, it may be provided in a configuration for a large-area, high-resolution micro LED.
  • each PM drive may be applied to the corresponding unit area.
  • each unit area may be configured to output a predetermined resolution.
  • the resolution of each unit area may be provided with a resolution of 240 x 135 pixels.
  • the relationship between the light emitting diode module and the unit area shown in FIG. 4 is only one embodiment of the present invention, and there is no limitation on the resolution, size, and included number of each module.
  • 5 to 7 are views for explaining a method of manufacturing a light emitting diode module according to an embodiment.
  • a substrate 111 may be provided, and a light absorption layer BM may be provided on the substrate 111 .
  • the substrate 111 may be made of various materials.
  • the substrate 111 may be made of a transparent glass material containing SiO2 as a main component.
  • the light emitting diode module according to an embodiment may be formed of a COG (Chip On Glass) type.
  • the light emitting diode module according to another embodiment may be formed of a COF (Chip On Film) type.
  • the substrate 111 is not necessarily limited thereto, and may be made of a transparent plastic material and have flexibility.
  • Plastic materials include insulating organic materials such as polyethersulfone (PES, polyethersulphone), polyacrylate (PAR, polyacrylate), polyetherimide (PEI, polyetherimide), polyethylene naphthalate (PEN, polyethyelenen napthalate), polyethylene terephthalate (PET, polyethyeleneterepthalate), polyphenylene sulfide (PPS), polyallylate, polyimide, polycarbonate (PC), cellulose triacetate (TAC), cellulose acetate propionate: CAP) may be an organic material selected from the group consisting of.
  • PES polyethersulfone
  • PAR polyacrylate
  • PEI polyetherimide
  • PEN polyethylene naphthalate
  • PET polyethyelenen napthalate
  • PET polyethylene terephthalate
  • PPS polyphenylene sulfide
  • the light emitting diode module 110 is a bottom emission type, and the substrate 111 may be made of a transparent material.
  • the substrate 111 may include a light emitting region in which the light emitting diode 380 is disposed to emit light, and a non-light emitting region in which a circuit element such as the thin film transistor 200 is disposed and light is not emitted.
  • a light absorption layer for improving visibility by absorbing external light may be provided on the non-emission region of the substrate 111 .
  • the above-described light emitting diode may be provided as an inorganic light emitting diode.
  • the light emitting diode 380 is an LED having a size of 10-100 ⁇ m, and after growing a plurality of thin films of inorganic materials such as Al, Ga, N, P, As In on a sapphire substrate or a silicon substrate, the sapphire substrate or silicon substrate It can be prepared by cutting and separating.
  • the light absorption layer may include a black inorganic material, a black organic material, or a black metal that absorbs light well.
  • the light absorbing material may include carbon black, polyene-based pigment, azo-based pigment, azomethine-based pigment, diimmonium-based pigment, and phthalocyanine. )-based pigment, quinone-based pigment, indigo-based pigment, thioindigo-based pigment, dioxadin-based pigment, quinacridone-based pigment, isoindolinone )-based pigments, metal oxides, metal complexes, and other materials such as aromatic hydrocarbons.
  • a buffer layer 113 may be provided on the substrate 111 .
  • the buffer layer 113 may provide a flat surface on the upper portion of the substrate 111 , and may block foreign matter or moisture from penetrating through the substrate 111 .
  • the buffer layer 113 may contain inorganic materials such as silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, aluminum nitride, titanium oxide or titanium nitride, or organic materials such as polyimide, polyester, and acrylic. It may be contained, and it may be prepared as a laminate of a plurality of the exemplified materials.
  • the light emitting diode module may include a signal wiring layer.
  • the signal wiring layer SL is a thin-film transistor (TFT) substrate, and a thin film transistor and various wirings for driving the light emitting diode 380 may be provided in the pixel region P of the upper surface.
  • TFT thin-film transistor
  • a driving signal input from the outside through the wiring is applied to the light emitting diode 380 so that the light emitting diode 380 emits light to realize an image.
  • the signal wiring layer SL to which the gate electrode, the data electrode, and the light emitting diode are connected may be provided on the first insulating layer 117 and the second insulating layer 118 .
  • test pad TP of the present invention may be connected to the above-described signal wiring layer through the test wiring.
  • test wiring may be provided in a structure including a wiring protection layer in addition to the wiring itself.
  • the signal wiring layer may include a plurality of electrodes connected by a passive matrix circuit.
  • the signal wiring layer is driven by a passive matrix (PM) and may include a plurality of electrodes connected to a corresponding circuit.
  • PM passive matrix
  • the user may detect an error of the light emitting diode.
  • the signal wiring layer of the light emitting diode module 110 may include a boundary region 280 corresponding to a predetermined point.
  • the boundary area 280 may mean a mark for forming each unit area, as will be described later. That is, each unit area is formed through electrical opening, and in manufacturing the light emitting diode module, a point to be electrically opened can be displayed through the boundary area.
  • the boundary region 280 may be provided as a bridge-type wiring structure included in the signal wiring layer.
  • the thin film transistor 200 and the light emitting diode 380 may be provided on the buffer layer 113 .
  • the transistor 200 may include a semiconductor active layer, a gate electrode, a source electrode, and a drain electrode.
  • the semiconductor active layer may include a semiconductor material and may have a source region, a drain region, and a channel region between the source and drain regions.
  • the gate electrode may be provided on the active layer to correspond to the channel region.
  • the source electrode and the drain electrode may be electrically connected to the source region and the drain region of the active layer, respectively.
  • a gate insulating layer may be disposed between the active layer and the gate electrode.
  • the gate insulating layer may be made of an inorganic insulating material.
  • An interlayer insulating layer 115 may be disposed between the gate electrode and the source electrode and between the gate electrode and the drain electrode.
  • the interlayer insulating layer 115 may be formed of an organic insulating material or an inorganic insulating material, and may be provided by alternating an organic insulating material and an inorganic insulating material.
  • a first insulating layer 117 as a planarization layer is disposed on the source electrode and the drain electrode.
  • the first insulating layer 117 may be made of an organic insulating material or an inorganic insulating material, and may be provided by alternating the organic insulating material and the inorganic insulating material.
  • the thin film transistor 200 is implemented as a top gate type in which the gate electrode 220 is disposed on the semiconductor active layer, but the present invention is not limited thereto.
  • the gate electrode may be disposed under the semiconductor active layer.
  • a light emitting diode 380 may be disposed on the first insulating layer 117 .
  • the light emitting diode 380 may be a micro LED.
  • micro may refer to a size of 1 to 100 ⁇ m, but the present invention is not limited thereto, and may be applied to a light emitting diode having a size larger or smaller than that.
  • the micro LEDs may be individually or a plurality of micro LEDs may be picked up on the wafer by a transfer mechanism and transferred to the substrate 111 . Since such a micro LED is composed of an inorganic material, it has a faster reaction rate than an organic light emitting diode (OLED) using an organic material, and can support low power and high luminance. In addition, organic light emitting diodes are vulnerable to exposure to moisture and oxygen, and thus require an encapsulation process and have poor durability, but micro LEDs do not require an encapsulation process and have excellent durability.
  • OLED organic light emitting diode
  • the light emitting diode 380 may emit light of a predetermined wavelength belonging to a wavelength unit region from ultraviolet light to visible light.
  • the light emitting diode 380 may be a red, green, blue, white LED or UV LED. That is, a red LED, a green LED, and a blue LED are respectively disposed in the adjacent sub-pixel areas SP, and the three adjacent sub-pixel areas SP may form one pixel area P.
  • One color may be determined by mixing red light, green light, and blue light generated in one pixel area P.
  • the light emitting diode 380 may include a p-n diode, an anode 310 and a cathode 320 .
  • Anode 310 and/or cathode 320 may be made of a variety of conductive materials including metals, conductive oxides, and conductive polymers.
  • the anode 310 may be electrically connected to the signal electrode 510
  • the cathode 320 may be electrically connected to the common ground electrode 530 .
  • the p-n diode may include a p-doped portion on the anode 310 side, one or more quantum well portions, and an n-doped portion on the cathode 320 side.
  • the doped portion on the cathode 320 side may be a p-doped portion
  • the doped portion on the anode 310 side may be an n-doped portion.
  • the anode 310 and the cathode 320 may be located on the upper surface of the light emitting diode 380 .
  • the light emitting surface of the light emitting diode 380 may be located on the bottom of the light emitting diode 380 . Accordingly, the light emitting surface of the light emitting diode 380 may be in contact with the first insulating layer 117 , and the light emitting diode 380 may emit light toward the substrate 111 .
  • a gate electrode and a data electrode may be provided on the first insulating layer 117 . Meanwhile, a wiring structure in which the gate electrode, the data electrode, and the light emitting diode are connected may be provided on the first insulating layer 117 and the second insulating layer 118 .
  • the light emitting diode 380 may be a bottom emission type. Since the light emitting diode 380 is a bottom emission type, the pixel circuit element such as the thin film transistor 200 and the light emitting diode 380 are disposed so as not to overlap each other in the vertical direction. The light emitting diode 380 may be fixed on the first insulating layer 117 by an adhesive coating.
  • a second insulating layer 118 may be provided on the first insulating layer 117 to surround the light emitting diode 380 .
  • the second insulating layer 118 may include an organic insulating material.
  • the second insulating layer 118 may be made of acrylic, polymethyl methacrylate (PMMA), benzocyclobutene (BCB), polyimide, acrylate, epoxy, polyester, or the like, but is not limited thereto. it is not
  • the upper electrode 240s may connect various driver ICs 900 for driving the light emitting diode module 110 to the pixel circuit.
  • the upper electrode 240s may be provided in connection with the power voltage electrode 240 , the data signal electrode, the gate electrode, and the reference voltage VSS.
  • the upper electrode 240s emits light to provide a ground to the light emitting diode 380 and a signal electrode connecting the drain electrode of the thin film transistor 200 and the anode of the light emitting diode 380 to apply a data signal to the light emitting diode 380 .
  • a common ground electrode connecting the cathode of the diode 380 and the reference voltage VSS may be included.
  • the first insulating layer 117, the interlayer insulating layer 115, the gate insulating layer 114, the buffer layer 113, etc. described above may all be made of a transparent material. .
  • FIG. 6 shows that the light emitting diode is transferred and the second insulating layer is provided
  • FIG. 6 shows the form in which the second insulating layer is provided and the light emitting diode is transferred.
  • the order may vary, and the wiring shape may also vary according to the order.
  • the light emitting diode 380 may be provided to be connected to the signal wiring layer.
  • the signal wiring layer corresponding to the above-described boundary region 280-1 may be electrically open.
  • Photo/Etch and a laser may be used.
  • the boundary region 280-1 may be removed.
  • electrical opening may be performed only by removing the boundary area 280-1.
  • the electrically open boundary region 280-1 may be formed as a boundary between the unit regions 111 and 112 .
  • unit areas 111 and 112 may be divided based on the boundary area 280-1. Each unit area may be electrically operated independently.
  • the unit region may be created by removing the first insulating layer 117 and removing the electrode included in the first insulating layer.
  • the user may determine whether an error has occurred in the light emitting diode module based on the light emission of the light emitting diode corresponding to the test current obtained from the test pad TP after the light emitting diode is mounted.
  • each light emitting diode 380 may operate.
  • the light emitting diode 380 may not emit light.
  • the user may determine that an error has occurred in the light emitting diode module.
  • the lighting evaluation may be performed through an inspection machine.
  • the repair of the defective pixel of the light emitting diode may be performed.
  • the above-described upper electrode may be provided on the upper insulating layer 119 , and a fan-out wiring Vss-F connected to the upper electrode may be further included.
  • a portion in which a light emitting diode is mounted and the diode emits light may be defined as an active area (AA).
  • the active area AA may mean an area including a wiring layer necessary for driving the diode device in addition to the diode device.
  • the light emitting diode module may include an inactive area NAA that is an area other than the active area AA.
  • the non-active area NAA may refer to an area excluding the active area provided in the light emitting diode.
  • test pad TP may be provided in the inactive area NAA of the light emitting diode module.
  • the method of manufacturing a light emitting diode according to an embodiment may include cutting the inactive region.
  • the upper insulating layer 119 may be provided to protect the light emitting diode while providing a wiring structure connected to the diode and the fan wiring Vss-F in different layer structures.
  • a via hole corresponding to each upper electrode may be provided in the upper insulating layer 119 to provide a fan-out wiring.
  • a third insulating layer 120 may be provided on the upper insulating layer 119 to be connected to the fog electrode 800 through a fan-out wiring and a capping metal 400 .
  • the capping conductor may be made of indium tin oxide (ITO).
  • the fog electrode 800 is formed for each unit region 111 and 112 as described later, and the formed fog electrode may be connected to the driver IC.
  • the capping conductor 400 may be connected to the fog electrode 800 through the ACF bonding 600 .
  • Anisotropic Conductive Film may refer to an anisotropic conductive film.
  • driver IC chips for driving the light emitting diode module 110 for example, a power line, a data IC, a gate IC, a touch sensing IC, a wireless controller, and a communication IC may be connected to the fog electrode 800 .
  • the fog electrode 800 may be electrically connected to the fan-out wiring Vss-F by the ACF bonding 600 .
  • the driver IC 900 may be disposed on the back side of the light emitting surface of the substrate 111 .
  • At least one light absorbing layer (black matrix, BM) is provided in the layer described with reference to FIGS. 5 to 7 to improve the uniformity of screen output and color separation through pixel-to-pixel separation.
  • the user can produce the light emitting diode module by the above-described method, and when the production of the light emitting diode module is completed, the substrate S7 including the above-described test pad TP can be cut (C7).
  • an unnecessary part of the product may be cut by wheel cutting or laser cutting.
  • the cut portion may further include a test pad TP and dummy pads, and by cutting a portion of the substrate in this way, a bezel-less display may be realized.
  • the embodiment described with reference to FIGS. 5 to 8 is only one embodiment of the present invention, and the light emitting diode module can be implemented in flip chip and vertical chip, and the light emitting diode is There is no restriction on the form that can be provided.
  • FIG. 8 is a diagram for explaining control of a unit area according to an exemplary embodiment.
  • each of the unit regions 111a , 111b , 112a , and 112b of the light emitting diode module may be connected to the driver IC 900 .
  • the light emitting diode module of the present invention is driven in a PM (Passive Matrix) method, it is possible to output a high pixel.
  • the light emitting diode module may be provided to output images of FHD (1,920 x 1,080) or more pixels, that is, FHD, QHD (2560 x 1440), and UHD (3840 x 2160) images.
  • the light emitting diode module 110 can apply PM driving to each block after dividing the driving part into several unit regions based on the above-described operation.
  • the plurality of unit regions 111a , 111b , 112a , and 112b divided by electrical opening may be connected to the driver IC 900 .
  • a plurality of unit regions 111a, 111b, 112a, and 112b may be connected to one driver IC 900 . That is, a plurality of unit regions can be driven by one driver IC.
  • FIG. 8 shows a configuration in which control of four unit regions 111a, 111b, 112a, and 112b is implemented with one driver IC 900. That is, one driver IC can transmit a signal to four unit areas. Meanwhile, as will be described later, the driver IC is connected to at least one processor provided in the display device to control each unit area.
  • FIG. 9 is a diagram for explaining an operation of a display apparatus according to an exemplary embodiment.
  • the display device 1 may include at least one processor 700 , driver ICs 900 - 1 , 900 - 2 , and 900 - 3 , and a light emitting diode module 110 .
  • the light emitting diode module 110 may include a plurality of unit regions 111 , 112 , and 113 as described above.
  • the display device 1 may divide the light emitting diode module 110 into a plurality of unit regions 111 , 112 , and 113 .
  • each of the unit regions 111 , 112 , and 113 may be divided by an electrically opening process.
  • the light emitting diode module 110 may include a plurality of unit regions 111 , 112 , and 113 provided with a boundary at a predetermined point.
  • the light emitting diode module 110 on the other hand further includes a fog (FOG, film on glass) electrode, and may be connected to the driver ICs 900 - 1 , 900 - 2 , and 900 - 3 through the fog electrode.
  • a fog film on glass
  • the driver ICs 900 - 1 , 900 - 2 , and 900 - 3 may be connected to the unit regions 111 , 112 , and 113 provided in the light emitting diode module 110 in a one-to-one correspondence, and one driver IC includes a plurality of units. area can be connected.
  • At least one processor 700 may be connected to the driver ICs 900 - 1 , 900 - 2 and 900 - 3 to control the plurality of unit regions 111 , 112 , and 113 .
  • At least one processor 700 may be provided as a timing controller (Timimg cotroller, T-con).
  • the at least one processor 700 may control the light emitting diode module in a PM (Passive Matrix) method.
  • the driver IC connected to each unit region may be connected to at least one processor 700 .
  • At least one processor 700 may transmit a signal to each unit area through each driver IC.
  • a wiring layer and a light emitting diode may be formed on one large substrate.
  • each of the unit regions 111 , 112 , and 113 may be formed by electrically opening the light emitting diode module thus formed.
  • the at least one processor 700 may output a high-resolution screen by controlling the sync of each unit area in a PM driving method.
  • FIG. 10 is a flowchart illustrating a method of manufacturing a light emitting diode according to an exemplary embodiment.
  • a user may stack a signal wiring layer including a boundary region ( 1001 ).
  • the boundary region may be provided as a bridge-type wiring structure.
  • a light emitting diode may be mounted on the upper layer ( 1002 ).
  • a unit region may be formed by electrically opening a corresponding boundary region, that is, a predetermined point ( 1003 ).
  • Photo/Etch and laser methods can be used in electrically opening as described above.
  • an error occurrence test of each unit region and signal wiring of each light emitting diode module may be performed through the test pad provided in the light emitting diode module ( 1004 ).
  • the dummy part including the test pad may be removed ( 1005 ).
  • the disclosed embodiments may be implemented in the form of a recording medium storing instructions executable by a computer. Instructions may be stored in the form of program code, and when executed by a processor, may create a program module to perform the operations of the disclosed embodiments.
  • the recording medium may be implemented as a computer-readable recording medium.
  • the computer-readable recording medium includes any type of recording medium in which instructions readable by the computer are stored.
  • ROM read only memory
  • RAM random access memory
  • magnetic tape magnetic tape
  • magnetic disk magnetic disk
  • flash memory an optical data storage device, and the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)

Abstract

발광 다이오드 모듈의 각 영역별로 영상 출력을 제어하여 고화질의 영상을 효율적으로 출력할 수 있는 발광 다이오드 모듈은 유리 기판; 상기 유리 기판 상부에 형성되고, 수동 매트릭스(Passive matrix)회로로 연결된 복수의 전극을 포함하는 신호 배선층; 및 상기 복수의 전극과 연결되고 상기 유리 기판을 향하여 발광하도록 마련된 복수의 발광 다이오드 모듈;을 포함하고, 상기 신호 배선층은, 상기 발광 다이오드 모듈을 복수의 단위 영역으로 구분하는 경계 영역을 포함할 수 있다.

Description

디스플레이 장치, 발광 다이오드 모듈
발광 다이오드를 이용하여 영상을 표시하는 디스플레이 장치, 발광 다이오드 모듈에 관한 것이다.
디스플레이 장치는 전기적 정보를 시각적 정보로 변환하여 표시하는 장치이다. 디스플레이 장치는 텔레비전, 모니터 뿐만 아니라, 노트북 피씨, 스마트 폰, 태블릿 피씨 등의 휴대용 기기도 포함할 수 있다.
디스플레이 장치는 액정 디스플레이(LCD, Liquid Crystal Display)와 같은 수광 디스플레이 패널과, 데이터 신호에 대응되는 광을 생성하는 자발광 디스플레이 패널을 포함할 수 있다.
특히, 자발광 디스플레이 패널을 구현하기 위해 발광 다이오드(LED, Light Emitting Diode)에 대한 연구가 활발히 진행되고 있다. 발광 다이오드는 화합물 반도체의 특성을 이용해 전기적 신호를 적외선, 가시광선 등의 빛의 형태로 변환시키는 소자로서, 가정용 가전제품, 리모컨, 전광판, 각종 자동화 기기 등에 사용될 뿐만 아니라, 소형의 핸드 헬드 전자 디바이스나 대형 표시장치까지 점차 그 사용 영역이 넓어지고 있다.
본 발명은 발광 다이오드 모듈의 각 영역별로 영상 출력을 제어하여 고화질의 영상을 효율적으로 출력할 수 있는 디스플레이 장치, 발광 다이오드 모듈을 제공한다.
일 실시예에 따른 발광 다이오드 모듈은 유리 기판; 상기 유리 기판 상부에 형성되고, 수동 매트릭스(Passive matrix)회로로 연결된 복수의 전극을 포함하는 신호 배선층; 및 상기 복수의 전극과 연결되고 상기 유리 기판을 향하여 발광하도록 마련된 복수의 발광 다이오드 모듈;을 포함하고, 상기 신호 배선층은, 상기 발광 다이오드 모듈을 복수의 단위 영역으로 구분하는 경계 영역을 포함할 수 있다.
일 실시예에 따른 발광 다이오드 모듈은 상기 복수의 단위 영역 각각에 대응되는 상기 신호 배선층은 전기적으로 개방되어 마련될 수 있다.
상기 신호 배선층은, 상기 경계 영역에 브릿지(Bridge) 형태의 배선 구조가 전기적으로 개방된 형태로 마련될 수 있다.
상기 발광 다이오드 모듈은, 활성화 영역 및 상기 활성화 영역을 제외한 비활성화 영역을 포함하고, 상기 발광 다이오드는, 상기 활성화 영역에 마련될 수 있다.
일 실시예에 따른 발광 다이오드 모듈은 상기 비활성화 영역에 마련되는 테스트 패드;를 더 포함할 수 있다.
일 실시예에 따른 발광 다이오드 모듈은 상기 복수의 단위 영역과 대응되고 상기 유리 기판 상부의 절연층 상에 마련된 포그(FOG, film on glass) 전극;을 더 포함할 수 있다.
일 실시예에 따른 디스플레이 장치는 복수의 층 구조를 갖는 발광 다이오드 모듈; 상기 발광 다이오드 모듈을 제어하는 적어도 하나의 프로세서; 상기 적어도 하나의 프로세서와 연결되어 상기 발광 다이오드에 신호를 전달하는 복수의 드라이버 IC;를 포함하고, 상기 발광 다이오드 모듈은, 유리 기판; 상기 유리 기판 상부에 형성되고, 수동 매트릭스(Passive matrix) 회로로 연결된 복수의 전극을 포함하는 신호 배선층; 및 상기 복수의 전극과 연결되고 상기 유리 기판을 향하여 발광하도록 마련된 복수의 발광 다이오드 모듈;을 포함하고, 상기 신호 배선층은, 상기 발광 다이오드 모듈을 복수의 단위 영역으로 구분하는 경계 영역을 포함할 수 있다.
상기 복수의 드라이버 IC 각각은, 상기 발광 다이오드 모듈의 복수의 단위 영역에 구동 신호를 전달할 수 있다.
상기 복수의 단위 영역 각각에 대응되는 상기 신호 배선층은 전기적으로 개방되어 마련될 수 있다.
상기 신호 배선층은, 상기 경계 영역에 브릿지(Bridge) 형태의 배선 구조가 전기적으로 개방된 형태로 마련될 수 있다.
상기 발광 다이오드 모듈은, 활성화 영역 및 상기 활성화 영역을 제외한 비활성화 영역을 포함하고, 상기 발광 다이오드는, 상기 활성화 영역에 마련될 수 있다.
일 실시예에 따른 디스플레이 장치는 상기 비활성화 영역에 마련되는 테스트 패드;를 더 포함할 수 있다.
일 실시예에 다른 디스플레이 장치는 상기 복수의 단위 영역과 대응되고 상기 기판 상부의 절연층 상에 마련된 포그(FOG, film on glass) 전극;을 더 포함할 수 있다.
상기 발광 다이오드 모듈은, 상기 복수의 단위 영역과 대응되고 상기 유리 기판에 마련된 절연층 상에 마련된 포그(FOG, film on glass) 전극;을 더 포함하고, 상기 드라이버 IC는, 상기 적어도 하나의 프로세서와 상기 포그 전극을 연결할 수 있다.
상기 적어도 하나의 프로세서는, 상기 드라이버 IC와 연결되어 상기 복수의 단위 영역에 대응되는 상기 발광 다이오드 모듈을 제어할 수 있다.
일 실시예에 따른 발광 다이오드 모듈은 고화소를 출력하는 발광 다이오드 모듈에 있어서, 한 쌍의 평면과 상기 한 쌍이 평면을 둘러싸는 4개 측면을 갖는 사각형 형태의 유리 기판; 상기 유리 기판 상에 마련되고 PM(Passive Matrix)방식으로 구동되는 신호 배선층; 및 상기 신호 배선층 상에 마련되고, 상기 유리 기반을 향하여 발광하도록 마련된 복수의 발광 다이오드;을 포함하고, 상기 신호 배선층은, 전기적으로 개방된 경계 영역을 통하여 전기적으로 독립된 복수의 단위 영역으로 마련될 수 있다.
일 실시예에 따른 발광 다이오드 모듈은 발광 다이오드 모듈의 각 영역별로 영상 출력을 제어하여 고화질의 영상을 효율적으로 출력할 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 외관을 도시한 도면이다.
도 2은 본 발명의 일 실시예에 따른 발광 다이오드 모듈의 구성을 개략적으로 도시한 도면이다.
도 3은 도 2의 발광 다이오드 모듈의 회로도를 예시한 도면이다.
도 4는 일 실시예에 따른 발광 다이오드 모듈의 평면도이다.
도 5 내지 도 7은 일 실시예에 따른 발광 다이오드 모듈의 제조 방법을 설명하기 위한 도면이다.
도 8는 일 실시예에 따른 복수의 단위 영역의 제어를 설명하기 위한 도면이다.
도 9는 일 실시예에 따른 디스플레이 장치의 동작을 설명하기 위한 도면이다.
도 10은 일 실시예에 따른 발광 다이오드 제조 방법을 나타낸 순서도이다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.본 명세서가 실시예들의 모든 요소들을 설명하는 것은 아니며, 본 발명이 속하는 기술분야에서 일반적인 내용 또는 실시예들 간에 중복되는 내용은 생략한다. 명세서에서 사용되는 '부, 모듈, 부재, 블록'이라는 용어는 소프트웨어 또는 하드웨어로 구현될 수 있으며, 실시예들에 따라 복수의 '부, 모듈, 부재, 블록'이 하나의 구성요소로 구현되거나, 하나의 '부, 모듈, 부재, 블록'이 복수의 구성요소들을 포함하는 것도 가능하다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라, 간접적으로 연결되어 있는 경우를 포함하고, 간접적인 연결은 무선 통신망을 통해 연결되는 것을 포함한다.
또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
명세서 전체에서, 어떤 부재가 다른 부재 "상에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
제1, 제 2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 전술된 용어들에 의해 제한되는 것은 아니다.
단수의 표현은 문맥상 명백하게 예외가 있지 않는 한, 복수의 표현을 포함한다.
각 단계들에 있어 식별부호는 설명의 편의를 위하여 사용되는 것으로 식별부호는 각 단계들의 순서를 설명하는 것이 아니며, 각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않는 이상 명기된 순서와 다르게 실시될 수 있다.
이하 첨부된 도면들을 참고하여 본 발명의 작용 원리 및 실시예들에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 외관을 도시한 도면이다.
도 1에는 서로 수직한 X축, Y축, Z축 방향이 표시되어 있으며, X축 방향은 좌우 방향을 의미하고, Y축 방향은 상하 방향을 의미하며, Z축 방향은 전후 방향을 의미한다.
디스플레이 장치(1)는 정보, 자료, 데이터 등을 문자, 도형, 그래프, 영상 등으로 표시하여 주는 장치로서, 광고판, 전광판, 스크린, 텔레비전, 모니터 등이 디스플레이 장치(1)로 구현될 수 있다. 디스플레이 장치(1)는 벽 또는 천장에 설치되거나, 스탠드(미도시)에 의해 실내 또는 실외 그라운드 위에 설치될 수 있다.
디스플레이 장치(1)는 화면을 표시하는 발광 다이오드 모듈(110)과, 발광 다이오드 모듈(110)을 지지하도록 발광 다이오드 모듈(110)의 후방에 결합되는 프레임(20)을 포함할 수 있다.
한편 발광 다이오드 모듈은 복수개의 단위 영역(111a 내지 111d, 112a 내지 112d)을 포함할 수 있다.
단위 영역(111a 내지 111d, 112a 내지 112d)은 발광 다이오드 모듈의 일부를 전기적으로 개방하여 형성한 블록을 의미할 수 있다. 단위 영역에 대한 상세한 설명은 아래에서 후술한다.
도 2는 본 발명의 일 실시예에 따른 발광 다이오드 모듈의 구성을 개략적으로 도시한 도면이다.
도 2를 참조하면, 발광 다이오드 모듈(110)의 일면에는 열 방향으로 배열되는 복수의 데이터 라인(D1-Dm)과, 행 방향으로 배열되는 복수의 스캔 라인(S1-Sn)과, 데이터 라인(D1-Dm)과 스캔 라인(S1-Sn)의 교차 지점에 인접하게 마련되는 복수의 서브 화소 영역(SP)이 마련될 수 있다. 각각의 서브 화소 영역(SP)에는 서브 화소 회로가 마련될 수 있다. 복수의 서브 화소 영역(SP) 중에 서로 인접하는 적어도 세 개의 복수의 서브 화소 영역(SP)은 화소 영역(P)을 구성할 수 있다.
데이터 라인(D1-Dm)은 영상 신호를 나타내는 데이터 신호를 서브 화소 영역(SP) 내의 서브 화소 회로로 전달하며, 스캔 라인(S1-Sn)은 스캔 신호를 서브 화소 영역(SP) 내의 서브 화소 회로로 전달할 수 있다.
각각의 스캔 라인(S1-Sn)에는 주사 구동부(130)에 의해 스캔 신호가 순차적으로 인가되고, 각각의 데이터 라인(D1-Dm)에는 데이터 구동부(140)에 의해 영상 신호에 대응되는 데이터 전압(VDATA)이 인가될 수 있다.
본 발명의 실시예에 따르면 주사 구동부(130)와 데이터 구동부(140)는 발광 다이오드 모듈의 기판(111)의 상부에 장착될 수 있다. 이에 따라, 발광 다이오드 모듈(110)의 베젤(화소 영역을 감싸는 측 방향의 폭)이 최소화되거나, 아예 생략되어 발광 다이오드 모듈(110)의 전면 전체가 화소 영역이 될 수 있다.
한편 도 2에서 제시하는 데이터 구동부(140) 및 주사 구동부(130)는 후술하는 드라이버 IC로 마련될 수 있다.
도 2에서 제시하는 데이터 구동부(140) 및 주사 구동부(130)는 개념적인 구성을 나타낸 것이며 해당 위치에 반드시 데이터 구동부(140) 및 주사 구동부(130)가 마련되는 것은 아니다.
도 3는 도 2의 발광 다이오드 모듈의 회로도를 예시한 도면이다.
도 3는 도 2의 서브 화소 영역(SP) 내의 서브 화소 회로를 나타내는 등가 회로도이다. 구체적으로, 도 3는 첫 번째 스캔 라인(S1) 및 첫 번째 데이터 라인(D1)에 의해 구동되는 서브 화소 회로를 예시한다.
도 3을 참조하면, 서브 화소 회로는 발광 다이오드(LED), 2개의 트랜지스터(M1, M2) 를 포함할 수 있다.
복수의 트랜지스터(M1, M2)는 PMOS형 트랜지스터로 구현될 수 있다. 다만, 이러한 회로 구성은 서브 화소 회로의 일 실시 예에 불과하며, 도 3의 회로 구성에 한정되는 것은 아니다.
스위칭 트랜지스터(M2)는 게이트 전극이 스캔 라인(Sn)에 연결되고, 소스 전극이 데이터 라인(Dm)에 연결되고, 드레인 전극은 구동 트랜지스터(M1)의 게이트 전극에 연결되며, 전원 전압(VDD)에 연결될 수 있다. 또한, 구동 트랜지스터(M1)의 소스 전극이 전원 전압(VDD)에 연결되고, 드레인 전극은 발광 다이오드(LED)의 애노드(Anode, 310)에 연결되고, 발광 다이오드(LED)의 캐소드(Cathode, 320)는 기준 전압(VSS)에 연결되어, 구동 트랜지스터(M1)로부터 인가되는 전류에 기초하여 발광할 수 있다.
발광 다이오드(LED)의 캐소드(320)에 연결되는 기준 전압(VSS)은 전원 전압(VDD)보다 낮은 레벨의 전압으로서, 그라운드 전압 등이 사용될 수 있다.
구동 트랜지스터(M1)가 게이트-소스 전압(VGS)에 대응하는 전류(ILED)를 발광 다이오드(LED)의 애노드(310)에 인가함으로써 발광 다이오드(LED)를 발광시킬 수 있다.
이 때, 구동 트랜지스터(M1)의 게이트 전극에 높은 데이터 전압(VDATA)이 전달되면, 구동 트랜지스터(M1)의 게이트-소스 전압(VGS)이 낮아져 적은 량의 전류(ILED)가 발광 다이오드(LED)의 애노드(310)로 인가되어, 발광 다이오드(LED)가 적게 발광함으로써 낮은 계조를 표시할 수 있다. 반면, 낮은 데이터 전압(VDATA)이 전달되면 구동 트랜지스터(M1)의 게이트-소스 전압(VGS)이 높아져, 다량의 전류(ILED)가 발광 다이오드(LED)의 애노드(310)로 인가되고, 발광 다이오드(LED)는 많이 발광함으로써 높은 계조를 표시할 수 있다. 이처럼, 서브 화소 회로 각각에 인가되는 데이터 전압(VDATA)의 레벨은 표시될 영상에 기초하여 결정될 수 있다.
한편 본 명세서에서 발광 다이오드 모듈은 수동형 매트릭스(Passive matrix)방식으로 구동될 수 있다.
도4는 일 실시예에 따른 발광 다이오드 모듈의 평면도이다.
도4를 참고하면 발광 다이오드 모듈은 복수개의 단위 영역을 포함할 수 있다.
복수개의 단위 영역은 후술하는 바와 같이 각각 전기적으로 개방(open)되어 형성될 수 있다. 일 실시예에 따르면 대면적, 고해상도 마이크로 LED를 위한 구성으로 마련될 수 있다..
또한 일 실시예에 따르면 해당 단위 영역은 각각의 PM구동이 적용될 수 있다.
또한 일 실시예에 따르면 각 단위 영역은 미리 결정된 해상도를 출력하도록 구성될 수 있다. 일 실시예에 따르면 각 단위 영역의 해상도는 240 x 135픽셀의 해상도로 마련될 수 있다.
또한 도4에서는 대면적 발광 다이오드 모듈 기판에 복수개의 단위 영역이 포함되어 있는 것을 제시하고 있는데 각 발광 다이오드 모듈에 포함되는 단위 영역의 개수도 실시에 따라 결정될 수 있다.
도4에서 제시한 발광 다이오드 모듈과 단위 영역의 관계는 본 발명의 일 실시예에 불과하며 각 모듈의 해상도, 크기 및 포함된 개수의 제한은 없다.
도5 내지 도7은 일 실시예에 따른 발광 다이오드 모듈의 제조 방법을 설명하기 위한 도면이다.
도 5에 도시된 바와 같이, 기판(111)이 마련되고, 기판(111) 위에 광 흡수층(BM)을 마련될 수 있다.
기판(111)은 다양한 재질로 마련될 수 있다. 예를 들어, 기판(111)은 SiO2를 주성분으로 하는 투명한 유리 재질로 이루어질 수 있다.
즉 일 실시예에 따른 발광 다이오드 모듈은 COG (Chip On Glass)타입으로 형성될 수 있다. 또한 다른 실시예에 따른 발광 다이오드 모듈은 COF (Chip On Film)타입으로 형성될 수도 있다.
그러나, 기판(111)은 반드시 이에 한정되는 것은 아니며, 투명한 플라스틱 재질로 마련되어 가요성을 가질 수 있다. 플라스틱 재질은 절연성 유기물인 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP)로 이루어진 그룹으로부터 선택되는 유기물일 수 있다.
본 발명의 실시예에 따르면 발광 다이오드 모듈(110)은 배면 발광형(Bottom Emission)으로서, 기판(111)은 투명한 재질로 마련될 수 있다.
기판(111)은 발광 다이오드(380)가 배치되어 빛이 발산되는 발광 영역과, 박막 트랜지스터(200) 등 회로 소자가 배치되며 빛이 발산되지 않는 비발광 영역를 포함할 수 있다. 기판(111)의 비발광 영역상에는 외광을 흡수하여 시인성을 향상하기 위한 광 흡수층이 마련될 수 있다.
한편 상술한 발광 다이오드는 무기 발광 다이오드로 마련될 수 있다.
구체적으로 발광 다이오드(380)는 10-100㎛ 크기의LED로서, Al, Ga, N, P, As In 등의 무기물재료를 사파이어기판 또는 실리콘기판 위에 복수개 박막성장 시킨 후, 상기 사파이어기판 또는 실리콘기판을 절단 분리함으로써 마련될 수 있다.
광 흡수층은 빛의 흡수가 잘되는 검은색 무기물, 검은색 유기물 또는 검은색 금속 등을 포함할 수 있다.
예를 들면, 광흡수 물질은 카본 블랙(carbon black), 폴리엔(polyene)계 안료, 아조(azo)계 안료, 아조메틴(azomethine)계 안료, 디이모늄(diimmonium)계 안료, 프탈로시아닌(phthalocyanine)계 안료, 퀴논(quinone)계 안료, 인디고(indigo)계 안료, 티오인디고(thioindigo)계 안료, 디옥사딘(dioxadin)계 안료, 퀴나크리돈(quinacridone)계 안료, 이소인도리논(isoindolinone)계 안료, 금속 산화물, 금속 착물, 그 밖에 방향족 탄화수소(aromatic hydrocarbos) 등의 재질로 마련될 수 있다.
도5에 도시된 바와 같이, 기판(111) 상에는 버퍼층(113)이 마련될 수 있다. 버퍼층(113)은 기판(111)의 상부에 평탄면을 제공할 수 있고, 이물 또는 습기가 기판(111)을 통하여 침투하는 것을 차단할 수 있다. 예를 들어, 버퍼층(113)은 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 알루미늄옥사이드, 알루미늄나이트라이드, 티타늄옥사이드 또는 티타늄나이트라이드 등의 무기물이나, 폴리이미드, 폴리에스테르, 아크릴 등의 유기물을 함유할 수 있고, 예시한 재료들 중 복수의 적층체로 마련될 수 있다.
도5를 참고하면, 일 실시예에 따른 발광 다이오드 모듈은 신호 배선층을 포함할 수 있다.
신호 배선층(SL)은 TFT(Thin-film transistor) 기판으로서, 상면의 화소영역(P)에는 상기 발광 다이오드(380)를 구동하기 위한 박막트랜지스터와 각종 배선들이 마련될 수 있다.
박막트랜지스터가 온(on)되면, 상기 배선을 통해 외부로부터 입력된 구동신호가 발광 다이오드(380)에 인가되어 상기 발광 다이오드(380)가 발광하게 되어 화상을 구현할 수 있다.
한편 게이트 전극, 데이터 전극과 발광 다이오드가 연결되는 신호 배선층(SL)은 제1절연층(117) 및 제2절연층(118)상에 마련될 수 있다.
한편 본 발명의 테스트 패드(TP)는 테스트 배선을 통하여 상술한 신호 배선층에 연결될 수 있다.
한편 테스트 배선은 배선 자체 외에 배선 보호막 등을 포함하는 구조로 마련될 수 있다.
한편 이러한 신호 배선층은 수동 매트릭스(Passive matrix) 회로로 연결된 복수의 전극을 포함할 수 있다.
즉 신호 배선층은 PM(Passive matrix)으로 구동되며, 해당 회로에 연결된 복수의 전극을 포함할 수 있다.
한편 상술한 바와 같이 마련된 테스트 패드(TP)를 기초로 사용자는 발광 다이오드의 오류를 검출할 수 있다.
또한 일 실시예에 따른 발광 다이오드 모듈(110)의 신호 배선층은 미리 결정된 지점에 대응되는 경계 영역(280)을 포함할 수 있다.
경계 영역(280)은 후술하는 바와 같이 각 단위 영역을 형성하기 위한 표시를 의미할 수 있다. 즉 각 단위 영역은 전기적인 개방을 통하여 형성되는데 발광 다이오드 모듈의 제작에 있어 전기적으로 개방할 지점을 경계 영역을 통하여 표시할 수 있다.
일 실시예 따르면 경계 영역(280)은 신호 배선층에 포함된 브릿지 형태의 배선 구조로 마련될 수 있다.
도6를 참고하면, 버퍼층(113) 상에 박막 트랜지스터(200) 및 발광 다이오드(380)가 구비될 수 있다.
트랜지스터(200)는 반도체 활성층, 게이트 전극, 소스 전극 및 드레인 전극을 포함할 수 있다. 반도체 활성층은 반도체 물질을 포함할 수 있고, 소스 영역, 드레인 영역 및 소스 영역과 드레인 영역 사이의 채널 영역을 가질 수 있다. 게이트 전극은 채널 영역에 대응하게 활성층 상에 마련될 수 있다. 소스 전극 및 드레인 전극은 활성층의 소스 영역과 드레인 영역에 각각 전기적으로 연결될 수 있다.
활성층과 게이트 전극 사이에는 게이트 절연층이 배치될 수 있다. 게이트 절연층은 무기 절연 물질로 마련될 수 있다.
게이트 전극과 소스 전극의 사이, 게이트 전극과 드레인 전극의 사이에는 층간 절연층(115)이 배치될 수 있다. 층간 절연층(115)은 유기 절연 물질, 또는 무기 절연 물질로 마련될 수 있으며, 유기 절연 물질과 무기 절연 물질을 교번하여 마련할 수도 있다. 소스 전극과 드레인 전극 상에는 평탄화막으로서 제1절연층(117)이 배치된다. 제1절연층(117)은 유기 절연 물질, 또는 무기 절연 물질로 마련될 수 있으며, 유기 절연 물질과 무기 절연 물질을 교번하여 마련할 수도 있다.
본 발명의 일 실시예에 따르면 박막 트랜지스터(200)는 게이트 전극(220)이 반도체 활성층의 상부에 배치된 탑 게이트 타입(Top Gate Type)으로 구현되는 경우를 예시하였지만, 본 발명은 이에 제한되지 않으며, 게이트 전극은 반도체 활성층의 하부에 배치될 수도 있다.
도 6에 도시된 바와 같이, 제1절연층(117)에 발광 다이오드(380)가 배치될 수 있다. 본 발명의 일 실시예에 따르면, 발광 다이오드(380)는 마이크로 LED일 수 있다. 여기서 마이크로는 1 내지 100 ㎛ 의 크기를 가리킬 수 있으나, 본 발명은 이에 제한되지 않고, 그보다 더 크거나 더 작은 크기의 발광 다이오드에도 적용될 수 있다.
마이크로 LED는 개별적으로 또는 복수 개가 이송 기구에 의해 웨이퍼 상에서 픽업(pick up)되어 기판(111)에 전사(transfer)될 수 있다. 이러한 마이크로 LED는 무기물로 구성되므로, 유기 물질을 이용한 유기 발광 다이오드(OLED)에 비해 반응 속도가 빠르며, 낮은 전력, 높은 휘도를 지원할 수 있다. 또한, 유기 발광 다이오드는 수분과 산소 노출에 취약하여 봉지 공정이 필요하고 내구성이 좋지 않으나, 마이크로 LED는 봉지 공정 자체가 불필요하며 내구성이 뛰어나다.
발광 다이오드(380)는 자외광으로부터 가시광까지의 파장 단위 영역에 속하는 소정 파장의 광을 방출할 수 있다. 예를 들어, 발광 다이오드(380)는 적색, 녹색, 청색, 백색 LED 또는 UV LED일 수 있다. 즉, 인접하는 서브 화소 영역(SP)에 각각 적색 LED, 녹색 LED , 청색 LED가 배치되고, 이 인접하는 세 개의 서브 화소 영역(SP)이 하나의 화소 영역(P)을 마련할 수 있다. 하나의 화소 영역(P)에서 발생되는 적색 광, 녹색 광, 청색 광을 혼합함으로써 하나의 색이 결정될 수 있다.
발광 다이오드(380)는 p-n 다이오드, 애노드(310) 및 캐소드(320)를 포함할 수 있다. 애노드(310) 및/또는 캐소드(320)는 금속, 전도성 산화물 및 전도성 중합체들을 포함한 다양한 전도성 재료로 마련될 수 있다. 애노드(310)는 신호 전극(510)과 전기적으로 연결되고, 캐소드(320)는 공통 접지 전극(530)과 전기적으로 연결될 수 있다. p-n 다이오드는 애노드(310) 측의 p-도핑부, 하나 이상의 양자 우물부 및 캐소드(320) 측의 n-도핑부를 포함할 수 있다. 이와는 달리, 캐소드(320) 측의 도핑부가 p-도핑부이고, 애노드(310) 측의 도핑부가 n-도핑부일 수도 있다.
이러한 애노드(310) 및 캐소드(320)는 발광 다이오드(380)의 상면에 위치할 수 있다. 반대로 발광 다이오드(380)의 발광면은 발광 다이오드(380)의 저면에 위치할 수 있다. 따라서, 발광 다이오드(380)의 발광면이 제1절연층(117) 상에 접촉되고, 발광 다이오드(380)는 기판(111)을 향해 빛을 발산할 수 있다.
제1절연층(117)에는 게이트 전극, 데이터 전극이 마련될 수 있다. 한편 게이트 전극, 데이터 전극과 발광 다이오드가 연결되는 배선 구조는 제1절연층(117) 및 제2절연층(118)상에 마련될 수 있다.
즉, 본 발명의 일 실시예에 따르면 발광 다이오드(380)는 배면 발광형(Bottom Emission)일 수 있다. 발광 다이오드(380)가 배면 발광형이므로, 박막 트랜지스터(200) 등의 화소 회로 소자와 발광 다이오드(380)는 서로 상하 방향으로 중첩되지 않도록 배치된다. 이러한 발광 다이오드(380)는 점착제 코팅에 의해 제1절연층(117) 상에 고정될 수 있다.
도 6에 도시된 바와 같이, 발광 다이오드(380)를 둘러싸도록 제1절연층(117) 상에는 제2절연층(118)이 마련될 수 있다. 제2절연층(118)은 유기 절연 물질을 포함할 수 있다. 예를 들어, 제2절연층(118)은 아크릴, 폴리 메틸 메타크릴레이트(PMMA), 벤조사이클로부텐(BCB), 폴리이미드, 아크릴레이트, 에폭시 및 폴리에스테르 등으로 마련될 수 있으나, 이에 한정되는 것은 아니다.
상부 전극(240s)은 발광 다이오드 모듈(110)을 구동하기 위한 각종 드라이버 IC(900)을 화소 회로에 연결시킬 수 있다.
예를 들면, 상부 전극(240s)은 전원 전압 전극(240), 데이터 신호 전극, 게이트 전극, 기준 전압(VSS)과 연결되어 마련될 수 있다.
상부 전극(240s)은 발광 다이오드(380)에 데이터 신호를 인가하도록 박막 트랜지스터(200)의 드레인 전극와 발광 다이오드(380)의 애노드를 연결하는 신호 전극과, 발광 다이오드(380)에 접지를 제공하도록 발광 다이오드(380)의 캐소드와 기준 전압(VSS)을 연결하는 공통 접지 전극을 포함할 수 있다.
발광 다이오드(380)가 배면 발광형이기 때문에, 전술한 제1절연층(117), 층간 절연층(115), 게이트 절연층(114), 버퍼층(113) 등은 모두 투명한 재질로 마련될 수 있다.
한편 도6에서는 발광 다이오드를 전사 하고 제2절연층을 마련한 것을 나타내고 있으나, 도6는 제2절연층을 마련하고 발광 다이오드를 전사한 형태를 나타내고 있다. 제2절연체와 발광 다이오드를 기판에 마련하는데 있어 그 순서는 달라질 수 있으며 순서에 따라서 배선 형태도 달라질 수 있다.
또한 발광 다이오드(380)는 신호 배선층과 연결되도록 마련될 수 있다.
또한 상술한 경계 영역(280-1)에 대응되는 신호 배선층은 전기적으로 개방될 수 있다.
한편 전기적으로 개방하는데 있어서Photo/Etch 및 레이저(Laser)가 사용될 수 있다.
Photo/Etch 방법의 경우, 전기적 개방에 있어서 제2절연층(118) 제거 후, 경계 영역(280-1) 제거가 진행될 수 있다.
다만 개방에 레이저(Laser)가 사용되는 경우 경계 영역(280-1) 제거만으로 전기적 개방을 실시할 수 있다. 전기적으로 개방된 경계 영역(280-1)은 단위 영역(111, 112)의 경계로 형성될 수 있다.
즉 경계 영역(280-1)을 기준으로 단위 영역(111, 112)이 구분 될 수 있다. 각 단위 영역은 전기적으로 독립적으로 동작할 수 있다.
한편 다른 실시예에 따르면 제1절연층(117)을 제거하고 제1절연층에 포함된 전극을 제거하는 동작을 통해서도 단위 영역을 생성할 수 있다.
한편 사용자는 발광 다이오드의 실장 후 테스트 패드(TP)로부터 획득한 테스트 전류에 대응되는 발광 다이오드의 발광을 기초로 발광 다이오드 모듈의 오류 발생 여부를 판단할 수 있다.
구체적으로 발광 다이오드 모듈에 전류가 인가되면 각 발광 다이오드(380)가 동작할 수 있다. 한편 발광 다이오드 모듈에서 불량이 발생한 경우에는 발광 다이오드(380)가 빛을 발산하지 않을 수 있다.
사용자는 발광 다이오드 모듈에 오류가 발생한 것으로 판단할 수 있다.
이 경우 발광 다이오드 전사 및 신호 배선층 마련한 후, 검사기를 통해 점등 평가가 진행될 수 있다.
이 후 발광 다이오드의 불량 화소에 대한 수리가 진행될 수 있다.
도7를 참고하면 상부 절연층(119)에는 상술한 상부 전극이 마련될 수 있으며, 상부 전극과 연결된 팬 아웃 배선(Vss-F)을 더 포함할 수 있다.
발광 다이오드 모듈에서 발광 다이오드가 실장되어 다이오드가 발광되는 부분은 활성화 영역(Active Area, AA)으로 정의될 수 있다.
활성화 영역(AA)은 다이오드 소자 이외에도 다이오드 소자의 구동에 필요한 배선층을 포함하는 영역을 의미할 수 있다.
한편 발광 다이오드 모듈은 활성화 영역(AA) 이외의 영역인 비활성화 영역(NAA)을 포함할 수 있다.
비활성화 영역(NAA)은 발광 다이오드에 마련된 활성화 영역을 제외한 영역을 의미할 수 있다.
한편 일 실시예에 따른 테스트 패드(TP)는 발광 다이오드 모듈의 비활성화 영역(NAA)에 마련될 수 있다.
또한 일 실시예에 따른 발광 다이오드 제조 방법은 비활성화 영역을 절단하는 공정을 포함할 수 있다.
한편 상부 절연층(119)은 다이오드와 연결된 배선 구조와 팬 배선(Vss-F)을 다른 층 구조로 마련함과 동시에 발광 다이오드를 보호할 수 있도록 마련될 수 있다.
또한 상부 절연층(119)에는 팬 아웃 배선 마련을 위한, 각각의 상부 전극과 대응되는 비아 홀을 마련할 수 있다.
상부 절연층(119)상에는 제3절연층(120)이 마련되어 팬 아웃 배선과 캐핑 도체(capping metal, 400)을 통하여 포그 전극(800)과 연결될 수 있다. 한편 일 실시예에 따르면 캐핑 도체는 ITO(Indium Tin Oxide)로 마련될 수 있다.
한편 포그 전극(800)은 후술하는 바와 같이 각 단위 영역(111, 112)마다 형성되며, 형성된 포그 전극은 드라이버 IC에 연결될 수 있다.
캐핑 도체(400)는 ACF 본딩(600)을 통하여 포그 전극(800)에 연결될 수 있다.
ACF(Anisotropic Conductive Film)는 이방성 전도 필름을 의미할 수 있다.
발광 다이오드 모듈(110)을 구동하기 위한 각종 드라이버 IC칩, 예를 들면, 파워 라인, 데이터 IC, 게이트 IC, 터치 감지IC, 무선 제어기, 통신 IC 등은 포그 전극(800)과 연결될 수 있다.
포그 전극(800)은 ACF 본딩(600)에 의해 팬 아웃 배선(Vss-F)과 전기적으로 연결될 수 있다.
상기와 같은 구조에 따라, 드라이버 IC(900)은 기판(111)의 발광면의 뒷면 측에 배치될 수 있다.
한편 도5내지 도7에서 설명한 층에는 적어도 하나의 광 흡수층(black matrix, BM)가 마련되어 픽셀간 분리를 통한 화면 출력의 균일도과 색 분리를 향상 시킬 수 있다.
또한 사용자는 상술한 방법으로 발광 다이오드 모듈을 생산할 수 있고 발광 다이오드 모듈의 생산이 완성되면, 상술한 테스트 패드(TP)가 포함된 기판(S7)을 절단할 수 있다(C7).
구체적으로 기판(S8)을 절단하는데 있어서 휠 절단(Wheel cutting) 또는 레이저 절단(Laser cutting) 등으로 제품에 불필요한 부분을 절단할 수 있다. 한편 절단되는 부분은 테스트 패드(TP)와 더미 패드들을 더 포함할 수 있으며 이와 같이 기판의 일부를 절단하므로서 베젤리스(bezel-less)형태의 디스플레이를 구현할 수 있다.
한편 도5 내지 도8에서 설명한 실시예는 본 발명의 일 실시예에 불과하며, 발광 다이오드 모듈이 구현되는 형태는 플립 형태(Flip chip)와 수직 형태(Vertical chip)로 구현될 수 있고 발광 다이오드가 마련될 수 있는 형태의 제한은 없다.
도8는 일 실시예에 따른 단위 영역의 제어를 설명하기 위한 도면이다.
도8를 참고하면 발광 다이오드 모듈의 각 단위 영역(111a, 111b, 112a, 112b)은 드라이버 IC(900)에 연결될 수 있다.
한편 본 발명의 발광 다이오드 모듈은 PM(Passive Matrix)방식으로 구동되어, 고화소를 출력할 수 있다.
일 실시예에 따르면 발광 다이오드 모듈은 FHD(1,920 x 1,080)이상의 화소 즉, FHD, QHD(2560 x 1440) 및UHD(3840x2160)의 영상을 출력하도록 마련될 수 있다.
즉 발광 다이오드 모듈(110)은 상술한 동작을 기초로 구동 부분을 몇 개의 단위 영역으로 나눈 후, 각각의 블록에 대해 PM 구동 적용할 수 있다.
한편 전기적 개방으로 나뉜 복수의 단위 영역(111a, 111b, 112a, 112b)은 드라이버 IC(900)에 연결될 수 있다.
하나의 드라이버 IC(900)에 복수의 단위 영역(111a, 111b, 112a, 112b)이 연결될 수 있다. 즉 하나의 드라이버 IC로 복수의 단위 영역을 구동할 수 있다.
이러한 구성을 통하여 구동에 필요한 드라이버 IC의 개수를 저감할 수 있다. 또한 드라이버 IC에서 각 단위 영역으로 뻗어나가는 팬아웃(Fan-out) 배선을 형성하여 신호 전달이 가능하다.
*도8에서는 하나의 드라이버IC(900)로 4개의 단위 영역(111a, 111b, 112a, 112b)의 제어가 구현되는 구성을 나타내고 있다. 즉 하나의 드라이버 IC로 4개의 단위 영역에 신호를 전달할 수 있다.한편 후술하는 바와 같이 드라이버 IC는 디스플레이 장치에 마련된 적어도 하나의 프로세서와 연결되어 각 단위 영역을 제어할 수 있다.
도9은 일 실시예에 따른 디스플레이 장치의 동작을 설명하기 위한 도면이다.
도9를 참고하면, 일 실시예에 따른 디스플레이 장치(1)는 적어도 하나의 프로세서(700)와 드라이버 IC(900-1, 900-2, 900-3) 및 발광 다이오드 모듈(110)을 포함할 수 있다.발광 다이오드 모듈(110)은 상술한 바와 같이 복수의 단위 영역(111, 112, 113)로 구성될 수 있다.
구체적으로 일 실시예에 따른 디스플레이 장치(1)는 발광 다이오드 모듈(110)을 복수의 단위 영역(111, 112, 113)으로 나눌 수 있다.
한편 각 단위 영역(111, 112, 113)은 전기적으로 개방하는 공정에 의하여 분할될 수 있다.
즉 발광 다이오드 모듈(110)은 미리 결정된 지점을 경계로 마련되는 복수의 단위 영역(111, 112, 113)을 포함할 수 있다.
힌편 발광 다이오드 모듈(110)은, 포그(FOG, film on glass) 전극을 더 포함하고, 포그 전극을 통하여 드라이버 IC(900-1, 900-2, 900-3)에 연결될 수 있다.
한편 드라이버 IC(900-1, 900-2, 900-3)는 발광 다이오드 모듈(110)에 마련된 단위 영역(111, 112, 113)과 일대일 대응으로 연결될 수 있고, 하나의 드라이버 IC는 복수의 단위 영역과 연결될 수 있다.
적어도 하나의 프로세서(700)는, 드라이버 IC(900-1, 900-2, 900-3)와 연결되어 복수의 단위 영역(111, 112,113)을 제어할 수 있다.
적어도 하나의 프로세서(700)는 타이밍 제어기(Timimg cotroller, T-con)로 마련될 수 있다.
또한 이러한 적어도 하나의 프로세서(700)는 발광 다이오드 모듈을 PM(Passive Matrix)방식으로 제어할 수 있다.
즉 각 단위 영역과 연결된 드라이버 IC는 적어도 하나의 프로세서(700)와 연결될 수 있다.
또한 적어도 하나의 프로세서(700)는 각 드라이버IC를 통하여 각 단위 영역에 신호를 전달할 수 있다.
특히 발광 다이오드 모듈(110)이 대형 기판으로 마련되는 경우 하나의 대형 기판에 배선층, 및 발광 다이오드를 형성할 수 있다.
또한 이렇게 형성된 발광 다이오드 모듈을 전기적으로 개방하여 각각의 단위 영역(111, 112, 113)을 형성할 수 있다.
이러한 구성을 기초로 적어도 하나의 프로세서(700)는 PM구동 방식으로 각 단위 영역의 싱크를 제어하여 고해상도의 화면을 출력할 수 있다.
도 10은 일 실시예에 따른 발광 다이오드 제조 방법을 나타낸 순서도이다.
도 10을 참고하면 사용자는 경계 영역을 포함하는 신호 배선층을 적층할 수 있다(1001). 상술한 바와 같이 경계 영역은 브릿지 형태의 배선구조로 마련될 수 있다.
이후 그 위층에 발광 다이오드가 실장될 수 있다(1002).
발광 다이오드가 실장되면 해당 경계 영역 부분 즉 미리 결정된 지점을 전기적으로 개방하여 단위 영역을 형성 할 수 있다(1003). 상술한 바와 같이 전기적으로 개방하는데 있어서 Photo/Etch 및 레이저(Laser) 방법이 사용될 수 있다.
또한 발광 다이오드 모듈에 마련된 테스트 패드를 통하여 각 단위 영역 및 각 발광 다이오드 모듈의 신호배선의 오류 발생 테스트를 진행할 수 있다(1004).
또한 테스트가 완료되면 테스트 패드가 포함된 더미 부분을 제거할 수 있다(1005).
한편, 개시된 실시예들은 컴퓨터에 의해 실행 가능한 명령어를 저장하는 기록매체의 형태로 구현될 수 있다. 명령어는 프로그램 코드의 형태로 저장될 수 있으며, 프로세서에 의해 실행되었을 때, 프로그램 모듈을 생성하여 개시된 실시예들의 동작을 수행할 수 있다. 기록매체는 컴퓨터로 읽을 수 있는 기록매체로 구현될 수 있다.
컴퓨터가 읽을 수 있는 기록매체로는 컴퓨터에 의하여 해독될 수 있는 명령어가 저장된 모든 종류의 기록 매체를 포함한다. 예를 들어, ROM(Read Only Memory), RAM(Random Access Memory), 자기 테이프, 자기 디스크, 플래쉬 메모리, 광 데이터 저장장치 등이 있을 수 있다.
이상에서와 같이 첨부된 도면을 참조하여 개시된 실시예들을 설명하였다.본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고도, 개시된 실시예들과 다른 형태로 본 발명이 실시될 수 있음을 이해할 것이다. 개시된 실시예들은 예시적인 것이며, 한정적으로 해석되어서는 안 된다.

Claims (15)

  1. 유리 기판;
    상기 유리 기판 상부에 형성되고, 수동 매트릭스(Passive matrix)회로로 연결된 복수의 전극을 포함하는 신호 배선층; 및
    상기 복수의 전극과 연결되고 상기 유리 기판을 향하여 발광하도록 마련된 복수의 발광 다이오드 모듈;을 포함하고,
    상기 신호 배선층은,
    상기 발광 다이오드 모듈을 복수의 단위 영역으로 구분하는 경계 영역을 포함하는 발광 다이오드 모듈.
  2. 제1항에 있어서,
    상기 복수의 단위 영역 각각에 대응되는 상기 신호 배선층은 전기적으로 개방되어 마련되는 발광 다이오드 모듈.
  3. 제1항에 있어서,
    상기 신호 배선층은,
    상기 경계 영역에 브릿지(Bridge) 형태의 배선 구조가 전기적으로 개방된 형태로 마련되는 발광 다이오드 모듈.
  4. 제1항에 있어서,
    상기 발광 다이오드 모듈은,
    활성화 영역 및 상기 활성화 영역을 제외한 비활성화 영역을 포함하고,
    상기 발광 다이오드는,
    상기 활성화 영역에 마련되는 발광 다이오드 모듈.
  5. 제1항에 있어서,
    상기 비활성화 영역에 마련되는 테스트 패드;를 더 포함하는 다이오드 모듈.
  6. 제1항에 있어서,
    상기 복수의 단위 영역과 대응되고 상기 유리 기판 상부의 절연층 상에 마련된 포그(FOG, film on glass) 전극;을 더 포함하는 발광 다이오드 모듈.
  7. 복수의 층 구조를 갖는 발광 다이오드 모듈;
    상기 발광 다이오드 모듈을 제어하는 적어도 하나의 프로세서;
    상기 적어도 하나의 프로세서와 연결되어 상기 발광 다이오드에 신호를 전달하는 복수의 드라이버 IC;를 포함하고,
    상기 발광 다이오드 모듈은,
    유리 기판;
    상기 유리 기판 상부에 형성되고, 수동 매트릭스(Passive matrix) 회로로 연결된 복수의 전극을 포함하는 신호 배선층; 및
    상기 복수의 전극과 연결되고 상기 유리 기판을 향하여 발광하도록 마련된 복수의 발광 다이오드 모듈;을 포함하고,
    상기 신호 배선층은,
    상기 발광 다이오드 모듈을 복수의 단위 영역으로 구분하는 경계 영역을 포함하는 디스플레이 장치.
  8. 제7항에 있어서,
    상기 복수의 드라이버 IC 각각은,
    상기 발광 다이오드 모듈의 복수의 단위 영역에 구동 신호를 전달하는 디스플레이 장치.
  9. 제7항에 있어서,
    상기 복수의 단위 영역 각각에 대응되는 상기 신호 배선층은 전기적으로 개방되어 마련되는 디스플레이 장치.
  10. 제7항에 있어서,
    상기 신호 배선층은,
    상기 경계 영역에 브릿지(Bridge) 형태의 배선 구조가 전기적으로 개방된 형태로 마련되는 디스플레이 장치.
  11. 제7항에 있어서,
    상기 발광 다이오드 모듈은,
    활성화 영역 및 상기 활성화 영역을 제외한 비활성화 영역을 포함하고,
    상기 발광 다이오드는,
    상기 활성화 영역에 마련되는 디스플레이 장치.
  12. 제7항에 있어서,
    상기 비활성화 영역에 마련되는 테스트 패드;를 더 포함하는 디스플레이 장치.
  13. 제7항에 있어서,
    상기 복수의 단위 영역과 대응되고 상기 유리 기판 상부의 절연층 상에 마련된 포그(FOG, film on glass) 전극;을 더 포함하는 디스플레이 장치.
  14. 제13항에 있어서,
    상기 드라이버 IC는,
    상기 적어도 하나의 프로세서와 상기 포그 전극을 연결하는 디스플레이 장치.
  15. 제 14항에 있어서,
    상기 적어도 하나의 프로세서는,
    상기 드라이버 IC와 연결되어 상기 복수의 단위 영역에 대응되는 상기 발광 다이오드 모듈을 제어하는 디스플레이 장치.
PCT/KR2021/095056 2020-07-17 2021-05-26 디스플레이 장치, 발광 다이오드 모듈 WO2022015126A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US18/084,118 US20230122312A1 (en) 2020-07-17 2022-12-19 Display apparatus and light-emitting diode module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0088795 2020-07-17
KR1020200088795A KR20220010202A (ko) 2020-07-17 2020-07-17 디스플레이 장치, 발광 다이오드 모듈

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/084,118 Continuation US20230122312A1 (en) 2020-07-17 2022-12-19 Display apparatus and light-emitting diode module

Publications (1)

Publication Number Publication Date
WO2022015126A1 true WO2022015126A1 (ko) 2022-01-20

Family

ID=79554925

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/095056 WO2022015126A1 (ko) 2020-07-17 2021-05-26 디스플레이 장치, 발광 다이오드 모듈

Country Status (3)

Country Link
US (1) US20230122312A1 (ko)
KR (1) KR20220010202A (ko)
WO (1) WO2022015126A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190053500A (ko) * 2017-11-10 2019-05-20 삼성전자주식회사 디스플레이 장치 및 그 제조 방법
KR20190072196A (ko) * 2017-12-15 2019-06-25 엘지디스플레이 주식회사 마이크로led 표시장치 및 그 구동방법
KR20190078746A (ko) * 2017-12-27 2019-07-05 엘지디스플레이 주식회사 표시장치 및 전계발광 표시장치
US20190347985A1 (en) * 2018-05-09 2019-11-14 Apple Inc. Local passive matrix display
KR20200057198A (ko) * 2018-11-16 2020-05-26 삼성전자주식회사 디스플레이 모듈 및 이를 이용한 대형 디스플레이 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190053500A (ko) * 2017-11-10 2019-05-20 삼성전자주식회사 디스플레이 장치 및 그 제조 방법
KR20190072196A (ko) * 2017-12-15 2019-06-25 엘지디스플레이 주식회사 마이크로led 표시장치 및 그 구동방법
KR20190078746A (ko) * 2017-12-27 2019-07-05 엘지디스플레이 주식회사 표시장치 및 전계발광 표시장치
US20190347985A1 (en) * 2018-05-09 2019-11-14 Apple Inc. Local passive matrix display
KR20200057198A (ko) * 2018-11-16 2020-05-26 삼성전자주식회사 디스플레이 모듈 및 이를 이용한 대형 디스플레이 장치

Also Published As

Publication number Publication date
KR20220010202A (ko) 2022-01-25
US20230122312A1 (en) 2023-04-20

Similar Documents

Publication Publication Date Title
WO2019231073A1 (en) Display panel and method for driving the display panel
WO2021075794A1 (en) Manufacturing method of display apparatus, interposer substrate, and computer program stored in readable medium
WO2019190042A1 (en) Display module
WO2020226369A1 (en) Light emitting diode module
WO2017142315A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2020009501A1 (en) Display panel and large format display apparatus using the same
EP3782191A1 (en) Display panel and large format display apparatus using the same
WO2020209612A1 (en) Display panel and method of manufacturing thereof
WO2019093812A1 (ko) 디스플레이 장치 및 그 제조 방법
WO2021029615A1 (en) Display apparatus and manufacturing method thereof
EP3750149A1 (en) Display panel and method for driving the display panel
WO2021060832A1 (en) Display apparatus and manufacturing method thereof
WO2018135704A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2021015407A1 (en) Display module having led packages and manufacturing method thereof
WO2019074309A1 (en) DISPLAY APPARATUS AND METHOD FOR CONTROLLING THE SAME
EP3717965A1 (en) Display module
WO2020071634A1 (en) Display apparatus and manufacturing method for the same
WO2020013427A1 (ko) 디스플레이 장치
WO2021075796A1 (en) Light emitting diode module and display device having the same
WO2021177778A1 (ko) 발광 다이오드 모듈 및 발광 다이오드 검사 방법
WO2020122694A2 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2022015126A1 (ko) 디스플레이 장치, 발광 다이오드 모듈
WO2022004926A1 (ko) 마이크로 led를 이용한 디스플레이 장치
WO2021261757A1 (ko) 발광 다이오드 모듈 및 발광 다이오드 모듈 제조 방법
WO2023106568A1 (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21841542

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21841542

Country of ref document: EP

Kind code of ref document: A1