WO2022004289A1

WO2022004289A1 - 光検出装置、および電子機器

Info

Publication number: WO2022004289A1
Application number: PCT/JP2021/021636
Authority: WO
Inventors: 雅子長谷川; パリットカンチャナウィローグン
Original assignee: Sony Semiconductor Solutions Corp
Current assignee: Sony Semiconductor Solutions Corp
Priority date: 2020-07-03
Filing date: 2021-06-07
Publication date: 2022-01-06
Anticipated expiration: 2023-01-03
Also published as: JP2022013403A; US12250484B2; US20230254604A1

Abstract

本開示の光検出装置は、複数の画素の各画素列ごとに設けられ、画素信号および参照信号に基づく比較動作に応じた第１の出力信号を出力可能な第１段アンプ回路と、第１段アンプ回路に接続され、第１段アンプ回路から出力された第１の出力信号に応じた第２の出力信号を出力可能な第２段アンプ回路とを有する比較回路を含み、第２の出力信号に基づいて画素信号のＡＤ変換を行う複数のＡＤ変換部と、複数のＡＤ変換部のそれぞれの比較回路に対して設けられ、クランプ制御信号に基づいてオンオフ制御されるスイッチを有し、スイッチがオン状態になることにより、第２段アンプ回路からの第２の出力信号の電圧を選択的にクランプすることが可能な複数のクランプ回路と、複数のクランプ回路のそれぞれに対するクランプ制御信号を生成する制御信号発生部とを備える。

Description

光検出装置、および電子機器

　本開示は、光を検出可能な光検出装置、およびそのような光検出装置を備えた電子機器に関する。

　画素が受光量に応じた画素信号を生成し、ＡＤ（Analog to Digital）変換回路がその画素信号をデジタルコードに変換する光検出装置がある。光検出装置は例えば撮像装置に適用される。特許文献１には、ランプ波形を有する信号、および画素信号に基づいてＡＤ変換を行う撮像装置が開示されている。また、特許文献１には、ＣＤＳ（Correlated Double Sampling：相関２重サンプリング）法によって画素信号に含まれるノイズを低減し、画質を高める技術が開示されている。

国際公開第２０１８／１５９３４３号

　さらなる画質の向上を図ることが可能な技術の開発が望まれている。

　画質の向上を図ることが可能となる光検出装置、および電子機器を提供することが望ましい。

　本開示の一実施の形態に係る光検出装置は、マトリックス状に配置され、それぞれが画素信号を生成可能な複数の画素と、参照信号を生成可能な参照信号生成部と、複数の画素の各画素列ごとに設けられ、画素信号および参照信号に基づく比較動作に応じた第１の出力信号を出力可能な第１段アンプ回路と、第１段アンプ回路に接続され、第１段アンプ回路から出力された第１の出力信号に応じた第２の出力信号を出力可能な第２段アンプ回路とを有する比較回路を含み、第２の出力信号に基づいて画素信号のＡＤ変換を行う複数のＡＤ変換部と、複数のＡＤ変換部のそれぞれの比較回路に対して設けられ、クランプ制御信号に基づいてオンオフ制御されるスイッチを有し、スイッチがオン状態になることにより、第２段アンプ回路からの第２の出力信号の電圧を選択的にクランプすることが可能な複数のクランプ回路と、複数のクランプ回路のそれぞれに対するクランプ制御信号を生成する制御信号発生部とを備える。

　本開示の一実施の形態に係る電子機器は、光検出装置を含み、光検出装置を、上記本開示の一実施の形態に係る光検出装置によって構成したものである。

　本開示の一実施の形態に係る光検出装置、または電子機器では、複数のＡＤ変換部のそれぞれにおける比較回路において、第１段アンプ回路から画素信号および参照信号に基づく比較動作に応じた第１の出力信号が出力され、第２段アンプ回路から第１の出力信号に応じた第２の出力信号が出力される。複数のＡＤ変換部のそれぞれの比較回路において、第２段アンプ回路からの第２の出力信号の電圧は、クランプ回路によって選択的にクランプすることが可能となる。

本開示の一実施の形態に係る撮像装置の一構成例を表すブロック図である。一実施の形態に係る撮像装置における画素の一構成例を表す回路図である。一実施の形態に係る撮像装置における読出部の一構成例を表すブロック図である。一実施の形態に係る撮像装置における比較部の一構成例を、部分的に簡略化して示したブロック図である。一実施の形態に係る撮像装置における比較部の一構成例を表すブロック図である。クランプ回路の第１の変形例を示す回路図である。クランプ回路の第２の変形例を示す回路図である。クランプ回路の論理ゲートの入出力に関する真理値表の一例を示す説明図である。ＡＤ変換ゲインとクランプ機能との関係の一例を示す説明図である。一実施の形態に係る撮像装置の一実装例を表す説明図である。一実施の形態に係る撮像装置の他の実装例を表す説明図である。カラムＡにおいて、クランプ回路のスイッチをオフにした場合の比較部の動作状態の一例を示す回路図である。カラムＢにおいて、クランプ回路のスイッチをオフにした場合の比較部の動作状態の一例を示す回路図である。クランプ回路のスイッチをオフにした場合における比較部の信号出力状態の一例を、信号値を絶対値として示したタイミング波形図である。クランプ回路のスイッチをオフにした場合における比較部の信号出力状態の一例を、信号値をＡＺレベルからの変動成分として示したタイミング波形図である。カラムＡにおいて、クランプ回路のスイッチをオンにした場合の比較部の動作状態の一例を示す回路図である。カラムＢにおいて、クランプ回路のスイッチをオンにした場合の比較部の動作状態の一例を示す回路図である。クランプ回路のスイッチを所定のタイミングでオンにした場合における比較部の信号出力状態の一例を、信号値を絶対値として示したタイミング波形図である。クランプ回路のスイッチを所定のタイミングでオンにした場合における比較部の信号出力状態の一例を、信号値をＡＺレベルからの変動成分として示したタイミング波形図である。変形例１に係る比較部の一構成例を、部分的に簡略化して示した回路図である。変形例１に係る比較部の一構成例を概略的に示す回路図である。変形例２に係る比較部の一構成例を概略的に示す回路図である。変形例２に係る撮像装置における読出部の周辺部の一構成例を表すブロック図である。変形例２に係る撮像装置における照度計測処理の一例を概略的に示す流れ図である。変形例２に係る撮像装置における撮像処理の一例を概略的に示す流れ図である。撮像装置の使用例を表す説明図である。車両制御システムの概略的な構成の一例を示すブロック図である。車外情報検出部及び撮像部の設置位置の一例を示す説明図である。応用例に係る測距装置の一構成例を表すブロック図である。図２７に示した光検出部の一構成例を表すブロック図である。図２８に示した画素の一構成例を表す回路図である。図２７に示した測距装置の一動作例を表す波形図である。

　以下、本開示の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
　１．一実施の形態（光検出装置を適用した撮像装置）
　　１．１　構成（図１～図１０）
　　１．２　動作および作用（図１１～図１８）
　　１．３　効果
　　１．４　変形例（図１９Ａ、図１９Ｂ、図２０～図２３）
　２．撮像装置の使用例（図２４）
　３．移動体への応用例（図２５～図２６）
　４．測距装置への応用例（図２７～図３０）
　５．その他の実施の形態

＜１．一実施の形態（光検出装置を適用した撮像装置）＞
　本開示の一実施の形態に係る電子機器は、本開示の一実施の形態に係る光検出装置を含むものであり、例えば、スマートフォン、デジタルカメラ、ビデオカメラ、ノート型パーソナルコンピュータなどが該当する。

　ここでは、本開示の一実施の形態に係る光検出装置を撮像装置に適用した場合を例に説明する。

［１．１　構成］
　図１は、一実施の形態に係る光検出装置を適用した撮像装置１の一構成例を表すものである。撮像装置１は、画素アレイ１１と、駆動部１２と、参照信号生成部１３と、読出部２０と、信号処理部１４と、撮像制御部１５とを備えている。

　画素アレイ１１は、マトリックス状に配置された複数の画素Ｐを有している。画素Ｐは、受光量に応じた画素電圧Ｖpixを生成するように構成される。

　図２は、撮像装置１における画素Ｐの一構成例を表すものである。画素アレイ１１は、複数の制御線ＴＧＬと、複数の制御線ＲＳＴＬと、複数の制御線ＳＥＬＬと、複数の信号線ＶＳＬとを有している。制御線ＴＧＬは、水平方向（行方向、図２における横方向）に延伸し、一端が駆動部１２に接続される。この制御線ＴＧＬには、駆動部１２により制御信号ＳＴＧが供給される。制御線ＲＳＴＬは、水平方向に延伸し、一端が駆動部１２に接続される。この制御線ＲＳＴＬには、駆動部１２により制御信号ＳＲＳＴが供給される。制御線ＳＥＬＬは、水平方向に延伸し、一端が駆動部１２に接続される。この制御線ＳＥＬＬには、駆動部１２により制御信号ＳＳＥＬが供給される。信号線ＶＳＬは、垂直方向（列方向、図２における縦方向）に延伸し、一端が読出部２０に接続される。この信号線ＶＳＬは、画素Ｐが生成した信号ＳＩＧを読出部２０に伝える。水平方向（図１，２において横方向）に並設された１行分の複数の画素Ｐは、画素ラインＬを構成する。

　画素Ｐは、フォトダイオードＰＤと、トランジスタＴＧと、フローティングディフュージョンＦＤと、トランジスタＲＳＴ，ＡＭＰ，ＳＥＬとを有している。トランジスタＴＧ，ＲＳＴ，ＡＭＰ，ＳＥＬは、この例ではＮ型のＭＯＳ（Metal Oxide Semiconductor）トランジスタである。

　フォトダイオードＰＤは、受光量に応じた量の電荷を生成し、生成した電荷を内部に蓄積する光電変換素子である。フォトダイオードＰＤのアノードは接地され、カソードはトランジスタＴＧのソースに接続される。

　トランジスタＴＧのゲートは制御線ＴＧＬに接続され、ソースはフォトダイオードＰＤのカソードに接続され、ドレインはフローティングディフュージョンＦＤに接続される。

　フローティングディフュージョンＦＤは、フォトダイオードＰＤからトランジスタＴＧを介して転送された電荷を蓄積するように構成される。フローティングディフュージョンＦＤは、例えば、半導体基板の表面に形成された拡散層を用いて構成される。図２では、フローティングディフュージョンＦＤを、容量素子のシンボルを用いて示している。

　トランジスタＲＳＴのゲートは制御線ＲＳＴＬに接続され、ドレインには電源電圧ＶＤＤが供給され、ソースはフローティングディフュージョンＦＤに接続される。

　トランジスタＡＭＰのゲートはフローティングディフュージョンＦＤに接続され、ドレインには電源電圧ＶＤＤが供給され、ソースはトランジスタＳＥＬのドレインに接続される。

　トランジスタＳＥＬのゲートは制御線ＳＥＬＬに接続され、ドレインはトランジスタＡＭＰのソースに接続され、ソースは信号線ＶＳＬに接続される。

　この構成により、画素Ｐでは、制御線ＳＥＬＬに供給された制御信号ＳＳＥＬに基づいてトランジスタＳＥＬがオン状態になることにより、画素Ｐが信号線ＶＳＬと電気的に接続される。これにより、トランジスタＡＭＰは、読出部２０の定電流源ＣＳ（後述の図３参照）に接続され、いわゆるソースフォロワとして動作する。そして、画素Ｐは、フローティングディフュージョンＦＤにおける電圧に応じた電圧を含む信号ＳＩＧを、信号線ＶＳＬに出力する。具体的には、画素Ｐは、後述するように、読出部２０がＡＤ変換を行う２つの期間（Ｐ相期間ＴＰおよびＤ相期間ＴＤ）のうちのＰ相期間ＴＰにおいてリセット電圧Ｖresetを出力し、Ｄ相期間ＴＤにおいて受光量に応じた画素電圧Ｖpixを出力する。画素Ｐは、これらのリセット電圧Ｖresetおよび画素電圧Ｖpixを含む信号ＳＩＧを、信号線ＶＳＬに出力するようになっている。

　駆動部１２（図１）は、撮像制御部１５からの指示に基づいて、画素ラインＬ単位で、画素アレイ１１における複数の画素Ｐを順次駆動するように構成される。具体的には、駆動部１２は、画素アレイ１１における複数の制御線ＴＧＬに複数の制御信号ＳＴＧをそれぞれ供給し、複数の制御線ＲＳＴＬに複数の制御信号ＳＲＳＴをそれぞれ供給し、複数の制御線ＳＥＬＬに複数の制御信号ＳＳＥＬをそれぞれ供給することにより、画素ラインＬ単位で画素アレイ１１における複数の画素Ｐを駆動するようになっている。

　参照信号生成部１３は、撮像制御部１５からの指示に基づいて、参照信号ＲＡＭＰを生成するように構成される。参照信号ＲＡＭＰは、読出部２０がＡＤ変換を行う２つの期間（Ｐ相期間ＴＰおよびＤ相期間ＴＤ）において、時間の経過に応じて電圧レベルが徐々に変化する、いわゆるランプ波形を有する。参照信号生成部１３は、この参照信号ＲＡＭＰを読出部２０に供給するようになっている。

　読出部２０は、撮像制御部１５からの指示に基づいて、画素アレイ１１から信号線ＶＳＬを介して供給された信号ＳＩＧに基づいてＡＤ変換を行うことにより、画像信号ＤＡＴＡ０を生成するように構成される。

　図３は、撮像装置１における読出部２０の一構成例を表すものである。なお、図３には、読出部２０に加え、参照信号生成部１３、信号処理部１４、および撮像制御部１５をも描いている。読出部２０は、複数の定電流源ＣＳ（定電流源ＣＳ［０］，ＣＳ［１］，ＣＳ［２］，ＣＳ［２］，…）と、複数のＡＤ変換部ＡＤＣ（ＡＤ変換部ＡＤＣ［０］，ＡＤＣ［１］，ＡＤＣ［２］，ＡＤＣ［３］…）と、転送走査部２９とを有している。

　複数の定電流源ＣＳは、複数の信号線ＶＳＬに対応して設けられる。具体的には、０番目の定電流源ＣＳ［０］は、０番目の信号線ＶＳＬ［０］に対応して設けられ、１番目の定電流源ＣＳ［１］は、１番目の信号線ＶＳＬ［１］に対応して設けられ、２番目の定電流源ＣＳ［２］は、２番目の信号線ＶＳＬ［２］に対応して設けられ、３番目の定電流源ＣＳ［３］は、３番目の信号線ＶＳＬ［３］に対応して設けられる。４番目以降についても同様である。定電流源ＣＳの一端は、対応する信号線ＶＳＬに接続され、他端は接地される。複数の定電流源ＣＳのそれぞれは、対応する信号線ＶＳＬに所定の電流を流すように構成される。

　複数のＡＤ変換部ＡＤＣは、複数の信号線ＶＳＬに対応して設けられている。換言すれば、ＡＤ変換部ＡＤＣは、複数の画素Ｐの各画素列ごとに設けられている。具体的には、０番目のＡＤ変換部ＡＤＣ［０］は、０番目の信号線ＶＳＬ［０］に対応して設けられ、１番目のＡＤ変換部ＡＤＣ［１］は、１番目の信号線ＶＳＬ［１］に対応して設けられ、２番目のＡＤ変換部ＡＤＣ［２］は、２番目の信号線ＶＳＬ［２］に対応して設けられ、３番目のＡＤ変換部ＡＤＣ［３］は、３番目の信号線ＶＳＬ［２］に対応して設けられる。４番目以降についても同様である。複数のＡＤ変換部ＡＤＣのそれぞれは、画素アレイ１１から供給された信号ＳＩＧに基づいてＡＤ変換を行うことにより、信号ＳＩＧの電圧をデジタルコードＣＯＤＥに変換するように構成される。ＡＤ変換部ＡＤＣは、比較部２１と、カウンタ２４と、ラッチ２５とを有している。

　比較部２１は、参照信号生成部１３から供給された参照信号ＲＡＭＰおよび画素Ｐから信号線ＶＳＬを介して供給された信号ＳＩＧに基づいて比較動作を行うことにより信号ＣＭＰＯＵＴを生成するように構成される。比較部２１は、撮像制御部１５から供給された制御信号ＡＺＳＷ，ＡＺＮに基づいて動作点を設定し、その後に比較動作を行うようになっている。比較部２１は、電源回路２２と、比較回路２３とを有している。

　図３に示したように、撮像制御部１５は、電源線ＶＤＤＬを介して、電源電圧ＶＤＤ０を複数の比較部２１に供給する。複数の比較部２１のそれぞれにおいて、電源回路２２は、この電源電圧ＶＤＤ０に基づいて、電源電圧ＶＤＤ１を生成し、生成した電源電圧ＶＤＤ１を比較回路２３に供給する。そして、比較部２１は、参照信号ＲＡＭＰおよび信号ＳＩＧに基づいて比較動作を行うことにより、信号ＣＭＰＯＵＴを生成するようになっている。

　カウンタ２４は、比較部２１から供給された信号ＣＭＰＯＵＴ、および撮像制御部１５から供給された制御信号ＣＴＬに基づいて、撮像制御部１５から供給されたクロック信号ＣＬＫのパルスをカウントするカウント動作を行うように構成される。

　ラッチ２５は、カウンタ２４により得られたカウント値に基づいて、デジタルコードＣＯＤＥを生成し、このデジタルコードＣＯＤＥを保持するように構成される。具体的には、ラッチ２５は、Ｐ相期間ＴＰにおいてカウンタ２４により得られたカウント値ＣＮＴＰと、Ｄ相期間ＴＤにおいてカウンタ２４により得られたカウント値ＣＮＴＤとの差（ＣＮＴＤ－ＣＮＴＰ）に応じたデジタルコードＣＯＤＥを生成する。この際、ＣＤＳ法によるノイズ低減処理が行われる。そして、ラッチ２５は、転送走査部２９から供給された制御信号に基づいて、このデジタルコードＣＯＤＥをバス配線ＢＵＳに出力するようになっている。

　転送走査部２９は、撮像制御部１５から供給された制御信号ＣＴＬ２に基づいて、複数のＡＤ変換部ＡＤＣのラッチ２５に対して、デジタルコードＣＯＤＥをバス配線ＢＵＳに順次出力させるように制御するように構成される。読出部２０は、このバス配線ＢＵＳを用いて、複数のＡＤ変換部ＡＤＣから供給された複数のデジタルコードＣＯＤＥを、画像信号ＤＡＴＡ０として、信号処理部１４に順次転送するようになっている。

　信号処理部１４（図１）は、撮像制御部１５からの指示に基づいて、画像信号ＤＡＴＡ０に対して、所定の信号処理を行うことにより画像信号ＤＡＴＡを生成し、この画像信号ＤＡＴＡを出力するように構成される。

　撮像制御部１５は、駆動部１２、参照信号生成部１３、読出部２０、および信号処理部１４に制御信号を供給し、これらの回路の動作を制御することにより、撮像装置１の動作を制御するように構成される。具体的には、撮像制御部１５は、駆動部１２に対して制御信号を供給することにより、駆動部１２が、画素ラインＬ単位で、画素アレイ１１における複数の画素Ｐを順次駆動するように制御する。また、撮像制御部１５は、参照信号生成部１３に対して制御信号を供給することにより、参照信号生成部１３が参照信号ＲＡＭＰを生成するように制御する。また、撮像制御部１５は、読出部２０に対して、電源電圧ＶＤＤ０およびバイアス電圧ＶＢ１，ＶＢ２を供給するとともに、制御信号ＡＺＳＷ，ＡＺＮ、ＣＴＬ，ＣＴＬ２およびクロック信号ＣＬＫを供給することにより、読出部２０が、信号ＳＩＧに基づいてＡＤ変換を行うことにより画像信号ＤＡＴＡ０を生成するように制御する。また、撮像制御部１５は、信号処理部１４に対して制御信号を供給することにより、信号処理部１４の動作を制御するようになっている。

（比較部２１の構成例）
　図４Ａおよび図４Ｂは、比較部２１の一構成例を表すものである。なお、図４Ａでは、比較部２１の一構成例を、部分的に簡略化して示す。比較部２１には、電源電圧ＶＤＤ０、接地電圧ＶＳＳ０、およびバイアス電圧ＶＢ１，ＶＢ２が供給される。電源電圧ＶＤＤ０は、撮像制御部１５から、電源線ＶＤＤＬを介して供給される。

　比較部２１は、電源回路２２と、比較回路２３とを有している。また、比較部２１は、インバータＩＮＶ１０と、クランプ回路２７と、クランプ制御信号発生器２８とを有している。

　電源回路２２は、図４Ｂに示したように、例えばトランジスタＭＮ１０を有している。

　比較回路２３は、初段回路１０１と、後段回路１０２とを有している。初段回路１０１は、信号ＳＩＧおよび参照信号ＲＡＭＰに基づく比較動作に応じた信号Ｖｏｕｔ１を出力可能となっている。後段回路１０２は、接続ノードＮｄ１を介して初段回路１０１に接続され、接続ノードＮｄ１を介して初段回路１０１から出力された信号Ｖｏｕｔ１に応じた信号Ｖｏｕｔ２を出力可能となっている。

　初段回路１０１は、容量素子Ｃ１，Ｃ２と、トランジスタＭＰ１１と、定電流源６１と、スイッチＳＷ１とを有している。定電流源６１は、図４Ｂに示したように、例えばトランジスタＭＮ１１と、容量素子Ｃ５とを有している。後段回路１０２は、トランジスタＭＭＮ１３と、その他の回路１０３とを有している。その他の回路１０３は、図４Ｂに示したように、例えば、容量素子Ｃ３と、トランジスタＭＰ１２，ＭＮ１２と、スイッチＳＷ２とを有している。
　以下、図４Ｂに示した構成例を例に説明するが、電源回路２２、定電流源６１、および後段回路１０２の構成は図４Ｂに示した構成例に限定されるものではない。

　クランプ回路２７は、スイッチＳＷｃと、トランジスタＭＮｃとを有している。

　トランジスタＭＰ１１，ＭＰ１２は、Ｐ型のＭＯＳトランジスタであり、トランジスタＭＮ１０～ＭＮ１３、およびトランジスタＭＮｃは、Ｎ型のＭＯＳトランジスタである。図示していないが、この例では、トランジスタＭＰ１１，ＭＰ１２のバックゲートには電源電圧ＶＤＤ０が供給され、トランジスタＭＮ１０～ＭＮ１２のバックゲートには接地電圧ＶＳＳ０が供給される。

　ここで、信号ＳＩＧは、本開示の技術における「画素信号」の一具体例に相当する。信号Ｖｏｕｔ１は、本開示の技術における「第１の出力信号」の一具体例に相当する。信号Ｖｏｕｔ２は、本開示の技術における「第２の出力信号」の一具体例に相当する。初段回路１０１は、本開示の技術における「第１段アンプ回路」の一具体例に相当する。後段回路１０２は、本開示の技術における「第２段アンプ回路」の一具体例に相当する。スイッチＳＷｃは、本開示の技術における「スイッチ」の一具体例に相当する。トランジスタＭＰ１１は、本開示の技術における「第１のトランジスタ」の一具体例に相当する。トランジスタＭＰ１２は、本開示の技術における「第２のトランジスタ」の一具体例に相当する。容量素子Ｃ１は、本開示の技術における「第１の容量素子」の一具体例に相当する。容量素子Ｃ２は、本開示の技術における「第２の容量素子」の一具体例に相当する。トランジスタＭＮ１１は、本開示の技術における「第１の負荷トランジスタ」の一具体例に相当する。トランジスタＭＮ１２は、本開示の技術における「第２の負荷トランジスタ」の一具体例に相当する。Ｐ相期間ＴＰは、本開示の技術における「第１の期間」の一具体例に相当する。Ｄ相期間ＴＤは、本開示の技術における「第２の期間」の一具体例に相当する。クランプ制御信号発生器２８は、本開示の技術における「制御信号発生部」の一具体例に相当する。

　電源回路２２は、複数のＡＤ変換部ＡＤＣのそれぞれの比較回路２３に対して設けられ、初段回路１０１と後段回路１０２とに、共通の電源電圧ＶＤＤ１を供給する。電源回路２２において、トランジスタＭＮ１０のゲートにはバイアス電圧ＶＢ１が供給され、ドレインは電源線ＶＤＤＬに接続され、ソースはトランジスタＭＰ１１，ＭＰ１２のソースとトランジスタＭＮ１３のドレインに接続される。トランジスタＭＮ１０は、いわゆるソースフォロワとして動作することにより、ソースから電源電圧ＶＤＤ１を出力する。また、トランジスタＭＮ１０のソースは、クランプ回路２７におけるスイッチＳＷｃの一端に接続される。

　容量素子Ｃ１，Ｃ２は一端および他端を有する。容量素子Ｃ１の一端は参照信号生成部１３に接続され、他端は容量素子Ｃ２の他端、トランジスタＭＰ１１のゲート、およびスイッチＳＷ１の一端に接続される。この容量素子Ｃ１の一端には、参照信号生成部１３が生成した参照信号ＲＡＭＰが供給される。容量素子Ｃ２の一端は信号線ＶＳＬに接続され、他端は容量素子Ｃ１の他端、トランジスタＭＰ１１のゲート、およびスイッチＳＷ１の一端に接続される。この容量素子Ｃ２の一端には、画素Ｐが生成した信号ＳＩＧが供給される。

　容量素子Ｃ１および容量素子Ｃ２のうち少なくとも一方は容量が可変であってもよい。これにより、容量素子Ｃ１と容量素子Ｃ２との容量の比率を変更可能であってもよい。

　トランジスタＭＰ１１のゲートは接続ノードＮｄ２を介して、容量素子Ｃ１，Ｃ２の他端およびスイッチＳＷ１の一端に接続される。トランジスタＭＰ１１のゲートには、容量素子Ｃ２を介して信号ＳＩＧが入力される。また、トランジスタＭＰ１１のゲートには、容量素子Ｃ１を介して参照信号ＲＡＭＰが入力される。

　トランジスタＭＰ１１のドレインは、接続ノードＮｄ１を介してトランジスタＭＮ１１のドレイン、トランジスタＭＰ１２のゲート、およびスイッチＳＷ１の他端に接続され、ソースはトランジスタＭＮ１０，ＭＰ１２のソースに接続される。また、第１のトランジスタのドレインは、接続ノードＮｄ１を介してトランジスタＭＮ１３のソースに接続される。

　スイッチＳＷ１は、制御信号ＡＺＳＷに基づいてオンオフするように構成され、一端は接続ノードＮｄ２を介して容量素子Ｃ１，Ｃ２の他端およびトランジスタＭＰ１１のゲートに接続され、他端は接続ノードＮｄ１を介してトランジスタＭＮ１１のドレインおよびトランジスタＭＰ１２のゲートに接続される。また、スイッチＳＷ１の他端は、トランジスタＭＰ１１のドレインに接続される。また、スイッチＳＷ１の他端は、接続ノードＮｄ１を介してトランジスタＭＮ１３のソースに接続される。

　トランジスタＭＮ１１のゲートにはバイアス電圧ＶＢ２が供給される。トランジスタＭＮ１１は、接続ノードＮｄ１を介してドレインがトランジスタＭＰ１１のドレイン、トランジスタＭＰ１２のゲート、およびスイッチＳＷ１の他端に接続される。また、トランジスタＭＮ１１のドレインは、接続ノードＮｄ１を介してトランジスタＭＮ１３のソースに接続される。トランジスタＭＮ１１のソースには接地電圧ＶＳＳ０が供給される。トランジスタＭＮ１１は、トランジスタＭＰ１１の負荷となる負荷トランジスタであり、定電流源として動作する。

　容量素子Ｃ５の一端はトランジスタＭＮ１１のゲートに接続され、他端には接地電圧ＶＳＳ０が供給される。なお、容量素子Ｃ５は、ＭＯＳキャパシタなどを用いて構成してもよいし、例えば、トランジスタＭＮ１１のゲートの寄生容量、配線の寄生容量などを用いて構成してもよい。容量素子Ｃ５は、サンプル・ホールド回路を構成する。

　トランジスタＭＰ１２のゲートは、接続ノードＮｄ１を介してトランジスタＭＰ１１，ＭＮ１１のドレインおよびスイッチＳＷ１の他端に接続され、ドレインはトランジスタＭＮ１２のドレインおよびスイッチＳＷ２の一端に接続され、ソースはトランジスタＭＮ１０，ＭＰ１１のソースに接続される。また、トランジスタＭＰ１２のドレインは、トランジスタＭＮ１３のゲートに接続される。

　トランジスタＭＮ１２のゲートは容量素子Ｃ３の一端およびスイッチＳＷ２の他端に接続され、ドレインはトランジスタＭＰ１２のドレインおよびスイッチＳＷ２の一端に接続され、ソースには接地電圧ＶＳＳ０が供給される。トランジスタＭＮ１２は、トランジスタＭＰ１２の負荷となる負荷トランジスタであり、定電流源として動作する。

　トランジスタＭＮ１３は、ゲートには信号Ｖｏｕｔ２が供給され、ドレインはトランジスタＭＮ１０，ＭＰ１１，ＭＰ１２のソースに接続され、ソースはトランジスタＭＰ１１，ＭＮ１１のドレイン、トランジスタＭＰ１２のゲート、スイッチＳＷ１の他端に接続される。トランジスタＭＮ１３は、信号Ｖｏｕｔ２の電圧に基づいて、定電流源として動作するトランジスタＭＮ１１のドレイン電圧が低くなりすぎないように制御する。これにより、例えば、トランジスタＭＮ１１における定電流性を維持することができるとともに、複数のＡＤ変換部ＡＤＣの間の干渉を抑えることができる。

　スイッチＳＷ２は制御信号ＡＺＮに基づいてオンオフするように構成され、一端はトランジスタＭＰ１２，ＭＮ１２のドレインに接続され、他端はトランジスタＭＮ１２のゲートおよび容量素子Ｃ３の一端に接続される。また、スイッチＳＷ２の一端は、トランジスタＭＮ１３のゲートに接続される。

　容量素子Ｃ３の一端はトランジスタＭＮ１２のゲートおよびスイッチＳＷ２の他端に接続され、他端には接地電圧ＶＳＳ０が供給される。なお、容量素子Ｃ３は、ＭＯＳキャパシタなどを用いて構成してもよいし、例えば、トランジスタＭＮ１２のゲートの寄生容量、スイッチＳＷ２の寄生容量、配線の寄生容量などを用いて構成してもよい。

　比較部２１では、電源回路２２が電源電圧ＶＤＤ１を生成し、比較回路２３は、この電源電圧ＶＤＤ１に基づいて動作することにより、信号ＳＩＧおよび参照信号ＲＡＭＰに基づいて比較動作を行う。具体的には、定電流源として動作するトランジスタＭＮ１１が生成した電流Ｉｄが、トランジスタＭＮ１０に流れ、トランジスタＭＮ１０は、いわゆるソースフォロワとして動作する。これにより、電源回路２２は、電源電圧ＶＤＤ１を生成する。比較回路２３では、後述するように、スイッチＳＷ１，ＳＷ２がオン状態になることにより、動作点を設定する。そして、比較回路２３は、Ｐ相期間ＴＰにおいて、参照信号ＲＡＭＰ、および信号ＳＩＧに含まれるリセット電圧Ｖresetに基づいて比較動作を行い、Ｄ相期間ＴＤにおいて、参照信号ＲＡＭＰ、および信号ＳＩＧに含まれる画素電圧Ｖpixに基づいて比較動作を行うようになっている。

　スイッチＳＷ１は、オン状態になることによりトランジスタＭＰ１１のゲートとトランジスタＭＰ１１のドレインとを接続可能となっている。

　インバータＩＮＶ１０は、入力端と出力端とを有している。インバータＩＮＶ１０は、複数のＡＤ変換部ＡＤＣのそれぞれの比較回路２３に対して設けられ、後段回路１０２から出力された信号Ｖｏｕｔ２を反転させた信号ＣＭＰＯＵＴを出力する。クランプ回路２７は、インバータＩＮＶ１０の入力端と出力端とに接続されている。

　クランプ回路２７は、複数のＡＤ変換部ＡＤＣのそれぞれの比較回路２３に対して設けられる。クランプ回路２７のスイッチＳＷｃは、クランプ制御信号ＣＬＳＷに基づいてオンオフ制御される。クランプ回路２７は、スイッチＳＷｃがオン状態になることにより、後段回路１０２から出力された信号Ｖｏｕｔ２の電圧を選択的にクランプすることが可能となっている。

　クランプ回路２７におけるトランジスタＭＮｃのゲートは、インバータＩＮＶ１０の出力端に接続され、信号ＣＭＰＯＵＴが入力される。トランジスタＭＮｃのソースは、インバータＩＮＶ１０の入力端と、トランジスタＭＰ１２，ＭＮ１２のドレインと、トランジスタＭＮ１３のゲートと、スイッチＳＷ２の一端とに接続される。トランジスタＭＮｃのドレインは、スイッチＳＷｃの他端に接続される。

　クランプ回路２７におけるスイッチＳＷｃの一端は、トランジスタＭＮ１０のソースと、トランジスタＭＰ１１，ＭＰ１２のソースと、トランジスタＭＮ１３のドレインとに接続される。スイッチＳＷｃの他端は、クランプ回路２７におけるトランジスタＭＮｃのドレインに接続される。

　クランプ制御信号発生器２８は、複数のＡＤ変換部ＡＤＣのそれぞれにおける比較回路２３に対するクランプ制御信号ＣＬＳＷを生成する。制御信号発生部２８は、複数のＡＤ変換部ＡＤＣのそれぞれのＡＤ変換ゲインに基づいてクランプ制御信号ＣＬＳＷを生成するようにしてもよい。

　複数の画素Ｐはそれぞれ、画素信号として、Ｐ相期間ＴＰにおいてリセット電圧Ｖresetとなる信号ＳＩＧを出力した後、Ｄ相期間ＴＤにおいて受光量に応じた画素電圧Ｖpixとなる信号ＳＩＧを出力する。参照信号生成部１３は、Ｐ相期間ＴＰの開始前の所定の期間、およびＤ相期間ＴＤの開始前の所定の期間において所定の基準電圧（ＡＺ電圧）となる参照信号ＲＡＭＰを生成する。制御信号発生部２８は、クランプ制御信号ＣＬＳＷとして、後述するように、所定の基準電圧（ＡＺ電圧）となる所定の期間の終了タイミングに同期してクランプ回路２７のスイッチがオン状態になるような信号を生成するようにしてもよい。

　図５は、クランプ回路２７の第１の変形例を示している。

　第１の変形例に係るクランプ回路２７Ａは、スイッチＳＷｃと、論理ゲートＡＮＤ１とを有している。

　論理ゲートＡＮＤ１は、ＡＮＤゲートであり、第１の入力端子と、第２の入力端子と、出力端子とを有している。論理ゲートＡＮＤ１の第１の入力端子には、クランプ制御信号発生器２８からのクランプ制御信号ＣＬＳＷが入力される。論理ゲートＡＮＤ１の第２の入力端子には、信号ＣＭＰＯＵＴが入力される。

　クランプ回路２７Ａにおいて、スイッチＳＷｃは、論理ゲートＡＮＤ１の出力端子からの出力信号によってオンオフ制御される。クランプ回路２７Ａにおいて、スイッチＳＷｃの一端は、トランジスタＭＮ１０のソースと、トランジスタＭＰ１１，ＭＰ１２のソースと、トランジスタＭＮ１３のドレインとに接続される。スイッチＳＷｃの他端は、インバータＩＮＶ１０の入力端と、トランジスタＭＰ１２，ＭＮ１２のドレインと、トランジスタＭＮ１３のゲートと、スイッチＳＷ２の一端とに接続される。

　図６は、クランプ回路２７の第２の変形例を示している。

　第２の変形例に係るクランプ回路２７Ｂは、トランジスタＭＮｃと、論理ゲートＡＮＤ１とを有している。

　クランプ回路２７Ｂにおいて、トランジスタＭＮｃのゲートには、論理ゲートＡＮＤ１の出力端子からの出力信号が入力される。クランプ回路２７Ｂにおいて、トランジスタＭＮｃのドレインは、トランジスタＭＮ１０のソースと、トランジスタＭＰ１１，ＭＰ１２のソースと、トランジスタＭＮ１３のドレインとに接続される。トランジスタＭＮｃのソースは、インバータＩＮＶ１０の入力端と、トランジスタＭＰ１２，ＭＮ１２のドレインと、トランジスタＭＮ１３のゲートと、スイッチＳＷ２の一端とに接続される。

　図７に、クランプ回路２７Ａ，２７Ｂの論理ゲートＡＮＤ１の入出力に関する真理値表の一例を示している。

　図７に示したように、例えば、クランプ制御信号ＣＬＳＷの信号値と信号ＣＭＰＯＵＴの信号値とが共に“１”となる場合に、クランプ回路２７Ａ，２７Ｂのクランプ機能がオン状態となり、それ以外ではオフ状態となる。

　図８は、ＡＤ変換部ＡＤＣのＡＤ変換ゲインとクランプ回路２７のクランプ機能との関係の一例を示している。

　複数のＡＤ変換部ＡＤＣはそれぞれ、少なくとも、第１のＡＤ変換ゲインでＡＤ変換を行う第１のゲインモード（低ゲインモード）と第１のＡＤ変換ゲインよりも高い第２のＡＤ変換ゲインでＡＤ変換を行う第２のゲインモード（高ゲインモード）とを含む複数のゲインモードで動作可能であってもよい。

　制御信号発生部２８は、複数のＡＤ変換部ＡＤＣのそれぞれのＡＤ変換ゲインに基づいてクランプ制御信号ＣＬＳＷを生成するようにしてもよい。制御信号発生部２８は、複数のＡＤ変換部ＡＤＣのそれぞれにおける複数のクランプ回路２７のそれぞれに対して、クランプ制御信号ＣＬＳＷとして、第１のゲインモード（低ゲインモード）ではクランプ回路２７のクランプ機能が無効となり、第２のゲインモード（高ゲインモード）ではクランプ回路２７のクランプ機能が有効となるような信号を出力するようにしてもよい。

　なお、参照信号ＲＡＭＰの信号波形の傾きは相対的に、低ゲインモードでは大きく、高ゲインモードでは小さくなる。比較回路２３において、トランジスタＭＰ１１のゲートに入力される参照信号ＲＡＭＰの信号波形の傾きは、容量素子Ｃ１と容量素子Ｃ２との容量の比率を変更することにより変更可能である。

（撮像装置１の実装例）
　次に、撮像装置１の実装について説明する。撮像装置１において、図１に示した各ブロックは、例えば、１枚の半導体基板に形成されてもよいし、複数の半導体基板に形成されてもよい。

　図９は、１枚の半導体基板２００に形成した場合における撮像装置１の実装例を表すものである。半導体基板２００には画素アレイ１１が配置され、その画素アレイ１１の左には、駆動部１２が配置される。また、画素アレイ１１の下には、読出部２０が配置される。読出部２０では、上から順に、複数の定電流源ＣＳを含む定電流源部２０１、複数の比較部２１を含む比較回路部２０２、複数のカウンタ２４を含むカウンタ部２０３、複数のラッチ２５を含むラッチ部２０４、および転送走査部２９がこの順に配置される。この読出部２０の左には、参照信号生成部１３および撮像制御部１５が配置される。また、画素アレイ１１および読出部２０の右には信号処理部１４が配置される。

　図１０は、２枚の半導体基板２１１，２１２に形成した場合における撮像装置１の実装例を表すものである。例えば、半導体基板２１１には画素アレイ１１が配置され、半導体基板２１２には、読出部２０、駆動部１２、参照信号生成部１３、信号処理部１４、および撮像制御部１５が配置される。半導体基板２１１，２１２は互いに重ね合わされる。そして、例えば、半導体基板２１１に配置された複数の信号線ＶＳＬが、例えばＴＳＶ（Through Silicon Via）を介して半導体基板２１２に配置された読出部２０に電気的に接続されるとともに、半導体基板２１１に配置された複数の制御線ＴＧＬ，ＲＳＴＬ，ＳＥＬＬが、例えばＴＳＶを介して半導体基板２１２に配置された駆動部１２に電気的に接続される。半導体基板２１２には、読出部２０が配置され、読出部２０の左には、駆動部１２、参照信号生成部１３、および撮像制御部１５が配置され、読出部２０の右には信号処理部１４が配置される。読出部２０では、上から順に、複数の定電流源ＣＳを含む定電流源部２０１、複数の比較部２１を含む比較回路部２０２、複数のカウンタ２４を含むカウンタ部２０３、複数のラッチ２５を含むラッチ部２０４、および転送走査部２９がこの順に配置される。

　このように、２枚の半導体基板２１１，２１２に形成した場合（図１０）には、半導体基板２１１に画素アレイ１１を主に配置することにより、画素の形成に特化した半導体製造工程を用いて半導体基板２１１を製造することができる。つまり、半導体基板２１１には、画素アレイ１１以外に回路がないので、例えば、画素を形成するために特別な製造工程を用いた場合でも、その製造工程が画素アレイ１１以外の回路に影響を与えることがない。このように、撮像装置１では、画素の形成に特化した半導体製造工程を用いることができるので、撮像装置１における撮像特性を高めることができる。

［１．２　動作および作用］
（全体動作概要）
　まず、図１を参照して、撮像装置１の全体動作概要を説明する。駆動部１２は、撮像制御部１５からの指示に基づいて、画素ラインＬ単位で、画素アレイ１１における複数の画素Ｐを順次駆動する。画素Ｐは、Ｐ相期間ＴＰにおいて、リセット電圧Ｖresetを信号ＳＩＧとして出力し、Ｄ相期間ＴＤにおいて、受光量に応じた画素電圧Ｖpixを信号ＳＩＧとして出力する。

　参照信号生成部１３は、撮像制御部１５からの指示に基づいて、参照信号ＲＡＭＰを生成する。読出部２０は、撮像制御部１５からの指示に基づいて、画素アレイ１１から信号線ＶＳＬを介して供給された信号ＳＩＧに基づいてＡＤ変換を行うことにより、画像信号ＤＡＴＡ０を生成する。信号処理部１４は、撮像制御部１５からの指示に基づいて、画像信号ＤＡＴＡ０に対して、所定の信号処理を行うことにより画像信号ＤＡＴＡを生成する。撮像制御部１５は、駆動部１２、参照信号生成部１３、読出部２０、および信号処理部１４に制御信号を供給し、これらの回路の動作を制御することにより、撮像装置１の動作を制御する

（詳細動作）
　撮像装置１において、複数の画素Ｐは、受光量に応じて電荷を蓄積し、受光量に応じた画素電圧Ｖpixを信号ＳＩＧとして出力する。そして、読出部２０は、この信号ＳＩＧに基づいてＡＤ変換を行う。

　撮像装置１は、画素アレイ１１に対して、垂直方向において上から順に露光開始駆動を行う。具体的には、駆動部１２は、例えば、制御信号ＳＴＧ，ＳＲＳＴを生成することにより、画素ラインＬを順次選択し、画素ＰにおけるトランジスタＴＧ，ＲＳＴを所定の長さの時間において順次オン状態にする。これにより、画素Ｐでは、フローティングディフュージョンＦＤの電圧およびフォトダイオードＰＤのカソードの電圧が電源電圧ＶＤＤに設定される。そして、トランジスタＴＧ，ＲＳＴがオフ状態になると、フォトダイオードＰＤは、受光量に応じて電荷を蓄積し始める。このようにして、複数の画素Ｐでは、露光期間が順次開始する。

　次に、撮像装置１は、画素アレイ１１に対して、垂直方向において上から順に読出駆動を行う。具体的には、駆動部１２は、制御信号ＳＴＧ，ＳＲＳＴを生成することにより、画素ラインＬを順次選択する。これにより、画素Ｐは、Ｐ相期間ＴＰにおいてリセット電圧Ｖresetを信号ＳＩＧとして出力し、Ｄ相期間ＴＤにおいて画素電圧Ｖpixを信号ＳＩＧとして出力する。読出部２０は、この信号ＳＩＧに基づいてＡＤ変換を行うことによりデジタルコードＣＯＤＥを生成する。

　撮像装置１は、このような露光開始駆動および読出駆動を繰り返す。これにより、撮像装置１では、一連の撮像画像が得られる。

　次に、読出駆動について、詳細に説明する。以下では、任意の画素ラインＬにおける異なる２つの列（カラムＡ，Ｂ）にある任意の画素Ｐに着目し、任意の画素Ｐおよびその任意の画素Ｐに接続されたＡＤ変換部ＡＤＣの動作について詳細に説明する。

（クランプ回路２７のクランプ機能を無効にした場合）
　まず、クランプ回路２７のクランプ機能を無効にした場合を例に説明する。すなわち、クランプ制御信号発生器２８からクランプ制御信号ＣＬＳＷとして、常時、スイッチＳＷｃをオフにする信号を出力した場合を例に説明する。図１１は、カラムＡにおいて、クランプ回路２７のスイッチＳＷｃをオフにした場合の比較部２１の動作状態の一例を示す回路図である。図１２は、カラムＢにおいて、クランプ回路２７のスイッチＳＷｃをオフにした場合の比較部２１の動作状態の一例を示す回路図である。

　図１３は、クランプ回路２７のスイッチＳＷｃをオフにした場合における比較部２１の信号出力状態の一例を、信号値を絶対値として示したタイミング波形図である。なお、図１３には、主としてＰ相期間ＴＰにおける波形を示すが、Ｄ相期間ＴＤについても略同様である。

　図１３において、（Ａ）にはスイッチＳＷ１をオンオフ制御する制御信号ＡＺＳＷの電圧波形を示す。（Ｂ）にはスイッチＳＷ２をオンオフ制御する制御信号ＡＺＮの電圧波形を示す。（Ｃ）にはスイッチＳＷｃをオンオフ制御するクランプ制御信号ＣＬＳＷの電圧波形を示す。制御信号ＡＺＳＷ、制御信号ＡＺＮ、およびクランプ制御信号ＣＬＳＷは、カラムＡ，Ｂについて共通の信号である。

　また、図１３において、（Ｄ）にはトランジスタＭＮ１１に流れる電流Ｉｄ１１の電流波形を示す。（Ｅ）にはトランジスタＭＮ１２に流れる電流Ｉｄ１２の電流波形を示す。（Ｆ）には電源回路２２から供給される電源電圧ＶＤＤ１（ＬＤＯＯＵＴ）の電圧波形を示す。（Ｇ）には初段回路１０１における接続ノードＮｄ２における電圧Ｖｉｎの電圧波形を示す。（Ｈ）には初段回路１０１から出力される信号Ｖｏｕｔ１の電圧波形を示す。信号Ｖｏｕｔ１の電圧波形は、接続ノードＮｄ１における電圧波形に相当する。（Ｉ）には比較部２１から最終的に出力される信号ＣＭＰＯＵＴの電圧波形を示す。図１３の（Ｄ）～（Ｉ）に示した電流および信号は、カラムＡ，Ｂのそれぞれにおける比較部２１の内部において生ずる電流および信号である。

　撮像装置１では、ある水平期間（Ｈ）において、まず、画素Ｐがリセット動作を行うことによりリセット電圧Ｖresetを出力し、ＡＤ変換部ＡＤＣがＰ相期間ＴＰにおいてそのリセット電圧Ｖresetに基づいてＡＤ変換を行う。そして、その後に画素Ｐが電荷転送動作を行うことにより画素電圧Ｖpixを出力し、ＡＤ変換部ＡＤＣがＤ相期間ＴＤにおいてその画素電圧Ｖpixに基づいてＡＤ変換を行う。

　まず、水平期間Ｈが開始すると、駆動部１２は、制御信号ＳＳＥＬの電圧を低レベルから高レベルに変化させる。これにより、画素Ｐでは、トランジスタＳＥＬがオン状態になり、画素Ｐが信号線ＶＳＬと電気的に接続される。また、このタイミングにおいて、駆動部１２は、制御信号ＳＲＳＴの電圧を低レベルから高レベルに変化させる。これにより、画素Ｐでは、トランジスタＲＳＴがオン状態になり、フローティングディフュージョンＦＤの電圧が電源電圧ＶＤＤに設定される（リセット動作）。そして、画素Ｐは、このときのフローティングディフュージョンＦＤの電圧に対応する電圧（リセット電圧Ｖreset）を出力する。このようにして、信号ＳＩＧの電圧がリセット電圧Ｖresetになる。

　また、このタイミング（タイミングｔｚ）において、参照信号生成部１３は、参照信号ＲＡＭＰを所定の基準電圧にする。また、このタイミングｔｚにおいて、撮像制御部１５は、制御信号ＡＺＳＷ，ＡＺＮとして、スイッチＳＷ１，ＳＷ２をともにオン状態にする信号を出力する。スイッチＳＷ１がオン状態になることにより、トランジスタＭＰ１１のゲート電圧（電圧Ｖｉｎ）が、トランジスタＭＰ１１のドレイン電圧と同じ電圧（ＡＺ電圧（基準電圧））になり、容量素子Ｃ１，Ｃ２の電圧が設定される。また、スイッチＳＷ２がオン状態になることにより、トランジスタＭＮ１２のゲート電圧が、トランジスタＭＮ１２のドレイン電圧と同じ電圧になり、容量素子Ｃ３の電圧が設定される。これにより、初段回路１０１から出力される信号Ｖｏｕｔ１および後段回路１０２から出力される信号Ｖｏｕｔ２の電圧は初期の基準電圧になる。このようにして、比較部２１では、動作点設定動作を行う。この動作点設定動作は、比較部２１の初期化動作であり、オートゼロ動作と呼ばれる。以下、オートゼロ動作の期間をＡＺ期間という。

　次に、駆動部１２は、制御信号ＳＲＳＴの電圧を高レベルから低レベルに変化させる。これにより、画素Ｐでは、トランジスタＲＳＴがオフ状態になる。

　次に、タイミングｔ０において、撮像制御部１５は、制御信号ＡＺＳＷ，ＡＺＮとして、スイッチＳＷ１，ＳＷ２をともにオフ状態にする信号を出力する。これにより、ＡＤ変換部ＡＤＣの比較部２１では、スイッチＳＷ１，ＳＷ２がともにオフ状態になり、動作点設定動作（オートゼロ動作）が終了する。比較部２１は、これ以降、トランジスタＭＰ１１のゲート電圧（電圧Ｖｉｎ）と、ＡＺ電圧（基準電圧）とを比較するように動作する。

　次に、タイミングｔａにおいて、参照信号生成部１３は、参照信号ＲＡＭＰの電圧を所定の基準電圧よりも低下させる。これにより、ＡＤ変換部ＡＤＣの比較部２１では、トランジスタＭＰ１１のゲート電圧（電圧Ｖｉｎ）がＡＺ電圧（基準電圧）より低くなるので、初段回路１０１から出力される信号Ｖｏｕｔ１の電圧がＡＺ電圧（基準電圧）よりも高い電圧となる。

　次に、タイミングｔｐ１～ｔｐ２の期間において、ＡＤ変換部ＡＤＣは、リセット電圧Ｖresetに基づいてＡＤ変換を行う。具体的には、まず、タイミングｔｐ１において、参照信号生成部１３は、参照信号ＲＡＭＰの電圧を、所定の基準電圧よりも低い電圧から所定の変化度合いで上昇させ始める。これに応じて、ＡＤ変換部ＡＤＣの比較部２１では、トランジスタＭＰ１１のゲート電圧（電圧Ｖｉｎ）が上昇し始める。また、このタイミングｔｐ１において、撮像制御部１５は、クロック信号ＣＬＫの生成を開始する。ＡＤ変換部ＡＤＣのカウンタ２４は、カウント動作を行うことにより、このクロック信号ＣＬＫのパルスをカウントする。

　そして、タイミングｔｐ１０において、トランジスタＭＰ１１のゲート電圧（電圧Ｖｉｎ）がＡＺ電圧（基準電圧）を上回る。すなわち、トランジスタＭＰ１１のゲート電圧がＡＺ電圧に対して極性が反転する。

　次に、タイミングｔｐ２において、参照信号生成部１３は、Ｐ相期間ＴＰの終了に伴い、参照信号ＲＡＭＰの電圧を所定の基準電圧に設定する。また、撮像制御部１５は、このタイミングｔｐ２において、クロック信号ＣＬＫの生成を停止する。

　Ｐ相期間ＴＰにおけるカウンタ２４のカウント値はＣＮＴＰである。ＡＤ変換部ＡＤＣのラッチ２５は、Ｐ相期間ＴＰにおけるカウント値ＣＮＴＰをラッチする。そして、カウンタ２４はリセットされる。

　次に、参照信号生成部１３は、再度、参照信号ＲＡＭＰを所定の基準電圧（ＡＺ電圧）にする。これにより、Ｄ相期間ＴＤの開始前の所定の期間において、オートゼロ動作が行われる。次に、Ｄ相期間ＴＤにおいて、ＡＤ変換部ＡＤＣは、画素電圧Ｖpixに基づいてＡＤ変換を行う。Ｄ相期間ＴＤにおけるカウンタ２４のカウント値はＣＮＴＤである。ＡＤ変換部ＡＤＣのラッチ２５は、Ｄ相期間ＴＤにおけるカウント値ＣＮＴＤをラッチする。そして、カウンタ２４はリセットされる。

　次に、参照信号生成部１３は、Ｄ相期間ＴＤの終了に伴い、参照信号ＲＡＭＰの電圧を所定の基準電圧に設定する。また、撮像制御部１５は、このタイミングにおいて、クロック信号ＣＬＫの生成を停止する。そして、駆動部１２は、このタイミングにおいて、制御信号ＳＳＥＬの電圧を高レベルから低レベルに変化させる。これにより、画素Ｐでは、トランジスタＳＥＬがオフ状態になり、画素Ｐが信号線ＶＳＬから電気的に切り離される。

　そして、ＡＤ変換部ＡＤＣのラッチ２５は、Ｐ相期間ＴＰにおいてカウンタ２４により得られたカウント値ＣＮＴＰと、Ｄ相期間ＴＤにおいてカウンタ２４により得られたカウント値ＣＮＴＤとの差（ＣＮＴＤ－ＣＮＴＰ）に応じたデジタルコードＣＯＤＥを生成する。

（カラムごとの信号ばらつきの説明）
　ここで、図１３の（Ｄ）～（Ｉ）に示した電流および信号は、カラムＡ，Ｂのそれぞれにおける比較部２１の内部において生ずる電流および信号であるが、これらの電流および信号はカラムごとにばらつきが生ずる。以下、このばらつきについて説明する。なお、Ｄ相期間ＴＤについても略同様である。

　オートゼロ動作の期間（ＡＺ期間）では、カラムＡにおいて、トランジスタＭＮ１０に流れる電流Ｉｄは、トランジスタＭＮ１１に流れる電流Ｉｄ１１（電流値Ｉｄ１）とトランジスタＭＮ１２に流れる電流Ｉｄ１２（電流値Ｉｄ２）との和となる（電流値Ｉｄ１＋Ｉｄ２）（図１１、図１３（Ｄ），（Ｅ））。Ｐ相期間ＴＰ（ＡＤ期間）では、カラムＡにおいて、トランジスタＭＮ１０に流れる電流Ｉｄは、トランジスタＭＮ１２に流れる電流Ｉｄ１２が０であるため、トランジスタＭＮ１１に流れる電流Ｉｄ１１（電流値Ｉｄ１）と同じとなる（図１１、図１３（Ｄ），（Ｅ））。すなわち、クランプ回路２７のスイッチがＰ相期間ＴＰではオフ状態になることで、ＡＺ期間とＰ相期間ＴＰとで電流Ｉｄには差分が生じる。

　一方、カラムＢでは、カラムＡと比べて、トランジスタＭＮ１１に流れる電流Ｉｄ１１の電流値にΔＩｄ１、トランジスタＭＮ１２に流れる電流Ｉｄ１２の電流値にΔＩｄ２のばらつきが生ずる（図１２、図１３（Ｄ），（Ｅ））。これにより、カラムＢでは、オートゼロ動作の期間（ＡＺ期間）では、トランジスタＭＮ１０に流れる電流Ｉｄの電流値は、Ｉｄ１＋Ｉｄ２＋ΔＩｄ１＋ΔＩｄ２となる。また、Ｐ相期間ＴＰ（ＡＤ期間）では、カラムＢにおいて、トランジスタＭＮ１０に流れる電流Ｉｄは、トランジスタＭＮ１２に流れる電流Ｉｄ１２が０であるため、Ｉｄ１＋ΔＩｄ１となる。すなわち、クランプ回路２７のスイッチがＰ相期間ＴＰではオフ状態になることで、ＡＺ期間とＰ相期間ＴＰとで電流Ｉｄには差分が生じる。

　また、カラムＡとカラムＢとでは、電源電圧ＶＤＤ１、電圧Ｖｉｎ、信号Ｖｏｕｔ１についてもばらつきが生ずる（図１３（Ｆ）～（Ｈ））。

　以上のカラムＡ，Ｂの電流および信号のばらつきには、ＤＣ成分とＡＣ成分とが存在する。ＤＣ成分のばらつきは、ＣＤＳ法によるノイズ低減処理により除外される。そこで、次に、カラムごとのＤＣ成分のばらつきを除外し、ＡＺレベルを基準にした変動量を考える。ＡＣ成分のばらつきが、Ｐ相期間ＴＰにおけるカウント値ＣＮＴＰのばらつきとなる。

　図１４は、クランプ回路２７のスイッチＳＷｃをオフにした場合における比較部２１の信号出力状態の一例を、信号値をＡＺレベルからの変動成分として示したタイミング波形図である。図１４の（Ａ）～（Ｉ）には、図１３の（Ａ）～（Ｉ）と同様の信号または電流の波形を示す。

　ＡＺレベルを基準にした変動量を考えた場合、Ｐ相期間ＴＰにおいて、カラムＡとカラムＢとで、電源回路２２から供給される電源電圧ＶＤＤ１（ＬＤＯＯＵＴ）にΔＬＤＯＯＵＴのばらつきが生じる。これにより、初段回路１０１から出力される信号Ｖｏｕｔ１の反転時間にΔＶｏｕｔ１のばらつきが生じ、比較部２１から最終的に出力される信号ＣＭＰＯＵＴの反転時間にばらつきが生じる。これにより、カラムＡとカラムＢとで、Ｐ相期間ＴＰにおけるカウント値ＣＮＴＰにばらつきが生じる。

（クランプ回路２７のクランプ機能を有効にした場合）
　次に、クランプ回路２７のクランプ機能を有効にした場合を例に説明する。すなわち、クランプ制御信号発生器２８からクランプ制御信号ＣＬＳＷとして、所定のタイミングでスイッチＳＷｃをオンにする信号を出力する場合を例に説明する。

　図１５は、カラムＡにおいて、クランプ回路２７のスイッチＳＷｃをオンにした場合の比較部２１の動作状態の一例を示す回路図である。図１６は、カラムＢにおいて、クランプ回路２７のスイッチＳＷｃをオンにした場合の比較部２１の動作状態の一例を示す回路図である。

　図１７は、クランプ回路２７のスイッチＳＷｃを所定のタイミングでオンにした場合における比較部２１の信号出力状態の一例を、信号値を絶対値として示したタイミング波形図である。図１７の（Ａ）～（Ｉ）には、図１３の（Ａ）～（Ｉ）と同様の信号または電流の波形を示す。

　図１７の（Ａ）～（Ｉ）において、比較部２１におけるＡＺ期間では、クランプ回路２７のスイッチＳＷｃがオフにされているので、信号または電流の波形は上記図１３の（Ａ）～（Ｉ）と同様である。

　制御信号発生部２８は、クランプ制御信号ＣＬＳＷとして、ＡＺ期間の終了タイミングに同期してクランプ回路２７のスイッチがオン状態になるような信号を出力する。これにより、Ｐ相期間ＴＰ（ＡＤ期間）では、クランプ回路２７のスイッチがオン状態になる。

　クランプ回路２７のスイッチがオン状態になることで、カラムＡでは、Ｐ相期間ＴＰ（ＡＤ期間）においても、ＡＺ期間と同様に、トランジスタＭＮ１２には電流値Ｉｄ２の電流Ｉｄ１２が流れる（図１５、図１７（Ｄ），（Ｅ））。このため、カラムＡでは、ＡＺ期間とＰ相期間ＴＰとの双方において、トランジスタＭＮ１０に流れる電流Ｉｄの電流値は、Ｉｄ１＋Ｉｄ２となる。すなわち、クランプ回路２７のスイッチがオン状態になることで、ＡＺ期間とＰ相期間ＴＰとで電流Ｉｄは同じとなる。

　一方、カラムＢでは、カラムＡと比べて、トランジスタＭＮ１１に流れる電流Ｉｄ１１の電流値にΔＩｄ１、トランジスタＭＮ１２に流れる電流Ｉｄ１２の電流値にΔＩｄ２のばらつきが生ずる（図１６、図１７（Ｄ），（Ｅ））。これにより、カラムＢでは、ＡＺ期間とＰ相期間ＴＰとの双方において、トランジスタＭＮ１０に流れる電流Ｉｄの電流値は、Ｉｄ１＋Ｉｄ２＋ΔＩｄ１＋ΔＩｄ２となる。すなわち、クランプ回路２７のスイッチがオン状態になることで、ＡＺ期間とＰ相期間ＴＰとで電流Ｉｄは同じとなる。

　また、カラムＡとカラムＢとでは、電源電圧ＶＤＤ１、電圧Ｖｉｎ、信号Ｖｏｕｔ１についてもばらつきが生ずる（図１７（Ｆ）～（Ｈ））。

　図１８は、クランプ回路２７のスイッチＳＷｃを所定のタイミングでオンにした場合における比較部２１の信号出力状態の一例を、信号値をＡＺレベルからの変動成分として示したタイミング波形図である。図１８の（Ａ）～（Ｉ）には、図１４の（Ａ）～（Ｉ）と同様の信号または電流の波形を示す。

　ＡＺレベルを基準にした変動量を考えた場合、クランプ回路２７のスイッチがオン状態になることで、ＡＺ期間とＰ相期間ＴＰとの双方において、カラムＡとカラムＢとで電流Ｉｄ１，Ｉｄ２のばらつきはない。また、ＡＺレベルを基準にした変動量を考えた場合、ＡＺ期間とＰ相期間ＴＰとの双方において、カラムＡとカラムＢとで、電源電圧ＶＤＤ１、電圧Ｖｉｎ、信号Ｖｏｕｔ１、信号ＣＭＰＯＵＴのばらつきはない。これにより、カラムＡとカラムＢとで、Ｐ相期間ＴＰにおけるカウント値ＣＮＴＰにばらつきは生じない、または低減される。

　また、クランプ回路２７のクランプ機能を有効にした場合、Ｐ相期間ＴＰにおける信号ＣＭＰＯＵＴの分布幅を拡大することが可能となる。なお、カラムＡ，Ｂの電源電圧ＶＤＤ１のＤＣ成分のばらつきは、ＣＤＳ法によるノイズ低減処理により互いにキャンセルされる。この効果は、ＡＤ変換ゲインが低ゲインである場合に、特に大きい。逆に、ＡＤ変換ゲインが高ゲインである場合には、小さい。このため、特に、ＡＤ変換ゲインが高ゲインである場合には、クランプ回路２７のクランプ機能を有効にすることが望ましい。

［１．３　効果］
　以上説明したように、一実施の形態に係る撮像装置１によれば、複数のＡＤ変換部ＡＤＣのそれぞれの比較部２１において、後段回路１０２から出力された信号Ｖｏｕｔ２の電圧を、クランプ回路２７によって選択的にクランプすることを可能にしたので、画質の向上を図ることが可能となる。

　なお、本明細書に記載された効果はあくまでも例示であって限定されるものではなく、また他の効果があってもよい。以降の変形例や他の実施の形態の効果についても同様である。

［１．４　変形例］
（変形例１）
　図１９Ａおよび図１９Ｂは、変形例１に係る比較部２１Ａの一構成例を概略的に示している。なお、図１９Ｂでは、比較部２１Ａの一構成例を、部分的に簡略化して示す。

　比較部２１は、図４Ａおよび図４Ｂに示した構成に限定されるものではなく、図１９Ａおよび図１９Ｂに示す変形例１に係る比較部２１Ａのように構成してもよい。変形例１に係る比較部２１Ａでは、接地電圧ＶＳＳ０は、撮像制御部１５から、接地線ＶＳＳＬを介して供給される。この比較部２１Ａは、電源回路２２Ａと、比較回路２３Ａとを有している。また、比較部２１Ａは、インバータＩＮＶ１０と、クランプ回路２７と、クランプ制御信号発生器２８とを有している。

　電源回路２２Ａは、図１９Ｂに示したように、例えばトランジスタＭＰ２０を有している。

　比較回路２３Ａは、初段回路１０１と、後段回路１０２とを有している。初段回路１０１は、信号ＳＩＧおよび参照信号ＲＡＭＰに基づく比較動作に応じた信号Ｖｏｕｔ１を出力可能となっている。後段回路１０２は、接続ノードＮｄ１を介して初段回路１０１に接続され、接続ノードＮｄ１を介して初段回路１０１から出力された信号Ｖｏｕｔ１に応じた信号Ｖｏｕｔ２を出力可能となっている。

　比較回路２３Ａにおいて、初段回路１０１は、容量素子Ｃ１１，Ｃ１２と、トランジスタＭＮ２１と、定電流源６１Ａと、スイッチＳＷ１１とを有している。定電流源６１Ａは、図１９Ｂに示したように、例えばトランジスタＭＰ２１を有している。トランジスタＭＰ２０，ＭＰ２１は、Ｐ型のＭＯＳトランジスタであり、トランジスタＭＮ２１は、Ｎ型のＭＯＳトランジスタである。
　以下、図１９Ｂに示した構成例を例に説明するが、電源回路２２Ａ、および定電流源６１Ａの構成は図１９Ｂに示した構成例に限定されるものではない。

　比較回路２３Ａにおいて、後段回路１０２は、図示しないが、例えばＮ型のＭＯＳトランジスタからなる第２のトランジスタと、Ｐ型のＭＯＳトランジスタからなる第２の負荷トランジスタとを有する。

　電源回路２２Ａは、複数のＡＤ変換部ＡＤＣのそれぞれの比較回路２３Ａに対して設けられ、初段回路１０１と後段回路１０２とに、共通の電源電圧として接地電圧ＶＳＳ１を供給する。電源回路２２Ａにおいて、トランジスタＭＰ２０のゲートにはバイアス電圧ＶＢ１が供給され、ドレインは接地線ＶＳＳＬに接続され、ソースはトランジスタＭＮ２１のソースと、後段回路１０２における図示しない第２のトランジスタのソースとに接続される。トランジスタＭＰ２０は、いわゆるソースフォロワとして動作することにより、ソースから接地電圧ＶＳＳ１を出力する。また、トランジスタＭＮ２０のソースは、クランプ回路２７におけるスイッチＳＷｃの一端に接続される。

　容量素子Ｃ１１，Ｃ１２は一端および他端を有する。容量素子Ｃ１１の一端は参照信号生成部１３に接続され、他端は容量素子Ｃ１２の他端、トランジスタＭＮ２１のゲート、およびスイッチＳＷ１１の一端に接続される。この容量素子Ｃ１１の一端には、参照信号生成部１３が生成した参照信号ＲＡＭＰが供給される。容量素子Ｃ１２の一端は信号線ＶＳＬに接続され、他端は容量素子Ｃ１１の他端、トランジスタＭＮ２１のゲート、およびスイッチＳＷ１１の一端に接続される。この容量素子Ｃ１２の一端には、画素Ｐが生成した信号ＳＩＧが供給される。

　容量素子Ｃ１１および容量素子Ｃ１２のうち少なくとも一方は容量が可変であってもよい。これにより、容量素子Ｃ１１と容量素子Ｃ１２との容量の比率を変更可能であってもよい。

　トランジスタＭＮ２１のゲートは接続ノードＮｄ２を介して、容量素子Ｃ１１，Ｃ１２の他端およびスイッチＳＷ１１の一端に接続される。トランジスタＭＮ２１のゲートには、容量素子Ｃ１２を介して信号ＳＩＧが入力される。また、トランジスタＭＮ２１のゲートには、容量素子Ｃ１１を介して参照信号ＲＡＭＰが入力される。

　トランジスタＭＮ２１のドレインはトランジスタＭＰ２１のドレイン、トランジスタＭＮ２２のゲート、およびスイッチＳＷ１１の他端に接続され、ソースはトランジスタＭＰ２０と、後段回路１０２における図示しない第２の負荷トランジスタのソースとに接続される。

　トランジスタＭＰ２１のゲートにはバイアス電圧ＶＢ２が供給され、ドレインはトランジスタＭＮ２１のドレイン、トランジスタＭＮ２２のゲート、およびスイッチＳＷ１１の他端に接続され、ソースは電源電圧ＶＤＤ０が供給される。トランジスタＭＰ２１は、トランジスタＭＮ２１の負荷となる負荷トランジスタであり、定電流源として動作する。スイッチＳＷ１１は、制御信号ＡＺＳＷに基づいてオンオフするように構成され、一端は容量素子Ｃ１１，Ｃ１２の他端およびトランジスタＭＮ２１のゲートに接続される。スイッチＳＷ１１の他端は、トランジスタＭＮ２１，ＭＰ２１のドレインと、後段回路１０２における図示しない第２のトランジスタのゲートとに接続される。

　ここで、トランジスタＭＮ２１は、本開示の技術における「第１のトランジスタ」の一具体例に相当する。容量素子Ｃ１１は、本開示の技術における「第１の容量素子」の一具体例に相当する。容量素子Ｃ１２は、本開示の技術における「第２の容量素子」の一具体例に相当する。トランジスタＭＰ２１は、本開示の技術における「第１の負荷トランジスタ」の一具体例に相当する。

　クランプ回路２７は、複数のＡＤ変換部ＡＤＣのそれぞれの比較回路２３Ａに対して設けられる。クランプ回路２７のスイッチＳＷｃは、クランプ制御信号ＣＬＳＷに基づいてオンオフ制御される。クランプ回路２７は、スイッチＳＷｃがオン状態になることにより、後段回路１０２から出力された信号Ｖｏｕｔ２の電圧を選択的にクランプすることが可能となっている。

　クランプ回路２７におけるトランジスタＭＮｃのゲートは、インバータＩＮＶ１０の出力端に接続され、信号ＣＭＰＯＵＴが入力される。トランジスタＭＮｃのソースは、インバータＩＮＶ１０の入力端と、後段回路１０２における図示しない第２のトランジスタおよび第２の負荷トランジスタのドレインに接続される。トランジスタＭＮｃのドレインは、スイッチＳＷｃの他端に接続される。

　クランプ回路２７におけるスイッチＳＷｃの一端は、トランジスタＭＰ２０のソースと、トランジスタＭＮ２１のソースと、後段回路１０２における図示しない第２のトランジスタのソースとに接続される。スイッチＳＷｃの他端は、クランプ回路２７におけるトランジスタＭＮｃのドレインに接続される。

　変形例１に係る比較部２１Ａにおいても、図４Ａおよび図４Ｂに示した比較部２１と同様にスイッチＳＷｃを適切にオンオフ制御することにより、画質の向上を図ることが可能となる。また、変形例１に係る比較部２１Ａにおいても、クランプ回路２７の構成を、図５に示したクランプ回路２７Ａまたは図６に示したクランプ回路２７Ｂのように構成してもよい。

　その他の構成および動作は、図４Ａおよび図４Ｂに示した比較部２１と略同様であってもよい。

（変形例２）
（構成）
　図２０は、変形例２に係る比較部２１Ｂの一構成例を概略的に示している。

　変形例２に係る比較部２１Ｂは、図４Ａおよび図４Ｂに示した比較部２１における比較回路２３に代えて、比較回路２３Ｂを有している。比較回路２３Ｂは、図４Ａおよび図４Ｂに示した比較回路２３における容量素子Ｃ１および容量素子Ｃ２として、容量素子Ｃｇ１，Ｃｇ２，Ｃｇ３，Ｃｇ４，Ｃｇ５を有している。また、比較回路２３Ｂは、スイッチＳＷｇ１，ＳＷｇ２，ＳＷｇ３，ＳＷｇ４，ＳＷｇ５を有している。容量素子Ｃｇ１，Ｃｇ２，Ｃｇ３，Ｃｇ４，Ｃｇ５は、スイッチＳＷｇ１，ＳＷｇ２，ＳＷｇ３，ＳＷｇ４，ＳＷｇ５を介して、並列的に接続することが可能とされている。これにより、容量素子Ｃ１および容量素子Ｃ２のうち少なくとも一方は容量を可変とし、容量素子Ｃ１と容量素子Ｃ２との容量の比率を変更可能となっている。なお、容量素子Ｃ１および容量素子Ｃ２を構成する容量素子の数は、この例には限られない。

　容量素子Ｃｇ１の一端には、画素Ｐが生成した信号ＳＩＧが供給される。容量素子Ｃｇ５の一端には、参照信号生成部１３が生成した参照信号ＲＡＭＰが供給される。容量素子Ｃｇ１の一端には、スイッチＳＷｇ１の一端が接続される。スイッチＳＷｇ１の他端は、容量素子Ｃｇ２の一端とスイッチＳＷｇ２の一端とに接続される。スイッチＳＷｇ２の他端は、容量素子Ｃｇ３の一端とスイッチＳＷｇ３の一端とに接続される。スイッチＳＷｇ３の他端は、容量素子Ｃｇ４の一端とスイッチＳＷｇ４の一端とに接続される。スイッチＳＷｇ５の他端は、容量素子Ｃｇ５の一端に接続される。容量素子Ｃｇ１，Ｃｇ２，Ｃｇ３，Ｃｇ４，Ｃｇ５の他端は、トランジスタＭＰ１１のゲート、およびスイッチＳＷ１の一端に接続される。

　容量素子Ｃｇ１，Ｃｇ２，Ｃｇ３，Ｃｇ４，Ｃｇ５は、例えば同じ容量の素子であってもよい。スイッチＳＷｇ１，ＳＷｇ２，ＳＷｇ３，ＳＷｇ４，ＳＷｇ５のオンオフ状態は、スイッチ設定信号ＧＡＳＷにより制御される。スイッチＳＷｇ１，ＳＷｇ２，ＳＷｇ３，ＳＷｇ４，ＳＷｇ５は、少なくとも１つがオフ状態となるように制御される。これにより、容量素子Ｃ１と容量素子Ｃ２との容量の比率を変更することが可能となる。比較回路２３Ｂにおいて、トランジスタＭＰ１１のゲートに入力される参照信号ＲＡＭＰの信号波形の傾きは、容量素子Ｃ１と容量素子Ｃ２との容量の比率を変更することにより変更可能である。これにより、参照信号ＲＡＭＰの信号波形を、ＡＤ変換ゲインに応じた波形にすることが可能となる。

　図２１は、変形例２に係る撮像装置１における読出部２０の周辺部の一構成例を表している。

　変形例２に係る撮像装置１は、図３に示した構成例に対して、ゲイン設定制御部８１と、レジスタ８２とをさらに備えている。

　ここで、ゲイン設定制御部８１は、本開示の技術における「設定制御部」の一具体例に相当する。レジスタ８２は、本開示の技術における「設定記憶部」の一具体例に相当する。

　変形例２に係る撮像装置１において、信号処理部１４は、複数のＡＤ変換部ＡＤＣのそれぞれから出力された画像信号ＤＡＴＡ０に基づいて照度データＤＡＴＡ１を生成した後、画像データとしての画像信号ＤＡＴＡを生成するようにしてもよい。信号処理部１４は、画素アレイ１１における複数の画素Ｐの全部または一部の画素Ｐからの信号ＳＩＧに基づく画像信号ＤＡＴＡ０に基づいて照度を取得して、照度データＤＡＴＡ１をゲイン設定制御部８１へ出力してもよい。信号処理部１４による照度データＤＡＴＡ１の生成演算は、所定の画素信号の統計値、たとえば平均、中央値、最頻値を得るように構成されてよいし、統計量を得る前後に任意の線形または非線形演算を施してもよい。

　なお、画素アレイ１１において、照度計測専用の画素を備えてもよい。また、画素アレイ１１において、撮像に用いるか照度計測に用いるかを切り替えられるように構成された画素を備えてもよい。

　レジスタ８２は、容量素子Ｃ１と容量素子Ｃ２との容量の比率を設定するための設定データＧＡＤＴを記憶するようにしてもよい。

　ゲイン設定制御部８１は、信号処理部１４からの照度データＤＡＴＡ１とレジスタ８２からの設定データＧＡＤＴとの少なくとも一方に基づいて、スイッチ設定信号ＧＡＳＷを生成し、容量素子Ｃ１と容量素子Ｃ２との容量の比率を制御するようにしてもよい。

　照度データＤＡＴＡ１および設定データＧＡＤＴとスイッチ設定信号ＧＡＳＷとの対応関係は、演算ハードウェア、演算ソフトウェア、またはルックアップテーブル等で実現するようにしていもよい。

（動作）
　図２２は、変形例２に係る撮像装置１における照度計測処理の一例を概略的に示している。図２３は、変形例２に係る撮像装置１における撮像処理の一例を概略的に示している。ここでは、１フレームの読み出しシーケンスの一例を示す。また、ローリングシャッタの場合を例に説明する。

　駆動部１２は、撮像制御部１５からの指示に基づいて、画素ラインＬ単位で、画素アレイ１１における複数の画素Ｐを順次駆動する。まず、駆動部１２は、１つの画素ラインＬを選択する（ステップＳ１１０）。次に、駆動部１２は、画素アレイ１１に対して、選択された１つの画素ラインＬについて露光開始駆動および読出駆動を行う（ステップＳ１１１）。次に、ＡＤ変換部ＡＤＣは、１つの画素ラインＬの画素Ｐからの信号ＳＩＧについてＡ／Ｄ変換を行う（ステップＳ１１２）。次に、ＡＤ変換部ＡＤＣは、１つの画素ラインＬについて、画像信号ＤＡＴＡ０の出力を行う（ステップＳ１１３）。

　次に、撮像制御部１５は、画素アレイ１１の最終ラインまで駆動したか否かを判断する（ステップＳ１１４）。最終ラインまで駆動していないと判断した場合（ステップＳ１１４：Ｎ）には、撮像制御部１５は、ステップＳ１１０の処理に戻る。撮像制御部１５が最終ラインまで駆動したと判断した場合（ステップＳ１１４：Ｙ）には、信号処理部１４は、ＡＤ変換部ＡＤＣから出力された画像信号ＤＡＴＡ０に基づいて照度データＤＡＴＡ１の生成を行う（ステップＳ１１５）。次に、信号処理部１４は、照度データＤＡＴＡ１をゲイン設定制御部８１へ出力する（ステップＳ１１６）。

　次に、撮像制御部１５は、図２３の撮像処理を行う。駆動部１２は、撮像制御部１５からの指示に基づいて、画素ラインＬ単位で、画素アレイ１１における複数の画素Ｐを順次駆動する。まず、駆動部１２は、１つの画素ラインＬを選択する（ステップＳ１２０）。次に、駆動部１２は、画素アレイ１１に対して、選択された１つの画素ラインＬについて露光開始駆動および読出駆動を行う（ステップＳ１２１）。次に、ＡＤ変換部ＡＤＣは、１つの画素ラインＬの画素Ｐからの信号ＳＩＧについてＡ／Ｄ変換を行う（ステップＳ１２２）。次に、ＡＤ変換部ＡＤＣは、１つの画素ラインＬについて、画像信号ＤＡＴＡ０の出力を行う（ステップＳ１２３）。

　次に、撮像制御部１５は、画素アレイ１１の最終ラインまで駆動したか否かを判断する（ステップＳ１２４）。最終ラインまで駆動していないと判断した場合（ステップＳ１２４：Ｎ）には、撮像制御部１５は、ステップＳ１２０の処理に戻る。撮像制御部１５が最終ラインまで駆動したと判断した場合（ステップＳ１２４：Ｙ）には、信号処理部１４は、ＡＤ変換部ＡＤＣから出力された画像信号ＤＡＴＡ０に基づいて、画像データとしての画像信号ＤＡＴＡを生成する（ステップＳ１２５）。次に、信号処理部１４は、画像データとしての画像信号ＤＡＴＡを出力する（ステップＳ１２６）。

（効果）
　変形例２に係る撮像装置１によれば、フレームごとに最適なゲインでの撮像が可能になる。なお、変形例２に係る撮像装置１において、撮像用の露光において照度取得用の露光を兼用し、画像データの生成に合わせて照度データＤＡＴＡ１を生成してもよい。また、撮像用の露光シーケンスと、照度取得用の露光シーケンスは交互でなくてもよい。例えば照度取得用の露光シーケンスは数フレームに１度でもよい。また、信号処理部１４における照度データＤＡＴＡ１の生成演算を部分の一部または全てと、ゲイン設定制御部８１は、他の回路とは異なるチップで構成してもよい。

　その他の構成および動作は、上記一実施の形態に係る撮像装置１と略同様であってもよい。

＜２．撮像装置の使用例＞
　図２４は、上記実施の形態に係る撮像装置１の使用例を表すものである。上述した撮像装置１は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングする様々なケースに使用することができる。

・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビジョンや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置

＜３．移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。

　図２５は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。

　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２５に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。

　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。

　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。

　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。

　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。

　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。

　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ　Ｄｒｉｖｅｒ　Ａｓｓｉｓｔａｎｃｅ　Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。

　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。

　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２５の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。

　図２６は、撮像部１２０３１の設置位置の例を示す図である。

　図２６では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。

　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。

　なお、図２６には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。

　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。

　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。

　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。

　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。これにより、車両制御システム１２０００では、撮像画像の画質を高めることができる。その結果、車両制御システム１２０００では、車両の衝突回避あるいは衝突緩和機能、車間距離に基づく追従走行機能、車速維持走行機能、車両の衝突警告機能、車両のレーン逸脱警告機能等の精度を高めることができる。

＜４．測距装置への応用例＞
　次に、本技術を測距装置に応用した場合の一例について、詳細に説明する。

　図２７は、本応用例に係る測距装置９００の一構成例を表すものである。測距装置９００は、インダイレクト方式により計測対象物ＯＢＪまでの距離を計測するように構成される。測距装置９００は、発光部９０１と、光学系９０２と、光検出部９１０と、制御部９０３とを備えている。

　発光部９０１は、計測対象物ＯＢＪに向かって光パルスＬ０を射出するように構成される。発光部９０１は、制御部９０３からの指示に基づいて、発光および非発光を交互に繰り返す発光動作を行うことにより光パルスＬ０を射出するようになっている。発光部９０１は、例えば赤外光を射出する光源を有する。この光源は、例えば、レーザ光源やＬＥＤ（Light Emitting Diode）などを用いて構成される。

　光学系９０２は、光検出部９１０の受光面Ｓにおいて像を結像させるレンズを含んで構成される。この光学系９０２には、発光部９０１から射出され、計測対象物ＯＢＪにより反射された光パルス（反射光パルスＬ１）が入射するようになっている。

　光検出部９１０は、制御部９０３からの指示に基づいて、光を検出することにより距離画像ＰＩＣを生成するように構成される。距離画像ＰＩＣに含まれる複数の画素値のそれぞれは、計測対象物ＯＢＪまでの距離Ｄについての値を示す。そして、光検出部９１０は、生成した距離画像ＰＩＣを画像信号ＤＡＴＡとして出力するようになっている。

　制御部９０３は、発光部９０１および光検出部９１０に制御信号を供給し、これらの動作を制御することにより、測距装置９００の動作を制御するように構成される。

　図２８は、光検出部９１０の一構成例を表すものである。光検出部９１０は、画素アレイ９１１と、駆動部９１２と、参照信号生成部９１３と、読出部９１９と、信号処理部９１４と、撮像制御部９１５とを有している。例えば、画素アレイ９１１、駆動部９１２、参照信号生成部９１３、読出部９１９、信号処理部９１４、および撮像制御部９１５は、１枚の半導体基板に形成されてもよい。また、画素アレイ９１１が１枚の半導体基板に形成されるとともに、駆動部９１２、参照信号生成部９１３、読出部９１９、信号処理部９１４、および撮像制御部９１５が他の半導体基板に形成され、これらの２枚の半導体基板が重ねあわされるようにしてもよい。

　画素アレイ９１１は、マトリックス状に配置された複数の画素９２０を有している。画素９２０は、受光量に応じた画素電圧Ｖpixを生成するように構成される。

　図２９は、画素９２０の一構成例を表すものである。画素アレイ９１１は、複数の制御線９３１Ａと、複数の制御線９３１Ｂと、複数の制御線９３２Ａと、複数の制御線９３２Ａと、複数の制御線９３３と、複数の信号線９３９Ａと、複数の信号線９３９Ｂとを有している。

　画素９２０は、フォトダイオード９２１と、フローティングディフュージョン９２３Ａ，９２３Ｂと、トランジスタ９２２Ａ，９２２Ｂ，９２４Ａ，９２４Ｂ，９２５Ａ，９２５Ｂ，９２６Ａ，９２６Ｂとを有している。フォトダイオード９２１、フローティングディフュージョン９２３Ａ、およびトランジスタ９２２Ａ，９２４Ａ，９２５Ａ，９２６Ａからなる回路をタップＡとも呼ぶ。また、フォトダイオード９２１、フローティングディフュージョン９２３Ｂ、およびトランジスタ９２２Ｂ，９２４Ｂ，９２５Ｂ，９２６Ｂからなる回路をタップＢとも呼ぶ。

　タップＡにおいて、トランジスタ９２２Ａのゲートは制御線９３１Ａに接続され、ソースはフォトダイオード９２１に接続され、ドレインはフローティングディフュージョン９２３Ａに接続される。フローティングディフュージョン９２３Ａは、フォトダイオード９２１からトランジスタ９２２Ａを介して供給された電荷を蓄積するように構成される。トランジスタ９２４Ａのゲートは制御線９３２Ａに接続され、ドレインには電源電圧ＶＤＤが供給され、ソースはフローティングディフュージョン９２３Ａに接続される。トランジスタ９２５Ａのゲートはフローティングディフュージョン９２３Ａに接続され、ドレインには電源電圧ＶＤＤが供給され、ソースはトランジスタ９２６Ａのドレインに接続される。トランジスタ９２６Ａのゲートは制御線９３３に接続され、ドレインはトランジスタ９２５Ａのソースに接続され、ソースは信号線９３９Ａに接続される。以上、タップＡを例に説明したが、タップＢについても同様である。

　この構成により、画素９２０では、トランジスタ９２４Ａがオン状態になることによりフローティングディフュージョン９２３Ａがリセットされ、トランジスタ９２４Ｂがオン状態になることによりフローティングディフュージョン９２３Ｂがリセットされる。そして、トランジスタ９２２Ａ，９２２Ｂのうちのいずれか１つが交互にオン状態になることにより、フォトダイオード９２１により生成された電荷がフローティングディフュージョン９２３Ａおよびフローティングディフュージョン９２３Ｂに選択的に蓄積される。そして、トランジスタ９２６Ａ，９２６Ｂがオン状態になることにより、画素９２０は、フローティングディフュージョン９２３Ａに蓄積された電荷の量に応じた画素信号を信号線９３９Ａに出力するとともに、フローティングディフュージョン９２３Ｂに蓄積された電荷の量に応じた画素信号を信号線９３９Ｂに出力するようになっている。

　駆動部９１２（図２８）は、撮像制御部９１５からの指示に基づいて、画素ラインＬ単位で、画素アレイ９１１における複数の画素９２０を順次駆動するように構成される。参照信号生成部９１３は、撮像制御部９１５からの指示に基づいて、参照信号ＲＡＭＰを生成するように構成される。読出部９１９は、撮像制御部９１５からの指示に基づいて、画素アレイ９１１から信号線９３９Ａ，９３９Ｂを介して供給された画素信号に基づいてＡＤ変換を行うことにより、画像信号ＤＡＴＡ０を生成するように構成される。信号処理部９１４は、撮像制御部９１５からの指示に基づいて、画像信号ＤＡＴＡ０に対して、所定の信号処理を行うことにより距離画像ＰＩＣを生成し、この距離画像ＰＩＣを含む画像信号ＤＡＴＡを出力するように構成される。撮像制御部９１５は、駆動部９１２、参照信号生成部９１３、読出部９１９、および信号処理部９１４に制御信号を供給し、これらの回路の動作を制御することにより、光検出部９１０の動作を制御するように構成される。

　図３０は、測距装置９００の一動作例を表すものであり、図３０（Ａ）は、発光部９０１から射出される光パルスＬ０の波形を示し、図３０（Ｂ）は、光検出部９１０が検出する反射光パルスＬ１の波形を示す。

　発光部９０１は、制御部９０３からの指示に基づいて、デューティ比が５０％であるパルス波形を有する光パルスＬ０を射出する（図３０（Ａ））。この光パルスＬ０は、計測対象物ＯＢＪに向かって進行する。そして、この光パルスＬ０が計測対象物ＯＢＪにより反射され、反射された反射光パルスＬ１は、光検出部９１０に向かって進行する。そして、この光検出部９１０の画素９２０が、この反射光パルスＬ１を検出する（図３０（Ｂ））。画素９２０により検出された反射光パルスＬ１は、図３０（Ａ）に示した光パルスＬ０の波形を遅延時間ＤＬだけ遅延した波形を有する。この遅延時間ＤＬは、光が、発光部９０１、計測対象物ＯＢＪ、光検出部９１０の順に進行する時間であり、光の飛行時間に対応する。この光の飛行時間は、測距装置９００と計測対象物ＯＢＪとの間の距離に対応している。

　インダイレクト方式では、画素９２０のフローティングディフュージョン９２３Ａは、発光部９０１が発光する期間９４１において、フォトダイオード９２１の受光量に応じた信号電荷Ｑ１を蓄積し、画素９２０のフローティングディフュージョン９２３Ｂは、発光部９０１が消光する期間９４２において、フォトダイオード９２１の受光量に応じた信号電荷Ｑ２を蓄積する。そして、信号処理部９１４は、信号電荷Ｑ１と信号電荷Ｑ２との電荷比を求める。フォトダイオード９２１は、期間９５１，９５２において光を検出しているので、信号電荷Ｑ１の電荷量は、期間９５１の長さに比例し、信号電荷Ｑ２の電荷量は、期間９５２の長さに比例する。遅延時間ＤＬが短い場合には、信号電荷Ｑ１が多くなるとともに信号電荷Ｑ２が少なくなり、遅延時間ＤＬが長い場合には、信号電荷Ｑ１が少なくなるとともに信号電荷Ｑ２が多くなる。このように、信号電荷Ｑ１と信号電荷Ｑ２の電荷比は、遅延時間ＤＬに応じて変化する。インダイレクト方式では、この電荷比を求めることにより、例えば高い精度で遅延時間ＤＬを求めることができ、その結果、高い精度で、計測対象物ＯＢＪまでの距離を計測することができる。この読出部９１９には、本技術を適用することができる。これにより、距離画像の画質を高めることができる。

　以上、本開示に係る技術が適用され得る測距装置９００の一例について説明した。本開示に係る技術は、このような測距装置９００に適用され得る。これにより、測距装置９００では、距離画像の画質を高めることができる。

＜５．その他の実施の形態＞
　本開示による技術は、上記一実施の形態および変形例の説明に限定されず種々の変形実施が可能である。

　例えば、上記の実施の形態では、図２に示したように画素Ｐを構成したが、これに限定されるものではなく、様々な構成の画素を用いることができる。

　例えば、本技術は以下のような構成を取ることもできる。
　以下の構成の本技術によれば、複数のＡＤ変換部のそれぞれの比較回路において、第２段アンプ回路からの第２の出力信号の電圧を、クランプ回路によって選択的にクランプすることを可能にしたので、画質の向上を図ることが可能となる。

（１）
　マトリックス状に配置され、それぞれが画素信号を生成可能な複数の画素と、
　参照信号を生成可能な参照信号生成部と、
　前記複数の画素の各画素列ごとに設けられ、前記画素信号および前記参照信号に基づく比較動作に応じた第１の出力信号を出力可能な第１段アンプ回路と、前記第１段アンプ回路に接続され、前記第１段アンプ回路から出力された前記第１の出力信号に応じた第２の出力信号を出力可能な第２段アンプ回路とを有する比較回路を含み、前記第２の出力信号に基づいて前記画素信号のＡＤ変換を行う複数のＡＤ変換部と、
　前記複数のＡＤ変換部のそれぞれの前記比較回路に対して設けられ、クランプ制御信号に基づいてオンオフ制御されるスイッチを有し、前記スイッチがオン状態になることにより、前記第２段アンプ回路からの前記第２の出力信号の電圧を選択的にクランプすることが可能な複数のクランプ回路と、
　前記複数のクランプ回路のそれぞれに対する前記クランプ制御信号を生成する制御信号発生部と
　を備える
　光検出装置。
（２）
　前記複数のＡＤ変換部のそれぞれの前記比較回路に対して設けられ、前記第１段アンプ回路と前記第２段アンプ回路とに共通の電源電圧を供給する電源回路、をさらに備える
　上記（１）に記載の光検出装置。
（３）
　前記制御信号発生部は、前記複数のＡＤ変換部のそれぞれのＡＤ変換ゲインに基づいて前記クランプ制御信号を生成する
　上記（１）または（２）に記載の光検出装置。
（４）
　前記複数のＡＤ変換部はそれぞれ、少なくとも、第１のＡＤ変換ゲインでＡＤ変換を行う第１のゲインモードと前記第１のＡＤ変換ゲインよりも高い第２のＡＤ変換ゲインでＡＤ変換を行う第２のゲインモードとを含む複数のゲインモードで動作可能であり、
　前記制御信号発生部は、前記複数のクランプ回路のそれぞれに対して、前記クランプ制御信号として、前記第１のゲインモードでは前記クランプ回路のクランプ機能が無効となり、前記第２のゲインモードでは前記クランプ回路の前記クランプ機能が有効となるような信号を出力する
　上記（３）に記載の光検出装置。
（５）
　前記複数の画素はそれぞれ、前記画素信号として、第１の期間においてリセット電圧となる信号を出力した後、第２の期間において受光量に応じた画素電圧となる信号を出力するようになされ、
　前記参照信号生成部は、前記第１の期間の開始前の所定の期間、および前記第２の期間の開始前の所定の期間において所定の基準電圧となる参照信号を生成するようになされ、
　前記制御信号発生部は、前記クランプ制御信号として、前記所定の期間の終了タイミングに同期して前記クランプ回路の前記スイッチがオン状態になるような信号を生成する
　上記（１）ないし（４）のいずれか１つに記載の光検出装置。
（６）
　前記第１段アンプ回路は、
　前記参照信号が入力される第１の容量素子と、
　前記画素信号が入力される第２の容量素子と、
　ゲートと、ドレインと、ソースとを有し、前記第１の容量素子を介して前記ゲートに前記参照信号が入力されると共に、前記第２の容量素子を介して前記ゲートに前記画素信号が入力される第１のトランジスタと
　を有する
　上記（１）ないし（５）のいずれか１つに記載の光検出装置。
（７）
　前記第１段アンプ回路は、
　前記第１のトランジスタの前記ドレインに接続された第１の負荷トランジスタ、をさらに有する
　上記（６）に記載の光検出装置。
（８）
　前記第１の容量素子および前記第２の容量素子のうち少なくとも一方は容量が可変であり、前記第１の容量素子と前記第２の容量素子との容量の比率が変更可能である
　上記（６）または（７）に記載の光検出装置。
（９）
　照度データに基づいて、前記第１の容量素子と前記第２の容量素子との容量の比率を制御する設定制御部、をさらに備える
　上記（８）に記載の光検出装置。
（１０）
　前記複数のＡＤ変換部のそれぞれから出力された信号に基づいて前記照度データを生成した後、画像データを生成する信号処理部、をさらに備える
　上記（９）に記載の光検出装置。
（１１）
　前記第１の容量素子と前記第２の容量素子との容量の比率を設定するための設定データを記憶する設定記憶部、をさらに備え、
　前記設定制御部は、前記照度データと前記設定データとに基づいて、前記第１の容量素子と前記第２の容量素子との容量の比率を制御する制御信号を生成する
　上記（９）または（１０）に記載の光検出装置。
（１２）
　前記第２段アンプ回路は、
　ゲートと、ドレインと、ソースとを有し、前記ゲートに前記第１の出力信号が入力され、前記ドレインから前記第２の出力信号を出力可能な第２のトランジスタを有する
　上記（１）ないし（１１）のいずれか１つに記載の光検出装置。
（１３）
　前記第２アンプ回路は、
　前記第２のトランジスタの前記ドレインに接続された第２の負荷トランジスタ、をさらに有する
　上記（１２）に記載の光検出装置。
（１４）
　前記複数のＡＤ変換部のそれぞれの前記比較回路に対して設けられ、前記第２の出力信号を反転させるインバータ、をさらに備え、
　前記複数のクランプ回路はそれぞれ、前記インバータの入力端と出力端とに接続されている
　上記（１）ないし（１３）のいずれか１つに記載の光検出装置。
（１５）
　光検出装置を含み、
　前記光検出装置は、
　マトリックス状に配置され、それぞれが画素信号を生成可能な複数の画素と、
　参照信号を生成可能な参照信号生成部と、
　前記複数の画素の各画素列ごとに設けられ、前記画素信号および前記参照信号に基づく比較動作に応じた第１の出力信号を出力可能な第１段アンプ回路と、前記第１段アンプ回路に接続され、前記第１段アンプ回路から出力された前記第１の出力信号に応じた第２の出力信号を出力可能な第２段アンプ回路とを有する比較回路を含み、前記第２の出力信号に基づいて前記画素信号のＡＤ変換を行う複数のＡＤ変換部と、
　前記複数のＡＤ変換部のそれぞれの前記比較回路に対して設けられ、クランプ制御信号に基づいてオンオフ制御されるスイッチを有し、前記スイッチがオン状態になることにより、前記第２段アンプ回路からの前記第２の出力信号の電圧を選択的にクランプすることが可能な複数のクランプ回路と、
　前記複数のクランプ回路のそれぞれに対する前記クランプ制御信号を生成する制御信号発生部と
　を備える
　電子機器。

　本出願は、日本国特許庁において２０２０年７月３日に出願された日本特許出願番号第２０２０－１１５９３４号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。

　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims

　マトリックス状に配置され、それぞれが画素信号を生成可能な複数の画素と、
　参照信号を生成可能な参照信号生成部と、
　前記複数の画素の各画素列ごとに設けられ、前記画素信号および前記参照信号に基づく比較動作に応じた第１の出力信号を出力可能な第１段アンプ回路と、前記第１段アンプ回路に接続され、前記第１段アンプ回路から出力された前記第１の出力信号に応じた第２の出力信号を出力可能な第２段アンプ回路とを有する比較回路を含み、前記第２の出力信号に基づいて前記画素信号のＡＤ変換を行う複数のＡＤ変換部と、
　前記複数のＡＤ変換部のそれぞれの前記比較回路に対して設けられ、クランプ制御信号に基づいてオンオフ制御されるスイッチを有し、前記スイッチがオン状態になることにより、前記第２段アンプ回路からの前記第２の出力信号の電圧を選択的にクランプすることが可能な複数のクランプ回路と、
　前記複数のクランプ回路のそれぞれに対する前記クランプ制御信号を生成する制御信号発生部と
　を備える
　光検出装置。
　前記複数のＡＤ変換部のそれぞれの前記比較回路に対して設けられ、前記第１段アンプ回路と前記第２段アンプ回路とに共通の電源電圧を供給する電源回路、をさらに備える
　請求項１に記載の光検出装置。
　前記制御信号発生部は、前記複数のＡＤ変換部のそれぞれのＡＤ変換ゲインに基づいて前記クランプ制御信号を生成する
　請求項１に記載の光検出装置。
　前記複数のＡＤ変換部はそれぞれ、少なくとも、第１のＡＤ変換ゲインでＡＤ変換を行う第１のゲインモードと前記第１のＡＤ変換ゲインよりも高い第２のＡＤ変換ゲインでＡＤ変換を行う第２のゲインモードとを含む複数のゲインモードで動作可能であり、
　前記制御信号発生部は、前記複数のクランプ回路のそれぞれに対して、前記クランプ制御信号として、前記第１のゲインモードでは前記クランプ回路のクランプ機能が無効となり、前記第２のゲインモードでは前記クランプ回路の前記クランプ機能が有効となるような信号を出力する
　請求項３に記載の光検出装置。
　前記複数の画素はそれぞれ、前記画素信号として、第１の期間においてリセット電圧となる信号を出力した後、第２の期間において受光量に応じた画素電圧となる信号を出力するようになされ、
　前記参照信号生成部は、前記第１の期間の開始前の所定の期間、および前記第２の期間の開始前の所定の期間において所定の基準電圧となる参照信号を生成するようになされ、
　前記制御信号発生部は、前記クランプ制御信号として、前記所定の期間の終了タイミングに同期して前記クランプ回路の前記スイッチがオン状態になるような信号を生成する
　請求項１に記載の光検出装置。
　前記第１段アンプ回路は、
　前記参照信号が入力される第１の容量素子と、
　前記画素信号が入力される第２の容量素子と、
　ゲートと、ドレインと、ソースとを有し、前記第１の容量素子を介して前記ゲートに前記参照信号が入力されると共に、前記第２の容量素子を介して前記ゲートに前記画素信号が入力される第１のトランジスタと
　を有する
　請求項１に記載の光検出装置。
　前記第１段アンプ回路は、
　前記第１のトランジスタの前記ドレインに接続された第１の負荷トランジスタ、をさらに有する
　請求項６に記載の光検出装置。
　前記第１の容量素子および前記第２の容量素子のうち少なくとも一方は容量が可変であり、前記第１の容量素子と前記第２の容量素子との容量の比率が変更可能である
　請求項６に記載の光検出装置。
　照度データに基づいて、前記第１の容量素子と前記第２の容量素子との容量の比率を制御する設定制御部、をさらに備える
　請求項８に記載の光検出装置。
　前記複数のＡＤ変換部のそれぞれから出力された信号に基づいて前記照度データを生成した後、画像データを生成する信号処理部、をさらに備える
　請求項９に記載の光検出装置。
　前記第１の容量素子と前記第２の容量素子との容量の比率を設定するための設定データを記憶する設定記憶部、をさらに備え、
　前記設定制御部は、前記照度データと前記設定データとに基づいて、前記第１の容量素子と前記第２の容量素子との容量の比率を制御する制御信号を生成する
　請求項９に記載の光検出装置。
　前記第２段アンプ回路は、
　ゲートと、ドレインと、ソースとを有し、前記ゲートに前記第１の出力信号が入力され、前記ドレインから前記第２の出力信号を出力可能な第２のトランジスタを有する
　請求項１に記載の光検出装置。
　前記第２アンプ回路は、
　前記第２のトランジスタの前記ドレインに接続された第２の負荷トランジスタ、をさらに有する
　請求項１２に記載の光検出装置。
　前記複数のＡＤ変換部のそれぞれの前記比較回路に対して設けられ、前記第２の出力信号を反転させるインバータ、をさらに備え、
　前記複数のクランプ回路はそれぞれ、前記インバータの入力端と出力端とに接続されている
　請求項１に記載の光検出装置。
　光検出装置を含み、
　前記光検出装置は、
　マトリックス状に配置され、それぞれが画素信号を生成可能な複数の画素と、
　参照信号を生成可能な参照信号生成部と、
　前記複数の画素の各画素列ごとに設けられ、前記画素信号および前記参照信号に基づく比較動作に応じた第１の出力信号を出力可能な第１段アンプ回路と、前記第１段アンプ回路に接続され、前記第１段アンプ回路から出力された前記第１の出力信号に応じた第２の出力信号を出力可能な第２段アンプ回路とを有する比較回路を含み、前記第２の出力信号に基づいて前記画素信号のＡＤ変換を行う複数のＡＤ変換部と、
　前記複数のＡＤ変換部のそれぞれの前記比較回路に対して設けられ、クランプ制御信号に基づいてオンオフ制御されるスイッチを有し、前記スイッチがオン状態になることにより、前記第２段アンプ回路からの前記第２の出力信号の電圧を選択的にクランプすることが可能な複数のクランプ回路と、
　前記複数のクランプ回路のそれぞれに対する前記クランプ制御信号を生成する制御信号発生部と
　を備える
　電子機器。