WO2021246769A1 - 안테나를 포함하는 전자 장치 - Google Patents

안테나를 포함하는 전자 장치 Download PDF

Info

Publication number
WO2021246769A1
WO2021246769A1 PCT/KR2021/006849 KR2021006849W WO2021246769A1 WO 2021246769 A1 WO2021246769 A1 WO 2021246769A1 KR 2021006849 W KR2021006849 W KR 2021006849W WO 2021246769 A1 WO2021246769 A1 WO 2021246769A1
Authority
WO
WIPO (PCT)
Prior art keywords
pattern
conductive
conductive pattern
panel
disposed
Prior art date
Application number
PCT/KR2021/006849
Other languages
English (en)
French (fr)
Inventor
윤수민
이국주
이민우
이주석
최원희
김호생
정진우
천재봉
황호철
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to EP21818208.7A priority Critical patent/EP4164057A4/en
Publication of WO2021246769A1 publication Critical patent/WO2021246769A1/ko
Priority to US18/061,665 priority patent/US20230102743A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H01Q1/242—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use
    • H01Q1/243—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use with built-in antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/44—Details of, or arrangements associated with, antennas using equipment having another main function to serve additionally as an antenna, e.g. means for giving an antenna an aesthetic aspect
    • H01Q1/46—Electric supply lines or communication lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna

Definitions

  • Various embodiments relate to an electronic device including an antenna.
  • the high-band frequency signal may include a millimeter wave (mmWave) having a frequency band of 20 GHz to 300 GHz.
  • mmWave millimeter wave
  • An electronic device for next-generation communication may include an array antenna capable of increasing an antenna gain in order to overcome free space propagation loss.
  • the conductive member and the display included in the housing of the electronic device may reduce radiation performance of a high-bandwidth signal having high straightness. For example, when the thickness of the conductive side member included in the housing of the electronic device is partially reduced in order to improve radiation performance, design competitiveness may decrease and the risk of damage due to external impact may increase.
  • an electronic device uses a conductive member included in a housing as a radiator of an array antenna, it may be difficult to mount the power feeding structure in the electronic device due to a relatively large size of the feeding structure.
  • Various embodiments of the present disclosure may provide an electronic device capable of transmitting and receiving a wireless communication signal through a conductive pattern panel.
  • An electronic device includes a display panel, a conductive pattern panel disposed on the display panel, wherein the conductive pattern panel includes a dielectric layer and a first conductive pattern panel disposed on a first surface of the dielectric layer and including a plurality of first conductive members a first conductive pattern and a second conductive pattern disposed on a second surface of the dielectric layer opposite to the first surface, the second conductive pattern including a plurality of second conductive members, wherein the conductive pattern panel includes a first region and a second surface and two regions, wherein the first conductive pattern and the second conductive pattern are disposed in the first region, and an antenna pattern formed in the second region of the conductive pattern panel, wherein the antenna pattern includes: at least one first conductive line disposed to be substantially parallel to the plurality of first conductive members of the first conductive pattern on a first surface, and the plurality of first conductive lines of the second conductive pattern on the second surface of the dielectric layer at least one second conductive line disposed substantially parallel to the second conductive line
  • a display panel a conductive pattern panel disposed on the display panel, wherein the conductive pattern panel includes a first dielectric layer including a dielectric layer and a plurality of first conductive members disposed on a first surface of the dielectric layer a second conductive pattern including a conductive pattern and a plurality of second conductive members disposed on a second surface of the dielectric layer opposite to the first surface, wherein the conductive pattern panel includes the first conductive pattern and the including a designated area in which a second conductive pattern is not disposed, an antenna pattern formed in the designated area of the conductive pattern panel, wherein the antenna pattern includes the plurality of first conductive members on the second surface of the dielectric layer at least one first conductive line disposed substantially parallel to and at least one second conductive line disposed substantially parallel to the plurality of second conductive members on the second side of the dielectric layer; , a radio frequency integrated circuit (RFIC) electrically connected to the antenna pattern, and at least one processor electrically connected to the display panel
  • RFIC radio frequency integrated circuit
  • the electrode pattern or the antenna pattern of the conductive pattern panel may not be recognized by a user from the outside of the electronic device.
  • the thickness of the electronic device may be reduced.
  • the electronic device may simultaneously perform an operation of sensing a touch input and transmitting/receiving a radio frequency (RF) signal by implementing an antenna pattern on the conductive pattern panel.
  • RF radio frequency
  • wireless communication coverage of the electronic device may be improved.
  • FIG. 1 is a block diagram of an electronic device in a network environment, according to various embodiments of the present disclosure.
  • FIG. 2A is a perspective view illustrating a front surface of an electronic device according to an exemplary embodiment.
  • FIG. 2B is a perspective view illustrating a rear surface of the electronic device of FIG. 2A .
  • FIG 3 illustrates a display of an electronic device according to an exemplary embodiment.
  • FIG. 4A illustrates a conductive pattern panel according to an exemplary embodiment.
  • Figure 4b shows a section A-A' and a section B-B' of Figure 4a.
  • FIG. 4C is a plan view of the conductive pattern panel of FIG. 4A as viewed in the -z direction.
  • FIG. 5 illustrates a conductive pattern panel according to another exemplary embodiment.
  • FIG. 6A illustrates a conductive pattern panel according to an exemplary embodiment.
  • Figure 6b shows a section C-C' and a section D-D' of Figure 6a.
  • 6C is a plan view of the conductive pattern panel of FIG. 6A as viewed in the -z direction.
  • 6D illustrates a conductive pattern panel according to another exemplary embodiment.
  • FIG. 7 illustrates examples of conductive lines of a dummy pattern according to an embodiment.
  • FIG. 8 illustrates examples of conductive lines of a dummy pattern according to another embodiment.
  • FIG. 9A illustrates a conductive pattern panel according to an exemplary embodiment.
  • Fig. 9b shows a section E-E' of Fig. 9a.
  • 9C is a plan view of the conductive pattern panel of FIG. 9A as viewed in the -z direction.
  • FIG. 10A illustrates a conductive pattern panel according to an exemplary embodiment.
  • Figure 10b shows a section F-F' and a section G-G' of Figure 10a.
  • FIG. 10C is a plan view of the conductive pattern panel of FIG. 10A as viewed in the -z direction.
  • FIG. 10D illustrates a conductive pattern panel according to another exemplary embodiment.
  • FIG 11 illustrates an electronic device according to an embodiment.
  • FIG. 12 illustrates a conductive pattern panel according to an exemplary embodiment.
  • FIG. 1 is a block diagram of an electronic device 101 in a network environment 100 according to various embodiments.
  • an electronic device 101 communicates with an electronic device 102 through a first network 198 (eg, a short-range wireless communication network) or a second network 199 . It may communicate with the electronic device 104 or the server 108 through (eg, a long-distance wireless communication network). According to an embodiment, the electronic device 101 may communicate with the electronic device 104 through the server 108 .
  • a first network 198 eg, a short-range wireless communication network
  • a second network 199 e.g., a second network 199 . It may communicate with the electronic device 104 or the server 108 through (eg, a long-distance wireless communication network). According to an embodiment, the electronic device 101 may communicate with the electronic device 104 through the server 108 .
  • the electronic device 101 includes a processor 120 , a memory 130 , an input module 150 , a sound output module 155 , a display module 160 , an audio module 170 , and a sensor module ( 176), interface 177, connection terminal 178, haptic module 179, camera module 180, power management module 188, battery 189, communication module 190, subscriber identification module 196 , or an antenna module 197 may be included.
  • at least one of these components eg, the connection terminal 178
  • may be omitted or one or more other components may be added to the electronic device 101 .
  • some of these components are integrated into one component (eg, display module 160 ). can be
  • the processor 120 for example, executes software (eg, a program 140) to execute at least one other component (eg, a hardware or software component) of the electronic device 101 connected to the processor 120 . It can control and perform various data processing or operations. According to one embodiment, as at least part of data processing or operation, the processor 120 converts commands or data received from other components (eg, the sensor module 176 or the communication module 190 ) to the volatile memory 132 . may be stored in the volatile memory 132 , and may process commands or data stored in the volatile memory 132 , and store the result data in the non-volatile memory 134 .
  • software eg, a program 140
  • the processor 120 converts commands or data received from other components (eg, the sensor module 176 or the communication module 190 ) to the volatile memory 132 .
  • the volatile memory 132 may be stored in the volatile memory 132 , and may process commands or data stored in the volatile memory 132 , and store the result data in the non-volatile memory 134 .
  • the processor 120 is the main processor 121 (eg, a central processing unit or an application processor) or a secondary processor 123 (eg, a graphic processing unit, a neural network processing unit) a neural processing unit (NPU), an image signal processor, a sensor hub processor, or a communication processor).
  • the main processor 121 e.g, a central processing unit or an application processor
  • a secondary processor 123 eg, a graphic processing unit, a neural network processing unit
  • NPU neural processing unit
  • an image signal processor e.g., a sensor hub processor, or a communication processor.
  • the main processor 121 e.g, a central processing unit or an application processor
  • a secondary processor 123 eg, a graphic processing unit, a neural network processing unit
  • NPU neural processing unit
  • an image signal processor e.g., a sensor hub processor, or a communication processor.
  • the main processor 121 e.g, a central processing unit or an application processor
  • a secondary processor 123
  • the auxiliary processor 123 is, for example, on behalf of the main processor 121 while the main processor 121 is in an inactive (eg, sleep) state, or the main processor 121 is active (eg, executing an application). ), together with the main processor 121, at least one of the components of the electronic device 101 (eg, the display module 160, the sensor module 176, or the communication module 190) It is possible to control at least some of the related functions or states.
  • the co-processor 123 eg, an image signal processor or a communication processor
  • may be implemented as part of another functionally related component eg, the camera module 180 or the communication module 190. have.
  • the auxiliary processor 123 may include a hardware structure specialized for processing an artificial intelligence model.
  • Artificial intelligence models can be created through machine learning. Such learning may be performed, for example, in the electronic device 101 itself on which artificial intelligence is performed, or may be performed through a separate server (eg, the server 108).
  • the learning algorithm may include, for example, supervised learning, unsupervised learning, semi-supervised learning, or reinforcement learning, but in the above example not limited
  • the artificial intelligence model may include a plurality of artificial neural network layers.
  • Artificial neural networks include deep neural networks (DNNs), convolutional neural networks (CNNs), recurrent neural networks (RNNs), restricted boltzmann machines (RBMs), deep belief networks (DBNs), bidirectional recurrent deep neural networks (BRDNNs), It may be one of deep Q-networks or a combination of two or more of the above, but is not limited to the above example.
  • the artificial intelligence model may include, in addition to, or alternatively, a software structure in addition to the hardware structure.
  • the memory 130 may store various data used by at least one component of the electronic device 101 (eg, the processor 120 or the sensor module 176 ).
  • the data may include, for example, input data or output data for software (eg, the program 140 ) and instructions related thereto.
  • the memory 130 may include a volatile memory 132 or a non-volatile memory 134 .
  • the program 140 may be stored as software in the memory 130 , and may include, for example, an operating system 142 , middleware 144 , or an application 146 .
  • the input module 150 may receive a command or data to be used in a component (eg, the processor 120 ) of the electronic device 101 from the outside (eg, a user) of the electronic device 101 .
  • the input module 150 may include, for example, a microphone, a mouse, a keyboard, a key (eg, a button), or a digital pen (eg, a stylus pen).
  • the sound output module 155 may output a sound signal to the outside of the electronic device 101 .
  • the sound output module 155 may include, for example, a speaker or a receiver.
  • the speaker can be used for general purposes such as multimedia playback or recording playback.
  • the receiver may be used to receive an incoming call. According to one embodiment, the receiver may be implemented separately from or as part of the speaker.
  • the display module 160 may visually provide information to the outside (eg, a user) of the electronic device 101 .
  • the display module 160 may include, for example, a control circuit for controlling a display, a hologram device, or a projector and a corresponding device.
  • the display module 160 may include a touch sensor configured to sense a touch or a pressure sensor configured to measure the intensity of a force generated by the touch.
  • the audio module 170 may convert a sound into an electric signal or, conversely, convert an electric signal into a sound. According to an embodiment, the audio module 170 acquires a sound through the input module 150 , or an external electronic device (eg, a sound output module 155 ) connected directly or wirelessly with the electronic device 101 . A sound may be output through the electronic device 102 (eg, a speaker or headphones).
  • an external electronic device eg, a sound output module 155
  • a sound may be output through the electronic device 102 (eg, a speaker or headphones).
  • the sensor module 176 detects an operating state (eg, power or temperature) of the electronic device 101 or an external environmental state (eg, user state), and generates an electrical signal or data value corresponding to the sensed state. can do.
  • the sensor module 176 may include, for example, a gesture sensor, a gyro sensor, a barometric pressure sensor, a magnetic sensor, an acceleration sensor, a grip sensor, a proximity sensor, a color sensor, an IR (infrared) sensor, a biometric sensor, It may include a temperature sensor, a humidity sensor, or an illuminance sensor.
  • the interface 177 may support one or more designated protocols that may be used by the electronic device 101 to directly or wirelessly connect with an external electronic device (eg, the electronic device 102 ).
  • the interface 177 may include, for example, a high definition multimedia interface (HDMI), a universal serial bus (USB) interface, an SD card interface, or an audio interface.
  • HDMI high definition multimedia interface
  • USB universal serial bus
  • SD card interface Secure Digital Card
  • the connection terminal 178 may include a connector through which the electronic device 101 can be physically connected to an external electronic device (eg, the electronic device 102 ).
  • the connection terminal 178 may include, for example, an HDMI connector, a USB connector, an SD card connector, or an audio connector (eg, a headphone connector).
  • the haptic module 179 may convert an electrical signal into a mechanical stimulus (eg, vibration or movement) or an electrical stimulus that the user can perceive through tactile or kinesthetic sense.
  • the haptic module 179 may include, for example, a motor, a piezoelectric element, or an electrical stimulation device.
  • the camera module 180 may capture still images and moving images. According to an embodiment, the camera module 180 may include one or more lenses, image sensors, image signal processors, or flashes.
  • the power management module 188 may manage power supplied to the electronic device 101 .
  • the power management module 188 may be implemented as, for example, at least a part of a power management integrated circuit (PMIC).
  • PMIC power management integrated circuit
  • the battery 189 may supply power to at least one component of the electronic device 101 .
  • battery 189 may include, for example, a non-rechargeable primary cell, a rechargeable secondary cell, or a fuel cell.
  • the communication module 190 is a direct (eg, wired) communication channel or a wireless communication channel between the electronic device 101 and an external electronic device (eg, the electronic device 102, the electronic device 104, or the server 108). It can support establishment and communication performance through the established communication channel.
  • the communication module 190 may include one or more communication processors that operate independently of the processor 120 (eg, an application processor) and support direct (eg, wired) communication or wireless communication.
  • the communication module 190 is a wireless communication module 192 (eg, a cellular communication module, a short-range wireless communication module, or a global navigation satellite system (GNSS) communication module) or a wired communication module 194 (eg, : It may include a LAN (local area network) communication module, or a power line communication module).
  • GNSS global navigation satellite system
  • a corresponding communication module among these communication modules is a first network 198 (eg, a short-range communication network such as Bluetooth, wireless fidelity (Wi-Fi) direct, or infrared data association (IrDA)) or a second network 199 (eg, : It is possible to communicate with the external electronic device 104 through a legacy cellular network, a 5G network, a next-generation communication network, the Internet, or a telecommunication network such as a computer network (eg, LAN or WAN).
  • a first network 198 eg, a short-range communication network such as Bluetooth, wireless fidelity (Wi-Fi) direct, or infrared data association (IrDA)
  • a second network 199 eg, : It is possible to communicate with the external electronic device 104 through a legacy cellular network, a 5G network, a next-generation communication network, the Internet, or a telecommunication network such as a computer network (eg, LAN or WAN).
  • the wireless communication module 192 uses the subscriber information (eg, International Mobile Subscriber Identifier (IMSI)) stored in the subscriber identification module 196 within a communication network such as the first network 198 or the second network 199 .
  • the electronic device 101 may be identified or authenticated.
  • the wireless communication module 192 may support a 5G network after a 4G network and a next-generation communication technology, for example, a new radio access technology (NR).
  • NR access technology includes high-speed transmission of high-capacity data (eMBB (enhanced mobile broadband)), minimization of terminal power and access to multiple terminals (mMTC (massive machine type communications)), or high reliability and low latency (URLLC (ultra-reliable and low-latency) -latency communications)).
  • eMBB enhanced mobile broadband
  • mMTC massive machine type communications
  • URLLC ultra-reliable and low-latency
  • the wireless communication module 192 may support a high frequency band (eg, mmWave band) to achieve a high data rate, for example.
  • a high frequency band eg, mmWave band
  • the wireless communication module 192 includes various technologies for securing performance in a high-frequency band, for example, beamforming, massive multiple-input and multiple-output (MIMO), all-dimensional multiplexing. It may support technologies such as full dimensional MIMO (FD-MIMO), an array antenna, analog beam-forming, or a large scale antenna.
  • the wireless communication module 192 may support various requirements specified in the electronic device 101 , an external electronic device (eg, the electronic device 104 ), or a network system (eg, the second network 199 ).
  • the wireless communication module 192 may include a peak data rate (eg, 20 Gbps or more) for realizing eMBB, loss coverage (eg, 164 dB or less) for realizing mMTC, or U-plane latency for realizing URLLC ( Example: downlink (DL) and uplink (UL) each 0.5 ms or less, or round trip 1 ms or less).
  • a peak data rate eg, 20 Gbps or more
  • loss coverage eg, 164 dB or less
  • U-plane latency for realizing URLLC
  • the antenna module 197 may transmit or receive a signal or power to the outside (eg, an external electronic device).
  • the antenna module 197 may include an antenna including a conductor formed on a substrate (eg, a PCB) or a radiator formed of a conductive pattern.
  • the antenna module 197 may include a plurality of antennas (eg, an array antenna). In this case, at least one antenna suitable for a communication method used in a communication network such as the first network 198 or the second network 199 is connected from the plurality of antennas by, for example, the communication module 190 . can be selected. A signal or power may be transmitted or received between the communication module 190 and an external electronic device through the selected at least one antenna.
  • the antenna module 197 may form a mmWave antenna module.
  • the mmWave antenna module comprises a printed circuit board, an RFIC disposed on or adjacent to a first side (eg, bottom side) of the printed circuit board and capable of supporting a designated high frequency band (eg, mmWave band); and a plurality of antennas (eg, an array antenna) disposed on or adjacent to a second side (eg, top or side) of the printed circuit board and capable of transmitting or receiving signals of the designated high frequency band. can do.
  • peripheral devices eg, a bus, general purpose input and output (GPIO), serial peripheral interface (SPI), or mobile industry processor interface (MIPI)
  • GPIO general purpose input and output
  • SPI serial peripheral interface
  • MIPI mobile industry processor interface
  • the command or data may be transmitted or received between the electronic device 101 and the external electronic device 104 through the server 108 connected to the second network 199 .
  • Each of the external electronic devices 102 or 104 may be the same as or different from the electronic device 101 .
  • all or a part of operations executed in the electronic device 101 may be executed in one or more external electronic devices 102 , 104 , or 108 .
  • the electronic device 101 may perform the function or service itself instead of executing the function or service itself.
  • one or more external electronic devices may be requested to perform at least a part of the function or the service.
  • One or more external electronic devices that have received the request may execute at least a part of the requested function or service, or an additional function or service related to the request, and transmit a result of the execution to the electronic device 101 .
  • the electronic device 101 may process the result as it is or additionally and provide it as at least a part of a response to the request.
  • cloud computing distributed computing, mobile edge computing (MEC), or client-server computing technology may be used.
  • the electronic device 101 may provide an ultra-low latency service using, for example, distributed computing or mobile edge computing.
  • the external electronic device 104 may include an Internet of things (IoT) device.
  • Server 108 may be an intelligent server using machine learning and/or neural networks.
  • the external electronic device 104 or the server 108 may be included in the second network 199 .
  • the electronic device 101 may be applied to an intelligent service (eg, smart home, smart city, smart car, or health care) based on 5G communication technology and IoT-related technology.
  • the electronic device may have various types of devices.
  • the electronic device may include, for example, a portable communication device (eg, a smart phone), a computer device, a portable multimedia device, a portable medical device, a camera, a wearable device, or a home appliance device.
  • a portable communication device eg, a smart phone
  • a computer device e.g., a smart phone
  • a portable multimedia device e.g., a portable medical device
  • a camera e.g., a portable medical device
  • a camera e.g., a portable medical device
  • a camera e.g., a portable medical device
  • a wearable device e.g., a smart bracelet
  • a home appliance device e.g., a home appliance
  • first, second, or first or second may be used simply to distinguish the element from other elements in question, and may refer to elements in other aspects (e.g., importance or order) is not limited. It is said that one (eg, first) component is “coupled” or “connected” to another (eg, second) component, with or without the terms “functionally” or “communicatively”. When referenced, it means that one component can be connected to the other component directly (eg by wire), wirelessly, or through a third component.
  • module used in various embodiments of this document may include a unit implemented in hardware, software, or firmware, and is interchangeable with terms such as, for example, logic, logic block, component, or circuit.
  • a module may be an integrally formed part or a minimum unit or a part of the part that performs one or more functions.
  • the module may be implemented in the form of an application-specific integrated circuit (ASIC).
  • ASIC application-specific integrated circuit
  • one or more instructions stored in a storage medium may be implemented as software (eg, the program 140) including
  • a processor eg, processor 120
  • a device eg, electronic device 101
  • the one or more instructions may include code generated by a compiler or code executable by an interpreter.
  • the device-readable storage medium may be provided in the form of a non-transitory storage medium.
  • 'non-transitory' only means that the storage medium is a tangible device and does not include a signal (eg, electromagnetic wave), and this term is used in cases where data is semi-permanently stored in the storage medium and It does not distinguish between temporary storage cases.
  • a signal eg, electromagnetic wave
  • the method according to various embodiments disclosed in this document may be provided as included in a computer program product.
  • Computer program products may be traded between sellers and buyers as commodities.
  • the computer program product is distributed in the form of a machine-readable storage medium (eg compact disc read only memory (CD-ROM)), or via an application store (eg Play Store TM ) or on two user devices ( It can be distributed online (eg download or upload), directly between smartphones (eg smartphones).
  • a part of the computer program product may be temporarily stored or temporarily generated in a machine-readable storage medium such as a memory of a server of a manufacturer, a server of an application store, or a relay server.
  • each component (eg, module or program) of the above-described components may include a singular or a plurality of entities, and some of the plurality of entities may be separately disposed in other components. have.
  • one or more components or operations among the above-described corresponding components may be omitted, or one or more other components or operations may be added.
  • a plurality of components eg, a module or a program
  • the integrated component may perform one or more functions of each component of the plurality of components identically or similarly to those performed by the corresponding component among the plurality of components prior to the integration. .
  • operations performed by a module, program, or other component are executed sequentially, in parallel, repeatedly, or heuristically, or one or more of the operations are executed in a different order, or omitted. , or one or more other operations may be added.
  • FIG. 2A is a perspective view illustrating a front surface of an electronic device according to an exemplary embodiment.
  • FIG. 2B is a perspective view illustrating a rear surface of the electronic device of FIG. 2A .
  • an electronic device 201 (eg, the electronic device 101 of FIG. 1 ) according to an embodiment has a first side (or “front”) 210A, a second side (or a housing 210 including a “back”) 210B, and a side (or “sidewall”) 210C that encloses a space between the first side 210A and the second side 210B.
  • the housing 210 may refer to a structure forming a part of the first surface 210A, the second surface 210B, and the side surface 210C of FIGS. 2A and 2B . have.
  • the first surface 210A may be formed by a front plate 202 (eg, a glass plate including various coating layers, or a polymer plate) that is at least partially transparent.
  • the front plate 202 may include a curved portion extending seamlessly from the first surface 210A toward the rear plate 211 at at least one side edge portion.
  • the second surface 210B may be formed by a substantially opaque back plate 211 .
  • the back plate 211 may be formed by, for example, coated or tinted glass, ceramic, polymer, metal (eg, aluminum, stainless steel (STS), or magnesium), or a combination of at least two of the foregoing.
  • the rear plate 211 may include a curved portion that extends seamlessly from the second surface 210B toward the front plate 202 at at least one end.
  • the side 210C may be formed by a side member (or “bracket”) 218 that engages the front plate 202 and the back plate 211 and includes a metal and/or polymer.
  • a side member or “bracket”
  • the back plate 211 and the side members 218 are integrally formed and may include the same material (eg, a metal material such as aluminum).
  • the electronic device 201 includes a display 200 , an audio module 203 , a sensor module (not shown), at least one camera module 205 , 212 , 213 , 206 , and a key input device ( 217 ) and at least one of a connector hole 208 .
  • the electronic device 201 may omit at least one of the components (eg, the key input device 217 ) or additionally include other components.
  • the electronic device 201 may additionally include a sensor module.
  • a sensor such as a proximity sensor or an illuminance sensor may be integrated into the display 200 , or may be disposed adjacent to the display 200 .
  • the electronic device 201 may further include a light emitting device, and the light emitting device may be disposed at a position adjacent to the display 200 within an area provided by the front plate 202 .
  • the light emitting device may provide, for example, state information of the electronic device 201 in the form of light.
  • the light emitting device may provide, for example, a light source that is interlocked with the operation of the camera module 205 .
  • the light emitting element may include, for example, an LED, an IR LED, and a xenon lamp.
  • the display 200 may be visible from the outside of the electronic device 201 through, for example, a substantial portion of the front plate 202 .
  • the edge of the display 200 may be formed to be substantially the same as an adjacent outer shape (eg, a curved surface) of the front plate 202 .
  • the distance between the periphery of the display 200 and the periphery of the front plate 202 may be substantially the same.
  • a recess or an opening is formed in a part of the screen display area of the display 200 , and another electronic component aligned with the recess or the opening, for example, , the camera module 205 may include a proximity sensor or an illuminance sensor (not shown).
  • At least one of a camera module eg, 212, 213, 214, 215), a fingerprint sensor, and a flash (eg, 206) on the rear surface of the screen display area of the display 200 It may include more than one.
  • the display 200 is coupled to or adjacent to a touch sensing circuit, a pressure sensor capable of measuring the intensity (pressure) of a touch, and/or a digitizer detecting a magnetic field type stylus pen. can be placed.
  • the audio module 203 may include a microphone hole and a speaker hole.
  • a microphone for acquiring an external sound may be disposed therein, and in some embodiments, a plurality of microphones may be disposed to detect the direction of the sound.
  • the speaker hole and the microphone hole may be implemented as one hole (eg, the audio module 203), or a speaker may be included without a speaker hole (eg, a piezo speaker).
  • the speaker hole may include an external speaker hole and a receiver hole for a call.
  • the electronic device 201 may generate an electrical signal or data value corresponding to an internal operating state or an external environmental state by including a sensor module (not shown).
  • the sensor module may include, for example, a proximity sensor disposed on the first side 210A of the housing 210 , a fingerprint sensor integrated into or disposed adjacent to the display 200 , and/or a second side of the housing 210 .
  • a biometric sensor eg, an HRM sensor
  • disposed on the second surface 210B may be further included.
  • the electronic device 201 may include a sensor module not shown, for example, a gesture sensor, a gyro sensor, a barometric pressure sensor, a magnetic sensor, an acceleration sensor, a grip sensor, a color sensor, an IR (infrared) sensor, a biometric sensor, a temperature sensor, It may further include at least one of a humidity sensor and an illuminance sensor.
  • a sensor module not shown, for example, a gesture sensor, a gyro sensor, a barometric pressure sensor, a magnetic sensor, an acceleration sensor, a grip sensor, a color sensor, an IR (infrared) sensor, a biometric sensor, a temperature sensor, It may further include at least one of a humidity sensor and an illuminance sensor.
  • the first camera device 205 of the at least one camera module 205 , 212 , 213 , 214 , 215 , 206 may be disposed on the first surface 210A of the electronic device 201
  • the second camera device ( 212 , 213 , 214 , 215 and the flash 206 may be disposed on the second surface 210B of the electronic device 201
  • the at least one camera module 205 , 212 , 213 , 214 , and 215 described above may include one or a plurality of lenses, an image sensor, and/or an image signal processor.
  • the flash 206 may include, for example, a light emitting diode or a xenon lamp. In some embodiments, two or more lenses (infrared cameras, wide angle and telephoto lenses) and image sensors may be disposed on one side of the electronic device 201 .
  • the key input device 217 may be disposed on the side surface 210C of the housing 210 .
  • the electronic device 201 may not include some or all of the above-mentioned key input devices 217 and the not included key input devices 217 may be displayed on the display 200 as soft keys, etc. It can be implemented in the form
  • the key input device may include at least a portion of a fingerprint sensor disposed on the second side 210B of the housing 210 .
  • the connector hole 208 may accommodate a connector for transmitting/receiving power and/or data to/from an external electronic device, and/or a connector for transmitting/receiving an audio signal to/from an external electronic device.
  • the connector hole 208 may include a USB connector or an earphone jack.
  • the USB connector and the earphone jack may be implemented as a single hole (eg, 208 in FIGS. 2A and 2B ), and according to another embodiment (not shown), the electronic device 201 is a separate connector.
  • Power and/or data may be transmitted/received to/from an external electronic device (eg, the electronic devices 102 and 104 of FIG. 1 ) without a hole, or an audio signal may be transmitted/received.
  • FIG 3 illustrates a display of an electronic device according to an exemplary embodiment.
  • the display 300 (eg, the display 200 of FIG. 2A ) according to an exemplary embodiment includes at least one of a window 301 , a conductive pattern panel 302 , and/or a display panel 303 .
  • a window 301 e.g., the display 200 of FIG. 2A
  • a conductive pattern panel 302 e.g., the display 200 of FIG. 2A
  • a display panel 303 e.g. the display 200 of FIG. 2A
  • the window 301 (eg, the front plate 202 of FIG. 2A ) according to an embodiment may be disposed on the display panel 303 (eg, in the +z direction).
  • the window 301 may be formed to be substantially transparent, and light emitted from the display panel 303 may pass through the window 301 and be transmitted to the outside of the electronic device 201 .
  • the window 301 may include, for example, glass and/or a polymer.
  • the conductive pattern panel 302 may include a first pattern portion 310 , a second pattern portion 320 , and/or a dielectric layer 330 .
  • the dielectric layer 330 may be disposed between the first pattern part 310 and the second pattern part 320 .
  • the dielectric layer 330 may prevent the first pattern portion 310 and the second pattern portion 320 from electrically interfering with each other.
  • the dielectric layer 330 may include an insulating material.
  • the dielectric layer 330 may include silicon, air, a membrane, a double-sided adhesive film, a pressure sensitive adhesive (PSA), an optically clear adhesive (OCA), Optical Clear Resin (OCR), sponge, rubber, ink, ABS (acrylonitrile butadiene styrene), acrylic, polycarbonate (PC), polymethyl methacrylate (PMMA) , polyimide (PE), polyethylene terephthalate (PET), polypropylene terephthalate (PPT), amorphous polyethylene terephthalate (APET), polynaphthalene terephthalate (polyethylene naphthalate) terephthalate, PEN), polyethylene terephthalate glycol (PETG), tri-acetyl-cellulose (TAC), cycloolefin polymer (COP), cyclic olefin copolymer, COC), dicyclopentadiene polymer (DCPD), cyclopentdienyl anions (CPD), poly
  • the first pattern part 310 and/or the second pattern part 320 may include various conductive members. Designated patterns of the first pattern part 310 and/or the second pattern part 320 may be formed by the conductive members.
  • the conductive members may include various conductive materials.
  • the first pattern portion 310 and/or the second pattern portion 320 may be formed of indium tin oxide (ITO), indium zinc oxide (IZO), or copper oxide. , PEDOT (Poly(3,4-ethylenedioxythiophene)), metal mesh, carbon nano tube (CNT), silver nanowire (Ag nanowire), transparent polymer conductor or graphene can do.
  • the first pattern part 310 and the second pattern part 320 may include the same material. In another embodiment, the first pattern part 310 and the second pattern part 320 may include different materials.
  • the first pattern part 310 may be formed on the first surface of the dielectric layer 330 (eg, the first surface 430A of FIG. 4A ), and the second pattern part 320 may be formed on the dielectric layer ( 330) may be formed on a second surface (eg, the second surface 430B of FIG. 4A ) facing in a direction opposite to the first surface.
  • a pattern designated by the first pattern part 310 and the second pattern part 320 may be formed.
  • a rectangular grid pattern For example, FIG. 4c
  • a rhombus lattice pattern (or mesh pattern) eg, FIG. 9c
  • the first pattern unit 310 and/or the second pattern unit 320 may operate as a sensing pattern for sensing an input.
  • the first pattern unit 310 and/or the second pattern unit 320 may operate as a touch sensing pattern or a pen sensing pattern.
  • a portion of the first pattern unit 310 and/or the second pattern unit 320 operates as a sensing pattern, and the remainder of the first pattern unit 310 and/or the second pattern unit 320 is operated as a sensing pattern.
  • Some may be formed in a dummy pattern that is not electrically connected to other components.
  • a portion of the first pattern unit 310 and/or the second pattern unit 320 operates as a sensing pattern, and the remainder of the first pattern unit 310 and/or the second pattern unit 320 is operated as a sensing pattern. Some may be operated with an antenna pattern.
  • a portion of the first pattern unit 310 and/or the second pattern unit 320 is operated as a sensing pattern, and the other of the first pattern unit 310 and/or the second pattern unit 320 is operated as a sensing pattern.
  • a portion may be operated as an antenna pattern, and a remaining portion of the first pattern unit 310 and/or the second pattern unit 320 may be formed as a dummy pattern.
  • the detection patterns of the first pattern unit 310 and the second pattern unit 320 may be set to acquire information about a user's fingerprint in contact with the display 300 as well as a touch input.
  • the conductive pattern panel 302 uses at least a portion of the first pattern unit 310 and/or the second pattern unit 320, in that it senses a user's touch and/or fingerprint, It may be referred to as a touch panel 302 .
  • the processor 120 of the electronic device 201 may detect a touch input or a hovering input for a specific position of the display 300 using the conductive pattern panel 302 .
  • the electronic device 201 may include a touch sensor integrated circuit (IC) (or control circuit) electrically connected to at least a portion of the first pattern unit 310 and the second pattern unit 320 .
  • the processor 120 applies a transmission signal to the first pattern unit 310 of the conductive pattern panel 302 using the touch sensor IC, and receives the transmission signal through the second pattern unit 320 . A corresponding reception signal may be received.
  • the touch sensor IC measures a change in a signal (eg, voltage, light quantity, resistance, electric charge, or capacitance) between the first pattern unit 310 and the second pattern unit 320 , thereby performing touch input or hovering of an external object. input can be detected.
  • the touch sensor IC may provide information (eg, location, area, pressure, or time) regarding the sensed touch input or hovering input to the processor 120 .
  • the first pattern unit 310 has been described as a transmission electrode, the present invention is not limited thereto, and the second pattern unit 320 may be implemented as a transmission electrode.
  • the display panel 303 may be disposed under the conductive pattern panel 302 (eg, in the -z direction).
  • the display panel 303 may include a plurality of layers.
  • the plurality of layers of the display panel 303 may include a cover panel (C-panel) for protecting the display panel 303 , a base substrate, and thin film transistors (TFTs) formed on the base substrate. ) layer, a pixel layer (or organic light emitting layer) receiving a signal voltage from a thin film transistor layer, thin film encapsulation (TFE) that prevents the pixel layer from being exposed to external air and moisture; and/or a polarization layer disposed over the TFE (eg, in the +z direction).
  • the polarization layer may improve clarity of an image displayed through the display panel 303 by providing directionality to light emitted from the display panel 303 .
  • the base substrate may be formed of a polymer material (eg, polyimide (PI), etc.) to secure the flexibility of the substrate, but is not limited thereto.
  • the base substrate may be selected from among polyethylene terephthalate, polymethyl methacrylate, polyamide, polyimide, polypropylene, or polyurethane. It may include at least one.
  • the conductive pattern panel 302 may be disposed between the window 301 and the display panel 303, but is not limited thereto, and various design changes may be made.
  • the conductive pattern panel 302 may be disposed on the TFE of the display panel 303 , in which case the polarization layer of the display panel 303 is disposed between the window 301 and the conductive pattern panel 302 . It might be As another example, the conductive pattern panel 302 may be disposed on the polarization layer of the display panel 303 .
  • the first pattern portion 310 and the second pattern portion 320 of the conductive pattern panel 302 may be formed in a manner that is patterned on both surfaces of the dielectric layer 330 .
  • the conductive pattern panel 302 may be attached to the window 301 and the display panel 303 through an optically transparent adhesive member (eg, an optically clear adhesive).
  • the conductive pattern panel 302 may be formed in a manner that is deposited on the TFE of the display panel 303 , for example. In this case, a separate adhesive member for attaching the conductive pattern panel 302 to the display panel 303 may be omitted.
  • the first pattern unit 310 and the second pattern unit 320 may be disposed on the same layer in the display 300 .
  • the first conductive pattern 911 illustrated in FIG. 9A at least a portion of the first pattern portion 310 and/or the second pattern portion 320 is a first surface 930A of the dielectric layer 930 . It can be understood as being placed in
  • FIG. 4A illustrates a conductive pattern panel according to an exemplary embodiment.
  • Figure 4b shows a section A-A' and a section B-B' of Figure 4a.
  • FIG. 4C is a plan view of the conductive pattern panel of FIG. 4A as viewed in the -z direction.
  • FIG. 5 illustrates a conductive pattern panel according to another exemplary embodiment.
  • a conductive pattern panel 402 includes a first conductive pattern 411 , a first dummy pattern 412 , an antenna pattern 440 , and a dielectric layer 430 . ), a second conductive pattern 421 , and/or a second dummy pattern 422 .
  • the conductive pattern panel 402 of FIGS. 4A to 5 may be an example of the conductive pattern panel 302 of FIG. 3 .
  • the first conductive pattern 411 , the first dummy pattern 412 , and the at least one first conductive line 441 of the conductive pattern panel 402 are formed in the first pattern part 310 of FIG. 3 .
  • the second conductive pattern 421 , the second dummy pattern 422 , and the at least one second conductive line 442 of the conductive pattern panel 402 are formed in the second pattern part 320 of FIG. 3 .
  • the dielectric layer 430 of the conductive pattern panel 402 may be an example of the dielectric layer 330 of FIG. 3 .
  • the first conductive pattern 411 may include a plurality of electrodes formed on the first surface 430A of the dielectric layer 430 .
  • the first conductive pattern 411 may not be formed in the first designated area 415 of the conductive pattern panel 402 .
  • a portion of the first conductive pattern 411 may be separated with a first designated area 415 interposed therebetween.
  • the shape of the first designated area 415 may be a rectangle, but is not limited thereto.
  • the first conductive patterns 411 may extend in the y-axis direction and may be arranged at a first predetermined interval D1 along the x-axis direction.
  • the first specified interval D1 may be greater than or equal to about 10 um and less than or equal to about 500 um.
  • the first dummy pattern 412 may include a plurality of conductive lines.
  • the first dummy pattern 412 may be disposed on the first surface 430A of the dielectric layer 430 .
  • the first dummy pattern 412 may be disposed around the first designated area 415 .
  • the first dummy pattern 412 includes a first edge (eg, an edge facing the -x direction) of the first designated area 415 and a second edge (eg, +x) facing the first edge. edge facing the direction).
  • the first edge and the second edge may be edges substantially parallel to a direction in which the first conductive pattern 411 extends (eg, a y-axis direction).
  • the first dummy patterns 412 may extend along the x-axis direction and may be arranged at a second specified interval D2 along the y-axis direction.
  • the second specified interval D2 may be, for example, substantially the same as or different from the first specified interval.
  • the extending direction of the first dummy pattern 412 may be substantially perpendicular to the first conductive pattern 411 .
  • a direction in which the first dummy pattern 412 extends may be substantially the same as that of the second conductive pattern 421 .
  • the first dummy pattern 412 may be substantially parallel to the second conductive pattern 421 .
  • the first dummy pattern 412 may be substantially the same as the thickness of the second conductive pattern 421 .
  • the lengths of the plurality of conductive lines of the first dummy pattern 412 may be shorter than the first predetermined interval D1 of the first conductive pattern 411 .
  • the length of the plurality of conductive lines of the first dummy pattern 412 may be greater than or equal to about 5 ⁇ m and less than or equal to about 200 ⁇ m, but is not limited thereto.
  • the plurality of conductive lines of the first dummy pattern 412 may include substantially the same material as the material included in the first conductive pattern 411 .
  • the first dummy pattern 412 may be spaced apart from the first conductive pattern 411 .
  • the first dummy pattern 412 may be electrically isolated from the first conductive pattern 411 . In an embodiment, when viewed in the x-direction, at least a portion of the first dummy pattern 412 may overlap the first conductive pattern 411 .
  • the first dummy pattern 412 includes at least one second conductive line 442 and a second conductive pattern ( The second conductive line 442 and the second conductive pattern 421 may be disposed so that the 421 does not appear to be separated.
  • the second conductive pattern 421 may be disposed on the second surface 430B of the dielectric layer 430 facing in a direction opposite to the first surface 430A.
  • the second conductive pattern 421 may include a plurality of electrodes.
  • the second conductive pattern 421 may not be formed in the second designated area 425 of the conductive pattern panel 402 .
  • a portion of the second conductive pattern 421 may be separated with a second designated area 425 interposed therebetween.
  • the second designated area 425 may correspond to the first designated area 415 .
  • the second designated area 425 may overlap the first designated area 415 when viewed in the -z direction or the +z direction.
  • the division of the first designated area 415 and the second designated area 425 of the conductive pattern panel 402 is for convenience of description, and the first designated area 415 and the second designated area 425 may be referred to as one designated region in that the first conductive pattern 411 and/or the second conductive pattern 421 are not disposed.
  • the second conductive patterns 421 may extend in the x-axis direction and may be arranged at a second predetermined interval D2 along the y-axis.
  • the extending direction of the second conductive pattern 421 may be substantially perpendicular to the extending direction of the first conductive pattern 411 .
  • the direction in which the second conductive pattern 421 is arranged may be substantially perpendicular to the direction in which the first conductive pattern 411 is arranged.
  • the thickness of the second conductive pattern 421 may be substantially the same as or greater than the thickness of the first conductive pattern 411 .
  • the second conductive pattern 421 is farther away from the user's gaze looking at the conductive pattern panel 402 . Because of the location, the difference in thickness between the first conductive pattern 411 and the second conductive pattern 421 may not be visually recognized.
  • the second dummy pattern 422 may include a plurality of conductive lines.
  • the second dummy pattern 422 may be disposed on the second surface 430B of the dielectric layer 430 .
  • the second dummy pattern 422 may be disposed around the second designated area 425 .
  • the second dummy pattern 422 may be disposed on an edge of the second designated area 425 in the +y direction and the -y direction.
  • the second dummy pattern 422 may extend along the y-axis direction, and may be arranged at the first designated interval D1 along the x-axis direction at the edge of the second designated area 425 .
  • a direction in which the second dummy pattern 422 is arranged may be substantially perpendicular to the second conductive pattern 421 .
  • a direction in which the second dummy pattern 422 extends may be substantially the same as that of the first conductive pattern 411 .
  • the plurality of conductive lines of the second dummy pattern 422 may be parallel to the first conductive pattern 411 .
  • the thickness of the plurality of conductive lines of the second dummy pattern 422 may be substantially the same as the thickness of the first conductive pattern 411 .
  • the lengths of the plurality of conductive lines of the second dummy pattern 422 may be shorter than the second predetermined interval D2 that is the interval between the second conductive patterns 421 .
  • the plurality of conductive lines of the second dummy pattern 422 may include substantially the same material as the material included in the second conductive pattern 421 .
  • the second dummy pattern 422 may be spaced apart from the second conductive pattern 421 .
  • the second dummy pattern 422 may be electrically isolated from the second conductive pattern 421 .
  • at least a portion of the second dummy pattern 422 may overlap the second conductive pattern 421 .
  • the second dummy pattern 422 includes at least one first conductive line 441 and a first conductive pattern 411 when the conductive pattern panel 402 is viewed from above (eg, in the -z direction). It may be disposed between the first conductive line 441 and the first conductive pattern 411 so that it does not appear to be separated.
  • the antenna pattern 440 may include at least one of at least one first conductive line 441 , at least one second conductive line 442 , and/or at least one conductive via 443 .
  • the at least one first conductive line 441 may be disposed on the first side 430A of the dielectric layer 430 , and may be disposed on the first designated area 415 of the conductive pattern panel 402 .
  • At least one first conductive line 441 may be spaced apart from the first conductive pattern 411 and the first dummy pattern 412 .
  • a degree to which the at least one first conductive line 441 and the first conductive pattern 411 are spaced apart may vary according to the required performance of the antenna pattern 440 .
  • the second dummy pattern 422 for preventing the spaced space between the at least one first conductive line 441 and the first conductive pattern 411 from being viewed.
  • the length may also vary.
  • At least one first conductive line 441 may be electrically isolated from the first conductive pattern 411 and the first dummy pattern 412 .
  • the at least one first conductive line 441 may extend in substantially the same direction as the first conductive pattern 411 .
  • the at least one first conductive line 441 may be substantially parallel to the first conductive pattern 411 .
  • the at least one first conductive line 441 is substantially the same as the direction in which the first conductive pattern 411 is arranged (eg, the x-axis direction). It may be arranged at a first designated interval D1 in the direction.
  • the at least one second conductive line 442 may be disposed on the second side 430B of the dielectric layer 430 , and may be disposed on the second designated area 425 of the conductive pattern panel 402 .
  • At least one second conductive line 442 may be spaced apart from the second conductive pattern 421 and the second dummy pattern 422 .
  • a degree to which the at least one second conductive line 442 and the second conductive pattern 421 are spaced apart may vary according to the required performance of the antenna pattern 440 .
  • the length of the lines may also vary.
  • At least one second conductive line 442 may be electrically isolated from the second conductive pattern 421 and the second dummy pattern 422 .
  • the at least one second conductive line 442 may extend in substantially the same direction as the second conductive pattern 421 .
  • the at least one second conductive line 442 may be substantially parallel to the second conductive pattern 421 .
  • the at least one second conductive line 442 is substantially the same as the direction in which the second conductive pattern 421 is arranged (eg, the y-axis direction). It may be arranged at a second designated interval D2 in the direction.
  • the at least one conductive via 443 may be connected to at least one first conductive line 441 and at least one second conductive line 442 .
  • the at least one conductive via 443 includes at least one first conductive line 441 and at least one second conductive line (eg, when viewed in the -z direction) when the antenna pattern 440 is viewed from above. 442) may be disposed where they overlap.
  • the at least one conductive via 443 may be disposed between the at least one first conductive line 441 and the at least one second conductive line 442 .
  • At least one conductive via 443 may pass through the dielectric layer 430 .
  • At least one first conductive line 441 and at least one second conductive line 442 may be electrically connected through at least one conductive via 443 .
  • the at least one conductive via 443 may improve the radiation performance of the antenna pattern 440 by increasing the electrical conductivity of the antenna pattern 440 and decreasing the electrical resistance of the antenna pattern 440 .
  • the antenna pattern 440 may operate as a radiator for transmitting or receiving an RF signal (eg, mmWave signal) of a specified band.
  • an RF signal eg, mmWave signal
  • the electronic device 101 since the antenna pattern 440 is electrically separated from the electrodes of the conductive pattern panel 402 and is formed on the same layer, the electronic device 101 uses the conductive pattern panel 402 without performance degradation. A touch input may be sensed and wireless communication using the antenna pattern 440 may be performed.
  • the antenna pattern 440 may be disposed to face the front surface of the electronic device (eg, the front surface 210A of FIG. 2A ), and communication coverage in the front direction of the electronic device 101 may be improved. have.
  • the size of the antenna pattern 440 may vary according to a frequency band of an RF signal to be transmitted and/or received.
  • the width and length of the antenna pattern 440 may be about 2.3 mm.
  • the present invention is not limited thereto.
  • the conductive pattern panel 402 may have a designated pattern.
  • the conductive pattern panel 402 when the conductive pattern panel 402 is viewed from above (eg, when viewed in the -z direction of FIG. 4A ), the conductive pattern panel 402 includes a plurality of pieces extending along the x-axis. It may have a grid pattern formed of rows and a plurality of columns extending along the y-axis.
  • At least one of the at least one first conductive line 441 , at least one electrode of the first conductive pattern 411 , and at least one of the second dummy pattern 422 may form the conductive pattern panel 402 from above. When viewed, it can be seen as one row of the conductive pattern panel 402 . For example, referring to FIG.
  • the first electrode 411-1 of the first conductive pattern 411 may be disposed to be seen as the first column C1 of the conductive pattern panel 402 .
  • At least one of the at least one second conductive line 442 , at least one electrode of the second conductive pattern 421 , and at least one of the first dummy pattern 412 may form the conductive pattern panel 402 from above. When viewed, it can be seen as one row of the conductive pattern panel 402 . For example, referring to FIG.
  • the first electrode 421-1 of the second conductive pattern 421, the first dummy line 412-1 of the first dummy pattern 412, and at least one second The first line 442-1 of the conductive lines 442, the second dummy line 412-2 of the first dummy pattern 412, and the second electrode 421-2 of the second conductive pattern 421 Silver may be disposed to be seen as the first row R1 of the conductive pattern panel 402 .
  • the first and second conductive patterns 411 and 421 or the antenna pattern 440 of the conductive pattern panel 402 are visible to the user. it may not be
  • the antenna pattern 440 is formed in substantially the same pattern as the first and second conductive patterns 411 and 421 for sensing a touch input, and the antenna pattern 440 and the first and second conductive patterns 411 , As the first and second dummy patterns 421 and 422 are formed in the space spaced apart from each other 421 , the conductive pattern panel 402 may be viewed as a uniform pattern as a whole.
  • the second dummy pattern 522 may be thicker than the first conductive pattern 411 and the first dummy pattern 412 . As shown in FIG. 4C , when the first dummy pattern 412 and the second dummy pattern 422 have the same thickness, the second dummy pattern 422 is lower than the first dummy pattern 412 (eg, in the -z direction). ), the second dummy pattern 422 may appear thinner than the first dummy pattern 412 . In an embodiment, by forming the second dummy pattern 522 to be thicker than the first dummy pattern 412 , a phenomenon in which the thickness of the first dummy pattern 412 and the second dummy pattern 422-1 is different is prevented. can be reduced
  • FIG. 6A illustrates a conductive pattern panel according to an exemplary embodiment.
  • Figure 6b shows a section C-C' and a section D-D' of Figure 6a.
  • 6C is a plan view of the conductive pattern panel of FIG. 6A as viewed in the -z direction.
  • a conductive pattern panel 602 includes a first conductive pattern 611 , a first dummy pattern 612 , an antenna pattern 640 , a dielectric layer 630 , and/or Alternatively, it may include at least one of the second conductive patterns 621 .
  • the conductive pattern panel 602 of FIGS. 6A to 6C may correspond to the conductive pattern panel 302 of FIG. 3 .
  • the first conductive pattern 611 and the first dummy pattern 612 of the conductive pattern panel 602 may correspond to the first pattern part 310 of FIG. 3 .
  • the antenna pattern 640 and the second conductive pattern 621 of the conductive pattern panel 602 may correspond to the second pattern part 320 of FIG. 3 .
  • the dielectric layer 630 of the conductive pattern panel 602 may correspond to the dielectric layer 330 of FIG. 3 .
  • the description of the first conductive pattern 611 , the first dummy pattern 612 , and the second conductive pattern 621 of FIGS. 6A to 6C is the first conductive pattern of FIGS. 4A to 5 . Descriptions of 411 , the first dummy pattern 412 , and the second conductive pattern 421 may be applied in substantially the same or corresponding manner.
  • the antenna pattern 640 may include at least one first conductive line 641 and at least one second conductive line 642 .
  • the at least one first conductive line 641 and the at least one second conductive line 642 may be formed on the second surface 630B of the dielectric layer 630 , the conductive pattern panel 602 . may be disposed in the second designated area 625 of
  • the antenna pattern 640 includes at least one conductive via of FIG. 4A for electrically connecting the at least one first conductive line 641 and the at least one second conductive line 642 to electrically connecting them, since they are formed in the same layer. (443) may not be included.
  • At least one of the first and second conductive lines 641 and 642 may be spaced apart from the second conductive pattern 621 with the dielectric layer 630 interposed therebetween. By separating the at least one first and second conductive lines 641 and 642 from the second conductive pattern 621 , deterioration in radiation performance of the antenna pattern 640 may be reduced. Depending on the required performance of the antenna pattern 640 , a degree to which the at least one first and second conductive lines 641 and 642 and the second conductive pattern 621 are spaced apart may vary, and the spaced space may be visually recognized. The lengths of the conductive lines of the first dummy pattern 612 to prevent the dummy pattern from forming may also vary. At least one of the first and second conductive lines 641 and 642 may be electrically isolated from the first conductive pattern 611 , the second conductive pattern 621 , and the first dummy pattern 612 .
  • the at least one first conductive line 641 may extend in substantially the same direction as the first conductive pattern 611 (eg, the y-axis direction).
  • the at least one first conductive line 641 may be substantially parallel to the second conductive pattern 621 .
  • the at least one first conductive line 641 may have substantially the same spacing as the first conductive pattern 611 (eg, a first specified interval). (D1)) and direction (eg, the x-axis direction).
  • the conductive pattern panel 602 When the conductive pattern panel 602 is viewed from above (eg, in the -z direction), some of the plurality of conductive lines included in the first conductive pattern 611 may be separated based on the first designated area 615 . have. When the conductive pattern panel 602 is viewed from above, the at least one first conductive line 641 substantially overlaps the first conductive pattern 611 in the second designated area 625 overlapping the first designated area 615 . Because they extend in the same direction and are arranged at substantially equal intervals, the conductive pattern panel 602 can be seen as an overall uniform pattern.
  • the at least one second conductive line 642 may extend in substantially the same direction as the second conductive pattern 621 (eg, the x-axis direction).
  • the at least one second conductive line 642 may be substantially parallel to the second conductive pattern 621 .
  • the at least one second conductive line 642 may have substantially the same spacing as the second conductive pattern 621 (eg, a second specified interval). (D2)) and direction (eg, y-axis direction).
  • D2 second specified interval
  • direction eg, y-axis direction
  • the at least one second conductive line 642 extends in the same direction as the second conductive pattern 621 in the second designated area 625 and is arranged at substantially equal intervals. Therefore, the conductive pattern panel 602 can be seen as a uniform pattern as a whole.
  • at least one second conductive line 642 and the second conductive pattern 621 may be separated from each other so that the first A first dummy pattern 612 may be disposed between the second conductive pattern 621 and the at least one second conductive line 642 in the designated area 615 .
  • the antenna pattern 640 may operate as a radiator for transmitting or receiving an RF signal (eg, a mmWave signal) of a specified band.
  • an RF signal eg, a mmWave signal
  • the antenna pattern 640 is formed on the same layer as the second conductive pattern 621 of the conductive pattern panel 602 , the conductive pattern panel 602 and the antenna pattern 640 . ), detection of a touch input using the conductive pattern panel 602 and wireless communication using the antenna pattern 640 can be performed without degradation of each performance.
  • the conductive pattern panel 602 may have a designated pattern. For example, referring to FIG. 6C , when the conductive pattern panel 602 is viewed from above (eg, -z direction in FIG. 6A ), the conductive pattern panel 602 has rows extending in the x-axis direction and the y-axis direction. It may have a pattern consisting of columns extending to .
  • At least one electrode and at least one first conductive line 641 of the first conductive pattern 611 is a pattern of the conductive pattern panel 602 . It can be seen as a single column.
  • the first electrode 611-1 of the first conductive pattern 611 , the first line 641-1 of the at least one first conductive line 641 , and the first The second electrode 611 - 2 of the conductive pattern 611 may be disposed to be seen as the first column C1 of the conductive pattern panel 602 .
  • At least one electrode of the second conductive patterns 621, at least one of the first dummy patterns 612, and at least one second conductive line ( 642 may be viewed as one row of the conductive pattern panel 602 .
  • at least one electrode of the second conductive patterns 621, at least one of the first dummy patterns 612, and at least one second conductive line ( 642 may be viewed as one row of the conductive pattern panel 602 .
  • the first line 642-1 of the conductive lines 642, the second line 612-2 of the first dummy pattern 612, and the second electrode 621-2 of the second conductive pattern 621 are , may be disposed to be seen as the first row R1 of the conductive pattern panel 602 .
  • the antenna pattern 640 is disposed on the conductive pattern panel 602 , the first conductive pattern 611 and the second conductive pattern 621 or the antenna pattern 640 of the conductive pattern panel 602 . may not be recognized by the user.
  • the antenna pattern 640 is formed in substantially the same pattern as the first and second conductive patterns 611 and 621 for sensing a touch input, and the antenna pattern 640 and As the first dummy pattern 612 is formed in the space spaced apart between the first and second conductive patterns 611 and 621 , the conductive pattern panel 602 may be viewed as a uniform pattern as a whole.
  • 6D illustrates a conductive pattern panel according to another exemplary embodiment.
  • the conductive pattern panel may include an antenna pattern 640-1.
  • the antenna pattern 640-1 includes at least one first conductive line 641, at least one second conductive line 642, at least one third conductive line 646, and at least one second conductive line 641. at least one of four conductive lines 647 , and/or at least one conductive via 643 .
  • the description of the at least one third conductive line 646 includes at least the at least one third conductive line 646 disposed on the first side 630A of the dielectric layer 630 .
  • the description of one first conductive line 641 may be applied.
  • the description of the at least one fourth conductive line 647 is, except that the at least one fourth conductive line 647 is disposed on the first side 630A of the dielectric layer 630 , The description of the at least one second conductive line 642 may apply.
  • the at least one conductive via 643 includes at least one third and fourth conductive line 646 , 647 disposed on the first side 630A of the dielectric layer 630 and the second conductive via 643 of the dielectric layer 630 . At least one of the first and second conductive lines 641 and 642 disposed on the second surface 630B may be electrically connected. In one embodiment, the at least one conductive via 643 includes at least one of the first and second conductive lines 641 and 642 when the dielectric layer 630 is viewed from above (eg, viewed in the -z direction). ) and at least one of the third and fourth conductive lines 646 and 647 may be disposed where they overlap. At least one conductive via 643 may pass through the dielectric layer 630 .
  • the antenna pattern 640-1 further includes at least one third and fourth conductive lines 646 and 647 disposed on the first surface 630A of the dielectric layer 630, as shown in FIG. 6A.
  • the thickness may be greater than that of the antenna pattern 640 illustrated in FIGS. to 6C . In an embodiment, as the thickness of the antenna pattern 640-1 increases, resistance may decrease.
  • FIG. 7 illustrates examples of conductive lines of a dummy pattern according to an embodiment.
  • the electrode 710 of FIG. 7 may correspond to electrodes (eg, the first electrode 411-1 of FIG. 4C ) separated from the first designated region 415 of the first conductive pattern 411 of FIG. 4C . and the conductive line 740 may correspond to at least one first conductive line 441 of FIG. 4C .
  • the electrode 710 of FIG. 7 may correspond to electrodes (eg, the first electrode 421-1 of FIG. 4C ) separated from the second designated region 425 of the second conductive pattern 421 of FIG. 4C . and the conductive line 740 may correspond to at least one second conductive line 442 of FIG. 4C .
  • the electrode 710 of FIG. 7 may correspond to electrodes (eg, the first electrode 621-1 of FIG. 6C ) separated from the second designated region 625 of the second conductive pattern 621 of FIG. 6C . and the conductive line 740 may correspond to at least one second conductive line 642 of FIG. 6C .
  • At least one of the dummy patterns 701 to 707 illustrated in FIG. 7 may be applied to the first dummy pattern 412 and/or the second dummy pattern 422 of FIG. 4A . At least one of the dummy patterns 701 to 707 illustrated in FIG. 7 may be applied to the first dummy pattern 612 of FIG. 6A .
  • the dummy pattern disposed between the electrode 710 and the conductive line 740 may have various shapes.
  • the dummy pattern 701 may have an elliptical shape.
  • the dummy pattern 702 may be hexagonal.
  • the dummy pattern 703 may have a pentagonal shape.
  • the dummy pattern 704 may include a trapezoidal shape.
  • the dummy pattern 705 may be a quadrilateral in which at least one corner is cut off.
  • the dummy pattern 706 may be a parallelogram.
  • the dummy pattern 707 may be a polygon having different thicknesses.
  • the shape of the dummy pattern may be various design changes applicable to those skilled in the art, and is not limited by the above-described example.
  • FIG. 8 illustrates examples of conductive lines of a dummy pattern according to another embodiment.
  • the electrode 810 of FIG. 8 may correspond to electrodes (eg, the first electrode 411-1 of FIG. 4C ) separated from the first designated region 415 of the first conductive pattern 411 of FIG. 4C . and the conductive line 840 may correspond to at least one first conductive line 441 of FIG. 4C .
  • the electrode 810 of FIG. 8 may correspond to electrodes (eg, the first electrode 421-1 of FIG. 4C ) separated from the second designated region 425 of the second conductive pattern 421 of FIG. 4C .
  • the conductive line 840 may correspond to at least one second conductive line 442 of FIG. 4C .
  • the electrode 810 of FIG. 8 may correspond to electrodes (eg, the first electrode 621-1 of FIG. 6C ) separated from the second designated region 625 of the second conductive pattern 621 of FIG. 6C .
  • the conductive line 840 may correspond to at least one second conductive line 642 of FIG. 6C .
  • At least one of the dummy patterns 801 to 807 illustrated in FIG. 8 may include a first dummy pattern 412 of FIG. 4A , a second dummy pattern 422 of FIG. 4A , and a first dummy pattern 612 of FIG. 6A . ) can be applied to
  • the dummy pattern may be disposed to cover at least a portion of the segmented space between the electrode 810 and the conductive line 840 .
  • the dummy pattern 801 when viewed from above (eg, in the -z direction) of the conductive pattern panel (eg, the conductive pattern panel 602 of FIG. 6A ), the dummy pattern 801 is formed between the electrode 810 and the conductive line 840 .
  • the length of the dummy pattern 801 may be equal to or longer than the spaced distance between the electrode 810 and the conductive line 840 .
  • the dummy pattern 802 may be spaced apart from the electrode 810 and the conductive line 840 , and may cover a portion of a space between the electrode 810 and the conductive line 840 .
  • the length of the dummy pattern 802 may be shorter than the spaced distance between the electrode 810 and the conductive line 840 .
  • the dummy pattern 803 may have a thickness thinner than that of the electrode 810 and the conductive line 840 , and may cover a portion of a space between the electrode 810 and the conductive line 840 .
  • the dummy pattern 804 may be extended by being separated into two strands, and may cover a portion of a space between the electrode 810 and the conductive line 840 .
  • the conductive pattern panel eg, the conductive pattern panel 602 of FIG. 6A
  • at least a portion of the dummy pattern 804 is at least with the electrode 810 and the conductive line 840 . Some may overlap.
  • the dummy pattern 805 may have a thickness greater than that of the electrode 810 and the conductive line 840 , and may be disposed above (eg, the conductive pattern panel 602 of FIG. 6A ). : -z direction), may overlap the electrode 810 but may not overlap the conductive line 840 .
  • the dummy pattern 805 may cover a portion of a space between the electrode 810 and the conductive line 840 .
  • the dummy pattern 806 when viewed from above (eg, in the -z direction) of the conductive pattern panel (eg, the conductive pattern panel 602 of FIG. 6A ), the dummy pattern 806 is a first portion overlapping the electrode 810 . and a second portion overlapping the conductive line 840 , and the first portion and the second portion may be spaced apart from each other.
  • the dummy pattern 806 may cover a portion of a space between the electrode 810 and the conductive line 840 .
  • another dummy pattern may be disposed to cover a space between the electrode 810 and the conductive line 840 that is not covered by the dummy pattern 806 .
  • the dummy pattern 807 when viewed from above (eg, in the -z direction) of a conductive pattern panel (eg, conductive pattern panel 602 of FIG. 6A ), the dummy pattern 807 includes the electrodes 810 and the conductive lines 840 . It may have a greater thickness and overlap the electrode 810 and the conductive line 840 . The dummy pattern 807 may cover the entire space between the electrode 810 and the conductive line 840 .
  • FIG. 9A illustrates a conductive pattern panel according to an exemplary embodiment.
  • Fig. 9b shows a section E-E' of Fig. 9a.
  • 9C is a plan view of the conductive pattern panel of FIG. 9A as viewed in the -z direction.
  • the conductive pattern panel 902 of FIGS. 9A to 9C may correspond to the conductive pattern panel 302 of FIG. 3 .
  • the first conductive pattern 911 of the conductive pattern panel 902 may correspond to the first pattern part 310 and/or the second pattern part 320 of FIG. 3 .
  • the antenna pattern 940 of the conductive pattern panel 902 may correspond to the first pattern part 310 of FIG. 3 .
  • the second dummy pattern 922 of the conductive pattern panel 902 may correspond to the second pattern part 320 of FIG. 3 .
  • the dielectric layer 930 of the conductive pattern panel 902 may correspond to the dielectric layer 330 of FIG. 3 .
  • a conductive pattern panel 902 includes a first conductive pattern 911, a second dummy pattern 922, an antenna pattern 940, and/or a dielectric layer. It may include at least one of (930).
  • the first conductive pattern 911 may be formed on the first surface 930A of the dielectric layer 930 .
  • the first conductive pattern 911 may not be formed in the first designated area 915 of the conductive pattern panel 902 .
  • the first conductive pattern 911 may include a plurality of conductive members, and some of the plurality of conductive members may be separated with a first designated area 915 therebetween.
  • the shape of the first designated area 915 may be, for example, a quadrangle, but is not limited thereto.
  • the first conductive pattern 911 extends in the y-axis direction, and extends in the x-axis direction with the first conductive members 916 arranged at a third predetermined interval D3 along the x-axis direction. and second conductive members 917 arranged at a fourth predetermined interval D4 along the y-axis direction.
  • the third specified interval D3 and the fourth specified interval D4 may be substantially the same, but is not limited thereto.
  • the third designated interval D3 and the fourth designated interval D4 may be different.
  • the first conductive members 916 and the second conductive members 917 of the first conductive pattern 911 may not be perpendicular to each other.
  • the first conductive pattern 911 is formed by the first conductive members 916 and the second conductive members 917 . It may have a mesh pattern including a parallelogram formed.
  • the first conductive pattern 911 may have a mesh pattern including a rhombus shape.
  • the third specified interval D3 and the fourth specified interval D4 are different from each other, the first conductive pattern 911 may have a mesh pattern including a parallelogram.
  • the y-axis and the x-axis shown in FIG. 9A are for describing the direction in which the first conductive pattern 911 extends, and do not show Cartesian coordinates.
  • the second dummy pattern 922 may be disposed on the second surface 930B of the dielectric layer 930 to surround the second designated area 925 .
  • the second dummy pattern 922 may include a plurality of conductive lines.
  • the second designated region 925 may overlap the first designated region 915 .
  • the second designated area 925 may overlap the first designated area 915 when viewed in the +z direction.
  • the second dummy pattern 922 may be disposed, for example, along an edge of the second designated area 925 .
  • a portion of the second dummy pattern 922 may have the same pattern as the mesh pattern of the first conductive pattern 911 .
  • the thickness of the plurality of conductive lines of the second dummy pattern 922 may be substantially the same as the thickness of the first conductive pattern 911 .
  • the second dummy pattern 922 is as if the antenna pattern 940 and the first conductive pattern 911 are separated when the conductive pattern panel 902 is viewed from above (eg, -z direction). In order not to be seen, it may be disposed between the antenna pattern 940 and the first conductive pattern 911 .
  • the antenna pattern 940 may include conductive lines forming substantially the same pattern as that of the first conductive pattern 911 .
  • the antenna pattern 940 extends in the y-axis direction and extends in the x-axis direction and at least one first conductive line 941 arranged at a third specified interval D3 along the x-axis direction, It may include at least one second conductive line 942 arranged at a fourth predetermined interval D4 along the y-axis direction.
  • the antenna pattern 940 may have substantially the same pattern as the mesh pattern of the first conductive pattern 911 .
  • the antenna pattern 940 may be disposed on the first surface 930A of the dielectric layer 930 , and may be disposed on the first designated area 915 of the conductive pattern panel 902 .
  • the antenna pattern 940 may be spaced apart from the first conductive pattern 911 . Since the antenna pattern 940 is spaced apart from the first conductive pattern 911 , deterioration in radiation performance of the antenna pattern 940 may be reduced.
  • the antenna pattern 940 may be electrically separated from the first conductive pattern 911 and the second dummy pattern 922 .
  • the conductive pattern panel 902 when the conductive pattern panel 902 is viewed from above (eg, viewed in the -z direction of FIG. 9A ), the conductive pattern panel 902 may have a uniform mesh pattern as a whole.
  • the pattern of the conductive pattern panel 902 may include a first pattern extending along the x-axis and a second pattern extending along the y-axis.
  • a pattern having a shape of a parallelogram may be formed by the first pattern and the second pattern.
  • the conductive pattern panel 902 when the conductive pattern panel 902 is viewed from above (eg, viewed in the -z direction in FIG.
  • a portion of the first conductive pattern 911 and a portion of the first conductive pattern 911 are parallel to each other.
  • a portion of the second dummy pattern 922 may be arranged so as to extend the diagonal line 1 separated by the first designated area 915 .
  • a portion of the first conductive pattern 911 , a portion of the second dummy pattern 922 , and the antenna pattern 940 are formed in a first designated area 915 . It can be arranged to look like an extended diagonal line separated by 2.
  • a portion of the first conductive pattern 911 and a portion of the second dummy pattern 922 are separated by a first designated area 915 by a diagonal line 3 may be arranged to appear to be extended.
  • a portion of the first conductive pattern 911 , a portion of the second dummy pattern 922 , and a portion of the antenna pattern 940 are formed in a first designated area ( 915), it can be arranged to look like an extended 4 diagonal line.
  • the conductive pattern panel 902 forms a uniform pattern as a whole by the second dummy pattern 922, so the conductive pattern panel ( The first conductive pattern 911 and/or the antenna pattern 940 of 902 may not be recognized by a user.
  • the antenna pattern 940 may operate as a radiator for transmitting or receiving an RF signal (eg, a mmWave signal) of a specified band.
  • the electronic device 101 may perform sensing of a touch input using the first conductive pattern 911 and wireless communication using the antenna pattern 940 through the conductive pattern panel 902 .
  • FIG. 10A illustrates a conductive pattern panel according to an exemplary embodiment.
  • Figure 10b shows a section F-F' and a section G-G' of Figure 10a.
  • FIG. 10C is a plan view of the conductive pattern panel of FIG. 10A as viewed in the -z direction.
  • FIG. 10D illustrates a conductive pattern panel according to another exemplary embodiment.
  • the conductive pattern panel 1002 of FIGS. 10A to 10C may correspond to the conductive pattern panel 302 of FIG. 3 .
  • the first conductive pattern 1011 , the at least one first conductive line 1041 , and the first dummy pattern 1012 may correspond to the first pattern part 310 of FIG. 3 .
  • the second conductive pattern 1021 , the at least one second conductive line 1042 , and the second dummy pattern 1022 may correspond to the second pattern part 320 of FIG. 3 .
  • the dielectric layer 1030 may correspond to the dielectric layer 330 of FIG. 3 .
  • the conductive pattern panel 1002 , the first conductive pattern 1011 , the second conductive pattern 1021 , the first dummy pattern 1012 , the second dummy pattern 1022 , and the antenna are provided with reference to FIGS. 10A to 10C .
  • the pattern 1040 and the dielectric layer 1030 will be described in the conductive pattern panel 402, the first conductive pattern 411, the second conductive pattern 421, the first dummy pattern 412, and the first conductive pattern panel of FIG. 4A. 2 Descriptions of the dummy pattern 422 , the antenna pattern 440 , and the dielectric layer 430 may be applied in a corresponding manner.
  • a conductive pattern panel 1002 includes a first conductive pattern 1011 , a second conductive pattern 1021 , a first dummy pattern 1012 , and a second conductive pattern panel 1002 . At least one of a dummy pattern 1022 and/or a dielectric layer 1030 may be included.
  • the antenna pattern 1040 may be disposed on one area of the conductive pattern panel 1002 .
  • the first conductive pattern 1011 may be disposed on the first surface 1030A of the dielectric layer 1030 .
  • the first conductive pattern 1011 may not be formed in the first designated area 1015 of the conductive pattern panel 1002 .
  • the first conductive pattern 1011 may, for example, extend in the y-axis direction and may be arranged at a third designated interval D3 along the x-axis direction.
  • the first conductive pattern 1011 may not be perpendicular to the second conductive pattern 1021 .
  • the first dummy pattern 1012 including a plurality of conductive lines may be disposed on the first surface 1030A of the dielectric layer 1030 to surround the first designated area 1015 .
  • the plurality of conductive lines of the first dummy pattern 1012 may extend in the x-axis direction, and may be arranged at a fourth designated interval D4 along the edge of the first designated area 1015 .
  • the fourth specified interval D4 may be substantially the same as the third specified interval D3, but may be different.
  • a direction in which the plurality of conductive lines of the first dummy pattern 1012 extend may be substantially the same as that of the second conductive pattern 1021 .
  • the plurality of conductive lines of the first dummy pattern 1012 may be substantially parallel to the second conductive pattern 1021 .
  • the first dummy pattern 1012 includes at least one second conductive line 1042 and a second conductive pattern ( It may be disposed between the second conductive line 1042 and the second conductive pattern 1021 so that the 1021 do not appear to be separated from each other.
  • the second conductive pattern 1021 may be formed on the second surface 1030B of the dielectric layer 1030 facing in a direction opposite to the first surface 1030A.
  • the second conductive pattern 1021 may not be formed in the second designated area 1025 of the conductive pattern panel 1002 .
  • the second designated area 1025 may correspond to the first designated area 1015 .
  • the second designated area 1025 may overlap the first designated area 1015 when the conductive pattern panel 1002 is viewed in the -z direction.
  • the second conductive pattern 1021 may extend in the x-axis direction and may be arranged at a fourth predetermined interval D4 along the y-axis.
  • a direction in which the second conductive pattern 1021 extends may be different from a direction in which the first conductive pattern 1011 extends.
  • the extending direction of the second conductive pattern 1021 may not be parallel to or perpendicular to the extending direction of the first conductive pattern 1011 .
  • the y-axis and the x-axis illustrated in FIG. 10A are for describing the extending directions of the first conductive pattern 1011 and the second conductive pattern 1021 , and do not show Cartesian coordinates.
  • the second dummy pattern 1022 including a plurality of conductive lines may be disposed on the second surface 1030B of the dielectric layer 1030 to surround the second designated area 1025 .
  • the plurality of conductive lines of the second dummy pattern 1022 may extend along the y-axis direction and may be arranged at a third designated interval D3 along the edge of the second designated area 1025 .
  • a direction in which the plurality of conductive lines of the second dummy pattern 1022 are arranged may be different from that of the second conductive pattern 1021 .
  • a direction in which the plurality of conductive lines of the second dummy pattern 1022 extend may be substantially the same as that of the first conductive pattern 1011 .
  • the plurality of conductive lines of the second dummy pattern 1022 may be substantially parallel to the first conductive pattern 1011 .
  • the second dummy pattern 1022 includes at least one first conductive line 1041 and a first conductive pattern 1011 when the conductive pattern panel 1002 is viewed from above (eg, in the -z direction). It may be disposed between the first conductive line 1041 and the first conductive pattern 1011 so that it does not appear to be separated.
  • the antenna pattern 1040 may include at least one first conductive line 1041 , at least one second conductive line 1042 , and at least one conductive via 1043 .
  • At least one first conductive line 1041 may be formed on the first surface 1030A of the dielectric layer 1030 .
  • the at least one first conductive line 1041 may be spaced apart from the first conductive pattern 1011 and may be disposed in a first designated area 1015 of the conductive pattern panel 1002 .
  • the at least one first conductive line 1041 may extend in substantially the same direction as the first conductive pattern 1011 .
  • the at least one first conductive line 1041 may be substantially parallel to the first conductive pattern 1011 .
  • the at least one first conductive line 1041 is arranged at a third designated interval D3 in substantially the same direction as the first conductive pattern 1011 .
  • the at least one second conductive line 1042 may be disposed on the second side 1030B of the dielectric layer 1030 .
  • the at least one second conductive line 1042 may be spaced apart from the second conductive pattern 1021 and may be disposed in a second designated area 1025 of the conductive pattern panel 1002 .
  • the at least one second conductive line 1042 may extend in substantially the same direction as the second conductive pattern 1021 .
  • the at least one second conductive line 1042 may be substantially parallel to the second conductive pattern 1021 .
  • the at least one second conductive line 1042 is arranged at a fourth predetermined interval D4 in substantially the same direction as the second conductive pattern 1021 . can be
  • At least one conductive via 1043 may be connected to at least one first conductive line 1041 and at least one second conductive line 1042 .
  • At least one conductive via 1043 includes at least one first conductive line 1041 and at least one second conductive line ( 1042) may be disposed where they overlap.
  • the antenna pattern 1040 is disposed on the conductive pattern panel 1002 , the first and second conductive patterns 1011 and 1021 or the antenna pattern 1040 of the conductive pattern panel 1002 are visible to the user. it may not be
  • the antenna pattern 1040 is formed in substantially the same pattern as the first and second conductive patterns 1011 and 1021 , and the antenna pattern 1040 and the first and second conductive patterns are identical to those of the antenna pattern 1040 .
  • the conductive pattern panel 1002 may be viewed as a uniform pattern as a whole. For example, referring to FIG.
  • the conductive pattern panel 1002 when the conductive pattern panel 1002 is viewed from above (eg, when viewed in the -z direction in FIG. 10A ), the conductive pattern panel 1002 may be seen as a uniform mesh pattern as a whole. have.
  • the pattern of the conductive pattern panel 1002 may appear to include a first pattern extending along the y-axis and a second pattern extending along the x-axis. It may be seen as a pattern having a shape of a parallelogram by the first pattern and the second pattern.
  • the diagonal line 1 among the second patterns is to be formed by the second conductive pattern 1021 .
  • the diagonal line 2 among the second patterns is the second conductive pattern 1021 , the first dummy pattern 1012 , and at least one second conductive line ( 1042) can be formed.
  • the oblique line 3 among the first patterns is the first conductive pattern 1011 , the second dummy pattern 1022 , and at least one first conductive line (1041).
  • the diagonal line 4 among the first patterns may be formed by the first conductive pattern 1011 .
  • the antenna pattern 1040 is disposed on the conductive pattern panel 1002 , since the conductive pattern panel 1002 is seen as a uniform pattern as a whole, the first conductive pattern 1011 of the conductive pattern panel 1002 and/or the antenna The pattern 1040 may not be recognized by the user.
  • the first dummy pattern 1012 and/or the second dummy pattern 1022 of the conductive pattern panel 1002 may be divided into at least two parts.
  • the first dummy pattern 1012 includes a first portion 1012-1, a second portion 1012-2, or a third portion 1012-3. can do.
  • the second dummy pattern 1022 may include a first portion 1022-1, a second portion 1022-2, or a third portion 1022-3.
  • the first portion 1022-1 and the second portion 1022-2 may be disposed on the second surface 1030B of the dielectric layer 1030 and may be spaced apart from each other.
  • the first portion 1012 - of the first dummy pattern 1012 is between the first portion 1022-1 and the second portion 1022 of the second dummy pattern 1022 .
  • 1) may be disposed on the first surface 1030A of the dielectric layer 1030 .
  • the first portion 1012-1 of the first dummy pattern 1012 and the first portion 1022-1 and the second portion 1022-2 of the second dummy pattern 1022 are formed by the conductive pattern panel 1002
  • the pattern of the conductive pattern panel 1002 may be arranged so that it appears to extend without being broken.
  • the second portion 1012 - 3 and the third portion 1012 - 4 of the first dummy pattern 1012 are the first surface 1030A of the dielectric layer 1030 . ), and may be spaced apart from each other.
  • a third portion of the second dummy pattern 1022 . 1022 - 3 may be disposed on the second side 1030B of the dielectric layer 1030 .
  • the third portion 1022 - 3 of the second dummy pattern 1022 extends a portion separated from the second portion 1012 - 3 and the third portion 1012 - 4 of the first dummy pattern 1012 . It can be arranged to be visible.
  • the first dummy pattern 1012 and/or the second dummy pattern 1022 are separated into at least two parts, when the conductive pattern panel 1002 is viewed from above, it may be seen as a single diagonal line extending without being separated. .
  • FIG 11 illustrates an electronic device according to an embodiment.
  • an electronic device 1101 (eg, the electronic device 101 of FIG. 1 ) according to an embodiment includes a display 1100 , a flexible printed circuit board (FPCB) 1150 , and a radio frequency integrated (RFIC) circuit) 1192 (or wireless communication circuitry 1192 (eg, wireless communication module 192 of FIG. 1 ) and/or a printed circuit board 1160 ).
  • a display 1100 e.g, the electronic device 101 of FIG. 1
  • FPCB flexible printed circuit board
  • RFIC radio frequency integrated circuit
  • the display 1100 may include an antenna pattern 1140 formed on a conductive pattern panel.
  • the antenna pattern 1140 is the antenna pattern 440 of FIGS. 4A to 4C , the antenna pattern 640 of FIGS. 6A to 6C , the antenna pattern 940 of FIGS. 9A to 9C , or the antenna of FIGS. 10A to 10C . It may correspond to the pattern 1040 .
  • the printed circuit board 1160 may be disposed under the display 1100 (eg, in the -z direction).
  • the FPCB 1150 may be connected to one side of the display 1100 and may be electrically connected to the antenna pattern 1140 .
  • the FPCB 1150 may extend from the display 1100 toward the printed circuit board 1160 while being bent.
  • the FPCB 1150 may be connected to the printed circuit board 1160 .
  • the RFIC 1192 may be disposed on the printed circuit board 1160 .
  • the RFIC 1192 may be electrically connected to the antenna pattern 1140 through the FPCB 1150 .
  • the RFIC 1192 may feed the antenna pattern 1140 through a transmission line (eg, microstrip) provided by the FPCB 1150 .
  • the RFIC 1192 may be electrically connected to the antenna pattern 1140 through another electrical connection member, for example, a coaxial cable or a probe.
  • the processor (eg, 120 in FIG. 1 ) of the electronic device 1100 transmits an RF signal (eg, mmWave signal) of a specified band through the antenna pattern 1140 using the RFIC 1192 . can transmit or receive.
  • FIG. 12 illustrates a conductive pattern panel according to an exemplary embodiment.
  • the conductive pattern panel 1202 of FIG. 12 may include a conductive pattern 1211 , a dielectric layer 1230 , an array antenna 1250 , a conductive via 1260 , and/or a connection member 1270 .
  • the conductive pattern 1211 may be disposed on the first surface 1230A of the dielectric layer 1230 .
  • the conductive pattern 1211 of FIG. 12 may correspond to the first conductive pattern 911 of FIG. 9A .
  • the conductive pattern 1211 may form a mesh pattern substantially the same as the first conductive pattern 911 of FIG. 9A .
  • the conductive patterns 1211 may be physically separated based on the dotted line L.
  • the conductive pattern 1211 may include a first pattern area 1211A and a second pattern area 1211B separated from each other based on the dotted line L.
  • a plurality of first pattern regions 1211A may be included in the conductive pattern panel 1202 , and the first pattern regions 1211A forming one column along the y-axis may be electrically connected to each other.
  • the second pattern area 1211B may be separated by the first pattern area 1211A.
  • a plurality of second pattern regions 1211B may be included in the conductive pattern panel 1202 , and the second pattern regions 1211B forming one row along the x-axis are formed by a connection member 1270 . may be electrically connected to each other.
  • the dielectric layer 1230 may be disposed between the conductive pattern 1211 and the connecting member 1270 . In an embodiment, the dielectric layer 1230 may correspond to the dielectric layer 930 of FIG. 9A .
  • the connecting member 1270 may be disposed on the second surface 1230B of the dielectric layer 1230 .
  • the connecting member 1270 may extend along the x-axis direction.
  • the connection member 1270 may include a conductive material.
  • the conductive via 1270 may be formed in the dielectric layer 1230 .
  • the conductive via 1270 may pass through the dielectric layer 1230 .
  • One end of the conductive via 1270 may be connected to the conductive pattern 1211 of the second pattern region 1211B, and the other end may be connected to the connection member 1270 .
  • the conductive pattern 1211 of the second pattern region 1211B is formed in one direction along the x-axis through the conductive via 1260 and the connection member 1270 .
  • the second pattern regions 1211B forming a row may be electrically connected to each other. There may be a plurality of rows in which the second pattern regions 1211B are formed along the x-axis.
  • the conductive pattern 1211 of the first pattern region 1211A may be operated as a first electrode pattern for sensing a touch input and/or acquiring fingerprint information
  • the second pattern region 1211B The conductive pattern 1211 may be operated as a second electrode pattern for detecting a touch input and/or obtaining fingerprint information.
  • the electronic device 101 may be disposed on a conductive pattern panel 1202 using the conductive pattern 1211 of the first pattern area 1211A and the conductive pattern 1211 of the second pattern area 1211B. Touch input can be detected.
  • the electronic device 101 according to an embodiment is formed on the conductive pattern panel 1202 using the conductive pattern 1211 of the first pattern area 1211A and the conductive pattern 1211 of the second pattern area 1211B. Information on the fingerprint of the contacted user may be acquired.
  • the array antenna 1250 includes a first antenna pattern 1241 , a second antenna pattern 1242 , a third antenna pattern 1243 , a fourth antenna pattern 1244 , and/or a fifth antenna pattern. It may include at least two or more of (1245). In an embodiment, at least one of a first antenna pattern 1241 , a second antenna pattern 1242 , a third antenna pattern 1243 , a fourth antenna pattern 1244 , and/or a fifth antenna pattern 1245 . may correspond to the antenna pattern 940 of FIG. 9A .
  • At least one of a first antenna pattern 1241 , a second antenna pattern 1242 , a third antenna pattern 1243 , a fourth antenna pattern 1244 , and/or a fifth antenna pattern 1245 . may correspond to the antenna pattern 1040 of FIG. 10 .
  • the electronic device 101 may transmit or receive an RF signal (eg, a mmWave signal) of a specified band using the array antenna 1250 .
  • an RF signal eg, a mmWave signal
  • An electronic device (eg, the electronic device 101 of FIG. 1 ) according to an embodiment includes a display panel (eg, the display panel 303 of FIG. 3 ) and a conductive pattern panel (eg, FIG. 3 ) disposed on the display panel of conductive pattern panel 302) -
  • the conductive pattern panel includes a dielectric layer (eg, the dielectric layer 330 of FIG. 3 ), a first conductive layer disposed on a first surface of the dielectric layer, and including a plurality of first conductive members A pattern (eg, the first pattern part 310 of FIG.
  • the conductive pattern panel includes a first area and a second area (eg, a first designated area 415 and a second designated area 425 of FIG. 4A ) including, wherein the first conductive pattern and the second conductive pattern are disposed in the first area -, an antenna pattern formed in the second area of the conductive pattern panel (eg, the antenna pattern 440 of FIG. 4A ) - the antenna pattern may include at least one first conductive line (eg, a first conductive line in FIG.
  • a conductive via 443 a first dummy pattern including a plurality of conductive lines (eg, a first dummy pattern 412 in FIG.
  • the first dummy pattern is a portion of the dielectric layer. disposed on the first surface, the at least one first conductive line and disposed between the plurality of first conductive members, and substantially parallel to the plurality of second conductive members—a wireless communication circuit electrically connected to the antenna pattern (eg, the wireless communication module of FIG. 1 ) 192)), and at least one processor (eg, processor 120 of FIG. 1 ) electrically connected to the display panel, the conductive pattern panel, and the wireless communication circuit, wherein the at least one processor comprises the An RF signal may be received using the antenna pattern and the wireless communication circuit.
  • a wireless communication circuit electrically connected to the antenna pattern (eg, the wireless communication module of FIG. 1 ) 192)
  • at least one processor eg, processor 120 of FIG. 1
  • the at least one processor comprises the An RF signal may be received using the antenna pattern and the wireless communication circuit.
  • the at least one first conductive line may be spaced apart from the first conductive pattern.
  • the plurality of conductive lines of the first dummy pattern may be arranged to at least partially cover a space between the at least one second conductive line and the second conductive pattern when the conductive pattern panel is viewed from above.
  • the shape of the plurality of conductive lines of the first dummy pattern may be an ellipse (eg, the dummy pattern 701 of FIG. 7 ), a hexagon (eg, the dummy pattern 702 of FIG. 7 ), or a pentagon (eg, a dummy pattern 702 of FIG. 7 ).
  • the dummy pattern 703 of FIG. 7), a trapezoidal rectangle (eg, the dummy pattern 704 of FIG. 7), and a parallelogram (eg, the dummy pattern 706 of FIG. 7) may include at least one of. .
  • the plurality of conductive lines of the first dummy pattern may overlap at least one of the plurality of first conductive members and the at least one first conductive line.
  • the electronic device includes a second dummy pattern (eg, the second dummy pattern 422 of FIG. 4A ) including a plurality of conductive lines, wherein the at least one second conductive line is the second spaced apart from the conductive pattern, the second dummy pattern is disposed on the second surface of the dielectric layer, and disposed between the at least one second conductive line and a second conductive pattern, the second dummy pattern of the first conductive pattern
  • the plurality of first conductive members may be parallel to each other and may be disposed to at least partially cover a space between the at least one first conductive line and the first conductive pattern when the conductive pattern panel is viewed from above.
  • the second dummy pattern may be thicker than the first dummy pattern.
  • the second region includes a first edge, a second edge opposite to the first edge, a third edge connected to one end of the first edge and one end of the second edge, and a third edge of the first edge. and a fourth edge connected to the other end and the other end of the second edge, wherein the plurality of conductive lines of the first dummy pattern are disposed on the first edge and the second edge of the second region; The plurality of conductive lines of the second dummy pattern may be disposed on the third edge and the fourth edge of the second region.
  • the plurality of first conductive members of the first conductive pattern may be substantially perpendicular to the plurality of second conductive members of the second conductive pattern.
  • the conductive pattern panel includes a mesh pattern formed by the first conductive pattern, the second conductive pattern, the at least one first conductive line, and the at least one second conductive line. ) may be included.
  • the mesh pattern may be formed in a rectangle, a parallelogram, or a rhombus.
  • the antenna pattern and the wireless communication circuit may be electrically connected through a flexible printed circuit board (FPCB) (eg, the FPCB 1150 of FIG. 11 ).
  • FPCB flexible printed circuit board
  • the at least one processor while receiving the RF signal using the wireless communication circuit, using at least a portion of the first conductive pattern and the second conductive pattern, the touch on the conductive pattern panel input can be detected.
  • the wireless communication circuit may include radio frequency integrated circuitry (RFIC) (eg, RFIC 1192 of FIG. 11 ), and the RF signal may include a mmWave signal.
  • RFIC radio frequency integrated circuitry
  • the first conductive pattern and the second conductive pattern may not be disposed in the second region.
  • the electronic device includes a display panel (eg, the display panel 303 of FIG. 3 ), a conductive pattern panel disposed on the display panel (eg, the conductive pattern panel 302 of FIG. 3 ), and the conductive pattern
  • the panel may include a first conductive pattern (eg, the first pattern part 310 of FIG. 3 ) including a dielectric layer (eg, the dielectric layer 330 of FIG. 3 ) and a plurality of first conductive members disposed on a first surface of the dielectric layer. )), and a second conductive pattern (eg, the second pattern part 320 of FIG.
  • the conductive pattern panel includes a designated area (eg, a first designated area 415 and a second designated area 425 in FIG. 4 ) where the first conductive pattern and the second conductive pattern are not disposed,
  • An antenna pattern eg, the antenna pattern 440 of FIG. 4A ) formed in the designated area of the conductive pattern panel, the antenna pattern being substantially formed with the plurality of first conductive members on the second surface of the dielectric layer at least one first conductive line (eg, the first conductive line 441 of FIG.
  • a radio frequency integrated circuit including at least one second conductive line (eg, the second conductive line 442 of FIG. 4A ) and electrically connected to the antenna pattern (eg, the wireless communication module of FIG. 1 ) 192)), and at least one processor (eg, processor 120 of FIG. 1 ) electrically connected to the display panel, the conductive pattern panel, and the RFIC, wherein the at least one processor includes the antenna pattern and using the RFIC to receive an mmWave signal.
  • RFIC radio frequency integrated circuit
  • the at least one first conductive line and the at least one second conductive line may be spaced apart from the second conductive pattern.
  • a first dummy pattern (eg, the first dummy pattern 412 of FIG. 4A ) including a plurality of conductive lines is included, and the first dummy pattern is formed within the designated area. , disposed on the first surface of the dielectric layer, and may be substantially parallel to the plurality of second conductive members of the second conductive pattern.
  • the conductive pattern panel is formed by the first conductive pattern, the second conductive pattern, the at least one first conductive line, the at least one second conductive line, and the first dummy pattern. It may include a mesh pattern.
  • the plurality of conductive lines of the first dummy pattern are arranged to at least partially cover a space between the at least one second conductive line and the second conductive pattern when the conductive pattern panel is viewed from above and the designated area includes a first edge, a second edge opposite to the first edge, a third edge connected to one end of the first edge and one end of the second edge, and the other end of the first edge and the second edge and a fourth edge connected to the other end of the second edge, wherein the plurality of conductive lines of the first dummy pattern are disposed on the first edge and the second edge of the designated area,
  • the plurality of first conductive members may be substantially perpendicular to the plurality of second conductive members of the second conductive pattern.
  • a computer-readable storage medium storing one or more programs (software modules) may be provided.
  • One or more programs stored in the computer-readable storage medium are configured to be executable by one or more processors in an electronic device (device).
  • One or more programs include instructions for causing an electronic device to execute methods according to embodiments described in a claim or specification of the present disclosure.
  • Such programs include random access memory, non-volatile memory including flash memory, read only memory (ROM), electrically erasable programmable ROM (electrically erasable programmable read only memory, EEPROM), magnetic disc storage device, compact disc-ROM (CD-ROM), digital versatile discs (DVDs), or other It may be stored in an optical storage device or a magnetic cassette. Alternatively, it may be stored in a memory composed of a combination of some or all thereof. In addition, each configuration memory may be included in plurality.
  • non-volatile memory including flash memory, read only memory (ROM), electrically erasable programmable ROM (electrically erasable programmable read only memory, EEPROM), magnetic disc storage device, compact disc-ROM (CD-ROM), digital versatile discs (DVDs), or other It may be stored in an optical storage device or a magnetic cassette. Alternatively, it may be stored in a memory composed of a combination of some or all thereof. In addition, each configuration memory may be included in plurality.
  • the program is transmitted through a communication network consisting of a communication network such as the Internet, an intranet, a local area network (LAN), a wide area network (WAN), or a storage area network (SAN), or a combination thereof. It may be stored on an attachable storage device that can be accessed. Such a storage device may be connected to a device implementing an embodiment of the present disclosure through an external port. In addition, a separate storage device on the communication network may be connected to the device implementing the embodiment of the present disclosure.
  • a communication network such as the Internet, an intranet, a local area network (LAN), a wide area network (WAN), or a storage area network (SAN), or a combination thereof. It may be stored on an attachable storage device that can be accessed.
  • Such a storage device may be connected to a device implementing an embodiment of the present disclosure through an external port.
  • a separate storage device on the communication network may be connected to the device implementing the embodiment of the present disclosure.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Telephone Function (AREA)
  • Telephone Set Structure (AREA)

Abstract

일 실시 예에 따른 전자 장치는, 디스플레이 패널, 상기 디스플레이 패널에 배치되는 도전 패턴 패널, 상기 도전 패턴 패널의 상기 제2 영역에 형성되는 안테나 패턴, 복수 개의 도전성 라인들을 포함하는 제1 더미 패턴(dummy pattern), 상기 안테나 패턴과 전기적으로 연결되는 무선 통신 회로, 및 상기 디스플레이 패널, 상기 도전 패턴 패널, 및 상기 무선 통신 회로와 전기적으로 연결되는 적어도 하나의 프로세서를 포함하고, 상기 적어도 하나의 프로세서는 상기 안테나 패턴 및 상기 무선 통신 회로를 이용하여 RF 신호를 수신할 수 있다.

Description

안테나를 포함하는 전자 장치
다양한 실시예들은 안테나를 포함하는 전자 장치에 관한 것이다.
모바일 트래픽의 급격한 증가로, 고대역 주파수 기반의 차세대 통신(예: 5G(5th generation)) 기술이 개발되고 있다. 예를 들어, 고대역의 주파수 신호는 20 GHz에서 300 GHz의 주파수 대역을 갖는 밀리미터파(mmWave)를 포함할 수 있다.
차세대 통신을 위한 전자 장치는 자유공간 전파 손실(free space propagation loss)을 극복하기 위해, 안테나 이득을 높일 수 있는 어레이 안테나(array antenna)를 포함할 수 있다.
전자 장치의 하우징에 포함된 도전성 부재 및 디스플레이는 높은 직진성을 갖는 고대역 주파수 신호의 방사 성능을 저하시킬 수 있다. 예를 들어, 방사 성능을 향상시키기 위해, 전자 장치의 하우징에 포함된 도전성 측면 부재의 두께를 부분적으로 줄일 경우, 디자인 경쟁력이 저하될 수 있고, 외부 충격에 의한 파손 위험이 증가될 수 있다.
다른 예를 들어, 전자 장치는 하우징에 포함된 도전성 부재를 어레이 안테나의 방사체로 사용할 경우, 상대적으로 크기가 큰 급전 구조로 인해, 상기 급전 구조는 전자 장치 내에 실장되기 어려울 수 있다.
본 개시의 다양한 실시 예들은, 도전 패턴 패널을 통해 무선 통신 신호를 송수신할 수 있는 전자 장치를 제공할 수 있다.
일 실시 예에 따른 전자 장치는, 디스플레이 패널, 상기 디스플레이 패널에 배치되는 도전 패턴 패널 - 상기 도전 패턴 패널은, 유전층, 상기 유전층의 제1 면에 배치되고, 복수 개의 제1 도전성 부재들을 포함하는 제1 도전 패턴, 및 상기 유전층의 상기 제1 면과 반대 방향인 제2 면에 배치되고, 복수 개의 제2 도전성 부재들을 포함하는 제2 도전 패턴을 포함하고, 상기 도전 패턴 패널은 제1 영역 및 제2 영역을 포함하고, 상기 제1 도전 패턴 및 상기 제2 도전 패턴은 상기 제1 영역에 배치됨 -, 상기 도전 패턴 패널의 상기 제2 영역에 형성되는 안테나 패턴 - 상기 안테나 패턴은, 상기 유전층의 상기 제1 면에서 상기 제1 도전 패턴의 상기 복수 개의 제1 도전성 부재들과 실질적으로 평행하도록 배치되는 적어도 하나의 제1 도전 라인, 상기 유전층의 상기 제2 면에서 상기 제2 도전 패턴의 상기 복수 개의 제2 도전성 부재들과 실질적으로 평행하도록 배치되는 적어도 하나의 제2 도전 라인, 및 상기 적어도 하나의 제1 도전 라인 및 상기 적어도 하나의 제2 도전 라인을 전기적으로 연결하고 상기 유전층을 관통하는 적어도 하나의 도전성 비아를 포함함 -, 복수 개의 도전성 라인들을 포함하는 제1 더미 패턴(dummy pattern) - 상기 제1 더미 패턴은 상기 유전층의 상기 제1 면 상에 배치되고, 상기 적어도 하나의 제1 도전 라인 및 상기 복수 개의 제1 도전성 부재들 사이에 배치되고, 및 상기 복수 개의 제2 도전성 부재들과 실질적으로 평행함 -, 상기 안테나 패턴과 전기적으로 연결되는 무선 통신 회로, 및 상기 디스플레이 패널, 상기 도전 패턴 패널, 및 상기 무선 통신 회로와 전기적으로 연결되는 적어도 하나의 프로세서를 포함하고, 상기 적어도 하나의 프로세서는 상기 안테나 패턴 및 상기 무선 통신 회로를 이용하여 RF 신호를 수신할 수 있다.
일 실시 예에 따른 전자 장치는, 디스플레이 패널, 상기 디스플레이 패널 위에 배치되는 도전 패턴 패널 - 상기 도전 패턴 패널은, 유전층, 상기 유전층의 제1 면에 배치되는 복수 개의 제1 도전성 부재들을 포함하는 제1 도전 패턴, 및 상기 유전층의 상기 제1 면에 대향하는 제2 면에 배치되는 복수 개의 제2 도전성 부재들을 포함하는 제2 도전 패턴을 포함하고, 상기 도전 패턴 패널은, 상기 제1 도전 패턴 및 상기 제2 도전 패턴이 배치되지 않는 지정된 영역을 포함함 -, 상기 도전 패턴 패널의 상기 지정된 영역에 형성되는 안테나 패턴 - 상기 안테나 패턴은, 상기 유전층의 상기 제2 면에서 상기 복수 개의 제1 도전성 부재들과 실질적으로 평행하도록 배치되는 적어도 하나의 제1 도전 라인, 및 상기 유전층의 상기 제2 면에서 상기 복수 개의 제2 도전성 부재들과 실질적으로 평행하도록 배치되는 적어도 하나의 제2 도전 라인을 포함함 -, 상기 안테나 패턴과 전기적으로 연결되는 RFIC(radio frequency integrated circuit), 및 상기 디스플레이 패널, 상기 도전 패턴 패널, 및 상기 RFIC와 전기적으로 연결되는 적어도 하나의 프로세서를 포함하고, 상기 적어도 하나의 프로세서는 상기 안테나 패턴 및 상기 RFIC를 이용하여 mmWave 신호를 수신할 수 있다.
일 실시 예에 따른 도전 패턴 패널과 안테나 패턴을 구현함으로써, 도전 패턴 패널의 전극 패턴 또는 안테나 패턴이 전자 장치의 외부에서 사용자에게 시인되지 않을 수 있다.
일 실시 예에 따른 전자 장치의 도전 패턴 패널에 안테나 패턴을 구현함으로써, 전자 장치의 두께를 줄일 수 있다.
일 실시 예에 따른 전자 장치는, 도전 패턴 패널에 안테나 패턴을 구현함으로써, 터치 입력의 감지와 RF (radio frequency) 신호의 송수신 동작을 동시에 수행할 수 있다.
일 실시 예에 따른 전자 장치의 도전 패턴 패널에 안테나 패턴을 구현함으로써, 전자 장치의 무선 통신 커버리지를 향상시킬 수 있다.
도 1은, 다양한 실시 예들에 따른, 네트워크 환경 내의 전자 장치의 블록도이다.
도 2a는, 일 실시예에 따른 전자 장치의 전면을 나타내는 사시도이다.
도 2b는, 도 2a의 전자 장치의 후면을 나타내는 사시도이다.
도 3은 일 실시 예에 따른 전자 장치의 디스플레이를 도시한다.
도 4a는 일 실시 예에 따른 도전 패턴 패널을 도시한다.
도 4b는 도 4a의 단면 A-A' 및 단면 B-B'를 도시한다.
도 4c는 도 4a의 도전 패턴 패널을 -z 방향으로 바라본 평면도이다.
도 5는 다른 실시 예에 따른 도전 패턴 패널을 도시한다.
도 6a는 일 실시 예에 따른 도전 패턴 패널을 도시한다.
도 6b는 도 6a의 단면 C-C' 및 단면 D-D'를 도시한다.
도 6c는 도 6a의 도전 패턴 패널을 -z 방향으로 바라본 평면도이다.
도 6d는 다른 실시 예에 따른 도전 패턴 패널을 도시한다.
도 7은 일 실시 예에 따른 더미 패턴의 도전성 라인의 예들을 도시한다.
도 8은 다른 실시 예에 따른 더미 패턴의 도전성 라인의 예들을 도시한다.
도 9a는 일 실시 예에 따른 도전 패턴 패널을 도시한다.
도 9b는 도 9a의 단면 E-E'를 도시한다.
도 9c는 도 9a의 도전 패턴 패널을 -z 방향으로 바라본 평면도이다.
도 10a는 일 실시 예에 따른 도전 패턴 패널을 도시한다.
도 10b는 도 10a의 단면 F-F' 및 단면 G-G'를 도시한다.
도 10c는 도 10a의 도전 패턴 패널을 -z 방향으로 바라본 평면도이다.
도 10d는 다른 실시 예에 따른 도전 패턴 패널을 도시한다.
도 11은 일 실시 예에 따른 전자 장치를 도시한다.
도 12는 일 실시 예에 따른 도전 패턴 패널을 도시한다.
도 1은, 다양한 실시예들에 따른, 네트워크 환경(100) 내의 전자 장치(101)의 블록도이다.
도 1을 참조하면, 네트워크 환경(100)에서 전자 장치(101)는 제 1 네트워크(198)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(102)와 통신하거나, 또는 제 2 네트워크(199)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(104) 또는 서버(108)와 통신할 수 있다. 일실시예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(104)와 통신할 수 있다. 일실시예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 모듈(150), 음향 출력 모듈(155), 디스플레이 모듈(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 연결 단자(178), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있다. 어떤 실시예에서는, 전자 장치(101)에는, 이 구성요소들 중 적어도 하나(예: 연결 단자(178))가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어떤 실시예에서는, 이 구성요소들 중 일부들(예: 센서 모듈(176), 카메라 모듈(180), 또는 안테나 모듈(197))은 하나의 구성요소(예: 디스플레이 모듈(160))로 통합될 수 있다.
프로세서(120)는, 예를 들면, 소프트웨어(예: 프로그램(140))를 실행하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(120)는 다른 구성요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 저장하고, 휘발성 메모리(132)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(134)에 저장할 수 있다. 일실시예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(123)(예: 그래픽 처리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치(101)가 메인 프로세서(121) 및 보조 프로세서(123)를 포함하는 경우, 보조 프로세서(123)는 메인 프로세서(121)보다 저전력을 사용하거나, 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(123)는 메인 프로세서(121)와 별개로, 또는 그 일부로서 구현될 수 있다.
보조 프로세서(123)는, 예를 들면, 메인 프로세서(121)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈(160), 센서 모듈(176), 또는 통신 모듈(190))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일실시예에 따르면, 보조 프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성요소(예: 카메라 모듈(180) 또는 통신 모듈(190))의 일부로서 구현될 수 있다. 일실시예에 따르면, 보조 프로세서(123)(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능이 수행되는 전자 장치(101) 자체에서 수행될 수 있고, 별도의 서버(예: 서버(108))를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi-supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있다.
메모리(130)는, 전자 장치(101)의 적어도 하나의 구성요소(예: 프로세서(120) 또는 센서 모듈(176))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(130)는, 휘발성 메모리(132) 또는 비휘발성 메모리(134)를 포함할 수 있다.
프로그램(140)은 메모리(130)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(142), 미들 웨어(144) 또는 어플리케이션(146)을 포함할 수 있다.
입력 모듈(150)은, 전자 장치(101)의 구성요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈(150)은, 예를 들면, 마이크, 마우스, 키보드, 키(예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다.
음향 출력 모듈(155)은 음향 신호를 전자 장치(101)의 외부로 출력할 수 있다. 음향 출력 모듈(155)은, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.
디스플레이 모듈(160)은 전자 장치(101)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈(160)은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일실시예에 따르면, 디스플레이 모듈(160)은 터치를 감지하도록 설정된 터치 센서, 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다.
오디오 모듈(170)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일실시예에 따르면, 오디오 모듈(170)은, 입력 모듈(150)을 통해 소리를 획득하거나, 음향 출력 모듈(155), 또는 전자 장치(101)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102))(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다.
센서 모듈(176)은 전자 장치(101)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일실시예에 따르면, 센서 모듈(176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.
인터페이스(177)는 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일실시예에 따르면, 인터페이스(177)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(178)는, 그를 통해서 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일실시예에 따르면, 연결 단자(178)는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.
햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일실시예에 따르면, 햅틱 모듈(179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.
카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일실시예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.
전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리할 수 있다. 일실시예에 따르면, 전력 관리 모듈(188)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.
배터리(189)는 전자 장치(101)의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일실시예에 따르면, 배터리(189)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.
통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102), 전자 장치(104), 또는 서버(108)) 간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일실시예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(198)(예: 블루투스, Wi-Fi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워크) 또는 제 2 네트워크(199)(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치(104)와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크 내에서 전자 장치(101)를 확인 또는 인증할 수 있다.
무선 통신 모듈(192)은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈(192)은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈(192)은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈(192)은 전자 장치(101), 외부 전자 장치(예: 전자 장치(104)) 또는 네트워크 시스템(예: 제 2 네트워크(199))에 규정되는 다양한 요구사항을 지원할 수 있다. 일실시예에 따르면, 무선 통신 모듈(192)은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다.
안테나 모듈(197)은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일실시예에 따르면, 안테나 모듈(197)은 서브 스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일실시예에 따르면, 안테나 모듈(197)은 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(190)에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(190)과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품(예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈(197)의 일부로 형성될 수 있다. 다양한 실시예에 따르면, 안테나 모듈(197)은 mmWave 안테나 모듈을 형성할 수 있다. 일실시예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제 1 면(예: 아래 면)에 또는 그에 인접하여 배치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제 2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다.
상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.
일실시예에 따르면, 명령 또는 데이터는 제 2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104)간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일실시예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(101)로 전달할 수 있다. 전자 장치(101)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치(101)는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시예에 있어서, 외부의 전자 장치(104)는 IoT(internet of things) 기기를 포함할 수 있다. 서버(108)는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일실시예에 따르면, 외부의 전자 장치(104) 또는 서버(108)는 제 2 네트워크(199) 내에 포함될 수 있다. 전자 장치(101)는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다.
본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.
본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나", "A 또는 B 중 적어도 하나", "A, B 또는 C", "A, B 및 C 중 적어도 하나", 및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, "기능적으로" 또는 "통신적으로"라는 용어와 함께 또는 이런 용어 없이, "커플드" 또는 "커넥티드"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.
본 문서의 다양한 실시예들에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.
본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치(101)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(136) 또는 외장 메모리(138))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(140))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(101))의 프로세서(예: 프로세서(120))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형태로 제공될 수 있다. 여기서, '비일시적'은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.
일실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두 개의 사용자 장치들(예: 스마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.
도 2a는, 일 실시예에 따른 전자 장치의 전면을 나타내는 사시도이다. 도 2b는, 도 2a의 전자 장치의 후면을 나타내는 사시도이다.
도 2a 및 2b를 참조하면, 일 실시예에 따른 전자 장치(201)(예: 도 1의 전자 장치(101))는, 제1 면(또는 "전면")(210A), 제2 면(또는 "후면")(210B), 및 제1 면(210A)과 제2 면(210B) 사이의 공간을 둘러싸는 측면(또는 "측벽")(210C)을 포함하는 하우징(210)을 포함할 수 있다. 다른 실시 예(미도시)에서는, 하우징(210)은, 도 2a 및 도 2b의 제1 면(210A), 제2 면(210B) 및 측면(210C)들 중 일부를 형성하는 구조를 지칭할 수도 있다.
일 실시예에 따르면, 제1 면(210A)은 적어도 일부분이 실질적으로 투명한 전면 플레이트(202)(예: 다양한 코팅 레이어들을 포함하는 글라스 플레이트, 또는 폴리머 플레이트)에 의하여 형성될 수 있다. 실시예에 따라, 전면 플레이트(202)는, 적어도 일측 단부(side edge portion)에서 제1 면(210A)으로부터 후면 플레이트(211) 쪽으로 휘어져 심리스하게(seamless) 연장된 곡면 부분을 포함할 수 있다.
일 실시예에 따르면, 제2 면(210B)은 실질적으로 불투명한 후면 플레이트(211)에 의하여 형성될 수 있다. 후면 플레이트(211)는, 예를 들어, 코팅 또는 착색된 유리, 세라믹, 폴리머, 금속(예: 알루미늄, 스테인리스 스틸(STS), 또는 마그네슘), 또는 상기 물질들 중 적어도 둘의 조합에 의하여 형성될 수 있다. 실시예에 따라, 후면 플레이트(211)는, 적어도 일측 단부에서 제2 면(210B)으로부터 전면 플레이트(202) 쪽으로 휘어져 심리스하게 연장된 곡면 부분을 포함할 수 있다.
일 실시예에 따르면, 측면(210C)은, 전면 플레이트(202) 및 후면 플레이트(211)와 결합하며, 금속 및/또는 폴리머를 포함하는 측면 부재(또는 "브라켓")(218)에 의하여 형성될 수 있다. 어떤 실시예에서는, 후면 플레이트(211) 및 측면 부재(218)는 일체로 형성되고 동일한 물질(예: 알루미늄과 같은 금속 물질)을 포함할 수 있다.
일 실시예에 따르면, 전자 장치(201)는, 디스플레이(200), 오디오 모듈(203), 센서 모듈(미도시), 적어도 하나의 카메라 모듈(205, 212, 213, 206), 키 입력 장치(217) 및 커넥터 홀(208) 중 적어도 하나 이상을 포함할 수 있다. 어떤 실시예에서는, 전자 장치(201)는, 구성요소들 중 적어도 하나(예: 키 입력 장치(217))를 생략하거나 다른 구성요소를 추가적으로 포함할 수 있다. 예를 들어, 전자 장치(201)는 센서 모듈을 추가적으로 포함할 수 있다. 예컨대, 전면 플레이트(202)가 제공하는 영역 내에는 근접 센서 또는 조도 센서와 같은 센서가 디스플레이(200)에 통합되거나, 디스플레이(200)와 인접한 위치에 배치될 수 있다. 어떤 실시 예에서, 전자 장치(201)는 발광 소자를 더 포함할 수 있으며, 발광 소자는 전면 플레이트(202)가 제공하는 영역 내에서 디스플레이(200)와 인접한 위치에 배치될 수 있다. 발광 소자는, 예를 들어, 전자 장치(201)의 상태 정보를 광 형태로 제공할 수 있다. 다른 실시 예에서는, 발광 소자는, 예를 들어, 카메라 모듈(205)의 동작과 연동되는 광원을 제공할 수 있다. 발광 소자는, 예를 들어, LED, IR LED 및 제논 램프를 포함할 수 있다.
디스플레이(200)는, 예를 들어, 전면 플레이트(202)의 상당 부분을 통하여 전자 장치(201)의 외부에서 보일 수 있다. 어떤 실시예에서는, 디스플레이(200)의 가장자리를 전면 플레이트(202)의 인접한 외곽 형상(예: 곡면)과 대체로 동일하게 형성할 수 있다. 다른 실시예(미도시)에서는, 디스플레이(200)가 노출되는 면적을 확장하기 위하여, 디스플레이(200)의 외곽과 전면 플레이트(202)의 외곽 간의 간격이 대체로 동일하게 형성될 수 있다. 다른 실시예(미도시)에서는, 디스플레이(200)의 화면 표시 영역의 일부에 리세스 또는 개구부(opening)를 형성하고, 상기 리세스 또는 상기 개구부(opening)와 정렬되는 다른 전자 부품, 예를 들어, 카메라 모듈(205), 도시되지 않은 근접 센서 또는 조도 센서를 포함할 수 있다.
다른 실시 예(미도시)에서는, 디스플레이(200)의 화면 표시 영역의 배면에, 적어도 하나의 카메라 모듈(예: 212, 213, 214, 215), 지문 센서, 및 플래시(예: 206) 중 적어도 하나 이상을 포함할 수 있다. 또 다른 실시 예(미도시)에서는, 디스플레이(200)는, 터치 감지 회로, 터치의 세기(압력)를 측정할 수 있는 압력 센서, 및/또는 자기장 방식의 스타일러스 펜을 검출하는 디지타이저와 결합되거나 인접하여 배치될 수 있다.
오디오 모듈(203)은, 마이크 홀 및 스피커 홀을 포함할 수 있다. 마이크 홀은 외부의 소리를 획득하기 위한 마이크가 내부에 배치될 수 있고, 어떤 실시 예에서는 소리의 방향을 감지할 수 있도록 복수 개의 마이크가 배치될 수 있다. 어떤 실시 예에서는 스피커 홀과 마이크 홀이 하나의 홀(예: 오디오 모듈(203))로 구현되거나, 스피커 홀 없이 스피커가 포함될 수 있다(예: 피에조 스피커). 스피커 홀은, 외부 스피커 홀 및 통화용 리시버 홀을 포함할 수 있다.
전자 장치(201)는 도시되지 않은 센서 모듈을 포함함으로써, 내부의 작동 상태, 또는 외부의 환경 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 센서 모듈은, 예를 들어, 하우징(210)의 제1 면(210A)에 배치된 근접 센서, 디스플레이(200)에 통합된 또는 인접하게 배치된 지문 센서, 및/또는 상기 하우징(210)의 제2 면(210B)에 배치된 생체 센서(예: HRM 센서)를 더 포함할 수 있다. 전자 장치(201)는, 도시되지 않은 센서 모듈, 예를 들어, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서 중 적어도 하나를 더 포함할 수 있다.
적어도 하나의 카메라 모듈(205, 212, 213, 214, 215, 206) 중 제1 카메라 장치(205)는 전자 장치(201)의 제1 면(210A)에 배치될 수 있고, 제2 카메라 장치(212, 213, 214, 215) 및 플래시(206)는 전자 장치(201)의 제2 면(210B)에 배치될 수 있다. 상술한 적어도 하나의 카메라 모듈(205, 212, 213, 214, 215)은, 하나 또는 복수의 렌즈들, 이미지 센서, 및/또는 이미지 시그널 프로세서를 포함할 수 있다. 플래시(206)는, 예를 들어, 발광 다이오드 또는 제논 램프(xenon lamp)를 포함할 수 있다. 어떤 실시예에서는, 2개 이상의 렌즈들(적외선 카메라, 광각 및 망원 렌즈) 및 이미지 센서들이 전자 장치(201)의 한 면에 배치될 수 있다.
키 입력 장치(217)는, 하우징(210)의 측면(210C)에 배치될 수 있다. 다른 실시예에서는, 전자 장치(201)는 상기 언급된 키 입력 장치(217) 중 일부 또는 전부를 포함하지 않을 수 있고 포함되지 않은 키 입력 장치(217)는 디스플레이(200) 상에 소프트 키 등 다른 형태로 구현될 수 있다. 어떤 실시예에서, 키 입력 장치는 하우징(210)의 제2 면(210B)에 배치된 지문 센서의 적어도 일부를 포함할 수 있다.
커넥터 홀(208)은, 외부 전자 장치와 전력 및/또는 데이터를 송수신하기 위한 커넥터, 및/또는 외부 전자 장치와 오디오 신호를 송수신하기 위한 커넥터를 수용할 수 있다. 예를 들어, 커넥터 홀(208)은 USB 커넥터 또는 이어폰 잭을 포함할 수 있다. 일 실시예에서는, USB 커넥터와 이어폰 잭은 하나의 홀(예: 도 2a, 도 2b의 208)로 구현될 수도 있으며, 다른 실시예(미도시)에 따르면, 전자 장치(201)는 별도의 커넥터 홀 없이 외부 전자 장치(예: 도 1의 전자 장치(102, 104))와 전력 및/또는 데이터를 송수신하거나, 오디오 신호를 송수신할 수도 있다.
도 3은 일 실시 예에 따른 전자 장치의 디스플레이를 도시한다.
도 3을 참조하면, 일 실시 예에 따른 디스플레이(300)(예: 도 2a의 디스플레이(200))는 윈도우(301), 도전 패턴 패널(302), 및/또는 디스플레이 패널(303) 중 적어도 하나를 포함할 수 있다.
일 실시 예에 따른 윈도우(301)(예: 도 2a의 전면 플레이트(202))는 디스플레이 패널(303) 위(예: +z 방향)에 배치될 수 있다. 윈도우(301)는 실질적으로 투명하게 형성될 수 있고, 디스플레이 패널(303)에서 방출되는 빛은 윈도우(301)를 통과하여 전자 장치(201)의 외부로 전달될 수 있다. 윈도우(301)는 예를 들어, 글라스 및/또는 폴리머를 포함할 수 있다.
일 실시 예에서, 도전 패턴 패널(302)은 제1 패턴부(310), 제2 패턴부(320), 및/또는 유전층(330)을 포함할 수 있다.
일 실시 예에서, 유전층(330)은 제1 패턴부(310) 및 제2 패턴부(320) 사이에 배치될 수 있다. 유전층(330)은 제1 패턴부(310) 및 제2 패턴부(320)는 서로 전기적으로 간섭되지 않도록 할 수 있다. 일 실시 예에서, 유전층(330)은 절연 물질을 포함할 수 있다. 예를 들면, 유전층(330)은 실리콘(silicon), 에어(air), 멤브레인(membrane), 양면 접착 필름, 감압 접착제(Pressure Sensitive Adhesive, PSA), 광학용 투명 접착제(optically clear adhesive, OCA), 광학용 투명 접착 레진(Optical Clear Resin, OCR), 스폰지, 고무, 잉크, ABS(acrylonitrile butadiene styrene), 아크릴(acrylic), 폴리카보네이트(polycarbonate, PC), 폴리메틸메타크릴레이트(polymethyl methacrylate, PMMA), 폴리이미드(polyimide, PE), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 폴리프로필렌 테레프탈레이트(polypropylene terephthalate, PPT), 아몰포스 폴리에틸렌 테레프탈레이트(amorphous polyethylene terephthalate, APET), 폴리나프탈렌 테레프탈레이트(polyethylene naphthalate terephthalate, PEN), 폴리에틸렌 테레프탈레이트글리세롤(polyethylene terephthalate glycol, PETG), 트리아세틸셀룰로스(tri-acetyl-cellulose, TAC), 사이클로올레핀폴리머(cyclic olefin polymer, COP), 사이클로올레핀코폴리머(cyclic olefin copolymer, COC), 디시클로펜타디엔폴리머(polydicyclopentadiene, DCPD), 시클로펜타디엔폴리머 (cyclopentdienyl anions, CPD), 폴리아릴레이트(polyarylate, PAR), 폴리에테르술폰(polyethersulfone, PES), 폴리에테르이미드(poly ether imide, PEI), 변성 에폭시 수지 또는 아크릴 수지 중에서 선택된 어느 하나 또는 둘 이상의 조합을 포함할 수 있다. 유전층(330)은 투명할 수 있다.
일 실시 예에서, 제1 패턴부(310) 및/또는 제2 패턴부(320)는 다양한 도전성 부재들을 포함할 수 있다. 상기 도전성 부재들에 의해, 제1 패턴부(310) 및/또는 제2 패턴부(320)의 지정된 패턴이 형성될 수 있다. 상기 도전성 부재들은 다양한 전도성 물질을 포함할 수 있다. 예를 들면, 제1 패턴부(310) 및/또는 제2 패턴부(320)는 인듐 주석 산화물(indium tin oxide, ITO), 인듐 아연 산화물(indium zinc oxide, IZO), 구리 산화물(copper oxide), PEDOT(Poly(3,4-ethylenedioxythiophene)), 금속 메쉬(metal mesh), 탄소 나노 튜브(carbon nano tube, CNT), 은 나노 와이어(Ag nanowire), 투명 고분자 전도체 또는 그래핀(graphene)을 포함할 수 있다. 일 실시 예에서, 제1 패턴부(310) 및 제2 패턴부(320)는 서로 동일한 물질을 포함할 수 있다. 다른 실시 예에서, 제1 패턴부(310) 및 제2 패턴부(320)는 서로 다른 물질을 포함할 수도 있다.
일 실시 예에서, 제1 패턴부(310)는 유전층(330)의 제1 면(예: 도 4a의 제1 면(430A))에 형성될 수 있고, 제2 패턴부(320)는 유전층(330)의 상기 제1 면과 반대 방향으로 향하는 제2 면(예: 도 4a의 제2 면(430B))에 형성될 수 있다. 일 실시 예에서, 제1 패턴부(310)와 제2 패턴부(320)에 의해 지정된 패턴이 형성될 수 있다. 예를 들어, 도전 패턴 패널(302)을 위에서 바라볼 때(예: -z 방향으로 바라 볼 때), 제1 패턴부(310) 및 제2 패턴부(320)에 의해 직사각형의 격자 무늬 패턴(예: 도 4c) 또는 마름모꼴의 격자 무늬 패턴(또는 메쉬 패턴)(예: 도 9c)이 형성될 수 있다.
일 실시 예에서, 제1 패턴부(310) 및/또는 제2 패턴부(320)의 적어도 일부는 입력을 감지하기 위한 감지 패턴으로 동작될 수 있다. 예를 들어, 제1 패턴부(310) 및/또는 제2 패턴부(320)는 터치 감지 패턴, 또는 펜 감지 패턴으로 동작될 수 있다. 다른 예를 들어, 제1 패턴부(310) 및/또는 제2 패턴부(320)의 일부는 감지 패턴으로 동작되고, 제1 패턴부(310) 및/또는 제2 패턴부(320)의 나머지 일부는 다른 구성과 전기적으로 연결되지 않는 더미 패턴(dummy pattern)으로 형성될 수 있다. 다른 예를 들어, 제1 패턴부(310) 및/또는 제2 패턴부(320)의 일부는 감지 패턴으로 동작되고, 제1 패턴부(310) 및/또는 제2 패턴부(320)의 나머지 일부는 안테나 패턴으로 동작될 수 있다. 다른 예를 들어, 제1 패턴부(310) 및/또는 제2 패턴부(320)의 일부는 감지 패턴으로 동작되고, 제1 패턴부(310) 및/또는 제2 패턴부(320)의 다른 일부는 안테나 패턴으로 동작되고, 제1 패턴부(310) 및/또는 제2 패턴부(320)의 나머지 일부는 더미 패턴으로 형성될 수 있다.
일 실시 예에서, 제1 패턴부(310) 및 제2 패턴부(320)의 감지 패턴은 터치 입력뿐만 아니라, 디스플레이(300) 상에 접촉되는 사용자의 지문에 대한 정보를 획득하도록 설정될 수 있다. 일 실시 예에서, 도전 패턴 패널(302)은, 제1 패턴부(310) 및/또는 제2 패턴부(320)의 적어도 일부를 이용하여, 사용자의 터치 및/또는 지문을 감지한다는 점에서, 터치 패널(302)로 참조될 수 있다.
일 실시 예에서, 전자 장치(201)의 프로세서(120)는 도전 패턴 패널(302)을 이용하여, 디스플레이(300)의 특정 위치에 대한 터치 입력 또는 호버링 입력을 감지할 수 있다. 예를 들면, 전자 장치(201)는 제1 패턴부(310) 및 제2 패턴부(320)의 적어도 일부와 전기적으로 연결되는 터치 센서 IC(integrated circuit)(또는 제어 회로)를 포함할 수 있다. 예를 들어, 프로세서(120)는 터치 센서 IC를 이용하여, 도전 패턴 패널(302)의 제1 패턴부(310)로 전송 신호를 인가하고, 제2 패턴부(320)를 통하여 상기 전송 신호에 대응되는 수신 신호를 수신할 수 있다. 터치 센서 IC는 제1 패턴부(310) 및 제2 패턴부(320) 사이의 신호(예: 전압, 광량, 저항, 전하량, 또는 정전 용량)의 변화를 측정함으로써, 외부 객체의 터치 입력 또는 호버링 입력을 감지할 수 있다. 터치 센서 IC는 감지된 터치 입력 또는 호버링 입력에 관한 정보(예: 위치, 면적, 압력, 또는 시간)를 프로세서(120)에 제공할 수 있다. 제1 패턴부(310)를 송신 전극으로 설명하였으나, 이에 제한되는 것은 아니고 제2 패턴부(320)가 송신 전극으로 구현될 수도 있다.
일 실시 예에서, 디스플레이 패널(303)은 도전 패턴 패널(302) 아래(예: -z 방향)에 배치될 수 있다.
일 실시 예에서, 디스플레이 패널(303)은 복수 개의 레이어를 포함할 수 있다. 예를 들면, 디스플레이 패널(303)의 상기 복수 개의 레이어는 디스플레이 패널(303)을 보호하기 위한 커버 패널(C-panel, cover panel), 베이스 기판, 베이스 기판에 형성된 박막 트랜지스터(TFT: thin film transistors) 층(layer), 박막 트랜지스터 층으로부터 신호 전압을 인가받는 픽셀 층(또는 유기 발광(organic light emitting) 층), 상기 픽셀 층이 외부의 공기 및 수분에 노출되지 않도록 하는 TFE(thin film encapsulation), 및/또는 TFE 위(예: +z 방향)에 배치되는 편광 층 중 적어도 하나를 포함할 수 있다. 상기 편광 층은 디스플레이 패널(303) 로부터 방출되는(emitted) 광에 방향성을 부여함으로써, 디스플레이 패널(303)을 통해 표시되는 이미지의 선명도를 향상시킬 수 있다. 일 실시 예에서, 베이스 기판은 폴리머 소재(예: 폴리이미드(polyimide, PI) 등)로 형성되어 기판의 유연성을 확보할 수 있으나 이에 제한되지 않는다. 예를 들면, 상기 베이스 기판은 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리메틸 메타크릴레이트(polymethyl methacrylate), 폴리아미드(polyamide), 폴리이미드(polyimide), 폴리프로필렌(polypropylene) 또는 폴리우레탄(polyurethane) 중 적어도 하나를 포함할 수 있다.
일 실시 예에 따른 도전 패턴 패널(302)은 윈도우(301) 및 디스플레이 패널(303) 사이에 배치될 수 있으나, 이에 제한되지 않으며, 다양한 설계적 변경이 가능할 수 있다. 예를 들면, 도전 패턴 패널(302)은 디스플레이 패널(303)의 TFE 상에 배치될 수 있고, 이 경우 디스플레이 패널(303)의 편광층은 윈도우(301) 및 도전 패턴 패널(302) 사이에 배치될 수도 있다. 다른 예를 들면, 도전 패턴 패널(302)은 디스플레이 패널(303)의 편광층 상에 배치될 수 있다.
일 실시 예에서, 도전 패턴 패널(302)의 제1 패턴부(310) 및 제2 패턴부(320)는 유전층(330)의 양면에 패터닝 되는 방식으로 형성될 수 있다. 이러한 경우, 도전 패턴 패널(302)은 광학적으로 투명한 접착 부재(예: optically clear adhesive)를 통해 윈도우(301) 및 디스플레이 패널(303)에 부착될 수 있다. 다른 실시 예에서, 도전 패턴 패널(302)은 예를 들어 디스플레이 패널(303)의 TFE 상에 증착되는 방식으로 형성될 수도 있다. 이러한 경우 도전 패턴 패널(302)을 디스플레이 패널(303)에 부착하기 위한 별도의 접착 부재는 생략될 수 있다. 다른 실시 예에서, 제1 패턴부(310) 및 제2 패턴부(320)는 디스플레이(300) 내에서 같은 층에 배치될 수도 있다. 예를 들어, 도 9a에 도시된 제1 도전 패턴(911)은, 제1 패턴부(310) 및/또는 제2 패턴부(320)의 적어도 일부가 유전층(930)의 제1 면(930A)에 배치된 것으로 이해될 수 있다.
도 4a는 일 실시 예에 따른 도전 패턴 패널을 도시한다.
도 4b는 도 4a의 단면 A-A' 및 단면 B-B'를 도시한다.
도 4c는 도 4a의 도전 패턴 패널을 -z 방향으로 바라본 평면도이다.
도 5는 다른 실시 예에 따른 도전 패턴 패널을 도시한다.
도 4a, 도4b, 및 도 4c를 참조하면, 일 실시 예에 따른 도전 패턴 패널(402)은 제1 도전 패턴(411), 제1 더미 패턴(412), 안테나 패턴(440), 유전층(430), 제2 도전 패턴(421), 및/또는 제2 더미 패턴(422) 중 적어도 하나를 포함할 수 있다.
도 4a 내지 도 5의 도전 패턴 패널(402)은 도 3의 도전 패턴 패널(302)의 예일 수 있다. 일 실시 예에서, 도전 패턴 패널(402)의 제1 도전 패턴(411), 제1 더미 패턴(412), 및 적어도 하나의 제1 도전성 라인(441)은 도 3의 제1 패턴부(310)에 포함될 수 있다. 일 실시 예에서, 도전 패턴 패널(402)의 제2 도전 패턴(421), 제2 더미 패턴(422), 및 적어도 하나의 제2 도전성 라인(442)은 도 3의 제2 패턴부(320)에 포함될 수 있다. 일 실시 예에서, 도전 패턴 패널(402)의 유전층(430)은 도 3의 유전층(330)의 예일 수 있다.
일 실시 예에서, 제1 도전 패턴(411)은 유전층(430)의 제1 면(430A) 상에 형성된 복수 개의 전극들을 포함할 수 있다. 제1 도전 패턴(411)은 도전 패턴 패널(402)의 제1 지정된 영역(415)에 형성되지 않을 수 있다. 예를 들어, 제1 도전 패턴(411) 중 일부는 제1 지정된 영역(415)을 사이에 두고 분리될 수 있다. 제1 지정된 영역(415)의 형상은 사각형일 수 있으나, 이에 제한되지 않는다. 일 실시 예에서, 제1 도전 패턴(411)은 y축 방향으로 연장될 수 있고, x축 방향을 따라 제1 지정된 간격(D1)으로 배열될 수 있다. 일 실시 예에서, 제1 지정된 간격(D1)은 약 10um 이상 약 500 um 이하일 수 있다.
일 실시 예에서, 제1 더미 패턴(412)은 복수 개의 도전성 라인들을 포함할 수 있다. 제1 더미 패턴(412)은 유전층(430)의 제1 면(430A)에 배치될 수 있다. 일 실시 예에서, 제1 더미 패턴(412)은 제1 지정된 영역(415)의 주변에 배치될 수 있다. 예를 들어, 제1 더미 패턴(412)은 제1 지정된 영역(415)의 제1 가장자리(예: -x 방향을 바라보는 가장자리) 및 상기 제1 가장자리를 마주보는 제2 가장자리(예: +x 방향을 바라보는 가장자리)를 따라 배치될 수 있다. 예를 들어, 상기 제1 가장자리 및 상기 제2 가장자리는 제1 도전 패턴(411)이 연장되는 방향(예: y 축 방향)과 실질적으로 평행한 가장자리일 수 있다.
일 실시 예에서, 제1 더미 패턴(412)은 x축 방향을 따라서 연장될 수 있고, y축 방향을 따라 제2 지정된 간격(D2)으로 배열될 수 있다. 제2 지정된 간격(D2)은 예를 들어, 상기 제1 지정된 간격과 실질적으로 동일할 수도 있고, 상이할 수도 있다. 일 실시 예에서, 제1 더미 패턴(412)이 연장되는 방향은, 제1 도전 패턴(411)과 실질적으로 수직일 수 있다. 제1 더미 패턴(412)이 연장되는 방향은, 제2 도전 패턴(421)과 실질적으로 동일할 수 있다. 제1 더미 패턴(412)은 제2 도전 패턴(421)과 실질적으로 평행할 수 있다. 일 실시 예에서, 제1 더미 패턴(412)은 제2 도전 패턴(421)의 두께와 실질적으로 동일할 수 있다. 일 실시 예에서, 제1 더미 패턴(412)의 복수 개의 도전성 라인들의 길이는, 제1 도전 패턴(411)의 제1 지정된 간격(D1) 보다 짧을 수 있다. 예를 들어, 제1 더미 패턴(412)의 복수 개의 도전성 라인들의 길이는, 약 5um 이상 약 200um 이하일 수 있으나, 이에 한정되지 않는다. 일 실시 예에서, 제1 더미 패턴(412)의 복수 개의 도전성 라인들은, 제1 도전 패턴(411)에 포함된 물질과 실질적으로 동일한 물질을 포함할 수 있다. 일 실시 예에서, 제1 더미 패턴(412)은 제1 도전 패턴(411)과 이격될 수 있다. 제1 더미 패턴(412)은 제1 도전 패턴(411)과 전기적으로 분리될 수 있다. 일 실시 예에서, x 방향에서 볼 때, 제1 더미 패턴(412)의 적어도 일부는 제1 도전 패턴(411)과 중첩될 수 있다.
일 실시 예에서, 제1 더미 패턴(412)은, 도전 패턴 패널(402)을 위에서 볼 때(예: -z 방향으로 볼 때) 적어도 하나의 제2 도전성 라인(442) 및 제2 도전 패턴(421)이 분리된 것처럼 보이지 않도록, 제2 도전성 라인(442) 및 제2 도전 패턴(421) 사이에 배치될 수 있다.
일 실시 예에서, 제2 도전 패턴(421)은 유전층(430)의 제1 면(430A)과 반대 방향으로 향하는 제2 면(430B)에 배치될 수 있다. 제2 도전 패턴(421)은 복수 개의 전극들을 포함할 수 있다. 제2 도전 패턴(421)은 도전 패턴 패널(402)의 제2 지정된 영역(425)에 형성되지 않을 수 있다. 예를 들어, 제2 도전 패턴(421) 중 일부는 제2 지정된 영역(425)을 사이에 두고 분리될 수 있다. 제2 지정된 영역(425)은 제1 지정된 영역(415)과 대응될 수 있다. 예를 들면, 제2 지정된 영역(425)은 -z 방향 또는 +z 방향에서 볼 때, 제1 지정된 영역(415)과 중첩될 수 있다. 일 실시 예에서, 도전 패턴 패널(402)의 제1 지정된 영역(415) 및 제2 지정된 영역(425)을 구분한 것은 설명의 편의를 위한 것이며, 제1 지정된 영역(415) 및 제2 지정된 영역(425)은 제1 도전 패턴(411) 및/또는 제2 도전 패턴(421)이 배치되지 않는 다는 점에서, 하나의 지정된 영역으로 참조될 수 있다.
일 실시 예에서, 제2 도전 패턴(421)은 x축 방향으로 연장될 수 있고, y 축을 따라 제2 지정된 간격(D2)으로 배열될 수 있다. 일 실시 예에서, 제2 도전 패턴(421)이 연장되는 방향은, 제1 도전 패턴(411)이 연장되는 방향과 실질적으로 수직일 수 있다. 일 실시 예에서, 제2 도전 패턴(421)이 배열되는 방향은, 제1 도전 패턴(411)이 배열되는 방향과 실질적으로 수직일 수 있다. 일 실시 예에서, 제2 도전 패턴(421)의 두께는, 제1 도전 패턴(411)의 두께와 실질적으로 동일하거나 클 수 있다. 일 실시 예에서, 제2 도전 패턴(421)의 두께가 제1 도전 패턴(411)보다 크게 형성되더라도, 사용자가 도전 패턴 패널(402)을 바라보는 시선으로부터 제2 도전 패턴(421)이 더 멀리 위치하기 때문에, 제1 도전 패턴(411)과 제2 도전 패턴(421)의 두께 차이가 시인되지 않을 수 있다.
일 실시 예에서, 제2 더미 패턴(422)은 복수 개의 도전성 라인들을 포함할 수 있다. 제2 더미 패턴(422)은 유전층(430)의 제2 면(430B)에 배치될 수 있다. 제2 더미 패턴(422)은 제2 지정된 영역(425)의 주변에 배치될 수 있다. 예를 들면, 제2 더미 패턴(422)은 제2 지정된 영역(425)의 가장자리부 중 +y 방향 및 -y 방향을 향하는 가장자리부에 배치될 수 있다. 제2 더미 패턴(422)은 y축 방향을 따라서 연장되되, 제2 지정된 영역(425)의 가장자리부에서 x 축 방향을 따라 제1 지정된 간격(D1)으로 배열될 수 있다. 예를 들어, 제2 더미 패턴(422)이 배열되는 방향은, 제2 도전 패턴(421)과 실질적으로 수직일 수 있다. 제2 더미 패턴(422)이 연장되는 방향은, 제1 도전 패턴(411)과 실질적으로 동일할 수 있다. 예를 들어, 제2 더미 패턴(422)의 복수 개의 도전성 라인들은 제1 도전 패턴(411)과 평행할 수 있다. 일 실시 예에서, 제2 더미 패턴(422)의 복수 개의 도전성 라인들의 두께는 제1 도전 패턴(411)의 두께와 실질적으로 동일할 수 있다. 일 실시 예에서, 제2 더미 패턴(422)의 복수 개의 도전성 라인들의 길이는, 제2 도전 패턴(421)의 간격인 제2 지정된 간격(D2) 보다 짧을 수 있다. 일 실시 예에서, 제2 더미 패턴(422)의 복수 개의 도전성 라인들은, 제2 도전 패턴(421)에 포함된 물질과 실질적으로 동일한 물질을 포함할 수 있다. 일 실시 예에서, 제2 더미 패턴(422)은 제2 도전 패턴(421)과 이격될 수 있다. 제2 더미 패턴(422)은 제2 도전 패턴(421)과 전기적으로 분리될 수 있다. 일 실시 예에서, y 방향에서 볼 때, 제2 더미 패턴(422)의 적어도 일부는 제2 도전 패턴 (421)과 중첩될 수 있다.
일 실시 예에서, 제2 더미 패턴(422)은, 도전 패턴 패널(402)을 위(예: -z 방향)에서 볼 때 적어도 하나의 제1 도전성 라인(441) 및 제1 도전 패턴(411)이 분리된 것처럼 보이지 않도록, 제1 도전성 라인(441) 및 제1 도전 패턴(411) 사이에 배치될 수 있다.
일 실시 예에서, 안테나 패턴(440)은 적어도 하나의 제1 도전성 라인(441), 적어도 하나의 제2 도전성 라인(442), 및/또는 적어도 하나의 도전성 비아(443) 중 적어도 하나를 포함할 수 있다.
일 실시 예에서, 적어도 하나의 제1 도전성 라인(441)은 유전층(430)의 제1 면(430A)에 배치될 수 있고, 도전 패턴 패널(402)의 제1 지정된 영역(415)에 배치될 수 있다. 적어도 하나의 제1 도전성 라인(441)은 제1 도전 패턴(411) 및 제1 더미 패턴(412)과 이격될 수 있다. 적어도 하나의 제1 도전성 라인(441)을 제1 도전 패턴(411)과 이격함으로써, 안테나 패턴(440)의 방사 성능의 저하를 줄일 수 있다. 요구되는 안테나 패턴(440)의 성능에 따라, 적어도 하나의 제1 도전성 라인(441)과 제1 도전 패턴(411)이 이격되는 정도는 달라질 수 있다. 요구되는 안테나 패턴(440)의 성능에 따라, 적어도 하나의 제1 도전성 라인(441)과 제1 도전 패턴(411) 사이의 이격된 공간이 시인되는 것을 방지하기 위한 제2 더미 패턴(422)의 길이도 달라질 수 있다. 적어도 하나의 제1 도전성 라인(441)은 제1 도전 패턴(411) 및 제1 더미 패턴(412)과 전기적으로 분리될 수 있다.
일 실시 예에서, 적어도 하나의 제1 도전성 라인(441)은, 제1 도전 패턴(411)과 실질적으로 동일한 방향으로 연장될 수 있다. 예를 들어, 적어도 하나의 제1 도전성 라인(441)은 제1 도전 패턴(411)과 실질적으로 평행할 수 있다. 적어도 하나의 제1 도전성 라인(441)이 복수 개로 형성되는 경우, 적어도 하나의 제1 도전성 라인(441)은 제1 도전 패턴(411)이 배열된 방향(예: x축 방향)과 실질적으로 동일한 방향으로 제1 지정된 간격(D1)으로 배열될 수 있다.
일 실시 예에서, 적어도 하나의 제2 도전성 라인(442)은 유전층(430)의 제2 면(430B)에 배치될 수 있고, 도전 패턴 패널(402)의 제2 지정된 영역(425)에 배치될 수 있다. 적어도 하나의 제2 도전성 라인(442)은 제2 도전 패턴(421) 및 제2 더미 패턴(422)과 이격될 수 있다. 적어도 하나의 제2 도전성 라인(442)을 제2 도전 패턴(421)과 이격함으로써, 안테나 패턴(440)의 방사 성능의 저하를 줄일 수 있다. 요구되는 안테나 패턴(440)의 성능에 따라, 적어도 하나의 제2 도전성 라인(442)과 제2 도전 패턴(421)이 이격되는 정도는 달라질 수 있다. 요구되는 안테나 패턴(440)의 성능에 따라, 적어도 하나의 제2 도전성 라인(442)과 제2 도전 패턴(421)이 이격된 공간이 시인되는 것을 방지하기 위한 제1 더미 패턴(412)의 도전성 라인들의 길이도 달라질 수 있다. 적어도 하나의 제2 도전성 라인(442)은 제2 도전 패턴(421) 및 제2 더미 패턴(422)과 전기적으로 분리될 수 있다.
일 실시 예에서, 적어도 하나의 제2 도전성 라인(442)은, 제2 도전 패턴(421)과 실질적으로 동일한 방향으로 연장될 수 있다. 예를 들면, 적어도 하나의 제2 도전성 라인(442)은 제2 도전 패턴(421)과 실질적으로 평행할 수 있다. 적어도 하나의 제2 도전성 라인(442)이 복수 개로 형성되는 경우, 적어도 하나의 제2 도전성 라인(442)은 제2 도전 패턴(421)이 배열된 방향(예: y축 방향)과 실질적으로 동일한 방향으로 제2 지정된 간격(D2)으로 배열될 수 있다.
일 실시 예에서, 적어도 하나의 도전성 비아(443)는 적어도 하나의 제1 도전성 라인(441) 및 적어도 하나의 제2 도전성 라인(442)과 연결될 수 있다. 적어도 하나의 도전성 비아(443)는 안테나 패턴(440)을 위에서 바라보았을 때(예: -z 방향으로 바라보았을 때), 적어도 하나의 제1 도전성 라인(441)과 적어도 하나의 제2 도전성 라인(442)이 중첩되는 곳에 배치될 수 있다. 적어도 하나의 도전성 비아(443)는 적어도 하나의 제1 도전성 라인(441)과 적어도 하나의 제2 도전성 라인(442) 사이에 배치될 수 있다. 적어도 하나의 도전성 비아(443)는 유전층(430)을 관통할 수 있다. 적어도 하나의 제1 도전성 라인(441) 및 적어도 하나의 제2 도전성 라인(442)은, 적어도 하나의 도전성 비아(443)를 통해 전기적으로 연결될 수 있다. 적어도 하나의 도전성 비아(443)는 안테나 패턴(440)의 전기 전도도를 높이고, 전기 저항을 낮춤으로써, 안테나 패턴(440)의 방사 성능을 향상시킬 수 있다.
일 실시 예에서, 안테나 패턴(440)은 지정된 대역의 RF 신호(예: mmWave 신호)를 송신 또는 수신하기 위한 방사체로서 동작할 수 있다. 일 실시 예에 따른 전자 장치(101)는 안테나 패턴(440)이 도전 패턴 패널(402)의 전극들과 서로 전기적으로 분리되고 동일한 레이어에 형성되기 때문에, 성능 저하 없이 도전 패턴 패널(402)을 이용한 터치 입력의 감지와 안테나 패턴(440)을 이용한 무선 통신을 수행할 수 있다. 일 실시 예에서, 안테나 패턴(440)은 전자 장치의 전면(예: 도 2a의 전면(210A))를 향하도록 배치될 수 있고, 전자 장치(101)의 상기 전면 방향의 통신 커버리지가 향상될 수 있다.
일 실시 예에서, 안테나 패턴(440)의 크기는 송신 및/또는 수신하고자 하는 RF 신호의 주파수 대역에 따라 달라질 수 있다. 예를 들어, 안테나 패턴(440)이 약 28 GHz의 주파수에서 패치 안테나로서 동작하는 경우, 안테나 패턴(440)의 폭 및 길이는 약 2.3mm일 수 있다. 다만 이에 제한되지 않는다.
일 실시 예에서, 도전 패턴 패널(402)은 지정된 패턴을 가질 수 있다. 예를 들어, 도 4c를 참조하면, 도전 패턴 패널(402)을 위에서 바라보았을 때(예: 도 4a의 -z 방향으로 보았을 때), 도전 패턴 패널(402)은, x 축을 따라 연장되는 복수의 행들(rows)과 y축을 따라 연장되는 복수의 열들(columns)로 형성된 격자 패턴을 가질 수 있다.
일 실시 예에서, 적어도 하나의 제1 도전성 라인(441), 제1 도전 패턴(411) 중 적어도 하나의 전극, 및 제2 더미 패턴(422) 중 적어도 하나는, 도전 패턴 패널(402)을 위에서 바라보았을 때, 도전 패턴 패널(402)의 하나의 열로 보일 수 있다. 예를 들어, 도 4c를 참조하면, 제1 도전 패턴(411) 중 제1 전극(411-1), 제2 더미 패턴(422) 중 제1 더미 라인(422-1), 적어도 하나의 제1 도전성 라인(441) 중 제1 라인(441-1), 제2 더미 패턴(422) 중 제2 더미 라인(422-2), 및 제1 도전 패턴(411) 중 제2 전극(411-2)은, 도전 패턴 패널(402)의 제1 열(C1)로 보이도록 배치될 수 있다.
일 실시 예에서, 적어도 하나의 제2 도전성 라인(442), 제2 도전 패턴(421) 중 적어도 하나의 전극, 및 제1 더미 패턴(412) 중 적어도 하나는, 도전 패턴 패널(402)을 위에서 바라보았을 때, 도전 패턴 패널(402)의 하나의 행으로 보일 수 있다. 예를 들어, 도 4c를 참조하면, 제2 도전 패턴(421) 중 제1 전극(421-1), 제1 더미 패턴(412) 중 제1 더미 라인(412-1), 적어도 하나의 제2 도전성 라인(442) 중 제 1 라인(442-1), 제1 더미 패턴(412) 중 제2 더미 라인(412-2), 및 제2 도전 패턴(421) 중 제2 전극(421-2)은, 도전 패턴 패널(402)의 제1 행(R1)으로 보이도록 배치될 수 있다.
일 실시 예에서, 안테나 패턴(440)이 도전 패턴 패널(402)에 위치되더라도, 도전 패턴 패널(402)의 제1 및 제2 도전 패턴(411, 421) 또는 안테나 패턴(440)이 사용자에게 시인되지 않을 수 있다. 안테나 패턴(440)이, 터치 입력을 감지하기 위한 제1 및 제2 도전 패턴(411, 421)과 실질적으로 동일한 패턴으로 형성되고, 안테나 패턴(440)과 제1 및 제2 도전 패턴(411, 421) 사이의 이격된 공간에 제1 및 제2 더미 패턴(421, 422)이 형성됨으로써, 도전 패턴 패널(402)은 전체적으로 균일한 패턴으로 보여질 수 있다.
다른 실시 예에서, 도 5를 참조하면, 제2 더미 패턴(522)은 제1 도전 패턴(411) 및 제1 더미 패턴(412)보다 두꺼울 수 있다. 도 4c와 같이, 제1 더미 패턴(412)과 제2 더미 패턴(422)이 같은 두께를 갖는 경우, 제2 더미 패턴(422)은 제1 더미 패턴(412) 보다 아래(예: -z 방향)에 배치되기 때문에 제2 더미 패턴(422)이 제1 더미 패턴(412)보다 더 얇게 보일 수 있다. 일 실시 예에서, 제2 더미 패턴(522)을 제1 더미 패턴(412)보다 두껍게 형성함으로써, 제1 더미 패턴(412)과 제2 더미 패턴(422-1)의 두께가 상이하게 보이는 현상을 감소시킬 수 있다.
도 6a는 일 실시 예에 따른 도전 패턴 패널을 도시한다.
도 6b는 도 6a의 단면 C-C' 및 단면 D-D'를 도시한다.
도 6c는 도 6a의 도전 패턴 패널을 -z 방향으로 바라본 평면도이다.
도 6a 내지 도 6c를 참조하면, 일 실시 예에 따른 도전 패턴 패널(602)은 제1 도전 패턴(611), 제1 더미 패턴(612), 안테나 패턴(640), 유전층(630), 및/또는 제2 도전 패턴(621) 중 적어도 하나를 포함할 수 있다.
도 6a 내지 도 6c의 도전 패턴 패널(602)은 도 3의 도전 패턴 패널(302)에 대응될 수 있다. 일 실시 예에서, 도전 패턴 패널(602)의 제1 도전 패턴(611), 제1 더미 패턴(612)은 도 3의 제1 패턴부(310)에 대응될 수 있다. 일 실시 예에서, 도전 패턴 패널(602)의 안테나 패턴(640), 제2 도전 패턴(621)은 도 3의 제2 패턴부(320)에 대응될 수 있다. 일 실시 예에서, 도전 패턴 패널(602)의 유전층(630)은 도 3의 유전층(330)에 대응될 수 있다.
일 실시 예에서, 도 6a 내지 도 6c의 제1 도전 패턴(611), 제1 더미 패턴(612), 및 제2 도전 패턴(621)에 대한 설명은, 도 4a 내지 도 5의 제1 도전 패턴(411), 제1 더미 패턴(412), 및 제2 도전 패턴(421)의 설명이 실질적으로 동일하게 또는 대응하는 방식으로 적용될 수 있다.
일 실시 예에서, 안테나 패턴(640)은 적어도 하나의 제1 도전성 라인(641) 및 적어도 하나의 제2 도전성 라인(642)을 포함할 수 있다.
일 실시 예에서, 적어도 하나의 제1 도전성 라인(641) 및 적어도 하나의 제2 도전성 라인(642)은 유전층(630)의 제2 면(630B)에 형성될 수 있고, 도전 패턴 패널(602)의 제2 지정된 영역(625)에 배치될 수 있다. 안테나 패턴(640)은, 적어도 하나의 제1 도전성 라인(641) 및 적어도 하나의 제2 도전성 라인(642)이 같은 레이어에 형성되기 때문에, 이들을 전기적으로 연결하기 위한 도 4a의 적어도 하나의 도전성 비아(443)는 포함하지 않을 수 있다.
일 실시 예에서, 적어도 하나의 제1 및 제2 도전성 라인(641, 642)은 유전층(630)을 사이에 두고 제2 도전 패턴(621)과 이격될 수 있다. 적어도 하나의 제1 및 제2 도전성 라인(641, 642)을 제2 도전 패턴(621)과 이격함으로써, 안테나 패턴(640)의 방사 성능의 저하를 줄일 수 있다. 요구되는 안테나 패턴(640)의 성능에 따라, 적어도 하나의 제1 및 제2 도전성 라인(641, 642)과 제2 도전 패턴(621)이 이격되는 정도는 달라질 수 있고, 상기 이격된 공간이 시인되는 것을 방지하기 위한 제1 더미 패턴(612)의 도전성 라인들의 길이도 달라질 수 있다. 적어도 하나의 제1 및 제2 도전성 라인(641, 642)은 제1 도전 패턴(611), 제2 도전 패턴(621) 및 제1 더미 패턴(612)과 전기적으로 분리될 수 있다.
일 실시 예에서, 적어도 하나의 제1 도전성 라인(641)은 제1 도전 패턴(611)과 실질적으로 동일한 방향(예: y축 방향)으로 연장될 수 있다. 예를 들면, 적어도 하나의 제1 도전성 라인(641)은 제2 도전 패턴(621)과 실질적으로 평행할 수 있다. 일 실시 예에서, 적어도 하나의 제1 도전성 라인(641)이 복수 개인 경우, 적어도 하나의 제1 도전성 라인(641)은 제1 도전 패턴(611)과 실질적으로 동일한 간격(예: 제1 지정된 간격(D1)) 및 방향(예: x축 방향)으로 배열될 수 있다. 도전 패턴 패널(602)을 위(예: -z 방향)에서 볼 때, 제1 도전 패턴(611)에 포함된 복수 개의 도전성 라인들 중 일부는 제1 지정된 영역(615)을 중심으로 분리될 수 있다. 도전 패턴 패널(602)을 위에서 볼 때, 적어도 하나의 제1 도전성 라인(641)은 제1 지정된 영역(615)과 중첩되는 제2 지정된 영역(625)에서 제1 도전 패턴(611)과 실질적으로 동일한 방향으로 연장되고 실질적으로 동일한 간격으로 배열되기 때문에, 도전 패턴 패널(602)은 전체적으로 균일한 패턴으로 보일 수 있다.
일 실시 예에서, 적어도 하나의 제2 도전성 라인(642)은 제2 도전 패턴(621)과 실질적으로 동일한 방향(예: x 축 방향)으로 연장될 수 있다. 예를 들면, 적어도 하나의 제2 도전성 라인(642)은 제2 도전 패턴(621)과 실질적으로 평행할 수 있다. 일 실시 예에서, 적어도 하나의 제2 도전성 라인(642)이 복수 개인 경우, 적어도 하나의 제2 도전성 라인(642)은 제2 도전 패턴(621)과 실질적으로 동일한 간격(예: 제2 지정된 간격(D2)) 및 방향(예: y 축 방향)으로 배열될 수 있다. 도전 패턴 패널(602)을 위(예: -z 방향)에서 볼 때, 제2 도전 패턴(621) 중 일부는 제2 지정된 영역(625)을 중심으로 분리될 수 있다. 도전 패턴 패널(602)을 위에서 볼 때, 적어도 하나의 제2 도전성 라인(642)은 제2 지정된 영역(625)에서 제2 도전 패턴(621)과 동일한 방향으로 연장되고 실질적으로 동일한 간격으로 배열되기 때문에, 도전 패턴 패널(602)은 전체적으로 균일한 패턴으로 보일 수 있다. 일 실시 예에서, 도전 패턴 패널(602)을 위(예: -z 방향)에서 볼 때 적어도 하나의 제2 도전성 라인(642)과 제2 도전 패턴(621)이 분리된 것으로 보이지 않도록, 제1 지정된 영역(615)에서 제2 도전 패턴(621) 및 적어도 하나의 제2 도전성 라인(642) 사이에 제1 더미 패턴(612)이 배치될 수 있다.
일 실시 예에서, 안테나 패턴(640)은 지정된 대역의 RF 신호(예: mmWave 신호)를 송신 또는 수신하기 위한 방사체로서 동작할 수 있다. 일 실시 예에 따른 전자 장치(101)는 안테나 패턴(640)이 도전 패턴 패널(602)의 제2 도전 패턴(621)과 동일한 레이어에 형성되기 때문에, 도전 패턴 패널(602) 및 안테나 패턴(640) 각각의 성능 저하 없이, 도전 패턴 패널(602)을 이용한 터치 입력의 감지와 안테나 패턴(640)을 이용한 무선 통신을 수행할 수 있다.
일 실시 예에서, 도전 패턴 패널(602)은 지정된 패턴을 가질 수 있다. 예를 들어, 도 6c를 참조하면, 도전 패턴 패널(602)을 위에서 바라보았을 때(예: 도 6a의 -z 방향), 도전 패턴 패널(602)은 x 축 방향으로 연장되는 행들과 y 축 방향으로 연장되는 열들로 이루어진 패턴을 가질 수 있다.
일 실시 예에서, 도전 패턴 패널(602)을 위에서 바라보았을 때, 제1 도전 패턴(611) 중 적어도 하나의 전극 및 적어도 하나의 제1 도전성 라인(641)은 도전 패턴 패널(602)의 패턴의 하나의 열로 보일 수 있다. 예를 들어, 도 6c를 참조하면, 제1 도전 패턴(611) 중 제1 전극(611-1), 적어도 하나의 제1 도전성 라인(641) 중 제1 라인(641-1), 및 제1 도전 패턴(611) 중 제2 전극(611-2)은, 도전 패턴 패널(602)의 제1 열(C1)로 보이도록 배치될 수 있다.
일 실시 예에서, 도전 패턴 패널(602)을 위에서 바라보았을 때, 제2 도전 패턴(621) 중 적어도 하나의 전극, 제1 더미 패턴(612) 중 적어도 하나, 및 적어도 하나의 제2 도전성 라인(642)은, 도전 패턴 패널(602)의 하나의 행으로 보일 수 있다. 예를 들어, 도 6c를 참조하면, 제2 도전 패턴(621) 중 제1 전극(621-1), 제1 더미 패턴(612) 중 제1 더미 라인(612-1), 적어도 하나의 제2 도전성 라인(642) 중 제1 라인(642-1), 제1 더미 패턴(612) 중 제2 라인(612-2), 및 제2 도전 패턴(621) 중 제2 전극(621-2)은, 도전 패턴 패널(602)의 제1 행(R1)으로 보이도록 배치될 수 있다.
일 실시 예에서, 안테나 패턴(640)이 도전 패턴 패널(602)에 배치되더라도, 도전 패턴 패널(602)의 제1 도전 패턴(611), 및 제2 도전 패턴(621) 또는 안테나 패턴(640)은 사용자에게 시인되지 않을 수 있다. 예를 들어, 도 6c를 참조하면, 안테나 패턴(640)이 터치 입력을 감지하기 위한 제1 및 제2 도전 패턴(611, 621)과 실질적으로 동일한 패턴으로 형성되고, 안테나 패턴(640)과 제1 및 제2 도전 패턴(611, 621) 사이의 이격된 공간에 제1 더미 패턴(612)이 형성됨으로써, 도전 패턴 패널(602)은 전체적으로 균일한 패턴으로 보여질 수 있다.
도 6d는 다른 실시 예에 따른 도전 패턴 패널을 도시한다.
도 6d를 참조하면, 일 실시 예에 따른 도전 패턴 패널은 안테나 패턴(640-1)을 포함할 수 있다.
일 실시 예에서, 안테나 패턴(640-1)은 적어도 하나의 제1 도전성 라인(641), 적어도 하나의 제2 도전성 라인(642), 적어도 하나의 제3 도전성 라인(646), 적어도 하나의 제4 도전성 라인(647), 및/또는 적어도 하나의 도전성 비아(643) 중 적어도 하나를 포함할 수 있다.
일 실시 예에서, 적어도 하나의 제3 도전성 라인(646)에 대한 설명은, 적어도 하나의 제3 도전성 라인(646)이 유전층(630)의 제1 면(630A) 배치된다는 점을 제외하고, 적어도 하나의 제1 도전성 라인(641)에 대한 설명이 적용될 수 있다.
일 실시 예에서, 적어도 하나의 제4 도전성 라인(647)에 대한 설명은, 적어도 하나의 제4 도전성 라인(647)이 유전층(630)의 제1 면(630A)에 배치된다는 점을 제외하고, 적어도 하나의 제2 도전성 라인(642)에 대한 설명이 적용될 수 있다.
일 실시 예에서, 적어도 하나의 도전성 비아(643)는 유전층(630)의 제1 면(630A)에 배치된 적어도 하나의 제3 및 제4 도전성 라인(646, 647)과 유전층(630)의 제2 면(630B)에 배치된 적어도 하나의 제1 및 제2 도전성 라인(641, 642)을 전기적으로 연결할 수 있다. 일 실시 예에서, 적어도 하나의 도전성 비아(643)는, 유전층(630)을 위에서 바라볼 때(예: -z 방향으로 바라볼 때), 적어도 하나의 제1 및 제2 도전성 라인(641, 642)과 적어도 하나의 제3 및 제4 도전성 라인(646, 647)이 중첩되는 곳에 배치될 수 있다. 적어도 하나의 도전성 비아(643)는 유전층(630)을 관통할 수 있다.
일 실시 예에서, 안테나 패턴(640-1)은 유전층(630)의 제1 면(630A)에 배치된 적어도 하나의 제3 및 제4 도전성 라인(646, 647)을 더 포함하기 때문에, 도 6a 내지 도 6c에 도시된 안테나 패턴(640)보다 두께가 더 두꺼울 수 있다. 일 실시 예에서, 안테나 패턴(640-1)의 두께가 두꺼워질수록, 저항이 감소될 수 있다.
도 7은 일 실시 예에 따른 더미 패턴의 도전성 라인의 예들을 도시한다.
도 7의 전극(710)은 도 4c의 제1 도전 패턴(411) 중 제1 지정된 영역(415)에서 분리되는 전극들(예: 도 4c의 제1 전극(411-1))에 대응될 수 있고, 도전 라인(740)은 도 4c의 적어도 하나의 제1 도전성 라인(441)에 대응될 수 있다. 도 7의 전극(710)은 도 4c의 제2 도전 패턴(421) 중 제2 지정된 영역(425)에서 분리되는 전극들(예: 도 4c의 제1 전극(421-1))에 대응될 수 있고, 도전 라인(740)은 도 4c의 적어도 하나의 제2 도전성 라인(442)에 대응될 수 있다. 도 7의 전극(710)은 도 6c의 제2 도전 패턴(621) 중 제2 지정된 영역(625)에서 분리되는 전극들(예: 도 6c의 제1 전극(621-1))에 대응될 수 있고, 도전 라인(740)은 도 6c의 적어도 하나의 제2 도전성 라인(642)에 대응될 수 있다.
도 7에 도시된 더미 패턴들(701 내지 707) 중 적어도 하나는, 도 4a의 제1 더미 패턴(412) 및/또는 제2 더미 패턴(422)에 적용될 수 있다. 도 7에 도시된 더미 패턴들(701 내지 707) 중 적어도 하나는 도 6a의 제1 더미 패턴(612)에 적용될 수 있다.
도 7을 참조하면, 전극(710) 및 도전 라인(740) 사이에 배치되는 더미 패턴은 다양한 형상을 가질 수 있다. 예를 들면, 더미 패턴(701)은 타원 형상일 수 있다. 다른 예를 들면, 더미 패턴(702)은 육각형일 수 있다. 다른 예를 들면, 더미 패턴(703)은 오각형일 수 있다. 다른 예를 들면, 더미 패턴(704)은 사다리꼴 형상을 포함할 수 있다. 다른 예를 들면, 더미 패턴(705)은 적어도 하나의 모서리가 잘린 사각형일 수 있다. 다른 예를 들면, 더미 패턴(706)은 평행 사변형일 수 있다. 다른 예를 들면, 더미 패턴(707)은 서로 다른 두께를 갖는 다각형일 수 있다.
일 실시 예에서, 더미 패턴의 형상은 통상의 기술자가 적용 가능한 다양한 설계적 변경이 가능할 수 있으며, 상술한 예에 의해 한정되지 않는다.
도 8은 다른 실시 예에 따른 더미 패턴의 도전성 라인의 예들을 도시한다.
도 8의 전극(810)은 도 4c의 제1 도전 패턴(411) 중 제1 지정된 영역(415)에서 분리되는 전극들(예: 도 4c의 제1 전극(411-1))에 대응될 수 있고, 도전 라인(840)은 도 4c의 적어도 하나의 제1 도전성 라인(441)에 대응될 수 있다. 도 8의 전극(810)은 도 4c의 제2 도전 패턴(421) 중 제2 지정된 영역(425)에서 분리되는 전극들(예: 도 4c의 제1 전극(421-1))에 대응될 수 있고, 도전 라인(840)은 도 4c의 적어도 하나의 제2 도전성 라인(442)에 대응될 수 있다. 도 8의 전극(810)은 도 6c의 제2 도전 패턴(621) 중 제2 지정된 영역(625)에서 분리되는 전극들(예: 도 6c의 제1 전극(621-1))에 대응될 수 있고, 도전 라인(840)은 도 6c의 적어도 하나의 제2 도전성 라인(642)에 대응될 수 있다.
도 8에 도시된 더미 패턴들(801 내지 807) 중 적어도 하나는, 도 4a의 제1 더미 패턴(412), 도 4a의 제2 더미 패턴(422), 및 도 6a의 제1 더미 패턴(612)에 적용될 수 있다.
도 8을 참조하면, 더미 패턴은 전극(810) 및 도전 라인(840) 사이의 분절된 공간의 적어도 일부를 가리도록 배치될 수 있다.
예를 들어, 도전 패턴 패널(예: 도 6a의 도전 패턴 패널(602))의 위(예: -z 방향)에서 볼 때, 더미 패턴(801)은 전극(810) 및 도전 라인(840) 사이의 공간 전부를 가릴 수 있다. 예를 들어, 더미 패턴(801)의 길이는 전극(810) 및 도전 라인(840)의 이격된 거리와 같거나 길 수 있다.
다른 예를 들어, 더미 패턴(802)은 전극(810) 및 도전 라인(840)과 이격될 수 있고, 전극(810) 및 도전 라인(840) 사이의 공간 일부를 가릴 수 있다. 예를 들어, 더미 패턴(802)의 길이는 전극(810) 및 도전 라인(840)의 이격된 거리보다 짧을 수 있다.
다른 예를 들어, 더미 패턴(803)은 전극(810) 및 도전 라인(840)보다 얇은 두께를 가질 수 있고, 전극(810) 및 도전 라인(840) 사이의 공간 일부를 가릴 수 있다.
다른 예를 들어, 더미 패턴(804)은 두 가닥으로 분리되어 연장될 수 있고, 전극(810) 및 도전 라인(840) 사이의 공간 일부를 가릴 수 있다. 도전 패턴 패널(예: 도 6a의 도전 패턴 패널(602))의 위(예: -z 방향)에서 볼 때, 더미 패턴(804)의 적어도 일부는 전극(810) 및 도전 라인(840)과 적어도 일부 중첩될 수 있다.
다른 예를 들어, 더미 패턴(805)은, 전극(810) 및 도전 라인(840)보다 두꺼운 두께를 가질 수 있고, 도전 패턴 패널(예: 도 6a의 도전 패턴 패널(602))의 위(예: -z 방향)에서 볼 때, 전극(810)과 중첩되지만 도전 라인(840)과 중첩되지 않을 수 있다. 더미 패턴(805)은 전극(810) 및 도전 라인(840) 사이의 공간 일부를 가릴 수 있다.
다른 예를 들어, 도전 패턴 패널(예: 도 6a의 도전 패턴 패널(602))의 위(예: -z 방향)에서 볼 때, 더미 패턴(806)은 전극(810)과 중첩되는 제1 부분 및 도전 라인(840)과 중첩되는 제2 부분을 포함할 수 있고, 상기 제1 부분과 상기 제2 부분은 이격될 수 있다. 더미 패턴(806)은 전극(810) 및 도전 라인(840) 사이의 공간 일부를 가릴 수 있다. 도시되지 않은 실시 예에서, 더미 패턴(806)에 의해 가려지지 않는 전극(810) 및 도전 라인(840) 사이의 공간을 가리기 위해, 다른 더미 패턴이 배치될 수도 있다.
다른 예를 들어, 도전 패턴 패널(예: 도 6a의 도전 패턴 패널(602))의 위(예: -z 방향)에서 볼 때, 더미 패턴(807)은 전극(810) 및 도전 라인(840) 보다 두꺼운 두께를 가지고, 전극(810) 및 도전 라인(840)과 중첩될 수 있다. 더미 패턴(807)은 전극(810) 및 도전 라인(840) 사이의 공간 전부를 가릴 수 있다.
도 9a는 일 실시 예에 따른 도전 패턴 패널을 도시한다.
도 9b는 도 9a의 단면 E-E'를 도시한다.
도 9c는 도 9a의 도전 패턴 패널을 -z 방향으로 바라본 평면도이다.
도 9a 내지 도 9c의 도전 패턴 패널(902)은 도 3의 도전 패턴 패널(302)에 대응될 수 있다. 일 실시 예에서, 도전 패턴 패널(902)의 제1 도전 패턴(911)은 도 3의 제1 패턴부(310) 및/또는 제2 패턴부(320)에 대응될 수 있다. 일 실시 예에서, 도전 패턴 패널(902)의 안테나 패턴(940)은 도 3의 제1 패턴부(310)에 대응될 수 있다. 일 실시 예에서, 도전 패턴 패널(902)의 제2 더미 패턴(922)은 도 3의 제2 패턴부(320)에 대응될 수 있다. 일 실시 예에서, 도전 패턴 패널(902)의 유전층(930)은 도 3의 유전층(330)에 대응될 수 있다.
도 9a, 도 9b 및 도 9c를 참조하면, 일 실시 예에 따른 도전 패턴 패널(902)은 제1 도전 패턴(911), 제2 더미 패턴(922), 안테나 패턴(940), 및/또는 유전층(930) 중 적어도 하나를 포함할 수 있다.
일 실시 예에서, 제1 도전 패턴(911)은 유전층(930)의 제1 면(930A) 상에 형성될 수 있다. 제1 도전 패턴(911)은 도전 패턴 패널(902)의 제1 지정된 영역(915)에 형성되지 않을 수 있다. 예를 들어, 제1 도전 패턴(911)은 복수 개의 도전성 부재들을 포함할 수 있고, 상기 복수 개의 도전성 부재들 중 일부는 제1 지정된 영역(915)을 사이에 두고 분리될 수 있다. 제1 지정된 영역(915)의 형상은 예를 들어, 사각형일 수 있으나, 이에 제한되지 않는다.
일 실시 예에서, 제1 도전 패턴(911)은 y축 방향으로 연장되고, x축 방향을 따라 제3 지정된 간격(D3)으로 배열되는 제1 도전성 부재들(916)과, x 축 방향으로 연장되고 y 축 방향을 따라 제4 지정된 간격(D4)으로 배열되는 제2 도전성 부재들(917)을 포함할 수 있다. 일 실시 예에서, 제3 지정된 간격(D3)과 제4 지정된 간격(D4)은 실질적으로 동일할 수 있으나, 이에 한정되지 않는다. 예를 들어, 제3 지정된 간격(D3)과 제4 지정된 간격(D4)은 상이할 수도 있다. 도 4a와 다르게, 제1 도전 패턴(911)의 제1 도전성 부재들(916)과 제2 도전성 부재들(917)은 서로 수직하지 않을 수 있다. 예를 들어, 도 4a의 도전 패턴 패널(402)이 직사각형의 격자 무늬를 갖는 것과 달리, 제1 도전 패턴(911)은 제1 도전성 부재들(916) 및 제2 도전성 부재들(917)에 의해 형성되는 평행 사변형을 포함하는 메쉬 패턴(mesh pattern)을 가질 수 있다. 제3 지정된 간격(D3)과 제4 지정된 간격(D4)이 실질적으로 동일한 경우, 제1 도전 패턴(911)은 마름모 형상을 포함하는 메쉬 패턴을 가질 수 있다. 제3 지정된 간격(D3)과 제4 지정된 간격(D4)이 상이한 경우, 제1 도전 패턴(911)은 평행 사변형을 포함하는 메쉬 패턴을 가질 수 있다. 도 9a에 도시된 y 축과 x 축은 제1 도전 패턴(911)이 연장되는 방향을 설명하기 위한 것이며, 직교 좌표를 도시한 것은 아니다.
일 실시 예에서, 제2 더미 패턴(922)은 제2 지정된 영역(925)을 둘러싸는 형태로, 유전층(930)의 제2 면(930B)에 배치될 수 있다. 예를 들어, 제2 더미 패턴(922)은 복수 개의 도전성 라인들을 포함할 수 있다. 유전층(930)의 위에서 볼 때, 제2 지정된 영역(925)은 제1 지정된 영역(915)과 중첩될 수 있다. 예를 들면, 제2 지정된 영역(925)은, +z 방향에서 바라보았을 때, 제1 지정된 영역(915)과 중첩될 수 있다. 제2 더미 패턴(922)은 예를 들면, 제2 지정된 영역(925)의 가장자리를 따라서 배치될 수 있다.
일 실시 예에서, 제2 더미 패턴(922)의 일부는, 제1 도전 패턴(911)의 메쉬 패턴과 동일한 패턴을 가질 수 있다. 일 실시 예에서, 제2 더미 패턴(922)의 복수 개의 도전성 라인들의 두께는 제1 도전 패턴(911)의 두께와 실질적으로 동일할 수 있다.
일 실시 예에서, 제2 더미 패턴(922)은, 도전 패턴 패널(902)을 위(예: -z 방향)에서 볼 때, 안테나 패턴(940) 및 제1 도전 패턴(911)이 분리된 것처럼 보이지 않도록, 안테나 패턴(940) 및 제1 도전 패턴(911) 사이에 배치될 수 있다.
일 실시 예에서, 안테나 패턴(940)은 제1 도전 패턴(911)의 패턴과 실질적으로 동일한 패턴을 형성하는 도전성 라인들을 포함할 수 있다. 예를 들면, 안테나 패턴(940)은 y 축 방향으로 연장되고, x 축 방향을 따라서 제3 지정된 간격(D3)으로 배열되는 적어도 하나의 제1 도전성 라인(941) 및 x 축을 방향으로 연장되고, y 축 방향을 따라 제4 지정된 간격(D4)으로 배열되는 적어도 하나의 제2 도전성 라인(942)을 포함할 수 있다. 안테나 패턴(940)은 제1 도전 패턴(911)의 메쉬 패턴과 실질적으로 동일한 패턴을 가질 수 있다.
일 실시 예에서, 안테나 패턴(940)은 유전층(930)의 제1 면(930A)에 배치될 수 있고, 도전 패턴 패널(902)의 제1 지정된 영역(915)에 배치될 수 있다.
일 실시 예에서, 안테나 패턴(940)은 제1 도전 패턴(911)과 이격될 수 있다. 안테나 패턴(940)이 제1 도전 패턴(911)과 이격됨으로써, 안테나 패턴(940)의 방사 성능의 저하를 줄일 수 있다. 안테나 패턴(940)은 제1 도전 패턴(911) 및 제2 더미 패턴(922)과 전기적으로 분리될 수 있다.
일 실시 예에서, 도전 패턴 패널(902)을 위에서 볼 때(예: 도 9a의 -z 방향으로 바라볼 때), 도전 패턴 패널(902)은 전체적으로 균일한 메쉬 패턴을 가질 수 있다. 예를 들어, 도 9c를 참조하면, 도전 패턴 패널(902)의 패턴은, x 축을 따라 연장되는 제1 패턴과 y 축을 따라 연장되는 제2 패턴을 포함할 수 있다. 상기 제1 패턴과 상기 제2 패턴에 의해 평행 사변형의 형상을 갖는 패턴이 형성될 수 있다. 일 실시 예에서, 도전 패턴 패널(902)을 위에서 볼 때(예: 도 9a의 -z 방향으로 볼 때), 제1 도전 패턴(911)의 일부 및 제1 도전 패턴(911)의 일부와 평행한 제2 더미 패턴(922)의 일부는 제1 지정된 영역(915)에 의해 분리된 ① 사선을 연장된 것처럼 보이도록 배치될 수 있다. 일 실시 예에서, 도전 패턴 패널(902)을 위에서 볼 때, 제1 도전 패턴(911)의 일부, 제2 더미 패턴(922)의 일부, 및 안테나 패턴(940)은 제1 지정된 영역(915)에 의해 분리된 ② 사선을 연장된 것처럼 보이도록 배치될 수 있다. 일 실시 예에서, 도전 패턴 패널(902)을 위에서 볼 때, 제1 도전 패턴(911)의 일부, 및 제2 더미 패턴(922)의 일부는 제1 지정된 영역(915)에 의해 분리된 ③ 사선을 연장된 것처럼 보이도록 배치될 수 있다. 일 실시 예에서, 도전 패턴 패널(902)을 위에서 볼 때, 제1 도전 패턴(911)의 일부, 제2 더미 패턴(922)의 일부, 및 안테나 패턴(940)의 일부는 제1 지정된 영역(915)에 의해 분리된 ④ 사선을 연장된 것처럼 보이도록 배치될 수 있다. 일 실시 예에서, 안테나 패턴(940)이 도전 패턴 패널(902)에 배치되더라도, 제2 더미 패턴(922)에 의해 도전 패턴 패널(902)은 전체적으로 균일한 패턴을 형성하기 때문에, 도전 패턴 패널(902)의 제1 도전 패턴(911) 및/또는 안테나 패턴(940)은 사용자에게 시인되지 않을 수 있다.
일 실시 예에서, 안테나 패턴(940)은 지정된 대역의 RF 신호(예: mmWave 신호)를 송신 또는 수신하기 위한 방사체로서 동작할 수 있다. 일 실시 예에 따른 전자 장치(101)는 도전 패턴 패널(902)을 통해, 제1 도전 패턴(911)을 이용한 터치 입력의 감지와 안테나 패턴(940)을 이용한 무선 통신을 수행할 수 있다.
도 10a는 일 실시 예에 따른 도전 패턴 패널을 도시한다.
도 10b는 도 10a의 단면 F-F' 및 단면 G-G'를 도시한다.
도 10c는 도 10a의 도전 패턴 패널을 -z 방향으로 바라본 평면도이다.
도 10d는 다른 실시 예에 따른 도전 패턴 패널을 도시한다.
도 10a 내지 도 10c의 도전 패턴 패널(1002)은 도 3의 도전 패턴 패널(302)에 대응될 수 있다. 일 실시 예에서, 제1 도전 패턴(1011), 적어도 하나의 제1 도전성 라인(1041), 및 제1 더미 패턴(1012)은 도 3의 제1 패턴부(310)에 대응될 수 있다. 일 실시 예에서, 제2 도전 패턴(1021), 적어도 하나의 제2 도전성 라인(1042), 및 제2 더미 패턴(1022)은 도 3의 제2 패턴부(320)에 대응될 수 있다. 일 실시 예에서, 유전층(1030)은 도 3의 유전층(330)에 대응될 수 있다.
도 10a 내지 도 10c을 참조하여 제공되는 도전 패턴 패널(1002), 제1 도전 패턴(1011), 제2 도전 패턴(1021), 제1 더미 패턴(1012), 제2 더미 패턴(1022), 안테나 패턴(1040), 및 유전층(1030)에 대한 설명은, 도 4a의 도전 패턴 패널(402), 제1 도전 패턴(411), 제2 도전 패턴(421), 제1 더미 패턴(412), 제2 더미 패턴(422), 안테나 패턴(440), 및 유전층(430)에 대한 설명이 각각 대응하는 방식으로 적용될 수 있다.
도 10a, 도 10b 및 도 10c를 참조하면, 일 실시 예에 따른 도전 패턴 패널(1002)은 제1 도전 패턴(1011), 제2 도전 패턴(1021), 제1 더미 패턴(1012), 제2 더미 패턴(1022), 및/또는 유전층(1030) 중 적어도 하나를 포함할 수 있다. 안테나 패턴(1040)은 도전 패턴 패널(1002)의 일 영역에 배치될 수 있다.
일 실시 예에서, 제1 도전 패턴(1011)은 유전층(1030)의 제1 면(1030A)에 배치될 수 있다. 제1 도전 패턴(1011)은 도전 패턴 패널(1002)의 제1 지정된 영역(1015)에 형성되지 않을 수 있다. 제1 도전 패턴(1011)은 예를 들어, y축 방향으로 연장될 수 있고, x축 방향을 따라 제3 지정된 간격(D3)으로 배열될 수 있다. 제1 도전 패턴(1011)은 제2 도전 패턴(1021)과 수직하지 않을 수 있다.
일 실시 예에서, 복수 개의 도전성 라인들을 포함하는 제1 더미 패턴(1012)은 제1 지정된 영역(1015)을 둘러싸는 형태로, 유전층(1030)의 제1 면(1030A)에 배치될 수 있다. 제1 더미 패턴(1012)의 복수 개의 도전성 라인들은 x축 방향으로 연장되되, 제1 지정된 영역(1015)의 가장자리를 따라서 제4 지정된 간격(D4)으로 배열될 수 있다. 예를 들어, 제4 지정된 간격(D4)은 제3 지정된 간격(D3)과 실질적으로 동일할 수 있으나, 상이할 수도 있다. 제1 더미 패턴(1012)의 복수 개의 도전성 라인들이 연장되는 방향은, 제2 도전 패턴(1021)과 실질적으로 동일할 수 있다. 예를 들어, 제1 더미 패턴(1012)의 복수 개의 도전성 라인들은 제2 도전 패턴(1021)과 실질적으로 평행할 수 있다.
일 실시 예에서, 제1 더미 패턴(1012)은, 도전 패턴 패널(1002)을 위에서 볼 때(예: -z 방향으로 볼 때) 적어도 하나의 제2 도전성 라인(1042) 및 제2 도전 패턴(1021)이 서로 분리된 것처럼 보이지 않도록, 제2 도전성 라인(1042) 및 제2 도전 패턴(1021) 사이에 배치될 수 있다.
일 실시 예에서, 제2 도전 패턴(1021)은 유전층(1030)의 제1 면(1030A)과 반대 방향으로 향하는 제2 면(1030B)에 형성될 수 있다. 제2 도전 패턴(1021)은 도전 패턴 패널(1002)의 제2 지정된 영역(1025)에 형성되지 않을 수 있다. 제2 지정된 영역(1025)은 제1 지정된 영역(1015)과 대응될 수 있다. 예를 들면, 제2 지정된 영역(1025)은 도전 패턴 패널(1002)을 -z 방향으로 바라보았을 때, 제1 지정된 영역(1015)과 중첩될 수 있다.
일 실시 예에서, 제2 도전 패턴(1021)은 x축 방향으로 연장될 수 있고, y 축을 따라 제4 지정된 간격(D4)으로 배열될 수 있다. 일 실시 예에서, 제2 도전 패턴(1021)이 연장되는 방향은, 제1 도전 패턴(1011)이 연장되는 방향과 상이할 수 있다. 예를 들면, 제2 도전 패턴(1021)이 연장되는 방향은, 제1 도전 패턴(1011)이 연장되는 방향과 평행하지도, 수직하지도 않을 수 있다. 도 10a에 도시된 y 축과 x 축은 제1 도전 패턴(1011) 및 제2 도전 패턴(1021)이 연장되는 방향을 설명하기 위한 것이며, 직교 좌표를 도시한 것은 아니다.
일 실시 예에서, 복수 개의 도전성 라인들을 포함하는 제2 더미 패턴(1022)은 제2 지정된 영역(1025)을 둘러싸는 형태로, 유전층(1030)의 제2 면(1030B)에 배치될 수 있다. 제2 더미 패턴(1022)의 복수 개의 도전성 라인들은 y축 방향을 따라서 연장되되, 제2 지정된 영역(1025)의 가장자리를 따라서 제3 지정된 간격(D3)으로 배열될 수 있다. 제2 더미 패턴(1022)의 복수 개의 도전성 라인들이 배열되는 방향은, 제2 도전 패턴(1021)과 상이할 수 있다. 제2 더미 패턴(1022)의 복수 개의 도전성 라인들이 연장되는 방향은, 제1 도전 패턴(1011)과 실질적으로 동일할 수 있다. 예를 들어, 제2 더미 패턴(1022)의 복수 개의 도전성 라인들은 제1 도전 패턴(1011)과 실질적으로 평행할 수 있다.
일 실시 예에서, 제2 더미 패턴(1022)은, 도전 패턴 패널(1002)을 위(예: -z 방향)에서 볼 때 적어도 하나의 제1 도전성 라인(1041) 및 제1 도전 패턴(1011)이 분리된 것처럼 보이지 않도록, 제1 도전성 라인(1041) 및 제1 도전 패턴(1011) 사이에 배치될 수 있다.
일 실시 예에서, 안테나 패턴(1040)은 적어도 하나의 제1 도전성 라인(1041), 적어도 하나의 제2 도전성 라인(1042), 및 적어도 하나의 도전성 비아(1043)를 포함할 수 있다.
일 실시 예에서, 적어도 하나의 제1 도전성 라인(1041)은 유전층(1030)의 제1 면(1030A)에 형성될 수 있다. 적어도 하나의 제1 도전성 라인(1041)은 제1 도전 패턴(1011)과 이격되고, 도전 패턴 패널(1002)의 제1 지정된 영역(1015)에 배치될 수 있다. 일 실시 예에서, 적어도 하나의 제1 도전성 라인(1041)은, 제1 도전 패턴(1011)과 실질적으로 동일한 방향으로 연장될 수 있다. 예를 들어, 적어도 하나의 제1 도전성 라인(1041)은 제1 도전 패턴(1011)과 실질적으로 평행할 수 있다. 적어도 하나의 제1 도전성 라인(1041)이 복수 개 포함되는 경우, 적어도 하나의 제1 도전성 라인(1041)은 제1 도전 패턴(1011)과 실질적으로 동일한 방향으로 제3 지정된 간격(D3)으로 배열될 수 있다.
일 실시 예에서, 적어도 하나의 제2 도전성 라인(1042)은 유전층(1030)의 제2 면(1030B)에 배치될 수 있다. 적어도 하나의 제2 도전성 라인(1042)은 제2 도전 패턴(1021)과 이격되고, 도전 패턴 패널(1002)의 제2 지정된 영역(1025)에 배치될 수 있다. 일 실시 예에서, 적어도 하나의 제2 도전성 라인(1042)은, 제2 도전 패턴(1021)과 실질적으로 동일한 방향으로 연장될 수 있다. 예를 들면, 적어도 하나의 제2 도전성 라인(1042)은 제2 도전 패턴(1021)과 실질적으로 평행할 수 있다. 적어도 하나의 제2 도전성 라인(1042)이 복수 개 포함되는 경우, 적어도 하나의 제2 도전성 라인(1042)은 제2 도전 패턴(1021)과 실질적으로 동일한 방향으로 제4 지정된 간격(D4)으로 배열될 수 있다.
일 실시 예에서, 적어도 하나의 도전성 비아(1043)는 적어도 하나의 제1 도전성 라인(1041) 및 적어도 하나의 제2 도전성 라인(1042)과 연결될 수 있다. 적어도 하나의 도전성 비아(1043)는 안테나 패턴(1040)을 위에서 바라보았을 때(예: -z 방향으로 바라보았을 때), 적어도 하나의 제1 도전성 라인(1041)과 적어도 하나의 제2 도전성 라인(1042)이 중첩되는 곳에 배치될 수 있다.
일 실시 예에서, 안테나 패턴(1040)이 도전 패턴 패널(1002)에 배치되더라도, 도전 패턴 패널(1002)의 제1 및 제2 도전 패턴(1011, 1021) 또는 안테나 패턴(1040)이 사용자에게 시인되지 않을 수 있다. 예를 들어, 도 10c를 참조하면, 안테나 패턴(1040)이, 제1 및 제2 도전 패턴(1011, 1021)과 실질적으로 동일한 패턴으로 형성되고, 안테나 패턴(1040)과 제1 및 제2 도전 패턴(1011, 1021) 사이의 이격된 공간에 제1 및 제2 더미 패턴(1012, 1022)이 배치됨으로써, 도전 패턴 패널(1002)은 전체적으로 균일한 패턴으로 보여질 수 있다. 예를 들어, 도 10c를 참조하면, 도전 패턴 패널(1002)을 위에서 볼 때(예: 도 10a의 -z 방향으로 바라볼 때), 도전 패턴 패널(1002)은 전체적으로 균일한 메쉬 패턴으로 보일 수 있다. 도전 패턴 패널(1002)의 패턴은, y축을 따라 연장되는 제1 패턴과 x 축을 따라 연장되는 제2 패턴을 포함하는 것처럼 보일 수 있다. 상기 제1 패턴과 상기 제2 패턴에 의해 평행 사변형의 형상을 갖는 패턴으로 보일 수 있다.
일 실시 예에서, 도전 패턴 패널(1002)을 위에서 바라보았을 때(예: 도 10a의 -z 방향으로 바라보았을 때), 제2 패턴 중 ① 사선은, 제2 도전 패턴(1021)에 의해 형성될 수 있다. 일 실시 예에서, 도전 패턴 패널(1002)을 위에서 바라보았을 때, 제2 패턴 중 ② 사선은, 제2 도전 패턴(1021), 제1 더미 패턴(1012), 및 적어도 하나의 제2 도전성 라인(1042)에 의해 형성될 수 있다. 일 실시 예에서, 도전 패턴 패널(1002)을 위에서 바라보았을 때, 제1 패턴 중 ③ 사선은, 제1 도전 패턴(1011), 및 제2 더미 패턴(1022), 및 적어도 하나의 제1 도전성 라인(1041)에 의해 형성될 수 있다. 일 실시 예에서, 도전 패턴 패널(1002)을 위에서 바라보았을 때, 제1 패턴 중 ④ 사선은, 제1 도전 패턴(1011)에 의해 형성될 수 있다. 안테나 패턴(1040)이 도전 패턴 패널(1002)에 배치되더라도, 도전 패턴 패널(1002)은 전체적으로 균일한 패턴으로 보여지기 때문에, 도전 패턴 패널(1002)의 제1 도전 패턴(1011) 및/또는 안테나 패턴(1040)은 사용자에게 시인되지 않을 수 있다.
일 실시 예에서, 도전 패턴 패널(1002)의 제1 더미 패턴(1012) 및/또는 제2 더미 패턴(1022)은 다양한 설계적 변형이 가능할 수 있다. 예를 들면, 도 10d를 참조하면, 제1 더미 패턴(1012) 및/또는 제2 더미 패턴(1022)은 적어도 두개의 부분으로 분리될 수 있다. 예를 들어, 도 10d의 영역 A를 참조하면, 제1 더미 패턴(1012)은, 제1 부분(1012-1), 제2 부분(1012-2) 또는 제3 부분(1012-3)을 포함할 수 있다. 제2 더미 패턴(1022)은, 제1 부분(1022-1), 제2 부분(1022-2) 또는 제3 부분(1022-3)을 포함할 수 있다. 제1 부분(1022-1) 및 제2 부분(1022-2)은 유전층(1030)의 제2 면(1030B)에 배치되고, 서로 이격될 수 있다. 도전 패턴 패널(1002)의 위에서 볼 때, 제2 더미 패턴(1022)의 제1 부분(1022-1)과 제2 부분(1022) 사이에 제1 더미 패턴(1012)의 제1 부분(1012-1)이 유전층(1030)의 제1 면(1030A)에 배치될 수 있다. 제1 더미 패턴(1012)의 제1 부분(1012-1), 제2 더미 패턴(1022)의 제1 부분(1022-1) 및 제2 부분(1022-2)은, 도전 패턴 패널(1002)을 위에서 볼 때, 도전 패턴 패널(1002)의 패턴이 끊어지지 않고 연장되는 것으로 보이도록 배치될 수 있다. 다른 예를 들어, 도 10d의 영역 B를 참조하면, 제1 더미 패턴(1012)의 제2 부분(1012-3) 및 제3 부분(1012-4)은 유전층(1030)의 제1 면(1030A)에 배치되고, 서로 이격될 수 있다. 도전 패턴 패널(1002)의 위에서 볼 때, 제1 더미 패턴(1012)의 제2 부분(1012-3) 및 제3 부분(1012-4) 사이에, 제2 더미 패턴(1022)의 제3 부분(1022-3)이 유전층(1030)의 제2 면(1030B)에 배치될 수 있다. 제2 더미 패턴(1022)의 제3 부분(1022-3)은 제1 더미 패턴(1012)의 제2 부분(1012-3) 및 제3 부분(1012-4)과 분리된 부분을 연장된 것처럼 보이도록 배치될 수 있다. 제1 더미 패턴(1012) 및/또는 제2 더미 패턴(1022)은, 적어도 두개의 부분으로 분리되더라도, 도전 패턴 패널(1002)을 위에서 볼 때, 분리되지 않고 연장되는 하나의 사선으로 보일 수 있다.
도 11은 일 실시 예에 따른 전자 장치를 도시한다.
도 11을 참조하면, 일 실시 예에 따른 전자 장치(1101)(예: 도 1의 전자 장치(101))는 디스플레이(1100), FPCB(flexible printed circuit board)(1150), RFIC(radio frequency integrated circuit)(1192)(또는 무선 통신 회로(1192)(예: 도 1의 무선 통신 모듈(192)) 및/또는 인쇄 회로 기판(1160)을 포함할 수 있다.
일 실시 예에서, 디스플레이(1100)(예: 도 3의 디스플레이(300))는 도전 패턴 패널에 형성된 안테나 패턴(1140)을 포함할 수 있다. 안테나 패턴(1140)은 도 4a 내지 도 4c의 안테나 패턴(440), 도 6a 내지 도 6c의 안테나 패턴(640), 도 9a 내지 도 9c의 안테나 패턴(940), 또는 도 10a 내지 도 10c의 안테나 패턴(1040)과 대응될 수 있다.
일 실시 예에서, 인쇄 회로 기판(1160)은 디스플레이(1100) 아래(예: -z 방향)에 배치될 수 있다.
일 실시 예에서, FPCB(1150)는 디스플레이(1100)의 일 측과 연결될 수 있고, 안테나 패턴(1140)과 전기적으로 연결될 수 있다.
일 실시 예에서, FPCB(1150)는 구부러지면서, 디스플레이(1100)로부터 인쇄 회로 기판(1160)을 향하여 연장될 수 있다. FPCB(1150)는 인쇄 회로 기판(1160)과 연결될 수 있다.
일 실시 예에서, RFIC(1192)는 인쇄 회로 기판(1160)에 배치될 수 있다. RFIC(1192)는 FPCB(1150)를 통하여 안테나 패턴(1140)과 전기적으로 연결될 수 있다. 예를 들어, RFIC(1192)는 FPCB(1150)에 의해 제공되는 전송 선로(예: 마이크로 스트립(microstrip))를 통해 안테나 패턴(1140)에 급전할 수 있다. 다른 실시 예에서, RFIC(1192)는 다른 전기전 연결 부재, 예를 들어, 동축 케이블 또는 프로브(probe)를 통해 안테나 패턴(1140)과 전기적으로 연결될 수도 있다. 일 실시 예에서, 전자 장치(1100)의 프로세서(예: 도 1의 120))는 상기 RFIC(1192)를 이용하여, 지정된 대역의 RF 신호(예: mmWave 신호)를 안테나 패턴(1140)을 통해 송신하거나 수신할 수 있다.
도 12는 일 실시 예에 따른 도전 패턴 패널을 도시한다.
도 12를 참조하면, 도 12의 도전 패턴 패널(1202)은 도전 패턴(1211), 유전층(1230), 어레이 안테나(1250), 도전성 비아(1260), 및/또는 연결 부재(1270)를 포함할 수 있다.
일 실시 예에서, 도전 패턴(1211)은 유전층(1230)의 제1 면(1230A)에 배치될 수 있다. 도 12의 도전 패턴(1211)은 도 9a의 제1 도전 패턴(911)에 대응될 수 있다. 예를 들어, 도전 패턴(1211)은 도 9a의 제1 도전 패턴(911)과 실질적으로 동일하게, 메쉬 패턴을 형성할 수 있다.
일 실시 예에서, 도전 패턴(1211)은 점선(L)을 기준으로 물리적으로 분리될 수 있다. 도전 패턴(1211)은 점선(L)을 기준으로 서로 분리된 제1 패턴 영역(1211A)과 제2 패턴 영역(1211B)을 포함할 수 있다.
일 실시 예에서, 제1 패턴 영역(1211A)은 복수로 도전 패턴 패널(1202)에 포함될 수 있고, y축을 따라 하나의 열을 형성하는 제1 패턴 영역(1211A)들은 서로 전기적으로 연결될 수 있다. 제2 패턴 영역(1211B)은 제1 패턴 영역(1211A)에 의해 분리될 수 있다. 일 실시 예에서, 제2 패턴 영역(1211B)은 복수로 도전 패턴 패널(1202)에 포함될 수 있고, x축을 따라 하나의 행을 형성하는 제2 패턴 영역(1211B)들은 연결 부재(1270)에 의해 서로 전기적으로 연결될 수 있다.
일 실시 예에서, 유전층(1230)은 도전 패턴(1211) 및 연결 부재(1270) 사이에 배치될 수 있다. 일 실시 예에서, 유전층(1230)은 도 9a의 유전층(930)과 대응될 수 있다.
일 실시 예에서, 연결 부재(1270)는 유전층(1230)의 제2 면(1230B)에 배치될 수 있다. 연결 부재(1270)는 x 축 방향을 따라서 연장될 수 있다. 연결 부재(1270)는 도전성 물질을 포함할 수 있다.
일 실시 예에서, 도전성 비아(1270)는 유전층(1230)에 형성될 수 있다. 도전성 비아(1270)는 유전층(1230)을 관통할 수 있다. 도전성 비아(1270)의 일단은 제2 패턴 영역(1211B)의 도전 패턴(1211)과 연결되고, 타단은 연결 부재(1270)에 연결될 수 있다.
일 실시 예에서, 제1 패턴 영역(1211A)에 의해 분리된, 제2 패턴 영역(1211B)의 도전 패턴(1211)은 도전성 비아(1260) 및 연결 부재(1270)를 통하여, x축을 따라 하나의 행을 형성하는 제2 패턴 영역(1211B)들은 서로 전기적으로 연결될 수 있다. 제2 패턴 영역(1211B)들이 x축을 따라 형성하는 행은 복수일 수 있다.
일 실시 예에서, 제1 패턴 영역(1211A)의 도전 패턴(1211)은 터치 입력을 감지하거나 및/또는 지문 정보를 획득하기 위한 제1 전극 패턴으로 동작될 수 있고, 제2 패턴 영역(1211B)의 도전 패턴(1211)은 터치 입력을 감지하거나 및/또는 지문 정보를 획득하기 위한 제2 전극 패턴으로 동작될 수 있다. 일 실시 예에 따른 전자 장치(101)는, 제1 패턴 영역(1211A)의 도전 패턴(1211) 및 제2 패턴 영역(1211B)의 도전 패턴(1211)을 이용하여, 도전 패턴 패널(1202) 상의 터치 입력을 감지할 수 있다. 일 실시 예에 따른 전자 장치(101)는 제1 패턴 영역(1211A)의 도전 패턴(1211) 및 제2 패턴 영역(1211B)의 도전 패턴(1211)을 이용하여, 도전 패턴 패널(1202) 상에 접촉된 사용자의 지문에 대한 정보를 획득할 수 있다.
일 실시 예에서, 어레이 안테나(1250)는 유전층(1230)의 제1 면(1230A) 및/또는 제2 면(1230B)에 배치될 수 있다. 일 실시 예에서, 도전 패턴(1211)은 유전층(1230)의 제1 면(1230A) 중 어레이 안테나(1250)와 중첩되는 영역에는 형성되지 않을 수 있다.
일 실시 예에서, 어레이 안테나(1250)는 제1 안테나 패턴(1241), 제2 안테나 패턴(1242), 제3 안테나 패턴(1243), 제4 안테나 패턴(1244), 및/또는 제5 안테나 패턴(1245) 중 적어도 둘 이상을 포함할 수 있다. 일 실시 예에서, 제1 안테나 패턴(1241), 제2 안테나 패턴(1242), 제3 안테나 패턴(1243), 제4 안테나 패턴(1244), 및/또는 제5 안테나 패턴(1245) 중 적어도 하나는, 도 9a의 안테나 패턴(940)과 대응될 수 있다. 일 실시 예에서, 제1 안테나 패턴(1241), 제2 안테나 패턴(1242), 제3 안테나 패턴(1243), 제4 안테나 패턴(1244), 및/또는 제5 안테나 패턴(1245) 중 적어도 하나는, 도 10의 안테나 패턴(1040)과 대응될 수 있다.
일 실시 예에 따른 전자 장치(101)는, 어레이 안테나(1250)를 이용하여, 지정된 대역의 RF 신호(예: mmWave 신호)를 송신 또는 수신할 수 있다.
일 실시 예에 따른 전자 장치(예: 도 1의 전자 장치(101))는, 디스플레이 패널(예: 도 3의 디스플레이 패널(303)), 상기 디스플레이 패널에 배치되는 도전 패턴 패널(예: 도 3의 도전 패턴 패널(302)) - 상기 도전 패턴 패널은, 유전층(예: 도 3의 유전층(330)), 상기 유전층의 제1 면에 배치되고, 복수 개의 제1 도전성 부재들을 포함하는 제1 도전 패턴(예: 도 3의 제1 패턴부(310)), 및 상기 유전층의 상기 제1 면과 반대 방향인 제2 면에 배치되고, 복수 개의 제2 도전성 부재들을 포함하는 제2 도전 패턴(예: 도 3의 제2 패턴부(320))을 포함하고, 상기 도전 패턴 패널은 제1 영역 및 제2 영역(예: 도 4a의 제1 지정된 영역(415) 및 제2 지정된 영역(425))을 포함하고, 상기 제1 도전 패턴 및 상기 제2 도전 패턴은 상기 제1 영역에 배치됨 -, 상기 도전 패턴 패널의 상기 제2 영역에 형성되는 안테나 패턴(예: 도 4a의 안테나 패턴(440)) - 상기 안테나 패턴은, 상기 유전층의 상기 제1 면에서 상기 제1 도전 패턴의 상기 복수 개의 제1 도전성 부재들과 실질적으로 평행하도록 배치되는 적어도 하나의 제1 도전 라인(예: 도 4a의 제1 도전성 라인(441)), 상기 유전층의 상기 제2 면에서 상기 제2 도전 패턴의 상기 복수 개의 제2 도전성 부재들과 실질적으로 평행하도록 배치되는 적어도 하나의 제2 도전 라인(예: 도 4a의 제2 도전성 라인(442)), 및 상기 적어도 하나의 제1 도전 라인 및 상기 적어도 하나의 제2 도전 라인을 전기적으로 연결하고 상기 유전층을 관통하는 적어도 하나의 도전성 비아(예: 도 4a의 적어도 하나의 도전성 비아(443))를 포함함 -, 복수 개의 도전성 라인들을 포함하는 제1 더미 패턴(dummy pattern)(예: 도 4a의 제1 더미 패턴(412)) - 상기 제1 더미 패턴은 상기 유전층의 상기 제1 면 상에 배치되고, 상기 적어도 하나의 제1 도전 라인 및 상기 복수 개의 제1 도전성 부재들 사이에 배치되고, 및 상기 복수 개의 제2 도전성 부재들과 실질적으로 평행함 -, 상기 안테나 패턴과 전기적으로 연결되는 무선 통신 회로(예: 도 1의 무선 통신 모듈(192)), 및 상기 디스플레이 패널, 상기 도전 패턴 패널, 및 상기 무선 통신 회로와 전기적으로 연결되는 적어도 하나의 프로세서(예: 도 1의 프로세서(120))를 포함하고, 상기 적어도 하나의 프로세서는 상기 안테나 패턴 및 상기 무선 통신 회로를 이용하여 RF 신호를 수신할 수 있다.
일 실시 예에서, 상기 적어도 하나의 제1 도전 라인은 상기 제1 도전 패턴과 이격될 수 있다.
일 실시 예에서, 상기 제1 더미 패턴의 상기 복수 개의 도전성 라인들은, 상기 도전 패턴 패널을 위에서 바라보았을 때 상기 적어도 하나의 제2 도전 라인 및 제2 도전 패턴 사이의 공간을 적어도 일부 가리도록 배치될 수 있다.
일 실시 예에서, 상기 제1 더미 패턴의 상기 복수 개의 도전성 라인들의 형상은, 타원(예: 도 7의 더미 패턴(701)), 육각형(예: 도 7의 더미 패턴(702)), 오각형(예: 도 7의 더미 패턴(703)), 사다리꼴 사각형(예: 도 7의 더미 패턴(704)), 및 평행사변형(예: 도 7의 더미 패턴(706)) 중 적어도 하나를 포함할 수 있다.
일 실시 예에서, 상기 제1 더미 패턴의 상기 복수 개의 도전성 라인들은, 상기 복수 개의 제1 도전성 부재들 및 상기 적어도 하나의 제1 도전 라인 중 적어도 하나와 중첩될 수 있다.
일 실시 예에 따른 전자 장치는, 복수 개의 도전성 라인들을 포함하는 제2 더미 패턴(예: 도 4a의 제2 더미 패턴(422))을 포함하고, 상기 적어도 하나의 제2 도전 라인은 상기 제2 도전 패턴과 이격되고, 상기 제2 더미 패턴은, 상기 유전층의 상기 제2 면 상에 배치되고, 상기 적어도 하나의 제2 도전 라인 및 제2 도전 패턴 사이에 배치되고, 상기 제1 도전 패턴의 상기 복수 개의 제1 도전성 부재들과 평행하고, 상기 도전 패턴 패널을 위에서 바라보았을 때 상기 적어도 하나의 제1 도전 라인 및 상기 제1 도전 패턴 사이의 공간을 적어도 일부 가리도록 배치될 수 있다.
일 실시 예에서, 상기 제2 더미 패턴은 상기 제1 더미 패턴보다 더 두꺼울 수 있다.
일 실시 예에서, 상기 제2 영역은 제1 가장자리, 상기 제1 가장자리와 대향하는 제2 가장자리, 상기 제1 가장자리의 일단과 상기 제2 가장자리의 일단과 연결되는 제3 가장자리, 상기 제1 가장자리의 타단과 상기 제2 가장자리의 타단과 연결되는 제4 가장자리를 포함하고, 상기 제1 더미 패턴의 상기 복수 개의 도전성 라인들은, 상기 제2 영역의 상기 제1 가장자리 및 상기 제2 가장자리에 배치되고, 상기 제2 더미 패턴의 상기 복수 개의 도전성 라인들은, 상기 제2 영역의 상기 제3 가장자리와 상기 제4 가장자리에 배치될 수 있다.
일 실시 예에서, 상기 제1 도전 패턴의 상기 복수 개의 제1 도전성 부재들은 상기 제2 도전 패턴의 상기 복수 개의 제2 도전성 부재들과 실질적으로 수직할 수 있다.
일 실시 예에서, 상기 도전 패턴 패널은, 상기 제1 도전 패턴, 상기 제2 도전 패턴, 상기 적어도 하나의 제1 도전 라인, 및 상기 적어도 하나의 제2 도전 라인에 의해 형성되는 메쉬 패턴(mesh pattern)을 포함할 수 있다.
일 실시 예에서, 상기 메쉬 패턴은 직사각형, 평행 사변형 또는 마름모로 형성될 수 있다.
일 실시 예에서, 상기 안테나 패턴 및 상기 무선 통신 회로는 FPCB(flexible printed circuit board)(예: 도 11의 FPCB(1150))를 통해 전기적으로 연결될 수 있다.
일 실시 예에서, 상기 적어도 하나의 프로세서는, 상기 무선 통신 회로를 이용하여 RF 신호를 수신하는 동안, 상기 제1 도전 패턴 및 상기 제2 도전 패턴 중 적어도 일부를 이용하여, 상기 도전 패턴 패널 상의 터치 입력을 감지할 수 있다.
일 실시 예에서, 상기 무선 통신 회로는 RFIC(radio frequency integrated circuitry)(예: 도 11의 RFIC(1192))를 포함하고, 상기 RF 신호는 mmWave 신호를 포함할 수 있다.
일 실시 예에서, 상기 제1 도전 패턴 및 상기 제2 도전 패턴은 상기 제2 영역에 배치되지 않을 수 있다.
일 실시 예에 따른 전자 장치는, 디스플레이 패널(예: 도 3의 디스플레이 패널(303)), 상기 디스플레이 패널 위에 배치되는 도전 패턴 패널(예: 도 3의 도전 패턴 패널(302)), 상기 도전 패턴 패널은, 유전층(예: 도 3의 유전층(330)), 상기 유전층의 제1 면에 배치되는 복수 개의 제1 도전성 부재들을 포함하는 제1 도전 패턴(예: 도 3의 제1 패턴부(310)), 및 상기 유전층의 상기 제1 면에 대향하는 제2 면에 배치되는 복수 개의 제2 도전성 부재들을 포함하는 제2 도전 패턴(예: 도 3의 제2 패턴부(320))을 포함하고, 상기 도전 패턴 패널은, 상기 제1 도전 패턴 및 상기 제2 도전 패턴이 배치되지 않는 지정된 영역(예: 도 4의 제1 지정된 영역(415) 및 제2 지정된 영역(425))을 포함하고, 상기 도전 패턴 패널의 상기 지정된 영역에 형성되는 안테나 패턴(예: 도 4a의 안테나 패턴(440)), 상기 안테나 패턴은, 상기 유전층의 상기 제2 면에서 상기 복수 개의 제1 도전성 부재들과 실질적으로 평행하도록 배치되는 적어도 하나의 제1 도전 라인(예: 도 4a의 제1 도전성 라인(441)), 및 상기 유전층의 상기 제2 면에서 상기 복수 개의 제2 도전성 부재들과 실질적으로 평행하도록 배치되는 적어도 하나의 제2 도전 라인(예: 도 4a의 제2 도전성 라인(442))을 포함하고, 상기 안테나 패턴과 전기적으로 연결되는 RFIC(radio frequency integrated circuit)(예: 도 1의 무선 통신 모듈(192)), 및 상기 디스플레이 패널, 상기 도전 패턴 패널, 및 상기 RFIC와 전기적으로 연결되는 적어도 하나의 프로세서(예: 도 1의 프로세서(120))를 포함하고, 상기 적어도 하나의 프로세서는 상기 안테나 패턴 및 상기 RFIC를 이용하여 mmWave 신호를 수신할 수 있다.
일 실시 예에서, 상기 적어도 하나의 제1 도전 라인 및 상기 적어도 하나의 제2 도전 라인은 상기 제2 도전 패턴과 이격될 수 있다.
일 실시 예에서, 복수 개의 도전성 라인들을 포함하는 제1 더미 패턴(dummy pattern)(예: 도 4a의 제1 더미 패턴(412))을 포함하고, 상기 제1 더미 패턴은, 상기 지정된 영역 내에서, 상기 유전층의 상기 제1 면 상에 배치되고, 상기 제2 도전 패턴의 상기 복수 개의 제2 도전성 부재들과 실질적으로 평행할 수 있다.
일 실시 예에서, 상기 도전 패턴 패널은, 상기 제1 도전 패턴, 상기 제2 도전 패턴, 상기 적어도 하나의 제1 도전 라인, 상기 적어도 하나의 제2 도전 라인, 상기 제1 더미 패턴에 의해 형성되는 메쉬 패턴(mesh pattern)을 포함할 수 있다.
일 실시 예에서, 상기 제1 더미 패턴의 상기 복수 개의 도전성 라인들은, 상기 도전 패턴 패널을 위에서 바라보았을 때 상기 적어도 하나의 제2 도전 라인 및 상기 제2 도전 패턴 사이의 공간을 적어도 일부 가리도록 배치되고, 상기 지정된 영역은 제1 가장자리, 상기 제1 가장자리와 대향하는 제2 가장자리, 상기 제1 가장자리의 일단과 상기 제2 가장자리의 일단과 연결되는 제3 가장자리, 상기 제1 가장자리의 타단과 상기 제2 가장자리의 타단과 연결되는 제4 가장자리를 포함하고, 상기 제1 더미 패턴의 상기 복수 개의 도전성 라인들은, 상기 지정된 영역의 상기 제1 가장자리 및 상기 제2 가장자리에 배치되고, 상기 제1 도전 패턴의 상기 복수 개의 제1 도전성 부재들은 상기 제2 도전 패턴의 상기 복수 개의 제2 도전성 부재들과 실질적으로 수직일 수 있다.
본 개시에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 개시의 청구항 또는 명세서에 기재된 실시 예들에 따른 방법들은 하드웨어, 소프트웨어, 또는 하드웨어와 소프트웨어의 조합의 형태로 구현될(implemented) 수 있다.
소프트웨어로 구현하는 경우, 하나 이상의 프로그램(소프트웨어 모듈)을 저장하는 컴퓨터 판독 가능 저장 매체가 제공될 수 있다. 컴퓨터 판독 가능 저장 매체에 저장되는 하나 이상의 프로그램은, 전자 장치(device) 내의 하나 이상의 프로세서에 의해 실행 가능하도록 구성된다(configured for execution). 하나 이상의 프로그램은, 전자 장치로 하여금 본 개시의 청구항 또는 명세서에 기재된 실시 예들에 따른 방법들을 실행하게 하는 명령어(instructions)를 포함한다.
이러한 프로그램(소프트웨어 모듈, 소프트웨어)은 랜덤 액세스 메모리(random access memory), 플래시(flash) 메모리를 포함하는 불휘발성(non-volatile) 메모리, 롬(read only memory, ROM), 전기적 삭제가능 프로그램가능 롬(electrically erasable programmable read only memory, EEPROM), 자기 디스크 저장 장치(magnetic disc storage device), 컴팩트 디스크 롬(compact disc-ROM, CD-ROM), 디지털 다목적 디스크(digital versatile discs, DVDs) 또는 다른 형태의 광학 저장 장치, 마그네틱 카세트(magnetic cassette)에 저장될 수 있다. 또는, 이들의 일부 또는 전부의 조합으로 구성된 메모리에 저장될 수 있다. 또한, 각각의 구성 메모리는 다수 개 포함될 수도 있다.
또한, 프로그램은 인터넷(Internet), 인트라넷(Intranet), LAN(local area network), WAN(wide area network), 또는 SAN(storage area network)과 같은 통신 네트워크, 또는 이들의 조합으로 구성된 통신 네트워크를 통하여 접근(access)할 수 있는 부착 가능한(attachable) 저장 장치(storage device)에 저장될 수 있다. 이러한 저장 장치는 외부 포트를 통하여 본 개시의 실시 예를 수행하는 장치에 접속할 수 있다. 또한, 통신 네트워크상의 별도의 저장장치가 본 개시의 실시 예를 수행하는 장치에 접속할 수도 있다.
상술한 본 개시의 구체적인 실시 예들에서, 개시에 포함되는 구성 요소는 제시된 구체적인 실시 예에 따라 단수 또는 복수로 표현되었다. 그러나, 단수 또는 복수의 표현은 설명의 편의를 위해 제시한 상황에 적합하게 선택된 것으로서, 본 개시가 단수 또는 복수의 구성 요소에 제한되는 것은 아니며, 복수로 표현된 구성 요소라 하더라도 단수로 구성되거나, 단수로 표현된 구성 요소라 하더라도 복수로 구성될 수 있다.
한편 본 개시의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 개시의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 개시의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (15)

  1. 전자 장치에 있어서,
    디스플레이 패널;
    상기 디스플레이 패널에 배치되는 도전 패턴 패널, 상기 도전 패턴 패널은:
    유전층,
    상기 유전층의 제1 면에 배치되고, 복수 개의 제1 도전성 부재들을 포함하는 제1 도전 패턴, 및
    상기 유전층의 상기 제1 면과 반대 방향인 제2 면에 배치되고, 복수 개의 제2 도전성 부재들을 포함하는 제2 도전 패턴을 포함하고, 상기 도전 패턴 패널은 제1 영역 및 제2 영역을 포함하고, 상기 제1 도전 패턴 및 상기 제2 도전 패턴은 상기 제1 영역에 배치되고;
    상기 도전 패턴 패널의 상기 제2 영역에 형성되는 안테나 패턴, 상기 안테나 패턴은:
    상기 유전층의 상기 제1 면에서 상기 제1 도전 패턴의 상기 복수 개의 제1 도전성 부재들과 실질적으로 평행하도록 배치되는 적어도 하나의 제1 도전 라인,
    상기 유전층의 상기 제2 면에서 상기 제2 도전 패턴의 상기 복수 개의 제2 도전성 부재들과 실질적으로 평행하도록 배치되는 적어도 하나의 제2 도전 라인, 및
    상기 적어도 하나의 제1 도전 라인 및 상기 적어도 하나의 제2 도전 라인을 전기적으로 연결하고 상기 유전층을 관통하는 적어도 하나의 도전성 비아를 포함하고;
    복수 개의 도전성 라인들을 포함하는 제1 더미 패턴(dummy pattern), 상기 제1 더미 패턴은:
    상기 유전층의 상기 제1 면 상에 배치되고,
    상기 적어도 하나의 제1 도전 라인 및 상기 복수 개의 제1 도전성 부재들 사이에 배치되고, 및
    상기 복수 개의 제2 도전성 부재들과 실질적으로 평행하고;
    상기 안테나 패턴과 전기적으로 연결되는 무선 통신 회로; 및
    상기 디스플레이 패널, 상기 도전 패턴 패널, 및 상기 무선 통신 회로와 전기적으로 연결되는 적어도 하나의 프로세서를 포함하고, 상기 적어도 하나의 프로세서는 상기 안테나 패턴 및 상기 무선 통신 회로를 이용하여 RF 신호를 수신하도록 설정되는, 전자 장치.
  2. 청구항 1에 있어서,
    상기 적어도 하나의 제1 도전 라인은 상기 제1 도전 패턴과 이격되는 전자 장치.
  3. 청구항 1에 있어서,
    상기 제1 더미 패턴의 상기 복수 개의 도전성 라인들은, 상기 도전 패턴 패널을 위에서 바라보았을 때 상기 적어도 하나의 제2 도전 라인 및 제2 도전 패턴 사이의 공간을 적어도 일부 가리도록 배치되는, 전자 장치.
  4. 청구항 1에 있어서,
    상기 제1 더미 패턴의 상기 복수 개의 도전성 라인들의 형상은, 타원, 육각형, 오각형, 사다리꼴 사각형, 및 평행사변형 중 적어도 하나를 포함하는, 전자 장치.
  5. 청구항 1에 있어서,
    상기 제1 더미 패턴의 상기 복수 개의 도전성 라인들은, 상기 복수 개의 제1 도전성 부재들 및 상기 적어도 하나의 제1 도전 라인 중 적어도 하나와 중첩되는, 전자 장치.
  6. 청구항 1에 있어서,
    복수 개의 도전성 라인들을 포함하는 제2 더미 패턴을 포함하고,
    상기 적어도 하나의 제2 도전 라인은 상기 제2 도전 패턴과 이격되고,
    상기 제2 더미 패턴은:
    상기 유전층의 상기 제2 면 상에 배치되고,
    상기 적어도 하나의 제2 도전 라인 및 제2 도전 패턴 사이에 배치되고,
    상기 제1 도전 패턴의 상기 복수 개의 제1 도전성 부재들과 평행하고
    상기 도전 패턴 패널을 위에서 바라보았을 때 상기 적어도 하나의 제1 도전 라인 및 상기 제1 도전 패턴 사이의 공간을 적어도 일부 가리도록 배치되는, 전자 장치.
  7. 청구항 6에 있어서,
    상기 제2 더미 패턴은 상기 제1 더미 패턴보다 더 두꺼운, 전자 장치.
  8. 청구항 6에 있어서,
    상기 제2 영역은 제1 가장자리, 상기 제1 가장자리와 대향하는 제2 가장자리, 상기 제1 가장자리의 일단과 상기 제2 가장자리의 일단과 연결되는 제3 가장자리, 상기 제1 가장자리의 타단과 상기 제2 가장자리의 타단과 연결되는 제4 가장자리를 포함하고,
    상기 제1 더미 패턴의 상기 복수 개의 도전성 라인들은, 상기 제2 영역의 상기 제1 가장자리 및 상기 제2 가장자리에 배치되고,
    상기 제2 더미 패턴의 상기 복수 개의 도전성 라인들은, 상기 제2 영역의 상기 제3 가장자리와 상기 제4 가장자리에 배치되는, 전자 장치.
  9. 청구항 1에 있어서,
    상기 제1 도전 패턴의 상기 복수 개의 제1 도전성 부재들은 상기 제2 도전 패턴의 상기 복수 개의 제2 도전성 부재들과 실질적으로 수직한, 전자 장치.
  10. 청구항 1에 있어서,
    상기 도전 패턴 패널은, 상기 제1 도전 패턴, 상기 제2 도전 패턴, 상기 적어도 하나의 제1 도전 라인, 및 상기 적어도 하나의 제2 도전 라인에 의해 형성되는 메쉬 패턴(mesh pattern)을 포함하는, 전자 장치.
  11. 청구항 10에 있어서, 상기 메쉬 패턴은 직사각형, 평행 사변형 또는 마름모로 형성되는, 전자 장치.
  12. 청구항 1에 있어서,
    상기 안테나 패턴 및 상기 무선 통신 회로는 FPCB(flexible printed circuit board)를 통해 전기적으로 연결되는, 전자 장치.
  13. 청구항 1에 있어서,
    상기 적어도 하나의 프로세서는, 상기 무선 통신 회로를 이용하여 RF 신호를 수신하는 동안, 상기 제1 도전 패턴 및 상기 제2 도전 패턴 중 적어도 일부를 이용하여, 상기 도전 패턴 패널 상의 터치 입력을 감지하도록 설정되는, 전자 장치.
  14. 청구항 1에 있어서,
    상기 무선 통신 회로는 RFIC(radio frequency integrated circuitry)를 포함하고,
    상기 RF 신호는 mmWave 신호를 포함하는, 전자 장치.
  15. 청구항 1에 있어서,
    상기 제1 도전 패턴 및 상기 제2 도전 패턴은 상기 제2 영역에 배치되지 않는, 전자 장치.
PCT/KR2021/006849 2020-06-05 2021-06-02 안테나를 포함하는 전자 장치 WO2021246769A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP21818208.7A EP4164057A4 (en) 2020-06-05 2021-06-02 ELECTRONIC DEVICE WITH ANTENNA
US18/061,665 US20230102743A1 (en) 2020-06-05 2022-12-05 Electronic device comprising antenna

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200068668A KR20210151611A (ko) 2020-06-05 2020-06-05 안테나를 포함하는 전자 장치
KR10-2020-0068668 2020-06-05

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/061,665 Continuation US20230102743A1 (en) 2020-06-05 2022-12-05 Electronic device comprising antenna

Publications (1)

Publication Number Publication Date
WO2021246769A1 true WO2021246769A1 (ko) 2021-12-09

Family

ID=78831172

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/006849 WO2021246769A1 (ko) 2020-06-05 2021-06-02 안테나를 포함하는 전자 장치

Country Status (4)

Country Link
US (1) US20230102743A1 (ko)
EP (1) EP4164057A4 (ko)
KR (1) KR20210151611A (ko)
WO (1) WO2021246769A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023113063A1 (ko) * 2021-12-15 2023-06-22 엘지전자 주식회사 안테나를 구비하는 전자 기기

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0911906A2 (en) * 1997-10-17 1999-04-28 Sharp Kabushiki Kaisha Transparent planar antenna structure
KR20150104509A (ko) * 2014-03-05 2015-09-15 삼성전자주식회사 안테나 장치 및 그를 구비하는 전자 장치
KR20160036436A (ko) * 2014-09-25 2016-04-04 삼성전자주식회사 안테나 장치
US20170139520A1 (en) * 2015-11-17 2017-05-18 Jtouch Corporation Metal mesh touch module with transparent antenna and touch display apparatus using same
KR101967771B1 (ko) * 2017-11-06 2019-04-10 동우 화인켐 주식회사 필름 안테나 및 이를 포함하는 디스플레이 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201712495A (zh) * 2015-09-23 2017-04-01 介面光電股份有限公司 具天線之觸控面板
KR102009382B1 (ko) * 2017-03-03 2019-08-09 동우 화인켐 주식회사 안테나가 구비된 터치 센서
US20190361549A1 (en) * 2018-05-23 2019-11-28 Huanhuan GU Transparent antenna-integrated touch sensor for a touch screen device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0911906A2 (en) * 1997-10-17 1999-04-28 Sharp Kabushiki Kaisha Transparent planar antenna structure
KR20150104509A (ko) * 2014-03-05 2015-09-15 삼성전자주식회사 안테나 장치 및 그를 구비하는 전자 장치
KR20160036436A (ko) * 2014-09-25 2016-04-04 삼성전자주식회사 안테나 장치
US20170139520A1 (en) * 2015-11-17 2017-05-18 Jtouch Corporation Metal mesh touch module with transparent antenna and touch display apparatus using same
KR101967771B1 (ko) * 2017-11-06 2019-04-10 동우 화인켐 주식회사 필름 안테나 및 이를 포함하는 디스플레이 장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4164057A4 *

Also Published As

Publication number Publication date
EP4164057A1 (en) 2023-04-12
KR20210151611A (ko) 2021-12-14
US20230102743A1 (en) 2023-03-30
EP4164057A4 (en) 2023-11-22

Similar Documents

Publication Publication Date Title
WO2021246798A1 (ko) 플렉서블 디스플레이를 포함하는 전자 장치
WO2019156495A1 (en) Display including plurality of wiring layers in bending region
WO2022139376A1 (ko) 코일 안테나를 포함하는 전자 장치
WO2022025464A1 (ko) 슬라이드 아웃 디스플레이를 포함하는 전자 장치
WO2022019685A1 (ko) 플렉서블 디스플레이 및 안테나를 포함하는 전자 장치
WO2022108271A1 (ko) 플렉서블 디스플레이를 포함하는 전자 장치 및 그의 터치 제어 방법
WO2022154347A1 (ko) 안테나 및 상기 안테나를 포함하는 전자 장치
WO2022085915A1 (ko) 디스플레이를 포함하는 전자 장치
WO2022065909A1 (ko) 안테나를 포함하는 전자 장치
WO2022019497A1 (ko) 디스플레이 및 카메라 장치를 포함하는 전자 장치
WO2022025522A1 (ko) 안테나 및 그것을 포함하는 전자 장치
WO2021145734A1 (ko) 안테나를 포함하는 디스플레이 조립체 및 이를 포함하는 전자 장치
WO2021246769A1 (ko) 안테나를 포함하는 전자 장치
WO2022103062A1 (ko) 안테나 및 스타일러스 펜을 포함하는 전자 장치
WO2022098159A1 (ko) 전자 장치에 있어서 플렉서블 디스플레이의 부착 구조
WO2022182123A1 (ko) 디스플레이 내장형 광학 센서를 포함하는 전자 장치
WO2022108198A1 (ko) 디스플레이 모듈 및 이를 포함하는 전자 장치
WO2022039498A1 (ko) 플렉서블 디스플레이를 포함하는 전자 장치
WO2023096078A1 (ko) 플렉서블 디스플레이를 보호하기 위한 보호 커버를 포함하는 전자 장치
WO2023018119A1 (ko) 카메라 모듈을 포함하는 전자 장치
WO2022060087A1 (ko) 연성 인쇄 회로 기판을 포함하는 전자 장치
WO2023282529A1 (ko) 안테나 구조체 및 이를 포함하는 전자 장치
WO2022191440A1 (ko) 폴딩 상태를 검출하는 폴더블 전자 장치 및 그의 동작 방법
WO2022220619A1 (ko) 안테나를 포함하는 전자 장치
WO2023003170A1 (ko) 플렉서블 디스플레이를 포함하는 전자 장치 및 그 동작 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21818208

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2021818208

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2021818208

Country of ref document: EP

Effective date: 20230105

NENP Non-entry into the national phase

Ref country code: DE