WO2021186908A1 - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
WO2021186908A1
WO2021186908A1 PCT/JP2021/002901 JP2021002901W WO2021186908A1 WO 2021186908 A1 WO2021186908 A1 WO 2021186908A1 JP 2021002901 W JP2021002901 W JP 2021002901W WO 2021186908 A1 WO2021186908 A1 WO 2021186908A1
Authority
WO
WIPO (PCT)
Prior art keywords
pillar structure
photoelectric conversion
pixel
light
solid
Prior art date
Application number
PCT/JP2021/002901
Other languages
English (en)
French (fr)
Inventor
洋将 西藤
朋紀 黒瀬
潤人 早藤
山田　博文
ますみ 阿部
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to JP2022508108A priority Critical patent/JPWO2021186908A1/ja
Publication of WO2021186908A1 publication Critical patent/WO2021186908A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith

Definitions

  • the technology according to the present disclosure (the present technology) relates to a solid-state image sensor.
  • CMOS Complementary Metal Oxide Semiconductor
  • an object of the present invention is to provide a solid-state image sensor capable of improving the layout asymmetry of the gate poly and improving the sensitivity difference between Gr (green) and Gb (green). And.
  • One aspect of the present disclosure corresponds to a plurality of pixels in which at least one photoelectric conversion unit for photoelectric conversion of incident light corresponding to different wavelengths of light is arranged, and the light of the pixels corresponding to the different wavelengths of light.
  • a plurality of color filters provided on the incident side, a gate electrode layer having a gate electrode of a transistor that executes signal processing on the charge output from the pixel, and the color filter and the gate electrode layer.
  • Another aspect of the present disclosure corresponds to a plurality of pixels in which at least one photoelectric conversion unit for photoelectric conversion of incident light is arranged, which corresponds to different wavelengths of light, and corresponds to the different wavelengths of light of the pixels. It has a color filter provided on the light incident side, a gate electrode layer having a gate electrode of a transistor that executes signal processing on the charge output from the pixel, and a plurality of rod-shaped portions formed on the gate electrode layer.
  • This is a solid-state imaging device including a pillar structure portion that absorbs the longest light in visible light by the plurality of rod-shaped portions, and the gate electrode and the pillar structure portion are made of the same material.
  • a plurality of circuit chips in which wiring electrically connected to the junction is formed and the opposing junction surfaces are bonded and laminated, and at least one of the plurality of circuit chips.
  • a pixel chip provided and provided with at least one photoelectric conversion unit for photoelectric conversion of incident light, a dummy wiring arranged on a part of the joint surface of the plurality of circuit chips, and the plurality of circuit chips.
  • It is a solid-state image pickup apparatus including a pillar structure portion having a plurality of rod-shaped portions, which is formed in a portion other than the dummy wiring of the joint surface.
  • FIG. 1 It is a schematic block diagram which shows the whole of the solid-state image sensor 1 which concerns on 1st Embodiment of this disclosure. It is a top view of the pixel area of the solid-state image sensor which concerns on 1st Embodiment of this disclosure. It is sectional drawing which saw the cross section which cut
  • FIG. 5 is a cross-sectional view showing an example in which no countermeasure is taken for the pillar structure portion in the second embodiment of the present disclosure.
  • FIG. 5 is a cross-sectional view showing an example in which a pillar structure portion is arranged in a p-well in the second embodiment of the present disclosure.
  • FIG. 5 is a cross-sectional view showing an example in which an oxide film is formed on a substrate and a groove is formed in the method for forming a pillar structure portion according to the second embodiment of the present disclosure.
  • FIG. 5 is a cross-sectional view showing an example of forming a pillar structure portion by injecting a p-type impurity into a groove when there is a p-well connection in the method for forming a pillar structure portion according to the second embodiment of the present disclosure.
  • FIG. 5 is a cross-sectional view showing an example in which silicon is injected into a plurality of grooves to form a pillar structure portion in the method for forming a pillar structure portion according to the second embodiment of the present disclosure.
  • one rod of the pillar structure is used as a pixel transistor, a gate electrode layer is formed on the surface side of the substrate, and a gate electrode for the pixel transistor is used.
  • It is sectional drawing which shows the example which forms with the gate electrode for a pillar.
  • FIG. 5 is a cross-sectional view showing an example in which an element separation portion is formed and a color filter, an glabella membrane, and an on-chip lens are laminated in the method for forming a pillar structure portion according to the second embodiment of the present disclosure. It is a figure which shows the arrangement example of the pillar structure part in 3rd Embodiment of this disclosure.
  • FIG. 5 is a cross-sectional view showing an example of forming a potential in the depth direction of a substrate in the fourth embodiment of the present disclosure. It is a figure which shows in order to explain the relationship between the depth of potential and the direction of potential formation in the 4th Embodiment of this disclosure.
  • FIG. 5 is a plan view showing an example in which a pillar structure portion is formed in pixels of each color in the fifth embodiment of the present disclosure. It is sectional drawing of the pixel in 5th Embodiment of this disclosure. It is a figure which shows the comparative example with the 5th Embodiment of this disclosure.
  • FIG. 1 It is a figure for demonstrating the characteristic of the pillar structure part which concerns on 5th Embodiment of this disclosure. It is a figure for demonstrating the effect in 5th Embodiment of this disclosure. It is sectional drawing of the pixel in the solid-state image sensor which concerns on 6th Embodiment of this disclosure. It is a figure which shows the arrangement example of the pillar structure part in 6th Embodiment of this disclosure. It is a figure which shows the other arrangement example of the pillar structure part in 6th Embodiment of this disclosure. It is a top view and the cross-sectional view of the pixel in the solid-state image sensor which concerns on 7th Embodiment of this disclosure. FIG.
  • FIG. 5 is a cross-sectional view of the seventh embodiment of the present disclosure in the case where no countermeasure against dark current is taken.
  • FIG. 5 is a cross-sectional view when measures are taken against dark current in the seventh embodiment of the present disclosure.
  • FIG. 5 is a cross-sectional view showing an example of injecting impurities into a substrate in the method for forming a pillar structure according to the seventh embodiment of the present disclosure. It is sectional drawing which shows the example which forms the silicon film on the surface side of the substrate in the method of forming a pillar structure part by 7th Embodiment of this disclosure. It is sectional drawing which shows the example which forms the polymer on the surface side of the silicon film in the method of forming the pillar structure part by 7th Embodiment of this disclosure.
  • one rod of the pillar structure is a pixel transistor, and a gate electrode for the pixel transistor and a gate electrode for the pillar are provided in the gate electrode layer.
  • a pixel separation layer is laminated on the back surface side of a substrate and a groove portion is formed in the depth direction from the back surface side of the substrate of the pixel separation layer by etching. It is sectional drawing which shows. FIG.
  • FIG. 5 is a cross-sectional view showing an example in which an element separation portion is formed and a color filter, an glabella membrane, and an on-chip lens are laminated in the method for forming a pillar structure portion according to the seventh embodiment of the present disclosure.
  • FIG. 5 is a cross-sectional view of pixels in the case where the pillar structure portion is arranged between pixels of the same color in the tenth embodiment of the present disclosure.
  • FIG. 5 is a plan view showing a pattern in which a pillar structure portion is arranged between pixels of the same color in the tenth embodiment of the present disclosure.
  • FIG. 5 is a cross-sectional view of pixels in the case where the pillar structure portion is arranged between pixels of different colors in the tenth embodiment of the present disclosure.
  • FIG. 5 is a plan view showing a pattern in which a pillar structure portion is arranged between pixels of different colors in the tenth embodiment of the present disclosure.
  • FIG. 5 is a cross-sectional view of pixels in the tenth embodiment of the present disclosure when pillar structure portions are arranged between pixels of the same color and between pixels of different colors.
  • it is a top view which shows the pattern which arranges the pillar structure part between the pixels of the same color and between the pixels of different colors, respectively.
  • the definition of the vertical direction in the following description is merely a definition for convenience of explanation, and does not limit the technical idea of the present disclosure.
  • the top and bottom are converted to left and right and read, and if the object is rotated by 180 ° and observed, the top and bottom are reversed and read.
  • the effects described in the present specification are merely examples and are not limited, and other effects may be obtained.
  • FIG. 1 is a schematic configuration diagram showing the entire solid-state image sensor 1 according to the first embodiment of the present disclosure.
  • the solid-state image sensor 1 in FIG. 1 is a back-illuminated CMOS (Complementary Metal Oxide Semiconductor) image sensor.
  • CMOS Complementary Metal Oxide Semiconductor
  • the solid-state imaging device 1 captures image light from a subject through an optical lens, converts the amount of incident light imaged on the imaging surface into an electric signal on a pixel-by-pixel basis, and outputs it as a pixel signal.
  • the solid-state image sensor 1 of the first embodiment includes a substrate 2, a pixel region 3, a vertical drive circuit 4, a column signal processing circuit 5, a horizontal drive circuit 6, and an output circuit 7. And a control circuit 8.
  • the pixel region 3 has a plurality of pixels 9 regularly arranged in a two-dimensional array on the substrate 2.
  • the pixel 9 has a photoelectric conversion unit 20Gb, 20B, 20Gr, 20R shown in FIG. 2, and a plurality of pixel transistors (not shown).
  • the plurality of pixel transistors for example, four transistors such as a transfer transistor, a reset transistor, a selection transistor, and an amplifier transistor can be adopted. Further, for example, three transistors excluding the selection transistor may be adopted.
  • the vertical drive circuit 4 is composed of, for example, a shift register, selects a desired pixel drive wiring 10, supplies a pulse for driving the pixel 9 to the selected pixel drive wiring 10, and transfers each pixel 9 in rows. Drive. That is, the vertical drive circuit 4 selectively scans each pixel 9 in the pixel region 3 in a row-by-row manner in the vertical direction, and produces a pixel signal based on the signal charge generated by the photoelectric conversion unit 20 of each pixel 9 according to the amount of received light. , Supply to the column signal processing circuit 5 through the vertical signal line 11.
  • the column signal processing circuit 5 is arranged for each column of the pixel 9, for example, and performs signal processing such as noise removal for each pixel string for the signal output from the pixel 9 for one row.
  • the column signal processing circuit 5 performs signal processing such as CDS (Correlated Double Sampling) and AD (Analog Digital) conversion for removing fixed pattern noise peculiar to pixels.
  • the horizontal drive circuit 6 is composed of, for example, a shift register, sequentially outputs horizontal scanning pulses to the column signal processing circuit 5, selects each of the column signal processing circuits 5 in order, and from each of the column signal processing circuits 5.
  • the pixel signal after signal processing is output to the horizontal signal line 12.
  • the output circuit 7 processes and outputs the pixel signals sequentially supplied from each of the column signal processing circuits 5 through the horizontal signal line 12.
  • the signal processing for example, buffering, black level adjustment, column variation correction, various digital signal processing and the like can be used.
  • the control circuit 8 Based on the vertical synchronization signal, the horizontal synchronization signal, and the master clock signal, the control circuit 8 transmits a clock signal or a control signal that serves as a reference for the operation of the vertical drive circuit 4, the column signal processing circuit 5, the horizontal drive circuit 6, and the like. Generate. Then, the control circuit 8 outputs the generated clock signal and control signal to the vertical drive circuit 4, the column signal processing circuit 5, the horizontal drive circuit 6, and the like.
  • FIG. 2 shows a plan view of the pixel region 3 of the solid-state image sensor 1 shown in FIG.
  • a plurality of photoelectric conversion units 20Gb, 20B, 20Gr, 20R are arranged in a mosaic pattern.
  • the photoelectric conversion unit 20R for red is “R”
  • the photoelectric conversion unit 20B for blue is “B”
  • the photoelectric conversion unit 20Gb for green which is close to blue is "Gb”
  • the characters “Gr” are attached to the photoelectric conversion unit 20 Gr for each.
  • the arrangement pattern of the photoelectric conversion unit 20Gb, 20B, 20Gr, 20R is not limited to the case of FIG. 3, and various arrangement patterns can be adopted.
  • FIG. 2 illustrates a case where the photoelectric conversion units 20Gb, 20B, 20Gr, and 20R are arranged at equal pitches in the row direction and the column direction.
  • the photoelectric conversion units 20Gb, 20B, 20Gr, and 20R are electrically separated by the element separation unit 31.
  • the element separation unit 31 is formed in a grid pattern so as to surround each photoelectric conversion unit 20Gb, 20B, 20Gr, 20R.
  • FIG. 3 shows a cross-sectional view of the curved portion of the alternate long and short dash line passing through the photoelectric conversion units 20Gb, 20B, 20Gr, and 20R of FIG. 2 cut in the vertical direction as viewed from the AA direction.
  • the photoelectric conversion units 20Gb, 20B, 20Gr, and 20R may actually be arranged in a row.
  • FIG. 3 illustrates a back-illuminated CMOS (Complementary Metal Oxide Semiconductor) image sensor as the solid-state image sensor 1.
  • CMOS Complementary Metal Oxide Semiconductor
  • the substrate 2, the pixel separation layer 30, and the light-shielding film 32 are laminated in this order.
  • a red color filter 50R, a green color filter 50Gb close to blue, a green color filter 50Gr close to red, an eyebrows 27, and an on-chip lens 51 are formed therein. They are stacked in order. Further, the gate electrode layer 23 and the wiring layer 24 are laminated in this order on the surface S2 of the substrate 2.
  • the photoelectric conversion units 20Gb, 20B, 20Gr, 20R (in FIG. 3, only the photoelectric conversion units 20Gb, 20Gr, 20R are shown) are formed on the substrate 2 of the solid-state image sensor 1.
  • FIG. 3 illustrates a case where the red photoelectric conversion unit 20R is adjacent to the green photoelectric conversion units 20Gb and 20Gr.
  • the photoelectric conversion units 20R, 20Gb, and 20Gr have an n-type semiconductor region and a p-type semiconductor region provided on the surface S2 side of the substrate 2, and a photodiode in the p-type semiconductor region and the n-type semiconductor region. Is configured.
  • a p-type semiconductor region may be further provided on the back surface side of the substrate 2, and a photodiode may be configured by the p-type semiconductor region and the n-type semiconductor region, respectively. good.
  • the photoelectric conversion unit 20R constitutes a red pixel 9
  • the photoelectric conversion units 20Gb and 20Gr constitute a green pixel 9.
  • the photoelectric conversion unit 20B constitutes a blue pixel 9.
  • a signal charge corresponding to the amount of incident light is generated, and the generated signal charge is accumulated in the n-type semiconductor region.
  • the electrons that cause the dark current generated at the interface of the substrate 2 are absorbed by the holes, which are the majority carriers of the p-type semiconductor region formed on the substrate 2, and the dark current is suppressed.
  • a p-well region serving as a charge storage region is formed between the photoelectric conversion units 20R, 20Gb, and 20Gr.
  • a floating diffusion portion (not shown) or the like is formed in the p-well region.
  • each photoelectric conversion unit 20R, 20Gb, 20Gr is electrically separated by a pixel separation layer 30 formed of a p-type semiconductor region and an element separation unit 31 formed in the pixel separation layer 30.
  • the element separating portion 31 has a groove portion 31a formed in the depth direction from the back surface S1 side of the substrate 2. That is, a groove portion 31a is engraved between the adjacent photoelectric conversion portions 20R, 20Gb, and 20Gr on the back surface S1 side of the substrate 2. Similar to the pixel separation layer 30 and the element separation portion 31, the groove portions 31a are formed in a grid pattern so as to surround the photoelectric conversion portions 20Gb, 20B, 20Gr, and 20R as shown in FIG. An insulating film for enhancing the light-shielding performance against red light is embedded in the groove portion 31a.
  • the pixel separation layer 30 prevents reflection of the incident light.
  • the light-shielding film 32 is formed in a grid pattern so as to open the light-receiving surfaces of the photoelectric conversion units 20R, 20Gb, and 20Gr on a part of the back surface S1 side (a part of the light-receiving surface side) of the pixel separation layer 30. Has been done.
  • the glabella 27 continuously covers the entire back surface side of the color filters 50R, 50Gb, 50Gr including the light-shielding film 32.
  • an organic material such as a resin can be used as the material of the glabella membrane 27.
  • the on-chip lens 51 collects the irradiation light, and the collected light is efficiently incident on the photoelectric conversion units 20R, 20Gb, 20Gr in the substrate 2 via the color filters 50R, 50Gb, 50Gr.
  • the on-chip lens 51 can be made of an insulating material that does not have light absorption characteristics. Examples of the insulating material that does not have light absorption characteristics include silicon oxide, silicon nitride, silicon oxynitride, organic SOG, polyimide resin, and fluororesin.
  • the color filter 50R is formed corresponding to the wavelength of red light to be received by each pixel 9.
  • the color filter 50R transmits the wavelength of red light, and the transmitted light is incident on the photoelectric conversion unit 20R in the substrate 2.
  • the color filters 50Gr and 50Gb are formed corresponding to the wavelength of green light to be received by each pixel 9.
  • the color filters 50Gr and 50Gb transmit the wavelength of green light, and the transmitted light is incident on the photoelectric conversion units 20Gr and 20Gb in the substrate 2.
  • the gate electrode layer 23 is formed on the surface S2 side of the substrate 2, and includes the gate poly (gate electrode) 26 of the pixel transistor.
  • the wiring layer 24 is formed on the surface side of the gate electrode layer 23, and includes wiring 25 laminated in a plurality of layers. Pixel transistors constituting each pixel 9 are driven via a plurality of layers of wiring 25 formed in the wiring layer 24.
  • the solid-state image sensor 1 having the above configuration, light is irradiated from the back surface side of the substrate 2, the irradiated light is transmitted through the on-chip lens 51 and the color filters 50R, 50Gb, 50Gr, and the transmitted light is the photoelectric conversion unit. A signal charge is generated by photoelectric conversion at 20R, 20Gb, and 20Gr. Then, the generated signal charge is output as a pixel signal on the vertical signal line 11 shown in FIG. 1 formed by the wiring 25 via the pixel transistor formed in the substrate 2.
  • FIG. 4 is a diagram illustrating a comparison result of sensitivities in a conventional solid-state image sensor as a comparative example, in which the vertical axis represents the spectrum and the horizontal axis represents the wavelength of light of each color.
  • the thick solid line is red light (R)
  • the one-point chain line is blue light (B)
  • the thick dotted line is green light (Gr) close to red
  • the thin dotted line is green light (Gb) close to blue.
  • the red light is less likely to be absorbed by the silicon (Si) substrate 2 than the light of other colors, and easily reaches a deep depth from the Si light receiving surface.
  • the output difference of the green light (Gr) and (Gb) occurs in the vicinity of the wavelength of the red light.
  • the red light (R) diffracted and scattered in the photoelectric conversion unit 20R is obliquely incident on the wiring 25 and enters the photoelectric conversion units 20Gb and 20Gr for green to mix the colors. Become.
  • a plurality of rod-shaped portions are formed between the color filters 50R, 50Gb, 50Gr and the gate electrode layer 23, that is, in the photoelectric conversion portion 20R of the substrate 2.
  • the pillar structure portion 40 having 40a is formed.
  • the pillar structure portion 40 is a filter for absorbing a red wavelength (near 650 nm to 750 nm), which is the longest wavelength in visible light. Therefore, the pillar structure 40 suppresses the red light that reaches the gate electrode 26. Therefore, as shown in FIG.
  • the output difference of the green light (Gr) and (Gb) generated in the vicinity of the wavelength of the red light is improved. Further, even if there is diffraction or scattering in the red photoelectric conversion unit 20R, the pillar structure unit 40 absorbs the red light incident obliquely by the rod 40a, so that the color mixing of the adjacent pixels can be suppressed.
  • FIG. 7A shows an example of arrangement of the pillar structure portion 40 when suppressing a component that injects red light onto the gate electrode 26.
  • the pillar structure portion 40 is formed in the red pixel 9, that is, the photoelectric conversion portion 20R.
  • Example of (1-2)> 7 (b) to 7 (d) show an example of arrangement of the pillar structure 40 when the reflected light of the gate electrode 26 suppresses a component leaking to adjacent pixels of the red pixel.
  • the pillar structure portion 40 is formed in the green pixel 9, that is, the photoelectric conversion portion 20 Gr.
  • the pillar structure portion 40 is formed in the green pixel 9, that is, the photoelectric conversion portion 20Gb.
  • the pillar structure portion 40 is formed in the blue pixel 9, that is, the photoelectric conversion portion 20B.
  • ⁇ Example of (1-3)> 8 (a) to 8 (e) show the case where the component that incidents red light on the gate electrode 26 is suppressed, and the case where the reflected light of the gate electrode 26 suppresses the component that leaks into the adjacent pixel of the red pixel.
  • An example of arranging the pillar structure in the case and the case is shown.
  • the pillar structure portion 41 is formed in the photoelectric conversion section 20R, and the pillar structure section 42 is formed in the photoelectric conversion section 20Gr.
  • the pillar structure portion 41 is formed in the photoelectric conversion section 20R, and the pillar structure section 42 is formed in the photoelectric conversion section 20Gb.
  • the pillar structure portion 41 is formed in the photoelectric conversion section 20R
  • the pillar structure section 42 is formed in the photoelectric conversion section 20Gr
  • the pillar structure section 43 is formed in the photoelectric conversion section 20Gb.
  • the pillar structure portion 41 is formed in the photoelectric conversion unit 20R, and the pillar structure portion 42 is formed in the photoelectric conversion unit 20B.
  • the pillar structure portion 41 is formed in the photoelectric conversion section 20R
  • the pillar structure section 42 is formed in the photoelectric conversion section 20Gr
  • the pillar structure section 43 is formed in the photoelectric conversion section 20Gb.
  • the pillar structure portion 44 is formed in the photoelectric conversion portion 20B. The diameters of the rods of the pillar structure portions 41 to 44 are substantially the same.
  • FIG. 9 shows an example of arrangement of the pillar structure portion in the case where the wavelength light corresponding to the color filter of each pixel suppresses the component incident on the gate electrode 26.
  • the pillar structure portion 41 is formed in the photoelectric conversion section 20R
  • the pillar structure section 45 is formed in the photoelectric conversion section 20Gr
  • the pillar structure section 46 is formed in the photoelectric conversion section 20Gb.
  • a pillar structure portion 47 is formed in the portion 20B.
  • the pillar structure portions 41, 45, 46, 47 have different rod diameters. The diameter of the rod increases in the order of blue, green, and red. The red wavelength reaches the depth of the substrate 2, but the green and blue wavelengths are easily absorbed in the substrate 2, so that it is difficult to reach the depth of the substrate 2.
  • the pillar structure portion 40 that absorbs the red light having the longest wavelength in the visible light by the plurality of rods 40a is placed between the color filter 50R and the gate electrode layer 23. That is, since it is formed in the photoelectric conversion unit 20R, it is possible to prevent red light having the longest wavelength from reaching the gate electrode layer 23. As a result, the red light hits the gate electrode 26 and is reflected to prevent the red light from entering the pixel 9 adjacent to the red pixel 9, the occurrence of color mixing is suppressed, and the sensitivity difference between Gr (green) and Gb (green) is increased. Can be improved.
  • the diameters of the rods of the pillar structure portions 41, 45, 46, 47 are set to three types corresponding to the wavelengths of the light of the color received by each pixel.
  • the component in which red light is incident on the gate electrode layer 23 of the red pixel 9 is suppressed
  • the component in which green light is incident on the gate electrode layer 23 of the green pixel 9 is suppressed
  • the gate electrode layer of the blue pixel 9 is suppressed. It is possible to suppress the component in which blue light is incident on 23.
  • FIG. 10 (a) is a plan view of the pixel region 3 in the solid-state image sensor 1 according to the second embodiment, and FIG. 10 (b) shows the alternate long and short dash line AB of FIG. 10 (a) in the vertical direction. It is a cut sectional view.
  • FIG. 10 the same parts as those in FIG. 3 are designated by the same reference numerals, and detailed description thereof will be omitted.
  • the dark current may increase due to the distortion of silicon.
  • the pillar structure portion 40 is formed in the photoelectric conversion portion 20R.
  • a pixel transistor Tr is connected to the gate electrode 26.
  • the pixel transistor Tr is formed in the photoelectric conversion unit 20R.
  • the pillar structure portion 40 is formed on the p-well 33 formed between the photoelectric conversion portions 20R, 20Gb, and 20Gr on the surface S2 side of the substrate 2. Is fixed. A floating diffusion portion for accumulating the electric charge obtained by the photoelectric conversion unit 20R is formed in the p-well 33.
  • the SCF film 35 that generates a negative fixed charge is formed at the silicon interface between the pillar structure portion 40 and the substrate 2.
  • a pillar gate electrode 28 is formed in the gate electrode layer 23, and a ground potential (GND) or a negative potential is applied.
  • 15 to 24 are cross-sectional views showing a process until the pillar structure portion 40 is formed.
  • impurities are injected into the substrate 2 to form the photoelectric conversion units 20R, 20Gb, 20Gr and the pixel separation layer 30.
  • an oxide film 21 is formed on the surface side of the substrate 2, and for example, an oxide film is formed at the position of the photoelectric conversion portion 20R of the oxide film 21 by etching such as reactive ion etching.
  • a plurality of grooves 21a having a depth extending from 21 to the photoelectric conversion unit 20R are formed.
  • one rod of the pillar structure portion 40 is used as a pixel transistor Tr, a gate electrode layer 23 is formed on the surface side of the substrate 2, and a pixel transistor is formed in the gate electrode layer 23.
  • a gate electrode 26 for Tr and a gate electrode 28 for pillars are formed.
  • the pixel separation layer 30 is laminated on the back surface side of the substrate 2, and the groove portion 31a is formed in the depth direction from the back surface side of the substrate 2 of the pixel separation layer 30 by etching. Further, as shown in FIG.
  • the groove portion 31a of the pixel separation layer 30 is embedded with an insulating film to form the element separation portion 31, and a red color filter is formed on the back surface side of the pixel separation layer 30.
  • the 50R, green color filters 50Gb, 50Gr, the glabella 27, and the on-chip lens 51 are laminated in this order.
  • ⁇ Action and effect according to the second embodiment> As described above, according to the second embodiment, by fixing the pillar structure portion 40 to the p-well 33, photoelectric conversion in the vicinity of the floating diffusion portion can be suppressed, and the pillar structure in the photoelectric conversion portion 20 can be suppressed. The dark current can be suppressed more than the structure forming the portion 40. Further, according to the second embodiment, by forming the SCF film 35 that generates a fixed charge at the silicon interface between the pillar structure portion 40 and the substrate 2, it is generated at the interface of the substrate 2 including the photoelectric conversion unit 20R. The dark current can be suppressed by the SCF film 35.
  • the pillar gate electrode 28 by forming the pillar gate electrode 28 and setting the pillar gate electrode 28 to GND or a negative potential, darkness generated at the silicon interface of the substrate 2 including the photoelectric conversion unit 20R is generated. A current can be passed through the pillar gate electrode 28, whereby a dark current can be suppressed.
  • the third embodiment is a modification of the first embodiment, and measures against an increase in dark current due to distortion of the silicon (Si) substrate 2 will be described.
  • 25 and 26 are plan views of the pixel region 3 in the solid-state image sensor 1 according to the third embodiment.
  • FIG. 25 shows an example of arrangement of the pillar structure portion 61 when the reflected light of the gate electrode 26 suppresses a component leaking to adjacent pixels of the red pixel.
  • the pillar structure portion 61 is formed around the red pixel 9, that is, the photoelectric conversion portion 20R.
  • the pillar structure portion 61 is formed around the green pixel 9, that is, the photoelectric conversion portion 20Gr.
  • the pillar structure portion 61 is formed around the green pixel 9, that is, the photoelectric conversion portion 20Gb.
  • the pillar structure portion 61 is formed around the blue pixel 9, that is, the photoelectric conversion portion 20B.
  • FIG. 26 shows an example of arranging the pillar structure portions 61 to 64 when the reflected light of the gate electrode 26 suppresses the component leaking to the adjacent pixels of the red pixel.
  • the pillar structure portion 61 is formed around the photoelectric conversion unit 20R
  • the pillar structure portion 62 is formed around the photoelectric conversion unit 20Gr.
  • the pillar structure portion 61 is formed around the photoelectric conversion unit 20R
  • the pillar structure portion 63 is formed around the photoelectric conversion unit 20Gb.
  • FIG. 26 shows an example of arranging the pillar structure portions 61 to 64 when the reflected light of the gate electrode 26 suppresses the component leaking to the adjacent pixels of the red pixel.
  • the pillar structure portion 61 is formed around the photoelectric conversion unit 20R
  • the pillar structure portion 62 is formed around the photoelectric conversion unit 20Gr.
  • the pillar structure portion 61 is formed around the photoelectric conversion unit 20R
  • the pillar structure portion 63 is formed around the photoelectric conversion unit 20Gb.
  • the pillar structure portion 61 is formed around the photoelectric conversion unit 20R, the pillar structure portion 62 is formed around the photoelectric conversion unit 20Gr, and the pillar structure portion 63 is formed around the photoelectric conversion unit 20Gb. Is formed.
  • the pillar structure portion 61 is formed around the photoelectric conversion unit 20R, and the pillar structure portion 64 is formed around the photoelectric conversion unit 20B.
  • the pillar structure portion 61 is formed around the photoelectric conversion unit 20R
  • the pillar structure portion 62 is formed around the photoelectric conversion unit 20Gr
  • the pillar structure portion 63 is formed around the photoelectric conversion unit 20Gb. Is formed, and a pillar structure portion 64 is formed around the photoelectric conversion portion 20B.
  • the dark current can be suppressed by arranging the pillar structure 61 between the pixels 9 and moving the dark current generation source away from the photodiode.
  • FIG. 27 is a cross-sectional view showing an arrangement example of the pillar structure portion 40 in the solid-state image sensor 1 according to the fourth embodiment.
  • the pillar structure portion 40 is formed inside the substrate 2, the silicon volume of the substrate 2 is reduced by the amount of the pillar structure portion 40, so that the electric charge may be reduced due to the reduction of the photoelectric conversion unit 20R.
  • the potential is formed at the interface of the substrate 2, that is, in a place deep from the surface S2 of the substrate 2. Therefore, it is possible to suppress a decrease in electric charge due to the reduction of the photoelectric conversion unit 20R.
  • FIG. 29 is a plan view of the pixel region 3 in the solid-state image sensor 1 according to the fifth embodiment
  • FIG. 30 is a cross-sectional view of the pixel region 3 of FIG. 29 cut in the vertical direction.
  • the same parts as those in FIG. 3 are designated by the same reference numerals, and detailed description thereof will be omitted.
  • the pillar structure portion 40 is formed in the photoelectric conversion unit 20R, the photoelectric conversion unit 20Gr, the photoelectric conversion unit 20Gb, and the photoelectric conversion unit 20B, respectively.
  • the pillar structure 40 has substantially the same rod diameter between the pixels 9.
  • FIG. 31 is a diagram illustrating an example of a sensor surface in a conventional solid-state image sensor as a comparative example.
  • red light is less likely to be absorbed by the silicon (Si) substrate 2 than light of other colors, and easily reaches a deep depth from the Si light receiving surface. Therefore, the red light reaches the wiring 25, and the wiring is reflected in the sensor surface due to the reflection.
  • the pillar structure portion 40 is formed between the photoelectric conversion units 20R, 20Gr, 20Gb, 20B and the gate electrode layer 23.
  • the pillar structure portion 40 is a filter for absorbing the red wavelength (near 650 nm to 750 nm), which is the longest wavelength of visible light, so that the red light reaching the wiring 25 can reach the wiring 25. It is suppressed. Therefore, as shown in FIG. 33, it is possible to suppress the reflection reflection of the wiring.
  • FIG. 34 is a cross-sectional view of the pixel 9 in the solid-state image sensor 1 according to the sixth embodiment.
  • the same parts as those in FIG. 3 are designated by the same reference numerals, and detailed description thereof will be omitted.
  • the pillar structure portion 40A is formed on the same gate electrode layer 23 as the gate electrode 26. Further, the pillar structure portion 40A is made of the same poly material as the gate electrode 26.
  • FIG. 35A shows an example of arrangement of the pillar structure portion in the case of suppressing the component in which red light is incident on the gate electrode 26.
  • the pillar structure portion 41A is formed in the red pixel 9
  • the pillar structure portions 42A and 43A are formed in the green pixel 9
  • the pillar structure portion 44A is formed in the blue pixel 9.
  • the pillar structure portion 41A is formed on the red pixel 9, that is, on the gate electrode layer 23 side of the photoelectric conversion portion 20R.
  • 35 (b) to 35 (d) show an example of arrangement of the pillar structure portion when the reflected light of the gate electrode 26 suppresses the component leaking to the adjacent pixel of the red pixel.
  • the pillar structure portion 42A is formed on the green pixel 9, that is, on the gate electrode layer 23 side of the photoelectric conversion portion 20Gr.
  • the pillar structure portion 43A is formed on the green pixel 9, that is, on the gate electrode layer 23 side of the photoelectric conversion portion 20Gb.
  • the pillar structure portion 44A is formed on the blue pixel 9, that is, on the gate electrode layer 23 side of the photoelectric conversion portion 20B.
  • 36 (a) to 36 (e) show the case where the component that incidents red light on the gate electrode 26 is suppressed and the component that the reflected light of the gate electrode 26 leaks to the adjacent pixel of the red pixel.
  • An example of arranging the pillar structure in the case and the case is shown.
  • the pillar structure portion 41A is formed on the gate electrode layer 23 side of the photoelectric conversion unit 20R, and the pillar structure portion 42A is formed on the gate electrode layer 23 side of the photoelectric conversion unit 20Gr.
  • the pillar structure portion 41A is formed on the gate electrode layer 23 side of the photoelectric conversion unit 20R, and the pillar structure portion 42A is formed on the gate electrode layer 23 side of the photoelectric conversion unit 20Gb.
  • the pillar structure portion 41A is formed on the gate electrode layer 23 side of the photoelectric conversion unit 20R, and the pillar structure portion 42A is formed on the gate electrode layer 23 side of the photoelectric conversion unit 20Gr.
  • the pillar structure portion 43A is formed on the gate electrode layer 23 side of 20 Gb.
  • the pillar structure portion 41A is formed on the gate electrode layer 23 side of the photoelectric conversion unit 20R, and the pillar structure portion 44A is formed on the gate electrode layer 23 side of the photoelectric conversion unit 20B.
  • the pillar structure portion 41A is formed on the gate electrode layer 23 side of the photoelectric conversion unit 20R, and the pillar structure portion 42A is formed on the gate electrode layer 23 side of the photoelectric conversion unit 20Gr.
  • the pillar structure portion 43A is formed on the gate electrode layer 23 side of the 20 Gb, and the pillar structure portion 44A is formed on the gate electrode layer 23 side of the photoelectric conversion unit 20B.
  • the diameters of the rods of the pillar structure portions 41A to 44A are substantially the same.
  • FIG. 36 (f) shows an example of arrangement of the pillar structure portion in the case where the wavelength light corresponding to the color filter of each pixel suppresses the component incident on the gate electrode 26.
  • the pillar structure portion 41A is formed on the gate electrode layer 23 side of the photoelectric conversion unit 20R
  • the pillar structure portion 45A is formed on the gate electrode layer 23 side of the photoelectric conversion unit 20Gr.
  • the pillar structure portion 46A is formed on the gate electrode layer 23 side of the 20 Gb
  • the pillar structure portion 47A is formed on the gate electrode layer 23 side of the photoelectric conversion unit 20B.
  • the pillar structure portions 41A, 45A, 46A, and 47A have different rod diameters. The diameter of the rod increases in the order of blue, green, and red. The red wavelength reaches the depth of the substrate 2, but the green and blue wavelengths are easily absorbed in the substrate 2, so that it is difficult to reach the depth of the substrate 2.
  • FIG. 37 (a) is a plan view of the pixel region 3 in the solid-state image sensor 1 according to the seventh embodiment
  • FIG. 37 (b) is a vertical direction of the alternate long and short dash line AB of FIG. 37 (a). It is a cut sectional view.
  • FIG. 37 the same parts as those in FIG. 3 are designated by the same reference numerals, and detailed description thereof will be omitted.
  • a pixel transistor Tr is connected to the gate electrode 26 as shown in FIG. 38.
  • the pixel transistor Tr is formed in the gate electrode layer 23.
  • a pillar gate electrode 28 is formed in the gate electrode layer 23, and a ground potential (GND) or a negative potential is applied.
  • FIG. 40 are cross-sectional views showing a process until the pillar structure portion 40A is formed.
  • impurities are injected into the substrate 2 to form the photoelectric conversion units 20R, 20Gb, 20Gr and the pixel separation layer 30.
  • a silicon film 22 is formed on the surface S2 side of the substrate 2.
  • a polymer 29 is formed on the surface side of the silicon film 22.
  • the silicon film 22 is removed by (4) etching.
  • the polymer 29 forming portion of the silicon film 22 remains.
  • the polymer 29 is removed to form the pillar structure portion 40A.
  • the gate electrode layer 23 is formed on the surface side of the substrate 2.
  • one rod of the pillar structure portion 40A is a pixel transistor Tr, and the gate electrode 26 for the pixel transistor Tr and the pillar gate electrode 28 are contained in the gate electrode layer 23.
  • the pixel separation layer 30 is laminated on the back surface side of the substrate 2, and the groove portion 31a is formed in the depth direction from the back surface side of the substrate 2 of the pixel separation layer 30 by etching.
  • the element separation portion 31 is formed by embedding the inside of the groove portion 31a of the pixel separation layer 30 with an insulating film, and a red color filter is formed on the back surface side of the pixel separation layer 30.
  • the 50R, green color filters 50Gb, 50Gr, the glabella 27, and the on-chip lens 51 are laminated in this order.
  • ⁇ Action and effect according to the seventh embodiment> As described above, according to the seventh embodiment, by forming the pillar gate electrode 28 and setting the pillar gate electrode 28 to GND or a negative potential, it is generated at the silicon interface of the substrate 2 including the photoelectric conversion unit 20R. The dark current can be passed through the pillar structure 40A to the pillar gate electrode 28, whereby the dark current can be suppressed.
  • FIG. 49 is a cross-sectional view of the pixel region 3 of the solid-state image sensor 1 according to the eighth embodiment cut in the vertical direction.
  • the same parts as those in FIG. 3 are designated by the same reference numerals, and detailed description thereof will be omitted.
  • a floating diffusion portion (FD) 33a which is a depletion layer between the photoelectric conversion portions 20R, 20Gb, and 20Gr on the surface S2 side of the substrate 2. Is formed.
  • the FD33a accumulates the charge obtained by the photoelectric conversion unit 20R.
  • the charge 9 of the pixel 9 having the back surface global shutter structure is held by the FD 33a until the pixel signal is read out.
  • FIG. 50 is a cross-sectional view of pixels 9 having a back surface global shutter structure in a conventional solid-state image sensor as a comparative example.
  • the same parts as those in FIG. 49 are designated by the same reference numerals, and detailed description thereof will be omitted.
  • PLS Physical Light Sensitivity
  • the amount of retained charge fluctuates is generated by photoelectric conversion by the transmitted / reflected light component of light to FD33a.
  • FIG. 51A shows an example of arranging the pillar structure portion in the MEM holding structure without pixel sharing.
  • the pillar structure unit 71 is surrounded by the FD 33a and the MEM in the photoelectric conversion units 20R and 20Gb. Is placed.
  • the pillar structure portion 72 is arranged around the FD33a and MEM in the photoelectric conversion units 20Gr and 20B.
  • FIG. 51B shows an example of arrangement of the pillar structure portion in the FD holding structure without pixel sharing.
  • the pillar structure portion 71 is arranged around the FD 33a in the photoelectric conversion units 20R and 20Gb.
  • the pillar structure portion 72 is arranged around the FD33a in the photoelectric conversion units 20Gr and 20B.
  • FIG. 51 (c) shows an example of arranging the pillar structure portion in the MEM holding structure with pixel sharing.
  • the pillar structure unit 71 is arranged around the FD33a and MEM.
  • the pillar structure portion 72 is arranged around the FD33a and MEM.
  • the pillar structure portion 70 is arranged at the interface between the photoelectric conversion portion 20R and the gate electrode layer 23, so that the pillar structure portion 70 is arranged in the oblique direction.
  • the reflected component and the directly incident component due to the gate poly to the FD33a can be suppressed against the leakage of light from the FD33a, whereby the PLS component can be suppressed.
  • FIG. 52 is a cross-sectional view of the pixel 9A in the solid-state image sensor 1 according to the ninth embodiment.
  • the same parts as those in FIG. 49 are designated by the same reference numerals, and detailed description thereof will be omitted.
  • the pixel 9A is a pixel having a surface global shutter structure.
  • the pixels 9A include a substrate 2, a gate electrode layer 23, a wiring layer 24, a color filter 50R for red, a color filter 50Gb for green close to blue, a color filter 50Gr for green close to red, and an eyebrows 27.
  • the on-chip lens 51 are laminated in this order.
  • photoelectric conversion units 20R, 20Gb, and 20Gr are formed at positions corresponding to the color filters 50R, 50Gb, and 50Gr, respectively.
  • FD33a is formed on the wiring layer 24 side of the substrate 2.
  • the pillar structure portion 80 is arranged at the interface between the photoelectric conversion units 20R, 20Gb, 20Gr and the gate electrode layer 23, and on the gate electrode 26.
  • FIG. 53A shows an example of arranging the pillar structure portion in the MEM holding structure without pixel sharing.
  • the FD33a and the memory unit (MEM) are present in the photoelectric conversion units 20R and 20Gb, respectively, the periphery of the FD33a and MEM in the photoelectric conversion units 20R and 20Gb, and the FD33a and MEM.
  • the pillar structure 81 is arranged on the top.
  • the pillar structure portion 82 is arranged around the FD33a and MEM in the photoelectric conversion units 20Gr and 20B, and on the FD33a and MEM. ..
  • FIG. 53B shows an example of arrangement of the pillar structure portion in the FD holding structure without pixel sharing.
  • the pillar structure portion 81 is arranged around the FD33a in the photoelectric conversion units 20R and 20Gb and on the FD33a.
  • the pillar structure portion 82 is arranged around the FD33a in the photoelectric conversion units 20Gr and 20B and on the FD33a.
  • FIG. 53 (c) shows an example of arranging the pillar structure portion in the MEM holding structure with pixel sharing.
  • the pillar structure portion 81 is arranged around the FD33a and MEM and on the MEM.
  • the pillar structure unit 82 is arranged around the FD33a and MEM and on the MEM.
  • the pillar structure portion is formed on the interface between the photoelectric conversion portions 20R, 20Gr, 20Gb and the gate electrode layer 23, and on the gate electrode 26.
  • FIG. 54 is a cross-sectional view of the pixel 9 in the solid-state image sensor 1 according to the tenth embodiment.
  • the same parts as those in FIG. 3 are designated by the same reference numerals, and detailed description thereof will be omitted.
  • the pixel 9 separates the photoelectric conversion unit 20R into two photoelectric conversion units 20Ra and 20Rb by the element separation unit 34a which is the first element separation unit of the element separation unit 34, and the pixel 9 is adjacent to the photoelectric conversion unit 20R.
  • It is a dual pixel structure that insulates and separates 20Gr and 20Gb by element separation units 34b1 and 34b2.
  • the phase difference characteristic is improved by forming the element separation portion 34a between the pixels of the same color, but the deterioration of color mixing due to scattering from the interface of the element separation portion 34 becomes a problem.
  • an absorbent such as a color filter
  • the pillar structure portion 91 is formed on the element separation portion 34a between the pixels of the same color on the incident light side. By doing so, the scattering component on the element separating portion 34a can be absorbed by the pillar structure portion 91. Further, in the tenth embodiment of the present disclosure, as shown in FIG. 54 (b), the pillar structure portion 92 is formed under the element separation portions 34b1 and 34b2 between different colors on the back surface side. By doing so, the internal reflection component in the photoelectric conversion unit 20Rb can be absorbed by the pillar structure unit 92.
  • these pillar structure portions 91 and 92 can be finely processed, and different wavelengths can be absorbed by making different rod diameters corresponding to the color filters 50R, 50Gb and 50Gr of each pixel 9. Further, in the tenth embodiment of the present disclosure, as shown in FIG. 54 (c), the pillar structure portion 91 is formed on the element separation portion 34a, and the pillar structure portion 92 is formed under the element separation portions 34b1 and 34b2. Can also be formed.
  • FIG. 55 (a) shows an example of arrangement of the pillar structure portion in the combination of the intercolor pillar structure portion on the incident side and the intercolor intercolor penetrating DTI.
  • the penetrating DTI 35 is formed instead of the element separating portions 34b1 and 34b2 between different colors.
  • the scattering component on the element separation portion 34a can be absorbed by the pillar structure portion 91.
  • FIG. 55B shows an example of arrangement of the pillar structure portion in the combination of the same color pillar structure portion on the incident side and the penetrating DTI.
  • the penetrating DTI 35 is formed instead of the element separating portions 34a, 34b1, 34b2. Also in this case, by forming the pillar structure portion 91 on the penetrating DTI 35 between the pixels of the same color on the incident light side, the scattering component on the element separation portion 34a can be absorbed by the pillar structure portion 91.
  • Pillar Structures according to the Tenth Embodiment> As shown in FIG. 56, in the tenth embodiment of the present disclosure, when the pillar structure portion 91 is formed on the element separation portion 34a between the pixels of the same color on the incident light side, the following arrangement example can be considered. (10-3) Suitable for dual pixel pixels (10-4) Applicable to 2x2 on-chip lens pixels
  • FIG. 57A shows an example of arranging the pillar structure portion in the case of applying to dual pixel pixels.
  • the pillar structure unit 91-1 separates the element from the photoelectric conversion unit 20R to the photoelectric conversion unit 20Gb. It is formed on the portion 34a.
  • the pillar structure unit 91-2 is formed on the element separation unit 34a from the photoelectric conversion unit 20Gr to the photoelectric conversion unit 20B.
  • FIG. 57B shows an example of arrangement of the pillar structure portion when applied to a 2 ⁇ 2 on-chip lens pixel.
  • the pillar structure unit 91-3 is transferred from the photoelectric conversion unit 20R to the photoelectric conversion unit 20Gr. It is formed on the element separation portion 34a.
  • the pillar structure unit 91-4 is formed on the element separation unit 34a from the photoelectric conversion unit 20Gb to the photoelectric conversion unit 20B.
  • FIG. 59A shows an example of arranging the pillar structure portion when applied to dual pixel pixels.
  • pillar structure portions 92-1 to 92-5 are formed around each of the photoelectric conversion units 20R, 20Gr, 20Gb, and 20B.
  • FIG. 59 (b) also shows an example of arranging the pillar structure portion in the case of applying to dual pixel pixels.
  • the pillar structure portions 92-1 to 92-3 are formed only in the direction in which the color mixing components of the photoelectric conversion units 20R, 20Gr, 20Gb, and 20B are large.
  • FIG. 59 (c) shows an example of arrangement of the pillar structure portion when applied to a 2 ⁇ 2 on-chip lens pixel.
  • pillar structure portions 92-1 to 92-5 are formed around the photoelectric conversion units 20R, 20Gr, 20Gb, and 20B, respectively, as in the example of FIG. 59 (a).
  • the pillar structure portion 91 is formed on the element separation portion 34a between the pixels of the same color on the incident light side, and the element separation portion between the pixels of different colors on the back surface side is formed.
  • the pillar structure portion 92 is formed under 34b1 and 34b2, the following arrangement example can be considered. (10-7) Applicable to dual pixel pixels (10-8) Applicable to 2x2 on-chip lens pixels
  • FIGS. 61 (a) and 61 (b) show an example of arranging the pillar structure portion in the case of applying to dual pixel pixels.
  • the pillar structure parts 91-1 and 91-2 and the pillar structure parts 92-1 to 92- 5 is formed.
  • the pillar structure parts 91-1 and 91-2 and the pillar structure parts 92-1 to 92- 3 is formed.
  • FIG. 61 (c) shows an example of arrangement of the pillar structure portion when applied to a 2 ⁇ 2 on-chip lens pixel.
  • the pillar structure parts 91-1 to 91-4 and the pillar structure parts 92-1 to 92- 5 is formed.
  • the pillar structure portion 91 is formed between the pixels of the same color on the incident light side of the element separation portion 34a, and the scattering component is absorbed to suppress the color mixing between the adjacent pixels. can. Further, by forming the pillar structure portion 92 between the different colors on the back surface side of the element separation portions 34b1 and 34b2 and absorbing the internal reflection component, it is possible to suppress the color mixing between the adjacent pixels. Therefore, it is possible to improve the phase difference characteristic and suppress the color mixing by introducing the element separation unit between the same colors into the dual pixel and 2 ⁇ 2 on-chip lens pixels.
  • FIG. 62 is a cross-sectional view of the pixel 9B of the vertical spectroscopic structure according to the eleventh embodiment.
  • the same parts as those in FIG. 3 are designated by the same reference numerals, and detailed description thereof will be omitted.
  • Pixel 9B includes, for example, a photoelectric conversion unit 110 for green, a photoelectric conversion unit 111 for blue, and a photoelectric conversion unit 112 for red.
  • the photoelectric conversion unit 111 for blue and the photoelectric conversion unit 112 for red are provided in the substrate 113.
  • the blue photoelectric conversion unit 111 is located closer to the light incident side than the red photoelectric conversion unit 112.
  • the green photoelectric conversion unit 110 is provided above the blue photoelectric conversion unit 111.
  • the photoelectric conversion unit 110 for green is formed by stacking the first electrode 101, the photoelectric conversion layer 102, and the second electrode 103.
  • the first electrode 101 is connected to the third electrode 105.
  • the third electrode 105 is an electrode for accumulating electric charges.
  • the first electrode 101 and the third electrode 105 are covered with an insulating layer 104.
  • a photoelectric conversion layer 102 is formed on the insulating layer 104, and a second electrode 103 is formed on the photoelectric conversion layer 102.
  • the insulating layer 106, the color filter 107, the glabella membrane 108, and the on-chip lens 51 are laminated in this order on the second electrode 103.
  • the first electrode 101, the second electrode 103, and the third electrode 105 are each composed of a translucent conductive film.
  • the photoelectric conversion layer 102 is composed of a layer containing an organic photoelectric conversion material having at least green sensitivity. Further, the photoelectric conversion layer 102 may be made of an inorganic material.
  • the insulating layers 104 and 106, the glabella membrane 108, and the substrate 113 are made of a well-known insulating material (for example, silicon oxide or silicon nitride).
  • the light incident surface of the substrate 113 is on the upper side, and the opposite side is on the lower side.
  • a wiring layer 116 composed of a plurality of wirings 115 is provided below the substrate 113.
  • a transfer transistor 114 composed of a vertical transistor is provided in the substrate 113.
  • the gate electrode of the transfer transistor 114 extends to the blue photoelectric conversion unit 111 and is connected to the wiring 115.
  • the electric charge accumulated in the blue photoelectric conversion unit 111 is output to the wiring 115 via the transfer transistor 114.
  • the red photoelectric conversion unit 112 is connected to the gate electrode of the transfer transistor 117.
  • the electric charge accumulated in the red photoelectric conversion unit 112 is output to the wiring 115 via the transfer transistor 114.
  • the electric charge accumulated in the green photoelectric conversion unit 110 is accumulated in the third electrode 105 via the first electrode 101, and is output to the wiring 115 via a transfer transistor (not shown).
  • a transfer transistor not shown
  • the separability of the wavelength spectroscopy of the laminated photoelectric conversion units 110, 111, 112 becomes an issue.
  • the vertical size of each photoelectric conversion unit 110, 111, 112 can be adjusted, but complete separation is difficult.
  • a pillar structure portion 121 is formed between the photoelectric conversion unit 110 for green and the photoelectric conversion unit 111 for blue, and the photoelectric conversion unit 111 for blue and the photoelectric conversion unit 111 for red are used.
  • a pillar structure portion 122 is formed between the photoelectric conversion portion 112 and the pillar structure portion 122. Then, the pillar structure portion 123 is formed between the photoelectric conversion portion 112 for red and the wiring layer 116.
  • the pillar structure 121 selectively absorbs green light.
  • the pillar structure 122 absorbs blue light.
  • the pillar structure 123 absorbs red light and IR light.
  • FIG. 63 is a cross-sectional view showing a process until the pixel 9B is formed.
  • impurities are injected into the substrate 113 to form the blue photoelectric conversion unit 111 and the pillar structure unit 122.
  • the substrate 2 is regrown by lateral epitaxy using silicon.
  • a red / blue separation portion is formed at the formation position of the pillar structure portion 122.
  • the red photoelectric conversion unit 111 is formed at the re-growth portion by lateral epitaxy, and the gate electrode of the transfer transistor 114 connected to the blue photoelectric conversion unit 111 is formed.
  • pillar structure portions 121, 122, 123 are formed between the photoelectric conversion units 110, 111, 112.
  • the pillar structure portions 121, 122, 123 can be microfabricated between the steps of the existing back surface process, and the diameter of the rod corresponds to the filter between the photoelectric conversion portions 110, 111, 112.
  • FIG. 64 is a cross-sectional view of the solid-state image sensor 1C according to the twelfth embodiment.
  • the solid-state image sensor 1C is composed of a lens layer 233, a color filter layer 232, a light-shielding wall layer 221, a photoelectric conversion layer 222, and a wiring layer 211,212 from the top.
  • the lens layer 233, the color filter layer 232, the light-shielding wall layer 221 and the photoelectric conversion layer 222 form a pixel chip, and the wiring layers 211 and 212 form a circuit chip.
  • the lens layer 233 transmits the incident light, which is the light incident from above in the figure, so as to be condensed in the photoelectric conversion layer 222.
  • the color filter layer 232 transmits only the light having a specific wavelength among the incident light transmitted through the lens layer 233 in units of pixels 9C. More specifically, the color filter layer 232 extracts and transmits light having a wavelength corresponding to light of colors such as R, Gr, Gb, and B on a pixel-by-pixel basis.
  • the light-shielding wall layer 221 is a layer on which the light-shielding wall 2211 is provided, and only the light in units of pixels 9C formed for each convex portion of the lens layer 233 by the light-shielding wall 2211 corresponds to the pixel 9C immediately below the light-shielding wall layer 221.
  • the incident light from the adjacent pixel 9C is blocked so as to be incident on the PD of the photoelectric conversion layer 222.
  • the photoelectric conversion layer 222 is a layer on which a photodiode (PD) is formed, generates an electric charge according to the amount of incident light by photoelectric conversion, and transfers the generated electric charge to a transfer transistor (shown). Transfer to FD via.
  • the wiring layer 211 is provided with a reset transistor, a transfer transistor, an amplification transistor, a selection transistor, and an FD, and outputs a pixel signal corresponding to the charge to the wiring 2121 of the wiring layer 212 via the wiring 2221. Further, a copper (Cu) dummy wiring 2222 is provided in the wiring layer 211 to reinforce the strength associated with the joining of the wiring layers 211 and 212.
  • the wiring layer 212 is provided with a circuit for processing a pixel signal input from the wiring 2121 of the wiring layer 212 via the wiring 2221 of the wiring layer 211. Further, the wiring layer 212 is provided with a copper (Cu) dummy wiring 2122 for bonding with the dummy wiring 2222 of the wiring layer 211.
  • Cu copper
  • FIG. 65 is a cross-sectional view of a solid-state image sensor as a comparative example with respect to the twelfth embodiment.
  • the same parts as those in FIG. 64 are designated by the same reference numerals, and detailed description thereof will be omitted.
  • the long wavelength component of the light incident through the lens layer 233 reaches the wiring layer 212, is reflected by the wiring 2121, and returns to the photoelectric conversion layer 222 again to perform photoelectric conversion and the color mixing signal component. Will be.
  • Another problem is that light emission is generated by the circuit operation of the circuit chip and is reflected on the pixel chip.
  • the pillar structure portion 240 is formed on the joint surface F of the wiring layers 211 and 212 where the dummy wirings 2122 and 2222 are not provided.
  • the pillar structure 240 can absorb the longest wavelength component of visible light and prevent it from reaching the wiring 2121 in the wiring layer 212. Further, the pillar structure portion 240 can also absorb the light emitting component from the circuit chip so as not to go to the photoelectric conversion layer 222.
  • a long wavelength component such as red light is formed. Can be absorbed by the pillar structure portion 240 so as not to reach the wiring layer 212 on the circuit chip side. Further, the pillar structure portion 240 can also absorb the light emitting component from the circuit chip so as not to go to the photoelectric conversion layer 222. Therefore, it is possible to suppress color mixing caused by reflection of long wavelength components that reach the circuit chip, and it is also possible to prevent light emission from the circuit chip from reaching the pixel chip.
  • FIG. 66 is a schematic configuration diagram of an image pickup apparatus 300, which is an example of an electronic device according to a thirteenth embodiment of the present disclosure.
  • the image pickup device 300 includes an optical system including a lens group 301, a solid-state image pickup device 302, a DSP circuit 303 which is a camera signal processing circuit, a frame memory 304, a display device 305, a recording device 306, and an operation system 307. It also has a power supply system 308 and the like.
  • the DSP circuit 303, the frame memory 304, the display device 305, the recording device 306, the operation system 307, and the power supply system 308 are connected to each other via the bus line 309.
  • the lens group 301 captures incident light (image light) from the subject and forms an image on the image pickup surface of the solid-state image pickup device 302.
  • the solid-state image sensor 302 converts the amount of incident light imaged on the imaging surface by the lens group 301 into an electric signal on a pixel-by-pixel basis and outputs it as a pixel signal.
  • the solid-state image sensor 302 the solid-state image sensor of the present embodiment described above is used.
  • the display device 305 includes a panel-type display device such as a liquid crystal display device or an organic EL (electroluminescence) display device, and displays a moving image or a still image captured by the solid-state imaging device 302.
  • the recording device 306 records the moving image or still image captured by the solid-state imaging device 302 on a recording medium such as a non-volatile memory, a video tape, or a DVD (Digital Versatile Disk).
  • the operation system 307 issues operation commands for various functions of the image pickup apparatus under the operation of the user.
  • the power supply system 308 appropriately supplies various power supplies that serve as operating power supplies for the DSP circuit 303, the frame memory 304, the display device 305, the recording device 306, and the operation system 307 to these supply targets.
  • Such an imaging device 300 is applied to a video camera, a digital still camera, and a camera module for mobile devices such as mobile phones.
  • a solid-state image pickup device 302 By using the solid-state image pickup device according to the present embodiment described above as the solid-state image pickup device 302, it is possible to provide an image pickup device having an excellent color balance.
  • the present disclosure may also have the following structure.
  • a plurality of pixels in which at least one photoelectric conversion unit that corresponds to different wavelengths of light and photoelectrically converts incident light is arranged.
  • a color filter provided on the light incident side of the pixel corresponding to the different wavelengths of light,
  • a gate electrode layer having a gate electrode of a transistor that performs signal processing on the electric charge output from the pixel, and
  • a solid-state image sensor formed between the color filter and the gate electrode layer, having a plurality of rod-shaped portions, and having a pillar structure portion that absorbs light having the longest wavelength in visible light by the plurality of rod-shaped portions. ..
  • the pixel has a dual pixel structure in which the photoelectric conversion unit is separated into two by a first element separation unit, and the adjacent plurality of photoelectric conversion units are insulated and separated by a second element separation unit.
  • the solid-state imaging device according to (1).
  • the solid-state image pickup device according to (7), wherein the pillar structure portion is arranged between the same color on the light incident side of the first element separation portion and between different colors on the back surface side of the second element separation portion.
  • the pixel has a longitudinal spectroscopic structure in which a plurality of photoelectric conversion units corresponding to different wavelengths of light are arranged.
  • the pixel has a global shutter structure.
  • the pixel has a surface global shutter structure and has a surface global shutter structure.
  • the pixel has a backside global shutter structure.
  • a plurality of pixels in which at least one photoelectric conversion unit that corresponds to different wavelengths of light and photoelectrically converts incident light is arranged.
  • a color filter provided on the light incident side of the pixel corresponding to the different wavelengths of light A gate electrode layer having a gate electrode of a transistor that performs signal processing on the electric charge output from the pixel, and It is formed in the gate electrode layer, has a plurality of rod-shaped portions, and includes a pillar structure portion that absorbs light having the longest wavelength in visible light by the plurality of rod-shaped portions.
  • Lens group 302 ... Solid imaging device, 303 ... DSP circuit, 304 ... Frame memory, 305 ... Display Device, 306 ... Recording device, 307 ... Operation system, 308 ... Power supply system, 309 ... Bus line, 2121,221 ... Wiring, 212,2222 ... Dummy wiring, 2211 ... Shading wall

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

ゲート・ポリィのレイアウト非対称性を改善し、Ｇｒ（緑）、Ｇｂ（緑）の感度差分を改善できる固体撮像装置を提供する。固体撮像装置は、異なる光の波長に対応し、入射した光を光電変換する少なくとも１つの光電変換部が配置される複数の画素と、異なる光の波長に対応し、画素の光入射側に設けられるカラーフィルタと、画素から出力された電荷に対し信号処理を実行するトランジスタのゲート電極を有するゲート電極層と、カラーフィルタとゲート電極層との間に形成され、複数の棒状部を有し、複数の棒状部により可視光の中で最長波長の光を吸収するピラー構造部とを備える。

Description

固体撮像装置
　本開示に係る技術（本技術）は、固体撮像装置に関する。
　ＣＭＯＳ(Complementary Metal Oxide Semiconductor)イメージセンサに代表される半導体イメージセンサは、画素サイズを縮小し、同一イメージエリア内で画素数を多くする多画素化が常に要求されている。しかし、多画素化とともに信号量が小さくなり、同じＳ／Ｎ比を確保することが難しくなってきている。また、Ｒ（赤）、Ｇｒ（緑）、Ｂ（青）、Ｇｂ（緑）画素の感度の差異も大きくなっており、カラーバランスが崩れる原因となっている。特に、微細化に伴い、Ｇｒ、Ｇｂの感度差分が均等に見え、画質に大きな影響を与えている。
　そこで、従来では、画素サイズを変えることでＧｒ、Ｇｂの感度差分を抑制し、また、ゲート・ポリィのレイアウト対称性を確保する手法が提案されている（例えば、特許文献１参照）。
特開２０１０－１２９５４８号公報
　しかし、上記特許文献１の技術では、レイアウトの自由度が下がってしまう。
　本開示はこのような事情に鑑みてなされたもので、ゲート・ポリィのレイアウト非対称性を改善し、Ｇｒ（緑）、Ｇｂ（緑）の感度差分を改善できる固体撮像装置を提供することを目的とする。
　本開示の一態様は、異なる光の波長に対応し、入射した光を光電変換する少なくとも１つの光電変換部が配置される複数の画素と、前記異なる光の波長に対応し、前記画素の光入射側に設けられるカラーフィルタと、前記画素から出力された電荷に対し信号処理を実行するトランジスタのゲート電極を有するゲート電極層と、前記カラーフィルタと前記ゲート電極層との間に形成され、複数の棒状部を有し、前記複数の棒状部により可視光の中で最長波長の光を吸収するピラー構造部とを備える固体撮像装置である。
　本開示の他の態様は、異なる光の波長に対応し、入射した光を光電変換する少なくとも１つの光電変換部が配置される複数の画素と、前記異なる光の波長に対応し、前記画素の光入射側に設けられるカラーフィルタと、前記画素から出力された電荷に対し信号処理を実行するトランジスタのゲート電極を有するゲート電極層と、前記ゲート電極層に形成され、複数の棒状部を有し、前記複数の棒状部により可視光の中で最長の光を吸収するピラー構造部とを備え、ゲート電極と前記ピラー構造部とが同一素材である固体撮像装置である。
　さらに、本開示の他の態様は、接合に電気的に接続する配線が形成され、対向する前記接合面が接合されて積層される複数の回路チップと、前記複数の回路チップの少なくとも１つに設けられ、入射した光を光電変換する少なくとも１つの光電変換部が配置される画素チップと、前記複数の回路チップの前記接合面の一部に配設されるダミー配線と、前記複数の回路チップの前記接合面の前記ダミー配線を除く他の部分に形成され、複数の棒状部を有するピラー構造部とを備える固体撮像装置である。
本開示の第１の実施形態に係る固体撮像装置１の全体を示す概略構成図である。 本開示の第１の実施形態に係る固体撮像装置の画素領域の平面図である。 図２の光電変換部を通る一点鎖線を垂直方向に切断した断面をＡ－Ａ方向から見た断面図である。 比較例における光の感度を説明するための図である。 本開示の第１の実施形態に係るピラー構造部の特性を説明するための図である。 本開示の第１の実施形態における光の感度を説明するための図である。 本開示の第１の実施形態におけるピラー構造部の配置例を示す図である。 本開示の第１の実施形態におけるピラー構造部の他の配置例を示す図である。 本開示の第１の実施形態におけるピラー構造部のロッドの径を異ならせる例を示す図である。 本開示の第２の実施形態に係る画素の断面図である。 本開示の第２の実施形態において、ピラー構造部に対策を施さない例を示す断面図である。 本開示の第２の実施形態において、ピラー構造部をｐウェルに配置する例を示す断面図である。 本開示の第２の実施形態において、ピラー構造部のロッドにＳＣＦ膜を形成する例を示す断面図である。 本開示の第２の実施形態において、ピラー用ゲート電極を形成する例を示す断面図である。 本開示の第２の実施形態によるピラー構造部の形成方法において、基板に不純物を注入する例を示す断面図である。 本開示の第２の実施形態によるピラー構造部の形成方法において、基板に酸化膜を形成し、溝を形成する例を示す断面図である。 本開示の第２の実施形態によるピラー構造部の形成方法において、ｐウェル接続ありの場合に、溝にｐ型不純物を注入してピラー構造部を形成する例を示す断面図である。 本開示の第２の実施形態によるピラー構造部の形成方法において、シリコン界面にＳＣＦ膜を形成する例を示す断面図である。 本開示の第２の実施形態によるピラー構造部の形成方法において、ＳＣＦ膜上に酸化膜を形成する例を示す断面図である。 本開示の第２の実施形態によるピラー構造部の形成方法において、不要な酸化膜を除去する例を示す断面図である。 本開示の第２の実施形態によるピラー構造部の形成方法において、複数の溝にシリコンを注入して、ピラー構造部を形成する例を示す断面図である。 本開示の第２の実施形態によるピラー構造部の形成方法において、ピラー構造部のうち１つのロッドを画素トランジスタとし、基板の表面側にゲート電極層を形成し、画素トランジスタ用のゲート電極と、ピラー用ゲート電極とを形成する例を示す断面図である。 本開示の第２の実施形態によるピラー構造部の形成方法において、基板の裏面側に画素分離層を積層し、エッチングにより画素分離層の基板の裏面側から深さ方向に溝部を形成する例を示す断面図である。 本開示の第２の実施形態によるピラー構造部の形成方法において、素子分離部を形成し、カラーフィルタと、眉間膜と、オンチップレンズとを積層する例を示す断面図である。 本開示の第３の実施形態におけるピラー構造部の配置例を示す図である。 本開示の第３の実施形態におけるピラー構造部の他の配置例を示す図である。 本開示の第４の実施形態において、基板の深さ方向にポテンシャルを形成する例を示す断面図である。 本開示の第４の実施形態において、ポテンシャルの深さとポテンシャル形成方向との関係を説明するために示す図である。 本開示の第５の実施形態において、各色の画素にピラー構造部を形成する例を示す平面図である。 本開示の第５の実施形態における画素の断面図である。 本開示の第５の実施形態との比較例を示す図である。 本開示の第５の実施形態に係るピラー構造部の特性を説明するための図である。 本開示の第５の実施形態における効果を説明するための図である。 本開示の第６の実施形態に係る固体撮像装置における画素の断面図である。 本開示の第６の実施形態におけるピラー構造部の配置例を示す図である。 本開示の第６の実施形態におけるピラー構造部の他の配置例を示す図である。 本開示の第７の実施形態に係る固体撮像装置における画素の平面図及び断面図である。 本開示の第７の実施形態において、暗電流に対する対策なしの場合の断面図である。 本開示の第７の実施形態において、暗電流に対する対策を施した場合の断面図である。 本開示の第７の実施形態によるピラー構造部の形成方法において、基板に不純物を注入する例を示す断面図である。 本開示の第７の実施形態によるピラー構造部の形成方法において、基板の表面側にシリコン膜を形成する例を示す断面図である。 本開示の第７の実施形態によるピラー構造部の形成方法において、シリコン膜の表面側にポリマを形成する例を示す断面図である。 本開示の第７の実施形態によるピラー構造部の形成方法において、エッチングによりシリコン膜を除去する例を示す断面図である。 本開示の第７の実施形態によるピラー構造部の形成方法において、ポリマを除去して、ピラー構造部を形成する例を示す断面図である。 本開示の第７の実施形態によるピラー構造部の形成方法において、基板の表面側にゲート電極層を形成する例を示す断面図である。 本開示の第７の実施形態によるピラー構造部の形成方法において、ピラー構造部のうち１つのロッドを画素トランジスタとし、ゲート電極層内に、画素トランジスタ用のゲート電極と、ピラー用ゲート電極とを形成する例を示す断面図である。 本開示の第７の実施形態によるピラー構造部の形成方法において、基板の裏面側に画素分離層を積層し、エッチングにより画素分離層の基板の裏面側から深さ方向に溝部を形成する例を示す断面図である。 本開示の第７の実施形態によるピラー構造部の形成方法において、素子分離部を形成し、カラーフィルタと、眉間膜と、オンチップレンズとを積層する例を示す断面図である。 本開示の第８の実施形態に係る固体撮像装置における画素の断面図である。 本開示の第８の実施形態との比較例を示す断面図である。 本開示の第８の実施形態におけるピラー構造部の配置例を示す図である。 本開示の第９の実施形態に係る固体撮像装置における画素の断面図である。 本開示の第９の実施形態におけるピラー構造部の配置例を示す図である。 本開示の第１０の実施形態に係る固体撮像装置における画素の断面図である。 本開示の第１０の実施形態に係る固体撮像装置における画素の他の一例を示す断面図である。 本開示の第１０の実施形態において、同色の画素間にピラー構造部を配置した場合の画素の断面図である。 本開示の第１０の実施形態において、同色の画素間にピラー構造部を配置するパターンを示す平面図である。 本開示の第１０の実施形態において、異色の画素間にピラー構造部を配置した場合の画素の断面図である。 本開示の第１０の実施形態において、異色の画素間にピラー構造部を配置するパターンを示す平面図である。 本開示の第１０の実施形態において、同色の画素間、異色の画素間にそれぞれピラー構造部を配置した場合の画素の断面図である。 本開示の第１０の実施形態において、同色の画素間、異色の画素間にそれぞれピラー構造部を配置するパターンを示す平面図である。 本開示の第１１の実施形態に係る縦分光構造の画素における断面図である。 本開示の第１１の実施形態によるピラー構造部の形成方法を示す断面図である。 本開示の第１２の実施形態に係る固体撮像装置における断面図である。 本開示の第１２の実施形態との比較例を示す断面図である。 本開示の第１３の実施形態に係る電子機器の一例である撮像装置の概略構成図である。
　以下において、図面を参照して本開示の実施形態を説明する。以下の説明で参照する図面の記載において、同一又は類似の部分には同一又は類似の符号を付し、重複する説明を省略する。但し、図面は模式的なものであり、厚みと平面寸法との関係、各装置や各部材の厚みの比率等は現実のものと異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判定すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
　また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本開示の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれることは勿論である。
　なお、本明細書中に記載される効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
　＜第１の実施形態＞　
　＜固体撮像装置の全体構成＞　
　本開示の第１の実施形態に係る固体撮像装置１について説明する。図１は、本開示の第１の実施形態に係る固体撮像装置１の全体を示す概略構成図である。
　図１の固体撮像装置１は、裏面照射型のＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサである。固体撮像装置１は、光学レンズを介して被写体からの像光を取り込み、撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
　図１に示すように、第１の実施形態の固体撮像装置１は、基板２と、画素領域３と、垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８とを備えている。
　画素領域３は、基板２上に、２次元アレイ状に規則的に配列された複数の画素９を有している。画素９は、図２に示した光電変換部２０Ｇｂ，２０Ｂ，２０Ｇｒ，２０Ｒと、複数の画素トランジスタ（不図示）とを有している。複数の画素トランジスタとしては、例えば、転送トランジスタ、リセットトランジスタ、選択トランジスタ、アンプトランジスタの４つのトランジスタを採用できる。また、例えば、選択トランジスタを除いた３つのトランジスタを採用してもよい。
　垂直駆動回路４は、例えば、シフトレジスタによって構成され、所望の画素駆動配線１０を選択し、選択した画素駆動配線１０に画素９を駆動するためのパルスを供給し、各画素９を行単位で駆動する。即ち、垂直駆動回路４は、画素領域３の各画素９を行単位で順次垂直方向に選択走査し、各画素９の光電変換部２０において受光量に応じて生成した信号電荷に基づく画素信号を、垂直信号線１１を通してカラム信号処理回路５に供給する。
　カラム信号処理回路５は、例えば、画素９の列毎に配置されており、１行分の画素９から出力される信号に対して画素列毎にノイズ除去等の信号処理を行う。例えばカラム信号処理回路５は画素固有の固定パターンノイズを除去するためのＣＤＳ(Correlated Double Sampling：相関２重サンプリング)及びＡＤ(Analog Digital)変換等の信号処理を行う。
　水平駆動回路６は、例えば、シフトレジスタによって構成され、水平走査パルスをカラム信号処理回路５に順次出して、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から、信号処理が行われた画素信号を水平信号線１２に出力させる。
　出力回路７は、カラム信号処理回路５の各々から水平信号線１２を通して、順次に供給される画素信号に対し信号処理を行って出力する。信号処理としては、例えば、バファリング、黒レベル調整、列ばらつき補正、各種デジタル信号処理等を用いることができる。
　制御回路８は、垂直同期信号、水平同期信号、及びマスタクロック信号に基づいて、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等の動作の基準となるクロック信号や制御信号を生成する。そして、制御回路８は、生成したクロック信号や制御信号を、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等に出力する。
　図１に示した固体撮像装置１の画素領域３の平面図を図２に示す。図２に示すように、複数の光電変換部２０Ｇｂ，２０Ｂ，２０Ｇｒ，２０Ｒがモザイク状に配列されている。図２では模式的に、赤色用の光電変換部２０Ｒに「Ｒ」、青色用の光電変換部２０Ｂに「Ｂ」、青色に近い緑色用の光電変換部２０Ｇｂに「Ｇｂ」、赤色に近い緑色用の光電変換部２０Ｇｒに「Ｇｒ」の文字をそれぞれ付している。なお、光電変換部２０Ｇｂ，２０Ｂ，２０Ｇｒ，２０Ｒの配列パターンは図３の場合に限定されず、種々の配列パターンが採用可能である。
　図２では、光電変換部２０Ｇｂ，２０Ｂ，２０Ｇｒ，２０Ｒが行方向及び列方向に等ピッチで配列されている場合を例示する。光電変換部２０Ｇｂ，２０Ｂ，２０Ｇｒ，２０Ｒは、素子分離部３１により電気的に素子分離されている。素子分離部３１は、各光電変換部２０Ｇｂ，２０Ｂ，２０Ｇｒ，２０Ｒを取り囲むように格子状に形成されている。
　図２の光電変換部２０Ｇｂ，２０Ｂ，２０Ｇｒ，２０Ｒを通る一点鎖線の曲線部分を垂直方向に切断した断面をＡ－Ａ方向から見た断面図を図３に示す。なお、図３に示すように、光電変換部２０Ｇｂ，２０Ｂ，２０Ｇｒ，２０Ｒが実際に一列に配列されていてもよい。
　図３では、固体撮像装置１として、裏面照射型のＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサを例示する。以下、固体撮像装置１の各部材の光入射面側（図３の上側）の面を「裏面」と呼び、固体撮像装置１の各部材の光入射面側とは反対側（図３の下側）の面を「表面」と呼ぶ。
　図３に示すように、固体撮像装置１は、基板２、画素分離層３０、遮光膜３２がこの順に積層されている。画素分離層３０の裏面Ｓ１には、赤色用のカラーフィルタ５０Ｒ、青色に近い緑色用のカラーフィルタ５０Ｇｂ及び赤色に近い緑色用のカラーフィルタ５０Ｇｒと、眉間膜２７と、オンチップレンズ５１とがこの順に積層される。さらに、基板２の表面Ｓ２には、ゲート電極層２３及び配線層２４がこの順に積層されている。
　固体撮像装置１の基板２には、光電変換部２０Ｇｂ，２０Ｂ，２０Ｇｒ，２０Ｒ（図３では、光電変換部２０Ｇｂ，２０Ｇｒ，２０Ｒのみ図示）が形成されている。図３では、赤色用の光電変換部２０Ｒが緑色用の光電変換部２０Ｇｂ，２０Ｇｒに隣接する場合を例示している。
　基板２としては、例えば、シリコン（Ｓｉ）からなる半導体基板を使用できる。光電変換部２０Ｒ，２０Ｇｂ，２０Ｇｒは、ｎ型半導体領域と、基板２の表面Ｓ２側に設けられたｐ型半導体領域とを有しており、ｐ型半導体領域とｎ型半導体領域とでフォトダイオードが構成されている。なお、光電変換部２０Ｒ，２０Ｇｂ，２０Ｇｒのそれぞれにおいて、基板２の裏面側にもｐ型半導体領域を更に設けて、そのｐ型半導体領域とｎ型半導体領域とでフォトダイオードをそれぞれ構成してもよい。また、光電変換部２０Ｒは、赤色の画素９を構成し、光電変換部２０Ｇｂ，２０Ｇｒは、緑色の画素９を構成する。さらに、光電変換部２０Ｂは、青色の画素９を構成する。
　光電変換部２０Ｒ，２０Ｇｂ，２０Ｇｒでは、入射された光の光量に応じた信号電荷が生成され、生成された信号電荷がｎ型半導体領域に蓄積される。基板２の界面で発生する暗電流の原因となる電子は、基板２に形成されたｐ型半導体領域の多数キャリアである正孔に吸収されることで、暗電流が抑制される。基板２の表面Ｓ２側であって、光電変換部２０Ｒ，２０Ｇｂ，２０Ｇｒの間には、電荷蓄積領域となるｐウェル領域が形成されている。ｐウェル領域には、フローティングディフュージョン部（不図示）等が形成されている。
　また、各光電変換部２０Ｒ，２０Ｇｂ，２０Ｇｒは、ｐ型半導体領域で構成された画素分離層３０と、画素分離層３０内に形成された素子分離部３１とによって電気的に分離されている。素子分離部３１は、図３に示すように、基板２の裏面Ｓ１側から深さ方向に形成された溝部３１ａを有している。すなわち、基板２の裏面Ｓ１側の、隣接する光電変換部２０Ｒ，２０Ｇｂ，２０Ｇｒの間には、溝部３１ａが彫り込まれて形成されている。溝部３１ａは、画素分離層３０と素子分離部３１と同様に、図２に示すように、各光電変換部２０Ｇｂ，２０Ｂ，２０Ｇｒ，２０Ｒを取り囲むように格子状に形成されている。溝部３１ａには、赤色の光に対する遮光性能を高くするための絶縁膜が埋め込まれる。
　また、画素分離層３０は、入射された光の反射を防止する。遮光膜３２は、画素分離層３０の裏面Ｓ１側の一部（受光面側の一部）に、各光電変換部２０Ｒ，２０Ｇｂ，２０Ｇｒのそれぞれの受光面を開口するように、格子状に形成されている。眉間膜２７は、遮光膜３２を含むカラーフィルタ５０Ｒ，５０Ｇｂ，５０Ｇｒの裏面側全体を連続的に被覆している。眉間膜２７の材料としては、例えば、樹脂等の有機材料を用いることができる。
　オンチップレンズ５１は、照射光を集光し、集光した光を、カラーフィルタ５０Ｒ，５０Ｇｂ，５０Ｇｒを介して基板２内の光電変換部２０Ｒ，２０Ｇｂ，２０Ｇｒに効率良く入射させる。オンチップレンズ５１は、光吸収特性を有していない絶縁材料で構成することができる。光吸収特性を有していない絶縁材料としては、酸化シリコン、窒化シリコン、酸窒化シリコン、有機ＳＯＧ、ポリイミド系樹脂、フッ素系樹脂等が挙げられる。
　カラーフィルタ５０Ｒは、各画素９に受光させたい赤色光の波長に対応して形成されている。カラーフィルタ５０Ｒは、赤色光の波長を透過させ、透過させた光を基板２内の光電変換部２０Ｒに入射させる。カラーフィルタ５０Ｇｒ，５０Ｇｂは、各画素９に受光させたい緑色光の波長に対応して形成されている。カラーフィルタ５０Ｇｒ，５０Ｇｂは、緑色光の波長を透過させ、透過させた光を基板２内の光電変換部２０Ｇｒ，２０Ｇｂに入射させる。
　ゲート電極層２３は、基板２の表面Ｓ２側に形成されており、画素トランジスタのゲート・ポリィ（ゲート電極）２６を含んで構成されている。配線層２４は、ゲート電極層２３の表面側に形成されており、複数層に積層された配線２５を含んで構成されている。配線層２４に形成された複数層の配線２５を介して、各画素９を構成する画素トランジスタが駆動される。
　以上の構成を有する固体撮像装置１では、基板２の裏面側から光が照射され、照射された光がオンチップレンズ５１及びカラーフィルタ５０Ｒ，５０Ｇｂ，５０Ｇｒを透過し、透過した光が光電変換部２０Ｒ，２０Ｇｂ，２０Ｇｒで光電変換されることで、信号電荷が生成される。そして、生成された信号電荷が、基板２内に形成された画素トランジスタを介して、配線２５で形成された図１に示した垂直信号線１１で画素信号として出力される。
　＜比較例＞　
　図４は、比較例としての従来の固体撮像装置における感度の比較結果を説明する図であり、縦軸はスペクトラム、横軸は各色の光の波長を示す。図４において、太い実線は赤色の光（Ｒ）、一点鎖線は青色の光（Ｂ）、太い点線は赤色に近い緑色の光（Ｇｒ）、細い点線は青色に近い緑色の光（Ｇｂ）である。
　図４において、赤色の光は、他の色の光に比べて、シリコン（Ｓｉ）の基板２では吸収されにくく、Ｓｉ受光面から深い奥行きに到達しやすい。このため、赤色の光の波長近辺で緑色の光（Ｇｒ），（Ｇｂ）の出力差分が発生する。比較例では、光電変換部２０Ｒ内で回折、散乱が行われた赤色の光（Ｒ）が、配線２５に対し斜めに入射し、緑色用の光電変換部２０Ｇｂ，２０Ｇｒに入って混色することになる。
　＜第１の実施形態による対策＞　
　図３に戻って、本技術の第１の実施形態では、カラーフィルタ５０Ｒ，５０Ｇｂ，５０Ｇｒとゲート電極層２３との間、つまり基板２の光電変換部２０Ｒ内に、複数の棒状部（ロッド）４０ａを有するピラー構造部４０を形成するようにしている。ピラー構造部４０は、図５に示すように、可視光の中で最長波長となる赤色の波長（６５０ｎｍ～７５０ｎｍ付近）を吸収するためのフィルタである。
　従って、ピラー構造部４０でゲート電極２６に到達する赤色の光が抑制される。このため、図６に示すように、赤色の光の波長近辺で発生した緑色の光（Ｇｒ），（Ｇｂ）の出力差分が改善される。また、赤色の光電変換部２０Ｒ内で回折、散乱があっても、ピラー構造部４０は、斜めから入射される赤色の光をロッド４０ａにより吸収するため、隣接画素の混色も抑制できる。
　＜第１の実施形態による他の適用例＞　
　（１－１）ゲート電極２６へ赤色の光を入射する成分を抑制する例　
　（１－２）ゲート電極２６の反射光が、赤色画素の隣接画素に漏れこむ成分を抑制する例　
　（１－３）上記（１－１）と上記（１－２）とを組み合わせた例　
　（１－４）各画素のカラーフィルタに対応した波長光がゲート電極２６へ入射する成分を抑制する例
　＜（１－１）の例＞　
　図７（ａ）は、ゲート電極２６へ赤色の光を入射する成分を抑制する場合のピラー構造部４０の配置例を示している。図７（ａ）の例では、ピラー構造部４０は、赤色の画素９、つまり光電変換部２０Ｒ内に形成される。
　＜（１－２）の例＞　
　図７（ｂ）～図７（ｄ）は、ゲート電極２６の反射光が、赤色画素の隣接画素に漏れこむ成分を抑制する場合のピラー構造部４０の配置例を示している。図７（ｂ）の例では、ピラー構造部４０は、緑色の画素９、つまり光電変換部２０Ｇｒ内に形成される。また、図７（ｃ）の例では、ピラー構造部４０は、緑色の画素９、つまり光電変換部２０Ｇｂ内に形成される。さらに、図７（ｄ）の例では、ピラー構造部４０は、青色の画素９、つまり光電変換部２０Ｂ内に形成される。
　＜（１－３）の例＞　
　図８（ａ）～図８（ｅ）は、ゲート電極２６へ赤色の光を入射する成分を抑制する場合と、ゲート電極２６の反射光が、赤色画素の隣接画素に漏れこむ成分を抑制する場合とにおけるピラー構造部の配置例を示している。
　図８（ａ）の例では、光電変換部２０Ｒ内にピラー構造部４１が形成され、光電変換部２０Ｇｒ内にピラー構造部４２が形成される。図８（ｂ）の例では、光電変換部２０Ｒ内にピラー構造部４１が形成され、光電変換部２０Ｇｂ内にピラー構造部４２が形成される。図８（ｃ）の例では、光電変換部２０Ｒ内にピラー構造部４１が形成され、光電変換部２０Ｇｒ内にピラー構造部４２が形成され、光電変換部２０Ｇｂ内にピラー構造部４３が形成される。
　図８（ｄ）の例では、光電変換部２０Ｒ内にピラー構造部４１が形成され、光電変換部２０Ｂ内にピラー構造部４２が形成される。図８（ｅ）の例では、光電変換部２０Ｒ内にピラー構造部４１が形成され、光電変換部２０Ｇｒ内にピラー構造部４２が形成され、光電変換部２０Ｇｂ内にピラー構造部４３が形成され、光電変換部２０Ｂ内にピラー構造部４４が形成される。なお、ピラー構造部４１～４４は、それぞれのロッドの直径がほぼ同じである。
　＜（１－４）の例＞　
　図９は、各画素のカラーフィルタに対応した波長光がゲート電極２６へ入射する成分を抑制する場合におけるピラー構造部の配置例を示している。図９の例では、光電変換部２０Ｒ内にピラー構造部４１が形成され、光電変換部２０Ｇｒ内にピラー構造部４５が形成され、光電変換部２０Ｇｂ内にピラー構造部４６が形成され、光電変換部２０Ｂ内にピラー構造部４７が形成される。ピラー構造部４１，４５，４６，４７は、それぞれのロッドの直径が異なる。ロッドの直径は、青色、緑色、赤色の順に大きくなる。
　赤色の波長は基板２の奥まで到達するが、緑色及び青色の波長は基板２内で吸収されやすいので、基板２の奥まで到達しにくい。
　＜第１の実施形態による作用効果＞　
　以上のように第１の実施形態によれば、複数のロッド４０ａにより可視光の中で最長波長となる赤色の光を吸収するピラー構造部４０を、カラーフィルタ５０Ｒとゲート電極層２３との間、つまり光電変換部２０Ｒ内に形成するようにしているので、最長波長である赤色の光がゲート電極層２３に到達しないようにすることができる。これにより、赤色の光がゲート電極２６に当たって反射して赤色の画素９に隣接する画素９へ入り込むことを抑制し、混色の発生を抑制し、Ｇｒ（緑）、Ｇｂ（緑）の感度差分を改善できる。
　また、ゲート電極２６のレイアウト対称性を確保するために、ダミーポリィを配置する必要がなく、これによりゲート・レイアウトの自由度が向上する。
　さらに、ピラー構造部４０を、カラーフィルタ５０Ｒとゲート電極層２３との間に形成し、配線層２４に赤色の光が到達しないようにすることで、配線反射を抑制できる。
　また、第１の実施形態によれば、ピラー構造部４１，４５，４６，４７のロッドの直径を、各画素で受光する色の光の波長に対応させた３種類に設定しているので、赤色の画素９のゲート電極層２３に赤色の光が入射する成分を抑制し、緑色の画素９のゲート電極層２３に緑色の光が入射する成分を抑制し、青色の画素９のゲート電極層２３に青色の光が入射する成分を抑制できる。
　＜第２の実施形態＞　
　次に、第２の実施形態について説明する。第２の実施形態は、第１の実施形態の変形であり、シリコン（Ｓｉ）の基板２の歪による暗電流増の対策について説明する。
　図１０（ａ）は、第２の実施形態に係る固体撮像装置１における画素領域３の平面図であり、図１０（ｂ）は、図１０（ａ）の一点鎖線Ａ－Ｂを垂直方向に切断した断面図である。図１０において、上記図３と同一部分には、同一符号を付して詳細な説明を省略する。
　図１０（ｂ）に示すように、基板２の光電変換部２０Ｒ内にピラー構造部４０を形成すると、シリコンの歪により暗電流が増す場合がある。ピラー構造部４０は、図１１に示すように、光電変換部２０Ｒ内に形成されている。図１１において、ゲート電極２６には、画素トランジスタＴｒが接続されている。この画素トランジスタＴｒは、光電変換部２０Ｒ内に形成される。
　本開示の第２の実施形態では、図１２に示すように、基板２の表面Ｓ２側であって、光電変換部２０Ｒ，２０Ｇｂ，２０Ｇｒの間に形成されるｐウェル３３に、ピラー構造部４０を固定するようにしている。ｐウェル３３には、光電変換部２０Ｒで得られた電荷を蓄積するフローティングディフュージョン部が形成される。
　第２の実施形態では、ピラー構造部４０を、ｐウェル３３に固定することにより、フローティングディフュージョン部の近傍での光電変換を抑制できるとともに、光電変換部２０内にピラー構造部４０を形成する構造よりも、暗電流を抑制できる。
　また、本開示の第２の実施形態では、図１３に示すように、負の固定電荷を発生するＳＣＦ膜３５を、ピラー構造部４０と基板２のシリコン界面に形成するようにしている。
　さらに、本開示の第２の実施形態では、図１４に示すように、ゲート電極層２３にピラー用ゲート電極２８を形成し、グランド電位（ＧＮＤ）または負電位を印加するようにしている。
　＜第２の実施形態によるピラー構造部の形成方法＞　
　次に、第２の実施形態によるピラー構造部４０の形成方法について説明する。図１５から図２４までは、ピラー構造部４０が形成されるまでの工程を示す断面図である。まず、図１５に示すように、（１）基板２に不純物を注入し、光電変換部２０Ｒ，２０Ｇｂ、２０Ｇｒと画素分離層３０とを形成する。続いて、図１６に示すように、（２）基板２の表面側に酸化膜２１を形成し、例えば、反応性イオンエッチング等のエッチングにより酸化膜２１の光電変換部２０Ｒの位置に、酸化膜２１から光電変換部２０Ｒまでに至る深さの複数の溝２１ａを形成する。
　続いて、図１７に示すように、（３）ｐウェル接続ありの場合に、複数の溝２１ａにｐ型不純物を注入してピラー構造部４０を形成する。続いて、図１８に示すように、（４）シリコン界面にＳＣＦ膜３５を形成する。続いて、図１９に示すように、（５）ＳＣＦ膜３５上に酸化膜３６を形成する。その後、図２０に示すように、（６）不要な酸化膜２１，３６を除去する。引き続き、図２１に示すように、（７）複数の溝２１ａにシリコンを注入して、ピラー構造部４０を形成する。
　そして、図２２に示すように、（８）ピラー構造部４０のうち１つのロッドを画素トランジスタＴｒとし、基板２の表面側にゲート電極層２３を形成し、ゲート電極層２３内に、画素トランジスタＴｒ用のゲート電極２６と、ピラー用ゲート電極２８とを形成する。続いて、図２３に示すように、（９）基板２の裏面側に画素分離層３０を積層し、エッチングにより画素分離層３０の基板２の裏面側から深さ方向に溝部３１ａを形成する。さらに、図２４に示すように、（１０）画素分離層３０の溝部３１ａ内を絶縁膜で埋め込むことで、素子分離部３１を形成すると共に、画素分離層３０の裏面側に赤色用のカラーフィルタ５０Ｒ、緑色用のカラーフィルタ５０Ｇｂ，５０Ｇｒと、眉間膜２７と、オンチップレンズ５１とをこの順に積層する。
　＜第２の実施形態による作用効果＞　
　以上のように第２の実施形態によれば、ピラー構造部４０を、ｐウェル３３に固定することにより、フローティングディフュージョン部の近傍での光電変換を抑制できるとともに、光電変換部２０内にピラー構造部４０を形成する構造よりも、暗電流を抑制できる。
　また、第２の実施形態によれば、ピラー構造部４０及び基板２のシリコン界面に、固定電荷を発生するＳＣＦ膜３５を形成することで、光電変換部２０Ｒを含む基板２の界面で発生する暗電流を、ＳＣＦ膜３５により抑制できる。
　さらに、第２の実施形態によれば、ピラー用ゲート電極２８を形成し、ピラー用ゲート電極２８をＧＮＤまたは負電位とすることにより、光電変換部２０Ｒを含む基板２のシリコン界面で発生する暗電流をピラー用ゲート電極２８に流すことができ、これにより暗電流を抑制できる。
　＜第３の実施形態＞　
　次に、第３の実施形態について説明する。第３の実施形態は、第１の実施形態の変形であり、シリコン（Ｓｉ）の基板２の歪による暗電流増の対策について説明する。図２５及び図２６は、第３の実施形態に係る固体撮像装置１における画素領域３の平面図である。
　＜第３の実施形態による他の適用例＞　
　（３－１）ゲート電極２６の反射光が、赤色画素の隣接画素に漏れこむ成分を抑制する例。１画素周辺を囲む。　
　（３－２）ゲート電極２６の反射光が、赤色画素の隣接画素に漏れこむ成分を抑制する例。複数画素を囲む。
　＜（３－１）の例＞　
　図２５は、ゲート電極２６の反射光が、赤色画素の隣接画素に漏れこむ成分を抑制する場合のピラー構造部６１の配置例を示している。図２５（ａ）の例では、ピラー構造部６１は、赤色の画素９、つまり光電変換部２０Ｒの周囲に形成される。図２５（ｂ）の例では、ピラー構造部６１は、緑色の画素９、つまり光電変換部２０Ｇｒの周囲に形成される。また、図２５（ｃ）の例では、ピラー構造部６１は、緑色の画素９、つまり光電変換部２０Ｇｂの周囲に形成される。さらに、図２５（ｄ）の例では、ピラー構造部６１は、青色の画素９、つまり光電変換部２０Ｂの周囲に形成される。
　＜（３－２）の例＞　
　図２６は、ゲート電極２６の反射光が、赤色画素の隣接画素に漏れこむ成分を抑制する場合のピラー構造部６１～６４の配置例を示している。図２６（ａ）の例では、光電変換部２０Ｒの周囲にピラー構造部６１が形成され、光電変換部２０Ｇｒの周囲にピラー構造部６２が形成される。図２６（ｂ）の例では、光電変換部２０Ｒの周囲にピラー構造部６１が形成され、光電変換部２０Ｇｂの周囲にピラー構造部６３が形成される。図２６（ｃ）の例では、光電変換部２０Ｒの周囲にピラー構造部６１が形成され、光電変換部２０Ｇｒの周囲にピラー構造部６２が形成され、光電変換部２０Ｇｂの周囲にピラー構造部６３が形成される。図２６（ｄ）の例では、光電変換部２０Ｒの周囲にピラー構造部６１が形成され、光電変換部２０Ｂの周囲にピラー構造部６４が形成される。
　図２６（ｃ）の例では、光電変換部２０Ｒの周囲にピラー構造部６１が形成され、光電変換部２０Ｇｒの周囲にピラー構造部６２が形成され、光電変換部２０Ｇｂの周囲にピラー構造部６３が形成され、光電変換部２０Ｂの周囲にピラー構造部６４が形成される。
　＜第３の実施形態による作用効果＞　
　以上のように第３の実施形態によれば、ピラー構造部６１を画素９間に配置し、暗電流発生源をフォトダイオードから遠くすることで、暗電流を抑制できる。
　＜第４の実施形態＞　
　次に、第４の実施形態について説明する。第４の実施形態は、第１の実施形態の変形である。
　図２７は、第４の実施形態に係る固体撮像装置１におけるピラー構造部４０の配置例を示す断面図である。基板２の内部にピラー構造部４０を形成すると、ピラー構造部４０の分だけ基板２のシリコン体積が減るため、光電変換部２０Ｒの縮小により電荷が減る場合がある。
　そこで、第４の実施形態では、図２８の点線で示すように、基板２の界面、つまり基板２の表面Ｓ２から深い場所にポテンシャルを形成するようにしている。このため、光電変換部２０Ｒの縮小により電荷が減ることを抑制できる。
　＜第５の実施形態＞　
　次に、第５の実施形態について説明する。第５の実施形態は、第１の実施形態の変形であり、長波長の光が配線層２４に到達することを防ぐ対策について説明する。
　図２９は、第５の実施形態に係る固体撮像装置１における画素領域３の平面図であり、図３０は、図２９の画素領域３を垂直方向に切断した断面図である。図３０において、上記図３と同一部分には、同一符号を付して詳細な説明を省略する。
　図２９において、ピラー構造部４０は、光電変換部２０Ｒ内、光電変換部２０Ｇｒ内、光電変換部２０Ｇｂ内、及び光電変換部２０Ｂ内にそれぞれ形成される。なお、ピラー構造部４０は、各画素９間でロッドの直径がほぼ同じである。
　＜比較例＞　
　図３１は、比較例としての従来の固体撮像装置におけるセンサ面の一例を説明する図である。
　図３１において、赤色の光は、他の色の光に比べて、シリコン（Ｓｉ）の基板２では吸収されにくく、Ｓｉ受光面から深い奥行きに到達しやすい。このため、赤色の光が配線２５に到達し、反射によりセンサ面内に配線映り込みが発生することになる。
　＜第５の実施形態による対策＞　
　図３０に戻って、本技術の第５の実施形態では、各光電変換部２０Ｒ，２０Ｇｒ，２０Ｇｂ，２０Ｂとゲート電極層２３との間にピラー構造部４０を形成するようにしている。ピラー構造部４０は、図３２に示すように、可視光の中で最長波長となる赤色の波長（６５０ｎｍ～７５０ｎｍ付近）を吸収するためのフィルタであるため、配線２５に到達する赤色の光が抑制される。このため、図３３に示すように、配線反射映り込みを抑制できる。
　＜第６の実施形態＞　
　次に、第６の実施形態について説明する。第６の実施形態は、第１の実施形態の変形である。
　図３４は、第６の実施形態に係る固体撮像装置１における画素９の断面図である。図３４において、上記図３と同一部分には、同一符号を付して詳細な説明を省略する。
　図３４において、ピラー構造部４０Ａは、ゲート電極２６と同一のゲート電極層２３に形成される。また、ピラー構造部４０Ａは、ゲート電極２６と同一のポリィ材料で形成される。
　＜第６の実施形態による他の適用例＞　
　（６－１）ゲート電極２６へ赤色の光を入射する成分を抑制する例　
　（６－２）ゲート電極２６の反射光が、赤色画素の隣接画素に漏れこむ成分を抑制する例　
　（６－３）上記（６－１）と上記（６－２）とを組み合わせた例　
　（６－４）各画素のカラーフィルタに対応した波長光がゲート電極２６へ入射する成分を抑制する例
　＜（６－１）の例＞　
　図３５（ａ）は、ゲート電極２６へ赤色の光を入射する成分を抑制する場合のピラー構造部の配置例を示している。ここでは、赤色の画素９にピラー構造部４１Ａが形成され、緑色の画素９にピラー構造部４２Ａ，４３Ａが形成され、青色の画素９にピラー構造部４４Ａが形成されるものとする。図３５（ａ）の例では、ピラー構造部４１Ａは、赤色の画素９、つまり光電変換部２０Ｒのゲート電極層２３側に形成される。
　＜（６－２）の例＞　
　図３５（ｂ）～図３５（ｄ）は、ゲート電極２６の反射光が、赤色画素の隣接画素に漏れこむ成分を抑制する場合のピラー構造部の配置例を示している。図３５（ｂ）の例では、ピラー構造部４２Ａは、緑色の画素９、つまり光電変換部２０Ｇｒのゲート電極層２３側に形成される。また、図３５（ｃ）の例では、ピラー構造部４３Ａは、緑色の画素９、つまり光電変換部２０Ｇｂのゲート電極層２３側に形成される。さらに、図７（ｄ）の例では、ピラー構造部４４Ａは、青色の画素９、つまり光電変換部２０Ｂのゲート電極層２３側に形成される。
　＜（６－３）の例＞　
　図３６（ａ）～図３６（ｅ）は、ゲート電極２６へ赤色の光を入射する成分を抑制する場合と、ゲート電極２６の反射光が、赤色画素の隣接画素に漏れこむ成分を抑制する場合とにおけるピラー構造部の配置例を示している。
　図３６（ａ）の例では、光電変換部２０Ｒのゲート電極層２３側にピラー構造部４１Ａが形成され、光電変換部２０Ｇｒのゲート電極層２３側にピラー構造部４２Ａが形成される。図３６（ｂ）の例では、光電変換部２０Ｒのゲート電極層２３側にピラー構造部４１Ａが形成され、光電変換部２０Ｇｂのゲート電極層２３側にピラー構造部４２Ａが形成される。図３６（ｃ）の例では、光電変換部２０Ｒのゲート電極層２３側にピラー構造部４１Ａが形成され、光電変換部２０Ｇｒのゲート電極層２３側にピラー構造部４２Ａが形成され、光電変換部２０Ｇｂのゲート電極層２３側にピラー構造部４３Ａが形成される。
　図３６（ｄ）の例では、光電変換部２０Ｒのゲート電極層２３側にピラー構造部４１Ａが形成され、光電変換部２０Ｂのゲート電極層２３側にピラー構造部４４Ａが形成される。図３６（ｅ）の例では、光電変換部２０Ｒのゲート電極層２３側にピラー構造部４１Ａが形成され、光電変換部２０Ｇｒのゲート電極層２３側にピラー構造部４２Ａが形成され、光電変換部２０Ｇｂのゲート電極層２３側にピラー構造部４３Ａが形成され、光電変換部２０Ｂのゲート電極層２３側にピラー構造部４４Ａが形成される。なお、ピラー構造部４１Ａ～４４Ａは、それぞれのロッドの直径がほぼ同じである。
　＜（６－４）の例＞　
　図３６（ｆ）は、各画素のカラーフィルタに対応した波長光がゲート電極２６へ入射する成分を抑制する場合におけるピラー構造部の配置例を示している。図３６（ｆ）の例では、光電変換部２０Ｒのゲート電極層２３側にピラー構造部４１Ａが形成され、光電変換部２０Ｇｒのゲート電極層２３側にピラー構造部４５Ａが形成され、光電変換部２０Ｇｂのゲート電極層２３側にピラー構造部４６Ａが形成され、光電変換部２０Ｂのゲート電極層２３側にピラー構造部４７Ａが形成される。ピラー構造部４１Ａ，４５Ａ，４６Ａ，４７Ａは、それぞれのロッドの直径が異なる。ロッドの直径は、青色、緑色、赤色の順に大きくなる。
　赤色の波長は基板２の奥まで到達するが、緑色及び青色の波長は基板２内で吸収されやすいので、基板２の奥まで到達しにくい。
　＜第６の実施形態による作用効果＞　
　以上のように第６の実施形態によれば、ピラー構造部４０Ａをゲート電極層２３内に形成したものであっても、上記第１の実施形態と同様の作用効果が得られる。
　＜第７の実施形態＞　
　次に、第７の実施形態について説明する。第７の実施形態は、第１の実施形態の変形であり、暗電流増の対策について説明する。
　図３７（ａ）は、第７の実施形態に係る固体撮像装置１における画素領域３の平面図であり、図３７（ｂ）は、図３７（ａ）の一点鎖線Ａ－Ｂを垂直方向に切断した断面図である。図３７において、上記図３と同一部分には、同一符号を付して詳細な説明を省略する。
　図３７（ｂ）に示すように、ゲート電極層２３内にピラー構造部４０を形成したとしても、そのままでは暗電流が増す場合がある。図１１において、ゲート電極２６には、図３８に示すように、画素トランジスタＴｒが接続されている。この画素トランジスタＴｒは、ゲート電極層２３内に形成される。
　本開示の第７の実施形態では、図３９に示すように、ゲート電極層２３にピラー用ゲート電極２８を形成し、グランド電位（ＧＮＤ）または負電位を印加するようにしている。
　＜第７の実施形態によるピラー構造部の形成方法＞　
　次に、第７の実施形態によるピラー構造部４０Ａの形成方法について説明する。図４０から図４８までは、ピラー構造部４０Ａが形成されるまでの工程を示す断面図である。まず、図４０に示すように、（１）基板２に不純物を注入し、光電変換部２０Ｒ，２０Ｇｂ、２０Ｇｒと画素分離層３０とを形成する。続いて、図４１に示すように、（２）基板２の表面Ｓ２側にシリコン膜２２を形成する。
　続いて、図４２に示すように、（３）シリコン膜２２の表面側にポリマ２９を形成する。続いて、図４３に示すように、（４）エッチングによりシリコン膜２２を除去する。この図４３の工程では、シリコン膜２２のポリマ２９形成箇所は、残ることになる。その後、図４４に示すように、（５）ポリマ２９を除去することにより、ピラー構造部４０Ａを形成する。引き続き、図４５に示すように、（６）基板２の表面側にゲート電極層２３を形成する。
　そして、図４６に示すように、（７）ピラー構造部４０Ａのうち１つのロッドを画素トランジスタＴｒとし、ゲート電極層２３内に、画素トランジスタＴｒ用のゲート電極２６と、ピラー用ゲート電極２８とを形成する。続いて、図４７に示すように、（８）基板２の裏面側に画素分離層３０を積層し、エッチングにより画素分離層３０の基板２の裏面側から深さ方向に溝部３１ａを形成する。さらに、図４８に示すように、（９）画素分離層３０の溝部３１ａ内を絶縁膜で埋め込むことで、素子分離部３１を形成すると共に、画素分離層３０の裏面側に赤色用のカラーフィルタ５０Ｒ、緑色用のカラーフィルタ５０Ｇｂ，５０Ｇｒと、眉間膜２７と、オンチップレンズ５１とをこの順に積層する。
　＜第７の実施形態による作用効果＞　
　以上のように第７の実施形態によれば、ピラー用ゲート電極２８を形成し、ピラー用ゲート電極２８をＧＮＤまたは負電位とすることにより、光電変換部２０Ｒを含む基板２のシリコン界面で発生する暗電流をピラー構造部４０Ａを介してピラー用ゲート電極２８に流すことができ、これにより暗電流を抑制できる。
　＜第８の実施形態＞　
　次に、第８の実施形態について説明する。第８の実施形態は、第１の実施形態の変形であり、裏面グローバルシャッタ構造の画素へ適用する場合について説明する。
　図４９は、第８の実施形態に係る固体撮像装置１における画素領域３を垂直方向に切断した断面図である。図１０において、上記図３と同一部分には、同一符号を付して詳細な説明を省略する。
　本開示の第８の実施形態では、図４９に示すように、基板２の表面Ｓ２側であって、光電変換部２０Ｒ，２０Ｇｂ，２０Ｇｒの間に、空乏層となるフローティングディフュージョン部（ＦＤ）３３ａが形成される。ＦＤ３３ａは、光電変換部２０Ｒで得られた電荷を蓄積する。
　裏面グローバルシャッタ構造の画素９は、画素信号の読み出しまで、ＦＤ３３ａで電荷が保持される。
　＜比較例＞　
　図５０は、比較例としての従来の固体撮像装置における裏面グローバルシャッタ構造の画素９の断面図である。図５０において、上記図４９と同一部分には、同一符号を付して詳細な説明を省略する。
　従来の裏面グローバルシャッタ構造の画素９では、ＦＤ３３ａへの光の透過・反射光成分による光電変換で、保持電荷量が変動するＰＬＳ（Parasitic Light Sensitivity）が発生する。
　＜第８の実施形態による対策＞　
　図４９に戻って、本開示の第８の実施形態では、光電変換部２０Ｒとゲート電極層２３との間の界面にピラー構造部７０を配置することで、特に斜め方向からの光の漏れこみに対し、ＦＤ３３ａへのゲート・ポリィによる反射成分及び直接入射成分を抑制でき、これによりＰＬＳ成分を抑制することができる。
　＜第８の実施形態による他の適用例＞　
　（８－１）画素共有なしＭＥＭ保持構造　
　（８－２）画素共有なしＦＤ保持構造　
　（８－３）画素共有ありＭＥＭ保持構造
　＜（８－１）の例＞　
　図５１（ａ）は、画素共有なしＭＥＭ保持構造におけるピラー構造部の配置例を示している。図５１（ａ）の例では、各光電変換部２０Ｒ，２０Ｇｂ内にそれぞれＦＤ３３ａ及びメモリ部（ＭＥＭ）が存在する場合に、光電変換部２０Ｒ，２０Ｇｂ内のＦＤ３３ａ及びＭＥＭの周囲にピラー構造部７１が配置される。そして、各光電変換部２０Ｇｒ，２０Ｂ内にそれぞれＦＤ３３ａ及びＭＥＭが存在する場合に、光電変換部２０Ｇｒ，２０Ｂ内のＦＤ３３ａ及びＭＥＭの周囲にピラー構造部７２が配置される。
　＜（８－２）の例＞　
　図５１（ｂ）は、画素共有なしＦＤ保持構造におけるピラー構造部の配置例を示している。図５１（ｂ）の例では、各光電変換部２０Ｒ，２０Ｇｂ内にそれぞれＦＤ３３ａが存在する場合に、光電変換部２０Ｒ，２０Ｇｂ内のＦＤ３３ａの周囲にピラー構造部７１が配置される。そして、各光電変換部２０Ｇｒ，２０Ｂ内にそれぞれＦＤ３３ａが存在する場合に、光電変換部２０Ｇｒ，２０Ｂ内のＦＤ３３ａの周囲にピラー構造部７２が配置される。
　＜（８－３）の例＞　
　図５１（ｃ）は、画素共有ありＭＥＭ保持構造におけるピラー構造部の配置例を示している。図５１（ｃ）の例では、光電変換部２０Ｒ，２０Ｇｂ間で１つのＦＤ３３ａ及びＭＥＭを共有する場合に、ＦＤ３３ａ及びＭＥＭの周囲にピラー構造部７１が配置される。そして、光電変換部２０Ｇｒ，２０Ｂ間で１つのＦＤ３３ａ及びＭＥＭを共有する場合に、ＦＤ３３ａ及びＭＥＭの周囲にピラー構造部７２が配置される。
　＜第８の実施形態による作用効果＞　
　以上のように第８の実施形態によれば、裏面グローバルシャッタ構造の画素９において、光電変換部２０Ｒとゲート電極層２３との間の界面にピラー構造部７０を配置することで、特に斜め方向からの光の漏れこみに対し、ＦＤ３３ａへのゲート・ポリィによる反射成分及び直接入射成分を抑制でき、ＦＤ３３ａこれによりＰＬＳ成分を抑制することができる。
　＜第９の実施形態＞　
　次に、第９の実施形態について説明する。第９の実施形態は、第１の実施形態の変形であり、表面グローバルシャッタ構造の画素へ適用する場合について説明する。
　図５２は、第９の実施形態に係る固体撮像装置１における画素９Ａの断面図である。図５２において、上記図４９と同一部分には、同一符号を付して詳細な説明を省略する。
　図５２に示すように、画素９Ａは表面グローバルシャッタ構造の画素である。画素９Ａは、基板２と、ゲート電極層２３と、配線層２４と、赤色用のカラーフィルタ５０Ｒ、青色に近い緑色用のカラーフィルタ５０Ｇｂ及び赤色に近い緑色用のカラーフィルタ５０Ｇｒと、眉間膜２７と、オンチップレンズ５１とがこの順に積層される。
　基板２には、カラーフィルタ５０Ｒ，５０Ｇｂ，５０Ｇｒにそれぞれ対応する位置に、光電変換部２０Ｒ，２０Ｇｂ，２０Ｇｒが形成される。また、基板２には、配線層２４側にＦＤ３３ａが形成される。
　本開示の第９の実施形態では、光電変換部２０Ｒ，２０Ｇｂ，２０Ｇｒとゲート電極層２３との間の界面、及びゲート電極２６上にピラー構造部８０を配置するようにしている。
　＜第９の実施形態による他の適用例＞　
　（９－１）画素共有なしＭＥＭ保持構造　
　（９－２）画素共有なしＦＤ保持構造　
　（９－３）画素共有ありＭＥＭ保持構造
　＜（９－１）の例＞　
　図５３（ａ）は、画素共有なしＭＥＭ保持構造におけるピラー構造部の配置例を示している。図５３（ａ）の例では、各光電変換部２０Ｒ，２０Ｇｂ内にそれぞれＦＤ３３ａ及びメモリ部（ＭＥＭ）が存在する場合に、光電変換部２０Ｒ，２０Ｇｂ内のＦＤ３３ａ及びＭＥＭの周囲、及びＦＤ３３ａ及びＭＥＭの上にピラー構造部８１が配置される。そして、各光電変換部２０Ｇｒ，２０Ｂ内にそれぞれＦＤ３３ａ及びＭＥＭが存在する場合に、光電変換部２０Ｇｒ，２０Ｂ内のＦＤ３３ａ及びＭＥＭの周囲、及びＦＤ３３ａ及びＭＥＭの上にピラー構造部８２が配置される。
　＜（９－２）の例＞　
　図５３（ｂ）は、画素共有なしＦＤ保持構造におけるピラー構造部の配置例を示している。図５３（ｂ）の例では、各光電変換部２０Ｒ，２０Ｇｂ内にそれぞれＦＤ３３ａが存在する場合に、光電変換部２０Ｒ，２０Ｇｂ内のＦＤ３３ａの周囲、及びＦＤ３３ａの上にピラー構造部８１が配置される。そして、各光電変換部２０Ｇｒ，２０Ｂ内にそれぞれＦＤ３３ａが存在する場合に、光電変換部２０Ｇｒ，２０Ｂ内のＦＤ３３ａの周囲、及びＦＤ３３ａの上にピラー構造部８２が配置される。
　＜（９－３）の例＞　
　図５３（ｃ）は、画素共有ありＭＥＭ保持構造におけるピラー構造部の配置例を示している。図５３（ｃ）の例では、光電変換部２０Ｒ，２０Ｇｂ間で１つのＦＤ３３ａ及びＭＥＭを共有する場合に、ＦＤ３３ａ及びＭＥＭの周囲、及びＭＥＭの上にピラー構造部８１が配置される。そして、光電変換部２０Ｇｒ，２０Ｂ間で１つのＦＤ３３ａ及びＭＥＭを共有する場合に、ＦＤ３３ａ及びＭＥＭの周囲、及びＭＥＭの上にピラー構造部８２が配置される。
　＜第９の実施形態の作用効果＞　
　以上のように第９の実施形態によれば、表面グローバルシャッタ構造の画素９Ａにおいて、光電変換部２０Ｒ，２０Ｇｒ、２０Ｇｂとゲート電極層２３との間の界面、及びゲート電極２６上にピラー構造部８０を配置し、ＦＤ３３ａへ入射する光を吸収し、遮光することで、ＰＬＳ成分を抑制することができる。
　＜第１０の実施形態＞　
　次に、第１０の実施形態について説明する。第１０の実施形態は、第１の実施形態の変形であり、デュアルピクセル構造の画素へ適用する場合について説明する。
　図５４は、第１０の実施形態に係る固体撮像装置１における画素９の断面図である。図５４において、上記図３と同一部分には、同一符号を付して詳細な説明を省略する。
　図５４において、画素９は、例えば光電変換部２０Ｒを素子分離部３４のうち第１の素子分離部となる素子分離部３４ａにより２つの光電変換部２０Ｒａ，２０Ｒｂに分離し、隣接する光電変換部２０Ｇｒ、２０Ｇｂとの間を素子分離部３４ｂ１，３４ｂ２により絶縁して分離するデュアルピクセル構造である。
　デュアルピクセル構造の画素９では、同色画素間へ素子分離部３４ａを形成することで位相差特性が改善するが、素子分離部３４界面からの散乱による混色悪化が課題となる。散乱抑制の対策としてカラーフィルタ等の吸収剤を用いることが可能だが、微細画素においては加工の技術的難易度が高く導入が困難である。
　そこで、本開示の第１０の実施形態では、図５４（ａ）に示すように、入射光側の同色画素間の素子分離部３４ａの上にピラー構造部９１を形成するようにしている。このようにすることで、素子分離部３４ａ上の散乱成分をピラー構造部９１で吸収できる。
　また、本開示の第１０の実施形態では、図５４（ｂ）に示すように、裏面側の異色間の素子分離部３４ｂ１，３４ｂ２の下にピラー構造部９２を形成するようにしている。このようにすることで、光電変換部２０Ｒｂ内の内部反射成分をピラー構造部９２で吸収できる。
　これらピラー構造部９１，９２は、微細加工でき、各画素９のカラーフィルタ５０Ｒ，５０Ｇｂ，５０Ｇｒに対応してロッドの径を作り分けることで、異なる波長の吸収が可能となる。
　さらに、本開示の第１０の実施形態では、図５４（ｃ）に示すように、素子分離部３４ａの上にピラー構造部９１を形成し、素子分離部３４ｂ１，３４ｂ２の下にピラー構造部９２を形成することもできる。
　＜第１０の実施形態による他の適用例＞　
　（１０－１）入射側の同色間ピラー構造部と異色間貫通ＤＴＩの組み合わせ
　（１０－２）入射側の同色間ピラー構造部と貫通ＤＴＩの組み合わせ
　＜（１０－１）の例＞　
　図５５（ａ）は、入射側の同色間ピラー構造部と異色間貫通ＤＴＩの組み合わせにおけるピラー構造部の配置例を示している。図５５（ａ）の例では、異色間の素子分離部３４ｂ１，３４ｂ２に代えて、貫通ＤＴＩ３５を形成するようにしている。この場合、入射光側の同色画素間の素子分離部３４ａの上にピラー構造部９１を形成することで、素子分離部３４ａ上の散乱成分をピラー構造部９１で吸収できる。
　＜（１０－２）の例＞　
　図５５（ｂ）は、入射側の同色間ピラー構造部と貫通ＤＴＩの組み合わせにおけるピラー構造部の配置例を示している。図５５（ｂ）の例では、素子分離部３４ａ，３４ｂ１，３４ｂ２に代えて、貫通ＤＴＩ３５を形成するようにしている。この場合も、入射光側の同色画素間の貫通ＤＴＩ３５の上にピラー構造部９１を形成することで、素子分離部３４ａ上の散乱成分をピラー構造部９１で吸収できる。
　＜第１０の実施形態によるピラー構造部の他の配置例＞　
　図５６に示すように、本開示の第１０の実施形態では、入射光側の同色画素間の素子分離部３４ａの上にピラー構造部９１を形成する場合、以下の配置例が考えられる。　
　（１０－３）デュアルピクセル画素に適応　
　（１０－４）２×２オンチップレンズ画素に適用
　＜（１０－３）の例＞　
　図５７（ａ）は、デュアルピクセル画素への適用する場合におけるピラー構造部の配置例を示している。図５７（ａ）の例では、光電変換部２０Ｒから光電変換部２０Ｇｂへ素子分離部３４ａが形成される場合に、ピラー構造部９１－１は光電変換部２０Ｒから光電変換部２０Ｇｂへの素子分離部３４ａの上に形成される。また、光電変換部２０Ｇｒから光電変換部２０Ｂへ素子分離部３４ａが形成される場合に、ピラー構造部９１－２は光電変換部２０Ｇｒから光電変換部２０Ｂへの素子分離部３４ａの上に形成される。
　＜（１０－４）の例＞　
　図５７（ｂ）は、２×２オンチップレンズ画素への適用する場合におけるピラー構造部の配置例を示している。図５７（ｂ）の例では、さらに、光電変換部２０Ｒから光電変換部２０Ｇｒへ素子分離部３４ａが形成される場合に、ピラー構造部９１－３は光電変換部２０Ｒから光電変換部２０Ｇｒへの素子分離部３４ａの上に形成される。また、光電変換部２０Ｇｂから光電変換部２０Ｂへ素子分離部３４ａが形成される場合に、ピラー構造部９１－４は光電変換部２０Ｇｂから光電変換部２０Ｂへの素子分離部３４ａの上に形成される。
　図５８に示すように、本開示の第１０の実施形態では、裏面側の異色画素間の素子分離部３４ｂ１，３４ｂ２の下にピラー構造部９２を形成する場合、以下の配置例が考えられる。　
　（１０－５）デュアルピクセル画素に適用　
　（１０－６）２×２オンチップレンズ画素に適用
　＜（１０－５）の例＞　
　図５９（ａ）は、デュアルピクセル画素への適用する場合におけるピラー構造部の配置例を示している。図５９（ａ）の例では、光電変換部２０Ｒ，２０Ｇｒ、２０Ｇｂ、２０Ｂそれぞれの周囲にピラー構造部９２－１～９２－５が形成される。
　図５９（ｂ）も、デュアルピクセル画素への適用する場合におけるピラー構造部の配置例を示している。図５９（ａ）の例では、光電変換部２０Ｒ，２０Ｇｒ、２０Ｇｂ、２０Ｂの混色成分が多い方向にのみピラー構造部９２－１～９２－３が形成される。
　＜（１０－６）の例＞　
　図５９（ｃ）は、２×２オンチップレンズ画素への適用する場合におけるピラー構造部の配置例を示している。図５９（ｃ）の例では、図５９（ａ）の例と同様、光電変換部２０Ｒ，２０Ｇｒ、２０Ｇｂ、２０Ｂそれぞれの周囲にピラー構造部９２－１～９２－５が形成される。
　図６０に示すように、本開示の第１０の実施形態では、入射光側の同色画素間の素子分離部３４ａの上にピラー構造部９１を形成し、裏面側の異色画素間の素子分離部３４ｂ１，３４ｂ２の下にピラー構造部９２を形成する場合、以下の配置例が考えられる。　
　（１０－７）デュアルピクセル画素に適用　
　（１０－８）２×２オンチップレンズ画素に適用
　＜（１０－７）の例＞　
　図６１（ａ），（ｂ）は、デュアルピクセル画素への適用する場合におけるピラー構造部の配置例を示している。図６１（ａ）の例では、上記（１０－３）の例及び上記（１０－５）の例と同様に、ピラー構造部９１－１，９１－２及びピラー構造部９２－１～９２－５が形成される。図６１（ｂ）の例では、上記（１０－３）の例及び上記（１０－５）の例と同様に、ピラー構造部９１－１，９１－２及びピラー構造部９２－１～９２－３が形成される。
　＜（１０－８）の例＞　
　図６１（ｃ）は、２×２オンチップレンズ画素への適用する場合におけるピラー構造部の配置例を示している。図６１（ｃ）の例では、上記（１０－４）の例及び上記（１０－６）の例と同様に、ピラー構造部９１－１～９１－４及びピラー構造部９２－１～９２－５が形成される。
　＜第１０の実施形態の作用効果＞　
　以上のように第１０の実施形態によれば、素子分離部３４ａの入射光側の同色画素間に、ピラー構造部９１を形成し、散乱成分を吸収させることで隣接する画素間における混色を抑制できる。また、素子分離部３４ｂ１，３４ｂ２の裏面側の異色間に、ピラー構造部９２を形成し、内部反射成分を吸収させることで隣接する画素間における混色を抑制できる。
　従って、デュアルピクセル、２×２オンチップレンズ画素への同色間の素子分離部導入による位相差特性の改善と混色抑制の両立が可能となる。
　＜第１１の実施形態＞　
　次に、第１１の実施形態について説明する。第１１の実施形態は、第１の実施形態の変形であり、縦分光構造の画素へ適用する場合について説明する。
　図６２は、第１１の実施形態に係る縦分光構造の画素９Ｂにおける断面図である。図６２において、上記図３と同一部分には、同一符号を付して詳細な説明を省略する。
　画素９Ｂは、例えば、緑色用の光電変換部１１０と、青色用の光電変換部１１１と、赤色用の光電変換部１１２とを備える。例えば、青色用の光電変換部１１１及び赤色用の光電変換部１１２は、基板１１３内に設けられている。青色用の光電変換部１１１の方が、赤色用の光電変換部１１２よりも光入射側に位置する。緑色用の光電変換部１１０は、青色用の光電変換部１１１の上方に設けられている。
　また、緑色用の光電変換部１１０は、第１電極１０１、光電変換層１０２、第２電極１０３が積層されて成る。第１電極１０１は、第３電極１０５に接続される。第３電極１０５は、電荷蓄積用の電極である。第１電極１０１及び第３電極１０５は、絶縁層１０４によって覆われている。絶縁層１０４上には光電変換層１０２が形成され、光電変換層１０２上には第２電極１０３が形成されている。第２電極１０３上には、絶縁層１０６、カラーフィルタ１０７、眉間膜１０８、オンチップレンズ５１がこの順に積層される。
　第１電極１０１、第２電極１０３及び第３電極１０５は、それぞれ透光性の導電膜で構成されている。光電変換層１０２は、少なくとも緑色の感度を有する有機光電変換材料を含む層で構成される。また、光電変換層１０２は、無機材料で構成されてもよい。絶縁層１０４，１０６、眉間膜１０８、基板１１３は、周知の絶縁材料（例えば、酸化シリコンや窒化シリコン）で構成されている。
　基板１１３における光入射面を上方とし、反対側を下方とする。基板１１３の下方には、複数の配線１１５から成る配線層１１６が設けられている。基板１１３内には、縦型トランジスタから成る転送トランジスタ１１４を備えている。転送トランジスタ１１４のゲート電極は、青色の光電変換部１１１まで延びており、配線１１５に接続されている。青色の光電変換部１１１に蓄積された電荷は、転送トランジスタ１１４を介して配線１１５に出力される。
　赤色の光電変換部１１２は、転送トランジスタ１１７のゲート電極に接続される。赤色の光電変換部１１２に蓄積された電荷は、転送トランジスタ１１４を介して配線１１５に出力される。
　緑色用の光電変換部１１０に蓄積された電荷は、第１電極１０１を介して第３電極１０５に蓄積され、転送トランジスタ（図示せず）を介して配線１１５に出力される。
　縦分光構造の画素９Ｂでは、積層されている光電変換部１１０，１１１，１１２の波長分光の分離性が課題となる。分離特性の対策として、各光電変換部１１０，１１１，１１２の縦方向のサイズなどを調整することはできるが、完全な分離は困難である。
　そこで、本開示の第１１の実施形態では、緑色用の光電変換部１１０と青色用の光電変換部１１１との間にピラー構造部１２１を形成し、青色用の光電変換部１１１と赤色用の光電変換部１１２との間にピラー構造部１２２を形成する。そして、赤色用の光電変換部１１２と配線層１１６との間に、ピラー構造部１２３を形成する。
　ピラー構造部１２１は、緑色光を選択的に吸収する。ピラー構造部１２２は、青色光を吸収する。ピラー構造部１２３は、赤色光及びＩＲ光を吸収する。
　＜第１１の実施形態による画素９Ｂの形成方法＞　
　次に、第１１の実施形態による画素９Ｂの形成方法について説明する。図６３は、画素９Ｂが形成されるまでの工程を示す断面図である。まず、図６３（１）に示すように、基板１１３内に不純物を注入し、青色の光電変換部１１１及びピラー構造部１２２を形成する。続いて、図６３（２）に示すように、シリコンを用いたラテラルエピタキシにより基板２を再成長させる。続いて、図６３（３）に示すように、ピラー構造部１２２の形成位置に、赤／青分離部を形成する。この後、ラテラルエピタキシによる再成長箇所に、赤色の光電変換部１１１を形成し、青色の光電変換部１１１に接続される転送トランジスタ１１４のゲート電極を形成する。
　＜第１１の実施形態による作用効果＞　
　以上のように第１１の実施形態によれば、有機センサを用いた縦分光構造を持つ画素９Ｂにおいて、各光電変換部１１０，１１１，１１２の間に、ピラー構造部１２１，１２２，１２３を形成することで、所望の波長領域のフィルタを形成でき、分光特性の向上が可能となる。
　また、第１１の実施形態では、既存の裏面プロセスの工程間でピラー構造部１２１，１２２，１２３を微細加工でき、各光電変換部１１０，１１１，１１２の間のフィルタに対応してロッドの径を作り分けることで、異なる波長の吸収が可能となる。
　＜第１２の実施形態＞　
　次に、第１２の実施形態について説明する。第１２の実施形態は、第１の実施形態の変形であり、ＣｕＣｕ接合へ適用する場合について説明する。
　図６４は、第１２の実施形態に係る固体撮像装置１Ｃにおける断面図である。
　図６４において、固体撮像装置１Ｃは、上からレンズ層２３３、カラーフィルタ層２３２、遮光壁層２２１、光電変換層２２２、配線層２１１，２１２より構成されている。なお、レンズ層２３３、カラーフィルタ層２３２、遮光壁層２２１、光電変換層２２２は、画素チップを構成し、配線層２１１，２１２は、回路チップを構成する。
　レンズ層２３３は、図中上方より入射される光である入射光を、光電変換層２２２において集光するように透過させる。カラーフィルタ層２３２は、画素９Ｃ単位でレンズ層２３３を透過した入射光のうち、特定の波長の光のみ透過させる。より詳細には、カラーフィルタ層２３２は、Ｒ，Ｇｒ，Ｇｂ，Ｂといった色の光に対応する波長の光を画素単位で抽出して透過させる。
　遮光壁層２２１は、遮光壁２２１１が設けられる層であり、この遮光壁２２１１により、レンズ層２３３の凸部毎に形成される画素９Ｃ単位での光のみが、その直下の画素９Ｃに対応する光電変換層２２２のＰＤへ入射するように、隣接する画素９Ｃからの入射光を遮光する。
　光電変換層２２２は、フォトダイオード（ＰＤ）が形成される層であり、光電変換により入射光の光量に応じた電荷を発生し、発生した電荷を配線層２１１に設けられた転送トランジスタ（図示せず）を介してＦＤに転送する。
　配線層２１１は、リセットトランジスタ、転送トランジスタ、増幅トランジスタ、選択トランジスタ、ＦＤを設けており、電荷に対応する画素信号を配線２２２１を介して、配線層２１２の配線２１２１に出力する。また、配線層２１１内には、銅製（Ｃｕ）のダミー配線２２２２が設けられており、配線層２１１，２１２の接合に伴う強度を補強する。
　配線層２１２は、配線層２１１の配線２２２１を介して、配線層２１２の配線２１２１より入力される画素信号を処理するための回路が設けられている。また、配線層２１２には、配線層２１１のダミー配線２２２２と貼り合わせるための銅製（Ｃｕ）のダミー配線２１２２が設けられている。
　＜比較例＞　
　図６５は、第１２の実施形態に対し比較例となる固体撮像装置の断面図である。図６５において、上記図６４と同一部分には同一符号を付して、詳細な説明を省略する。
　図６５の固体撮像装置において、レンズ層２３３を介して入射した光の長波長成分が配線層２１２まで到達し配線２１２１で反射し、再び光電変換層２２２へ戻ってきて、光電変換し混色信号成分となってしまう。また、回路チップでの回路動作による発光が発生し、画素チップへ映りこんでしまうことも課題である。
　＜第１２の実施形態による対策＞　
　図６４に戻って、本開示の第１２の実施形態では、配線層２１１，２１２の接合面Ｆのダミー配線２１２２，２２２２の無い箇所にピラー構造部２４０を形成するようにしている。ピラー構造部２４０は、可視光の中で最も長い波長成分を吸収し、配線層２１２内の配線２１２１まで到達しないようにすることができる。また、ピラー構造部２４０は、回路チップからの発光成分を吸収して光電変換層２２２へ行かないようにすることもできる。
　＜第１２の実施形態による作用効果＞　
　以上のように第１２の実施形態によれば、配線層２１１，２１２の接合面Ｆのダミー配線２１２２，２２２２の無い箇所にピラー構造部２４０を形成することにより、例えば赤色の光といった長波長成分をピラー構造部２４０で吸収し、回路チップ側となる配線層２１２まで到達しないようにすることができる。また、ピラー構造部２４０は、回路チップからの発光成分を吸収して光電変換層２２２へ行かないようにすることもできる。
　従って、回路チップまで到達する長波長成分反射に起因した混色を抑制でき、また回路チップからの発光が画素チップへ届かないようにすることもできる。
　＜その他の実施形態＞　
　上記のように、本技術は第１から第１２の実施形態及び変形例によって記載したが、この開示の一部をなす論述及び図面は本技術を限定するものであると理解すべきではない。上記の第１から第１２の実施形態が開示する技術内容の趣旨を理解すれば、当業者には様々な代替実施形態、実施例及び運用技術が本技術に含まれ得ることが明らかとなろう。また、第１から第１２の実施形態及び変形例がそれぞれ開示する構成を、矛盾の生じない範囲で適宜組み合わせることができる。例えば、複数の異なる実施形態がそれぞれ開示する構成を組み合わせてもよく、同一の実施形態の複数の異なる変形例がそれぞれ開示する構成を組み合わせてもよい。
　＜電子機器への応用例＞　
　次に、本開示の第１３の実施形態に係る電子機器について説明する。図６６は、本開示の第１３の実施形態に係る電子機器の一例である撮像装置３００の概略構成図である。
　図６６に示すように、撮像装置３００は、レンズ群３０１を含む光学系、固体撮像装置３０２、カメラ信号処理回路であるＤＳＰ回路３０３、フレームメモリ３０４、表示装置３０５、記録装置３０６、操作系３０７および電源系３０８等を有している。これらのうち、ＤＳＰ回路３０３、フレームメモリ３０４、表示装置３０５、記録装置３０６、操作系３０７および電源系３０８がバスライン３０９を介して相互に接続された構成となっている。
　レンズ群３０１は、被写体からの入射光（像光）を取り込んで固体撮像装置３０２の撮像面上に結像する。固体撮像装置３０２は、レンズ群３０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像装置３０２として、先述した本実施形態の固体撮像装置が用いられる。
　表示装置３０５は、液晶表示装置や有機ＥＬ(electro luminescence)表示装置等のパネル型表示装置からなり、固体撮像装置３０２で撮像された動画または静止画を表示する。記録装置３０６は、固体撮像装置３０２で撮像された動画または静止画を、不揮発性メモリやビデオテープ、ＤＶＤ(Digital Versatile Disk)等の記録媒体に記録する。
　操作系３０７は、ユーザによる操作の下に、本撮像装置が持つ様々な機能について操作指令を発する。電源系３０８は、ＤＳＰ回路３０３、フレームメモリ３０４、表示装置３０５、記録装置３０６および操作系３０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
　このような撮像装置３００は、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールに適用される。この固体撮像装置３０２として先述した本実施形態に係る固体撮像装置を用いることで、色バランスの優れた撮像装置を提供できることになる。
　なお、本開示は以下のような構成も取ることができる。　
（１）
　異なる光の波長に対応し、入射した光を光電変換する少なくとも１つの光電変換部が配置される複数の画素と、
　前記異なる光の波長に対応し、前記画素の光入射側に設けられるカラーフィルタと、
　前記画素から出力された電荷に対し信号処理を実行するトランジスタのゲート電極を有するゲート電極層と、
　前記カラーフィルタと前記ゲート電極層との間に形成され、複数の棒状部を有し、前記複数の棒状部により可視光の中で最長波長の光を吸収するピラー構造部と
を備える固体撮像装置。
（２）
　前記ピラー構造部は、前記可視光のうち赤色、青色及び緑色のうち少なくとも１種類以上の画素に配置される
前記（１）に記載の固体撮像装置。
（３）
　前記ピラー構造部の前記複数の棒状部それぞれの直径は、青色、緑色、赤色の順に大きい
前記（２）に記載の固体撮像装置。
（４）
　前記ピラー構造部は、グランド電位または負電位とする
前記（１）に記載の固体撮像装置。
（５）
　前記ピラー構造部は、前記光電変換部で得られた電荷を蓄積する電荷蓄積領域に固定される
前記（１）に記載の固体撮像装置。
（６）
　前記ピラー構造部は、前記棒状部に、固定電荷を発生する処理膜を形成する
前記（１）に記載の固体撮像装置。
（７）
　前記画素は、前記光電変換部を第１の素子分離部により２つに分離し、隣接する複数の光電変換部の間を第２の素子分離部により絶縁して分離するデュアルピクセル構造である前記（１）に記載の固体撮像装置。
（８）
　前記ピラー構造部は、前記第１の素子分離部の光入射側の同色間に配置される
前記（７）に記載の固体撮像装置。
（９）
　前記ピラー構造部は、前記第２の素子分離部の裏面側の異色間に配置される
前記（７）に記載の固体撮像装置。
（１０）
　前記ピラー構造部は、前記第１の素子分離部の光入射側の同色間、及び前記第２の素子分離部の裏面側の異色間に配置される
前記（７）に記載の固体撮像装置。
（１１）
　前記画素は、異なる光の波長に対応する複数の光電変換部を配置する縦分光構造であり、
　前記ピラー構造部は、隣接する複数の光電変換部の間に配置される
前記（１）に記載の固体撮像装置。
（１２）
　前記画素は、グローバルシャッタ構造を有する
前記（１）に記載の固体撮像装置。
（１３）
　前記画素は、表面グローバルシャッタ構造を有し、
　前記ピラー構造部は、前記光電変換部と前記ゲート電極層との間の界面、及び前記ゲート電極上に配置される
前記（１２）に記載の固体撮像装置。
（１４）
　前記画素は、裏面グローバルシャッタ構造を有し、
　前記ピラー構造部は、前記光電変換部と前記ゲート電極層との間の界面に配置される
前記（１２）に記載の固体撮像装置。
（１５）
　異なる光の波長に対応し、入射した光を光電変換する少なくとも１つの光電変換部が配置される複数の画素と、
　前記異なる光の波長に対応し、前記画素の光入射側に設けられるカラーフィルタと、
　前記画素から出力された電荷に対し信号処理を実行するトランジスタのゲート電極を有するゲート電極層と、
　前記ゲート電極層に形成され、複数の棒状部を有し、前記複数の棒状部により可視光の中で最長波長の光を吸収するピラー構造部と
を備え、
　ゲート電極と前記ピラー構造部とが同一素材である固体撮像装置。
（１６）
　前記ピラー構造部は、前記可視光のうち赤色、青色及び緑色のうち少なくとも１種類以上の画素に配置される
前記（１５）に記載の固体撮像装置。
（１７）
　前記ピラー構造部の前記複数の棒状部それぞれの直径は、赤色、緑色、青色の順に大きい
前記（１６）に記載の固体撮像装置。
（１８）
　接合面に電気的に接続する配線が形成され、対向する前記接合面が接合されて積層される複数の回路チップと、
　前記複数の回路チップの少なくとも１つに設けられ、入射した光を光電変換する少なくとも１つの光電変換部が配置される画素チップと、
　前記複数の回路チップの前記接合面の一部に配設されるダミー配線と、
　前記複数の回路チップの前記接合面の前記ダミー配線を除く他の部分に形成され、複数の棒状部を有するピラー構造部と
を備える固体撮像装置。
（１９）
　前記ピラー構造部は、前記複数の棒状部により可視光の中で最長波長の光を吸収する
前記（１８）に記載の固体撮像装置。
　１，１Ｃ…固体撮像装置、２…基板、３…画素領域、４…垂直駆動回路、５…カラム信号処理回路、６…水平駆動回路、７…出力回路、８…制御回路、９，９Ａ，９Ｂ，９Ｃ…画素、１０…画素駆動配線、１１…垂直信号線、１２…水平信号線、２０，２０Ｂ，２０Ｇｂ，２０Ｇｒ，２０Ｒ，２０Ｒａ，２０Ｒｂ…光電変換部、２１…酸化膜、２１ａ…溝、２２…シリコン膜、２３…ゲート電極層、２４…配線層、２５…配線、２６…ゲート電極、２７…眉間膜、２８…ピラー用ゲート電極、２９…ポリマ、３０…画素分離層、３１，３４，３４ａ，３４ｂ１，３４ｂ２…素子分離部、３１ａ…溝部、３２…遮光膜、３３…ｐウェル、３３ａ…ＦＤ、３５…ＳＣＦ膜、３６…酸化膜、４０，４０Ａ，４１，４１Ａ，４２，４２Ａ，４３，４３Ａ，４４，４４Ａ，４５，４５Ａ，４６，４６Ａ，４７，４７Ａ，６１，６２，６３，６４，７０，７１，７２，８０，８１，８２，９１，９１－１，９１－２，９１－３，９１－４，９２，９２－１，９２－２，９２－３，９２－４，９２－５，１２１，１２２，１２３，２４０…ピラー構造部、４０ａ…棒状部（ロッド）、５０Ｇｂ，５０Ｇｒ，５０Ｒ…カラーフィルタ、５１…オンチップレンズ、１０１…第１電極、１０２…光電変換層、１０３…第２電極、１０４，１０６…絶縁層、１０５…第３電極、１０７…カラーフィルタ、１０８…眉間膜、１１０，１１１，１１２…光電変換部、１１３…基板、１１４…転送トランジスタ、１１５…配線、１１６…配線層、１１７…転送トランジスタ、２１１，２１２…配線層、２２１…遮光壁層、２２２…光電変換層、２３２…カラーフィルタ層、２３３…レンズ層、３００…撮像装置、３０１…レンズ群、３０２…固体撮像装置、３０３…ＤＳＰ回路、３０４…フレームメモリ、３０５…表示装置、３０６…記録装置、３０７…操作系、３０８…電源系、３０９…バスライン、２１２１，２２２１…配線、２１２２，２２２２…ダミー配線、２２１１…遮光壁

Claims (19)

  1. 　異なる光の波長に対応し、入射した光を光電変換する少なくとも１つの光電変換部が配置される複数の画素と、
    　前記異なる光の波長に対応し、前記画素の光入射側に設けられるカラーフィルタと、
    　前記画素から出力された電荷に対し信号処理を実行するトランジスタのゲート電極を有するゲート電極層と、
    　前記カラーフィルタと前記ゲート電極層との間に形成され、複数の棒状部を有し、前記複数の棒状部により可視光の中で最長波長の光を吸収するピラー構造部と
    を備える固体撮像装置。
  2. 　前記ピラー構造部は、前記可視光のうち赤色、青色及び緑色のうち少なくとも１種類以上の画素に配置される
    請求項１に記載の固体撮像装置。
  3. 　前記ピラー構造部の前記複数の棒状部それぞれの直径は、青色、緑色、赤色の順に大きい
    請求項２に記載の固体撮像装置。
  4. 　前記ピラー構造部は、グランド電位または負電位とする
    請求項１に記載の固体撮像装置。
  5. 　前記ピラー構造部は、前記光電変換部で得られた電荷を蓄積する電荷蓄積領域に固定される
    請求項１に記載の固体撮像装置。
  6. 　前記ピラー構造部は、前記棒状部に、固定電荷を発生する処理膜を形成する
    請求項１に記載の固体撮像装置。
  7. 　前記画素は、前記光電変換部を第１の素子分離部により２つに分離し、隣接する複数の光電変換部の間を第２の素子分離部により絶縁して分離するデュアルピクセル構造である請求項１に記載の固体撮像装置。
  8. 　前記ピラー構造部は、前記第１の素子分離部の光入射側の同色間に配置される
    請求項７に記載の固体撮像装置。
  9. 　前記ピラー構造部は、前記第２の素子分離部の裏面側の異色間に配置される
    請求項７に記載の固体撮像装置。
  10. 　前記ピラー構造部は、前記第１の素子分離部の光入射側の同色間、及び前記第２の素子分離部の裏面側の異色間に配置される
    請求項７に記載の固体撮像装置。
  11. 　前記画素は、異なる光の波長に対応する複数の光電変換部を配置する縦分光構造であり、
    　前記ピラー構造部は、隣接する複数の光電変換部の間に配置される
    請求項１に記載の固体撮像装置。
  12. 　前記画素は、グローバルシャッタ構造を有する
    請求項１に記載の固体撮像装置。
  13. 　前記画素は、表面グローバルシャッタ構造を有し、
    　前記ピラー構造部は、前記光電変換部と前記ゲート電極層との間の界面、及び前記ゲート電極に配置される
    請求項１２に記載の固体撮像装置。
  14. 　前記画素は、裏面グローバルシャッタ構造を有し、
    　前記ピラー構造部は、前記光電変換部と前記ゲート電極層との間の界面に配置される
    請求項１２に記載の固体撮像装置。
  15. 　異なる光の波長に対応し、入射した光を光電変換する少なくとも１つの光電変換部が配置される複数の画素と、
    　前記異なる光の波長に対応し、前記画素の光入射側に設けられるカラーフィルタと、
    　前記画素から出力された電荷に対し信号処理を実行するトランジスタのゲート電極を有するゲート電極層と、
    　前記ゲート電極層に形成され、複数の棒状部を有し、前記複数の棒状部により可視光の中で最長波長の光を吸収するピラー構造部と
    を備え、
    　ゲート電極と前記ピラー構造部とが同一素材である固体撮像装置。
  16. 　前記ピラー構造部は、前記可視光のうち赤色、青色及び緑色のうち少なくとも１種類以上の画素に配置される
    請求項１５に記載の固体撮像装置。
  17. 　前記ピラー構造部の前記複数の棒状部それぞれの直径は、赤色、緑色、青色の順に大きい
    請求項１６に記載の固体撮像装置。
  18. 　接合面に電気的に接続する配線が形成され、対向する前記接合面が接合されて積層される複数の回路チップと、
    　前記複数の回路チップの少なくとも１つに設けられ、入射した光を光電変換する少なくとも１つの光電変換部が配置される画素チップと、
    　前記複数の回路チップの前記接合面の一部に配設されるダミー配線と、
    　前記複数の回路チップの前記接合面の前記ダミー配線を除く他の部分に形成され、複数の棒状部を有するピラー構造部と
    を備える固体撮像装置。
  19. 　前記ピラー構造部は、前記複数の棒状部により可視光の中で最長波長の光を吸収する
    請求項１８に記載の固体撮像装置。
PCT/JP2021/002901 2020-03-17 2021-01-27 固体撮像装置 WO2021186908A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022508108A JPWO2021186908A1 (ja) 2020-03-17 2021-01-27

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020046217 2020-03-17
JP2020-046217 2020-03-17

Publications (1)

Publication Number Publication Date
WO2021186908A1 true WO2021186908A1 (ja) 2021-09-23

Family

ID=77771166

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/002901 WO2021186908A1 (ja) 2020-03-17 2021-01-27 固体撮像装置

Country Status (2)

Country Link
JP (1) JPWO2021186908A1 (ja)
WO (1) WO2021186908A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024095743A1 (ja) * 2022-11-01 2024-05-10 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013033864A (ja) * 2011-08-02 2013-02-14 Sony Corp 固体撮像素子の製造方法、固体撮像素子、および電子機器
JP2013055202A (ja) * 2011-09-02 2013-03-21 Toshiba Corp 固体撮像素子
JP2013093553A (ja) * 2011-10-04 2013-05-16 Canon Inc 光電変換装置及びその製造方法、並びに光電変換システム
JP2017152511A (ja) * 2016-02-24 2017-08-31 ソニー株式会社 撮像装置
WO2017187957A1 (ja) * 2016-04-25 2017-11-02 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
WO2019124562A1 (ja) * 2017-12-22 2019-06-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
WO2020012984A1 (ja) * 2018-07-13 2020-01-16 ソニーセミコンダクタソリューションズ株式会社 センサ素子および電子機器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013033864A (ja) * 2011-08-02 2013-02-14 Sony Corp 固体撮像素子の製造方法、固体撮像素子、および電子機器
JP2013055202A (ja) * 2011-09-02 2013-03-21 Toshiba Corp 固体撮像素子
JP2013093553A (ja) * 2011-10-04 2013-05-16 Canon Inc 光電変換装置及びその製造方法、並びに光電変換システム
JP2017152511A (ja) * 2016-02-24 2017-08-31 ソニー株式会社 撮像装置
WO2017187957A1 (ja) * 2016-04-25 2017-11-02 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
WO2019124562A1 (ja) * 2017-12-22 2019-06-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
WO2020012984A1 (ja) * 2018-07-13 2020-01-16 ソニーセミコンダクタソリューションズ株式会社 センサ素子および電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024095743A1 (ja) * 2022-11-01 2024-05-10 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器

Also Published As

Publication number Publication date
JPWO2021186908A1 (ja) 2021-09-23

Similar Documents

Publication Publication Date Title
JP7301936B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
JP5708025B2 (ja) 固体撮像装置、および、その製造方法、電子機器
KR102398120B1 (ko) 고체 촬상 소자 및 그 제조 방법, 및 전자 기기
JP4987917B2 (ja) 固体撮像装置の製造方法
KR100962449B1 (ko) 광전 변환층 스택 타입 칼라 고상 이미징 장치
JP5262823B2 (ja) 固体撮像装置および電子機器
TWI497702B (zh) Solid state camera device
EP2980852B1 (en) Solid-state image sensing element and imaging system
TWI446525B (zh) 固態攝像裝置及其之製造方法
JP6947036B2 (ja) 撮像装置、電子機器
JP4751865B2 (ja) 裏面照射型固体撮像素子及びその製造方法
US20080170149A1 (en) Solid-state imager and solid-state imaging device
TW201535695A (zh) 固態影像感測裝置
US7626627B2 (en) Photoelectric conversion layer stack type color solid-state imaging device
CN107425025A (zh) 固态成像装置和电子设备
JP2012033583A (ja) 固体撮像素子及びその製造方法、並びに撮像装置
JP2012018951A (ja) 固体撮像素子及びその製造方法、並びに固体撮像装置及び撮像装置
WO2018173789A1 (ja) 撮像素子、電子機器
JP2014103133A (ja) 固体撮像装置
JP2005347707A (ja) 固体撮像素子及びその製造方法
WO2021186908A1 (ja) 固体撮像装置
WO2023074157A1 (ja) 固体撮像装置
WO2021070431A1 (ja) 固体撮像装置及び電子機器
EP4117037A1 (en) Solid-state imaging device and electronic apparatus
JP2007208139A (ja) 固体撮像素子の製造方法、固体撮像素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21771276

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022508108

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21771276

Country of ref document: EP

Kind code of ref document: A1