WO2021172329A1 - Ｄｃ／ｄｃコンバータの制御回路および電源回路 - Google Patents

Ｄｃ／ｄｃコンバータの制御回路および電源回路 Download PDF

Info

Publication number
WO2021172329A1
WO2021172329A1 PCT/JP2021/006790 JP2021006790W WO2021172329A1 WO 2021172329 A1 WO2021172329 A1 WO 2021172329A1 JP 2021006790 W JP2021006790 W JP 2021006790W WO 2021172329 A1 WO2021172329 A1 WO 2021172329A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
capacitor
turn
signal
switching transistor
Prior art date
Application number
PCT/JP2021/006790
Other languages
English (en)
French (fr)
Inventor
明大 河野
安藤　弘明
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Priority to JP2022503634A priority Critical patent/JPWO2021172329A1/ja
Publication of WO2021172329A1 publication Critical patent/WO2021172329A1/ja
Priority to US17/896,140 priority patent/US20220407421A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load

Definitions

  • This disclosure relates to a DC / DC converter.
  • a DC / DC converter is used when converting a DC voltage of one voltage value to a DC voltage of another voltage value.
  • a ripple control method is known as a control method for a DC / DC converter.
  • the output voltage of the DC / DC converter is compared with the threshold voltage, and when the output voltage exceeds (or falls below) the threshold voltage, it is used as a trigger to switch the switching transistor on and off. Is.
  • the ripple control method has advantages that the response speed is high and the power consumption can be reduced as compared with the voltage mode control method and the current mode control method using an error amplifier.
  • the present inventors have studied applying bottom detection and constant on-time (COT: Constant On Time) ripple control to the boost converter.
  • COT Constant On Time
  • This method is easy to design because it does not require phase compensation, and has the characteristics of being excellent in high-speed transient response. On the other hand, if the on-time is fixed, there is a problem that the switching frequency fluctuates greatly.
  • a certain aspect of the present disclosure has been made in view of the above problems, and one of its exemplary purposes is to provide a control circuit for a step-up DC / DC converter capable of stabilizing a switching frequency.
  • one of the exemplary purposes of one aspect of the present disclosure is to provide a DC / DC converter capable of reducing the output voltage in an overcurrent state and a control circuit thereof.
  • One aspect of the present disclosure relates to a control circuit of a DC / DC converter that boosts an input voltage V IN and generates an output voltage V OUT.
  • the control circuit compares the feedback voltage corresponding to the output voltage of the DC / DC converter with the reference voltage, and when the feedback voltage falls below the reference voltage, the main comparator that asserts the turn-on signal and the assertion of the turn-on signal (V OUT).
  • -V IN ) / V OUT is provided with a timer circuit that generates a turn-off signal that makes a level transition after an on-time elapses.
  • the control circuit of a certain aspect of the present disclosure relates to a control circuit of a DC / DC converter having a switching transistor.
  • the control circuit compares the feedback voltage according to the output voltage of the DC / DC converter with the reference voltage, and when the feedback voltage falls below the reference voltage, the main comparator that asserts the turn-on signal and the on-time elapsed from the turn-on of the switching transistor.
  • An on-time generation circuit that asserts a turn-off signal later, an overcurrent detection circuit that asserts an overcurrent detection signal when the current flowing through the switching transistor exceeds the overcurrent threshold during the on period of the switching transistor, and a switching transistor.
  • a turn-on prohibition circuit that generates an asserted turn-on prohibition signal during the period from turn-on to after a predetermined time has elapsed, and a turn-off signal that transitions to the on-level when the turn-on signal is asserted during the period when the turn-on prohibition signal is negated.
  • it includes a logic circuit that generates a pulse signal that transitions to an off level when an overcurrent detection signal is asserted, and a driver that drives a switching transistor in response to the pulse signal.
  • the switching frequency of the step-up DC / DC converter can be stabilized.
  • the output voltage can be reduced in an overcurrent state of the DC / DC converter.
  • FIG. 1 is a circuit diagram of a DC / DC converter according to the first embodiment.
  • FIG. 2 is an equivalent circuit diagram of the output circuit of the DC / DC converter.
  • FIG. 3 is a circuit diagram showing a basic configuration of a timer circuit.
  • FIG. 4 is an operation waveform diagram of the timer circuit of FIG.
  • FIG. 5 is a circuit diagram of the timer circuit according to the 1.1 embodiment.
  • FIG. 6 is an operation waveform diagram of the timer circuit of FIG.
  • FIG. 7 is a circuit diagram of the timer circuit according to the 1.2 embodiment.
  • FIG. 8 is an operation waveform diagram of the timer circuit of FIG. 7.
  • FIG. 9 is a circuit diagram of the timer circuit according to the first embodiment.
  • FIG. 1 is a circuit diagram of a DC / DC converter according to the first embodiment.
  • FIG. 2 is an equivalent circuit diagram of the output circuit of the DC / DC converter.
  • FIG. 3 is a circuit diagram showing a basic configuration of a time
  • FIG. 10 is a circuit diagram of the timer circuit according to the 1.4 embodiment.
  • FIG. 11 is a circuit diagram of the DC / DC converter according to the second embodiment.
  • FIG. 12 is an operation waveform diagram of the DC / DC converter of FIG. 11 in a normal state (non-overcurrent state).
  • FIG. 13 is an operation waveform diagram of the DC / DC converter of FIG. 11 in an overcurrent state.
  • FIG. 14 is an equivalent circuit diagram of the output circuit of the DC / DC converter.
  • FIG. 15 is a circuit diagram showing a basic configuration of an on-time generation circuit.
  • FIG. 16 is an operation waveform diagram of the on-time generation circuit of FIG.
  • FIG. 17 is a circuit diagram of the on-time generation circuit according to the second embodiment.
  • FIG. 18 is an operation waveform diagram of the on-time generation circuit of FIG.
  • FIG. 19 is a circuit diagram of the on-time generation circuit according to the second embodiment.
  • FIG. 20 is an operation waveform diagram of the on-time generation circuit of FIG.
  • FIG. 21 is a circuit diagram of the on-time generation circuit according to the second embodiment.
  • FIG. 22 is a circuit diagram of the on-time generation circuit according to the 2.4th embodiment.
  • One embodiment disclosed herein relates to a control circuit of a DC / DC converter that boosts an input voltage V IN and produces an output voltage V OUT.
  • the control circuit compares the feedback voltage corresponding to the output voltage of the DC / DC converter with the reference voltage, and when the feedback voltage falls below the reference voltage, the main comparator that asserts the turn-on signal and the assertion of the turn-on signal (V OUT).
  • -V IN ) / V OUT is provided with a timer circuit that generates a turn-off signal that makes a level transition after an on-time elapses.
  • the switching frequency can be stabilized by adaptively changing the on-time according to the input voltage and the output voltage.
  • the timer circuit may further include a threshold voltage generation circuit that generates a threshold voltage according to (V OUT ⁇ V IN).
  • the comparator may compare the voltage at the other end of the first capacitor with the threshold voltage.
  • the threshold voltage generation circuit may include a second capacitor.
  • the threshold voltage generation circuit charges the second capacitor with (V OUT- V IN ) when the switching transistor is off, and connects the inductor and the switching transistor to one end of the second capacitor during the on period of the switching transistor.
  • a switching voltage of the node may be applied, and the voltage at the other end of the second capacitor may be used as the threshold voltage.
  • the switching voltage during the ON period is I ⁇ R ON 1 .
  • I is the current flowing through the switching transistor, and R ON 1 is the on-resistance of the switching transistor. Therefore, according to this configuration, it is possible to generate an on-time in consideration of the on-resistance of the switching transistor.
  • the threshold voltage generation circuit applies an input voltage VIN to one end of the second capacitor and the second capacitor when the switching transistor is off, and a DC / DC converter at one end of the second capacitor during the on period of the switching transistor.
  • the output voltage V OUT is applied to the other end of the second capacitor when the switching transistor is off, and the output voltage V OUT is applied to the other end of the second capacitor.
  • a second selector which connects the ends to the comparator, may be included. According to this configuration, the on-time can be generated in consideration of the on-resistance of the switching transistor.
  • the threshold voltage generation circuit may include an inverter that inverts the switching voltage generated at the connection node between the inductor of the DC / DC converter and the switching transistor, and a filter that smoothes the output of the inverter and generates the threshold voltage. good. According to this configuration, it is possible to generate an on-time considering the influence of the on-resistance of the switching transistor and the synchronous rectifier transistor and the equivalent series resistance of the inductor.
  • the filter may be an RC filter.
  • the threshold voltage generation circuit may charge the capacitor of the RC filter with V OUT- V IN while operating in the current discontinuous mode. According to this configuration, when returning from the current discontinuous mode to the current continuous mode, the operation can be restarted from an appropriate on-time.
  • the filter may be an RC filter that includes resistors and capacitors.
  • the threshold voltage generation circuit has a third selector that applies the output voltage of the inverter to one end of the resistor during the current continuous mode and applies the output voltage V OUT to one end of the resistor during the current discontinuous mode. It may further include a fourth selector that applies a ground voltage to the other end of the capacitor during the continuous current mode and applies an input voltage VIN to the other end of the capacitor during the discontinuous current mode. According to this configuration, when returning from the current discontinuous mode to the current continuous mode, the operation can be restarted from an appropriate on-time.
  • An input voltage V IN may be applied to one end of the first capacitor.
  • the comparator may compare the voltage at the other end of the first capacitor with the output voltage V OUT. Since the on-resistance of the transistor and the equivalent series resistance of the inductor are ignored, the frequency under heavy load becomes faster, but the on-time can be generated with a simple configuration.
  • the control circuit may be integrated into one semiconductor substrate. "Integrated integration” includes the case where all the components of the circuit are formed on the semiconductor substrate and the cases where the main components of the circuit are integrated integrally, and some of them are used for adjusting the circuit constants. A resistor, a capacitor, or the like may be provided outside the semiconductor substrate. By integrating the circuit on one chip, the circuit area can be reduced and the characteristics of the circuit element can be kept uniform.
  • One embodiment disclosed herein relates to a control circuit of a DC / DC converter having a switching transistor.
  • the control circuit compares the feedback voltage according to the output voltage of the DC / DC converter with the reference voltage, and when the feedback voltage falls below the reference voltage, the main comparator that asserts the turn-on signal and the on-time from the assertion of the turn-on signal.
  • An on-time generation circuit that asserts a turn-off signal after the lapse of time, an overcurrent detection circuit that asserts an overcurrent detection signal when the current flowing through the switching transistor exceeds the overcurrent threshold during the on period of the switching transistor, and a switching transistor.
  • a turn-on prohibition circuit that generates an asserted turn-on prohibition signal during the period from the turn-on of Alternatively, it includes a logic circuit that generates a pulse signal that transitions to an off level when an overcurrent detection signal is asserted, and a driver that drives a switching transistor in response to the pulse signal.
  • the output voltage can be lowered in an overcurrent state.
  • the DC / DC converter may be a step-up type that boosts the input voltage V IN and generates an output voltage V OUT.
  • the on-time may be proportional to (V OUT- V IN ) / V OUT.
  • the switching frequency can be stabilized by adaptively changing the on-time according to the input voltage and the output voltage.
  • the on-time generation circuit may further include a threshold voltage generation circuit that generates a threshold voltage corresponding to (V OUT ⁇ V IN).
  • the comparator may compare the voltage at the other end of the first capacitor with the threshold voltage.
  • the threshold voltage generation circuit may include a second capacitor.
  • the threshold voltage generation circuit charges the second capacitor with (V OUT- V IN ) when the switching transistor is off, and connects the inductor and the switching transistor to one end of the second capacitor during the on period of the switching transistor.
  • a switching voltage of the node may be applied, and the voltage at the other end of the second capacitor may be used as the threshold voltage.
  • the switching voltage during the ON period is I ⁇ R ON 1 .
  • I is the current flowing through the switching transistor, and R ON 1 is the on-resistance of the switching transistor. Therefore, according to this configuration, it is possible to generate an on-time in consideration of the on-resistance of the switching transistor.
  • the threshold voltage generation circuit applies an input voltage VIN to one end of the second capacitor and the second capacitor when the switching transistor is off, and a DC / DC converter at one end of the second capacitor during the on period of the switching transistor.
  • the output voltage V OUT is applied to the other end of the second capacitor when the switching transistor is off, and the output voltage V OUT is applied to the other end of the second capacitor.
  • a second selector which connects the ends to the comparator, may be included. According to this configuration, the on-time can be generated in consideration of the on-resistance of the switching transistor.
  • the threshold voltage generation circuit may include an inverter that inverts the switching voltage generated at the connection node between the inductor of the DC / DC converter and the switching transistor, and a filter that smoothes the output of the inverter and generates the threshold voltage. good. According to this configuration, it is possible to generate an on-time considering the influence of the on-resistance of the switching transistor and the synchronous rectifier transistor and the equivalent series resistance of the inductor.
  • the filter may be an RC filter.
  • the threshold voltage generation circuit may charge the capacitor of the RC filter with V OUT- V IN while operating in the current discontinuous mode. According to this configuration, when returning from the current discontinuous mode to the current continuous mode, the operation can be restarted from an appropriate on-time.
  • the filter may be an RC filter that includes resistors and capacitors.
  • the threshold voltage generation circuit has a third selector that applies the output voltage of the inverter to one end of the resistor during the current continuous mode and applies the output voltage V OUT to one end of the resistor during the current discontinuous mode. It may further include a fourth selector that applies a ground voltage to the other end of the capacitor during the continuous current mode and applies an input voltage VIN to the other end of the capacitor during the discontinuous current mode. According to this configuration, when returning from the current discontinuous mode to the current continuous mode, the operation can be restarted from an appropriate on-time.
  • An input voltage V IN may be applied to one end of the first capacitor.
  • the comparator may compare the voltage at the other end of the first capacitor with the output voltage V OUT. Since the on-resistance of the transistor and the equivalent series resistance of the inductor are ignored, the frequency under heavy load becomes faster, but the on-time can be generated with a simple configuration.
  • the control circuit may be integrated into one semiconductor substrate. "Integrated integration” includes the case where all the components of the circuit are formed on the semiconductor substrate and the cases where the main components of the circuit are integrated integrally, and some of them are used for adjusting the circuit constants. A resistor, a capacitor, or the like may be provided outside the semiconductor substrate. By integrating the circuit on one chip, the circuit area can be reduced and the characteristics of the circuit element can be kept uniform.
  • the "state in which the member A is connected to the member B” means that the member A and the member B are physically directly connected, and that the member A and the member B are electrically connected to each other. It also includes the case of being indirectly connected via other members, which does not substantially affect the connection state, or does not impair the functions and effects performed by the combination thereof.
  • a state in which the member C is provided between the member A and the member B means that the member A and the member C, or the member B and the member C are directly connected, and their electricity. It also includes the case of being indirectly connected via other members, which does not substantially affect the connection state, or does not impair the functions and effects produced by the combination thereof.
  • the signal A (voltage, current) corresponds to the signal B (voltage, current)
  • the signal A has a correlation with the signal B, and specifically, (i) the signal A. Is signal B, (ii) signal A is proportional to signal B, (iii) signal A is obtained by level-shifting signal B, (iv) signal A is obtained by amplifying signal B. If (v) signal A is obtained by inverting signal B, it means (vi) or any combination thereof, and the like.
  • the range of "according to” is determined according to the types and uses of signals A and B.
  • FIG. 1 is a circuit diagram of the DC / DC converter 100 according to the first embodiment.
  • the DC / DC converter 100 is a boost converter, which boosts the input voltage VIN of the input line (input terminal) 102, stabilizes the input voltage VIN to a predetermined voltage level, and is connected to the output line (output terminal) 104. Supply to.
  • the DC / DC converter 100 includes an output circuit 110 and a control circuit 300.
  • the output circuit 110 includes an inductor L1, a switching transistor (low-side transistor) M1, a synchronous rectifier transistor (high-side transistor) M2, and an output capacitor C1.
  • the control circuit 300 is a controller of a ripple control method, more specifically, a bottom detection method, and includes a switching pin SW and an output pin OUT.
  • An external inductor L1 is connected to the switching pin SW, and an external output capacitor C1 and an output line 104 are connected to the output pin OUT.
  • the control circuit 300 includes a voltage divider circuit 302, a main comparator 308, a logic circuit 312, a first driver 314, a second driver 316, a timer circuit 320, a switching transistor M1, and a synchronous rectifier transistor M2, and is integrated into one semiconductor substrate. It is an IC (Integrated Circuit).
  • the voltage dividing circuit 302 includes resistors R11 and R12, divides the output voltage V OUT , and generates a feedback voltage V FB.
  • the main comparator 308 compares the feedback voltage V FB corresponding to the output voltage V OUT of the DC / DC converter 100 with the reference voltage V REF, and asserts the turn-on signal S1 when the feedback voltage V FB falls below the reference voltage V REF. ..
  • the turn-on signal S1 is a pulse signal indicating the magnitude relationship between VFB and VREF, and either the positive edge or the negative edge can be associated with the assert.
  • the logic circuit 312 generates pulse signals Sp1 and Sp2 instructing on / off of the switching transistor M1 and the synchronous rectifier transistor M2 based on the turn-on signal S1.
  • the logic circuit 312 changes the start signal STARTX by using the assertion of the turn-on signal S1 as a trigger to operate the timer circuit 320. From the assertion of the turn-on signal S1, the timer circuit 320 generates a turn-off signal S2 that makes a level transition after the on-time T ON proportional to (V OUT ⁇ V IN ) / V OUT elapses.
  • the turn-off signal S2 indicates the turn-off timing of the switching transistor M1.
  • an on-level e.g. high
  • the off-level For example, low
  • the logic circuit 312 changes the second pulse signal Sp2 in a complementary manner to the first pulse signal Sp1.
  • DCM current discontinuity mode
  • FIG. 2 is an equivalent circuit diagram of the output circuit 110 of the DC / DC converter 100.
  • R DC is an equivalent series resistance of the inductor L1 and wiring.
  • R ON1 on-resistance of the switching transistor M1, R ON2 represents the on-resistance of the synchronous rectification transistor M2.
  • T ON is the length of the ON state and is called the ON time.
  • ⁇ I ON T ON / L ⁇ ⁇ V IN - (R ON1 + R DC) ⁇ I L ⁇ ...
  • the boost converter in accordance with the input voltage V IN and the output voltage V OUT, by adaptively changing the ON time T ON to satisfy equation (4), the switching frequency Can be kept constant.
  • the present disclosure covers various devices and methods that are grasped as the block diagram or circuit diagram of FIG. 1 or derived from the above description, and are not limited to a specific configuration.
  • more specific configuration examples and examples will be described not for narrowing the scope of the present invention but for helping to understand the essence and operation of the invention and clarifying them.
  • the configuration of the timer circuit 320 will be described based on some examples.
  • FIG. 3 is a circuit diagram showing the basic configuration of the timer circuit 320.
  • the timer circuit 320 includes a first capacitor C11, a current source CS1, a comparator 322, and a threshold voltage generation circuit 330.
  • the current source CS1 is connected to the first capacitor C11 and generates a current I ( ⁇ V OUT ) proportional to V OUT.
  • the current source CS1 may be a V / I conversion circuit.
  • the comparator 322 monitors the voltage VC11 between both ends of the first capacitor C11 and detects that a voltage change proportional to (V OUT ⁇ V IN) has occurred.
  • Threshold voltage generating circuit 330 generates (V OUT -V IN) threshold voltage V TH alpha proportional to (V OUT -V IN).
  • the comparator 322 compares the voltage VC11 at the other end of the first capacitor C11 with the threshold voltage VTH .
  • the switch SW1 is connected in parallel with the first capacitor C11 and is controlled according to the start signal STARTX.
  • FIG. 4 is an operation waveform diagram of the timer circuit 320 of FIG.
  • the start signal STARTX is high, and the voltage VC11 of the first capacitor C11 is 0V.
  • the start signal STARTX at time t 0 transitions from high to low, the current I by the current source CS1 is generated, the first capacitor C11 is charged, the voltage V C11 of the first capacitor C11 is a slope proportional to the current I Increase.
  • I ⁇ V OUT
  • V C11 ⁇ V OUT ⁇ t / C11 ... (5)
  • Capacitor voltage V C11 is, when the time to reach the threshold voltage V TH and tau, Equation (6) holds.
  • ⁇ V OUT ⁇ ⁇ / C11 ⁇ ⁇ (V OUT ⁇ V IN )... (6)
  • Solving this for ⁇ gives Eq. (7).
  • ⁇ ⁇ / ⁇ ⁇ C11 ⁇ (V OUT ⁇ V IN ) / V OUT ... (7)
  • the timer circuit 320 of FIG. 2 it is possible to generate a turn-off signal S2 that changes after a time ⁇ proportional to (V OUT ⁇ V IN ) / V OUT elapses after the start signal STARTX changes. ..
  • the time tau by driving the DC / DC converter 100 as the on-time T ON, can be stabilized switching frequency.
  • FIG. 5 is a circuit diagram of the timer circuit 320A according to the 1.1 embodiment.
  • the threshold voltage generation circuit 330A includes a second capacitor C12.
  • the threshold voltage generation circuit 330A charges the second capacitor C12 with (V OUT- V IN ) in the OFF state ⁇ OFF of the switching transistor M1. Further, the threshold voltage generation circuit 330A has a voltage (switching voltage) V SW of a switching pin SW which is a connection node between the inductor L1 and the switching transistor M1 at one end of the second capacitor C12 when the switching transistor M1 is in the ON state ⁇ ON. Is applied, and the voltage at the other end of the second capacitor C12 is supplied to the comparator 322 as a threshold voltage VTH.
  • the threshold voltage generation circuit 330 For example, the threshold voltage generation circuit 330.
  • a first selector 332 and a second selector 334 are included.
  • the first selector 332 applies an input voltage VIN to one end of the second capacitor C12 in the OFF state ⁇ OFF of the switching transistor M1 , and DC / ON one end of the second capacitor C12 in the ON state ⁇ ON of the switching transistor M1. It is connected to the switching pin SW of the DC converter 100.
  • the second selector 334 applies an output voltage V OUT to the other end of the second capacitor C12 in the off state of the switching transistor M1, and in the ON state ⁇ ON of the switching transistor M1, the other end of the second capacitor C12 is a comparator. Connect with 322.
  • FIG. 6 is an operation waveform diagram of the timer circuit 320A of FIG. Before time t 0 , the off state is ⁇ OFF , and the second capacitor C12 is charged at (V OUT ⁇ V IN).
  • the ON state changes to ⁇ ON.
  • the switch SW1 is turned off in response to the start signal STARTX, charging of the first capacitor C11 starts to rise with a slope capacitor voltage V C11 is proportional to the output voltage V OUT.
  • T ON C11 / ⁇ ⁇ ⁇ (V OUT -V IN) + R ON1 ⁇ I L ⁇ / V OUT ... (9) Will be.
  • timer circuit 320A of FIG. 5 can generate the coil current I L (or load current) and the on-time T ON in consideration the on-resistance R ON1 of the switching transistor M1.
  • Example 1.2 and Example 1.3 described later since a low-pass filter is not required as in Example 1.2 and Example 1.3 described later, it can be mounted with a small circuit area.
  • FIG. 7 is a circuit diagram of the timer circuit 320B according to the 1.2 embodiment.
  • the configuration of the threshold voltage generation circuit 330B is different from that of the threshold voltage generation circuit 330A of FIG.
  • the threshold voltage generation circuit 330B includes an inverter 336 and a low-pass filter 338.
  • the inverter 336 inverts the switching voltage V SW generated in the switching pin SW.
  • An output voltage V OUT is supplied to the power supply terminal of the inverter 336, and therefore the amplitude of the output signal of the inverter 336 is equal to the output voltage V OUT.
  • the low-pass filter 338 smoothes the output of the inverter 336 and generates a threshold voltage VTH.
  • the low-pass filter 338 can be composed of an RC filter.
  • FIG. 8 is an operation waveform diagram of the timer circuit 320B of FIG.
  • the output of the low-pass filter 338 is given by the equation (10).
  • V TH V OUT x d ... (10) d is the duty cycle of the first pulse signal Sp1. Since the equation (4) holds in the steady state of the continuous current mode, the equation (11) is obtained from the equations (4) and (10).
  • Example 1.3 In Example 1.2, the equation (4) holds during the current continuous mode, but the threshold voltage VTH deviates from the appropriate voltage level in the current discontinuous mode in which the equation (4) does not hold. .. Therefore, the frequency fluctuation becomes large immediately after the transition from the current discontinuous mode to the current continuous mode. In Example 1.3, a configuration for solving this problem will be described.
  • FIG. 9 is a circuit diagram of the timer circuit 320C according to the first embodiment.
  • the threshold voltage generation circuit 330C is configured to charge the capacitor C of the RC filter 338 with V OUT- V IN while operating in the current discontinuous mode. Specifically, during the current discontinuity mode, V OUT is applied to one end of the capacitor C and input voltage V IN is applied to the other end.
  • the threshold voltage generation circuit 330C includes a third selector 340 and a fourth selector 342 in addition to the inverter 336 and the low-pass filter 338.
  • the third selector 340 applies the output voltage of the inverter 336 to one end of the resistor R during the current continuous mode ⁇ CCM , and applies the output voltage V OUT to one end of the resistor R during the current discontinuous mode ⁇ DCM. .. Further, the fourth selector 342 applies a ground voltage of 0 V to the other end of the capacitor C during the current continuous mode ⁇ CCM , and applies an input voltage V IN to the other end of the capacitor C during the current discontinuous mode ⁇ DCM. ..
  • the voltage across the capacitor C is maintained at V OUT- V IN during the current discontinuous mode ⁇ DCM , so that the appropriate threshold voltage is applied when the current transition to the current continuous mode ⁇ CCM.
  • the operation can be restarted from VTH.
  • FIG. 10 is a circuit diagram of the timer circuit 320D according to the 1.4 embodiment.
  • the timer circuit 320D includes a comparator 322, a current source CS1, a capacitor C11, and a switch SW1. An input voltage V IN is applied to one end of the capacitor C11.
  • the capacitor voltage VC11 When the switch SW1 is on, the capacitor voltage VC11 is equal to the input voltage VIN. When the switch SW1 is turned off, the capacitor voltage VC 11 increases with a slope proportional to the output voltage V OUT , with the input voltage V IN as the initial value.
  • the comparator 322 compares the capacitor voltage VC11 with the output voltage V OUT .
  • the output S2 of the comparator 322 undergoes a level transition when the capacitor voltage VC11 changes by V OUT- V IN.
  • the switching transistor M1 and the synchronous rectifying transistor M2 are integrated in the control circuit 300, but the switching transistor M1 and the synchronous rectifying transistor M2 may be external discrete elements. Further, the synchronous rectifier transistor M2 may be an N-channel MOSFET, in which case a bootstrap circuit may be added to the second driver 316.
  • Overcurrent protection monitors the current flowing through the switching transistor (or inductor) while the switching transistor is on, and turns off the switching transistor when the overcurrent threshold is exceeded.
  • FIG. 11 is a circuit diagram of the DC / DC converter 100 according to the second embodiment.
  • the DC / DC converter 100 is a boost converter, which boosts the input voltage VIN of the input line (input terminal) 102, stabilizes the input voltage VIN to a predetermined voltage level, and is connected to the output line (output terminal) 104. Supply to.
  • the DC / DC converter 100 includes an output circuit 110 and a control circuit 400.
  • the output circuit 110 includes an inductor L1, a switching transistor (low-side transistor) M1, a synchronous rectifier transistor (high-side transistor) M2, and an output capacitor C1.
  • the control circuit 400 is a controller of a ripple control method, more specifically, a bottom detection method, and includes a switching pin SW and an output pin OUT.
  • An external inductor L1 is connected to the switching pin SW, and an external output capacitor C1 and an output line 104 are connected to the output pin OUT.
  • the control circuit 400 includes a voltage dividing circuit 402, a main comparator 408, a logic circuit 412, a first driver 414, a second driver 416, an on-time generation circuit 420, an overcurrent detection circuit 450, a turn-on prohibition circuit 460, a switching transistor M1, and synchronization. It is an IC (Integrated Circuit) equipped with a rectifying transistor M2 and integrated on one semiconductor substrate.
  • IC Integrated Circuit
  • the voltage dividing circuit 402 includes resistors R11 and R12, divides the output voltage V OUT , and generates a feedback voltage V FB.
  • the main comparator 408 compares the feedback voltage V FB corresponding to the output voltage V OUT of the DC / DC converter 100 with the reference voltage V REF, and asserts the turn-on signal TURN_ON when the feedback voltage V FB falls below the reference voltage V REF. ..
  • the turn-on signal TURN_ON is a pulse signal indicating the magnitude relationship between V FB and V REF , and either the positive edge or the negative edge can be associated with the assert.
  • ON-time generation circuit 420 generates a turn-off signal TURN_OFF asserted after the lapse of the on-time T ON from turn-on of the switching transistor M1.
  • the ON time TON may be a predetermined fixed time, or may be adaptively controlled according to the state of the DC / DC converter 100.
  • the turn-off signal TURN_OFF is a turn-off trigger for the switching transistor M1.
  • the turn-on prohibition circuit 460 asserts the turn-on prohibition signal TURNON_DIS_B for a period from the assertion of the start signal START indicating the turn-on of the switching transistor M1 to the elapse of a predetermined time (referred to as the minimum period) Tp (MIN).
  • Tp a predetermined time
  • _B represents negative logic, and assert is assigned low and negate is assigned high.
  • the start signal START is a signal indicating that the first pulse signal Sp1 instructing on / off of the switching transistor M1 has transitioned to the on level.
  • the on-time generation circuit 420 and the turn-on prohibition circuit 460 can be configured by a timer circuit.
  • the logic circuit 412 supplies a start signal START that triggers an operation start to the on-time generation circuit 420 and the turn-on prohibition circuit 460.
  • the start signal START is a signal indicating the turn-on of the switching transistor M1.
  • the start signal START may be the first pulse signal Sp1.
  • the overcurrent detection circuit 450 asserts (for example, high) the overcurrent detection signal OCP when the current flowing through the switching transistor M1 exceeds the overcurrent threshold I OCP during the ON period of the switching transistor M1.
  • the logic circuit 412 generates pulse signals Sp1 and Sp2 instructing on / off of the switching transistor M1 and the synchronous rectifier transistor M2 based on the turn-on signal TURN_ON, the turn-off signal TURN_OFF, the turn-on prohibition signal TURNON_DIS_B, and the overcurrent detection signal OCP. ..
  • the logic circuit 412 shifts the first pulse signal Sp1 to the on level (high) when the turn-on signal TURN_ON is asserted during the period when the turn-on prohibition signal TURNON_DIS_B is negated (high). Even if the turn-on signal TURN_ON is asserted during the period when the turn-on prohibition signal TURNON_DIS_B is asserted (low), the first pulse signal Sp1 maintains the off level (low).
  • the logic circuit 412 shifts the first pulse signal Sp1 to the off level (low) when the turn-off signal TURN_OFF or the overcurrent detection signal OCP is asserted.
  • the logic circuit 412 changes the second pulse signal Sp2 in a complementary manner to the first pulse signal Sp1.
  • DCM current discontinuity mode
  • the zero cross of the current flowing through the synchronous rectifier transistor M2 is detected, and from the current zero cross to the assertion of the next turn-on signal TURN_ON, both the first pulse signal Sp1 and the second pulse signal Sp2 are detected. Keep off level.
  • FIG. 12 is an operation waveform diagram of the DC / DC converter 100 of FIG. 11 in a normal state (non-overcurrent state). Here, it is operating in continuous mode.
  • On-time T ON of the ON-time generation circuit 420 generates the switching period in normal conditions are determined so as turn inhibit circuit 460 is longer than the minimum period Tp (MIN) to be generated.
  • FIG. 12 shows a waveform ignoring the delay of the circuit.
  • the turn-on signal TURN_ON is asserted.
  • the first pulse signal Sp1 transitions to the on-level in response to the assertion of the turn-on signal TURN_ON.
  • the second pulse signal Sp2 transitions complementaryly with the first pulse signal Sp1.
  • the on-time generation circuit 420 starts timing, and the turn-off signal TURN_OFF is asserted at time t 1 after the on-time T ON elapses.
  • the first pulse signal Sp1 transitions to the off level, and the switching transistor M1 turns off.
  • the turn-on signal TURN_ON is asserted. This operation is repeated in the normal state.
  • FIG. 13 is an operation waveform diagram of the DC / DC converter 100 in FIG. 11 in an overcurrent state.
  • the turn-on signal TURN_ON is asserted (low).
  • the turn-on prohibition signal TURNON_DIS_B is negated (high)
  • the first pulse signal Sp1 transitions to the on-level in response to the assertion of the turn-on signal TURN_ON.
  • the second pulse signal Sp2 transitions complementaryly with the first pulse signal Sp1.
  • the on-time generation circuit 420 and the turn-on prohibiting circuit 460 starts measuring time, turn inhibit signal TRUNON_DIS_B is asserted (low).
  • the overcurrent detection signal OCP is asserted, the first pulse signal Sp1 transitions to the off-level in response to the overcurrent detection signal OCP, switching The transistor M1 turns off. This provides pulse-by-pulse overcurrent protection.
  • the feedback voltage VFB rises immediately after the switching transistor M1 turns off, and then falls with time. Below the reference voltage V REF to the time t 2, the turn-on signal TURN_ON is asserted. However, at time t 2 , since the minimum period Tp (MIN) has not elapsed from the turn-on time t 0 of the immediately preceding switching transistor M1, the turn-on prohibition signal TURNON_DIS_B is asserted. Therefore, the first pulse signal Sp1 maintains the off level.
  • the turn-on prohibition signal TURNON_DIS_B is negated from the time t 1 to the time t 3 after the lapse of the minimum period Tp (MIN)
  • the first turn-on signal TURN_ON already asserted (low) at that time is responded to.
  • the pulse signal Sp1 transitions to the on level, and the switching transistor M1 is turned on.
  • the switching frequency in the overcurrent state, can be maintained at 1 / Tp (MIN) while performing pulse-by-pulse overcurrent protection. Further, in the overcurrent state, the feedback voltage V FB, that is, the output voltage V OUT can be lowered with time, and the drooping characteristic can be realized.
  • the present invention extends to various devices and methods grasped as a block diagram or a cross-sectional view of FIG. 11 or derived from the above description, and is not limited to a specific configuration.
  • more specific configuration examples and examples will be described not for narrowing the scope of the present invention but for helping to understand the essence and operation of the invention and clarifying them.
  • control circuit 400 A specific configuration example of the control circuit 400 will be described.
  • FIG. 14 is an equivalent circuit diagram of the output circuit 110 of the DC / DC converter 100.
  • R DC is an equivalent series resistance of the inductor L1 and wiring.
  • R ON1 on-resistance of the switching transistor M1, R ON2 represents the on-resistance of the synchronous rectification transistor M2.
  • T ON is the length of the ON state and is called the ON time.
  • ⁇ I ON T ON / L ⁇ ⁇ V IN - (R ON1 + R DC) ⁇ I L ⁇ ...
  • T ON ⁇ V OUT- V IN ⁇ / V OUT x T REF Generates an on-time T ON that satisfies. This makes it possible to keep the switching frequency of the DC / DC converter 100 constant.
  • the configuration of the on-time generation circuit 420 will be described based on some examples.
  • FIG. 15 is a circuit diagram showing the basic configuration of the on-time generation circuit 420.
  • the on-time generation circuit 420 includes a first capacitor C11, a current source CS1, a comparator 422, and a threshold voltage generation circuit 430.
  • the current source CS1 is connected to the first capacitor C11 and generates a current I ( ⁇ V OUT ) proportional to V OUT.
  • the current source CS1 may be a V / I conversion circuit.
  • the comparator 422 monitors the voltage VC11 between both ends of the first capacitor C11 and detects that a voltage change proportional to (V OUT- V IN) has occurred.
  • Threshold voltage generating circuit 430 generates (V OUT -V IN) threshold voltage V TH alpha proportional to (V OUT -V IN).
  • the comparator 422 compares the voltage VC11 at the other end of the first capacitor C11 with the threshold voltage VTH .
  • the switch SW1 is connected in parallel with the first capacitor C11 and is controlled according to the start signal START_B.
  • FIG. 16 is an operation waveform diagram of the on-time generation circuit 420 of FIG.
  • the start signal START_B is high, and the voltage VC11 of the first capacitor C11 is 0V.
  • the start signal START_B at time t 0 transitions from high to low, the current I by the current source CS1 is generated, the first capacitor C11 is charged, the voltage V C11 of the first capacitor C11 is a slope proportional to the current I Increase.
  • I ⁇ V OUT
  • V C11 ⁇ V OUT ⁇ t / C11 ... (5)
  • Capacitor voltage V C11 is, when the time to reach the threshold voltage V TH and tau, Equation (6) holds.
  • ⁇ V OUT ⁇ ⁇ / C11 ⁇ ⁇ (V OUT ⁇ V IN )... (6)
  • Solving this for ⁇ gives Eq. (7).
  • ⁇ ⁇ / ⁇ ⁇ C11 ⁇ (V OUT ⁇ V IN ) / V OUT ... (7)
  • a turn-off signal TURN_OFF that changes after the lapse of time ⁇ proportional to (V OUT ⁇ V IN ) / V OUT is generated after the start signal START_B changes. Can be done.
  • the time tau by driving the DC / DC converter 100 as the on-time T ON, can be stabilized switching frequency.
  • FIG. 17 is a circuit diagram of the on-time generation circuit 420A according to the second embodiment.
  • the threshold voltage generation circuit 430A includes a second capacitor C12.
  • the threshold voltage generation circuit 430A charges the second capacitor C12 with (V OUT- V IN ) in the OFF state ⁇ OFF of the switching transistor M1. Further, the threshold voltage generation circuit 430A has a voltage (switching voltage) V SW of a switching pin SW which is a connection node between the inductor L1 and the switching transistor M1 at one end of the second capacitor C12 when the switching transistor M1 is in the ON state ⁇ ON. Is applied, and the voltage at the other end of the second capacitor C12 is supplied to the comparator 422 as a threshold voltage VTH.
  • the threshold voltage generation circuit 430 In addition to the second capacitor C12, a first selector 432 and a second selector 434 are included.
  • the first selector 432 applies an input voltage VIN to one end of the second capacitor C12 when the switching transistor M1 is in the OFF state ⁇ OFF , and DC / ON one end of the second capacitor C12 when the switching transistor M1 is in the ON state ⁇ ON. It is connected to the switching pin SW of the DC converter 100.
  • the second selector 434 applies an output voltage V OUT to the other end of the second capacitor C12 in the off state of the switching transistor M1, and in the ON state ⁇ ON of the switching transistor M1, the other end of the second capacitor C12 is a comparator. Connect with 422.
  • FIG. 18 is an operation waveform diagram of the on-time generation circuit 420A of FIG. Before time t 0 , the off state is ⁇ OFF , and the second capacitor C12 is charged at (V OUT ⁇ V IN).
  • the ON state changes to ⁇ ON.
  • the switch SW1 is turned off in response to the start signal START_B, charging of the first capacitor C11 starts to rise with a slope capacitor voltage V C11 is proportional to the output voltage V OUT.
  • the on-time generator circuit 420A of FIG. 17 can generate the coil current I L (or load current) and the on-time T ON in consideration the on-resistance R ON1 of the switching transistor M1.
  • Example 2.2 and Example 2.3 described later since a low-pass filter is not required as in Example 2.2 and Example 2.3 described later, it can be mounted with a small circuit area.
  • FIG. 19 is a circuit diagram of the on-time generation circuit 420B according to the second embodiment.
  • the configuration of the threshold voltage generation circuit 430B of the on-time generation circuit 420B is different from that of the threshold voltage generation circuit 430A of FIG.
  • the threshold voltage generation circuit 430B includes an inverter 436 and a low-pass filter 438.
  • the inverter 436 inverts the switching voltage V SW generated in the switching pin SW.
  • An output voltage V OUT is supplied to the power supply terminal of the inverter 436, and therefore the amplitude of the output signal of the inverter 436 is equal to the output voltage V OUT.
  • the low-pass filter 438 smoothes the output of the inverter 436 and generates a threshold voltage VTH.
  • the low-pass filter 438 can be configured with an RC filter.
  • FIG. 20 is an operation waveform diagram of the on-time generation circuit 420B of FIG.
  • the output of the low-pass filter 438 is given by the equation (10).
  • V TH V OUT x d ... (10) d is the duty cycle of the first pulse signal Sp1. Since the equation (4) holds in the steady state of the continuous current mode, the equation (11) is obtained from the equations (4) and (10).
  • Example 2.3 In Example 2.2, the equation (4) holds during the current continuous mode, but the threshold voltage VTH deviates from the appropriate voltage level in the current discontinuous mode in which the equation (4) does not hold. .. Therefore, the frequency fluctuation becomes large immediately after the transition from the current discontinuous mode to the current continuous mode.
  • Example 2.3 a configuration for solving this problem will be described.
  • FIG. 21 is a circuit diagram of the on-time generation circuit 420C according to the second embodiment.
  • the threshold voltage generation circuit 430C is configured to charge the capacitor C of the RC filter 438 with V OUT- V IN while operating in the current discontinuous mode. Specifically, during the current discontinuity mode, V OUT is applied to one end of the capacitor C and input voltage V IN is applied to the other end.
  • the threshold voltage generation circuit 430C includes a third selector 440 and a fourth selector 442 in addition to the inverter 436 and the low-pass filter 438.
  • the third selector 440 applies the output voltage of the inverter 436 to one end of the resistor R during the current continuous mode ⁇ CCM , and applies the output voltage V OUT to one end of the resistor R during the current discontinuous mode ⁇ DCM. .. Further, the fourth selector 442 applies a ground voltage of 0 V to the other end of the capacitor C during the current continuous mode ⁇ CCM , and applies an input voltage V IN to the other end of the capacitor C during the current discontinuous mode ⁇ DCM. ..
  • the voltage across the capacitor C is maintained at V OUT- V IN during the current discontinuous mode ⁇ DCM , so that the appropriate threshold voltage is applied when the current transition to the current continuous mode ⁇ CCM.
  • the operation can be restarted from VTH.
  • FIG. 22 is a circuit diagram of the on-time generation circuit 420D according to the 2.4th embodiment.
  • the on-time generation circuit 420D includes a comparator 422, a current source CS1, a capacitor C11, and a switch SW1. An input voltage V IN is applied to one end of the capacitor C11.
  • the capacitor voltage VC11 When the switch SW1 is on, the capacitor voltage VC11 is equal to the input voltage VIN. When the switch SW1 is turned off, the capacitor voltage VC 11 increases with a slope proportional to the output voltage V OUT , with the input voltage V IN as the initial value.
  • the comparator 422 compares the capacitor voltage VC11 with the output voltage V OUT . Output TURN_OFF the comparator 422, the capacitor voltage V C11 is, changes by V OUT -V IN, to level transitions.
  • the switching transistor M1 and the synchronous rectifying transistor M2 are integrated in the control circuit 400, but the switching transistor M1 and the synchronous rectifying transistor M2 may be external discrete elements. Further, the synchronous rectifier transistor M2 may be an N-channel MOSFET, in which case a bootstrap circuit may be added to the second driver 416.
  • This disclosure relates to a DC / DC converter.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

メインコンパレータ３０８は、ＤＣ／ＤＣコンバータ１００の出力電圧ＶＯＵＴに応じたフィードバック電圧ＶＦＢを基準電圧ＶＲＥＦと比較し、フィードバック電圧ＶＦＢが基準電圧ＶＲＥＦを下回ると、ターンオン信号Ｓ１をアサートする。タイマー回路３２０は、ターンオン信号Ｓ１のアサートから、（ＶＯＵＴ－ＶＩＮ）／ＶＯＵＴに比例するオン時間ＴＯＮの経過後にレベル遷移するターンオフ信号Ｓ２を生成する。

Description

ＤＣ／ＤＣコンバータの制御回路および電源回路
　本開示は、ＤＣ／ＤＣコンバータに関する。
　ある電圧値の直流電圧を別の電圧値の直流電圧に変換する際に、ＤＣ／ＤＣコンバータが利用される。ＤＣ／ＤＣコンバータの制御方式として、リップル制御方式が知られている。リップル制御方式では、ＤＣ／ＤＣコンバータの出力電圧をしきい値電圧と比較し、出力電圧がしきい値電圧を超えると（あるいは下回ると）、それをトリガーとしてスイッチングトランジスタのオン、オフを切り替える方式である。リップル制御方式は、エラーアンプを用いた電圧モード制御方式や電流モード制御方式に比べて、応答速度が高く、また消費電力を削減できるという利点を有する。
特開２０１８－１１０５３０号公報 特開２０１７－１６９２５９号公報
　本発明者らは、昇圧コンバータに、ボトム検出・一定オン時間（ＣＯＴ:Constant On Time）のリップル制御を適用することを検討した。
　この方式は、位相補償が不要であるため設計が容易であり、また高速過渡応答に優れるという特徴を有する。一方で、オン時間を固定すると、スイッチング周波数が大きく変動するという問題がある。
　本開示のある態様は係る課題に鑑みてなされたものであり、その例示的な目的のひとつは、スイッチング周波数を安定化可能な昇圧ＤＣ／ＤＣコンバータの制御回路の提供にある。
　また本開示のある態様の例示的な目的のひとつは、過電流状態において出力電圧を低下させることが可能なＤＣ／ＤＣコンバータおよびその制御回路の提供にある。
１．　本開示のある態様は、入力電圧ＶＩＮを昇圧し、出力電圧ＶＯＵＴを生成するＤＣ／ＤＣコンバータの制御回路に関する。制御回路は、ＤＣ／ＤＣコンバータの出力電圧に応じたフィードバック電圧を基準電圧と比較し、フィードバック電圧が基準電圧を下回ると、ターンオン信号をアサートするメインコンパレータと、ターンオン信号のアサートから、（ＶＯＵＴ－ＶＩＮ）／ＶＯＵＴに比例するオン時間の経過後にレベル遷移するターンオフ信号を生成するタイマー回路と、を備える。
２．　本開示のある態様の制御回路は、スイッチングトランジスタを有するＤＣ／ＤＣコンバータの制御回路に関する。制御回路は、ＤＣ／ＤＣコンバータの出力電圧に応じたフィードバック電圧を基準電圧と比較し、フィードバック電圧が基準電圧を下回ると、ターンオン信号をアサートするメインコンパレータと、スイッチングトランジスタのターンオンからオン時間の経過後にターンオフ信号をアサートするオン時間生成回路と、スイッチングトランジスタのオン期間において、スイッチングトランジスタに流れる電流が過電流しきい値を超えると、過電流検出信号をアサートする過電流検出回路と、スイッチングトランジスタのターンオンから所定時間の経過後までの期間、アサートされるターンオン禁止信号を生成するターンオン禁止回路と、ターンオン禁止信号がネゲートされる期間に、ターンオン信号がアサートされるとオンレベルに遷移し、ターンオフ信号または過電流検出信号がアサートされると、オフレベルに遷移するパルス信号を生成するロジック回路と、パルス信号に応じてスイッチングトランジスタを駆動するドライバと、を備える。
　なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
　本開示のある態様によれば、昇圧ＤＣ／ＤＣコンバータのスイッチング周波数を安定化できる。本開示のある態様によれば、ＤＣ／ＤＣコンバータの過電流状態において、出力電圧を低下させることができる。
図１は、実施形態１に係るＤＣ／ＤＣコンバータの回路図である。 図２は、ＤＣ／ＤＣコンバータの出力回路の等価回路図である。 図３は、タイマー回路の基本構成を示す回路図である。 図４は、図３のタイマー回路の動作波形図である。 図５は、実施例１．１に係るタイマー回路の回路図である。 図６は、図５のタイマー回路の動作波形図である。 図７は、実施例１．２に係るタイマー回路の回路図である。 図８は、図７のタイマー回路の動作波形図である。 図９は、実施例１．３に係るタイマー回路の回路図である。 図１０は、実施例１．４に係るタイマー回路の回路図である。 図１１は、実施形態２に係るＤＣ／ＤＣコンバータの回路図である。 図１２は、図１１のＤＣ／ＤＣコンバータの正常状態（非過電流状態）の動作波形図である。 図１３は、図１１のＤＣ／ＤＣコンバータの過電流状態の動作波形図である。 図１４は、ＤＣ／ＤＣコンバータの出力回路の等価回路図である。 図１５は、オン時間生成回路の基本構成を示す回路図である。 図１６は、図１５のオン時間生成回路の動作波形図である。 図１７は、実施例２．１に係るオン時間生成回路の回路図である。 図１８は、図１７のオン時間生成回路の動作波形図である。 図１９は、実施例２．２に係るオン時間生成回路の回路図である。 図２０は、図１９のオン時間生成回路の動作波形図である。 図２１は、実施例２．３に係るオン時間生成回路の回路図である。 図２２は、実施例２．４に係るオン時間生成回路の回路図である。
（実施形態の概要）
　本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。またこの概要は、考えられるすべての実施形態の包括的な概要ではなく、実施形態の欠くべからざる構成要素を限定するものではない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
１．　本明細書に開示される一実施形態は、入力電圧ＶＩＮを昇圧し、出力電圧ＶＯＵＴを生成するＤＣ／ＤＣコンバータの制御回路に関する。制御回路は、ＤＣ／ＤＣコンバータの出力電圧に応じたフィードバック電圧を基準電圧と比較し、フィードバック電圧が基準電圧を下回ると、ターンオン信号をアサートするメインコンパレータと、ターンオン信号のアサートから、（ＶＯＵＴ－ＶＩＮ）／ＶＯＵＴに比例するオン時間の経過後にレベル遷移するターンオフ信号を生成するタイマー回路と、を備える。
　この態様によると、入力電圧および出力電圧に応じて、オン時間を適応的に変化させることにより、スイッチング周波数を安定化できる。
　タイマー回路は、第１キャパシタと、第１キャパシタと接続され、ＶＯＵＴに比例する電流を生成する電流源と、第１キャパシタに、（ＶＯＵＴ－ＶＩＮ）に比例した電圧変化が生じたことを検出するコンパレータと、を含んでもよい。
　電流源が生成する電流をＩ＝α×ＶＯＵＴとする。第１キャパシタに、（ＶＯＵＴ－ＶＩＮ）に比例した電圧変化ΔＶ＝β×（ＶＯＵＴ－ＶＩＮ）が発生するのに要する時間ＴＯＮは、
　ＴＯＮ＝ΔＶ／Ｉ＝β×（ＶＯＵＴ－ＶＩＮ）／（α×ＶＯＵＴ）
　　　＝（β／α）×（ＶＯＵＴ－ＶＩＮ）／ＶＯＵＴ
　となり、（ＶＯＵＴ－ＶＩＮ）／ＶＯＵＴに比例するオン時間を生成できる。
　第１キャパシタの一端は接地されてもよい。タイマー回路は、（ＶＯＵＴ－ＶＩＮ）に応じたしきい値電圧を生成するしきい値電圧生成回路をさらに含んでもよい。コンパレータは、第１キャパシタの他端の電圧を、しきい値電圧と比較してもよい。
　しきい値電圧生成回路は、第２キャパシタを含んでもよい。しきい値電圧生成回路は、スイッチングトランジスタのオフ状態において、第２キャパシタを（ＶＯＵＴ－ＶＩＮ）で充電し、スイッチングトランジスタのオン期間において、第２キャパシタの一端に、インダクタとスイッチングトランジスタの接続ノードのスイッチング電圧を印加し、第２キャパシタの他端の電圧をしきい値電圧としてもよい。オン期間におけるスイッチング電圧は、Ｉ×ＲＯＮ１となる。Ｉはスイッチングトランジスタに流れる電流、ＲＯＮ１はスイッチングトランジスタのオン抵抗である。したがって、この構成によれば、スイッチングトランジスタのオン抵抗を考慮したオン時間を生成できる。
　しきい値電圧生成回路は、第２キャパシタと、スイッチングトランジスタのオフ状態において第２キャパシタの一端に入力電圧ＶＩＮを印加し、スイッチングトランジスタのオン期間において第２キャパシタの一端を、ＤＣ／ＤＣコンバータのインダクタとスイッチングトランジスタの接続ノードと接続する第１セレクタと、スイッチングトランジスタのオフ状態において、第２キャパシタの他端に出力電圧ＶＯＵＴを印加し、スイッチングトランジスタのオン期間において、第２キャパシタの他端を、コンパレータと接続する第２セレクタと、を含んでもよい。この構成によれば、スイッチングトランジスタのオン抵抗を考慮したオン時間を生成できる。
　しきい値電圧生成回路は、ＤＣ／ＤＣコンバータのインダクタとスイッチングトランジスタの接続ノードに生ずるスイッチング電圧を反転するインバータと、インバータの出力を平滑化し、しきい値電圧を生成するフィルタと、を含んでもよい。この構成によれば、スイッチングトランジスタおよび同期整流トランジスタのオン抵抗ならびに、インダクタの等価直列抵抗の影響を考慮したオン時間を生成できる。
　フィルタは、ＲＣフィルタであってもよい。しきい値電圧生成回路は、電流不連続モードで動作する間、ＲＣフィルタのキャパシタを、ＶＯＵＴ－ＶＩＮで充電してもよい。この構成によれば、電流不連続モードから電流連続モードに復帰したときに、適切なオン時間から、動作を再開できる。
　フィルタは、抵抗およびキャパシタを含むＲＣフィルタであってもよい。しきい値電圧生成回路は、電流連続モードの間、抵抗の一端にインバータの出力電圧を印加し、電流不連続モードの間、抵抗の一端に、出力電圧ＶＯＵＴを印加する第３セレクタと、電流連続モードの間、キャパシタの他端に接地電圧を印加し、電流不連続モードの間、キャパシタの他端に入力電圧ＶＩＮを印加する第４セレクタと、をさらに含んでもよい。この構成によれば、電流不連続モードから電流連続モードに復帰したときに、適切なオン時間から、動作を再開できる。
　第１キャパシタの一端には、入力電圧ＶＩＮが印加されてもよい。コンパレータは、第１キャパシタの他端の電圧を、出力電圧ＶＯＵＴと比較してもよい。トランジスタのオン抵抗やインダクタの等価直列抵抗を無視しているため、重負荷での周波数は速くなるものの、簡易な構成で、オン時間を生成できる。
　制御回路は、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
２．　本明細書に開示される一実施形態は、スイッチングトランジスタを有するＤＣ／ＤＣコンバータの制御回路に関する。制御回路は、ＤＣ／ＤＣコンバータの出力電圧に応じたフィードバック電圧を基準電圧と比較し、フィードバック電圧が基準電圧を下回ると、ターンオン信号をアサートするメインコンパレータと、ターンオン信号のアサートから、オン時間の経過後にターンオフ信号をアサートするオン時間生成回路と、スイッチングトランジスタのオン期間において、スイッチングトランジスタに流れる電流が過電流しきい値を超えると、過電流検出信号をアサートする過電流検出回路と、スイッチングトランジスタのターンオンから所定時間の経過までの期間、アサートされるターンオン禁止信号を生成するターンオン禁止回路と、ターンオン禁止信号がネゲートされる期間に、ターンオン信号がアサートされるとオンレベルに遷移し、ターンオフ信号または過電流検出信号がアサートされると、オフレベルに遷移するパルス信号を生成するロジック回路と、パルス信号に応じてスイッチングトランジスタを駆動するドライバと、を備える。
　この態様によると、過電流状態において出力電圧を低下させることができる。
　ＤＣ／ＤＣコンバータは入力電圧ＶＩＮを昇圧し、出力電圧ＶＯＵＴを生成する昇圧型であってもよい。
　オン時間は（ＶＯＵＴ－ＶＩＮ）／ＶＯＵＴに比例してもよい。入力電圧および出力電圧に応じて、オン時間を適応的に変化させることにより、スイッチング周波数を安定化できる。
　オン時間生成回路は、第１キャパシタと、第１キャパシタと接続され、ＶＯＵＴに比例する電流を生成する電流源と、第１キャパシタに、（ＶＯＵＴ－ＶＩＮ）に比例した電圧変化が生じたことを検出するコンパレータと、を含んでもよい。
　電流源が生成する電流をＩ＝α×ＶＯＵＴとする。第１キャパシタに、（ＶＯＵＴ－ＶＩＮ）に比例した電圧変化ΔＶ＝β×（ＶＯＵＴ－ＶＩＮ）が発生するのに要する時間ＴＯＮは、
　ＴＯＮ＝ΔＶ／Ｉ＝β×（ＶＯＵＴ－ＶＩＮ）／（α×ＶＯＵＴ）
　　　＝（β／α）×（ＶＯＵＴ－ＶＩＮ）／ＶＯＵＴ
　となり、（ＶＯＵＴ－ＶＩＮ）／ＶＯＵＴに比例するオン時間を生成できる。
　第１キャパシタの一端は接地されてもよい。オン時間生成回路は、（ＶＯＵＴ－ＶＩＮ）に応じたしきい値電圧を生成するしきい値電圧生成回路をさらに含んでもよい。コンパレータは、第１キャパシタの他端の電圧を、しきい値電圧と比較してもよい。
　しきい値電圧生成回路は、第２キャパシタを含んでもよい。しきい値電圧生成回路は、スイッチングトランジスタのオフ状態において、第２キャパシタを（ＶＯＵＴ－ＶＩＮ）で充電し、スイッチングトランジスタのオン期間において、第２キャパシタの一端に、インダクタとスイッチングトランジスタの接続ノードのスイッチング電圧を印加し、第２キャパシタの他端の電圧をしきい値電圧としてもよい。オン期間におけるスイッチング電圧は、Ｉ×ＲＯＮ１となる。Ｉはスイッチングトランジスタに流れる電流、ＲＯＮ１はスイッチングトランジスタのオン抵抗である。したがって、この構成によれば、スイッチングトランジスタのオン抵抗を考慮したオン時間を生成できる。
　しきい値電圧生成回路は、第２キャパシタと、スイッチングトランジスタのオフ状態において第２キャパシタの一端に入力電圧ＶＩＮを印加し、スイッチングトランジスタのオン期間において第２キャパシタの一端を、ＤＣ／ＤＣコンバータのインダクタとスイッチングトランジスタの接続ノードと接続する第１セレクタと、スイッチングトランジスタのオフ状態において、第２キャパシタの他端に出力電圧ＶＯＵＴを印加し、スイッチングトランジスタのオン期間において、第２キャパシタの他端を、コンパレータと接続する第２セレクタと、を含んでもよい。この構成によれば、スイッチングトランジスタのオン抵抗を考慮したオン時間を生成できる。
　しきい値電圧生成回路は、ＤＣ／ＤＣコンバータのインダクタとスイッチングトランジスタの接続ノードに生ずるスイッチング電圧を反転するインバータと、インバータの出力を平滑化し、しきい値電圧を生成するフィルタと、を含んでもよい。この構成によれば、スイッチングトランジスタおよび同期整流トランジスタのオン抵抗ならびに、インダクタの等価直列抵抗の影響を考慮したオン時間を生成できる。
　フィルタは、ＲＣフィルタであってもよい。しきい値電圧生成回路は、電流不連続モードで動作する間、ＲＣフィルタのキャパシタを、ＶＯＵＴ－ＶＩＮで充電してもよい。この構成によれば、電流不連続モードから電流連続モードに復帰したときに、適切なオン時間から、動作を再開できる。
　フィルタは、抵抗およびキャパシタを含むＲＣフィルタであってもよい。しきい値電圧生成回路は、電流連続モードの間、抵抗の一端にインバータの出力電圧を印加し、電流不連続モードの間、抵抗の一端に、出力電圧ＶＯＵＴを印加する第３セレクタと、電流連続モードの間、キャパシタの他端に接地電圧を印加し、電流不連続モードの間、キャパシタの他端に入力電圧ＶＩＮを印加する第４セレクタと、をさらに含んでもよい。この構成によれば、電流不連続モードから電流連続モードに復帰したときに、適切なオン時間から、動作を再開できる。
　第１キャパシタの一端には、入力電圧ＶＩＮが印加されてもよい。コンパレータは、第１キャパシタの他端の電圧を、出力電圧ＶＯＵＴと比較してもよい。トランジスタのオン抵抗やインダクタの等価直列抵抗を無視しているため、重負荷での周波数は速くなるものの、簡易な構成で、オン時間を生成できる。
　制御回路は、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
（実施形態）
　以下、本開示を好適な実施形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施形態は、発明を限定するものではなく例示であって、実施形態に記述されるすべての特徴やその組み合わせは、必ずしも発明あるいは開示の本質的なものであるとは限らない。
　本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
　同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
　また、「信号Ａ（電圧、電流）が信号Ｂ（電圧、電流）に応じている」とは、信号Ａが信号Ｂと相関を有することを意味し、具体的には、（i）信号Ａが信号Ｂである場合、（ii）信号Ａが信号Ｂに比例する場合、（iii）信号Ａが信号Ｂをレベルシフトして得られる場合、（iv）信号Ａが信号Ｂを増幅して得られる場合、（v）信号Ａが信号Ｂを反転して得られる場合、（vi）あるいはそれらの任意の組み合わせ、等を意味する。「応じて」の範囲は、信号Ａ、Ｂの種類、用途に応じて定まることが当業者には理解される。
　本明細書において参照する波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化され、あるいは誇張もしくは強調されている。
　図１は、実施形態１に係るＤＣ／ＤＣコンバータ１００の回路図である。ＤＣ／ＤＣコンバータ１００は、昇圧コンバータであり、入力ライン（入力端子）１０２の入力電圧ＶＩＮを昇圧し、所定の電圧レベルに安定化して、出力ライン（出力端子）１０４に接続される負荷４に供給する。
　ＤＣ／ＤＣコンバータ１００は、出力回路１１０と、制御回路３００を備える。出力回路１１０は、インダクタＬ１、スイッチングトランジスタ（ローサイドトランジスタ）Ｍ１、同期整流トランジスタ（ハイサイドトランジスタ）Ｍ２、出力キャパシタＣ１を含む。
　制御回路３００は、リップル制御方式、より具体的にはボトム検出方式のコントローラであり、スイッチングピンＳＷおよび出力ピンＯＵＴを備える。スイッチングピンＳＷには、外付けのインダクタＬ１が接続され、出力ピンＯＵＴには、外付けの出力キャパシタＣ１および出力ライン１０４が接続される。
　制御回路３００は、分圧回路３０２、メインコンパレータ３０８、ロジック回路３１２、第１ドライバ３１４、第２ドライバ３１６、タイマー回路３２０およびスイッチングトランジスタＭ１、同期整流トランジスタＭ２を備え、ひとつの半導体基板に集積化されたＩＣ（Integrated Circuit）である。
　分圧回路３０２は、抵抗Ｒ１１，Ｒ１２を含み、出力電圧ＶＯＵＴを分圧し、フィードバック電圧ＶＦＢを生成する。
　メインコンパレータ３０８は、ＤＣ／ＤＣコンバータ１００の出力電圧ＶＯＵＴに応じたフィードバック電圧ＶＦＢを基準電圧ＶＲＥＦと比較し、フィードバック電圧ＶＦＢが基準電圧ＶＲＥＦを下回ると、ターンオン信号Ｓ１をアサートする。ターンオン信号Ｓ１は、ＶＦＢとＶＲＥＦの大小関係を示すパルス信号であり、ポジティブエッジかネガティブエッジの一方を、アサートに対応付けることができる。
　ロジック回路３１２は、ターンオン信号Ｓ１にもとづいて、スイッチングトランジスタＭ１および同期整流トランジスタＭ２のオン、オフを指示するパルス信号Ｓｐ１，Ｓｐ２を生成する。
　ロジック回路３１２は、ターンオン信号Ｓ１のアサートをトリガーとして、スタート信号ＳＴＡＲＴＸを変化させ、タイマー回路３２０を動作させる。タイマー回路３２０は、ターンオン信号Ｓ１のアサートから、（ＶＯＵＴ－ＶＩＮ）／ＶＯＵＴに比例するオン時間ＴＯＮの経過後にレベル遷移するターンオフ信号Ｓ２を生成する。ターンオフ信号Ｓ２は、スイッチングトランジスタＭ１のターンオフのタイミングを示す。
　第１パルス信号Ｓｐ１は、ターンオン信号Ｓ１のアサートから、ターンオフ信号Ｓ２がアサートされるオン時間ＴＯＮの間、オンレベル（たとえばハイ）であり、次のターンオン信号Ｓ１のアサートまでの間、オフレベル（たとえばロー）となる。
　電流連続モード（ＣＣＭ）において、ロジック回路３１２は、第２パルス信号Ｓｐ２を、第１パルス信号Ｓｐ１と相補的に変化させる。電流不連続モード（ＤＣＭ）では、同期整流トランジスタＭ２に流れる電流のゼロクロスを検出し、電流ゼロクロスから次のターンオン信号Ｓ１のアサートまでの間、第１パルス信号Ｓｐ１、第２パルス信号Ｓｐ２の両方のオフレベルを維持する。
　図２は、ＤＣ／ＤＣコンバータ１００の出力回路１１０の等価回路図である。ＲＤＣは、インダクタＬ１および配線等の等価直列抵抗である。ＲＯＮ１はスイッチングトランジスタＭ１のオン抵抗、ＲＯＮ２は同期整流トランジスタＭ２のオン抵抗を表す。
　スイッチング周期をＴとする。スイッチングトランジスタＭ１のオン状態φＯＮにおいて、ＩＬ＝ＩＭ１であり、インダクタＬ１の両端間電圧は、｛ＶＩＮ－（ＲＯＮ１＋ＲＤＣ）×ＩＬ｝となる。したがって、オン状態φＯＮにおけるインダクタ電流ＩＬの増加幅ΔＩＯＮは、式（１）で表される。ＴＯＮは、オン状態の長さであり、オン時間という。
　ΔＩＯＮ＝ＴＯＮ／Ｌ×｛ＶＩＮ－（ＲＯＮ１＋ＲＤＣ）×ＩＬ｝　　…（１）
　スイッチングトランジスタＭ１のオフ状態φＯＦＦにおいて、ＩＬ＝ＩＭ２であり、インダクタＬ１の両端間電圧は、｛ＶＯＵＴ＋（ＲＯＮ１＋ＲＤＣ）×ＩＬ－ＶＩＮ｝となる。したがって、オフ状態φＯＦＦにおけるインダクタ電流ＩＬの減少幅ΔＩＯＦＦは、式（２）で表される。
　ΔＩＯＦＦ＝（Ｔ－ＴＯＮ）／Ｌ×｛ＶＯＵＴ＋（ＲＯＮ２＋ＲＤＣ）×ＩＬ－ＶＩＮ｝　　…（２）
　電流連続モードにおいて出力電圧ＶＯＵＴが安定化されているとき、ΔＩＯＮ＝ΔＩＯＦＦが成り立つ。したがって、デューティサイクルｄは、式（３）で表される。
　ｄ＝ＴＯＮ／Ｔ
　＝｛ＶＯＵＴ－ＶＩＮ＋（ＲＯＮ２＋ＲＤＣ）×ＩＬ｝／｛ＶＯＵＴ－（ＲＯＮ１－ＲＯＮ２）×ＩＬ｝
　　…（３）
　ＲＯＮ１＝ＲＯＮ２＝ＲＤＣ＝０と仮定した場合、式（４）を得る。
　ｄ＝ＴＯＮ／Ｔ
　＝｛ＶＯＵＴ－ＶＩＮ｝／ＶＯＵＴ　　…（４）
　図１の制御回路３００によれば、昇圧コンバータにおいて、入力電圧ＶＩＮおよび出力電圧ＶＯＵＴに応じて、式（４）を満たすようにオン時間ＴＯＮを適応的に変化させることにより、スイッチング周波数を一定に保つことが可能となる。
　本開示は、図１のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、方法に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。
　続いて、タイマー回路３２０の構成について、いくつかの実施例にもとづいて説明する。
　図３は、タイマー回路３２０の基本構成を示す回路図である。タイマー回路３２０は、第１キャパシタＣ１１、電流源ＣＳ１、コンパレータ３２２、しきい値電圧生成回路３３０を備える。
　電流源ＣＳ１は、第１キャパシタＣ１１と接続され、ＶＯＵＴに比例する電流Ｉ（∝ＶＯＵＴ）を生成する。たとえば電流源ＣＳ１は、Ｖ／Ｉ変換回路であってもよい。コンパレータ３２２は、第１キャパシタＣ１１の両端間電圧ＶＣ１１を監視し、（ＶＯＵＴ－ＶＩＮ）に比例した電圧変化が生じたことを検出する。
　図３において、第１キャパシタＣ１１の一端は接地される。しきい値電圧生成回路３３０は、（ＶＯＵＴ－ＶＩＮ）に比例したしきい値電圧ＶＴＨ∝（ＶＯＵＴ－ＶＩＮ）生成する。コンパレータ３２２は、第１キャパシタＣ１１の他端の電圧ＶＣ１１を、しきい値電圧ＶＴＨと比較する。スイッチＳＷ１は、第１キャパシタＣ１１と並列に接続され、スタート信号ＳＴＡＲＴＸに応じて制御される。
　図４は、図３のタイマー回路３２０の動作波形図である。時刻ｔ０より前においてスタート信号ＳＴＡＲＴＸはハイであり、第１キャパシタＣ１１の電圧ＶＣ１１は０Ｖである。時刻ｔ０にスタート信号ＳＴＡＲＴＸがハイからローに遷移すると、電流源ＣＳ１が生成する電流Ｉによって、第１キャパシタＣ１１が充電され、第１キャパシタＣ１１の電圧ＶＣ１１は、電流Ｉに比例した傾きで増大する。
　Ｉ＝αＶＯＵＴ
　時刻ｔ０から、時間ｔ経過後におけるキャパシタの電圧ＶＣ１１は、式（５）で表される。
　ＶＣ１１＝αＶＯＵＴ×ｔ／Ｃ１１　　　…（５）
　しきい値電圧ＶＴＨが、ＶＴＨ＝β×（ＶＯＵＴ－ＶＩＮ）であるとする。キャパシタ電圧ＶＣ１１が、しきい値電圧ＶＴＨに到達するまでの時間をτとすると、式（６）が成り立つ。
　αＶＯＵＴ×τ／Ｃ１１＝β×（ＶＯＵＴ－ＶＩＮ）　　　…（６）
　これをτについて解くと、式（７）を得る。
　τ＝α／β×Ｃ１１×（ＶＯＵＴ－ＶＩＮ）／ＶＯＵＴ　　　…（７）
　したがって、図２のタイマー回路３２０によれば、スタート信号ＳＴＡＲＴＸが変化してから、（ＶＯＵＴ－ＶＩＮ）／ＶＯＵＴに比例する時間τの経過後に変化するターンオフ信号Ｓ２を生成することができる。この時間τを、オン時間ＴＯＮとしてＤＣ／ＤＣコンバータ１００を駆動することで、スイッチング周波数を安定化できる。
（実施例１．１）
　図５は、実施例１．１に係るタイマー回路３２０Ａの回路図である。しきい値電圧生成回路３３０Ａは、第２キャパシタＣ１２を含む。
　しきい値電圧生成回路３３０Ａは、スイッチングトランジスタＭ１のオフ状態φＯＦＦにおいて、第２キャパシタＣ１２を（ＶＯＵＴ－ＶＩＮ）で充電する。またしきい値電圧生成回路３３０Ａは、スイッチングトランジスタＭ１のオン状態φＯＮにおいて、第２キャパシタＣ１２の一端に、インダクタＬ１とスイッチングトランジスタＭ１の接続ノードであるスイッチングピンＳＷの電圧（スイッチング電圧）ＶＳＷを印加し、第２キャパシタＣ１２の他端の電圧を、しきい値電圧ＶＴＨとしてコンパレータ３２２に供給する。
　たとえばしきい値電圧生成回路３３０は。第２キャパシタＣ１２に加えて、第１セレクタ３３２、第２セレクタ３３４を含む。第１セレクタ３３２は、スイッチングトランジスタＭ１のオフ状態φＯＦＦにおいて、第２キャパシタＣ１２の一端に入力電圧ＶＩＮを印加し、スイッチングトランジスタＭ１のオン状態φＯＮにおいて第２キャパシタＣ１２の一端を、ＤＣ／ＤＣコンバータ１００のスイッチングピンＳＷと接続する。
　第２セレクタ３３４は、スイッチングトランジスタＭ１のオフ状態において、第２キャパシタＣ１２の他端に出力電圧ＶＯＵＴを印加し、スイッチングトランジスタＭ１のオン状態φＯＮにおいて、第２キャパシタＣ１２の他端を、コンパレータ３２２と接続する。
　以上がタイマー回路３２０Ａの構成である。図６は、図５のタイマー回路３２０Ａの動作波形図である。時刻ｔ０より前はオフ状態φＯＦＦであり、第２キャパシタＣ１２が（ＶＯＵＴ－ＶＩＮ）で充電される。
　時刻ｔ０にオン状態φＯＮに変化する。スタート信号ＳＴＡＲＴＸに応じてスイッチＳＷ１がオフすると、第１キャパシタＣ１１の充電が開始し、キャパシタ電圧ＶＣ１１が出力電圧ＶＯＵＴに比例した傾きで上昇する。
　オン状態φＯＮの間、第２キャパシタＣ１２の電位差は維持されるから、しきい値電圧ＶＴＨは、
　ＶＴＨ＝（ＶＯＵＴ－ＶＩＮ）＋ＶＳＷ
　　　＝（ＶＯＵＴ－ＶＩＮ）＋ＲＯＮ１・ＩＬ　　　…（８）
となる。
　したがって、タイマー回路３２０Ａが生成するオン時間ＴＯＮは、
　ＴＯＮ＝Ｃ１１／α×｛（ＶＯＵＴ－ＶＩＮ）＋ＲＯＮ１・ＩＬ｝／ＶＯＵＴ　　　…（９）
となる。
　このように、図５のタイマー回路３２０Ａによれば、コイル電流ＩＬ（すなわち負荷電流）およびスイッチングトランジスタＭ１のオン抵抗ＲＯＮ１を考慮したオン時間ＴＯＮを生成できる。
　また、後述する実施例１．２、実施例１．３のようにローパスフィルタが不要であるため、小さい回路面積で実装することができる。
（実施例１．２）
　図７は、実施例１．２に係るタイマー回路３２０Ｂの回路図である。このタイマー回路３２０Ｂは、しきい値電圧生成回路３３０Ｂの構成が、図５のしきい値電圧生成回路３３０Ａと異なっている。
　しきい値電圧生成回路３３０Ｂは、インバータ３３６およびローパスフィルタ３３８を含む。インバータ３３６は、スイッチングピンＳＷに生ずるスイッチング電圧ＶＳＷを反転する。インバータ３３６の電源端子には、出力電圧ＶＯＵＴが供給されており、したがってインバータ３３６の出力信号の振幅は、出力電圧ＶＯＵＴと等しい。
　ローパスフィルタ３３８は、インバータ３３６の出力を平滑化し、しきい値電圧ＶＴＨを生成する。たとえばローパスフィルタ３３８は、ＲＣフィルタで構成することができる。
　図８は、図７のタイマー回路３２０Ｂの動作波形図である。ローパスフィルタ３３８の出力は、式（１０）となる。
　ＶＴＨ＝ＶＯＵＴ×ｄ　　　…（１０）
　ｄは、第１パルス信号Ｓｐ１のデューティサイクルである。電流連続モードの定常状態において、式（４）が成り立っているから、式（４）と式（１０）から、式（１１）を得る。
　ＶＴＨ＝ＶＯＵＴ×｛ＶＯＵＴ－ＶＩＮ｝／ＶＯＵＴ＝ＶＯＵＴ－ＶＩＮ
　つまり、ＶＯＵＴ－ＶＩＮに比例したしきい値電圧ＶＴＨを生成できる。
（実施例１．３）
　実施例１．２では、電流連続モードの間は、式（４）が成り立つが、式（４）が成立しない電流不連続モードにおいて、しきい値電圧ＶＴＨが、適切な電圧レベルから逸脱する。したがって、電流不連続モードから電流連続モードに移行した直後に、周波数変動が大きくなる。実施例１．３では、この問題を解決する構成を説明する。
　図９は、実施例１．３に係るタイマー回路３２０Ｃの回路図である。しきい値電圧生成回路３３０Ｃは、電流不連続モードで動作する間、ＲＣフィルタ３３８のキャパシタＣを、ＶＯＵＴ－ＶＩＮで充電するように構成される。具体的には、電流不連続モードの間、キャパシタＣの一端にＶＯＵＴを、その他端に入力電圧ＶＩＮを印加する。たとえばしきい値電圧生成回路３３０Ｃは、インバータ３３６、ローパスフィルタ３３８に加えて、第３セレクタ３４０、第４セレクタ３４２を含む。
　第３セレクタ３４０は、電流連続モードφＣＣＭの間、抵抗Ｒの一端にインバータ３３６の出力電圧を印加し、電流不連続モードφＤＣＭの間、抵抗Ｒの一端に、出力電圧ＶＯＵＴを印加する。また第４セレクタ３４２は、電流連続モードφＣＣＭの間、キャパシタＣの他端に接地電圧０Ｖを印加し、電流不連続モードφＤＣＭの間、キャパシタＣの他端に入力電圧ＶＩＮを印加する。
　これにより電流不連続モードφＤＣＭの間に、キャパシタＣの両端間電圧が、ＶＯＵＴ－ＶＩＮに維持されるため、その次に電流連続モードφＣＣＭに移行した際に、適切なしきい値電圧ＶＴＨから動作を再開することができる。
（実施例１．４）
　図１０は、実施例１．４に係るタイマー回路３２０Ｄの回路図である。タイマー回路３２０Ｄは、コンパレータ３２２、電流源ＣＳ１、キャパシタＣ１１、スイッチＳＷ１を含む。キャパシタＣ１１の一端には入力電圧ＶＩＮが印加される。
　スイッチＳＷ１がオンの状態では、キャパシタ電圧ＶＣ１１は、入力電圧ＶＩＮと等しい。スイッチＳＷ１がオフとなると、キャパシタ電圧ＶＣ１１は、入力電圧ＶＩＮを初期値として、出力電圧ＶＯＵＴに比例する傾きで増大する。コンパレータ３２２は、キャパシタ電圧ＶＣ１１を出力電圧ＶＯＵＴと比較する。コンパレータ３２２の出力Ｓ２は、キャパシタ電圧ＶＣ１１が、ＶＯＵＴ－ＶＩＮだけ変化すると、レベル遷移する。
　この構成では、ＲＯＮおよびＲＤＣを無視しているため、ＩＬが大きい重負荷状態において、スイッチング周波数が速くなるが、簡易な構成で、スイッチング周波数を安定化できる。
　実施形態１に関連する変形例を説明する。
（変形例１．１）
　実施形態１では、スイッチングトランジスタＭ１および同期整流トランジスタＭ２が制御回路３００に集積化されたがその限りでなく、スイッチングトランジスタＭ１、同期整流トランジスタＭ２は外付けのディスクリート素子であってもよい。また同期整流トランジスタＭ２はＮチャンネルＭＯＳＦＥＴであってもよく、その場合、第２ドライバ３１６にブートストラップ回路を追加すればよい。
（実施形態２）
本発明者らは、ボトム検出・一定オン時間（ＣＯＴ:Constant On Time）のリップル制御のコンバータにおける過電流保護について検討した結果、以下の課題を認識するに至った。
　過電流保護は、スイッチングトランジスタのオン期間に、スイッチングトランジスタ（あるいはインダクタ）に流れる電流を監視し、過電流のしきい値を超えると、スイッチングトランジスタをターンオフする。
　一般に過電流状態では、出力電圧が低下する垂下特性が求められる。ところがボトム検出のＣＯＴ方式では、過電流状態においても、出力電圧のボトムが、基準電圧に維持されるため、垂下特性を得ることができない。
　実施形態２では、過電流状態において出力電圧を低下させることが可能なＤＣ／ＤＣコンバータおよびその制御回路について説明する。
　図１１は、実施形態２に係るＤＣ／ＤＣコンバータ１００の回路図である。ＤＣ／ＤＣコンバータ１００は、昇圧コンバータであり、入力ライン（入力端子）１０２の入力電圧ＶＩＮを昇圧し、所定の電圧レベルに安定化して、出力ライン（出力端子）１０４に接続される負荷４に供給する。
　ＤＣ／ＤＣコンバータ１００は、出力回路１１０と、制御回路４００を備える。出力回路１１０は、インダクタＬ１、スイッチングトランジスタ（ローサイドトランジスタ）Ｍ１、同期整流トランジスタ（ハイサイドトランジスタ）Ｍ２、出力キャパシタＣ１を含む。
　制御回路４００は、リップル制御方式、より具体的にはボトム検出方式のコントローラであり、スイッチングピンＳＷおよび出力ピンＯＵＴを備える。スイッチングピンＳＷには、外付けのインダクタＬ１が接続され、出力ピンＯＵＴには、外付けの出力キャパシタＣ１および出力ライン１０４が接続される。
　制御回路４００は、分圧回路４０２、メインコンパレータ４０８、ロジック回路４１２、第１ドライバ４１４、第２ドライバ４１６、オン時間生成回路４２０、過電流検出回路４５０、ターンオン禁止回路４６０、スイッチングトランジスタＭ１、同期整流トランジスタＭ２を備え、ひとつの半導体基板に集積化されたＩＣ（Integrated Circuit）である。
　分圧回路４０２は、抵抗Ｒ１１，Ｒ１２を含み、出力電圧ＶＯＵＴを分圧し、フィードバック電圧ＶＦＢを生成する。
　メインコンパレータ４０８は、ＤＣ／ＤＣコンバータ１００の出力電圧ＶＯＵＴに応じたフィードバック電圧ＶＦＢを基準電圧ＶＲＥＦと比較し、フィードバック電圧ＶＦＢが基準電圧ＶＲＥＦを下回ると、ターンオン信号ＴＵＲＮ＿ＯＮをアサートする。ターンオン信号ＴＵＲＮ＿ＯＮは、ＶＦＢとＶＲＥＦの大小関係を示すパルス信号であり、ポジティブエッジかネガティブエッジの一方を、アサートに対応付けることができる。
　オン時間生成回路４２０は、スイッチングトランジスタＭ１のターンオンからオン時間ＴＯＮの経過後にアサートされるターンオフ信号ＴＵＲＮ＿ＯＦＦを生成する。オン時間ＴＯＮは、予め定めた一定時間であってもよいし、ＤＣ／ＤＣコンバータ１００の状態に応じて適応的に制御されてもよい。ターンオフ信号ＴＵＲＮ＿ＯＦＦは、スイッチングトランジスタＭ１のターンオフのトリガである。
　ターンオン禁止回路４６０は、スイッチングトランジスタＭ１のターンオンを示すスタート信号ＳＴＡＲＴのアサートから所定時間（最小周期という）Ｔｐ（ＭＩＮ）の経過するまでの期間、ターンオン禁止信号ＴＵＲＮＯＮ＿ＤＩＳ＿Ｂをアサートする。本明細書において＿Ｂは負論理を表し、アサートがロー、ネゲートがハイに割り当てられる。たとえばスタート信号ＳＴＡＲＴは、スイッチングトランジスタＭ１のオン、オフを指示する第１パルス信号Ｓｐ１がオンレベルに遷移したこと示す信号である。
　オン時間生成回路４２０およびターンオン禁止回路４６０はタイマー回路で構成することができる。ロジック回路４１２は、オン時間生成回路４２０およびターンオン禁止回路４６０に対して、動作スタートのトリガーとなるスタート信号ＳＴＡＲＴを供給する。スタート信号ＳＴＡＲＴは、スイッチングトランジスタＭ１のターンオンを示す信号である。スタート信号ＳＴＡＲＴは、第１パルス信号Ｓｐ１であってもよい。
　過電流検出回路４５０は、スイッチングトランジスタＭ１のオン期間において、スイッチングトランジスタＭ１に流れる電流が過電流しきい値ＩＯＣＰを超えると、過電流検出信号ＯＣＰをアサート（たとえばハイ）する。
　ロジック回路４１２は、ターンオン信号ＴＵＲＮ＿ＯＮ、ターンオフ信号ＴＵＲＮ＿ＯＦＦ、ターンオン禁止信号ＴＵＲＮＯＮ＿ＤＩＳ＿Ｂ、過電流検出信号ＯＣＰにもとづいて、スイッチングトランジスタＭ１および同期整流トランジスタＭ２のオン、オフを指示するパルス信号Ｓｐ１，Ｓｐ２を生成する。
　ロジック回路４１２は、ターンオン禁止信号ＴＵＲＮＯＮ＿ＤＩＳ＿Ｂがネゲート（ハイ）される期間に、ターンオン信号ＴＵＲＮ＿ＯＮがアサートされると、第１パルス信号Ｓｐ１をオンレベル（ハイ）に遷移させる。ターンオン禁止信号ＴＵＲＮＯＮ＿ＤＩＳ＿Ｂがアサート（ロー）される期間に、ターンオン信号ＴＵＲＮ＿ＯＮがアサートされても、第１パルス信号Ｓｐ１はオフレベル（ロー）を維持する。
　ロジック回路４１２は、ターンオフ信号ＴＵＲＮ＿ＯＦＦまたは過電流検出信号ＯＣＰがアサートされると、第１パルス信号Ｓｐ１をオフレベル（ロー）に遷移させる。
　電流連続モード（ＣＣＭ）において、ロジック回路４１２は、第２パルス信号Ｓｐ２を、第１パルス信号Ｓｐ１と相補的に変化させる。電流不連続モード（ＤＣＭ）では、同期整流トランジスタＭ２に流れる電流のゼロクロスを検出し、電流ゼロクロスから次のターンオン信号ＴＵＲＮ＿ＯＮのアサートまでの間、第１パルス信号Ｓｐ１、第２パルス信号Ｓｐ２の両方のオフレベルを維持する。
　以上が制御回路４００の構成である。続いてその動作を説明する。
　図１２は、図１１のＤＣ／ＤＣコンバータ１００の正常状態（非過電流状態）の動作波形図である。ここでは連続モードで動作している。オン時間生成回路４２０が生成するオン時間ＴＯＮは、正常状態におけるスイッチング周期が、ターンオン禁止回路４６０が生成する最小周期Ｔｐ（ＭＩＮ）より長くなるように定められている。図１２では、回路の遅延を無視した波形を示す。
　時刻ｔ０にフィードバック電圧ＶＦＢが基準電圧ＶＲＥＦまで低下すると、ターンオン信号ＴＵＲＮ＿ＯＮがアサートされる。このタイミングにおいて、ターンオン禁止信号ＴＵＲＮＯＮ＿ＤＩＳ＿Ｂはネゲート（ハイ）されているから、このターンオン信号ＴＵＲＮ＿ＯＮのアサートに応答して、第１パルス信号Ｓｐ１がオンレベルに遷移する。第２パルス信号Ｓｐ２は、第１パルス信号Ｓｐ１と相補的に遷移する。
　時刻ｔ０にスイッチングトランジスタＭ１がターンオンすると、オン時間生成回路４２０が計時をスタートし、オン時間ＴＯＮ経過後の時刻ｔ１に、ターンオフ信号ＴＵＲＮ＿ＯＦＦがアサートされる。これにより第１パルス信号Ｓｐ１がオフレベルに遷移し、スイッチングトランジスタＭ１がターンオフする。その後、時刻ｔ２にフィードバック電圧ＶＦＢが基準電圧ＶＲＥＦまで低下すると、ターンオン信号ＴＵＲＮ＿ＯＮがアサートされる。正常状態ではこの動作を繰り返す。
　図１３は、図１１のＤＣ／ＤＣコンバータ１００の過電流状態の動作波形図である。時刻ｔ０にフィードバック電圧ＶＦＢが基準電圧ＶＲＥＦを下回ると、ターンオン信号ＴＵＲＮ＿ＯＮがアサート（ロー）される。このタイミングにおいて、ターンオン禁止信号ＴＵＲＮＯＮ＿ＤＩＳ＿Ｂはネゲート（ハイ）されているから、このターンオン信号ＴＵＲＮ＿ＯＮのアサートに応答して、第１パルス信号Ｓｐ１がオンレベルに遷移する。第２パルス信号Ｓｐ２は、第１パルス信号Ｓｐ１と相補的に遷移する。
　時刻ｔ０にスイッチングトランジスタＭ１がターンオンすると、オン時間生成回路４２０およびターンオン禁止回路４６０が計時をスタートし、ターンオン禁止信号ＴＲＵＮＯＮ＿ＤＩＳ＿Ｂがアサート（ロー）される。過電流状態では、オン時間ＴＯＮ経過より前の時刻ｔ１に、過電流検出信号ＯＣＰがアサートされ、この過電流検出信号ＯＣＰに応答して第１パルス信号Ｓｐ１がオフレベルに遷移し、スイッチングトランジスタＭ１がターンオフする。これによりパルスバイパルスの過電流保護がかかる。
　フィードバック電圧ＶＦＢはスイッチングトランジスタＭ１がターンオフした直後に上昇し、その後、時間とともに低下していく。時刻ｔ２に基準電圧ＶＲＥＦを下回ると、ターンオン信号ＴＵＲＮ＿ＯＮがアサートされる。ただし時刻ｔ２は、直前のスイッチングトランジスタＭ１のターンオンの時刻ｔ０から最小周期Ｔｐ（ＭＩＮ）が経過していないので、ターンオン禁止信号ＴＵＲＮＯＮ＿ＤＩＳ＿Ｂがアサートされている。したがって第１パルス信号Ｓｐ１はオフレベルを維持する。
　その後、時刻ｔ１から最小周期Ｔｐ（ＭＩＮ）経過後の時刻ｔ３にターンオン禁止信号ＴＵＲＮＯＮ＿ＤＩＳ＿Ｂがネゲートされると、その時点で既にアサート（ロー）されているターンオン信号ＴＵＲＮ＿ＯＮに応答して、第１パルス信号Ｓｐ１がオンレベルに遷移し、スイッチングトランジスタＭ１がオンとなる。
　時刻ｔ３に第１パルス信号Ｓｐ１がオンレベルに遷移すると、ターンオン禁止信号ＴＵＲＮＯＮ＿ＤＩＳ＿Ｂがアサート（ロー）され、ターンオン禁止回路４６０による計時がスタートする。時刻ｔ４に過電流検出信号ＯＣＰがアサートされると、第１パルス信号Ｓｐ１がオフレベルとなり、スイッチングトランジスタＭ１がターンオフする。
　過電流状態では、ｔ１～ｔ４の動作が繰り返される。以上がＤＣ／ＤＣコンバータ１００の動作である。
　このＤＣ／ＤＣコンバータ１００によれば、過電流状態では、パルスバイパルスの過電流保護を行いつつ、スイッチング周波数を１／Ｔｐ（ＭＩＮ）に維持することができる。また過電流状態において、フィードバック電圧ＶＦＢすなわち出力電圧ＶＯＵＴを時間とともに低下させることができ、垂下特性を実現できる。
　本発明は、図１１のブロック図や断面図として把握され、あるいは上述の説明から導かれるさまざまな装置、方法に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。
　制御回路４００の具体的な構成例を説明する。
　図１４は、ＤＣ／ＤＣコンバータ１００の出力回路１１０の等価回路図である。ＲＤＣは、インダクタＬ１および配線等の等価直列抵抗である。ＲＯＮ１はスイッチングトランジスタＭ１のオン抵抗、ＲＯＮ２は同期整流トランジスタＭ２のオン抵抗を表す。
　スイッチング周期をＴとする。スイッチングトランジスタＭ１のオン状態φＯＮにおいて、ＩＬ＝ＩＭ１であり、インダクタＬ１の両端間電圧は、｛ＶＩＮ－（ＲＯＮ１＋ＲＤＣ）×ＩＬ｝となる。したがって、オン状態φＯＮにおけるインダクタ電流ＩＬの増加幅ΔＩＯＮは、式（１）で表される。ＴＯＮは、オン状態の長さであり、オン時間という。
　ΔＩＯＮ＝ＴＯＮ／Ｌ×｛ＶＩＮ－（ＲＯＮ１＋ＲＤＣ）×ＩＬ｝　　…（１）
　スイッチングトランジスタＭ１のオフ状態φＯＦＦにおいて、ＩＬ＝ＩＭ２であり、インダクタＬ１の両端間電圧は、｛ＶＯＵＴ＋（ＲＯＮ１＋ＲＤＣ）×ＩＬ－ＶＩＮ｝となる。したがって、オフ状態φＯＦＦにおけるインダクタ電流ＩＬの減少幅ΔＩＯＦＦは、式（２）で表される。
　ΔＩＯＦＦ＝（Ｔ－ＴＯＮ）／Ｌ×｛ＶＯＵＴ＋（ＲＯＮ２＋ＲＤＣ）×ＩＬ－ＶＩＮ｝　　…（２）
　電流連続モードにおいて出力電圧ＶＯＵＴが安定化されているとき、ΔＩＯＮ＝ΔＩＯＦＦが成り立つ。したがって、デューティサイクルｄは、式（３）で表される。
　ｄ＝ＴＯＮ／Ｔ
　＝｛ＶＯＵＴ－ＶＩＮ＋（ＲＯＮ２＋ＲＤＣ）×ＩＬ｝／｛ＶＯＵＴ－（ＲＯＮ１－ＲＯＮ２）×ＩＬ｝
　　…（３）
　ＲＯＮ１＝ＲＯＮ２＝ＲＤＣ＝０と仮定した場合、式（４）を得る。
　ｄ＝ＴＯＮ／Ｔ
　＝｛ＶＯＵＴ－ＶＩＮ｝／ＶＯＵＴ　　…（４）
　そこで、制御回路４００のオン時間生成回路４２０は、非過電流状態における目標周期をＴｐ（ＲＥＦ）とするとき、
　ＴＯＮ＝｛ＶＯＵＴ－ＶＩＮ｝／ＶＯＵＴ×ＴＲＥＦ
を満たすオン時間ＴＯＮを生成する。これによりＤＣ／ＤＣコンバータ１００のスイッチング周波数を一定に保つことが可能となる。
　続いて、オン時間生成回路４２０の構成について、いくつかの実施例にもとづいて説明する。
　図１５は、オン時間生成回路４２０の基本構成を示す回路図である。オン時間生成回路４２０は、第１キャパシタＣ１１、電流源ＣＳ１、コンパレータ４２２、しきい値電圧生成回路４３０を備える。
　電流源ＣＳ１は、第１キャパシタＣ１１と接続され、ＶＯＵＴに比例する電流Ｉ（∝ＶＯＵＴ）を生成する。たとえば電流源ＣＳ１は、Ｖ／Ｉ変換回路であってもよい。コンパレータ４２２は、第１キャパシタＣ１１の両端間電圧ＶＣ１１を監視し、（ＶＯＵＴ－ＶＩＮ）に比例した電圧変化が生じたことを検出する。
　図１５において、第１キャパシタＣ１１の一端は接地される。しきい値電圧生成回路４３０は、（ＶＯＵＴ－ＶＩＮ）に比例したしきい値電圧ＶＴＨ∝（ＶＯＵＴ－ＶＩＮ）生成する。コンパレータ４２２は、第１キャパシタＣ１１の他端の電圧ＶＣ１１を、しきい値電圧ＶＴＨと比較する。スイッチＳＷ１は、第１キャパシタＣ１１と並列に接続され、スタート信号ＳＴＡＲＴ＿Ｂに応じて制御される。
　図１６は、図１５のオン時間生成回路４２０の動作波形図である。時刻ｔ０より前においてスタート信号ＳＴＡＲＴ＿Ｂはハイであり、第１キャパシタＣ１１の電圧ＶＣ１１は０Ｖである。時刻ｔ０にスタート信号ＳＴＡＲＴ＿Ｂがハイからローに遷移すると、電流源ＣＳ１が生成する電流Ｉによって、第１キャパシタＣ１１が充電され、第１キャパシタＣ１１の電圧ＶＣ１１は、電流Ｉに比例した傾きで増大する。
　Ｉ＝αＶＯＵＴ
　時刻ｔ０から、時間ｔ経過後におけるキャパシタの電圧ＶＣ１１は、式（５）で表される。
　ＶＣ１１＝αＶＯＵＴ×ｔ／Ｃ１１　　　…（５）
　しきい値電圧ＶＴＨが、ＶＴＨ＝β×（ＶＯＵＴ－ＶＩＮ）であるとする。キャパシタ電圧ＶＣ１１が、しきい値電圧ＶＴＨに到達するまでの時間をτとすると、式（６）が成り立つ。
　αＶＯＵＴ×τ／Ｃ１１＝β×（ＶＯＵＴ－ＶＩＮ）　　　…（６）
　これをτについて解くと、式（７）を得る。
　τ＝α／β×Ｃ１１×（ＶＯＵＴ－ＶＩＮ）／ＶＯＵＴ　　　…（７）
　したがって、図１５のオン時間生成回路４２０によれば、スタート信号ＳＴＡＲＴ＿Ｂが変化してから、（ＶＯＵＴ－ＶＩＮ）／ＶＯＵＴに比例する時間τの経過後に変化するターンオフ信号ＴＵＲＮ＿ＯＦＦを生成することができる。この時間τを、オン時間ＴＯＮとしてＤＣ／ＤＣコンバータ１００を駆動することで、スイッチング周波数を安定化できる。
（実施例２．１）
　図１７は、実施例２．１に係るオン時間生成回路４２０Ａの回路図である。しきい値電圧生成回路４３０Ａは、第２キャパシタＣ１２を含む。
　しきい値電圧生成回路４３０Ａは、スイッチングトランジスタＭ１のオフ状態φＯＦＦにおいて、第２キャパシタＣ１２を（ＶＯＵＴ－ＶＩＮ）で充電する。またしきい値電圧生成回路４３０Ａは、スイッチングトランジスタＭ１のオン状態φＯＮにおいて、第２キャパシタＣ１２の一端に、インダクタＬ１とスイッチングトランジスタＭ１の接続ノードであるスイッチングピンＳＷの電圧（スイッチング電圧）ＶＳＷを印加し、第２キャパシタＣ１２の他端の電圧を、しきい値電圧ＶＴＨとしてコンパレータ４２２に供給する。
　たとえばしきい値電圧生成回路４３０は。第２キャパシタＣ１２に加えて、第１セレクタ４３２、第２セレクタ４３４を含む。第１セレクタ４３２は、スイッチングトランジスタＭ１のオフ状態φＯＦＦにおいて、第２キャパシタＣ１２の一端に入力電圧ＶＩＮを印加し、スイッチングトランジスタＭ１のオン状態φＯＮにおいて第２キャパシタＣ１２の一端を、ＤＣ／ＤＣコンバータ１００のスイッチングピンＳＷと接続する。
　第２セレクタ４３４は、スイッチングトランジスタＭ１のオフ状態において、第２キャパシタＣ１２の他端に出力電圧ＶＯＵＴを印加し、スイッチングトランジスタＭ１のオン状態φＯＮにおいて、第２キャパシタＣ１２の他端を、コンパレータ４２２と接続する。
　以上がオン時間生成回路４２０Ａの構成である。図１８は、図１７のオン時間生成回路４２０Ａの動作波形図である。時刻ｔ０より前はオフ状態φＯＦＦであり、第２キャパシタＣ１２が（ＶＯＵＴ－ＶＩＮ）で充電される。
　時刻ｔ０にオン状態φＯＮに変化する。スタート信号ＳＴＡＲＴ＿Ｂに応じてスイッチＳＷ１がオフすると、第１キャパシタＣ１１の充電が開始し、キャパシタ電圧ＶＣ１１が出力電圧ＶＯＵＴに比例した傾きで上昇する。
　オン状態φＯＮの間、第２キャパシタＣ１２の電位差は維持されるから、しきい値電圧ＶＴＨは、
　ＶＴＨ＝（ＶＯＵＴ－ＶＩＮ）＋ＶＳＷ
　　　＝（ＶＯＵＴ－ＶＩＮ）＋ＲＯＮ１・ＩＬ　　　…（８）
となる。
　したがって、オン時間生成回路４２０Ａが生成するオン時間ＴＯＮは、
　ＴＯＮ＝Ｃ１１／α×｛（ＶＯＵＴ－ＶＩＮ）＋ＲＯＮ１・ＩＬ｝／ＶＯＵＴ　　　…（９）
となる。
　このように、図１７のオン時間生成回路４２０Ａによれば、コイル電流ＩＬ（すなわち負荷電流）およびスイッチングトランジスタＭ１のオン抵抗ＲＯＮ１を考慮したオン時間ＴＯＮを生成できる。
　また、後述する実施例２．２、実施例２．３のようにローパスフィルタが不要であるため、小さい回路面積で実装することができる。
（実施例２．２）
　図１９は、実施例２．２に係るオン時間生成回路４２０Ｂの回路図である。このオン時間生成回路４２０Ｂは、しきい値電圧生成回路４３０Ｂの構成が、図１７のしきい値電圧生成回路４３０Ａと異なっている。
　しきい値電圧生成回路４３０Ｂは、インバータ４３６およびローパスフィルタ４３８を含む。インバータ４３６は、スイッチングピンＳＷに生ずるスイッチング電圧ＶＳＷを反転する。インバータ４３６の電源端子には、出力電圧ＶＯＵＴが供給されており、したがってインバータ４３６の出力信号の振幅は、出力電圧ＶＯＵＴと等しい。
　ローパスフィルタ４３８は、インバータ４３６の出力を平滑化し、しきい値電圧ＶＴＨを生成する。たとえばローパスフィルタ４３８は、ＲＣフィルタで構成することができる。
　図２０は、図１９のオン時間生成回路４２０Ｂの動作波形図である。ローパスフィルタ４３８の出力は、式（１０）となる。
　ＶＴＨ＝ＶＯＵＴ×ｄ　　　…（１０）
　ｄは、第１パルス信号Ｓｐ１のデューティサイクルである。電流連続モードの定常状態において、式（４）が成り立っているから、式（４）と式（１０）から、式（１１）を得る。
　ＶＴＨ＝ＶＯＵＴ×｛ＶＯＵＴ－ＶＩＮ｝／ＶＯＵＴ＝ＶＯＵＴ－ＶＩＮ
　つまり、ＶＯＵＴ－ＶＩＮに比例したしきい値電圧ＶＴＨを生成できる。
（実施例２．３）
　実施例２．２では、電流連続モードの間は、式（４）が成り立つが、式（４）が成立しない電流不連続モードにおいて、しきい値電圧ＶＴＨが、適切な電圧レベルから逸脱する。したがって、電流不連続モードから電流連続モードに移行した直後に、周波数変動が大きくなる。実施例２．３では、この問題を解決する構成を説明する。
　図２１は、実施例２．３に係るオン時間生成回路４２０Ｃの回路図である。しきい値電圧生成回路４３０Ｃは、電流不連続モードで動作する間、ＲＣフィルタ４３８のキャパシタＣを、ＶＯＵＴ－ＶＩＮで充電するように構成される。具体的には、電流不連続モードの間、キャパシタＣの一端にＶＯＵＴを、その他端に入力電圧ＶＩＮを印加する。たとえばしきい値電圧生成回路４３０Ｃは、インバータ４３６、ローパスフィルタ４３８に加えて、第３セレクタ４４０、第４セレクタ４４２を含む。
　第３セレクタ４４０は、電流連続モードφＣＣＭの間、抵抗Ｒの一端にインバータ４３６の出力電圧を印加し、電流不連続モードφＤＣＭの間、抵抗Ｒの一端に、出力電圧ＶＯＵＴを印加する。また第４セレクタ４４２は、電流連続モードφＣＣＭの間、キャパシタＣの他端に接地電圧０Ｖを印加し、電流不連続モードφＤＣＭの間、キャパシタＣの他端に入力電圧ＶＩＮを印加する。
　これにより電流不連続モードφＤＣＭの間に、キャパシタＣの両端間電圧が、ＶＯＵＴ－ＶＩＮに維持されるため、その次に電流連続モードφＣＣＭに移行した際に、適切なしきい値電圧ＶＴＨから動作を再開することができる。
（実施例２．４）
　図２２は、実施例２．４に係るオン時間生成回路４２０Ｄの回路図である。オン時間生成回路４２０Ｄは、コンパレータ４２２、電流源ＣＳ１、キャパシタＣ１１、スイッチＳＷ１を含む。キャパシタＣ１１の一端には入力電圧ＶＩＮが印加される。
　スイッチＳＷ１がオンの状態では、キャパシタ電圧ＶＣ１１は、入力電圧ＶＩＮと等しい。スイッチＳＷ１がオフとなると、キャパシタ電圧ＶＣ１１は、入力電圧ＶＩＮを初期値として、出力電圧ＶＯＵＴに比例する傾きで増大する。コンパレータ４２２は、キャパシタ電圧ＶＣ１１を出力電圧ＶＯＵＴと比較する。コンパレータ４２２の出力ＴＵＲＮ＿ＯＦＦは、キャパシタ電圧ＶＣ１１が、ＶＯＵＴ－ＶＩＮだけ変化すると、レベル遷移する。
　この構成では、ＲＯＮおよびＲＤＣを無視しているため、ＩＬが大きい重負荷状態において、スイッチング周波数が速くなるが、簡易な構成で、スイッチング周波数を安定化できる。
　以下、実施形態２に関連する変形例について説明する。
（変形例２．１）
　実施形態２では、スイッチングトランジスタＭ１および同期整流トランジスタＭ２が制御回路４００に集積化されたがその限りでなく、スイッチングトランジスタＭ１、同期整流トランジスタＭ２は外付けのディスクリート素子であってもよい。また同期整流トランジスタＭ２はＮチャンネルＭＯＳＦＥＴであってもよく、その場合、第２ドライバ４１６にブートストラップ回路を追加すればよい。
（変形例２．２）
　実施形態２では昇圧コンバータを説明したが、降圧コンバータや昇降圧コンバータにも本発明は適用可能である。
　実施形態は、本発明の原理、応用を示しているにすぎず、実施形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
　本開示は、ＤＣ／ＤＣコンバータに関する。
　１００　ＤＣ／ＤＣコンバータ
　１０２　入力ライン
　１０４　出力ライン
　１１０　出力回路
　Ｍ１　スイッチングトランジスタ
　Ｍ２　同期整流トランジスタ
　３００　制御回路
　３０２　分圧回路
　３０８　メインコンパレータ
　３１２　ロジック回路
　３１４　第１ドライバ
　３１６　第２ドライバ
　３２０　タイマー回路
　３２２　コンパレータ
　３３０　しきい値電圧生成回路
　Ｃ１１　第１キャパシタ
　Ｃ１２　第２キャパシタ
　３３２　第１セレクタ
　３３４　第２セレクタ
　３３６　インバータ
　３３８　ローパスフィルタ
　３４０　第３セレクタ
　３４２　第４セレクタ
　Ｓ１　ターンオン信号
　Ｓ２　ターンオフ信号
　Ｓｐ１　第１パルス信号
　Ｓｐ２　第２パルス信号
　４００　制御回路
　４０２　分圧回路
　４０８　メインコンパレータ
　４１２　ロジック回路
　４１４　第１ドライバ
　４１６　第２ドライバ
　４２０　オン時間生成回路
　４２２　コンパレータ
　４３０　しきい値電圧生成回路
　Ｃ１１　第１キャパシタ
　Ｃ１２　第２キャパシタ
　４３２　第１セレクタ
　４３４　第２セレクタ
　４３６　インバータ
　４３８　ローパスフィルタ
　４４０　第３セレクタ
　４４２　第４セレクタ
　ＴＵＲＮ＿ＯＮ　ターンオン信号
　ＴＵＲＮ＿ＯＦＦ　ターンオフ信号

Claims (17)

  1. 　入力電圧ＶＩＮを昇圧し、出力電圧ＶＯＵＴを生成するＤＣ／ＤＣコンバータの制御回路であって、
    　前記ＤＣ／ＤＣコンバータの出力電圧に応じたフィードバック電圧を基準電圧と比較し、前記フィードバック電圧が前記基準電圧を下回ると、ターンオン信号をアサートするメインコンパレータと、
    　前記ターンオン信号のアサートから、（ＶＯＵＴ－ＶＩＮ）／ＶＯＵＴに比例するオン時間の経過後にレベル遷移するターンオフ信号を生成するタイマー回路と、
    　を備える、制御回路。
  2. 　前記タイマー回路は、
    　第１キャパシタと、
    　前記第１キャパシタと接続され、ＶＯＵＴに比例する電流を生成する電流源と、
    　前記第１キャパシタに、（ＶＯＵＴ－ＶＩＮ）に比例した電圧変化が生じたことを検出するコンパレータと、
    　を含む、請求項１に記載の制御回路。
  3. 　前記第１キャパシタの一端は接地され、
    　前記タイマー回路は、（ＶＯＵＴ－ＶＩＮ）に応じたしきい値電圧を生成するしきい値電圧生成回路をさらに含み、
    　前記コンパレータは、前記第１キャパシタの他端の電圧を、前記しきい値電圧と比較する、請求項２に記載の制御回路。
  4. 　前記しきい値電圧生成回路は、第２キャパシタを含み、スイッチングトランジスタのオフ期間、前記第２キャパシタを（ＶＯＵＴ－ＶＩＮ）で充電し、前記スイッチングトランジスタのオン期間において、前記第２キャパシタの一端に、インダクタとスイッチングトランジスタの接続ノードのスイッチング電圧を印加し、前記第２キャパシタの他端の電圧を前記しきい値電圧とする、請求項３に記載の制御回路。
  5. 　前記しきい値電圧生成回路は、
    　第２キャパシタと、
    　スイッチングトランジスタのオフ期間において前記第２キャパシタの一端に前記入力電圧ＶＩＮを印加し、前記スイッチングトランジスタのオン期間において前記第２キャパシタの前記一端を、前記ＤＣ／ＤＣコンバータのインダクタとスイッチングトランジスタの接続ノードと接続する第１セレクタと、
    　前記スイッチングトランジスタのオフ期間において、前記第２キャパシタの他端に前記出力電圧ＶＯＵＴを印加し、前記スイッチングトランジスタのオン期間において、前記第２キャパシタの他端を、前記コンパレータと接続する第２セレクタと、
    　を含む、請求項３に記載の制御回路。
  6. 　前記しきい値電圧生成回路は、
    　前記ＤＣ／ＤＣコンバータのインダクタとスイッチングトランジスタの接続ノードに生ずるスイッチング電圧を反転するインバータと、
    　前記インバータの出力を平滑化し、しきい値電圧を生成するフィルタと、
    　を含む、請求項３に記載の制御回路。
  7. 　前記フィルタは、ＲＣフィルタであり、
    　前記しきい値電圧生成回路は、電流不連続モードで動作する間、前記ＲＣフィルタのキャパシタを、ＶＯＵＴ－ＶＩＮで充電する、請求項６に記載の制御回路。
  8. 　前記フィルタは、抵抗およびキャパシタを含むＲＣフィルタであり、
    　前記しきい値電圧生成回路は、
    　電流連続モードの間、前記抵抗の一端に前記インバータの出力電圧を印加し、電流不連続モードの間、前記抵抗の前記一端に、前記出力電圧ＶＯＵＴを印加する第３セレクタと、
    　前記電流連続モードの間、前記キャパシタの他端に接地電圧を印加し、前記電流不連続モードの間、前記キャパシタの前記他端に前記入力電圧ＶＩＮを印加する第４セレクタと、
    　をさらに含む、請求項６に記載の制御回路。
  9. 　前記第１キャパシタの一端に前記入力電圧ＶＩＮが印加され、
    　前記コンパレータは、前記第１キャパシタの他端の電圧を、前記出力電圧ＶＯＵＴと比較する、請求項２に記載の制御回路。
  10. 　ひとつの半導体基板に一体集積化される、請求項１から９のいずれかに記載の制御回路。
  11. 　昇圧ＤＣ／ＤＣコンバータの出力回路と、
    　請求項１から１０のいずれかに記載の制御回路と、
    　を備える、電源回路。
  12. 　スイッチングトランジスタを有するＤＣ／ＤＣコンバータの制御回路であって、
    　前記ＤＣ／ＤＣコンバータの出力電圧に応じたフィードバック電圧を基準電圧と比較し、前記フィードバック電圧が前記基準電圧を下回ると、ターンオン信号をアサートするメインコンパレータと、
    　前記スイッチングトランジスタのターンオンから、オン時間の経過後にターンオフ信号をアサートするオン時間生成回路と、
    　前記スイッチングトランジスタのオン期間において、前記スイッチングトランジスタに流れる電流が過電流しきい値を超えると、過電流検出信号をアサートする過電流検出回路と、
    　前記スイッチングトランジスタのターンオンから所定時間の経過までの期間、アサートされるターンオン禁止信号を生成するターンオン禁止回路と、
    　前記ターンオン禁止信号がネゲートされる期間に、前記ターンオン信号がアサートされるとオンレベルに遷移し、前記ターンオフ信号または前記過電流検出信号がアサートされると、オフレベルに遷移するパルス信号を生成するロジック回路と、
    　前記パルス信号に応じて前記スイッチングトランジスタを駆動するドライバと、
    　を備える、制御回路。
  13. 　前記ＤＣ／ＤＣコンバータは入力電圧ＶＩＮを昇圧し、出力電圧ＶＯＵＴを生成する昇圧型である、請求項１２に記載の制御回路。
  14. 　前記オン時間は（ＶＯＵＴ－ＶＩＮ）／ＶＯＵＴに比例する、請求項１３に記載の制御回路。
  15. 　ひとつの半導体基板に一体集積化される、請求項１２から１４のいずれかに記載の制御回路。
  16. 　ＤＣ／ＤＣコンバータの出力回路と、
    　請求項１２から１５のいずれかに記載の制御回路と、
    　を備える、電源回路。
  17. 　スイッチングトランジスタを有するＤＣ／ＤＣコンバータの制御方法であって、
    　前記ＤＣ／ＤＣコンバータの出力電圧に応じたフィードバック電圧を基準電圧と比較し、前記フィードバック電圧が前記基準電圧を下回ると、ターンオン信号をアサートするステップと、
    　前記スイッチングトランジスタのターンオンから、オン時間の経過後にターンオフ信号をアサートするステップと、
    　前記スイッチングトランジスタのオン期間において、前記スイッチングトランジスタに流れる電流が過電流しきい値を超えると、過電流検出信号をアサートするステップと、
    　前記スイッチングトランジスタのターンオンから所定時間の経過までの期間、ターンオン禁止信号をアサートするステップと、
    　前記ターンオン禁止信号がネゲートされる期間に、前記ターンオン信号がアサートされるとパルス信号をオンレベルに遷移させるステップと、
    　前記ターンオフ信号または前記過電流検出信号がアサートされると、前記パルス信号をオフレベルに遷移させるステップと、
    　前記パルス信号に応じて前記スイッチングトランジスタを駆動するステップと、
    　を備える、制御方法。
PCT/JP2021/006790 2020-02-28 2021-02-24 Ｄｃ／ｄｃコンバータの制御回路および電源回路 WO2021172329A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022503634A JPWO2021172329A1 (ja) 2020-02-28 2021-02-24
US17/896,140 US20220407421A1 (en) 2020-02-28 2022-08-26 Control circuit for dc/dc converter

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2020-034054 2020-02-28
JP2020034054 2020-02-28
JP2020-043157 2020-03-12
JP2020043157 2020-03-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/896,140 Continuation US20220407421A1 (en) 2020-02-28 2022-08-26 Control circuit for dc/dc converter

Publications (1)

Publication Number Publication Date
WO2021172329A1 true WO2021172329A1 (ja) 2021-09-02

Family

ID=77490044

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/006790 WO2021172329A1 (ja) 2020-02-28 2021-02-24 Ｄｃ／ｄｃコンバータの制御回路および電源回路

Country Status (3)

Country Link
US (1) US20220407421A1 (ja)
JP (1) JPWO2021172329A1 (ja)
WO (1) WO2021172329A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011072159A (ja) * 2009-09-28 2011-04-07 Sanken Electric Co Ltd 電力変換装置及び制御回路
WO2011043010A1 (ja) * 2009-10-09 2011-04-14 パナソニック株式会社 スイッチングレギュレータ
JP2014057477A (ja) * 2012-09-13 2014-03-27 Rohm Co Ltd スイッチングレギュレータおよびその制御回路、制御方法、ならびに電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011072159A (ja) * 2009-09-28 2011-04-07 Sanken Electric Co Ltd 電力変換装置及び制御回路
WO2011043010A1 (ja) * 2009-10-09 2011-04-14 パナソニック株式会社 スイッチングレギュレータ
JP2014057477A (ja) * 2012-09-13 2014-03-27 Rohm Co Ltd スイッチングレギュレータおよびその制御回路、制御方法、ならびに電子機器

Also Published As

Publication number Publication date
JPWO2021172329A1 (ja) 2021-09-02
US20220407421A1 (en) 2022-12-22

Similar Documents

Publication Publication Date Title
US7872458B2 (en) DC-to-DC converter
US8964343B2 (en) Semiconductor device and switching regulator using the device
US7495419B1 (en) Apparatus and method for PFM buck-or-boost converter with smooth transition between modes
US8810227B2 (en) System and method for controlling a switched-mode power supply
US7598715B1 (en) Apparatus and method for reverse current correction for a switching regulator
US9093899B2 (en) Timer based PFM exit control method for a boost regulator
US8193798B1 (en) Buck regulators with adjustable clock frequency to achieve dropout voltage reduction
US7714556B2 (en) Quick response switching regulator and control method thereof
US7868595B1 (en) Apparatus and method for soft-start mode transition in a switching regulator
JP5852380B2 (ja) Ｄｃ／ｄｃコンバータ
US7705579B1 (en) Apparatus and method for faster unloading of transient response in a synchronous buck switching regulator
US8030909B2 (en) Method and apparatus for switching a synchronous DC/DC converter between a PWM mode of operation and a light-load mode of operation
US20080106917A1 (en) Variable edge modulation in a switching regulator
JP6837344B2 (ja) Ｄｃ／ｄｃコンバータおよびその制御回路、制御方法、車載電装機器
TWI796869B (zh) 準恆定導通時間控制電路及其開關變換器和方法
US20230353037A1 (en) Adaptive off-time or on-time dc-dc converter
US10411595B2 (en) Ripple generation device and method for a constant on-time voltage regulator
JP6794250B2 (ja) 位相補償回路及びこれを用いたｄｃ／ｄｃコンバータ
JP2017093159A (ja) 降圧ｄｃ／ｄｃコンバータおよびその制御回路、制御方法、車載用電源装置
JP2006014559A (ja) Ｄｃ−ｄｃコンバータ
JP6875873B2 (ja) Ｄｃ／ｄｃコンバータおよびその制御回路、車載電装機器
CN114793061A (zh) Dc/dc转换器的控制电路及控制方法、电源管理电路
US11509222B2 (en) Voltage converter with loop control
CN212572391U (zh) 电子电路
WO2021172329A1 (ja) Ｄｃ／ｄｃコンバータの制御回路および電源回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21760984

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022503634

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21760984

Country of ref document: EP

Kind code of ref document: A1