WO2021167372A2 - 디스플레이 장치 및 그 제어 방법 - Google Patents

디스플레이 장치 및 그 제어 방법 Download PDF

Info

Publication number
WO2021167372A2
WO2021167372A2 PCT/KR2021/002071 KR2021002071W WO2021167372A2 WO 2021167372 A2 WO2021167372 A2 WO 2021167372A2 KR 2021002071 W KR2021002071 W KR 2021002071W WO 2021167372 A2 WO2021167372 A2 WO 2021167372A2
Authority
WO
WIPO (PCT)
Prior art keywords
pixels
sub
luminance
luminance information
luminance value
Prior art date
Application number
PCT/KR2021/002071
Other languages
English (en)
French (fr)
Other versions
WO2021167372A3 (ko
Inventor
이민훈
김병관
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of WO2021167372A2 publication Critical patent/WO2021167372A2/ko
Publication of WO2021167372A3 publication Critical patent/WO2021167372A3/ko
Priority to US17/890,819 priority Critical patent/US11967265B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/028—Improving the quality of display appearance by changing the viewing angle properties, e.g. widening the viewing angle, adapting the viewing angle to the view direction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/068—Adjustment of display parameters for control of viewing angle adjustment
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/145—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen
    • G09G2360/147—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen the originated light output being determined for each pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data

Definitions

  • the present invention relates to a display apparatus and a method for controlling the same, and more particularly, to a display apparatus for improving a viewing angle and a method for controlling the same.
  • One of the conditions for improving the image quality of a display device is to provide an excellent viewing angle.
  • the viewing angle is limited by the operating characteristics of the panel provided in the display device. For example, when outputting a high-gradation image, the viewing angle characteristic is good, but when outputting a low-grayscale image, the viewing angle deteriorates, resulting in color loss.
  • An object of the present invention is to provide a display device capable of improving a viewing angle by mapping a luminance value according to different luminance information to each of a plurality of RGB sub-pixels, and a method for controlling the same. have.
  • a display device for achieving the above object includes a communication interface including a circuit, and a plurality of pixels composed of R (Red), G (Green), and B (Blue) sub-pixels. a plurality of sub-pixel values constituting a pixel included in an input frame received through a display panel, a memory in which the first luminance information and the second luminance information are stored, and a communication interface, the first luminance information, and the second luminance information.
  • a processor configured to obtain an output frame based on the first luminance information, wherein the processor acquires a luminance value corresponding to at least one of the plurality of sub-pixel values based on the first luminance information, and based on the second luminance information A luminance value corresponding to the remainder of the plurality of sub-pixel values is obtained, and the display panel is controlled to output an output frame based on the obtained luminance values.
  • the display panel has a structure in which a plurality of pixels are arranged in a matrix, and the processor applies a voltage of a first polarity to sub-pixels of the same color included in the same first column in the matrix, and A voltage having a second polarity may be applied to sub-pixels of the same color included in a second column adjacent to the column.
  • the processor groups the plurality of pixels into a plurality of pixel groups, and provides the first luminance information for first sub-pixels among a plurality of sub-pixels of the same color included in one group among the plurality of groups. obtains a luminance value based on The number may be the same.
  • the processor is configured to alternately apply a luminance value obtained based on the first luminance information and a luminance value obtained based on the second luminance information to sub-pixels of the same color included in the same first column in the matrix. can be mapped to
  • the processor groups the plurality of pixels into a plurality of groups each including four pixels, and applies the voltage of the first polarity to two R sub-pixels included in one of the plurality of groups. and applying the voltage of the second polarity to the remaining two R sub-pixels, applying the voltage of the first polarity to two G sub-pixels included in one of the plurality of groups, and applying the voltage of the first polarity to the remaining two G sub-pixels applying the voltage of the second polarity to the , applying the voltage of the first polarity to two B sub-pixels included in one of the plurality of groups, and applying the voltage of the second polarity to the remaining two B sub-pixels can be authorized.
  • the processor obtains a luminance value corresponding to one of the two R sub-pixels to which the voltage of the first polarity is applied based on the first luminance information, and obtains a luminance value corresponding to one of the two R sub-pixels based on the second luminance information.
  • a luminance value corresponding to the other one of the two R sub-pixels to which the voltage of the polarity is applied is obtained, and a luminance value corresponding to one of the two G sub-pixels to which the voltage of the first polarity is applied based on the first luminance information obtaining a luminance value, and obtaining a luminance value corresponding to the other one of the two G sub-pixels to which the voltage of the first polarity is applied based on the second luminance information, and obtaining the second luminance value based on the first luminance information
  • a luminance value corresponding to one of two B sub-pixels to which a voltage of one polarity is applied is obtained, and a luminance value corresponding to the other one of two B sub-pixels to which a voltage of the first polarity is applied based on the second luminance information It is possible to obtain a luminance value of
  • the processor acquires a luminance value corresponding to one of the two R sub-pixels to which the voltage of the second polarity is applied based on the first luminance information, and based on the second luminance information, the second luminance information A luminance value corresponding to the other one of the two R sub-pixels to which the voltage of the polarity is applied is obtained, and a luminance value corresponding to one of the two G sub-pixels to which the voltage of the second polarity is applied based on the first luminance information is obtained.
  • each of the two G sub-pixels from which a luminance value is obtained based on the first luminance information is included in adjacent pixels
  • each of the two G sub-pixels from which a luminance value is obtained based on the second luminance information may be included in adjacent pixels.
  • the first luminance information may include a luminance value corresponding to a high gradation greater than or equal to a threshold gradation
  • the second luminance information may include a luminance value corresponding to a low gradation less than the critical gradation.
  • the number of first sub-pixels having a luminance value obtained based on the first luminance information among a plurality of sub-pixels constituting a pixel included in the output frame and a luminance value obtained based on the second luminance information may be the same.
  • each of the plurality of sub-pixels may be connected to one gate line and one data line.
  • a display panel including a plurality of pixels composed of R (Red), G (Green), and B (Blue) sub-pixels and a display panel including first luminance information and second luminance information;
  • the method of controlling a display apparatus includes: acquiring a luminance value corresponding to at least one of a plurality of sub-pixel values constituting a pixel included in an input frame based on the first luminance information; obtaining a luminance value corresponding to the remainder of the plurality of sub-pixel values, obtaining an output frame based on the obtained luminance values, and controlling the display panel to output the obtained output frame.
  • the display panel has a structure in which a plurality of pixels are arranged in a matrix form, a voltage of a first polarity is applied to sub-pixels of the same color included in the same first column in the matrix, and a second polarity voltage is applied adjacent to the first column.
  • the method may further include applying a voltage of the second polarity to the sub-pixels of the same color included in the column.
  • grouping the plurality of pixels into a plurality of pixel groups, and obtaining a luminance value based on the first luminance information includes: a plurality of the same color included in one of the plurality of groups obtaining a luminance value based on the first luminance information for first sub-pixels among the sub-pixels of and obtaining a luminance value for the second sub-pixels based on the second luminance information, wherein the number of the first sub-pixels and the number of the second sub-pixels may be the same.
  • the step of alternately mapping the luminance value obtained based on the first luminance information and the luminance value obtained based on the second luminance information to the subpixels of the color included in the same first column in the matrix may include
  • the method may also include grouping the plurality of pixels into a plurality of groups each including four pixels, and applying the voltage may include: applying the voltage to two R sub-pixels included in one of the plurality of groups. The voltage of the first polarity is applied, the voltage of the second polarity is applied to the remaining two R sub-pixels, and the voltage of the first polarity is applied to two B sub-pixels included in one of the plurality of groups. and applying the voltage of the second polarity to the remaining two B sub-pixels.
  • the acquiring of the luminance value based on the first luminance information includes: acquiring a luminance value corresponding to one of the two R sub-pixels to which the voltage of the first polarity is applied based on the first luminance information; , obtains a luminance value corresponding to one of the two G sub-pixels to which the voltage of the first polarity is applied based on the first luminance information, and the voltage of the first polarity is applied based on the first luminance information and obtaining a luminance value corresponding to one of the two B sub-pixels, wherein the obtaining of the luminance value based on the second luminance information includes: A luminance value corresponding to the other one of the two R sub-pixels to which a voltage is applied is obtained, and a luminance corresponding to the other one of the two G sub-pixels to which the voltage of the first polarity is applied based on the second luminance information. and acquiring a luminance value corresponding to the other one of the two B sub-pixels to which the first
  • the acquiring of the luminance value based on the first luminance information includes: acquiring a luminance value corresponding to one of the two R sub-pixels to which the voltage of the second polarity is applied based on the first luminance information; , a luminance value corresponding to one of the two G sub-pixels to which the voltage of the second polarity is applied is obtained based on the first luminance information, and the voltage of the second polarity is applied based on the first luminance information and obtaining a luminance value corresponding to one of the two B sub-pixels, wherein the obtaining of the luminance value based on the second luminance information includes: A luminance value corresponding to the other one of the two R sub-pixels to which a voltage is applied is obtained, and a luminance corresponding to the other one of the two G sub-pixels to which the voltage of the second polarity is applied based on the second luminance information. and obtaining a luminance value corresponding to the other one of the two B sub-pixels to which
  • each of the two G sub-pixels from which a luminance value is obtained based on the first luminance information is included in adjacent pixels
  • each of the two G sub-pixels from which a luminance value is obtained based on the second luminance information may be included in adjacent pixels.
  • the first luminance information may include a luminance value corresponding to a high gradation greater than or equal to a threshold gradation
  • the second luminance information may include a luminance value corresponding to a low gradation less than the critical gradation.
  • each of the plurality of sub-pixels may be connected to one gate line and one data line.
  • the number of first sub-pixels having a luminance value obtained based on the first luminance information among a plurality of sub-pixels constituting a pixel included in the output frame and a luminance value obtained based on the second luminance information may be the same.
  • an image provided on the side of the display device may provide an improved viewing angle without distortion of the image provided on the front of the display device.
  • FIG. 1 is a schematic block diagram illustrating a configuration of a display apparatus according to an embodiment of the present disclosure.
  • FIG. 2 is a block diagram for describing in detail the configuration of a display device according to an embodiment of the present disclosure.
  • FIG. 3 is a diagram for explaining an output frame according to an embodiment of the present disclosure.
  • FIG. 4 is a diagram for describing mapping of a luminance value to each of a plurality of sub-pixels according to an embodiment of the present disclosure.
  • FIG. 5 is a diagram for describing mapping of a luminance value to each of a plurality of sub-pixels according to another embodiment of the present disclosure.
  • FIG. 6 is a diagram for describing mapping of a luminance value to each of a plurality of sub-pixels according to another embodiment of the present disclosure.
  • FIG. 7 is a diagram for describing mapping of a luminance value to each of a plurality of sub-pixels according to another embodiment of the present disclosure.
  • FIG. 8 is a view for explaining improvement of a viewing angle according to an embodiment of the present disclosure.
  • FIG. 9 is a diagram for explaining mapping of a luminance value to a G (Green) sub-pixel according to an embodiment of the present disclosure.
  • FIG. 10 is a flowchart illustrating a method of controlling a display apparatus according to an embodiment of the present disclosure.
  • expressions such as “have,” “may have,” “include,” or “may include” indicate the presence of a corresponding characteristic (eg, a numerical value, function, operation, or component such as a part). and does not exclude the presence of additional features.
  • a component eg, a first component is "coupled with/to (operatively or communicatively)" to another component (eg, a second component)
  • another component eg, a second component
  • a component may be directly connected to another component or may be connected through another component (eg, a third component).
  • a “module” or “unit” performs at least one function or operation, and may be implemented as hardware or software, or a combination of hardware and software.
  • a plurality of “modules” or a plurality of “units” are integrated into at least one module and implemented with at least one processor (not shown) except for “modules” or “units” that need to be implemented with specific hardware.
  • the term user may refer to a person who uses an electronic device or a device (eg, an artificial intelligence electronic device) using the electronic device.
  • a device eg, an artificial intelligence electronic device
  • FIG. 1 is a schematic block diagram illustrating a configuration of a display apparatus according to an embodiment of the present disclosure.
  • the display apparatus 100 may include a communication interface 110 , a display panel 120 , a memory 130 , and a processor 140 .
  • the display apparatus 100 displays video data.
  • the display device 100 may be implemented as a TV, but is not limited thereto, such as a video wall, a large format display (LFD), a digital signage, a digital information display (DID), a projector display, and the like. Any device having a display function may be applied without limitation.
  • the display device 100 is a liquid crystal display (LCD), organic light-emitting diode (OLED), liquid crystal on silicon (LCoS), digital light processing (DLP), QD (quantum dot) display panel, QLED (quantum) dot light-emitting diodes) It can be implemented in various types of displays, such as micro light-emitting diodes ( ⁇ LEDs) and mini LEDs.
  • the display device 100 is a touch screen coupled with a touch sensor, a flexible display (flexible display), a rollable display (rollable display), a three-dimensional display (3D display), a display in which a plurality of display modules are physically connected It may be implemented as
  • the communication interface 110 including a circuit according to an embodiment of the present disclosure receives various types of images.
  • the communication interface 110 is AP-based Wi-Fi (Wi-Fi, Wireless LAN network), Bluetooth (Bluetooth), Zigbee (Zigbee), wired / wireless LAN (Local Area Network), WAN (Wide Area Network), Ethernet, IEEE 1394, HDMI (High-Definition Multimedia Interface), USB (Universal Serial Bus), MHL (Mobile High-Definition Link), AES/EBU (Audio Engineering Society/ European Broadcasting Union),
  • Optical from an external device (eg, a source device), an external storage medium (eg, a USB memory), an external server (eg, a web hard drive) through a communication method such as , coaxial, 5G, LTE, etc.
  • the video signal may be input by streaming or downloading.
  • the image signal may be any one of a standard definition (SD), high definition (HD), full HD, and ultra HD image, but is not limited thereto.
  • the communication interface 110 may receive an image from an external device.
  • the display apparatus 100 may sequentially receive a plurality of image frames constituting an image through the communication interface 110 .
  • the display apparatus 100 may store an image received through the communication interface 110 in the memory 130 , load the image from the memory 130 , and provide it through the display panel 120 .
  • the display apparatus 100 may load an image previously stored in the memory 130 and provide it through the display panel 120 .
  • the display panel 120 includes a plurality of pixels and may display an image signal.
  • each of the plurality of pixels may include sub-pixels representing R (Red), G (Green), and B (Blue).
  • a pixel may be composed of sub-pixels representing W in addition to RGB.
  • the display panel 120 may include a plurality of gate lines and a plurality of data lines.
  • the gate line is a line transmitting a scan signal or a gate signal
  • the data line is a line transmitting a data voltage.
  • each of the plurality of sub-pixels included in the display panel 120 may be connected to one gate line and one data line. This connection method is called 1D1G structure.
  • the memory 130 may store luminance information.
  • the memory 130 may store a plurality of luminance information corresponding to each of a plurality of values.
  • the memory 130 may store first luminance information corresponding to the first value and second luminance information corresponding to the second value.
  • the luminance information may be implemented as a lookup table generated with a plurality of gamma values, but is not limited thereto.
  • the processor 140 controls the overall operation of the display apparatus 100 .
  • the processor 140 may be implemented as a digital signal processor (DSP), a microprocessor (microprocessor), an artificial intelligence (AI) processor, or a timing controller (T-CON) for processing a digital image signal.
  • DSP digital signal processor
  • microprocessor microprocessor
  • AI artificial intelligence
  • T-CON timing controller
  • CPU central processing unit
  • MCU micro controller unit
  • MPU micro processing unit
  • AP application processor
  • CP communication processor
  • the processor 140 is a SoC (System on Chip) in which a processing algorithm is embedded. , may be implemented in large scale integration (LSI), or may be implemented in the form of field programmable gate array (FPGA).
  • SoC System on Chip
  • the processor 140 may obtain an output frame based on two or more luminance information among a plurality of luminance information according to a viewing angle improvement level or a compensation level.
  • the processor 140 may obtain an output frame based on a plurality of sub-pixel values constituting pixel values included in the input frame, first luminance information, and second luminance information. For example, the processor 140 may obtain a luminance value corresponding to at least one of a plurality of sub-pixel values based on the first luminance information. Also, the processor 140 may obtain a luminance value corresponding to the remainder of the plurality of sub-pixel values based on the second luminance information. Subsequently, the processor 140 may control the display panel 120 to output an output frame based on the obtained luminance values. A detailed description thereof will be made with reference to FIG. 3 .
  • FIG. 3 is a diagram for explaining an output frame according to an embodiment of the present disclosure.
  • the processor 140 may obtain luminance values corresponding to a plurality of sub-pixel values constituting pixel values included in an input frame based on first luminance information. have.
  • the processor 140 may obtain a luminance value corresponding to at least one of a plurality of sub-pixel values based on the first luminance information.
  • the first luminance information is luminance information corresponding to a first gamma value greater than or equal to a preset gamma value (eg, a reference gamma value), and the first luminance information corresponds to a high grayscale greater than or equal to a threshold gamma corresponding to the reference gamma value. It may include a luminance value.
  • the processor 140 may obtain luminance values corresponding to a plurality of sub-pixel values constituting pixel values included in the input frame based on the second luminance information. For example, the processor 140 may obtain a luminance value corresponding to the remainder of the plurality of sub-pixel values based on the second luminance information.
  • the second luminance information is luminance information corresponding to a second gamma value less than a preset gamma value (eg, a reference gamma value), and the second luminance information is a low grayscale less than a threshold grayscale corresponding to the reference gamma value. may include a luminance value corresponding to .
  • Each of the plurality of luminance information may include an output luminance value corresponding to an input grayscale value.
  • the correspondence between the grayscale value and the luminance value may be determined as a function of the gamma value.
  • the reference gamma value may be 2.2, which is a standard gamma value of the National Television System Committee (NTSC).
  • the reference gamma value may be 2.8, which is the standard gamma value of Phase Alternation by Line (PAL).
  • the first luminance information may include an output luminance value corresponding to a high gradation greater than or equal to a threshold gradation (eg, a reference gamma value), and the second luminance information may include an output luminance value corresponding to a low gradation less than the critical gradation.
  • a threshold gradation eg, a reference gamma value
  • the first luminance information corresponding to the first gamma value is shown as 'A (LUT1)'
  • the second luminance information corresponding to the second gamma value is shown as 'B (LUT2)'.
  • the luminance information is illustrated as a 'viewing angle compensation LUT (Look Up Table)' for convenience of explanation in FIG. 3, this is only a term for convenience of explanation, and the implementation form of the luminance information is not limited to a lookup table. Of course.
  • a luminance value corresponding to each of a plurality of sub-pixel values constituting a pixel value included in an input frame may be obtained based on the first luminance information and the second luminance information.
  • the processor 140 may intersect and map a luminance value obtained based on the first luminance information and a luminance value obtained based on the second luminance information.
  • the processor 140 sets a plurality of sub-pixel values constituting an input frame based on at least two pieces of luminance information (eg, 'A (LUT1)' and 'B (LUT2)') as a viewing angle characteristic.
  • the output frame is obtained by changing to this improved value, and cross-muxing the first frame including the changed value based on the first luminance information and the second frame including the changed value based on the second luminance information can do.
  • the display panel 120 may have a structure in which a plurality of pixels are arranged in a matrix form.
  • the processor 140 may identify luminance information applied to each of the plurality of RGB sub-pixels based on a position on the display panel 120 of each of the RGB sub-pixels included in each of the plurality of pixels. For example, the processor 140 may alternately map a luminance value obtained based on the first luminance information and a luminance value obtained based on the second luminance information to each of the RGB sub-pixels.
  • the gamma value of the output frame may have the same characteristic as the reference gamma in the front of the display apparatus 100 .
  • the output frame may have a visually advantageous characteristic from the side of the display apparatus 100 .
  • the output frame in which the expression for the low gradation is improved may have an effect of improving the viewing angle from the side of the display apparatus 100 .
  • FIG. 4 is a diagram for describing mapping of a luminance value to each of a plurality of sub-pixels according to an embodiment of the present disclosure.
  • the display panel 120 may have a structure in which a plurality of pixels are arranged in a matrix form.
  • each of the plurality of pixels may include an RGB sub-pixel.
  • each of the plurality of sub-pixels may be connected to one gate line and one data line.
  • a voltage having a first polarity may be applied to sub-pixels of the same color included in the same first column.
  • a voltage of the second polarity may be applied to the sub-pixels of the same color included in the second column adjacent to the first column.
  • a (+) gate line may be connected to the R(Red) subpixel, and a ( ⁇ ) gate line may be connected to the G(Green) subpixel adjacent to the R(Red) subpixel. Subsequently, a (+) gate line may be connected to the B (Blue) sub-pixel adjacent to the G (Green) sub-pixel. Since a (+) gate line and a (-) gate line are cross-connected to each of the plurality of sub-pixels, the display panel 120 according to an embodiment may be implemented in a 1D1G structure.
  • the processor 140 may group a plurality of pixels into a plurality of pixel groups. Next, the processor 140 obtains a luminance value for first sub-pixels among a plurality of sub-pixels of the same color included in one of the plurality of groups based on the first luminance information, and among the plurality of sub-pixels For the second sub-pixels, a luminance value may be obtained based on the second luminance information.
  • the processor 140 may group a plurality of pixels in units of four pixels. For example, one group may include a total of 12 sub-pixels (4 R sub-cells, 4 G sub-pixels, and 4 B sub-pixels).
  • the processor 140 may map a luminance value obtained based on the first luminance information to some sub-pixels among four R sub-pixels included in one group. Also, the processor 140 may map a luminance value obtained based on the second luminance information to the remaining sub-pixels among the four R sub-pixels.
  • the processor 140 groups a plurality of pixels positioned on the same line in units of 4 pixels, and provides first luminance information ('A') to two R sub-pixels among the 4 R sub-pixels.
  • the obtained luminance value may be mapped based on .
  • the processor 140 may map the luminance value obtained based on the second luminance information 'B' to the remaining two R sub-pixels among the four R sub-pixels.
  • R, G, and B sub-pixels constitute one pixel, and the processor 140 may group the pixels in units of four pixels. Then, two R sub-pixels among the R sub-pixels included in each of the four pixels have a luminance value obtained based on the first luminance information (A'), and the remaining two R sub-pixels have the second luminance information ('). It may have a luminance value obtained based on B').
  • the processor 140 may map a luminance value obtained based on the first luminance information ‘A’ to two G sub-pixels among the four G sub-pixels. Also, the processor 140 may map the luminance value obtained based on the second luminance information 'B' to the remaining two G sub-pixels among the four G sub-pixels.
  • the processor 140 may map a luminance value obtained based on the first luminance information 'A' to two B sub-pixels among the four B sub-pixels. Also, the processor 140 may map the luminance value obtained based on the second luminance information 'B' to the remaining two B sub-pixels among the four B sub-pixels.
  • the processor 140 obtains a luminance value for first sub-pixels among a plurality of sub-pixels of the same color included in one of the plurality of groups based on the first luminance information, and among the plurality of sub-pixels, For the second sub-pixels, a luminance value is obtained based on the second luminance information, wherein the number or ratio of the first sub-pixels to the number or ratio of the second sub-pixels may be the same.
  • the processor 140 groups a plurality of pixels located on the same line in units of four pixels, but this is an embodiment and is not limited thereto.
  • the processor 140 groups the plurality of pixels in units of two or six pixels, and the luminance obtained based on the first luminance information is in some of the plurality of sub-pixels of the same color included in the group.
  • the values may be mapped, and the luminance values obtained based on the second luminance information may be mapped to the remainder.
  • R sub-pixels among 12 sub-pixels included in one group are R sub-pixels to which luminance values according to first luminance information of (+) polarity are mapped, and (-) polarity first R subpixel to which luminance values according to luminance information are mapped, R subpixels to which luminance values according to (+) polarity second luminance information are mapped, R to which luminance values according to (-) polarity second luminance information are mapped It may be implemented with sub-pixels.
  • G sub-pixels out of 12 sub-pixels included in one group are G sub-pixels to which luminance values are mapped according to the first luminance information of the (+) polarity,
  • a G sub-pixel to which a luminance value is mapped a G sub-pixel to which a luminance value according to the second luminance information of (+) polarity is mapped, and a G sub-pixel to which a luminance value according to the second luminance information of a (-) polarity is mapped.
  • B sub-pixels among 12 sub-pixels included in one group are B sub-pixels to which luminance values are mapped according to the first luminance information of the (+) polarity,
  • B sub-pixel to which a luminance value is mapped a B sub-pixel to which a luminance value according to the second luminance information of (+) polarity is mapped
  • B sub-pixel to which a luminance value according to the second luminance information of a (-) polarity is mapped.
  • a first luminance value according to the first luminance information and a second luminance value according to the second luminance information may be mapped to each of a plurality of sub-pixels on the same line to cross each other.
  • a luminance value such as 'ABABABABABAB' may be mapped to a plurality of sub-pixels.
  • this is an exemplary embodiment and not limited thereto.
  • a luminance value such as 'AABBAABBAABB' may be mapped to a plurality of sub-pixels.
  • the processor 140 generates a luminance value obtained based on first luminance information and a luminance value obtained based on second luminance information for sub-pixels of the same color included in the same first column in a matrix form. can be cross-mapped.
  • the processor 140 may map the luminance value according to the second luminance information to the specific sub-pixel.
  • the processor 140 maps a luminance value according to first luminance information to R sub-pixels positioned on a first pixel line, and R sub-pixels positioned on a second pixel line adjacent to the first pixel line. may be mapped to a luminance value according to the second luminance information.
  • the processor 140 applies 'BBAABBAABBAA' to a plurality of sub-pixels included in a second pixel line adjacent to the first pixel line. ', you can map the luminance value. That is, the luminance values applied to the plurality of sub-pixels included in the first pixel line and the luminance values applied to the plurality of sub-pixels included in the second pixel line may have an inverted arrangement.
  • the processor 140 maps the luminance value obtained based on the first luminance information corresponding to the high gray scale to half of the plurality of sub-pixels included in the display panel 120 and the low gray scale to the other half.
  • the obtained luminance value may be mapped based on the second luminance information corresponding to .
  • the processor 140 may control the display panel 120 so that an output frame provided to a user located in front of the display apparatus 100 has the same characteristic as the reference gamma.
  • the display panel 120 displays an output frame with improved expression for the low gradation.
  • the output frame provided to the user located on the side of the display apparatus 100 may have an improved viewing angle. That is, the processor 140 may obtain an output frame by intersecting each of the plurality of lookup tables with at least two luminance information (eg, values of the lookup table) according to the viewing angle improvement level or compensation level.
  • the processor 140 expresses a high grayscale by using a value obtained from the first luminance information generated as the first gamma value, and uses a value obtained from the second luminance information generated as the second gamma value to generate a low grayscale.
  • a new output frame expressing grayscale may be obtained.
  • the output frame including both low and high grayscale characteristics provides luminance using the reference gamma value according to the average of the low and high grayscales to the user located in the front, while providing a gamma value higher than the reference gamma value to the user located at the side. Since an output frame having an improved expression for a high gradation is provided, an effect of an improved viewing angle may be provided.
  • the display apparatus 100 in which the viewing angle can be improved from the side with respect to the display apparatus 100 may be provided.
  • the number of first sub-pixels having a luminance value obtained based on the first luminance information among a plurality of sub-pixels constituting a pixel included in the output frame and the second sub-pixel may be the same.
  • FIG. 5 is a diagram for describing mapping of a luminance value to each of a plurality of sub-pixels according to another embodiment of the present disclosure.
  • the processor 140 maps a luminance value according to the first luminance information to half of a plurality of pixels of the same color included in one group and a luminance value according to the second luminance information to the other half. Values can be mapped.
  • the processor 140 may map a luminance value according to the first luminance information or a luminance value according to the second luminance information to each of the plurality of sub-pixels based on various methods.
  • the processor 140 groups a plurality of pixels into a plurality of groups each including four pixels, and applies a voltage of a first polarity to two R sub-pixels included in one group among the plurality of groups. and a voltage of a second polarity is applied to the remaining two R sub-pixels, a voltage of a first polarity is applied to two G sub-pixels included in one of the plurality of groups, and a second polarity is applied to the remaining two G sub-pixels.
  • a voltage of two polarities may be applied, a voltage of a first polarity may be applied to two B sub-pixels included in one group among a plurality of groups, and a voltage of a second polarity may be applied to the remaining two B sub-pixels.
  • the first polarity may mean a (+) pole
  • the second polarity may mean a (-) pole.
  • the processor 140 applies the first or second polarity to each of the plurality of sub-pixels, but the present invention is not limited thereto.
  • a (+) gate line is connected to some sub-pixels among a plurality of sub-pixels and a (-) gate line is connected to the remaining sub-pixels.
  • a (+) gate line is connected to some sub-pixels among a plurality of sub-pixels and a (-) gate line is connected to the remaining sub-pixels.
  • the display apparatus 100 may have problems such as image crosstalk, flicker, load balance, and increase in power consumption, so that the polarity of each sub-pixel may be set differently. For example, it is advantageous to invert points with different polarities among all adjacent sub-pixels to prevent crosstalk.
  • the processor 140 may identify luminance information to be applied to each sub-pixel from among a plurality of luminance information in response to an inversion/non-inversion signal for controlling the polarity of the sub-pixel.
  • one group may be referred to as a unit of 12 cycles.
  • the processor 140 obtains a luminance value corresponding to one of two R sub-pixels to which a voltage of a first polarity is applied based on the first luminance information, and obtains a first luminance value based on the second luminance information.
  • a luminance value corresponding to the other one of the two R sub-pixels to which a voltage of a polarity is applied is obtained, and a luminance value corresponding to one of two R sub-pixels to which a voltage of a second polarity is applied based on the first luminance information. may be obtained, and a luminance value corresponding to the other one of the two R sub-pixels to which the voltage of the second polarity is applied may be obtained based on the second luminance information.
  • the processor 140 obtains a luminance value corresponding to one of the two G sub-pixels to which a voltage of a first polarity is applied based on the first luminance information, and a voltage of the first polarity based on the second luminance information obtaining a luminance value corresponding to the other one of the two applied G sub-pixels, and obtaining a luminance value corresponding to one of the two G sub-pixels to which a voltage of the second polarity is applied based on the first luminance information; , a luminance value corresponding to the other one of the two G sub-pixels to which the voltage of the second polarity is applied may be obtained based on the second luminance information.
  • the processor 140 obtains a luminance value corresponding to one of the two B sub-pixels to which a voltage of a first polarity is applied based on the first luminance information, and a voltage of the first polarity based on the second luminance information obtaining a luminance value corresponding to the other one of the two applied B sub-pixels, and obtaining a luminance value corresponding to one of the two B sub-pixels to which a voltage of the second polarity is applied based on the first luminance information; , a luminance value corresponding to the other one of the two B sub-pixels to which the voltage of the second polarity is applied may be obtained based on the second luminance information.
  • the processor 140 may map a luminance value to each of the plurality of sub-pixels in an 'AAABBBABABAB' arrangement on the first pixel line.
  • the processor 140 may map a luminance value obtained based on first luminance information ‘A’ to two R sub-pixels among four R sub-pixels in one group.
  • the processor 140 may map the luminance value obtained based on the second luminance information 'B' to the remaining two R sub-pixels among the four R sub-pixels.
  • the processor 140 may map a luminance value obtained based on the first luminance information ‘A’ to two G sub-pixels among the four G sub-pixels. Also, the processor 140 may map the luminance value obtained based on the second luminance information 'B' to the remaining two G sub-pixels among the four G sub-pixels.
  • the processor 140 may map a luminance value obtained based on the first luminance information 'A' to two B sub-pixels among the four B sub-pixels. Also, the processor 140 may map the luminance value obtained based on the second luminance information 'B' to the remaining two B sub-pixels among the four B sub-pixels.
  • the processor 140 may map the luminance values to the plurality of sub-pixels included in the second pixel line adjacent to the first pixel line in the 'BBBAAABABABA' array.
  • mapping the luminance value may mean acquiring and mapping the luminance value based on luminance information corresponding to an arrangement among a plurality of luminance information.
  • the processor 140 obtains and maps a luminance value based on the second luminance information corresponding to B in the first sub-pixel in one group, and maps the luminance value corresponding to B in the second sub-pixel.
  • a luminance value may be acquired and mapped based on the second luminance information, and ..., a luminance value may be acquired and mapped based on the second luminance information corresponding to A in the last sub-pixel.
  • FIG. 6 is a diagram for describing mapping of a luminance value to each of a plurality of sub-pixels according to another embodiment of the present disclosure.
  • R sub-pixels among 12 sub-pixels included in one group are R sub-pixels to which luminance values according to first luminance information of (+) polarity are mapped, and (-) polarity first R subpixel to which luminance values according to luminance information are mapped, R subpixels to which luminance values according to (+) polarity second luminance information are mapped, R to which luminance values according to (-) polarity second luminance information are mapped It may be implemented with sub-pixels.
  • G sub-pixels out of 12 sub-pixels included in one group are G sub-pixels to which luminance values are mapped according to the first luminance information of the (+) polarity, Implemented as a G sub-pixel to which a luminance value is mapped, a G sub-pixel to which a luminance value according to the second luminance information of (+) polarity is mapped, and a G sub-pixel to which a luminance value according to the second luminance information of a (-) polarity is mapped.
  • B sub-pixels among 12 sub-pixels included in one group are B sub-pixels to which luminance values are mapped according to the first luminance information of the (+) polarity,
  • B sub-pixels to which a luminance value is mapped are B sub-pixels to which luminance values are mapped according to the first luminance information of the (+) polarity,
  • B sub-pixel to which a luminance value according to the second luminance information of (+) polarity is mapped can be a B sub-pixel to which a luminance value according to the second luminance information of (+) polarity is mapped.
  • the processor 140 may map the luminance values to the first pixel line in the 'ABABBBAAABAB' array and map the luminance values to the second pixel line in the 'BABAAABBBABA' array. Through this, the processor 140 may obtain an effect of improving the viewing angle on the side of the display device 100 while maintaining the original luminance of the output frame on the front side of the display device 100 .
  • FIG. 7 is a diagram for describing mapping of a luminance value to each of a plurality of sub-pixels according to another embodiment of the present disclosure.
  • the processor 140 maps the luminance values to the 'BBBAAABABABA' arrangement in the first pixel line and to the 'AAABBBABABAB' arrangement in the second pixel line. A luminance value can be mapped.
  • FIG. 8 is a view for explaining improvement of a viewing angle according to an embodiment of the present disclosure.
  • the processor 140 maps a luminance value according to the first luminance information to some sub-pixels among a plurality of sub-pixels, and maps a luminance value according to the second luminance information to the remaining sub-pixels. can do.
  • the processor 140 obtains a luminance value corresponding to some of a plurality of sub-pixel values constituting a pixel value included in an input frame based on first luminance information 'A(LUT1)') can do.
  • the first luminance information 'A(LUT1)' is luminance information corresponding to a high gray scale
  • the image to which a luminance value according to the first luminance information 'A(LUT1)' is mapped is a reference according to the input frame. It may be an image of a high grayscale according to a gamma value higher than the gamma value.
  • the processor 140 may obtain a luminance value corresponding to the remainder of the plurality of sub-pixel values based on the second luminance information 'B(LUT2)'.
  • the second luminance information 'B(LUT2)' is luminance information corresponding to a low gray level
  • an image to which a luminance value according to the second luminance information and the second luminance information 'B(LUT2)' is mapped is input.
  • the image may be a low grayscale image according to a gamma value lower than a reference gamma value for each frame.
  • the processor 140 may obtain an output frame by muxing the high grayscale image and the low grayscale image.
  • the output frame may provide an effect of improving a viewing angle by using a low-grayscale image on the side of the display apparatus 100 while maintaining luminance according to the reference gamma value at the front of the display apparatus 100 .
  • an average of the luminance value according to the first luminance information and the luminance value according to the second luminance information based on a specific grayscale value may correspond to the luminance according to the reference gamma value.
  • the display device 100 applies low grayscale and high grayscale Accurate Color Control (ACC) depending on the position of the RGB sub-pixels to improve the viewing angle of the output frame.
  • ACC Accurate Color Control
  • the display device of the present disclosure does not require an additional data line, a driving IC, or the like, so that an increase in manufacturing cost can be prevented.
  • the viewing angle can be improved irrespective of the structure of the display panel, there is an advantage that all display panels having different manufacturers or structures can be used.
  • FIG. 10 is a diagram for explaining mapping of a luminance value to a G (Green) sub-pixel according to an embodiment of the present disclosure.
  • the processor 140 configures the first luminance so that each of the two G (Green) sub-pixels from which the luminance value is obtained based on the first luminance information is included in adjacent pixels.
  • a luminance value according to information may be mapped.
  • the processor 140 may map the luminance value according to the second luminance information so that each of the two G (Green) sub-pixels from which the luminance value is obtained based on the second luminance information is included in adjacent pixels.
  • the processor 140 transmits second luminance information (B) to one group of R sub-pixels (or B sub-pixels) included in a first pixel line.
  • a luminance value according to , a luminance value according to the first luminance information A, a luminance value according to the second luminance information B, and a luminance value according to the first luminance information A may be intersected and mapped in the order.
  • the processor 140 sets a luminance value according to the second luminance information B to one group of R sub-pixels (or B sub-pixels) included in the first pixel line.
  • the processor 140 may include a luminance value according to the second luminance information B, a luminance value according to the second luminance information B, and a luminance value according to the second luminance information B to one group of G sub-pixels included in the first pixel line.
  • a luminance value according to the first luminance information A and a luminance value according to the first luminance information A may be intersected and mapped in an order.
  • the processor 140 may set a luminance value according to the first luminance information A, a luminance value according to the first luminance information A, and a second A luminance value according to the luminance information (B) and a luminance value according to the second luminance information (B) may be intersected and mapped in an order.
  • the processor 140 may map a luminance value according to the same luminance information to two consecutive G sub-pixels. For example, the processor 140 maps a luminance value according to the first luminance information A to a first G sub-pixel among a plurality of sub-pixels included in one group, and maps the first luminance information to an adjacent second G sub-pixel A luminance value according to (A) can be mapped. Subsequently, a luminance value according to the second luminance information B may be mapped to each of the adjacent third and fourth G sub-pixels.
  • the processor 140 maps a luminance value according to the second luminance information B to a first G sub-pixel among a plurality of sub-pixels included in one group, and maps the second luminance information ( A luminance value according to B) can be mapped. Subsequently, a luminance value according to the first luminance information A may be mapped to each of the adjacent third and fourth G sub-pixels.
  • FIG. 3 is a detailed block diagram of a display device according to an embodiment of the present disclosure.
  • the display apparatus 100 includes a communication interface 110 , a display panel 120 , a memory 130 , a processor 140 , a panel driver 150 , an input unit 160 , and a communication unit 170 .
  • the display apparatus 100 does not necessarily include all of the above-described components as in the embodiment of FIG. 2 .
  • the display apparatus 100 may additionally include an audio output unit (not shown), a power supply unit (not shown), and the like, which are not shown.
  • the display panel 120 may include members such as a liquid crystal layer, a pixel electrode, a liquid crystal capacitor, a gate line, a data line, and a backlight unit.
  • the display panel 120 may express the brightness of each pixel according to the luminance value identified through the luminance information.
  • the memory 130 is electrically connected to the processor 140 and may store data necessary for various embodiments of the present disclosure.
  • the memory 130 is implemented as an internal memory such as a ROM (eg, electrically erasable programmable read-only memory (EEPROM)) included in the processor 140 , a RAM, or the like, or the processor It may be implemented as a separate memory from 140 .
  • ROM electrically erasable programmable read-only memory
  • the memory 130 may be implemented in the form of a memory embedded in the display apparatus 100 or may be implemented in the form of a memory that is detachable from the display apparatus 100 according to the purpose of data storage. For example, data for driving the display device 100 is stored in a memory embedded in the display device 100 , and data for an extended function of the display device 100 is detachable from the display device 100 . It can be stored in any available memory.
  • the memory 130 includes a volatile memory (eg, dynamic RAM (DRAM), static RAM (SRAM), or synchronous dynamic RAM (SDRAM)), a non-volatile memory ( Non-volatile Memory (e.g.
  • OTPROM programmable ROM
  • PROM programmable ROM
  • EPROM erasable and programmable ROM
  • EEPROM electrically erasable and programmable ROM
  • mask ROM mask ROM
  • flash ROM flash memory (e.g.) NAND flash or NOR flash, etc.), a hard drive, or a solid state drive (SSD).
  • SSD solid state drive
  • the memory 130 is a memory card (eg, compact flash (CF), secure digital (SD), micro-SD (micro secure digital), mini- SD (mini secure digital), xD (extreme digital), MMC (multi-media card), etc.), an external memory connectable to the USB port (eg, USB memory), etc. may be used.
  • CF compact flash
  • SD secure digital
  • micro-SD micro secure digital
  • mini- SD mini secure digital
  • xD extreme digital
  • MMC multi-media card
  • USB port eg, USB memory
  • the luminance information may be stored in the memory 130 inside the display apparatus 100 or the luminance information stored in an external server may be used.
  • the communication unit 170 may communicate with an external server to receive luminance information.
  • the panel driver 140 may provide a driving signal to the display panel 120 .
  • the panel driver 140 may include a gate driver (not shown), a data driver (not shown), a grayscale voltage generator (not shown), and a signal controller (not shown).
  • the panel driving unit 140 is described as a separate configuration, but in another embodiment of the present disclosure, the processor 140 may also perform the role of the panel driving unit 140 .
  • the input unit 160 may be implemented as a device such as a button, a touch pad, a mouse, and a keyboard, or may be implemented as a touch screen, a remote control transceiver, etc. capable of performing the above-described display function and manipulation input function together.
  • the remote control transceiver may receive a remote control signal from an external remote control device or transmit a remote control signal through at least one of infrared communication, Bluetooth communication, and Wi-Fi communication.
  • the communication unit 170 may communicate with an internal component or an external device.
  • the communication unit 170 may receive image data, a lookup table, and the like.
  • the communication unit 170 may use various methods such as High Definition Multimedia Interface (HDMI), Low Voltage Differential Signaling (LVDS), Local Area Network (LAN), Universal Serial Bus (USB), I2C, Parallel, and the like. However, it is not limited to the above-described communication method, and for example, the communication unit 170 may communicate with an external server or the like through a wireless communication method.
  • HDMI High Definition Multimedia Interface
  • LVDS Low Voltage Differential Signaling
  • LAN Local Area Network
  • USB Universal Serial Bus
  • I2C I2C
  • Parallel and the like.
  • HDMI High Definition Multimedia Interface
  • LVDS Low Voltage Differential Signaling
  • LAN Local Area Network
  • USB Universal Serial Bus
  • the output unit (not shown) outputs an acoustic signal.
  • the output unit may convert the digital sound signal processed by the processor 140 into an analog sound signal, amplify it, and output it.
  • the output unit may include at least one speaker unit capable of outputting at least one channel, a D/A converter, an audio amplifier, and the like.
  • the output unit may be implemented to output various multi-channel sound signals.
  • the processor 140 may control the output unit to enhance and output the input sound signal corresponding to the enhancement processing of the input frame.
  • the processor 140 converts the input two-channel sound signal into a virtual multi-channel (eg, 5.1-channel) sound signal, or recognizes the location where the display device 100' is placed to optimize the space. It is possible to process a 3D sound signal or provide an optimized sound signal according to the type of the input frame (eg, content genre).
  • the display apparatus 100 ′ may additionally include a tuner and a demodulator according to an embodiment.
  • a tuner (not shown) may receive an RF broadcast signal by tuning a channel selected by a user or all channels previously stored among radio frequency (RF) broadcast signals received through an antenna.
  • a demodulator (not shown) may receive and demodulate the digital IF signal (DIF) converted by the tuner, and may perform channel decoding and the like.
  • the input frame received through the tuner may be processed through a demodulator (not shown) and then provided to the processor 140 for image processing according to an embodiment of the present disclosure.
  • FIG. 10 is a flowchart illustrating a method of controlling a display apparatus according to an embodiment of the present disclosure.
  • a display panel including a plurality of pixels each consisting of R (Red), G (Green), and B (Blue) sub-pixels, and first luminance information corresponding to a first gamma value and In the method of controlling a display device including second luminance information corresponding to 2 gamma values, a luminance value corresponding to at least one of a plurality of sub-pixel values constituting a pixel value included in an input frame based on the first luminance information is obtained (S1010).
  • a luminance value corresponding to the remainder of the plurality of sub-pixel values is obtained based on the second luminance information (S1020).
  • the display panel is controlled to output an output frame based on the obtained luminance values (S1030).
  • the display panel has a structure in which a plurality of pixels are arranged in a matrix, and the control method according to an embodiment applies a voltage of a first polarity to sub-pixels of the same color included in the same first column in the matrix; The method may further include applying a voltage of a second polarity to sub-pixels of the same color included in a second column adjacent to the first column.
  • the step S1010 includes grouping the plurality of pixels into a plurality of pixel groups, and obtaining a luminance value based on the first luminance information may include: a plurality of subs of the same color included in one of the plurality of groups
  • the step of obtaining a luminance value based on the first luminance information for the first sub-pixels of the pixels, and the step S1020 of obtaining the luminance value based on the second luminance information may include: a second sub-pixel among the plurality of sub-pixels
  • the method may include obtaining a luminance value based on second luminance information for the pixels, and the number of the first sub-pixels and the number of the second sub-pixels may be the same.
  • the control method includes a luminance value obtained based on the first luminance information and a luminance value obtained based on the second luminance information in sub-pixels of a color included in the same first column in a matrix. It may include a step of logically mapping.
  • the control method may include grouping the plurality of pixels into a plurality of groups each including four pixels, and the applying a voltage may include: two Rs included in one group among the plurality of groups. A voltage of a first polarity is applied to the sub-pixels, a voltage of a second polarity is applied to the remaining two R sub-pixels, and a voltage of the first polarity is applied to two B sub-pixels included in one of the plurality of groups. and applying a voltage of the second polarity to the remaining two B sub-pixels.
  • step S1010 of obtaining a luminance value based on the first luminance information a luminance value corresponding to one of two R sub-pixels to which a voltage of a first polarity is applied is obtained based on the first luminance information, A luminance value corresponding to one of two G sub-pixels to which a voltage of a first polarity is applied is obtained based on one luminance information, and two B sub-pixels to which a voltage of a first polarity is applied based on the first luminance information. and obtaining a luminance value corresponding to one of the two R subs to which a voltage of a first polarity is applied based on the second luminance information.
  • a luminance value corresponding to the other one of the pixels is obtained, and a luminance value corresponding to the other one of the two G sub-pixels to which the voltage of the first polarity is applied based on the second luminance information is obtained.
  • the method may include acquiring a luminance value corresponding to the other one of the two B sub-pixels to which the voltage of the first polarity is applied.
  • Step S1010 of obtaining a luminance value based on the first luminance information a luminance value corresponding to one of two R sub-pixels to which a voltage of a second polarity is applied is obtained based on the first luminance information.
  • Step S1020 includes obtaining a luminance value corresponding to one of the B sub-pixels, and obtaining the luminance value based on the second luminance information may include applying a voltage of a second polarity based on the second luminance information.
  • the method may include acquiring a luminance value corresponding to the other one of the two B sub-pixels to which the voltage of the second polarity is applied based on the luminance information.
  • each of the two G sub-pixels from which a luminance value is obtained based on the first luminance information is included in adjacent pixels, and each of the two G sub-pixels from which a luminance value is obtained based on the second luminance information is included in the adjacent pixels. can be included in
  • the first luminance information corresponding to the first gamma value may correspond to a high gradation greater than or equal to the threshold gradation
  • the second luminance information corresponding to the second gamma value may correspond to a low gradation less than the threshold gradation
  • each of the plurality of sub-pixels may be connected to one gate line and one data line.
  • various embodiments of the present disclosure may be applied to all electronic devices capable of image processing, such as an image receiving device such as a set-top box, and an image processing device, as well as a display device.
  • the various embodiments described above may be implemented in a recording medium readable by a computer or a similar device using software, hardware, or a combination thereof.
  • the embodiments described herein may be implemented by the processor 120 itself.
  • embodiments such as the procedures and functions described in this specification may be implemented as separate software modules. Each of the software modules may perform one or more functions and operations described herein.
  • computer instructions for performing the processing operation of the sound output apparatus 100 may be stored in a non-transitory computer-readable medium.
  • the specific device When the computer instructions stored in the non-transitory computer-readable medium are executed by the processor of the specific device, the specific device performs the processing operation in the sound output apparatus 100 according to the various embodiments described above.
  • the non-transitory computer-readable medium refers to a medium that stores data semi-permanently, rather than a medium that stores data for a short moment, such as a register, cache, memory, etc., and can be read by a device.
  • Specific examples of the non-transitory computer-readable medium may include a CD, DVD, hard disk, Blu-ray disk, USB, memory card, ROM, and the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

디스플레이 장치가 개시된다. 디스플레이 장치는, 회로를 포함하는 통신 인터페이스, R(Red), G(Green), B(Blue) 서브 픽셀로 구성된 복수의 픽셀을 포함하는 디스플레이 패널, 제1 값에 대응하는 제1 휘도 정보 및 제2 값에 대응되는 제2 휘도 정보가 저장된 메모리 및 통신 인터페이스를 통해 수신된 입력 프레임에 포함된 픽셀을 구성하는 복수의 서브 픽셀 값, 제1 휘도 정보, 제2 휘도 정보에 기초하여 출력 프레임을 획득하는 프로세서를 포함하며, 프로세서는, 제1 휘도 정보에 기초하여 복수의 서브 픽셀 값 중 적어도 하나에 대응되는 휘도 값을 획득하고, 제2 휘도 정보에 기초하여 복수의 서브 픽셀 값 중 나머지에 대응되는 휘도 값을 획득하며, 획득된 휘도 값들에 기초하여 출력 프레임을 출력하도록 디스플레이 패널을 제어한다.

Description

디스플레이 장치 및 그 제어 방법
본 발명은 디스플레이 장치 및 그 제어 방법에 관한 것으로, 더욱 상세하게는, 시야각을 개선하기 위한 디스플레이 장치 및 그 제어 방법에 관한 것이다.
디스플레이 장치의 화질을 높이기 위한 조건 중 하나는 우수한 시야각을 제공하는 것이다.
하지만 디스플레이 장치에 구비된 패널의 동작 특성에 의하여 시야각의 제한이 발생된다. 예를 들어, 고계조의 영상 출력 시에서는 시야각 특성이 좋으나, 저계조의 영상 출력 시에는 시야각이 나빠져 색빠짐 현상이 나타나는 문제점이 발생된다.
종래에는 이러한 문제점을 해결하기 위하여 서브 픽셀을 추가로 분할하여 저계조를 표현하는 영역과 고계조를 표현하는 영역을 구분하는 방법이 제안되었다. 또한, 2DHG 연결 방식을 이용하는 패널을 구비하는 방법이 제안되었다. 다만, 이러한 방법들은 서브 픽셀을 추가로 분할하기 위한 별도의 회로가 요구되었고 드라이버 IC가 배로 구비될 필요가 있으며 TCON의 크기 역시 커질 수밖에 없는 한계점을 갖는다. 이와 같이 종래의 방법은 디스플레이 장치의 생산 비용을 증가시킨다.
본 발명은 상술한 필요성에 따른 것으로, 본 발명의 목적은, 복수의 RGB 서브 픽셀들 각각에 서로 다른 휘도 정보에 따른 휘도 값을 매핑하여 시야각을 개선할 수 있는 디스플레이 장치 및 그 제어 방법을 제공함에 있다.
이상과 같은 목적을 달성하기 위한 본 개시의 일 실시 예에 따른 디스플레이 장치는, 회로를 포함하는 통신 인터페이스, R(Red), G(Green), B(Blue) 서브 픽셀로 구성된 복수의 픽셀을 포함하는 디스플레이 패널, 제1 휘도 정보 및 제2 휘도 정보가 저장된 메모리 및 통신 인터페이스를 통해 수신된 입력 프레임에 포함된 픽셀을 구성하는 복수의 서브 픽셀 값, 상기 제1 휘도 정보, 상기 제2 휘도 정보에 기초하여 출력 프레임을 획득하는 프로세서를 포함하며, 상기 프로세서는, 상기 제1 휘도 정보에 기초하여 상기 복수의 서브 픽셀 값 중 적어도 하나에 대응되는 휘도 값을 획득하고, 상기 제2 휘도 정보에 기초하여 복수의 서브 픽셀 값 중 나머지에 대응되는 휘도 값을 획득하며, 상기 획득된 휘도 값들에 기초하여 출력 프레임을 출력하도록 상기 디스플레이 패널을 제어한다.
여기서, 상기 디스플레이 패널은, 복수의 픽셀들이 매트릭스 형태로 배열된 구조이며, 상기 프로세서는, 상기 매트릭스에서 동일한 제1 열에 포함된 동일한 색상의 서브 픽셀에 제1 극성의 전압을 인가하고, 상기 제1 열에 인접한 제2 열에 포함된 동일한 색상의 서브 픽셀에 제2 극성의 전압을 인가할 수 있다.
여기서, 상기 프로세서는, 상기 복수의 픽셀들을 복수의 픽셀 그룹으로 그룹핑하고, 상기 복수의 그룹 중 하나의 그룹 내에 포함된 동일한 색상의 복수의 서브 픽셀 중 제1 서브 픽셀들에 대해서는 상기 제1 휘도 정보에 기초하여 휘도 값을 획득하고, 상기 복수의 서브 픽셀 중 제2 서브 픽셀들에 대해서는 상기 제2 휘도 정보에 기초하여 휘도 값을 획득하며, 상기 제1 서브 픽셀들의 개수 및 상기 제2 서브 픽셀들의 개수는 동일할 수 있다.
또한, 상기 프로세서는, 상기 매트릭스에서 동일한 제1 열에 포함된 동일한 색상의 서브 픽셀들에 상기 제1 휘도 정보에 기초하여 획득된 휘도 값 및 상기 제2 휘도 정보에 기초하여 획득된 휘도 값을 교차적으로 매핑할 수 있다.
또한, 상기 프로세서는, 상기 복수의 픽셀들을 각각 4개의 픽셀을 포함하는 복수의 그룹으로 그룹핑하고, 상기 복수의 그룹 중 하나의 그룹 내에 포함된 2개의 R 서브 픽셀에 상기 제1 극성의 전압을 인가하고 나머지 2개의 R 서브 픽셀에 상기 제2 극성의 전압을 인가하며, 상기 복수의 그룹 중 하나의 그룹 내에 포함된 2개의 G 서브 픽셀에 상기 제1 극성의 전압을 인가하고 나머지 2개의 G 서브 픽셀에 상기 제2 극성의 전압을 인가하며, 상기 복수의 그룹 중 하나의 그룹 내에 포함된 2개의 B 서브 픽셀에 상기 제1 극성의 전압을 인가하고 나머지 2개의 B 서브 픽셀에 상기 제2 극성의 전압을 인가할 수 있다.
여기서, 상기 프로세서는, 상기 제1 휘도 정보에 기초하여 상기 제1 극성의 전압이 인가되는 2 개의 R 서브 픽셀 중 하나에 대응되는 휘도 값을 획득하고, 상기 제2 휘도 정보에 기초하여 상기 제1 극성의 전압이 인가되는 2 개의 R 서브 픽셀 중 나머지 하나에 대응되는 휘도 값을 획득하며, 상기 제1 휘도 정보에 기초하여 상기 제1 극성의 전압이 인가되는 2 개의 G 서브 픽셀 중 하나에 대응되는 휘도 값을 획득하고, 상기 제2 휘도 정보에 기초하여 상기 제1 극성의 전압이 인가되는 2 개의 G 서브 픽셀 중 나머지 하나에 대응되는 휘도 값을 획득하며, 상기 제1 휘도 정보에 기초하여 상기 제1 극성의 전압이 인가되는 2 개의 B 서브 픽셀 중 하나에 대응되는 휘도 값을 획득하고, 상기 제2 휘도 정보에 기초하여 상기 제1 극성의 전압이 인가되는 2 개의 B 서브 픽셀 중 나머지 하나에 대응되는 휘도 값을 획득할 수 있다.
여기서, 상기 프로세서는, 상기 제1 휘도 정보에 기초하여 상기 제2 극성의 전압이 인가되는 2 개의 R 서브 픽셀 중 하나에 대응되는 휘도 값을 획득하고, 상기 제2 휘도 정보에 기초하여 상기 제2 극성의 전압이 인가되는 2 개의 R 서브 픽셀 중 나머지 하나에 대응되는 휘도 값을 획득하며, 상기 제1 휘도 정보에 기초하여 상기 제2 극성의 전압이 인가되는 2 개의 G 서브 픽셀 중 하나에 대응되는 휘도 값을 획득하고, 상기 제2 휘도 정보에 기초하여 상기 제2 극성의 전압이 인가되는 2 개의 G 서브 픽셀 중 나머지 하나에 대응되는 휘도 값을 획득하며, 상기 제1 휘도 정보에 기초하여 상기 제2 극성의 전압이 인가되는 2 개의 B 서브 픽셀 중 하나에 대응되는 휘도 값을 획득하고, 상기 제2 휘도 정보에 기초하여 상기 제2 극성의 전압이 인가되는 2 개의 B 서브 픽셀 중 나머지 하나에 대응되는 휘도 값을 획득할 수 있다.
여기서, 상기 제1 휘도 정보에 기초하여 휘도 값이 획득된 상기 2 개의 G 서브 픽셀 각각은 인접한 픽셀들에 포함되며, 상기 제2 휘도 정보에 기초하여 휘도 값이 획득된 상기 2 개의 G 서브 픽셀 각각은 인접한 픽셀들에 포함될 수 있다.
또한, 제1 휘도 정보는, 임계 계조 이상의 고계조에 대응되는 휘도 값을 포함하고, 제2 휘도 정보는, 상기 임계 계조 미만의 저계조에 대응되는 휘도 값을 포함할 수 있다.
또한, 상기 출력 프레임에 포함된 픽셀을 구성하는 복수의 서브 픽셀 중 상기 제1 휘도 정보에 기초하여 획득된 휘도 값을 가지는 제1 서브 픽셀들의 개수와 상기 제2 휘도 정보에 기초하여 획득된 휘도 값을 가지는 제2 서브 픽셀들의 개수는 동일할 수 있다.
또한, 상기 복수의 서브 픽셀 각각은, 하나의 게이트 라인 및 하나의 데이터 라인과 연결될 수 있다.
한편, 본 개시의 일 실시 예에 따른 R(Red), G(Green), B(Blue) 서브 픽셀로 구성된 복수의 픽셀을 포함하는 디스플레이 패널 및, 제1 휘도 정보 및 제2 휘도 정보를 포함하는 디스플레이 장치의 제어 방법은, 상기 제1 휘도 정보에 기초하여 입력 프레임에 포함된 픽셀을 구성하는 복수의 서브 픽셀 값 중 적어도 하나에 대응되는 휘도 값을 획득하는 단계, 상기 제2 휘도 정보에 기초하여 복수의 서브 픽셀 값 중 나머지에 대응되는 휘도 값을 획득하는 단계 및 상기 획득된 휘도 값들에 기초하여 출력 프레임을 획득하고, 상기 획득된 출력 프레임을 출력하도록 상기 디스플레이 패널을 제어하는 단계를 포함한다.
여기서, 상기 디스플레이 패널은, 복수의 픽셀들이 매트릭스 형태로 배열된 구조이며, 상기 매트릭스에 동일한 제1 열에 포함된 동일한 색의 서브 픽셀에 제1 극성의 전압을 인가하고, 상기 제1 열에 인접한 제2 열에 포함된 동일한 색상의 서브 픽셀에 제2 극성의 전압을 인가하는 단계를 더 포함할 수 있다.
여기서, 상기 복수의 픽셀들을 복수의 픽셀 그룹으로 그룹핑하는 단계를 포함하고, 상기 제1 휘도 정보에 기초하여 휘도 값을 획득하는 단계는, 상기 복수의 그룹 중 하나의 그룹 내에 포함된 동일한 색상의 복수의 서브 픽셀 중 제1 서브 픽셀들에 대해서는 상기 제1 휘도 정보에 기초하여 휘도 값을 획득하는 단계를 포함하고, 상기 제2 휘도 정보에 기초하여 휘도 값을 획득하는 단계는, 상기 복수의 서브 픽셀 중 제2 서브 픽셀들에 대해서는 상기 제2 휘도 정보에 기초하여 휘도 값을 획득하는 단계를 포함하고, 상기 제1 서브 픽셀들의 개수 및 상기 제2 서브 픽셀들의 개수는 동일할 수 있다.
또한, 상기 매트릭스에서 동일한 제1 열에 포함된 색상의 서브 픽셀들에 상기 제1 휘도 정보에 기초하여 획득된 휘도 값 및 상기 제2 휘도 정보에 기초하여 획득된 휘도 값을 교차적으로 매핑하는 단계를 포함할 수 있다.
또한, 상기 복수의 픽셀들을 각각 4개의 픽셀을 포함하는 복수의 그룹으로 그룹핑하는 단계를 포함하고, 상기 전압을 인가하는 단계는, 상기 복수의 그룹 중 하나의 그룹 내에 포함된 2개의 R 서브 픽셀에 상기 제1 극성의 전압을 인가하고 나머지 2개의 R 서브 픽셀에 상기 제2 극성의 전압을 인가하며, 상기 복수의 그룹 중 하나의 그룹 내에 포함된 2개의 B 서브 픽셀에 상기 제1 극성의 전압을 인가하고 나머지 2개의 B 서브 픽셀에 상기 제2 극성의 전압을 인가하는 단계를 포함할 수 있다.
여기서, 상기 제1 휘도 정보에 기초하여 휘도 값을 획득하는 단계는, 상기 제1 휘도 정보에 기초하여 상기 제1 극성의 전압이 인가되는 2 개의 R 서브 픽셀 중 하나에 대응되는 휘도 값을 획득하고, 상기 제1 휘도 정보에 기초하여 상기 제1 극성의 전압이 인가되는 2 개의 G 서브 픽셀 중 하나에 대응되는 휘도 값을 획득하고, 상기 제1 휘도 정보에 기초하여 상기 제1 극성의 전압이 인가되는 2 개의 B 서브 픽셀 중 하나에 대응되는 휘도 값을 획득하는 단계를 포함하고, 상기 제2 휘도 정보에 기초하여 휘도 값을 획득하는 단계는, 상기 제2 휘도 정보에 기초하여 상기 제1 극성의 전압이 인가되는 2 개의 R 서브 픽셀 중 나머지 하나에 대응되는 휘도 값을 획득하며, 상기 제2 휘도 정보에 기초하여 상기 제1 극성의 전압이 인가되는 2 개의 G 서브 픽셀 중 나머지 하나에 대응되는 휘도 값을 획득하며, 상기 제2 휘도 정보에 기초하여 상기 제1 극성의 전압이 인가되는 2 개의 B 서브 픽셀 중 나머지 하나에 대응되는 휘도 값을 획득하는 단계를 포함할 수 있다.
또한, 상기 제1 휘도 정보에 기초하여 휘도 값을 획득하는 단계는, 상기 제1 휘도 정보에 기초하여 상기 제2 극성의 전압이 인가되는 2 개의 R 서브 픽셀 중 하나에 대응되는 휘도 값을 획득하고, 상기 제1 휘도 정보에 기초하여 상기 제2 극성의 전압이 인가되는 2 개의 G 서브 픽셀 중 하나에 대응되는 휘도 값을 획득하고, 상기 제1 휘도 정보에 기초하여 상기 제2 극성의 전압이 인가되는 2 개의 B 서브 픽셀 중 하나에 대응되는 휘도 값을 획득하는 단계를 포함하고, 상기 제2 휘도 정보에 기초하여 휘도 값을 획득하는 단계는, 상기 제2 휘도 정보에 기초하여 상기 제2 극성의 전압이 인가되는 2 개의 R 서브 픽셀 중 나머지 하나에 대응되는 휘도 값을 획득하며, 상기 제2 휘도 정보에 기초하여 상기 제2 극성의 전압이 인가되는 2 개의 G 서브 픽셀 중 나머지 하나에 대응되는 휘도 값을 획득하며, 상기 제2 휘도 정보에 기초하여 상기 제2 극성의 전압이 인가되는 2 개의 B 서브 픽셀 중 나머지 하나에 대응되는 휘도 값을 획득하는 단계를 포함할 수 있다.
여기서, 상기 제1 휘도 정보에 기초하여 휘도 값이 획득된 상기 2 개의 G 서브 픽셀 각각은 인접한 픽셀들에 포함되며, 상기 제2 휘도 정보에 기초하여 휘도 값이 획득된 상기 2 개의 G 서브 픽셀 각각은 인접한 픽셀들에 포함될 수 있다.
또한, 상기 제1 휘도 정보는, 임계 계조 이상의 고계조에 대응되는 휘도 값을 포함하고, 상기 제2 휘도 정보는, 상기 임계 계조 미만의 저계조에 대응되는 휘도 값을 포함할 수 있다.
또한, 상기 복수의 서브 픽셀 각각은, 하나의 게이트 라인 및 하나의 데이터 라인과 연결될 수 있다.
또한, 상기 출력 프레임에 포함된 픽셀을 구성하는 복수의 서브 픽셀 중 상기 제1 휘도 정보에 기초하여 획득된 휘도 값을 가지는 제1 서브 픽셀들의 개수와 상기 제2 휘도 정보에 기초하여 획득된 휘도 값을 가지는 제2 서브 픽셀들의 개수는 동일할 수 있다.
상술한 바와 같이 본 개시의 다양한 실시 예에 따르면, 디스플레이 장치의 패널 구조에 대한 변경 없이도 출력 영상의 시야각이 개선된 효과를 제공할 수 있다.
또한, 본 개시의 다양한 실시 예에 따르면, 디스플레이 장치의 전면에 제공되는 영상의 왜곡 없이, 측면에 제공되는 영상이 시야각이 개선된 효과를 제공할 수 있다.
도 1은 본 개시의 일 실시 예에 따른 디스플레이 장치의 구성을 설명하기 위한 개략적인 블록도이다.
도 2은 본 개시의 일 실시 예에 따른 디스플레이 장치의 구성을 상세히 설명하기 위한 블록도이다.
도 3은 본 개시의 일 실시 예에 따른 출력 프레임을 설명하기 위한 도면이다.
도 4는 본 개시의 일 실시 예에 따른 복수의 서브 픽셀 각각에 휘도 값을 매핑하는 것을 설명하기 위한 도면이다.
도 5는 본 개시의 다른 실시 예에 따른 복수의 서브 픽셀 각각에 휘도 값을 매핑하는 것을 설명하기 위한 도면이다.
도 6은 본 개시의 다른 실시 예에 따른 복수의 서브 픽셀 각각에 휘도 값을 매핑하는 것을 설명하기 위한 도면이다.
도 7은 본 개시의 다른 실시 예에 따른 복수의 서브 픽셀 각각에 휘도 값을 매핑하는 것을 설명하기 위한 도면이다.
도 8은 본 개시의 일 실시 예에 따른 시야각 개선을 설명하기 위한 도면이다.
도 9는 본 개시의 일 실시 예에 따른 G(Green) 서브 픽셀에 휘도 값을 매핑하는 것을 설명하기 위한 도면이다.
도 10은 본 개시의 일 실시 예에 따른 디스플레이 장치의 제어 방법을 설명하기 위한 흐름도이다.
-
이하에서는 첨부 도면을 참조하여 본 개시를 상세히 설명한다.
본 개시의 실시 예에서 사용되는 용어는 본 개시에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 개시의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 개시에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 개시의 전반에 걸친 내용을 토대로 정의되어야 한다.
본 명세서에서, "가진다," "가질 수 있다," "포함한다," 또는 "포함할 수 있다" 등의 표현은 해당 특징(예: 수치, 기능, 동작, 또는 부품 등의 구성요소)의 존재를 가리키며, 추가적인 특징의 존재를 배제하지 않는다.
A 또는/및 B 중 적어도 하나라는 표현은 "A" 또는 "B" 또는 "A 및 B" 중 어느 하나를 나타내는 것으로 이해되어야 한다.
본 명세서에서 사용된 "제1," "제2," "첫째," 또는 "둘째,"등의 표현들은 다양한 구성요소들을, 순서 및/또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다.
어떤 구성요소(예: 제1 구성요소)가 다른 구성요소(예: 제2 구성요소)에 "(기능적으로 또는 통신적으로) 연결되어((operatively or communicatively) coupled with/to)" 있다거나 "접속되어(connected to)" 있다고 언급된 때에는, 어떤 구성요소가 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제3 구성요소)를 통하여 연결될 수 있다고 이해되어야 할 것이다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "구성되다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 개시에서 "모듈" 혹은 "부"는 적어도 하나의 기능이나 동작을 수행하며, 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다. 또한, 복수의 "모듈" 혹은 복수의 "부"는 특정한 하드웨어로 구현될 필요가 있는 "모듈" 혹은 "부"를 제외하고는 적어도 하나의 모듈로 일체화되어 적어도 하나의 프로세서(미도시)로 구현될 수 있다.
본 명세서에서, 사용자라는 용어는 전자 장치를 사용하는 사람 또는 전자 장치를 사용하는 장치(예: 인공지능 전자 장치)를 지칭할 수 있다.
이하 첨부된 도면들을 참조하여 본 개시의 일 실시 예를 보다 상세하게 설명한다.
도 1은 본 개시의 일 실시 예에 따른 디스플레이 장치의 구성을 설명하기 위한 개략적인 블록도이다.
도 1에 도시된 바에 따르면, 본 발명의 일 실시 예에 따른 디스플레이 장치(100)는 통신 인터페이스(110), 디스플레이 패널(120), 메모리(130) 및 프로세서(140)를 포함할 수 있다.
여기서, 디스플레이 장치(100)는 비디오 데이터를 디스플레이한다. 디스플레이 장치(100)는 TV로 구현될 수 있으나, 이에 한정되는 것은 아니며 비디오 월(video wall), LFD(large format display), Digital Signage(디지털 간판), DID(Digital Information Display), 프로젝터 디스플레이 등과 같이 디스플레이 기능을 갖춘 장치라면 한정되지 않고 적용 가능하다. 또한, 디스플레이 장치(100)는 LCD(liquid crystal display), OLED(organic light-emitting diode), LCoS(Liquid Crystal on Silicon), DLP(Digital Light Processing), QD(quantum dot) 디스플레이 패널, QLED(quantum dot light-emitting diodes) μLED(Micro light-emitting diodes), Mini LED 등과 같은 다양한 형태의 디스플레이로 구현될 수 있다. 한편, 한편, 디스플레이 장치(100)는 터치 센서와 결합된 터치 스크린, 플렉시블 디스플레이(flexible display), 롤러블 디스플레이(rollable display), 3차원 디스플레이(3D display), 복수의 디스플레이 모듈이 물리적으로 연결된 디스플레이 등으로 구현될 수도 있다.
본 개시의 일 실시 예에 따른 회로를 포함하는 통신 인터페이스(110)는 다양한 타입의 영상을 입력받는다. 예를 들어 통신 인터페이스(110)는 AP 기반의 Wi-Fi(와이파이, Wireless LAN 네트워크), 블루투스(Bluetooth), 지그비(Zigbee), 유/무선 LAN(Local Area Network), WAN(Wide Area Network), 이더넷(Ethernet), IEEE 1394, HDMI(High-Definition Multimedia Interface), USB(Universal Serial Bus), MHL(Mobile High-Definition Link), AES/EBU(Audio Engineering Society/ European Broadcasting Union), 옵티컬(Optical), 코액셜(Coaxial), 5G, LTE 등과 같은 통신 방식을 통해 외부 장치(예를 들어, 소스 장치), 외부 저장 매체(예를 들어, USB 메모리), 외부 서버(예를 들어 웹 하드) 등으로부터 스트리밍 또는 다운로드 방식으로 영상 신호를 입력받을 수 있다. 여기서, 영상 신호는 SD(Standard Definition), HD(High Definition), Full HD 또는 Ultra HD 영상 중 어느 하나의 디지털 영상 신호가 될 수 있으나 이에 한정되는 것은 아니다.
특히, 본 개시의 일 실시 예에 따른 통신 인터페이스(110)는 외부 장치로부터 영상을 입력 받을 수 있다. 예를 들어, 디스플레이 장치(100)는 통신 인터페이스(110)를 통해 영상을 구성하는 복수의 영상 프레임을 순차적으로 수신할 수 있다.
한편, 이는 일 실시 예이며 이에 한정되지 않음은 물론이다. 예를 들어, 디스플레이 장치(100)는 통신 인터페이스(110)를 통해 수신된 영상을 메모리(130)에 저장하고, 메모리(130)로부터 영상을 로드하여 디스플레이 패널(120)을 통해 제공할 수도 있다. 또 다른 예로, 디스플레이 장치(100)는 메모리(130)에 기 저장된 영상을 로드하여 디스플레이 패널(120)을 통해 제공할 수도 있음은 물론이다.
본 개시의 일 실시 예에 따른 디스플레이 패널(120)은 복수의 픽셀들을 포함하며 영상 신호를 표시할 수 있다. 예를 들어, 복수의 픽셀 각각은 R(Red), G(Green), B(Blue)를 나타내는 서브 픽셀들로 구성될 수 있다. 다른 예로, 픽셀은 RGB에 더하여 W를 나타내는 서브 픽셀들로 구성될 수도 있다.
디스플레이 패널(120)은 복수의 게이트 라인 및 복수의 데이터 라인을 포함할 수 있다. 게이트 라인은 주사 신호 또는 게이트 신호를 전달하는 선이며, 데이터 라인은 데이터 전압을 전달하는 선이다. 예를 들어, 디스플레이 패널(120)에 포함된 복수의 서브 픽셀 각각은 하나의 게이트 라인 및 하나의 데이터 라인과 연결될 수 있다. 이러한 연결 방식은 1D1G 구조라고 불린다.
메모리(130)는 휘도 정보를 저장할 수 있다. 메모리(130)는 복수의 값 각각에 대응되는 복수의 휘도 정보를 저장할 수 있다. 일 예로, 메모리(130)에는 제1 값에 대응되는 제1 휘도 정보 및 제2 값에 대응되는 제2 휘도 정보가 저장될 수 있다. 여기서, 휘도 정보는 복수의 감마 값으로 생성된 룩업 테이블로 구현될 수도 있으나 이에 한정되지 않음은 물론이다.
프로세서(140)는 디스플레이 장치(100)의 전반적인 동작을 제어한다.
일 실시 예에 따라 프로세서(140)는 디지털 영상 신호를 처리하는 디지털 시그널 프로세서(digital signal processor(DSP), 마이크로 프로세서(microprocessor), AI(Artificial Intelligence) 프로세서, T-CON(Timing controller)으로 구현될 수 있다. 다만, 이에 한정되는 것은 아니며, 중앙처리장치(central processing unit(CPU)), MCU(Micro Controller Unit), MPU(micro processing unit), 컨트롤러(controller), 어플리케이션 프로세서(application processor(AP)), 또는 커뮤니케이션 프로세서(communication processor(CP)), ARM 프로세서 중 하나 또는 그 이상을 포함하거나, 해당 용어로 정의될 수 있다. 또한, 프로세서(140)는 프로세싱 알고리즘이 내장된 SoC(System on Chip), LSI(large scale integration)로 구현될 수도 있고, FPGA(Field Programmable gate array) 형태로 구현될 수도 있다.
일 실시 예에 따른 프로세서(140)는 시야각 개선 수준 또는 보상 수준에 따라 복수의 휘도 정보 중 2개 이상의 휘도 정보에 기초하여 출력 프레임을 획득할 수 있다.
일 실시 예에 따른 프로세서(140)는 입력 프레임에 포함된 픽셀 값을 구성하는 복수의 서브 픽셀 값, 제1 휘도 정보, 및 제2 휘도 정보에 기초하여 출력 프레임을 획득할 수 있다. 일 예로, 프로세서(140)는 제1 휘도 정보에 기초하여 복수의 서브 픽셀 값 중 적어도 하나에 대응되는 휘도 값을 획득할 수 있다. 또한, 프로세서(140)는 제2 휘도 정보에 기초하여 복수의 서브 픽셀 값 중 나머지에 대응되는 휘도 값을 획득할 수 있다. 이어서, 프로세서(140)는 획득된 휘도 값들에 기초하여 출력 프레임을 출력하도록 디스플레이 패널(120)을 제어할 수 있다. 이에 대한 구체적인 설명은 도 3을 참조하여 하도록 한다.
도 3은 본 개시의 일 실시 예에 따른 출력 프레임을 설명하기 위한 도면이다.
도 3을 참조하면, 본 개시의 일 실시 예에 따른 프로세서(140)는 제1 휘도 정보에 기초하여 입력 프레임에 포함된 픽셀 값을 구성하는 복수의 서브 픽셀 값에 대응되는 휘도 값을 획득할 수 있다. 일 예로, 프로세서(140)는 제1 휘도 정보에 기초하여 복수의 서브 픽셀 값 중 적어도 하나에 대응되는 휘도 값을 획득할 수 있다. 여기서, 제1 휘도 정보는 기 설정된 감마 값(예를 들어, 기준 감마 값) 이상의 제1 감마 값에 대응되는 휘도 정보이고, 제1 휘도 정보는 기준 감마 값에 대응하는 임계 계조 이상의 고계조에 대응되는 휘도 값을 포함할 수 있다.
또한, 일 실시 예에 따른 프로세서(140)는 제2 휘도 정보에 기초하여 입력 프레임에 포함된 픽셀 값을 구성하는 복수의 서브 픽셀 값에 대응되는 휘도 값을 획득할 수 있다. 일 예로, 프로세서(140)는 제2 휘도 정보에 기초하여 복수의 서브 픽셀 값 중 나머지에 대응되는 휘도 값을 획득할 수 있다. 여기서, 제2 휘도 정보는 기 설정된 감마 값(예를 들어, 기준 감마 값) 미만의 제2 감마 값에 대응되는 휘도 정보이고, 제2 휘도 정보는 기준 감마 값에 대응하는 임계 계조 미만의 저계조에 대응되는 휘도 값을 포함할 수 있다.
일 실시 예에 따른 복수의 휘도 정보 각각은 입력된 그레이스케일 값에 대응되는 출력 휘도 값을 포함할 수 있다. 여기서, 그레이스케일 값과 휘도 값의 대응 관계는 감마 값의 함수로 결정될 수 있다. 예를 들어, 기준 감마 값은 NTSC(National Television System Committee)의 표준 감마 값인 2.2일 수 있다. 다른 예로, 기준 감마 값은 PAL(Phase Alternation by Line)의 표준 감마 값인 2.8일 수 있다. 제1 휘도 정보는 임계 계조(예를 들어, 기준 감마 값) 이상의 고계조에 대응되는 출력 휘도 값을 포함하고, 제2 휘도 정보는 임계 계조 미만의 저계조에 대응되는 출력 휘도 값을 포함할 수 있다. 이하에서는 설명의 편의를 위해 제1 감마 값에 대응하는 제1 휘도 정보를 ‘A (LUT1)’, 제2 감마 값에 대응되는 제2 휘도 정보를 ‘B (LUT2)’로 도시하였다. 또한, 도 3에서 설명의 편의를 위해 휘도 정보를 ‘시야각 보상 LUT(Look Up table)’로 도시하였으나, 이는 설명의 편의를 위한 용어일 뿐, 휘도 정보의 구현 형태를 룩업 테이블로 한정하지 않음은 물론이다.
높은 감마 값을 갖는 제1 휘도 정보를 이용하면 고계조 영역의 밝기 구분이 용이하며, 낮은 감마 값을 갖는 제2 휘도 정보를 이용하면 저계조 영역의 밝기 구분이 용이하므로, 프로세서(140)는 제1 휘도 정보 및 제2 휘도 정보를 에 기초하여 입력 프레임에 포함된 픽셀 값을 구성하는 복수의 서브 픽셀 값 각각에 대응되는 휘도 값을 획득할 수 있다.
일 실시 예에 따른 프로세서(140)는 제1 휘도 정보에 기초하여 획득된 휘도 값 및 제2 휘도 정보에 기초하여 획득된 휘도 값을 교차하여 매핑할 수 있다.
일 실시 예에 따라 프로세서(140)는 적어도 2개의 휘도 정보(예를 들어, ‘A (LUT1)’ 및 ‘B (LUT2)’)에 기초하여 입력 프레임을 구성하는 복수의 서브 픽셀 값을 시야각 특성이 개선되는 값으로 변경하고, 제1 휘도 정보에 기초하여 변경된 값을 포함하는 제1 프레임 및 제2 휘도 정보에 기초하여 변경된 값을 포함하는 제2 프레임을 교차 먹싱(Muxing)하여 출력 프레임을 획득할 수 있다.
일 실시 예에 따른 디스플레이 패널(120)은 복수의 픽셀들이 매트릭스 형태로 배열된 구조일 수 있다. 프로세서(140)는 복수의 픽셀 각각에 포함된 RGB 서브 픽셀 각각의 디스플레이 패널(120) 상의 위치에 기초하여 복수의 RGB 서브 픽셀 각각에 적용된 휘도 정보를 식별할 수 있다. 예를 들어, 프로세서(140)는 RGB 서브 픽셀 각각에 제1 휘도 정보에 기초하여 획득된 휘도 값 및 제2 휘도 정보에 기초하여 획득된 휘도 값을 교차하여 매핑할 수 있다. 이 경우, 출력 프레임의 감마 값은 디스플레이 장치(100)의 정면에서는 기준 감마와 동일한 특성이 갖을 수 있다. 또한, 출력 프레임은 디스플레이 장치(100)의 측면에서는 시감적으로 유리한 특성을 가질 수 있다. 즉, 저계조에 대한 표현이 향상된 출력 프레임은 디스플레이 장치(100)의 측면에서는 시야각이 개선된 효과를 가질 수 있다. 이하에서는 출력 프레임이 시야각이 개선된 효과를 가질 수 있도록 복수의 서브 픽셀에 제1 휘도 정보에 기초하여 획득된 휘도 값 및 제2 휘도 정보에 기초하여 획득된 휘도 값을 교차하여 매핑하는 다양한 실시 예에 대해 설명하도록 한다.
도 4는 본 개시의 일 실시 예에 따른 복수의 서브 픽셀 각각에 휘도 값을 매핑하는 것을 설명하기 위한 도면이다.
도 4를 참조하면, 디스플레이 패널(120)은 복수의 픽셀들이 매트릭스 형태로 배열된 구조일 수 있다. 또한, 복수의 픽셀 각각은 RGB 서브 픽셀을 포함할 수 있다. 여기서, 복수의 서브 픽셀 각각은 하나의 게이트 라인 및 하나의 데이터 라인과 연결될 수 있다. 예를 들어, 매트릭스 형태에서 동일한 제1 열에 포함된 동일한 색상의 서브 픽셀에 제1 극성의 전압이 인가될 수 있다. 또한, 제1 열에 인접한 제2 열에 포함된 동일한 색상의 서브 픽셀에 제2 극성의 전압이 인가될 수 있다.
도 4를 참조하면, R(Red) 서브 픽셀에는 (+) 게이트 라인이 연결되고, R(Red) 서브 픽셀에 인접한 G(Green) 서브 픽셀에는 (-) 게이트 라인이 연결될 수 있다. 이어서, G(Green) 서브 픽셀에 인접한 B(Blue) 서브 픽셀에는 (+) 게이트 라인이 연결될 수 있다. 복수의 서브 픽셀 각각에 (+) 게이트 라인과 (-) 게이트 라인이 교차하여 연결되므로, 일 실시 예에 따른 디스플레이 패널(120)은 1D1G 구조로 구현될 수 있다.
한편, 본 개시의 일 실시 예에 따른 프로세서(140)는 복수의 픽셀들을 복수의 픽셀 그룹으로 그룹핑할 수 있다. 이어서, 프로세서(140)는 복수의 그룹 중 하나의 그룹 내에 포함된 동일한 색상의 복수의 서브 픽셀 중 제1 서브 픽셀들에 대해서는 제1 휘도 정보에 기초하여 휘도 값을 획득하고, 복수의 서브 픽셀 중 제2 서브 픽셀들에 대해서는 제2 휘도 정보에 기초하여 휘도 값을 획득할 수 있다.
도 4를 참조하면, 일 실시 예에 따른 프로세서(140)는 복수의 픽셀들을 4개의 픽셀 단위로 그룹핑할 수 있다. 예를 들어, 하나의 그룹은 총 12개의 서브 픽셀(4개의 R 서브 셀, 4개의 G 서브 픽셀, 4개의 B 서브 픽셀)을 포함할 수 있다. 일 실시 예에 따른 프로세서(140)는 하나의 그룹 내에 포함된 4개의 R 서브 픽셀 중 일부 서브 픽셀들에 대해서는 제1 휘도 정보에 기초하여 획득된 휘도 값을 매핑할 수 있다. 또한, 프로세서(140)는 4개의 R 서브 픽셀 중 나머지 서브 픽셀들에 대해서는 제2 휘도 정보에 기초하여 획득된 휘도 값을 매핑할 수 있다.
도 4를 참조하면, 프로세서(140)는 동일한 라인 상에 위치하는 복수의 픽셀들을 4개의 픽셀 단위로 그룹핑하고, 4개의 R 서브 픽셀 중 2개의 R 서브 픽셀에 제1 휘도 정보(‘A’)에 기초하여 획득된 휘도 값을 매핑할 수 있다. 또한, 프로세서(140)는 4개의 R 서브 픽셀 중 나머지 2개의 R 서브 픽셀에 제2 휘도 정보(‘B’)에 기초하여 획득된 휘도 값을 매핑할 수 있다.
설명의 편의를 위해 도 4를 참조하면, R, G, B 서브 픽셀이 하나의 픽셀을 구성하고, 프로세서(140)는 4개의 픽셀 단위로 그룹핑할 수 있다. 이어서, 4개의 픽셀 각각에 포함된 R 서브 픽셀 중 2개의 R 서브 픽셀은 제1 휘도 정보(A’)에 기초하여 획득된 휘도 값을 가지며, 나머지 2개의 R 서브 픽셀은 제2 휘도 정보(‘B’)에 기초하여 획득된 휘도 값을 가질 수 있다.
또한, 프로세서(140)는 4개의 G 서브 픽셀 중 2개의 G 서브 픽셀에 제1 휘도 정보(‘A’)에 기초하여 획득된 휘도 값을 매핑할 수 있다. 또한, 프로세서(140)는 4개의 G 서브 픽셀 중 나머지 2개의 G 서브 픽셀에 제2 휘도 정보(‘B’)에 기초하여 획득된 휘도 값을 매핑할 수 있다.
또한, 프로세서(140)는 4개의 B 서브 픽셀 중 2개의 B 서브 픽셀에 제1 휘도 정보(‘A’)에 기초하여 획득된 휘도 값을 매핑할 수 있다. 또한, 프로세서(140)는 4개의 B 서브 픽셀 중 나머지 2개의 B 서브 픽셀에 제2 휘도 정보(‘B’)에 기초하여 획득된 휘도 값을 매핑할 수 있다.
따라서, 프로세서(140)는 복수의 그룹 중 하나의 그룹 내에 포함된 동일한 색상의 복수의 서브 픽셀 중 제1 서브 픽셀들에 대해서는 제1 휘도 정보에 기초하여 휘도 값을 획득하고, 복수의 서브 픽셀 중 제2 서브 픽셀들에 대해서는 제2 휘도 정보에 기초하여 휘도 값을 획득하며, 여기서, 제1 서브 픽셀들의 개수와 제2 서브 픽셀들의 개수 또는 비율은 동일할 수 있다.
본 개시의 일 실시 예에서는 설명의 편의를 위해 프로세서(140)가 동일한 라인 상에 위치하는 복수의 픽셀들을 4개의 픽셀 단위로 그룹핑하는 것을 상정하여 설명하였으나, 이는 일 실시 예이며 이에 한정되지 않음은 물론이다. 예를 들어, 프로세서(140)는 복수의 픽셀들을 2개 또는 6개의 픽셀 단위로 그룹핑을 수행하고, 그룹 내에 포함된 동일한 색의 복수의 서브 픽셀 중 일부에는 제1 휘도 정보에 기초하여 획득된 휘도 값을 매핑하고, 나머지에는 제2 휘도 정보에 기초하여 획득된 휘도 값을 매핑할 수 있다.
도 4를 참조하면, 하나의 그룹에 포함된 12개의 서브 픽셀 중 4개의 R 서브 픽셀은 (+) 극성의 제1 휘도 정보에 따른 휘도 값이 매핑된 R 서브 픽셀, (-) 극성의 제1 휘도 정보에 따른 휘도 값이 매핑된 R 서브 픽셀, (+) 극성의 제2 휘도 정보에 따른 휘도 값이 매핑된 R 서브 픽셀, (-) 극성의 제2 휘도 정보에 따른 휘도 값이 매핑된 R 서브 픽셀로 구현될 수 있다.
또한, 하나의 그룹에 포함된 12개의 서브 픽셀 중 4개의 G 서브 픽셀은 (+) 극성의 제1 휘도 정보에 따른 휘도 값이 매핑된 G 서브 픽셀, (-) 극성의 제1 휘도 정보에 따른 휘도 값이 매핑된 G 서브 픽셀, (+) 극성의 제2 휘도 정보에 따른 휘도 값이 매핑된 G 서브 픽셀, (-) 극성의 제2 휘도 정보에 따른 휘도 값이 매핑된 G 서브 픽셀로 구현될 수 있다.
또한, 하나의 그룹에 포함된 12개의 서브 픽셀 중 4개의 B 서브 픽셀은 (+) 극성의 제1 휘도 정보에 따른 휘도 값이 매핑된 B 서브 픽셀, (-) 극성의 제1 휘도 정보에 따른 휘도 값이 매핑된 B 서브 픽셀, (+) 극성의 제2 휘도 정보에 따른 휘도 값이 매핑된 B 서브 픽셀, (-) 극성의 제2 휘도 정보에 따른 휘도 값이 매핑된 B 서브 픽셀로 구현될 수 있다.
일 실시 예에 따라 동일한 라인 상의 복수의 서브 픽셀 각각에 제1 휘도 정보에 따른 제1 휘도 값 및 제2 휘도 정보에 따른 제2 휘도 값이 교차하여 매핑될 수 있다. 예를 들어, 복수의 서브 픽셀에 ‘ABABABABABAB’와 같이 휘도 값이 매핑될 수 있다. 다만, 이는 일 실시 예로 이에 한정되지 않음은 물론이다. 예를 들어, 도 4를 참조하면, 복수의 서브 픽셀에 ‘AABBAABBAABB’와 같이 휘도 값이 매핑될 수도 있음은 물론이다.
도 4를 참조하면, 프로세서(140)는 매트릭스 형태에서 동일한 제1 열에 포함된 동일한 색상의 서브 픽셀들에 제1 휘도 정보에 기초하여 획득된 휘도 값 및 제2 휘도 정보에 기초하여 획득된 휘도 값을 교차적으로 매핑할 수 있다.
일 예로, 특정 서브 픽셀에 인접한 픽셀 라인의 서브 픽셀에 제1 휘도 정보에 따른 휘도 값이 매핑되어 있으면, 프로세서(140)는 특정 서브 픽셀에 제2 휘도 정보에 따른 휘도 값을 매핑할 수 있다. 도 4를 참조하면, 프로세서(140)는 제1 픽셀 라인에 위치하는 R 서브 픽셀에 제1 휘도 정보에 따른 휘도 값을 매핑하고, 제1 픽셀 라인에 인접한 제2 픽셀 라인에 위치하는 R 서브 픽셀에 제2 휘도 정보에 따른 휘도 값을 매핑할 수 있다. 따라서, 제1 픽셀 라인에 포함된 복수의 서브 픽셀에 ‘AABBAABBAABB’와 같이 휘도 값이 매핑되면, 프로세서(140)는 제1 픽셀 라인에 인접한 제2 픽셀 라인에 포함된 복수의 서브 픽셀에 ‘BBAABBAABBAA’와 같이 휘도 값을 매핑할 수 있다. 즉, 제1 픽셀 라인에 포함된 복수의 서브 픽셀들에 적용되는 휘도 값과 제2 픽셀 라인에 포함된 복수의 서브 픽셀들에 적용되는 휘도 값은 배열 형태가 반전 형태일 수 있다.
일 실시 예에 따라 프로세서(140)는 디스플레이 패널(120)에 포함된 복수의 서브 픽셀 중 절반에 고계조에 대응되는 제1 휘도 정보에 기초하여 획득된 휘도 값을 매핑하고, 나머지 절반에 저계조에 대응되는 제2 휘도 정보에 기초하여 획득된 휘도 값을 매핑할 수 있다. 프로세서(140)는 디스플레이 장치(100)의 전면에 위치한 사용자에게 제공되는 출력 프레임이 기준 감마와 동일한 특성을 가지도록 디스플레이 패널(120)을 제어할 수 있다.
또한, 프로세서(140)는 복수의 서브 픽셀 중 일부에 저계조에 대응되는 제2 휘도 정보에 기초하여 획득된 휘도 값을 매핑하므로, 저계조에 대한 표현이 향상된 출력 프레임은 디스플레이하도록 디스플레이 패널(120)을 제어할 수 있다. 저계조와 고계조 각각에 대한 표현이 향상됨에 따라 디스플레이 장치(100)의 측면에 위치한 사용자에게 제공되는 출력 프레임은 시야각이 개선된 효과를 가질 수 있다. 즉, 프로세서(140)는 복수의 룩업 테이블 각각을 시야각 개선 수준이나 보상 수준에 따라 2개 이상의 휘도 정보(예를 들어, 룩업 테이블의 값)을 교차하여 출력 프레임을 획득할 수 있다. 예를 들어, 프로세서(140)는 제1 감마 값으로 생성된 제1 휘도 정보에서 가져온 값을 이용하여 고계조를 표현하고, 제2 감마 값으로 생성된 제2 휘도 정보에서 가져온 값을 이용하여 저계조를 표현한, 새로운 출력 프레임을 획득할 수 있다. 낮은 감마 값을 갖는 휘도 정보을 이용하면 저계조 영역의 밝기 구분이 용이하며, 높은 감마 값을 갖는 룩업 테이블은 고계조 영역의 밝기 구분이 용이하다. 저계조와 고계조 특성을 모두 포함하는 출력 프레임은 전면에 위치한 사용자에게는 저계조와 고계조의 평균에 따라 기준 감마 값을 이용한 휘도를 제공하면서도, 측면에 위치한 사용자에게는 기준 감마 값보다 높은 감마 값을 가지는 고계조에 대한 표현이 향상된 출력 프레임이 제공되므로 시야각이 개선된 효과를 제공할 수 있다.
저계조와 고계조에 대한 표현이 향상되면, 디스플레이 장치(100)를 기준으로 측면에서는 시야각이 개선될 수 있는 디스플레이 장치(100)가 제공될 수 있다.
한편, 출력 프레임이 상술한 바와 같은 특성을 가짐에 따라, 출력 프레임에 포함된 픽셀을 구성하는 복수의 서브 픽셀 중 제1 휘도 정보에 기초하여 획득된 휘도 값을 가지는 제1 서브 픽셀들의 개수와 제2 휘도 정보에 기초하여 획득된 휘도 값을 가지는 제2 서브 픽셀들의 개수는 동일할 수 있다.
도 5는 본 개시의 다른 실시 예에 따른 복수의 서브 픽셀 각각에 휘도 값을 매핑하는 것을 설명하기 위한 도면이다.
본 개시의 일 실시 예에 따른 프로세서(140)는 하나의 그룹 내에 포함된 동일한 색상의 복수의 픽셀 중 절반에 제1 휘도 정보에 따른 휘도 값을 매핑하고, 나머지 절반에 제2 휘도 정보에 따른 휘도 값을 매핑할 수 있다. 특히, 프로세서(140)는 다양한 방법에 기초하여 복수의 서브 픽셀 각각에 제1 휘도 정보에 따른 휘도 값 또는 제2 휘도 정보에 따른 휘도 값을 매핑할 수 있다.
도 5는 설명의 편의를 위해 복수의 서브 픽셀 각각에 연결되는 게이트 라인에 대한 도시를 생략하였으나, 복수의 서브 픽셀 각각에 (+) 게이트 라인 및 (-) 게이트 라인이 교차하여 연결됨은 물론이다.
일 실시 예에 따른 프로세서(140)는 복수의 픽셀들을 각각 4개의 픽셀을 포함하는 복수의 그룹으로 그룹핑하고, 복수의 그룹 중 하나의 그룹 내에 포함된 2개의 R 서브 픽셀에 제1 극성의 전압을 인가하고 나머지 2개의 R 서브 픽셀에 제2 극성의 전압을 인가하며, 복수의 그룹 중 하나의 그룹 내에 포함된 2개의 G 서브 픽셀에 제1 극성의 전압을 인가하고 나머지 2개의 G 서브 픽셀에 제2 극성의 전압을 인가하며, 복수의 그룹 중 하나의 그룹 내에 포함된 2개의 B 서브 픽셀에 제1 극성의 전압을 인가하고 나머지 2개의 B 서브 픽셀에 제2 극성의 전압을 인가할 수 있다. 여기서, 제1 극성은 (+)극, 제2 극성은 (-)극을 의미할 수 있다. 또한, 설명의 편의를 위해 프로세서(140)가 복수의 서브 픽셀 각각에 제1 또는 제2 극성을 인가하는 것으로 상정하였으나 이에 한정되지 않음은 물론이다. 예를 들어, 디스플레이 패널(120)의 제조과정에서 복수의 서브 픽셀 중 일부 서브 픽셀에 (+) 게이트 라인을 연결하고, 나머지 서브 픽셀에 (-) 게이트 라인을 연결하는 형태로 구현될 수도 있음은 물론이다.
디스플레이 장치(100)는 영상 누화, 플리커, 로드 밸런스, 소비 전력 증가 등의 문제점이 발생할 수 있어 각 서브 픽셀의 극성을 다르게 설정할 수 있다. 예를 들어, 누화 현상 방지에는 모든 인접한 서브 픽셀끼리 극성이 상이한 점 반전이 유리하다. 프로세서(140)는 서브 픽셀의 극성을 제어하는 반전/비반전 신호에 대응하여 복수의 휘도 정보 중 각각의 서브 픽셀에 적용될 휘도 정보를 식별할 수 있다.
또한, 본 개시의 일 실시 예에서 12개의 서브 픽셀을 하나의 그룹으로 그룹핑하는 것으로 상정하여 설명하였으나, 이에 한정되지 않음은 물론이다. 또한, 설명의 편의를 위해 하나의 그룹이 12개의 서브 픽셀을 포함하는 경우 하나의 그룹은 12 Cycle 단위로 불릴 수도 있다.
일 실시 예에 따른 프로세서(140)는 제1 휘도 정보에 기초하여 제1 극성의 전압이 인가되는 2 개의 R 서브 픽셀 중 하나에 대응되는 휘도 값을 획득하고, 제2 휘도 정보에 기초하여 제1 극성의 전압이 인가되는 2 개의 R 서브 픽셀 중 나머지 하나에 대응되는 휘도 값을 획득하며, 제1 휘도 정보에 기초하여 제2 극성의 전압이 인가되는 2 개의 R 서브 픽셀 중 하나에 대응되는 휘도 값을 획득하고, 제2 휘도 정보에 기초하여 제2 극성의 전압이 인가되는 2 개의 R 서브 픽셀 중 나머지 하나에 대응되는 휘도 값을 획득할 수 있다.
또한, 프로세서(140)는 제1 휘도 정보에 기초하여 제1 극성의 전압이 인가되는 2 개의 G 서브 픽셀 중 하나에 대응되는 휘도 값을 획득하고, 제2 휘도 정보에 기초하여 제1 극성의 전압이 인가되는 2 개의 G 서브 픽셀 중 나머지 하나에 대응되는 휘도 값을 획득하며, 제1 휘도 정보에 기초하여 제2 극성의 전압이 인가되는 2 개의 G 서브 픽셀 중 하나에 대응되는 휘도 값을 획득하고, 제2 휘도 정보에 기초하여 제2 극성의 전압이 인가되는 2 개의 G 서브 픽셀 중 나머지 하나에 대응되는 휘도 값을 획득할 수 있다.
또한, 프로세서(140)는 제1 휘도 정보에 기초하여 제1 극성의 전압이 인가되는 2 개의 B 서브 픽셀 중 하나에 대응되는 휘도 값을 획득하고, 제2 휘도 정보에 기초하여 제1 극성의 전압이 인가되는 2 개의 B 서브 픽셀 중 나머지 하나에 대응되는 휘도 값을 획득하며, 제1 휘도 정보에 기초하여 제2 극성의 전압이 인가되는 2 개의 B 서브 픽셀 중 하나에 대응되는 휘도 값을 획득하고, 제2 휘도 정보에 기초하여 제2 극성의 전압이 인가되는 2 개의 B 서브 픽셀 중 나머지 하나에 대응되는 휘도 값을 획득할 수 있다.
도 5에 도시된 바와 같이 일 실시 예에 따른 프로세서(140)는 제1 픽셀 라인에 ‘AAABBBABABAB’배열로 복수의 서브 픽셀 각각에 휘도 값을 매핑할 수 있다. 도 5를 참조하면, 프로세서(140)는 하나의 그룹 내의 4개의 R 서브 픽셀 중 2개의 R 서브 픽셀에 제1 휘도 정보(‘A’)에 기초하여 획득된 휘도 값을 매핑할 수 있다. 또한, 프로세서(140)는 4개의 R 서브 픽셀 중 나머지 2개의 R 서브 픽셀에 제2 휘도 정보(‘B’)에 기초하여 획득된 휘도 값을 매핑할 수 있다.
또한, 프로세서(140)는 4개의 G 서브 픽셀 중 2개의 G 서브 픽셀에 제1 휘도 정보(‘A’)에 기초하여 획득된 휘도 값을 매핑할 수 있다. 또한, 프로세서(140)는 4개의 G 서브 픽셀 중 나머지 2개의 G 서브 픽셀에 제2 휘도 정보(‘B’)에 기초하여 획득된 휘도 값을 매핑할 수 있다.
또한, 프로세서(140)는 4개의 B 서브 픽셀 중 2개의 B 서브 픽셀에 제1 휘도 정보(‘A’)에 기초하여 획득된 휘도 값을 매핑할 수 있다. 또한, 프로세서(140)는 4개의 B 서브 픽셀 중 나머지 2개의 B 서브 픽셀에 제2 휘도 정보(‘B’)에 기초하여 획득된 휘도 값을 매핑할 수 있다.
프로세서(140)는 제1 픽셀 라인에 인접한 제2 픽셀 라인에 포함된 복수의 서브 픽셀에는 ‘BBBAAABABABA’배열로 휘도 값을 매핑할 수 있다. 여기서, 휘도 값을 매핑한다는 것은 복수의 휘도 정보 중 배열에 대응되는 휘도 정보에 기초하여 휘도 값을 획득 및 매핑하는 것을 의미할 수 있다.
예를 들어, ‘BBBAAABABABA’배열에서 프로세서(140)는 하나의 그룹 내에서 첫번째 서브 픽셀에 B에 대응되는 제2 휘도 정보에 기초하여 휘도 값을 획득 및 매핑하고, 두번째 서브 픽셀에 B에 대응되는 제2 휘도 정보에 기초하여 휘도 값을 획득 및 매핑하고, ..., 마지막 서브 픽셀에 A에 대응되는 제2 휘도 정보에 기초하여 휘도 값을 획득 및 매핑할 수 있다.
도 6은 본 개시의 다른 실시 예에 따른 복수의 서브 픽셀 각각에 휘도 값을 매핑하는 것을 설명하기 위한 도면이다.
도 6을 참조하면, 하나의 그룹 내에 포함된 12개의 서브 픽셀 중 4개의 R 서브 픽셀은 (+) 극성의 제1 휘도 정보에 따른 휘도 값이 매핑된 R 서브 픽셀, (-) 극성의 제1 휘도 정보에 따른 휘도 값이 매핑된 R 서브 픽셀, (+) 극성의 제2 휘도 정보에 따른 휘도 값이 매핑된 R 서브 픽셀, (-) 극성의 제2 휘도 정보에 따른 휘도 값이 매핑된 R 서브 픽셀로 구현될 수 있다. 또한, 하나의 그룹에 포함된 12개의 서브 픽셀 중 4개의 G 서브 픽셀은 (+) 극성의 제1 휘도 정보에 따른 휘도 값이 매핑된 G 서브 픽셀, (-) 극성의 제1 휘도 정보에 따른 휘도 값이 매핑된 G 서브 픽셀, (+) 극성의 제2 휘도 정보에 따른 휘도 값이 매핑된 G 서브 픽셀, (-) 극성의 제2 휘도 정보에 따른 휘도 값이 매핑된 G 서브 픽셀로 구현될 수 있다. 또한, 하나의 그룹에 포함된 12개의 서브 픽셀 중 4개의 B 서브 픽셀은 (+) 극성의 제1 휘도 정보에 따른 휘도 값이 매핑된 B 서브 픽셀, (-) 극성의 제1 휘도 정보에 따른 휘도 값이 매핑된 B 서브 픽셀, (+) 극성의 제2 휘도 정보에 따른 휘도 값이 매핑된 B 서브 픽셀, (-) 극성의 제2 휘도 정보에 따른 휘도 값이 매핑된 B 서브 픽셀로 구현될 수 있다.
즉, 프로세서(140)는 제1 픽셀 라인에 ‘ABABBBAAABAB’배열로 휘도 값을 매핑하고, 제2 픽셀 라인에 ‘BABAAABBBABA’ 배열로 휘도 값을 매핑할 수 있다. 이를 통해, 프로세서(140)는 출력 프레임이 디스플레이 장치(100)의 전면에서는 원래의 휘도를 유지하면서도 디스플레이 장치(100)의 측면에서는 시야각을 개선하는 효과를 얻을 수 있다.
도 7은 본 개시의 다른 실시 예에 따른 복수의 서브 픽셀 각각에 휘도 값을 매핑하는 것을 설명하기 위한 도면이다.
도 7을 도 4 내지 도 6에 도시된 배열과는 또 다른 예시로서, 프로세서(140)는 제1 픽셀 라인에 ‘BBBAAABABABA’배열로 휘도 값을 매핑하고, 제2 픽셀 라인에 ‘AAABBBABABAB’ 배열로 휘도 값을 매핑할 수 있다.
도 8은 본 개시의 일 실시 예에 따른 시야각 개선을 설명하기 위한 도면이다.
본 개시의 일 실시 예에 따라 프로세서(140)는 복수의 서브 픽셀 중 일부 서브 픽셀들에 제1 휘도 정보에 따른 휘도 값을 매핑하고, 나머지 서브 픽셀들에 제2 휘도 정보에 따른 휘도 값을 매핑할 수 있다.
도 8을 참조하면, 프로세서(140)는 입력 프레임에 포함된 픽셀 값을 구성하는 복수의 서브 픽셀 값 중 일부에 대응되는 휘도 값을 제1 휘도 정보(‘A(LUT1)’)에 기초하여 획득할 수 있다. 여기서, 제1 휘도 정보(‘A(LUT1)’)는 고계조에 대응되는 휘도 정보로서, 제1 휘도 정보(‘A(LUT1)’)에 따른 휘도 값이 매핑된 영상은 입력 프레임에 따른 기준 감마 값보다 높은 감마 값에 따른 고계조의 영상일 수 있다.
또한, 프로세서(140)는 복수의 서브 픽셀 값 중 나머지에 대응되는 휘도 값을 제2 휘도 정보(‘B(LUT2)’)에 기초하여 획득할 수 있다. 여기서, 제2 휘도 정보(‘B(LUT2)’)는 저계조에 대응되는 휘도 정보로서, 제2 휘도 정보 제2 휘도 정보(‘B(LUT2)’)에 따른 휘도 값이 매핑된 영상은 입력 프레임에 따른 기준 감마 값보다 낮은 감마 값에 따른 저계조의 영상일 수 있다.
이어서, 프로세서(140)는 고계조의 영상 및 저계조의 영상을 먹싱(muxing)하여 출력 프레임을 획득할 수 있다. 여기서, 출력 프레임은 디스플레이 장치(100)의 정면에서는 기준 감마 값에 따른 휘도를 유지하면서도, 디스플레이 장치(100)의 측면에서는 저계조의 영상을 이용하여 시야각이 개선된 효과를 제공할 수 있다.
일 실시 예에 따라, 특정 그레이스케일 값을 기준으로 제1 휘도 정보에 따른 휘도 값과 제2 휘도 정보에 따른 휘도 값의 평균은 기준 감마 값에 따른 휘도에 대응될 수 있다. 이와 같이 디스플레이 장치(100)는 디스플레이 패널(120)의 연결 구조가 1D1G인 경우에도, RGB 서브 픽셀의 위치에 따라 저계조 및 고계조의 ACC(Accurate color control)을 적용하여 시야각이 개선된 출력 프레임을 제공할 수 있다. 상술한 바와 같은 다양한 실시 예에 따르면, 디스플레이 패널의 구조를 변경하지 않고도 계조에 따라 제한되었던 시야각을 개선할 수 있는 디스플레이 장치가 제공될 수 있다. 본 개시의 디스플레이 장치는 추가적인 데이터 라인, 구동 IC 등이 불필요하여 제조 비용 증가를 방지할 수 있다. 또한, 디스플레이 패널의 구조에 관계 없이 시야각 개선이 가능한바, 제조 업체나 구조가 상이한 디스플레이 패널을 모두 사용할 수 있다는 장점이 존재한다.
도 10은 본 개시의 일 실시 예에 따른 G(Green) 서브 픽셀에 휘도 값을 매핑하는 것을 설명하기 위한 도면이다.
도 10을 참조하면, 본 개시의 일 실시 예에 따른 프로세서(140)는 제1 휘도 정보에 기초하여 휘도 값이 획득된 2개의 G(Green) 서브 픽셀 각각이 인접한 픽셀들에 포함되도록 제1 휘도 정보에 따른 휘도 값을 매핑할 수 있다. 또한, 프로세서(140)는 제2 휘도 정보에 기초하여 휘도 값이 획득된 2개의 G(Green) 서브 픽셀 각각이 인접한 픽셀들에 포함되도록 제2 휘도 정보에 따른 휘도 값을 매핑할 수 있다.
도 10을 참조하면, 본 개시의 일 실시 예에 따라 프로세서(140)는 제1 픽셀 라인에 포함된 하나의 그룹의 R 서브 픽셀들(또는, B 서브 픽셀들)에 제2 휘도 정보(B)에 따른 휘도 값, 제1 휘도 정보(A)에 따른 휘도 값, 제2 휘도 정보(B)에 따른 휘도 값 및 제1 휘도 정보(A)에 따른 휘도 값 순서로 교차하여 매핑할 수 있다. 다만, 이는 일 실시 예에 불과하며, 프로세서(140)는 제1 픽셀 라인에 포함된 하나의 그룹의 R 서브 픽셀들(또는, B 서브 픽셀들)에 제2 휘도 정보(B)에 따른 휘도 값, 제2 휘도 정보(B)에 따른 휘도 값, 제1 휘도 정보(A)에 따른 휘도 값 및 제1 휘도 정보(A)에 따른 휘도 값 순서로 교차하여 매핑할 수도 있음은 물론이다.
일 실시 예에 따른 프로세서(140)는 제1 픽셀 라인에 포함된 하나의 그룹의 G 서브 픽셀들에 제2 휘도 정보(B)에 따른 휘도 값, 제2 휘도 정보(B)에 따른 휘도 값, 제1 휘도 정보(A)에 따른 휘도 값 및 제1 휘도 정보(A)에 따른 휘도 값 순서로 교차하여 매핑할 수 있다. 다른 예로, 프로세서(140)는 제1 픽셀 라인에 포함된 하나의 그룹의 G 서브 픽셀들에 제1 휘도 정보(A)에 따른 휘도 값, 제1 휘도 정보(A)에 따른 휘도 값, 제2 휘도 정보(B)에 따른 휘도 값 및 제2 휘도 정보(B)에 따른 휘도 값 순서로 교차하여 매핑할 수 있다.
즉, 프로세서(140)는 연속하는 2개의 G 서브 픽셀들에 동일한 휘도 정보에 따른 휘도 값을 매핑할 수 있다. 예를 들어, 프로세서(140)는 하나의 그룹 내에 포함된 복수의 서브 픽셀 중 첫번째 G 서브 픽셀에 제1 휘도 정보(A)에 따른 휘도 값을 매핑하고, 인접한 두번째 G 서브 픽셀에 제1 휘도 정보(A)에 따른 휘도 값을 매핑할 수 있다. 이어서, 인접한 세번째 및 네번째 G 서브 픽셀 각각에 제2 휘도 정보(B)에 따른 휘도 값을 매핑할 수 있다.
다른 예로, 프로세서(140)는 하나의 그룹 내에 포함된 복수의 서브 픽셀 중 첫번째 G 서브 픽셀에 제2 휘도 정보(B)에 따른 휘도 값을 매핑하고, 인접한 두번째 G 서브 픽셀에 제2 휘도 정보(B)에 따른 휘도 값을 매핑할 수 있다. 이어서, 인접한 세번째 및 네번째 G 서브 픽셀 각각에 제1 휘도 정보(A)에 따른 휘도 값을 매핑할 수 있다.
도 3은 본 개시의 일 실시 예에 따른 디스플레이 장치의 상세 블록도이다.
도 3을 참조하면, 디스플레이 장치(100)는 통신 인터페이스(110), 디스플레이 패널(120), 메모리(130), 프로세서(140), 패널 구동부(150), 입력부(160) 및 통신부(170)를 포함할 수 있다. 하지만, 반드시 디스플레이 장치(100)가 도 2의 실시 예와 같이 상술한 구성을 모두 포함해야 하는 것은 아니다. 또한, 디스플레이 장치(100)는 도시되지 않은 오디오 출력부(미도시), 전원부(미도시) 등의 구성을 추가로 포함할 수 있음은 물론이다.
디스플레이 패널(120)은 액정층, 화소 전극, 액정 축전기, 게이트 라인, 데이터 라인, 백라이트 유닛 등의 부재를 포함할 수 있다. 디스플레이 패널(120)은 휘도 정보를 통해 식별된 휘도 값에 따라 각 픽셀의 밝기를 표현할 수 있다.
메모리(130)는 프로세서(140)와 전기적으로 연결되며, 본 개시의 다양한 실시 예를 위해 필요한 데이터를 저장할 수 있다. 예를 들어, 메모리(130)는 프로세서(140)에 포함된 롬(ROM)(예를 들어, EEPROM(electrically erasable programmable read-only memory)), 램(RAM) 등의 내부 메모리로 구현되거나, 프로세서(140)와 별도의 메모리로 구현될 수도 있다.
메모리(130)는 데이터 저장 용도에 따라 디스플레이 장치(100)에 임베디드된 메모리 형태로 구현되거나, 디스플레이 장치(100)에 탈부착이 가능한 메모리 형태로 구현될 수도 있다. 예를 들어, 디스플레이 장치(100)의 구동을 위한 데이터의 경우 디스플레이 장치(100)에 임베디드된 메모리에 저장되고, 디스플레이 장치(100)의 확장 기능을 위한 데이터의 경우 디스플레이 장치(100)에 탈부착이 가능한 메모리에 저장될 수 있다. 디스플레이 장치(100)에 임베디드된 메모리로 구현되는 경우, 메모리(130)는 휘발성 메모리(예: DRAM(dynamic RAM), SRAM(static RAM), 또는 SDRAM(synchronous dynamic RAM) 등), 비휘발성 메모리(non-volatile Memory)(예: OTPROM(one time programmable ROM), PROM(programmable ROM), EPROM(erasable and programmable ROM), EEPROM(electrically erasable and programmable ROM), mask ROM, flash ROM, 플래시 메모리(예: NAND flash 또는 NOR flash 등), 하드 드라이브, 또는 솔리드 스테이트 드라이브(solid state drive(SSD)) 중 적어도 하나가 될 수 있다.
디스플레이 장치(100)에 탈부착이 가능한 메모리로 구현되는 경우, 메모리(130)는 메모리 카드(예를 들어, CF(compact flash), SD(secure digital), Micro-SD(micro secure digital), Mini-SD(mini secure digital), xD(extreme digital), MMC(multi-media card) 등), USB 포트에 연결가능한 외부 메모리(예를 들어, USB 메모리) 등이 될 수도 있다.
휘도 정보는 디스플레이 장치(100) 내부의 메모리(130)에 저장되어 있을 수도 있고, 외부 서버에 저장된 휘도 정보를 이용할 수도 있다. 이러한 경우, 통신부(170)는 외부 서버와 통신하여 휘도 정보를 수신할 수 있다.
패널 구동부(140)는 디스플레이 패널(120)에 구동 신호를 제공할 수 있다. 예를 들어, 패널 구동부(140)는 게이트 구동부(미도시), 데이터 구동부(미도시), 계조 전압 생성부(미도시) 및 신호 제어부(미도시)를 포함할 수 있다. 도 3의 실시 예에서는 패널 구동부(140)가 별도의 구성으로 기재되었으나, 본 개시의 다른 실시 예에서 프로세서(140)가 패널 구동부(140)의 역할을 함께 수행할 수도 있다.
입력부(160)는 버튼, 터치 패드, 마우스 및 키보드와 같은 장치로 구현되거나, 상술한 디스플레이 기능 및 조작 입력 기능도 함께 수행 가능한 터치 스크린, 리모콘 송수신부 등으로 구현될 수 있다. 리모콘 송수신부는 적외선 통신, 블루투스 통신 또는 와이파이 통신 중 적어도 하나의 통신 방식을 통해 외부 원격 제어 장치로부터 리모콘 신호를 수신하거나, 리모콘 신호를 송신할 수 있다.
통신부(170)는 내부 구성 요소 또는 외부 장치와 통신할 수 있다. 예를 들어, 통신부(170)는 영상 데이터, 룩업 테이블 등을 수신할 수 있다.
통신부(170)는 HDMI(High Definition Multimedia Interface), LVDS(Low Voltage Differential Signaling), LAN(Local Area Network), USB(Universal Serial Bus), I2C, Parallel 등 다양한 방식을 이용할 수 있다. 다만 상술한 통신 방식에 한정되는 것은 아니며, 예를 들어 통신부(170)는 무선 통신 방법으로도 외부 서버 등과 통신할 수 있다.
출력부(미도시)는 음향 신호를 출력한다. 예를 들어, 출력부는 프로세서(140)에서 처리된 디지털 음향 신호를 아날로그 음향 신호로 변환하고 증폭하여 출력할 수 있다. 예를 들어, 출력부는 적어도 하나의 채널을 출력할 수 있는, 적어도 하나의 스피커 유닛, D/A 컨버터, 오디오 앰프(audio amplifier) 등을 포함할 수 있다. 일 예에 따라 출력부는 다양한 멀티 채널 음향 신호를 출력하도록 구현될 수 있다. 이 경우, 프로세서(140)는 입력 프레임의 인핸스 처리에 대응되도록 입력된 음향 신호를 인핸스 처리하여 출력하도록 출력부를 제어할 수 있다. 예를 들어, 프로세서(140)는 입력된 2채널 음향 신호를 가상의 멀티 채널(예를 들어, 5.1 채널) 음향 신호로 변환하거나, 디스플레이 장치(100’)가 놓인 위치를 인식해 공간에 최적화된 입체 음향 신호로 처리하거나, 입력 프레임의 타입(예를 들어 컨텐츠 장르)에 따라 최적화된 음향 신호를 제공할 수 있다.
디스플레이 장치 (100’)는 구현 예에 따라 튜너 및 복조부를 추가적으로 포함할 수 있다. 튜너(미도시)는 안테나를 통해 수신되는 RF(Radio Frequency) 방송 신호 중 사용자에 의해 선택된 채널 또는 기 저장된 모든 채널을 튜닝하여 RF 방송 신호를 수신할 수 있다. 복조부(미도시)는 튜너에서 변환된 디지털 IF 신호(DIF)를 수신하여 복조하고, 채널 복호화 등을 수행할 수도 있다. 일 실시 예에 따라 튜너를 통해 수신된 입력 프레임은 복조부(미도시)를 통해 처리된 후, 본 개시의 일 실시 예에 따른 영상 처리를 위해 프로세서(140)로 제공될 수 있다.
도 10은 본 개시의 일 실시 예에 따른 디스플레이 장치의 제어 방법을 설명하기 위한 흐름도이다.
본 개시의 일 실시 예에 따른 각각 R(Red), G(Green), B(Blue) 서브 픽셀로 구성된 복수의 픽셀을 포함하는 디스플레이 패널 및, 제1 감마 값에 대응하는 제1 휘도 정보 및 제2 감마 값에 대응되는 제2 휘도 정보를 포함하는 디스플레이 장치의 제어 방법은, 제1 휘도 정보에 기초하여 입력 프레임에 포함된 픽셀 값을 구성하는 복수의 서브 픽셀 값 중 적어도 하나에 대응되는 휘도 값을 획득한다(S1010).
이어서, 제2 휘도 정보에 기초하여 복수의 서브 픽셀 값 중 나머지에 대응되는 휘도 값을 획득한다(S1020).
이어서, 획득된 휘도 값들에 기초하여 출력 프레임을 출력하도록 디스플레이 패널을 제어한다(S1030).
여기서, 디스플레이 패널은, 복수의 픽셀들이 매트릭스 형태로 배열된 구조이며, 일 실시 예에 따른 제어 방법은, 매트릭스에 동일한 제1 열에 포함된 동일한 색의 서브 픽셀에 제1 극성의 전압을 인가하고, 제1 열에 인접한 제2 열에 포함된 동일한 색상의 서브 픽셀에 제2 극성의 전압을 인가하는 단계를 더 포함할 수 있다.
여기서, 복수의 픽셀들을 복수의 픽셀 그룹으로 그룹핑하는 단계를 포함하고, 제1 휘도 정보에 기초하여 휘도 값을 획득하는 S1010 단계는, 복수의 그룹 중 하나의 그룹 내에 포함된 동일한 색상의 복수의 서브 픽셀 중 제1 서브 픽셀들에 대해서는 제1 휘도 정보에 기초하여 휘도 값을 획득하는 단계를 포함하고, 제2 휘도 정보에 기초하여 휘도 값을 획득하는 S1020 단계는, 복수의 서브 픽셀 중 제2 서브 픽셀들에 대해서는 제2 휘도 정보에 기초하여 휘도 값을 획득하는 단계를 포함하고, 제1 서브 픽셀들의 개수 및 제2 서브 픽셀들의 개수는 동일할 수 있다.
본 개시의 일 실시 예에 따른 제어 방법은 매트릭스에서 동일한 제1 열에 포함된 색상의 서브 픽셀들에 제1 휘도 정보에 기초하여 획득된 휘도 값 및 제2 휘도 정보에 기초하여 획득된 휘도 값을 교차적으로 매핑하는 단계를 포함할 수 있다.
일 실시 예에 따른 제어 방법은 복수의 픽셀들을 각각 4개의 픽셀을 포함하는 복수의 그룹으로 그룹핑하는 단계를 포함하고, 전압을 인가하는 단계는, 복수의 그룹 중 하나의 그룹 내에 포함된 2개의 R 서브 픽셀에 제1 극성의 전압을 인가하고 나머지 2개의 R 서브 픽셀에 제2 극성의 전압을 인가하며, 복수의 그룹 중 하나의 그룹 내에 포함된 2개의 B 서브 픽셀에 제1 극성의 전압을 인가하고 나머지 2개의 B 서브 픽셀에 제2 극성의 전압을 인가하는 단계를 포함할 수 있다.
여기서, 제1 휘도 정보에 기초하여 휘도 값을 획득하는 S1010 단계는, 제1 휘도 정보에 기초하여 제1 극성의 전압이 인가되는 2 개의 R 서브 픽셀 중 하나에 대응되는 휘도 값을 획득하고, 제1 휘도 정보에 기초하여 제1 극성의 전압이 인가되는 2 개의 G 서브 픽셀 중 하나에 대응되는 휘도 값을 획득하고, 제1 휘도 정보에 기초하여 제1 극성의 전압이 인가되는 2 개의 B 서브 픽셀 중 하나에 대응되는 휘도 값을 획득하는 단계를 포함하고, 제2 휘도 정보에 기초하여 휘도 값을 획득하는 S1020 단계는, 제2 휘도 정보에 기초하여 제1 극성의 전압이 인가되는 2 개의 R 서브 픽셀 중 나머지 하나에 대응되는 휘도 값을 획득하며, 제2 휘도 정보에 기초하여 제1 극성의 전압이 인가되는 2 개의 G 서브 픽셀 중 나머지 하나에 대응되는 휘도 값을 획득하며, 제2 휘도 정보에 기초하여 제1 극성의 전압이 인가되는 2 개의 B 서브 픽셀 중 나머지 하나에 대응되는 휘도 값을 획득하는 단계를 포함할 수 있다.
일 실시 예에 따른 제1 휘도 정보에 기초하여 휘도 값을 획득하는 S1010 단계는, 제1 휘도 정보에 기초하여 제2 극성의 전압이 인가되는 2 개의 R 서브 픽셀 중 하나에 대응되는 휘도 값을 획득하고, 제1 휘도 정보에 기초하여 제2 극성의 전압이 인가되는 2 개의 G 서브 픽셀 중 하나에 대응되는 휘도 값을 획득하고, 제1 휘도 정보에 기초하여 제2 극성의 전압이 인가되는 2 개의 B 서브 픽셀 중 하나에 대응되는 휘도 값을 획득하는 단계를 포함하고, 제2 휘도 정보에 기초하여 휘도 값을 획득하는 S1020 단계는, 제2 휘도 정보에 기초하여 제2 극성의 전압이 인가되는 2 개의 R 서브 픽셀 중 나머지 하나에 대응되는 휘도 값을 획득하며, 제2 휘도 정보에 기초하여 제2 극성의 전압이 인가되는 2 개의 G 서브 픽셀 중 나머지 하나에 대응되는 휘도 값을 획득하며, 제2 휘도 정보에 기초하여 제2 극성의 전압이 인가되는 2 개의 B 서브 픽셀 중 나머지 하나에 대응되는 휘도 값을 획득하는 단계를 포함할 수 있다.
여기서, 제1 휘도 정보에 기초하여 휘도 값이 획득된 2 개의 G 서브 픽셀 각각은 인접한 픽셀들에 포함되며, 제2 휘도 정보에 기초하여 휘도 값이 획득된 2 개의 G 서브 픽셀 각각은 인접한 픽셀들에 포함될 수 있다.
또한, 제1 감마 값에 대응하는 제1 휘도 정보는, 임계 계조 이상의 고계조에 대응되고, 제2 감마 값에 대응하는 제2 휘도 정보는, 임계 계조 미만의 저계조에 대응될 수 있다.
또한, 복수의 서브 픽셀 각각은, 하나의 게이트 라인 및 하나의 데이터 라인과 연결될 수 있다.
다만, 본 개시의 다양한 실시 예들은 디스플레이 장치 뿐 아니라, 셋탑 박스와 같은 영상 수신 장치, 영상 처리 장치 등 영상 처리가 가능한 모든 전자 장치에 적용될 수 있음은 물론이다.
한편, 이상에서 설명된 다양한 실시 예들은 소프트웨어(software), 하드웨어(hardware) 또는 이들의 조합을 이용하여 컴퓨터(computer) 또는 이와 유사한 장치로 읽을 수 있는 기록 매체 내에서 구현될 수 있다. 일부 경우에 있어 본 명세서에서 설명되는 실시 예들이 프로세서(120) 자체로 구현될 수 있다. 소프트웨어적인 구현에 의하면, 본 명세서에서 설명되는 절차 및 기능과 같은 실시 예들은 별도의 소프트웨어 모듈들로 구현될 수 있다. 소프트웨어 모듈들 각각은 본 명세서에서 설명되는 하나 이상의 기능 및 동작을 수행할 수 있다.
한편, 상술한 본 개시의 다양한 실시 예들에 따른 음향 출력 장치(100)의 프로세싱 동작을 수행하기 위한 컴퓨터 명령어(computer instructions)는 비일시적 컴퓨터 판독 가능 매체(non-transitory computer-readable medium) 에 저장될 수 있다. 이러한 비일시적 컴퓨터 판독 가능 매체에 저장된 컴퓨터 명령어는 특정 기기의 프로세서에 의해 실행되었을 때 상술한 다양한 실시 예에 따른 음향 출력 장치(100)에서의 처리 동작을 특정 기기가 수행하도록 한다.
비일시적 컴퓨터 판독 가능 매체란 레지스터, 캐쉬, 메모리 등과 같이 짧은 순간 동안 데이터를 저장하는 매체가 아니라 반영구적으로 데이터를 저장하며, 기기에 의해 판독(reading)이 가능한 매체를 의미한다. 비일시적 컴퓨터 판독 가능 매체의 구체적인 예로는, CD, DVD, 하드 디스크, 블루레이 디스크, USB, 메모리카드, ROM 등이 있을 수 있다.
이상에서는 본 개시의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 개시는 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 개시의 요지를 벗어남이 없이 당해 개시에 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 개시의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.

Claims (15)

  1. 회로를 포함하는 통신 인터페이스;
    R(Red), G(Green), B(Blue) 서브 픽셀로 구성된 복수의 픽셀을 포함하는 디스플레이 패널;
    제1 휘도 정보 및 제2 휘도 정보가 저장된 메모리; 및
    상기 통신 인터페이스를 통해 수신된 입력 프레임에 포함된 픽셀을 구성하는 복수의 서브 픽셀 값, 상기 제1 휘도 정보, 상기 제2 휘도 정보에 기초하여 출력 프레임을 획득하는 프로세서;를 포함하며,
    상기 프로세서는,
    상기 제1 휘도 정보에 기초하여 상기 복수의 서브 픽셀 값 중 적어도 하나에 대응되는 휘도 값을 획득하고,
    상기 제2 휘도 정보에 기초하여 복수의 서브 픽셀 값 중 나머지에 대응되는 휘도 값을 획득하며,
    상기 획득된 휘도 값들에 기초하여 상기 출력 프레임을 출력하도록 상기 디스플레이 패널을 제어하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 디스플레이 패널은, 복수의 픽셀들이 매트릭스 형태로 배열된 구조이며,
    상기 프로세서는,
    상기 매트릭스에서 동일한 제1 열에 포함된 동일한 색상의 서브 픽셀에 제1 극성의 전압을 인가하고,
    상기 제1 열에 인접한 제2 열에 포함된 동일한 색상의 서브 픽셀에 제2 극성의 전압을 인가하는, 디스플레이 장치.
  3. 제2항에 있어서,
    상기 프로세서는,
    상기 복수의 픽셀들을 복수의 픽셀 그룹으로 그룹핑하고,
    상기 복수의 그룹 중 하나의 그룹 내에 포함된 동일한 색상의 복수의 서브 픽셀 중 제1 서브 픽셀들에 대해서는 상기 제1 휘도 정보에 기초하여 휘도 값을 획득하고,
    상기 복수의 서브 픽셀 중 제2 서브 픽셀들에 대해서는 상기 제2 휘도 정보에 기초하여 휘도 값을 획득하며,
    상기 제1 서브 픽셀들의 개수 및 상기 제2 서브 픽셀들의 개수는 동일한, 디스플레이 장치.
  4. 제2항에 있어서,
    상기 프로세서는,
    상기 매트릭스에서 동일한 제1 열에 포함된 동일한 색상의 서브 픽셀들에 상기 제1 휘도 정보에 기초하여 획득된 휘도 값 및 상기 제2 휘도 정보에 기초하여 획득된 휘도 값을 교차적으로 매핑하는, 디스플레이 장치.
  5. 제2항에 있어서,
    상기 프로세서는,
    상기 복수의 픽셀들을 각각 4개의 픽셀을 포함하는 복수의 그룹으로 그룹핑하고,
    상기 복수의 그룹 중 하나의 그룹 내에 포함된 2개의 R 서브 픽셀에 상기 제1 극성의 전압을 인가하고 나머지 2개의 R 서브 픽셀에 상기 제2 극성의 전압을 인가하며,
    상기 복수의 그룹 중 하나의 그룹 내에 포함된 2개의 G 서브 픽셀에 상기 제1 극성의 전압을 인가하고 나머지 2개의 G 서브 픽셀에 상기 제2 극성의 전압을 인가하며,
    상기 복수의 그룹 중 하나의 그룹 내에 포함된 2개의 B 서브 픽셀에 상기 제1 극성의 전압을 인가하고 나머지 2개의 B 서브 픽셀에 상기 제2 극성의 전압을 인가하는, 디스플레이 장치.
  6. 제5항에 있어서,
    상기 프로세서는,
    상기 제1 휘도 정보에 기초하여 상기 제1 극성의 전압이 인가되는 2 개의 R 서브 픽셀 중 하나에 대응되는 휘도 값을 획득하고, 상기 제2 휘도 정보에 기초하여 상기 제1 극성의 전압이 인가되는 2 개의 R 서브 픽셀 중 나머지 하나에 대응되는 휘도 값을 획득하며,
    상기 제1 휘도 정보에 기초하여 상기 제1 극성의 전압이 인가되는 2 개의 G 서브 픽셀 중 하나에 대응되는 휘도 값을 획득하고, 상기 제2 휘도 정보에 기초하여 상기 제1 극성의 전압이 인가되는 2 개의 G 서브 픽셀 중 나머지 하나에 대응되는 휘도 값을 획득하며,
    상기 제1 휘도 정보에 기초하여 상기 제1 극성의 전압이 인가되는 2 개의 B 서브 픽셀 중 하나에 대응되는 휘도 값을 획득하고, 상기 제2 휘도 정보에 기초하여 상기 제1 극성의 전압이 인가되는 2 개의 B 서브 픽셀 중 나머지 하나에 대응되는 휘도 값을 획득하는, 디스플레이 장치.
  7. 제6항에 있어서,
    상기 프로세서는,
    상기 제1 휘도 정보에 기초하여 상기 제2 극성의 전압이 인가되는 2 개의 R 서브 픽셀 중 하나에 대응되는 휘도 값을 획득하고, 상기 제2 휘도 정보에 기초하여 상기 제2 극성의 전압이 인가되는 2 개의 R 서브 픽셀 중 나머지 하나에 대응되는 휘도 값을 획득하며,
    상기 제1 휘도 정보에 기초하여 상기 제2 극성의 전압이 인가되는 2 개의 G 서브 픽셀 중 하나에 대응되는 휘도 값을 획득하고, 상기 제2 휘도 정보에 기초하여 상기 제2 극성의 전압이 인가되는 2 개의 G 서브 픽셀 중 나머지 하나에 대응되는 휘도 값을 획득하며,
    상기 제1 휘도 정보에 기초하여 상기 제2 극성의 전압이 인가되는 2 개의 B 서브 픽셀 중 하나에 대응되는 휘도 값을 획득하고, 상기 제2 휘도 정보에 기초하여 상기 제2 극성의 전압이 인가되는 2 개의 B 서브 픽셀 중 나머지 하나에 대응되는 휘도 값을 획득하는, 디스플레이 장치.
  8. 제7항에 있어서,
    상기 제1 휘도 정보에 기초하여 휘도 값이 획득된 상기 2 개의 G 서브 픽셀 각각은 인접한 픽셀들에 포함되며,
    상기 제2 휘도 정보에 기초하여 휘도 값이 획득된 상기 2 개의 G 서브 픽셀 각각은 인접한 픽셀들에 포함되는, 디스플레이 장치.
  9. 제1항에 있어서,
    제1 휘도 정보는, 임계 계조 이상의 고계조에 대응되는 휘도 값을 포함하고,
    제2 휘도 정보는, 상기 임계 계조 미만의 저계조에 대응되는 휘도 값을 포함하는, 디스플레이 장치.
  10. 제1항에 있어서,
    상기 출력 프레임에 포함된 픽셀을 구성하는 복수의 서브 픽셀 중 상기 제1 휘도 정보에 기초하여 획득된 휘도 값을 가지는 제1 서브 픽셀들의 개수와 상기 제2 휘도 정보에 기초하여 획득된 휘도 값을 가지는 제2 서브 픽셀들의 개수는 동일한, 디스플레이 장치.
  11. 제1항에 있어서,
    상기 복수의 서브 픽셀 각각은,
    하나의 게이트 라인 및 하나의 데이터 라인과 연결된, 디스플레이 장치.
  12. R(Red), G(Green), B(Blue) 서브 픽셀로 구성된 복수의 픽셀을 포함하는 디스플레이 패널 및, 제1 휘도 정보 및 제2 휘도 정보를 포함하는 디스플레이 장치의 제어 방법에 있어서,
    상기 제1 휘도 정보에 기초하여 입력 프레임에 포함된 픽셀을 구성하는 복수의 서브 픽셀 값 중 적어도 하나에 대응되는 휘도 값을 획득하는 단계;
    상기 제2 휘도 정보에 기초하여 복수의 서브 픽셀 값 중 나머지에 대응되는 휘도 값을 획득하는 단계; 및
    상기 획득된 휘도 값들에 기초하여 출력 프레임을 획득하고, 상기 획득된 출력 프레임을 출력하도록 상기 디스플레이 패널을 제어하는 단계;를 포함하는 제어 방법.
  13. 제12항에 있어서,
    상기 디스플레이 패널은,
    복수의 픽셀들이 매트릭스 형태로 배열된 구조이며,
    상기 매트릭스에 동일한 제1 열에 포함된 동일한 색의 서브 픽셀에 제1 극성의 전압을 인가하고, 상기 제1 열에 인접한 제2 열에 포함된 동일한 색상의 서브 픽셀에 제2 극성의 전압을 인가하는 단계;를 더 포함하는, 제어 방법.
  14. 제13항에 있어서,
    상기 복수의 픽셀들을 복수의 픽셀 그룹으로 그룹핑하는 단계;를 포함하고,
    상기 제1 휘도 정보에 기초하여 휘도 값을 획득하는 단계는,
    상기 복수의 그룹 중 하나의 그룹 내에 포함된 동일한 색상의 복수의 서브 픽셀 중 제1 서브 픽셀들에 대해서는 상기 제1 휘도 정보에 기초하여 휘도 값을 획득하는 단계;를 포함하고,
    상기 제2 휘도 정보에 기초하여 휘도 값을 획득하는 단계는,
    상기 복수의 서브 픽셀 중 제2 서브 픽셀들에 대해서는 상기 제2 휘도 정보에 기초하여 휘도 값을 획득하는 단계;를 포함하고,
    상기 제1 서브 픽셀들의 개수 및 상기 제2 서브 픽셀들의 개수는 동일한, 제어 방법.
  15. 제13항에 있어서,
    상기 매트릭스에서 동일한 제1 열에 포함된 색상의 서브 픽셀들에 상기 제1 휘도 정보에 기초하여 획득된 휘도 값 및 상기 제2 휘도 정보에 기초하여 획득된 휘도 값을 교차적으로 매핑하는 단계;를 포함하는, 제어 방법.
PCT/KR2021/002071 2020-02-18 2021-02-18 디스플레이 장치 및 그 제어 방법 WO2021167372A2 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/890,819 US11967265B2 (en) 2020-02-18 2022-08-18 Display device and control method therefor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0019952 2020-02-18
KR1020200019952A KR20210105236A (ko) 2020-02-18 2020-02-18 디스플레이 장치 및 그 제어 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/890,819 Continuation US11967265B2 (en) 2020-02-18 2022-08-18 Display device and control method therefor

Publications (2)

Publication Number Publication Date
WO2021167372A2 true WO2021167372A2 (ko) 2021-08-26
WO2021167372A3 WO2021167372A3 (ko) 2021-10-14

Family

ID=77391107

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/002071 WO2021167372A2 (ko) 2020-02-18 2021-02-18 디스플레이 장치 및 그 제어 방법

Country Status (3)

Country Link
US (1) US11967265B2 (ko)
KR (1) KR20210105236A (ko)
WO (1) WO2021167372A2 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112951147B (zh) * 2019-12-09 2022-06-10 深圳Tcl新技术有限公司 一种显示器色度视角修正方法、智能终端及存储介质

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100288766B1 (ko) 1997-10-07 2001-06-01 윤종용 광시야각액정표시장치
KR100354906B1 (ko) 1999-10-01 2002-09-30 삼성전자 주식회사 광시야각 액정 표시 장치
KR100836986B1 (ko) * 2003-03-31 2008-06-10 샤프 가부시키가이샤 화상 처리 방법 및 그것을 이용한 액정 표시 장치
JP4511375B2 (ja) 2005-01-26 2010-07-28 レノボ シンガポール プライヴェート リミテッド 視野角の制御が可能な情報処理装置、制御方法およびコンピュータ・プログラム
KR20060111262A (ko) 2005-04-22 2006-10-26 삼성전자주식회사 표시 장치의 구동 장치
KR101128467B1 (ko) * 2005-12-28 2012-03-23 엘지디스플레이 주식회사 시야각 제어가 가능한 액정 표시 장치
KR101202037B1 (ko) 2005-12-28 2012-11-16 엘지디스플레이 주식회사 시야각 제어가 가능한 액정 표시 장치 및 그의 구동 방법
KR101212168B1 (ko) 2006-11-28 2012-12-14 엘지디스플레이 주식회사 액정표시장치 및 그의 구동 방법
KR20140108957A (ko) 2013-03-04 2014-09-15 삼성디스플레이 주식회사 액정 표시 장치 및 영상 신호 처리 방법
KR102222999B1 (ko) * 2013-12-26 2021-03-04 삼성디스플레이 주식회사 표시 장치
JP6346788B2 (ja) * 2014-05-22 2018-06-20 シャープ株式会社 液晶表示装置およびその制御方法
KR102510046B1 (ko) * 2016-07-18 2023-03-15 삼성전자주식회사 디스플레이 장치 및 그의 제어 방법
CN109785808B (zh) * 2018-12-28 2020-10-27 惠科股份有限公司 显示面板及其控制方法、控制装置、控制设备

Also Published As

Publication number Publication date
US11967265B2 (en) 2024-04-23
WO2021167372A3 (ko) 2021-10-14
KR20210105236A (ko) 2021-08-26
US20220392390A1 (en) 2022-12-08

Similar Documents

Publication Publication Date Title
WO2017052102A1 (ko) 전자 장치, 그의 디스플레이 패널 장치 보정 방법 및 보정 시스템
WO2018084516A1 (ko) 전지 장치, 디스플레이 장치 및 그의 제어 방법
WO2019139226A1 (ko) 전자 장치 및 그 제어 방법
WO2015030315A1 (ko) 표시장치와 그 휘도 제어 방법
WO2020096202A1 (en) Display apparatus and control method thereof
WO2017131409A2 (en) Display apparatus and driving method thereof
WO2013033928A1 (zh) Lcd过激驱动方法、装置及液晶显示器
WO2021020670A1 (en) Electronic device and control method thereof
WO2019240385A1 (en) Electronic apparatus and method for controlling thereof
WO2018016745A1 (ko) 대칭적 배열을 가진 rgbgr 디스플레이 장치
WO2020135075A1 (zh) 显示器及其显示面板的驱动装置、方法
WO2019022387A1 (en) DISPLAY APPARATUS AND METHOD OF CONTROLLING THE SAME
WO2021010551A1 (en) Electronic apparatus and controlling method thereof
WO2020159185A1 (en) Electronic device and control method thereof
WO2021167372A2 (ko) 디스플레이 장치 및 그 제어 방법
WO2020071624A1 (ko) 디스플레이 장치 및 디스플레이 장치의 제어방법
WO2020218783A1 (en) Display apparatus and control method thereof
WO2022119098A1 (ko) 디스플레이 장치 및 그 구동 방법
WO2022108105A1 (ko) 디스플레이 장치 및 그 제어 방법
WO2021194266A1 (en) Electronic apparatus and control method thereof
WO2018014410A1 (zh) 液晶显示面板及液晶显示装置
WO2021221273A1 (en) Display apparatus and control method thereof
WO2020149605A1 (en) Electronic apparatus and control method thereof
WO2023120936A1 (ko) 디스플레이 장치 및 그 제어 방법
WO2023085571A1 (ko) 디스플레이 장치 및 그 제어 방법

Legal Events

Date Code Title Description
NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21757174

Country of ref document: EP

Kind code of ref document: A2