WO2021153962A1 - 스트리밍 데이터를 처리하는 방법 및 전자 장치 - Google Patents

스트리밍 데이터를 처리하는 방법 및 전자 장치 Download PDF

Info

Publication number
WO2021153962A1
WO2021153962A1 PCT/KR2021/000974 KR2021000974W WO2021153962A1 WO 2021153962 A1 WO2021153962 A1 WO 2021153962A1 KR 2021000974 W KR2021000974 W KR 2021000974W WO 2021153962 A1 WO2021153962 A1 WO 2021153962A1
Authority
WO
WIPO (PCT)
Prior art keywords
output
data packets
data packet
data
electronic device
Prior art date
Application number
PCT/KR2021/000974
Other languages
English (en)
French (fr)
Inventor
이상훈
양현철
김현욱
문한길
박상수
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Publication of WO2021153962A1 publication Critical patent/WO2021153962A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/56—Queue scheduling implementing delay-aware scheduling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/28—Flow control; Congestion control in relation to timing considerations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/28—Flow control; Congestion control in relation to timing considerations
    • H04L47/283—Flow control; Congestion control in relation to timing considerations in response to processing delays, e.g. caused by jitter or round trip time [RTT]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/34—Flow control; Congestion control ensuring sequence integrity, e.g. using sequence numbers

Definitions

  • Various embodiments of the present invention relate to techniques for compensating for output delay of streaming data.
  • An electronic device such as a smart phone may communicate with an external electronic device to process received data.
  • the electronic device may receive streaming data from an external electronic device, process the streaming data and output it through an output device.
  • Various embodiments of the present disclosure may provide a method of determining the delay of streaming data due to a communication environment failure and a change in congestion level, and compensating for the delay of streaming data, and an electronic device supporting the same.
  • An electronic device includes a communication module, an output device, a processor, and a buffer, and the processor receives a first data packet included in consecutive data packets from an external electronic device through the communication module. receiving, storing the received first data packet in a storage space after the buffer level of the buffer, and comparing the order of the data packets to be output through the output device with the order of the first data packets to be output currently; and an electronic device that determines an output delay of the successive data packets based on the comparison result, and compensates for the output delay of the successive data packets when it is determined that the output of the successive data packets is delayed.
  • the streaming data delay processing method of an electronic device includes an operation of receiving a first data packet included in successive data packets from an external electronic device through a communication module, the received first Storing a data packet in a storage space of a buffer, comparing an order of data packets to be output through an output device and an order of the first data packet to be currently outputted, based on the comparison result, the continuous data
  • the method may include determining an output delay of the packets, and compensating for an output delay of the continuous data packets when it is determined that the output of the continuous data packets is delayed.
  • streaming data is synchronized and output while a plurality of electronic devices respectively communicate streaming data
  • smooth streaming content may be provided.
  • FIG. 1 is a block diagram of an electronic device in a network environment according to various embodiments of the present disclosure
  • FIG. 2 is a block diagram of an electronic device related to output delay compensation of streaming data according to an embodiment of the present invention.
  • FIG. 3 is a diagram for explaining an output delay of streaming data according to an embodiment of the present invention and a comparative example for comparison.
  • FIG. 4 is a diagram for explaining an output delay of streaming data based on an index, according to an embodiment of the present invention.
  • FIG. 5 is a diagram for explaining a method of compensating for output delay of streaming data according to an embodiment of the present invention.
  • FIG. 6 is a diagram for explaining another method of compensating for output delay of streaming data according to an embodiment of the present invention.
  • FIG. 7 is a diagram for explaining a method of synchronizing streaming data output by an electronic device and an external electronic device according to an embodiment of the present invention.
  • FIG. 8 is a diagram for explaining another method of synchronizing streaming data output by a plurality of electronic devices, according to an embodiment of the present invention.
  • FIG. 1 is a block diagram of an electronic device 101 in a network environment 100 according to various embodiments.
  • the electronic device 101 communicates with the electronic device 102 through a first network 198 (eg, a short-range wireless communication network) or a second network 199 . It may communicate with the electronic device 104 or the server 108 through (eg, a long-distance wireless communication network). According to an embodiment, the electronic device 101 may communicate with the electronic device 104 through the server 108 .
  • a first network 198 eg, a short-range wireless communication network
  • a second network 199 e.g., a second network 199 . It may communicate with the electronic device 104 or the server 108 through (eg, a long-distance wireless communication network). According to an embodiment, the electronic device 101 may communicate with the electronic device 104 through the server 108 .
  • the electronic device 101 includes a processor 120 , a memory 130 , an input device 150 , a sound output device 155 , a display device 160 , an audio module 170 , and a sensor module ( 176 , interface 177 , haptic module 179 , camera module 180 , power management module 188 , battery 189 , communication module 190 , subscriber identification module 196 , or antenna module 197 . ) may be included. In some embodiments, at least one of these components (eg, the display device 160 or the camera module 180 ) may be omitted or one or more other components may be added to the electronic device 101 . In some embodiments, some of these components may be implemented as one integrated circuit. For example, the sensor module 176 (eg, a fingerprint sensor, an iris sensor, or an illuminance sensor) may be implemented while being embedded in the display device 160 (eg, a display).
  • the sensor module 176 eg, a fingerprint sensor, an iris sensor, or an illuminance sensor
  • the processor 120 executes software (eg, the program 140) to execute at least one other component (eg, a hardware or software component) of the electronic device 101 connected to the processor 120 . It can control and perform various data processing or operations. According to one embodiment, as at least part of data processing or operation, the processor 120 converts commands or data received from other components (eg, the sensor module 176 or the communication module 190 ) to the volatile memory 132 . may be loaded into the volatile memory 132 , process commands or data stored in the volatile memory 132 , and store the resulting data in the non-volatile memory 134 .
  • software eg, the program 140
  • the processor 120 converts commands or data received from other components (eg, the sensor module 176 or the communication module 190 ) to the volatile memory 132 .
  • the volatile memory 132 may be loaded into the volatile memory 132 , process commands or data stored in the volatile memory 132 , and store the resulting data in the non-volatile memory 134 .
  • the processor 120 includes a main processor 121 (eg, a central processing unit or an application processor), and a secondary processor 123 (eg, a graphic processing unit, an image signal processor) that can operate independently or together with the main processor 121 . , a sensor hub processor, or a communication processor). Additionally or alternatively, the auxiliary processor 123 may be configured to use less power than the main processor 121 or to be specialized for a designated function. The auxiliary processor 123 may be implemented separately from or as a part of the main processor 121 .
  • a main processor 121 eg, a central processing unit or an application processor
  • a secondary processor 123 eg, a graphic processing unit, an image signal processor
  • the auxiliary processor 123 may be configured to use less power than the main processor 121 or to be specialized for a designated function.
  • the auxiliary processor 123 may be implemented separately from or as a part of the main processor 121 .
  • the auxiliary processor 123 may be, for example, on behalf of the main processor 121 while the main processor 121 is in an inactive (eg, sleep) state, or when the main processor 121 is active (eg, executing an application). ), together with the main processor 121, at least one of the components of the electronic device 101 (eg, the display device 160, the sensor module 176, or the communication module 190) It is possible to control at least some of the related functions or states.
  • the coprocessor 123 eg, an image signal processor or a communication processor
  • the memory 130 may store various data used by at least one component (eg, the processor 120 or the sensor module 176 ) of the electronic device 101 .
  • the data may include, for example, input data or output data for software (eg, the program 140 ) and instructions related thereto.
  • the memory 130 may include a volatile memory 132 or a non-volatile memory 134 .
  • the program 140 may be stored as software in the memory 130 , and may include, for example, an operating system 142 , middleware 144 , or an application 146 .
  • the input device 150 may receive a command or data to be used by a component (eg, the processor 120 ) of the electronic device 101 from the outside (eg, a user) of the electronic device 101 .
  • the input device 150 may include, for example, a microphone, a mouse, a keyboard, or a digital pen (eg, a stylus pen).
  • the sound output device 155 may output a sound signal to the outside of the electronic device 101 .
  • the sound output device 155 may include, for example, a speaker or a receiver.
  • the speaker can be used for general purposes such as multimedia playback or recording playback, and the receiver can be used to receive incoming calls. According to one embodiment, the receiver may be implemented separately from or as part of the speaker.
  • the display device 160 may visually provide information to the outside (eg, a user) of the electronic device 101 .
  • the display device 160 may include, for example, a display, a hologram device, or a projector and a control circuit for controlling the corresponding device.
  • the display device 160 may include a touch circuitry configured to sense a touch or a sensor circuit (eg, a pressure sensor) configured to measure the intensity of a force generated by the touch. there is.
  • the audio module 170 may convert a sound into an electric signal or, conversely, convert an electric signal into a sound. According to an embodiment, the audio module 170 acquires a sound through the input device 150 , or an external electronic device (eg, a sound output device 155 ) connected directly or wirelessly with the electronic device 101 .
  • the electronic device 102) eg, a speaker or headphones
  • the electronic device 102 may output a sound.
  • the sensor module 176 detects an operating state (eg, power or temperature) of the electronic device 101 or an external environmental state (eg, user state), and generates an electrical signal or data value corresponding to the sensed state. can do.
  • the sensor module 176 may include, for example, a gesture sensor, a gyro sensor, a barometric sensor, a magnetic sensor, an acceleration sensor, a grip sensor, a proximity sensor, a color sensor, an IR (infrared) sensor, a biometric sensor, It may include a temperature sensor, a humidity sensor, or an illuminance sensor.
  • the interface 177 may support one or more specified protocols that may be used by the electronic device 101 to directly or wirelessly connect with an external electronic device (eg, the electronic device 102 ).
  • the interface 177 may include, for example, a high definition multimedia interface (HDMI), a universal serial bus (USB) interface, an SD card interface, or an audio interface.
  • the connection terminal 178 may include a connector through which the electronic device 101 can be physically connected to an external electronic device (eg, the electronic device 102 ).
  • the connection terminal 178 may include, for example, an HDMI connector, a USB connector, an SD card connector, or an audio connector (eg, a headphone connector).
  • the haptic module 179 may convert an electrical signal into a mechanical stimulus (eg, vibration or movement) or an electrical stimulus that the user can perceive through tactile or kinesthetic sense.
  • the haptic module 179 may include, for example, a motor, a piezoelectric element, or an electrical stimulation device.
  • the camera module 180 may capture still images and moving images. According to an embodiment, the camera module 180 may include one or more lenses, image sensors, image signal processors, or flashes.
  • the power management module 188 may manage power supplied to the electronic device 101 .
  • the power management module 188 may be implemented as, for example, at least a part of a power management integrated circuit (PMIC).
  • PMIC power management integrated circuit
  • the battery 189 may supply power to at least one component of the electronic device 101 .
  • the battery 189 may include, for example, a non-rechargeable primary cell, a rechargeable secondary cell, or a fuel cell.
  • the communication module 190 is a direct (eg, wired) communication channel or a wireless communication channel between the electronic device 101 and an external electronic device (eg, the electronic device 102, the electronic device 104, or the server 108). It can support establishment and communication through the established communication channel.
  • the communication module 190 may include one or more communication processors that operate independently of the processor 120 (eg, an application processor) and support direct (eg, wired) communication or wireless communication.
  • the communication module 190 is a wireless communication module 192 (eg, a cellular communication module, a short-range wireless communication module, or a global navigation satellite system (GNSS) communication module) or a wired communication module 194 (eg, : It may include a local area network (LAN) communication module, or a power line communication module).
  • a wireless communication module 192 eg, a cellular communication module, a short-range wireless communication module, or a global navigation satellite system (GNSS) communication module
  • GNSS global navigation satellite system
  • wired communication module 194 eg, : It may include a local area network (LAN) communication module, or a power line communication module.
  • a corresponding communication module may be a first network 198 (eg, a short-range communication network such as Bluetooth, WiFi direct, or infrared data association (IrDA)) or a second network 199 (eg, a cellular network, the Internet, or It may communicate with an external electronic device via a computer network (eg, a telecommunication network such as a LAN or WAN).
  • a computer network eg, a telecommunication network such as a LAN or WAN.
  • These various types of communication modules may be integrated into one component (eg, a single chip) or may be implemented as a plurality of components (eg, multiple chips) separate from each other.
  • the wireless communication module 192 uses subscriber information (eg, International Mobile Subscriber Identifier (IMSI)) stored in the subscriber identification module 196 within a communication network such as the first network 198 or the second network 199 .
  • subscriber information eg, International Mobile Subscriber Identifier (IMSI)
  • IMSI International Mobile Subscriber Identifier
  • the antenna module 197 may transmit or receive a signal or power to the outside (eg, an external electronic device).
  • the antenna module 197 may include one antenna including a conductor formed on a substrate (eg, a PCB) or a radiator formed of a conductive pattern.
  • the antenna module 197 may include a plurality of antennas. In this case, it may be selected from the first plurality of antennas.
  • a signal or power may be transmitted or received between the communication module 190 and an external electronic device through the selected at least one antenna.
  • other components eg, RFIC
  • other than the radiator may be additionally formed as a part of the antenna module 197 .
  • peripheral devices eg, a bus, general purpose input and output (GPIO), serial peripheral interface (SPI), or mobile industry processor interface (MIPI)
  • GPIO general purpose input and output
  • SPI serial peripheral interface
  • MIPI mobile industry processor interface
  • the command or data may be transmitted or received between the electronic device 101 and the external electronic device 104 through the server 108 connected to the second network 199 .
  • Each of the electronic devices 102 and 104 may be the same or a different type of the electronic device 101 .
  • all or a part of operations executed in the electronic device 101 may be executed in one or more of the external electronic devices 102 , 104 , or 108 .
  • the electronic device 101 may perform the function or service itself instead of executing the function or service itself.
  • one or more external electronic devices may be requested to perform at least a part of the function or the service.
  • the one or more external electronic devices that have received the request may execute at least a part of the requested function or service, or an additional function or service related to the request, and transmit a result of the execution to the electronic device 101 .
  • the electronic device 101 may process the result as it is or additionally and provide it as at least a part of a response to the request.
  • cloud computing, distributed computing, or client-server computing technology may be used.
  • FIG. 2 is a block diagram of an electronic device related to output delay compensation of streaming data according to an embodiment of the present invention.
  • an electronic device 200 (eg, the electronic device 102 of FIG. 1 ) transmits data packets consecutive from an external electronic device (eg, the electronic device 101 of FIG. 1 ). (eg, streaming data packets).
  • the electronic device 200 sequentially stores the continuous data packets in an empty storage space of the buffer 203 , and the processor 204 causes the output device ( Continuous data packets stored in the buffer 203 may be output through 202 .
  • the processor 204 receiving the consecutive data packets may identify the index of the first data packet to be output currently included in the continuous data packets through the output device 202 .
  • the processor 204 may identify the index to determine an output order of data packets included in the consecutive data packets.
  • the processor 204 compares the order of the first data packet to be currently output with the order of the data packet to be output through the output device (data packet output when there is no output delay), It is possible to determine the output delay of data packets.
  • a first data packet and at least one second data packet included in the consecutive data packets to be output in the following order of the first data packet Data packets can be merged into one data and output.
  • the processor 204 may compensate for the output delay by rapidly changing the processing speed of the first data packet.
  • the number of the at least one second data packet to be merged with the first data packet may correspond to the number of data packets whose output is delayed determined based on the index.
  • the electronic device 200 includes It may include a communication module 201 , an output device 202 , a buffer 203 , and a processor 204 .
  • the configuration of the electronic device 200 is not limited thereto.
  • the electronic device 200 may omit at least one of the above-described components, and may further include at least one other component.
  • the communication module 201 may include an antenna, and may form a communication channel with an external electronic device to transmit/receive continuous data. Also, the communication module 201 may transmit and receive the received continuous data packets by forming a communication channel with another external electronic device.
  • the communication module 201 may support short-range communication, and may support BT and Wi-Fi. Also, the communication module 201 may transmit/receive data packets to and from the external electronic device through a wireless network and/or a wired network.
  • the output device 202 may provide content to a user by outputting the continuous data packets, and the output device 202 may include a speaker. Also, the output device 202 may include an analog-to-digital converter (AD/DA converter) and a codec for mutually converting an analog signal and a digital signal.
  • AD/DA converter analog-to-digital converter
  • codec codec for mutually converting an analog signal and a digital signal.
  • the buffer 203 may sequentially store each data packet included in successive data packets received through the communication module 201 .
  • the processor 204 is included in the consecutive data packets stored in the buffer 203 based on the index input to each of the received consecutive data packets. It is possible to identify the sequence of each data packet in the Since each data packet includes the index for identifying an order, the processor 204 identifies an output order of each data packet stored in the buffer 203 based on the index. can do.
  • the index included in each received data packet may be transmitted by being included in the header of the data packet by the external electronic device.
  • each of a plurality of data packets included in consecutive data packets received by the electronic device 200 may include an index.
  • index information for identifying the processing or output order of each data packet may be inserted. Also, the index information may be included in a payload included in each data packet.
  • the payload of the data packet may include the continuous data, for example, streaming data.
  • the processor 204 can determine the order of the data packets to be output through the output device included in the successive data packets based on the index, so that the By comparing the sequence of data packets to be output (eg, the first data packet) and the order of the data packets to be output through the output device 202 , it may be determined whether the output of the consecutive data packets is delayed.
  • the processor 204 determines how many data packets of each of the plurality of data are based on the time for processing each data packet of the plurality of data included in the consecutive data packets stored in the buffer 203 . It can be determined whether the data is delayed during Data packets (eg, first data packets) corresponding to indices 4 to 8 may be received from the electronic device and sequentially stored in an empty storage space of the buffer 203 . According to an embodiment of the present invention, when the data packet corresponding to index 4 (eg, a first data packet) is decoded at the time when the data packet corresponding to index 6 is decoded, the processor is configured to decode the first data packet By comparing the order of the data packets to be output through the output device (index no.
  • each data packet included in the consecutive data packets may be sequentially stored in the storage space of the buffer based on index information of the data packet.
  • the processor changes each data packet to the buffer while changing an address value for a storage space of the buffer in which each data packet is to be stored at a specified interval based on the index information of each data packet. can be stored sequentially.
  • the processor may control to identify a data packet while changing the address value for the storage space by the specified interval, and transmit the identified data packet to the output device for output.
  • the processor performs the delayed reception of the data packet in a state in which the delayed data packet is not stored in the storage space of the buffer (a space is generated).
  • a packet is to be output, it is possible to control to output data (eg, a silence signal) for the blank to the output device.
  • the processor may store the received data packet (delayed data packet) in the next empty position while changing the address value for the storage space by the specified interval.
  • the processor compares the index of the identified data packet with the order of data packets to be output through the output device to determine the output delay. can judge
  • each data packet included in the consecutive data packets may be sequentially stored in the storage space of the buffer based on index information of the data packet and the size of the data packet.
  • the processor changes an address value of a storage space of the buffer in which each data packet is to be stored at an interval corresponding to the size of the data packet based on the index information and the size of each data packet. while sequentially storing the data packets in the buffer.
  • the processor 204 determines that the data packet (eg, the first data packet) corresponding to the index 4 is index 6 When the data packet corresponding to No.
  • the processing time of data corresponding to the data packet to be delayed may be shortened, thereby compensating for the output delay.
  • the continuous data packets may be output at a normal speed.
  • the electronic device includes a communication module (eg, the communication module 201), an output device (eg, the output device 202), and a processor (eg, : a processor (eg, processor 204) and a buffer (eg, buffer 203), wherein the processor receives a first data packet included in consecutive data packets from an external electronic device through the communication module receiving, storing the received first data packet in a storage space of the buffer, comparing the order of the data packets to be output through the output device with the order of the first data packet to be currently output, and the comparison result based on the determination of an output delay of the consecutive data packets, and if it is determined that the output of the continuous data packets is delayed, the output delay of the consecutive data packets may be compensated for.
  • a communication module eg, the communication module 201
  • an output device eg, the output device 202
  • a processor eg, : a processor (eg, processor 204) and a buffer (eg, buffer 203)
  • each of the plurality of data packets included in the consecutive data packets may be set to include an index for identifying the order of each of the plurality of data packets.
  • the processor may be configured to determine the determined output delay time based on the processing time of each of the plurality of data packets.
  • the processor may be configured to determine that the output of the consecutive data packets is delayed when the order of the first data packets is higher than the order of the data packets to be output through the output device. there is.
  • the processor when the output delay of the first data packet is determined, the processor may be configured to increase the processing speed of the continuous data packet.
  • the processor when it is determined that the output delay of the first data packet is determined, the processor is configured to: It can be set to merge and output two data packets.
  • the processor may be configured to compensate for the output delay when a difference value between the order of data packets to be output through the output device and the order of the first data packet is greater than or equal to a specified value.
  • the processor is configured to: a difference between the order of the data packets to be output through the output device and the order of the first data packet is less than the specified value, and a specified time from the time when the output delay is determined When this elapses, it may be set to compensate for the output delay.
  • the order of the data packets to be output through the output device corresponds to the order of the third data packets included in other consecutive data packets to be output through an output module included in another external electronic device. can be set to be
  • the processor receives, from the other external electronic device through the communication module, information on an order of the third data packet and time information of the third data packet output by the other external electronic device and further determining an output delay of the consecutive data packets based on the information on the order and the time information.
  • FIG. 3 is a diagram for explaining an output delay of streaming data according to an embodiment of the present invention and a comparative example for comparison.
  • an electronic device 300 (eg, the electronic device 200 of FIG. 2 ) according to the comparative example is continuously connected from an external electronic device (eg, the electronic device 101 of FIG. 1 ). While receiving data packets (data packets corresponding to indices N+4, N+5, N+6, N+7) (eg streaming data packets)), the continuous data
  • an output delay may occur due to an environmental disturbance or a change in congestion level.
  • the processor eg, the processor 204 of FIG. 2
  • the processor is configured to store data packets (data packets corresponding to indexes N, N+1, N+2, N+3) stored in a storage space before the buffer level 320 among the storage spaces of the buffer. ) can be printed.
  • the processor stores data stored in the storage space before the buffer level 320 .
  • Packets (data packets corresponding to indexes N, N+1, N+2, and N+3) may be decoded through the decoder 301 .
  • the buffer level 320 starts to store consecutive data packets in the storage space of the buffer. When the stored data packets are stored up to the storage space of the buffer in which the buffer level 320 is located, the stored data packets are output. This is the reference level that can be output through the device.
  • the processor outputs all audio data (data packets corresponding to indices N, N+1, N+2, N+3 and audio data corresponding to) decoded through the decoder 301 through the output device 302 . can be printed out. Since each data packet that the processor can output does not remain in the storage space of a buffer (eg, 203 in FIG. 2 ), the processor determines how much time it takes to process one data packet (eg, 20 ms). It can be determined whether the output will be delayed during the period. For example, if a communication failure occurs in the communication environment (eg, the communication environment of the first network 198 of FIG.
  • the data packet corresponding to index N+4 is not normally stored in the storage space of the buffer, so the buffer A space (X) may occur in
  • the processor may continuously output the data packets stored in the buffer over time. While successive data packets stored in the storage space are sequentially output by the processor over time, a data packet corresponding to index N+4 is received late due to a communication failure, so that a blank ( After X) occurs, when the data packet corresponding to index N+4 is stored in the storage space, an output delay may occur.
  • the processor according to the comparative example outputs all data packets (data packets corresponding to indexes N+1, N+2, and N+3) stored in the buffer.
  • data packets to be stored in the storage space of the buffer from the external electronic device due to a communication failure or a change in congestion level (data packets corresponding to indices N+4, N+5, N+6, N+7) is not received through the communication module (eg, 201 in FIG.
  • a space (X) may occur in the buffer.
  • the processor generates a blank (X) in the buffer when all of the data (data corresponding to indexes N+1, N+2, and N+3) stored in the buffer is outputted, and the continuous data A delay (eg, a silence signal or a Packet Loss Concealment (PLC)) may occur until packets are stored in the buffer and output.
  • PLC Packet Loss Concealment
  • FIG. 4 is a diagram for explaining a decoding order and an output delay situation according to an index, according to an embodiment of the present invention.
  • the processor (eg, 204 of FIG. 2 ) is a data packet including an index corresponding to a corresponding time at a time at which each of the data packets is decoded in order to normally output consecutive data packets. can be decoded.
  • a data packet corresponding to index 3 to be decoded in the next order of the data packet corresponding to index 2 decoded in decoding order 402 is decoded in decoding order 403, and indexes 4 to 7
  • Data packets corresponding to indices 4 to 7 should be sequentially stored without a space (X) at each decoding time point 404 to 407 at which the data packet corresponding to No. can be output without
  • the data packet corresponding to index 3 when a communication failure occurs, the data packet corresponding to index 3 is not decoded at decoding time 403 to be normally decoded, and the data packet corresponding to index 3 is decoded after decoding time 403 In this case, a space (X) may occur.
  • the processor may continuously decode the consecutive data packets at each of the decoding times 401 to 407. Accordingly, the processor, while sequentially decoded data packets to be decoded at each decoding time point according to the passage of time, a data packet corresponding to index 3 (eg, a first data packet) due to a communication failure It can be decoded late.
  • the output delay may occur because a space (X) occurs at the decoding time 403 there is.
  • consecutive data packets may include data packets corresponding to indexes 1 to 7.
  • the processor corresponds to the indexes 1 to 7 based on the index. It is possible to determine a decoding time at which each data packet to be decoded is decoded. In addition, the processor may determine how long the output delay occurs based on the processing time of each data packet corresponding to the indexes 1 to 7.
  • the processor decodes the data packets corresponding to indexes 1 and 2 at decoding times 401 and 402, it is transmitted from an external electronic device through a communication module (eg, 201 in FIG. 2 )
  • a communication module eg, 201 in FIG. 2
  • Data packets corresponding to indexes 3 to 5 included in consecutive data packets may be received.
  • Each of the received data packets corresponding to indices 3 to 5 is not sequentially decoded at decoding times 403 to 405 at which it is normally decoded, and index 3 at decoding times 406 at which the data packet corresponding to index 6 is to be decoded.
  • a data packet eg, a first data packet
  • index 6 eg, data packets to be output through an output device
  • the processor determines the output delay of the audio data, the audio data to be output delayed (eg, audio data corresponding to the first data packet) and the audio to be output through the output device By applying the OLA (Overlap and Add) method to data, it can be merged into one audio data.
  • the processor outputs audio data corresponding to data packets corresponding to indexes 1 and 2 decoded at decoding points 451 and 452, and an external electronic device through a communication module (eg, 201 in FIG. 2 ) It is possible to receive data packets corresponding to indexes 3 to 5 included in consecutive data packets from .
  • the processor When the data packet corresponding to the index 3 is decoded at the decoding time 454 at which the data packet corresponding to the index 4 is to be decoded instead of the decoding time 453, the processor performs an audio corresponding to one data packet based on the index It may be determined that a delay has occurred due to data (a data packet corresponding to index 3 and audio data corresponding to the data packet). Accordingly, the processor may determine that the blank (X) is generated because the data packet corresponding to index 3 to be normally decoded at the decoding time 453 is not decoded.
  • the processor determining the delay transmits the audio data 463 corresponding to the data packet corresponding to the index 3 to be output delay and the audio data 461 corresponding to the data packet corresponding to the index 4 to the OLA ( After merging into one audio data by applying the overlap and add) method, the delay can be compensated.
  • the audio data 461 corresponding to the data packet corresponding to the index 4 and the audio data 463 corresponding to the data packet corresponding to the index 3 are one
  • an overlap window 462 through which a signal is downward-sloped is applied to the audio data corresponding to the data packet corresponding to index 4
  • the signal to the audio data corresponding to the data packet corresponding to index 3 is applied.
  • audio data 463 corresponding to the data packet corresponding to index 3 to which the respective signals are applied, and audio data 461 corresponding to the data packet corresponding to index 4 may be merged into one audio data 471 to compensate for the delay of the buffer.
  • FIG. 5 is a diagram for explaining a method of compensating for output delay of streaming data according to an embodiment of the present invention.
  • the processor (eg, the processor 204 of FIG. 2 ) transmits consecutive data packets (eg, a streaming data packet) through a communication module (eg, the communication module 201 of FIG. 2 ). )) may receive the first data packet and store it in a buffer (eg, the buffer 203 of FIG. 2 ).
  • the processor may identify an index of the first data packet to be currently output.
  • the processor may determine in which order the first data packet is processed based on the identified index.
  • the processor determines the order of the data packets to be output through the output device, compares the order of the first data packet to be currently output with the order of the data packets to be output through the output device, 1 It is possible to determine whether the data packet is delayed. That is, the processor may determine whether audio data is delayed based on the index of the data packet.
  • the processor may A data packet (eg, a first data packet) corresponding to index 4 included in the consecutive data packets may be received from the external electronic device and stored in the buffer.
  • the data packet corresponding to index 4 to be decoded in the following order of the data packet corresponding to index 3 is the data packet corresponding to index 8 (eg, a data packet to be output through an output device) If it is decoded at this decoding decoding time point (for example, since the processor continuously outputs the continuous data packets stored in the storage space of the buffer over time, it corresponds to index 4 due to communication failure If the data packet is received late and is decoded at the decoding time of the data packet corresponding to index 8), the processor performs an index 8 corresponding to a data packet to be output through the output device among the consecutive data packets; The order of the corresponding audio data and the index 4 corresponding to the data packet to be currently output may be compared with the corresponding audio data.
  • the processor may determine that the audio data corresponding to the data packet corresponding to the index 4 to the data packet corresponding to the index 8 will be delayed.
  • the processor compares the order of the first data packet in operation 503 and the order of data packets to be output through the output device, It is possible to determine whether audio data corresponding to the first data packet to be currently output is delayed.
  • the processor can identify the index of each data packet included in the consecutive data packets, the order of the data packets to be output through the output device and the current data packet ( For example, by comparing the order of the first data packet), it may be determined that audio data corresponding to four data packets to be output delayed is outputted.
  • the processor delays the output based on the number of data packets to be the output delay and a time (eg, 20 ms) for processing one data packet included in the continuous data packets. (eg, 80ms) can be determined.
  • the processor may compensate for the output delay in operation 507 .
  • the data processing speed is increased to compensate for the output delay, or the successive sequence of the first data packet Audio data corresponding to at least one second data packet and audio data corresponding to the first data packet are merged into one audio data, and the data processing time is shortened to compensate for the output delay. .
  • the processor having determined that the audio data corresponding to the four data packets are to be output is delayed, before the audio data corresponding to the four data packets are output through an output device (eg, 202 in FIG. 2 ), index 4
  • the output delay can be compensated for by merging audio data corresponding to the data packet corresponding to No. 8 to the audio data corresponding to the data packet corresponding to index 8 into one audio data to shorten the data processing time.
  • the processor compensates for the output delay by increasing the processing speed from the audio data corresponding to the data packet corresponding to the index 4 to be the output delay and from the audio data corresponding to the data packet corresponding to the index 8.
  • FIG. 6 is a diagram for explaining another method of compensating for output delay of streaming data according to an embodiment of the present invention.
  • the processor eg, the processor 204 of FIG. 2 transmits consecutive data packets (eg, a streaming data packet) through a communication module (eg, the communication module 201 of FIG. 2 ). )) may receive the first data packet and store it in a buffer (eg, the buffer 203 of FIG. 2 ).
  • the processor may identify an index of the first data packet to be stored in a buffer and to be output currently, and may determine the order in which the first data packet is processed based on the index. Also, the processor may compare the index of the data packet to be output through the output device with the index of the first data packet.
  • the processor while the processor outputs audio data corresponding to data packets corresponding to indexes 1, 2, and 3 already stored in the buffer, the processor outputs the continuous data from the external electronic device through a communication module.
  • a data packet (a first data packet) corresponding to index 4 included in the data packets may be received and stored in the buffer.
  • the processor outputs a data packet (eg, a first data packet) corresponding to index 4 to be decoded in the following order of the data packet corresponding to index 3 to the buffer, a data packet corresponding to index 8 (eg, output When the data packet to be output through the device is decoded at the decoding time point at which it is decoded, (since the processor continuously outputs the continuous data packets stored in the storage space of the buffer over time, communication failure When the data packet corresponding to index 4 is received late and the data packet corresponding to index 4 is decoded at a decoding time when the data packet corresponding to index 8 is decoded) An index 8 corresponding to a data packet to be output through the output device may be compared with an index 4 corresponding to a data packet to be currently output (eg, a first data packet) stored in the buffer.
  • a data packet eg, a first data packet
  • the processor may determine whether the first data packet is delayed based on a value obtained by comparing the index of the first data packet in operation 603 with the index of the data packet to be output through the output device. .
  • the processor can identify the index of each data packet included in the consecutive data packets, the sequence of data packets to be output through the output device and the current output order are based on the identified index. Orders of data packets (eg, first data packets) may be compared.
  • the processor may determine that a space (X) is generated in the decoded audio data based on a result of comparing the order of the first data packet and the data packet to be output.
  • the processor may determine that the output of the audio data corresponding to the four data packets is delayed based on the determination result.
  • the processor determines the number of data packets corresponding to the audio data to be the output delay and a time (eg, 20 ms) for processing one data packet included in the continuous data packets. Based on the time of the output delay (eg, 80 ms) may be determined.
  • the processor may determine whether a value obtained by comparing the order of the first data packet and the order of data packets to be output through the output device in operation 603 is equal to or greater than a predetermined value.
  • the processor may compare the compared value with the preset value, and if the compared value is greater than or equal to the preset value, compensate for the determined output delay, and when the compared value is less than the preset value , the first data packet may be output while maintaining the output delay.
  • the processor may determine whether to compensate for the output delay by comparing the number of data packets to be output delayed with a predetermined value, having determined that 4 data packets are to be delayed in output. If the predetermined value is 3, the number of data packets determined to be delayed in output is 4, so the processor processes 4 data packets (data packet corresponding to index 4 to data packet corresponding to index 8). ) can compensate for the output delay.
  • the designated value may be time, not the number of data. When it takes 20 ms for the processor to process one data packet included in the continuous data packets, it outputs for 80 ms based on the determined number of data packets and the processing time for the one data packet It can be judged that there will be a delay. In this case, when the predetermined value is set to 60 ms, the processor may compensate for the output delay because the determined output delay is 80 ms.
  • the processor Upon confirming that the number of data packets to be output delay or the output delay time is equal to or greater than a specified value, the processor selects four data packets to be output delay (data packet corresponding to index 4 to data packet corresponding to index 8) ) by increasing the data processing speed, the output delay can be compensated for, and then data can be output at the normal speed again.
  • the audio data corresponding to the four data packets (the audio data corresponding to the data packet corresponding to the index 4 to the data packet corresponding to the index 8) are merged into one audio data based on the OLA method. , it is possible to compensate for the output delay by shortening the data processing time.
  • the processor may perform operation 609 .
  • the processor while the processor outputs the data packets corresponding to the indexes 1, 2, and 3 already stored in the buffer, the processor includes the data packets included in successive data packets from the external electronic device through the communication module. Data packets (eg, first data packets) corresponding to indexes 4, 5, and 6 may be received and provided to the buffer. The processor decodes the data packet corresponding to index 4 (eg, the first data packet) to be decoded in the next order of the data packet corresponding to index 3, when the data packet corresponding to index 5 is decoded.
  • Data packets eg, first data packets
  • index 4 eg, the first data packet
  • the processor determines the order of the data packet corresponding to the index 5 to be output through the output device and the data packet corresponding to the index 4 stored in a storage space in which the data packet corresponding to the index 5 is stored. can be compared. That is, since the processor can identify the index of each data packet included in the consecutive data packets, the order of the data packets to be output through the output device and the data packet to be output currently are based on the index. (eg, the first data packet) may be compared.
  • the processor compares the order of the data packet corresponding to the index 5 (eg, a data packet to be output through an output device) with the data packet corresponding to the index 4 (eg, the first data packet), It may be determined that data packets of n data packets are delayed in output. When the processor determines that the output delay is not equal to or greater than the specified value, the processor may output the continuous data while maintaining the output delay.
  • the processor determines that the output delay is not equal to or greater than the specified value
  • the processor does not maintain the determined output delay until the determined output delay exceeds the specified value, and sets a predetermined time in operation 609 even if the output delay does not exceed the specified value , when the specified time elapses from the time when the output delay occurs, the determined output delay may be compensated in operation 611 .
  • the processor when the specified time is set to 5 ms, the processor, when 5 ms has elapsed from the time when the output delay is determined, audio data corresponding to the data packet corresponding to the index 4 to the data packet corresponding to the index 5
  • the data packet may be output again at a normal speed.
  • audio data corresponding to the first data packets to be output delay data packet corresponding to index 4 to data packet corresponding to index 5
  • audio data corresponding to may be merged into one audio data to compensate for the output delay in operation 611 .
  • the processor may output the data packet while maintaining the output delay when 5 ms, which is a specified time, has not elapsed from the time when the output delay is determined.
  • the predetermined time is not limited to 5 ms, and may be changed according to a size of a data packet included in the consecutive data packets or a processing speed of the data packet.
  • the streaming data delay processing method of the electronic device includes data continuous from an external electronic device through a communication module (eg, the communication module 201). An operation of receiving the first data packet included in the packets, an operation of storing the received first data packet in a storage space of a buffer (eg, the buffer 203), an output device (eg, the output device 202) comparing the order of the data packets to be outputted with the order of the first data packet to be output currently; determining an output delay of the consecutive data packets based on the comparison result; and compensating for the delay in outputting the consecutive data packets when it is determined that the output of the continuous data packets is delayed.
  • a communication module eg, the communication module 201
  • An operation of receiving the first data packet included in the packets an operation of storing the received first data packet in a storage space of a buffer (eg, the buffer 203), an output device (eg, the output device 202) comparing the order of the data packets to be outputted with the order of the first data packet to be output
  • each of the plurality of data packets included in the consecutive data packets may include an index for identifying the order of each of the plurality of data packets.
  • the determining of the output delay of the determined consecutive data packets further includes determining the determined output delay time based on the processing time of each of the plurality of data packets. can do.
  • the order of the first data packets has priority over the order of the data packets to be output through the output device, based on the comparison result.
  • the method may include determining that the output of the consecutive data packets is delayed.
  • compensating for the output delay of the consecutive data packets may include increasing the processing speed of the consecutive data packets when the output delay of the first data packet is determined. there is.
  • the compensating for the output delay of the consecutive data packets may include the first data packet and the next order of the first data packet when the output delay of the first data packet is determined.
  • the method may include merging and outputting at least one second data packet among consecutive data packets.
  • the compensating for the output delay of the consecutive data packets may include, if a difference value between an order of data packets to be output through the output device and an order of the first data packet is greater than or equal to a specified value, the Compensating for output delay may be included.
  • compensating for the output delay of the consecutive data packets may include: a difference between an order of data packets to be output through the output device and an order of the first data packet is less than the specified value; Compensating for the output delay may be included when a specified time has elapsed from the time when the output delay is determined.
  • the order of the data packets to be output through the output device corresponds to the order of the third data packets included in other consecutive data packets to be output through an output module included in another external electronic device. can be set to be
  • the method may further include determining an output delay of the consecutive data packets based on the order information and the time information.
  • FIG. 7 is a diagram for explaining a method of synchronizing streaming data output by an electronic device and an external electronic device according to an embodiment of the present invention.
  • the processor of the external electronic device 710 may output other consecutive data packets (eg, image data packets) through an output device.
  • the external electronic device 710 transmits consecutive data packets (eg, an audio data packet) corresponding to the other consecutive data packets to the electronic device 700 while outputting the other consecutive data packets. ) can be transmitted.
  • consecutive data packets eg, an audio data packet
  • the external electronic device 720 transmits the continuous data packets to the electronic device 700 , the time information at which the third data packet included in the other continuous data packets is output is substantially simultaneously can be transmitted
  • the electronic device 700 may identify an index of each data packet to be output through a plurality of output devices included in the received consecutive data packets.
  • the electronic device 700 determines the second data packet included in other consecutive data packets output by the external electronic device 710 based on the index of each data packet to be output through the identified output device. 3
  • the index of the data packet can be identified.
  • the external electronic device 710 may receive information on the order of the identified third data packet.
  • the third data packet may be data to be currently output by the external electronic device 710 that is outputting the other consecutive data packets in the order of time. Since the consecutive data packets correspond to the other consecutive data packets, the electronic device 700 based on the index of the data packet to be output through the output device included in the continuous data packets, The external electronic device 710 may identify an index of the third data packet to be currently output. That is, the electronic device 700 may identify a third data packet based on the data packet to be output.
  • the electronic device 700 may identify the output time of the third data packet to be currently output by the external electronic device 710 based on time information received from the external electronic device 710 .
  • the time information may be time information at which a third data packet to be output currently is output through the external electronic device 710 included in the other consecutive data packets.
  • the electronic device 700 outputs a data packet to be output through an output device included in the consecutive data packets at the same time point as the output time of the checked third data packet, and the external electronic device It is possible to synchronize the output timing with the other consecutive data packets output by the 710 .
  • the electronic device 700 when the output time of each of the other consecutive data packets (eg, image data packets) output through the external electronic device 710 is 20 ms, the electronic device 700 performs the other consecutive data packets (eg, image data packets). Based on the data packet to be output through the output device included in the data packets and the corresponding continuous data packets (eg, audio data packets), the third data packet included in the other continuous data packets is index can be determined.
  • the electronic device 700 when the index of the data packet to be output through the output device is index 7, the electronic device 700 sets the index of the third data packet to be currently output from the external electronic device 710 . It can be determined that the data packet corresponds to No. 7 .
  • the electronic device 700 may determine that the third data packet is output at 140 ms based on time information.
  • the electronic device 700 When the external electronic device 710 outputs a data packet corresponding to index 7 in a time of 140 ms, the electronic device 700 outputs a data packet corresponding to index 7 included in successive data packets. Output timing can be synchronized.
  • the electronic device 700 when the processing time of each of the other consecutive data packets (eg, image data packets) output through the external electronic device 710 is 20 ms, the electronic device 700 performs the other A third data packet included in the other continuous data packets based on the data packet to be output through the output device included in the continuous data packets and corresponding continuous data packets (eg, audio data packets) index can be identified.
  • the processing time of each of the other consecutive data packets eg, image data packets
  • the electronic device 700 when the processing time of each of the other consecutive data packets (eg, image data packets) output through the external electronic device 710 is 20 ms, the electronic device 700 performs the other A third data packet included in the other continuous data packets based on the data packet to be output through the output device included in the continuous data packets and corresponding continuous data packets (eg, audio data packets) index can be identified.
  • the electronic device 700 determines that the third data packet to be output at a time of 140 ms corresponds to index 7 based on the time information. It can be judged that
  • the electronic device 700 sets the index 6 included in the consecutive data packets.
  • An overlap and add (OLA) method may be applied to the data packet corresponding to No. 1 and the data packet corresponding to index 7 and the audio data corresponding to the index 7, and may be merged into one audio data to compensate for the delay.
  • the electronic device 700 may compensate for the delay by increasing the output speed of the data packet corresponding to the index 6 and the audio data corresponding to the data packet corresponding to the index 7 .
  • FIG. 8 is a diagram for explaining another method of synchronizing streaming data output by a plurality of electronic devices, according to an embodiment of the present invention.
  • the external electronic device 820 may output other consecutive data packets (eg, image data packets).
  • the external electronic device 820 outputs first consecutive data packets (eg, audio data packets) and second consecutive data packets corresponding to the other consecutive data packets while outputting the other consecutive data packets.
  • the data packets (eg, audio data packets) may be transmitted to the first electronic device 800 (eg, 200 of FIG. 2 ) and the second electronic device 810 , respectively.
  • the external electronic device 820 may transmit time information for outputting each data packet included in the other consecutive data packets to the first electronic device 800 and the second electronic device 810 . there is.
  • the second electronic device 810 may identify an index of each data packet included in the second consecutive data packets received from the external electronic device 820 .
  • the third data packet may be a data packet to be output through the second electronic device 810 .
  • the second electronic device 810 may transmit information on the order of the third data packet identified in the second consecutive data packets based on the index to the first electronic device 800 . there is.
  • the first electronic device 800 may identify an index of each data packet included in the first consecutive data packets received from the external electronic device 820 .
  • the first electronic device 800 provides information identifying an index of each data packet included in the second consecutive data packets received from the second electronic device 810 and the first continuous data packet. Based on the information identifying the index of each data packet included in the data packets, the order of the data packets to be output included in the first continuous data packets and the second consecutive data packets The order of the included third data packets may be compared.
  • the first electronic device 800 receives the first continuous data packets or the second continuous data based on the comparison result in operation 802 and the time information received from the external electronic device 820 . It is possible to determine which consecutive data packets among the packets are delayed by how much.
  • the first electronic device 800 when the output time of each of the other consecutive data packets (eg, image data packets) output through the external electronic device 820 is 20 ms, the first electronic device 800 performs the other The index of each data packet included in the first continuous data packets (eg, audio data packets) corresponding to the continuous data packets may be identified. In addition, the first electronic device 800 is configured to perform the first continuous The indexes of the data packets that have been processed may be compared with the indexes of the second consecutive data packets.
  • the first electronic device 800 transmits the second consecutive data packets. Based on the information identifying the index of each data packet included in the packets, it may be determined that the third data packet included in the second consecutive data packets is the data packet corresponding to the index 7 .
  • the first electronic device 800 may determine that the third data packet is output at 140 ms based on time information.
  • the first electronic device 800 outputs the data to be output included in the first consecutive data packets corresponding to the second consecutive data packets at the time of outputting the checked third data packet. Packets can be output. The first electronic device 800 synchronizes the first consecutive data packets and the second consecutive data packets by outputting the output timing of the third data packet and the data packet to be output at the same timing. )can do.
  • the first continuous The output timing may be synchronized by outputting a data packet corresponding to index 7, which is a data packet to be output included in the data packets.
  • the first The electronic device 800 may identify an index of each data packet included in first consecutive data packets (eg, audio data packets) corresponding to the other consecutive data packets. Also, the first electronic device 800 transmits a third data packet to be currently output by the second electronic device 810 based on the information on the indexes of the second consecutive data packets received from the second electronic device 810 . index can be identified.
  • the first electronic device 800 determines the second time of 140 ms based on the time information. It may be determined that the third data packet to be currently output through the electronic device 810 is a data packet corresponding to index 7 .
  • the first electronic device 800 transmits the first continuous data packet
  • OLA overlap and Add
  • the first electronic device 800 by merging the data packet corresponding to index 6 and the data packet corresponding to index 7 into one data using the OLA method, the second electronic device 810 is the third data packet.
  • the output time of the second electronic device 810 and the first electronic device 800 may be synchronized by outputting the one merged data packet.
  • the first electronic device 800 may compensate for the delay by increasing the data processing speed of the first consecutive data packets.
  • the electronic device may have various types of devices.
  • the electronic device may include, for example, a portable communication device (eg, a smart phone), a computer device, a portable multimedia device, a portable medical device, a camera, a wearable device, or a home appliance device.
  • a portable communication device eg, a smart phone
  • a computer device e.g., a smart phone
  • a portable multimedia device e.g., a portable medical device
  • a camera e.g., a portable medical device
  • a camera e.g., a portable medical device
  • a camera e.g., a portable medical device
  • a wearable device e.g., a smart bracelet
  • a home appliance device e.g., a home appliance
  • first, second, or “first”, “second” may simply be used to distinguish the element from other elements in question, and may refer to elements in other aspects (e.g., importance or order) is not limited. It is said that one (eg, first) component is “coupled” or “connected” to another (eg, second) component, with or without the terms “functionally” or “communicatively”. Where referenced, it means that one component can be connected to the other component directly (eg by wire), wirelessly, or through a third component.
  • module may include a unit implemented in hardware, software, or firmware, and may be used interchangeably with terms such as, for example, logic, logic block, component, or circuit.
  • a module may be an integrally formed part or a minimum unit or a part of the part that performs one or more functions.
  • the module may be implemented in the form of an application-specific integrated circuit (ASIC).
  • ASIC application-specific integrated circuit
  • Various embodiments of the present document include one or more stored in a storage medium (eg, the internal memory 136 or the external memory 138) readable by a machine (eg, the electronic device 101). It may be implemented as software (eg, program 140) including instructions.
  • the processor eg, the processor 120
  • the device may call at least one of one or more instructions stored from a storage medium and execute it. This makes it possible for the device to be operated to perform at least one function according to the at least one command called.
  • the one or more instructions may include code generated by a compiler or code executable by an interpreter.
  • the device-readable storage medium may be provided in the form of a non-transitory storage medium.
  • 'non-transitory' only means that the storage medium is a tangible device and does not include a signal (eg, electromagnetic wave), and this term is used in cases where data is semi-permanently stored in the storage medium and It does not distinguish between temporary storage cases.
  • a signal eg, electromagnetic wave
  • the method according to various embodiments disclosed in this document may be provided as included in a computer program product.
  • Computer program products may be traded between sellers and buyers as commodities.
  • the computer program product is distributed in the form of a device-readable storage medium (eg compact disc read only memory (CD-ROM)), or via an application store (eg Play Store TM ) or on two user devices ( It can be distributed (eg downloaded or uploaded) directly, online between smartphones (eg: smartphones).
  • a part of the computer program product may be temporarily stored or temporarily generated in a machine-readable storage medium such as a memory of a server of a manufacturer, a server of an application store, or a relay server.
  • each component eg, a module or a program of the above-described components may include a singular or a plurality of entities.
  • one or more components or operations among the above-described corresponding components may be omitted, or one or more other components or operations may be added.
  • a plurality of components eg, a module or a program
  • the integrated component may perform one or more functions of each component of the plurality of components identically or similarly to those performed by the corresponding component among the plurality of components prior to the integration. .
  • operations performed by a module, program, or other component are executed sequentially, in parallel, repeatedly, or heuristically, or one or more of the operations are executed in a different order, or omitted. or one or more other operations may be added.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

전자 장치에 있어서, 통신 모듈, 출력 장치, 프로세서, 및 버퍼를 포함하고, 상기 프로세서는, 상기 통신 모듈을 통해 외부 전자 장치로부터 연속된 데이터 패킷들에 포함된 제1 데이터 패킷을 수신하고, 상기 수신한 제1 데이터 패킷을 상기 버퍼의 저장 공간에 저장하고, 상기 출력 장치를 통해 출력되어야 할 데이터 패킷의 순서와 현재 출력할 상기 제1 데이터 패킷의 순서를 비교하고, 상기 비교 결과에 기반하여, 상기 연속된 데이터 패킷들의 출력 지연을 판단하고, 상기 연속된 데이터 패킷들의 출력이 지연되었다고 판단되면, 상기 연속된 데이터 패킷들의 출력 지연을 보상하도록 설정된 전자 장치가 개시된다. 이외에도 본 문서를 통해 파악되는 다양한 실시예들이 가능하다.

Description

스트리밍 데이터를 처리하는 방법 및 전자 장치
본 발명의 다양한 실시예들은, 스트리밍 데이터의 출력 지연을 보상하는 기술에 관한 것이다.
스마트 폰과 같은 전자 장치는 외부 전자 장치와 통신을 하여, 전송받은 데이터를 처리할 수 있다. 예를 들어, 전자 장치는 외부 전자 장치로부터 스트리밍 데이터를 전송받아, 스트리밍 데이터를 처리하여 출력 장치를 통해 출력할 수 있다.
전자 장치와 외부 전자 장치 간의 통신 환경의 장애 및 혼잡도 변화 발생할 경우, 스트리밍 데이터의 송수신이 원활하게 되지 않아, 전자 장치가 스트리밍 데이터를 제 시간에 수신하지 못하는 현상으로 인하여 출력 지연이 발생하였다.
본 발명의 다양한 실시 예들은, 통신 환경의 장애 및 혼잡도 변화로 인한, 스트리밍 데이터의 지연을 판단하고, 스트리밍 데이터의 지연을 보상하는 방법 및 이를 지원하는 전자 장치를 제공할 수 있다.
본 발명의 다양한 실시예에 따른 전자 장치는 통신 모듈, 출력 장치, 프로세서 및 버퍼를 포함하고, 상기 프로세서는, 상기 통신 모듈을 통해 외부 전자 장치로부터 연속된 데이터 패킷들에 포함된 제1 데이터 패킷을 수신하고, 상기 수신한 제1 데이터 패킷을 버퍼의 버퍼 레벨 이후의 저장 공간에 저장되며, 상기 출력 장치를 통해 출력되어야 할 데이터 패킷의 순서와 현재 출력할 상기 제1 데이터 패킷의 순서를 비교하고, 상기 비교 결과에 기반하여, 상기 연속된 데이터 패킷들의 출력 지연을 판단하고, 상기 연속된 데이터 패킷들의 출력이 지연되었다고 판단되면, 상기 연속된 데이터 패킷들의 출력 지연을 보상하는 전자 장치를 포함할 수 있다.
또한, 본 발명의 다양한 실시예에 따른 전자 장치의 스트리밍 데이터 지연 처리 방법은, 통신 모듈을 통해 외부 전자 장치로부터 연속된 데이터 패킷들에 포함된 제1 데이터 패킷을 수신하는 동작, 상기 수신한 제1 데이터 패킷을 버퍼의 저장 공간에 저장하는 동작, 출력 장치를 통해 출력되어야 할 데이터 패킷의 순서와 현재 출력할 상기 제1 데이터 패킷의 순서를 비교하는 동작, 상기 비교 결과에 기반하여, 상기 연속된 데이터 패킷들의 출력 지연을 판단하는 동작, 및 상기 연속된 데이터 패킷들의 출력이 지연되었다고 판단되면, 상기 연속된 데이터 패킷들의 출력 지연을 보상하는 동작을 포함할 수 있다.
본 발명의 다양한 실시예들에 따르면, 사용자가 느낄 정도의 지연이 될 때까지 방치하지 않고, 스트리밍 데이터의 지연이 보상하여 사용자에게 원활한 스트리밍 컨텐츠를 제공할 수 있다.
또한, 본 발명의 다양한 실시예들에 따르면, 복수 개의 전자 장치들이 각각 스트리밍 데이터를 통신하는 동안, 스트리밍 데이터가 동기화되어 출력되기 때문에 원활한 스트리밍 컨텐츠를 제공받을 수 있다.
이 외에, 본 문서를 통해 직접적 또는 간접적으로 파악되는 다양한 효과들이 제공될 수 있다.
도 1은 본 발명의 다양한 실시예들에 따른 네트워크 환경 내의 전자 장치의 블록도이다.
도 2는 본 발명의 일 실시예에 따른 스트리밍 데이터의 출력 지연 보상과 관련된 전자 장치의 블록도이다.
도 3은 본 발명의 일 실시예와 비교를 위한 비교예에 따른, 스트리밍 데이터의 출력 지연을 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시예에 따른, 인덱스를 기반으로 스트리밍 데이터의 출력 지연을 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시예에 따른, 스트리밍 데이터의 출력 지연을 보상하는 방법을 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시예에 따른, 스트리밍 데이터의 출력 지연을 보상하는 다른 방법을 설명하기 위한 도면이다.
도 7은 본 발명의 일 실시예에 따른, 전자 장치와 외부 전자 장치가 출력하는 스트리밍 데이터의 동기화 방법을 설명하기 위한 도면이다.
도 8은 본 발명의 일 실시예에 따른, 복수 개의 전자 장치들이 출력하는 스트리밍 데이터의 다른 동기화 방법을 설명하기 위한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들이 설명된다. 설명의 편의를 위하여 도면에 도시된 구성요소들은 그 크기가 과장 또는 축소될 수 있으며, 본 발명이 반드시 도시된 바에 의해 한정되는 것은 아니다.
도 1은 다양한 실시예들에 따른, 네트워크 환경(100) 내의 전자 장치(101)의 블록도이다.
도 1을 참조하면, 네트워크 환경(100)에서 전자 장치(101)는 제1 네트워크(198)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(102)와 통신하거나, 또는 제2 네트워크(199)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(104) 또는 서버(108)와 통신할 수 있다. 일 실시예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(104)와 통신할 수 있다. 일 실시예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 장치(150), 음향 출력 장치(155), 표시 장치(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있다. 어떤 실시예에서는, 전자 장치(101)에는, 이 구성요소들 중 적어도 하나(예: 표시 장치(160) 또는 카메라 모듈(180))가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어떤 실시예에서는, 이 구성요소들 중 일부들은 하나의 통합된 회로로 구현될 수 있다. 예를 들면, 센서 모듈(176)(예: 지문 센서, 홍채 센서, 또는 조도 센서)은 표시 장치(160)(예: 디스플레이)에 임베디드된 채 구현될 수 있다.
프로세서(120)는, 예를 들면, 소프트웨어(예: 프로그램(140))를 실행하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일 실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(120)는 다른 구성요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 로드하고, 휘발성 메모리(132)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(134)에 저장할 수 있다. 일 실시예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서), 및 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(123)(예: 그래픽 처리 장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 추가적으로 또는 대체적으로, 보조 프로세서(123)는 메인 프로세서(121)보다 저전력을 사용하거나, 또는 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(123)는 메인 프로세서(121)와 별개로, 또는 그 일부로서 구현될 수 있다.
보조 프로세서(123)는, 예를 들면, 메인 프로세서(121)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성요소들 중 적어도 하나의 구성요소(예: 표시 장치(160), 센서 모듈(176), 또는 통신 모듈(190))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일 실시예에 따르면, 보조 프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성요소(예: 카메라 모듈(180) 또는 통신 모듈(190))의 일부로서 구현될 수 있다.
메모리(130)는, 전자 장치(101)의 적어도 하나의 구성요소(예: 프로세서(120) 또는 센서 모듈(176))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(130)는, 휘발성 메모리(132) 또는 비휘발성 메모리(134)를 포함할 수 있다.
프로그램(140)은 메모리(130)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(142), 미들 웨어(144) 또는 어플리케이션(146)을 포함할 수 있다.
입력 장치(150)는, 전자 장치(101)의 구성요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 장치(150)는, 예를 들면, 마이크, 마우스, 키보드, 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다.
음향 출력 장치(155)는 음향 신호를 전자 장치(101)의 외부로 출력할 수 있다. 음향 출력 장치(155)는, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있고, 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일 실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.
표시 장치(160)는 전자 장치(101)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 표시 장치(160)는, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일 실시예에 따르면, 표시 장치(160)는 터치를 감지하도록 설정된 터치 회로(touch circuitry), 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 센서 회로(예: 압력 센서)를 포함할 수 있다.
오디오 모듈(170)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일 실시예에 따르면, 오디오 모듈(170)은, 입력 장치(150)를 통해 소리를 획득하거나, 음향 출력 장치(155), 또는 전자 장치(101)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102))(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다.
센서 모듈(176)은 전자 장치(101)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일 실시예에 따르면, 센서 모듈(176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.
인터페이스(177)는 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일 실시예에 따르면, 인터페이스(177)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(178)는, 그를 통해서 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일 실시예에 따르면, 연결 단자(178)는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.
햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일 실시예에 따르면, 햅틱 모듈(179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.
카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.
전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리할 수 있다. 일 실시예에 따르면, 전력 관리 모듈(188)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.
배터리(189)는 전자 장치(101)의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일 실시예에 따르면, 배터리(189)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.
통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102), 전자 장치(104), 또는 서버(108))간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일 실시예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제1 네트워크(198)(예: 블루투스, WiFi direct 또는 IrDA(infrared data association) 같은 근거리 통신 네트워크) 또는 제2 네트워크(199)(예: 셀룰러 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제1 네트워크(198) 또는 제2 네트워크(199)와 같은 통신 네트워크 내에서 전자 장치(101)를 확인 및 인증할 수 있다.
안테나 모듈(197)은 신호 또는 전력을 외부(예: 외부 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일 실시예에 따르면, 안테나 모듈(197)은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 하나의 안테나를 포함할 수 있다. 일 실시예에 따르면, 안테나 모듈(197)은 복수의 안테나들을 포함할 수 있다. 이런 경우, 제1 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(190)과 외부 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품(예: RFIC)이 추가로 안테나 모듈(197)의 일부로 형성될 수 있다.
상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.
일 실시예에 따르면, 명령 또는 데이터는 제2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104)간에 송신 또는 수신될 수 있다. 전자 장치(102, 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일 실시예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 외부 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(101)로 전달할 수 있다. 전자 장치(101)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다.
도 2는 본 발명의 일 실시예에 따른 스트리밍 데이터의 출력 지연 보상과 관련된 전자 장치의 블록도이다.
도 2를 참조하면, 일 실시예에 따른 전자 장치(200)(예: 도 1의 전자 장치(102))는 외부 전자 장치(예: 도 1의 전자 장치(101))로부터 연속된 데이터 패킷들(예: 스트리밍 데이터 패킷들)를 수신할 수 있다., 상기 전자 장치(200)는 상기 연속된 데이터 패킷들을 버퍼(203)의 빈 저장 공간에 순차적으로 저장하고, 프로세서(204)가 출력 장치(202)를 통해 상기 버퍼(203)에 저장된 연속된 데이터 패킷들을 출력할 수 있다. 상기 연속된 데이터 패킷들을 수신한 프로세서(204)는 출력 장치(202)를 통해 상기 연속된 데이터 패킷들에 포함되어 있는 현재 출력할 제1 데이터 패킷의 인덱스(Index)를 식별할 수 있다. 상기 프로세서(204)는 상기 인덱스를 식별하여, 상기 연속된 데이터 패킷들에 포함된 데이터 패킷의 출력 순서를 판단할 수 있다. 따라서, 상기 프로세서(204)는 상기 현재 출력할 제1 데이터 패킷의 순서와 상기 출력 장치를 통해 출력되어야 할 데이터 패킷(출력 지연이 없는 경우에 출력되는 데이터 패킷)의 순서를 비교하여, 상기 연속된 데이터 패킷들의 출력 지연을 판단할 수 있다. 또한, 상기 프로세서(204)가 상기 연속된 데이터 패킷들의 출력 지연을 판단한 경우, 제1 데이터 패킷과 상기 제1 데이터 패킷의 다음 순서로 출력될 상기 연속된 데이터 패킷들에 포함된 적어도 하나의 제2 데이터 패킷을 한 개의 데이터로 병합하여 출력할 수 있다. 상기 프로세서(204)는 상기 제1 데이터 패킷의 처리 속도를 빠르게 변경하여, 상기 출력 지연을 보상할 수 있다. 상기 제1 데이터 패킷과 병합할 상기 적어도 하나의 제2 데이터 패킷의 개수는 상기 인덱스를 기반으로 판단된 출력이 지연된 데이터 패킷의 개수에 대응될 수 있다. 예를 들어, 출력이 지연된 데이터 패킷의 개수가 3개라고 판단되면, 상기 적어도 하나의 제2 데이터 패킷의 개수는 2개가 될 수 있다. 이에 따라, 상기 프로세서는 상기 제1 데이터 및 2개의 상기 적어도 하나의 제2 데이터를 한 개의 데이터로 병합하여 출력 지연을 보상할 수 있다.본 발명의 일 실시예에 따르면, 전자 장치(200)는 통신 모듈(201), 출력 장치(202), 버퍼(203) 및 프로세서(204)를 포함할 수 있다. 그러나, 전자 장치(200)의 구성이 이에 한정되는 것은 아니다. 다양한 실시예에 따르면, 전자 장치(200)는 상술한 구성요소들 중 적어도 하나를 생략할 수 있으며, 적어도 하나의 다른 구성요소를 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 통신 모듈(201)은 안테나를 포함할 수 있으며, 외부 전자 장치와 통신 채널을 형성하여, 연속된 데이터를 송수신할 수 있다. 또한, 통신 모듈(201)은 상기 수신한 연속된 데이터 패킷들을 다른 외부 전자 장치와 통신 채널을 형성하여 송수신할 수 있다. 상기 통신 모듈(201)은 근거리 통신을 지원할 수 있으며, BT 및 Wi-Fi를 지원할 수 있다. 또한, 상기 통신 모듈(201)은 상기 외부 전자 장치와 무선 네트워크 및/또는 유선 네트워크를 통해 데이터 패킷을 송수신할 수 있다.
본 발명의 일 실시예에 따르면, 상기 출력 장치(202)는 상기 연속된 데이터 패킷들을 출력하여 사용자에게 컨텐츠를 제공할 수 있으며, 상기 출력 장치(202)는 스피커를 포함할 수 있다. 또한, 상기 출력 장치(202)는 아날로그 신호와 디지털 신호를 상호 변환해주는 아날로그-디지털 컨버터(AD/DA converter) 및 코덱(codec)을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 버퍼(203)는 상기 통신 모듈(201)을 통해 수신된 연속된 데이터 패킷들에 포함된 각각의 데이터 패킷을 순차적으로 저장할 수 있다.
본 발명의 일 실시예에 따르면, 상기 프로세서(204)는 상기 수신한 연속된 데이터 패킷들 각각에 입력된 인덱스를 기반으로, 상기 버퍼(203)에 저장되어 있는 상기 연속된 데이터 패킷들에 포함되어 있는 각각의 데이터 패킷의 순서를 식별할 수 있다. 상기 각각의 데이터 패킷은 순서를 식별할 수 있는 상기 인덱스를 포함하고 있기 때문에, 상기 프로세서(204)는 상기 인덱스를 기반으로, 상기 버퍼(203)에 저장되는 상기 각각의 데이터 패킷의 출력 순서를 식별할 수 있다. 일 실시예에서, 수신한 데이터 패킷 각각에 포함된 인덱스는 외부 전자 장치에서 데이터 패킷의 헤더에 포함하여 전송한 것일 수 있다. 본 발명의 일 실시예에 따르면, 전자 장치(200)가 수신하는 연속된 데이터 패킷들에 포함된 복수 개의 데이터 패킷 각각은 인덱스를 포함할 수 있다. 상기 복수 개의 데이터 패킷 각각의 헤더(header)는 각각의 데이터 패킷의 처리 또는 출력 순서를 식별할 수 있는 인덱스 정보가 삽입되어 있을 수 있다. 또한, 상기 인덱스 정보는 각각의 데이터 패킷에 포함되어 있는 페이로드(payload)에도 포함될 수 있다. 상기 데이터 패킷의 페이로드에는 상기 연속된 데이터 예컨대, 스트리밍 데이터를 포함할 수 있다.
따라서, 상기 프로세서(204)는 상기 인덱스를 기반으로, 연속된 데이터 패킷들에 포함되어 있는 출력 장치를 통해 출력되어야 할 데이터 패킷의 순서를 판단할 수 있기 때문에, 상기 출력 장치(202)를 통해 현재 출력할 연속된 데이터 패킷들(예: 제1 데이터 패킷)와 상기 출력 장치(202)를 통해 출력되어야 할 데이터 패킷의 순서를 비교하여, 상기 연속된 데이터 패킷들의 출력 지연 여부를 판단할 수 있다.
또한, 상기 프로세서(204)는 상기 버퍼(203)에 저장된 연속된 데이터 패킷들에 포함되어 있는 상기 복수 개의 데이터 각각의 데이터 패킷을 처리하는 시간을 기반으로, 상기 복수 개의 데이터 각각의 데이터 패킷이 얼마동안 지연되었는지 판단할 수 있다.예를 들어, 상기 프로세서(204)가 상기 버퍼(203)에 저장되어 있는 인덱스 1번 내지 3번에 해당되는 데이터 패킷을 출력하는 동안, 상기 프로세서(204)는 외부 전자 장치로부터 인덱스 4번 내지 8번에 해당되는 데이터 패킷(예: 제1 데이터 패킷)를 수신하여 상기 버퍼(203)의 빈 저장 공간에 순차적으로 저장할 수 있다. 본 발명의 일 실시예에 따르면, 프로세서는 인덱스 6번에 해당되는 데이터 패킷이 디코딩 되는 시점에 인덱스 4번에 해당되는 데이터 패킷(예: 제1 데이터 패킷)이 디코딩 되는 경우, 상기 제1 데이터 패킷의 순서(인덱스 4번)와 출력 장치를 통해 출력되어야 할 데이터 패킷의 순서(인덱스 6번)를 비교하여, 총 2개의 데이터 패킷이 출력 지연되는지 판단할 수 있다. 또한, 상기 프로세서(204)가 한 개의 데이터 패킷을 처리하는 시간(예: 20ms) 및 출력 지연이 판단된 데이터 패킷의 개수를 기반으로 출력 지연이 얼마 동안(예: 40ms) 발생할 지 판단할 수 있다.
본 발명의 일 실시예에 따르면, 상기 연속된 데이터 패킷들에 포함된 각각의 데이터 패킷은 데이터 패킷의 인덱스 정보에 기반하여, 상기 버퍼의 저장 공간에 순차적으로 저장될 수 있다. 예를 들어, 상기 프로세서는 상기 각각의 데이터 패킷의 인덱스 정보에 기반하여, 상기 각각의 데이터 패킷이 저장될 상기 버퍼의 저장 공간에 대한 주소 값을 지정된 간격으로 변경하면서 상기 각각의 데이터 패킷을 상기 버퍼에 순차적으로 저장할 수 있다. 이 경우, 상기 프로세서는 상기 지정된 간격만큼 상기 저장 공간에 대한 주소 값을 변경하면서 데이터 패킷을 식별하고, 상기 식별된 데이터 패킷을 상기 출력 장치로 전달하여 출력하도록 제어할 수 있다. 이때, 네트워크 장애 등이 발생하여 데이터 패킷의 수신이 지연되면, 상기 프로세서는 상기 수신이 지연되는 데이터 패킷이 상기 버퍼의 저장 공간에 저장되지 않은 상태(공백이 발생한 상태)에서, 상기 수신이 지연된 데이터 패킷이 출력되어야 하는 경우, 상기 출력 장치로 상기 공백에 대한 데이터(예: 묵음 신호)를 출력하도록 제어할 수 있다. 이후, 상기 수신이 지연된 데이터 패킷이 수신되면, 상기 프로세서는 상기 저장 공간에 대한 주소 값을 상기 지정된 간격만큼 변경하면서 상기 공백의 다음 위치에 상기 수신된 데이터 패킷(지연된 데이터 패킷)을 저장할 수 있다. 이 경우, 상기 프로세서는 출력이 지연된 상기 데이터 패킷을 출력하기 위해 상기 데이터 패킷을 식별할 때, 상기 식별된 데이터 패킷의 인덱스를 상기 출력 장치를 통해 출력되어야 할 데이터 패킷의 순서와 비교하여 출력 지연을 판단할 수 있다.
본 발명의 일 실시예에 따르면, 상기 연속된 데이터 패킷들에 포함된 각각의 데이터 패킷은 데이터 패킷의 인덱스 정보 및 상기 데이터 패킷의 크기에 기반하여, 상기 버퍼의 저장 공간에 순차적으로 저장될 수 있다. 예를 들어, 상기 프로세서는 상기 각각의 데이터 패킷의 인덱스 정보 및 크기에 기반하여, 상기 각각의 데이터 패킷이 저장될 상기 버퍼의 저장 공간에 대한 주소 값을 상기 데이터 패킷의 크기에 대응되는 간격으로 변경하면서 상기 각각의 데이터 패킷을 상기 버퍼에 순차적으로 저장할 수 있다.본 발명의 일 실시예에 따르면, 상기 프로세서(204)가 인덱스 4번에 해당되는 데이터 패킷(예: 제1 데이터 패킷)이 인덱스 6번에 해당되는 데이터 패킷이 디코딩 되는 시점에 디코딩 되어,연속된 데이터 패킷들의 출력 지연을 판단한 경우, 출력 지연이 될 인덱스 4번에 해당되는 데이터 패킷과 대응하는 데이터(예: 제1 데이터 패킷과 대응하는 데이터)과 출력되어야 할 인덱스 6번에 해당되는 데이터 패킷과 대응하는 데이터(예: 제2 데이터 패킷과 대응하는 데이터)까지의 데이터 패킷들에 대응하는 데이터(인덱스 4번 내지 6번에 해당되는 데이터 패킷들에 대응하는 데이터)를 한 개의 데이터로 병합하여, 상기 지연이 될 데이터 패킷에 대응하는 데이터의 처리 시간을 단축시켜 상기 출력 지연을 보상할 수 있다. 또한, 상기 연속된 데이터 패킷들의 처리 속도를 증가시켜 상기 출력 지연을 보상한 후, 정상 속도로 상기 연속된 데이터 패킷들을 출력할 수 있다.
상술한 바와 같이, 다양한 실시예에 따르면, 전자 장치(예: 전자 장치(200))는 통신 모듈(예: 통신 모듈(201)), 출력 장치(예: 출력 장치(202)), 프로세서(예: 프로세서(예: 프로세서(204)) 및 버퍼(예: 버퍼(203))를 포함하고, 상기 프로세서는, 상기 통신 모듈을 통해 외부 전자 장치로부터 연속된 데이터 패킷들에 포함된 제1 데이터 패킷을 수신하고, 상기 수신한 제1 데이터 패킷을 상기 버퍼의 저장 공간에 저장하고, 상기 출력 장치를 통해 출력되어야 할 데이터 패킷의 순서와 현재 출력할 상기 제1 데이터 패킷의 순서를 비교하고, 상기 비교 결과에 기반하여, 상기 연속된 데이터 패킷들의 출력 지연을 판단하고, 상기 연속된 데이터 패킷들의 출력이 지연되었다고 판단되면, 상기 연속된 데이터 패킷들의 출력 지연을 보상하도록 설정될 수 있다.
다양한 실시예에 따르면, 상기 연속된 데이터 패킷들에 포함된 복수 개의 데이터 패킷 각각은, 상기 복수 개의 데이터 패킷 각각의 순서를 식별할 수 있는 인덱스를 포함하도록 설정될 수 있다.
다양한 실시예에 따르면, 상기 프로세서는, 상기 복수 개의 데이터 패킷 각각을 처리하는 시간을 기반으로, 상기 판단된 출력 지연의 시간을 판단하도록 설정될 수 있다.
다양한 실시예에 따르면, 상기 프로세서는, 상기 제1 데이터 패킷의 순서가 상기 출력 장치를 통해 출력되어야 할 데이터 패킷의 순서보다 선 순위이면, 상기 연속된 데이터 패킷들의 출력이 지연된 것을 판단하도록 설정될 수 있다.
다양한 실시예에 따르면, 상기 프로세서는, 상기 제1 데이터 패킷의 상기 출력 지연이 판단된 경우, 상기 연속된 데이터 패킷의 처리 속도를 증가시키도록 설정될 수 있다.
다양한 실시예에 따르면, 상기 프로세서는, 상기 제1 데이터 패킷의 상기 출력 지연이 판단된 경우, 상기 제1 데이터 패킷 및 상기 제1 데이터 패킷의 다음 순서인 상기 연속된 데이터 패킷들 중 적어도 하나의 제2 데이터 패킷을 병합하여 출력하도록 설정될 수 있다.
다양한 실시예에 따르면, 상기 프로세서는, 상기 출력 장치를 통해 출력되어야 할 데이터 패킷의 순서와 상기 제1 데이터 패킷의 순서의 차이 값이 지정된 값 이상이면, 상기 출력 지연을 보상하도록 설정될 수 있다.
다양한 실시예에 따르면, 상기 프로세서는, 상기 출력 장치를 통해 출력되어야 할 데이터 패킷의 순서와 상기 제1 데이터 패킷의 순서의 차이 값이 상기 지정된 값 미만이면서, 상기 출력 지연이 판단된 시점부터 지정된 시간이 경과하면 상기 출력 지연을 보상하도록 설정될 수 있다.
다양한 실시예에 따르면, 상기 출력 장치를 통해 출력되어야 할 데이터 패킷의 순서는, 다른 외부 전자 장치에 포함된 출력 모듈을 통해 출력될 다른 연속된 데이터 패킷들에 포함된 제3 데이터 패킷의 순서에 대응되도록 설정될 수 있다.
다양한 실시예에 따르면, 상기 프로세서는, 상기 통신 모듈을 통해 상기 다른 외부 전자 장치로부터 상기 제3 데이터 패킷의 순서에 대한 정보 및 상기 다른 외부 전자 장치가 출력하는 상기 제3 데이터 패킷의 시간 정보를 수신하고, 상기 순서에 대한 정보 및 상기 시간 정보에 기반하여, 상기 연속된 데이터 패킷들의 출력 지연을 더 판단하도록 설정될 수 있다.
도 3은 본 발명의 일 실시예와 비교를 위한 비교예에 따른, 스트리밍 데이터의 출력 지연을 설명하기 위한 도면이다.
도 3의 (a)을 참조하면, 비교예에 따른 전자 장치(300)(예: 도 2의 전자 장치(200))가 외부 전자 장치(예: 도 1의 전자 장치(101))로부터 연속된 데이터 패킷들(인덱스 N+4, N+5, N+6, N+7에 해당되는 데이터 패킷들)(예: 스트리밍 데이터 패킷들))을 수신하는 동안, 시간의 흐름에 따라 상기 연속된 데이터 패킷들을 처리하는 과정에 있어서, 환경 장애 또는 혼잡도 변화 등으로 인한 출력 지연이 발생할 수 있다. 프로세서(예: 도 2의 프로세서(204))는 상기 연속된 데이터 패킷들에 포함된 각각의 데이터 패킷에 입력된 인덱스를 기반으로, 상기 연속된 데이터 패킷들의 출력 지연을 확인할 수 있다.
비교예에 따르면, 상기 프로세서는 상기 버퍼의 저장 공간 중 상기 버퍼 레벨(320) 이전의 저장 공간에 저장된 데이터 패킷들(인덱스 N, N+1, N+2, N+3에 해당되는 데이터 패킷들)을 출력할 수 있다. 상기 프로세서는 버퍼 레벨(320) 이후의 저장 공간에 인덱스 N+4에 해당되는 데이터 패킷(예: 제1 데이터 패킷)이 저장되지 않는 상태에서, 상기 버퍼 레벨(320) 이전의 저장 공간에 저장된 데이터 패킷들(인덱스 N, N+1, N+2, N+3에 해당되는 데이터 패킷들)을 디코더(301)를 통하여 복호화 할 수 있다. 상기 버퍼 레벨(320)은 상기 버퍼의 저장 공간에 연속된 데이터 패킷들이 저장되기 시작하면서, 상기 저장된 데이터 패킷이 상기 버퍼 레벨(320)이 위치한 버퍼의 저장 공간까지 저장되면, 저장했던 데이터 패킷이 출력 장치를 통해 출력할 수 있는 기준 레벨이다.
상기 프로세서는 상기 디코더(301)를 통해 복호화 된 오디오 데이터(인덱스 N, N+1, N+2, N+3에 해당되는 데이터 패킷들과 대응하는 오디오 데이터)를 출력 장치(302)를 통해 모두 출력할 수 있다. 상기 프로세서는 출력할 수 있는 각각의 데이터 패킷이 버퍼(예: 도 2의 203)의 저장 공간에 남아있지 않기 때문에, 상기 프로세서는 한 개의 데이터 패킷을 처리하는 시간(예: 20ms)을 기반으로 얼마동안 출력 지연될 지 판단할 수 있다. 예를 들어, 통신 환경(예를 들어, 도 1의 제 1 네트워크(198) 통신 환경)에서 통신 장애가 발생하면, 인덱스 N+4번에 해당되는 데이터 패킷이 정상적으로 버퍼의 저장 공간에 저장되지 않아 버퍼에 공백(X)이 발생할 수 있다. 상기 프로세서는 시간의 흐름에 따라 상기 버퍼에 저장된 데이터 패킷들을 지속적으로 출력할 수 있다. 상기 프로세서에 의해 시간의 흐름에 따라 상기 저장 공간에 저장된 연속된 데이터 패킷이 순차적으로 출력되는 동안, 통신 장애로 인해 인덱스 N+4번에 해당되는 데이터 패킷이 늦게 수신되어 버퍼의 저장 공간에 공백(X)이 발생하고 이후, 인덱스 N+4번에 해당되는 데이터 패킷이 저장 공간에 저장되는 경우 출력 지연이 발생할 수 있다.
또한, 도 3의 (b)을 참조하면, 비교예에 따른 프로세서가 버퍼에 저장되어 있던 데이터 패킷들(인덱스 N+1, N+2, N+3에 해당되는 데이터 패킷들)을 모두 출력하는 동안, 통신 장애 또는 혼잡도 변화 등으로 인해 상기 외부 전자 장치로부터 상기 버퍼의 저장 공간에 저장될 데이터 패킷들(인덱스 N+4, N+5, N+6, N+7에 해당되는 데이터 패킷들)를 통신 모듈(예: 도 2의 201)을 통해 수신 받지 못하면, 상기 버퍼에 저장되어 있던 데이터 패킷(인덱스 N+1, N+2, N+3에 해당되는 데이터)이 모두 출력된 이후에, 상기 버퍼의 저장 공간에 복수 개의 데이터 패킷들(인덱스 N+4, N+5, N+6, N+7에 해당되는 데이터 패킷들)이 저장되지 않기 때문에, 버퍼에 공백(X)이 발생할 수 있다. 상기 프로세서는 상기 버퍼의 내부에 저장되어 있던 데이터(인덱스 N+1, N+2, N+3에 해당되는 데이터)가 모두 출력된 시점에서 버퍼에 공백(X)이 발생하여, 상기 연속된 데이터 패킷들이 상기 버퍼에 저장되어 출력될 때까지 지연(예: 묵음신호 또는 PLC(Packet Loss Concealment))이 발생할 수 있다.
도 4는 본 발명의 일 실시예에 따른, 인덱스에 따른, 디코딩 순서 및 출력 지연 상황을 설명하기 위한 도면이다.
도 4의 (a)를 참조하면, 프로세서(예: 도 2의 204)는 연속된 데이터 패킷들을 정상적으로 출력하기 위해, 데이터 패킷들 각각이 디코딩 되는 시점에 해당 시점에 대응하는 인덱스를 포함하는 데이터 패킷을 디코딩할 수 있다. 본 발명의 일 실시예에 따르면, 디코딩 순서 402에서 디코딩 되는 인덱스 2번에 해당되는 데이터 패킷의 다음 순서로 디코딩 될 인덱스 3번에 해당되는 데이터 패킷이 디코딩 순서 403에서 디코딩 되고, 인덱스 4번 내지 7번에 해당하는 데이터 패킷이 디코딩 되는 디코딩 시점 404~407 각각에 상기 인덱스 4번 내지 7번에 해당되는 데이터 패킷이 순차적으로 공백(X)없이 저장되어야, 상기 연속된 데이터 패킷들이 출력 지연을 발생하지 않고 출력될 수 있다.
본 발명의 일 실시예에 따르면, 통신 장애가 발생하면, 인덱스 3번에 해당되는 데이터 패킷이 정상적으로 디코딩 될 디코딩 시점 403에서 디코딩 되지 않고, 인덱스 3번에 해당되는 데이터 패킷이 디코딩 시점 403 이후에서 디코딩 되는 경우, 공백(X)이 발생할 수 있다. 상기 프로세서는 상기 디코딩 시점 401~407 각각에서 상기 연속된 데이터 패킷들을 지속적으로 디코딩할 수 있다. 따라서, 상기 프로세서는, 시간의 흐름에 따라 각각의 디코딩 시점에서 디코딩 될 연속된 데이터 패킷들이 순차적으로 디코딩 되는 동안, 통신 장애로 인해 인덱스 3번에 해당되는 데이터 패킷(예: 제1 데이터 패킷)이 늦게 디코딩 될 수 있다. 따라서, 인덱스 3번에 해당되는 데이터 패킷이 상기 디코딩 시점 403에서 디코딩 되지 않고 디코딩 시점 403 이후의 디코딩 시점에서 디코딩 되는 경우, 상기 디코딩 시점 403에 공백(X)이 발생하기 때문에 상기 출력 지연이 발생할 수 있다.
본 발명의 일 실시예에 따르면, 연속된 데이터 패킷들은 인덱스 1번부터 7번까지 해당되는 데이터 패킷을 포함할 수 있다. 또한, 상기 프로세서는, 전자 장치(예: 도 2의 전자 장치(200))가 동작함에 따라 상기 연속된 데이터 패킷들을 디코딩하는 과정에 있어서, 상기 인덱스를 기반으로 상기 인덱스 1번부터 7번까지 해당되는 데이터 패킷 각각이 디코딩 되는 디코딩 시점을 판단할 수 있다. 또한 상기 프로세서는 상기 인덱스 1번부터 7번까지 해당되는 데이터 패킷 각각을 처리하는 시간을 기반으로, 상기 출력 지연이 얼마동안 발생하는지 판단할 수 있다.
본 발명의 일 실시예에 따르면, 상기 프로세서가 디코딩 시점 401과 402에서 인덱스 1번과 2번에 해당되는 데이터 패킷을 디코딩 하는 동안, 통신 모듈(예: 도 2의 201)을 통해 외부 전자 장치로부터 연속된 데이터 패킷들에 포함된 상기 인덱스 3번 내지 5번까지 해당되는 데이터 패킷을 수신할 수 있다. 상기 수신된 상기 인덱스 3번 내지 5번까지 해당되는 데이터 패킷 각각이 정상적으로 디코딩 될 디코딩 시점 403 내지 405에서 순차적으로 디코딩 되지 않고, 인덱스 6번에 해당되는 데이터 패킷이 디코딩 될 디코딩 시점 406에서 인덱스 3번에 해당되는 데이터 패킷(예: 제1 데이터 패킷)이 디코딩 되는 경우, 상기 프로세서는, 상기 디코딩 시점 406에서 디코딩 되는 인덱스 3번에 해당되는 데이터 패킷(예: 제1 데이터 패킷)과 상기 디코딩 시점 406에서 정상적으로 디코딩 되어야 할 인덱스 6번에 해당되는 데이터 패킷(예: 출력 장치를 통해 출력되어야 할 데이터 패킷)의 순서를 비교하여, 출력 장치를 통해 출력될 오디오 데이터(인덱스 3번 내지 6번에 해당하는 데이터 패킷들에 대응하는 오디오 데이터)가 출력 지연을 발생하는지 판단할 수 있다.
도 4의 (b)를 참조하면, 상기 프로세서는 오디오 데이터의 출력 지연을 판단하면, 출력 지연이 될 오디오 데이터(예: 제1 데이터 패킷에 대응하는 오디오 데이터)와 출력 장치를 통해 출력되어야 할 오디오 데이터에 OLA(Overlap and Add)방식을 적용하여, 하나의 오디오 데이터로 병합할 수 있다. 450 상태에서 상기 프로세서는 디코딩 시점 451과 452에서 디코딩 된 인덱스 1번과 2번에 해당되는 데이터 패킷과 대응하는 오디오 데이터를 출력하는 동안, 통신 모듈(예: 도 2의 201)을 통해 외부 전자 장치로부터 연속된 데이터 패킷에 포함된 상기 인덱스 3번 내지 5번까지 해당되는 데이터 패킷을 수신할 수 있다. 상기 인덱스 3번에 해당되는 데이터 패킷이 상기 디코딩 시점 453이 아닌 인덱스 4번에 해당되는 데이터 패킷이 디코딩 될 디코딩 시점 454에서 디코딩 되는 경우, 상기 프로세서는 인덱스를 기반으로 1개의 데이터 패킷과 대응하는 오디오 데이터(인덱스 3번에 해당되는 데이터 패킷과 대응하는 오디오 데이터)에 의해 지연이 발생한 것을 판단할 수 있다. 따라서, 상기 프로세서는 상기 디코딩 시점 453에서 정상적으로 디코딩 되어야 할 인덱스 3번에 해당하는 데이터 패킷이 디코딩 되지 않아 공백(X)이 발생한 것을 판단할 수 있다. 상기 지연을 판단한 프로세서는 상기 460 상태에서 출력 지연이 될 인덱스 3번에 해당되는 데이터 패킷과 대응하는 오디오 데이터(463)와 인덱스 4번에 해당되는 데이터 패킷과 대응하는 오디오 데이터(461)를 OLA(overlap and add)방식을 적용하여 하나의 오디오 데이터로 병합한 후, 지연을 보상하도록 할 수 있다.
본 발명의 일 실시예에 따르면, 상기 OLA방식은 상기 인덱스 4번에 해당되는 데이터 패킷과 대응하는 오디오 데이터(461)와 상기 인덱스 3번에 해당되는 데이터 패킷과 대응하는 오디오 데이터(463)를 하나의 오디오 데이터로 병합하기 위해 신호가 우하향 되는 Overlap window(462)를 인덱스 4번에 해당되는 데이터 패킷과 대응하는 오디오 데이터에 적용하고, 상기 인덱스 3번에 해당되는 데이터 패킷과 대응하는 오디오 데이터에 신호가 우상향 되는 Overlap window(464)을 적용한 후, 상기 각각의 신호가 적용된 인덱스 3번에 해당되는 데이터 패킷과 대응하는 오디오 데이터(463)와 인덱스 4번에 해당되는 데이터 패킷과 대응하는 오디오 데이터(461)를 하나의 오디오 데이터(471)로 병합하여 상기 버퍼의 지연을 보상할 수 있다.
도 5는 본 발명의 일 실시예에 따른, 스트리밍 데이터의 출력 지연을 보상하는 방법을 설명하기 위한 도면이다.
도 5를 참조하면, 동작 501에서 프로세서(예: 도 2의 프로세서(204))는, 통신 모듈(예: 도 2의 통신 모듈(201))을 통해 연속된 데이터 패킷들(예: 스트리밍 데이터 패킷들)에 포함된 제1 데이터 패킷을 수신받아 버퍼(예: 도 2의 버퍼(203))에 저장할 수 있다.
동작 503에서 상기 프로세서는, 현재 출력할 상기 제1 데이터 패킷의 인덱스를 식별할 수 있다. 상기 프로세서는, 상기 식별한 인덱스를 기반으로 상기 제1 데이터 패킷이 몇 번째 순서로 처리되는지 확인할 수 있다. 또한, 상기 프로세서는 상기 출력 장치를 통해 출력되어야 할 데이터 패킷의 순서를 판단하여, 상기 현재 출력할 제1 데이터 패킷의 순서와 상기 출력 장치를 통해 출력되어야 할 데이터 패킷의 순서를 비교하여, 상기 제1 데이터 패킷의 지연 여부를 판단할 수 있다. 즉, 상기 프로세서는 데이터 패킷의 인덱스를 기반으로, 오디오 데이터의 지연 여부를 판단할 수 있다.
일 실시예에 따르면, 상기 프로세서가 상기 버퍼에 이미 저장된 인덱스 1번, 2번 및 3번에 해당되는 데이터 패킷들을 디코딩하고, 디코딩 된 오디오 데이터를 출력하는 동안, 상기 프로세서는 상기 통신 모듈을 통해 상기 외부 전자 장치로부터 상기 연속된 데이터 패킷들에 포함된 인덱스 4번에 해당되는 데이터 패킷(예: 제1 데이터 패킷)을 수신 받아 상기 버퍼에 저장할 수 있다. 상기 프로세서는 상기 버퍼에 인덱스 3번에 해당되는 데이터 패킷의 다음 순서로 디코딩 될 인덱스 4번에 해당되는 데이터 패킷이 인덱스 8번에 해당되는 데이터 패킷(예: 출력 장치를 통해 출력되어야 할 데이터 패킷)이 디코딩 되는 디코딩 시점에서 디코딩 된 경우, (예를 들어, 프로세서가 시간의 흐름에 따라 상기 버퍼의 저장 공간에 저장된 상기 연속된 데이터 패킷들을 지속적으로 출력하기 때문에, 통신 장애로 인해 인덱스 4번에 해당되는 데이터 패킷이 늦게 수신되어 인덱스 8번에 해당되는 데이터 패킷의 디코딩 시점에서 디코딩 된 경우) 상기 프로세서는 상기 연속된 데이터 패킷들 중 상기 출력 장치를 통해 출력되어야 할 데이터 패킷에 해당되는 인덱스 8번과 해당하는 오디오 데이터와 현재 출력할 데이터 패킷에 해당되는 인덱스 4번과 해당하는 오디오 데이터의 순서를 비교할 수 있다.
본 발명의 일 실시예에 따르면, 상기 프로세서는 인덱스 8번에 해당되는 데이터 패킷이 디코딩 될 디코딩 시점에서 인덱스 8번에 해당되는 데이터 패킷이 아닌 인덱스 4번에 해당되는 데이터 패킷이 디코딩 되면, 상기 현재 출력할 인덱스가 선순위이기 때문에, 상기 프로세서는 인덱스 4번에 해당되는 데이터 패킷부터 인덱스 8번에 해당되는 데이터 패킷까지 대응하는 오디오 데이터가 지연이 발생할 것을 판단할 수 있다.
본 발명의 일 실시예에 따르면, 동작 505에서 상기 프로세서는 상기 동작 503에서 상기 제1 데이터 패킷의 순서와 출력 장치를 통해 출력되어야 할, 데이터 패킷의 순서를 비교한 값을 기반으로, 상기 출력 장치를 통해 현재 출력할 상기 제1 데이터 패킷에 대응하는 오디오 데이터가 지연되었는지 판단할 수 있다.
예컨대, 상기 프로세서는 상기 연속된 데이터 패킷들에 포함되어 있는 각각의 데이터 패킷들의 인덱스를 식별할 수 있기 때문에, 인덱스를 기반으로 출력 장치를 통해 출력되어야 할 데이터 패킷의 순서와 현재 출력할 데이터 패킷(예: 제1 데이터 패킷)의 순서를 비교하여, 출력 지연이 될 4개의 데이터 패킷에 대응하는 오디오 데이터가 출력 지연되는 것을 판단할 수 있다. 본 발명의 다양한 실시예에 따르면, 상기 프로세서는 상기 출력 지연이 될 데이터 패킷의 개수와 상기 연속된 데이터 패킷들에 포함된 한 개의 데이터 패킷을 처리하는 시간(예: 20ms)을 기반으로 상기 출력 지연(예: 80ms)의 시간을 판단할 수 있다.
상기 동작 505에서 상기 출력 지연이 판단되면, 상기 프로세서는 동작 507과 같이 상기 출력 지연을 보상할 수 있다. 상기 프로세서에 의해 상기 연속된 데이터 패킷들에 포함된 제1 데이터 패킷의 출력 지연이 판단되면, 상기 출력 지연을 보상하기 위해 데이터 처리 속도를 증가시키거나, 상기 제1 데이터 패킷의 다음 순서인 상기 연속된 데이터 패킷 중 적어도 하나의 제2 데이터 패킷과 대응하는 오디오 데이터와 상기 제1 데이터 패킷과 대응하는 오디오 데이터를 한 개의 오디오 데이터로 병합하여, 데이터 처리 시간을 단축시켜 상기 출력 지연을 보상할 수 있다.
예컨대, 4개의 데이터 패킷과 대응하는 오디오 데이터가 출력 지연될 것을 판단한 상기 프로세서는, 상기 4개의 데이터 패킷과 대응하는 오디오 데이터가 출력 장치(예: 도 2의 202)를 통해 출력되기 전에, 인덱스 4번에 해당되는 데이터 패킷과 대응하는 오디오 데이터부터 인덱스 8번에 해당되는 데이터 패킷과 대응하는 오디오 데이터까지 하나의 오디오 데이터로 병합하여, 데이터 처리 시간을 단축시켜 상기 출력 지연을 보상할 수 있다. 또한, 상기 프로세서는 상기 출력 지연이 될 인덱스 4번에 해당되는 데이터 패킷과 대응하는 오디오 데이터부터 인덱스 8번에 해당되는 데이터 패킷과 대응하는 오디오 데이터까지의 처리 속도를 증가시켜 상기 출력 지연을 보상할 수 있다.
도 6은 본 발명의 일 실시예에 따른, 스트리밍 데이터의 출력 지연을 보상하는 다른 방법을 설명하기 위한 도면이다.
도 6을 참조하면, 동작 601에서 프로세서(예: 도 2의 프로세서(204))는, 통신 모듈(예: 도 2의 통신 모듈(201))을 통해 연속된 데이터 패킷들(예: 스트리밍 데이터 패킷들)에 포함된 제1 데이터 패킷을 수신받아 버퍼(예: 도 2의 버퍼(203))에 저장할 수 있다.
동작 603에서 상기 프로세서는 버퍼에 저장되어 현재 출력할 상기 제1 데이터 패킷의 인덱스를 식별하여, 상기 인덱스를 기반으로 상기 제1 데이터 패킷이 몇 번째 순서로 처리되는지 확인할 수 있다. 또한, 상기 프로세서는 상기 출력 장치를 통해 출력되어야 할 데이터 패킷의 인덱스와 상기 제1 데이터 패킷의 인덱스를 비교할 수 있다.
일 실시예에 따르면, 프로세서가 버퍼에 이미 저장된 인덱스 1번, 2번 및 3번에 해당되는 데이터 패킷과 대응하는 오디오 데이터를 출력하는 동안, 상기 프로세서는 통신 모듈을 통해 외부 전자 장치로부터 상기 연속된 데이터 패킷들에 포함된 인덱스 4번에 해당되는 데이터 패킷(제1 데이터 패킷)을 수신 받아 상기 버퍼에 저장할 수 있다. 상기 프로세서는 상기 버퍼에 인덱스 3번에 해당되는 데이터 패킷의 다음 순서로 디코딩 될 인덱스 4번에 해당되는 데이터 패킷(예: 제1 데이터 패킷)이, 인덱스 8번에 해당되는 데이터 패킷(예: 출력 장치를 통해 출력되어야 할 데이터 패킷)이 디코딩 되는 디코딩 시점에서 디코딩 되는 경우, (프로세서가 시간의 흐름에 따라 상기 버퍼의 저장 공간에 저장된 상기 연속된 데이터 패킷들을 지속적으로 출력하기 때문에, 통신 장애로 인해 인덱스 4번에 해당되는 데이터 패킷이 늦게 수신되어 인덱스 8번에 해당되는 데이터 패킷이 디코딩 되는 디코딩 시점에서 상기 인덱스 4번에 해당되는 데이터 패킷이 디코딩 되는 경우) 상기 프로세서는 상기 연속된 데이터 패킷들의 상기 출력 장치를 통해 출력되어야 할 데이터 패킷에 해당되는 인덱스 8번과 상기 버퍼에 저장되어, 현재 출력할 데이터 패킷(예: 제1 데이터 패킷)에 해당되는 인덱스 4번을 비교할 수 있다.
동작 605에서 상기 프로세서는 상기 동작 603에서 상기 제1 데이터 패킷의 인덱스와 상기 출력 장치를 통해 출력되어야 할 데이터 패킷의 인덱스를 비교한 값을 기반으로, 상기 제1 데이터 패킷이 지연되었는지 판단할 수 있다.
예컨대, 상기 프로세서는 상기 연속된 데이터 패킷들에 포함되어 있는 각각의 데이터 패킷의 인덱스를 식별할 수 있기 때문에, 식별한 인덱스를 기반으로 상기 출력 장치를 통해 출력되어야 할 데이터 패킷의 순서와 현재 출력할 데이터 패킷(예: 제1 데이터 패킷)의 순서를 비교할 수 있다. 상기 프로세서는 상기 제1 데이터 패킷과 출력해야 할 데이터 패킷의 순서를 비교한 결과를 기반으로, 디코딩 된 오디오 데이터에 공백(X)이 발생한 것을 판단할 수 있다. 상기 프로세서는 판단 결과를 기반으로 4개의 데이터 패킷과 대응하는 오디오 데이터가 출력 지연될 것을 확인할 수 있다. 본 발명의 다양한 실시예에 따르면, 상기 프로세서는 상기 출력 지연이 될 오디오 데이터에 대응하는 데이터 패킷의 개수와 상기 연속된 데이터 패킷들에 포함된 한 개의 데이터 패킷을 처리하는 시간(예: 20ms)을 기반으로 상기 출력 지연(예: 80ms)의 시간을 판단할 수 있다.
동작 607에서 상기 프로세서는, 상기 동작 603에서 상기 제1 데이터 패킷의 순서와 상기 출력 장치를 통해 출력되어야 할 데이터 패킷의 순서를 비교한 값이 미리 지정된 값 이상인지 판단할 수 있다. 상기 프로세서는 상기 비교된 값과 상기 미리 지정된 값을 비교하여, 상기 비교된 값이 상기 미리 지정된 값 이상이면, 상기 판단된 출력 지연을 보상할 수 있으며, 상기 비교된 값이 상기 미리 지정된 값 미만일 경우, 상기 출력 지연을 유지한 채로 상기 제1 데이터 패킷을 출력할 수 있다.
예컨대, 4개의 데이터 패킷이 출력 지연될 것을 판단한 상기 프로세서는, 미리 지정된 값과 상기 출력 지연될 데이터 패킷의 개수를 비교하여, 출력 지연에 대해 보상을 실시할지 결정할 수 있다. 상기 미리 지정된 값이 3개이면, 출력 지연될 것이라고 판단된 데이터 패킷의 개수가 4개이므로, 상기 프로세서는 4개의 데이터 패킷들(인덱스 4번에 해당되는 데이터 패킷부터 인덱스 8번에 해당되는 데이터 패킷)에 대해서 출력 지연을 보상할 수 있다. 또한, 상기 지정된 값은 데이터의 개수가 아닌 시간일 수도 있다. 상기 프로세서가 상기 연속된 데이터 패킷들에 포함된 한 개의 데이터 패킷을 처리하는 시간이 20ms가 소요되는 경우, 상기 판단된 데이터 패킷의 개수와 상기 한 개의 데이터 패킷을 처리하는 시간을 기반으로 80ms동안 출력 지연이 발생할 것을 판단할 수 있다. 이 때, 상기 미리 지정된 값이 60ms로 설정되어 있을 경우, 상기 프로세서는 상기 판단된 출력 지연이 80ms이므로, 상기 출력 지연에 대하여 보상을 할 수 있다.
출력 지연이 될 데이터 패킷의 개수 또는 출력 지연 시간이 지정된 값 이상인 것을 확인한 상기 프로세서는, 상기 출력 지연이 될 4개의 데이터 패킷들(인덱스 4번에 해당되는 데이터 패킷부터 인덱스 8번에 해당되는 데이터 패킷들)의 데이터 처리 속도를 증가시켜, 상기 출력 지연을 보상한 후 다시 정상 속도로 데이터를 출력할 수 있다. 또한, 상기 4개의 데이터 패킷에 대응하는 오디오 데이터(인덱스 4번에 해당되는 데이터 패킷부터 인덱스 8번에 해당되는 데이터 패킷에 대응하는 오디오 데이터)를 OLA방식을 기반으로, 하나의 오디오 데이터로 병합하여, 데이터 처리 시간을 단축시켜 상기 출력 지연을 보상할 수 있다.
또한, 상기 판단된 출력 지연이 상기 지정된 값 미만인 경우, 상기 프로세서는 동작 609를 수행할 수 있다.
일 실시예에 따르면, 프로세서가 버퍼에 이미 저장된 인덱스 1번, 2번 및 3번에 해당되는 데이터 패킷을 출력하는 동안, 상기 프로세서는 통신 모듈을 통해 외부 전자 장치로부터 연속된 데이터 패킷들에 포함된 인덱스 4번, 5번 및 6번에 해당되는 데이터 패킷들(예: 제1 데이터 패킷)을 수신 받아 상기 버퍼에 제공할 수 있다. 상기 프로세서는 인덱스 3번에 해당되는 데이터 패킷의 다음 순서로 디코딩 될 인덱스 4번에 해당되는 데이터 패킷(예: 제1 데이터 패킷)이, 인덱스 5번에 해당되는 데이터 패킷이 디코딩 되는 시점에서 디코딩 되는 경우, 상기 프로세서는 상기 출력 장치를 통해 출력되어야 할 상기 인덱스 5번에 해당되는 데이터 패킷과 상기 인덱스 5번에 해당되는 데이터 패킷이 저장되는 저장 공간에 저장된 상기 인덱스 4번에 해당되는 데이터 패킷의 순서를 비교할 수 있다. 즉, 상기 프로세서는 상기 연속된 데이터 패킷들에 포함되어 있는 각각의 데이터 패킷의 인덱스를 식별할 수 있기 때문에, 인덱스를 기반으로 상기 출력 장치를 통해 출력되어야 할 데이터 패킷의 순서와 현재 출력할 데이터 패킷(예: 제1 데이터 패킷)의 순서를 비교할 수 있다. 상기 프로세서는 상기 인덱스 5번에 해당되는 데이터 패킷(예: 출력 장치를 통해 출력되어야 할 데이터 패킷)과 상기 인덱스 4번에 해당되는 데이터 패킷(예: 제1 데이터 패킷)의 순서를 비교하여, 1개의 데이터 패킷이 출력 지연될 것을 판단할 수 있다. 상기 프로세서가 상기 판단된 출력 지연이 상기 지정된 값 이상이 아닐 경우, 상기 프로세서는 상기 출력 지연을 유지한 채로 상기 연속된 데이터를 출력할 수 있다.
다만, 상기 프로세서는 상기 판단된 출력 지연이 상기 지정된 값을 초과할 때까지 상기 판단된 출력 지연을 유지시키지 않고, 동작 609와 같이 미리 지정된 시간을 설정하여 상기 출력 지연이 상기 지정된 값을 초과하지 않더라도, 상기 출력 지연이 발생된 시점부터 상기 지정된 시간이 경과되면, 동작 611과 같이 상기 판단된 출력 지연을 보상하도록 할 수 있다.
일 실시예에 따르면, 지정된 시간이 5ms로 설정된 경우, 프로세서는 출력 지연이 판단된 시점부터 5ms가 경과되면, 인덱스 4번에 해당되는 데이터 패킷부터 인덱스 5번에 해당되는 데이터 패킷에 대응하는 오디오 데이터(예: 제1 데이터 패킷에 대응하는 오디오 데이터)의 처리 속도를 증가시켜, 상기 판단된 출력 지연을 보상하게 한 후 다시 정상 속도로 데이터 패킷을 출력할 수 있다. 또한, 데이터 처리 시간을 단축시켜, 판단된 출력 지연을 보상하기 위해, 출력 지연이 될 제1 데이터 패킷들에 대응하는 오디오 데이터(인덱스 4번에 해당되는 데이터 패킷부터 인덱스 5번에 해당되는 데이터 패킷에 대응하는 오디오 데이터)를 한 개의 오디오 데이터로 병합하여 동작 611과 같이 상기 출력 지연을 보상할 수 있다. 추가적으로, 상기 프로세서는 상기 출력 지연이 판단된 시점부터 지정된 시간인 5ms가 경과되지 않았을 경우, 상기 출력 지연을 유지한 채로 데이터 패킷을 출력할 수 있다. 상기 미리 지정된 시간은 5ms에 한정되지 않으며, 상기 연속된 데이터 패킷들에 포함된 데이터 패킷의 크기 또는 데이터 패킷의 처리 속도에 따라서 변경될 수 있다.
상술한 바와 같이, 다양한 실시예에 따르면, 전자 장치(예: 전자 장치(200))의 스트리밍 데이터 지연 처리 방법은, 통신 모듈(예: 통신 모듈(201))을 통해 외부 전자 장치로부터 연속된 데이터 패킷들에 포함된 제1 데이터 패킷을 수신하는 동작, 상기 수신한 제1 데이터 패킷을 버퍼(예: 버퍼(203))의 저장 공간에 저장하는 동작, 출력 장치(예: 출력 장치(202))를 통해 출력되어야 할 데이터 패킷의 순서와 현재 출력할 상기 제1 데이터 패킷의 순서를 비교하는 동작; 상기 비교 결과에 기반하여, 상기 연속된 데이터 패킷들의 출력 지연을 판단하는 동작; 및 상기 연속된 데이터 패킷들의 출력이 지연되었다고 판단되면, 상기 연속된 데이터 패킷들의 출력 지연을 보상하는 동작을 포함할 수 있다.
다양한 실시예에 따르면, 상기 연속된 데이터 패킷들에 포함된 복수 개의 데이터 패킷 각각은, 상기 복수 개의 데이터 패킷 각각의 순서를 식별할 수 있는 인덱스를 포함할 수 있다.
다양한 실시예에 따르면, 상기 판단된 연속된 데이터 패킷들의 출력 지연을 판단하는 동작은, 상기 복수 개의 데이터 패킷 각각을 처리하는 시간을 기반으로, 상기 판단된 출력 지연의 시간을 판단하는 동작을 더 포함할 수 있다.
다양한 실시예에 따르면, 상기 연속된 데이터 패킷들의 출력 지연을 판단하는 동작은, 상기 비교 결과에 기반하여, 상기 제1 데이터 패킷의 순서가 상기 출력 장치를 통해 출력되어야 할 데이터 패킷의 순서보다 선 순위이면, 상기 연속된 데이터 패킷들의 출력이 지연된 것을 판단하는 동작을 포함할 수 있다.
다양한 실시예에 따르면, 상기 연속된 데이터 패킷들의 출력 지연을 보상하는 동작은, 상기 제1 데이터 패킷의 상기 출력 지연이 판단된 경우, 상기 연속된 데이터 패킷들의 처리 속도를 증가시키는 동작을 포함할 수 있다.
다양한 실시예에 따르면, 상기 연속된 데이터 패킷들의 출력 지연을 보상하는 동작은, 상기 제1 데이터 패킷의 상기 출력 지연이 판단된 경우, 상기 제1 데이터 패킷 및 상기 제1 데이터 패킷의 다음 순서인 상기 연속된 데이터 패킷들 중 적어도 하나의 제2 데이터 패킷을 병합하여 출력하는 동작을 포함할 수 있다.
다양한 실시예에 따르면, 상기 연속된 데이터 패킷들의 출력 지연을 보상하는 동작은, 상기 출력 장치를 통해 출력되어야 할 데이터 패킷의 순서와 상기 제1 데이터 패킷의 순서의 차이 값이 지정된 값 이상이면, 상기 출력 지연을 보상하는 동작을 포함할 수 있다.
다양한 실시예에 따르면, 상기 연속된 데이터 패킷들의 출력 지연을 보상하는 동작은, 상기 출력 장치를 통해 출력되어야 할 데이터 패킷의 순서와 상기 제1 데이터 패킷의 순서의 차이 값이 상기 지정된 값 미만이면서, 상기 출력 지연이 판단된 시점부터 지정된 시간이 경과한 경우, 상기 출력 지연을 보상하는 동작을 포함할 수 있다.
다양한 실시예에 따르면, 상기 출력 장치를 통해 출력되어야 할 데이터 패킷의 순서는, 다른 외부 전자 장치에 포함된 출력 모듈을 통해 출력될 다른 연속된 데이터 패킷들에 포함된 제3 데이터 패킷의 순서에 대응되도록 설정될 수 있다.
다양한 실시예에 따르면, 상기 통신 모듈을 통해 상기 다른 외부 전자 장치로부터 상기 제3 데이터 패킷의 순서에 대한 정보 및 상기 다른 외부 전자 장치가 출력하는 상기 제3데이터 패킷의 시간 정보를 수신하는 동작 및 상기 순서에 대한 정보 및 상기 시간 정보에 기반하여, 상기 연속된 데이터 패킷들의 출력 지연을 판단하는 동작을 더 포함할 수 있다.
도 7은 본 발명의 일 실시예에 따른, 전자 장치와 외부 전자 장치가 출력하는 스트리밍 데이터의 동기화 방법을 설명하기 위한 도면이다.
도 7을 참조하면, 외부 전자 장치(710)가 출력하는 다른 연속된 데이터 패킷들(예: 영상 데이터 패킷들)과 전자 장치(700)(예: 도 2의 200))가 출력하는 연속된 데이터 패킷들(예: 오디오 데이터 패킷들)이 동기화되어 출력되는지 확인할 수 있다.
711 동작에서 상기 외부 전자 장치(710)의 프로세서는 출력 장치를 통해 다른 연속된 데이터 패킷들(예: 영상 데이터 패킷들)을 출력할 수 있다.
712 동작에서, 상기 외부 전자 장치(710)는 상기 다른 연속된 데이터 패킷들을 출력하는 동안 상기 전자 장치(700)에 상기 다른 연속된 데이터 패킷들과 대응하는 연속된 데이터 패킷들(예: 오디오 데이터 패킷들)을 전송할 수 있다. 또한, 상기 외부 전자 장치(720)는 상기 연속된 데이터 패킷들을 상기 전자 장치(700)에 송신할 때, 상기 다른 연속된 데이터 패킷들에 포함된 제3 데이터 패킷이 출력되는 시간 정보를 실질적으로 동시에 전송할 수 있다.
701 동작에서 상기 전자 장치(700)는 상기 수신한 연속된 데이터 패킷들에 포함된 복수 개의 출력 장치를 통해 출력되어야 할 데이터 패킷 각각의 인덱스를 식별할 수 있다.
702 동작에서, 상기 전자 장치(700)는 식별한 출력 장치를 통해 출력되어야 할 데이터 패킷 각각의 인덱스를 기반으로, 상기 외부 전자 장치(710)가 출력하고 있는 다른 연속된 데이터 패킷들에 포함된 제3 데이터 패킷의 인덱스를 식별할 수 있다. 또는, 상기 외부 전자 장치(710)에서 식별된 상기 제3 데이터 패킷의 순서에 대한 정보를 수신할 수 있다.
상기 제3 데이터 패킷은 상기 다른 연속된 데이터 패킷들을 출력하고 있는 상기 외부 전자 장치(710)가 시간의 순서 상 현재 출력할 데이터일 수 있다. 상기 연속된 데이터 패킷들은 상기 다른 연속된 데이터 패킷들과 대응하기 때문에, 상기 전자 장치(700)는 상기 연속된 데이터 패킷들에 포함된 상기 출력 장치를 통해 출력되어야 할 데이터 패킷의 인덱스를 기반으로, 상기 외부 전자 장치(710)에서 상기 현재 출력할 제3 데이터 패킷의 인덱스를 식별할 수 있다. 즉, 상기 전자 장치(700)는 상기 출력되어야 할 데이터 패킷을 기반으로, 제3 데이터 패킷을 식별할 수 있다.
703 동작에서, 상기 전자 장치(700)는 상기 외부 전자 장치(710)에서 현재 출력할 상기 제3 데이터 패킷의 출력 시점을 상기 외부 전자 장치(710)로부터 수신한 시간 정보를 기반으로 확인할 수 있다. 상기 시간 정보는 상기 다른 연속된 데이터 패킷들에 포함되어 상기 외부 전자 장치(710)를 통해 현재 출력할 제3 데이터 패킷이 출력되는 시간 정보일 수 있다.
704 동작에서, 상기 전자 장치(700)는 상기 확인한 제3 데이터 패킷의 출력 시점과 동일한 시점에 상기 연속된 데이터 패킷들에 포함된 출력 장치를 통해 출력되어야 할 데이터 패킷을 출력하여, 상기 외부 전자 장치(710)가 출력하는 상기 다른 연속된 데이터 패킷과 출력 시점을 동기화할 수 있다.
일 실시예에 따르면, 외부 전자 장치(710)를 통해 출력되는 다른 연속된 데이터 패킷들(예: 영상 데이터 패킷들) 각각이 출력되는 시간이 20ms인 경우, 전자 장치(700)는 상기 다른 연속된 데이터 패킷들과 대응하는 연속된 데이터 패킷들(예: 오디오 데이터 패킷들)에 포함된 출력 장치를 통해 출력되어야 할 데이터 패킷을 기반으로, 상기 다른 연속된 데이터 패킷들에 포함된 제3 데이터 패킷의 인덱스를 판단할 수 있다.
본 발명의 일 실시예에 따르면, 출력 장치를 통해 출력되어야 할 데이터 패킷의 인덱스가 인덱스 7번인 경우, 상기 전자 장치(700)는 상기 외부 전자 장치(710)에서 현재 출력할 제3 데이터 패킷이 인덱스 7번에 해당되는 데이터 패킷인 것을 판단할 수 있다.
상기 제3 데이터 패킷이 인덱스 7번에 해당되는 데이터 패킷인 것을 판단한 상기 전자 장치(700)는 시간 정보를 기반으로, 제3 데이터 패킷이 140ms에 출력되는 것을 확인할 수 있다.
상기 전자 장치(700)는 외부 전자 장치(710)가 140ms의 시간에 인덱스 7번에 해당되는 데이터 패킷을 출력할 때, 연속된 데이터 패킷들에 포함된 인덱스 7번에 해당되는 데이터 패킷을 출력하여 출력 시점을 동기화할 수 있다.
본 발명의 실시 예에 따르면, 외부 전자 장치(710)를 통해 출력되는 다른 연속된 데이터 패킷들(예: 영상 데이터 패킷들) 각각이 처리되는 시간이 20ms인 경우, 전자 장치(700)는 상기 다른 연속된 데이터 패킷들과 대응하는 연속된 데이터 패킷들(예: 오디오 데이터 패킷들)에 포함된 출력 장치를 통해 출력되어야 할 데이터 패킷을 기반으로 상기 다른 연속된 데이터 패킷들에 포함된 제3 데이터 패킷의 인덱스를 식별할 수 있다.
상기 출력 장치를 통해 출력되어야 할 데이터 패킷의 인덱스가 인덱스 7번인 경우, 상기 전자 장치(700)는 시간 정보를 기반으로, 140ms의 시간에 출력될 제3 데이터 패킷이 인덱스 7번에 해당되는 데이터 패킷인 것을 판단할 수 있다.
다만, 140ms의 시간에 상기 연속된 데이터 패킷들에 포함된 출력되어야 할 데이터 패킷이 인덱스 6번에 해당되는 데이터 패킷인 경우, 상기 전자 장치(700)는 상기 연속된 데이터 패킷들에 포함된 인덱스 6번에 해당되는 데이터 패킷과 인덱스 7번에 해당되는 데이터 패킷과 대응하는 오디오 데이터에 OLA(Overlap and add)방식을 적용하여, 하나의 오디오 데이터로 병합하여 지연을 보상할 수 있다. 또는, 상기 전자 장치(700)는 상기 인덱스 6번에 해당되는 데이터 패킷과 인덱스 7번에 해당되는 데이터 패킷과 대응하는 오디오 데이터의 출력 속도를 증가시켜 지연을 보상할 수 있다.
도 8은 본 발명의 일 실시예에 따른, 복수 개의 전자 장치들이 출력하는 스트리밍 데이터의 다른 동기화 방법을 설명하기 위한 도면이다.
도 8을 참조하면, 동작 821에서 외부 전자 장치(820)는 다른 연속된 데이터 패킷들(예: 영상 데이터 패킷들)을 출력할 수 있다. 동작 822에서 상기 외부 전자 장치(820)는 상기 다른 연속된 데이터 패킷들을 출력하는 동안 상기 다른 연속된 데이터 패킷들과 대응하는 제1 연속된 데이터 패킷들(예: 오디오 데이터 패킷들) 및 제2 연속된 데이터 패킷들(예: 오디오 데이터 패킷들)을 각각 제1 전자 장치(800)(예: 도 2의 200)) 및 제2 전자 장치(810)에 전송할 수 있다. 또한, 상기 외부 전자 장치(820)는 상기 다른 연속된 데이터 패킷들에 포함된 각각의 데이터 패킷이 출력될 시간 정보를 상기 제1 전자 장치(800) 및 상기 제2 전자 장치(810)에 전송할 수 있다.
811 동작에서, 상기 제2 전자 장치(810)는 외부 전자 장치(820)로부터 수신한 상기 제2 연속된 데이터 패킷들에 포함된 각각의 데이터 패킷의 인덱스를 식별할 수 있다. 상기 제3 데이터 패킷은 상기 제2 전자 장치(810)를 통해 출력될 데이터 패킷일 수 있다. 812 동작에서, 상기 제2 전자 장치(810)는 인덱스를 기반으로 상기 제2 연속된 데이터 패킷들에서 식별한 상기 제3 데이터 패킷의 순서에 대한 정보를 상기 제1 전자 장치(800)에 전송할 수 있다.
801 동작에서, 상기 제1 전자 장치(800)는 상기 외부 전자 장치(820)로부터 수신한 제1 연속된 데이터 패킷들에 포함된 각각의 데이터 패킷의 인덱스를 식별할 수 있다.
802 동작에서, 상기 제1 전자 장치(800)는 상기 제2 전자 장치(810)로부터 수신한 상기 제2 연속된 데이터 패킷들에 포함된 각각의 데이터 패킷의 인덱스를 식별한 정보와 상기 제1 연속된 데이터 패킷들에 포함된 각각의 데이터 패킷의 인덱스를 식별한 정보를 기반으로, 상기 제1 연속된 데이터 패킷들에 포함된 출력되어야 할 데이터의 패킷의 순서와 상기 제2 연속된 데이터 패킷들에 포함된 제3 데이터 패킷의 순서를 비교할 수 있다.
803 동작에서, 상기 제1 전자 장치(800)는 802 동작에서의 비교 결과 및 상기 외부 전자 장치(820)로부터 수신한 시간 정보를 기반으로 상기 제1 연속된 데이터 패킷들 또는 상기 제2 연속된 데이터 패킷들 중 어떤 연속된 데이터 패킷들이 얼마만큼 지연되었는지 판단할 수 있다.
일 실시예에 따르면, 외부 전자 장치(820)를 통해 출력되는 다른 연속된 데이터 패킷들(예: 영상 데이터 패킷들) 각각이 출력되는 시간이 20ms인 경우, 제1 전자 장치(800)는 상기 다른 연속된 데이터 패킷들과 대응하는 제1 연속된 데이터 패킷들(예: 오디오 데이터 패킷들)에 포함된 데이터 패킷 각각의 인덱스를 식별할 수 있다. 또한, 상기 제1 전자 장치(800)는 상기 제2 전자 장치(810)로부터 수신한 제2 연속된 데이터 패킷들에 포함된 각각의 데이터 패킷의 인덱스를 식별한 정보를 기반으로, 상기 제1 연속된 데이터 패킷들의 인덱스와 상기 제2 연속된 데이터 패킷들의 인덱스를 비교할 수 있다.
본 발명의 일 실시예에 따르면, 제1 연속된 데이터 패킷들에 포함되어 출력되어야 할 데이터 패킷이 인덱스 7번에 해당되는 데이터 패킷인 경우, 상기 제1 전자 장치(800)는 제2 연속된 데이터 패킷들에 포함된 각각의 데이터 패킷의 인덱스를 식별한 정보를 기반으로, 상기 제2 연속된 데이터 패킷들에 포함된 제3 데이터 패킷이 인덱스 7번에 해당되는 데이터 패킷인 것을 판단할 수 있다.
상기 제3 데이터 패킷이 인덱스 7번에 해당되는 데이터 패킷인 것을 판단한 상기 제1 전자 장치(800)는 시간 정보를 기반으로, 상기 제3 데이터 패킷이 140ms에 출력되는 것을 확인할 수 있다.
804 동작에서, 상기 제1 전자 장치(800)는 확인된 상기 제3 데이터 패킷의 출력 시점에 상기 제2 연속된 데이터 패킷들과 대응하는 상기 제1 연속된 데이터 패킷들에 포함된 출력되어야 할 데이터 패킷을 출력할 수 있다. 상기 제1 전자 장치(800)는 상기 제3 데이터 패킷과 상기 출력되어야 할 데이터 패킷의 출력 시점을 동일한 시점에 출력하여 상기 제1 연속된 데이터 패킷들과 상기 제2 연속된 데이터 패킷들을 동기화(synchronization)할 수 있다.
일 실시예에 따르면, 상기 제1 전자 장치(800)는 상기 제2 전자 장치(810)가 140ms의 시간에 상기 제3 데이터인 인덱스 7번에 해당되는 데이터 패킷을 출력할 때, 상기 제1 연속된 데이터 패킷들에 포함된 출력되어야 할 데이터 패킷인 인덱스 7번에 해당되는 데이터 패킷을 출력하여 출력 시점을 동기화할 수 있다.
본 발명의 실시 예에 따르면, 외부 전자 장치(820)를 통해 출력되는 다른 연속된 데이터 패킷들(예: 영상 데이터 패킷들)에 포함된 각각의 데이터 패킷이 처리되는 시간이 20ms인 경우, 제1 전자 장치(800)는 상기 다른 연속된 데이터 패킷들과 대응하는 제1 연속된 데이터 패킷들(예: 오디오 데이터 패킷들)에 포함된 각각의 데이터 패킷의 인덱스를 식별할 수 있다. 또한, 상기 제1 전자 장치(800)는 제2 전자 장치(810)로부터 수신한 제2 연속된 데이터 패킷들의 인덱스에 관한 정보를 기반으로 제2 전자 장치(810)가 현재 출력할 제3 데이터 패킷의 인덱스를 식별할 수 있다.
상기 제1 연속된 데이터 패킷들에 포함된 출력되어야 할 데이터 패킷이 인덱스 7번에 해당되는 데이터 패킷인 경우, 상기 제1 전자 장치(800)는 시간 정보를 기반으로, 140ms의 시간에 상기 제2 전자 장치(810)를 통해 현재 출력할 제3 데이터 패킷이 인덱스 7번에 해당되는 데이터 패킷인 것을 판단할 수 있다.
다만, 140ms의 시간에 상기 제1 연속된 데이터 패킷들에 포함된 출력되어야 할 데이터 패킷이 인덱스 6번에 해당되는 데이터 패킷인 경우, 상기 제1 전자 장치(800)는 상기 제1 연속된 데이터 패킷들에 포함된 인덱스 6번에 해당되는 데이터 패킷과 대응하는 오디오 데이터와 인덱스 7번에 해당되는 데이터 패킷과 대응하는 오디오 데이터에 OLA(Overlap and add)방식을 적용하여, 하나의 데이터 패킷으로 병합하여 지연을 보상할 수 있다. 또한, 상기 데이터 패킷들을 포함하는 오디오 데이터의 출력 속도를 증가시켜 출력 지연을 보상할 수 있다.
인덱스 6번에 해당되는 데이터 패킷과 인덱스 7번에 해당되는 데이터 패킷을 OLA방식으로 하나의 데이터로 병합한 상기 제1 전자 장치(800)는 상기 제2 전자 장치(810)가 제3 데이터 패킷인 인덱스 7번에 해당되는 데이터 패킷을 출력할 때, 상기 병합한 하나의 데이터 패킷을 출력하여 제2 전자 장치(810)와 제1 전자 장치(800)의 출력 시점을 동기화할 수 있다. 또한, 상기 제1 전자 장치(800)는 상기 제1 연속된 데이터 패킷들의 데이터 처리 속도를 증가하여 지연을 보상할 수 있다.
본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.
본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나", "A 또는 B 중 적어도 하나", "A, B 또는 C", "A, B 및 C 중 적어도 하나", 및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제1", "제2", 또는 "첫째", "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제1) 구성요소가 다른(예: 제2) 구성요소에, "기능적으로" 또는 "통신적으로"라는 용어와 함께 또는 이런 용어 없이, "커플드" 또는 "커넥티드"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.
본 문서에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로 등의 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일 실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.
본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치(101))에 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(136) 또는 외장 메모리(138))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(140))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(101))의 프로세서(예: 프로세서(120))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형태로 제공될 수 있다. 여기서, '비일시적'은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.
일 실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두개의 사용자 장치들(예: 스마트폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있다. 다양한 실시예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.

Claims (15)

  1. 전자 장치에 있어서,
    통신 모듈;
    출력 장치;
    프로세서; 및
    버퍼를 포함하고,
    상기 프로세서는,
    상기 통신 모듈을 통해 외부 전자 장치로부터 연속된 데이터 패킷들에 포함된 제1 데이터 패킷을 수신하고,
    상기 수신한 제1 데이터 패킷을 상기 버퍼의 저장 공간에 저장하고,
    상기 출력 장치를 통해 출력되어야 할 데이터 패킷의 순서와 현재 출력할 상기 제1 데이터 패킷의 순서를 비교하고,
    상기 비교 결과에 기반하여, 상기 연속된 데이터 패킷들의 출력 지연을 판단하고,
    상기 연속된 데이터 패킷들의 출력이 지연되었다고 판단되면, 상기 연속된 데이터 패킷들의 출력 지연을 보상하도록 설정된 전자 장치.
  2. 제1항에 있어서,
    상기 연속된 데이터 패킷들에 포함된 복수 개의 데이터 패킷 각각은,
    상기 복수 개의 데이터 패킷 각각의 순서를 식별할 수 있는 인덱스를 포함하도록 설정된 전자 장치.
  3. 제2항에 있어서,
    상기 프로세서는,
    상기 복수 개의 데이터 패킷 각각을 처리하는 시간을 기반으로, 상기 판단된 출력 지연의 시간을 판단하도록 설정된 전자 장치.
  4. 제1항에 있어서,
    상기 프로세서는,
    상기 제1 데이터 패킷의 순서가 상기 출력 장치를 통해 출력되어야 할 데이터 패킷의 순서보다 선 순위이면, 상기 연속된 데이터 패킷들의 출력이 지연된 것을 판단하도록 설정된 전자 장치.
  5. 제1항에 있어서,
    상기 프로세서는,
    상기 제1 데이터 패킷의 상기 출력 지연이 판단된 경우, 상기 연속된 데이터 패킷의 처리 속도를 증가시키도록 설정된 전자 장치.
  6. 제1항에 있어서,
    상기 프로세서는,
    상기 제1 데이터 패킷의 상기 출력 지연이 판단된 경우, 상기 제1 데이터 패킷 및 상기 제1 데이터 패킷의 다음 순서인 상기 연속된 데이터 패킷들 중 적어도 하나의 제2 데이터 패킷을 병합하여 출력하도록 설정된 전자 장치.
  7. 제1항에 있어서,
    상기 프로세서는,
    상기 출력 장치를 통해 출력되어야 할 데이터 패킷의 순서와 상기 제1 데이터 패킷의 순서의 차이 값이 지정된 값 이상이면, 상기 출력 지연을 보상하도록 설정된 전자 장치.
  8. 제7항에 있어서,
    상기 프로세서는,
    상기 출력 장치를 통해 출력되어야 할 데이터 패킷의 순서와 상기 제1 데이터 패킷의 순서의 차이 값이 상기 지정된 값 미만이면서, 상기 출력 지연이 판단된 시점부터 지정된 시간이 경과하면 상기 출력 지연을 보상하도록 설정된 전자 장치.
  9. 제1항에 있어서,
    상기 출력 장치를 통해 출력되어야 할 데이터 패킷의 순서는,
    다른 외부 전자 장치에 포함된 출력 모듈을 통해 출력될 다른 연속된 데이터 패킷들에 포함된 제3 데이터 패킷의 순서에 대응되는 것을 특징으로 하는 전자 장치.
  10. 제9항에 있어서,
    상기 프로세서는,
    상기 통신 모듈을 통해 상기 다른 외부 전자 장치로부터 상기 제3 데이터 패킷의 순서에 대한 정보 및 상기 다른 외부 전자 장치가 출력하는 상기 제3 데이터 패킷의 시간 정보를 수신하고,
    상기 순서에 대한 정보 및 상기 시간 정보에 기반하여, 상기 연속된 데이터 패킷들의 출력 지연을 더 판단하는 것을 특징으로 하는 전자 장치.
  11. 전자 장치의 스트리밍 데이터 지연 처리 방법에 있어서,
    통신 모듈을 통해 외부 전자 장치로부터 연속된 데이터 패킷들에 포함된 제1 데이터 패킷을 수신하는 동작;
    상기 수신한 제1 데이터 패킷을 버퍼의 저장 공간에 저장하는 동작;
    출력 장치를 통해 출력되어야 할 데이터 패킷의 순서와 현재 출력할 상기 제1 데이터 패킷의 순서를 비교하는 동작;
    상기 비교 결과에 기반하여, 상기 연속된 데이터 패킷들의 출력 지연을 판단하는 동작; 및
    상기 연속된 데이터 패킷들의 출력이 지연되었다고 판단되면, 상기 연속된 데이터 패킷들의 출력 지연을 보상하는 스트리밍 데이터 지연 처리 방법.
  12. 제11항에 있어서,
    상기 연속된 데이터 패킷들에 포함된 복수 개의 데이터 패킷 각각은,
    상기 복수 개의 데이터 패킷 각각의 순서를 식별할 수 있는 인덱스를 포함하는 것을 특징으로 하는 스트리밍 데이터 지연 처리 방법.
  13. 제12항에 있어서,
    상기 판단된 연속된 데이터 패킷들의 출력 지연을 판단하는 동작은,
    상기 복수 개의 데이터 패킷 각각을 처리하는 시간을 기반으로, 상기 판단된 출력 지연의 시간을 판단하는 동작을 더 포함하는 것을 특징으로 하는 스트리밍 데이터 지연 처리 방법.
  14. 제11항에 있어서,
    상기 연속된 데이터 패킷들의 출력 지연을 판단하는 동작은,
    상기 비교 결과에 기반하여, 상기 제1 데이터 패킷의 순서가 상기 출력 장치를 통해 출력되어야 할 데이터 패킷의 순서보다 선 순위이면, 상기 연속된 데이터 패킷들의 출력이 지연된 것을 판단하는 동작을 포함하는 스트리밍 데이터 지연 처리 방법.
  15. 제11항에 있어서,
    상기 연속된 데이터 패킷들의 출력 지연을 보상하는 동작은,
    상기 제1 데이터 패킷의 상기 출력 지연이 판단된 경우, 상기 연속된 데이터 패킷들의 처리 속도를 증가시키는 동작을 포함하는 스트리밍 데이터 지연 처리 방법.
PCT/KR2021/000974 2020-01-29 2021-01-25 스트리밍 데이터를 처리하는 방법 및 전자 장치 WO2021153962A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200010588A KR20210096921A (ko) 2020-01-29 2020-01-29 스트리밍 데이터를 처리하는 방법 및 전자 장치
KR10-2020-0010588 2020-01-29

Publications (1)

Publication Number Publication Date
WO2021153962A1 true WO2021153962A1 (ko) 2021-08-05

Family

ID=77079569

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/000974 WO2021153962A1 (ko) 2020-01-29 2021-01-25 스트리밍 데이터를 처리하는 방법 및 전자 장치

Country Status (2)

Country Link
KR (1) KR20210096921A (ko)
WO (1) WO2021153962A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230063045A (ko) * 2021-11-01 2023-05-09 삼성전자주식회사 전자 장치 및 그의 동작 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003105417A1 (en) * 2002-06-08 2003-12-18 Axiowave Networks Data packet flow error correcting methods and devices
KR20090058522A (ko) * 2006-09-15 2009-06-09 마이크로소프트 코포레이션 패킷 스트림 내의 지터 보상 방법
KR20110065901A (ko) * 2009-12-10 2011-06-16 전자부품연구원 다채널 사운드 무선 전송 시스템의 스피커간 동기를 위한 사전 보상 방법 및 장치
KR20110068797A (ko) * 2009-12-15 2011-06-22 한국전자통신연구원 진폭 성분 신호의 지연과 위상 성분 신호의 지연 불일치를 보상하기 위한 지연 부정합 보상 제어 장치 및 방법
KR101133055B1 (ko) * 2009-09-08 2012-04-04 광주과학기술원 햅틱 데이터를 동기화하는 방법 및 햅틱 시스템

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003105417A1 (en) * 2002-06-08 2003-12-18 Axiowave Networks Data packet flow error correcting methods and devices
KR20090058522A (ko) * 2006-09-15 2009-06-09 마이크로소프트 코포레이션 패킷 스트림 내의 지터 보상 방법
KR101133055B1 (ko) * 2009-09-08 2012-04-04 광주과학기술원 햅틱 데이터를 동기화하는 방법 및 햅틱 시스템
KR20110065901A (ko) * 2009-12-10 2011-06-16 전자부품연구원 다채널 사운드 무선 전송 시스템의 스피커간 동기를 위한 사전 보상 방법 및 장치
KR20110068797A (ko) * 2009-12-15 2011-06-22 한국전자통신연구원 진폭 성분 신호의 지연과 위상 성분 신호의 지연 불일치를 보상하기 위한 지연 부정합 보상 제어 장치 및 방법

Also Published As

Publication number Publication date
KR20210096921A (ko) 2021-08-06

Similar Documents

Publication Publication Date Title
WO2020067639A1 (en) Electronic device for pairing with stylus pen and method thereof
WO2021162429A1 (en) Electronic device and method for controlling buffer
WO2020050473A1 (ko) Uwb 네트워크에서 프리앰블을 적응적으로 제어하기 위한 장치 및 방법
WO2019245328A1 (ko) 유선 또는 무선으로 수신되는 디지털 오디오 신호를 아날로그 오디오 신호로 변환하는 전자 장치, 방법 및 시스템
WO2021091175A1 (ko) Nan 기반의 클러스터 머징 방법 및 이를 지원하는 전자 장치
WO2021096282A1 (en) Electronic device for managing coexistence of multiple communication schemes and operating method thereof
WO2019208930A1 (ko) Wi-fi 통신 및 모바일 핫스팟 통신을 제공하기 위한 전자 장치 및 그에 관한 방법
WO2020197339A1 (en) Method for processing network packets and electronic device therefor
WO2019172723A1 (ko) 이미지 센서와 연결된 인터페이스 및 복수의 프로세서들간에 연결된 인터페이스를 포함하는 전자 장치
WO2021153962A1 (ko) 스트리밍 데이터를 처리하는 방법 및 전자 장치
WO2019177325A1 (ko) 단말 대 단말 통신을 수행하는 전자 장치 및 그 방법
WO2019208908A1 (ko) 복수의 주파수 대역에서 신호를 전송하기 위한 장치 및 방법
WO2021060943A1 (en) Electronic device for identifying external electronic device and method of operating same
WO2021132852A1 (ko) 오디오 데이터의 출력 방법 및 이를 지원하는 전자 장치
WO2021060722A1 (en) Electronic device and method for controlling reset of control ic
WO2019054610A1 (ko) 복수의 이미지 센서들을 제어하기 위한 전자 장치 및 방법
WO2021101014A1 (ko) 패킷 전달을 제어하는 전자 장치 및 그의 동작 방법
WO2021010732A1 (en) Electronic device for outputting audio through usb port and method thereof
WO2020256318A1 (ko) 이어 잭 내 삽입된 객체를 확인할 수 있는 전자 장치 및 방법
WO2020138909A1 (ko) 콘텐트 공유 방법 및 그 전자 장치
WO2021201593A1 (ko) 데이터의 제공 방법 및 이를 지원하는 전자 장치
WO2021172893A1 (ko) 에코 캔슬링을 위한 방법 및 그 장치
WO2021101173A1 (ko) 전자 장치 및 이를 이용한 근거리 통신 장치의 사용자 식별 정보 획득 방법
WO2020262823A1 (ko) 영상을 처리하는 전자 장치 및 그 영상 처리 방법
WO2020111554A1 (ko) 안테나에 의하여 측정되는 값을 보상하는 전자 장치 및 그 작동 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21747140

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21747140

Country of ref document: EP

Kind code of ref document: A1