WO2021117269A1

WO2021117269A1 - フェーズドアレイアンテナ装置

Info

Publication number: WO2021117269A1
Application number: PCT/JP2020/022185
Authority: WO
Inventors: 前田　崇; 直弥冨井; 明久植松; 和也稲岡; 則幸川口
Original assignee: 国立研究開発法人宇宙航空研究開発機構
Priority date: 2019-12-12
Filing date: 2020-06-04
Publication date: 2021-06-17
Also published as: JP6721226B1; JP2021093679A; EP4075152A1; EP4075152A4; US20230045598A1

Abstract

機械可動部品を使わず長寿命であり、高空間分解能であり、広帯域かつ高周波数分解能のマイクロ波観測を実現する、フェーズドアレイアンテナ装置１０１を提供する。フェーズドアレイアンテナ装置１０１は、アンプで増幅したアンテナのアナログ信号を、ＢＰＦを介して直接Ａ／Ｄ変換する。そして、ＦＦＴで複素周波数データに変換後、クロススペクトル演算を行う。微弱な電磁波を検出するため、長時間に渡ってＦＦＴを繰り返し実行し、最後に積算する。

Description

フェーズドアレイアンテナ装置

　本発明は、主にマイクロ波を受信するためのフェーズドアレイアンテナ装置に関する。

　マイクロ波放射計は、地表から放射されるマイクロ波域における極めて微弱な電磁波の強度を、周波数成分毎に受動的に観測する放射計である。物体はその温度に基づく黒体輻射（blackbody radiation）によって微弱な電磁波を放射する。マイクロ波放射計はこの黒体輻射に基づく微弱な電磁波の強度を、時間積分を用いて検出する。
　出願人は、非特許文献１に示す、マイクロ波放射計を搭載した人工衛星を運用して、観測された輝度温度から海面の温度、海水の塩分濃度、土壌水分の計測等を観測する業務を遂行している。

　特許文献１には、コニカル状でかつ所定の固定入射角で地球表面等の単域走査を可能ならしめる電子走査型マイクロ波放射計の技術内容が開示されている。
　非特許文献２には、フェーズドアレイアンテナのアンテナ素子の冗長性を減少させる数の組み合わせに関する技術内容が開示されている。

特開平７－２０９３５９号公報

「人工衛星による宇宙利用　水循環変動観測衛星「しずく」（GCOM-W）」インターネット＜ http://www.jaxa.jp/projects/sat/gcom_w/ ＞ Adriano Camps, Angel Cardama, and D. Infantes, "Synthesis of Large Low-Redundancy Linear Arrays", IEEE TRANSACTIONS ON ANTENNAS AND PROPAGATION, VOL. 49, NO. 12, DECEMBER 2002　インターネット＜ https://www.semanticscholar.org/paper/Synthesis-of-large-low-redundancy-linear-arrays-Camps-Cardama/f8a1e40005ce0491066d945d808bae0c7abd4a7b ＞

　非特許文献１に開示されている、現在運用中の人工衛星に搭載されているマイクロ波放射計は、複数の周波数帯毎にホーンアンテナを搭載し、円盤状の反射鏡を１．５秒間に１回の回転速度で回転駆動する。反射鏡を含む回転部分は約２５０ｋｇに及ぶ。この、非特許文献１に開示される現状のマイクロ波放射計には、以下に記す課題が挙げられる。

　（１）先ず、現状のマイクロ波放射計は、反射鏡を回転させる走査を行うため、機械可動部品の経年劣化が避けられず、結果として稼働寿命が短くならざるを得ない。
　（２）次に、現状のマイクロ波放射計は、空間分解能を向上させるには反射鏡の大きさを大きくする必要があるが、回転駆動させる反射鏡を用いるため、反射鏡の大きさには限界があり、分解能が低くならざるを得ない。

　（３）更に、現状のマイクロ波放射計は、複数の周波数帯毎にホーンアンテナを装備しているが、これら複数のホーンアンテナの受信可能周波数帯域が狭いため、観測周波数が飛び飛びになってしまい、観測対象から漏れる周波数帯が生じてしまう。
　（４）加えて、地上における放送局や携帯電話等、人工電波による電波干渉（Radio Frequency Interference:RFI）の影響が年々増大し、またその周波数も無線通信技術の進歩に連れて影響を受ける周波数帯域が高い周波数へ移行しつつある。このため、近い将来にはマイクロ波放射計観測がより困難になる事態が懸念される。

　本発明はかかる課題を解決し、高空間分解能、広帯域かつ高周波数分解能のマイクロ波観測を実現する、機械可動部品を使わない長寿命のフェーズドアレイアンテナ装置を提供することを目的とする。

　上記課題を解決するために、本発明のフェーズドアレイアンテナ装置は、第一アンテナ素子と、第一アンテナ素子から得られる信号を増幅する第一プリアンプと、第一プリアンプの出力信号から所定の周波数帯域の信号のみ通過させる第一ＢＰＦと、第一ＢＰＦの出力信号をデジタルデータに変換する第一Ａ／Ｄ変換器とを具備する。

　また、本発明のフェーズドアレイアンテナ装置は、第一Ａ／Ｄ変換器が出力するデータにフーリエ変換を行う第一ＦＦＴと、第一アンテナ素子から所定の距離だけ離間して配置される第二アンテナ素子と、第二アンテナ素子から得られる信号を増幅する第二プリアンプと、第二プリアンプの出力信号から第一ＢＰＦと同一の周波数帯域の信号のみ通過させる第二ＢＰＦとを具備する。

　更に、本発明のフェーズドアレイアンテナ装置は、第二ＢＰＦの出力信号をデジタルデータに変換する第二Ａ／Ｄ変換器と、第二Ａ／Ｄ変換器が出力するデータにフーリエ変換を行う第二ＦＦＴと、第一ＦＦＴの出力データ及び第二ＦＦＴの出力データの、同一の複素周波数成分同士について、片方を共役複素数に変換した上で乗算する第一クロススペクトル演算部とを具備する。更に、第一Ａ／Ｄ変換器と第二Ａ／Ｄ変換器に対し、出力タイミングを相対的にずらしたサンプリングクロックを供給するクロック制御部とを具備する。

　本発明により、高空間分解能、広帯域かつ高周波数分解能のマイクロ波観測を実現する、機械可動部品を使わない長寿命のフェーズドアレイアンテナ装置を提供することができる。
　上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。

本発明の実施形態に係る、フェーズドアレイアンテナ装置の全体構成を示す概略図である。アンテナ素子の外観斜視図である。フェーズドアレイアンテナ装置の全体構成を示すブロック図である。クロススペクトル演算部群の実装数を示す概略図である。フェーズドアレイアンテナ装置の、１系統の機能構成を示すブロック図である。プリアンプから出力されるアナログ信号と、Ａ／Ｄ変換器から得られるデジタルデータと、ＦＦＴから得られる複素周波数データと、クロススペクトル演算部の演算の様子を概念的に示す模式図である。クロススペクトル演算部が出力する複素周波数成分データ群と加算部の演算の全体像を概念的に示す模式図である。加算部の演算の一部分と、加算部が出力するデータの形態を概念的に示す模式図である。積算部の演算を概念的に示す模式図である。フェーズドアレイアンテナ装置の動作原理を示す概念図である。２個のアンテナ素子を用いて、単一の周波数のマイクロ波を受信して、クロススペクトル演算処理を行った結果と、３個の異なる周波数のマイクロ波を受信して、クロススペクトル演算処理を行った結果を模式的に示すグラフである。

　長寿命のアンテナ装置を実現するには、特許文献１に開示される、機械可動部品を使わないフェーズドアレイアンテナが有利である。しかしながら、従来のアナログ信号をベースとする技術では、周波数帯毎にアンテナ素子と回路を設けなければならなかった。
　一方、近年、マイクロ波領域において極めて広い周波数帯域を有するデュアルリッジフィードホーンアンテナ(Dual-Ridged Feed Horn Antenna)やクワッドリッジフィードホーンアンテナ（Quad-Ridged Feed Horn Antenna）が市場に登場した。そこで本発明の実施形態に係るフェーズドアレイアンテナ装置は、このアンテナ素子をフェーズドアレイアンテナに採用すると共に、信号処理をデジタル化することで、フェーズドアレイアンテナ装置の広帯域化を実現する。

　また、従来の構造のフェーズドアレイアンテナでは、信号処理回路が冗長になってしまう。そこで本発明の実施形態に係るフェーズドアレイアンテナ装置は、非特許文献２に開示されている技術を応用して、最小限のアンテナ素子及び信号処理回路の構成で、冗長のないフェーズドアレイアンテナ装置を実現する。

　［フェーズドアレイアンテナ装置：全体構成］
　図１は、本発明の実施形態に係る、フェーズドアレイアンテナ装置１０１の全体構成を示す概略図である。
　正方形形状のフレーム１０２の交点部分には、アンテナ素子１０３とフロントエンド部１０４が設置されている。アンテナ素子１０３は、距離ｄ毎に、０番目、１番目、４番目、６番目に相当する位置に設置されている。
　フレーム１０２の１行目の左端には、０番目に相当する１行１列アンテナ素子１０３ａが設置されている。
　フレーム１０２の１行目の、１行１列アンテナ素子１０３ａの右隣には、１番目に相当する１行２列アンテナ素子１０３ｂが距離ｄだけ離れて設置されている。
　フレーム１０２の１行目の、１行２列アンテナ素子１０３ｂの右隣には、４番目に相当する１行３列アンテナ素子１０３ｃが距離３ｄだけ離れて設置されている。
　フレーム１０２の１行目の、１行３列アンテナ素子１０３ｃの右隣には、６番目に相当する１行４列アンテナ素子１０３ｄが距離２ｄだけ離れて設置されている。
　すなわち、列方向において、０番目のアンテナ素子と１番目のアンテナ素子との間は距離ｄ、１番目のアンテナ素子と４番目のアンテナ素子との間は距離３ｄ、４番目のアンテナ素子と６番目のアンテナ素子との間は距離２ｄだけ離れている。これらのアンテナ素子１０３間の間隔「１－３－２」は、非特許文献２に開示されている。

　フレーム１０２の２行目にも、２行１列アンテナ素子１０３ｅ、２行２列アンテナ素子１０３ｆ、２行３列アンテナ素子１０３ｇ、２行４列アンテナ素子１０３ｈが、上述した１行目と同様の位置関係で配置されている。
　フレーム１０２の３行目にも、３行１列アンテナ素子１０３ｉ、３行２列アンテナ素子１０３ｊ、３行３列アンテナ素子１０３ｋ、３行４列アンテナ素子１０３ｌが、上述した１行目と同様の位置関係で配置されている。
　フレーム１０２の４行目にも、４行１列アンテナ素子１０３ｍ、４行２列アンテナ素子１０３ｎ、４行３列アンテナ素子１０３ｏ、４行４列アンテナ素子１０３ｐが、上述した１行目と同様の位置関係で配置されている。
　１行１列アンテナ素子１０３ａと２行１列アンテナ素子１０３ｅとの間は、縦方向に距離ｄだけ離れている。換言すれば、フレーム１０２の１列目の、１行１列アンテナ素子１０３ａの下隣には、１番目に相当する２行１列アンテナ素子１０３ｅが距離ｄだけ離れて設置されている。
　２行１列アンテナ素子１０３ｅと３行１列アンテナ素子１０３ｉとの間は、縦方向に距離３ｄだけ離れている。換言すれば、フレーム１０２の１列目の、２行１列アンテナ素子１０３ｅの下隣には、４番目に相当する３行１列アンテナ素子１０３ｉが距離３ｄだけ離れて設置されている。
　３行１列アンテナ素子１０３ｉと４行１列アンテナ素子１０３ｍとの間は、縦方向に距離２ｄだけ離れている。換言すれば、フレーム１０２の１列目の、３行１列アンテナ素子１０３ｉの下隣には、６番目に相当する４行１列アンテナ素子１０３ｍが距離２ｄだけ離れて設置されている。
　すなわち、行方向においても、０番目のアンテナ素子と１番目のアンテナ素子との間は距離ｄ、１番目のアンテナ素子と４番目のアンテナ素子との間は距離３ｄ、４番目のアンテナ素子と６番目のアンテナ素子との間は距離２ｄだけ離れている。

　また、この「０－１－４－６」というアンテナ素子１０３の組み合わせは、フェーズドアレイアンテナ装置１０１における最終的な加算処理において冗長性を排除するための、回路の利用効率の良い組み合わせであり、この組み合わせも非特許文献２に開示されている。
　なお、距離ｄは長ければ長いほど、パラボラアンテナの反射器の直径と同様、アンテナの空間分解能を向上させることができるが、この距離ｄは、搭載される機器などの都合で制限される。

　アレイアンテナは、複数のアンテナ素子１０３を配置し、各アンテナ素子から得られる受信電波信号を、時間差を与えて重ね合わせることで、所望の狭い角度範囲から到来した電波を高感度で受信できる。逆に送信時は、各アンテナ素子へ出力する送信電波信号に時間差を与えることで、所望の狭い角度範囲に電波を高出力で送信できる。特に本発明の実施形態に係るフェーズドアレイアンテナ装置１０１のように、広帯域の電波を受信する場合は、アンテナ素子１０３の周波数帯域が異なっていてもよい。この時、アレイアンテナ全体で受信可能な周波数帯域は、全てのアンテナ素子が受信可能な周波数帯域となる。

　特許文献１等に開示されている公知のフェーズドアレイアンテナは、指向性を高めるために、一直線上にアンテナ素子１０３を等間隔の距離ｄだけ離して複数個設け、それらアンテナ素子１０３の出力信号の乗算出力あるいは積分後の乗算出力を加算する。そして、この加算によって、アンテナの指向性がより鋭利になり、サイドローブが低減される。

　従来技術に則って、７個のアンテナ素子１０３を等間隔に並べると、以下のような組み合わせが得られる。

　これに対し、アンテナ素子１０３を「０－１－４－６」と配置すると、以下のような組み合わせが得られる。

　上記の組み合わせは非特許文献２に開示されているが、本発明の実施形態に係るフェーズドアレイアンテナ装置１０１は、縦と横の２方向についてアンテナの指向性を鋭利にして点状のアンテナビームを形成する関係上、アンテナ素子１０３の組み合わせを縦と横の平面上に展開している。従来ならば７×７＝４９個のアンテナ素子１０３とフロントエンドを装備しなければならなかったが、本発明の実施形態に係るフェーズドアレイアンテナ装置１０１は、この冗長性を排除した組み合わせにより、４×４＝１６個のアンテナ素子１０３とフロントエンドの装備で済むことになる。

　また、本発明の実施形態に係るフェーズドアレイアンテナ装置１０１では、「０－１－４－６」の組み合わせであったが、より多くのアンテナ素子１０３を配置できるのであれば、非特許文献２に開示される数列を用いて、上述の例と同様にアンテナ素子１０３を配置することができる。例えば、アンテナ素子１０３を５個配置する場合には、間隔を「１－３－３－２」として、アンテナ素子１０３を「０－１－４－７－９」と配置する。すると、以下のような組み合わせが得られる。

　［アンテナ素子１０３：外観］
　ここで一旦、フレーム１０２の各交点部分に設置されるアンテナ素子１０３について説明する。
　図２は、アンテナ素子１０３の外観斜視図である。
　アンテナ素子１０３は、公知のクワッドリッジフィードホーンアンテナである。例えば、仏ＭＶＧ　Ｉｎｄｕｓｔｒｉｅｓ社のＱＨ１４００及びＱＨ４０００等である。このクワッドリッジフィードホーンアンテナは、上側から見ると縦方向と横方向に反り返った形状のホーンアンテナエレメント２０１が形成されている。この、反り返った形状のホーンアンテナエレメント２０１が、アンテナ素子１０３のマイクロ波領域における極めて広い周波数帯域を実現する。

　図１に戻って、フェーズドアレイアンテナ装置１０１の全体構成の説明を続ける。
　前述のように、各々のアンテナ素子１０３の直下にはフロントエンド部１０４が設置されている。このフロントエンド部１０４は、プリアンプ、分配器、バンドパスフィルタ、Ａ／Ｄ変換器、レジスタ（図３参照）を内包する。すなわち、アンテナ素子１０３の直下で、アンテナ素子１０３から得られるアナログ信号はデジタルデータに変換される。

　レジスタから得られるデジタルデータは、フレーム１０２の中心部分に配置されるデータ処理部１０５に集約される。データ処理部１０５は周知のＦＰＧＡ（Field-Programmable Gate Array）より構成される。このデータ処理部１０５から、所望の周波数成分毎の電波強度データが出力される。
　また、フレーム１０２の中心部分にはデータ処理部１０５の他に、アンテナ素子１０３の直下に配置されているそれぞれのフロントエンド部１０４の内部のＡ／Ｄ変換器にサンプリングクロックを供給するためのクロック制御部１０６が配置されている。
　なお、図１では図示を省略しているが、各々のアンテナ素子１０３の直下に配置されているフロントエンド部１０４は、全てデータ処理部１０５とクロック制御部１０６に接続されている。

　［フェーズドアレイアンテナ装置１０１：全体構成ブロック］
　図３は、フェーズドアレイアンテナ装置１０１の全体構成を示すブロック図である。
　１行１列アンテナ素子１０３ａ及び１行１列フロントエンド部１０４ａ、そしてデータ処理部１０５の内部にある高速フーリエ変換部である１行１列ＦＦＴ群３０１ａは、１系統の信号処理及びデータ処理を構成する。
　同じく、１行２列アンテナ素子１０３ｂ及び１行２列フロントエンド部１０４ｂ、そして１行２列ＦＦＴ群３０１ｂは、１系統の信号処理及びデータ処理を構成する。
　以下同様に、１行３列アンテナ素子１０３ｃ及び１行３列フロントエンド部１０４ｃ、そして１行３列ＦＦＴ群３０１ｃは、１系統の信号処理及びデータ処理を構成する。
　１行４列アンテナ素子１０３ｄ及び１行４列フロントエンド部１０４ｄ、そして１行４列ＦＦＴ群３０１ｄは、１系統の信号処理及びデータ処理を構成する。
　以下、２行１列から４行２列まで説明を省略する。
　４行３列アンテナ素子１０３ｏ及び４行３列フロントエンド部１０４ｏ、そして４行３列ＦＦＴ群３０１ｏは、１系統の信号処理及びデータ処理を構成する。
　４行４列アンテナ素子１０３ｐ及び４行４列フロントエンド部１０４ｐ、そして４行４列ＦＦＴ群３０１ｐは、１系統の信号処理及びデータ処理を構成する。

　１行１列アンテナ素子１０３ａから出力される信号は、１行１列プリアンプ３０３ａ（図３中「ＬＮＡ」と表記、図５にて同様）によって増幅される。１行１列プリアンプ３０３ａの出力信号は、バンドパスフィルタ群である１行１列ＢＰＦ群３０４ａ（図３中「ＢＰＦ」）に入力される。図３では単一のＢＰＦのように記述されているが、図５で後述するように、ＢＰＦは周波数帯域毎に複数個設けられている。説明の便宜のため、これ以降、単一のアンテナ素子１０３から連なる信号処理及びデータ処理の機能ブロックを、１系統と呼ぶ。すなわち、ある一つのアンテナ素子１０３の直下に設けられているフロントエンド部１０４と、このフロントエンド部１０４に対応するデータ処理部１０５の内部に存在するＦＦＴ群３０１が、１系統に属する。

　同様に、１行２列アンテナ素子１０３ｂから出力される信号は、１行２列プリアンプ３０３ｂによって増幅される。１行２列プリアンプ３０３ｂの出力信号は、１行２列ＢＰＦ群３０４ｂに入力される。
　以下同様に、１行３列アンテナ素子１０３ｃの出力信号は、１行３列プリアンプ３０３ｃを通じて１行３列ＢＰＦ群３０４ｃに入力される。
　１行４列アンテナ素子１０３ｄの出力信号は、１行４列プリアンプ３０３ｄを通じて１行４列ＢＰＦ群３０４ｄに入力される。
　以下、２行１列から４行２列まで説明を省略する。
　４行３列アンテナ素子１０３ｏの出力信号は、４行３列プリアンプ３０３ｏを通じて４行３列ＢＰＦ群３０４ｏに入力される。
　４行４列アンテナ素子１０３ｐの出力信号は、４行４列プリアンプ３０３ｐを通じて４行４列ＢＰＦ群３０４ｐに入力される。
　これ以降、１行１列プリアンプ３０３ａから４行４列プリアンプ３０３ｐまでを区別しない場合には、プリアンプ３０３と総称する。

　１行１列ＢＰＦ群３０４ａの出力信号は１行１列Ａ／Ｄ変換器群３０５ａ（図３中「ＡＤＣ」と表記、図５にて同様）に供給される。図３では単一のＡ／Ｄ変換器のように記述されているが、図５で後述するように、Ａ／Ｄ変換器は周波数帯域毎に複数個設けられている。そして、この１行１列Ａ／Ｄ変換器群３０５ａには、クロック制御部１０６からサンプリングクロックが供給される。
　サンプリングクロックは例えば、１６．３８４ＧＨｚ（１６３８４×１０^６Ｈｚ）である。またサンプリングクロックは、２のべき乗の数の整数倍である。これは、後続のＦＦＴ群３０１の都合に依る。サンプリングクロックが２のべき乗の整数倍である理由については後述する。

　同様に、１行２列ＢＰＦ群３０４ｂの出力信号は１行２列Ａ／Ｄ変換器群３０５ｂに供給される。
　１行３列ＢＰＦ群３０４ｃの出力信号は１行３列Ａ／Ｄ変換器群３０５ｃに供給される。
　１行４列ＢＰＦ群３０４ｄの出力信号は１行４列Ａ／Ｄ変換器群３０５ｄに供給される。
　以下、２行１列から４行２列まで説明を省略する。
　４行３列ＢＰＦ群３０４ｏの出力信号は４行３列Ａ／Ｄ変換器群３０５ｏに供給される。
　４行４列ＢＰＦ群３０４ｐの出力信号は４行４列Ａ／Ｄ変換器群３０５ｐに供給される。
　これ以降、１行１列Ａ／Ｄ変換器群３０５ａから４行４列Ａ／Ｄ変換器群３０５ｐまでを区別しない場合には、Ａ／Ｄ変換器群３０５と総称する。

　クロック制御部１０６が生成するサンプリングクロックは、１行１列の系統に属する１行１列Ａ／Ｄ変換器群３０５ａと１行２列の系統に属する１行２列Ａ／Ｄ変換器群３０５ｂにそれぞれ供給される。この時、２系統のアンテナの受信信号に対して相対的な位相差を設けるために、クロック制御部１０６は、フェーズドアレイアンテナ装置１０１が電波を受信する目標とする方角に応じて、サンプリングクロックの供給タイミングに時間的なズレを与える。

　例えば、距離ｄだけ離れている０番目のアンテナ素子１０３と１番目のアンテナ素子１０３との間で、サンプリングクロックを相対的に２サンプルずらすものとする。他のアンテナ素子１０３では、距離の自然数倍に応じて、サンプリングクロックも同じ自然数倍だけずらす。
　先ず、距離２ｄだけ離れている４番目のアンテナ素子１０３と６番目のアンテナ素子１０３との間では、サンプリングクロックを相対的に２×２＝４サンプルずらす。
　次に、距離３ｄだけ離れている１番目のアンテナ素子１０３と４番目のアンテナ素子１０３との間では、サンプリングクロックを相対的に２×３＝６サンプルずらす。
　次に、距離４ｄだけ離れている０番目のアンテナ素子１０３と４番目のアンテナ素子１０３との間では、サンプリングクロックを相対的に２×４＝８サンプルずらす。
　次に、距離５ｄだけ離れている１番目のアンテナ素子１０３と６番目のアンテナ素子１０３との間では、サンプリングクロックを相対的に２×５＝１０サンプルずらす。
　最後に、距離６ｄだけ離れている０番目のアンテナ素子１０３と６番目のアンテナ素子１０３との間では、サンプリングクロックを相対的に２×６＝１２サンプルずらす。

　１行１列Ａ／Ｄ変換器群３０５ａが出力するデータは、１行１列レジスタ群３０６ａ（図３中「ＲＥＧ」と表記）に格納される。サンプリングクロックが１６．３８４ＧＨｚという超高速のＡ／Ｄ変換器群３０５であるため、一般的な計算機に使われるようなＤＲＡＭでは到底速度が追いつかないので、高速のレジスタでＡ／Ｄ変換器の出力データを保持する。図３では単一のレジスタのように記述されているが、図５で後述するように、１行１列レジスタ群３０６ａは周波数帯域毎に複数個設けられている。

　同様に、１行２列Ａ／Ｄ変換器群３０５ｂの出力データは１行２列レジスタ群３０６ｂに供給される。
　１行３列Ａ／Ｄ変換器群３０５ｃの出力データは１行３列レジスタ群３０６ｃに供給される。
　１行４列Ａ／Ｄ変換器群３０５ｄの出力データは１行４列レジスタ群３０６ｄに供給される。
　以下、２行１列から４行２列まで説明を省略する。
　４行３列Ａ／Ｄ変換器群３０５ｏの出力データは４行３列レジスタ群３０６ｏに供給される。
　４行４列Ａ／Ｄ変換器群３０５ｐの出力データは４行４列レジスタ群３０６ｐに供給される。
　これ以降、１行１列レジスタ群３０６ａから４行４列レジスタ群３０６ｐまでを区別しない場合には、レジスタ群３０６と総称する。

　１行１列レジスタ群３０６ａが出力するデータは、１行１列ＦＦＴ群３０１ａ（図３中「ＦＦＴ」と表記）に供給される。
　１行１列ＦＦＴ群３０１ａは複数個のＦＦＴの集合体であり、単一のＦＦＴは例えば、周知の１０２４ポイント数の入力データを扱う。そして、１行１列レジスタ群３０６ａに保持されている１０２４個のサンプルデータに周知の高速フーリエ変換を施し、５１２組の複素周波数データに変換する。この処理を、入力される有限長のデジタルデータに対して１０２４個のサンプルずつ繰り返す。

　同様に、１行２列レジスタ群３０６ｂの出力データは１行２列ＦＦＴ群３０１ｂに供給される。
　１行３列レジスタ群３０６ｃの出力データは１行３列ＦＦＴ群３０１ｃに供給される。
　１行４列レジスタ群３０６ｄの出力データは１行４列ＦＦＴ群３０１ｄに供給される。
　以下、２行１列から４行２列まで説明を省略する。
　４行３列レジスタ群３０６ｏの出力データは４行３列ＦＦＴ群３０１ｏに供給される。
　４行４列レジスタ群３０６ｐの出力データは４行４列ＦＦＴ群３０１ｐに供給される。
　これ以降、１行１列ＦＦＴ群３０１ａから４行４列ＦＦＴ群３０１ｐまでを区別しない場合には、ＦＦＴ群３０１と総称する。

　１行１列ＦＦＴ群３０１ａの出力データと１行２列ＦＦＴ群３０１ｂの出力データは、第一クロススペクトル演算部群３０２ａに入力される。第一クロススペクトル演算部群３０２ａは、１行１列ＦＦＴ群３０１ａの出力データと１行２列ＦＦＴ群３０１ｂの出力データについて、同じ複素周波数成分毎に、片方のデータを共役複素数に変換した上で乗算処理を行う。

　同様に、１行３列ＦＦＴ群３０１ｃの出力データと１行４列ＦＦＴ群３０１ｄの出力データは第二クロススペクトル演算部群３０２ｂに供給される。
　以下、２行１列から４行２列まで説明を省略する。
　同様に、４行３列ＦＦＴ群３０１ｏの出力データと４行４列ＦＦＴ群３０１ｐの出力データは第ｍクロススペクトル演算部群３０２ｍに供給される。
　これ以降、第一クロススペクトル演算部群３０２ａから第ｍクロススペクトル演算部群３０２ｍまでを区別しない場合には、クロススペクトル演算部群３０２と総称する。

　図４は、クロススペクトル演算部群３０２の実装数を示す概略図である。図示の都合及び説明を簡単にするために、図４では、フロントエンド部１０４とＦＦＴ群３０１の図示を省略している。
　１行１列アンテナ素子１０３ａから得られるデータと１行２列アンテナ素子１０３ｂから得られるデータは、第一クロススペクトル演算部群３０２ａに供給される。
　１行３列アンテナ素子１０３ｃから得られるデータと１行４列アンテナ素子１０３ｄから得られるデータは、第二クロススペクトル演算部群３０２ｂに供給される。
　１行２列アンテナ素子１０３ｂから得られるデータと１行３列アンテナ素子１０３ｃから得られるデータは、第三クロススペクトル演算部群３０２ｃに供給される。
　１行１列アンテナ素子１０３ａから得られるデータと１行３列アンテナ素子１０３ｃから得られるデータは、第四クロススペクトル演算部群３０２ｄに供給される。
　１行２列アンテナ素子１０３ｂから得られるデータと１行４列アンテナ素子１０３ｄから得られるデータは、第五クロススペクトル演算部群３０２ｅに供給される。
　１行１列アンテナ素子１０３ａから得られるデータと１行４列アンテナ素子１０３ｄから得られるデータは、第六クロススペクトル演算部群３０２ｆに供給される。

　１行のアンテナ群につき、６個のクロススペクトル演算部群３０２をクロススペクトル演算グループ４０１と定義する。
　１行１列アンテナ素子１０３ａ、１行２列アンテナ素子１０３ｂ、１行３列アンテナ素子１０３ｃ及び１行４列アンテナ素子１０３ｄは、１行に属するアンテナ素子の群である。
　この、１行のアンテナ群から得られるデータを処理する、第一クロススペクトル演算部群３０２ａ、第二クロススペクトル演算部群３０２ｂ、第三クロススペクトル演算部群３０２ｃ、第四クロススペクトル演算部群３０２ｄ、第五クロススペクトル演算部群３０２ｅ及び第六クロススペクトル演算部群３０２ｆの、６個のクロススペクトル演算部群３０２を、第一クロススペクトル演算グループ４０１ａとする。

　同様に、２行１列アンテナ素子１０３ｅから２行４列アンテナ素子１０３ｈの信号を処理する不図示の６個のクロススペクトル演算部群３０２を、第二クロススペクトル演算グループ４０１ｂとする。
　３行１列アンテナ素子１０３ｉから３行４列アンテナ素子１０３ｌの信号を処理する不図示の６個のクロススペクトル演算部群３０２を、第三クロススペクトル演算グループ４０１ｃとする。
　４行１列アンテナ素子１０３ｍから４行４列アンテナ素子１０３ｐの信号を処理する不図示の６個のクロススペクトル演算部群３０２を、第四クロススペクトル演算グループ４０１ｄとする。

　次に、１列のアンテナ群につき、６個のクロススペクトル演算部群３０２をクロススペクトル演算グループ４０２と定義する。クロススペクトル演算グループ４０２の中身はクロススペクトル演算グループ４０１と同一である。
　１行１列アンテナ素子１０３ａ、２行１列アンテナ素子１０３ｅ、３行１列アンテナ素子１０３ｉ及び４行１列アンテナ素子１０３ｍの信号を処理する不図示の６個のクロススペクトル演算部群３０２を、第五クロススペクトル演算グループ４０２ａとする。
　１行２列アンテナ素子１０３ｂ、２行２列アンテナ素子１０３ｆ、３行２列アンテナ素子１０３ｊ及び４行２列アンテナ素子１０３ｎの信号を処理する不図示の６個のクロススペクトル演算部群３０２を、第六クロススペクトル演算グループ４０２ｂとする。
　１行３列アンテナ素子１０３ｃ、２行３列アンテナ素子１０３ｇ、３行３列アンテナ素子１０３ｋ及び４行３列アンテナ素子１０３ｏの信号を処理する不図示の６個のクロススペクトル演算部群３０２を、第六クロススペクトル演算グループ４０２ｃとする。
　１行４列アンテナ素子１０３ｄ、２行４列アンテナ素子１０３ｈ、３行４列アンテナ素子１０３ｌ及び４行４列アンテナ素子１０３ｐの信号を処理する不図示の６個のクロススペクトル演算部群３０２を、第六クロススペクトル演算グループ４０２ｄとする。

　以上の説明で明らかなように、クロススペクトル演算部群３０２は、２系統のデータ処理について１個設けられる。そして、図４で説明したように、１列のアンテナ素子１０３の組についてクロススペクトル演算部群３０２が６個存在する。これが縦と横に４組ずつ存在するので、データ処理部１０５の内部には、クロススペクトル演算部群３０２が６×４×２＝４８個、存在する。

　各々のクロススペクトル演算部群３０２が出力する複素周波数毎のクロススペクトル成分データは、加算部３０７に入力される。加算部３０７は、予め定められた周波数範囲毎に、クロススペクトル成分データの加算処理を行う。クロススペクトル成分データは、ＦＦＴ群３０１の出力データと同様、複素数のデータであり、実部と虚部を有する。加算部３０７は、それら複素数のデータについて、同じ時刻及び同じ複素周波数成分毎に、加算処理を行う。
　この加算処理によって、多数のクロススペクトル演算部群３０２の出力データが、１系統分の複素数データに集約される。

　加算部３０７の出力データは、積算部３０８に入力される。
　積算部３０８は、１秒の時間軸上に存在する１６×１０^６個の複素周波数データについて、各々の複素周波数成分毎に積算処理を行う。最終的に、１秒の計測についてＦＦＴ群３０１の複素周波数成分データが、積算部３０８から出力される。

　従来技術の、アナログ信号処理のみで構成されるフェーズドアレイアンテナは、遅延処理に遅延線を使用していた。これは文字通り、長さの異なる複数の導線であり、遅延させたい時間に応じて長さの異なる遅延線をスイッチで選択する。このような遅延線は、大きな遅延を作り出すことが困難である。

　これに対し、本発明の実施形態に係るフェーズドアレイアンテナ装置１０１では、遅延にサンプルクロックの相対的タイミングのズレを用いる。このため、遅延時間を大きく設定することが可能である。

　［フェーズドアレイアンテナ装置１０１：１系統の機能ブロック］
　これより、フェーズドアレイアンテナ装置１０１のより詳細なデータ処理と、アンテナ素子１０３から入力される信号が最後の積算部３０８から出力されるデータに変換される様子を、図面を参照して説明する。
　図５は、フェーズドアレイアンテナ装置１０１の、１系統の機能構成を示すブロック図である。
　図６Ａは、プリアンプ３０３から出力されるアナログ信号を概念的に示す模式図である。
　図６Ｂは、Ａ／Ｄ変換器５０３から得られるデジタルデータを概念的に示す模式図である。
　図６Ｃは、ＦＦＴ５０５から得られる複素周波数データを概念的に示す模式図である。
　図６Ｄは、クロススペクトル演算部５０６の演算の様子を概念的に示す模式図である。

　図５に示すように、アンテナ素子１０３から出力される信号は、プリアンプ３０３によって増幅される。図６Ａに示すようなプリアンプ３０３の出力信号は、分配器５０１によって複数個に分岐される。これ以降、分配器５０１から出力される複数個の出力信号を処理する回路機能ブロックの一列分を、小系統と呼ぶ。すなわち、１個のアンテナ素子１０３に接続されている１系統のフロントエンド部１０４及びＦＦＴは、複数個の小系統の回路機能ブロックよりなる。

　第一小系統に属する第一のバンドパスフィルタである第一ＢＰＦ５０２ａ（図５中「ＢＰＦ１」と略記）は、第一の帯域０～８１９２ＭＨｚの電波が通過する。
　第二小系統に属する第二のバンドパスフィルタである第二ＢＰＦ５０２ｂ（図５中「ＢＰＦ２」と略記）は、第二の帯域８１９２～１６３８４ＭＨｚの電波が通過する。
　第三小系統に属する第三のバンドパスフィルタである第三ＢＰＦ５０２ｃ（図５中「ＢＰＦ３」と略記）は、第三の帯域１６３８４～２４５７６ＭＨｚの電波が通過する。
　第四小系統に属する第四のバンドパスフィルタである第四ＢＰＦ５０２ｄ（図５中「ＢＰＦ４」と略記）は、第四の帯域２４５７６～３２７６８ＭＨｚの電波が通過する。

　なお、図５では第一小系統から第四小系統しか記載されていないが、勿論、これ以上の小系統を設けることも可能である。その際は、（ｋ－１）×８１９２～ｋ×８１９２ＭＨｚ（ｋは自然数）のＢＰＦを設けることとなる。
　これら各小系統に含まれる第一ＢＰＦ５０２ａ、第二ＢＰＦ５０２ｂ、第三ＢＰＦ５０２ｃ及び第四ＢＰＦ５０２ｄは、後述するエイリアシング効果を厳密に作用させるために、極めて急峻な肩特性を有するＢＰＦが採用される。

　本発明の実施形態のフェーズドアレイアンテナ装置１０１では、ＦＦＴにおける最終出力である周波数成分の間隔を、１６進数の自然数倍になる扱い易い値（１６ＭＨｚ）にするために、敢えて、サンプリング周波数を１６３８４×１０^６Ｈｚ（１６．３８４ＧＨｚ）に設定している。つまり、１０２４ポイントのＦＦＴにて高速フーリエ変換処理を実行した結果、最終出力である周波数成分の間隔は、（１６３８４／２）／５１２＝１６ＭＨｚになる。

　これに対して、もし、サンプ
リング周波数を、従来の電子回路にて多用されている１６ＭＨｚの逓倍である１６ＧＨｚにすると、１０２４ポイントのＦＦＴにて高速フーリエ変換処理を実行した結果、最終出力である周波数成分の間隔は、（１６０００／２）／５１２＝１５．６２５ＭＨｚになってしまう。

　例えば、１６ＭＨｚ、あるいは１５．６２５ＭＨｚ間隔で並ぶ各周波数成分のデータから、例えば４０００ＭＨｚのデータが何番目かを探す時に、直感的に結果を導き易い手法は、前者である。
　すなわち、製品の使い勝手という観点から、最終出力の間隔を扱い易い値にするため、最適なサンプリング周波数が決められている。

　そして、サンプリング周波数を２のべき乗の整数倍に設定することで、データサンプル数を２のべき乗の数で取り扱うことが可能になる。また、最終的に得られる周波数成分の強度が１６ＭＨｚ毎の区切りであるため、データ解析が容易である。
　このサンプリング周波数の設定と、後述するバンドパスフィルタの周波数帯の設定によって、従来のアナログ回路の信号処理では実現できなかった、広い周波数帯における周波数成分の電波の強度をシームレスに取得することが可能になる。

　第一小系統の第一ＢＰＦ５０２ａの出力信号は、第一Ａ／Ｄ変換器５０３ａ（図５中「ＡＤＣ１」）に入力される。
　第二小系統の第二ＢＰＦ５０２ｂの出力信号は、第二Ａ／Ｄ変換器５０３ｂ（図５中「ＡＤＣ２」）に入力される。
　第三小系統の第三ＢＰＦ５０２ｃの出力信号は、第三Ａ／Ｄ変換器５０３ｃ（図５中「ＡＤＣ３」）に入力される。
　第四小系統の第四ＢＰＦ５０２ｄの出力信号は、第四Ａ／Ｄ変換器５０３ｄ（図５中「ＡＤＣ４」）に入力される。
　なお、第一ＢＰＦ５０２ａ、第二ＢＰＦ５０２ｂ、第三ＢＰＦ５０２ｃ及び第四ＢＰＦ５０２ｄの出力側に接続される機能ブロックは、各小系統において全て同一の回路機能ブロックが接続されている。

　第一Ａ／Ｄ変換器５０３ａ、第二Ａ／Ｄ変換器５０３ｂ、第三Ａ／Ｄ変換器５０３ｃ及び第四Ａ／Ｄ変換器５０３ｄはそれぞれ、各々のＢＰＦから入力されるアナログ信号をＡ／Ｄ変換し、図６Ｂに示すようなデジタルデータを出力する。
　第一Ａ／Ｄ変換器５０３ａ、第二Ａ／Ｄ変換器５０３ｂ、第三Ａ／Ｄ変換器５０３ｃ及び第四Ａ／Ｄ変換器５０３ｄは、全て同一の回路構成のＡ／Ｄ変換器である。そしてこれらは全て、サンプリングクロック１６．３８４ＧＨｚでＡ／Ｄ変換を行う。
　なおこれ以降、第一Ａ／Ｄ変換器５０３ａ、第二Ａ／Ｄ変換器５０３ｂ、第三Ａ／Ｄ変換器５０３ｃ及び第四Ａ／Ｄ変換器５０３ｄを区別しないときは、Ａ／Ｄ変換器５０３と称する。

　したがってナイキストの定理により、これらＡ／Ｄ変換器５０３は８．１９２ＧＨｚまでの周波数の信号をＡ／Ｄ変換可能である。８．１９２ＧＨｚを超える周波数の信号は、エイリアシングを応用することで、低い周波数として現れる信号をＡ／Ｄ変換する。

　例えば、８．２ＧＨｚという信号は、第二小系統の第二ＢＰＦ５０２ｂのみを通過する。そして、第二Ａ／Ｄ変換器５０３ｂにおいて、８２００－８１９２＝８ＭＨｚという折り返し雑音として検出される。しかし、第二Ａ／Ｄ変換器５０３ｂがこの８ＭＨｚという信号をＡ／Ｄ変換すれば、実質的に８．２ＧＨｚをＡ／Ｄ変換したことと概ね同義になる。

　前述のように、第一ＢＰＦ５０２ａ、第二ＢＰＦ５０２ｂ、第三ＢＰＦ５０２ｃ及び第四ＢＰＦ５０２ｄの出力側に接続される機能ブロックは、各小系統において全て同一の回路機能ブロックが接続されている。すなわち、第一Ａ／Ｄ変換器５０３ａ、第二Ａ／Ｄ変換器５０３ｂ、第三Ａ／Ｄ変換器５０３ｃ及び第四Ａ／Ｄ変換器５０３ｄは、全て同一の回路構成のＡ／Ｄ変換器である。
　第一レジスタ５０４ａ（図５中「ＲＥＧ１」）、第二レジスタ５０４ｂ（図５中「ＲＥＧ２」）、第三レジスタ５０４ｃ（図５中「ＲＥＧ３」）及び第四レジスタ５０４ｄ（図５中「ＲＥＧ４」）は、全て同一の回路構成のレジスタである。

　第一ＦＦＴ５０５ａ（図５中「ＦＦＴ１」）、第二ＦＦＴ５０５ｂ（図５中「ＦＦＴ２」）、第三ＦＦＴ５０５ｃ（図５中「ＦＦＴ３」）及び第四ＦＦＴ５０５ｄ（図５中「ＦＦＴ４」）は、全て同一の回路構成のＦＦＴである。
　更に、各小系統に接続される第一クロススペクトル演算部５０６ａ、第二クロススペクトル演算部５０６ｂ、第三クロススペクトル演算部５０６ｃ及び第四クロススペクトル演算部５０６ｄも、全て同一の回路構成である。

　よって、説明の冗長性を排除するため、これ以降は第一の帯域０～８１９６ＭＨｚの電波を受信する第一小系統についてのみ説明を続ける。
　なおこれ以降、第一ＦＦＴ５０５ａ、第二ＦＦＴ５０５ｂ、第三ＦＦＴ５０５ｃ及び第四ＦＦＴ５０５ｄを区別しないときは、ＦＦＴ５０５と称する。
　同様に、第一クロススペクトル演算部５０６ａ、第二クロススペクトル演算部５０６ｂ、第三クロススペクトル演算部５０６ｃ及び第四クロススペクトル演算部５０６ｄを区別しないときは、クロススペクトル演算部５０６と称する。

　第一Ａ／Ｄ変換器５０３ａの出力データは、第一レジスタ５０４ａによって保持される。そして、第一レジスタ５０４ａに保持されているデジタルデータは、第一ＦＦＴ５０５ａに供給される。
　第一ＦＦＴ５０５ａは、第一レジスタ５０４ａに保持されている１秒間のサンプルデータに対し、１０２４個のサンプルデータ毎に周知の高速フーリエ変換を施し、５１２組の複素周波数データに変換する。この処理を、１秒間のサンプルデータに対して繰り返す。

　第一レジスタ５０４ａには、１６３８４×１０^６個のサンプルデータが格納されている。これに対して、第一ＦＦＴ５０５ａは１０２４個ずつＦＦＴを実行する。つまり第一ＦＦＴ５０５ａは、１６３８４×１０^６÷１０２４＝１６×１０^６回、ＦＦＴを実行する。すると、図６Ｂに示されるデジタルデータが、図６Ｃに示すように５１２個の複素周波数データの１６×１０^６組に変換される。

　図６Ｃ中、５１２個の複素周波数データは、１ｓｅｃ÷（１６×１０^６）＝６２．５×１０^－９ｓｅｃ＝６２．５ｎｓｅｃの、第一レジスタ５０４ａに保持されていたサンプルデータに相当する。このため、図６Ｃにおける横軸の目盛り間隔は６２．５ｎｓｅｃになっている。

　図６Ｃに示すデータは、第一小系統における第一の帯域０～８１９２ＭＨｚまでの電波の信号に対するＦＦＴ処理の結果である。このデータ量が、異なる周波数帯毎に第二小系統、第三小系統、第四小系統…と続く。

　第一ＦＦＴ５０５ａから出力される複素周波数データは、第一クロススペクトル演算部５０６ａに入力される。クロススペクトル演算部は、２個の小系統のＦＦＴが出力する複素周波数成分データについて、片方のＦＦＴが出力する複素周波数成分データの複素成分の符号を逆転した上で、同じ時間かつ同じ複素周波数成分のデータ同士を乗算する。片方の複素周波数成分データの複素成分の符号を逆転するということは、片方の複素周波数成分データの共役複素数を得ることを意味する。この演算は以下に示すクロススペクトルの定義式そのものである。

　なお、上記クロススペクトルの定義式において、方位角を示すｅｘｐ（－ｊ２πｆτ）の項は、Ａ／Ｄ変換器５０３においてクロック制御部１０６によってサンプリングクロックの入力タイミングをずらすことで実現される。

　図６Ｄは、第一クロススペクトル演算部５０６ａにおける、ある時間の複素周波数データ同士の演算を概念的に示す模式図である。ある１系統のＦＦＴから出力される複素周波数データは、０Ｈｚから１６ＭＨｚ毎に５１２個存在する。これら複素周波数データを、同じ周波数成分毎に、片方は共役複素数に変換した上で乗算する。

　図７Ｅは、第一クロススペクトル演算部５０６ａが出力する複素周波数成分データ群を概念的に示す模式図である。２系統のＦＦＴが出力する複素周波数データの乗算を行ったので、データの数と形態は図６Ｃに示されるＦＦＴの出力と同じである。

　図７Ｆは、加算部３０７の演算の全体像を概念的に示す模式図である。
　図８Ｇは、加算部３０７の演算の一部分を概念的に示す模式図である。
　図７Ｆに示すように、加算部３０７は、データ処理部１０５の内部に含まれている６×６＝３６組のクロススペクトル演算部群３０２に含まれる、多数のクロススペクトル演算部５０６の出力データについて、同じ時間軸かつ同じ周波数成分について加算処理を行う。より詳細には、図８Ｇに示すように、同じ時間軸に存在する２組のＦＦＴの出力データについて、同じ周波数成分同士の加算を行う。

　図８Ｈは、加算部３０７が出力するデータの形態を概念的に示す模式図である。
　多数のクロススペクトル演算部５０６の出力データが加算部３０７によって１組にまとまり、図６Ｃ及び図７Ｅに示した複素周波数データの形態と同じになった。

　図９Ｉは、積算部３０８の演算を概念的に示す模式図である。
　積算部３０８は、加算部３０７が出力した、時間軸方向に１６×１０^６個存在する、５１２組の複素周波数データについて、同じ周波数成分毎に積算処理を実行する。すなわち積算部３０８の積算は、加算部３０７の出力データを時間積分することと同義である。最終的に、積算部３０８から５１２組の複素周波数データが得られる。

　ＦＦＴ５０５には１０２４個のデータが入力される。もし、ＦＦＴ５０５を１回だけ実行するならば、６２．５ｎｓｅｃだけＡ／Ｄ変換器から出力されたデータを用いればよい。しかし、地上では様々な機器によるＲＦＩが発生しており、人工電波に起因するＲＦＩは自然界の物品から発生する微弱な電磁波と比べて極めて強い電波である。このため、ＲＦＩの影響をできるだけ除去するには、長時間の時間積分によってＲＦＩの影響を十分低減することが好ましい。そこで、１秒という長時間の計測を行い、得られた膨大なデジタルデータに対してＦＦＴ５０５を繰り返し実行し、各アンテナの組のクロススペクトルを算出して、それらを全て加算した後で、積算部３０８で時間積分を実行する。

　図６から図９に至るまで、第一の帯域０～８．１９２ＧＨｚ迄の周波数範囲における信号処理及びデータ処理のみ説明した。この処理が、第二の帯域８．１９２～１６．３８４ＧＨｚ、第三の帯域１６．３８４～２４．５７６ＧＨｚ、第四の帯域２４．５７６～３２．７６８ＧＨｚ…と、同時に遂行される。

　［フェーズドアレイアンテナ装置１０１：動作原理］
　図１０は、フェーズドアレイアンテナ装置１０１の動作原理を示す概念図である。
　２個のアンテナ素子１０３の出力信号をある時間Ｔにおいて乗算して積分すると、積分時間Ｔにおける２個のアンテナの出力信号の相互相関を得ることができる。相互相関の定義式は以下の式で表される。

　上記の相互相関の定義式において、τはアンテナ素子１０３に与える遅延である。図１０では、τが０のときに相互相関ｘが最大値を示し（点Ｐ１００１）、τが値を持ち始めると直ちにｘが減少し（点Ｐ１００２）、更にτが増加するとｘが僅かに増加し（点Ｐ１００３）、その後はτが大きくなるに連れてｘが０近辺の値に収束する有り様を示している。したがって、τを電気的に変化させれば、２個のアンテナ素子１０３から得られる相互相関の受信感度方位角を変化させることが可能になる。

　［フェーズドアレイアンテナ装置１０１：実験結果］
　発明者らは、本発明の正当性を検証するため、２個のアンテナ素子１０３を用いて、複数の周波数のマイクロ波を受信して、図３及び図５に示したとほぼ同一の信号処理及びデータ処理を実行してみた。

　図１１Ａは、２個のアンテナ素子１０３を用いて、単一の周波数のマイクロ波を受信して、クロススペクトル演算処理を行った結果を模式的に示すグラフである。横軸は方位角であり、縦軸は正規化したクロススペクトル強度である。
　図１１Ｂは、２個のアンテナ素子１０３を用いて、３個の異なる周波数のマイクロ波を受信して、クロススペクトル演算処理を行った結果を模式的に示すグラフである。横軸は方位角であり、縦軸は正規化したクロススペクトル強度である。このため、縦軸に単位はない。
　なお、図１１Ａ及び図１１Ｂに示す模式的なグラフにおいて、２個のアンテナ素子１０３の出力データには相対的な遅延を与えていない。

　図１１Ａに示す模式的なグラフは、クロススペクトルが方位角０°において最大値を示し、方位角がずれるに連れてクロススペクトルが周期的に増減する有様を示している。この、本来の方位角の中心からずれてゲインが増減する部分がグレーティングローブ（grating lobe）である。そして、図１１Ｂに示すように、複数の周波数においても方位角０°において最大値を示すこと、グレーティングローブが周波数に依存して増減することがわかる。

　以上に説明したフェーズドアレイアンテナ装置１０１は、３次元空間において指向性の鋭い、点状のアンテナビームを形成するために、図１に示したように縦と横にアンテナアレイを展開した形状にしたが、二次元空間におけるアンテナの指向性を考慮するのであれば、一直線状のアンテナアレイであってもよい。

　以上に説明したフェーズドアレイアンテナ装置１０１は、以下の構成を有する。
　図１を参照して、１行１列アンテナ素子１０３ａを基準とし、これを第一アンテナ素子と記述する。すると、１行１列アンテナ素子１０３ａから出力される信号を増幅する１行１列プリアンプ３０３ａは、第一アンテナ素子から得られる信号を増幅する第一プリアンプと記述することができる。
　次に、１行１列プリアンプ３０３ａの出力信号から所定の周波数帯域の信号のみ通過させる１行１列ＢＰＦ群３０４ａは、第一プリアンプの出力信号から所定の周波数帯域の信号のみ通過させる第一ＢＰＦと記述することができる。
　次に、１行１列ＢＰＦ群３０４ａの出力信号をデジタルデータに変換する１行１列Ａ／Ｄ変換器群３０５ａは、第一ＢＰＦの出力信号をデジタルデータに変換する第一Ａ／Ｄ変換器と記述することができる。
　次に、１行１列Ａ／Ｄ変換器群３０５ａが出力するデータにフーリエ変換を行う１行１列ＦＦＴ群３０１ａは、第一Ａ／Ｄ変換器が出力するデータにフーリエ変換を行う第一ＦＦＴと記述することができる。
　次に、１行１列アンテナ素子１０３ａの隣に距離ｄだけ離間して配置される１行２列アンテナ素子１０３ｂは、第一アンテナ素子から所定の距離だけ離間して配置される第二アンテナ素子と記述することができる。
　次に、１行２列アンテナ素子１０３ｂから出力される信号を増幅する１行２列プリアンプ３０３ｂは、第二アンテナ素子から得られる信号を増幅する第二プリアンプと記述することができる。
　次に、１行２列プリアンプ３０３ｂの出力信号から所定の周波数帯域の信号のみ通過させる１行２列ＢＰＦ群３０４ｂは、第二プリアンプの出力信号から所定の周波数帯域の信号のみ通過させる第二ＢＰＦと記述することができる。
　次に、１行２列ＢＰＦ群３０４ｂの出力信号をデジタルデータに変換する１行２列Ａ／Ｄ変換器群３０５ｂは、第二ＢＰＦの出力信号をデジタルデータに変換する第二Ａ／Ｄ変換器と記述することができる。
　次に、１行２列Ａ／Ｄ変換器群３０５ｂが出力するデータにフーリエ変換を行う１行２列ＦＦＴ群３０１ｂは、第二Ａ／Ｄ変換器が出力するデータにフーリエ変換を行う第二ＦＦＴと記述することができる。
　次に、１行１列ＦＦＴ群３０１ａの出力データ及び１行２列ＦＦＴ群３０１ｂの出力データの、同一の複素周波数成分同士について、片方を共役複素数に変換した上で乗算する第一クロススペクトル演算部群３０２ａは、第一ＦＦＴの出力データ及び第二ＦＦＴの出力データの、同一の複素周波数成分同士について、片方を共役複素数に変換した上で乗算する第一クロススペクトル演算部と記述することができる。
　そして、１行１列Ａ／Ｄ変換器群３０５ａと１行２列Ａ／Ｄ変換器群３０５ｂに対し、出力タイミングを相対的にずらしたサンプリングクロックを供給するクロック制御部１０６は、第一Ａ／Ｄ変換器と第二Ａ／Ｄ変換器に対し、出力タイミングを相対的にずらしたサンプリングクロックを供給するクロック制御部と記述することができる。

　また更に、１行３列アンテナ素子１０３ｃは、１行１列アンテナ素子１０３ａと１行２列アンテナ素子１０３ｂが配置される直線上に、１行２列アンテナ素子１０３ｂから、１行１列アンテナ素子１０３ａと１行２列アンテナ素子１０３ｂとの間隔の自然数倍の距離に配置される。この１行３列アンテナ素子１０３ｃは、第一アンテナ素子と第二アンテナ素子が配置される直線上に、第二アンテナ素子から、第一アンテナ素子と第二アンテナ素子との間隔の自然数倍の距離に配置される第三アンテナ素子と記述することができる。
　次に、１行３列アンテナ素子１０３ｃから得られる信号を増幅する１行３列プリアンプ３０３ｃは、第三アンテナ素子から得られる信号を増幅する第三プリアンプと記述することができる。
　次に、１行３列プリアンプ３０３ｃの出力信号から１行１列ＢＰＦ群３０４ａと同一の周波数帯域の信号のみ通過させる１行３列ＢＰＦ群３０４ｃは、第三プリアンプの出力信号から第一ＢＰＦと同一の周波数帯域の信号のみ通過させる第三ＢＰＦと記述することができる。
　次に、１行３列ＢＰＦ群３０４ｃの出力信号をデジタルデータに変換する１行３列Ａ／Ｄ変換器群３０５ｃは、第三ＢＰＦの出力信号をデジタルデータに変換する第三Ａ／Ｄ変換器と記述することができる。
　次に、１行３列Ａ／Ｄ変換器群３０５ｃが出力するデータにフーリエ変換を行う１行３列ＦＦＴ群３０１ｃは、第三Ａ／Ｄ変換器が出力するデータにフーリエ変換を行う第三ＦＦＴと記述することができる。
　次に、１行１列ＦＦＴ群３０１ａの出力データ及び１行３列ＦＦＴ群３０１ｃの出力データの、同一の複素周波数成分同士について、片方を共役複素数に変換した上で乗算する第四クロススペクトル演算部群３０２ｄは、第一ＦＦＴの出力データ及び第三ＦＦＴの出力データの、同一の複素周波数成分同士について、片方を共役複素数に変換した上で乗算する第二クロススペクトル演算部と記述することができる。
　次に、１行２列ＦＦＴ群３０１ｂの出力データ及び１行３列ＦＦＴ群３０１ｃの出力データの、同一の複素周波数成分同士について、片方を共役複素数に変換した上で乗算する第三クロススペクトル演算部群３０２ｃは、第二ＦＦＴの出力データ及び第三ＦＦＴの出力データの、同一の複素周波数成分同士について、片方を共役複素数に変換した上で乗算する第三クロススペクトル演算部と記述することができる。

　また更に、２行１列アンテナ素子１０３ｅは、１行１列アンテナ素子１０３ａと１行２列アンテナ素子１０３ｂが配置される直線と直交すると共に１行１列アンテナ素子１０３ａと交わる直線上に、１行１列アンテナ素子１０３ａから、１行１列アンテナ素子１０３ａと１行２列アンテナ素子１０３ｂとの間隔の自然数倍の距離に配置される。この２行１列アンテナ素子１０３ｅは、第一アンテナ素子と第二アンテナ素子が配置される直線と直交すると共に第一アンテナ素子と交わる直線上に、第一アンテナ素子から、第一アンテナ素子と第二アンテナ素子との間隔の自然数倍の距離に配置される第四アンテナ素子と記述することができる。
　２行１列アンテナ素子１０３ｅには、図４において不図示であるものの、１行１列アンテナ素子１０３ａ、１行２列アンテナ素子１０３ｂ、１行３列アンテナ素子１０３ｃ及び１行４列アンテナ素子１０３ｄと同様に、２行１列アンテナ素子１０３ｅから得られる信号を増幅するプリアンプが存在する。このプリアンプは、第四アンテナ素子から得られる信号を増幅する第四プリアンプと記述することができる。
　また同様に、２行１列アンテナ素子１０３ｅから得られる信号を増幅するプリアンプには、図４において不図示であるものの、プリアンプの出力信号から１行１列ＢＰＦ群３０４ａと同一の周波数帯域の信号のみ通過させるＢＰＦ群が存在する。このＢＰＦ群は、第四プリアンプの出力信号から第一ＢＰＦと同一の周波数帯域の信号のみ通過させる第四ＢＰＦと記述することができる。
　また同様に、２行１列アンテナ素子１０３ｅから得られる信号について所定の周波数帯域の信号のみ通過させるＢＰＦ群には、図４において不図示であるものの、ＢＰＦ群の出力信号をデジタルデータに変換するＡ／Ｄ変換器群が存在する。このＡ／Ｄ変換器群は、第四ＢＰＦの出力信号をデジタルデータに変換する第四Ａ／Ｄ変換器と記述することができる。
　また同様に、２行１列アンテナ素子１０３ｅから得られる信号をデジタルデータに変換するＡ／Ｄ変換器群には、図４において不図示であるものの、Ａ／Ｄ変換器群の出力データにフーリエ変換を行うＦＦＴが存在する。このＦＦＴは、第四Ａ／Ｄ変換器が出力するデータにフーリエ変換を行う第四ＦＦＴと記述することができる。
　そして、図４において不図示であるものの、第五クロススペクトル演算グループ４０２ａは、１行１列アンテナ素子１０３ａ、２行１列アンテナ素子１０３ｅ、３行１列アンテナ素子１０３ｉ及び４行１列アンテナ素子１０３ｍの信号を処理する不図示の６個のクロススペクトル演算部群３０２を含む。したがって、第五クロススペクトル演算グループ４０２ａには、図４の第一クロススペクトル演算部群３０２ａに相当する、１行１列アンテナ素子１０３ａと２行１列アンテナ素子１０３ｅの信号を処理するクロススペクトル演算部群が存在する。このクロススペクトル演算部群は、第一ＦＦＴの出力データ及び第四ＦＦＴの出力データの、同一の複素周波数成分同士について、片方を共役複素数に変換した上で乗算する第四クロススペクトル演算部と記述することができる。

　図１から図４にて説明した、非特許文献２に開示されている技術を用いたアンテナ素子１０３の配置とクロススペクトル演算部群３０２との組み合わせは、フェーズドアレイアンテナ装置１０１において鋭い指向性を実現するための技術である。このため、第一アンテナ素子と第二アンテナ素子の位置関係や、あるいは第一アンテナ素子と第四アンテナ素子の位置関係等は、図１に示す正方形形状のフレーム１０２の、辺に相当する箇所の組み合わせのみを説明した。フェーズドアレイアンテナ装置１０１は、フレーム１０２の辺に相当する箇所に、非特許文献２の技術に相当するアンテナ素子１０３の配置を実現している。したがって、これまで説明したフェーズドアレイアンテナ装置１０１におけるクロススペクトル演算部群３０２の個数は、上述のように４８個であった。
　一方、本発明の実施形態に係るフェーズドアレイアンテナ装置１０１は、非特許文献２に開示される技術に基づく、アンテナ素子１０３の配置とクロススペクトル演算部群３０２との組み合わせに限られない。
　フェーズドアレイアンテナ装置１０１において鋭い指向性を実現するのではなく、短時間に様々な指向性の受信電波信号を得ることを目的とするならば、必ずしも非特許文献２に開示される技術に基づかないアンテナ素子１０３の組み合わせでもよい。例えば第二アンテナ素子と第四アンテナ素子の位置関係のように、正方形形状のフレーム１０２において斜めの配置関係のアンテナ素子１０３同士の組み合わせにおいてクロススペクトル演算部群３０２を設けることも可能である。
　このようにあらゆるアンテナ素子１０３の組み合わせを考えると、本発明のフェーズドアレイアンテナ装置１０１は、_１６Ｃ_１５＝（１６×１５）÷（２×１）＝１２０通りの、アンテナ素子１０３の組み合わせが想定できる。したがって、本発明のフェーズドアレイアンテナ装置１０１は、４８個に限られず、１２０個のクロススペクトル演算部群３０２を配置することが可能である。

　本発明の実施形態では、フェーズドアレイアンテナ装置１０１を説明した。
　本発明の実施形態に係るフェーズドアレイアンテナ装置１０１は、冗長性を排除したアンテナ素子１０３の組み合わせを用いて、アンテナ素子１０３の直下で広い周波数範囲のアナログ信号に対し、直接Ａ／Ｄ変換を実行する。その際、２個のアンテナ素子１０３の出力アナログ信号に対して、所望の方位角に応じて、Ａ／Ｄ変換器に供給するサンプリングクロックの供給タイミングを相対的にずらすことで、２個のアンテナ素子１０３から得られる出力デジタルデータに時間差を設ける。時間差は、２個のアンテナ素子１０３の距離に応じてサンプリングクロックをずらすステップ数を自然数倍する。

　Ａ／Ｄ変換器から出力されるデータは、ＦＦＴ５０５によって複素周波数成分データに変換される。２系統のＦＦＴ５０５が出力する複素周波数成分データは、クロススペクトル演算部によって片方が共役複素数に変換された上で乗算される。クロススペクトル演算部が出力する複素周波数成分データは、同一時刻及び同一周波数成分毎に加算された上で、時間積分されて、複素周波数成分の強度データが得られる。

　本発明の実施形態に係るフェーズドアレイアンテナ装置１０１は、従来の電波を扱う技術とは異なる技術的アプローチを用いている。通常、アンテナから得られる電波に基づく高周波信号を扱う際には、同調回路や中間周波数等へのダウンコンバージョン等を使用する。しかし、本発明の実施形態に係るフェーズドアレイアンテナ装置１０１は、同調回路、ＰＬＬ、中間周波数等を使わない。アンテナから得られる信号を、ＢＰＦを介した後、直接Ａ／Ｄ変換し、ＦＦＴ５０５で周波数領域のデータに変換する。この一連のアナログ信号の処理において、同調回路等は使われない。
　Ａ／Ｄ変換器の前段にＢＰＦを設けて、Ａ／Ｄ変換器がサンプル可能な周波数より高い周波数の信号をエイリアシングを用いて検出する。また、サンプリング周波数を１６進数の整数倍に設定することで、ＦＦＴ５０５に好適なデータサンプルを提供する。

　以上、本発明の実施形態に係るフェーズドアレイアンテナ装置１０１は、これまでの無線通信やマイクロ波放射計等の技術とは大きく異なる技術的アプローチと種々の工夫により、極めて広い周波数範囲の微弱な電磁波を、周波数成分毎に検出することが可能になる。また、本発明の実施形態に係るフェーズドアレイアンテナ装置１０１は、機械可動部品を全く使わないため、従来品と比べて長寿命であることは明白である。
　また、回転駆動させる必要がないため、従来品よりも容易に装置の規模を大きくすることが可能である。このことは、アンテナ装置の空間分解能の点で有利である。

　以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、請求の範囲に記載した本発明の要旨を逸脱しない限りにおいて、他の変形例、応用例を含む。

　１０１…フェーズドアレイアンテナ装置、１０２…フレーム、１０３…アンテナ素子、１０３ａ…１行１列アンテナ素子、１０３ｂ…１行２列アンテナ素子、１０３ｃ…１行３列アンテナ素子、１０３ｄ…１行４列アンテナ素子、１０３ｅ…２行１列アンテナ素子、１０３ｆ…２行２列アンテナ素子、１０３ｇ…２行３列アンテナ素子、１０３ｈ…２行４列アンテナ素子、１０３ｉ…３行１列アンテナ素子、１０３ｊ…３行２列アンテナ素子、１０３ｋ…３行３列アンテナ素子、１０３ｌ…３行４列アンテナ素子、１０３ｍ…４行１列アンテナ素子、１０３ｎ…４行２列アンテナ素子、１０３ｏ…４行３列アンテナ素子、１０３ｐ…４行４列アンテナ素子、１０４…フロントエンド部、１０４ａ…１行１列フロントエンド部、１０４ｂ…１行２列フロントエンド部、１０４ｃ…１行３列フロントエンド部、１０４ｄ…１行４列フロントエンド部、１０４ｏ…４行３列フロントエンド部、１０４ｐ…４行４列フロントエンド部、１０５…データ処理部、１０６…クロック制御部、２０１…ホーンアンテナエレメント、３０１…ＦＦＴ群、３０１ａ…１行１列ＦＦＴ群、３０１ｂ…１行２列ＦＦＴ群、３０１ｃ…１行３列ＦＦＴ群、３０１ｄ…１行４列ＦＦＴ群、３０１ｏ…４行３列ＦＦＴ群、３０１ｐ…４行４列ＦＦＴ群、３０２…クロススペクトル演算部群、３０２ａ…第一クロススペクトル演算部群、３０２ｂ…第二クロススペクトル演算部群、３０２ｃ…第三クロススペクトル演算部群、３０２ｄ…第四クロススペクトル演算部群、３０２ｅ…第五クロススペクトル演算部群、３０２ｆ…第六クロススペクトル演算部群、３０２ｍ…第ｍクロススペクトル演算部群、３０３…プリアンプ、３０３ａ…１行１列プリアンプ、３０３ｂ…１行２列プリアンプ、３０３ｃ…１行３列プリアンプ、３０３ｄ…１行４列プリアンプ、３０３ｏ…４行３列プリアンプ、３０３ｐ…４行４列プリアンプ、３０４ａ…１行１列ＢＰＦ群、３０４ｂ…１行２列ＢＰＦ群、３０４ｃ…１行３列ＢＰＦ群、３０４ｄ…１行４列ＢＰＦ群、３０４ｏ…４行３列ＢＰＦ群、３０４ｐ…４行４列ＢＰＦ群、３０５…Ａ／Ｄ変換器群、３０５ａ…１行１列Ａ／Ｄ変換器群、３０５ｂ…１行２列Ａ／Ｄ変換器群、３０５ｃ…１行３列Ａ／Ｄ変換器群、３０５ｄ…１行４列Ａ／Ｄ変換器群、３０５ｏ…４行３列Ａ／Ｄ変換器群、３０５ｐ…４行４列Ａ／Ｄ変換器群、３０６…レジスタ群、３０６ａ…１行１列レジスタ群、３０６ｂ…１行２列レジスタ群、３０６ｃ…１行３列レジスタ群、３０６ｄ…１行４列レジスタ群、３０６ｏ…４行３列レジスタ群、３０６ｐ…４行４列レジスタ群、３０７…加算部、３０８…積算部、４０１…クロススペクトル演算グループ、４０１ａ…第一クロススペクトル演算グループ、４０１ｂ…第二クロススペクトル演算グループ、４０１ｃ…第三クロススペクトル演算グループ、４０１ｄ…第四クロススペクトル演算グループ、４０２…クロススペクトル演算グループ、４０２ａ…第五クロススペクトル演算グループ、４０２ｂ…第六クロススペクトル演算グループ、４０２ｃ…第六クロススペクトル演算グループ、４０２ｄ…第六クロススペクトル演算グループ、５０１…分配器、５０２ａ…第一ＢＰＦ、５０２ｂ…第二ＢＰＦ、５０２ｃ…第三ＢＰＦ、５０２ｄ…第四ＢＰＦ、５０３…Ａ／Ｄ変換器、５０３ａ…第一Ａ／Ｄ変換器、５０３ｂ…第二Ａ／Ｄ変換器、５０３ｃ…第三Ａ／Ｄ変換器、５０３ｄ…第四Ａ／Ｄ変換器、５０４ａ…第一レジスタ、５０４ｂ…第二レジスタ、５０４ｃ…第三レジスタ、５０４ｄ…第四レジスタ、５０５…ＦＦＴ、５０５ａ…第一ＦＦＴ、５０５ｂ…第二ＦＦＴ、５０５ｃ…第三ＦＦＴ、５０５ｄ…第四ＦＦＴ、５０６…クロススペクトル演算部、５０６ａ…第一クロススペクトル演算部、５０６ｂ…第二クロススペクトル演算部、５０６ｃ…第三クロススペクトル演算部、５０６ｄ…第四クロススペクトル演算部

Claims

　第一アンテナ素子と、
　前記第一アンテナ素子から得られる信号を増幅する第一プリアンプと、
　前記第一プリアンプの出力信号から所定の周波数帯域の信号のみ通過させる第一ＢＰＦと、
　前記第一ＢＰＦの出力信号をデジタルデータに変換する第一Ａ／Ｄ変換器と、
　前記第一Ａ／Ｄ変換器が出力するデータにフーリエ変換を行う第一ＦＦＴと、
　前記第一アンテナ素子から所定の距離だけ離間して配置される第二アンテナ素子と、
　前記第二アンテナ素子から得られる信号を増幅する第二プリアンプと、
　前記第二プリアンプの出力信号から前記第一ＢＰＦと同一の周波数帯域の信号のみ通過させる第二ＢＰＦと、
　前記第二ＢＰＦの出力信号をデジタルデータに変換する第二Ａ／Ｄ変換器と、
　前記第二Ａ／Ｄ変換器が出力するデータにフーリエ変換を行う第二ＦＦＴと、
　前記第一ＦＦＴの出力データ及び前記第二ＦＦＴの出力データの、同一の複素周波数成分同士について、片方を共役複素数に変換した上で乗算する第一クロススペクトル演算部と、
　前記第一Ａ／Ｄ変換器と前記第二Ａ／Ｄ変換器に対し、出力タイミングを相対的にずらしたサンプリングクロックを供給するクロック制御部と
を具備するフェーズドアレイアンテナ装置。
　更に、
　前記第一アンテナ素子と前記第二アンテナ素子が配置される直線上に、前記第二アンテナ素子から、前記第一アンテナ素子と前記第二アンテナ素子との間隔の自然数倍の距離に配置される第三アンテナ素子と、
　前記第三アンテナ素子から得られる信号を増幅する第三プリアンプと、
　前記第三プリアンプの出力信号から前記第一ＢＰＦと同一の周波数帯域の信号のみ通過させる第三ＢＰＦと、
　前記第三ＢＰＦの出力信号をデジタルデータに変換する第三Ａ／Ｄ変換器と、
　前記第三Ａ／Ｄ変換器が出力するデータにフーリエ変換を行う第三ＦＦＴと、
　前記第一ＦＦＴの出力データ及び前記第三ＦＦＴの出力データの、同一の複素周波数成分同士について、片方を共役複素数に変換した上で乗算する第二クロススペクトル演算部と、
　前記第二ＦＦＴの出力データ及び前記第三ＦＦＴの出力データの、同一の複素周波数成分同士について、片方を共役複素数に変換した上で乗算する第三クロススペクトル演算部と
を具備し、
　前記クロック制御部は、所望の方位角に基づいて、前記第一Ａ／Ｄ変換器と前記第二Ａ／Ｄ変換器と前記第三Ａ／Ｄ変換器に対し、出力タイミングを相対的にずらしたサンプリングクロックを供給する、
請求項１に記載のフェーズドアレイアンテナ装置。
　更に、
　前記第一アンテナ素子と前記第二アンテナ素子が配置される直線と直交すると共に前記第一アンテナ素子と交わる直線上に、前記第一アンテナ素子から、前記第一アンテナ素子と前記第二アンテナ素子との間隔の自然数倍の距離に配置される第四アンテナ素子と、
　前記第四アンテナ素子から得られる信号を増幅する第四プリアンプと、
　前記第四プリアンプの出力信号から前記第一ＢＰＦと同一の周波数帯域の信号のみ通過させる第四ＢＰＦと、
　前記第四ＢＰＦの出力信号をデジタルデータに変換する第四Ａ／Ｄ変換器と、
　前記第四Ａ／Ｄ変換器が出力するデータにフーリエ変換を行う第四ＦＦＴと、
　前記第一ＦＦＴの出力データ及び前記第四ＦＦＴの出力データの、同一の複素周波数成分同士について、片方を共役複素数に変換した上で乗算する第四クロススペクトル演算部と
を具備し、
　前記クロック制御部は、所望の方位角に基づいて、前記第一Ａ／Ｄ変換器と前記第四Ａ／Ｄ変換器に対し、出力タイミングを相対的にずらしたサンプリングクロックを供給する、
請求項２に記載のフェーズドアレイアンテナ装置。
　更に、
　前記第一プリアンプの出力信号から前記第一ＢＰＦとは異なる所定の周波数帯域の信号のみ通過させる第二の第一ＢＰＦと、
　前記第二の第一ＢＰＦの出力信号をデジタルデータに変換する第二の第一Ａ／Ｄ変換器と、
　前記第二の第一Ａ／Ｄ変換器が出力するデータにフーリエ変換を行う第二の第一ＦＦＴと、
　前記第二プリアンプの出力信号から前記第二の第一ＢＰＦと同一の周波数帯域の信号のみ通過させる第二の第二ＢＰＦと、
　前記第二の第二ＢＰＦの出力信号をデジタルデータに変換する第二の第二Ａ／Ｄ変換器と、
　前記第二の第二Ａ／Ｄ変換器が出力するデータにフーリエ変換を行う第二の第二ＦＦＴと、
　前記第二の第一ＦＦＴの出力データ及び前記第二の第二ＦＦＴの出力データの、同一の複素周波数成分同士について、片方を共役複素数に変換した上で乗算する第二の第一クロススペクトル演算部と
を具備し、
　前記クロック制御部は、前記第二の第一Ａ／Ｄ変換器に対し、前記第一Ａ／Ｄ変換器と同じサンプリングクロックを供給すると共に、前記第二の第二Ａ／Ｄ変換器に対し、前記第二Ａ／Ｄ変換器と同じサンプリングクロックを供給する、
請求項３に記載のフェーズドアレイアンテナ装置。
　前記クロック制御部は、２のべき乗の数の整数倍の周波数のサンプリングクロックを生成する、
請求項４に記載のフェーズドアレイアンテナ装置。