WO2021099435A1 - Verfahren zur herstellung eines elektronischen bauelements und elektronisches bauelement - Google Patents

Verfahren zur herstellung eines elektronischen bauelements und elektronisches bauelement Download PDF

Info

Publication number
WO2021099435A1
WO2021099435A1 PCT/EP2020/082619 EP2020082619W WO2021099435A1 WO 2021099435 A1 WO2021099435 A1 WO 2021099435A1 EP 2020082619 W EP2020082619 W EP 2020082619W WO 2021099435 A1 WO2021099435 A1 WO 2021099435A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor chips
electronic
joining material
electronic semiconductor
liquid
Prior art date
Application number
PCT/EP2020/082619
Other languages
English (en)
French (fr)
Inventor
Matthias HIEN
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of WO2021099435A1 publication Critical patent/WO2021099435A1/de

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/005Processes relating to semiconductor body packages relating to encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

Es wird ein Verfahren zur Herstellung eines elektronischen Bauelements mit den folgenden Schritten angegeben: - Aufbringen zumindest zweier elektronischer Halbleiterchips (1R, 1G, 1B, 1Y) in einem vorgegebenen Abstand (d) zueinander auf einen Hilfsträger (2), - Einbringen eines ersten flüssigen Fügestoffs (4) zwischen die elektronischen Halbleiterchips (1R, 1G, 1B, 1Y), - Aushärten des ersten flüssigen Fügestoffs (4) zu einem ersten festen Fügestoff (4), so dass ein Halbleiterchipverbund (6) umfassend die elektronischen Halbleiterchips (1R, 1G, 1B, 1Y) und den ersten festen Fügestoff (4') entsteht, und - Anordnen des Halbleiterchipverbunds (6) auf einer Montagefläche (7). Außerdem wird ein elektronisches Bauelement angegeben.

Description

Beschreibung
VERFAHREN ZUR HERSTELLUNG EINES ELEKTRONISCHEN BAUELEMENTS UND ELEKTRONISCHES BAUELEMENT
Es werden ein Verfahren zur Herstellung eines elektronischen Bauelements und ein elektronisches Bauelement angegeben.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 102019 217 865.0, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Es soll ein Verfahren zur Herstellung eines elektronischen Bauelements mit einer vereinfachten Montage vergleichsweise kleiner elektronischer Halbleiterchips angegeben werden, ins besondere auf eine gemeinsame Montagefläche. Außerdem soll ein elektronisches Bauelement angegeben werden, das mit einem derartigen Verfahren hergestellt werden kann.
Diese Aufgaben werden durch ein Verfahren mit den Schritten des Patentanspruchs 1 und durch ein elektronisches Bauelement mit den Merkmalen des Patentanspruchs 14 gelöst.
Vorteilhafte Ausführungsformen und Weiterbildungen des Ver fahrens und des elektronischen Bauelements sind in den je weils abhängigen Ansprüchen angegeben.
Gemäß einer Ausführungsform des Verfahrens zur Herstellung eines elektronischen Bauelements werden zumindest zwei elekt ronische Halbleiterchips in einem vorgegebenen Abstand zuei nander auf einen Hilfsträger aufgebracht. Bevorzugt werden die elektronischen Halbleiterchips einzeln auf dem Hilfsträ- ger vorsortiert, das heißt in einer gewünschten Anordnung auf dem Hilfsträger angeordnet.
Merkmale und Ausführungsformen der elektronischen Halbleiter chips, die vorliegend nur in Bezug auf einen elektronischen Halbleiterchip beschrieben sind, können bei einigen oder al len elektronischen Halbleiterchips ausgebildet sein.
Gemäß einer weiteren Ausführungsform des Verfahrens werden mehrere, bevorzugt gleiche, Anordnungen elektronischer Halb leiterchips auf dem Hilfsträger aufgebracht und gleichartig parallel prozessiert. Bei dieser Ausführungsform des Verfah rens handelt es sich somit um einen Batch-Prozess.
Auch Merkmale und Ausführungsformen der Anordnung, die vor liegend nur in Bezug auf eine Anordnung beschrieben sind, können bei einigen oder allen Anordnungen ausgebildet sein.
Die elektronischen Halbleiterchips werden bevorzugt mit einer ersten Hauptfläche auf den Hilfsträger aufgebracht, so dass eine der ersten Hauptfläche gegenüberliegende zweite Haupt fläche der elektronischen Halbleiterchips frei zugänglich ist. Alternativ ist es auch möglich, dass die elektronischen Halbleiterchips mit der ersten Hauptfläche auf den Hilfsträ ger aufgebracht werden.
Bei den elektronischen Halbleiterchips handelt es sich bevor zugt um strahlungsemittierende Halbleiterchips, die im Be trieb elektromagnetische Strahlung in einer aktiven Zone er zeugen. Besonders bevorzugt erzeugt der strahlungsemittieren de Halbleiterchip im Betrieb ultraviolettes, sichtbares und/oder infrarotes Licht in der aktiven Zone. Gemäß einer weiteren Ausführungsform des Verfahrens handelt es sich bei zumindest einem elektronischen Halbleiterchips um einen Sensor, beispielsweise zur Detektion von elektromagne tischer Strahlung.
Die aktive Zone ist in der Regel Teil einer epitaktisch ge wachsenen Halbleiterschichtenfolge. Die epitaktische Halb leiterschichtenfolge basiert zum Beispiel auf einem III/V- Verbindungshalbleitermaterial oder besteht aus einem III/V- Verbindungshalbleitermaterial .
Bei dem III/V-Verbindungshalbleitermaterial kann es sich bei spielsweise um ein Nitrid-Verbindungshalbleitermaterial han deln. Nitrid-Verbindungshalbleitermaterialien sind Verbin dungshalbleitermaterialien, die Stickstoff enthalten, wie die Materialien aus dem System InxAlyGai-x-yN mit 0 < x < 1, 0 < y
< 1 und x+y < 1. Basiert die epitaktische Halbleiterschich tenfolge und insbesondere die aktive Zone auf einem Nitrid- Verbindungshalbleitermaterial, so erzeugt die aktive Zone im Betrieb in der Regel elektromagnetische Strahlung aus dem ultravioletten bis blauen Spektralbereich.
Bei dem III/V-Verbindungshalbleitermaterial kann es sich auch um ein Phosphid-Verbindungshalbleitermaterial handeln. Phos- phid-Verbindungshalbleitermaterialien sind Verbindungshalb leitermaterialien, die Phosphor enthalten, wie die Materia lien aus dem System InxAlyGai-x-yP mit 0 < x < 1, 0 < y < 1 und x+y < 1. Basiert die epitaktische Halbleiterschichtenfolge und insbesondere die aktive Zone auf einem Phosphid- Verbindungshalbleitermaterial , so erzeugt die aktive Zone im Betrieb in der Regel elektromagnetische Strahlung aus dem grünen bis roten Spektralbereich. Weiterhin kann es sich bei dem III/V- Verbindungshalbleitermaterial auch um ein Arsenid- Verbindungshalbleitermaterial handeln. Arsenid- Verbindungshalbleitermaterialien sind Verbindungshalbleiter materialien, die Arsen enthalten, wie die Materialien aus dem System InxAlyGai-x-yAs mit 0 < x < 1, 0 < y < 1 und x+y < 1. Basiert die epitaktische Halbleiterschichtenfolge und insbe sondere die aktive Zone auf einem Arsenid-
Verbindungshalbleitermaterial , so erzeugt die aktive Zone im Betrieb in der Regel elektromagnetische Strahlung aus dem ro ten bis infraroten Spektralbereich.
Der strahlungsemittierende Halbleiterchip sendet die in der aktiven Zone im Betrieb erzeuge elektromagnetische Strahlung in der Regel von einer Strahlungsaustrittsfläche aus. Die Strahlungsaustrittsfläche umfasst besonders bevorzugt zumin dest eine Hauptfläche des strahlungsemittierenden Halbleiter chips, in der Regel die zweite Hauptfläche. Weiterhin ist es auch möglich, dass die Strahlungsaustrittsfläche des strah lungsemittierenden Halbleiterchips Seitenwände des strah lungsemittierenden Halbleiterchips zumindest teilweise um fasst. Strahlungsemittierende Halbleiterchips, die die im Be trieb erzeugte elektromagnetische Strahlung vollständig oder zum größten Teil von der zweiten Hauptfläche aussenden, wer den auch als „oberflächenemittierende Halbleiterchips" be zeichnet, während strahlungsemittierende Halbleiterchips, die die im Betrieb erzeugte Strahlung auch von Seitenflächen des strahlungsemittierenden Halbleiterchips emittieren, volumen emittierende Halbleiterchips genannt werden.
Beispielsweise handelt es sich bei dem strahlungsemittieren den Halbleiterchip um einen Leuchtdiodenchip oder um einen Laserdiodenchip . Bevorzugt entspricht der Abstand zwischen den beiden elektro nischen Halbleiterchips dem Abstand zwischen direkt benach barten Seitenwänden zweier direkt benachbarter elektronischer Halbleiterchips .
Gemäß einer weiteren Ausführungsform des Verfahrens wird ein erster flüssiger Fügestoff zwischen die Halbleiterchips ein gebracht.
Gemäß einer weiteren Ausführungsform wird der erste flüssige Fügestoff ausgehärtet, so dass ein Halbleiterchipverbund um fassend die elektronischen Halbleiterchips und den ersten festen Fügestoff entsteht. Beim Aushärten des ersten flüssi gen Fügestoffs wird der erste flüssige Fügestoff in einen ersten festen Fügestoff umgewandelt. Aufgrund des ersten fes ten Fügestoffs entsteht ein mechanisch stabiler Halbleiter chipverbund, der die elektronischen Halbleiterchips und den ersten festen Fügestoff umfasst oder aus den elektronischen Halbleiterchips und dem ersten festen Fügestoff besteht. Der Halbleiterchipverbund umfasst zum Beispiel eine einzige An ordnung elektronischer Halbleiterchips. Es ist jedoch auch möglich, dass der Halbleiterchipverbund mehrere Anordnungen elektronischer Halbleiterchips umfasst, die bevorzugt gleich artig ausgebildet sind.
Gemäß einer besonders bevorzugten Ausführungsform des Verfah rens werden die zumindest zwei elektronischen Halbleiterchips in dem vorgegebenen Abstand zueinander auf dem Hilfsträger aufgebracht. Dann wird der erste flüssige Fügestoff zwischen die elektronischen Halbleiterchips eingebracht und der erste flüssige Fügestoff ausgehärtet, so dass der Halbleiter chipverbund umfassend die elektronischen Halbleiterchips und den ersten festen Fügestoff entsteht. Dieser Halbleiter chipverbund wird dann auf der Montagefläche angeordnet. Die Verfahrensschritte werden besonders bevorzugt in der angege benen Reihenfolge ausgeführt.
Gemäß einer weiteren Ausführungsform des Verfahrens wird der erste flüssige Fügestoff durch Dispensen mit einer Düse zwi schen die elektronischen Halbleiterchips eingebracht. Hierbei wird die Düse besonders bevorzugt über einem Anspritzpunkt des Hilfsträgers, auf den der erste flüssige Fügestoff aufge bracht werden soll, positioniert. Dann wird eine vorgegebene Menge des ersten flüssigen Fügestoffs aus der Düse auf den Anspritzpunkt aufgebracht. Ausgehend von dem Anspritzpunkt auf dem Hilfsträger verteilt sich dann der erste flüssige Fü gestoff zwischen den elektronischen Halbleiterchips. Der An spritzpunkt auf dem Hilfsträger, auf den der erste flüssige Fügestoff durch Dispensen mit der Düse aufgebracht wird, liegt besonders bevorzugt zwischen den elektronischen Halb leiterchips. Beim Dispensen wird besonders bevorzugt kein erster flüssiger Fügestoff auf die zweiten Hauptflächen der elektronischen Halbleiterchips aufgebracht.
Besonders bevorzugt ist ein Durchmesser der Düse, durch die der erste flüssige Fügestoff beim Dispensen tritt, kleiner als der Abstand zwischen den elektronischen Halbleiterchips. Beispielsweise weist die Düse einen Durchmesser zwischen ein schließlich 10 Mikrometer und einschließlich 100 Mikrometer auf. Mit einer kleinen Düse kann der flüssige Fügestoff mit Vorteil besonders genau zwischen die elektronischen Halb leiterchips eingebracht werden.
Gemäß einer weiteren Ausführungsform des Verfahrens breitet sich der erste flüssige Fügestoff aufgrund von Kapillarkräf- ten zwischen den Seitenwänden der elektronischen Halbleiter chips aus. Besonders bevorzugt breitet sich der erste flüssi ge Fügestoff nach dem Dispensen auf den Anspritzpunkt des Hilfsträgers aufgrund von Kapillarkräften zwischen den Sei tenwänden der elektronischen Halbleiterchips aus. Insbesonde re wirken effektive Kapillarkräfte auf den ersten flüssigen Fügestoff, wenn die Seitenwände der elektronischen Halb leiterchips, zwischen denen sich der erste flüssige Fügestoff ausbreitet, eine größere Höhe aufweisen als der Abstand zwi schen den elektronischen Halbleiterchips, insbesondere der Abstand zwischen den Seitenwänden der elektronischen Halb leiterchips .
Beispielsweise weisen die Seitenwände der elektronischen Halbleiterchips eine Höhe zwischen einschließlich 30 Mikrome ter und einschließlich 500 Mikrometer auf. Besonders bevor zugt bilden die Seitenwände zweier direkt benachbarter elekt ronischer Halbleiterchips einen Graben aus, in dem sich der erste flüssige Fügestoff aufgrund der Kapillarkräfte ausbrei tet.
Gemäß einer weiteren Ausführungsform des Verfahrens bilden die elektronischen Halbleiterchips auf dem Hilfsträger eine Anordnung mit einem geometrischen Schwerpunkt aus, der zwi schen den elektronischen Halbleiterchips liegt. Beispielswei se umfasst die Anordnung eine gerade Anzahl an elektronischen Halbleiterchips, die in Reihen und Spalten angeordnet sind.
Umfasst die Anordnung zum Beispiel vier elektronische Halb leiterchips, so sind diese bevorzugt in zwei Reihen mit je zwei elektronischen Halbleiterchips und zwei Spalten mit je zwei elektronischen Halbleiterchips angeordnet. Eine Einhül lende der Anordnung der vier elektronischen Halbleiterchips bildet bei dieser Ausführungsform bevorzugt ein Quadrat oder ein Rechteck aus. Der geometrische Schwerpunkt dieser Anord nung fällt mit dem geometrischen Schwerpunkt des Quadrats o- der des Rechtecks zusammen. Bei dem geometrischen Schwerpunkt eines Quadrats handelt es sich in der Regel um den Mittel punkt des Quadrats oder des Rechtecks.
Besonders bevorzugt wird der erste flüssige Fügestoff auf den geometrischen Schwerpunkt der Anordnung der elektronischen Halbleiterchips auf den Hilfsträger aufgebracht und breitet sich aufgrund der Kapillarkräfte zwischen den Seitenwänden der elektronischen Halbleiterchips der Anordnung aus.
Befinden sich mehrere Anordnungen elektronischer Halbleiter chips auf dem Hilfsträger, so werden bevorzugt nacheinander alle Anordnungen mit dem flüssigen ersten Fügestoff versehen. Der erste flüssige Fügestoff breitet sich bevorzugt lediglich zwischen den elektronischen Halbleiterchips einer einzigen Anordnung aus, so dass beim Aushärten des ersten flüssigen Fügestoffs zu dem ersten festen Fügestoff lediglich die elektronischen Halbleiterchips einer einzigen Anordnung zu dem Halbleiterchipverbund verbunden werden.
Es ist auch möglich, dass sich der flüssige Fügestoff zwi schen den elektronischen Halbleiterchips mehrerer oder aller Anordnungen auf dem Hilfsträger ausbreitet und beim Aushärten zu dem Halbleiterchipverbund verbunden wird. In diesem Fall wird der Halbleiterchipverbund nach dem Aushärten des ersten flüssigen Fügestoffs bevorzugt vereinzelt, so dass nur noch eine einzige Anordnung von dem Halbleiterchipverbund umfasst ist. Beispielsweise ist ein Verhältnis einer Länge der Seitenwand zumindest eines elektronischen Halbleiterchips zu einem Ab stand zwischen den elektronischen Halbleiterchips nicht grö ßer als 15. Insbesondere ist das Verhältnis der Länge der Seitenwand zumindest eines elektronischen Halbleiterchips zu einem Abstand zwischen zwei direkt benachbarten elektroni schen Halbleiterchips nicht größer als 15.
Bevorzugt ist die Länge der Seitenwand zumindest eines elekt ronischen Halbleiterchips nicht größer als 2 Millimeter. Be sonders bevorzugt ist die Länge der Seitenwand zumindest ei nes elektronischen Halbleiterchips nicht größer als 750 Mik rometer.
Bevorzugt ist der Abstand zwischen den elektronischen Halb leiterchips nicht größer als 100 Mikrometer, besonders bevor zugt nicht größer als 50 Mikrometer. Bevorzugt ist der Ab stand zwischen den Seitenwänden zweier direkt benachbarter elektronischer Halbleiterchips nicht größer als 100 Mikrome ter, besonders bevorzugt nicht größer als 50 Mikrometer. Be sonders bevorzugt ist der Abstand zwischen den elektronischen Halbleiterchips nicht kleiner als 5 Mikrometer. Besonders be vorzugt ist der Abstand zwischen den Seitenwänden zweier di rekt benachbarter elektronischer Halbleiterchips nicht klei ner als 5 Mikrometer.
Gemäß einer besonders bevorzugten Ausführungsform bleiben die zweiten Hauptflächen der elektronischen Halbleiterchips frei von dem ersten flüssigen Fügestoff. Besonders bevorzugt sind die zweiten Hauptflächen von dem Hilfsträger abgewandt.
Gemäß einer weiteren Ausführungsform des Verfahrens ist der erste flüssige Fügestoff ein flüssiges Harz. Bei dem flüssi- gen Harz handelt es sich beispielsweise um ein Polymer, etwa ein Silikon oder ein Epoxid. Das flüssige Polymer kann insbe sondere durch Aushärten in den ersten festen Fügestoff umge wandelt werden. Besonders bevorzugt ist der erste Fügestoff in flüssiger und fester Form elektrisch isolierend ausgebil det. Gemäß einer Ausführungsform des Verfahrens ist der erste Fügestoff in flüssiger und fester Form frei von Füllstoffen oder zumindest frei von elektrisch leitenden Füllstoffen.
Das flüssige Polymer umfasst in der Regel eine Vielzahl von Monomeren. Im völlig ungehärteten Zustand sind die Monomere nicht durch chemische Bindungen miteinander verbunden. Bei einer Polymerisation des flüssigen Polymers, die beispiels weise durch UV-Licht oder Wärme initiiert wird, reagieren die Monomere chemisch miteinander, so dass sie sich miteinander mit chemischen Bindungen verbinden und das Polymer aushärtet.
Gemäß einer weiteren Ausführungsform des Verfahrens ist der Hilfsträger eine Klebefolie. Auf der Klebefolie können die elektronischen Halbleiterchips besonders einfach befestigt werden. Außerdem kann der Halbleiterchipverbund auf einfache Art und Weise wieder von der Klebefolie abgenommen werden, beispielsweise durch ein Pick-and-Place-Verfahren. Besonders bevorzugt lässt sich der ausgehärtete erste Fügestoff einfach von der Klebefolie ablösen. Insbesondere lässt sich der aus gehärtete erste Fügestoff von der Klebefolie besonders ein fach ablösen, wenn als Klebefolie eine Thermo-Release-Folie verwendet wird, die mit Vorteil in der Regel ihre adhesiven Eigenschaften beim Aushärten des ersten flüssigen Fügestoffs verliert .
Besonders bevorzugt wird der Halbleiterchipverbund mit einem zweiten flüssigen Fügestoff auf der Montagefläche befestigt. Hierbei liegt der zweite Fügestoff in der Regel zunächst in flüssiger Form vor und wird zur Befestigung des Halbleiter chipverbunds auf der Montagefläche zu einem zweiten festen Fügestoff ausgehärtet.
Im Unterschied zu einem herkömmlichen Verfahren, bei dem für jeden der elektronischen Halbleiterchips ein einzelner Trop fen des zweiten Fügestoffs zur Befestigung auf der Montage fläche gesetzt werden muss, kann der Halbleiterchipverbund bei dem vorliegenden Verfahren mit einem einzigen Tropfen des zweiten flüssigen Fügestoffs auf der Montagefläche befestigt werden. Alternativ ist es bei dem vorliegenden Verfahren mög lich, mehrere Tropfen des zweiten flüssigen Fügestoffs zur Montage des Halbleiterchipverbunds auf der Montagefläche auf zubringen, die sich überschneiden ohne dass Überschuss des zweiten flüssigen Fügestoff an den Seitenwänden der Halb leiterchips hinaufsteigt. Das vorliegende Verfahren ist folg lich deutlich vereinfacht gegenüber einem herkömmlichen Ver fahren.
Beispielsweise handelt es sich bei dem zweiten Fügestoff um einen Klebstoff. Besonders bevorzugt ist der zweite Fügestoff in flüssiger und fester Form elektrisch leitend ausgebildet. Beispielsweise umfasst der zweite Fügestoff ein Harz oder ein Polymer, in das elektrisch leitende Füllstoffe, wie Silber partikel, eingebracht sind.
Besonders bevorzugt weist die Montagefläche elektrische Kon taktstellen auf, über die die elektronischen Halbleiterchips in dem fertigen elektronischen Bauelement elektrisch leitend kontaktiert sind. Hierzu wird besonders bevorzugt ein zweiter Fügestoff zur Befestigung des Halbleiterchipverbunds auf der Montagefläche verwendet, der elektrisch leitend ausgebildet ist.
Die Montagefläche ist beispielsweise Teil eines Trägers, ei nes Leiterrahmens oder Teil eines vorgefertigten Gehäuses, in das der Halbleiterchipverbund montiert wird.
Besonders bevorzugt ist die Montagefläche frei von Stopp strukturen für den ersten flüssigen Fügestoff oder den zwei ten flüssigen Fügestoff. Dies ist mit Vorteil möglich, da die elektronischen Halbleiterchips bei dem vorliegenden Verfahren zunächst mit dem ersten Fügestoff zu einem Halbleiterchipver bund verbunden werden und danach als Teil des Halbleiter chipverbunds auf der Montagefläche befestigt werden. Daher sind die Bereiche zwischen den elektronischen Halbleiterchips des Halbleiterchipverbunds durch den ersten Fügestoff ge füllt, bevorzugt vollständig, so dass der zweite Fügestoff zur Befestigung des Halbleiterchipverbunds auf der Montage fläche nicht zwischen den elektronischen Halbleiterchips auf deren Seitenwände kriechen und zu Kurzschlüssen führen kann.
Eine Idee der vorliegenden Anmeldung ist es, die elektroni schen Halbleiterchips, die auf eine gemeinsame Montagefläche aufgebracht werden sollen, zunächst durch den ersten Fü gestoff mechanisch stabil miteinander zu einem Halbleiter chipverbund zu verbinden und dann den entstandenen Halb leiterchipverbund auf der gemeinsamen Montagefläche zu fixie ren, bevorzugt mit einem zweiten Fügestoff.
Hierbei werden die elektronischen Halbleiterchips bevorzugt in einem ersten Schritt auf dem Hilfsträger positioniert, be sonders bevorzugt in Form der Anordnung. Die Positionierung der elektronischen Halbleiterchips auf dem Hilfsträger zuei- nander erfolgt bevorzugt unter Einhaltung besonders kleiner Toleranzen. Bevorzugt werden danach alle elektronischen Halb leiterchips gemeinsam, umfasst von dem fertigen Halbleiter chipverbund, in einem zweiten Schritt auf der Montagefläche positioniert. Die bei diesem zweiten Positionierungsschritt einzuhaltenden Toleranzen sind in der Regel größer als bei der Positionierung der einzelnen elektronischen Halbleiter chips auf dem Hilfsträger.
Die Genauigkeit, mit der die elektronischen Halbleiterchips auf der Montagefläche angeordnet werden, hängen bei dem vor liegenden Verfahren besonders bevorzugt nur von der Toleranz einer einzigen Maschine ab, nämlich von der Maschine, die die elektronischen Halbleiterchips auf dem Hilfsträger positio niert.
Gegenüber einem herkömmlichen Verfahren, bei dem die elektro nischen Halbleiterchips einzeln auf die Montagefläche gesetzt und befestigt werden, ohne dass vorher ein Halbleiterchipver bund mit den elektronischen Halbleiterchips ausgebildet wird, weist das vorliegende Verfahren den Vorteil auf, dass die Ab stände zwischen den elektronischen Halbleiterchips verklei nert werden können. Weiterhin ist der Abstand zwischen zwei direkt benachbarten elektronischen Halbleiterchips bei dem vorliegenden Verfahren mit Vorteil nicht durch einen Durch messer eines Tropfens des zweiten Fügestoffs auf der Montage fläche begrenzt, wie dies bei dem herkömmlichen Verfahren in der Regel der Fall ist.
Bevorzugt wird bei dem vorliegenden Verfahren das Auftreten von Kapillarkräften ausgenutzt, um den ersten flüssigen Fü gestoff zwischen den elektronischen Halbleiterchips zu ver teilen. Dies vereinfacht mit Vorteil das Verfahren. Außerdem kann so in der Regel auf einfache Weise vermieden werden, dass erster flüssiger Fügestoff auf die freiliegenden zweiten Hauptflächen der elektronischen Halbleiterchips gelangt. Ins besondere bei Verwendung strahlungsemittierender Halbleiter chips als elektronische Halbleiterchips, bei denen die zweite Hauptfläche in der Regel Teil der Strahlungsaustrittsfläche ist oder die Strahlungsaustrittsfläche ausbildet, wird so ei ne Absorption von elektromagnetischer Strahlung des strah lungsemittierenden Halbleiterchips durch ersten Fügestoff auf der Strahlungsaustrittsfläche mit Vorteil verhindert.
Das hier beschriebene Verfahren ist insbesondere dazu geeig net, ein elektronisches Bauelement herzustellen. Sämtliche in Verbindung mit dem Verfahren beschriebenen Merkmale können daher bei dem elektronischen Bauelement ausgebildet sein und umgekehrt.
Gemäß einer Ausführungsform umfasst das elektronische Bauele ment zumindest zwei elektronische Halbleiterchips, die in ei nem Abstand zueinander angeordnet sind. Besonders bevorzugt handelt es sich bei dem Abstand zwischen den elektronischen Halbleiterchips um den Abstand der Seitenwände zweier direkt benachbarter elektronischer Halbleiterchips.
Gemäß einer weiteren Ausführungsform umfasst das elektroni sche Bauelement einen ersten festen Fügestoff, der die elekt ronischen Halbleiterchips mechanisch stabil miteinander ver bindet, so dass die elektronischen Halbleiterchips und der erste feste Fügestoff einen Halbleiterchipverbund ausbilden. Bei dem ersten festen Fügestoff handelt es sich beispielswei se um ein ausgehärtetes Harz oder um ein ausgehärtetes Poly mer, etwa um ein ausgehärtetes Silikon oder ein ausgehärtetes Epoxid. Besonders bevorzugt ist der erste feste Fügestoff elektrisch isolierend ausgebildet und isoliert die elektroni schen Halbleiterchips des Halbleiterchipverbunds elektrisch voneinander .
Gemäß einer weiteren Ausführungsform umfasst das elektroni sche Bauelement eine Montagefläche, auf dem der Halbleiter chipverbund angeordnet ist. Bevorzugt ist der Halbleiter chipverbund mit einem zweiten festen Fügestoff, der besonders bevorzugt elektrisch leitend ausgebildet ist, auf der Monta gefläche befestigt.
Gemäß einer Ausführungsform des elektronischen Bauelements weist die Montagefläche zumindest eine elektrische Kontakt stelle auf, mit der jeder der elektronischen Halbleiterchips elektrisch leitend verbunden ist. Bevorzugt weist das elekt ronische Bauelement eine gemeinsame Anode oder eine gemeinsa me Kathode aller elektronischen Halbleiterchips auf. Mit an deren Worten liegt an den elektronischen Halbleiterchips im Betrieb des elektronischen Bauelements ein gemeinsames elekt risches Potential an.
Besonders bevorzugt umfasst das elektronische Bauelement als elektronischen Halbleiterchip strahlungsemittierende Halb leiterchips, die im Betrieb elektromagnetische Strahlung von einer Strahlungsaustrittsfläche aussenden. Besonders bevor zugt senden die strahlungsemittierenden Halbleiterchips Licht unterschiedlicher Farbe aus. Beispielsweise sendet ein strah lungsemittierender Halbleiterchip im Betrieb rotes Licht, ein strahlungsemittierender Halbleiterchip im Betrieb grünes Licht und ein weiterer strahlungsemittierender Halbleiterchip im Betrieb blaues Licht aus. Insbesondere bei Verwendung strahlungsemittierender Halb leiterchips als elektronische Halbleiterchips kann das hier beschriebene elektronische Bauelement zur Innenbeleuchtung eines Kraftfahrzeugs oder als Bildpunkt in einer Videowand verwendet werden.
Gemäß einer weiteren Ausführungsform umfasst das elektroni sche Bauelement nur im Betrieb rotes Licht und/oder gelbes Licht emittierende Halbleiterchips. Derartige Bauelemente sind insbesondere im Kraftfahrzeug als Lichtquelle für einen Blinker oder ein Rücklicht verwendbar.
Weitere vorteilhafte Ausführungsformen und Weiterbildungen des elektronischen Bauelements und des Verfahrens zur Her stellung des elektronischen Bauelements ergeben sich aus den im Folgenden in Verbindung mit den Figuren beschriebenen Aus- führungsbeispielen .
Anhand der schematischen Draufsichten der Figuren 1 bis 3 wird ein Verfahren zur Herstellung eines elektronischen Bau elements gemäß einem Ausführungsbeispiel näher erläutert.
Figur 4 zeigt eine schematische Draufsicht auf ein elektroni sches Bauelement gemäß einem Ausführungsbeispiel.
Anhand der schematischen Draufsichten der Figuren 5 bis 6 wird ein Verfahren zur Herstellung eines elektronischen Bau elements gemäß einem weiteren Ausführungsbeispiel näher er läutert . Die Figuren 7 bis 10 zeigen schematische Draufsichten ver schiedener Anordnungen elektronischer Halbleiterchips gemäß verschiedener Ausführungsbeispiele.
Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit denselben Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu betrach ten. Vielmehr können einzelne Elemente, insbesondere Schicht dicken, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt sein.
Bei dem Verfahren gemäß dem Ausführungsbeispiel der Figuren 1 bis 3 werden in einem ersten Schritt elektronische Halb leiterchips IR, IG, 1Y, 1B auf einem Hilfsträger 2 in einem vorgegebenen Abstand d zueinander angeordnet. Die elektroni schen Halbleiterchips IR, IG, 1Y, 1B werden mit ersten Haupt flächen auf den Hilfsträger aufgebracht. Vorliegend handelt es sich bei dem Hilfsträger 2 um eine Klebefolie, auf die die elektronischen Halbleiterchips IR, IG, 1Y, 1B aufgeklebt wer den.
Bei dem Verfahren gemäß dem Ausführungsbeispiel der Figuren 1 bis 3 werden strahlungsemittierende Halbleiterchips als elektronische Halbleiterchips IR, IG, 1Y, 1B verwendet. Die strahlungsemittierenden Halbleiterchips senden elektromagne tische Strahlung, die in einer aktiven Zone der strahlungse mittierenden Halbleiterchips erzeugt wird, von einer zweiten Hauptfläche aus, die der ersten Hauptfläche gegenüberliegt und von dem Hilfsträger 2 abgewandt ist.
Bei dem Verfahren gemäß dem Ausführungsbeispiel der Figuren 1 bis 3 werden mehrere gleichartige Anordnungen 3 von elektro- nischen Halbleiterchips IR, IG, 1Y, 1B auf den Hilfsträger 2 aufgebracht. Mit anderen Worten werden die elektronischen Halbleiterchips IR, IG, 1Y, 1B auf dem Hilfsträger 2 vorsor tiert.
Eine Anordnung 3 umfasst bei dem vorliegenden Ausführungsbei spiel einen elektronischen Halbleiterchip IR, der im Betrieb rotes Licht aussendet, einen elektronischen Halbleiterchip IG, der im Betrieb grünes Licht, einen elektronischen Halb leiterchip 1Y, der im Betrieb gelbes Licht und einen elektro nischen Halbleiterchip 1B, der im Betrieb blaues Licht aus sendet (Figur 1).
Die elektronischen Halbleiterchips IR, IG, 1Y, 1B einer ein zigen Anordnung 3 weisen hierbei einen vorgegebenen Abstand d zueinander auf. Die elektronischen Halbleiterchips IR, IG,
1Y, 1B der Anordnung 3 sind in Zeilen und Spalten angeordnet, wobei jede Zeile und jede Spalte zwei elektronische Halb leiterchips IR, IG, 1Y, 1B aufweist. Besonders bevorzugt weist der Abstand d der Seitenwände 9 zweier direkt benach barter elektronischer Halbleiterchips IR, IG, 1Y, 1B jeweils den gleichen Abstand d auf. Vorliegend weist jede Anordnung 3 der elektronischen Halbleiterchips IR, IG, 1Y, 1B einen Schwerpunkt S auf, der mittig in der Anordnung 3 angeordnet ist.
In einem nächsten Schritt, der schematisch in Figur 2 darge stellt ist, wird ein erster flüssiger Fügestoff 4 durch Dis pensen mit einer Düse 5 auf den Schwerpunkt S jeder Anordnung 3 aufgebracht. Anschließend fließt der erste flüssige Fü gestoff 4 zwischen die elektronischen Halbleiterchips IR, IG, 1Y, 1B der Anordnung 3 aufgrund von Kapillarkräften. Hierbei werden die freiliegenden ersten Hauptflächen der elektroni- sehen Halbleiterchips IR, IG, 1Y, 1B nicht durch den ersten flüssigen Fügestoff 4 bedeckt.
Die Anordnungen 3 gemäß der Figur 2 werden nacheinander mit der Düse 5 mit dem ersten flüssigen Fügestoff 4 versehen. Insbesondere wird der Schwerpunkt S jeder Anordnung 3 mit ei nem Tropfen des ersten flüssigen Fügestoffs 4 versehen, so dass der erste flüssige Fügestoff 4 aufgrund von Kapil larkräften die Bereiche zwischen den elektronischen Halb leiterchips IR, IG, 1Y, 1B bedeckt. Der erste flüssige Fü gestoff 4 breitet sich aufgrund von Kapillarkräften zwischen den Seitenwänden 9 der elektronischen Halbleiterchips IR, IG, 1Y, 1B aus. Der erste flüssige Fügestoff 4 ist vorliegend elektrisch isolierend ausgebildet. Beispielsweise handelt es sich bei dem ersten flüssigen Fügestoff 4 um ein Silikon oder ein Epoxid.
In einem nächsten Schritt wird der erste flüssige Fügestoff 4 zwischen den elektronischen Halbleiterchips IR, IG, 1Y, 1B ausgehärtet, so dass ein mechanisch stabiler Halbleiter chipverbund 6 entsteht, der den ersten festen ausgehärteten Fügestoff 4' und die elektronischen Halbleiterchips IR, IG, 1Y, 1B einer Anordnung 3 umfasst.
In einem nächsten Schritt wird eine Montagefläche 7 bereitge stellt, auf der ein einziger Tropfen eines zweiten flüssigen Fügestoffs 8 aufgebracht ist (Figur 3). Bei dem zweiten flüs sigen Fügestoff 8 handelt es sich vorliegend um einen elektrisch leitenden Klebstoff, der mit Silberpartikeln ge füllt ist. Die Montagefläche 7 ist beispielsweise Teil eines Trägers, eines Gehäuses oder eines Leiterrahmens. In einem nächsten Schritt wird jeweils ein Halbleiterchipver bund 6 von dem Hilfsträger 2 abgenommen und auf der Montage fläche 7 angeordnet. Dann wird der zweite flüssige Fügestoff 8 ausgehärtet, so dass der Halbleiterchipverbund 6 mechanisch stabil und elektrisch leitend mit der Montagefläche 7 verbun den wird. Das fertige elektronische Bauelement ist schema tisch in Figur 4 dargestellt und wird im Folgenden beschrie ben.
Das elektronische Bauelement gemäß dem Ausführungsbeispiel der Figur 4 weist einen Träger mit einer Montagefläche 7 auf. Auf der Montagefläche 7 ist ein Halbleiterchipverbund 6 be festigt, vorliegend mit einem elektrisch leitenden zweiten Fügestoff 8, beispielsweise einem Silikon, das mit Silberpar tikeln gefüllt ist. Der Halbleiterchipverbund 6 weist vorlie gende vier strahlungsemittierende Halbleiterchips IR, IG, 1Y, 1B auf, von denen einer im Betrieb blaues Licht, einer im Be trieb grünes Licht, einer im Betrieb gelbes Licht und einer im Betrieb rotes Licht aussendet.
Jeder elektronische Halbleiterchip IR, IG, 1Y, 1B des Halb leiterchipverbunds 6 ist vorliegend mit dem elektrisch lei tenden zweiten Fügestoff 8 mechanisch stabil und elektrisch leitend mit der Montagefläche 7 verbunden. Insbesondere ist jeder elektronische Halbleiterchip IR, IG, 1Y, 1B des Halb leiterchipverbunds 6 mit dem zweiten elektrisch leitenden Fü gestoff 8 mechanisch stabil und elektrisch leitend mit einer gemeinsamen Kontaktstelle (nicht dargestellt) verbunden, die von der Montagefläche 7 umfasst ist.
Die Montagefläche 7 ist vorliegend frei von Stoppstrukturen für den zweiten flüssigen Fügestoff 8. Da die elektronischen Halbleiterchips IR, IG, 1Y, 1B vor der Montage auf die Monta- gefläche 7 bereits mit dem ersten festen Fügestoff 4' zu ei nem mechanisch stabilen Halbleiterchipverbund 6 verbunden sind, kann mit Vorteil auf Stoppstrukturen auf der Montage fläche 7 verzichtet werden.
Bei dem Verfahren gemäß dem Ausführungsbeispiel der Figuren 5 und 6 werden zunächst die Schritte durchgeführt wie anhand der Figuren 1 bis 2 bereits beschrieben. Dann wird im Unter schied zu dem Verfahren gemäß dem Ausführungsbeispiel der Fi guren 1 bis 3 mehrere Tropfen eines zweiten flüssigen Fü gestoffs 8, beispielsweise eines elektrisch leitenden Kleb stoffs, auf die Montagefläche 7 aufgebracht (Figur 5). Die Tropfen des zweiten flüssigen Fügestoffs 8 stehen hierbei miteinander in direktem Kontakt. Auf die Tropfen des zweiten flüssigen Fügestoffs 8 wird ein Halbleiterchipverbund 6 auf gesetzt und der zweite flüssige Fügestoff 8 ausgehärtet, so dass der Halbleiterchipverbund 6 mechanisch stabil mit der Montagefläche 7 verbunden ist (Figur 6).
Die Anordnung 3 gemäß dem Ausführungsbeispiel der Figur 7 um fasst im Unterschied zu den Anordnungen 3 gemäß dem Ausfüh rungsbeispiel der Figur 1 lediglich zwei elektronische Halb leiterchips 1B, IG, von denen der eine im Betrieb blaues Licht und der andere im Betrieb grünes Licht von einer Strah lungsaustrittsfläche aussendet. Die elektronischen Halb leiterchips 1B, IG weisen vorliegend gleiche Abmessungen auf. Besonders bevorzugt werden elektronische Halbleiterchips 1B, IG mit vergleichsweise kleiner Länge L der Seitenwände 9, beispielsweise nicht größer als 2 Millimeter oder nicht grö ßer als 750 Mikrometer, verwendet. Der Abstand d zwischen den Seitenwänden 9 der beiden elektronischen Halbleiterchips 1B, IG ist vorliegend nicht größer als 100 Mikrometer, besonders bevorzugt nicht größer als 50 Mikrometer. Ein Schwerpunkt S der Anordnung 3 liegt zwischen den beiden elektronischen Halbleiterchips 1B, IG.
Die Anordnung der elektronischen Halbleiterchips 1B, IG gemäß dem Ausführungsbeispiel der Figur 8 weist im Unterschied zu der Anordnung gemäß dem Ausführungsbeispiel der Figur 7 einen zusätzlichen strahlungsemittierenden Halbleiterchip IR auf, der im Betrieb rotes Licht emittiert. Der Schwerpunkt S der Anordnung 3, auf den der erste flüssige Fügestoff 4 zur Bil dung eines Halbleiterchipverbunds 6 aufgebracht wird, ist hierbei zwischen den elektronischen Halbleiterchips 1B, IG,
IR angeordnet.
Die Anordnung gemäß dem Ausführungsbeispiel der Figur 9 weist im Unterschied zu der Anordnung gemäß dem Ausführungsbeispiel der Figur 1 statt des im Betrieb grün emittierenden Halb leiterchips IG einen elektronischen Halbleiterchip 1B auf, der im Betrieb blaues Licht emittiert.
Die Anordnung 3 gemäß dem Ausführungsbeispiel der Figur 10 weist sechs elektronische Halbleiterchips 1B, IG auf. Hierbei emittiert ein elektronischer Halbleiterchip 1B im Betrieb blaues Licht, ein elektronischer Halbleiterchip IG im Betrieb grünes Licht, zwei elektronische Halbleiterchips 1Y im Be trieb gelbes Licht und zwei elektronische Halbleiterchips IR im Betrieb rotes Licht.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal o- der diese Kombination selbst nicht explizit in den Patentan- Sprüchen oder Ausführungsbeispielen angegeben ist.
Bezugszeichenliste
IR, IG, 1B, 1Y elektronischer Halbleiterchip 2 Hilfsträger
3 Anordnung
4, 4' erster Fügestoff
5 Düse
6 Halbleiterchipverbund 7 Montagefläche
8 zweiter Fügestoff
9 Seitenwand d Abstand S Schwerpunkt
L Länge der Seitenwand

Claims

Patentansprüche
1. Verfahren zur Herstellung eines elektronischen Bauelements mit den Schritten:
- Aufbringen zumindest zweier elektronischer Halbleiterchips
(IR, IG, 1B, 1Y) in einem vorgegebenen Abstand (d) zueinander auf einen Hilfsträger (2),
- Einbringen eines ersten flüssigen Fügestoffs (4) zwischen die elektronischen Halbleiterchips (IR, IG, 1B, 1Y),
- Aushärten des ersten flüssigen Fügestoffs (4) zu einem ers ten festen Fügestoff (4'), so dass ein Halbleiterchipverbund (6) umfassend die elektronischen Halbleiterchips (IR, IG, 1B, 1Y) und den ersten festen Fügestoff (4') entsteht, und
- Anordnen des Halbleiterchipverbunds (6) auf einer Montage fläche (7).
2. Verfahren nach dem vorherigen Anspruch, bei dem der erste flüssige Fügestoff (4) durch Dispensen mit einer Düse (5) zwischen die elektronischen Halbleiterchips (IR, IG, 1B, 1Y) eingebracht wird.
3. Verfahren nach dem vorherigen Anspruch, bei dem ein Durchmesser der Düse (5) kleiner ist als der Ab stand (d) zwischen den elektronischen Halbleiterchips (IR,
IG, 1B, 1Y).
4. Verfahren nach einem der obigen Ansprüche, bei dem sich der erste flüssige Fügestoff (4) aufgrund von Kapillarkräften zwischen Seitenwänden (9) der elektronischen Halbleiterchips (IR, IG, 1B, 1Y) ausbreitet.
5. Verfahren nach einem der obigen Ansprüche, bei dem - die elektronischen Halbleiterchips (IR, IG, 1B, 1Y) auf dem Hilfsträger (2) eine Anordnung (3) mit einem geometrischen Schwerpunkt (S) ausbilden, der zwischen den elektronischen Halbleiterchips (IR, IG, 1B, 1Y ) liegt,
- der erste flüssige Fügestoff (4) auf den geometrischen Schwerpunkt (S) aufgebracht wird, und
- sich der erste flüssige Fügestoff (4) aufgrund von Kapil larkräften zwischen den Seitenwänden (9) der elektronischen Halbleiterchips (IR, IG, 1B, 1Y) ausbreitet.
6. Verfahren nach einem der obigen Ansprüche, bei dem das Verhältnis einer Länge (L) einer Seitenwand (9) zumindest eines elektronischen Halbleiterchips (IR, IG, 1B,
1Y) zu einem Abstand (d) zwischen den elektronischen Halb leiterchips (IR, IG, 1B, 1Y) nicht größer ist als 15.
7. Verfahren nach einem der obigen Ansprüche, bei dem eine Länge (L) der Seitenwände (9) zumindest eines elektronischen Halbleiterchips (IR, IG, 1B, 1Y) nicht größer ist als 2 Millimeter.
8. Verfahren nach einem der obigen Ansprüche, bei dem der Abstand (d) zwischen den elektronischen Halb leiterchips (IR, IG, 1B, 1Y) nicht größer ist als 100 Mikro meter.
9. Verfahren nach einem der obigen Ansprüche, bei dem zweite Hauptflächen der elektronischen Halbleiter chips (IR, IG, 1B, 1Y) frei bleiben von dem ersten flüssigen
Fügestoff (4).
10. Verfahren nach dem vorherigen Anspruch, bei dem der erste flüssige Fügestoff (4) ein flüssiges Harz ist.
11. Verfahren nach einem der obigen Ansprüche, bei dem der Hilfsträger (7) eine Klebefolie ist.
12. Verfahren nach einem der obigen Ansprüche, bei dem der Halbleiterchipverbund (6) mit einem zweiten flüs sigen Fügestoff (8) auf der Montagefläche (7) befestigt wird.
13. Verfahren nach einem der obigen Ansprüche, bei dem die Montagefläche (7) frei ist von Stoppstrukturen für den ersten flüssigen Fügestoff (4) und/oder den zweiten flüssigen Fügestoff (8).
14. Elektronisches Bauelement mit:
- zumindest zwei elektronischen Halbleiterchips (IR, IG, 1B, 1Y), die in einem Abstand (d) zueinander angeordnet sind,
- einem ersten festen Fügestoff (4'), der die elektronischen Halbleiterchips (IR, IG, 1B, 1Y) mechanisch stabil miteinan der verbindet, so dass die elektronischen Halbleiterchips (IR, IG, 1B, 1Y) und der erste feste Fügestoff (4') einen Halbleiterchipverbund (6) ausbilden, und
- einer Montagefläche (7), auf dem der Halbleiterchipverbund (6) angeordnet ist.
15. Elektronisches Bauelement nach dem vorherigen Anspruch, bei dem die Montagefläche (7) eine elektrische Kontaktstelle aufweist, mit der jeder der elektronischen Halbleiterchips (IR, IG, 1B, 1Y) elektrisch leitend verbunden ist.
16. Elektronisches Bauelement nach einem der beiden vorheri gen Ansprüche, bei dem die elektronischen Halbleiterchips (IR, IG, 1B, 1Y) strahlungsemittierende Halbleiterchips sind, die im Betrieb elektromagnetische Strahlung aussenden.
17. Elektronisches Bauelement nach dem vorherigen Anspruch, bei dem die strahlungsemittierenden Halbleiterchips (IR, IG, 1B, 1Y) Licht unterschiedlicher Farbe aussenden.
18. Elektronisches Bauelement nach einem der Ansprüche 14 bis 17, bei dem es sich bei zumindest einem elektronischen Halb leiterchips um einen Sensor handelt.
PCT/EP2020/082619 2019-11-20 2020-11-19 Verfahren zur herstellung eines elektronischen bauelements und elektronisches bauelement WO2021099435A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019217865.0 2019-11-20
DE102019217865.0A DE102019217865A1 (de) 2019-11-20 2019-11-20 Verfahren zur herstellung eines elektronischen bauelements und elektronisches bauelement

Publications (1)

Publication Number Publication Date
WO2021099435A1 true WO2021099435A1 (de) 2021-05-27

Family

ID=73543233

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2020/082619 WO2021099435A1 (de) 2019-11-20 2020-11-19 Verfahren zur herstellung eines elektronischen bauelements und elektronisches bauelement

Country Status (2)

Country Link
DE (1) DE102019217865A1 (de)
WO (1) WO2021099435A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009036621A1 (de) * 2009-08-07 2011-02-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
US20160380172A1 (en) * 2013-11-28 2016-12-29 Osram Opto Semiconductors Gmbh Component arrangement and method for producing a component arrangement
US20190097103A1 (en) * 2016-05-25 2019-03-28 Chen-Fu Chu Semiconductor continuous array layer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4999077A (en) * 1989-08-31 1991-03-12 Xerox Corporation Method of fabricating full width scanning or imaging arrays from subunits
US7906860B2 (en) * 2007-10-26 2011-03-15 Infineon Technologies Ag Semiconductor device
DE102008010512A1 (de) * 2008-02-22 2009-08-27 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil und Verfahren zur Herstellung eines optoelektronischen Bauteils
US9245773B2 (en) * 2011-09-02 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packaging methods and structures thereof
US9653445B2 (en) * 2014-10-24 2017-05-16 STATS ChipPAC Pte. Ltd. Semiconductor device and method of fabricating 3D package with short cycle time and high yield

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009036621A1 (de) * 2009-08-07 2011-02-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
US20160380172A1 (en) * 2013-11-28 2016-12-29 Osram Opto Semiconductors Gmbh Component arrangement and method for producing a component arrangement
US20190097103A1 (en) * 2016-05-25 2019-03-28 Chen-Fu Chu Semiconductor continuous array layer

Also Published As

Publication number Publication date
DE102019217865A1 (de) 2021-05-20

Similar Documents

Publication Publication Date Title
DE102009036621B4 (de) Optoelektronisches Halbleiterbauteil
DE102016119002B4 (de) Optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements
WO2017032772A1 (de) Laserbauelement und verfahren zu seiner herstellung
DE112017005112B4 (de) Sensor und Verfahren zum Hertsellen von Sensoren
DE102019104325A1 (de) Optoelektronisches Halbleiterbauteil und Herstellungsverfahren für optoelektronische Halbleiterbauteile
WO2005041295A2 (de) Halbleitermodul mit gehäusedurchkontakten
WO2019145350A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung von optoelektronischen halbleiterbauteilen
WO2017060280A1 (de) Optoelektronisches bauelement mit einem leiterrahmen mit einer versteifungsstruktur
WO2015086665A1 (de) Optoelektronisches bauelement
WO2016102474A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
WO2013124420A1 (de) Verfahren zum herstellen eines optoelektronischen bauelements und derart hergestelltes optoelektronisches bauelement
DE102016118996A1 (de) Herstellung von sensoren
WO2014183800A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
EP3531806A1 (de) Elektronische leiterplattenbaugruppe für hochleistungsbauteile
WO2017016957A1 (de) Verfahren zur herstellung eines bauelements und ein bauelement
WO2015132380A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
WO2019002098A1 (de) Optoelektronisches halbleiterbauteil und anordnung mit einem optoelektronischen halbleiterbauteil
WO2021023577A1 (de) Verfahren zur vereinzelung von bauteilen aus einem bauteilverbund sowie bauteil
WO2021099435A1 (de) Verfahren zur herstellung eines elektronischen bauelements und elektronisches bauelement
WO2020078809A1 (de) Optoelektronische vorrichtung und verfahren zur herstellung von optoelektronischen vorrichtungen
DE10141571A1 (de) Verfahren zur Herstellung von dreidimensional aufgebauten integrierten Schaltungen und mehrschichtige Schaltungsanordnung
DE10153615C1 (de) Verfahren zur Herstellung von elektronischen Bauteilen
WO2022248247A1 (de) Optoelektronisches halbleiterbauteil und paneel
DE112017005653B4 (de) Leiterrahmen, optoelektronisches Bauelement mit einem Leiterrahmen und Verfahren zur Herstellung eines optoelektronischen Bauelements
WO2020225304A1 (de) Verfahren zur herstellung eines bauelements und bauelement

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20811259

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20811259

Country of ref document: EP

Kind code of ref document: A1