WO2021083748A2 - MAßNAHMEN ZUR ERMÖGLICHUNG EINER KANALNACHFÜHRUNG BEI DIGITALER ÜBERTRAGUNG - Google Patents

MAßNAHMEN ZUR ERMÖGLICHUNG EINER KANALNACHFÜHRUNG BEI DIGITALER ÜBERTRAGUNG Download PDF

Info

Publication number
WO2021083748A2
WO2021083748A2 PCT/EP2020/079541 EP2020079541W WO2021083748A2 WO 2021083748 A2 WO2021083748 A2 WO 2021083748A2 EP 2020079541 W EP2020079541 W EP 2020079541W WO 2021083748 A2 WO2021083748 A2 WO 2021083748A2
Authority
WO
WIPO (PCT)
Prior art keywords
bits
block
sequence
error correction
data
Prior art date
Application number
PCT/EP2020/079541
Other languages
English (en)
French (fr)
Other versions
WO2021083748A3 (de
Inventor
Gerd Kilian
Jakob KNEISSL
Raimund Meyer
Frank Obernosterer
Original Assignee
Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. filed Critical Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V.
Priority to EP20796542.7A priority Critical patent/EP4052393A2/de
Publication of WO2021083748A2 publication Critical patent/WO2021083748A2/de
Publication of WO2021083748A3 publication Critical patent/WO2021083748A3/de

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0083—Formatting with frames or packets; Protocol or part of protocol for error control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0086—Unequal error protection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation
    • H04L25/0224—Channel estimation using sounding signals
    • H04L25/0228—Channel estimation using sounding signals with direct estimation from sounding signals
    • H04L25/023—Channel estimation using sounding signals with direct estimation from sounding signals with extension to other symbols
    • H04L25/0236—Channel estimation using sounding signals with direct estimation from sounding signals with extension to other symbols using estimation of the other symbols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03248—Arrangements for operating in conjunction with other apparatus
    • H04L25/03286—Arrangements for operating in conjunction with other apparatus with channel-decoding circuitry
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03248—Arrangements for operating in conjunction with other apparatus
    • H04L25/03292—Arrangements for operating in conjunction with other apparatus with channel estimation circuitry
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes

Definitions

  • Embodiments of the present invention relate to a data transmitter, a data receiver, a communication system and corresponding methods which enable channel tracking during the transmission of data. Some exemplary embodiments relate to measures to enable channel tracking in the case of digital transmission.
  • the present invention is therefore based on the object of improving the existing situation.
  • Embodiments create a data transmitter of a [eg wireless] communication system, wherein the data transmitter is configured to receive a data bit sequence [eg N data bits] [eg generate or receive from a device connected to the data transmitter [eg a sensor]], the The data transmitter is configured to carry out forward error correction coding based on the data bit sequence in order to generate a sequence of systematic bits and error correction bits assigned to the sequence of systematic bits [eg a sequence of error correction bits; eg M error correction bits], the data bit sequence and the sequence of systematic bits being identical, wherein the data transmitter is configured to transmit a signal, the signal having a first transmit bit block and a second transmit bit block, the first transmit bit block [e.g.
  • the block of systematic bits comprises a real subset of the systematic bits of the sequence of systematic bits.
  • the at least one block of contiguous error correction bits each comprises a real subset of the error correction bits.
  • the data transmitter is configured to take over the sequence of systematic bits unchanged and coherent in the order in the first transmission bit block.
  • the sequence of reference bits is known to the data transmitter, the data transmitter being configured to transfer the sequence of reference bits unchanged in the sequence and coherently into the first transmission bit block.
  • the first forward error correction coding for the first block of the data bit sequence the first block of systematic bits and a first block of contiguous error correction bits, which is assigned to the first block of systematic bits, arise, with the second forward error correction Coding for the second block of the data bit sequence, the second block of systematic bits and a second block of contiguous error correction bits, which is assigned to the second block of systematic bits, can arise.
  • the at least one group of error correction bits each comprises a real subset of the error correction bits.
  • the data transmitter is configured to carry out the forward error correction coding step by step, so that a respective group of error correction bits of the error correction bits is produced in each step of the forward error correction coding.
  • a data receiver of a [eg wireless] communication system the data receiver being configured to receive a signal which has a first transmission bit block and a second transmission bit block, the first transmission bit block having a sequence of reference bits and a sequence of systematic bits, wherein the sequence of systematic bits is identical to a data bit sequence to be transmitted with the signal, the second transmission bit block having error correction bits assigned to the sequence of systematic bits, the data receiver being configured to carry out a channel estimation based on the received sequence of reference bits, the Data receiver is configured to send a sequence containing a received block of [e.g.
  • the sequence of systematic bits comprises a first block of systematic bits and a second block of systematic bits, the error correction bits at least one block of contiguous error correction bits assigned to the first block of systematic bits and at least one block of related error correction bits assigned to the second block of systematic bits contiguous error correction bits.
  • Further exemplary embodiments create a communication system with a data transmitter according to one of the exemplary embodiments described herein and a data receiver according to one of the exemplary embodiments described herein. Further exemplary embodiments provide a communication system with a first data transmitter which is configured to receive a data bit sequence and to transmit a first signal which has only a first transmission bit block, the first transmission bit block being a sequence of reference bits and the data bit sequence received from the first data transmitter having; a second data transmitter like one of the exemplary embodiments described herein, which is configured to transmit a second signal; and a data receiver like one of the exemplary embodiments described herein.
  • the method includes a step of obtaining a data bit sequence.
  • the method further comprises a step of performing, based on the data bit sequence, forward error correction coding in order to generate a sequence of systematic bits and error correction bits assigned to the sequence of systematic bits [e.g. M error correction bits], the data bit sequence and the sequence of systematic bits being identical.
  • the method further comprises a step of transmitting a signal, the signal comprising a first block of transmit bits and a second block of transmit bits, the first block of transmit bits [e.g. known to a data receiver] comprises a sequence of reference bits and the sequence of systematic bits, and wherein the second transmission bit block comprises the error correction bits, wherein a block of [e.g. contiguous] systematic bits of the sequence of systematic bits together with at least one block of contiguous error correction bits of the error correction bits, which is assigned to the block of systematic bits, can be decoded independently of other error correction bits or blocks of error correction bits.
  • the method further comprises a step of decoding a sequence which to decode a received block of [e.g. contiguous] systematic bits of the received sequence of systematic bits and at least one group of error correction bits of the received error correction bits, which is assigned to the received block of systematic bits, independently of other received error correction bits or received groups of error correction bits to get a block of the data bit sequence.
  • the method further comprises a step of performing, based on the block of the data bit sequence, a forward error coding in order to obtain a reencoded block of systematic bits and a reencoded group of systematic bits and error correction bits assigned to the reencoded block of systematic bits.
  • the method further comprises a step of updating the channel estimation based on the reencoded block of systematic bits and the reencoded group of error correction bits.
  • Transmission bit sequence with error correction bits based on turbo coding the transmission bit sequence being backwards compatible with an uncoded transmission bit sequence
  • FIG. 8 shows a schematic view of a generation of a to be transmitted
  • Blocks of coded bits e.g. coded partial sequences which are individually coded, as well as an iterative channel tracking based on the blocks of coded bits;
  • Transmission bit sequence only the step of inserting a sequence of additional reference bits in the second transmission bit block of the transmission bit sequence being shown in FIG. 15 which differs from the step of inserting a sequence of additional reference bits shown in FIG. 14;
  • 19 is a schematic view of an iterative forward error correction coding of a data bit sequence
  • Transmission bit sequence with additional error correction bits which are based on an iterative forward error correction (coding), the transmission bit sequence being backwards compatible with an uncoded transmission bit sequence;
  • 21 shows a schematic view of a generation of a to be transmitted
  • Transmission bit sequence with additional error correction bits which are based on an iterative forward error correction (coding), the transmission bit sequence being backwards compatible with an uncoded transmission bit sequence; 22 shows a schematic view of a generation of a to be transmitted
  • Transmission bit sequence with additional error correction bits which are based on an iterative forward error correction (coding), the transmission bit sequence being backwards compatible with an uncoded transmission bit sequence;
  • FIG. 24 shows a flow diagram of a method for transmitting a signal, according to a first exemplary embodiment
  • 25 shows a flow diagram of a method for sending a signal, according to a second exemplary embodiment
  • 26 shows a flow diagram of a method for transmitting a signal, according to a third exemplary embodiment
  • FIG. 27 shows a flow diagram of a method for receiving a signal, according to a first exemplary embodiment
  • 29 shows a flow diagram of a method for receiving a signal, according to a third exemplary embodiment.
  • FIG. 1 shows a schematic block diagram of a communication system with one or more data transmitters 100_1-100_n, n s 1, and a data receiver 110.
  • a data transmitter for example the data transmitter 100_1
  • a data transmitter 100_1 can be designed to send a signal 120 (for example a first signal) with data to be transmitted (for example a data packet) to the data receiver 110.
  • the Data receiver 110 can be configured to receive signal 120 in order to receive the data.
  • a further data transmitter e.g. the data transmitter 100_2
  • the data receiver 110 can be designed to receive the further signal 122 in order to receive the data.
  • a data transmitter such as the data transmitter 100_1, for example, can have a transmission device (or transmission module or transmitter) 102 which is designed to transmit the signal 120.
  • the transmission device 102 can be connected to an antenna 104 (or an antenna array) of the data transmitter 100_1.
  • the data transmitter 100_1 can also have a receiving device (or receiving module, or receiver) 106 which is designed to receive a signal.
  • the receiving device 106 can be connected to the antenna 104 or a further (separate) antenna (or a (separate) antenna array) of the data transmitter 100_1.
  • the data transmitter 100_1 can also have a combined transceiver.
  • the data transmitter 100_1 can be a participant in the communication system, such as an end point or a sensor node (eg heating meter), while the data receiver 110 can be a base station of the communication system.
  • a communication system comprises at least one data receiver 110 (eg base station) and a multiplicity of data transmitters 100_1-100_n (eg subscribers).
  • the data transmitter 100_1 is a base station of the communication system, while the data receiver 110 is a subscriber in the communication system.
  • both the data transmitter 100_1 and the data receiver 110 can be participants in the communication system. Further it is possible that both the data transmitter 100_1 and the data receiver 110 are base stations of the communication system.
  • a data packet with useful data to be transmitted is often transmitted without error protection, ie without coding introducing redundancy.
  • di, d2, ... d N denote a sequence of N data bits to be transmitted (or a data bit sequence).
  • This sequence can, among other things, already contain check bits of a cyclic redundancy check (also CRC bits), which are not included in the forward error correction coding in the context of this description.
  • Fig. 2 shows a schematic view of an arrangement of a sequence 201 of reference bits ri, r2, ... ri. And a data bit sequence 202 with the data bits di, d2, ... d N , as they are to be transmitted as a transmission bit sequence (e.g. Data packet) is used in a simple transmission system without forward error correction (coding).
  • a transmission bit sequence e.g. Data packet
  • the receiver detects the transmitted reference sequence 201 (e.g. sequence of reference bits), it interprets the subsequent received signal section as the signal belonging to the data bits (e.g. the data bit sequence 202) and demodulates this in order to recover the transmitted data bits.
  • the reference sequence 201 serves, on the one hand, to detect (locate) a transmission signal; in the case of coherent demodulation, the reference sequence 201 also allows channel estimation (which is the prerequisite for coherent demodulation).
  • FIG. 3 shows a schematic view of the generation of a transmission signal with the transmission bit sequence to be transmitted without forward error correction (coding) from FIG. 2.
  • a first step 210 the sequence 201 of reference bits is mapped (for example bit-to-symbol assignment) to reference symbols 212 and the data bit sequence 201 to data symbols 214.
  • the reference symbols 212 and data symbols 214 are modulated in order to obtain a reference signal 218 and a data signal 220.
  • a reference signal 218 can also be generated “directly” without it being able to be derived from a sequence of explicitly specified reference bits.
  • the user data to be transmitted (e.g. data bit sequence 202) is therefore subjected to coding in the form of forward error correction (FEC) before being transmitted.
  • FEC forward error correction
  • the coded bits are usually subjected to an interleaving. After interleaving, originally adjacent coded bits are usually further apart in the sequence than originally. 4 shows the corresponding method steps of such an efficient transmission system.
  • FIG. 4 shows a schematic view of the generation of a transmission signal with a transmission bit sequence to be transmitted with forward error correction and interleaving.
  • a first step 208 based on a data bit sequence 202 (e.g. sequence of data bits), forward error coding takes place in order to obtain a sequence 203 of coded bits.
  • the coded bits of the sequence 203 of coded bits are interleaved in order to obtain a sequence 204 of interleaved, coded bits.
  • a sequence 201 of reference bits is mapped (for example, bit-to-symbol assignment) to reference symbols 212 and the sequence 204 of interleaved, coded bits to data symbols 214.
  • reference symbols 212 and 212 are modulated Data symbols 214 to obtain a reference signal 218 and a data signal 220.
  • turbo codes [2] and LDPC codes with the actually achievable channel utilization, are close to the theoretically possible channel capacity, the so-called “Shannon limit” and are therefore of enormous practical importance for highly efficient transmission systems.
  • convolutional codes are established as forward error correction, but with less efficiency. Further development of existing standards with backwards compatibility
  • the aim is to significantly increase the efficiency of data transmission systems with the help of modern processes.
  • this can advantageously be done by coding the data bits 202 to be transmitted (e.g. data bit sequence) on the basis of forward error correction. While such procedures are mostly used in the development of new standards (e.g. communication standards), backward compatibility may have to be taken into account when developing existing standards, as there is often a large number of old devices in circulation that are not impaired in their function should.
  • new standards e.g. communication standards
  • backward compatibility may have to be taken into account when developing existing standards, as there is often a large number of old devices in circulation that are not impaired in their function should.
  • FIG. 5 shows a schematic view of a generation of a transmission bit sequence to be transmitted with error correction bits based on forward error correction (coding), the transmission bit sequence being backwards compatible with an uncoded transmission bit sequence.
  • a forward error correction coding
  • M error correction bits e.g. redundancy bits
  • the sequence 306 of M error correction bits can be interleaved in order to obtain a sequence 310 of M interleaved error correction bits.
  • a sequence 201 of reference bits, the data bit sequence 202 and the sequence 310 of M interleaved error correction bits form the transmission bit sequence to be transmitted, with a first transmission bit block 200 of the transmission bit sequence comprising the sequence 201 of reference bits and the data bit sequence 202 is backwards compatible with an “existing” communication system (or communication protocol), while a second transmission bit block 300 of the transmission bit sequence, which comprises the sequence 310 of M interleaved error correction bits, extends the “existing” communication system by a forward error correction.
  • FIG. 5 schematically shows a system with coding which is backward compatible with an “old” system without coding.
  • the N data bits e.g. data bit sequence 202
  • the encoder generates the original N data bits (e.g. data bit sequence 202) in the same sequence as at the encoder input as a partial result of this coding process.
  • M redundancy bits 306 also called parity bits or error correction bits
  • the subsequent interleaving must be designed in such a way that only the redundancy bits are interleaved, while the order of the data bits (e.g. data bit sequence 202) is left unchanged. It can be seen that, according to this method according to FIG. 5, the first N bits after the reference bits correspond exactly to those of the uncoded method according to FIG. 3.
  • a receiver according to the old (uncoded) method processes the first N data bits 202 after the detection of the reference sequence and ignores the following interleaved redundancy bits 310.
  • a receiver processes according to the new method after the detection of the reference sequence 201, the entire sequence consisting of N data bits and M redundancy bits. Decoding this sequence of length M + N results in a significantly higher error tolerance in the event of faulty demodulation (bit errors) of a part of the receive sequence.
  • the concept of backward compatibility is to be understood as meaning that a new, longer sequence is transmitted (sent), the first part of which (corresponding to the reference sequence and the first N data bits) is identical to that of the original system without coding.
  • the first N bits of the coded sequence correspond exactly to the input bits of the encoder (i.e. the N data bits 202).
  • the interleaver leaves the first N bits of the coded sequence, which correspond to the N data bits 202, unchanged in their positions and only interleaves the following redundancy bits 306.
  • Any coding in which the coded bit sequence contains the data bit sequence as a subset can therefore be considered as forward error correction. This is particularly the case with turbo codes and LDPC codes.
  • Some of the exemplary embodiments described below relate to a turbo coding representative of a coding, at the output of which systematic bits and parity bits are generated. It should be noted, however, that the present invention is not limited to such exemplary embodiments. Rather, all codes that contain systematic bits as part of the coded bit sequence come into consideration, such as, inter alia. the important and practice-relevant group of LDPC codes.
  • turbo coding in contrast to the usual fading codings is that the data bits 202 on the input side represent part of the coded bit sequence on the output side (where they are referred to as systematic bits 304). This feature makes the use of turbo coding suitable for the method shown in FIG.
  • FIG. 7 shows a schematic view of a generation of a transmission bit sequence to be transmitted with error correction bits based on turbo coding, the transmission bit sequence being backwards compatible with an uncoded transmission bit sequence.
  • turbo coding can be carried out in order to obtain a sequence 304 of systematic bits and two sequences 306_1 and 306_2 of error correction bits (e.g. parity bits) assigned to the sequence 304 of systematic bits.
  • the sequence 304 of systematic bits is identical to the data bit sequence 202.
  • the two sequences 306_1 and 306_2 of error correction bits can be interleaved in order to obtain a sequence 310 of interleaved error correction bits (e.g. parity bits).
  • a sequence 201 of reference bits, the sequence 304 of systematic bits and the sequence 310 of interleaved error correction bits form the transmission bit sequence to be transmitted, with a first transmission bit block 200 of the transmission bit sequence, the sequence 201 of reference bits and the Sequence 304 comprises systematic bits, is backwards compatible with an "existing" communication system (or communication protocol), while a second transmission bit block 300 of the transmission bit sequence, which comprises the sequence 310 of interleaved error correction bits, extends the "existing" communication system by a forward error correction.
  • FIG. 7 shows an expansion of an uncoded system into an efficient system with turbo coding, the N systematic bits 304, which correspond to the data bits 202, being arranged after the reference sequence 201. Only then are the nested parity bits 310 of the turbo encoder appended. This means that on the one hand “old” receivers can continue to be used which only take into account the first N data bits 304 after the reference sequence and ignore the following bits 310. New, more powerful receivers (eg data receivers), on the other hand, process the entire sequence shown.
  • the turbo decoding used ensures a significantly increased transmission security even with heavily disturbed channels. Receivers (e.g. data receivers) with low complexity often demodulate the input signal incoherently.
  • Differential detection can be used here, depending on the modulation method used. This does not require any explicit channel estimation or channel tracking and is very robust against changes in the transmission channel, such as those that occur due to a frequency offset between transmitter (e.g. data transmitter) and receiver (e.g. data receiver) or with time-variant fading channels.
  • Forward error correction coding e.g. turbo coding or LDPC coding
  • forward error correction coding enables the data to be transmitted much more efficiently, but only develops its benefits with coherent demodulation of the received signal. This requires that channel estimation be performed. If the coherence time of a transmission channel is shorter than the duration of the transmitted transmission signal, i.e. if the channel changes significantly from the receiver's point of view during the transmission duration of the received signal, a one-time channel estimation (e.g. based on the preceding reference symbols) is no longer sufficient. Rather, a channel tracking, i.e. an update of the channel estimate at sufficiently short time intervals, is then required. The maximum permissible update period depends directly on the coherence time of the transmission channel, i.e. the time in which the channel can be viewed as approximately unchanged.
  • a first sequence 320_1 of additional reference bits can be placed in front of the sequence 310 of interleaved error correction bits (eg parity bits), while a second sequence 320_2 of additional reference bits is inserted between the sequence 310 of interleaved error correction bits can be so that the sequence 310 of interleaved error correction bits is interrupted by the second sequence 320_2 of additional reference bits.
  • a first part 310_1 of the sequence 310 of interleaved error correction bits can be arranged before the second sequence 320_2 of additional reference bits, while a second part 310_2 of the sequence 310 of interleaved error correction bits can be arranged after the second sequence 320_2 of additional reference bits.
  • a first transmission bit block 200 of the transmission bit sequence to be transmitted can comprise the sequence 201 of reference bits and the sequence 304 of systematic bits
  • the second transmission bit block 300 comprises the first sequence 320_1 of additional reference bits, the first part 310_1 of the Sequence 310 of interleaved error correction bits, the second sequence 320_2 of additional reference bits and the second part 310_2 of the sequence 310 of interleaved error correction bits.
  • two sequences 320_1 and 320_2 of additional reference bits are thus inserted into the sequence 310 of the interleaved parity bits by way of example.
  • These additional reference sequences significantly shorten the maximum distance between data or parity bits and the respectively closest reference sequence compared to the case where only the preamble is used as the only reference sequence, as shown in FIG. 9.
  • FIG. 9 shows a schematic representation of the sequences of reference bits assigned for the channel estimation for the transmission bit sequence to be transmitted from FIG. 8.
  • a channel estimation for a first part of the systematic bits 304 based on the Sequence 201 of reference bits of the first send bit block 200 take place, while a channel estimation for a second part of the systematic bits 304 based on the first sequence 320_1 of additional reference bits of the second send bit block 300 can be carried out.
  • a channel estimate for a first part of the first part 310__1 of the sequence 310 of interleaved error correction bits can be based on the first sequence 320_1 of additional reference bits of the second transmission bit block 300, while a channel estimate for a second part of the first part 310_1 of the sequence 310 is based on interleaved error correction bits can take place on the second sequence 320_2 of additional reference bits of the second transmission bit block 300.
  • a channel estimation for the second part 310_2 of the sequence 310 of interleaved error correction bits can be carried out based on the second sequence 320_2 of additional reference bits of the second transmission bit block 300. The example shown in FIG.
  • FIG. 9 shows the addition and insertion of two additional reference sequences 320_1 and 320_2 in front of or in the area of the interleaved parity bits 310, as a result of which three chronologically different positions are now available in the receiver for a channel estimation.
  • the receiver can now permanently assign one of the three available channel estimates, advantageously the closest, to each unknown data or parity bit, as shown in FIG. 9, or the receiver can interpolate between the three available channel estimates and each data or parity bit assign an interpolated and thus individual channel estimate.
  • an additional reference sequence can of course also be inserted.
  • the length of the reference sequences can be the same or different.
  • An additional reference sequence can also be transmitted after the interleaved parity bits, i.e. as the end of the transmitted sequence.
  • one or more additional reference sequences can be inserted into the sequence of the interleaved parity bits and / or added to the beginning or end thereof.
  • the area of the preamble and the data symbols can remain unchanged compared to uncoded transmission (preservation of backward compatibility). This takes place in that the systematic bits occurring during the coding are arranged directly one behind the other in an unchanged sequence in relation to the data bit sequence.
  • the bits or symbols of the reference sequences are known in advance in the receiver or can be determined from information previously transmitted and recovered in the receiver (e.g. from header information).
  • Section 1 shows how additional reference bits known in advance can be introduced into the transmission sequence, on the basis of which the channel estimation can take place. Due to the required backward compatibility, however, no additional reference sequence can be included in the Area of the uncoded data bits are introduced, so that in the case of long data packets there is a comparatively large distance between the data bits located in the middle of this area and the closest reference sequence.
  • the data receiver shown in FIG. 1 can be configured to receive a signal 120 having a first transmission bit block 200 and a second transmission bit block 300, the first transmission bit block 200 having a sequence 201 of reference bits and a sequence 304 of systematic bits , the sequence of systematic bits 304 being identical to a data bit sequence 202 to be transmitted with the signal, the second transmission bit block 300 having error correction bits 310 assigned to the sequence 304 of systematic bits, the data receiver 110 being configured to use the received sequence 201 to perform a channel estimation of reference bits, the data receiver 110 being configured to generate a sequence that includes a received block of systematic bits of the received sequence 304 of systematic bits and at least one received block of contiguous error correction bits of the received error correction bits 310 that the received A block of systematic bits is allocated, regardless of other error correction bits received or received To decode blocks of error correction bits in order to obtain a block of the data bit sequence, wherein the data receiver 110 is configured to carry out forward error coding for the block of the data bit sequence in order to obtain a block of the data bit
  • Fig. 10 shows a schematic view of a generation of a sequence of coded bits with blocks of coded bits (e.g. coded partial sequences) which are individually coded, as well as iterative channel tracking based on the blocks of coded bits.
  • blocks of coded bits e.g. coded partial sequences
  • parts (e.g. blocks) 202_1, 202_3 and 202_3 of a data bit sequence 202 can be encoded individually in order to obtain individually encoded blocks 206_1, 206_2 and 206_3 of encoded data bits (encoded partial sequences).
  • a channel estimation for a demodulation of the first block 206_1 of coded data bits can be carried out. Furthermore, in the first receiver-side step 332, the first block 206_1 of encoded data bits based on the channel estimate can be demodulated, decoded and reencoded (German: newly encoded) in order to obtain a first reencoded (German: reencoded) block 206__1 of encoded data bits.
  • a channel estimation for demodulation of the second block 206_2 of coded data bits can be carried out.
  • the second block 206_2 of encoded data bits based on the channel estimate can be demodulated, decoded and reencoded (German: newly encoded) in order to obtain a second reencoded (German: reencoded) block 206_2 of encoded data bits.
  • the bits of the first block 206_1 of coded bits are decoded and then reencoded (step 1b), which now gives estimated values for the first block 206_1 of coded data bits (coded partial sequence 1) including a coding gain .
  • step 1b an extended sequence of known bits is now available in the receiver, comprising the block 201 of reference bits and the first reencoded block 206_1 of coded bits (coded partial sequence 1).
  • the channel estimate for demodulation, decoding and re-encoding (step 2b) of the second block 206_2 of coded data bits (coded partial sequence 2), which can then be regarded as known, is updated . It is easy to see that in this way the entire transmission sequence, consisting of any number of partial sequences, can be processed iteratively, with the channel estimate being updated again and again after each iteration step (channel tracking).
  • a transmission bit sequence to be transmitted can have a first transmission bit block, which is backward compatible with an “existing” communication system (or communication protocol), and a second transmission bit block, which extends the “existing” communication system by a forward error correction based on one or more the following steps:
  • the data bit sequence 202 (for example sequence of data bits) can be divided into a suitable number of blocks of data bits (for example data bit partial sequences).
  • Each block of data bits (e.g. each data bit partial sequence) can be coded with forward error correction coding (e.g. turbo coding) separately and independently of the other blocks of data bits.
  • forward error correction coding e.g. turbo coding
  • the systematic bits of all blocks of coded data bits can be grouped, appended directly to one another and arranged immediately after the sequence 201 of reference bits (e.g. reference sequence).
  • the systematic bits are not interleaved, so that after grouping they are identical to the entire data bit sequence 202.
  • error correction bits e.g. parity bits
  • all blocks of coded data bits e.g. coded partial sequences
  • the error correction bits can be grouped, appended to one another and arranged according to the sequence of all systematic bits.
  • error correction bits e.g. parity bits
  • any interleaving of the error correction bits is carried out separately, part-sequence for part-sequence and not across part-sequence.
  • error correction bits e.g. parity bits
  • additional reference sequences e.g. according to Section 1
  • FIG. 11 shows a schematic view of a generation of a transmission bit sequence to be transmitted with error correction bits based on forward error correction (coding), the transmission bit sequence being backwards compatible with an uncoded transmission bit sequence.
  • coding forward error correction
  • the data bit sequence 202 can be divided into at least two blocks 202_1-202_i, i> 2.
  • FIG. 11 it is assumed, by way of example, that the data bit sequence 202 is divided into three blocks 202_1, 202_2 and 202_3.
  • the following description of FIG. 11 is applicable in a corresponding manner when the data bit sequence is divided into a different number of blocks.
  • a first forward error correction coding can be carried out in order to add a first block 304_1 of systematic bits and a first block 310_1 of contiguous error correction bits, which corresponds to the first block 304_1 of systematic Bits assigned to get. Furthermore, in the second step 342, based on the second block 202_2 of the data bit sequence, a second forward error correction coding can be carried out in order to a second block 304_2 of systematic bits and a second block 310_2 of contiguous error correction bits associated with the second block 304_2 of systematic bits.
  • a third forward error correction coding can be carried out in order to generate a third block 304_3 of systematic bits and a third block 310_3 of contiguous error correction bits, which corresponds to the third block 304_3 of systematic bits assigned.
  • the blocks 304_1, 304_2 and 304_3 of systematic bits can be grouped (e.g. concatenated) in order to obtain a sequence 304 of systematic bits which is identical to the data bit sequence 202.
  • the first transmission bit block thus comprises the sequence 201 of reference bits and the sequence 304 of systematic bits
  • the second transmission bit block 300 comprises the blocks 310_1, 310_2 and 310_3 of error correction bits.
  • one or more blocks of additional reference bits can (optionally) be inserted into the second transmission bit block 300.
  • the second transmission bit block comprises, for example, a sequence 320 of additional reference bits which is arranged at the beginning of the second transmission bit block 300.
  • the first block 310_1 of error correction bits is arranged directly adjacent to the sequence 320 of additional reference bits
  • the second block 310_2 of error correction bits being arranged directly adjacent to the first block 310_1 of error correction bits
  • the third block 310_3 of error correction bits is arranged immediately adjacent to the second block 310_2 of error correction bits.
  • FIG. 11 illustrates the method schematically for the case of a division of the data sequence (e.g. data bit sequence 202) into three data partial sequences 202_1, 202_2 and 202_3 and with the insertion of an additional reference sequence 320 in the area between data and parity bits.
  • a division of the data sequence e.g. data bit sequence 202
  • three data partial sequences 202_1, 202_2 and 202_3 and with the insertion of an additional reference sequence 320 in the area between data and parity bits.
  • the data bit sequence (data bit sequence 202) is divided into three data partial sequences (eg blocks 202_ 1, 202_2 and 202_3) which are coded separately.
  • the systematic bits of each partial sequence are then added to one another and these are placed after the reference bits.
  • the three sequences of the parity bits for example blocks 310_1, 310J2 and 310J3 error correction bits.
  • an additional reference sequence 320 (see section 1) is inserted between the area of the systematic bits 304 and the area of the parity bits 310_1, 310_2 and 310_3.
  • the data bit sequence 202 can be divided into at least two blocks 202_1-202J, i-2.
  • FIG. 14 for illustration purposes, it is assumed by way of example that the data bit sequence 202 is divided into three blocks 202_1, 202_2 and 202_3. However, the following description of FIG. 14 is applicable in a corresponding manner when the data bit sequence is divided into a different number of blocks.
  • the first block 310_1 of error correction bits can be arranged directly adjacent to the first sequence 320_1 of additional reference bits, the third block 310_3 of error correction bits directly adjacent to the The first block 310_1 of error correction bits is arranged, the second block 310_2 of error correction bits being arranged directly adjacent to the second sequence 320_2 of additional reference bits, and the fourth block 310_4 of error correction bits being arranged directly adjacent to the second block 310_2 of error correction bits.
  • FIG. 14 shows how the parity bits generated by coding a data bit partial sequence (block of the data bit sequence) are divided into, for example, two partial sequences (“a” and “b”), which in FIG 1a ”and“ parity bits 1b ”,“ parity bits 2a ”and“ parity bits 2b ”etc. are identified (ie two (or more) blocks of error correction bits are generated for each block of the data bit sequence during forward error correction coding).
  • a further, second additional reference sequence 320_2 (additional reference sequence 2) has been inserted.
  • the parity bits belonging to a data bit partial sequence (block of the data bit sequence), e.g.
  • parity bits 1a (first block 310_1 of error correction bits) and parity bits 1b (second block 310_2 of error correction bits), are not transmitted directly one after the other, but are grouped in such a way that initially all parity bits Partial sequences “a” (1a, 2a, 3a) are arranged and subsequently all partial sequences “b” (1b, 2b, 3b).
  • the receiver carries out initial channel estimates based on preamble 201, additional reference sequence 1 (first sequence 320_1 of additional reference bits) and additional reference sequence 2 (second sequence 320_2 of additional reference bits). This is followed by demodulation of the “systematic bits 1” (first block 304_1 of systematic bits), “parity bits 1a” (first block 310_1 of error correction bits) and “parity bits 1b” (second block 310_2 of error correction bits), which are immediately after the reference sequences known in advance (first and second block of additional reference bits).
  • the data bit partial sequence 1 (first block 202_1 of the data bit sequence) can be decoded.
  • the "systematic bits 1 ”(first block 304_1 of systematic bits),“ parity bits 1a ”(first block 310_1 of error correction bits) and“ parity bits 1b ”(second block 310_2 of error correction bits) are now known and can be used as a basis for further channel estimates.
  • an additional reference sequence e.g. sequence of additional reference bits (in addition to the reference bits of the first transmission bit block)
  • parity bits error correction bits
  • FIG. 15 shows a schematic view of the generation of a transmission bit sequence to be transmitted, FIG. 15 only showing step 346 of inserting a sequence of additional reference bits into the second transmission bit block of the transmission bit sequence, which is different from that shown in FIG Step of inserting a sequence of additional reference bits.
  • the first block 310_1 of error correction bits and the second block 310_2 of error correction bits can each be arranged directly adjacent to the sequence 320 of additional reference bits.
  • Blocks of error correction bits that are assigned to a block of the data bit sequence that immediately follows the block of the data bit sequence that is arranged at the beginning of the data bit sequence can be directly adjacent (or each with only one further sequence of additional reference bits in between) to the first block 310_1 of error correction bits and the second block 310_2 of error correction bits, etc. That is, the third block 310_3 of error correction bits can be arranged immediately adjacent to the first block 310_1 of error correction bits, the fifth block 310J5 of error correction bits can be arranged immediately adjacent to the third block 310_3 of error correction bits.
  • the fourth block 310_4 of error correction bits can be arranged directly adjacent to the second block 310_2 of error correction bits, wherein the sixth block 310_6 of error correction bits can be arranged directly adjacent to the fourth block 310_4 of error correction bits.
  • FIG. 16 shows a schematic view of a generation of a transmission bit sequence to be transmitted, only step 346 of the insertion of several sequences of additional reference bits in the second transmission bit block of the transmission bit sequence, which differs from that in FIG. 14, being shown in FIG shown step of inserting a sequence of additional reference bits differs.
  • three sequences 320__1, 320_2 and 320_3 of additional reference bits can be introduced into the second transmission bit block 300 between the blocks 310_1-310_6 of error correction bits, one of the three sequences 320_1, 320_2 and 320_3 of additional reference bits can be arranged between two blocks of error correction bits which are assigned to the same block of the data bit sequence.
  • Error correction bits with odd indices and "b" e.g. blocks of error correction bits with even indices
  • further additional reference sequences can be arranged. These can each lie between the two parity bit partial sequences “a” and “b”, advantageously (but not necessarily) also in the middle, as is shown by way of example in FIG. 16.
  • the steps of iterative channel estimation take place in the area of the systematic bits (e.g. blocks 304_1-304_3 of systematic bits) in a positive temporal direction (e.g. starting from the sequence 201 of reference bits), while in the area of the parity bits (blocks 310_1-310_6 of error correction bits) on both sides starting from the respective additional reference sequences (sequences 320_1, 320_2 and 320_3 of additional reference bits) away (in both the positive and negative direction in time).
  • This is illustrated by the seven direction arrows 350-362 in the lower part of FIG. 16.
  • additional reference sequences e.g. sequences of additional reference bits
  • enlarged (e.g. maximized) distances between the respective associated parity bit partial sequences "a" e.g. blocks of
  • FIG. 17 shows a schematic view of a resulting transmission bit sequence after the introduction of three sequences 320_1, 320_2 and 320J3 of additional reference bits, a distance between blocks of error correction bits assigned to the same block of the transmission bit sequence being enlarged compared with FIG is.
  • N P 2 parity bit partial sequences (“a” and “b”) (eg blocks of error correction bits) .
  • the parity bits belonging to each data bit partial sequence can also be divided into more than two parity bit partial sequences (eg blocks of error correction bits). In the case of fading channels, these can be positioned in such a way that the parity bit partial sequences belonging to the same coded data bit partial sequence are arranged as far apart in time as possible from one another.
  • FIG. 18 shows a schematic view of a generation of a transmission bit sequence to be transmitted based on forward error correction (coding) Error correction bits, the transmission bit sequence being backwards compatible with an uncoded transmission bit sequence.
  • coding forward error correction
  • a first forward error correction coding can be carried out in order to add a first block 304_1 of systematic bits and four blocks 310_1-310_4 of error correction bits that correspond to the first block 304_1 of systematic Bits are assigned to get.
  • a second forward error correction coding can be carried out in order to generate a second block 304_2 of systematic bits and four blocks 310_5-310_8 of error correction bits which the second block 304_2 of systematic bits are assigned.
  • a third forward error correction coding can be carried out in order to generate a third block 304_3 of systematic bits and four blocks 310__9-310__12 of error correction bits, which the third block 304_3 of systematic bits are assigned.
  • Blocks of error correction bits that are assigned to a block of the data bit sequence that follows the block of the data bit sequence that is arranged at the beginning of the data bit sequence can be arranged immediately adjacent to the blocks of the error correction bits that correspond to the Block of the data bit sequence are assigned, which is arranged at the beginning of the data bit sequence.
  • the parity bit partial sequences belonging to a respective data bit partial sequence (e.g. block of the data bit sequence) can be arranged with the greatest possible distance from one another, whereby the requirement is met that in the receiver, successive decoding can take place starting directly from a reference sequence (for example a sequence of additional reference bits).
  • a reference sequence for example a sequence of additional reference bits.
  • a transmission bit sequence to be transmitted [e.g. with a first transmission bit block, which is backwards compatible with an "existing" communication system (or communication protocol), and a second transmission bit block, which extends the "existing" communication system by a forward error correction], based on one or more of the following steps:
  • Division of the data bit sequence e.g. data bit sequence 202 into directly successive data bit partial sequences (blocks of the data bit sequence), which are coded separately (e.g. forward error correction coded (e.g. turbo / LDPC / convolution coded)) (coding of the partial sequences (blocks the data bit sequence) independently of each other).
  • forward error correction coded e.g. turbo / LDPC / convolution coded
  • parity bits e.g. blocks of error correction bits
  • the parity bit sequence e.g. block of error correction bits belonging to the first data bit partial sequence (e.g. first block of the data bit sequence) is directly attached to a reference sequence (preamble or additional Reference sequence, see Section 1) adjoins, as well as o the parity bit sequences (for example blocks of error correction bits) directly following one another data bit partial sequences (for example blocks of the data bit sequence) are directly adjacent to one another or there are only additional reference sequences between them (see, for example, FIGS. 11, 12 and 13).
  • additional reference sequences e.g. sequences of additional reference bits
  • the two parity bit partial sequences e.g. blocks of error correction bits
  • the number of additional reference sequences corresponds to the number of data bit partial sequences (e.g. blocks of the data bit sequence) ( see Fig. 16).
  • the exact arrangement of the parity bit partial sequences relative to one another is arbitrary, since each of them is always directly adjacent to an additional reference sequence. For fading channels an arrangement is advantageous in which the two parity bit partial sequences "a” (e.g. blocks of error correction bits with odd indices) and "b" (e.g. blocks of error correction bits with even indices) (which each belong to the same coded data bit partial sequence) be positioned as far apart from each other as possible.
  • parity bit partial sequences e.g. blocks of error correction bits belonging to a data bit partial sequence (e.g. block of the data bit sequence) in such a way that each of these parity bit partial sequences is either attached to an additional reference sequence (e.g. sequence of additional reference bits) or to any (any) parity bit Partial sequence of one of the data bit partial sequences preceding (the data bit partial sequence under consideration) directly adjoins (see, for example, FIGS. 17 and 18).
  • the data bits to be transmitted e.g. data bit sequence 202
  • data bit partial sequences e.g. blocks
  • the coherence time of the radio channel is correspondingly short, so that very short block lengths are required for sufficiently frequent updating of the channel estimate would be.
  • the block length cannot be reduced at will, since, on the one hand, with many common coding methods, a fixed number of so-called tail bits must be added to each block regardless of its length, which means that the relative transfer overhead is increased as the block length decreases continues to grow in a disadvantageous manner due to a large number of tail bits.
  • the power efficiency continues to decrease in the case of short block lengths, as a result of which the coding gain is reduced.
  • the exemplary embodiments described in the following thus basically follow the illustration according to FIG. 5, ie the coding of the data bit sequence (e.g. data bit sequence 202) is carried out in such a way that systematic bits are generated and these are transmitted in an unchanged order after the reference bits 201 (requirement of backward compatibility) , only the parity bits (which are transmitted after the systematic bits, for example) are subject to interleaving.
  • the data bit sequence e.g. data bit sequence 202
  • the parity bits which are transmitted after the systematic bits, for example
  • n s + i bits of the data bit sequence 202 are already coded, so that m s + C s + i coded bits are present for the n s + i bits of the data bit sequence 202.
  • a group 310 s + i of C s + i error correction bits is accordingly generated.
  • a data bit sequence (for example data bit sequence 202) consisting of N bits is considered.
  • the coding requirement mentioned furthermore includes that, at the receiver end, partial decoding of the first n s data bits in each time step s is possible with a coding gain if at least m s coded parity bits and n s systematic bits have been estimated in the receiver. An improvement in the performance can possibly be achieved if in the receiver m s , dec> m s coded parity bits can be estimated.
  • the requirements mentioned can be met, for example, by the group of convolutional codes and by the group of LDPC codes.
  • the exemplary embodiment described here relates to the design of the interleaver in such a way that iterative decoder-supported decoding in the receiver is possible.
  • the group of C s parity bits e.g. error correction bits
  • the group of C s parity bits generated in the coding in step s (with s> 1) is arranged for the transmission in such a way that it is directly linked to the group with C 3 generated in the previous step s-1 -i parity bits (e.g. error correction bits) are added.
  • s 1, i.e. the In the first step of the coding process, the first group of the generated parity bits is positioned directly adjacent to an additional reference sequence.
  • the groups 310_1, 310_2, 310_3 of error correction bits can be arranged in the second transmission bit block 300 in such a way that a group of error correction bits that were generated in a first step of the iterative forward error correction coding , can be arranged directly adjacent to the sequence 320 of additional reference bits, wherein a second group of 310_2 of error correction bits, which were generated in a second step of the iterative forward error correction coding, can be arranged directly adjacent to the first group 310_1 of error correction bits wherein a third group of 310J3 of error correction bits, which were generated in a third step of the iterative forward error correction coding, can be arranged immediately adjacent to the second group 310_2 of error correction bits.
  • the order of the parity bits can be reversed by the interleaver if the additional reference sequence (e.g. sequence 320 of additional reference bits) is at the end of the transmitted bits, as shown in FIG.
  • the interleaver reverses the order of the parity bits, since the additional reference sequence (e.g. sequence 320 of additional reference bits), from which the channel estimation for the range of parity bits starts in the receiver, is at the end of the transmitted bits.
  • the order of the bits within the respective groups of three can additionally be selected as desired by the interleaver, without reducing the performance of the iterative channel tracking.
  • groups 310_1 and 310_2 of error correction bits are present, which in successive steps of the iterative forward error correction coding were generated.
  • the error correction bits of the groups 310_1 and 310_2 of error correction bits can be interleaved in a step 380 within the respective group and then introduced into the second transmission bit block.
  • the arrangement of the four parity bits (in the example) per parity bit group is advantageously carried out in the exemplary embodiment before and after each of the two additional reference sequences (e.g. sequences 320_1 and 320_2 of additional reference bits).
  • the bits within each parity bit group can be arranged as desired by the interieaver.
  • the parity bits (e.g. error correction bits) of a group (of error correction bits) can be arranged in such a way that each of these parity bits (e.g. error correction bits) is linked either to any additional reference sequence (e.g. sequence of additional reference bits) or to any one another parity bit (e.g. error correction bit) of the same group (of error correction bits) or to any parity bit (e.g. error correction bit) from a parity bit group (e.g. group of error correction bits) generated in a previous coding step.
  • any additional reference sequence e.g. sequence of additional reference bits
  • any one another parity bit e.g. error correction bit
  • any parity bit e.g. error correction bit
  • an interleaver e.g. parity bit interleaver
  • Receiver an iterative decoder-based channel tracking can be carried out.
  • a sequence 321 of additional reference bits can be inserted between the sequence 304 of systematic bits, so that the sequence 304 of systematic bits is interrupted by the sequence of additional reference bits, so that a first part 305_1 of the sequence 304 of systematic Bits is arranged before the sequence 321 of additional reference bits and a second part 305_2 of the sequence of systematic bits is arranged after the sequence 321 of additional reference bits.
  • the first transmission bit block 200 of the transmission bit sequence to be transmitted accordingly comprises the sequence 201 of reference bits, the sequence 321 of further reference bits and the sequence 304 of systematic bits, which is divided into two by the sequence 321 of further reference bits.
  • the second transmission bit block 300 of the transmission bit sequence to be transmitted comprises the sequence 310 of interleaved error correction bits and optionally one or more sequences of additional reference bits.
  • one of the data transmitters shown in FIG. 1, for example the data transmitter 100_1 can be configured to carry out forward error correction coding based on the data bit sequence 202 in order to obtain a sequence 304 of systematic bits and the sequence 304 of systematic bits associated with error correction bits 310, the data bit sequence 202 and the sequence 304 of systematic bits being identical, the data transmitter being configured to transmit a signal 120, the signal 120 having a first transmission bit block 200 and a second transmission bit block 300, the first transmission bit block 200 a first sequence 201 of reference bits, the sequence 304 of systematic Bits and a second sequence 321 of reference bits, the sequence 304 of systematic bits being interrupted by the second sequence 321 of reference bits, so that a first part 305_1 of the sequence 304 of systematic bits is arranged before the second sequence of reference bits and a second Part 304_2 of the sequence of systematic bits is arranged [e.g.
  • the order of the systematic bits can be retained (apart from the inserts).
  • the method 600 comprises a step 602 of obtaining a data bit sequence.
  • the method 600 further comprises a step 604 of performing, based on the data bit sequence, a forward error correction coding in order to obtain a sequence of systematic bits and the sequence of systematic bits assigned error correction bits [eg M error correction bits], the data bit sequence and the Sequence of systematic bits are identical.
  • the method 620 includes a step 622 of obtaining a data bit sequence.
  • the method 620 further comprises a step 624 of performing, based on the data bit sequence, forward error correction coding to generate a sequence of systematic bits and error correction bits associated with the sequence of systematic bits [e.g. M error correction bits], the data bit sequence and the sequence of systematic bits being identical.
  • the method 620 further comprises a step 626 of sending a signal, the signal comprising a first send bit block and a second send bit block, the first send bit block being a [e.g.
  • the second transmission bit block comprises the error correction bits
  • a block of [e.g. related] systematic bits from the sequence of systematic bits together with a group of error correction bits assigned to the block of systematic bits can be decoded from the error correction bits, independently of other error correction bits or other groups of error correction bits.
  • the method 640 includes a step 642 of obtaining a data bit sequence.
  • the method 640 further comprises a step 644 of performing, based on the data bit sequence, a forward error correction coding in order to obtain a sequence of systematic bits and error correction bits [eg M error correction bits] assigned to the sequence of systematic bits, the data bit sequence and the Sequence of systematic bits are identical.
  • the method 640 further comprises a step 646 of transmitting a signal, the signal having a first transmission bit block and a second transmission bit block, the first transmission bit block having a first sequence of reference bits, the sequence of systematic bits and a second sequence of reference bits, the Sequence of systematic bits is interrupted by the second sequence of reference bits, so that a first part of the sequence of systematic bits [eg temporally] is arranged before the second sequence of reference bits and a second part of the sequence of systematic bits [eg temporally] after the the second sequence of reference bits is arranged, the second transmission bit block having the error correction bits, wherein a block of [e.g.
  • FIG. 27 shows a flow diagram of a method 700 for receiving a signal.
  • the method 700 includes a step 702 of receiving a signal having a first transmission bit block and a second transmission bit block, the first transmission bit block having a sequence of reference bits and a sequence of systematic bits, the sequence of systematic bits being identical to one with the signal is to be transmitted data bit sequence, wherein the second transmission bit block has the sequence of systematic bits assigned to error correction bits.
  • the method 700 further comprises a step 704 of performing a channel estimation based on the received sequence of reference bits.
  • the method 720 includes a step 722 of receiving a signal comprising a first transmit bit block and a second transmit bit block, the first transmit bit block comprising a sequence of reference bits and a sequence of systematic bits, the sequence of systematic bits being identical to one with the signal is to be transmitted data bit sequence, wherein the second transmission bit block has the sequence of systematic bits assigned to error correction bits.
  • the method 720 further comprises a step of performing 724 a channel estimation based on the received sequence of reference bits.
  • the method 720 further comprises a step 726 of decoding a sequence which comprises a received block of [e.g.
  • the method 720 further comprises a step 728 of performing, based on the block of the data bit sequence, a forward error coding in order to obtain a reencoded block of systematic bits and a reencoded group of systematic bits and error correction bits assigned to the reencoded block of systematic bits .
  • the method 720 further comprises a step 730 of updating the channel estimate based on the reencoded block of systematic bits and the reencoded group of error correction bits.
  • the method 740 includes a step 742 of receiving a signal having a first transmit bit block and a second transmit bit block, the first transmit bit block having a first sequence of reference bits, the sequence of systematic bits and a second sequence of reference bits, the sequence of systematic Bits is interrupted by the second sequence of reference bits, so that a first part of the sequence of systematic bits [e.g. temporal] is placed before the second sequence of reference bits and a second part of the sequence of systematic bits [e.g. temporally] is arranged after the second sequence of reference bits, the second transmission bit block having the error correction bits.
  • the method 740 further comprises a step 744 of performing a channel estimation based on the received first sequence of reference bits and the received second sequence of reference bits.
  • the method 740 further includes a step 746 of decoding a sequence comprising a received block of [e.g. contiguous] systematic bits of the received sequence of systematic bits and at least one group of error correction bits of the received error correction bits that is assigned to the received block of systematic bits, regardless of other received error correction bits or received groups of error correction bits, in order to obtain a block of the data bit sequence .
  • the method 740 further comprises a step 748 of performing, based on the block of the data bit sequence, a forward error coding in order to obtain a reencoded block of systematic bits and a reencoded group of systematic bits and error correction bits assigned to the reencoded block of systematic bits .
  • the method 740 further comprises a step 750 of updating the channel estimate based on the reencoded block of systematic bits and the reencoded group of error correction bits.
  • Embodiments of the present invention are used in a system for the packet-wise transmission of data from a transmitter to a receiver.
  • the concepts described herein apply to any transmission in which there is a potentially time-variant transmission channel between sender and receiver, an update of the estimate of this channel within a transmitted data packet is necessary or advantageous, especially in the case of coherent demodulation, coding is used as forward error correction, which among other things outputs so-called systematic bits (e.g. turbo Codes, LDPC codes), and / or backward compatibility of part of the data to be transmitted to uncoded transmission (without forward error correction) is required.
  • systematic bits e.g. turbo Codes, LDPC codes
  • a typical area of application is, for example, the transmission of a message in a digital radio communication system in which the transmission channel can be time-variant due to the movement of the transmitter and / or receiver and / or due to a frequency offset between the transmitter and receiver and in which, e.g. by using coherent demodulation, a ongoing estimation of the transmission channel is required.
  • Embodiments modify an existing transmission system, which so far has worked comparatively inefficiently without coding the data bits, by using e.g. turbo or LDPC codes, so that the efficiency of the transmission system can be increased considerably.
  • Additional redundancy information (parity bits) is transmitted, which, for reasons of backward compatibility, is sent after the bit sequence generated by the original system, for example.
  • Embodiments create data transmitters, data receivers, a communication system and corresponding methods, which
  • aspects have been described in connection with a device, it goes without saying that these aspects also represent a description of the corresponding method, so that a block or a component of a device is also to be understood as a corresponding method step or as a feature of a method step. Analogously, aspects that have been described in connection with or as a method step also represent a description of a corresponding block or details or features of a corresponding device.
  • Some or all of the method steps can be carried out by a hardware device (or using a hardware device). Apparatus), such as a microprocessor, a programmable computer or an electronic circuit. In some embodiments, some or more of the most important process steps can be performed by such an apparatus.
  • embodiments of the invention can be implemented in hardware or in software.
  • the implementation can be carried out using a digital storage medium such as a floppy disk, a DVD, a Blu-ray disk, a CD, a ROM, a PROM, an EPROM, an EEPROM or a FLASH memory, a hard disk or other magnetic memory or optical memory, on which electronically readable control signals are stored, which can interact with a programmable computer system or cooperate in such a way that the respective method is carried out. Therefore, the digital storage medium can be computer readable.
  • Some exemplary embodiments according to the invention thus comprise a data carrier which has electronically readable control signals which are able to interact with a programmable computer system in such a way that one of the methods described herein is carried out.
  • exemplary embodiments of the present invention can be implemented as a computer program product with a program code, the program code being effective to carry out one of the methods when the computer program product runs on a computer.
  • the program code can, for example, also be stored on a machine-readable carrier.
  • exemplary embodiments include the computer program for performing one of the methods described herein, the computer program being stored on a machine-readable carrier.
  • an exemplary embodiment of the method according to the invention is thus a computer program which has a program code for performing one of the methods described herein when the computer program runs on a computer.
  • a further exemplary embodiment of the method according to the invention is thus a data carrier (or a digital storage medium or a computer-readable medium) on which the computer program for performing one of the methods described herein is recorded.
  • the data carrier, the digital storage medium or the computer-readable medium are typically tangible and / or non-perishable or non-transitory.
  • a further exemplary embodiment of the method according to the invention is thus a data stream or a sequence of signals which represents or represents the computer program for performing one of the methods described herein.
  • the data stream or the sequence of signals can, for example, be configured to be transferred via a data communication connection, for example via the Internet.
  • Another exemplary embodiment comprises a processing device, for example a computer or a programmable logic component, which is configured or adapted to carry out one of the methods described herein.
  • a processing device for example a computer or a programmable logic component, which is configured or adapted to carry out one of the methods described herein.

Abstract

Ausführungsbeispiele schaffen einen Datensender eines Kommunikationssystems, wobei der Datensender konfiguriert ist, um eine Datenbitfolge zu erhalten, wobei der Datensender konfiguriert ist, um basierend auf der Datenbitfolge eine Vorwärts-Fehlerkorrektur-Codierung durchzuführen, um eine Folge von systematischen Bits und der Folge von systematischen Bits zugeordnete Fehlerkorrekturbits zu erhalten, wobei die Datenbitfolge und die Folge von systematischen Bits identisch sind, wobei der Datensender konfiguriert ist, um ein Signal auszusenden, wobei das Signal einen ersten Sendebitblock und einen zweiten Sendebitblock aufweist, wobei der erste Sendebitblock eine Folge von Referenzbits und die Folge von systematischen Bits aufweist, und wobei der zweite Sendebitblock die Fehlerkorrekturbits aufweist, wobei ein Block von systematischen Bits der Folge von systematischen Bits zusammen mit zumindest einem Block von zusammenhängenden Fehlerkorrekturbits der Folge von Fehlerkorrekturbits, der dem Block von systematischen Bits zugeordnet ist, unabhängig von anderen Fehlerkorrekturbits oder Blöcken von Fehlerkorrekturbits decodierbar ist.

Description

Maßnahmen zur Ermöglichung einer Kanalnachführung bei digitaler Übertragung
Beschreibung
Ausführungsbeispiele der vorliegenden Erfindung beziehen sich auf einen Datensender, einen Datenempfänger, ein Kommunikationssystem sowie entsprechende Verfahren, die eine Kanalnachführung bei der Übertragung von Daten ermöglichen. Manche Ausführungsbeispiele beziehen sich auf Maßnahmen zur Ermöglichung einer Kanalnachführung bei digitaler Übertragung.
In [5] wird eine Erweiterung für den Wireless M-Bus [4] beschrieben, gemäß derer an eine Datennachricht des Wireless M-Bus eine Fehlerkorrekturinformation, die durch eine Turbo- Codierung der Nutzdaten gewonnen wird, angehängt wird, wobei der Datennachricht des Wireless M-Bus ein zusätzliches Synchronisationswort vorangestellt wird.
Das in [5] gezeigte Konzept hat jedoch den Nachteil, dass bei einem Zeitvarianten Kommunikationskanal die zuvor durchgeführte Kanalschätzung für die Demodulation der Fehlerkorrekturinformation nicht mehr gültig ist, so dass es in der nachfolgenden Turbo- Decodierung zu Leistungseinbußen kommt.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, die bestehende Situation zu verbessern.
Diese Aufgabe wird durch die unabhängigen Patentansprüche gelöst.
Vorteilhafte Weiterbildungen finden sich in den abhängigen Patentansprüchen.
Ausführungsbeispiele schaffen einen Datensender eines [z.B. drahtlosen] Kommunikationssystems, wobei der Datensender konfiguriert ist, um eine Datenbitfolge [z.B. N Datenbits] zu erhalten [z.B. zu erzeugen oder von einer mit dem Datensender verbundenen Vorrichtung [z.B. einem Sensor] zu empfangen], wobei der Datensender konfiguriert ist, um basierend auf der Datenbitfolge eine Vorwärts-Fehlerkorrektur-Codierung durchzuführen, um eine Folge von systematischen Bits und der Folge von systematischen Bits zugeordnete Fehlerkorrekturbits [z.B. eine Folge von Fehlerkorrekturbits; z.B. M Fehlerkorrekturbits] zu erhalten, wobei die Datenbitfolge und die Folge von systematischen Bits identisch sind, wobei der Datensender konfiguriert ist, um ein Signal auszusenden, wobei das Signal einen ersten Sendebitblock und einen zweiten Sendebitblock aufweist, wobei der erste Sendebitblock [z.B. einem Datenempfänger bekannte] eine Folge von Referenzbits und die Folge von systematischen Bits aufweist, und wobei der zweite Sendebitblock die Fehlerkorrekturbits aufweist, wobei ein Block von [z.B. zusammenhängenden] systematischen Bits der Folge von systematischen Bits zusammen mit zumindest einem Block von zusammenhängenden Fehlerkorrekturbits der Fehlerkorrekturbits [z.B. der Folge von Fehlerkorrekturbits], der dem Block von systematischen Bits zugeordnet ist, unabhängig von anderen Fehlerkorrekturbits oder Blöcken von Fehlerkorrekturbits decodierbar ist.
Bei Ausführungsbeispielen umfasst der Block von systematischen Bits eine echte Teilmenge der systematischen Bits der Folge von systematischen Bits.
Bei Ausführungsbeispielen umfasst der zumindest eine Block von zusammenhängenden Fehlerkorrekturbits jeweils eine echte Teilmenge der Fehlerkorrekturbits.
Bei Ausführungsbeispielen ist der Datensender konfiguriert, um die Folge von systematischen Bits in der Reihenfolge unverändert und zusammenhängend in den ersten Sendebitblock zu übernehmen.
Bei Ausführungsbeispielen ist dem Datensender die Folge von Referenzbits bekannt, wobei der Datensender konfiguriert ist, um die Folge von Referenzbits in der Reihenfolge unverändert und zusammenhängend in den ersten Sendebitblock zu übernehmen.
Bei Ausführungsbeispielen ist der erste Sendebitblock gemäß einem Kommunikationsprotokoll oder Kommunikationsstandard aufgebaut.
Bei Ausführungsbeispielen kann das Kommunikationsprotokoll / der Kommunikationsstandard der Wireless M-Bus sein. Beispielsweise ist der Wireless M-Bus in der Europäische Norm EN 13757 definiert. Beispielsweise ist der Wireless M-Bus in der deutschen Norm DIN EN 13757- 4 "Kommunikationssysteme für Zähler und deren Fernablesung - Teil 4: Zählerauslesung über Funk (Fernablesung von Zählern im SRD-Band“ definiert.
Bei Ausführungsbeispieien kann der erste Sendebitblock von einem Datenempfänger, der gemäß dem Kommunikationsprotokoll oder Kommunikationsstandard arbeitet, unabhängig von dem zweiten Sendebitblock empfangen werden. Bei Ausführungsbeispielen geht zweite Sendebitblock überdas Kommunikationsprotokoll oder den Kommunikationsstandard hinaus.
Bei Ausführungsbeispielen folgt der zweite Sendebitblock auf den ersten Sendebitblock [z.B. zeitlich].
Bei Ausführungsbeispielen sind der erste Sendebitblock und der zweite Sendebitblock [z.B. zeitlich] unmittelbar benachbart zueinander angeordnet.
Bei Ausführungsbeispielen ist die Vorwärts-Fehlerkorrektur-Codierung eine Turbo-Codierung, eine LDPC-Codierung oder eine Faltungscodierung.
Bei Ausführungsbeispielen weist der zweite Sendebitblock zumindest eine Folge von zusätzlichen Referenzbits auf.
Bei Ausführungsbeispielen ist eine Folge von zusätzlichen Referenzbits [z.B. zusätzlich zu der Folge von Referenzbits des ersten Sendebitblocks] der zumindest einen Folge von zusätzlichen Referenzbits in dem zweiten Sendebitblock derart angeordnet, dass die Folge von zusätzlichen Referenzbits benachbart zu dem ersten Sendebitblock angeordnet ist.
Beispielsweise kann die Folge von zusätzlichen Referenzbits an einem Anfang oder Ende des zweiten Sendebitblocks angeordnet sein, so dass die Folge von zusätzlichen Referenzbits benachbart zu dem ersten Sendebitblock angeordnet ist.
Bei Ausführungsbeispielen ist der Datensender konfiguriert, um eine erste Vorwärts- Fehlerkorrektur-Codierung für einen ersten Block der Datenbitfolge [z.B. ersten Block von zusammenhängenden Datenbits] durchzuführen [z.B. wobei der erste Block der Datenbitfolge einen Teil der Datenbitfolge umfasst], um einen ersten Block von systematischen Bits und zumindest einen Block von zusammenhängenden Fehlerkorrekturbits, der dem ersten Block von systematischen Bits zugeordnet ist, zu erhalten, wobei der Datensender konfiguriert ist, um eine zweite Vorwärts-Fehlerkorrektur-Codierung für einen zweiten Block der Datenbitfolge [z.B. zweiten Block von zusammenhängenden Datenbits] durchzuführen, um einen zweiten Block von systematischen Bits und zumindest einen Block von zusammenhängenden Fehlerkorrekturbits, der dem Block von systematischen Bits zugeordnet ist, zu erhalten, wobei die erste Vorwärts-Fehlerkorrektur-Codierung und die zweite Vorwärts-Fehlerkorrektur- Codierung unabhängig voneinander durchgeführt werden. Bei Ausführungsbeispielen ist der Datensender konfiguriert, um die jeweiligen Blöcke von zusammenhängenden Fehlerkorrekturbits jeweils in der Reihenfolge unverändert und zusammenhängend in den zweiten Sendebitblock zu übernehmen.
Bei Ausführungsbeispielen sind die jeweiligen Blöcke von zusammenhängenden
Fehlerkorrekturbits nicht verschachtelt.
Bei Ausführungsbeispielen sind die jeweiligen Blöcke von zusammenhängenden
Fehlerkorrekturbits jeweils nur in sich verschachtelt.
Bei Ausführungsbeispielen weist der zweite Sendebitblock eine Folge von zusätzlichen Referenzbits [z.B. zusätzlich zu der Folge von Referenzbits des ersten Sendebitblocks] auf, wobei die Folge von zusätzlichen Referenzbits unmittelbar benachbart zu einem Block von zusammenhängenden Fehlerkorrekturbits angeordnet ist, der einem Block der Datenbitfolge zugeordnet ist, der an einem Anfang der Datenbitfolge angeordnet ist.
Bei Ausführungsbeispielen ist der Datensender konfiguriert, um eine dritte Vorwärts- Fehlerkorrektur-Codierung für einen dritten Block der Datenbitfolge [z.B. dritten Block von zusammenhängenden Datenbits] durchzuführen, um einen dritten Block von systematischen Bits und zumindest einen Block von zusammenhängenden Fehlerkorrekturbits, der dem dritten Block von systematischen Bits zugeordnet ist, zu erhalten, wobei die erste Vorwärts- Fehlerkorrektur-Codierung, die zweite Vorwärts-Fehlerkorrektur-Codierung und die dritte Vorwärts-Fehlerkorrektur-Codierung unabhängig voneinander durchgeführt werden, wobei Blöcke von zusammenhängenden Fehlerkorrekturbits, die unmittelbar benachbarten Blöcken der Datenbitfolge zugeordnet sind, unmittelbar benachbart oder nur mit einem Block von Referenzbits dazwischen in dem zweiten Sendebitblock angeordnet sind.
Bei Ausführungsbeispielen ist der zumindest eine Block von zusammenhängenden Fehlerkorrekturbits, der dem ersten Block von systematischen Bits zugeordnet ist, ein erster Block von zusammenhängenden Fehlerkorrekturbits ist, wobei der zumindest eine Block von zusammenhängenden Fehlerkorrekturbits, der dem zweiten Block von systematischen Bits zugeordnet ist, ein zweiter Block von zusammenhängenden Fehlerkorrekturbits ist.
Beispielsweise kann bei der ersten Vorwärts-Fehlerkorrektur-Codierung für den ersten Block der Datenbitfolge, der erste Block von systematischen Bits und ein erster Block von zusammenhängenden Fehlerkorrekturbits, der dem ersten Block von systematischen Bits zugeordnet ist, entstehen, wobei bei der zweiten Vorwärts-Fehlerkorrektur-Codierung für den zweiten Block der Datenbitfolge, der zweite Block von systematischen Bits und ein zweiter Block von zusammenhängenden Fehlerkorrekturbits, der dem zweiten Block von systematischen Bits zugeordnet ist, entstehen kann.
Bei Ausführungsbeispielen umfasst der zumindest eine Block von zusammenhängenden Fehlerkorrekturbits, der dem ersten Block von systematischen Bits zugeordnet ist, einen ersten Block von zusammenhängenden Fehlerkorrekturbits und einen zweiten Block von zusammenhängenden Fehlerkorrekturbits, wobei der zumindest eine Block von zusammenhängenden Fehlerkorrekturbits, der dem zweiten Block von systematischen Bits zugeordnet ist, einen dritten Block von zusammenhängenden Fehlerkorrekturbits und einen vierten Block von zusammenhängenden Fehlerkorrekturbits umfasst.
Beispielsweise können bei der ersten Vorwärts-Fehlerkorrektur-Codierung für den ersten Block der Datenbitfolge, der erste Block von systematischen Bits und ein erster Block von zusammenhängenden Fehlerkorrekturbits und ein zweiter Block von zusammenhängenden Fehlerkorrekturbits, die dem ersten Block von systematischen Bits zugeordnet sind, entstehen, wobei bei der zweiten Vorwärts-Fehlerkorrektur-Codierung für den zweiten Block der Datenbitfolge, der zweite Block von systematischen Bits und ein dritter Block von zusammenhängenden Fehlerkorrekturbits und ein vierter Block von zusammenhängenden Fehlerkorrekturbits, die dem zweiten Block von systematischen Bits zugeordnet sind, entstehen können.
Bei Ausführungsbeispielen sind in dem zweiten Sendebitblock Blöcke von zusammenhängenden Fehlerkorrekturbits, die unmittelbar benachbarten Blöcken von systematischen Bits zugeordnet sind, unmittelbar benachbart oder nur mit einem Block von Referenzbits dazwischen in dem zweiten Sendebitblock angeordnet.
Bei Ausführungsbeispielen ist in dem zweiten Sendebitblock zwischen Blöcken von zusammenhängenden Fehlerkorrekturbits, die dem gleichen Block der Datenbitfolge zugeordnet sind, ein Block von Referenzbits angeordnet [z.B. eingebracht].
Bei Ausführungsbeispielen sind in dem zweiten Sendebitblock die einem jeweiligen Block der Datenbitfolge zugeordneten Blöcke von zusammenhängenden Fehlerkorrekturbits derart angeordnet, dass jeder dieser Blöcke von zusammenhängenden Fehlerkorrekturbits unmittelbar benachbart zu einer Folge von zusätzlichen Referenzbits oder einem anderen Block von zusammenhängenden Fehlerkorrekturbits, der einem dem jeweiligen Block der Datenbitfolge vorangehenden Block der Datenbitfolge zugeordnet ist, angeordnet ist. Bei Ausführungsbeispielen ist der erste Block von zusammenhängenden Fehlerkorrekturbits in dem zweiten Sendebitblock unmittelbar benachbart zu einer ersten Folge von zusätzlichen Referenzbits angeordnet, und wobei der dritte Block von zusammenhängenden Fehlerkorrekturbits unmittelbar benachbart zu dem ersten Block von zusammenhängenden Fehlerkorrekturbits angeordnet ist, wobei der zweite Block von zusammenhängenden Fehlerkorrekturbits in dem zweiten Sendebitblock unmittelbar benachbart zu einer zweiten Folge von zusätzlichen Referenzbits angeordnet ist, und wobei der vierte Block von zusammenhängenden Fehlerkorrekturbits unmittelbar benachbart zu dem zweiten Block von zusammenhängenden Fehlerkorrekturbits angeordnet ist.
Bei Ausführungsbeispielen ist in dem zweiten Sendebitblock einer Folge von zusätzlichen Referenzbits zwischen dem ersten Block von zusammenhängenden Fehlerkorrekturbits und dem zweiten Block von zusammenhängenden Fehlerkorrekturbits angeordnet, wobei der dritte Block von zusammenhängenden Fehlerkorrekturbits unmittelbar benachbart zu dem ersten Block von zusammenhängenden Fehlerkorrekturbits angeordnet ist, wobei der vierte Block von zusammenhängenden Fehlerkorrekturbits unmittelbar benachbart zu dem zweiten Block von zusammenhängenden Fehlerkorrekturbits angeordnet ist.
Bei Ausführungsbeispielen ist in dem zweiten Sendebitblock eine erste Folge von zusätzlichen Referenzbits zwischen dem ersten Block von zusammenhängenden Fehlerkorrekturbits und dem zweiten Block von zusammenhängenden Fehlerkorrekturbits angeordnet, wobei in dem zweiten Sendebitblock eine zweite Folge von zusätzlichen Referenzbits zwischen dem dritten Block von zusammenhängenden Fehlerkorrekturbits und dem vierten Block von zusammenhängenden Fehlerkorrekturbits angeordnet ist.
Bei Ausführungsbeispielen sind in dem zweiten Sendebitblock der erste Block von zusammenhängenden Fehlerkorrekturbits und der zweite Block von zusammenhängenden Fehlerkorrekturbits unmittelbar benachbart zu voneinander beabstandeten Folgen von zusätzlichen Referenzbits angeordnet, wobei in dem zweiten Sendebitblock der dritte Block von zusammenhängenden Fehlerkorrekturbits und der vierte Block von zusammenhängenden Fehlerkorrekturbits unmittelbar benachbart zu voneinander beabstandeten Folgen von zusätzlichen Referenzbits angeordnet sind.
Weitere Ausführungsbeispiele schaffen einen Datensender eines [z.B. drahtlosen] Kommunikationssystems, der konfiguriert ist, um eine Datenbitfolge [z.B. N Datenbits] zu erhalten [z.B. zu erzeugen oder von einer mit dem Datensender verbundenen Vorrichtung [z.B. einem Sensor] zu empfangen], wobei der Datensender konfiguriert ist, um die Datenbitfolge in zumindest zwei Blöcke aufzuteilen, wobei der Datensender konfiguriert ist, um basierend auf einem jeweiligen Block der Datenbitfolge eine unabhängige Vorwärts-Fehlerkorrektur- Codierung durchzuführen, um jeweils einen Block von systematischen Bits und jeweils zumindest einen Block von zusammenhängenden Fehlerkorrekturbits, der dem jeweiligen Block von systematischen Bits zugeordnet ist, zu erhalten, wobei der jeweilige Block von systematischen Bits identisch mit dem jeweiligen Block der Datenbitfolge ist, wobei der Datensender konfiguriert ist, um ein Signal auszusenden, wobei das Signal einen ersten Sendebitblock und einen zweiten Sendebitblock aufweist, wobei der erste Sendebitblock eine Folge von Referenzbits und die Datenbitfolge oder eine verkettete Version der jeweiligen Blöcke von systematischen Bits aufweist, wobei die verkettete Version der jeweiligen Blöcke von systematischen Bits und die Datenbitfolge identisch sind, wobei der zweite Sendebitblock die jeweiligen Blöcke von Fehlerkorrekturbits aufweist.
Weitere Ausführungsbeispiele schaffen einen Datensender eines [z.B. drahtlosen] Kommunikationssystems, wobei der Datensender konfiguriert ist, um eine Datenbitfolge [z.B. N Datenbits] zu erhalten [z.B. zu erzeugen oder von einer mit dem Datensender verbundenen Vorrichtung [z.B. einem Sensor] zu empfangen], wobei der Datensender konfiguriert ist, um basierend auf der Datenbitfolge eine Vorwärts-Fehlerkorrektur-Codierung durchzuführen, um eine Folge von systematischen Bits und der Folge von systematischen Bits zugeordnete Fehlerkorrekturbits [z.B. eine Folge von Fehlerkorrekturbits; z.B. M Fehlerkorrekturbits] zu erhalten, wobei die Datenbitfolge und die Folge von systematischen Bits identisch sind, wobei der Datensender konfiguriert ist, um ein Signal auszusenden, wobei das Signal einen ersten Sendebitblock und einen zweiten Sendebitblock aufweist, wobei der erste Sendebitblock eine [z.B. einem Datenempfänger bekannte] Folge von Referenzbits und die Folge von systematischen Bits aufweist, und wobei der zweite Sendebitblock die Fehlerkorrekturbits aufweist, wobei ein Block von [z.B. zusammenhängenden] systematischen Bits aus der Folge von systematischen Bits zusammen mit einer dem Block von systematischen Bits zugeordneten Gruppe von Fehlerkorrekturbits aus den Fehlerkorrekturbits [z.B. aus der Folge von Fehlerkorrekturbits] unabhängig von anderen Fehlerkorrekturbits oder einer anderen Gruppe von Fehlerkorrekturbits decodierbar ist.
Bei Ausführungsbeispielen umfasst der Block von systematischen Bits eine echte Teilmenge der systematischen Bits der Folge von systematischen Bits.
Bei Ausführungsbeispielen umfasst die zumindest eine Gruppe von Fehlerkorrekturbits jeweils eine echte Teilmenge der Fehlerkorrekturbits. Bei Ausführungsbeispielen ist der Datensender konfiguriert, um die Vorwärts-Fehlerkorrektur- Codierung schrittweise durchzuführen, so dass in jedem Schritt der Vorwärts-Fehlerkorrektur- Codierung eine jeweilige Gruppe von Fehlerkorrekturbits der Fehlerkorrekturbits entsteht.
Bei Ausführungsbeispielen ist ein Block von systematischen Bits der Folge von systematischen Bits zusammen mit einer ersten Gruppe von Fehlerkorrekturbits, die bei einem ersten Schritt der Vorwärts-Fehlerkorrektur-Codierung entsteht, decodierbar, unabhängig von einer anderen Gruppe von Fehlerkorrekturbits, die in einem der nachfolgenden Schritte der Vorwärts-Fehlerkorrektur-Codierung entsteht.
Bei Ausführungsbeispielen sind auf die erste Gruppe von Fehlerkorrekturbits folgende Gruppen von Fehlerkorrekturbits, die bei auf den ersten Schritt der Vorwärts-Fehlerkorrektur- Codierung folgenden Schritten der Vorwärts-Fehlerkorrektur-Codierung entstehen, nur zusammen mit Gruppen von Fehlerkorrekturbits, die bei vorangehenden Schritten der Vorwärts-Fehlerkorrektur-Codierung entstanden, und zusammen mit den jeweiligen Gruppen von Fehlerkorrekturbits zugeordneten Blöcken von systematischen Bits decodierbar, unabhängig von einer anderen Gruppe von Fehlerkorrekturbits, die in einem der nachfolgenden Schritte der Vorwärts-Fehlerkorrektur-Codierung entstehen.
Bei Ausführungsbeispielen ist die Vorwärts-Fehlerkorrektur-Codierung eine Faltungscodierung oder LDPC-Codierung.
Bei Ausführungsbeispielen ist in dem zweiten Sendebitblock eine jeweilige Gruppe von Fehlerkorrekturbits benachbart zu einer Folge von zusätzlichen Referenzbits oder benachbart zu einer Gruppe von Fehlerkorrekturbits angeordnet, die in einem zu dem Schritt, in dem die jeweilige Gruppe von Fehlerkorrekturbits entstand, unmittelbar vorangehenden Schritt der Vorwärts-Fehlerkorrektur-Codierung entstand.
Bei Ausführungsbeispielen sind in dem zweiten Sendebitblock Fehlerkorrekturbits einer jeweiligen Gruppe von Fehlerkorrekturbits so angeordnet, dass jedes dieser Fehlerkorrekturbits unmittelbar benachbart zu Referenzbits oder unmittelbar benachbart zu einem anderen Fehlerkorrekturbit derselben Gruppe von Fehlerkorrekturbits oder unmittelbar benachbart zu einem Fehlerkorrekturbit einer anderen Gruppe von Fehlerkorrekturbits angeordnet ist, die in einem zu dem Schritt, in dem die jeweilige Gruppe von Fehlerkorrekturbits entstand, unmittelbar vorangehenden Schritt der Vorwärts- Fehlerkorrektur-Codierung entstand. Weitere Ausführungsbeispiele schaffen einen Datensender eines [z.B. drahtlosen] Kommunikationssystems, wobei der Datensender konfiguriert, um eine Datenbitfolge [z.B. N Datenbits] zu erhalten [z.B. zu erzeugen oder von einer mit dem Datensender verbundenen Vorrichtung [z.B. Sensor] zu empfangen], wobei der Datensender konfiguriert ist, um basierend auf der Datenbitfolge eine Vorwärts-Fehlerkorrektur-Codierung durchzuführen, um eine Folge von systematischen Bits und der Folge von systematischen Bits zugeordnete Fehlerkorrekturbits [z.B. eine Folge von Fehlerkorrekturbits; z.B. M Fehlerkorrekturbits] zu erhalten, wobei die Datenbitfolge und die Folge von systematischen Bits identisch sind, wobei der Datensender konfiguriert ist, um ein Signal auszusenden, wobei das Signal einen ersten Sendebitblock und einen zweiten Sendebitblock aufweist, wobei der erste Sendebitblock eine erste Folge von Referenzbits, die Folge von systematischen Bits und eine zweite Folge von Referenzbits aufweist, wobei die Folge von systematischen Bits durch die zweite Folge von Referenzbits unterbrochen ist, so dass ein erster Teil der Folge von systematischen Bits [z.B. zeitlich] vor der zweiten Folge von Referenzbits angeordnet ist und ein zweiter Teil der Folge von systematischen Bits [z.B. zeitlich ] nach der der zweiten Folge von Referenzbits angeordnet ist, wobei der zweite Sendebitblock die Fehlerkorrekturbits aufweist, wobei ein Block von [z.B. zusammenhängenden] systematischen Bits der Folge von systematischen Bits zusammen mit zumindest einem Block von zusammenhängenden Fehlerkorrekturbits der Fehlerkorrekturbits[z.B. der Folge von Fehlerkorrekturbits], der dem Block von systematischen Bits zugeordnet ist, unabhängig von anderen Fehlerkorrekturbits oder Blöcken von Fehlerkorrekturbits decodierbar ist.
Bei Ausführungsbeispielen ist der Datensender konfiguriert, um die jeweiligen Teile der Folge von systematischen Bits jeweils in der Reihenfolge unverändert und zusammenhängend in den ersten Sendebitblock zu übernehmen.
Weitere Ausführungsbeispiele schaffen einen Datenempfänger eines [z.B. drahtlosen] Kommunikationssystems, wobei der Datenempfänger konfiguriert ist, um ein Signal zu empfangen, das einen ersten Sendebitblock und einen zweiten Sendebitblock aufweist, wobei der erste Sendebitblock eine Folge von Referenzbits und eine Folge von systematischen Bits aufweist, wobei die Folge von systematischen Bits identisch zu einer mit dem Signal zu übertragenen Datenbitfolge ist, wobei der zweite Sendebitblock der Folge von systematischen Bits zugeordnete Fehlerkorrekturbits aufweist, wobei der Datenempfänger konfiguriert ist, um basierend auf der empfangenen Folge von Referenzbits eine Kanalschätzung durchzuführen, wobei der Datenempfänger konfiguriert ist, um eine Sequenz, die einen empfangenen Block von [z.B. zusammenhängenden] systematischen Bits der empfangenen Folge von systematischen Bits und zumindest einen empfangenen Block von zusammenhängenden Fehlerkorrekturbits der empfangenen Fehlerkorrekturbits, die dem empfangenen Block von systematischen Bits zugeordnet sind, umfasst, unabhängig von anderen empfangenen Fehlerkorrekturbits oder empfangenen Blöcken von Fehlerkorrekturbits zu decodieren, um einen Block der Datenbitfolge zu erhalten, wobei der Datenempfänger konfiguriert ist, um für den Block der Datenbitfolge eine Vorwärts-Fehler-Codierung durchzuführen, um einen reencodierten Block von systematischen Bits und zumindest einen dem reencodierten Block von systematischen Bits zugeordneten reencodierten Block von Fehlerkorrekturbits zu erhalten, wobei der Datenempfänger konfiguriert ist, um die Kanalschätzung basierend auf dem reencodierten Block von systematischen Bits und dem zumindest einen reencodierten Block von Fehlerkorrekturbits nachzuführen.
Weitere Ausführungsbeispiele schaffen einen Datenempfänger eines [drahtlosen] Kommunikationssystems, wobei der Datenempfänger konfiguriert ist, um, in einem ersten Modus, ein erstes Signal zu empfangen, das einen ersten Sendebitblock aufweist, wobei der erste Sendebitblock eine Folge von Referenzbits und eine Datenbitfolge aufweist, wobei der Datenempfänger konfiguriert ist, um, in einem zweiten Modus, ein zweites Signal zu empfangen, das einen ersten Sendebitblock und einen zweiten Sendebitblock aufweist, wobei der erste Sendebitblock eine Folge von Referenzbits und eine Folge von systematischen Bits aufweist, wobei die Folge von systematischen Bits identisch zu einer mit dem zweiten Signal zu übertragenen Datenbitfolge ist, wobei der zweite Sendebitblock der Folge von systematischen Bits zugeordnete Fehlerkorrekturbits aufweist, wobei der Datenempfänger konfiguriert ist, um basierend auf der empfangenen Folge von Referenzbits eine Kanalschätzung durchzuführen, wobei der Datenempfänger konfiguriert ist, um eine Sequenz, die einen empfangenen Block von [z.B. zusammenhängenden] systematischen Bits der empfangenen Folge von systematischen Bits und zumindest einen empfangenen Block von zusammenhängenden Fehlerkorrekturbits der empfangenen Fehlerkorrekturbits, die dem empfangenen Block von systematischen Bits zugeordnet sind, umfasst, unabhängig von anderen empfangenen Fehlerkorrekturbits oder empfangenen Blöcken von Fehlerkorrekturbits zu decodieren, um einen Block der Datenbitfolge zu erhalten, wobei der Datenempfänger konfiguriert ist, um für den Block der Datenbitfolge eine Vorwärts-Fehler-Codierung durchzuführen, um einen reencodierten Block von systematischen Bits und zumindest einen dem reencodierten Block von systematischen Bits zugeordneten reencodierten Block von Fehlerkorrekturbits zu erhalten, wobei der Datenempfänger konfiguriert ist, um eine Kanalschätzung basierend auf dem reencodierten Block von systematischen Bits und dem zumindest einen reencodierten Block von Fehlerkorrekturbits nachzuführen. Bei Ausführungsbeispielen umfasst der empfangene Block von systematischen Bits eine echte Teilmenge der systematischen Bits der empfangenen Folge von systematischen Bits.
Bei Ausführungsbeispielen umfasst der zumindest eine empfangene Block von zusammenhängenden Fehlerkorrekturbits jeweils eine echte Teilmenge der empfangenen Fehlerkorrekturbits.
Bei Ausführungsbeispielen ist der erste Sendebitblock gemäß einem Kommunikationsprotokoll oder Kommunikationsstandard [z.B. Wireless-M-Busj aufgebaut.
Bei Ausführungsbeispielen geht der zweite Sendebitblock über das Kommunikationsprotokoll oder den Kommunikationsstandard hinaus.
Bei Ausführungsbeispielen folgt der zweite Sendebitblock auf den ersten Sendebitblock [z.B. zeitlich].
Bei Ausführungsbeispielen sind der erste Sendebitblock und der zweite Sendebitblock [z.B. zeitlich] unmittelbar benachbart zueinander angeordnet.
Bei Ausführungsbeispielen ist die Vorwärts-Fehlerkorrektur-Codierung eine Turbo-Codierung, eine LDPC-Codierung oder eine Faltungscodierung.
Bei Ausführungsbeispielen umfasst die Folge von systematischen Bits einen ersten Block von systematischen Bits und einen zweiten Block von systematischen Bits, wobei die Fehlerkorrekturbits zumindest einen dem ersten Block von systematischen Bits zugeordneten Block von zusammenhängenden Fehlerkorrekturbits und zumindest einen dem zweiten Block von systematischen Bits zugeordneten Block von zusammenhängenden Fehlerkorrekturbits umfasst.
Bei Ausführungsbeispielen umfasst der zweite Sendebitblock zumindest eine Folge von zusätzlichen Referenzbits, wobei der Datenempfänger konfiguriert ist, um die Kanalschätzung basierend auf der Folge von zusätzlichen Referenzbits nachzuführen oder neu zu starten, wobei der Datenempfänger konfiguriert ist, um die Kanalschätzung basierend auf zumindest einem der Blöcke von Fehlerkorrekturbits, der unmittelbar benachbart zu der Folge von zusätzlichen Referenzbits angeordnet ist, nachzuführen, durch
Decodieren einer Sequenz, die den zumindest einen der Blöcke von Fehlerkorrekturbits, der unmittelbar benachbart zu dem Block von Referenzbits angeordnet ist, und einen der Blöcke der Folge von systematischen Bits, der dem zumindest einen der Blöcke von Fehlerkorrekturbits, der unmittelbar benachbart zu dem Block von Referenzbits angeordnet ist, zugeordnet ist, umfasst, um einen jeweiligen Block der Datenbitfolge zu erhalten,
Durchführen einer Vorwärts-Fehler-Codierung des jeweiligen Blocks der Datenbitfolge, um einen reencodierten Block von systematischen Bits und zumindest einen dem reencodierten Block von systematischen Bits zugeordneten reencodierten Block von Fehlerkorrekturbits zu erhalten,
Verwenden des reencodierten Blocks von systematischen Bits und des zumindest einen reencodierten Blocks von Fehlerkorrekturbits als Referenzbits für die Kanalschätzung.
Weitere Ausführungsbeispiele schaffen einen Datenempfänger eines [z.B. drahtlosen] Kommunikationssystems, wobei der Datenempfänger konfiguriert ist, um ein Signal zu empfangen, das einen ersten Sendebitblock und einen zweiten Sendebitblock aufweist, wobei der erste Sendebitblock eine Folge von Referenzbits und eine Folge von systematischen Bits aufweist, wobei die Folge von systematischen Bits identisch zu einer mit dem Signal zu übertragenen Datenbitfolge ist, wobei der zweite Sendebitblock der Folge von systematischen Bits zugeordnete Fehlerkorrekturbits aufweist, wobei der Datenempfänger konfiguriert ist, um basierend auf der empfangenen Folge von Referenzbits eine Kanalschätzung durchzuführen, wobei der Datenempfänger konfiguriert ist, um eine Sequenz, die einen empfangenen Block von [z.B. zusammenhängenden] systematischen Bits der empfangenen Folge von systematischen Bits und zumindest eine Gruppe von Fehlerkorrekturbits der empfangenen Fehlerkorrekturbits, die dem empfangenen Block von systematischen Bits zugeordnet ist, umfasst, unabhängig von anderen empfangenen Fehlerkorrekturbits oder empfangenen Gruppen von Fehlerkorrekturbits zu decodieren, um einen Block der Datenbitfolge zu erhalten, wobei der Datenempfänger konfiguriert ist, um für den Block der Datenbitfolge eine Vorwärts- Fehler-Codierung durchzuführen, um einen reencodierten Block von systematischen Bits und eine dem reencodierten Block von systematischen Bits zugeordnete reencodierte Gruppe von Fehlerkorrekturbits zu erhalten, wobei der Datenempfänger konfiguriert ist, um die Kanalschätzung basierend auf der reencodierten Gruppe von systematischen Bits und der reencodierten Gruppe von Fehlerkorrekturbits nachzuführen.
Weitere Ausführungsbeispiele schaffen ein Kommunikationssystem mit einem Datensender gemäß einem der hierin beschriebenen Ausführungsbeispiele und einem Datenempfänger gemäß einem der hierin beschriebenen Ausführungsbeispiele. Weitere Ausführungsbeispiele schaffen ein Kommunikationssystem mit einem ersten Datensender, der konfiguriert ist, um eine Datenbitfolge zu erhalten, und um ein erstes Signal auszusenden, das nur einen ersten Sendebitblock aufweist, wobei der erste Sendebitblock eine Folge von Referenzbits und die von dem ersten Datensender erhaltene Datenbitfolge aufweist; einem zweiten Datensender gern einem der hierin beschriebenen Ausführungsbeispiele, der konfiguriert ist, um ein zweites Signal auszusenden; und einem Datenempfänger gern einem der hierin beschriebenen Ausführungsbeispiele.
Bei Ausführungsbeispiele sendet der erste Datensender keinen zweiten Sendebitblock mit Fehlerkorrekturbits für die erhaltene Datenbitfolge aus.
Bei Ausführungsbeispiele ist der jeweilige erste Sendebitblock gemäß einem Kommunikationsprotokoll oder Kommunikationsstandard aufgebaut, wobei der zweite Sendebitblock über das Kommunikationsprotokoll oder den Kommunikationsstandard hinausgeht.
Weitere Ausführungsbeispiele schaffen ein Kommunikationssystem, mit einem ersten Datensender, der konfiguriert ist, um eine Datenbitfolge zu erhalten, und um ein erstes Signal auszusenden, das nur einen ersten Sendebitblock aufweist, wobei der erste Sendebitblock Referenzdaten und die von dem ersten Datensender erhaltene Datenbitfolge aufweist; einem zweiten Datensender gern einem der hierin beschriebenen Ausführungsbeispiele, der konfiguriert ist, um ein zweites Signal auszusenden, und einem Datenempfänger, der konfiguriert ist, um das erste Signal und das zweite Signal zu empfangen, wobei der Datenempfänger konfiguriert ist, um nur den jeweiligen ersten Sendebitblock zu verarbeiten, um die jeweilige Datenbitfolge zu erhalten.
Bei Ausführungsbeispiele wird der zweite Sendebitblock von dem Datenempfänger nicht berücksichtigt.
Bei Ausführungsbeispiele arbeitetet der Datenempfänger gemäß einem Kommunikationsprotokoll oder Kommunikationsstandard, wobei der jeweilige erste Sendebitblock gemäß dem Kommunikationsprotokoll oder Kommunikationsstandard aufgebaut ist, wobei der zweite Sendebitblock über das Kommunikationsprotokoll oder den Kommunikationsstandard hinausgeht. Bei Ausführungsbeispielen ist der Datenempfänger ein erster Datenempfänger, wobei das Kommunikationssystem einen zweiten Datenempfänger gern, einem der hierin beschriebenen Ausführungsbeispiele aufweist.
Weitere Ausführungsbeispiele schaffen ein Verfahren zum Senden eines Signals. Das Verfahren umfasst einen Schritt des Erhaltene einer Datenbitfolge. Ferner umfasst das Verfahren einen Schritt des Durchführens, basierend auf der Datenbitfolge, einer Vorwärts- Fehlerkorrektur-Codierung, um eine Folge von systematischen Bits und der Folge von systematischen Bits zugeordnete Fehlerkorrekturbits [z.B. M Fehlerkorrekturbits] zu erhalten, wobei die Datenbitfolge und die Folge von systematischen Bits identisch sind. Ferner umfasst das Verfahren einen Schritt des Sendens eines Signals, wobei das Signal einen ersten Sendebitblock und einen zweiten Sendebitblock aufweist, wobei der erste Sendebitblock [z.B. einem Datenempfänger bekannte] eine Folge von Referenzbits und die Folge von systematischen Bits aufweist, und wobei der zweite Sendebitblock die Fehlerkorrekturbits aufweist, wobei ein Block von [z.B. zusammenhängenden] systematischen Bits der Folge von systematischen Bits zusammen mit zumindest einem Block von zusammenhängenden Fehlerkorrekturbits der Fehlerkorrekturbits, der dem Block von systematischen Bits zugeordnet ist, unabhängig von anderen Fehlerkorrekturbits oder Blöcken von Fehlerkorrekturbits decodierbar ist.
Weitere Ausführungsbeispiele schaffen ein Verfahren zum Senden eines Signals. Das Verfahren umfasst einen Schritt des Erhaltens einer Datenbitfolge. Ferner umfasst das Verfahren einen Schritt des Durchführens, basierend auf der Datenbitfolge, einer Vorwärts- Fehlerkorrektur-Codierung, um eine Folge von systematischen Bits und der Folge von systematischen Bits zugeordnete Fehlerkorrekturbits [z.B. Fehlerkorrekturbits] zu erhalten, wobei die Datenbitfolge und die Folge von systematischen Bits identisch sind. Ferner umfasst das Verfahren einen Schritt des Sendens eines Signals, wobei das Signal einen ersten Sendebitblock und einen zweiten Sendebitblock aufweist, wobei der erste Sendebitblock [z.B. einem Datenempfänger bekannte] eine Folge von Referenzbits und die Folge von systematischen Bits aufweist, und wobei der zweite Sendebitblock die Fehlerkorrekturbits aufweist, wobei ein Block von [z.B. zusammenhängenden] systematischen Bits aus der Folge von systematischen Bits zusammen mit einer dem Block von systematischen Bits zugeordneten Gruppe von Fehlerkorrekturbits aus den Fehlerkorrekturbits decodierbar ist, unabhängig von anderen Fehlerkorrekturbits oder anderen Gruppen von Fehlerkorrekturbits.
Weitere Ausführungsbeispiele schaffen ein Verfahren zum Senden eines Signals. Das Verfahren umfasst einen Schritt des Erhaltens einer Datenbitfolge. Ferner umfasst das Verfahren einen Schritt des Durchführens, basierend auf der Datenbitfolge, einer Vorwärts- Fehlerkorrektur-Codierung, um eine Folge von systematischen Bits und der Folge von systematischen Bits zugeordnete Fehlerkorrekturbits [z.B. M Fehlerkorrekturbits] zu erhalten, wobei die Datenbitfolge und die Folge von systematischen Bits identisch sind. Ferner umfasst das Verfahren einen Schritt des Sendens eines Signals, wobei das Signal einen ersten Sendebitblock und einen zweiten Sendebitblock aufweist, wobei der erste Sendebitblock eine erste Folge von Referenzbits, die Folge von systematischen Bits und eine zweite Folge von Referenzbits aufweist, wobei die Folge von systematischen Bits durch die zweite Folge von Referenzbits unterbrochen ist, so dass ein erster Teil der Folge von systematischen Bits [z.B. zeitlich] vor der zweiten Folge von Referenzbits angeordnet ist und ein zweiter Teil der Folge von systematischen Bits [z.B. zeitlich] nach der der zweiten Folge von Referenzbits angeordnet ist, wobei der zweite Sendebitblock die Fehlerkorrekturbits aufweist, wobei ein Block von [z.B. zusammenhängenden] systematischen Bits aus der Folge von systematischen Bits zusammen mit einer dem Block von systematischen Bits zugeordneten Gruppe von Fehlerkorrekturbits aus den Fehlerkorrekturbits decodierbar ist, unabhängig von anderen Fehlerkorrekturbits oder anderen Gruppen von Fehlerkorrekturbits.
Weitere Ausführungsbeispiele schaffen ein Verfahren zum Empfangen eines Signals. Das Verfahren umfasst einen Schritt des Empfangene eines Signals, das einen ersten Sendebitblock und einen zweiten Sendebitblock aufweist, wobei der erste Sendebitblock eine Folge von Referenzbits und eine Folge von systematischen Bits aufweist, wobei die Folge von systematischen Bits identisch zu einer mit dem Signal zu übertragenen Datenbitfolge ist, wobei der zweite Sendebitblock der Folge von systematischen Bits zugeordnete Fehlerkorrekturbits aufweist. Ferner umfasst das Verfahren einen Schritt des Durchführens einer Kanalschätzung basierend auf der empfangenen Folge von Referenzbits. Ferner umfasst das Verfahren einen Schritt des Decodierens einer Sequenz, die einen empfangenen Block von [z.B. zusammenhängenden] systematischen Bits der empfangenen Folge von systematischen Bits und zumindest einen empfangenen Block von zusammenhängenden Fehlerkorrekturbits der empfangenen Fehlerkorrekturbits, der dem empfangenen Block von systematischen Bits zugeordnet ist, umfasst, unabhängig von anderen empfangenen Fehlerkorrekturbits oder empfangenen Blöcken von Fehlerkorrekturbits zu decodieren, um einen Block der Datenbitfolge zu erhalten. Ferner umfasst das Verfahren einen Schritt des Durchführens, basierend auf dem Block der Datenbitfolge, einer Vorwärts-Fehler-Codierung, um einen reencodierten Block von systematischen Bits und zumindest einen dem reencodierten Block von systematischen Bits zugeordneten reencodierten Block von systematischen Bits und Fehlerkorrekturbits zu erhalten, Nachführen der Kanalschätzung basierend auf dem reencodierten Block von systematischen Bits und dem zumindest einen reencodierten Block von Fehlerkorrekturbits.
Weitere Ausführungsbeispiele schaffen ein Verfahren zum Empfangen eines Signals. Das Verfahren umfasst einen Schritt des Empfangens eines Signals, das einen ersten Sendebitblock und einen zweiten Sendebitblock aufweist, wobei der erste Sendebitblock eine Folge von Referenzbits und eine Folge von systematischen Bits aufweist, wobei die Folge von systematischen Bits identisch zu einer mit dem Signal zu übertragenen Datenbitfolge ist, wobei der zweite Sendebitblock der Folge von systematischen Bits zugeordnete Fehlerkorrekturbits aufweist. Ferner umfasst das Verfahren einen Schritt des Durchführen einer Kanalschätzung basierend auf der empfangenen Folge von Referenzbits. Ferner umfasst das Verfahren einen Schritt des Decodierens einer Sequenz, die einen empfangenen Block von [z.B. zusammenhängenden] systematischen Bits der empfangenen Folge von systematischen Bits und zumindest eine Gruppe von Fehlerkorrekturbits der empfangenen Fehlerkorrekturbits, die dem empfangenen Block von systematischen Bits zugeordnet ist, umfasst, unabhängig von anderen empfangenen Fehlerkorrekturbits oder empfangenen Gruppen von Fehlerkorrekturbits zu decodieren, um einen Block der Datenbitfolge zu erhalten. Ferner umfasst das Verfahren einen Schritt des Durchführens, basierend auf dem Block der Datenbitfolge, einer Vorwärts-Fehler-Codierung, um einen reencodierten Block von systematischen Bits und eine dem reencodierten Block von systematischen Bits zugeordnete reencodierte Gruppe von systematischen Bits und Fehlerkorrekturbits zu erhalten. Ferner umfasst das Verfahren einen Schritt des Nachführens der Kanalschätzung basierend auf dem reencodierten Block von systematischen Bits und der reencodierten Gruppe von Fehlerkorrekturbits.
Weitere Ausführungsbeispiele schaffen ein Verfahren zum Empfangen eines Signals. Das Verfahren umfasst einen Schritt des Empfangens eines Signals, das einen ersten Sendebitbiock und einen zweiten Sendebitblock aufweist, wobei der erste Sendebitblock eine erste Folge von Referenzbits, die Folge von systematischen Bits und eine zweite Folge von Referenzbits aufweist, wobei die Folge von systematischen Bits durch die zweite Folge von Referenzbits unterbrochen ist, so dass ein erster Teil der Folge von systematischen Bits [z.B. zeitlich] vor der zweiten Folge von Referenzbits angeordnet ist und ein zweiter Teil der Folge von systematischen Bits [z.B. zeitlich] nach der der zweiten Folge von Referenzbits angeordnet ist, wobei der zweite Sendebitblock die Fehlerkorrekturbits aufweist. Ferner umfasst das Verfahren einen Schritt des Durchführens einer Kanalschätzung basierend auf der empfangenen ersten Folge von Referenzbits und der empfangenen zweiten Folge von Referenzbits. Ferner umfasst das Verfahren einen Schritt des Decodierens einer Sequenz, die einen empfangenen Block von [z.B. zusammenhängenden] systematischen Bits der empfangenen Folge von systematischen Bits und zumindest eine Gruppe von Fehlerkorrekturbits der empfangenen Fehlerkorrekturbits, die dem empfangenen Block von systematischen Bits zugeordnet ist, umfasst, unabhängig von anderen empfangenen Fehlerkorrekturbits oder empfangenen Gruppen von Fehlerkorrekturbits zu decodieren, um einen Block der Datenbitfolge zu erhalten. Ferner umfasst das Verfahren einen Schritt des Durchführens, basierend auf dem Block der Datenbitfolge, einer Vorwärts-Fehler-Codierung, um einen reencodierten Block von systematischen Bits und eine dem reencodierten Block von systematischen Bits zugeordnete reencodierte Gruppe von systematischen Bits und Fehlerkorrekturbits zu erhalten. Ferner umfasst das Verfahren einen Schritt des Nachführens der Kanalschätzung basierend auf dem reencodierten Block von systematischen Bits und der reencodierten Gruppe von Fehlerkorrekturbits.
Ausführungsbeispiele der vorliegenden Erfindung werden bezugnehmend auf die beiliegenden Figuren näher beschrieben. Es zeigen:
Fig. 1 ein schematisches Blockschaltbild eines Systems mit einem oder mehreren
Datensendern und einem Datenempfänger;
Fig. 2 eine schematische Ansicht einer Anordnung einer Folge von Referenzbits und einer Datenbitfolge mit den Datenbits wie sie als zu übertragene Sendebitfolge bei einem einfachen Übertragungssystem ohne Vorwärts-Fehlerkorrektur zum Einsatz kommt;
Fig. 3 eine schematische Ansicht einer Erzeugung eines Sendesignals mit der zu übertragenden Sendebitfolge ohne Vorwärts-Fehlerkorrektur (Codierung) aus Fig. 2;
Fig. 4 eine schematische Ansicht einer Erzeugung eines Sendesignals mit einer zu übertragenden Sendebitfolge mit Vorwärts-Fehlerkorrektur und Interleaving;
Fig. 5 eine schematische Ansicht einer Erzeugung einer zu übertragenden Sendebitfolge mit auf einer Vorwärts-Fehlerkorrektur (Codierung) basierenden Fehlerkorrekturbits, wobei die Sendebitfolge rückwärtskompatibel zu einer uncodierten Sendebitfolge ist;
Fig. 6 eine schematische Ansicht einer inneren Struktur der Turbo-Codierung; Fig. 7 eine schematische Ansicht einer Erzeugung einer zu übertragenden
Sendebitfolge mit auf einer Turbo-Codierung basierenden Fehlerkorrekturbits, wobei die Sendebitfolge rückwärtskompatibel zu einer uncodierten Sendebitfolge ist;
Fig. 8 eine schematische Ansicht einer Erzeugung einer zu übertragenden
Sendebitfolge mit auf einer Vorwärts-Fehlerkorrektur (Codierung) basierenden Fehlerkorrekturbits und zusätzlichen Folgen von Referenzbits, wobei die Sendebitfolge rückwärts kompatibel zu einer uncodierten Sendebitfolge ist;
Fig. 9 eine schematische Darstellung der für die Kanalschätzung zugeordneten
Folgen von Referenzbits für die zu übertragende Sendebitfolge aus Fig. 8;
Fig. 10 eine schematische Ansicht einer Erzeugung einer Folge von codierten Bits mit
Blöcken von codierten Bits (z.B. codierte Teilsequenzen), die einzeln codiert sind, sowie eine auf den Blöcken von codierten Bits basierende iterative Kanalnachführung;
Fig. 11 eine schematische Ansicht einer Erzeugung einer zu übertragenden
Sendebitfolge mit auf Vorwärts-Fehlerkorrektur (Codierung) basierenden Fehlerkorrekturbits, wobei die Sendebitfolge rückwärtskompatibel zu einer uncodierten Sendebitfolge ist;
Fig. 12 eine schematische Ansicht einer zu übertragenden Sendebitfolge mit dem ersten Sendebitblock aus Fig. 11 und einem zweiten Sendebitblock, der gegenüber Fig. 11 eine andere Anordnung der Blöcke von Fehlerkorrekturbits und der eine Folge 320 von zusätzlichen Referenzbits aufweist;
Fig. 13 eine schematische Ansicht einer zu übertragenden Sendebitfolge mit dem ersten Sendebitblock aus Fig. 11 und einem zweiten Sendebitblock, der dem ersten Sendebitblock vorangestellt ist;
Fig. 14 eine schematische Ansicht einer Erzeugung einer zu übertragenden
Sendebitfolge mit auf Vorwärts-Fehlerkorrektur (Codierung) basierenden Fehlerkorrekturbits, wobei die Sendebitfolge rückwärtskompatibel zu einer uncodierten Sendebitfolge ist; Fig. 15 eine schematische Ansicht einer Erzeugung einer zu übertragenden
Sendebitfolge, wobei in Fig. 15 nur der Schritt der Einfügung einer Folge von zusätzlichen Referenzbits in der zweiten Sendebitblock der Sendebitfolge gezeigt ist, der sich von dem in Fig. 14 gezeigten Schritt der Einfügung einer Folge von zusätzlichen Referenzbits unterscheidet;
Fig. 16 eine schematische Ansicht einer Erzeugung einer zu übertragenden
Sendebitfolge, wobei in Fig. 16 nur der Schritt der Einfügung von mehreren Folgen von zusätzlichen Referenzbits in der zweiten Sendebitblock der Sendebitfolge gezeigt ist, der sich von dem in Fig. 14 gezeigten Schritt der Einfügung einer Folge von zusätzlichen Referenzbits unterscheidet;
Fig. 17 eine schematische Ansicht einer resultierenden Sendebitfolge nach dem Einbringen von drei Folgen von zusätzlichen Referenzbits, wobei verglichen mit Fig. 16 ein Abstand zwischen Blöcken von Fehlerkorrekturbits, die dem gleichen Block der Sendebitfolge zugeordnet sind, vergrößert ist;
Fig. 18 eine schematische Ansicht einer Erzeugung einer zu übertragenden
Sendebitfolge mit auf einer Vorwärts-Fehlerkorrektur (Codierung) basierenden Fehlerkorrekturbits, wobei die Sendebitfolge rückwärtskompatibel zu einer uncodierten Sendebitfolge ist;
Fig. 19 eine schematische Ansicht einer iterativen Vorwärts-Fehlerkorrekturcodierung einer Datenbitfolge;
Fig. 20 eine schematische Ansicht einer Erzeugung einer zu übertragenden
Sendebitfolge mit zusätzlichen Fehlerkorrekturbits, die auf einer iterativen Vorwärts-Fehlerkorrektur (Codierung) basieren, wobei die Sendebitfolge rückwärtskompatibel zu einer uncodierten Sendebitfolge ist;
Fig. 21 eine schematische Ansicht einer Erzeugung einer zu übertragenden
Sendebitfolge mit zusätzlichen Fehlerkorrekturbits, die auf einer iterativen Vorwärts-Fehlerkorrektur (Codierung) basieren, wobei die Sendebitfolge rückwärtskompatibel zu einer uncodierten Sendebitfolge ist; Fig. 22 eine schematische Ansicht einer Erzeugung einer zu übertragenden
Sendebitfolge mit zusätzlichen Fehlerkorrekturbits, die auf einer iterativen Vorwärts-Fehlerkorrektur (Codierung) basieren, wobei die Sendebitfolge rückwärtskompatibel zu einer uncodierten Sendebitfolge ist;
Fig. 23 eine schematische Ansicht einer Erzeugung einer zu übertragenden
Sendebitfolge mit Fehlerkorrekturbits, die auf einer Vorwärts-Fehlerkorrektur (Codierung) basieren;
Fig. 24 ein Flussdiagramm eines Verfahrens zum Senden eines Signals, gemäß einem ersten Ausführungsbeispiel;
Fig. 25 ein Flussdiagramm eines Verfahrens zum Senden eines Signals, gemäß einem zweiten Ausführungsbeispiel;
Fig. 26 ein Flussdiagramm eines Verfahrens zum Senden eines Signals, gemäß einem dritten Ausführungsbeispiel;
Fig. 27 ein Flussdiagramm eines Verfahrens zum Empfangen eines Signals, gemäß einem ersten Ausführungsbeispiel·,
Fig. 28 ein Flussdiagramm eines Verfahrens zum Empfangen eines Signals, gemäß einem zweiten Ausführungsbeispiel; und
Fig. 29 ein Flussdiagramm eines Verfahrens zum Empfangen eines Signals, gemäß einem dritten Ausführungsbeispiel.
In der nachfolgenden Beschreibung der Ausführungsbeispiele der vorliegenden Erfindung werden in den Figuren gleiche oder gleichwirkende Elemente mit dem gleichen Bezugszeichen versehen, so dass deren Beschreibung untereinander austauschbar ist.
Fig. 1 zeigt ein schematisches Blockschaltbild eines Kommunikationssystems mit einem oder mehreren Datensendern 100_1-100_n, n s 1, und einem Datenempfänger 110.
In dem in Fig. 1 gezeigten Kommunikationssystem kann ein Datensender, z.B. der Datensender 100_1, ausgebildet sein, um ein Signal 120 (z.B. eines erstes Signal) mit zu übertragenen Daten (z.B. einem Datenpaket) zu dem Datenempfänger 110 zu senden. Der Datenempfänger 110 kann ausgebildet sein, um das Signal 120 zu empfangen, um die Daten zu erhalten.
Ein weiterer Datensender, z.B. der Datensender 100_2, kann ausgebildet sein, um ein weiteres Signal 122 (z.B. zweites Signal) mit zu übertragenen Daten (z.B. einem Datenpaket) zu dem Datenempfänger 110 zu senden. Der Datenempfänger 110 kann ausgebildet sein, um das weitere Signal 122 zu empfangen, um die Daten zu erhalten.
Wie in Fig. 1 beispielhaft gezeigt ist, kann ein Datensender, wie z.B. der Datensender 100_1, eine Sendeeinrichtung (oder Sendemodul, oder Transmitter) 102 aufweisen, die ausgebildet ist, um das Signal 120 zu senden. Die Sendeeinrichtung 102 kann mit einer Antenne 104 (oder einem Antennenarray) des Datensenders 100_1 verbunden sein. Optional kann der Datensender 100_1 ferner eine Empfangseinrichtung (oder Empfangsmodul, oder Receiver) 106 aufweisen, die ausgebildet ist, um ein Signal zu empfangen. Die Empfangseinrichtung 106 kann mit der Antenne 104 oder einer weiteren (separaten) Antenne (oder einem (separaten) Antennenarray) des Datensenders 100_1 verbunden sein. Der Datensender 100_1 kann auch eine kombinierte Sendeempfangseinrichtung (Transceiver) aufweisen.
Der Datenempfänger 110 kann eine Empfangseinrichtung (oder Empfangsmodul, oder Receiver) 116 aufweisen, die ausgebildet ist, um das Signal 120 zu empfangen. Die Empfangseinrichtung 116 kann mit einer Antenne 114 (oder einem Antennenarray) des Datenempfängers 110 verbunden sein. Optional kann der Datenempfänger 110 ferner eine Sendeeinrichtung (oderSendemodul, oder Transmitter) 112 aufweisen, die ausgebildet ist, um ein Signal zu senden. Die Sendeeinrichtung 112 kann mit der Antenne 114 oder einer weiteren (separaten) Antenne (oder einem (separaten) Antenennarray) des Datenempfängers 110 verbunden sein. Der Datenempfänger 110 kann auch eine kombinierte Sendeempfangseinrichtung (Transceiver) aufweisen.
Beispielsweise kann der Datensender 100_1 ein Teilnehmer des Kommunikationssystems sein, wie z.B. ein Endpunkt oder ein Sensorknoten (z.B. Heizungszähler), während der Datenempfänger 110 eine Basisstation des Kommunikationssystems sein kann. Typischerweise umfasst ein Kommunikationssystem zumindest einen Datenempfänger 110 (z.B. Basisstation) und eine Vielzahl von Datensendern 100_1-100_n (z.B. Teilnehmern). Natürlich ist es auch möglich, dass der Datensender 100_1 eine Basisstation des Kommunikationssystems ist, während der Datenempfänger 110 ein Teilnehmer des Kommunikationssystems ist. Ferner ist es möglich, dass sowohl der Datensender 100_1 als auch der Datenempfänger 110 Teilnehmer des Kommunikationssystems sind. Des Weiteren ist es möglich, dass sowohl der Datensender 100_1 als auch der Datenempfänger 110 Basisstationen des Kommunikationssystems sind.
Uncodierte und codierte Übertragung von Datenbits eines Datenpakets
Vorwiegend in älteren, z.B. aus Aufwands- und/oder Kostengründen einfach gehaltenen Übertragungssystemen wird ein Datenpaket mit zu übertragenden Nutzdaten (z.B. Datenbits) oftmals ohne Fehlerschutz, d.h. ohne Redundanz einbringende Codierung übertragen. Im Folgenden wird mit di,d2,...dN eine Sequenz von N zu übertragenden Datenbits (bzw. eine Datenbitfolge) bezeichnet. Diese Sequenz kann u.a. auch bereits Prüfbits einer zyklischen Redundanzprüfung (engl. Cyclic Redundancy Check, auch CRC-Bits) beinhalten, welche im Rahmen dieser Beschreibung nicht zur Vorwärts-Fehlerkorrektur-Codierung gezählt werden.
Da der genaue Beginn einer Übertragung, d.h. der Beginn der Aussendung eines Datenpakets, im Empfänger (z.B. Datenempfänger) oftmals unbekannt ist, wird den Datenbits eine Referenzsequenz (auch Präambel, Trainingssequenz oder Synchronisationssequenz) vorangestellt, welche dem Empfänger vorab bekannt ist, wie dies in Fig. 2 gezeigt ist.
Im Detail zeigt Fig. 2 eine schematische Ansicht einer Anordnung einer Folge 201 von Referenzbits ri,r2,...ri.und einer Datenbitfolge 202 mit den Datenbits di,d2,...dN, wie sie als zu übertragene Sendebitfolge (z.B. Datenpaket) bei einem einfachen Übertragungssystem ohne Vorwärts-Fehlerkorrektur (Codierung) zum Einsatz kommt.
Detektiert der Empfänger die gesendete Referenzsequenz 201 (z.B. Folge von Referenzbits), interpretiert er den nachfolgenden Empfangssignal-Abschnitt als das den Datenbits (z.B. der Datenbitfolge 202) zugehörige Signal und demoduliert dieses, um die gesendeten Datenbits zurückzugewinnen. Die Referenzsequenz 201 dient dabei einerseits der Detektion (Auffindung) eines Sendesignals, im Fall von kohärenter Demodulation erlaubt die Referenzsequenz 201 zudem eine Kanalschätzung (welche die Voraussetzung für kohärente Demodulation ist).
Fig. 3 zeigt eine schematische Ansicht einer Erzeugung eines Sendesignals mit der zu übertragenden Sendebitfolge ohne Vorwärts-Fehlerkorrektur (Codierung) aus Fig. 2. In einem ersten Schritt 210 erfolgt eine Abbildung (z.B. Bit-zu-Symbol Zuordnung) der Folge 201 von Referenzbits auf Referenzsymbole 212 und der Datenbitfolge 201 auf Datensymbole 214. In einem zweiten Schritt 216 erfolgt eine Modulation der Referenzsymbole 212 und Datensymbole 214, um ein Referenzsignal 218 und ein Datensignal 220 zu erhalten. Es sei angemerkt, dass ein Referenzsignal 218 auch „direkt“ erzeugt werden kann, ohne dass es aus einer Folge von explizit angegebenen Referenzbits abgeleitet werden kann.
Bei einer Signalübertragung über Funkkanäle ist oftmals zumindest ein Teil des Empfangssignals durch Rauschen und/oder Interferenz gestört, sodass nicht alle Datensymbole korrekt demoduliert werden können und somit zumindest ein Teil der gesendeten Bits fehlerhaft ist. Ohne zusätzliche Fehlerschutzcodierung resultiert bereits aus einem einzelnen Bitfehler, dass das gesamte Datenpaket als fehlerhaft verworfen werden muss.
In modernen digitalen Übertragungssystemen werden daher die zu übertragenden Nutzdaten (z.B. Datenbitfolge 202) vor der Aussendung einer Codierung in Form einer Vorwärts- Fehlerkorrektur (engl. Forward Error Correction, FEC) unterzogen. Diese bringt zwar Redundanz in Form zusätzlich zu übertragender (Paritäts-)Bits ein, insgesamt wird jedoch die Zuverlässigkeit der Übertragung erheblich gesteigert. Da viele Codierungen anfällig für Bündelfehler sind, werden üblicherweise die codierten Bits einer Verschachtelung (engl interleaving) unterzogen. Nach dem Interleaving sind ursprünglich benachbarte codierte Bits i.d.R. in der Sequenz weiter voneinander entfernt als ursprünglich. Fig. 4 zeigt die entsprechenden Verfahrensschritte eines solchen effizienten Übertragungssystems.
Im Detail zeigt Fig. 4 eine schematische Ansicht einer Erzeugung eines Sendesignals mit einer zu übertragenden Sendebitfolge mit Vorwärts-Fehlerkorrektur und Interleaving. In einem ersten Schritt 208 erfolgt, basierend auf einer Datenbitfolge 202 (z.B. Folge von Datenbits), eine Vorwärts-Fehler-Codierung, um eine Folge 203 von codierten Bits zu erhalten. In einem zweiten Schritt 209 erfolgt eine Verschachtelung (engl interleaving) der codierten Bits der Folge 203 von codierten Bits, um eine Folge 204 von verschachtelten, codierten Bits zu erhalten. In einem dritten Schritt 210 erfolgt eine Abbildung (z.B. Bit-zu-Symbol Zuordnung) einer Folge 201 von Referenzbits auf Referenzsymbole 212 und der Folge 204 von verschachtelten, codierten Bits auf Datensymbole 214. In einem vierten Schritt 216 erfolgt eine Modulation der Referenzsymbole 212 und Datensymbole 214, um ein Referenzsignal 218 und ein Datensignal 220 zu erhalten.
Insbesondere die Gruppen der Turbo-Codes [2] und der LDPC-Codes befinden sich mit der real erreichbaren Kanalausnutzung nahe der theoretisch möglichen Kanalkapazität, dem sog. „Shannon-Limit“ und haben damit eine enorme praktische Bedeutung für hocheffiziente Übertragungssysteme. Neben Turbo- und LDPC-Codes sind Faltungscodes als Vorwärts- Fehlerkorrektur etabliert, jedoch mit geringerer Effizienz. Weiterentwicklung bestehender Standards mit Rückwärts-Kompatibilität
Viele ältere Standards, wie z.B. der für Funkübertragung vorgesehene Wireless M-Bus [1], übertragen die Datenbits ohne Vorwärts-Fehlerkorrektur z.B. im Anschluss an eine im Empfänger (z.B. Datenempfänger) bekannte Referenzsequenz. Hierbei kann - ohne dass dies bei Ausführungsbeispielen relevant ist - auch ein sog. Header zwischen den Referenz- und Datensymbolen eingefügt sein, welcher Kontrollinformationen, wie z.B. die Länge der folgenden Datenbitsequenz, enthalten kann. Durch den Einsatz einer differentiellen Detektion [3] können die Datenbits im Empfänger in Form von inkohärenter Demodulation zurückgewonnen werden, was eine explizite Kanalschätzung bzw. Kanalnachführung oft vermeidbar macht. Auf diese Weise lassen sich Empfänger mit vergleichsweise geringer Komplexität und somit niedrigen Kosten realisieren.
Im Zuge der technischen Weiterentwicklung wird angestrebt, die Effizienz von Datenübertragungssystemen mit Hilfe moderner Verfahren deutlich zu steigern. Wie oben angedeutet, kann dies vorteilhafterweise durch Codierung der zu übertragenden Datenbits 202 (z.B. Datenbitfolge) auf Basis einer Vorwärts-Fehlerkorrektur erfolgen. Während bei der Entwicklung neuer Standards (z.B. Kommunikationsstandards) derartige Verfahren meist zum Einsatz kommen, muss bei der Weiterentwicklung bereits bestehender Standards ggf. Rücksicht auf Rückwärtskompatibilität genommen werden, da oftmals eine große Zahl von Altgeräten im Umlauf ist, welche in ihrer Funktion nicht beeinträchtigt werden sollen.
Konkret wird im Folgenden Bezug genommen auf ein bestehendes Übertragungssystem (z.B. Kommunikationssystem), welches die Datenbits wie in Fig. 3 uncodiert überträgt. Ob ggf. ein Header-Bereich (z.B. bestehend aus Header-Bits) mit Kontrollinformation zwischen Referenz- und Datenbits eingefügt ist, ist für die weiteren Ausführungen unerheblich, sodass dieser zur besseren Übersichtlichkeit der Darstellung nicht berücksichtigt wird. Eventuell vorhandene Prüfbits (CRC-Bits) werden den zu übertragenden Datenbits zugerechnet und nachfolgend ebenfalls nicht separat dargestellt.
Es ist das Merkmal einer Vorwärts-Fehlerkorrektur, dass diese Redundanz einbringt, d.h. dass die Zahl der codierten Bits (Encoderausgangssequenz) größer als die Zahl der uncodierten Datenbits (Encodereingangssequenz) ist. Durch diese Redundanz entsteht eine gewisse Fehlertoleranz bei fehlerhafter Demodulation der codierten Bits. Liegt ein ursprüngliches System gemäß Fig. 3 ohne Codierung zugrunde, so lässt sich dieses System durch Codierung in seiner Effizienz entscheidend verbessern, indem zusätzliche (redundante) Bits übertragen werden. Um rückwärtskompatibel zu Systemen ohne Redundanzbits zu sein, sollte die Datenbitsequenz auch bei Einsatz einer Codierung mit ggf. nachfolgender Verschachtelung (Interleaving) unverändert übertragen werden.
Fig. 5 zeigt eine schematische Ansicht einer Erzeugung einer zu übertragenden Sendebitfolge mit auf einer Vorwärts-Fehlerkorrektur (Codierung) basierenden Fehlerkorrekturbits, wobei die Sendebitfolge rückwärtskompatibel zu einer uncodierten Sendebitfolge ist. Wie in Fig. 5 zu erkennen ist, kann in einem ersten Schritt 302, basierend auf der Datenbitfolge 202 mit N Datenbits, eine Vorwärts-Fehlerkorrektur (Codierung) durchgeführt werden, um eine der Datenbitfolge 202 von M Fehlerkorrekturbits (z.B. Redundanzbits) zu erhalten. In einem zweiten Schritt 308 kann eine Verschachtelung der Folge 306 von M Fehlerkorrekturbits erfolgen, um eine Folge 310 von M verschachtelten Fehlerkorrekturbits zu erhalten.
Wie in Fig. 5 zu erkennen ist, bilden eine Folge 201 von Referenzbits, die Datenbitfolge 202 und die Folge 310 von M verschachtelten Fehlerkorrekturbits die zu übertragende Sendebitfolge, wobei ein erster Sendebitblock 200 der Sendebitfolge, der die Folge 201 von Referenzbits und die Datenbitfolge 202 umfasst, rückwärtskompatibel zu einem „bestehenden“ Kommunikationssystem (oder Kommunikationsprotokoll) ist, während ein zweiter Sendebitblock 300 der Sendebitfolge, der die Folge 310 von M verschachtelten Fehlerkorrekturbits umfasst, das „bestehende“ Kommunikationssystem um eine Vorwärts- Fehlerkorrektur erweitert.
Mit anderen Worten, Fig. 5 zeigt schematisch ein System mit Codierung, welches rückwärtskompatibel zu einem „alten“ System ohne Codierung ist. Zunächst werden die N Datenbits (z.B. Datenbitfolge 202) einer Vorwärts-Fehlerkorrektur-Codierung unterzogen. Voraussetzung hierbei ist, dass als Teil-Ergebnis dieses Codiervorgangs durch den Encoder die ursprünglichen N Datenbits (z.B. Datenbitfolge 202) in identischer Reihenfolge wie am Encodereingang erzeugt werden. Zusätzlich werden bei der Codierung M Redundanzbits 306 (auch Paritätsbits oder Fehlerkorrekturbits genannt) erzeugt. Das nachfolgende Interleaving ist so zu gestalten, dass nur die Redundanzbits verschachtelt werden, die Datenbits (z.B. Datenbitfolge 202) in ihrer Reihenfolge hingegen unverändert belassen werden. Es ist zu erkennen, dass gemäß diesem Verfahren nach Fig. 5 die ersten N Bits nach den Referenzbits genau denen des uncodierten Verfahrens nach Fig. 3 entsprechen.
Ein Empfänger nach dem alten (uncodiert arbeitenden) Verfahren verarbeitet nach der Detektion der Referenzsequenz die ersten N Datenbits 202 und ignoriert die folgenden verschachtelten Redundanzbits 310. Ein Empfänger nach dem neuen Verfahren verarbeitet nach der Detektion der Referenzsequenz 201 die gesamte Sequenz bestehend aus N Datenbits sowie M Redundanzbits. Durch eine Decodierung dieser Sequenz der Länge M+N ergibt sich eine wesentlich höhere Fehlertoleranz bei fehlerhafter Demodulation (Bitfehler) eines Teils der Empfangssequenz. Der Begriff der Rückwärtskompatibilität ist so zu verstehen, dass eine neue, längere Sequenz übertragen (gesendet) wird, deren erster Teil (korrespondierend zu Referenzsequenz und den ersten N Datenbits) identisch zu der des ursprünglichen Systems ohne Codierung ist.
Wie oben erwähnt, bestehen folgende Anforderungen zur Gewährleistung der Rückwärtskompatibilität:
Codierung: Die ersten N Bits der codierten Sequenz entsprechen genau den Eingangsbits des Encoders (d.h. den N Datenbits 202).
Interleaving: Der Interleaver belässt die ersten N Bits der codierten Sequenz, welche den N Datenbits 202 entsprechen, unverändert an ihren Positionen und verschachtelt lediglich die folgenden Redundanzbits 306.
Als Vorwärts-Fehlerkorrektur kommt somit jede Codierung in Betracht, bei der in der codierten Bitfolge die Datenbitsequenz als Teilmenge enthalten ist. Dies ist insbesondere bei Turbo- Codes und LDPC-Codes der Fall.
Manche der im Folgenden beschriebenen Ausführungsbeispiele beziehen sich hierbei auf eine Turbo-Codierung repräsentativ für eine Codierung, an deren Ausgang systematische Bits sowie Paritätsbits erzeugt werden. Es sei jedoch darauf hingewiesen, dass die vorliegende Erfindung nicht auf solche Ausführungsbeispiele beschränkt ist. Vielmehr kommen alle Codes in Betracht, die systematische Bits als Teil der codierten Bitfolge enthalten, wie u. a. die wichtige und praxisrelevante Gruppe der LDPC-Codes.
Fig. 6 zeigt eine schematische Ansicht einer inneren Struktur der Turbo-Codierung 240. Aus den Datenbits 202, welche am Eingang der Turbo-Codierung 240 anliegen, werden drei Bitsequenzen erzeugt: Die sog. „systematischen Bits“ 304, welche identisch mit den Datenbits 202 sind. Weiterhin eine erste Sequenz 306_1 von Paritätsbits, welche mittels eines rekursiven Faltungscodes basierend auf einem erste Generatorpolynom 242 aus den Datenbits 202 erzeugt werden. Ein dritter Pfad erzeugt eine zweite Sequenz 306_2 von Paritätsbits. Hierzu werden die eingangsseitigen Datenbits einem Turbo-Code internen Interleaving 246 unterzogen, wodurch deren Reihenfolge verwürfelt wird. Die so verwürfelten Datenbits werden einer zweiten rekursiven Faltungscodierung basierend auf einem zweiten Generatorpolynom 244 unterzogen. Die Besonderheit der Turbo-Codierung besteht (im Gegensatz zu den üblichen Fattungscodierungen) darin, dass die eingangsseitigen Datenbits 202 einen Teil der ausgangsseitigen codierten Bitfolge darstellen (wo sie als systematische Bits 304 bezeichnet werden). Dieses Merkmal macht den Einsatz einer Turbo-Codierung geeignet für das in Fig. 7 dargestellte Verfahren.
Im Detail zeigt Fig. 7 eine schematische Ansicht einer Erzeugung einer zu übertragenden Sendebitfolge mit auf einer Turbo-Codierung basierenden Fehlerkorrekturbits, wobei die Sendebitfolge rückwärtskompatibel zu einer uncodierten Sendebitfolge ist. In einem ersten Schritt 302 kann basierend auf der Datenbitfolge 202 mit N Datenbits, eine Turbo-Codierung durchgeführt werden, um eine Folge 304 von systematischen Bits und zwei der Folge 304 von systematischen Bits zugeordnete Folgen 306_1 und 306_2von Fehlerkorrekturbits (z.B. Paritätsbits) zu erhalten. Die Folge 304 von systematischen Bits ist hierbei identisch zu der Datenbitfolge 202. In einem zweiten Schritt 308 kann eine Verschachtelung der zwei Folgen 306_1 und 306_2 von Fehlerkorrekturbits durchgeführt werden, um eine Folge 310 von verschachtelten Fehlerkorrekturbits (z.B. Paritätsbits) zu erhalten.
Wie in Fig. 7 zu erkennen ist, bilden eine Folge 201 von Referenzbits, die Folge 304 von systematischen Bits und die Folge 310 von verschachtelten Fehlerkorrekturbits die zu übertragende Sendebitfolge, wobei ein erster Sendebitblock 200 der Sendebitfolge, der die Folge 201 von Referenzbits und die Folge 304 von systematischen Bits umfasst, rückwärtskompatibel zu einem „bestehenden“ Kommunikationssystem (oder Kommunikationsprotokoll) ist, während ein zweiter Sendebitblock 300 der Sendebitfolge, der die Folge 310 von verschachtelten Fehlerkorrekturbits umfasst, das „bestehende“ Kommunikationssystem um eine Vorwärts-Fehlerkorrektur erweitert.
Mit anderen Worten, Fig. 7 zeigt eine Erweiterung eines uncodierten Systems zu einem effizienten System mit Turbo-Codierung, wobei die N systematischen Bits 304, welche den Datenbits 202 entsprechen, nach der Referenzsequenz 201 angeordnet werden. Erst nachfolgend werden die verschachtelten Paritätsbits 310 des Turbo-Encoders angefügt. Dies führt dazu, dass einerseits „alte“ Empfänger weiter verwendet werden können, welche nur die ersten N Datenbits 304 nach der Referenzsequenz berücksichtigen und die folgenden Bits 310 ignorieren. Neue, leistungsfähigere Empfänger (z.B. Datenempfänger) verarbeiten hingegen die gesamte dargestellte Sequenz. Die dabei eingesetzte Turbo-Decodierung sorgt dabei für eine signifikant gesteigerte Übertragungssicherheit auch bei stark gestörten Kanälen. Empfänger (z.B. Datenempfänger) mit geringer Komplexität demodulieren das Eingangssignal oftmals inkohärent. Je nach verwendetem Modulationsverfahren kann hierbei eine differentielle Detektion zum Einsatz kommen. Diese erfordert keine explizite Kanalschätzung oder Kanalnachführung und ist sehr robust gegen Veränderungen des Übertragungskanals, wie sie z.B. durch einen Frequenzversatz (Frequenzoffset) zwischen Sender (z.B. Datensender) und Empfänger (z.B. Datenempfänger) oder bei Zeitvarianten Schwundkanälen auftreten.
Eine Vorwärts-Fehlerkorrektur-Codierung (z.B, Turbo-Codierung oder LDPC-Codierung) ermöglicht eine weitaus effizientere Übertragung der Daten, entfaltet ihren Gewinn jedoch erst bei kohärenter Demodulation des Empfangssignals. Dies erfordert, dass eine Kanalschätzung durchgeführt wird. Ist die Kohärenzzeit eines Übertragungskanals kürzer als die Dauer des übertragenen Sendesignals, d.h. ändert sich der Kanal aus Sicht des Empfängers während der Sendedauer des Empfangssignals signifikant, so reicht eine einmalige Kanalschätzung (z.B. auf Basis der vorangestellten Referenzsymbole) nicht mehr aus. Vielmehr ist dann eine Kanalnachführung, d.h. eine Aktualisierung der Kanalschätzung in hinreichend kurzen Zeitabständen, erforderlich. Die maximal zulässige Aktualisierungsperiode hängt unmittelbar von der Kohärenzzeit des Übertragungskanals ab, also der Zeit, in welcher der Kanal als näherungsweise unverändert betrachtet werden kann.
Für einen aus Sicht des Empfängers Zeitvarianten Kanal sorgen im Wesentlichen zwei Effekte:
(1) Eine Bewegung von Sender, Empfänger oder von sonstigen Objekten, an denen die Funkwellen gestreut werden. Der Kanal ist aus physikalischer Sicht zeitvariant.
(2) Ein Frequenzversatz zwischen Sender und Empfänger, auch Frequenzoffset genannt. Der physikalische Kanal selbst muss hierbei nicht notwendigerweise zeitvariant sein, er ist es jedoch aus der Sicht des Empfängers durch den Frequenzversatz.
In realen Systemen gibt es, z.B. aufgrund von Toleranzen der Quarzoszillatoren, immer eine Abweichung zwischen der Sender- und der Empfängerfrequenz. Daher besteht eine wesentliche Maßnahme im Empfänger meist darin, auf Basis des Empfangssignals den Frequenzoffset zu schätzen und entsprechend zu kompensieren. Diese Frequenzoffset- Schätzung ist jedoch mit unvermeidbaren Ungenauigkeiten (Schätzfehlern) behaftet, welche von der Störung des Empfangssignals abhängen. Wird z.B. eine Datensequenz der Länge 128 Byte (1024 Bit) mit einer Symbolrate von 10 kS/s (Annahme: ein Symbol pro Bit) übertragen, so beträgt die Sendedauer des Datenpakets ohne Codierung ca. 0.1 s. Ein Frequenzoffset- Schätzfehler von lediglich 1 Hz würde bereits zu einer Phasendrehung von ca. 36 Grad zwischen dem ersten und letzten Symbol des Datenpakets führen. Bei einer 1/3-ratigen Codierung verlängert sich das Datenpaket entsprechend um den Faktor 3, sodass sich für die getroffenen Annahmen eine Phasendrehung von nunmehr etwa 108 Grad zwischen dem ersten und letzten übertragenen Symbol ergibt.
Dieses Beispiel mit realistisch gewählten Systemparametern verdeutlicht, dass eine Vorwärts- Fehlerkorrektur-Codierung (z.B. Turbo-Codierung oder LDPC-Codierung), welche kohärente Demodulation zur Erzielung des gewünschten Codierungsgewinns notwendigerweise voraussetzt, in einem System mit obigen Annahmen zwingend eine Kanalnachführung innerhalb des Datenpakets erfordert, selbst wenn keine Mobilität der Teilnehmer vorliegt.
Zusammenfassend lässt sich ein bestehender Übertragungsstandard ohne Vorwärts- Fehlerkorrektur (z.B. gemäß Fig. 3) in vielen Fällen nur dann sinnvoll rückwärtskompatibel um eine Vorwärts-Fehlerkorrektur-Codierung (z.B. Turbo-Codierung oder LDPC-Codierung) erweitern, wenn dies mit einer Kanalnachführung innerhalb des Datenpakets einhergeht.
Prinzip der Kanalnachführung
Als Kanalnachführung wird die Aktualisierung einer (initialen) Kanalschätzung bezeichnet. Wie oben erwähnt, basiert die initiale Kanalschätzung auf einer im Empfänger vorab bekannten Sendesymbolsequenz (hier als Referenz(symbol)sequenz oder Folge von Referenzbits bezeichnet), welche z.B. der Datensequenz vorangestellt ist (Präambel). Eine Aktualisierung der Kanalschätzung erfolgt prinzipiell nach demselben Verfahren, wobei jedoch statt oder zusätzlich zu den bekannten Referenzsymbolen weitere Symbole in die Kanalschätzung einbezogen werden. Diese Symbole können
• entweder ebenfalls im Empfänger vorab bekannt sein (zusätzliche Referenzsymbole, jedoch außerhalb der Präambel),
• oder im Empfänger im Verlauf der Demodulation und Decodierung oder teilweisen Decodierung (Teil-Decodierung) nach und nach ermittelt werden.
Die im Folgenden beschriebenen Ausführungsbeispiele zeigen auf, wie ein digitales Übertragungssystem ohne Vorwärts-Fehlerkorrektur der Daten dergestalt um eine Vorwärts- Fehlerkorrektur-Codierung (z.B. Turbo-Codierung, LDPC-Codierung, Faltungscodierung) erweitert werden kann, dass das neue Übertragungssystem
• hinsichtlich eines ersten, zusammenhängenden Teils der Sendesymbole rückwärtskompatibel zum ursprünglichen System ist, und • Codierung, Interleaving und Einführung weiterer Referenzsymbole so gestaltet werden, dass empfängerseitig eine fortlaufende Kanalnachführung für eine kohärente Demodulation und Vorwärts-Fehlerkorrektur-Decodierung möglich ist.
Die Codierung an sich (z.B. Turbo oder LDPC) sowie die grundlegenden Verfahren, wie im Empfänger auf Basis bekannter oder geschätzter Sendesymbole eine Kanalschätzung erfolgt, sind dem Fachmann bekannt, so dass auf eine detaillierte Beschreibung dieser verzichtet wird.
Es sei an dieser Stelle nochmals erwähnt, dass eine eventuell vorhandene Prüfsumme (CRC) im Rahmen dieser Beschreibung nicht als Maßnahme der Vorwärts-Fehlerkorrektur betrachtet wird. Prüfbits werden hierin den Datenbits zugerechnet.
1. Einfügen von zusätzlichen Referenzsymbolen außerhalb des Bereichs der uncodierten Datensymbole
Um eine Kanalnachführung bzw. Aktualisierung der Kanalschätzung zu ermöglichen, können eine oder mehrere Sequenzen mit zusätzlichen Referenzbits (z.B. Folgen von Referenzbits) in die Folge der verschachtelten Fehlerkorrekturbits (z.B. Paritätsbits) eingefügt werden. Wesentlich dabei ist, den Bereich der Datenbits bzw. -Symbole sowie der vorangestellten Referenzbits bzw. -Symbole unverändert zu lassen, wie dies in Fig. 8 veranschaulicht ist.
Fig. 8 zeigt eine schematische Ansicht einer Erzeugung einer zu übertragenden Sendebitfolge mit auf einer Vorwärts-Fehlerkorrektur (Codierung) basierenden Fehlerkorrekturbits und zusätzlichen Folgen von Referenzbits, wobei die Sendebitfolge rückwärtskompatibel zu einer uncodierten Sendebitfolge ist. In einem ersten Schritt 302 kann basierend auf der Datenbitfolge 202, eine Vorwärts-Fehlerkorrektur (Codierung) (z.B. Turbo-Codierung) durchgeführt werden, um eine Folge 304 von systematischen Bits und zwei der Folge 304 von systematischen Bits zugeordnete Folgen 306_1 und 306_2 von Fehlerkorrekturbits (z.B. Paritätsbits) zu erhalten. Die Folge 304 von systematischen Bits ist hierbei identisch zu der Datenbitfolge 202. In einem zweiten Schritt 308 kann eine Verschachtelung der zwei Folgen 306_1 und 306_2 von Fehlerkorrekturbits durchgeführt werden, um eine Folge 310 von verschachtelten Fehlerkorrekturbits (z.B. Paritätsbits) zu erhalten. In einem dritten Schritt 312 können zwei Folgen 320_1 und 320_2 von zusätzlichen Referenzbits im Bereich der Folge 310 von verschachtelten Fehlerkorrekturbits eingefügt werden. Im Detail kann eine erste Folge 320_1 von zusätzlichen Referenzbits der Folge 310 von verschachtelten Fehlerkorrekturbits (z.B. Paritätsbits) vorangestellt werden, während eine zweite Folge 320_2 von zusätzlichen Referenzbits zwischen die Folge 310 von verschachtelten Fehlerkorrekturbits eingefügt werden kann, so dass die Folge 310 von verschachtelten Fehlerkorrekturbits durch die zweite Folge 320_2 von zusätzlichen Referenzbits unterbrochen ist. Hierbei kann ein erster Teil 310_1 der Folge 310 von verschachtelten Fehlerkorrekturbits zeitlich vor der zweiten Folge 320_2 von zusätzlichen Referenzbits angeordnet sein, während ein zweiter Teil 310_2 der Folge 310 von verschachtelten Fehlerkorrekturbits zeitlich nach der zweiten Folge 320_2 von zusätzlichen Referenzbits angeordnet sein kann.
Wie in Fig. 8 zu erkennen ist, kann ein erster Sendebitblock 200 der zu übertragenden Sendebitfolge die Folge 201 von Referenzbits und die Folge 304 von systematischen Bits umfassen, während der zweite Sendebitblock 300 die erste Folge 320_1 von zusätzlichen Referenzbits, den ersten Teil 310_1 der Folge 310 von verschachtelten Fehlerkorrekturbits, die zweite Folge 320_2 von zusätzlichen Referenzbits und den zweiten Teil 310_2 der Folge 310 von verschachtelten Fehlerkorrekturbits umfasst.
In der schematischen Darstellung von Fig. 8 werden also beispielhaft zwei Folgen 320_1 und 320_2 von zusätzlichen Referenzbits in die Folge 310 der verschachtelten Paritätsbits eingefügt. Durch diese zusätzlichen Referenzsequenzen verkürzt sich der maximale Abstand zwischen Daten- bzw. Paritätsbits und der jeweils nächstgelegenen Referenzsequenz deutlich im Vergleich zu dem Fall, dass als einzige Referenzsequenz nur die Präambel verwendet wird, wie dies in Fig. 9 gezeigt ist.
Im Detail zeigt Fig. 9 eine schematische Darstellung der für die Kanalschätzung zugeordneten Folgen von Referenzbits für die zu übertragene Sendebitfolge aus Fig. 8. Wie in Fig. 8 zu erkennen ist, kann eine Kanalschätzung für einen ersten Teil der systematischen Bits 304 basierend auf der Folge 201 von Referenzbits des ersten Sendbitblocks 200 erfolgen, während eine Kanalschätzung für einen zweiten Teil der systematischen Bits 304 basierend auf der ersten Folge 320_1 von zusätzlichen Referenzbits des zweiten Sendebitblocks 300 erfolgen kann. Eine Kanalschätzung für einen ersten Teil des ersten Teils 310__1 der Folge 310 von verschachtelten Fehlerkorrekturbits kann basierend auf der ersten Folge 320_1 von zusätzlichen Referenzbits des zweiten Sendebitblocks 300 erfolgen, während eine Kanalschätzung für einen zweiten Teil des ersten Teils 310_1 der Folge 310 von verschachtelten Fehlerkorrekturbits basierend auf der zweiten Folge 320_2 von zusätzlichen Referenzbits des zweiten Sendebitblocks 300 erfolgen kann. Eine Kanalschätzung für den zweiten Teil 310_2 der Folge 310 von verschachtelten Fehlerkorrekturbits kann basierend auf der zweiten Folge 320_2 von zusätzlichen Referenzbits des zweiten Sendebitblocks 300 erfolgen. Das in Fig. 9 gezeigte Beispiel zeigt die An- und Einfügung von zwei zusätzlichen Referenzsequenzen 320_1 und 320_2 vor bzw. in den Bereich der verschachtelten Paritätsbits 310, wodurch im Empfänger nun drei zeitlich unterschiedliche Positionen für eine Kanalschätzung zur Verfügung stehen. Entweder kann der Empfänger nun jedem unbekannten Daten- oder Paritätsbit eine der drei vorliegenden Kanalschätzungen, vorteilhafterweise die nächstliegende, fest zuordnen, wie dies in Fig. 9 gezeigt ist, oder der Empfänger kann zwischen den drei verfügbaren Kanalschätzungen interpolieren und jedem Daten- bzw. Paritätsbit eine interpolierte und somit individuelle Kanalschätzung zuordnen.
Bei Ausführungsbeispielen können natürlich, anders als in obigem Beispiel, auch nur eine oder mehr als zwei zusätzliche Referenzsequenzen eingefügt werden. In letzterem Fall kann die Länge der Referenzsequenzen einheitlich oder unterschiedlich sein. Eine zusätzliche Referenzsequenz kann auch nach den verschachtelten Paritätsbits übertragen werden, also als Abschluss der gesendeten Sequenz.
Bei Ausführungsbeispielen können eine oder mehrere zusätzliche Referenzsequenzen in die Sequenz der verschachtelten Paritätsbits eingefügt oder/und an deren Beginn bzw. Ende angefügt werden.
Bei Ausführungsbeispielen kann der Bereich der Präambel sowie der Datensymbole gegenüber uncodierter Übertragung unverändert bleiben (Wahrung der Rückwärtskompatibilität). Dies erfolgt dadurch, dass die bei der Codierung anfallenden systematischen Bits in gegenüber der Datenbitsequenz unveränderter Reihenfolge direkt hintereinander angeordnet werden.
Bei Ausführungsbeispielen sind die Bits bzw. Symbole der Referenzsequenzen im Empfänger vorab bekannt oder lassen sich aus einer vorher übertragenen und im Empfänger rückgewonnenen Information (z.B. aus einer Headerinformation) ermitteln.
2. Aufteilung der Datenbitsequenz in Teilsequenzen und separate Codierung dieser Teilsequenzen
Die bei Ausführungsbeispielen betrachtete Kanalschätzung bzw. Kanalaktualisierung basiert auf der Kenntnis gesendeter Bits bzw. Symbole im Empfänger.
In Abschnitt 1 wird gezeigt, wie vorab bekannte zusätzliche Referenzbits in die Sendesequenz eingebracht werden können, auf deren Basis die Kanalschätzung erfolgen kann. Aufgrund der geforderten Rückwärtskompatibilität kann jedoch keine zusätzliche Referenzsequenz in den Bereich der uncodierten Datenbits eingebracht werden, sodass bei langen Datenpaketen ein vergleichsweise großer Abstand zwischen den in der Mitte dieses Bereichs gelegenen Datenbits und der nächstgelegenen Referenzsequenz vorliegt.
Dieser für eine Kanalschätzung in Zeitvarianten Kanälen ggf. sehr nachteilige Umstand wird durch die im Folgenden beschriebenen Ausführungsbeispiele verbessert. Diese beschreiben die Verwendung von im Empfänger vorab zunächst unbekannten, jedoch im Zuge der Demodulation und Decodierung einer Teil-Empfangssequenz geschätzten gesendeten codierten Bits als Grundlage für eine iterative Kanalschätzung.
Bei Ausführungsbeispielen kann einer der in Fig. 1 gezeigten Datensender, z.B. der Datensender 100_1, konfiguriert sein, um basierend auf der Datenbitfolge 202 eine Vorwärts- Fehlerkorrektur-Codierung durchzuführen, um eine Folge 304 von systematischen Bits und der Folge 304 von systematischen Bits zugeordnete Fehlerkorrekturbits 310 zu erhalten, wobei die Datenbitfolge 202 und die Folge 304 von systematischen Bits identisch sind, wobei der Datensender konfiguriert ist, um ein Signal 120 auszusenden, wobei das Signal 120 einen ersten Sendebitblock 200 und einen zweiten Sendebitblock 300 aufweist, wobei der erste Sendebitblock 200 eine Folge 201 von Referenzbits und die Folge 304 von systematischen Bits aufweist, und wobei der zweite Sendebitblock 300 die Fehlerkorrekturbits 3 0 aufweist, wobei ein Block von systematischen Bits der Folge von systematischen Bits zusammen mit zumindest einem Block von zusammenhängenden Fehlerkorrekturbits der Folge von Fehlerkorrekturbits, der dem Block von systematischen Bits zugeordnet ist, unabhängig von anderen Fehlerkorrekturbits oder Blöcken von Fehlerkorrekturbits decodierbar ist.
Bei Ausführungsbeispielen kann der in Fig. 1 gezeigte Datenempfänger konfiguriert sein, um ein Signal 120 zu empfangen, das einen ersten Sendebitblock 200 und einen zweiten Sendebitblock 300 aufweist, wobei der erste Sendebitblock 200 eine Folge 201 von Referenzbits und eine Folge 304 von systematischen Bits aufweist, wobei die Folge von systematischen Bits 304 identisch zu einer mit dem Signal zu übertragenen Datenbitfolge 202 ist, wobei der zweite Sendebitblock 300 der Folge 304 von systematischen Bits zugeordnete Fehlerkorrekturbits 310 aufweist, wobei der Datenempfänger 110 konfiguriert ist, um basierend auf der empfangenen Folge 201 von Referenzbits eine Kanalschätzung durchzuführen, wobei der Datenempfänger 110 konfiguriert ist, um eine Sequenz, die einen empfangenen Block von systematischen Bits der empfangenen Folge 304 von systematischen Bits und zumindest einen empfangenen Block von zusammenhängenden Fehlerkorrekturbits der empfangenen Fehlerkorrekturbits 310, der dem empfangenen Block von systematischen Bits zugeordnet ist, umfasst, unabhängig von anderen empfangenen Fehlerkorrekturbits oder empfangenen Blöcken von Fehlerkorrekturbits zu decodieren, um einen Block der Datenbitfolge zu erhalten, wobei der Datenempfänger 110 konfiguriert ist, um für den Block der Datenbitfolge eine Vorwärts-Fehler-Codierung durchzuführen, um einen reencodierten Block von systematischen Bits und zumindest einen dem reencodierten Block von systematischen Bits zugeordneten reencodierten Block von Fehlerkorrekturbits zu erhalten, wobei der Datenempfänger 110 konfiguriert ist, um die Kanalschätzung basierend auf dem reencodierten Block von systematischen Bits und dem zumindest einen reencodierten Block von Fehlerkorrekturbits nachzuführen.
Die genaue Funktionsweise des Datensenders 110_1 und/oder Datenempfängers wird im Folgenden anhand der in den Fig. 10 bis 18 gezeigten Ausführungsbeispiele näher erläutert. Dabei wird in Fig. 10 zunächst das zugrunde liegende Grundprinzip erläutert und darauf aufbauend in Fig. 11 bis 18 die verschiedenen Ausführungsbeispiele.
Fig. 10 zeigt eine schematische Ansicht einer Erzeugung einer Folge von codierten Bits mit Blöcken von codierten Bits (z.B. codierte Teilsequenzen), die einzeln codiert sind, sowie eine auf den Blöcken von codierten Bits basierende iterative Kanalnachführung.
In einem senderseitigen Schritt 330 können Teile (z.B. Blöcke) 202_1, 202_3 und 202_3 einer Datenbitfolge 202 einzeln codiert werden, um einzeln codierte Blöcke 206_1 , 206_2 und 206_3 von codierten Datenbits (codierte Teilsequenzen) zu erhalten.
In einem ersten empfängerseitigen Schritt 332 kann basierend auf einem dem ersten Block 206_1 von codierten Datenbits vorangestellten Block 201 von Referenzbits eine Kanalschätzung für eine Demodulation des ersten Blocks 206_1 von codierten Datenbits durchgeführt werden. Ferner kann in dem ersten empfängerseitigen Schritt 332 der erste Block 206_1 von codierten Datenbits basierend auf der Kanalschätzung demoduliert, decodiert und reencodiert (dt. neu encodiert) werden, um einen ersten reencodierten (dt. neu encodierten) Block 206__1 von codierten Datenbits zu erhalten.
In einem zweiten empfängerseitigen Schritt 334 kann, basierend auf dem Block 201 von Referenzbits und dem ersten reencodierten Block 206_1 von codierten Datenbits, eine Kanalschätzung für eine Demodulation des zweiten Blocks 206_2 von codierten Datenbits durchgeführt werden. Ferner kann in dem zweiten empfängerseitigen Schritt 334 der zweite Block 206_2 von codierten Datenbits basierend auf der Kanalschätzung demoduliert, decodiert und reencodiert (dt. neu encodiert) werden, um einen zweiten reencodierten (dt. neu encodierten) Block 206_2 von codierten Datenbits zu erhalten. In Bezug auf Fig. 10 sei darauf hingewiesen, dass die Schritte der „Ver- und Entschachtelung“ (Interleaving und Deinterleaving) aus Gründen der übersichtlichen Darstellung nicht explizit gezeigt sind. Diese Schritte werden als Teil von „Codierung“ und „Decodierung“ im weiteren Sinne betrachtet.
Wie im oberen Teil von Fig. 10 gezeigt, werden die Datenbits 202 zunächst in Blöcke 202_1 , 202_2 und 202_3 von Datenbits (z.B. Datenbit-Teilsequenzen) zerlegt, welche jeweils getrennt codiert werden. Im Bild bezeichnet „Cod. Teilsequenz“ die bereits codierten und verschachtelten Bits einer Datenbit-Teilsequenz. Im Folgenden, unteren Teil der Fig. 10 wird die Verarbeitung im Empfänger dargestellt. Die initiale Kanalschätzung im ersten Schritt 330 (Schritt 1a) erfolgt ausschließlich auf Basis der Referenzbits. Diese Kanalschätzung wird für die kohärente Demodulation der Bits des ersten Blocks 206_1 von codieren Datenbits (cod. Teilsequenz 1) herangezogen. Nach der Demodulation werden die Bits des ersten Blocks 206_1 von codieren Bits (cod. Teilsequenz 1) decodiert und anschließend reencodiert (Schritt 1b), wodurch nun Schätzwerte für den ersten Block 206_1 von codieren Datenbits (cod. Teilsequenz 1) unter Einbeziehung eines Codierungsgewinns vorliegen. Unter der Annahme eines korrekten Decodierergebnisses steht nun im Empfänger eine erweiterte Sequenz an bekannten Bits zu Verfügung, umfassend den Block 201 von Referenzbits und den ersten reencodierten Block 206_1 von codierten Bits (cod. Teilsequenz 1). Auf deren Basis erfolgt im zweiten Schritt 334 (Schritt 2a) eine Aktualisierung der Kanalschätzung für die Demodulation, Decodierung und Re-Encodierung (Schritt 2b) des zweiten Blocks 206_2 von codierten Datenbits (cod. Teilsequenz 2), welche dann als bekannt betrachtet werden können. Es ist leicht ersichtlich, dass auf diese Weise iterativ die gesamte Sendesequenz, bestehend aus beliebig vielen Teilsequenzen, abgearbeitet werden kann, wobei die Kanalschätzung nach jedem Iterationsschritt immer wieder aktualisiert wird (Kanalnachführung).
Da gemäß Fig. 10 bereits codierte und verschachtelte Teilsequenzen aneinander angefügt werden, ist das Verfahren in dieser Form jedoch nicht rückwärtskompatibel und erfüllt somit diesbezüglich nicht die Anforderungen.
Daher kann bei Ausführungsbeispielen eine zu übertragende Sendebitfolge mit einem ersten Sendebitblock, der rückwärtskompatibel zu einem „bestehenden“ Kommunikationssystem (oder Kommunikationsprotokoll) ist, und einem zweiten Sendebitblock, der das „bestehende“ Kommunikationssystem um eine Vorwärts-Fehlerkorrektur erweitert, basierend auf einem oder mehreren der folgenden Schritte erzeugt werden: Die Datenbitfolge 202 (z.B. Sequenz der Datenbits) kann in eine geeignete Anzahl von Blöcken von Datenbits (z.B. Datenbit-Teilsequenzen) aufgeteilt werden.
Jeder Block von Datenbits (z.B. jede Datenbit-Teilsequenz) kann mit einer Vorwärts- Fehlerkorrektur-Codierung (z.B. Turbo-Codierung) separat und unabhängig von den anderen Blöcken von Datenbits codiert werden.
Die systematischen Bits aller Blöcke von codierten Datenbits (z.B. codierten Teilsequenzen) können gruppiert, direkt aneinander angefügt und unmittelbar nach der Folge 201 von Referenzbits (z.B. Referenzsequenz) angeordnet werden. Es erfolgt keine Verschachtelung der systematischen Bits, sodass diese nach Gruppierung identisch zur gesamten Datenbitfolge 202 sind.
Die Fehlerkorrekturbits (z.B. Paritätsbits) aller Blöcke von codierten Datenbits (z.B. codierten Teilsequenzen) können gruppiert, aneinander angefügt und nach der Folge aller systematischen Bits angeordnet werden.
Eine eventuelle Verschachtelung (Interleaving) der Fehlerkorrekturbits (z.B. Paritätsbits) wird Teilsequenz für Teilsequenz separat durchgeführt und nicht Teilsequenz- übergreifend.
In die Sequenz der Fehlerkorrekturbits (z.B. Paritätsbits), vor Beginn der Fehlerkorrekturbits und/oder am Ende der Fehlerkorrekturbits können an geeigneter Position bzw. an geeigneten Positionen zusätzliche Referenzsequenzen (z.B. gemäß Abschnitt 1) eingefügt werden.
Fig. 11 zeigt eine schematische Ansicht einer Erzeugung einer zu übertragenden Sendebitfolge mit auf Vorwärts-Fehlerkorrektur (Codierung) basierenden Fehlerkorrekturbits, wobei die Sendebitfolge rückwärtskompatibel zu einer uncodierten Sendebitfolge ist.
In einem ersten Schritt 340 kann die Datenbitfolge 202 in zumindest zwei Blöcke 202_1-202_i, i > 2, aufgeteilt werden. In Fig. 11 wird dabei zur Veranschaulichung beispielhaft davon ausgegangen, dass die Datenbitfolge 202 in drei Blöcke 202_1, 202_2 und 202_3 aufgeteilt wird. Die nachfolgende Beschreibung von Fig. 11 ist jedoch entsprechender Weise anwendbar, wenn die Datenbitfolge in eine andere Anzahl von Blöcken aufgeteilt wird.
In einem zweiten Schritt 342 kann, basierend auf dem ersten Block 202_1 der Datenbitfolge, eine erste Vorwärts-Fehlerkorrektur-Codierung durchgeführt werden, um einen ersten Block 304_1 von systematischen Bits und einen ersten Block 310_1 von zusammenhängenden Fehlerkorrekturbits, der dem ersten Block 304_1 von systematischen Bits zugeordnet ist, zu erhalten. Ferner kann in dem zweiten Schritt 342, basierend auf dem zweiten Block 202_2 der Datenbitfolge, eine zweite Vorwärts-Fehlerkorrektur-Codierung durchgeführt werden, um einen zweiten Block 304_2 von systematischen Bits und einen zweiten Block 310_2 von zusammenhängenden Fehlerkorrekturbits, der dem zweiten Block 304_2 von systematischen Bits zugeordnet ist, zu erhalten. Ferner kann in dem zweiten Schritt 342, basierend auf dem dritten Block 202_3 der Datenbitfolge, eine dritte Vorwärts-Fehlerkorrektur-Codierung durchgeführt werden, um einen dritten Block 304_3 von systematischen Bits und einen dritten Block 310_3 von zusammenhängenden Fehlerkorrekturbits, der dem dritten Block 304_3 von systematischen Bits zugeordnet ist, zu erhalten.
In einem dritten Schritt 344 können die Blöcke 304_1 , 304_2 und 304_3 von systematischen Bits gruppiert (z.B. verkettet) werden, um eine Folge 304 von systematischen Bits zu erhalten, die identisch zu der Datenbitfolge 202 ist. Wie in Fig. 11 zu erkennen ist, umfasst der erste Sendebitblock somit die Folge 201 von Referenzbits und die Folge 304 von systematischen Bits, während der zweite Sendebitblock 300 die Blöcke 310_1, 310_2 und 310_3 von Fehlerkorrekturbits umfasst.
In einem vierten Schritt 346 können (optional) ein oder mehrere Blöcke von zusätzlichen Referenzbits in den zweiten Sendebitblock 300 eingefügt werden.
Bei dem in Fig. 11 gezeigten Ausführungsbeispiel umfasst der zweite Sendebitblock beispielhaft eine Folge 320 von zusätzlichen Referenzbits, die an einem Anfang des zweiten Sendebitblock 300 angeordnet ist. In dem zweiten Sendebitblock 300 ist der erste Block 310_1 von Fehlerkorrekturbits unmittelbar benachbart zu der Folge 320 von zusätzlichen Referenzbits angeordnet, wobei der zweite Block 310_2 von Fehlerkorrekturbits unmittelbar benachbart zu dem ersten Block 310_1 von Fehlerkorrekturbits angeordnet ist, und wobei der dritte Block 310_3 von Fehlerkorrekturbits unmittelbar benachbart zu dem zweiten Block 310_2 von Fehlerkorrekturbits angeordnet ist.
Mit anderen Worten, Fig. 11 veranschaulicht das Verfahren schematisch für den Fall einer Aufteilung der Datensequenz (z.B. Datenbitfolge 202) in drei Daten-Teilsequenzen 202_1, 202_2 und 202_3 und unter Einfügung einer zusätzlichen Referenzsequenz 320 in den Bereich zwischen Daten- und Paritätsbits.
Im gewählten Beispiel wird die Datenbitsequenz (Datenbitfolge 202)also in drei Daten- Teilsequenzen (z.B. Blöcke 202_ 1, 202_2 und 202_3) aufgeteilt, welche separat codiert werden. Anschließend werden die systematischen Bits jeder Teilsequenz aneinander angefügt und diese nach den Referenzbits platziert. Entsprechendes geschieht, wie in Fig. 11 veranschaulicht, mit den drei Folgen der Paritätsbits (z.B. Blöcken 310_1 , 310J2 und 310J3 von Fehlerkorrekturbits). Weiterhin wird im gewählten Beispiel eine zusätzliche Referenzsequenz 320 (siehe Abschnitt 1) zwischen dem Bereich der systematischen Bits 304 und dem Bereich der Paritätsbits 310_1 , 310_2 und 310_3 eingefügt.
Diese Vorgehensweise gern. Ausführungsbeispielen ermöglicht es dem Empfänger, den Übertragungskanal mehrfach innerhalb des gesamten Datenpakets zu schätzen bzw. zu aktualisieren. Dies geschieht anhand des gewählten Beispiels wie folgt:
Die erste Kanalschätzung erfolgt
• für den ersten Block 304_1 von systematischen Bits („systematischen Bits 1 “) z. B. auf Basis der Folge 201 von Referenzbits (z.B. Präambel),
• für den ersten Block 310_1 von Fehlerkorrekturbits(„Paritätsbits 1“) z.B. auf Basis der vorab bekannten Folge 320 von zusätzlichen Referenzbits (z.B. zusätzliche Referenzsequenz).
Anschließend werden der erste Block 304_1 von systematischen Bits („systematische Bits 1“) sowie der erste Block 310_1 von Fehlerkorrekturbits(„Paritätsbits 1“) demoduliert und der zugehörige Block 202_1 der Datenbitfolge (z.B. Datenbit-Teilsequenz 1) decodiert. Ist das Decodierergebnis korrekt, lassen sich durch Re-Encodierung der erste Block 304_1 von systematischen Bits („systematische Bits 1“) sowie der erste Block 310_1 von Fehlerkorrekturbits(„Paritätsbits 1“) ermitteln. Hierbei wird der Decodiergewinn genutzt, d.h. die Zuverlässigkeit der Schätzwerte für die o.g. Bits ist nach der Decodierung deutlich höher als vor der Decodierung (d.h. direkt nach der Demodulation).
Die zweite Kanalschätzung, gültig für den zweiten Block 304_2 von systematischen Bits („systematischen Bits 2“) sowie für den zweiten Block 310_2 von Fehlerkorrekturbits („Paritätsbits 2“), erfolgt auf Basis des nunmehr (zusätzlich zur ersten Kanalschätzung) bekannten ersten Blocks 304_1 von systematischen Bits („systematische Bits 1“) und des ersten Blocks 310_1 von Fehlerkorrekturbits(„Paritätsbits 1“), welche im ersten Schritt noch unbekannt waren.
Anschließend werden der zweite Block 304_2 von systematischen Bits („systematischen Bits 2“) sowie der zweite Block 310_2 von Fehlerkorrekturbits („Paritätsbits 2“) demoduliert, und der zugehörige zweite Block 202_2 der Datenbitfolge (Datenbit- Teilsequenz 2) decodiert etc.
Es ist leicht ersichtlich, dass auf diese Weise sukzessive die Kanalschätzung aktualisiert werden kann und der Abstand zwischen den jeweils bekannten Bits, auf deren Basis die Kanalschätzung erfolgt, und dem Bereich, in dem die Kanalschätzung im Rahmen der Demodulation angewandt wird, nicht immer weiter anwächst, sondern z.B. vielmehr konstant gehalten werden kann. Einem Zeitvarianten Kanal kann daher mit (im Vergleich zu gesamten Datenpaketlänge) geringer Verzögerung durch fortlaufende Aktualisierung der Kanalschätzung gefolgt werden, insbesondere wenn eine Aufteilung in eine größere Zahl von Datenbit-Teilsequenzen erfolgt.
Das obige Ausführungsbeispiel zeigt die erfindungsgemäße Idee für die Aufteilung der Datensequenz in drei Datenbit-Teilsequenzen. Dieses Beispiel dient nur der Veranschaulichung. Die Aufteilung der Datensequenz kann prinzipiell in eine beliebige Anzahl von Teil-Datensequenzen erfolgen. Die Länge einer Teil-Datensequenz richtet sich nach der erwarteten Kohärenzzeit des Kanals, z.B. nach einem erwarteten Frequenzoffset oder einer maximal angenommenen Bewegungsgeschwindigkeit von Sender und/oder Empfänger und/oder Streuobjekten.
Anordnung der Paritätsbit-Sequenzen
Während die Blöcke der systematischen Bits (Teil-Folgen der systematischen Bits) aus Gründen der Rückwärtskompatibilität in derselben Reihenfolge angeordnet werden müssen, wie die Blöcke der Datenbitfolge (Datenbit-Teilsequenzen), d.h. „systematische Bits 1“, „systematische Bits 2“ etc., kann die Reihenfolge der Blöcke der Fehlerkorrekturbits (Sequenzen der Paritätsbits) auch geändert werden, ggf. in Kombination mit einer anderen Position der zusätzlichen Referenzsequenz. Dies ist beispielhaft in Fig. 12 dargestellt.
Im Detail zeigt Fig. 12 eine schematische Ansicht einer zu übertragenden Sendebitfolge mit dem ersten Sendebitblock 200 aus Fig. 11 und einem zweiten Sendebitblock, der gegenüber Fig. 11 eine andere Anordnung der Blöcke 310_1 , 310_2 und 310_3 von Fehlerkorrekturbits und der einen Folge 320 von zusätzlichen Referenzbits aufweist. Wie in Fig. 12 zu erkennen ist, kann die Folge 320 von zusätzlichen Referenzbits an einem Ende des zweiten Sendebitblocks 300 angeordnet sein, wobei der erste Block 310_1 von Fehlerkorrekturbits unmittelbar benachbart zu der Folge 320 von zusätzlichen Referenzbits angeordnet sein kann, wobei der zweite Block 310_2 von Fehlerkorrekturbits unmittelbar benachbart zu dem ersten Block 310_1 von Fehlerkorrekturbits angeordnet sein kann, und wobei der dritte Block 310_3 von Fehlerkorrekturbits unmittelbar benachbart zu dem zweiten Block 310_2 von Fehlerkorrekturbits angeordnet sein kann.
In dem Beispiel gemäß Fig. 12 ist die zusätzliche Referenzsequenz 320 am Ende der übertragenen Daten angeordnet und die Blöcke 310_1 , 310_2 und 310_3 von Fehlerkorrekturbits (Paritätsbit-Sequenzen) in umgekehrter Reihenfolge bezüglich der Indizierung der Blöcke 202_1 , 202_2 und 202_3 der Datenbitfolge (Datenbit-Teilsequenzen). Im Empfänger würde eine Aktualisierung der Kanalschätzung in diesem Beispiel in der Richtung von außen nach innen erfolgen. Dies ist in Fig. 12 unten durch entsprechende Richtungspfeile 350 und 352 angedeutet.
Die zusätzliche Referenzsequenz 320 könnte anstatt nach dem ersten Block 310_1 von Fehlerkorrekturbits („Paritätsbits 1“) auch zwischen dem ersten Block 310_1 von Fehlerkorrekturbits („Paritätsbits 1“) und dem zweiten Block 310_2 von Fehlerkorrekturbits („Paritätsbits 2“) angeordnet werden.
Entscheidend hinsichtlich der möglichen Anordnungen der Blöcke von Fehlerkorrekturbits(z.B. Paritätsbits) ist, dass zumindest die zur ersten codierten Datenbit-Teilsequenz gehörende Sequenz der Paritätsbits (erster Block 310_1 von Fehlerkorrekturbits) unmittelbar an eine Referenzsequenz 320 (Präambel oder zusätzliche Referenzsequenz gemäß Abschnitt 1) angrenzt, sowie die Paritätsbit-Sequenzen (Blöcke von Fehlerkorrekturbits) direkt aufeinander folgender Datenbit-Teilsequenzen (Blöcke der Datenbitfolge) aneinander angrenzen oder sich zwischen diesen nur zusätzliche Referenzsequenzen befinden.
In bisherigen Beispielen wurden die Paritätsbit-Sequenzen (Blöcke von Feh!erkorrekturbits)so angeordnet, dass die erste Paritätsbit-Sequenz (erste Block 310_1 ) an eine zusätzliche Referenzsequenz 320 angrenzt. Alternativ kann die erste Paritätsbit-Sequenz auch den bereits im ursprünglichen (uncodierten) System vorhandenen Referenzbits vorangestellt werden. Dies ist in Fig. 13 dargestellt.
Im Detail zeigt Fig. 13 eine schematische Ansicht einer zu übertragenden Sendebitfolge mit dem ersten Sendebitblock 200 aus Fig. 11 und einem zweiten Sendebitblock 300, der dem ersten Sendebitblock 200 vorangestellt ist. In dem zweiten Sendebitblock 300 kann der erste Block 310_1 von Fehlerkorrekturbits so angeordnet sein, dass der der erste Block 310_1 von Fehlerkorrekturbits unmittelbar benachbart zu der Folge 201 von Referenzbits des ersten Sendebitblock 200 angeordnet ist. Der zweite Block 310_2 von Fehlerkorrekturbits kann unmittelbar benachbart zu dem ersten Block 310_1 von Fehlerkorrekturbits angeordnet sein, wobei der dritte Block 310_3 von Fehlerkorrekturbits unmittelbar benachbart zu dem zweiten Block 310_2 von Fehlerkorrekturbits angeordnet sein kann.
Mit anderen Worten, die Paritätsbit-Sequenzen (Blöcke von Fehlerkorrekturbits) können dann, wie in Fig. 13 dargestellt ist, in zeitlich umgekehrter Reihenfolge vor den Referenzbits 201 angeordnet sein, sodass im Empfänger eine sukzessive Kanalschätzung von „innen“ nach „außen“ 350, 352, beginnend bei den Referenzbits 201, erfolgen kann.
Punktierung
In vielen praktischen Übertragungssystemen wird eine Sequenz nach der Codierung punktiert, um eine gewünschte Coderate mit hoher Granularität zu erreichen. Eine solche Punktierung ist auch bei Ausführungsbeispielen möglich, jedoch sollten die systematischen Bits von der Punktierung grundsätzlich ausgenommen werden, um die Forderung nach Rückwärtskompatibilität zu erfüllen.
Unterteilung der Paritätsbit-Sequenzen in Paritätsbit-Teilsequenzen
Je nach Coderate kann in praktischen Anwendungsfällen die Anzahl der Paritätsbits deutlich höher als die Zahl der systematischen Bits sein, z.B. mindestens doppelt so groß. Dies bedeutet, dass die Schrittweite bei Aktualisierung der Kanalschätzung im Bereich der Paritätsbits deutlich größer sein kann als im Bereich der systematischen Bits, wie es auch in der schematischen Darstellung gemäß Fig. 11 sichtbar ist. In anderen Worten ist dann der Abstand zwischen dem Bereich der jeweils bekannten Bits, auf deren Basis die Kanalschätzung stattfindet, und dem Bereich, in dem dieser Schätzwert für die Demodulation angewandt wird, im Bereich der systematischen Bits und der Paritätsbits unterschiedlich groß. Dieser Umstand kann bei Kanälen, deren Kohärenzzeit kurz ist im Vergleich zur Übertragungsdauer einer Paritätsbit-Teilsequenz, zu einem Verlust an Leistungsfähigkeit führen, da die Kanalschätzung dem jeweiligen Demodulationszeitpunkt zu weit „hinterherhinkt“.
Um diese nachteilige Situation zu vermeiden, kann eine Unterteilung der Paritätsbit- Sequenzen in mehrere Paritätsbit-Teilsequenzen erfolgen. Dies wird im folgenden Ausführungsbeispiel veranschaulicht, in welchem eine Unterteilung in zwei Teilsequenzen erfolgt, wie dies nachfolgend anhand von Fig. 14 erläutert wird.
Fig. 14 zeigt eine schematische Ansicht einer Erzeugung einer zu übertragenden Sendebitfolge mit auf Vorwärts-Fehlerkorrektur (Codierung) basierenden Fehlerkorrekturbits, wobei die Sendebitfolge rückwärtskompatibel zu einer uncodierten Sendebitfolge ist. In einem ersten Schritt 340 kann die Datenbitfolge 202 in zumindest zwei Blöcke 202_1 -202J, i ä 2, aufgeteilt werden. In Fig. 14 wird dabei zur Veranschaulichung beispielhaft davon ausgegangen, dass die Datenbitfolge 202 in drei Blöcke 202_1, 202__2 und 202_3 aufgeteilt wird. Die nachfolgende Beschreibung von Fig. 14 ist jedoch entsprechender Weise anwendbar, wenn die Datenbitfolge in eine andere Anzahl von Blöcken aufgeteilt wird.
In einem zweiten Schritt 342 kann, basierend auf dem ersten Block 202_1 der Datenbitfolge, eine erste Vorwärts-Fehlerkorrektur-Codierung durchgeführt werden, um einen ersten Block 304_1 von systematischen Bits und zwei Blöcke 310_1 und 310_2 von zusammenhängenden Fehlerkorrekturbits, die dem ersten Block 304_1 von systematischen Bits zugeordnet sind, zu erhalten. Ferner kann in dem zweiten Schritt 342, basierend auf dem zweiten Block 202_2 der Datenbitfolge, eine zweite Vorwärts-Fehlerkorrektur-Codierung durchgeführt werden, um einen zweiten Block 304_2 von systematischen Bits und zwei Blöcke 310_3 und 310_4 von zusammenhängenden Fehlerkorrekturbits, die dem zweiten Block 304_2 von systematischen Bits zugeordnet sind, zu erhalten. Ferner kann in dem zweiten Schritt 342, basierend auf dem dritten Block 202_3 der Datenbitfolge, eine dritte Vorwärts-Fehlerkorrektur-Codierung durchgeführt werden, um einen dritten Block 304_3 von systematischen Bits und zwei Blöcke 310_5 und 310_6 von zusammenhängenden Fehlerkorrekturbits, die dem dritten Block 304_3 von systematischen Bits zugeordnet sind, zu erhalten.
In einem dritten Schritt 344 können die Blöcke 304_1 , 304_2 und 304J3 von systematischen Bits gruppiert (z.B. verkettet) werden, um eine Folge 304 von systematischen Bits zu erhalten, die identisch zu der Datenbitfolge 202 ist. Wie in Fig. 14 zu erkennen ist, umfasst der erste Sendebitblock somit die Folge 201 von Referenzbits und die Folge 304 von systematischen Bits, während der zweite Sendebitblock 300 die sechs Blöcke 310_1 -310_6 von Fehlerkorrekturbits umfasst.
In einem vierten Schritt 346 können (optional) ein oder mehrere Blöcke von zusätzlichen Referenzbits in den zweiten Sendebitblock 300 eingefügt werden.
Bei dem in Fig. 14 gezeigten Ausführungsbeispiel umfasst der zweite Sendebitblock 300 beispielhaft eine erste Folge 320_1 von zusätzlichen Referenzbits, die an einem Anfang des zweiten Sendebitblocks 300 angeordnet ist, und eine zweite Folge 320_2 von zusätzlichen Referenzbits, die in der Mitte zwischen den sechs Blöcken 310_1 -310_6 von Fehlerkorrekturbits angeordnet ist. Hierbei kann der erste Block 310_1 von Fehlerkorrekturbits unmittelbar benachbart zu der ersten Folge 320_1 von zusätzlichen Referenzbits angeordnet sein, wobei der dritte Block 310_3 von Fehlerkorrekturbits unmittelbar benachbart zu dem ersten Block 310_1 von Fehlerkorrekturbits angeordnet ist, wobei der zweite Block 310_2 von Fehlerkorrekturbits unmittelbar benachbart zu der zweiten Folge 320_2 von zusätzlichen Referenzbits angeordnet ist, und wobei der vierte Block 310_4 von Fehlerkorrekturbits unmittelbar benachbart zu dem zweiten Block 310_2 von Fehlerkorrekturbits angeordnet ist.
Mit anderen Worten, in Fig. 14 wird dargestellt, wie die durch Codierung einer Datenbit- Teilsequenz (Block der Datenbitfolge) erzeugten Paritätsbits in z.B. jeweils zwei Teilsequenzen („a“ und „b“) unterteilt werden, die in Fig. 14mit „Paritätsbits 1a“ und „Paritätsbits 1b“, „Paritätsbits 2a“ und „Paritätsbits 2b“ etc. gekennzeichnet sind (d.h. es werden bei der Vorwärts-Fehlerkorrektur-Codierung pro Block der Datenbitfolge zwei (oder mehr) Blöcke von Fehlerkorrekturbits erzeugt). Zudem ist im Vergleich zu den bisherigen Beispielen eine weitere, zweite zusätzliche Referenzsequenz 320_2 (zusätzliche Referenzsequenz 2) eingefügt. Die zu einer Datenbit-Teilsequenz (Block der Datenbitfolge) gehörenden Paritätsbits, z.B. Paritätsbits 1a (erster Block 310_1 von Fehlerkorrekturbits) und Paritätsbits 1b (zweiter Block 310_2 von Fehlerkorrekturbits), werden nicht direkt hintereinander übertragen, sondern derart gruppiert, dass zunächst alle Paritätsbit- Teilsequenzen „a“ (1a, 2a, 3a) angeordnet werden und nachfolgend alle Teilsequenzen „b“ (1b, 2b, 3b).
Eine Unterteilung der Paritätsbit-Sequenzen in mehr als zwei Teilsequenzen ist möglich.
Es ist zu erkennen, dass gemäß Fig. 14 die Schrittweiten für die Aktualisierung der Kanalschätzung dadurch im Bereich der Paritätsbits kleiner werden als ohne Unterteilung in Paritätsbit-Teilsequenzen „a“ und „b“. Der Empfänger führt im dargestellten Beispiel initiale Kanalschätzungen auf Basis von Präambel 201 , zusätzlicher Referenzsequenz 1 (erste Folge 320_1 von zusätzlichen Referenzbits) und zusätzlicher Referenzsequenz 2 (zweite Folge 320_2 von zusätzlichen Referenzbits) durch. Anschließend erfolgt eine Demodulation der „systematischen Bits 1" (erster Block 304_1 von systematischen Bits), „Paritätsbits 1a“ (erster Block 310_1 von Fehlerkorrekturbits) sowie „Paritätsbits 1b“ (zweiter Block 310_2 von Fehlerkorrekturbits), welche unmittelbar nach den vorab bekannten Referenzsequenzen (erster und zweiter Block von zusätzlichen Referenzbits) angeordnet sind. Damit kann eine Decodierung der Datenbit-Teilsequenz 1 (erster Block 202_1 der Datenbitfolge) durchgeführt werden. Nach anschließender Re-Encodierung der zugehörigen decodierten Bits sind (im fehlerfreien Fall) die „systematischen Bits 1“ (erster Block 304_1 von systematischen Bits), „Paritätsbits 1a“ (erster Block 310_1 von Fehlerkorrekturbits) sowie „Paritätsbits 1b“(zweiter Block 310_2 von Fehlerkorrekturbits) nunmehr bekannt und können als Basis für die weiteren Kanalschätzungen herangezogen werden. Alternative Anordnungen der Paritätsbit-Teilsequenzen
Gemäß einer ersten Variante kann eine zusätzliche Referenzsequenz (z.B. Folge von zusätzlichen Referenzbits (zusätzlich zu den Referenzbits des ersten Sendebitblocks)) im Bereich der Paritätsbits (Fehlerkorrekturbits) eingebracht werden, wie dies in Fig. 15 gezeigt ist.
Im Detail zeigt Fig. 15 eine schematische Ansicht einer Erzeugung einer zu übertragenden Sendebitfolge, wobei in Fig. 15 nur der Schritt 346 der Einfügung einer Folge von zusätzlichen Referenzbits in den zweiten Sendebitblock der Sendebitfolge gezeigt ist, der sich von dem in Fig. 14 gezeigten Schritt der Einfügung einer Folge von zusätzlichen Referenzbits unterscheidet.
Wie in Fig. 15 zu erkennen ist, kann die Folge 320 von zusätzlichen Referenzbits in den zweiten Sendebitblock 300 zwischen die Blöcke 310_1-310_6 von Fehlerkorrekturbits eingebracht werden, wobei Blöcke von Fehlerkorrekturbits, die einem Block der Datenbitfolge zugeordnet sind, der an einem Anfang der Datenbitfolge angeordnet ist (= erster Block 202_1 der Datenbitfolge), unmittelbar benachbart zu der Folge 320 von zusätzlichen Referenzbits angeordnet sind. Im Detail können der erste Block 310_1 von Fehlerkorrekturbits und der zweite Block 310_2 von Fehlerkorrekturbits jeweils unmittelbar benachbart zu der Folge 320 von zusätzlichen Referenzbits angeordnet sein. Blöcke von Fehlerkorrekturbits, die einem Block der Datenbitfolge zugeordnet sind, der unmittelbar auf den Block der Datenbitfolge, der am Anfang der Datenbitfolge angeordnet ist, folgt (= zweiter Block 202_2 der Datenbitfolge), können unmittelbar benachbart (oder jeweils nur mit einer weiteren Folge von zusätzlichen Referenzbits dazwischen) zu dem ersten Block 310_1 von Fehlerkorrekturbits und dem zweiten Block 310_2 von Fehlerkorrekturbits angeordnet sein, usw. D.h. der dritte Block 310_3 von Fehlerkorrekturbits kann unmittelbar benachbart zu dem ersten Block 310_1 von Fehlerkorrekturbits angeordnet sein, wobei der fünfte Block 310J5 von Fehlerkorrekturbits unmittelbar benachbart zu dem dritten Block 310_3 von Fehlerkorrekturbits angeordnet sein kann. Genauso kann der vierte Block 310_4 von Fehlerkorrekturbits unmittelbar benachbart zu dem zweiten Block 310_2 von Fehlerkorrekturbits angeordnet sein, wobei der sechste Block 310_6 von Fehlerkorrekturbits unmittelbar benachbart zu dem vierten Block 310_4 von Fehlerkorrekturbits angeordnet sein kann.
Mit anderen Worten, gemäß einem weiteren Ausführungsbeispiel können die jeweiligen Paritätsbit-Teilsequenzen „a“ (z.B. Blöcke von Fehlerkorrekturbits mit ungeraden Indizes) und „b“ (z.B. Blöcke von Fehlerkorrekturbits mit geraden Indizes) auch gemäß Fig. 15 angeordnet werden. (Die Schritte bis hin zur Erzeugung der codierten Bits sind in Fig. 15 aus Gründen der Übersichtlichkeit nicht dargestellt.) In diesem Fall ist ggf. nur eine zusätzliche Referenzsequenz (z.B. Folge von zusätzlichen Referenzbits) erforderlich. Optional können natürlich auch mehrere Folgen von zusätzlichen Referenzbits in den zweiten Sendebitblock eingebracht werden.
Die Schritte der iterativen Kanalschätzung erfolgen im Bereich der systematischen Bits (z.B. Blöcken 304_1-304_3 von systematischen Bits) in zeitlich positiver Richtung (z.B. ausgehend von der Folge 201 von Referenzbits), während im Bereich der Paritätsbits (z.B. Blöcken 31CM- 310_6 von Fehlerkorrekturbits) beiderseits von der zusätzlichen Referenzsequenz (Folge 320 von zusätzlichen Referenzbits) weg (sowohl in zeitlich positiver als auch negativer Richtung) geschätzt wird. Dies ist durch die drei Richtungspfeile 350, 352, 354 im unteren Teil von Fig. 15 veranschaulicht.
Gemäß einer zweiten Variante können mehrere zusätzliche Referenzsequenzen (z.B. Folgen von zusätzlichen Referenzbits) in den zweiten Sendebitblock eingebracht werden, wobei eine der zusätzlichen Referenzsequenzen jeweils zischen den Paritätsbit-Teilsequenzen a“ (z.B. Blöcke von Fehlerkorrekturbits mit ungeraden Indizes) und „b“ (z.B. Blöcke von Fehlerkorrekturbits mit geraden Indizes) in den zweiten Sendebitblock eingebracht werden (oder angeordnet sein) kann, wie dies in Fig. 16 gezeigt ist.
Im Detail zeigt Fig. 16 eine schematische Ansicht einer Erzeugung einer zu übertragenden Sendebitfolge, wobei in Fig. 16 nur der Schritt 346 der Einfügung von mehreren Folgen von zusätzlichen Referenzbits in der zweiten Sendebitblock der Sendebitfolge gezeigt ist, der sich von dem in Fig. 14 gezeigten Schritt der Einfügung einer Folge von zusätzlichen Referenzbits unterscheidet.
Wie in Fig. 16 zu erkennen ist, können drei Folgen 320__1 , 320__2 und 320_3 von zusätzlichen Referenzbits in den zweiten Sendebitblock 300 zwischen die Blöcke 310_1 -310_6 von Fehlerkorrekturbits eingebracht werden, wobei jeweils eine der drei Folgen 320_1 , 320_2 und 320_3 von zusätzlichen Referenzbits zwischen zwei Blöcken von Fehlerkorrekturbits angeordnet sein kann, die dem gleichen Block der Datenbitfolge zugeordnet sind. So kann eine erste Folge 320_1 von zusätzlichen Referenzbits zwischen dem ersten Block 310_1 von Fehlerkorrekturbits und dem zweiten Block 310_2 von Fehlerkorrekturbits, eine zweite Folge 320_2 von zusätzlichen Referenzbits zwischen dem dritten Block 310_3 von Fehlerkorrekturbits und dem vierten Block 310_4 von Fehlerkorrekturbits, und eine dritte Folge 320_3 von zusätzlichen Referenzbits zwischen dem fünften Block 310J5 von Fehlerkorrekturbits und dem sechsten Block 310_6 von Fehlerkorrekturbits angeordnet sein.
Mit anderen Worten, gemäß einem weiteren Ausführungsbeispiel können zwischen den jeweils zueinander gehörenden Paritätsbit-Teilsequenzen „a“ (z.B. Blöcke von
Fehlerkorrekturbits mit ungeraden Indizes) und „b“ (z.B. Blöcke von Fehlerkorrekturbits mit geraden Indizes) auch weitere zusätzliche Referenzsequenzen angeordnet werden. Diese können jeweils zwischen den beiden Paritätsbit-Teilsequenzen „a“ und „b" liegen, vorteilhafterweise (aber nicht notwendigerweise) auch mittig, wie dies in Fig. 16 exemplarisch dargestellt ist.
Die Schritte der iterativen Kanalschätzung erfolgen im Bereich der systematischen Bits (z.B. Blöcken 304_1-304_3 von systematischen Bits) in zeitlich positiver Richtung (z.B. ausgehend von der Folge 201 von Referenzbits), während im Bereich der Paritätsbits (Blöcken 310_1- 310_6 von Fehlerkorrekturbits) beiderseits ausgehend von den jeweiligen zusätzlichen Referenzsequenzen (Folgen 320_1 , 320_2 und 320_3 von zusätzlichen Referenzbits) weg (sowohl in zeitlich positiver als auch negativer Richtung) geschätzt wird. Dies ist durch die sieben Richtungspfeile 350-362 im unteren Teil von Fig. 16 veranschaulicht.
Gemäß einer dritten Variante können mehrere zusätzliche Referenzsequenzen (z.B. Folgen von zusätzlichen Referenzbits) mit vergrößerten (z.B. maximierten) Abständen zwischen den jeweils zusammengehörigen Paritätsbit-Teilsequenzen „a“ (z.B. Blöcken von
Fehlerkorrekturbits mit ungeraden Indizes) und „b“ (z.B. Blöcken von Fehlerkorrekturbits mit geraden Indizes) eingebracht werden, wie dies in Fig. 17 gezeigt ist.
Im Detail zeigt Fig. 17 eine schematische Ansicht einer resultierenden Sendebitfolge nach dem Einbringen von drei Folgen 320_1, 320_2 und 320J3 von zusätzlichen Referenzbits, wobei verglichen mit Fig. 16 ein Abstand zwischen Blöcken von Fehlerkorrekturbits, die dem gleichen Block der Sendebitfolge zugeordnet sind, vergrößert ist.
Wie in Fig. 17 zu erkennen ist, kann ein erster Block 310__1 von Fehlerkorrekturbits und ein zweiter Block 310_2 von Fehlerkorrekturbits unmittelbar benachbart zu voneinander beabstandeten Folgen 320_1 und 320_2 von Referenzbits angeordnet sein, wobei ein dritter Block 310_3 von Fehlerkorrekturbits und ein vierter Block 310_4 von Fehlerkorrekturbits unmittelbar benachbart zu voneinander beabstandeten Folgen 320_2 und 320_3 von Referenzbits angeordnet sein können, und wobei ein fünfter Block 310_5 von Fehlerkorrekturbits und ein sechster Block 310 6 von Fehlerkorrekturbits unmittelbar benachbart zu voneinander beabstandeten Folgen 32CM und 320_3 von Referenzbits angeordnet sein können.
Mit anderen Worten, Fig. 17 zeigt eine weitere vorteilhafte Anordnung der Paritätsbit- Teilsequenzen (z.B. Blöcke von Fehlerkorrekturbits) bei Vorliegen von Schwundkanälen. Wird nach maximal zwei Paritätsbit-Teilsequenzen (z.B. Blöcken von Fehlerkorrekturbits) jeweils eine zusätzliche Referenzsequenz (z.B. Folge von zusätzlichen Referenzbits) eingefügt, so grenzt jede Paritätsbit-Teilsequenz (z.B. Block von Fehlerkorrekturbits) unmittelbar an eine Referenzsequenz an und die Abfolge der Paritätsbit-Teilsequenzen spielt keine Rolle. Somit können die Paritätsbit-Teilsequenzen in prinzipiell beliebiger Reihenfolge angeordnet werden.
Ist neben einem reinen Frequenzoffset ein (durch Bewegung von Sender und/oder Empfänger und/oder Streuobjekten) zeitvarianter Schwundkanal zu erwarten, so können dadurch über zeitlich zusammenhängende Bereiche Einbrüche im Empfangspegel erfolgen. In diesem Falle ist es vorteilhaft, die beiden Paritätsbit-Teilsequenzen „a“ (z.B. Blöcke von Fehlerkorrekturbits mit ungeraden Indizes) und „b“ (z.B. Blöcke von Fehlerkorrekturbits mit geraden Indizes), die zu jeweils derselben codierten Datenbit-Teilsequenz gehören, zeitlich möglichst weit voneinander getrennt zu positionieren, um die Wahrscheinlichkeit zu verringern, dass durch einen Schwundeinbruch zwei zusammengehörige Paritätsbit-Teilsequenzen (z.B. Blöcke von Fehlerkorrekturbits) gleichzeitig beeinträchtigt werden, wie dies beispielhaft in Fig. 17 dargestellt ist.
Aufteilung in mehr als zwei Paritätsbit-Teilsequenzen
In den Fig. 14 bis 17 werden Ausführungsbeispiele für eine Aufteilung der zu einer Datenbit- Teilsequenz (z.B. Block der Datenbitfolge) gehörenden Paritätsbits auf NP=2 Paritätsbit- Teilsequenzen („a“ und „b“) (z.B. Blöcke von Fehlerkorrekturbits) gezeigt. Die Aufteilung der zu jeder Datenbit-Teilsequenz (z.B. Block der Datenbitfolge) gehörenden Paritätsbits kann auch in mehr als zwei Paritätsbit-Teilsequenzen (z.B. Blöcke von Fehlerkorrekturbits) erfolgen. Im Falle von Schwundkanälen können diese so positioniert werden, dass die zur jeweils derselben codierten Datenbit-Teilsequenz gehörenden Paritätsbit-Teilsequenzen zeitlich möglichst weit voneinander getrennt angeordnet werden. Fig. 18 zeigt beispielhaft eine Konfiguration für NP=4 bei Verwendung von zwei zusätzlichen Referenzsequenzen.
Im Detail zeigt Fig. 18 eine schematische Ansicht einer Erzeugung einer zu übertragenden Sendebitfolge mit auf einer Vorwärts-Fehlerkorrektur (Codierung) basierenden Fehlerkorrekturbits, wobei die Sendebitfolge rückwärtskompatibel zu einer uncodierten Sendebitfolge ist.
In einem ersten Schritt 340 kann die Datenbitfolge 202 in zumindest zwei Blöcke 202_1 -202J, i 2: 2, aufgeteilt werden, wobei bei dem in Fig. 18 gezeigten Ausführungsbeispiel beispielhaft davon ausgegangen wird, dass die Datenbitfolge 202 in drei Blöcke 202_1 , 202_2 und 202_3 aufgeteilt wird. Die nachfolgende Beschreibung ist jedoch in entsprechender Weise anwendbar, wenn die Datenbitfolge in eine andere Anzahl von Blöcken aufgeteilt wird.
In einem zweiten Schritt 342 kann, basierend auf dem ersten Block 202_1 der Datenbitfolge, eine erste Vorwärts-Fehlerkorrektur-Codierung durchgeführt werden, um einen ersten Block 304_1 von systematischen Bits und vier Blöcke 310_1-310_4 von Fehlerkorrekturbits, die dem ersten Block 304_1 von systematischen Bits zugeordnet sind, zu erhalten. Ferner kann in dem zweiten Schritt 342, basierend auf dem zweiten Block 202_2 der Datenbitfolge, eine zweite Vorwärts-Fehlerkorrektur-Codierung durchgeführt werden, um einen zweiten Block 304_2 von systematischen Bits und vier Blöcke 310_5-310_8 von Fehlerkorrekturbits, die dem zweiten Block 304_2 von systematischen Bits zugeordnet sind, zu erhalten. Ferner kann in dem zweiten Schritt 342, basierend auf dem dritten Block 202_3 der Datenbitfolge, eine dritte Vorwärts-Fehlerkorrektur-Codierung durchgeführt werden, um einen dritten Block 304_3 von systematischen Bits und vier Blöcke 310__9-310__12 von Fehlerkorrekturbits, die dem dritten Block 304_3 von systematischen Bits zugeordnet sind, zu erhalten.
In einem dritten Schritt 344 können die Blöcke 304_1 , 304_2 und 304_3 von systematischen Bits gruppiert (z.B. verkettet) werden, um eine Folge 304 von systematischen Bits zu erhalten, die identisch zu der Datenbitfolge 202 ist. Wie in Fig. 18 zu erkennen ist, umfasst der erste Sendebitblock 200 somit eine Folge 201 von Referenzbits und die Folge 304 von systematischen Bits (dargestellt als eine Aneinanderreihung der Blöcke 304_1 , 304_2 und 304_3 von systematischen Bits), während der zweite Sendebitblock 300 die zwölf Blöcke 310_1 -310_12 von Fehlerkorrekturbits umfasst.
In einem vierten Schritt 346 können (optional) eine oder mehrere Folgen 320_1 und 320_2 von zusätzlichen Referenzbits in den zweiten Sendebitblock 300 eingefügt werden.
Bei dem in Fig. 18 gezeigten Ausführungsbeispiel werden beispielhaft zwei Folgen 320_1 und 320_2 von zusätzlichen Referenzbits in den zweiten Sendebitblock 300 eingebracht. Hierbei können jeweils diejenigen Blöcke von Fehlerkorrekturbits, die einem Block der Datenbitfolge zugeordnet sind, der an einem Anfang der Datenbitfolge angeordnet ist (=Block 202_1 der Datenbitfolge), unmittelbar benachbart zu den Folgen 320_1 und 320_2 von zusätzlichen Referenzbits angeordnet sein, z.B. die Blöcke 310_1 und 310_3 von Fehlerkorrekturbits unmittelbar benachbart zu der ersten Folge 320_1 von zusätzlichen Referenzbits und die Blöcke 310_2 und 310_4 von Fehlerkorrekturbits unmittelbar benachbart zu der zweiten Folge 320_2 von zusätzlichen Referenzbits. Blöcke von Fehlerkorrekturbits, die einem Block der Datenbitfolge zugeordnet sind, der auf den Block der Datenbitfolge, der an einem Anfang der Datenbitfolge angeordnet ist, folgt (=Block 202_2 der Datenbitfolge), können unmittelbar benachbart zu den Blöcken der Fehlerkorrekturbits angeordnet werden, die dem Block der Datenbitfolge zugeordnet sind, der am Anfang der Datenbitfolge angeordnet ist.
Mit anderen Worten, bei dem in Fig. 18 gezeigten Ausführungsbeispiel können die zu jeweils einer Datenbit-Teilsequenz (z.B. Block der Datenbitfolge) gehörenden Paritätsbit- Teilsequenzen (z.B. Blöcke von Fehlerkorrekturbits) mit untereinander möglichst großer Distanz angeordnet werden, wobei die Maßgabe erfüllt ist, dass im Empfänger eine sukzessive Decodierung beginnend unmittelbar von einer Referenzsequenz (z.B. Folge von zusätzlichen Referenzbits) aus erfolgen kann. Es entsteht dadurch mehr Zeitdiversität pro Datenbit- Teilsequenz als bei Verwendung von z.B. nur zwei Paritätsbit-Teilsequenzen.
Bei Ausführungsbeispielen kann eine zu übertragende Sendebitfolge [z.B. mit einem ersten Sendebitblock, der rückwärtskompatibel zu einem „bestehenden“ Kommunikationssystem (oder Kommunikationsprotokoll) ist, und einem zweiten Sendebitblock, der das „bestehende“ Kommunikationssystem um eine Vorwärts-Fehlerkorrektur erweitert], basierend auf einem oder mehreren der folgenden Schritte erzeugt werden:
Aufteilung der Datenbit-Sequenz (z.B. Datenbitfolge 202) in direkt aufeinander folgende Datenbit-Teilsequenzen (Blöcke der Datenbitfolge), welche separat codiert (z.B. Vorwärts- Fehlerkorrektur codiert (z.B. Turbo-/LDPC-/Faltungscodiert)) werden (Codierung der Teilsequenzen (Blöcke der Datenbitfolge) unabhängig voneinander).
Anordnung der Sequenzen der systematischen Bits (z.B. Blöcke von systematischen Bits) der codierten Datenbit-Teilsequenzen dergestalt, dass deren gesamte Folge identisch zur gesamten uncodierten Datenbitsequenz (z.B. Datenbitfolge) ist.
Anordnung der Paritätsbits (z.B. Blöcke von Fehlerkorrekturbits) der codierten Datenbit- Teilsequenzen dergestalt, dass o zumindest die zur ersten Datenbit-Teilsequenz (z.B. ersten Block der Datenbitfolge) gehörende Paritätsbit-Sequenz (z.B. Block von Fehlerkorrekturbits) unmittelbar an eine Referenzsequenz (Präambel oder zusätzliche Referenzsequenz, vgl. Abschnitt 1) angrenzt, sowie o die Paritätsbit-Sequenzen (z.B. Blöcke von Fehlerkorrekturbits) direkt aufeinander folgender Datenbit-Teilsequenzen (z.B. Blöcken der Datenbitfolge) direkt aneinander angrenzen oder sich zwischen diesen nur zusätzliche Referenzsequenzen befinden (siehe z.B. Fig. 11 , 12 und 13).
Unterteilung der Paritätsbit-Sequenzen in jeweils mehrere (z.B. zwei) Paritätsbit- Teilsequenzen (z.B. Blöcke von Fehlerkorrekturbits), wobei die Paritätsbit-Teilsequenzen direkt aufeinander folgender Datenbit-Teilsequenzen (z.B. Blöcken der Datenbitfolge) direkt aneinander angrenzen oder sich zwischen diesen nur zusätzliche Referenzsequenzen befinden (siehe Fig. 14 und 15).
Einfügen von zusätzlichen Referenzsequenzen (z.B. Folgen von zusätzlichen Referenzbits) jeweils zwischen die beiden Paritätsbit-Teilsequenzen (z.B. Blöcken von Fehlerkorrekturbits) einer codierten Datenbit-Teilsequenz, wobei die Anzahl der zusätzlichen Referenzsequenzen der Anzahl der Datenbit-Teilsequenzen (z.B. Blöcken der Datenbitfolge) entspricht (siehe Fig. 16). Die genaue Anordnung der Paritätsbit- Teilsequenzen relativ zueinander ist dabei beliebig, da jede von ihnen immer unmittelbar an eine zusätzliche Referenzsequenz angrenzt. Für Schwundkanäle ist eine Anordnung vorteilhaft, in welcher die beiden Paritätsbit-Teilsequenzen „a“ (z.B. Blöcke von Fehlerkorrekturbits mit ungeraden Indizes) und „b“ (z.B. Blöcke von Fehlerkorrekturbits mit geraden Indizes) (die zu jeweils derselben codierten Datenbit-Teilsequenz gehören) möglichst weit voneinander getrennt positioniert werden.
Anordnung der zu einer Datenbit-Teilsequenz (z.B. Block der Datenbitfolge) gehörenden Paritätsbit-Teilsequenzen (z.B. Blöcke von Fehlerkorrekturbits) dergestalt, dass jede dieser Paritätsbit-Teilsequenzen entweder an eine zusätzliche Referenzsequenz (z.B. Folge von zusätzlichen Referenzbits) oder an eine (beliebige) Paritätsbit-Teilsequenz einer der (der betrachteten Datenbit-Teilsequenz) vorangehenden Datenbit- Teilsequenzen direkt angrenzt (siehe z.B. Fig. 17 und 18).
3. Interleaver-Design, welches eine iterative decodergestützte Kanalnachführung ermöglicht
In Abschnitt 2 werden die zu übertragenden Datenbits (z.B. Datenbitfolge 202) in Datenbit- Teilsequenzen (z.B. Blöcke) unterteilt. Deren Codierung erfolgt dabei blockweise und unabhängig von Block zu Block.
Bei sehr schnell veränderlichen Übertragungskanälen, z.B. hoher Mobilität mit großer Dopplerspreizung, ist die Kohärenzzeit des Funkkanals entsprechend kurz, sodass für eine hinreichend häufige Aktualisierung der Kanalschätzung sehr kurze Blocklängen erforderlich wären. In der Praxis kann jedoch die Blocklänge nicht beliebig verringert werden, da einerseits bei vielen gängigen Codierverfahren an jeden Block unabhängig von dessen Länge jeweils eine feste Anzahl von sog. Tailbits (dt. Endebits) anzufügen sind, wodurch mit abnehmender Blocklänge der relative Übertragungs-Mehraufwand durch eine Vielzahl von Tailbits immer weiter in nachteiligerWeise anwächst. Weiterhin nimmt bei vielen Codes die Leistungseffizienz bei kurzen Blocklängen immer weiter ab, wodurch sich der Codierungsgewinn verringert.
Für sehr schnell veränderliche Kanäle kann es daher vorteilhafter sein, die zu übertragenden Daten (=Datenbitfolge 202) als gesamte (nicht in Teilblöcke unterteilte) Sequenz zu codieren und das Verschachteln (Interleaving) der codierten Bits so zu gestalten, dass im Empfänger eine decodergestützte, iterative Kanalschätzung erfolgen kann. Die decodergestützte, iterative Kanalschätzung wird z.B. in [4] ausführlich beschrieben und hier nicht näher ausgeführt. Entscheidend ist der Aspekt, dass die Iterationen mit einer Aktualisierung der Kanalschätzung innerhalb des codierten Blockes erfolgen, indem im Empfänger iterative Teildecodierungen der Datenbitsequenz vorgenommen werden (können).
Die im Folgenden beschriebenen Ausführungsbeispiele folgen somit grundsätzlich der Darstellung gemäß Fig. 5, d.h. die Codierung der Datenbitsequenz (z.B. Datenbitfolge 202) erfolgt dergestalt, dass dabei systematische Bits generiert werden und diese in unveränderter Reihenfolge nach den Referenzbits 201 übertragen werden (Anforderung der Rückwärtskompatibilität), nur die Paritätsbits (welche z.B. nach den systematischen Bits übertragen werden) einer Verschachtelung unterzogen werden.
An die Verschachtelung wurden bei den vorangehenden Ausführungsbeispielen keine besonderen Anforderungen gestellt, welche im Zusammenhang mit einer fortlaufenden Aktualisierung der Kanalschätzung stehen. Im Gegensatz dazu werden im Folgenden für Ausführungsbeispiele Merkmale für die Verschachtelung festgelegt, welche empfängerseitig eine decodergestützte, iterative Kanalschätzung ermöglichen.
Zunächst werden Anforderungen an eine Codierung beschrieben, welche grundsätzlich einen Einsatz der decodergestützten, iterativen Kanalschätzung ermöglichen. Es werden im Folgenden nur die Paritätsbits (Redundanzbits) betrachtet, da die systematischen Bits durch die Bedingung der Rückwärtskompatibilität ohne Freiheitsgrad festgelegt sind und für diese keine Verschachtelung zulässig ist. Fig. 19 zeigt eine schematische Ansicht einer iterativen Vorwärts-Fehlerkorrekturcodierung einer Datenbitfolge. Nach einem Codierschritt s, wobei s eine natürliche Zahl größer gleich eins ist, s > 1, sind ns Bits der Datenbitfolge 202 bereits codiert, so dass ms codierte Bits für die ns Bits der Datenbitfolge 202 vorliegen. Nach einem weiteren Codierschritt s+1, sind ns+i Bits der Datenbitfolge 202 bereits codiert, so dass ms + Cs+i codierte Bits für die ns+i Bits der Datenbitfolge 202 vorliegen. Während des weiteren Codierschritts s+1 wird demnach eine Gruppe 310s+i von Cs+i Fehlerkorrekturbits erzeugt.
Mit anderen Worten, es wird eine Datenbitsequenz (z.B. Datenbitfolge 202) bestehend aus N Bits betrachtet. Zu einem beliebig wählbaren Schritt s des Codiervorgangs sei eine zusammenhängende, mit dem ersten Datenbit beginnende Teilsequenz der Länge ns<N Bits codiert und daraus eine zusammenhängende codierte Bitsequenz („Paritätsbit-Gruppe“) der Länge ms<M (M=Anzahl der Paritätsbits) generiert worden. Im folgenden Schritt s+1 des Codiervorgangs werden D weitere Datenbits der Datenbitsequenz codiert (D>1), sodass gilt ns+i=ns+D (mit ns+i ^N). Im Zuge der Codierung wird dabei eine Gruppe aus Cs+i neuen (codierten) Paritätsbits erzeugt, d.h. ms+i=ms+Cs+i (ms+i M). Die Anforderung an die Codierung lautet, dass die von Schritt s nach s+1 neu erzeugten Gruppen (310s+i) von Cs+i Paritätsbits ausschließlich von den bisher insgesamt verarbeiteten zusammenhängenden ns+i Datenbits abhängen, wie dies in Fig. 19 gezeigt ist.
Die genannte Anforderung an die Codierung beinhaltet weiterhin, dass empfängerseitig in jedem Zeitschritt s eine Teildecodierung der ersten ns Datenbits bereits dann unter Erzielung eines Codierungsgewinns möglich ist, wenn im Empfänger mindestens ms codierte Paritätsbits sowie ns systematische Bits geschätzt worden sind. Eine Verbesserung der Leistungsfähigkeit kann ggf. erreicht werden, wenn im Empfänger ms,dec>ms codierte Paritätsbits geschätzt werden können. Die genannten Anforderungen können beispielsweise durch die Gruppe der Faltungscodes sowie durch die Gruppe LDPC-Codes erfüllt werden.
Verschachtelung / Interleavinq
Das hier beschriebene Ausführungsbeispiei bezieht sich auf die Ausgestaltung des Interleavers (dt. Verschachtelers) dergestalt, dass eine iterative decodergestützte Decodierung im Empfänger möglich ist. Hierfür wird durch die Verschachtelung die in der Codierung im Schritt s (mit s>1) erzeugte Gruppe von Cs Paritätsbits (z.B. Fehlerkorrekturbits) für die Übertragung so angeordnet, dass diese direkt an die im vorherigen Schritt s-1 erzeugte Gruppe mit C3-i Paritätsbits (z.B. Fehlerkorrekturbits) angefügt werden. Für s=1, also den ersten Schritt des Codiervorgangs, wird die erste Gruppe der erzeugten Paritätsbits direkt an eine zusätzliche Referenzsequenz angrenzend positioniert.
Fig. 20 zeigt eine schematische Ansicht einer Erzeugung einer zu übertragenden Sendebitfolge mit zusätzlichen Fehlerkorrekturbits, die auf einer iterativen Vorwärts- Fehlerkorrektur (Codierung) basieren, wobei die Sendebitfolge rückwärtskompatibel zu einer uncodierten Sendebitfolge ist.
Wie in Fig. 20 zu erkennen ist, liegen nach dem iterativen Codiervorgang (nicht gezeigt in Fig. 20, siehe z.B. Fig. 19) der Datenbitfolge Gruppen 310_1, 310_2, 310_3von Fehlerkorrekturbits vor, die in aufeinander folgenden Schritten der iterativen Vorwärts-Fehlerkorrektur-Codierung erzeugt wurden. Optional können die Fehlerkorrekturbits der Gruppen 310_1 , 310_2, 310_3 von Fehlerkorrekturbits in einem Schritt 380 jeweils innerhalb einer Gruppe (d.h. nicht gruppenübergreifend) verschachtelt werden und anschließend in den zweiten Sendebitblock eingebracht werden.
Wie in Fig. 20 gemäß einem Ausführungsbeispiel gezeigt ist, können in dem zweiten Sendebitblock 300 die Gruppen 310_1 , 310_2, 310_3 von Fehlerkorrekturbits derart angeordnet sein, dass eine Gruppe von Fehlerkorrekturbits, die in einem ersten Schritt der iterativen Vorwärts-Fehlerkorrektur-Codierung erzeugt wurden, unmittelbar benachbart zu der Folge 320 von zusätzlichen Referenzbits angeordnet sein kann, wobei eine zweite Gruppe von 310_2 von Fehlerkorrekturbits, die in einem zweiten Schritt der iterativen Vorwärts- Fehlerkorrektur-Codierung erzeugt wurden, unmittelbar benachbart zu der ersten Gruppe 310_1 von Fehlerkorrekturbits angeordnet sein kann, wobei eine dritte Gruppe von 310J3 von Fehlerkorrekturbits, die in einem dritten Schritt der iterativen Vorwärts-Fehlerkorrektur- Codierung erzeugt wurden, unmittelbar benachbart zu der zweiten Gruppe 310_2 von Fehlerkorrekturbits angeordnet sein kann.
Der erste Sendebitblock 200 entspricht im Aufbau bedingt durch die geforderte Rückwärtskompatibilität natürlich dem ersten Sendebitblock aus den vorangegangen Ausführungsbeispielen (siehe z.B. Fig. 8, 11-18).
Mit anderen Worten, Fig. 20 zeigt ein Ausführungsbeispiel für den Fall von Dreiergruppen, d.h. Cs=3 (s=1,2,3,...), und dem Einfügen einer zusätzlichen Referenzsequenz (z.B. Folge von zusätzlichen Referenzbits). Die Ziffern beschreiben jeweils die Indizes der Paritätsbits (z.B. Fehlerkorrekturbits). Im dargestellten Ausführungsbeispiel entfällt de facto das Interleaving (d.h. Eingangs- und Ausgangssequenz des Interleavers sind identisch) und die Paritätsbits (z.B. Fehlerkorrekturbits) werden nach der Codierung in unveränderter Reihenfolge direkt an die vorangestellte, zusätzliche Referenzsequenz angefügt. Da ein einzelner Codierungsschritt jeweils eine Gruppe von Cs=3 Paritätsbits erzeugt, können diese innerhalb der Dreiergruppen durch einen Interleaver jeweils beliebig vertauscht werden. Statt der in Fig. 20 beispielhaft gezeigten Reihenfolge {1,2,3, 4,5,6, 7,8,9, ...} kann ein Interleaver auch eine andere Index- Reihenfolge, wie z.B. die Index-Reihenfolge {3,2,1, 6,5,4, 9,8,7, ...}, erzeugen, ohne die Leistungsfähigkeit der iterativen Kanalnachführung zu mindern.
Gemäß einem weiteren Ausführungsbeispiel kann die Reihenfolge der Paritätsbits durch den Interleaver umgekehrt werden, falls sich die zusätzliche Referenzsequenz (z.B. Folge 320 von zusätzlichen Referenzbits) am Ende der übertragenen Bits befindet, wie dies in Fig. 21 gezeigt ist.
Im Detail zeigt Fig. 21 zeigt eine schematische Ansicht einer Erzeugung einer zu übertragenden Sendebitfolge mit zusätzlichen Fehlerkorrekturbits, die auf einer iterativen Vorwärts-Fehlerkorrektur (Codierung) basieren, wobei die Sendebitfolge rückwärtskompatibel zu einer uncodierten Sendebitfolge ist. Im Unterschied zu Fig. 20 ist die Folge 320 von zusätzlichen Referenzbits an einem Ende des zweiten Sendebitblocks 300 in den selbigen eingebracht. Dementsprechend ändert sich die Reihenfolge, in der die Gruppen 310_1 , 310_2 und 310_3 von Fehlerkorrekturbits in dem zweiten Sendebitblock 300 angeordnet sind.
Mit anderen Worten, Fig. 21 zeigt eine alternative Verschachtelung für den Fall einer zusätzlichen Referenzsequenz am Ende der übertragenen Bits, C=3. Im Ausführungsbeispiel gemäß Fig. 21 kehrt der Interleaver die Reihenfolge der Paritätsbits also um, da sich die zusätzliche Referenzsequenz (z.B. Folge 320 von zusätzlichen Referenzbits), von welcher im Empfänger die Kanalschätzung für den Bereich der Paritätsbits startet, am Ende der übertragenen Bits befindet. Auch hier kann, wie für das vorherige Ausführungsbeispiel dargelegt, durch den Interleaver zusätzlich die Reihenfolge der Bits innerhalb der jeweiligen Dreiergruppen beliebig gewählt werden, ohne die Leistungsfähigkeit der iterativen Kanalnachführung zu mindern.
Für die beiden Ausführungsbeispiele aus Fig 20 und 21 ist das wesentliche Merkmal der Verschachtelung zu erkennen, dass die C3-3 Paritätsbits einer (Dreier-)Gruppe „s“ (310s) direkt an die vorherige und/oder nachfolgende Dreiergruppe „s-1“ (310s-i) bzw. „s+1“ (31 Os+ angrenzt. Die erste Gruppe 310_1 kann einer zusätzlichen Referenzsequenz (z.B. Folge 320 von zusätzlichen Referenzbits) direkt benachbart sein. Einfügen mehrerer zusätzlicher Referenzsequenzen unter Aufhebung der Paritätsbit-
Gruppierunq
Werden mehrere zusätzliche Referenzsequenzen (z.B. Folgen von zusätzlichen Referenzbits) eingefügt, so kann die Gruppierung der Paritätsbits (z.B. Fehlerkorrekturbits), d.h. die zusammenhängende Anordnung von jeweils Cs gruppierten Paritätsbits aus dem Codierungsschritt „s“, durch den Interleaver aufgehoben werden. Um die Vorteile der Zeitdiversität zu nutzen, empfiehlt es sich, die zu einer Paritätsbit-Gruppe gehörenden Bits zeitlich möglichst weit voneinander zu trennen, um die Fähigkeit des Systems zur Überbrückung von Schwundeinbrüchen (engl deep fades) zu erhöhen und damit die Übertragungssicherheit zu verbessern. Fig. 22 zeigt in einem Ausführungsbeispiel die mittels des Interleavers vorgenommene Anordnung der Paritätsbits in der zu übertragenden Bitsequenz für den Fall von zwei zusätzlichen Referenzsequenzen und einer Gruppenlänge von Cs=4 Paritätsbits pro Codierungsschritt.
Im Detail zeigt Fig. 22 eine schematische Ansicht einer Erzeugung einer zu übertragenden Sendebitfolge mit zusätzlichen Fehlerkorrekturbits, die auf einer iterativen Vorwärts- Fehlerkorrektur (Codierung) basieren, wobei die Sendebitfolge rückwärtskompatibel zu einer uncodierten Sendebitfolge ist.
Wie in Fig. 22 zu erkennen ist, liegen nach dem iterativen Codiervorgang (nicht gezeigt in Fig. 22, siehe z.B. Fig. 19) der Datenbitfolge Gruppen 310_1 und 310_2 von Fehlerkorrekturbits vor, die in aufeinander folgenden Schritten der iterativen Vorwärts-Fehlerkorrektur-Codierung erzeugt wurden. Optional können die Fehlerkorrekturbits der Gruppen 310_1 und 310_2 von Fehlerkorrekturbits in einem Schritt 380 innerhalb der jeweiligen Gruppe verschachtelt werden und anschließend in den zweiten Sendebitblock eingebracht werden.
Wie in Fig. 22 gemäß einem Ausführungsbeispiel gezeigt ist, können in dem zweiten Sendebitblock 300 Fehlerkorrekturbits einer Gruppe von Fehlerkorrekturbits, die in einem ersten Schritt der iterativen Vorwärts-Fehlerkorrektur-Codierung erzeugt wurden, jeweils unmittelbar benachbart zu einer jeweiligen Folge 320_1 und 320_2 von zusätzlichen Referenzbits angeordnet sein, wobei Fehlerkorrekturbits einer zweiten Gruppe von 310_2 von Fehlerkorrekturbits, die in einem zweiten Schritt der iterativen Vorwärts-Fehlerkorrektur- Codierung erzeugt wurden, jeweils unmittelbar benachbart zu einem der Fehlerkorrekturbits der Gruppe von Fehlerkorrekturbits, die in einem ersten Schritt der iterativen Vorwärts- Fehlerkorrektur-Codierung erzeugt wurden, angeordnet sein können. Beispielsweise können die Gruppen 310__1 und 310_2 von Fehlerkorrekturbits jeweils vier Fehlerkorrekturbits aufweisen, wie dies in Fig. 22 angedeutet ist. In diesem Fall können jeweils zwei Fehlerkorrekturbits der ersten Gruppe 310__1 von Fehlerkorrekturbits unmittelbar benachbart zu einer von zwei Folgen 320_1 von zusätzlichen Referenzbits angeordnet sein, wobei jeweils ein Fehlerkorrekturbit der zweiten Gruppe 310_1 von Fehlerkorrekturbits unmittelbar benachbart zu jeweils einem Fehlerkorrekturbit der ersten Gruppe 310_1 von Fehlerkorrekturbits angeordnet sein kann.
Mit anderen Worten, die Anordnung der (im Beispiel) jeweils vier Paritätsbits pro Paritätsbit- Gruppe erfolgt im Ausführungsbeispiel vorteilhafterweise jeweils vor und nach jeder der beiden zusätzlichen Referenzsequenzen (z.B. Folgen 320_1 und 320_2 von zusätzlichen Referenzbits). Die Abfolge der Gruppen, d.h. s=1, s=2 etc. ist dabei bzgl. der zusätzlichen Referenzsequenzen von „innen“ nach „außen“, d.h. die Bits der ersten Paritätsbit-Gruppe (s=1) sind den zusätzlichen Referenzsequenzen am nächsten. Anschließend kommen die Bits der zweiten Paritätsbit-Gruppe (s=2) etc. Auch hier können die Bits innerhalb jeder Paritätsbit- Gruppe durch den Interieaver beliebig angeordnet werden.
Bei Ausführungsbeispielen können beim Verschachteln (engl interleaving) die Paritätsbits (z.B. Fehlerkorrekturbits) einer Gruppe (von Fehlerkorrekturbits) so angeordnet werden, dass jedes dieser Paritätsbits (z.B. Fehlerkorrekturbits)entweder an eine beliebige zusätzliche Referenzsequenz (z.B. Folge von zusätzlichen Referenzbits) oder an ein beliebiges anderes Paritätsbit (z.B. Fehlerkorrekturbit) derselben Gruppe (von Fehlerkorrekturbits) oder an ein beliebiges Paritätsbit (z.B. Fehlerkorrekturbit) aus einer in einem vorherigen Codierungsschritt erzeugten Paritätsbit-Gruppe (z.B. Gruppe von Fehlerkorrekturbits) angrenzt.
Natürlich kann dieses Konzept in äquivalenter Weise für verschiedene Werte von C (Gruppengröße) und unterschiedliche Anzahlen von zusätzlichen Referenzsequenzen angewandt werden kann.
Bei Ausführungsbeispielen kann einer der in Fig. 1 gezeigten Datensender, z.B. der Datensender 100_1, konfiguriert sein, um basierend auf der Datenbitfolge 202 eine Vorwärts- Fehlerkorrektur-Codierung durchzuführen, um eine Folge 304 von systematischen Bits und der Folge 304 von systematischen Bits zugeordnete Fehlerkorrekturbits 310 zu erhalten, wobei die Datenbitfolge 202 und die Folge 304 von systematischen Bits identisch sind, wobei der Datensender konfiguriert ist, um ein Signal 120 auszusenden, wobei das Signal 120 einen ersten Sendebitblock 200 und einen zweiten Sendebitblock 300 aufweist, wobei der erste Sendebitblock 200 eine Folge 201 von Referenzbits und die Folge 304 von systematischen Bits aufweist, und wobei der zweite Sendebitblock 300 die Fehlerkorrekturbits 310 aufweist, wobei ein Block von systematischen Bits aus der Folge 304 von systematischen Bits zusammen mit einer dem Block von systematischen Bits zugeordneten Gruppe von Fehlerkorrekturbits aus der Folge von Fehlerkorrekturbits decodierbar ist, unabhängig von anderen Fehierkorrekturbits oder anderen Gruppen von Fehlerkorrekturbits.
Bei Ausführungsbeispielen kann der in Fig. 1 gezeigte Datenempfänger konfiguriert sein, um ein Signal 120 zu empfangen, das einen ersten Sendebitblock 200 und einen zweiten Sendebitblock 300 aufweist, wobei der erste Sendebitblock 200 eine Folge 201 von Referenzbits und eine Folge 304 von systematischen Bits aufweist, wobei die Folge von systematischen Bits 304 identisch zu einer mit dem Signal zu übertragenen Datenbitfolge 202 ist, wobei der zweite Sendebitblock 300 der Folge 304 von systematischen Bits zugeordnete Fehlerkorrekturbits 310 aufweist, wobei der Datenempfänger 110 konfiguriert ist, um basierend auf der empfangenen Folge 201 von Referenzbits eine Kanalschätzung durchzuführen, wobei der Datenempfänger 110 konfiguriert ist, um eine Sequenz, die einen empfangenen Block von systematischen Bits der empfangenen Folge 304 von systematischen Bits und zumindest eine Gruppe von Fehlerkorrekturbits der empfangenen Folge von Fehlerkorrekturbits, die dem empfangenen Block von systematischen Bits zugeordnet ist, umfasst, unabhängig von anderen empfangenen Fehlerkorrekturbits oder empfangenen Gruppen von Fehlerkorrekturbits zu decodieren, um einen Block der Datenbitfolge zu erhalten, wobei der Datenempfänger 110 konfiguriert ist, um basierend auf dem Block der Datenbitfolge, eine Vorwärts-Fehler-Codierung durchzuführen, um einen reencodierten Block von systematischen Bits und eine dem reencodierten Block von systematischen Bits zugeordnete reencodierte Gruppe von systematischen Bits und Fehlerkorrekturbits zu erhalten, wobei der Datenempfänger konfiguriert ist, um die Kanalschätzung basierend auf dem reencodierten Block von systematischen Bits und der reencodierten Gruppe von Fehlerkorrekturbits nachzuführen.
Bei Ausführungsbeispielen kann eine zu übertragende Sendebitfolge [z.B. mit einem ersten Sendebitblock, der rückwärtskompatibel zu einem „bestehenden“ Kommunikationssystem (oder Kommunikationsprotokoll) ist, und einem zweiten Sendebitblock, der das „bestehende“ Kommunikationssystem um eine Vorwärts-Fehlerkorrektur erweitert], basierend auf einem oder mehreren der folgenden Schritte erzeugt werden:
Bereitstellen eines Interleavers (z.B. Paritätsbit-Interleaver) der so gestaltet ist, dass im
Empfänger eine iterative decodergestützte Kanalnachführung durchführbar ist.
Voraussetzung ist eine dafür geeignete Codierung. Schrittweise Durchführung der Codierung der Datenbits (z.B. Datenbitfolge), so dass in jedem Codierschritt Gruppen von Paritätsbits (z.B. Fehlerkorrekturbits) (Gruppengröße: mindestens 1 Bit) entstehen. o Variante 1: Anordnung unter Beibehaltung der Gruppierung.
Die Gruppen von Fehlerkorrekturbits können so angeordnet werden, dass eine in einem Schritt erzeugte Gruppe von Fehlerkorrekturbits jeweils entweder an eine zusätzliche Referenzsequenz (z.B. Folge von zusätzlichen Referenzbits) oder an die im vorherigen Codierungsschritt erzeugte Gruppe von Fehlerkorrekturbits direkt angrenzt (siehe z.B. Fig. 20 und 21). o Variante 2: Anordnung ohne Beibehaltung der Gruppierung.
Die zusammenhängende Anordnung der Fehlerkorrekturbits innerhalb einer Gruppe von Fehlerkorrekturbits kann aufgehoben werden. Die Paritätsbits einer Gruppe werden so angeordnet, dass jedes dieser Paritätsbits entweder an eine beliebige zusätzliche Referenzsequenz (z.B. Folge von zusätzlichen Referenzbits) oder an ein beliebiges anderes Fehlerkorrekturbit derselben Gruppe von Fehlerkorrekturbits oder an ein beliebiges Fehlerkorrekturbit aus einer in einem vorherigen Codierungsschritt erzeugten Gruppe von Fehlerkorrekturbits angrenzt (siehe z.B. Fig. 22).
Die Positionen der Paritätsbits (z.B. Fehlerkorrekturbits) innerhalb jeder Paritätsbit- Gruppe sind jeweils beliebig vertauschbar.
4. Einfügen von zusätzlichen Referenzsequenzen in den Bereich der systematischen Bits
Die vorangehenden Ausführungsbeispiele gingen von der Anforderung aus, dass der erste Teil der übertragenen Bits (=erste Sendebitblock 200), umfassend Referenzbits und Datenbits, trotz Erweiterung um zusätzlich übertragene Paritätsbits unverändert bleiben soll. Dies wurde dadurch gewährleistet, dass bei einem geeigneten Code die systematischen Bits den ursprünglichen Datenbits entsprechen.
Wenn die obige Anforderung dahingehend abgeschwächt wird, dass lediglich die Reihenfolge der systematischen Bits derjenigen der Datenbits (z.B. Datenbitfolge) entsprechen muss, so können nach dieser nunmehr schwächeren Bedingung eine oder mehrere zusätzliche Referenzsequenzen in den Bereich der systematischen Bits eingeschoben werden. Die Sequenz der systematischen Bits wird hierfür in zwei oder mehr Teilsequenzen aufgeteilt und zwischen diese jeweils entsprechend eine oder mehrere zusätzliche Referenzsequenzen eingefügt. Der Bereich der Paritätsbits ist von dieser Maßnahme unberührt und kann gemäß den zuvor beschriebenen Ideen vorteilhaft gestaltet werden. Durch den Einschub zusätzlicher Referenzsequenzen im Bereich der systematischen Bits kann die Kanalschätzung dort verbessert werden.
Fig. 23 zeigt eine schematische Ansicht einer Erzeugung einer zu übertragenden Sendebitfolge mit Fehlerkorrekturbits, die auf einer Vorwärts-Fehlerkorrektur (Codierung) basieren. In einem ersten Schritt 302 kann basierend auf der Datenbitfolge 202, eine Vorwärts- Fehlerkorrektur (Codierung) durchgeführt werden, um eine Folge 304 von systematischen Bits und eine der Folge 304 von systematischen Bits zugeordnete Folge 306 von Fehlerkorrekturbits (z.B. Paritätsbits) zu erhalten. Die Folge 304 von systematischen Bits ist hierbei identisch zu der Datenbitfolge 202. In einem zweiten Schritt 308 kann eine Verschachtelung der Folge 306 von Fehlerkorrekturbits durchgeführt werden, um eine Folge 310 von verschachtelten Fehlerkorrekturbits (z.B. Paritätsbits) zu erhalten. In einem dritten Schritt 312 kann eine Folge 321 von zusätzlichen Referenzbits zwischen die Folge 304 von systematischen Bits eingebracht werden, so dass die Folge 304 von systematischen Bits durch die Folge von zusätzlichen Referenzbits unterbrochen ist, so dass ein erster Teil 305_1 der Folge 304 von systematischen Bits vor der Folge 321 von zusätzlichen Referenzbits angeordnet ist und ein zweiter Teil 305_2 der Folge von systematischen Bits nach der Folge 321 von zusätzlichen Referenzbits angeordnet ist.
Der erste Sendebitblock 200 der zu übertragenden Sendebitfolge umfasst demnach die Folge 201 von Referenzbits, die Folge 321 von weiteren Referenzbits und die durch die Folge 321 von weiteren Referenzbits zweigeteilte Folge 304 von systematischen Bits. Der zweite Sendebitblock 300 der zu übertragenden Sendebitfolge umfasst die Folge 310 von verschachtelten Fehierkorrekturbits und optional ein oder mehrere Folgen von zusätzlichen Referenzbits.
Mit anderen Worten, Fig. 23 zeigt beispielhaft den Einschub einer zusätzlichen Referenzsequenz in den Bereich der systematischen Bits.
Bei Ausführungsbeispielen kann einer der in Fig. 1 gezeigten Datensender, z.B. der Datensender 100_1, konfiguriert sein, um basierend auf der Datenbitfolge 202 eine Vorwärts- Fehlerkorrektur-Codierung durchzuführen, um eine Folge 304 von systematischen Bits und der Folge 304 von systematischen Bits zugeordnete Fehlerkorrekturbits 310 zu erhalten, wobei die Datenbitfolge 202 und die Folge 304 von systematischen Bits identisch sind, wobei der Datensender konfiguriert ist, um ein Signal 120 auszusenden, wobei das Signal 120 einen ersten Sendebitblock 200 und einen zweiten Sendebitblock 300 aufweist, wobei der erste Sendebitblock 200 eine erste Folge 201 von Referenzbits, die Folge 304 von systematischen Bits und eine zweite Folge 321 von Referenzbits aufweist, wobei die Folge 304 von systematischen Bits durch die zweite Folge 321 von Referenzbits unterbrochen ist, so dass ein erster Teil 305_1 der Folge 304 von systematischen Bits vor der zweiten Folge von Referenzbits angeordnet ist und ein zweiter Teil 304_2 der Folge von systematischen Bits [z.B. zeitlich] nach der der zweiten Folge von Referenzbits angeordnet ist, wobei der zweite Sendebitblock 300 die Fehlerkorrekturbits 310 aufweist, wobei ein Block von systematischen Bits der Folge von systematischen Bits zusammen mit zumindest einem Block von zusammenhängenden Fehlerkorrekturbits der Folge von Fehlerkorrekturbits, der dem Block von systematischen Bits zugeordnet ist, unabhängig von anderen Fehlerkorrekturbits oder Blöcken von Fehlerkorrekturbits decodierbar ist.
Bei Ausführungsbeispielen können in den Bereich der systematischen Bits eine oder mehrere zusätzliche Referenzsequenzen (z.B. Folgen von zusätzlichen Referenzbits) eingefügt werden.
Bei Ausführungsbeispielen kann die Reihenfolge der systematischen Bits dabei (von den Einschüben abgesehen) erhalten bleiben.
Bei Ausführungsbeispielen können im Bereich der Paritätsbits (z.B. Fehlerkorrekturbits) unabhängig davon die in den anderen Abschnitten beschriebenen Ausführungsbeispiele angewandt werden.
5. Weitere Ausführungsbeispiele
Fig. 24 zeigt ein Flussdiagramm eines Verfahrens 600 zum Senden eines Signals. Das Verfahren 600 umfasst einen Schritt 602 des Erhaltens einer Datenbitfolge. Ferner umfasst das Verfahren 600 einen Schritt 604 des Durchführens, basierend auf der Datenbitfolge, einer Vorwärts-Fehlerkorrektur-Codierung, um eine Folge von systematischen Bits und der Folge von systematischen Bits zugeordnete Fehlerkorrekturbits [z.B. M Fehlerkorrekturbits] zu erhalten, wobei die Datenbitfolge und die Folge von systematischen Bits identisch sind. Ferner umfasst das Verfahren 600 einen Schritt 606 des Sendens eines Signals, wobei das Signal einen ersten Sendebitblock und einen zweiten Sendebitblock aufweist, wobei der erste Sendebitblock eine [z.B. einem Datenempfänger bekannte] Folge von Referenzbits und die Folge von systematischen Bits aufweist, und wobei der zweite Sendebitblock die Fehlerkorrekturbits aufweist, wobei ein Block von [z.B. zusammenhängenden] systematischen Bits der Folge von systematischen Bits zusammen mit zumindest einem Block von zusammenhängenden Fehlerkorrekturbits der Fehlerkorrekturbits, der dem Block von systematischen Bits zugeordnet ist, unabhängig von anderen Fehlerkorrekturbits oder Blöcken von Fehlerkorrekturbits decodierbar ist.
Fig. 25 zeigt ein Flussdiagramm eines Verfahrens 620 zum Senden eines Signals. Das Verfahren 620 umfasst einen Schritt 622 des Erhaltens einer Datenbitfolge. Ferner umfasst das Verfahren 620 einen Schritt 624 des Durchführens, basierend auf der Datenbitfolge, einer Vorwärts-Fehlerkorrektur-Codierung, um eine Folge von systematischen Bits und der Folge von systematischen Bits zugeordnete Fehlerkorrekturbits [z.B. M Fehlerkorrekturbits] zu erhalten, wobei die Datenbitfolge und die Folge von systematischen Bits identisch sind. Ferner umfasst das Verfahren 620 einen Schritt 626 des Sendens eines Signals, wobei das Signal einen ersten Sendebitblock und einen zweiten Sendebitblock aufweist, wobei der erste Sendebitblock eine [z.B. einem Datenempfänger bekannte] Folge von Referenzbits und die Folge von systematischen Bits aufweist, und wobei der zweite Sendebitblock die Fehlerkorrekturbits aufweist, wobei ein Block von [z.B. zusammenhängenden] systematischen Bits aus der Folge von systematischen Bits zusammen mit einer dem Block von systematischen Bits zugeordneten Gruppe von Fehlerkorrekturbits aus den Fehlerkorrekturbits decodierbar ist, unabhängig von anderen Fehlerkorrekturbits oder anderen Gruppen von Fehlerkorrekturbits.
Fig. 26 zeigt ein Flussdiagramm eines Verfahrens 640 zum Senden eines Signals. Das Verfahren 640 umfasst einen Schritt 642 des Erhaltens einer Datenbitfolge. Ferner umfasst das Verfahren 640 einen Schritt 644 des Durchführens, basierend auf der Datenbitfolge, einer Vorwärts-Fehlerkorrektur-Codierung, um eine Folge von systematischen Bits und der Folge von systematischen Bits zugeordnete Fehlerkorrekturbits [z.B. M Fehlerkorrekturbits] zu erhalten, wobei die Datenbitfolge und die Folge von systematischen Bits identisch sind. Ferner umfasst das Verfahren 640 einen Schritt 646 des Sendens eines Signals, wobei das Signal einen ersten Sendebitblock und einen zweiten Sendebitblock aufweist, wobei der erste Sendebitblock eine erste Folge von Referenzbits, die Folge von systematischen Bits und eine zweite Folge von Referenzbits aufweist, wobei die Folge von systematischen Bits durch die zweite Folge von Referenzbits unterbrochen ist, so dass ein erster Teil der Folge von systematischen Bits [z.B. zeitlich] vor der zweiten Folge von Referenzbits angeordnet ist und ein zweiter Teil der Folge von systematischen Bits [z.B. zeitlich] nach der der zweiten Folge von Referenzbits angeordnet ist, wobei der zweite Sendebitblock die Fehlerkorrekturbits aufweist, wobei ein Block von [z.B. zusammenhängenden] systematischen Bits aus der Folge von systematischen Bits zusammen mit einer dem Block von systematischen Bits zugeordneten Gruppe von Fehlerkorrekturbits aus den Fehlerkorrekturbits decodierbar ist, unabhängig von anderen Fehlerkorrekturbits oder anderen Gruppen von Fehlerkorrekturbits. Fig. 27 zeigt ein Flussdiagramm eines Verfahrens 700 zum Empfangen eines Signals. Das Verfahren 700 umfasst einen Schritt 702 des Empfangene eines Signals, das einen ersten Sendebitblock und einen zweiten Sendebitblock aufweist, wobei der erste Sendebitblock eine Folge von Referenzbits und eine Folge von systematischen Bits aufweist, wobei die Folge von systematischen Bits identisch zu einer mit dem Signal zu übertragenen Datenbitfolge ist, wobei der zweite Sendebitblock der Folge von systematischen Bits zugeordnete Fehlerkorrekturbits aufweist. Ferner umfasst das Verfahren 700 einen Schritt 704 des Durchführens einer Kanalschätzung basierend auf der empfangenen Folge von Referenzbits. Ferner umfasst das Verfahren 700 einen Schritt des Decodierens 706 einer Sequenz, die einen empfangenen Block von [z.B. zusammenhängenden] systematischen Bits der empfangenen Folge von systematischen Bits und zumindest einen empfangenen Block von zusammenhängenden Fehlerkorrekturbits der empfangenen Fehlerkorrekturbits, der dem empfangenen Block von systematischen Bits zugeordnet ist, umfasst, unabhängig von anderen empfangenen Fehlerkorrekturbits oder empfangenen Blöcken von Fehlerkorrekturbits, um einen Block der Datenbitfolge zu erhalten. Ferner umfasst das Verfahren 700 einen Schritt 708 des Durchführens, basierend auf dem Block der Datenbitfolge, einer Vorwärts-Fehler-Codierung, um einen reencodierten Block von systematischen Bits und zumindest einen dem reencodierten Block von systematischen Bits zugeordneten reencodierten Block von systematischen Bits und Fehlerkorrekturbits zu erhalten. Ferner umfasst das Verfahren 700 einen Schritt 710 des Nachführens der Kanalschätzung basierend auf dem reencodierten Block von systematischen Bits und dem zumindest einen reencodierten Block von Fehlerkorrekturbits.
Fig. 28 zeigt ein Flussdiagramm eines Verfahrens 720 zum Empfangen eines Signals. Das Verfahren 720 umfasst einen Schritt 722 des Empfangene eines Signals, das einen ersten Sendebitblock und einen zweiten Sendebitblock aufweist, wobei der erste Sendebitblock eine Folge von Referenzbits und eine Folge von systematischen Bits aufweist, wobei die Folge von systematischen Bits identisch zu einer mit dem Signal zu übertragenen Datenbitfolge ist, wobei der zweite Sendebitblock der Folge von systematischen Bits zugeordnete Fehlerkorrekturbits aufweist. Ferner umfasst das Verfahren 720 einen Schritt des Durchführens 724 einer Kanalschätzung basierend auf der empfangenen Folge von Referenzbits. Ferner umfasst das Verfahren 720 einen Schritt 726 des Decodierens einer Sequenz, die einen empfangenen Block von [z.B. zusammenhängenden] systematischen Bits der empfangenen Folge von systematischen Bits und zumindest eine Gruppe von Fehlerkorrekturbits der empfangenen Fehlerkorrekturbits, die dem empfangenen Block von systematischen Bits zugeordnet ist, umfasst, unabhängig von anderen empfangenen Fehlerkorrekturbits oder empfangenen Gruppen von Fehlerkorrekturbits, um einen Block der Datenbitfolge zu erhalten. Ferner umfasst das Verfahren 720 einen Schritt 728 des Durchführens, basierend auf dem Block der Datenbitfolge, einer Vorwärts-Fehler-Codierung, um einen reencodierten Block von systematischen Bits und eine dem reencodierten Block von systematischen Bits zugeordnete reencodierte Gruppe von systematischen Bits und Fehlerkorrekturbits zu erhalten. Ferner umfasst das Verfahren 720 einen Schritt 730 des Nachführens der Kanalschätzung basierend auf dem reencodierten Block von systematischen Bits und der reencodierten Gruppe von Fehlerkorrekturbits.
Fig. 29 zeigt ein Flussdiagramm eines Verfahrens 740 zum Empfangen eines Signals. Das Verfahren 740 umfasst einen Schritt 742 des Empfangene eines Signals, das einen ersten Sendebitblock und einen zweiten Sendebitblock aufweist, wobei der erste Sendebitblock eine erste Folge von Referenzbits, die Folge von systematischen Bits und eine zweite Folge von Referenzbits aufweist, wobei die Folge von systematischen Bits durch die zweite Folge von Referenzbits unterbrochen ist, so dass ein erster Teil der Folge von systematischen Bits [z.B. zeitlich] vor der zweiten Folge von Referenzbits angeordnet ist und ein zweiter Teil der Folge von systematischen Bits [z.B. zeitlich] nach der der zweiten Folge von Referenzbits angeordnet ist, wobei der zweite Sendebitblock die Fehlerkorrekturbits aufweist. Ferner umfasst das Verfahren 740 einen Schritt 744 des Durchführens einer Kanalschätzung basierend auf der empfangenen ersten Folge von Referenzbits und der empfangenen zweiten Folge von Referenzbits. Ferner umfasst das Verfahren 740 einen Schritt 746 des Decodierens einer Sequenz, die einen empfangenen Block von [z.B. zusammenhängenden] systematischen Bits der empfangenen Folge von systematischen Bits und zumindest eine Gruppe von Fehlerkorrekturbits der empfangenen Fehlerkorrekturbits, die dem empfangenen Block von systematischen Bits zugeordnet ist, umfasst, unabhängig von anderen empfangenen Fehlerkorrekturbits oder empfangenen Gruppen von Fehlerkorrekturbits, um einen Block der Datenbitfolge zu erhalten. Ferner umfasst das Verfahren 740 einen Schritt 748 des Durchführens, basierend auf dem Block der Datenbitfolge, einer Vorwärts-Fehler- Codierung, um einen reencodierten Block von systematischen Bits und eine dem reencodierten Block von systematischen Bits zugeordnete reencodierte Gruppe von systematischen Bits und Fehlerkorrekturbits zu erhalten. Ferner umfasst das Verfahren 740 einen Schritt 750 des Nachführens der Kanalschätzung basierend auf dem reencodierten Block von systematischen Bits und der reencodierten Gruppe von Fehlerkorrekturbits.
Ausführungsbeispiele der vorliegenden Erfindung finden Anwendung in einem System zur paketweisen Übertragung von Daten von einem Sender zu einem Empfänger. Die hierin beschriebenen Konzepte gelten für jede Übertragung, bei welcher ein potentiell zeitvarianter Übertragungskanal zwischen Sender und Empfänger vorliegt, eine Aktualisierung der Schätzung dieses Kanals innerhalb eines übertragenen Datenpakets erforderlich oder vorteilhaft ist, insbesondere bei kohärenter Demodulation, eine Codierung als Vorwärts-Fehlerkorrektur zum Einsatz kommt, welche u.a. sog. systematische Bits ausgibt (z.B. Turbo-Codes, LDPC-Codes), und/oder eine Rückwärtskompatibilität eines Teils der zu übertragenen Daten zu einer uncodierten Übertragung (ohne Vorwärts-Fehlerkorrektur) gefordert wird.
Ein typisches Anwendungsgebiet ist beispielsweise die Übertragung einer Nachricht in einem digitalen Funkkommunikationssystem, bei welchem der Übertragungskanal durch Bewegung des Senders und/oder Empfängers und/oder durch einen Frequenzversatz zwischen Sender und Empfänger zeitvariant sein kann und bei dem, z.B. durch Einsatz kohärenter Demodulation, eine fortlaufende Schätzung des Übertragungskanals erforderlich ist.
Ausführungsbeispiele modifizieren ein bestehendes Übertragungssystem, welches bislang ohne Codierung der Datenbits vergleichsweise ineffizient arbeitet, durch den Einsatz von z.B. Turbo- oder LDPC-Codes, so dass das Übertragungssystem in seiner Effizienz erheblich gesteigert werden kann. Dabei wird zusätzliche Redundanzinformation (Paritätsbits) übertragen, welche aus Gründen der Rückwärtskompatibilität z.B. im Anschluss an die vom ursprünglichen System erzeugte Bitsequenz gesendet wird. Somit können bereits in Umlauf befindliche „Altgeräte“ auch weiterhin die nach dem neuen Verfahren erzeugten Signale unverändert und unbeeinträchtigt empfangen, während im gleichen System neu in Umlauf gebrachte Geräte die Vorteile der hohen Übertragungseffizienz durch z.B. Turbo- oder LDPC- Codierung nutzen können. Im Mittelpunkt steht hierbei nicht die Codierung als solche, sondern die Einbringung von zusätzlichen Referenzsequenzen einerseits und andererseits die vorteilhafte Aufteilung der zu übertragenen Datenbitfolge sowie geeignete Anordnung der codierten Bits. Beide Maßnahmen dienen der Ermöglichung einer Aktualisierung der Kanalschätzung innerhalb eines Datenpakets, ohne die ein sinnvoller Einsatz der o.g. Codierungsverfahren nicht praktikabel ist.
Ausführungsbeispiele schaffen Datensender, Datenempfänger, ein Kommunikationssystem sowie entsprechende Verfahren, welche
1.) die Aktualisierung der Kanalschätzung (Kanalnachführung) innerhalb von
Datenpaketen und somit den Einsatz von z.B. Turbo- oder LDPC-Codes ermöglichen, wobei
2.) hinsichtlich eines ersten Teils der übertragenen Daten Rückwärtskompatibilität zu einer uncodierten Übertragung gewahrt bleibt. Ausführungsbeispiele behandeln Maßnahmen bei der Übertragung von Daten in einem digitalen Übertragungssystem, welche bei Vorliegen von Zeitvarianten Übertragungskanälen eine Kanalnachführung ermöglichen.
Obwohl manche Aspekte im Zusammenhang mit einer Vorrichtung beschrieben wurden, versteht es sich, dass diese Aspekte auch eine Beschreibung des entsprechenden Verfahrens darstellen, sodass ein Block oder ein Bauelement einer Vorrichtung auch als ein entsprechender Verfahrensschritt oder als ein Merkmal eines Verfahrensschrittes zu verstehen ist. Analog dazu stellen Aspekte, die im Zusammenhang mit einem oder als ein Verfahrensschritt beschrieben wurden, auch eine Beschreibung eines entsprechenden Blocks oder Details oder Merkmals einer entsprechenden Vorrichtung dar. Einige oder alle der Verfahrensschritte können durch einen Hardware-Apparat (oder unter Verwendung eines Hardware-Apparats), wie zum Beispiel einen Mikroprozessor, einen programmierbaren Computer oder eine elektronische Schaltung ausgeführt werden. Bei einigen Ausführungsbeispielen können einige oder mehrere der wichtigsten Verfahrensschritte durch einen solchen Apparat ausgeführt werden.
Je nach bestimmten Implementierungsanforderungen können Ausführungsbeispiele der Erfindung in Hardware oder in Software implementiert sein. Die Implementierung kann unter Verwendung eines digitalen Speichermediums, beispielsweise einer Floppy-Disk, einer DVD, einer Blu-ray Disc, einer CD, eines ROM, eines PROM, eines EPROM, eines EEPROM oder eines FLASH-Speichers, einer Festplatte oder eines anderen magnetischen oder optischen Speichers durchgeführt werden, auf dem elektronisch lesbare Steuersignale gespeichert sind, die mit einem programmierbaren Computersystem derart Zusammenwirken können oder Zusammenwirken, dass das jeweilige Verfahren durchgeführt wird. Deshalb kann das digitale Speichermedium computerlesbar sein.
Manche Ausführungsbeispiele gemäß der Erfindung umfassen also einen Datenträger, der elektronisch lesbare Steuersignale aufweist, die in der Lage sind, mit einem programmierbaren Computersystem derart zusammenzuwirken, dass eines der hierin beschriebenen Verfahren durchgeführt wird.
Allgemein können Ausführungsbeispiele der vorliegenden Erfindung als Computerprogrammprodukt mit einem Programmcode implementiert sein, wobei der Programmcode dahin gehend wirksam ist, eines der Verfahren durchzuführen, wenn das Computerprogrammprodukt auf einem Computer abläuft. Der Programmcode kann beispielsweise auch auf einem maschinenlesbaren Träger gespeichert sein.
Andere Ausführungsbeispiele umfassen das Computerprogramm zum Durchführen eines der hierin beschriebenen Verfahren, wobei das Computerprogramm auf einem maschinenlesbaren Träger gespeichert ist.
Mit anderen Worten ist ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens somit ein Computerprogramm, das einen Programmcode zum Durchführen eines der hierin beschriebenen Verfahren aufweist, wenn das Computerprogramm auf einem Computer abläuft.
Ein weiteres Ausführungsbeispiel der erfindungsgemäßen Verfahren ist somit ein Datenträger (oder ein digitales Speichermedium oder ein computerlesbares Medium), auf dem das Computerprogramm zum Durchführen eines der hierin beschriebenen Verfahren aufgezeichnet ist. Der Datenträger, das digitale Speichermedium oder das computerlesbare Medium sind typischerweise gegenständlich und/oder nichtvergänglich bzw. nichtvorübergehend.
Ein weiteres Ausführungsbeispiel des erfindungsgemäßen Verfahrens ist somit ein Datenstrom oder eine Sequenz von Signalen, der bzw. die das Computerprogramm zum Durchführen eines der hierin beschriebenen Verfahren darstellt bzw. darstellen. Der Datenstrom oder die Sequenz von Signalen kann bzw. können beispielsweise dahin gehend konfiguriert sein, über eine Datenkommunikationsverbindung, beispielsweise über das Internet, transferiert zu werden.
Ein weiteres Ausführungsbeispiel umfasst eine Verarbeitungseinrichtung, beispielsweise einen Computer oder ein programmierbares Logikbauelement, die dahin gehend konfiguriert oder angepasst ist, eines der hierin beschriebenen Verfahren durchzuführen.
Ein weiteres Ausführungsbeispiel umfasst einen Computer, auf dem das Computerprogramm zum Durchführen eines der hierin beschriebenen Verfahren installiert ist.
Ein weiteres Ausführungsbeispiel gemäß der Erfindung umfasst eine Vorrichtung oder ein System, die bzw. das ausgelegt ist, um ein Computerprogramm zur Durchführung zumindest eines der hierin beschriebenen Verfahren zu einem Empfänger zu übertragen. Die Übertragung kann beispielsweise elektronisch oder optisch erfolgen. Der Empfänger kann beispielsweise ein Computer, ein Mobilgerät, ein Speichergerät odereine ähnliche Vorrichtung sein. Die Vorrichtung oder das System kann beispielsweise einen Datei-Server zur Übertragung des Computerprogramms zu dem Empfänger umfassen.
Bei manchen Ausführungsbeispielen kann ein programmierbares Logikbauelement (beispielsweise ein feldprogrammierbares Gatterarray, ein FPGA) dazu verwendet werden, manche oder alle Funktionalitäten der hierin beschriebenen Verfahren durchzuführen. Bei manchen Ausführungsbeispielen kann ein feldprogrammierbares Gatterarray mit einem Mikroprozessor Zusammenwirken, um eines der hierin beschriebenen Verfahren durchzuführen. Allgemein werden die Verfahren bei einigen Ausführungsbeispielen seitens einer beliebigen Hardwarevorrichtung durchgeführt. Diese kann eine universell einsetzbare Hardware wie ein Computerprozessor (CPU) sein oder für das Verfahren spezifische Hardware, wie beispielsweise ein ASIC.
Die hierin beschriebenen Vorrichtungen können beispielsweise unter Verwendung eines Hardware-Apparats, oder unter Verwendung eines Computers, oder unter Verwendung einer Kombination eines Hardware-Apparats und eines Computers implementiert werden.
Die hierin beschriebenen Vorrichtungen, oder jedwede Komponenten der hierin beschriebenen Vorrichtungen können zumindest teilweise in Hardware und/oder in Software (Computerprogramm) implementiert sein.
Die hierin beschriebenen Verfahren können beispielsweise unter Verwendung eines Hardware-Apparats, oder unter Verwendung eines Computers, oder unter Verwendung einer Kombination eines Hardware-Apparats und eines Computers implementiert werden.
Die hierin beschriebenen Verfahren, oder jedwede Komponenten der hierin beschriebenen Verfahren können zumindest teilweise durch Hardware und/oder durch Software ausgeführt werden.
Die oben beschriebenen Ausführungsbeispiele stellen lediglich eine Veranschaulichung der Prinzipien der vorliegenden Erfindung dar. Es versteht sich, dass Modifikationen und Variationen der hierin beschriebenen Anordnungen und Einzelheiten anderen Fachleuten einleuchten werden. Deshalb ist beabsichtigt, dass die Erfindung lediglich durch den Schutzumfang der nachstehenden Patentansprüche und nicht durch die spezifischen Einzelheiten, die anhand der Beschreibung und der Erläuterung der Ausführungsbeispiele hierin präsentiert wurden, beschränkt sei.
Abkürzungsverzeichnis
CRC Cyclic Redundancy Check, dt. zyklische Redundanzprüfung FEC Forward Error Correction, dt. Vorwärts-Fehler-Korrektur LLR Log Likelihood Ratio
Literaturverzeichnis
[1] Wireless M-Bus, Europäische Norm EN 13757
[2] Berrou, C., Glavieux, A., Thitimajshima, P.: „Near Shannon limit error correcting coding and decoding“, Proc. IEEE Intern. Conf. on Communications, Geneva, Switzerland, May 1993, 1064 - 1070.
[3] Karl-Dirk Kammeyer, „Nachrichtenübertragung“, 3. Auflage, B.G. Teubner Verlag, Stuttgart 2004.
[4] DE 102018206132 A1
[5] EP 3 072 308 B1

Claims

Patentansprüche
1. Datensender (100_1 ) eines Kommunikationssystems, wobei der Datensender (100_1) konfiguriert ist, um eine Datenbitfolge (202) zu erhalten, wobei der Datensender (100_1) konfiguriert ist, um basierend auf der Datenbitfolge (202) eine Vorwärts-Fehlerkorrektur-Codierung durchzuführen, um eine Folge (304) von systematischen Bits und der Folge (304) von systematischen Bits zugeordnete Fehlerkorrekturbits (310) zu erhalten, wobei die Datenbitfolge (202) und die Folge (304) von systematischen Bits identisch sind, wobei der Datensender (100_1) konfiguriert ist, um ein Signal (120) auszusenden, wobei das Signal (120) einen ersten Sendebitblock (200) und einen zweiten Sendebitblock (300) aufweist, wobei der erste Sendebitblock (200) eine Folge (201) von Referenzbits und die Folge (304) von systematischen Bits aufweist, und wobei der zweite Sendebitblock (300) die Fehlerkorrekturbits (310) aufweist, wobei ein Block (304_1) von systematischen Bits der Folge (304) von systematischen Bits zusammen mit zumindest einem Block (310_1 ; 310_1-310_2) von zusammenhängenden Fehlerkorrekturbits der Fehlerkorrekturbits (310), der dem Block (304__1) von systematischen Bits zugeordnet ist, unabhängig von anderen Fehlerkorrekturbits oder Blöcken von Fehlerkorrekturbits decodierbar ist.
2. Datensender (100_1) nach dem vorangehenden Anspruch, wobei der Block (304_1) von systematischen Bits eine echte Teilmenge der systematischen Bits der Folge (304) von systematischen Bits umfasst, und/oder wobei der zumindest eine Block (310_1; 310_1-310_2) von zusammenhängenden Fehlerkorrekturbits jeweils eine echte Teilmenge der Fehlerkorrekturbits (310) umfasst.
3. Datensender (100_1) nach einem der vorangehenden Ansprüche, wobei der Datensender (100_1 ) konfiguriert ist, um die Folge (304) von systematischen Bits in der Reihenfolge unverändert und zusammenhängend in den ersten Sendebitblock (200) zu übernehmen.
4. Datensender (100_1) nach einem der vorangehenden Ansprüche, wobei dem Datensender (100_1) die Folge (201) von Referenzbits bekannt ist, wobei der Datensender (100_1) konfiguriert ist, um die Folge (201) von Referenzbits in der Reihenfolge unverändert und zusammenhängend in den ersten Sendebitblock (200) zu übernehmen.
5. Datensender (100_1) nach einem der vorangehenden Ansprüche, wobei der erste Sendebitblock (200) gemäß einem Kommunikationsprotokoll oder Kommunikationsstandard aufgebaut ist,
6. Datensender (100_1) nach Anspruch 5, wobei der erste Sendebitblock (200) von einem Datenempfänger, der gemäß dem Kommunikationsprotokoll oder Kommunikationsstandard arbeitet, unabhängig von dem zweiten Sendebitblock (300) empfangbar ist.
7. Datensender (100_1) nach Anspruch 5 oder 6, wobei der zweite Sendebitblock (300) über das Kommunikationsprotokoll oder den Kommunikationsstandard hinausgeht.
8. Datensender (100_1) nach einem der vorangehenden Ansprüche, wobei der zweite Sendebitblock (300) auf den ersten Sendebitblock (200) folgt.
9. Datensender (100_1) nach einem der vorangehenden Ansprüche, wobei der erste Sendebitblock (200) und der zweite Sendebitblock (300) unmittelbar benachbart zueinander angeordnet sind.
10. Datensender (100_1 ) nach einem der vorangehenden Ansprüche, wobei die Vorwärts-Fehlerkorrektur-Codierung eine Turbo-Codierung, eine LDPC- Codierung oder eine Faltungscodierung ist.
11. Datensender (100_1 ) nach einem der vorangehenden Ansprüche, wobei der zweite Sendebitblock (300) zumindest eine Folge (320; 320_1-320_2) von zusätzlichen Referenzbits aufweist.
12. Datensender (100_1) nach Anspruch 11, wobei eine Folge (320; 320_1) von zusätzlichen Referenzbits der zumindest einen Folge (320; 320_1-320_2)von zusätzlichen Referenzbits in dem zweiten Sendebitblock (300) derart angeordnet ist, so dass die Folge (320; 320_1)von zusätzlichen Referenzbits benachbart zu dem ersten Sendebitblock (200) angeordnet ist.
13. Datensender (100__1 ) nach einem der vorangehenden Ansprüche, wobei der Datensender (100_1) konfiguriert ist, um eine erste Vorwärts- Fehlerkorrektur-Codierung für einen ersten Block (202_1) der Datenbitfolge (202) durchzuführen, um einen ersten Block (304_1) von systematischen Bits und zumindest einen Block (310_1 ; 310_1-310_2) von zusammenhängenden Fehlerkorrekturbits, der dem ersten Block (304_1) von systematischen Bits zugeordnet ist, zu erhalten, wobei der Datensender (100_1) konfiguriert ist, um eine zweite Vorwärts- Fehlerkorrektur-Codierung für einen zweiten Block (202_2) der Datenbitfolge (202) durchzuführen, um einen zweiten Block (304_2) von systematischen Bits und zumindest einen Block (310_2; 310_3-310_4) von zusammenhängenden
Fehlerkorrekturbits, der dem zweiten Block (304_2) von systematischen Bits zugeordnet ist, zu erhalten, wobei die erste Vorwärts-Fehlerkorrektur-Codierung und die zweite Vorwärts- Fehlerkorrektur-Codierung unabhängig voneinander durchgeführt werden.
14. Datensender (100_1) nach Anspruch 13 wobei der Datensender (100_1) konfiguriert ist, um die jeweiligen Blöcke (310_1 - 310_2; 310_1-310_4) von zusammenhängenden Fehlerkorrekturbits jeweils in der Reihenfolge unverändert und zusammenhängend in den zweiten Sendebitblock (300) zu übernehmen.
15. Datensender (100_1) nach einem der Ansprüche 13 bis 14, wobei die jeweiligen Blöcke (310_1 -310_2; 310_1-310_4) von zusammenhängenden Fehlerkorrekturbits nicht verschachtelt sind, oder wobei die jeweiligen Blöcke (310_1 -310_2 ; 310_1 -310_4) von zusammenhängenden Fehlerkorrekturbits jeweils nur in sich verschachtelt sind.
16. Datensender (100_1 ) nach einem der Ansprüche 13 bis 15, wobei der zweite Sendebitblock (300) eine Folge (320) von zusätzlichen Referenzbits aufweist, wobei die Folge (320) von zusätzlichen Referenzbits unmittelbar benachbart zu einem Block (304_1) von zusammenhängenden Fehlerkorrekturbits angeordnet ist, der einem Block (202_1) der Datenbitfolge (202) zugeordnet ist, der an einem Anfang der Datenbitfolge (202) angeordnet ist.
17. Datensender (100_1) nach einem der Ansprüche 13 bis 16, wobei der Datensender (100__1) konfiguriert ist, um eine dritte Vorwärts- Fehlerkorrektur-Codierung für einen dritten Block (202_3) der Datenbitfolge (202) durchzuführen, um einen dritten Block (304 3) von systematischen Bits und zumindest einen Block (310_3; 310_5-310_6) von zusammenhängenden Fehlerkorrekturbits, der dem dritten Block (310J3) von systematischen Bits zugeordnet ist, zu erhalten, wobei die erste Vorwärts-Fehlerkorrektur-Codierung, die zweite Vorwärts- Fehlerkorrektur-Codierung und die dritte Vorwärts-Fehlerkorrektur-Codierung unabhängig voneinander durchgeführt werden, wobei Blöcke von zusammenhängenden Fehlerkorrekturbits, die unmittelbar benachbarten Blöcken der Datenbitfolge (202) zugeordnet sind, unmittelbar benachbart oder nur mit einem Block von Referenzbits dazwischen in dem zweiten Sendebitblock angeordnet sind.
18. Datensender (100_1 ) nach einem der Ansprüche 13 bis 17, wobei der zumindest eine Block von zusammenhängenden Fehlerkorrekturbits, der dem ersten Block (304_1) von systematischen Bits zugeordnet ist, ein erster Block (310_1) von zusammenhängenden Fehlerkorrekturbits ist, wobei der zumindest eine Block von zusammenhängenden Fehlerkorrekturbits, der dem zweiten Block (304_2) von systematischen Bits zugeordnet ist, ein zweiter Block (310_2) von zusammenhängenden Fehlerkorrekturbits ist.
19. Datensender (1Q0_1) nach einem der Ansprüche 13 bis 17, wobei der zumindest eine Block von zusammenhängenden Fehlerkorrekturbits, der dem ersten Block (304_1) von systematischen Bits zugeordnet ist, einen ersten Block (310_1 ) von zusammenhängenden Fehlerkorrekturbits und einen zweiten Block (310_2) von zusammenhängenden Fehlerkorrekturbits umfasst, wobei der zumindest eine Block von zusammenhängenden Fehlerkorrekturbits, der dem zweiten Block (304_2) von systematischen Bits zugeordnet ist, einen dritten Block (310_3) von zusammenhängenden Fehlerkorrekturbits und einen vierten Block (310_4) von zusammenhängenden Fehlerkorrekturbits umfasst.
20. Datensender (100_1) nach Anspruch 19, wobei in dem zweiten Sendebitblock (300) Blöcke von zusammenhängenden Fehlerkorrekturbits, die unmittelbar benachbarten Blöcken von systematischen Bits zugeordnet sind, unmittelbar benachbart oder nur mit einem Block von Referenzbits dazwischen in dem zweiten Sendebitblock (300) angeordnet sind.
21. Datensender (100_1 ) nach Anspruch 19 wobei in dem zweiten Sendebitblock (300) zwischen Blöcken von zusammenhängenden Fehlerkorrekturbits, die dem gleichen Block der Datenbitfolge (202) zugeordnet sind, ein Block von Referenzbits angeordnet ist.
22. Datensender (100_1) nach Anspruch 19, wobei in dem zweiten Sendebitblock (300) die einem jeweiligen Block der Datenbitfolge (202) zugeordneten Blöcke von zusammenhängenden Fehlerkorrekturbits derart angeordnet sind, dass jeder dieser Blöcke von zusammenhängenden Fehlerkorrekturbits unmittelbar benachbart zu einer Folge von zusätzlichen Referenzbits oder einem anderen Block von zusammenhängenden Fehlerkorrekturbits, der einem dem jeweiligen Block der Datenbitfolge (202) vorangehenden Block der Datenbitfolge (202) zugeordnet ist, angeordnet ist.
23. Datensender (100_1) nach Anspruch 19, wobei der erste Block (310_1) von zusammenhängenden Fehlerkorrekturbits in dem zweiten Sendebitblock (300) unmittelbar benachbart zu einer ersten Folge (320_1 ) von zusätzlichen Referenzbits angeordnet ist, und wobei der dritte Block (310_3) von zusammenhängenden Fehlerkorrekturbits unmittelbar benachbart zu dem ersten Block (310_1 ) von zusammenhängenden Fehlerkorrekturbits angeordnet ist, wobei der zweite Block (310_2) von zusammenhängenden Fehlerkorrekturbits in dem zweiten Sendebitblock (300) unmittelbar benachbart zu einer zweiten Folge (320_2)von zusätzlichen Referenzbits angeordnet ist, und wobei der vierte Block (310_4) von zusammenhängenden Fehlerkorrekturbits unmittelbar benachbart zu dem zweiten Block (310_2) von zusammenhängenden Fehlerkorrekturbits angeordnet ist.
24. Datensender (100_1 ) nach Anspruch 19, wobei in dem zweiten Sendebitblock (300) eine Folge (320) von zusätzlichen Referenzbits zwischen dem ersten Block (310_1) von zusammenhängenden Fehlerkorrekturbits und dem zweiten Block (310_2) von zusammenhängenden Fehlerkorrekturbits angeordnet ist, wobei der dritte Block (310_3) von zusammenhängenden Fehlerkorrekturbits unmittelbar benachbart zu dem ersten Block (310_1) von zusammenhängenden Fehlerkorrekturbits angeordnet ist, wobei der vierte Block (310_4) von zusammenhängenden Fehlerkorrekturbits unmittelbar benachbart zu dem zweiten Block (310_2) von zusammenhängenden Fehlerkorrekturbits angeordnet ist.
25. Datensender (100__1 ) nach Anspruch 19, wobei in dem zweiten Sendebitblock (300) eine erste Folge (320_1) von zusätzlichen Referenzbits zwischen dem ersten Block (310_1 ) von zusammenhängenden
Fehlerkorrekturbits und dem zweiten Block (310_2) von zusammenhängenden
Fehlerkorrekturbits angeordnet ist, wobei in dem zweiten Sendebitblock (300) eine zweite Folge (320_2) von zusätzlichen Referenzbits zwischen dem dritten Block (310_3) von zusammenhängenden
Fehlerkorrekturbits und dem vierten Block (310_4) von zusammenhängenden
Fehlerkorrekturbits angeordnet ist.
26. Datensender (100_1) nach Anspruch 19, wobei in dem zweiten Sendebitblock (300) der erste Block (310_1) von zusammenhängenden Fehlerkorrekturbits und der zweite Block (310_2) von zusammenhängenden Fehlerkorrekturbits unmittelbar benachbart zu voneinander beabstandeten Folgen (320_1 , 320_2) von zusätzlichen Referenzbits angeordnet sind, wobei in dem zweiten Sendebitblock (300) der dritte Block (310_3) von zusammenhängenden Fehlerkorrekturbits und der vierte Block (310_4) von zusammenhängenden Fehlerkorrekturbits unmittelbar benachbart zu voneinander beabstandeten Folgen (320_2, 320_3) von zusätzlichen Referenzbits angeordnet sind.
27. Datensender (100_1) eines Kommunikationssystems, wobei der Datensender (100__1) konfiguriert ist, um eine Datenbitfolge (202) zu erhalten, wobei der Datensender (100__1 ) konfiguriert ist, um die Datenbitfolge (202) in zumindest zwei Blöcke (202_1 , 202_2) aufzuteilen, wobei der Datensender (100_1) konfiguriert ist, um basierend auf einem jeweiligen Block (202_1, 202_2) der Datenbitfolge (202) eine unabhängige Vorwärts- Fehlerkorrektur-Codierung durchzuführen, um jeweils einen Block (304_1 , 304_2) von systematischen Bits und jeweils zumindest einen Block (310_1 , 310_2; 310_1-310_2, 310_3-310_4) von zusammenhängenden Fehlerkorrekturbits, der dem jeweiligen Block (304_1 , 304_2) von systematischen Bits zugeordnet ist, zu erhalten, wobei der jeweilige Block (304_1, 304_2) von systematischen Bits identisch mit dem jeweiligen Block (202_1 , 202_2) der Datenbitfolge (202) ist, wobei der Datensender (100_1) konfiguriert ist, um ein Signal (120) auszusenden, wobei das Signal einen ersten Sendebitblock und einen zweiten Sendebitblock aufweist, wobei der erste Sendebitblock eine Folge von Referenzbits und die Datenbitfolge (202) oder eine verkettete Version der jeweiligen Blöcke von systematischen Bits aufweist, wobei die verkettete Version der jeweiligen Blöcke von systematischen Bits und die Datenbitfolge (202) identisch sind, wobei der zweite Sendebitblock die jeweiligen Blöcke von Fehlerkorrekturbits aufweist.
28. Datensender (100_1) eines Kommunikationssystems, wobei der Datensender (100_ ) konfiguriert ist, um eine Datenbitfolge (202) zu erhalten, wobei der Datensender (100_1) konfiguriert ist, um basierend auf der Datenbitfolge (202) eine Vorwärts-Fehlerkorrektur-Codierung durchzuführen, um eine Folge (304) von systematischen Bits und der Folge (304) von systematischen Bits zugeordnete Fehlerkorrekturbits (310) zu erhalten, wobei die Datenbitfolge (202) und die Folge (304) von systematischen Bits identisch sind, wobei der Datensender (100_1) konfiguriert ist, um ein Signal (120) auszusenden, wobei das Signal (120) einen ersten Sendebitblock (200) und einen zweiten Sendebitblock (300) aufweist, wobei der erste Sendebitblock (200) eine Folge (201) von Referenzbits und die Folge (304) von systematischen Bits aufweist, und wobei der zweite Sendebitblock (300) die Fehlerkorrekturbits (310) aufweist, wobei ein Block (304_1) von systematischen Bits aus der Folge (304) von systematischen Bits zusammen mit einer dem Block (304_1) von systematischen Bits zugeordneten Gruppe (310_1 ) von Fehlerkorrekturbits aus den Fehlerkorrekturbits (310) unabhängig von anderen Fehlerkorrekturbits oder einer anderen Gruppe von Fehlerkorrekturbits decodierbar ist.
29. Datensender (100_1) nach Anspruch 28, wobei der Block (304_1) von systematischen Bits eine echte Teilmenge der systematischen Bits der Folge (304) von systematischen Bits umfasst, und/oder wobei die zumindest eine Gruppe (310_1 ) von Fehlerkorrekturbits jeweils eine echte Teilmenge der Fehlerkorrekturbits (310) umfasst.
30. Datensender (100_1) nach einem der Ansprüche 28 bis 29, wobei der Datensender (100_1) konfiguriert ist, um die Vorwärts-Fehlerkorrektur- Codierung schrittweise durchzuführen, so dass in jedem Schritt der Vorwärts- Fehlerkorrektur-Codierung eine jeweilige Gruppe (310_1 , 310_2) von Fehlerkorrekturbits der Fehlerkorrekturbits (310) entsteht.
31. Datensender (100_1) nach Anspruch 30, wobei ein Block (304_1) von systematischen Bits der Folge (304) von systematischen Bits zusammen mit einer ersten Gruppe (310_1 ) von Fehlerkorrekturbits, die bei einem ersten Schritt der Vorwärts-Fehlerkorrektur-Codierung entsteht, decodierbar ist, unabhängig von einer anderen Gruppe von Fehlerkorrekturbits, die in einem der nachfolgenden Schritte der Vorwärts-Fehlerkorrektur-Codierung entsteht.
32. Datensender (100__1) nach einem der Ansprüche 30 bis 31 , wobei auf die erste Gruppe (310_1 ) von Fehlerkorrekturbits folgende Gruppen (310_2) von Fehlerkorrekturbits, die bei auf den ersten Schritt der Vorwärts-Fehlerkorrektur- Codierung folgenden Schritten der Vorwärts-Fehlerkorrektur-Codierung entstehen, nur zusammen mit Gruppen (31 CM) von Fehlerkorrekturbits, die bei vorangehenden Schritten der Vorwärts-Fehlerkorrektur-Codierung entstanden, und zusammen mit den jeweiligen Gruppen (310_1) von Fehlerkorrekturbits zugeordneten Blöcken (304_1) von systematischen Bits decodierbar sind, unabhängig von einer anderen Gruppe von Fehlerkorrekturbits, die in einem der nachfolgenden Schritte der Vorwärts- Fehlerkorrektur-Codierung entstehen.
33. Datensender (100_1 ) nach einem der Ansprüche 28 bis 32, wobei die Vorwärts-Fehlerkorrektur-Codierung eine Faltungscodierung oder LDPC- Codierung ist.
34. Datensender (10CM) nach einem der Ansprüche 28 bis 33, wobei in dem zweiten Sendebitblock (300) eine jeweilige Gruppe (310_1 , 310_2) von Fehlerkorrekturbits benachbart zu einer Folge (320) von zusätzlichen Referenzbits oder benachbart zu einer Gruppe von Fehlerkorrekturbits angeordnet ist, die in einem zu dem Schritt, in dem die jeweilige Gruppe von Fehlerkorrekturbits entstand, unmittelbar vorangehenden Schritt der Vorwärts-Fehlerkorrektur-Codierung entstand.
35. Datensender (100_1) nach einem der Ansprüche 28 bis 33, wobei in dem zweiten Sendebitblock (300) Fehlerkorrekturbits einer jeweiligen Gruppe (310_1 , 310_2) von Fehlerkorrekturbits so angeordnet sind, dass jedes dieser Fehlerkorrekturbits unmittelbar benachbart zu Referenzbits oder unmittelbar benachbart zu einem anderen Fehlerkorrekturbit derselben Gruppe von Fehlerkorrekturbits oder unmittelbar benachbart zu einem Fehlerkorrekturbit einer anderen Gruppe von Fehlerkorrekturbits angeordnet ist, die in einem zu dem Schritt, in dem die jeweilige Gruppe von Fehlerkorrekturbits entstand, unmittelbar vorangehenden Schritt der Vorwärts-Fehlerkorrektur-Codierung entstand.
36. Datensender (100_1) eines Kommunikationssystems, wobei der Datensender (100_1) konfiguriert ist, um eine Datenbitfoige (202) zu erhalten, wobei der Datensender (100_1) konfiguriert ist, um basierend auf der Datenbitfolge (202) eine Vorwärts-Fehlerkorrektur-Codierung durchzuführen, um eine Folge (304) von systematischen Bits und der Folge (304) von systematischen Bits zugeordnete Fehlerkorrekturbits (310) zu erhalten, wobei die Datenbitfolge (202) und die Folge (304) von systematischen Bits identisch sind, wobei der Datensender (100_1) konfiguriert ist, um ein Signal (120) auszusenden, wobei das Signal (120) einen ersten Sendebitblock (200) und einen zweiten Sendebitblock (300) aufweist, wobei der erste Sendebitblock (200) eine erste Folge (201) von Referenzbits, die Folge (304) von systematischen Bits und eine zweite Folge (321) von Referenzbits aufweist, wobei die Folge (304) von systematischen Bits durch die zweite Folge (321) von Referenzbits unterbrochen ist, so dass ein erster Teil (305_1) der Folge (304) von systematischen Bits vor der zweiten Folge (321) von Referenzbits angeordnet ist und ein zweiter Teil (305_2) der Folge (304) von systematischen Bits nach der der zweiten Folge (321) von Referenzbits angeordnet ist, wobei der zweite Sendebitblock (300) die Fehlerkorrekturbits (310) aufweist, wobei ein Block (304_1) von systematischen Bits der Folge (304) von systematischen Bits zusammen mit zumindest einem Block (310_1 ; 310_1 -310__2) von zusammenhängenden Fehlerkorrekturbits der Fehlerkorrekturbits (310), der dem Block (304_1) von systematischen Bits zugeordnet ist, unabhängig von anderen Fehlerkorrekturbits oder Blöcken von Fehlerkorrekturbits decodierbar ist.
37. Datensender (100_1) nach dem vorangehenden Anspruch, wobei der Datensender (100_1) konfiguriert ist, um die jeweiligen Teile (305_1,305_2) der Folge (304) von systematischen Bits jeweils in der Reihenfolge unverändert und zusammenhängend in den ersten Sendebitblock (200) zu übernehmen.
38. Datenempfänger (110) eines Kommunikationssystems, wobei der Datenempfänger (110) konfiguriert ist, um ein Signal (120) zu empfangen, das einen ersten Sendebitblock (200) und einen zweiten Sendebitblock (300) aufweist, wobei der erste Sendebitblock (200) eine Folge (201) von Referenzbits und eine Folge (304) von systematischen Bits aufweist, wobei die Folge (304) von systematischen Bits identisch zu einer mit dem Signal zu übertragenen Datenbitfolge (202) ist, wobei der zweite Sendebitblock(300) der Folge (304) von systematischen Bits zugeordnete Fehlerkorrekturbits (310) aufweist, wobei der Datenempfänger (110) konfiguriert ist, um basierend auf der empfangenen Folge von Referenzbits eine Kanalschätzung durchzuführen, wobei der Datenempfänger (110) konfiguriert ist, um eine Sequenz, die einen empfangenen Block von systematischen Bits der empfangenen Folge von systematischen Bits und zumindest einen empfangenen Block von zusammenhängenden Fehlerkorrekturbits der empfangenen Fehlerkorrekturbits, die dem empfangenen Block von systematischen Bits zugeordnet sind, umfasst, unabhängig von anderen empfangenen Fehlerkorrekturbits oder empfangenen Blöcken von Fehlerkorrekturbits zu decodieren, um einen Block der Datenbitfolge zu erhalten, wobei der Datenempfänger (110) konfiguriert ist, um für den Block der Datenbitfolge (202) eine Vorwärts-Fehler-Codierung durchzuführen, um einen reencodierten Block von systematischen Bits und zumindest einen dem reencodierten Block von systematischen Bits zugeordneten reencodierten Block von Fehlerkorrekturbits zu erhalten, wobei der Datenempfänger (110) konfiguriert ist, um die Kanalschätzung basierend auf dem reencodierten Block von systematischen Bits und dem zumindest einen reencodierten Block von Fehlerkorrekturbits nachzuführen.
39. Datenempfänger (110) eines Kommunikationssystems, wobei der Datenempfänger (110) konfiguriert ist, um, in einem ersten Modus, ein erstes Signal zu empfangen, das einen ersten Sendebitblock aufweist, wobei der erste Sendebitblock eine Folge von Referenzbits und eine Datenbitfolge aufweist, wobei der Datenempfänger (110) konfiguriert ist, um, in einem zweiten Modus, ein zweites Signal (120) zu empfangen, das einen ersten Sendebitblock (200) und einen zweiten Sendebitblock (300) aufweist, wobei der erste Sendebitblock (200) eine Folge von Referenzbits und eine Folge (304) von systematischen Bits aufweist, wobei die Folge (304) von systematischen Bits identisch zu einer mit dem zweiten Signal (120) zu übertragenen Datenbitfolge (202) ist, wobei der zweite Sendebitblock (300) der Folge (304) von systematischen Bits zugeordnete Fehlerkorrekturbits (310) aufweist, wobei der Datenempfänger (110) konfiguriert ist, um basierend auf der empfangenen Folge von Referenzbits eine Kanalschätzung durchzuführen, wobei der Datenempfänger (110) konfiguriert ist, um eine Sequenz, die einen empfangenen Block von systematischen Bits der empfangenen Folge von systematischen Bits und zumindest einen empfangenen Block von zusammenhängenden Fehlerkorrekturbits der empfangenen Fehlerkorrekturbits, die dem empfangenen Block von systematischen Bits zugeordnet sind, umfasst, unabhängig von anderen empfangenen Fehlerkorrekturbits oder empfangenen Blöcken von Fehlerkorrekturbits zu decodieren, um einen Block der Datenbitfolge zu erhalten, wobei der Datenempfänger (110) konfiguriert ist, um für den Block der Datenbitfolge eine Vorwärts-Fehler-Codierung durchzuführen, um einen reencodierten Block von systematischen Bits und zumindest einen dem reencodierten Block von systematischen Bits zugeordneten reencodierten Block von Fehlerkorrekturbits zu erhalten, wobei der Datenempfänger (110) konfiguriert ist, um eine Kanalschätzung basierend auf dem reencodierten Block von systematischen Bits und dem zumindest einen reencodierten Block von Fehlerkorrekturbits nachzuführen.
40. Datenempfänger (110) nach einem der Ansprüche 38 bis 39, wobei der empfangene Block von systematischen Bits eine echte Teilmenge der systematischen Bits der empfangenen Folge von systematischen Bits umfasst, und/oder wobei der zumindest eine empfangene Block von zusammenhängenden Fehlerkorrekturbits jeweils eine echte Teilmenge der empfangenen Fehlerkorrekturbits umfasst.
41. Datenempfänger (110) nach einem der Ansprüche 38 bis 40, wobei der erste Sendebitblock gemäß einem Kommunikationsprotokoli oder Kommunikationsstandard aufgebaut ist.
42. Datenempfänger (110) nach Anspruch 41, wobei der zweite Sendebitblock über das Kommunikationsprotokoll oder den Kommunikationsstandard hinausgeht.
43. Datenempfänger (110) nach einem der Ansprüche 38 bis 42, wobei der zweite Sendebitblock auf den ersten Sendebitblock folgt.
44. Datenempfänger (110) nach einem der Ansprüche 38 bis 43, wobei der erste Sendebitblock und der zweite Sendebitblock unmittelbar benachbart zueinander angeordnet sind.
45. Datenempfänger (110) nach einem der Ansprüche 38 bis 44, wobei die Vorwärts-Fehlerkorrektur-Codierung eine Turbo-Codierung, eine LDPC- Codierung oder eine Faltungscodierung ist.
46. Datenempfänger (110) nach einem der Ansprüche 38 bis 45, wobei die Folge von systematischen Bits einen ersten Block von systematischen Bits und einen zweiten Block von systematischen Bits umfasst, wobei die Fehlerkorrekturbits zumindest einen dem ersten Block von systematischen Bits zugeordneten Block von zusammenhängenden Fehlerkorrekturbits und zumindest einen dem zweiten Block von systematischen Bits zugeordneten Block von zusammenhängenden Fehlerkorrekturbits umfasst.
47. Datenempfänger (110) nach Anspruch 46, wobei der zweite Sendebitblock zumindest eine Folge von zusätzlichen Referenzbits umfasst, wobei der Datenempfänger (110) konfiguriert ist, um die Kanaischätzung basierend auf der Folge von zusätzlichen Referenzbits nachzuführen oder neu zu starten, wobei der Datenempfänger (110) konfiguriert ist, um die Kanalschätzung basierend auf zumindest einem der Blöcke von Fehlerkorrekturbits, der unmittelbar benachbart zu der Folge von zusätzlichen Referenzbits angeordnet ist, nachzuführen, durch
Decodieren einer Sequenz, die den zumindest einen der Blöcke von Fehlerkorrekturbits, der unmittelbar benachbart zu dem Block von Referenzbits angeordnet ist, und einen der Blöcke der Folge von systematischen Bits, der dem zumindest einen der Blöcke von Fehlerkorrekturbits, der unmittelbar benachbart zu dem Block von Referenzbits angeordnet ist, zugeordnet ist, umfasst, um einen jeweiligen Block der Datenbitfolge zu erhalten,
Durchführen einer Vorwärts-Fehler-Codierung des jeweiligen Blocks der Datenbitfolge, um einen reencodierten Block von systematischen Bits und zumindest einen dem reencodierten Block von systematischen Bits zugeordneten reencodierten Block von Fehlerkorrekturbits zu erhalten,
Verwenden des reencodierten Blocks von systematischen Bits und des zumindest einen reencodierten Blocks von Fehlerkorrekturbits als Referenzbits für die Kanalschätzung.
48. Datenempfänger (110) eines Kommunikationssystems, wobei der Datenempfänger (110) konfiguriert ist, um ein Signal (120) zu empfangen, das einen ersten Sendebitblock (200) und einen zweiten Sendebitblock (300) aufweist, wobei der erste Sendebitblock (200) eine Folge (201) von Referenzbits und eine Folge (304) von systematischen Bits aufweist, wobei die Folge (304) von systematischen Bits identisch zu einer mit dem Signal (120) zu übertragenen Datenbitfolge (202) ist, wobei der zweite Sendebitblock (300)der Folge (304) von systematischen Bits zugeordnete Fehlerkorrekturbits (310) aufweist, wobei der Datenempfänger (110) konfiguriert ist, um basierend auf der empfangenen Folge von Referenzbits eine Kanalschätzung durchzuführen, wobei der Datenempfänger (110) konfiguriert ist, um eine Sequenz, die einen empfangenen Block von systematischen Bits der empfangenen Folge von systematischen Bits und zumindest eine Gruppe von Fehlerkorrekturbits der empfangenen Fehlerkorrekturbits, die dem empfangenen Block von systematischen Bits zugeordnet ist, umfasst, unabhängig von anderen empfangenen Fehlerkorrekturbits oder empfangenen Gruppen von Fehlerkorrekturbits zu decodieren, um einen Block der Datenbitfolge zu erhalten, wobei der Datenempfänger (110) konfiguriert ist, um für den Block der Datenbitfolge eine Vorwärts-Fehler-Codierung durchzuführen, um einen reencodierten Block von systematischen Bits und eine dem reencodierten Block von systematischen Bits zugeordnete reencodierte Gruppe von Fehlerkorrekturbits zu erhalten, wobei der Datenempfänger (110) konfiguriert ist, um die Kanalschätzung basierend auf der reencodierten Gruppe von systematischen Bits und der reencodierten Gruppe von Fehlerkorrekturbits nachzuführen.
49. Kommunikationssystem, mit folgenden Merkmalen: einem Datensender (100_1), nach einem der Ansprüche 1 bis 38, und einem Datenempfänger (110) nach einem der Ansprüche 39 bis 48.
50. Kommunikationssystem, mit folgenden Merkmalen: einem ersten Datensender, der konfiguriert ist, um eine Datenbitfolge zu erhalten, und um ein erstes Signal auszusenden, das nur einen ersten Sendebitblock aufweist, wobei der erste Sendebitblock eine Folge von Referenzbits und die von dem ersten Datensender erhaltene Datenbitfolge aufweist, einem zweiten Datensender (100_1) nach einem der Ansprüche 1 bis 37, der konfiguriert ist, um ein zweites Signal auszusenden, und einem Datenempfänger (110) nach einem der Ansprüche 39 bis 48.
51 . Kommunikationssystem nach Anspruch 50, wobei der erste Datensender keinen zweiten Sendebitblock mit Fehlerkorrekturbits für die erhaltene Datenbitfolge aussendet.
52. Kommunikationssystem nach Anspruch 50 oder 51 , wobei der jeweilige erste Sendebitblock gemäß einem Kommunikationsprotokoll oder Kommunikationsstandard aufgebaut ist, wobei der zweite Sendebitblock über das Kommunikationsprotokoll oder den Kommunikationsstandard hinausgeht.
53. Kommunikationssystem, mit folgenden Merkmalen: einem ersten Datensender, der konfiguriert ist, um eine Datenbitfolge zu erhalten, und um ein erstes Signal auszusenden, das nur einen ersten Sendebitblock aufweist, wobei der erste Sendebitblock Referenzdaten und die von dem ersten Datensender erhaltene Datenbitfolge aufweist, einem zweiten Datensender (100_1) nach einem der Ansprüche 1 bis 38, der konfiguriert ist, um ein zweites Signal auszusenden, und einem Datenempfänger, der konfiguriert ist, um das erste Signal und das zweite Signal zu empfangen, wobei der Datenempfänger konfiguriert ist, um nur den jeweiligen ersten Sendebitblock zu verarbeiten, um die jeweilige Datenbitfolge zu erhalten.
54. Kommunikationssystem nach Anspruch 53, wobei der zweite Sendebitblock von dem Datenempfänger nicht berücksichtigt wird.
55. Kommunikationssystem nach Anspruch 53 oder 54, wobei der Datenempfänger gemäß einem Kommunikationsprotokoll oder Kommunikationsstandard arbeitet, wobei der jeweilige erste Sendebitblock gemäß dem Kommunikationsprotokoll oder Kommunikationsstandard aufgebaut ist, wobei der zweite Sendebitblock über das Kommunikationsprotokoll oder den Kommunikationsstandard hinausgeht.
56. Kommunikationssystem nach einem der Ansprüche 53 bis 55, wobei der Datenempfänger ein erster Datenempfänger ist, wobei das Kommunikationssystem einen zweiten Datenempfänger (110) nach einem der Ansprüche 39 bis 48 aufweist.
57. Verfahren (600) zum Senden eines Signals, wobei das Verfahren aufweist:
Erhalten (602) einer Datenbitfolge,
Durchführen (604), basierend auf der Datenbitfolge, einer Vorwärts-Fehlerkorrektur- Codierung, um eine Folge von systematischen Bits und der Folge von systematischen Bits zugeordnete Fehlerkorrekturbits zu erhalten, wobei die Datenbitfolge und die Folge von systematischen Bits identisch sind,
Senden (606) eines Signals, wobei das Signal einen ersten Sendebitblock und einen zweiten Sendebitblock aufweist, wobei der erste Sendebitblock eine Folge von Referenzbits und die Folge von systematischen Bits aufweist, und wobei der zweite Sendebitblock die Fehlerkorrekturbits aufweist, wobei ein Block von systematischen Bits der Folge von systematischen Bits zusammen mit zumindest einem Block von zusammenhängenden Fehlerkorrekturbits der Fehlerkorrekturbits, der dem Block von systematischen Bits zugeordnet ist, unabhängig von anderen Fehlerkorrekturbits oder Blöcken von Fehlerkorrekturbits decodierbar ist.
58. Verfahren (620) zum Senden eines Signals, wobei das Verfahren aufweist:
Erhalten (622) einer Datenbitfolge, Durchführen (624), basierend auf der Datenbitfolge, einer Vorwärts-Fehlerkorrektur- Codierung, um eine Folge von systematischen Bits und der Folge von systematischen Bits zugeordnete Fehlerkorrekturbits zu erhalten, wobei die Datenbitfolge und die Folge von systematischen Bits identisch sind,
Senden (626) eines Signals, wobei das Signal einen ersten Sendebitblock und einen zweiten Sendebitblock aufweist, wobei der erste Sendebitblock eine Folge von Referenzbits und die Folge von systematischen Bits aufweist, und wobei der zweite Sendebitblock die Fehlerkorrekturbits aufweist, wobei ein Block von systematischen Bits aus der Folge von systematischen Bits zusammen mit einer dem Block von systematischen Bits zugeordneten Gruppe von Fehlerkorrekturbits aus den Fehlerkorrekturbits decodierbar ist, unabhängig von anderen Fehlerkorrekturbits oder anderen Gruppen von Fehlerkorrekturbits.
59. Verfahren (640) zum Senden eines Signals, wobei das Verfahren aufweist:
Erhalten (642) einer Datenbitfolge,
Durchführen (644), basierend auf der Datenbitfolge, einer Vorwärts-Fehlerkorrektur- Codierung, um eine Folge von systematischen Bits und der Folge von systematischen Bits zugeordnete Fehlerkorrekturbits zu erhalten, wobei die Datenbitfolge und die Folge von systematischen Bits identisch sind,
Senden (646) eines Signals, wobei das Signal einen ersten Sendebitblock und einen zweiten Sendebitblock aufweist, wobei der erste Sendebitblock eine erste Folge von Referenzbits, die Folge von systematischen Bits und eine zweite Folge von Referenzbits aufweist, wobei die Folge von systematischen Bits durch die zweite Folge von Referenzbits unterbrochen ist, so dass ein erster Teil der Folge von systematischen Bits vor der zweiten Folge von Referenzbits angeordnet ist und ein zweiter Teil der Folge von systematischen Bits nach der der zweiten Folge von Referenzbits angeordnet ist, wobei der zweite Sendebitblock die Fehlerkorrekturbits aufweist, wobei ein Block von systematischen Bits aus der Folge von systematischen Bits zusammen mit einer dem Block von systematischen Bits zugeordneten Gruppe von Fehlerkorrekturbits aus den Fehlerkorrekturbits decodierbar ist, unabhängig von anderen Fehlerkorrekturbits oder anderen Gruppen von Fehlerkorrekturbits.
60. Verfahren (700) zum Empfangen eines Signals, wobei das Verfahren aufweist:
Empfangen (702) eines Signals, das einen ersten Sendebitblock und einen zweiten Sendebitblock aufweist, wobei der erste Sendebitblock eine Folge von Referenzbits und eine Folge von systematischen Bits aufweist, wobei die Folge von systematischen Bits identisch zu einer mit dem Signal zu übertragenen Datenbitfolge ist, wobei der zweite Sendebitblock der Folge von systematischen Bits zugeordnete Fehlerkorrekturbits aufweist,
Durchführen (704) einer Kanalschätzung basierend auf der empfangenen Folge von Referenzbits,
Decodieren (706) einer Sequenz, die einen empfangenen Block von systematischen Bits der empfangenen Folge von systematischen Bits und zumindest einen empfangenen Block von zusammenhängenden Fehlerkorrekturbits der empfangenen Fehlerkorrekturbits, der dem empfangenen Block von systematischen Bits zugeordnet ist, umfasst, unabhängig von anderen empfangenen Fehlerkorrekturbits oder empfangenen Blöcken von Fehlerkorrekturbits, um einen Block der Datenbitfolge zu erhalten,
Durchführen (708), basierend auf dem Block der Datenbitfolge, einer Vorwärts-Fehler- Codierung, um einen reencodierten Block von systematischen Bits und zumindest einen dem reencodierten Block von systematischen Bits zugeordneten reencodierten Block von systematischen Bits und Fehlerkorrekturbits zu erhalten,
Nachführen (710) der Kanalschätzung basierend auf dem reencodierten Block von systematischen Bits und dem zumindest einen reencodierten Block von Fehlerkorrekturbits.
61. Verfahren (720) zum Empfangen eines Signals, wobei das Verfahren aufweist: Empfangen (722) eines Signals, das einen ersten Sendebitblock und einen zweiten Sendebitblock aufweist, wobei der erste Sendebitblock eine Folge von Referenzbits und eine Folge von systematischen Bits aufweist, wobei die Folge von systematischen Bits identisch zu einer mit dem Signal zu übertragenen Datenbitfolge ist, wobei der zweite Sendebitblock der Folge von systematischen Bits zugeordnete Fehlerkorrekturbits aufweist,
Durchführen (724) einer Kanalschätzung basierend auf der empfangenen Folge von Referenzbits,
Decodieren (726) einer Sequenz, die einen empfangenen Block von systematischen Bits der empfangenen Folge von systematischen Bits und zumindest eine Gruppe von Fehlerkorrekturbits der empfangenen Fehlerkorrekturbits, die dem empfangenen Block von systematischen Bits zugeordnet ist, umfasst, unabhängig von anderen empfangenen Fehlerkorrekturbits oder empfangenen Gruppen von Fehlerkorrekturbits, um einen Block der Datenbitfolge zu erhalten,
Durchführen (728), basierend auf dem Block der Datenbitfolge, einer Vorwärts-Fehler- Codierung, um einen reencodierten Block von systematischen Bits und eine dem reencodierten Block von systematischen Bits zugeordnete reencodierte Gruppe von systematischen Bits und Fehlerkorrekturbits zu erhalten,
Nachführen (730) der Kanalschätzung basierend auf dem reencodierten Block von systematischen Bits und der reencodierten Gruppe von Fehlerkorrekturbits.
62. Verfahren (740) zum Empfangen eines Signals, wobei das Verfahren aufweist:
Empfangen (742) eines Signals, das einen ersten Sendebitblock und einen zweiten Sendebitblock aufweist, wobei der erste Sendebitblock eine erste Folge von Referenzbits, die Folge von systematischen Bits und eine zweite Folge von Referenzbits aufweist, wobei die Folge von systematischen Bits durch die zweite Folge von Referenzbits unterbrochen ist, so dass ein erster Teil der Folge von systematischen Bits vor der zweiten Folge von Referenzbits angeordnet ist und ein zweiter Teil der Folge von systematischen Bits nach der der zweiten Folge von Referenzbits angeordnet ist, wobei der zweite Sendebitblock die Fehlerkorrekturbits aufweist, Durchführen (744) einer Kanalschätzung basierend auf der empfangenen ersten Folge von Referenzbits und der empfangenen zweiten Folge von Referenzbits,
Decodieren (746) einer Sequenz, die einen empfangenen Block von systematischen Bits der empfangenen Folge von systematischen Bits und zumindest eine Gruppe von Fehlerkorrekturbits der empfangenen Fehlerkorrekturbits, die dem empfangenen Block von systematischen Bits zugeordnet ist, umfasst, unabhängig von anderen empfangenen Fehlerkorrekturbits oder empfangenen Gruppen von Fehlerkorrekturbits, um einen Block der Datenbitfolge zu erhalten,
Durchführen (748), basierend auf dem Block der Datenbitfolge, einer Vorwärts-Fehler- Codierung, um einen reencodierten Block von systematischen Bits und eine dem reencodierten Block von systematischen Bits zugeordnete reencodierte Gruppe von systematischen Bits und Fehlerkorrekturbits zu erhalten,
Nachführen (750) der Kanalschätzung basierend auf dem reencodierten Block von systematischen Bits und der reencodierten Gruppe von Fehlerkorrekturbits.
63. Computerprogramm zur Durchführung des Verfahrens nach einem der Ansprüche 57 bis 62.
PCT/EP2020/079541 2019-10-28 2020-10-21 MAßNAHMEN ZUR ERMÖGLICHUNG EINER KANALNACHFÜHRUNG BEI DIGITALER ÜBERTRAGUNG WO2021083748A2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP20796542.7A EP4052393A2 (de) 2019-10-28 2020-10-21 Massnahmen zur ermöglichung einer kanalnachführung bei digitaler codierter übertragung mit zusätzlichen angehängten redundanzblöcken

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019216557.5A DE102019216557A1 (de) 2019-10-28 2019-10-28 MAßNAHMEN ZUR ERMÖGLICHUNG EINER KANALNACHFÜHRUNG BEI DIGITALER ÜBERTRAGUNG
DE102019216557.5 2019-10-28

Publications (2)

Publication Number Publication Date
WO2021083748A2 true WO2021083748A2 (de) 2021-05-06
WO2021083748A3 WO2021083748A3 (de) 2021-06-24

Family

ID=73005613

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2020/079541 WO2021083748A2 (de) 2019-10-28 2020-10-21 MAßNAHMEN ZUR ERMÖGLICHUNG EINER KANALNACHFÜHRUNG BEI DIGITALER ÜBERTRAGUNG

Country Status (3)

Country Link
EP (1) EP4052393A2 (de)
DE (1) DE102019216557A1 (de)
WO (1) WO2021083748A2 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3072308B1 (de) 2013-11-22 2018-01-31 Kamstrup A/S Verbrauchsmesser mit fehlerkorrektur
DE102018206132A1 (de) 2018-04-20 2019-10-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Decodergestützte iterative Kanalschätzung

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6421387B1 (en) * 1998-05-15 2002-07-16 North Carolina State University Methods and systems for forward error correction based loss recovery for interactive video transmission
US7278081B1 (en) * 2002-06-13 2007-10-02 Applied Micro Circuits Corporation Optical transport network frame structure with in-band data channel and forward error correction
US7317735B1 (en) * 2002-06-27 2008-01-08 Broadcom Corporation Scrambler initialization in a wireless local area network
GB2424805B (en) * 2005-03-30 2007-02-28 Toshiba Res Europ Ltd Efficient channel tracking in packet based OFDM systems
EP2078339B1 (de) * 2006-10-05 2018-01-31 Cohda Wireless Pty Ltd Verbesserung der empfängerleistungsfähigkeit in einem kommunikationsnetz
TWI581578B (zh) * 2010-02-26 2017-05-01 新力股份有限公司 編碼器及提供遞增冗餘之編碼方法
DE102010043151A1 (de) * 2010-10-29 2012-05-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Datensender und Datenempfänger
EP2775648B1 (de) * 2011-10-31 2017-03-01 Huawei Technologies Co., Ltd. Datensender, datenempfänger und rahmensynchronisierungsverfahren
DE102016220886B3 (de) * 2016-10-24 2018-03-08 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Interleaving für die Übertragung von Telegrammen mit variabler Subpaketanzahl und sukzessiver Decodierung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3072308B1 (de) 2013-11-22 2018-01-31 Kamstrup A/S Verbrauchsmesser mit fehlerkorrektur
DE102018206132A1 (de) 2018-04-20 2019-10-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Decodergestützte iterative Kanalschätzung

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
BERROU, C.GLAVIEUX, A.THITIMAJSHIMA, P.: "Near Shannon limit error correcting coding and decoding", PROC. IEEE INTERN. CONF. ON COMMUNICATIONS, GENEVA, SWITZERLAND, May 1993 (1993-05-01), pages 1064 - 1070, XP010137024, DOI: 10.1109/ICC.1993.397441
KARL-DIRK KAMMEYER: "Nachrichtenübertragung", 2004, B.G. TEUBNER VERLAG

Also Published As

Publication number Publication date
WO2021083748A3 (de) 2021-06-24
DE102019216557A1 (de) 2021-04-29
EP4052393A2 (de) 2022-09-07

Similar Documents

Publication Publication Date Title
DE102010031411B4 (de) Konzept zur Kombination codierter Datenpakete
DE69829847T2 (de) Fehlerschutzverfahren und vorrichtung für über-funk-dateiübertragung
EP4224719B1 (de) Sender mit einer interleaver-vorrichtung
DE60307800T2 (de) Fehlererkennungsverfahren in drahtlosen Kommunikationssystemen
DE60113053T2 (de) Vor-Dekoder für Turbodekoder, zur Rückgewinnung von punktierten Paritätssymbolen, sowie ein Verfahren zur Rückgewinnung eines Turbokodes
EP1005733B1 (de) Verfahren zur paketübertragung mit einem arq-protokoll auf übertragungskanälen in einem digitalen übertragungssystem
EP1121762B1 (de) Verfahren zur kodierung oder dekodierung und vorrichtung zum kodieren oder dekodieren
EP0391354A2 (de) Verfahren zum Verallgemeinern des Viterbi-Algorithmus und Einrichtungen zur Durchführung des Verfahrens
DE102018206132B4 (de) Decodergestützte iterative Kanalschätzung
DE60035269T2 (de) Verfahren und apparat zur bestimmung von kanalbedingungen in drahtlosen kommunikationssystemen
WO2018077771A2 (de) Interleaving für die übertragung von telegrammen mit variabler subpaketanzahl und sukzessiver decodierung
EP1005734B1 (de) Verfahren zur datenübertragung in einem digitalen übertragungssystem bei paketvermitteltem dienst
DE19857677B4 (de) Verfahren und Anordnung zur Kodierung von Symbolen für eine Übertragung über eine Funkschnittstelle eines Funk-Kommunikationssystems
EP1198893B1 (de) Verfahren und einrichtung zur erzeugung eines ratenkompatiblen codes
DE112010003449B4 (de) Iterative Decodierung von Signalen, die über einen verrauschten Kanal empfangen werden, unter Verwendung von Vorwärts- und Rückwärts-Rekursionen mit einer Hochfahrinitialisierung
DE60111974T2 (de) Abbruchkriterium für einen Turbodekoder
DE102018218729B3 (de) Interleaving mit zirkularer Zeilen-Rotation für die Übertragung bei Telegramm-Splitting
DE10310812A1 (de) Dekodiervorrichtung, Trellis-Prozessor und Verfahren
DE69908820T2 (de) Verfahren und system zur schnellen maximale-a-posteriori-dekodierung
DE69918912T2 (de) Verfahren und ausführung für verbesserte leistungsfähigkeiten in einem system welches faltungsdekodierung anwendet
WO2021083748A2 (de) MAßNAHMEN ZUR ERMÖGLICHUNG EINER KANALNACHFÜHRUNG BEI DIGITALER ÜBERTRAGUNG
EP1290808B1 (de) System zur datenübertragung nach dem frequenzsprungverfahren
WO2007098814A1 (de) Codierung und decodierung mit trellis-codierter modulation
DE102019218563B4 (de) Optimiertes interleaving für eine übertragung von nachrichten über einen zeitvarianten kanal
WO2003107580A1 (de) Gleiche punktierung von ue identifikationsdaten und nutzerdaten beim hs-scch kanal

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20796542

Country of ref document: EP

Kind code of ref document: A2

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020796542

Country of ref document: EP

Effective date: 20220530