WO2021078527A1 - Verfahren zur herstellung von halbleiterscheiben - Google Patents

Verfahren zur herstellung von halbleiterscheiben Download PDF

Info

Publication number
WO2021078527A1
WO2021078527A1 PCT/EP2020/078234 EP2020078234W WO2021078527A1 WO 2021078527 A1 WO2021078527 A1 WO 2021078527A1 EP 2020078234 W EP2020078234 W EP 2020078234W WO 2021078527 A1 WO2021078527 A1 WO 2021078527A1
Authority
WO
WIPO (PCT)
Prior art keywords
measurement
measurement results
semiconductor wafer
production
semiconductor wafers
Prior art date
Application number
PCT/EP2020/078234
Other languages
English (en)
French (fr)
Inventor
Andre LÖSER
Robert Meier
Passek FRIEDRICH
Karthik Swaminathan
Original Assignee
Siltronic Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic Ag filed Critical Siltronic Ag
Publication of WO2021078527A1 publication Critical patent/WO2021078527A1/de

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41875—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by quality surveillance of production
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32193—Ann, neural base quality management
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32197—Inspection at different locations, stages of manufacturing
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/33—Director till display
    • G05B2219/33218—Motor encoders, resolvers on common bus with drives, servo controllers
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/37—Measurements
    • G05B2219/37224—Inspect wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Definitions

  • the invention relates to a method for manufacturing semiconductor wafers.
  • Monocrystalline semiconductor wafers are the basis of modern electronics. During the manufacture of components on said semiconductor wafers, thermal processes and now quite complex coating steps are carried out.
  • Semiconductor wafers in particular semiconductor wafers made of silicon, are usually produced by first drawing a monocrystalline rod using the so-called float zone method (FZ) or the Czochralski method (CZ).
  • the rods produced in this way are divided into pieces of crystal by means of suitable saws such as wire saws, inner hole saws or band saws, which are then usually processed into semiconductor wafers in a wire saw or inner hole saw.
  • an epi-layer can optionally be applied by means of CVD.
  • Appropriate quality assurance requires the intensive use of analysis methods that determine the success or failure of the manufacturing steps carried out.
  • different measurement methods are used, sometimes after individual treatment steps, on the one hand to control the manufacturing process and on the other hand to sort out apparently unusable semiconductor wafers.
  • To evaluate a semiconductor wafer typically only the result of a single measurement method or a measurement parameter is used.
  • a semiconductor wafer can have various defects. Both the type of defect and its appearance (position and appearance) decide, depending on the component process, whether the defect should be classified as harmful or uncritical for the component process.
  • pinholes small holes
  • a pinhole is located on or in the vicinity of the surface, it may very well have a harmful effect on the component process.
  • US 2008/0032429 A1 addresses this problem and describes a method for a measuring method which, when a defect occurs, produces additional images of the defect area on the semiconductor wafer and uses them to determine the type of defect in this region. Once a fault has been recognized by the system, it is measured again using additional measurement data from the same measuring device so the decision is either verified or falsified. This requires increased analysis effort and thus increased costs.
  • Each additional measurement method generates costs on the one hand and on the other hand it can lead to changes in the semiconductor wafer (for example to contamination). These in turn rule out the use of the semiconductor wafer examined in this way in the component process. These methods can therefore not be used in the mass production of semiconductor wafers.
  • the task is to improve the identification or classification of defects on semiconductor wafers in mass production and both to increase the yield and to ensure the quality of the delivered material without incurring additional costs by introducing additional measurements.
  • MWS Multi Wire Saw
  • ENG Edge Notch Grinding
  • FAP (“fixed abrasive polishing”) means polishing with bound grain. This method is described by way of example in US8500516 B2.
  • CMP Chemical mechanical polishing
  • chemical mechanical polishing in which a polishing removal is caused on one side of the semiconductor wafer using a loose grain and suitable chemical auxiliaries. Further details are described in DE 102008045534 B4, for example.
  • Double-sided polishing is a process from the group of chemo-mechanical processing steps (CMP). DSP processing of semiconductor wafers is described, for example, in US 2003/054650 A1 and a device suitable for this in DE 10007390 A1.
  • the DSP comprises chemical etching using a lye and mechanical eroding using loose grain dispersed in the aqueous medium, which is brought into contact with the semiconductor wafer by a polishing cloth that does not contain any hard materials that come into contact with the semiconductor wafer and thus under pressure and relative movement causes material removal from the semiconductor wafer.
  • CVD stands for Chemical Vapor Deposition and is described by way of example in WO 019020387 A1.
  • DDG double-sided grinding refers to a method for mechanical abrasion with the help of bound grain in a carrier, for example a grinding wheel. This method is described by way of example in DE102017215705 A1.
  • Etch is the chemically or alkaline-induced removal of the semiconductors. This method is described by way of example in US7829467 B2.
  • Edge Round is understood to mean the mechanical rounding of the edges of the semiconductor wafer.
  • Edge polish is understood to mean the polishing of the edges of the semiconductor wafer.
  • Resistance measurement means measuring the electrical resistance of the monocrystalline silicon.
  • the so-called four-point measuring method is preferably used for this purpose, but other methods can also be used.
  • Light scattering means measurement methods such as M06, M04, LLS, IR-LST (localized light scattering). With this method, the object to be examined - the silicon wafer - is scanned with a light beam and the irregularities of the surface or volume scattered and / or the reflected light is recorded by means of a detector. In the case of scattered light, one speaks of dark field inspection, the detection of the reflected light is called bright field measurement. (See also SEMI Standard M52).
  • infrared depolarization SIRD
  • a semiconductor wafer is scanned using an infrared beam.
  • inhomogeneities in the polarization of the reflected or transmitted laser light are recorded in a spatially resolved manner in order to determine possible local stresses in the material.
  • the sound wave encounters irregularities, a reflection occurs, which is detected.
  • the sample is also scanned here. Together with the time of flight of the wave, the local position of the irregularity can be determined exactly.
  • Microscopy (electron microscopy, optical microscopy in the visible light wave range, microscopes are used to routinely check special areas of the silicon wafer after the corresponding production steps. This includes in particular the edge area, the notch area, areas of laser marking and contact points of wafer handling and support systems .
  • Mass spectroscopy and X-ray fluorescence are routinely used to - in some cases locally resolved - to identify foreign atoms in silicon and to determine their concentration.
  • FTIR can be used to determine the thickness of a layer (e.g. of epitaxial or oxide layers) as well as - via spectral analysis - the concentration of foreign atoms such as 0, C, H, N.
  • LLS denotes a light scattering point (localized light scattering) detected by means of light scattering on a wafer surface.
  • FIG. 1 shows a process sequence from the prior art.
  • An i-th production step F is followed in each case by a measuring step M, which examines a semiconductor wafer for possible defects.
  • the locations of the possible errors / abnormalities C (Ci, C 2 ,
  • FIG. 2 shows the sequence of the method according to the invention.
  • An i-th production step F is followed by a measuring step M, which examines a semiconductor wafer for possible defects and abnormalities.
  • the location coordinates of the possible errors and irregularities C (Ci, C 2 , ... C n ) are stored together with the measurement method M and the production step F in a database DB.
  • a decision as to whether the semiconductor wafer is to be given in the next (i + 1, i + 2, etc.) production step is not made, so that all wafers go through all the necessary production steps.
  • the data from the database DB for the respective semiconductor wafer is evaluated using software (AI) and a decision is then made as to whether the semiconductor wafer is discarded (B) or sent to the component process (A).
  • AI software
  • measurements are carried out using the measurement methods that appear suitable for this, the results of which are stored in a database.
  • the type of possible abnormality or error, the local coordinates of this abnormality or error, the measurement method used (including its characteristic) and the type of production step are seen as the measurement result.
  • the inventors have recognized that the entirety of the measurement results after all the manufacturing measurements carried out and their associated measurements lead to a significantly better material assessment.
  • This method proves to be very advantageous compared to the assessment of the data of individual measurement results after the respective production step.
  • the combination of measurement data after different processing steps allows the origin and thus the nature of a defect as well as its position on or in the semiconductor wafer to be determined more precisely.
  • the quality of the identification of defects and the associated assessment of a semiconductor wafer with regard to its suitability for the component process can thus be optimized.
  • the number of semiconductor wafers that were unnecessarily sorted out could thus be significantly reduced, as well as the number of semiconductor wafers that would otherwise have been released for the component process if they were defective.
  • the manufacturing steps from the list of manufacturing steps MWS, ENG, FAP, CMP, DSP, CVD, DDG, Etch, Edge Round, Edge Polish, Epitaxy were checked by a subsequent measurement step.
  • the data thus collected were used in their entirety for the judgment on the use of the semiconductor wafer. This was made possible through the use of suitable data processing systems. Self-learning systems (artificial intelligence) are particularly suitable. Artificial neural networks are very preferred. It has been found that, depending on the type of defect, the different measurement methods used contribute to an improved defect identification to different degrees.
  • DSP double-side polishing
  • the semiconductor wafers were subjected to a SIRD measurement and their data were stored spatially resolved.
  • the semiconductor wafers were subjected to a light scattering measurement of the front and rear according to CMP, the data of which were spatially resolved and stored.
  • Some of the semiconductor wafers obtained in this way were further processed by means of a CVD treatment and then examined by means of a light scattering measurement on the front and back, with all the data again being stored in a spatially resolved manner.
  • the inventors have also recognized that a combination of the measurement results after different manufacturing steps has further advantageous effects:
  • pinholes on the surface that are critical for the component process can be clearly separated from uncritical ones below the surface.
  • the detection limit of the infrared measurement for the clear classification of pinholes can be improved from the current approx. 20pm to well below 10pm.
  • Table 1 Example of the manufacturing steps carried out and the following measuring methods. The control measurement can be omitted when the inventive method is carried out.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

Verfahren zur Herstellung einer Halbleiterscheibe umfassend: Herstellung eines Einkristalls, Zerteilen des Einkristalls in Kristallstücke, eine Reihe von Fertigungsschritten zur Fertigung von Halbleiterwafern und eine jeweils darauffolgende Messung, die positionsbezogene Messergebnisse liefert, wobei die Anzahl der unterscheidbaren Kombinationen aus Fertigungsschritt und Messung größer eins ist, Speicherung der positionsbezogenen Messergebnisse der Halbleiterscheibe und Entscheidung, ob die Halbleiterscheibe für einen Bauelementprozess vorgesehen wird, dadurch gekennzeichnet, dass nach Durchführung der vorgesehenen Fertigungsschritte und Messungen alle Messergebnisse für die Entscheidung verwendet werden.

Description

Verfahren zur Herstellung von Halbleiterscheiben
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung von Halbleiterscheiben.
Monokristalline Halbleiterscheiben (auch Wafer genannt) sind die Grundlage der mo dernen Elektronik. Während der Herstellung von Bauelementen auf besagten Halb leiterscheiben werden thermische Prozesse und mittlerweile recht komplexe Be schichtungsschritte durchgeführt.
Aber auch die Herstellung der dafür benötigten monokristallinen Halbleiterscheiben ist aufgrund einer Vielzahl von Produktions- und Bearbeitungsschritten recht komplex.
Halbleiterscheiben, insbesondere Halbleiterscheiben aus Silizium, werden üblicher weise hergestellt, indem zuerst ein monokristalliner Stab mit Hilfe des sogenannten Float-Zone Verfahrens (FZ) oder des Czochralski Verfahrens (CZ) gezogen wird. Die so produzierten Stäbe werden mittels dafür geeigneter Sägen wie Drahtsägen, Innen lochsägen oder Bandsägen in Kristallstücke geteilt, welche dann üblicherweise in ei ner Drahtsäge oder Innenlochsäge zu Halbleiterscheiben verarbeitet werden.
Nach weiteren mechanischen, chemo-mechanischen und/oder chemischen Schritten kann optional eine Epischicht mittels CVD aufgebracht werden.
Diese so hergestellten Halbleiterscheiben werden dann dem weiteren Bauelement prozess zur Verfügung gestellt.
Eine geeignete Qualitätssicherung gebietet den intensiven Einsatz von Analyseme thoden, die über den Erfolg oder Misserfolg der durchgeführten Fertigungsschritte entscheiden. So werden typischerweise unterschiedliche Messmethoden teilweise nach einzelnen Behandlungsschritten eingesetzt, um einerseits den Herstellungspro zess zu kontrollieren und andererseits vermeintlich unbrauchbare Halbleiterwafer auszusortieren. Zur Bewertung einer Halbleiterscheibe wird dabei typischerweise im mer nur das Ergebnis einer einzelnen Messmethode bzw. eines Messparameters herangezogen.
Das Aussortieren von Halbleiterscheiben ist berechtigt, da erhebliche Kosten entste hen, wenn erst bei der Behandlung der Halbleiterscheibe im Bauelementprozess er- kannt wird, dass die Halbleiterscheibe ungeeignet oder fehlerhaft ist. Andererseits führt es unweigerlich zu einem wirtschaftlichen Schaden beim Hersteller der Halb leiterscheiben, falls Material fälschlicherweise als untauglich eingestuft wird.
Aus diesem Grund ist es anzustreben, einerseits nur Halbleiterscheiben in den Bau elementprozess zu geben, bei denen das Fehlerrisiko beim Bauelementprozess mi nimal ist, andererseits jedoch die Anzahl fälschlicherweise verworfenen Halbleiter scheiben zu minimieren.
Eine Halbleiterscheibe kann mit unterschiedlichen Defekten behaftet sein. Sowohl der Defekttyp als auch dessen Erscheinung (Position und Erscheinungsform) entscheiden in Abhängigkeit vom Bauelementprozess, ob der Defekt als schädlich oder für den Bauelementprozess unkritisch einzuordnen ist.
Beispielsweise können kleine Löcher (sogenannte Pinholes) im Inneren (also fern der Oberfläche) einer Halbleiterscheibe vorhanden sein, ohne dass irgendeine Auswir kung auf den Bauelementprozess zu beobachten ist. Befindet sich ein Pinhole hinge gen an oder in der Nähe der Oberfläche, entfaltet er sehr wohl eine schädliche Wir kung im Bauelementprozess.
Entsprechend wird konkret gefordert, lediglich Material, welches frei von kritischen Defekten ist, für den Bauelementprozess zur Verfügung zu stellen. Hieraus ergibt sich die Forderung, Defekte möglichst eindeutig zu identifizieren und das Material basie rend auf dieser Klassifikation zu sortieren.
Es zeigt sich jedoch, dass jede Messung Fehler und Unzulänglichkeiten aufweisen kann. So kann die Detektion aber auch die Identifikation eines Defekts falsch oder richtig sein.
In US 2008/0032429 A1 wird sich dieser Problematik angenommen und eine Methode für ein Messverfahren beschrieben, welches bei Auftreten eines Defektes zusätzliche Bilder von dem Defektbereich auf der Halbleiterscheibe anfertigt und verwendet, um die Defektart in dieser Region festzulegen. So wird ein einmal vom System erkannter Fehler nochmals mittels weiteren Messdaten desselben Messgerätes vermessen und so die Entscheidung entweder verifiziert oder falsifiziert. Dies erfordert erhöhten Ana lyseaufwand und damit erhöhte Kosten.
In US 2008/0163140 A1 werden nach dem Erkennen eines Defektes die Koordinaten des Defektes auf der Halbleiterscheibe gespeichert und der Defekt gezielt einem zweiten Messverfahren unterworfen. Durch diesen Messschritt soll der Defekttyp ein deutig identifiziert werden. Auch hier entstehen durch das Anwenden eines weiteren Messverfahrens erhöhte Kosten.
Beide im Stand der Technik beschriebenen Verfahren sind in der Lage einen einmal gefundenen Defekt (Fehler) zu verifizieren oder zu falsifizieren. Man spricht hier von einem Defekt-Review. Beide Methoden zielen darauf ab, einen einmal detektierten Defekt gezielt mit einer zusätzlich durchgeführten Messung eindeutig zu identifizieren.
Hintergrund dieser zusätzlichen Messung ist, dass derzeit standardmäßig verwendete Messmethoden nur eingeschränkt eine geeignete Klassifizierung leisten.
Jede zusätzliche Messmethode generiert einerseits Kosten und zum anderen kann sie zu Veränderungen der Halbleiterscheibe (zum Beispiele zu Kontamination) führen. Diese wiederum schließen eine Verwendung der so untersuchten Halbleiterscheibe im Bauelementprozess aus. Diese Methoden können daher in der Massenherstellung von Halbleiterscheiben nicht zum Einsatz gebracht werden.
Die Aufgabe besteht darin, die Identifikation bzw. Klassifikation von Defekten auf Halbleiterscheiben in der Massenfertigung zu verbessern und sowohl die Ausbeute zu erhöhen, als auch die Qualität des ausgelieferten Materials sicher zu stellen, ohne dabei zusätzliche Kosten durch Einführen zusätzlicher Messungen zu verursachen.
Die Aufgabe der Erfindung wird gelöst durch die in den Ansprüchen beschriebenen Verfahren.
Begriffsdefinitionen
Unter MWS („Multi Wire Saw“) wird das gleichzeitige Abtrennen von Halbleiterschei ben mittels eines Sägedrahtes von einem Kristallstück verstanden. Eine exemplari sche Beschreibung dieses Verfahrens wird in WQ18149631 A1 gegeben. Unter ENG („Edge Notch Grinding“) wird das Verfahren zum Kantenverrundung ver standen, das exemplarisch in DE102013212850 A1 wiedergegeben wird.
Unter FAP („fixed abrassive Polishing“) wird das Polieren mit gebundenem Korn ver standen. Dieses Verfahren wird exemplarisch in US8500516 B2 beschrieben.
Unter CMP („Chemical mechanical polishing“) versteht man das chemisch mechani sche Polieren, bei dem unter Verwendung eines losen Korns und geeigneter chemi scher Hilfsstoffe ein Polierabtrag auf einer Seite der Halbleiterscheibe hervorgerufen wird. Weitere Details werden beispielsweise in der DE 102008045534 B4 beschrie ben.
Das Doppelseiten-Polieren (DSP) ist ein Verfahren aus der Gruppe der chemo- mechanischen Bearbeitungsschritte (CMP). Eine DSP-Bearbeitung von Halbleiter scheiben ist beispielsweise beschrieben in US 2003/054650 A1 und eine dafür geeig nete Vorrichtung in DE 10007390 A1. Die DSP umfasst ein chemisches Ätzen mit tels einer Lauge und ein mechanisches Erodieren mittels im wässrigen Medium dis pergierten losen Korns, welches durch ein Poliertuch, das keine in Kontakt mit der Halbleiterscheibe gelangenden Hartstoffe enthalt, in Kontakt mit der Halbleiterscheibe gebracht wird und so unter Druck und Relativbewegung einen Materialabtrag von der Halbleiterscheibe bewirkt.
CVD steht für Chemical Vapor Deposition und wird exemplarisch in W019020387 A1 beschrieben.
Unter DDG (Doppelseitenschleifen) ist eine Methode zum mechanischem Abtrag mit Hilfe von gebundenem Korn in einem Träger beispielsweise einer Schleifscheibe ge meint. Beispielhaft wird dieses Verfahren in DE102017215705 A1 beschrieben.
Unter Etch (Ätzen) wird der chemisch- oder alkalisch-induzierte Abtrag der Halbleiter verstanden. Beispielhaft wird dieses Verfahren in US7829467 B2 beschrieben.
Unter Edge Round (Kantenverrunden) wird das mechanische Verrunden der Kanten der Halbleiterscheibe verstanden. Unter Edge Polish (Kantenpolieren) wird das Polieren der Kanten der Halbleiter scheibe verstanden.
Unter Widerstandsmessung (Widerstand) wird das Messen des elektrischen Wider standes des monokristallinen Siliziums verstanden. Bevorzugt wird hierfür die soge nannte vierspitzen Messmethode verwendet, es können aber auch andere Methoden verwendet werden.
Unter Lichtstreuung versteht man Messmethoden wie zum Beispiel M06, M04, LLS, IR-LST (localized light Scattering). Bei dieser Methode wird das zu untersuchende Objekt - also der Silizium Wafer - mit einem Lichtstrahl abgerastert und das an Unre gelmäßigkeiten der Oberfläche oder im Volumen gestreute und/oder das reflektierte Licht mittels Detektor aufgezeichnet. Im Falle von gestreutem Licht spricht man von Dunkelfeld-Inspektion, die Detektion des reflektierten Lichtes wird als Hellfeld- Messung bezeichnet. (Siehe auch SEMI Standard M52).
Mittels der Infrarot-Depolarisation (SIRD) wird eine Halbleiterscheibe mittels Infrarot strahl abgerastert. Dabei weden Inhomogenitäten in der Polarisation des reflektierten oder transmittierten Laserlichts ortsaufgelöst aufgezeichnet, um mögliche lokale Ver spannungen im Material festzustellen.
Bei Ultraschallmessung (Ultraschall) wird eine Probe mit Ultraschall durchstrahlt.
Trifft die Schallwelle auf Unregelmäßigkeiten kommt es zum zur Reflexion, welche detektiert wird. Die Probe wird hier ebenfalls abgerastert. Zusammen mit der Lauf zeitmessung der Welle, kann die lokale Position der Unregelmäßigkeit exakt bestimmt werden.
Lebensdauermessung der Minoritätsladungsträger (Lebensdauer), Bestimmung der Rekombinations-Lebensdauer von erzeugten freien Ladungsträger in Zustände unter halb der Fermi-Energie unter Einhaltung der Impulserhaltung auf Kristalldefekte und Verunreinigungen. (Referenz: SEMI Standard MF1535)
Messung der freien Weglänge der Minoritätsladungsträger (freie Weglänge), Berech net sich aus der Lebensdauer und der freien Diffusionskontante (Materialkonstante, Referenz: SEMI Standard MF 391) Messung der lokalen Geometrie (lokale Geometrie): Bei dieser Methode wird entwe der mittels eine kapazitive Messung, mittels Interferometrie oder mittels Triangulation die lokale Variation der Ebenheit und/oder Dicke der Probe bestimmt. (Siehe auch SEMI Standard M49)
Mikroskopie (Elektronenmikroskopie, optische Mikroskopie im sichtbaren Lichtwel lenbereich, Mikroskope werden eingesetzt, um nach entsprechenden Fertigungs schritten spezielle Bereiche der Siliziumscheibe routinemäßig zu kontrollieren. Hierzu zählen insbesondere der Randbereich, der Notchbereich, Bereiche der Lasermarkie rung und Kontaktstellen von Wafer-Handlings- und Auflagesystemen.
Massenspektroskopie und Röntgen-Fluoreszenz wird routinemäßig eingesetzt um - teilweise lokal aufgelöst Fremdatome im Silizium zu identifizieren und deren Konzent ration zu ermitteln.
FTIR kann eingesetzte werden, um die Dicke einer Schicht (z.B. von epitaktischen oder Oxid-Schichten) als auch - über Spektralanalyse- die Konzentration von Fremda tomen wie 0, C, H, N zu ermitteln.
LLS bezeichnet ein mittels Lichtstreuung an einer Waferoberfläche erkannten Licht streupunkt (Localized Light Scattering).
Beschreibung der Figuren
Figur 1 zeigt einen Verfahrensablauf aus dem Stand der Technik. Einem i-ten Ferti gungsschritt F folgt dabei jeweils ein Messschritt M, der eine Halbleiterscheibe auf mögliche Fehler untersucht. Die Orte der möglichen Fehler/Auffälligkeiten C (C-i, C2,
... Cn) werden dann mit einem zweiten modifizierten Messverfahren Mc untersucht.
Am Ende dieser Untersuchung wird mit einem einfachen Algorithmus er entschieden, ob die Halbleiterscheibe verworfen wird B oder dem nächsten Fertigungsschritt F (i+1 , i+2, etc.) zugeführt wird. Der verwendete Algorithmus er untersucht dabei lediglich auf das Vorhandensein von bekannten kritischen Fehlstellen auf der Halbeiterscheibe zum jeweiligen Fertigungsschritt unter der Annahme, dass die Messkaskade M und Mc sichere Ergebnisse liefert. Die Halbleiterscheiben, die nach dem letzten Fertigungsschritt (in der Figur 1 als „i+2“ betitelt) für gut befunden werden A, können dem Bauelementprozess zugeführt wer den.
Figur 2 zeigt den Ablauf des erfindungsgemäßen Verfahrens. Einem i-ten Fertigungs schritt F folgt dabei ein Messschritt M, der eine Halbleiterscheibe auf mögliche Fehler und Auffälligkeiten hin untersucht. Die Ortskoordinaten der möglichen Fehler und Auf fälligkeiten C (Ci, C2, ... Cn) werden dabei zusammen mit der Messmethode M und dem Fertigungsschritt F in einer Datenbank DB gespeichert. Auf eine Entscheidung ob die Halbleiterscheibe in den nächsten (i+1, i+2, etc.) Fertigungsschritt gegeben wird, wird verzichtet, so dass alle Wafer alle erforderlichen Fertigungsschritte durch laufen.
Nach dem Durchlaufen aller Fertigungs- und Messschritte werden die Daten aus der Datenbank DB für die jeweilige Halbleiterscheibe mittels Software (AI) ausgewertet und daraufhin entschieden (er), ob die Halbleiterscheibe verworfen (B) oder dem Bauelementprozess zugeführt wird (A).
Detaillierte Beschreibung und erfindungsgemäße Ausführungsbeispiele
Nach einzelnen Fertigungsschritten zur Herstellung von Halbleiterscheiben werden Messungen mit den dafür geeignet erscheinenden Messmethoden durchgeführt, de ren Ergebnisse in einer Datenbank gespeichert werden. Als Messergebnis wird dabei die Art der möglichen Auffälligkeit oder des Fehlers, die lokalen Koordinaten dieser Auffälligkeit oder des Fehlers, die verwendete Messmethode (inklusive Ausprägung) und die Art des Fertigungsschrittes gesehen.
Die Erfinder haben erkannt, dass die Gesamtheit der Messergebnisse nach allen durchgeführten Fertigungs- und deren zugeordneten Messungen zu einer wesentlich besseren Materialbeurteilung führt.
Diese Methode erweist sich als sehr vorteilhaft gegenüber der Beurteilung der Daten einzelner Messergebnisse nach dem jeweiligen Fertigungsschritt. Die Kombination von Messdaten nach unterschiedlichen Bearbeitungsschritten erlaubt es sowohl, den Ursprung und damit die Natur eines Defekts wie auch dessen Position auf bzw. in der Halbleiterscheibe genauer festzulegen. Die Qualität der Identifikation von Defekten und die damit verknüpfte Beurteilung einer Halbleiterscheibe hinsichtlich der Taug lichkeit für den Bauelementprozess kann damit optimiert werden.
Die Anzahl der Halbleiterscheiben, die unnötigerweise aussortiert wurden, konnte so deutlich reduziert werden, ebenso die Zahl der Halbleiterscheiben, die sonst fehlerbe haftet für den Bauelementprozess freigegeben worden wären.
Bevorzugt die Fertigungsschritte aus der Liste der Fertigungsschritte MWS, ENG, FAP, CMP, DSP, CVD, DDG, Etch, Edge Round, Edge Polish, Epitaxie wurden durch einen darauffolgenden Messschritt kontrolliert.
Ganz bevorzugt wurden dabei ortsbezogene Daten von Messungen der Parameter Geometrie, Nanotopographie, LLS, lokale Variationen von Rauheit, mit Kameras auf gezeichnete Dunkel- und Hellfeldsignale an der gesamten Oberfläche (Rand, Vorder- und Rückseite), lokale Ultraschallreflektionen am Material, Streuzentren von Infrarot licht im Volumen und/oder an der Oberfläche von Siliziumscheiben, lokalisierte Depo- larisierungssignale von polarisiertem Infrarotlicht, gespeichert.
Die so gesammelten Daten wurden in Gesamtheit für die Beurteilung bezüglich der Verwendung der Halbleiterscheibe verwendet. Dies wurde durch den Einsatz von ge eigneten Datenverarbeitungssystems möglich. Besonders geeignet sind dabei selbst lernende Systeme (künstliche Intelligenz). Ganz bevorzugt eigenen sich künstliche neuronale Netze. Es hat sich herausgestellt, dass in Abhängigkeit vom Defekttyp die unterschiedlichen zur Anwendung gebrachten Messmethoden in unterschiedlichem Maße zu einer verbesserten Defektidentifikation beitragen.
Beispiel: Anwendung der Methode auf den Defekttyp „Pinhole“
Nach der Herstellung von mehreren Einkristallen aus Silicium mit einem Nenndurch messer von 300 mm wurden die Einkristalle in Kristallstücke mit einer Länge von 10 cm bis 30 cm geschnitten und anschließend mit einer Ultraschallmessung untersucht, wobei die Ergebnisse (Koordinaten der möglichen Unregelmäßigkeiten des Kristalls) gespeichert wurden.
Anschließend wurden die Kristallstücke unabhängig von den schon gewonnenen Er gebnissen mittels MWS zu Halbleiterscheiben geschnitten. An den so gewonnenen Halbleiterscheiben wurden anschließend IR Messungen durchgeführt, deren Ergeb nisse wiederum ortsaufgelöst gespeichert wurden.
An Stellen, an denen die IR Messung Auffälligkeiten zeigte, wurde als Kontrolle zu sätzlich wie im Stand der Technik vorgeschlagen als Zweitmessung ein Defekt Re view mit einerweiteren IR Messung mit höherer Auflösung durchgeführt. Dabei wur den diese Daten verwendet um, wie im Stand der Technik vorgeschlagen, eine Beur teilung der Auffälligkeiten zu erhalten. Aber im Gegensatz zum Stand der Technik wurden die Halbleiterscheiben, die einen möglicherweise schädlichen Defekt zeigten nicht verworfen, sondern den nächsten Fertigungsschritten unterworfen. Dasselbe Prinzip wurde auch bei den nach folgenden Schritten angewandt. Die so gewonnenen zusätzlichen Daten wurden am Ende als Datenbasis für die spätere Überprüfung der erfinderischen Methode verwendet.
Nach einer Doppelseitenpolitur (DSP) wurden die gewonnenen Halbleiterscheiben einer IR-Messung unterworfen und die Daten wiederum ortsaufgelöst gespeichert.
Nach einerweiteren Behandlung der Halbleiterscheiben mit CMP wurden die Halb leiterscheiben einer SIRD-Messung unterzogen und deren Daten ortsaufgelöst ge speichert. Zudem wurden die Halbleiterscheiben nach CMP einer Lichtstreumessung der Vorderseite und der Rückseite unterworfen, deren Daten ortsaufgelöst gespei chert wurden.
Einige der so gewonnenen Halbleiterscheiben wurden mittels einer CVD Behandlung weiterverarbeitet und anschließend mittels einer Lichtstreumessung an der Vorder- und Rückseite untersucht, wobei alles Daten wiederum ortsaufgelöst gespeichert wurden.
Eine Zusammenfassung der verwendeten Fertigungsschritte mit den hierzu durchge führten Messungen ist in Tabelle 1 gezeigt.
Am Ende wurden alle Messergebnisse in Gesamtschau analysiert. Die Erfinder haben dabei erkannt, dass es vorteilhaft ist, zunächst alle für die Fertigung notwendigen Schritte durchzuführen und dabei die Messergebnisse aufzuzeichnen und erst am Ende alle Messergebnisse in Gesamtschau zu interpretieren. Als Vorteilhaft wurde dabei identifiziert, dass die Kombination von unterschiedlichen Messdaten aus unterschiedlichen Messmethoden nach den einzelnen Fertigungs schritten zu genaueren Aussagen bezüglich der Schädlichkeit der gefundenen Auffäl ligkeiten/Defekte im späteren Verwendung im Halbleiterbauelements liefert. Eine Zweitmessung eines möglicherweise schädlichen Defektes, wie ihn der Stand der Technik vorschlägt, ist dabei nicht mehr erforderlich.
Die Erfinder haben ferner erkannt, dass eine Kombination der Messergebnisse nach unterschiedlichen Fertigungsschritten weitere vorteilhafte Effekte mit sich bringt: Zum einen können für den Bauelementprozess kritische Pinholes an der Oberfläche ein- deutig von unkritischen unter der Oberfläche separiert werden. Zum anderen kann die Nachweisgrenze der Infrarotmessung für die eindeutige Klassifikation von Pinholes von derzeit ca. 20pm auf deutlich unter 10pm verbessert werden.
Figure imgf000011_0001
Figure imgf000012_0001
Tabelle 1: Beispiel der durchgeführten Fertigungsschritte und der nachfolgenden Messmethoden. Bei Durchführung des erfinderischen Verfahrens kann die Kontroll- messung entfallen.
Die vorstehende Beschreibung beispielhafter Ausführungsformen ist exemplarisch zu verstehen. Die damit erfolgte Offenbarung ermöglicht es dem Fachmann einerseits, die vorliegende Erfindung und die damit verbundenen Vorteile zu verstehen, und um fasst andererseits im Verständnis des Fachmanns auch offensichtliche Abänderungen und Modifikationen der beschriebenen Strukturen und Verfahren. Daher sollen alle derartigen Abänderungen und Modifikationen sowie Äquivalente durch den Schutzbe- reich der Ansprüche abgedeckt sein.

Claims

Patentansprüche
1. Verfahren zur Herstellung einer Halbleiterscheibe umfassend:
Herstellung eines Einkristalls,
Zerteilen des Einkristalls in Kristallstücke, eine Reihe von Fertigungsschritten zur Fertigung von Halbleiterwafern und eine jeweils darauffolgende Messung, die positionsbezogene Messergebnisse liefert, wobei die Anzahl der unterscheidbaren Kombinationen aus Fertigungsschritt und Messung größer eins ist,
Speicherung der positionsbezogenen Messergebnisse der Halbleiterscheibe und Entscheidung, ob die Halbleiterscheibe für einen Bauelementprozess vorgesehen wird, dadurch gekennzeichnet, dass nach Durchführung der vorgesehenen Fertigungsschritte und Messungen alle Messergebnisse für die Entscheidung verwendet werden.
2. Verfahren zur Herstellung einer Halbleiterscheibe nach Anspruch 1 , dadurch ge kennzeichnet, dass die Reihe der Fertigungsschritte Elemente aus der Liste der Fertigungsschritte MWS, ENG, FAP, CMP, DSP, CVD, DDG, Etch, Edge Round, Edge Polish enthält und dass die Liste der Messungen Elemente aus der Liste Widerstandsmessung, Lichtstreuung, Ultraschallmessung, SIRD, Lebensdauer, freie Weglänge, lokale Geometrie, Mikroskopie, Massenspektroskopie, Infrarotspektroskopie enthält.
3. Verfahren nach einem der vorgehenden Ansprüche, dadurch gekennzeichnet, dass nach dem Zerteilen des Einkristalls die Kristallstücke einer Ultraschallunter- suchung unterworfen werden und die gewonnenen Daten ortsaufgelöst gespei chert werden.
4. Verfahren einem der vorigen Ansprüche, dadurch gekennzeichnet, dass die Mes sergebnisse für die Beurteilung einzelner lokaler Bereiche auf der Halbleiterschei be verwendet werden.
5. Verfahren nach einem der vorigen Ansprüche, dadurch gekennzeichnet, dass die Messergebnisse zur Beurteilung einzelner Defektarten verwendet werden.
6. Verfahren nach einem der vorigen Ansprüche, dadurch gekennzeichnet, dass die Messergebnisse zur Beurteilung einzelner Defekte verwendet werden.
7. Verfahren nach einem der vorigen Ansprüche, dadurch gekennzeichnet, dass zur
Auswertung der Messergebnisse automatisiert mittels künstlicher Intelligenz aus gewertet werden.
PCT/EP2020/078234 2019-10-23 2020-10-08 Verfahren zur herstellung von halbleiterscheiben WO2021078527A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019216267.3 2019-10-23
DE102019216267.3A DE102019216267A1 (de) 2019-10-23 2019-10-23 Verfahren zur Herstellung von Halbleiterscheiben

Publications (1)

Publication Number Publication Date
WO2021078527A1 true WO2021078527A1 (de) 2021-04-29

Family

ID=72811845

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2020/078234 WO2021078527A1 (de) 2019-10-23 2020-10-08 Verfahren zur herstellung von halbleiterscheiben

Country Status (3)

Country Link
DE (1) DE102019216267A1 (de)
TW (1) TWI752683B (de)
WO (1) WO2021078527A1 (de)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10007390A1 (de) 1999-03-13 2000-10-12 Wolters Peter Werkzeugmasch Zweischeiben-Poliermaschine, insbesondere zur Bearbeitung von Halbleiterwafern
US20030054650A1 (en) 2001-07-05 2003-03-20 Wacker Siltronic Gesellschaft Fur Halbleitermaterialien Ag Process for material-removing machining of both sides of semiconductor wafers
US20080032429A1 (en) 2005-11-09 2008-02-07 Da Chen Methods, defect review tools, and systems for locating a defect in a defect review process
US20080163140A1 (en) 2006-12-06 2008-07-03 Christophe Fouquet Methods, designs, defect review tools, and systems for determining locations on a wafer to be reviewed during defect review
US7829467B2 (en) 2006-05-04 2010-11-09 Siltronic Ag Method for producing a polished semiconductor
DE102008045534B4 (de) 2008-09-03 2011-12-01 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
US8500516B2 (en) 2009-11-11 2013-08-06 Siltronic Ag Method for polishing a semiconductor wafer
DE102013212850A1 (de) 2013-07-02 2013-09-12 Siltronic Ag Verfahren zur Politur der Kante einer Halbleiterscheibe
US20130288403A1 (en) * 2012-04-25 2013-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods of automatically detecting failure patterns for semiconductor wafer fabrication processes
WO2016201579A1 (en) * 2015-06-18 2016-12-22 Aurora Solar Technologies (Canada) Inc. Solar cell emitter characterization using non-contact dopant concentration and minority carrier lifetime measurement
WO2018149631A1 (de) 2017-02-14 2018-08-23 Siltronic Ag Drahtsäge, drahtführungsrolle und verfahren zum gleichzeitigen abtrennen einer vielzahl von scheiben von einem stab
WO2019020387A1 (de) 2017-07-26 2019-01-31 Siltronic Ag Epitaktisch beschichtete halbleiterscheibe aus einkristallinem silizium und verfahren zu deren herstellung
DE102017215705A1 (de) 2017-09-06 2019-03-07 Siltronic Ag Vorrichtung und Verfahren zum doppelseitigen Schleifen von Halbleiterscheiben
US20190302734A1 (en) * 2018-03-28 2019-10-03 Kla-Tencor Corporation Auto-Correlation of Wafer Characterization Data and Generation of Composite Wafer Metrics During Semiconductor Device Fabrication

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7130667B2 (ja) * 2017-04-20 2022-09-05 ジルテクトラ ゲゼルシャフト ミット ベシュレンクテル ハフツング 構成部材が設けられた固体層を薄化する方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10007390A1 (de) 1999-03-13 2000-10-12 Wolters Peter Werkzeugmasch Zweischeiben-Poliermaschine, insbesondere zur Bearbeitung von Halbleiterwafern
US20030054650A1 (en) 2001-07-05 2003-03-20 Wacker Siltronic Gesellschaft Fur Halbleitermaterialien Ag Process for material-removing machining of both sides of semiconductor wafers
US20080032429A1 (en) 2005-11-09 2008-02-07 Da Chen Methods, defect review tools, and systems for locating a defect in a defect review process
US7829467B2 (en) 2006-05-04 2010-11-09 Siltronic Ag Method for producing a polished semiconductor
US20080163140A1 (en) 2006-12-06 2008-07-03 Christophe Fouquet Methods, designs, defect review tools, and systems for determining locations on a wafer to be reviewed during defect review
DE102008045534B4 (de) 2008-09-03 2011-12-01 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
US8500516B2 (en) 2009-11-11 2013-08-06 Siltronic Ag Method for polishing a semiconductor wafer
US20130288403A1 (en) * 2012-04-25 2013-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods of automatically detecting failure patterns for semiconductor wafer fabrication processes
DE102013212850A1 (de) 2013-07-02 2013-09-12 Siltronic Ag Verfahren zur Politur der Kante einer Halbleiterscheibe
WO2016201579A1 (en) * 2015-06-18 2016-12-22 Aurora Solar Technologies (Canada) Inc. Solar cell emitter characterization using non-contact dopant concentration and minority carrier lifetime measurement
WO2018149631A1 (de) 2017-02-14 2018-08-23 Siltronic Ag Drahtsäge, drahtführungsrolle und verfahren zum gleichzeitigen abtrennen einer vielzahl von scheiben von einem stab
WO2019020387A1 (de) 2017-07-26 2019-01-31 Siltronic Ag Epitaktisch beschichtete halbleiterscheibe aus einkristallinem silizium und verfahren zu deren herstellung
DE102017215705A1 (de) 2017-09-06 2019-03-07 Siltronic Ag Vorrichtung und Verfahren zum doppelseitigen Schleifen von Halbleiterscheiben
US20190302734A1 (en) * 2018-03-28 2019-10-03 Kla-Tencor Corporation Auto-Correlation of Wafer Characterization Data and Generation of Composite Wafer Metrics During Semiconductor Device Fabrication

Also Published As

Publication number Publication date
DE102019216267A1 (de) 2021-04-29
TWI752683B (zh) 2022-01-11
TW202121524A (zh) 2021-06-01

Similar Documents

Publication Publication Date Title
DE102010026351B4 (de) Verfahren und Vorrichtung zur Untersuchung einer Halbleiterscheibe
US11526979B2 (en) Method of defect classification and system thereof
DE10000690B4 (de) Verfahren zum Bestimmen des Ausbeute-Einflusses von Prozessschritten für Halbleiterwafer
DE112016004097B4 (de) Waferinspektionsverfahren und Waferinspektionsvorrichtung
DE112015003394B4 (de) Vorrichtung zur gleichzeitigen dunkelfeldinspektion und inspektion mittels differentialinterferenzkontrast
DE112016004591T5 (de) Bewertungsverfahren für Halbleiterwafer und Halbleiterwafer
DE112013001409T5 (de) Prozess und Vorrichtung zum Messen der Kristallfraktion von Kristallinen Monocast-Siliziumwafern
DE112019001445T5 (de) Gezielter rückruf von halbleiterbauelementen aufgrund von herstellungsdaten
EP1607738A1 (de) Verfahren und System zur Inspektion eines Wafers
EP1625388A1 (de) Verfahren und vorrichtung zur optischen qualitätsprüfung von objekten mit vor-zugsweise kreisförmig umlaufendem rand
DE102012222867B4 (de) Defektuntersuchungsverfahren
DE112017004904T5 (de) Verfahren zur Bewertung von Siliciumwafern, Verfahren zur Bewertung eines Herstellungsprozesses für Siliciumwafer, Verfahren zur Herstellung von Siliciumwafern, sowie ein Siliciumwafer
DE102017210694A1 (de) Detektionsverfahren für einen inneren Riss und Detektionsvorrichtung für einen inneren Riss
DE112016004547T5 (de) Vorrichtung zum inspizieren einer hinteren oberfläche eines epitaxialwafers und verfahren zum inspizieren einer hinteren oberfläche eines epitaxialwafers unter verwendung derselben
DE112013003142T5 (de) Halbleiterwafer-Bewertungsverfahren und Halbleiterwafer-Herstellungsverfahren
DE10027826A1 (de) System and Method for Finding Defective Tools in a Semiconductor Fabrication Facility
DE10083372B4 (de) Verfahren zum Untersuchen der Oberfläche von Halbleiterwafern
US7405817B2 (en) Method and apparatus for classifying defects of an object
WO2021078527A1 (de) Verfahren zur herstellung von halbleiterscheiben
DE19804370A1 (de) Verfahren und Vorrichtung zum Detektieren des Oberflächenzustandes eines Wafers
DE112017008019T5 (de) Halbleitersubstrat für die bewertung und ein dieses verwendendes verfahren zum bewerten der fehlererfassungsempfindlichkeit einer prüfeinrichtung
DE102008001174B9 (de) Inspektionssystem und -verfahren für die optische Untersuchung von Objektoberflächen, insbesondere von Waferoberflächen
EP1420314A2 (de) Verfahren, Vorrichtung, computerlesbares Speichermedium und Computerprogramm-Element zum Überwachen eines Herstellungsprozesses einer Mehrzahl von physikalischen Objekten
DE112019000461T5 (de) Bewertungsverfahren für Halbleiterwafer und Herstellungsverfahren für Halbleiterwafer
DE10141051A1 (de) Anordnung und Verfahren zur Inspektion von unstruktuierten Wafern

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20789072

Country of ref document: EP

Kind code of ref document: A1

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
122 Ep: pct application non-entry in european phase

Ref document number: 20789072

Country of ref document: EP

Kind code of ref document: A1