WO2021045341A1 - 무선랜 시스템에서의 a-ppdu를 송수신하는 방법 및 이를 위한 장치 - Google Patents

무선랜 시스템에서의 a-ppdu를 송수신하는 방법 및 이를 위한 장치 Download PDF

Info

Publication number
WO2021045341A1
WO2021045341A1 PCT/KR2020/004409 KR2020004409W WO2021045341A1 WO 2021045341 A1 WO2021045341 A1 WO 2021045341A1 KR 2020004409 W KR2020004409 W KR 2020004409W WO 2021045341 A1 WO2021045341 A1 WO 2021045341A1
Authority
WO
WIPO (PCT)
Prior art keywords
ppdu
edmg
sta
data field
field
Prior art date
Application number
PCT/KR2020/004409
Other languages
English (en)
French (fr)
Inventor
김진민
이규인
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to US17/640,243 priority Critical patent/US20220353123A1/en
Publication of WO2021045341A1 publication Critical patent/WO2021045341A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2602—Signal structure
    • H04L27/261—Details of reference signals
    • H04L27/2613—Structure of the reference signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2602—Signal structure
    • H04L27/2605—Symbol extensions, e.g. Zero Tail, Unique Word [UW]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0006—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format
    • H04L1/0007—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format by modifying the frame length
    • H04L1/0008—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format by modifying the frame length by supplementing frame payload, e.g. with padding bits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/01—Equalisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2602—Signal structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2602—Signal structure
    • H04L27/2603—Signal structure ensuring backward compatibility with legacy system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H04L27/2627—Modulators
    • H04L27/2634—Inverse fast Fourier transform [IFFT] or inverse discrete Fourier transform [IDFT] modulators in combination with other circuits for modulation
    • H04L27/2636—Inverse fast Fourier transform [IFFT] or inverse discrete Fourier transform [IDFT] modulators in combination with other circuits for modulation with FFT or DFT modulators, e.g. standard single-carrier frequency-division multiple access [SC-FDMA] transmitter or DFT spread orthogonal frequency division multiplexing [DFT-SOFDM]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W84/00—Network topologies
    • H04W84/02—Hierarchically pre-organised networks, e.g. paging networks, cellular networks, WLAN [Wireless Local Area Network] or WLL [Wireless Local Loop]
    • H04W84/10—Small scale networks; Flat hierarchical networks
    • H04W84/12—WLAN [Wireless Local Area Networks]

Definitions

  • the present specification relates to a technique for transmitting and receiving A-PPDU in a wireless LAN system, and more particularly, to a method and apparatus for transmitting and receiving A-PPDU in consideration of GI.
  • IEEE 802.11a and b refer to 2.4. In GHz or 5 GHz, an unlicensed band is used, IEEE 802.11b provides a transmission rate of 11 Mbps, and IEEE 802.11a provides a transmission rate of 54 Mbps.
  • IEEE 802.11g provides a transmission rate of 54 Mbps by applying orthogonal frequency-division multiplexing (OFDM) at 2.4 GHz.
  • IEEE 802.11n applies multiple input multiple output-OFDM (MIMO-OFDM) to provide a transmission rate of 300 Mbps for four spatial streams.
  • IEEE 802.11n supports a channel bandwidth of up to 40 MHz, and in this case, a transmission rate of 600 Mbps is provided.
  • the above-described wireless LAN standard uses a bandwidth of up to 160 MHz, supports 8 spatial streams, and passes through the IEEE 802.11ac standard supporting a speed of up to 1 Gbit/s, and discussion on IEEE 802.11ax standardization is being made.
  • IEEE 802.11ad defines performance improvement for ultra-high throughput in the 60 GHz band, and discussion on IEEE 802.11ay for introducing channel bonding and MIMO technology for the first time in such an IEEE 802.11ad system is being made.
  • the present specification proposes a method and apparatus for transmitting and receiving A-PPDU in a wireless LAN system.
  • This specification proposes a method and apparatus for transmitting and receiving A-PPDU.
  • This embodiment proposes a method of generating an A-PPDU by securing the minimum number of symbol blocks of an A-PPDU in an 802.11ay system. This is because, when the GI of the non-EMDG portion of the A-PPDU and the GI of the EDMG part are different, the FFT window of the receiver is different, and thus there is a problem that FDE cannot be performed. This embodiment proposes a method for solving the above problem.
  • the A-PPDU may correspond to the Enhanced Directional Multi-Gigabit (EDMG) PPDU defined in the 802.11ay system.
  • the transmitting STA may be an access point (AP) or a wireless audio/video (AV) device.
  • the receiving STA may be an STA (station) or a wireless AV device.
  • the wireless AV device may be a main body device (set-top box), a display device (TV), and a remote control device (remote control).
  • the transmitting station (STA) generates an Aggregated-Physical Protocol Data Unit (A-PPDU).
  • A-PPDU Aggregated-Physical Protocol Data Unit
  • the transmitting STA transmits the A-PPDU to the receiving STA.
  • the first and second PPDUs are aggregated.
  • the first PPDU includes an L (Legacy)-Header field, a first EDMG (Enhanced Directional Multi-Gigabit)-Header field, and a first data field.
  • L Legacy
  • EDMG Enhanced Directional Multi-Gigabit
  • the second PPDU includes a second EDMG-Header field and a second data field.
  • GIs may be inserted at both ends of the first and second data fields.
  • the types of GI may include short GI, normal GI, and long GI.
  • the short GI is generated based on a golay sequence having a length of 32
  • the normal GI is generated based on a golay sequence having a length of 64
  • the long GI may be generated based on a golay sequence having a length of 128.
  • the GI inserted into the L-Header field may be generated based on a golay sequence having a length of 64. Accordingly, a GI inserted into the L-Header field and a GI inserted into the first and second data fields may have different lengths. If the lengths of the GIs are different, the receiving STA may have a problem that the FFT window is different and thus the FDE cannot be performed.
  • the present embodiment proposes a method for solving the problem by adjusting the starting point of the FFT window of the receiving STA by increasing the length of the first PPDU by adding zero padding or a dummy value to the first PPDU.
  • the receiving STA obtains GI type information and length information of the first PPDU by securing the minimum number of symbol blocks in the decoding process, and satisfies the cyclic characteristics in all durations.
  • FDE can be performed for A-PPDU.
  • FIG. 1 is a diagram showing an example of a configuration of a wireless LAN system.
  • FIG. 2 is a diagram showing another example of a configuration of a wireless LAN system.
  • FIG. 3 is a diagram for explaining a channel in a 60 GHz band for explaining a channel bonding operation according to an embodiment of the present invention.
  • FIG. 4 is a diagram illustrating a basic method of performing channel bonding in a wireless LAN system.
  • 5 is a diagram for describing a configuration of a beacon interval.
  • FIG. 6 is a diagram illustrating a physical configuration of an existing radio frame.
  • 7 and 8 are diagrams for explaining the configuration of a header field of the radio frame of FIG. 6.
  • FIG. 9 is a diagram showing a PPDU structure applicable to the present invention.
  • FIG. 10 is a diagram schematically showing a PPDU structure applicable to the present invention.
  • FIG. 11 is a diagram illustrating an operation of performing beamforming for one channel according to an example of the present invention.
  • FIG. 13 and 14 are diagrams illustrating examples of a SLS (Sector Level Sweep) step.
  • 15 is an example of a structure of a SU PPDU for a short GI in a 2.16GHz or 2.16+2.16GHz channel.
  • 16 is an example of a structure of a SU PPDU for a normal GI in a 2.16GHz or 2.16+2.16GHz channel.
  • 17 is an example of a structure of a SU PPDU for a long GI in a 2.16GHz or 2.16+2.16GHz channel.
  • FIG. 22 shows an example of an A-PPDU format in which a short GI is used.
  • FIG. 23 shows an example of satisfying the cyclic property when performing FDE in Duration A of the A-PPDU of FIG. 22.
  • FIG. 25 shows an example in which the cyclic property is not satisfied when performing FDE in Duration C of the A-PPDU of FIG. 22.
  • FIG. 26 shows an example of satisfying the cyclic property when performing FDE in Duration D of the A-PPDU of FIG. 22.
  • FIG. 27 shows an example of an A-PPDU format in which normal GI is used.
  • FIG. 28 shows an example of satisfying the cyclic property when performing FDE in Duration A of the A-PPDU of FIG. 27.
  • FIG. 29 shows an example in which the cyclic property is not satisfied when performing FDE in Duration B of the A-PPDU of FIG. 27.
  • FIG. 30 shows an example of satisfying the cyclic property when performing FDE in Duration C of the A-PPDU of FIG. 27.
  • FIG. 31 shows an example of an A-PPDU format in which a long GI is used.
  • FIG. 32 shows an example of satisfying the cyclic property when performing FDE in Duration A of the A-PPDU of FIG. 31.
  • FIG. 34 shows an example of satisfying the cyclic property when performing FDE in Duration C of the A-PPDU of FIG. 31.
  • FIG. 35 shows an example in which the cyclic property is not satisfied when performing FDE in Duration D of the A-PPDU of FIG. 31.
  • FIG. 36 shows an example of satisfying the cyclic property when performing FDE in Duration E of the A-PPDU of FIG. 31.
  • 39 shows an example of increasing the number of symbol blocks in an Nth PPDU in an A-PPDU in which a long GI is used.
  • 40 is a flowchart illustrating a procedure for transmitting an A-PPDU by a transmitting STA according to the present embodiment.
  • 41 is a flowchart illustrating a procedure for a receiving STA to receive an A-PPDU according to this embodiment.
  • FIG. 42 is a flowchart illustrating a procedure for transmitting an A-PPDU by a transmitting STA according to the present embodiment.
  • 43 is a flowchart illustrating a procedure for a receiving STA to receive an A-PPDU according to the present embodiment.
  • 45 shows a modified example of the transmitting device and/or the receiving device of the present specification.
  • a or B (A or B) may mean “only A”, “only B” or “both A and B”.
  • a or B (A or B)” may be interpreted as “A and/or B (A and/or B)”.
  • A, B or C (A, B or C) means “only A”, “only B”, “only C” or “A, B and C” in any and all combinations (any It can mean a combination of A, B and C)”.
  • a forward slash (/) or comma used herein may mean “and/or”.
  • A/B may mean “A and/or B”. Accordingly, “A/B” may mean “only A”, “only B”, or “both A and B”.
  • A, B, C may mean “A, B, or C”.
  • At least one of A and B may mean “only A”, “only B” or “both A and B”.
  • the expression “at least one of A or B” or “at least one of A and/or B” means “at least one It can be interpreted the same as “at least one of A and B”.
  • “at least one of A, B and C” means “only A”, “only B”, “only C” or “A, B and C It can mean any combination of A, B and C”.
  • “at least one of A, B or C” or “at least one of A, B and/or C” means It can mean “at least one of A, B and C”.
  • parentheses used in the present specification may mean “for example”.
  • the following example of the present specification can be applied to various wireless communication systems.
  • the following example of the present specification may be applied to a wireless local area network (WLAN) system.
  • WLAN wireless local area network
  • this specification can be applied to the IEEE 802.11a/g/n/ac standard or the IEEE 802.11ay standard.
  • the present specification can be applied to the newly proposed EHT standard or IEEE 802.11be standard.
  • an example of the present specification may be applied to the EHT standard or a new wireless LAN standard that is enhanced with IEEE 802.11be.
  • an example of the present specification may be applied to a mobile communication system.
  • LTE Long Term Evolution
  • 3GPP 3rd Generation Partnership Project
  • an example of the present specification may be applied to a communication system of 5G NR standard based on 3GPP standard.
  • Wireless LAN Wireless LAN, WLAN
  • Wireless LAN system general
  • FIG. 1 is a diagram showing an example of a configuration of a wireless LAN system.
  • the wireless LAN system includes one or more basic service sets (BSS).
  • BSS is a set of stations (Stations, STAs) that can successfully synchronize and communicate with each other.
  • the STA is a logical entity including a medium access control (MAC) and a physical layer interface for a wireless medium, and includes an access point (AP) and a non-AP STA (Non-AP Station). Includes.
  • MAC medium access control
  • AP access point
  • Non-AP Station a portable terminal operated by a user
  • Non-AP STA is a terminal, a wireless transmit/receive unit (WTRU), a user equipment (UE), a mobile station (MS), a mobile terminal, or a mobile subscriber. It may also be referred to by other names such as Mobile Subscriber Unit.
  • the AP is an entity that provides access to a distribution system (DS) through a wireless medium to an associated station (STA) coupled to the AP.
  • the AP may be referred to as a centralized controller, a base station (BS), a Node-B, a base transceiver system (BTS), a personal basic service set central point/access point (PCP/AP), or a site controller.
  • BSS can be classified into an infrastructure BSS and an independent BSS (IBSS).
  • IBSS independent BSS
  • IBSS refers to a BSS that does not include an AP, and does not include an AP, so that access to the DS is not allowed to form a self-contained network.
  • FIG. 2 is a diagram showing another example of a configuration of a wireless LAN system.
  • the BSS shown in FIG. 2 is an infrastructure BSS.
  • the infrastructure BSS includes one or more STAs and APs.
  • communication between non-AP STAs is performed via an AP in principle, but direct communication between non-AP STAs is also possible when a direct link is established between non-AP STAs.
  • a plurality of infrastructure BSSs may be interconnected through a DS.
  • a plurality of BSSs connected through the DS is referred to as an extended service set (ESS).
  • STAs included in the ESS can communicate with each other, and within the same ESS, non-AP STAs can communicate seamlessly and move from one BSS to another BSS.
  • the DS is a mechanism for connecting a plurality of APs, and does not necessarily have to be a network, and there is no limitation on its form as long as it can provide a predetermined distribution service.
  • the DS may be a wireless network such as a mesh network, or may be a physical structure that connects APs to each other.
  • FIG. 3 is a diagram for explaining a channel in a 60 GHz band for explaining a channel bonding operation according to an embodiment of the present invention.
  • channels may be configured in the 60 GHz band, and a general channel bandwidth may be 2.16 GHz.
  • the ISM band (57 GHz ⁇ 66 GHz) usable at 60 GHz can be specified differently according to each country's situation.
  • channel 2 of the channels shown in FIG. 3 can be used in all regions and thus can be used as a default channel.
  • Channels 2 and 3 can be used in most cadastral sites except Australia, and can be used for channel bonding.
  • channels used for channel bonding may be various, and the present invention is not limited to a specific channel.
  • FIG. 4 is a diagram illustrating a basic method of performing channel bonding in a wireless LAN system.
  • FIG. 4 illustrates that two 20MHz channels are combined in an IEEE 802.11n system to operate by 40MHz channel bonding.
  • 40/80/160 MHz channel bonding will be possible.
  • the exemplary two channels of FIG. 4 include a primary channel and a secondary channel, and the STA may review a channel state for a primary channel among the two channels in a CSMA/CA method. If the primary channel is idle for a certain backoff interval and the backoff count becomes 0, when the auxiliary channel is idle for a predetermined time (eg, PIFS), the STA is the primary channel and Data can be transmitted by combining auxiliary channels.
  • a predetermined time eg, PIFS
  • channel bonding is performed based on contention as shown in FIG. 4, channel bonding is possible only when the auxiliary channel remains idle for a certain period of time at the time when the backoff count for the primary channel expires as described above. Therefore, the use of channel bonding is very limited, and it is difficult to flexibly respond to media conditions.
  • an aspect of the present invention proposes a scheme in which an AP transmits scheduling information to STAs to perform access based on scheduling. Meanwhile, another aspect of the present invention proposes a method of performing channel access based on contention based on the above-described scheduling or independently of the above-described scheduling. In addition, another aspect of the present invention proposes a method of performing communication through a spatial sharing technique based on beamforming.
  • 5 is a diagram for describing a configuration of a beacon interval.
  • the time of the medium can be divided into beacon intervals. Sub-sections within the beacon interval may be referred to as an access period. Different access sections within one beacon interval may have different access rules. Information on such an access period may be transmitted to a non-AP STA or a non-PCP by an AP or a Personal Basic Service Set Control Point (PCP).
  • PCP Personal Basic Service Set Control Point
  • one beacon interval may include one beacon header interval (BHI) and one data transfer interval (DTI).
  • BHI may include a beacon transmission interval (BTI), association beamforming training (A-BFT), and announcement transmission interval (ATI) as shown in FIG. 4.
  • BTI refers to a period in which one or more DMG beacon frames can be transmitted.
  • A-BFT refers to a section in which beamforming training is performed by an STA that has transmitted a DMG beacon frame during a preceding BTI.
  • ATI refers to a request-response-based management access interval between a PCP/AP and a non-PCP/non-AP STA.
  • the data transfer interval is a period in which frame exchange between STAs is performed, and as shown in FIG. 5, one or more contention based access periods (CBAPs) and one or more service periods (SPs) may be allocated.
  • CBAPs contention based access periods
  • SPs service periods
  • FIG. 5 shows an example in which two CBAPs and two SPs are allocated, but this is exemplary and does not need to be limited thereto.
  • the TDD SP (Service Period).
  • the TDD SP consists of one or more consecutive and contiguous TDD intervals specified by the TDD slot structure element (TDD interval 1, TDD interval 2, ..., TDD interval Q).
  • the TDD interval includes one or more TDD slots. Adjacent TDD slots are shown in FIG. 5 and must be temporally separated by a guard time (GT) defined by a TDD slot structure element (according to FIG. 5, they are temporally separated by GT1, GT2, and GT3). . If all STA operations are the same, transmission and reception of adjacent TDD slots allocated to the same STA pair may continue between adjacent TDD slots.
  • GT guard time
  • An STA that intends to transmit data through a beamforming operation is referred to as an initiator, and an STA that receives data from the initiator is referred to as a responder.
  • the initiator transmits data (or frames) in TX TDD slots (TDD slot 0, TDD slot 1, ..., TDD slot i) to the responder, and the responder transmits RX TDD slots (TDD slots) from the initiator.
  • Data (or frames) can be received at i+1, TDD slot i+2, ..., TDD slot M).
  • the wireless LAN system can provide the following three different modulation modes.
  • FIG. 6 is a diagram illustrating a physical configuration of an existing radio frame.
  • DMG Directional Multi-Gigabit
  • the preamble of the radio frame may include a short training field (STF) and a channel estimation (CE).
  • the radio frame may include a data field as a header and a payload, and a TRN (Training) field for selectively beamforming.
  • 7 and 8 are diagrams for explaining the configuration of a header field of the radio frame of FIG. 6.
  • FIG. 7 shows a case in which a single carrier (SC) mode is used.
  • SC single carrier
  • the header is information indicating the initial value of scrambling, MCS (Modulation and Coding Scheme), information indicating the length of data, information indicating the presence of an additional PPDU (Physical Protocol Data Unit), packet type, training length, and aggregation. It may include information such as whether or not, whether a beam training is requested, whether the last RSSI (Received Signal Strength Indicator), whether or not truncation, or HCS (Header Check Sequence).
  • the header has 4 bits of reserved bits, and such reserved bits may be used in the following description.
  • FIG. 8 shows a detailed configuration of a header when the OFDM mode is applied.
  • the OFDM header includes information indicating the initial value of scrambling, MCS, information indicating the length of data, information indicating whether an additional PPDU exists, packet type, training length, whether aggregation, whether or not to request beam training, the last RSSI, whether to cut off, or HCS. Information such as (Header Check Sequence) may be included.
  • the header has 2 bits of reserved bits, and in the following description, as in the case of FIG. 7, such reserved bits may be used.
  • the IEEE 802.11ay system is considering the introduction of channel bonding and MIMO technology for the first time in the existing 11ad system.
  • a new PPDU structure is required. That is, with the existing 11ad PPDU structure, there is a limit to supporting legacy terminals and implementing channel bonding and MIMO at the same time.
  • a new field for 11ay UE may be defined after the legacy preamble and the legacy header field for supporting the legacy UE, and channel bonding and MIMO may be supported through the newly defined field.
  • FIG. 9 is a diagram showing a PPDU structure according to a preferred embodiment of the present invention.
  • a horizontal axis may correspond to a time domain and a vertical axis may correspond to a frequency domain.
  • a frequency band of a certain size may exist between a frequency band (eg, 1.83 GHz) used in each channel.
  • a legacy preamble (legacy STF, legacy CE) is transmitted in duplicate through each channel.
  • a new STF and CE are simultaneously transmitted along with the legacy preamble through a 400MHz band between each channel. Transfer of the field (gap filling) may be considered.
  • the PPDU structure according to the present invention transmits ay STF, ay CE, ay header B, and payload to a wideband after a legacy preamble, a legacy header, and ay header A.
  • ay header and an ay payload field transmitted after the header field may be transmitted through channels used for bonding.
  • EDMG enhanced directional multi-gigabit
  • a total of 6 or 8 channels may exist in 11ay, and a single STA may bond and transmit up to 4 channels. Accordingly, the ay header and the ay payload can be transmitted through bandwidths of 2.16GHz, 4.32GHz, 6.48GHz, and 8.64GHz.
  • the PPDU format when the legacy preamble is repeatedly transmitted without performing Gap-Filling as described above may also be considered.
  • the ay STF, ay CE, and ay header B are broadband after the legacy preamble, the legacy header, and the ay header A without the GF-STF and GF-CE fields shown by dotted lines in FIG. It has a form of transmission.
  • FIG. 10 is a diagram schematically showing a PPDU structure applicable to the present invention. If the above-described PPDU format is simply summarized, it can be expressed as shown in FIG. 10.
  • the PPDU format applicable to the 11ay system is L-STF, L-CEF, L-Header, EDMG-Header-A, EDMG-STF, EDMG-CEF, EDMG-Header-B, Data
  • a TRN field may be included, and the fields may be selectively included according to the type of PPDU (eg, SU PPDU, MU PPDU, etc.).
  • a portion including the L-STF, L-CEF, and L-header fields may be referred to as a non-EDMG portion, and the remaining portion may be referred to as an EDMG region.
  • the L-STF, L-CEF, L-Header, and EDMG-Header-A fields may be referred to as pre-EDMG modulated fields, and the rest may be referred to as EDMG modulated fields.
  • the (legacy) preamble part of the PPDU as described above is packet detection, automatic gain control (AGC), frequency offset estimation, synchronization, indication of modulation (SC or OFDM), and channel measurement. Can be used for (channel estimation).
  • the format of the preamble may be common for the OFDM packet and the SC packet.
  • the preamble may be composed of a short training field (STF) and a channel estimation (CE) field located after the STF field.
  • STF short training field
  • CE channel estimation
  • the preamble is the part of the PPDU that is used for packet detection, AGC, frequency offset estimation, synchronization, indication of modulation (SC or OFDM) and channel estimation.
  • the preamble is composed of two parts: the Short Training field and the Channel Estimation field.
  • the conventional 11ad system only discloses a beamforming method for one channel, and does not suggest a beamforming method applicable to a plurality of channels at all. Accordingly, the present invention proposes a beamforming procedure applicable to a data transmission method (eg, channel bonding, channel combining, FDMA, etc.) through a plurality of channels according to the 11ay system.
  • a data transmission method eg, channel bonding, channel combining, FDMA, etc.
  • FIG. 11 is a diagram illustrating an operation of performing beamforming for one channel according to an example of the present invention.
  • an STA that intends to transmit data through a beamforming operation is referred to as an initiator, and an STA that receives data from the initiator is referred to as a responder.
  • an STA that receives data from the initiator is referred to as a responder.
  • channels eg, CH1, CH2
  • the configuration of the present invention can be extended and applied to channel bonding and channel bonding through three or more channels.
  • the beamforming procedure according to an example of the present invention includes a SLS (Sector Level Sweep) phase, a channel bonding setup phase, and a channel bonding transmission phase. ).
  • SLS System Level Sweep
  • channel bonding setup phase a channel bonding setup phase
  • channel bonding transmission phase a channel bonding transmission phase
  • a directional transmission method rather than an omni transmission method may be applied.
  • STAs wishing to transmit and receive data may know each other about the TX or RX best sector for the initiator and the responder through the SLS process.
  • BF training that occurs within A-BFT (Association BeamForming Training) allocation AP or PCP/AP is an initiator, and non-AP and non-PCP/AP STAs are responders.
  • the source (EDMG) STA of the SP is an initiator, and the destination STA of the SP is a responder.
  • TXOP Transmission Opportunity
  • the link from the initiator to the responder is referred to as an initiator link, and the link from the responder to the initiator is referred to as a responder link.
  • BF training begins with SLS (Sector Level Sweep) from the initiator.
  • SLS System Level Sweep
  • the purpose of the SLS step is to enable communication between two STAs at the control PHY rate or higher MCS.
  • the SLS stage only provides for transmitting BF training.
  • the SLS may be followed by a Beam Refinement Protocol or Beam Refinement Phase (BRP).
  • BRP Beam Refinement Phase
  • the purpose of the BRP phase is to enable reception training and to enable iterative refinement of AWV (Antenna Weight Vector) of all transmitters and receivers in all STAs. If one of the STAs participating in the beam training chooses to use only one transmit antenna pattern, the receive training may be performed as part of the SLS step.
  • AWV Alterna Weight Vector
  • the SLS step may include the following four elements: Initiator Sector Sweep (ISS) for training an initiator link, and RSS (Responder Sector Sweep) for training a responder link. , SSW feedback, SSW ACK.
  • ISS Initiator Sector Sweep
  • RSS Responder Sector Sweep
  • the initiator initiates the SLS phase by sending the frame(s) of the ISS.
  • the responder does not start transmitting frame(s) of RSS before the ISS has been successfully completed. However, there may be exceptions when the ISS occurs within the BTI.
  • the initiator does not initiate SSW feedback before the RSS phase has been successfully completed. However, there may be an exception when the RSS occurs within the A-BFT.
  • the responder does not initiate the initiator's SSW ACK within the A-BFT.
  • the responder initiates the initiator's SSW ACK immediately after successful completion of the initiator's SSW feedback.
  • the BF frame transmitted by the initiator during the SLS phase may include an (EDMG) beacon frame, an SSW frame, and an SSW feedback frame.
  • the BF frame transmitted by the responder may include an SSW frame and an SSW-ACK frame.
  • TXSS Transmit Sector Sweep
  • the initiator and responder posess their own transmission sectors at the end of the SLS step. If the ISS or RSS employs a receive sector sweep, each responder or initiator will have their own receive sector.
  • the STA does not change the transmit power during the sector sweep.
  • FIG. 13 and 14 are diagrams illustrating examples of an SLS step.
  • the branch office has many sectors, and the responder has one transmission sector and a reception sector used in RSS. Accordingly, the responder transmits all responder SSW frames through the same transmission sector, and at the same time, the initiator switches the reception antenna.
  • the initiator has many transmission sectors, and the responder has one transmission sector.
  • reception training for the initiator may be performed in the BRP step.
  • SLS is a protocol for performing link detection in an 802.11ay system to which the present invention is applicable, and network nodes continuously transmit and receive frames including the same information while changing only the direction of the beam, and successfully received frames Among them, an indicator indicating the performance of a reception channel link (eg, Signal to Ratio (SNR), Received Signal Strength Indicator (RSSI), etc.) is a beam training method in which the best beam direction is selected.
  • SNR Signal to Ratio
  • RSSI Received Signal Strength Indicator
  • BRP can be organized as follows.
  • BRP is a protocol for finely adjusting a beam direction capable of maximizing a data transmission rate in a beam direction determined by SLS or other means, and may be performed as needed.
  • This BRP performs beam training using a BRP frame that includes beam training information and information reporting a training result, defined for the BRP protocol.
  • the BRP transmits and receives a BRP frame using a beam determined by previous beam training, and substantially performs beam training using a beam training sequence included at the end of the successfully transmitted/received BRP frame. It is a beam training method.
  • the SLS uses the frame itself for beam training, but the BRP may differ in that it uses only the beam training sequence.
  • the SLS step may be performed within a Beacon Header Interval (BHI) and/or a Data Transfer Interval (DTI).
  • BHI Beacon Header Interval
  • DTI Data Transfer Interval
  • the SLS step performed during BHI may be the same as the SLS step defined in the 11ad system for coexistence with the 11ad system.
  • the SLS step performed during the DTI may be performed when beamforming training between the initiator and the responder is not performed or when the beamforming link (BF link) is lost.
  • the initiator and responder may transmit a short SSW (Short SSW) frame instead of an SSW frame for the SLS step.
  • the short SSW (Short SSW) frame may be defined as a frame including a short SSW packet in a data field of a DMG control PHY or a DMG control mode PPDU.
  • the specific format of the short SSW packet may be set differently according to the purpose for which the short SSW packet is transmitted (eg, I-TXSS, R-TXSS, etc.).
  • STAs e.g., initiators, responders, etc.
  • RTS setup frame
  • DMG CTS feedback frame
  • channel bonding channel bonding
  • FDMA FDMA transmission
  • information for a transmission method using a plurality of channels such as channel information, channel bonding such as channel bandwidth, channel combination, and FDMA may be applied as information transmitted and received by each other.
  • beamforming training for one channel is performed through the SLS step described above, and the initiator and responder perform beamforming results for the one channel (eg, the best sector Direction) can be assumed to be equally applicable to other channels. Accordingly, when transmitting the RTS and DMG CTS through a plurality of channels, the initiator and responder may transmit the RTS and DMG CTS by applying the best sector direction determined through the SLS step to all channels.
  • the initiator receives the DMG CTS, which is a response to the transmitted RTS, and then uses a plurality of idle channels using information such as channel information and channel bandwidth negotiated with the responder. Real data can be transmitted.
  • the initiator may transmit and receive RTS and DMG CTS with the responder through the above-described channel bonding configuration step, and may transmit and receive information on an actual channel to which the channel bonding (or channel bonding) method is applied.
  • the initiator transmits RTS through a total of 4 channels, but may receive DMG CTSs for 2 channels from the responder. This is because the respondent determined that the remaining two channels are currently busy or unavailable.
  • the initiator and the responder may obtain information on a channel that can be used for data transmission, and the initiator may transmit data through channels that are practically available.
  • the initiator and the responder performed beamforming training on one channel (eg, CH1, primary channel), and the beamforming training result (eg, best sector direction) acquired through the one channel is transmitted to all channels. Can be applied to transmit and receive data signals.
  • one channel eg, CH1, primary channel
  • the beamforming training result eg, best sector direction
  • the initiator may transmit data through a channel combining method.
  • the responder may transmit an ACK frame through a channel through which the initiator transmits data.
  • the ACK frame may be duplicated and transmitted through each channel through which the initiator transmits data, or may be transmitted after channel bonding.
  • the transmitting STA may transmit and receive PPDUs using multiple channels by transmitting through multiple streams or by using channel bonding or channel aggregation.
  • NSTS is 1 and NCB is 2.16GHz or 2.16+2.16GHz
  • PSDU data
  • EDMG-Header without transmitting EDMG-STF and EDMG-LTF as shown below.
  • GI Guard Interval
  • GI is defined in three types (short GI, normal GI, and long GI).
  • the EDMG STA must support normal GI for each combination of the number of spatial streams and the channel bandwidth supported by the EMDG STA. All GI sequences are defined at N CB x Fc sampling rate. In this case, N CB is an integer number of 2.16 GHz channels constituting the channel bandwidth.
  • GI may be named GI iSTS N and GIe iSTS N.
  • i STS is the number of space-time streams, and N is the length of the sequence.
  • GI can be defined using GI iSTS 64 and GIe iSTS N.
  • GI iSTS 64 is +Ga for all cases Same as iSTS 64.
  • Ga iSTS 64 is a Golay sequence of length 64.
  • GIe iSTS N is defined according to the value of N CB. When N CB is 1, GIe can be defined as follows.
  • the symbol blocking and GI structure for each type of EDMG SC mode PPDU are defined as follows.
  • the GI used to define the symbol blocking structure for the pre-EDMG modulated field, EDMG-Header-B and Data field was previously defined.
  • This type of PPDU does not contain the EDMG-STF and EDMG-CEF fields, and the symbol blocking structure defined for the data field continues to the symbol blocking structure of the pre-EDMG modulated field.
  • FIGS. 15 to 17 EDMG SC mode SU PPDU symbol blocking structures for short, normal and long GI are shown in FIGS. 15 to 17, respectively.
  • the EDMG STA must support the SU PPDU structure together with the normal GI shown in FIG. 16.
  • 15 is an example of a structure of a SU PPDU for a short GI in a 2.16GHz or 2.16+2.16GHz channel.
  • 16 is an example of a structure of a SU PPDU for a normal GI in a 2.16GHz or 2.16+2.16GHz channel.
  • 17 is an example of a structure of a SU PPDU for a long GI in a 2.16GHz or 2.16+2.16GHz channel.
  • a (aggregated)-PPDU that bundles PPDUs, rather than sending them in different PPDUs when different data are set to different MCSs according to a transmission request or a reliability request.
  • the format for the A-PPDU is shown in FIG. 18.
  • EDMG A-PPDU is defined as a concatenation of EDMG PPDUs defined in FIG. 10.
  • EDMG A-PPDU should be transmitted to a single user and not to multiple users.
  • 18 shows the EDMG A-PPDU format and all possible fields.
  • the first PPDU of the EDMG A-PPDU contains the L-STF, L-CEF, L-Header, EDMG-Header-A, EDMG-STF, EDMG-CEF, and Data fields
  • each subsequent PPDU contains the EDMG-Header-A and Only data fields are included. If there is a TRN field, it is added only once at the end of the EDMG A-PPDU. Not all fields are transmitted in EDMG A-PPDU. Fields are included according to the values of N CB and N STS.
  • the EDMG-Header-A field in front of the data field defines the parameters of the PSDU transmitted from the data field.
  • the PPDU configuration method according to the GI length of the subsequent PPDUs including the second PPDU in the A-PPDU is as follows.
  • the SU PPDU structure for EDMG A-PPDU transmission described in this embodiment covers all combinations of the channel bandwidth and the number of spatial streams.
  • the last block transmitted in each EDMG PPDU in EDMG A-PPDU is followed by the same GI as the data field regardless of the value of the additional EDMG PPDU field in EDMG-Header-A.
  • the GI attached to the data field is GIe iSTS 32 * NCB, which is a short GI.
  • the GI attached to the data field is GIe iSTS 64 * NCB, which is a normal GI.
  • the GI attached to the data field is GIe iSTS 128 * NCB, which is a long GI.
  • the EDMG-Header of the first PPDU constituting the A-PPDU and the EDMG-Header of the subsequent PPDUs including the second PPDU have different modulation methods.
  • the L-Header in A-PPDU is configured as follows.
  • the L-Header field is the same as the DMG control mode header field except that both reserved bits 22 and 22 are set to 1.
  • the PPDU includes an RTS, DMG CTS, DMG DTS, or CF-End frame, and the interpretation of the Scrambler Initialization field is defined as follows, and indicates the channel bandwidth of the PPDU.
  • the L-Header field is the same as the DMG SC mode PHY header including the following changes.
  • -Reserved bit 46 is set to 1 to indicate the presence of the EDMG-Header-A field. This implies that the PPDU is an EDMG PPDU.
  • the L-Header field is the same as the EDMG SC mode PPDU and EDMG OFDM mode PPDU defined by the following changes.
  • the remaining bits of the Length field are the PPDU duration calculated based on the L-Header within the range of the actual PPDU duration of the first PPDU in the A-PPDU. And it should be set to be smaller than the remaining TXOP duration. Padding should be applied so that the spoofing error requirement is met.
  • the EDMG-Header-A field may be defined as follows.
  • the modulation method of the EDMG-Header of the PPDUs that follow, including the second PPDU constituting the A-PPDU, is as follows.
  • the EDMG-Header-A field is encoded and modulated as follows.
  • A-PPDU can be used.
  • the present specification proposes a method to solve this.
  • the A-PPDU format is transmitted as shown in FIG. 22.
  • FIG. 22 shows an example of an A-PPDU format in which a short GI is used.
  • 512 FFT indicates an FFT window size when performing FFT in order to perform a frequency domain equalizer (FDE) in a receiver, and describes a problem that may occur when performing FDE from durations A to D.
  • FDE frequency domain equalizer
  • the starting point of the FFT window of the receiver is the same as the starting point of the L-Header BLK1.
  • starts on the basis of the first or the first GI GI 64 1 1 64 and the L-Header problem will be explained in the following description, but may be any point between the starting point of BLK1 and proposed method can be directly applied.
  • FIG. 23 shows an example of satisfying the cyclic property when performing FDE in Duration A of the A-PPDU of FIG. 22.
  • FIG. 25 shows an example in which the cyclic property is not satisfied when performing FDE in Duration C of the A-PPDU of FIG. 22.
  • FIG. 26 shows an example of satisfying the cyclic property when performing FDE in Duration D of the A-PPDU of FIG. 22.
  • the A-PPDU format is transmitted as shown in FIG. 27.
  • FIG. 27 shows an example of an A-PPDU format in which normal GI is used.
  • FIG. 28 shows an example of satisfying the cyclic property when performing FDE in Duration A of the A-PPDU of FIG. 27.
  • FIG. 29 shows an example in which the cyclic property is not satisfied when performing FDE in Duration B of the A-PPDU of FIG. 27.
  • FIG. 30 shows an example of satisfying the cyclic property when performing FDE in Duration C of the A-PPDU of FIG. 27.
  • the A-PPDU format is transmitted as shown in FIG. 31.
  • FIG. 31 shows an example of an A-PPDU format in which a long GI is used.
  • FIG. 32 shows an example of satisfying the cyclic property when performing FDE in Duration A of the A-PPDU of FIG. 31.
  • the first 64 chips (samples) are the same as the previous 64 chips (samples) other than the FFT window size, thus satisfying the cyclic property. Therefore, there is no problem in performing FDE during the period. This is shown in FIG. 33 as a drawing.
  • the first 64 chips (samples) of the last 128 chips (samples) within the FFT window size are the same as the first 64 chips (samples) of the previous 128 chips (samples) other than the FFT window size, thus satisfying the cyclic property. Therefore, there is no problem in performing FDE during the period. This is shown in FIG. 34 when shown in a drawing.
  • FIG. 34 shows an example of satisfying the cyclic property when performing FDE in Duration C of the A-PPDU of FIG. 31.
  • FIG. 35 shows an example in which the cyclic property is not satisfied when performing FDE in Duration D of the A-PPDU of FIG. 31.
  • FIG. 36 shows an example of satisfying the cyclic property when performing FDE in Duration E of the A-PPDU of FIG. 31.
  • the durations in which the above problem occurs occurs because EDMG-Header-A of the second PPDU is received when GI type information and length information of the first PPDU are not obtained. (That is, it occurs due to the decoding delay of the L-Header and EDMG-Header-A.) Therefore, in order to delay the reception time of EDMG-Header-A, the minimum number of single carrier blocks or OFDM symbols of the first PPDU is limited.
  • duration B in the short GI, duration A in the normal GI, and duration C in the long GI are sufficiently long, so that the L-Header and EDMG-Header-A are decoded during the corresponding duration GI type information and length information of the first PPDU can be obtained, through which the starting point of the received FFT window size can be adjusted. Therefore, duration C in short GI, duration B in normal GI, and duration D in long GI are replaced with duration D in short GI, duration C in normal GI, and duration E in long GI, respectively, to perform FDE. Does not cause any problems.
  • the minimum SC block or minimum number of OFDM symbols of the first PPDU constituting the A-PPDU is limited to 7.
  • it can be calculated as 6 or a natural number between 3 and 6 assuming the Faster Pipeline.
  • the value of 3 means the required SC block or the minimum number of OFDM symbols when the fastest implementation method is used.
  • 512 chips (samples) within the FFT window size are represented by one SC block or OFDM symbol.
  • the transmitting device sets N BLKS or N SYMS of the first PPDU to the minimum value, and performs zero padding on the data of the first PPDU by the minimum value. For example, the transmission device sets the number of SC blocks or OFDM symbols of the first PPDU to a total of 7 (in the case of a simple pipeline), and inserts 6 additional SC blocks or OFDM symbols as dummy (or zero padding). do.
  • N APPDU_SYMSmin the minimum number of OFDM symbol blocks
  • N APPDU _ BLKS min is the value of TXVECTOR parameter EDMG_FIRST_PPDU_MIN_SC_BLOCKS.
  • T DFT(SC) is an SC IDFT/DFT (Inverse Discrete Fourier Transform/Discrete Fourier Transform) period.
  • T DFT (OFDM) is an OFDM IDFT/DFT period.
  • T GI is a guard interval (GI) of the EDMG PPDU.
  • N BLKS iuser N APPDU_BLKSmin
  • the transmitting device sets the number of SC blocks of the first EDMG PPDU to N APPDU _ Set to BLKS min.
  • N SYMS iuser N APPDU_SYMSmin
  • the transmitting device sets the number of OFDM symbols of the first EDMG PPDU to N APPDU _ SYMSmin Set to
  • the EDMG_FIRST_PPDU_MIN_SC_BLOCKS value may be signaled as follows. Specifically, the EDMG_FIRST_PPDU_MIN_SC_BLOCKS value may be set as i) transmitted after negotiation through EDMG Capabilities elements, ii) operated as a fixed value, or iii) EDMG_BRP_MIN_SC_BLOCKS (which is already defined in Capabilities).
  • the EDMG_BRP_MIN_SC_BLOCKS indicates “the minimum duration of the Data field in units of SC IDFT/DFT period” as a TXVECTOR parameter.
  • aAPPDUminSCBlocks can be calculated as 6 or a natural number between 3 and 6.
  • the receiving STA needs to know the number of SC blocks of the A-PPDU to know the EDMG-Header position of the next PPDU.
  • the number of SC blocks of the Nth PPDU can be known through the EDMG-Header of the Nth PPDU, and if the EDMG-Header of the N+1th PPDU is received before demodulating the EDMG-Header of the Nth PPDU, the cyclic property can be satisfied. There is no performance deterioration.
  • the minimum number of SC blocks of the PPDU in the EDMG A-PPDU is set larger than the demodulation delay time of the EDMG-Header, and when the length of the PPDU is less than the minimum SC block, the number of SC blocks is increased with zero padding and transmitted. Cyclic property can be maintained.
  • the receiving STA When the receiving STA receives the EDMG-Header-A of the N+1th PPDU in a situation in which the length information of the Nth PPDU is not obtained (before demodulating the EDMG-Header-A of the Nth PPDU), the receiving STA When performing this FDE, the cyclic property using GI cannot be satisfied.
  • the transmitting STA may increase the number of SC blocks by a minimum SC block by adding a gap (or zero padding) after the data field of the N-th PPDU. Accordingly, the receiving STA may satisfy the cyclic property when demodulating the EDMG A-PPDU of FIG. 37 (when performing FDE).
  • the receiving STA When the receiving STA receives the EDMG-Header-A of the N+1th PPDU in a situation in which the length information of the Nth PPDU is not obtained (before demodulating the EDMG-Header-A of the Nth PPDU), the receiving STA When performing this FDE, the cyclic property using GI cannot be satisfied.
  • the transmitting STA may increase the number of SC blocks by a minimum SC block by adding a gap (or zero padding) after the data field of the N-th PPDU. Accordingly, the receiving STA may satisfy the cyclic property when demodulating the EDMG A-PPDU of FIG. 38 (when performing FDE).
  • 39 shows an example of increasing the number of symbol blocks in an Nth PPDU in an A-PPDU in which a long GI is used.
  • the receiving STA When the receiving STA receives the EDMG-Header-A of the N+1th PPDU in a situation in which the length information of the Nth PPDU is not obtained (before demodulating the EDMG-Header-A of the Nth PPDU), the receiving STA When performing this FDE, the cyclic property using GI cannot be satisfied.
  • the transmitting STA may increase the number of SC blocks by a minimum SC block by adding a gap (or zero padding) after the data field of the N-th PPDU. Accordingly, the receiving STA may satisfy the cyclic property when demodulating the EDMG A-PPDU of FIG. 39 (when performing FDE).
  • the data fields of all EDMG PPDUs of the EDMG A-PPDU must be extended by additional zero padding to generate the required number of EDMG SC blocks.
  • the above embodiment can be applied when the EDMG A-PPDU is in the SC mode and the OFDM mode.
  • the transmitting STA sets the number of SC blocks of the corresponding EDMG PPDU to N APPDU _ BLKS min .
  • the transmitting STA sets the number of OFDM symbols of the corresponding EDMG PPDU to N APPDU _ SYMSmin . Set.
  • the EDMG_APPDU_MIN_SC_BLOCKS value may be signaled as follows. Specifically, the EDMG_APPDU_MIN_SC_BLOCKS value may be set as i) transmitted after negotiation through EDMG Capabilities elements, ii) operated as a fixed value, or iii) EDMG_BRP_MIN_SC_BLOCKS (which is already defined in Capabilities).
  • the EDMG_BRP_MIN_SC_BLOCKS indicates “the minimum duration of the Data field in units of SC IDFT/DFT period” as a TXVECTOR parameter.
  • aAPPDUminSCBlocks can be calculated as 6 or a natural number between 3 and 6.
  • 40 is a flowchart illustrating a procedure for transmitting an A-PPDU by a transmitting STA according to the present embodiment.
  • This embodiment proposes a method of generating an A-PPDU by securing the minimum number of symbol blocks of an A-PPDU in an 802.11ay system. This is because, when the GI of the non-EMDG portion of the A-PPDU and the GI of the EDMG part are different, the FFT window of the receiver is different, and thus there is a problem that FDE cannot be performed. This embodiment proposes a method for solving the above problem.
  • the A-PPDU may correspond to the Enhanced Directional Multi-Gigabit (EDMG) PPDU defined in the 802.11ay system.
  • the transmitting STA may be an access point (AP) or a wireless audio/video (AV) device.
  • the receiving STA may be an STA (station) or a wireless AV device.
  • the wireless AV device may be a main body device (set-top box), a display device (TV), and a remote control device (remote control).
  • step S4010 the transmitting STA (station) generates an Aggregated-Physical Protocol Data Unit (A-PPDU).
  • A-PPDU Aggregated-Physical Protocol Data Unit
  • step S4020 the transmitting STA transmits the A-PPDU to the receiving STA.
  • the first and second PPDUs are aggregated.
  • the first PPDU includes an L (Legacy)-Header field, a first EDMG (Enhanced Directional Multi-Gigabit)-Header field, and a first data field.
  • L Legacy
  • EDMG Enhanced Directional Multi-Gigabit
  • the second PPDU includes a second EDMG-Header field and a second data field.
  • GIs may be inserted at both ends of the first and second data fields.
  • the types of GI may include short GI, normal GI, and long GI.
  • the short GI is generated based on a golay sequence having a length of 32
  • the normal GI is generated based on a golay sequence having a length of 64
  • the long GI may be generated based on a golay sequence having a length of 128.
  • the GI inserted into the L-Header field may be generated based on a golay sequence having a length of 64. Accordingly, a GI inserted into the L-Header field and a GI inserted into the first and second data fields may have different lengths. If the lengths of the GIs are different, the receiving STA may have a problem that the FFT window is different and thus the FDE cannot be performed.
  • the present embodiment proposes a method for solving the problem by adjusting the starting point of the FFT window of the receiving STA by increasing the length of the first PPDU by adding zero padding or a dummy value to the first PPDU.
  • the present embodiment proposes a method of setting the number of symbol blocks to the minimum number of symbol blocks of the first PPDU by performing zero padding on the first PPDU.
  • the minimum number of symbol blocks of the first PPDU is 7.
  • the minimum number of symbol blocks of the first PPDU is 6.
  • the first symbol block of the data field as SC symbol block, and wherein the first PPDU minimum number of the symbol block of the (N APPDU_ BLKSmin) is of TXVECTOR parameters EDMG_FIRST_PPDU_MIN_SC_BLOCKS It can be set based on the value of.
  • a symbol block of the first data field is an OFDM symbol block
  • the number of minimum symbol blocks of the first PPDU (N APPDU _SYMSmin) is 1 To the fourth value.
  • the first value may be the value of EDMG_FIRST_PPDU_MIN_SC_BLOCKS.
  • the second value may be an SC IDFT/DFT (Inverse Discrete Fourier Transform/Discrete Fourier Transform) period.
  • the third value may be an OFDM IDFT/DFT period.
  • the fourth value may be a GI (Guard Interval) interval of the first and second PPDUs.
  • the value of EDMG_FIRST_PPDU_MIN_SC_BLOCKS may be negotiated based on EDMG Capabilities elements, determined as a fixed value, or set as a value of EDMG_BRP_MIN_SC_BLOCKS of the TXVECTOR parameter.
  • the L-Header field may include information on the length of the first PPDU.
  • the first EDMG Header field may include information on the type of the GI.
  • the receiving STA may receive the second EDMG Header field of the second PPDU after acquiring information on the length of the first PPDU and information on the type of the GI. I can. According to the embodiment, the receiving STA delays the reception time of the second EDMG Header field and decodes the L-Header field and the first EDMG Header field to determine the information on the length of the first PPDU and the type of the GI. To get information about.
  • the receiving STA may perform a frequency domain equalizer (FDE) for each section of the A-PPDU.
  • the interval may be determined based on the size of the FFT window.
  • the interval can be as large as a multiple of 512 chips (samples) according to 512 FFT.
  • the size of chips (samples) before the FFT window size (GI) and the size of the last chips (samples) within the FFT window size for the second EDMG-Header field are Since they are not the same, they do not satisfy the cyclic property. If the cyclic characteristics are not satisfied, the receiving STA cannot perform FDE on the second EDMG-Header field.
  • the receiving STA may obtain information on the length of the first PPDU and information on the type of the GI, and adjust the starting point of the FFT window. That is, the receiving STA may postpone the time of reception of the second EDMG Header field after obtaining information on the length of the first PPDU and information on the type of the GI.
  • the cyclic property of the second EDMG-Header field may be satisfied based on the first data field into which the zero padding is inserted. Since the cyclical characteristic is satisfied, the receiving STA may perform FDE on the second EDMG-Header field.
  • 41 is a flowchart illustrating a procedure for a receiving STA to receive an A-PPDU according to this embodiment.
  • This embodiment proposes a method of generating an A-PPDU by securing the minimum number of symbol blocks of an A-PPDU in an 802.11ay system. This is because, when the GI of the non-EMDG portion of the A-PPDU and the GI of the EDMG part are different, the FFT window of the receiver is different, and thus there is a problem that FDE cannot be performed. This embodiment proposes a method for solving the above problem.
  • the A-PPDU may correspond to the Enhanced Directional Multi-Gigabit (EDMG) PPDU defined in the 802.11ay system.
  • the transmitting STA may be an access point (AP) or a wireless audio/video (AV) device.
  • the receiving STA may be an STA (station) or a wireless AV device.
  • the wireless AV device may be a main body device (set-top box), a display device (TV), and a remote control device (remote control).
  • step S4110 the receiving STA (station) receives an Aggregated-Physical Protocol Data Unit (A-PPDU) from the transmitting STA.
  • A-PPDU Aggregated-Physical Protocol Data Unit
  • step S4120 the receiving STA decodes the A-PPDU.
  • the first and second PPDUs are aggregated.
  • the first PPDU includes an L (Legacy)-Header field, a first EDMG (Enhanced Directional Multi-Gigabit)-Header field, and a first data field.
  • L Legacy
  • EDMG Enhanced Directional Multi-Gigabit
  • the second PPDU includes a second EDMG-Header field and a second data field.
  • GIs may be inserted at both ends of the first and second data fields.
  • the types of GI may include short GI, normal GI, and long GI.
  • the short GI is generated based on a golay sequence having a length of 32
  • the normal GI is generated based on a golay sequence having a length of 64
  • the long GI may be generated based on a golay sequence having a length of 128.
  • the GI inserted into the L-Header field may be generated based on a golay sequence having a length of 64. Accordingly, a GI inserted into the L-Header field and a GI inserted into the first and second data fields may have different lengths. If the lengths of the GIs are different, the receiving STA may have a problem that the FFT window is different and thus the FDE cannot be performed.
  • the present embodiment proposes a method for solving the problem by adjusting the starting point of the FFT window of the receiving STA by increasing the length of the first PPDU by adding zero padding or a dummy value to the first PPDU.
  • the present embodiment proposes a method of setting the number of symbol blocks to the minimum number of symbol blocks of the first PPDU by performing zero padding on the first PPDU.
  • the minimum number of symbol blocks of the first PPDU is 7.
  • the minimum number of symbol blocks of the first PPDU is 6.
  • the first symbol block of the data field as SC symbol block, and wherein the first PPDU minimum number of the symbol block of the (N APPDU_ BLKSmin) is of TXVECTOR parameters EDMG_FIRST_PPDU_MIN_SC_BLOCKS It can be set based on the value of.
  • a symbol block of the first data field is an OFDM symbol block
  • the number of minimum symbol blocks of the first PPDU (N APPDU _SYMSmin) is 1 To the fourth value.
  • the first value may be the value of EDMG_FIRST_PPDU_MIN_SC_BLOCKS.
  • the second value may be an SC IDFT/DFT (Inverse Discrete Fourier Transform/Discrete Fourier Transform) period.
  • the third value may be an OFDM IDFT/DFT period.
  • the fourth value may be a GI (Guard Interval) interval of the first and second PPDUs.
  • the value of EDMG_FIRST_PPDU_MIN_SC_BLOCKS may be negotiated based on EDMG Capabilities elements, determined as a fixed value, or set as a value of EDMG_BRP_MIN_SC_BLOCKS of the TXVECTOR parameter.
  • the L-Header field may include information on the length of the first PPDU.
  • the first EDMG Header field may include information on the type of the GI.
  • the receiving STA may receive the second EDMG Header field of the second PPDU after acquiring information on the length of the first PPDU and information on the type of the GI. I can. According to the embodiment, the receiving STA delays the reception time of the second EDMG Header field and decodes the L-Header field and the first EDMG Header field to determine the information on the length of the first PPDU and the type of the GI. To get information about.
  • the receiving STA may perform a frequency domain equalizer (FDE) for each section of the A-PPDU.
  • the interval may be determined based on the size of the FFT window.
  • the interval can be as large as a multiple of 512 chips (samples) according to 512 FFT.
  • the size of chips (samples) before the FFT window size (GI) and the size of the last chips (samples) within the FFT window size for the second EDMG-Header field are Since they are not the same, they do not satisfy the cyclic property. If the cyclic characteristics are not satisfied, the receiving STA cannot perform FDE on the second EDMG-Header field.
  • the receiving STA may obtain information on the length of the first PPDU and information on the type of the GI, and adjust the starting point of the FFT window. That is, the receiving STA may postpone the time of reception of the second EDMG Header field after obtaining information on the length of the first PPDU and information on the type of the GI.
  • the cyclic property of the second EDMG-Header field may be satisfied based on the first data field into which the zero padding is inserted. Since the cyclical characteristic is satisfied, the receiving STA may perform FDE on the second EDMG-Header field.
  • FIG. 42 is a flowchart illustrating a procedure for transmitting an A-PPDU by a transmitting STA according to the present embodiment.
  • This embodiment proposes a method of generating an A-PPDU by securing the minimum number of symbol blocks of an A-PPDU in an 802.11ay system. This is because, when the GI of the non-EMDG portion of the A-PPDU and the GI of the EDMG part are different, the FFT window of the receiver is different, and thus there is a problem that FDE cannot be performed. This embodiment proposes a method for solving the above problem.
  • the A-PPDU may correspond to the Enhanced Directional Multi-Gigabit (EDMG) PPDU defined in the 802.11ay system.
  • the transmitting STA may be an access point (AP) or a wireless audio/video (AV) device.
  • the receiving STA may be an STA (station) or a wireless AV device.
  • the wireless AV device may be a main body device (set-top box), a display device (TV), and a remote control device (remote control).
  • step S4210 the transmitting STA (station) generates an Aggregated-Physical Protocol Data Unit (A-PPDU).
  • A-PPDU Aggregated-Physical Protocol Data Unit
  • step S4220 the transmitting STA transmits the A-PPDU to the receiving STA.
  • the first and second PPDUs are aggregated.
  • the first PPDU includes an L (Legacy)-Header field, a first EDMG (Enhanced Directional Multi-Gigabit)-Header field, and a first data field.
  • L Legacy
  • EDMG Enhanced Directional Multi-Gigabit
  • the second PPDU includes a second EDMG-Header field and a second data field.
  • GIs may be inserted at both ends of the first and second data fields.
  • the types of GI may include short GI, normal GI, and long GI.
  • the short GI is generated based on a golay sequence having a length of 32
  • the normal GI is generated based on a golay sequence having a length of 64
  • the long GI may be generated based on a golay sequence having a length of 128.
  • the GI inserted into the L-Header field may be generated based on a golay sequence having a length of 64. Accordingly, a GI inserted into the L-Header field and a GI inserted into the first and second data fields may have different lengths. If the lengths of the GIs are different, the receiving STA may have a problem that the FFT window is different and thus the FDE cannot be performed. This embodiment solves the problem by adjusting the starting point of the FFT window of the receiving STA by increasing the length of the first or second PPDU by adding zero padding or a dummy value to each PPDU of the A-PPDU. Suggest a method.
  • the number of symbol blocks of the first data field into which the zero padding is inserted may be set equal to the number of minimum symbol blocks of the first PPDU.
  • zero padding is inserted into the second data field.
  • the number of symbol blocks of the second data field into which the zero padding is inserted may be set equal to the number of minimum symbol blocks of the first PPDU.
  • the present embodiment proposes a method of setting the number of symbol blocks to the minimum number of symbol blocks of the first and second PPDUs by performing zero padding on the first and second PPDUs.
  • the minimum number of symbol blocks of the first PPDU is 7.
  • the minimum number of symbol blocks of the first PPDU is 6.
  • the symbol block of the first or second data field is an SC symbol block
  • the minimum number of symbol blocks of the first or second PPDU is of the TXVECTOR parameter. It can be set based on the value of EDMG_APPDU_MIN_SC_BLOCKS.
  • a symbol block of the first or second data field is an OFDM symbol block, and the number of minimum symbol blocks of the first or second PPDU (N APPDU _SYMSmin) may be set based on the first to fourth values.
  • OFDM Orthogonal Frequency Division Multiplexing
  • the first value may be the value of EDMG_APPDU_MIN_SC_BLOCKS.
  • the second value may be an SC IDFT/DFT (Inverse Discrete Fourier Transform/Discrete Fourier Transform) period.
  • the third value may be an OFDM IDFT/DFT period.
  • the fourth value may be a GI (Guard Interval) interval of the first and second PPDUs.
  • the value of EDMG_APPDU_MIN_SC_BLOCKS may be negotiated based on EDMG Capabilities elements, determined as a fixed value, or set as a value of EDMG_BRP_MIN_SC_BLOCKS of the TXVECTOR parameter.
  • the L-Header field may include information on the length of the first PPDU.
  • the first EDMG Header field may include information on the type of the GI and information on the length of the second PPDU.
  • the receiving STA may receive the second EDMG Header field of the second PPDU after acquiring information on the length of the first PPDU and information on the type of the GI. I can. According to the embodiment, the receiving STA delays the reception time of the second EDMG Header field and decodes the L-Header field and the first EDMG Header field to determine the information on the length of the first PPDU and the type of the GI. To get information about.
  • the receiving STA may perform a frequency domain equalizer (FDE) for each section of the A-PPDU.
  • the interval may be determined based on the size of the FFT window.
  • the interval can be as large as a multiple of 512 chips (samples) according to 512 FFT.
  • the size of chips (samples) before the FFT window size (GI) and the size of the last chips (samples) within the FFT window size for the second EDMG-Header field are Since they are not the same, they do not satisfy the cyclic property. If the cyclic characteristics are not satisfied, the receiving STA cannot perform FDE on the second EDMG-Header field.
  • the receiving STA may obtain information on the length of the first PPDU and information on the type of the GI, and adjust the starting point of the FFT window. That is, the receiving STA may postpone the time of reception of the second EDMG Header field after obtaining information on the length of the first PPDU and information on the type of the GI.
  • the cyclic property of the second EDMG-Header field may be satisfied based on the first data field into which the zero padding is inserted. Since the cyclical characteristic is satisfied, the receiving STA may perform FDE on the second EDMG-Header field.
  • 43 is a flowchart illustrating a procedure for a receiving STA to receive an A-PPDU according to the present embodiment.
  • This embodiment proposes a method of generating an A-PPDU by securing the minimum number of symbol blocks of an A-PPDU in an 802.11ay system. This is because, when the GI of the non-EMDG portion of the A-PPDU and the GI of the EDMG part are different, the FFT window of the receiver is different, and thus there is a problem that FDE cannot be performed. This embodiment proposes a method for solving the above problem.
  • the A-PPDU may correspond to the Enhanced Directional Multi-Gigabit (EDMG) PPDU defined in the 802.11ay system.
  • the transmitting STA may be an access point (AP) or a wireless audio/video (AV) device.
  • the receiving STA may be an STA (station) or a wireless AV device.
  • the wireless AV device may be a main body device (set-top box), a display device (TV), and a remote control device (remote control).
  • step S4310 the receiving STA (station) receives an Aggregated-Physical Protocol Data Unit (A-PPDU) from the transmitting STA.
  • A-PPDU Aggregated-Physical Protocol Data Unit
  • step S4320 the receiving STA decodes the A-PPDU.
  • the first and second PPDUs are aggregated.
  • the first PPDU includes an L (Legacy)-Header field, a first EDMG (Enhanced Directional Multi-Gigabit)-Header field, and a first data field.
  • L Legacy
  • EDMG Enhanced Directional Multi-Gigabit
  • the second PPDU includes a second EDMG-Header field and a second data field.
  • GIs may be inserted at both ends of the first and second data fields.
  • the types of GI may include short GI, normal GI, and long GI.
  • the short GI is generated based on a golay sequence having a length of 32
  • the normal GI is generated based on a golay sequence having a length of 64
  • the long GI may be generated based on a golay sequence having a length of 128.
  • the GI inserted into the L-Header field may be generated based on a golay sequence having a length of 64. Accordingly, a GI inserted into the L-Header field and a GI inserted into the first and second data fields may have different lengths. If the lengths of the GIs are different, the receiving STA may have a problem that the FFT window is different and thus the FDE cannot be performed. This embodiment solves the problem by adjusting the starting point of the FFT window of the receiving STA by increasing the length of the first or second PPDU by adding zero padding or a dummy value to each PPDU of the A-PPDU. Suggest a method.
  • the number of symbol blocks of the first data field into which the zero padding is inserted may be set equal to the number of minimum symbol blocks of the first PPDU.
  • zero padding is inserted into the second data field.
  • the number of symbol blocks of the second data field into which the zero padding is inserted may be set equal to the number of minimum symbol blocks of the first PPDU.
  • the present embodiment proposes a method of setting the number of symbol blocks to the minimum number of symbol blocks of the first and second PPDUs by performing zero padding on the first and second PPDUs.
  • the minimum number of symbol blocks of the first PPDU is 7.
  • the minimum number of symbol blocks of the first PPDU is 6.
  • the symbol block of the first or second data field is an SC symbol block
  • the minimum number of symbol blocks of the first or second PPDU is of the TXVECTOR parameter. It can be set based on the value of EDMG_APPDU_MIN_SC_BLOCKS.
  • a symbol block of the first or second data field is an OFDM symbol block, and the number of minimum symbol blocks of the first or second PPDU (N APPDU _SYMSmin) may be set based on the first to fourth values.
  • OFDM Orthogonal Frequency Division Multiplexing
  • the first value may be the value of EDMG_APPDU_MIN_SC_BLOCKS.
  • the second value may be an SC IDFT/DFT (Inverse Discrete Fourier Transform/Discrete Fourier Transform) period.
  • the third value may be an OFDM IDFT/DFT period.
  • the fourth value may be a GI (Guard Interval) interval of the first and second PPDUs.
  • the value of EDMG_APPDU_MIN_SC_BLOCKS may be negotiated based on EDMG Capabilities elements, determined as a fixed value, or set as a value of EDMG_BRP_MIN_SC_BLOCKS of the TXVECTOR parameter.
  • the L-Header field may include information on the length of the first PPDU.
  • the first EDMG Header field may include information on the type of the GI and information on the length of the second PPDU.
  • the receiving STA may receive the second EDMG Header field of the second PPDU after acquiring information on the length of the first PPDU and information on the type of the GI. I can. According to the embodiment, the receiving STA delays the reception time of the second EDMG Header field and decodes the L-Header field and the first EDMG Header field to determine the information on the length of the first PPDU and the type of the GI. To get information about.
  • the receiving STA may perform a frequency domain equalizer (FDE) for each section of the A-PPDU.
  • the interval may be determined based on the size of the FFT window.
  • the interval can be as large as a multiple of 512 chips (samples) according to 512 FFT.
  • the size of chips (samples) before the FFT window size (GI) and the size of the last chips (samples) within the FFT window size for the second EDMG-Header field are Since they are not the same, they do not satisfy the cyclic property. If the cyclic characteristics are not satisfied, the receiving STA cannot perform FDE on the second EDMG-Header field.
  • the receiving STA may obtain information on the length of the first PPDU and information on the type of the GI, and adjust the starting point of the FFT window. That is, the receiving STA may postpone the time of reception of the second EDMG Header field after obtaining information on the length of the first PPDU and information on the type of the GI.
  • the cyclic property of the second EDMG-Header field may be satisfied based on the first data field into which the zero padding is inserted. Since the cyclical characteristic is satisfied, the receiving STA may perform FDE on the second EDMG-Header field.
  • the example of FIG. 44 may perform various technical features described below. 44 is related to at least one STA (station).
  • the STAs 110 and 120 of the present specification include a mobile terminal, a wireless device, a wireless transmit/receive unit (WTRU), a user equipment (UE), It may also be referred to by various names such as a mobile station (MS), a mobile subscriber unit, or simply a user.
  • STAs 110 and 120 of the present specification may be referred to by various names such as a network, a base station, a Node-B, an access point (AP), a repeater, a router, and a relay.
  • the STAs 110 and 120 of the present specification may be referred to by various names such as a receiving device, a transmitting device, a receiving STA, a transmitting STA, a receiving device, and a transmitting device.
  • the STAs 110 and 120 may perform an access point (AP) role or a non-AP role. That is, the STAs 110 and 120 of the present specification may perform functions of an AP and/or a non-AP.
  • the AP may also be referred to as an AP STA.
  • the STAs 110 and 120 of the present specification may support various communication standards other than the IEEE 802.11 standard together. For example, it is possible to support communication standards (eg, LTE, LTE-A, 5G NR standards) according to 3GPP standards.
  • the STA of the present specification may be implemented with various devices such as a mobile phone, a vehicle, and a personal computer.
  • the STA of the present specification may support communication for various communication services such as voice call, video call, data communication, and autonomous driving (Self-Driving, Autonomous-Driving).
  • the STAs 110 and 120 may include a medium access control (MAC) and a physical layer interface for a wireless medium according to the IEEE 802.11 standard.
  • MAC medium access control
  • the STAs 110 and 120 will be described on the basis of the sub-drawing (a) of FIG. 44 as follows.
  • the first STA 110 may include a processor 111, a memory 112, and a transceiver 113.
  • the illustrated processor, memory, and transceiver may be implemented as separate chips, or at least two or more blocks/functions may be implemented through a single chip.
  • the transceiver 113 of the first STA performs a signal transmission/reception operation.
  • IEEE 802.11 packets eg, IEEE 802.11a/b/g/n/ac/ax/be, etc.
  • IEEE 802.11a/b/g/n/ac/ax/be, etc. can be transmitted and received.
  • the first STA 110 may perform an intended operation of the AP.
  • the processor 111 of the AP may receive a signal through the transceiver 113, process a received signal, generate a transmission signal, and perform control for signal transmission.
  • the memory 112 of the AP may store a signal (ie, a received signal) received through the transceiver 113 and may store a signal (ie, a transmission signal) to be transmitted through the transceiver.
  • the second STA 120 may perform an intended operation of a non-AP STA.
  • the non-AP transceiver 123 performs a signal transmission/reception operation.
  • IEEE 802.11 packets eg, IEEE 802.11a/b/g/n/ac/ax/be, etc.
  • IEEE 802.11a/b/g/n/ac/ax/be, etc. can be transmitted and received.
  • the processor 121 of the non-AP STA may receive a signal through the transceiver 123, process a received signal, generate a transmission signal, and perform control for signal transmission.
  • the memory 122 of the non-AP STA may store a signal (ie, a received signal) received through the transceiver 123 and may store a signal (ie, a transmission signal) to be transmitted through the transceiver.
  • an operation of a device indicated as an AP may be performed by the first STA 110 or the second STA 120.
  • the operation of the device indicated as an AP is controlled by the processor 111 of the first STA 110 and is controlled by the processor 111 of the first STA 110.
  • a related signal may be transmitted or received through the controlled transceiver 113.
  • control information related to the operation of the AP or transmission/reception signals of the AP may be stored in the memory 112 of the first STA 110.
  • the operation of the device indicated as an AP is controlled by the processor 121 of the second STA 120 and controlled by the processor 121 of the second STA 120.
  • a related signal may be transmitted or received through the transceiver 123 being used.
  • control information related to the operation of the AP or transmission/reception signals of the AP may be stored in the memory 122 of the second STA 110.
  • an operation of a device indicated as non-AP may be performed by the first STA 110 or the second STA 120.
  • the operation of the device marked as non-AP is controlled by the processor 121 of the second STA 120 and the processor of the second STA 120 ( A related signal may be transmitted or received through the transceiver 123 controlled by 121).
  • control information related to the operation of the non-AP or transmission/reception signals of the AP may be stored in the memory 122 of the second STA 120.
  • the operation of the device marked as non-AP is controlled by the processor 111 of the first STA 110 and the processor of the first STA 120 ( A related signal may be transmitted or received through the transceiver 113 controlled by 111).
  • control information related to the operation of the non-AP or transmission/reception signals of the AP may be stored in the memory 112 of the first STA 110.
  • (transmission/reception) STA first STA, second STA, STA1, STA2, AP, first AP, second AP, AP1, AP2, (transmission/reception) Terminal, (transmission/reception) device , (Transmission/reception) apparatus, a device called a network, etc.
  • STAs 110 and 120 of FIG. 44 For example, without specific reference numerals (transmission/reception) STA, first STA, second STA, STA1, STA2, AP, first AP, second AP, AP1, AP2, (transmission/reception) Terminal, (transmission Devices displayed as /receive) device, (transmit/receive) apparatus, network, etc.
  • an operation in which various STAs transmit and receive signals may be performed by the transceivers 113 and 123 of FIG. 44.
  • an operation of generating a transmission/reception signal by various STAs or performing data processing or calculation in advance for a transmission/reception signal may be performed by the processors 111 and 121 of FIG. 44.
  • an example of an operation of generating a transmission/reception signal or performing data processing or operation in advance for a transmission/reception signal is: 1) Determining bit information of a subfield (SIG, STF, LTF, Data) field included in the PPDU.
  • Time resources or frequency resources e.g., subcarrier resources used for subfields (SIG, STF, LTF, Data) included in the PPDU, etc.
  • Determination/configuration/acquisition of data 3) A specific sequence used for the subfields (SIG, STF, LTF, Data) fields included in the PPDU (e.g., pilot sequence, STF/LTF sequence, applied to SIG) An operation of determining/configuring/obtaining an extra sequence), etc., 4) a power control operation and/or a power saving operation applied to an STA, 5) an operation related to determination/acquisition/configuration/calculation/decoding/encoding of an ACK signal Can include.
  • various information used by various STAs for determination/acquisition/configuration/calculation/decoding/encoding of transmission/reception signals (e.g., information related to fields/subfields/control fields/parameters/power, etc.) It may be stored in the memories 112 and 122 of FIG. 44.
  • sub-drawing (a) of FIG. 44 may be modified as shown in sub-drawing (b) of FIG. 44.
  • STAs 110 and 120 of the present specification will be described based on the sub-drawing (b) of FIG. 44.
  • the transceivers 113 and 123 illustrated in sub-drawing (b) of FIG. 44 may perform the same functions as the transceiver illustrated in sub-drawing (a) of FIG. 44.
  • the processing chips 114 and 124 shown in sub-drawing (b) of FIG. 44 may include processors 111 and 121 and memories 112 and 122.
  • the processors 111 and 121 and the memories 112 and 122 illustrated in sub-drawing (b) of FIG. 44 are the processors 111 and 121 and the memories 112 and 122 illustrated in sub-drawing (a) of FIG. 44 described above. ) And can perform the same function.
  • a mobile terminal a wireless device, a wireless transmit/receive unit (WTRU), a user equipment (UE), a mobile station (MS), mobile Mobile Subscriber Unit, User, User STA, Network, Base Station, Node-B, Access Point (AP), Repeater, Router, Relay, Receiving Device, Transmitting Device, Receiving STA, Transmitting
  • the STA, the receiving device, the transmitting device, the receiving Apparatus, and/or the transmitting Apparatus refer to the STAs 110 and 120 shown in sub-drawings (a)/(b) of FIG. 44, or the sub-drawing of FIG. 44 (b It may mean the processing chips 114 and 124 shown in ).
  • the technical features of the present specification may be performed on the STAs 110 and 120 shown in sub-drawings (a)/(b) of FIG. 44, and the processing chip ( 114, 124).
  • the technical feature of the transmitting STA transmitting the control signal is that the control signal generated by the processors 111 and 121 shown in sub-drawings (a)/(b) of FIG. 44 is sub-drawing (a) of FIG. It can be understood as a technical feature transmitted through the transceivers 113 and 123 shown in )/(b).
  • the technical feature that the transmitting STA transmits the control signal is a technical feature in which a control signal to be transmitted to the transceivers 113 and 123 is generated from the processing chips 114 and 124 shown in sub-drawing (b) of FIG. 44. Can be understood.
  • the technical characteristic that the receiving STA receives the control signal may be understood as a technical characteristic in which the control signal is received by the transceivers 113 and 123 shown in sub-drawing (a) of FIG. 44.
  • the technical feature that the receiving STA receives the control signal is that the control signal received by the transceivers 113 and 123 shown in sub-drawing (a) of FIG. 44 is the processor shown in sub-drawing (a) of FIG. 44 ( 111, 121) can be understood as a technical feature obtained.
  • the technical feature that the receiving STA receives the control signal is that the control signal received by the transceivers 113 and 123 shown in sub-drawing (b) of FIG. 44 is a processing chip shown in sub-drawing (b) of FIG. 44 It can be understood as a technical feature obtained by (114, 124).
  • software codes 115 and 125 may be included in the memories 112 and 122.
  • the software codes 115 and 125 may include instructions for controlling the operations of the processors 111 and 121.
  • the software codes 115 and 125 may be included in various programming languages.
  • the processors 111 and 121 or the processing chips 114 and 124 illustrated in FIG. 44 may include an application-specific integrated circuit (ASIC), another chipset, a logic circuit, and/or a data processing device.
  • the processor may be an application processor (AP).
  • the processors 111 and 121 or the processing chips 114 and 124 shown in FIG. 44 are a digital signal processor (DSP), a central processing unit (CPU), a graphics processing unit (GPU), and a modem (modulator). and demodulator).
  • DSP digital signal processor
  • CPU central processing unit
  • GPU graphics processing unit
  • modem modulator
  • demodulator demodulator
  • SNAPDRAGONTM series processors manufactured by Qualcomm®, EXYNOSTM series processors manufactured by Samsung®, and It may be an A series processor, a HELIOTM series processor manufactured by MediaTek®, an ATOMTM series processor manufactured by INTEL®, or an enhanced processor.
  • uplink may mean a link for communication from a non-AP STA to an AP STA, and an uplink PPDU/packet/signal may be transmitted through the uplink.
  • downlink may mean a link for communication from an AP STA to a non-AP STA, and a downlink PPDU/packet/signal may be transmitted through the downlink.
  • 45 shows a modified example of the transmitting device and/or the receiving device of the present specification.
  • Each of the devices/STAs of sub-drawings (a)/(b) of FIG. 44 may be modified as shown in FIG. 45.
  • the transceiver 630 of FIG. 45 may be the same as the transceivers 113 and 123 of FIG. 44.
  • the transceiver 630 of FIG. 45 may include a receiver and a transmitter.
  • the processor 610 of FIG. 45 may be the same as the processors 111 and 121 of FIG. 44. Alternatively, the processor 610 of FIG. 45 may be the same as the processing chips 114 and 124 of FIG. 44.
  • the memory 150 of FIG. 45 may be the same as the memories 112 and 122 of FIG. 44. Alternatively, the memory 150 of FIG. 45 may be a separate external memory different from the memories 112 and 122 of FIG. 44.
  • the power management module 611 manages power for the processor 610 and/or the transceiver 630.
  • the battery 612 supplies power to the power management module 611.
  • the display 613 outputs a result processed by the processor 610.
  • Keypad 614 receives inputs to be used by processor 610.
  • the keypad 614 may be displayed on the display 613.
  • the SIM card 615 may be an integrated circuit used to securely store an IMSI (international mobile subscriber identity) used to identify and authenticate a subscriber in a mobile phone device such as a mobile phone and a computer and a key associated therewith. .
  • IMSI international mobile subscriber identity
  • the speaker 640 may output a sound-related result processed by the processor 610.
  • the microphone 641 may receive a sound-related input to be used by the processor 610.
  • the technical features of the present specification described above can be applied to various devices and methods.
  • the technical features of the present specification described above may be performed/supported through the apparatus of FIGS. 44 and/or 45.
  • the technical features of the present specification described above may be applied only to a part of FIGS. 44 and/or 45.
  • the technical features of the present specification described above are implemented based on the processing chip of FIG. 45, the processors 111 and 121 and the memories 112 and 122 of FIG. 44, or the processor of FIG. 45. It may be implemented based on the 610 and the memory 620.
  • the device of the present specification is a device that transmits/receives an EHT PPDU (Extremely High Throughput Physical Protocol Data Unit), and the device includes a memory and a processor operatively coupled to the memory, wherein the processor is An A-PPDU may be generated and transmitted to a receiving STA, or an A-PPDU may be received from a transmitting STA and the A-PPDU may be decoded.
  • EHT PPDU Extremely High Throughput Physical Protocol Data Unit
  • the first and second PPDUs are aggregated.
  • the first PPDU includes an L (Legacy)-Header field, a first EDMG (Enhanced Directional Multi-Gigabit)-Header field, and a first data field.
  • L Legacy
  • EDMG Enhanced Directional Multi-Gigabit
  • the second PPDU includes a second EDMG-Header field and a second data field.
  • GIs may be inserted at both ends of the first and second data fields.
  • the types of GI may include short GI, normal GI, and long GI.
  • the short GI is generated based on a golay sequence having a length of 32
  • the normal GI is generated based on a golay sequence having a length of 64
  • the long GI may be generated based on a golay sequence having a length of 128.
  • the GI inserted into the L-Header field may be generated based on a golay sequence having a length of 64. Accordingly, a GI inserted into the L-Header field and a GI inserted into the first and second data fields may have different lengths. If the lengths of the GIs are different, the receiving STA may have a problem that the FFT window is different and thus the FDE cannot be performed.
  • the present embodiment proposes a method for solving the problem by adjusting the starting point of the FFT window of the receiving STA by increasing the length of the first PPDU by adding zero padding or a dummy value to the first PPDU.
  • the present embodiment proposes a method of setting the number of symbol blocks to the minimum number of symbol blocks of the first PPDU by performing zero padding on the first PPDU.
  • the minimum number of symbol blocks of the first PPDU is 7.
  • the minimum number of symbol blocks of the first PPDU is 6.
  • the first symbol block of the data field as SC symbol block, and wherein the first PPDU minimum number of the symbol block of the (N APPDU_ BLKSmin) is of TXVECTOR parameters EDMG_FIRST_PPDU_MIN_SC_BLOCKS It can be set based on the value of.
  • a symbol block of the first data field is an OFDM symbol block
  • the number of minimum symbol blocks of the first PPDU (N APPDU _SYMSmin) is 1 To the fourth value.
  • the first value may be the value of EDMG_FIRST_PPDU_MIN_SC_BLOCKS.
  • the second value may be an SC IDFT/DFT (Inverse Discrete Fourier Transform/Discrete Fourier Transform) period.
  • the third value may be an OFDM IDFT/DFT period.
  • the fourth value may be a GI (Guard Interval) interval of the first and second PPDUs.
  • the value of EDMG_FIRST_PPDU_MIN_SC_BLOCKS may be negotiated based on EDMG Capabilities elements, determined as a fixed value, or set as a value of EDMG_BRP_MIN_SC_BLOCKS of the TXVECTOR parameter.
  • the L-Header field may include information on the length of the first PPDU.
  • the first EDMG Header field may include information on the type of the GI.
  • the receiving STA may receive the second EDMG Header field of the second PPDU after acquiring information on the length of the first PPDU and information on the type of the GI. I can. According to the embodiment, the receiving STA delays the reception time of the second EDMG Header field and decodes the L-Header field and the first EDMG Header field to determine the information on the length of the first PPDU and the type of the GI. To get information about.
  • the receiving STA may perform a frequency domain equalizer (FDE) for each section of the A-PPDU.
  • the interval may be determined based on the size of the FFT window.
  • the interval can be as large as a multiple of 512 chips (samples) according to 512 FFT.
  • the size of chips (samples) before the FFT window size (GI) and the size of the last chips (samples) within the FFT window size for the second EDMG-Header field are Since they are not the same, they do not satisfy the cyclic property. If the cyclic characteristics are not satisfied, the receiving STA cannot perform FDE on the second EDMG-Header field.
  • the receiving STA may obtain information on the length of the first PPDU and information on the type of the GI, and adjust the starting point of the FFT window. That is, the receiving STA may postpone the time of reception of the second EDMG Header field after obtaining information on the length of the first PPDU and information on the type of the GI.
  • the cyclic property of the second EDMG-Header field may be satisfied based on the first data field into which the zero padding is inserted. Since the cyclical characteristic is satisfied, the receiving STA may perform FDE on the second EDMG-Header field.
  • CRM computer readable medium
  • the CRM proposed by the present specification is at least one computer readable medium including instructions based on execution by at least one processor.
  • the CRM the step of receiving an EHT PPDU (Extremely High Throughput Physical Protocol Data Unit) including a short training field (STF) signal from a transmitting STA through a 320MHz band or a 160+160MHz band; And instructions for performing operations including decoding the EHT PPDU.
  • Instructions stored in the CRM of the present specification may be executed by at least one processor.
  • At least one processor related to the CRM of the present specification may be the processors 111 and 121 of FIG. 44 or the processing chips 114 and 124 of FIG. 44, or the processor 610 of FIG. 45.
  • the CRM of the present specification may be the memories 112 and 122 of FIG. 44, the memory 620 of FIG. 45, or a separate external memory/storage medium/disk.
  • the CRM may generate an A-PPDU and transmit it to a receiving STA, or may receive an A-PPDU from a transmitting STA and decode the A-PPDU.
  • the first and second PPDUs are aggregated.
  • the first PPDU includes an L (Legacy)-Header field, a first EDMG (Enhanced Directional Multi-Gigabit)-Header field, and a first data field.
  • L Legacy
  • EDMG Enhanced Directional Multi-Gigabit
  • the second PPDU includes a second EDMG-Header field and a second data field.
  • GIs may be inserted at both ends of the first and second data fields.
  • the types of GI may include short GI, normal GI, and long GI.
  • the short GI is generated based on a golay sequence having a length of 32
  • the normal GI is generated based on a golay sequence having a length of 64
  • the long GI may be generated based on a golay sequence having a length of 128.
  • the GI inserted into the L-Header field may be generated based on a golay sequence having a length of 64. Accordingly, a GI inserted into the L-Header field and a GI inserted into the first and second data fields may have different lengths. If the lengths of the GIs are different, the receiving STA may have a problem that the FFT window is different and thus the FDE cannot be performed.
  • the present embodiment proposes a method for solving the problem by adjusting the starting point of the FFT window of the receiving STA by increasing the length of the first PPDU by adding zero padding or a dummy value to the first PPDU.
  • the present embodiment proposes a method of setting the number of symbol blocks to the minimum number of symbol blocks of the first PPDU by performing zero padding on the first PPDU.
  • the minimum number of symbol blocks of the first PPDU is 7.
  • the minimum number of symbol blocks of the first PPDU is 6.
  • the first symbol block of the data field as SC symbol block, and wherein the first PPDU minimum number of the symbol block of the (N APPDU_ BLKSmin) is of TXVECTOR parameters EDMG_FIRST_PPDU_MIN_SC_BLOCKS It can be set based on the value of.
  • a symbol block of the first data field is an OFDM symbol block
  • the number of minimum symbol blocks of the first PPDU (N APPDU _SYMSmin) is 1 To the fourth value.
  • the first value may be the value of EDMG_FIRST_PPDU_MIN_SC_BLOCKS.
  • the second value may be an SC IDFT/DFT (Inverse Discrete Fourier Transform/Discrete Fourier Transform) period.
  • the third value may be an OFDM IDFT/DFT period.
  • the fourth value may be a GI (Guard Interval) interval of the first and second PPDUs.
  • the value of EDMG_FIRST_PPDU_MIN_SC_BLOCKS may be negotiated based on EDMG Capabilities elements, determined as a fixed value, or set as a value of EDMG_BRP_MIN_SC_BLOCKS of the TXVECTOR parameter.
  • the L-Header field may include information on the length of the first PPDU.
  • the first EDMG Header field may include information on the type of the GI.
  • the receiving STA may receive the second EDMG Header field of the second PPDU after acquiring information on the length of the first PPDU and information on the type of the GI. I can. According to the embodiment, the receiving STA delays the reception time of the second EDMG Header field and decodes the L-Header field and the first EDMG Header field to determine the information on the length of the first PPDU and the type of the GI. To get information about.
  • the receiving STA may perform a frequency domain equalizer (FDE) for each section of the A-PPDU.
  • the interval may be determined based on the size of the FFT window.
  • the interval can be as large as a multiple of 512 chips (samples) according to 512 FFT.
  • the size of chips (samples) before the FFT window size (GI) and the size of the last chips (samples) within the FFT window size for the second EDMG-Header field are Since they are not the same, they do not satisfy the cyclic property. If the cyclic characteristics are not satisfied, the receiving STA cannot perform FDE on the second EDMG-Header field.
  • the receiving STA may obtain information on the length of the first PPDU and information on the type of the GI, and adjust the starting point of the FFT window. That is, the receiving STA may postpone the time of reception of the second EDMG Header field after obtaining information on the length of the first PPDU and information on the type of the GI.
  • the cyclic property of the second EDMG-Header field may be satisfied based on the first data field into which the zero padding is inserted. Since the cyclical characteristic is satisfied, the receiving STA may perform FDE on the second EDMG-Header field.
  • Machine learning refers to the field of studying methodologies to define and solve various problems dealt with in the field of artificial intelligence. do.
  • Machine learning is also defined as an algorithm that improves the performance of a task through continuous experience.
  • An artificial neural network is a model used in machine learning, and may refer to an overall model with problem-solving capabilities, which is composed of artificial neurons (nodes) that form a network by combining synapses.
  • the artificial neural network may be defined by a connection pattern between neurons of different layers, a learning process for updating model parameters, and an activation function for generating an output value.
  • the artificial neural network may include an input layer, an output layer, and optionally one or more hidden layers. Each layer includes one or more neurons, and the artificial neural network may include neurons and synapses connecting neurons. In an artificial neural network, each neuron can output a function of an activation function for input signals, weights, and biases input through synapses.
  • Model parameters refer to parameters determined through learning, and include weights of synaptic connections and biases of neurons.
  • the hyperparameter refers to a parameter that must be set before learning in a machine learning algorithm, and includes a learning rate, number of iterations, mini-batch size, and initialization function.
  • the purpose of learning the artificial neural network can be seen as determining the model parameters that minimize the loss function.
  • the loss function can be used as an index to determine an optimal model parameter in the learning process of the artificial neural network.
  • Machine learning can be classified into supervised learning, unsupervised learning, and reinforcement learning according to the learning method.
  • Supervised learning refers to a method of training an artificial neural network when a label for training data is given, and a label indicates the correct answer (or result value) that the artificial neural network must infer when training data is input to the artificial neural network. It can mean.
  • Unsupervised learning may mean a method of training an artificial neural network in a state in which a label for training data is not given.
  • Reinforcement learning may mean a learning method in which an agent defined in a certain environment learns to select an action or sequence of actions that maximizes the cumulative reward in each state.
  • machine learning implemented as a deep neural network (DNN) including a plurality of hidden layers is sometimes referred to as deep learning (deep learning), and deep learning is a part of machine learning.
  • DNN deep neural network
  • machine learning is used in the sense including deep learning.
  • a robot may refer to a machine that automatically processes or operates a task given by its own capabilities.
  • a robot having a function of recognizing the environment and performing an operation by self-determining may be referred to as an intelligent robot.
  • Robots can be classified into industrial, medical, household, military, etc. depending on the purpose or field of use.
  • the robot may be provided with a driving unit including an actuator or a motor to perform various physical operations such as moving a robot joint.
  • the movable robot includes a wheel, a brake, a propeller, and the like in a driving unit, and can travel on the ground or fly in the air through the driving unit.
  • Augmented reality collectively refers to virtual reality (VR), augmented reality (AR), and mixed reality (MR).
  • VR technology provides only CG images of real-world objects or backgrounds
  • AR technology provides virtually created CG images on top of real object images
  • MR technology is a computer that mixes and combines virtual objects in the real world. It's a graphic technology.
  • MR technology is similar to AR technology in that it shows real and virtual objects together.
  • a virtual object is used in a form that complements a real object, whereas in MR technology, there is a difference in that a virtual object and a real object are used with equal characteristics.
  • HMD Head-Mount Display
  • HUD Head-Up Display
  • mobile phones tablet PCs, laptops, desktops, TVs, digital signage, etc. It can be called as.
  • the claims set forth herein may be combined in a variety of ways.
  • the technical features of the method claims of the present specification may be combined to be implemented as a device, and the technical features of the device claims of the present specification may be combined to be implemented by a method.
  • the technical characteristics of the method claim of the present specification and the technical characteristics of the device claim may be combined to be implemented as a device, and the technical characteristics of the method claim of the present specification and the technical characteristics of the device claim may be combined to be implemented by a method.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

무선랜 시스템에서 A-PPDU를 송신하는 방법 및 장치가 제안된다. 구체적으로, 송신 STA은 A-PPDU를 생성하고 수신 STA에게 송신한다. A-PPDU는 제1 및 제2 PPDU가 결합된다. 제1 PPDU는 L-Header 필드, 제1 EDMG-Header 필드 및 제1 데이터 필드를 포함한다. 제2 PPDU는 제2 EDMG-Header 필드 및 제2 데이터 필드를 포함한다. 제1 PPDU의 최소 심볼 블록의 개수를 기반으로, 제1 데이터 필드에 제로 패딩이 삽입된다.

Description

무선랜 시스템에서의 A-PPDU를 송수신하는 방법 및 이를 위한 장치
본 명세서는 무선랜 시스템에서 A-PPDU를 송수신하는 기법에 관한 것으로, 보다 상세하게는, GI를 고려하여 A-PPDU를 송수신하는 방법 및 장치에 관한 것이다.
무선랜 기술에 대한 표준은 IEEE(Institute of Electrical and Electronics Engineers) 802.11 표준으로서 개발되고 있다. IEEE 802.11a 및 b는 2.4. GHz 또는 5 GHz에서 비면허 대역(unlicensed band)을 이용하고, IEEE 802.11b는 11 Mbps의 전송 속도를 제공하고, IEEE 802.11a는 54 Mbps의 전송 속도를 제공한다. IEEE 802.11g는 2.4 GHz에서 직교 주파수 분할 다중화(Orthogonal frequency-division multiplexing, OFDM)를 적용하여, 54 Mbps의 전송 속도를 제공한다. IEEE 802.11n은 다중입출력 OFDM(multiple input multiple output-OFDM, MIMO-OFDM)을 적용하여, 4 개의 공간적인 스트림(spatial stream)에 대해서 300 Mbps의 전송 속도를 제공한다. IEEE 802.11n에서는 채널 대역폭(channel bandwidth)을 40 MHz까지 지원하며, 이 경우에는 600 Mbps의 전송 속도를 제공한다.
상술한 무선랜 표준은 최대 160MHz 대역폭을 사용하고, 8개의 공간 스트림을 지원하여 최대 1Gbit/s의 속도를 지원하는 IEEE 802.11ac 표준을 거쳐, IEEE 802.11ax 표준화에 대한 논의가 이루어지고 있다.
한편, IEEE 802.11ad에서는 60 GHz 대역에서의 초고속 처리율을 위한 성능향상을 규정하고 있으며, 이러한 IEEE 802.11ad 시스템에 처음으로 채널 본딩 및 MIMO 기술을 도입하기 위한 IEEE 802.11ay에 대한 논의가 이루어지고 있다.
본 명세서는 무선랜 시스템에서 A-PPDU를 송수신하는 하는 방법 및 장치를 제안한다.
본 명세서는 A-PPDU를 송수신하는 하는 방법 및 장치를 제안한다.
본 실시예는, 802.11ay 시스템의 A-PPDU의 최소 심볼 블록의 수를 확보하여 A-PPDU를 생성하는 방법을 제안한다. 이는, A-PPDU의 레가시 파트(non-EMDG portion)의 GI와 EDMG 파트(EDMG portion)의 GI가 다른 경우 수신기의 FFT 윈도우가 달라져 FDE를 수행할 수 없다는 문제가 있기 때문이다. 본 실시예는 상기 문제점을 해결하기 위한 방법을 제안한다.
먼저, 용어를 정리하면, A-PPDU는 802.11ay 시스템에서 정의된 EDMG(Enhanced Directional Multi-Gigabit) PPDU에 대응할 수 있다. 상기 송신 STA은 AP(access point) 또는 무선 AV(audio/video) 장치일 수 있다. 상기 수신 STA은 STA(station) 또는 무선 AV 장치일 수 있다. 상기 무선 AV 장치는 본체 장치(셋탑 박스), 디스플레이 장치(TV), 원격 제어 장치(리모컨)일 수 있다.
송신 STA(station)은 A-PPDU(Aggregated-Physical Protocol Data Unit)를 생성한다.
상기 송신 STA은 상기 A-PPDU를 수신 STA에게 송신한다.
상기 A-PPDU는 제1 및 제2 PPDU가 결합된다(aggregated). 상기 A-PPDU는 n개의 EDMG PPDU가 결합되어 생성되고, 본 실시예에서는 n=2인 경우를 설명하고 있으나 항상 제한되는 것은 아니다.
상기 제1 PPDU는 L(Legacy)-Header 필드, 제1 EDMG(Enhanced Directional Multi-Gigabit)-Header 필드 및 제1 데이터 필드를 포함한다.
상기 제2 PPDU는 제2 EDMG-Header 필드 및 제2 데이터 필드를 포함한다.
상기 제1 및 제2 데이터 필드의 양 끝에 GI가 삽입될 수 있다. 상기 GI의 유형은 short GI, normal GI 및 long GI를 포함할 수 있다.
상기 short GI는 길이가 32인 golay 시퀀스를 기반으로 생성되고, 상기 normal GI는 길이가 64인 golay 시퀀스를 기반으로 생성되고, 상기 long GI는 길이가 128인 golay 시퀀스를 기반으로 생성될 수 있다.
상기 L-Header 필드에 삽입되는 GI는 길이가 64인 golay 시퀀스를 기반으로 생성될 수 있다. 이에 따라, 상기 L-Header 필드에 삽입되는 GI와 상기 제1 및 제2 데이터 필드에 삽입되는 GI는 길이가 서로 다를 수 있다. GI의 길이가 다른 경우, 수신 STA은 FFT 윈도우가 달라져 FDE를 수행할 수 없다는 문제점이 발생될 수 있다. 본 실시예는 상기 제1 PPDU에 제로 패딩 또는 더미(dummy) 값을 부가하여 상기 제1 PPDU의 길이를 늘림으로써, 수신 STA의 FFT 윈도우의 시작점을 조정하여 문제를 해결하는 방법을 제안한다.
상기 제1 PPDU의 최소 심볼 블록의 개수를 기반으로, 상기 제1 데이터 필드에 제로 패딩(zero padding)이 삽입된다.
본 명세서에서 제안된 실시예에 따르면, 수신 STA은 복호 과정에서, 최소 심볼 블록의 수를 확보하여 GI 유형 정보와 첫 번째 PPDU의 길이 정보를 획득하여, 모든 구간(duration)에서 순환 특성을 만족시켜 A-PPDU에 대한 FDE를 수행할 수 있다.
도 1은 무선랜 시스템의 구성의 일례를 나타낸 도면이다.
도 2는 무선랜 시스템의 구성의 다른 예를 나타낸 도면이다.
도 3은 본 발명의 일 실시형태에 따른 채널 본딩 동작 설명을 위한 60GHz 대역에서의 채널을 설명하기 위한 도면이다.
도 4는 무선랜 시스템에서 채널 본딩을 수행하는 기본적인 방법을 설명하기 위한 도면이다.
도 5는 비콘 간격의 구성을 설명하기 위한 도면이다.
도 6은 기존 무선 프레임의 물리 구성을 설명하기 위한 도면이다.
도 7 및 도 8은 도 6의 무선 프레임의 헤더 필드의 구성을 설명하기 위한 도면이다.
도 9는 본 발명에 적용 가능한 PPDU 구조를 도시한 도면이다.
도 10은 본 발명에 적용 가능한 PPDU 구조를 간단히 도시한 도면이다.
도 11은 본 발명의 일 예에 따라 하나의 채널에 대해서 빔포밍을 수행하는 동작을 나타낸 도면이다.
도 12는 본 발명에 적용 가능한 빔포밍 트레이닝 과정의 일 예를 나타낸다.
도 13 및 도 14는 SLS (Sector Level Sweep) 단계의 예시들을 나타낸 도면이다.
도 15는 2.16GHz 또는 2.16+2.16GHz 채널에서 short GI에 대한 SU PPDU 구조의 일례이다.
도 16은 2.16GHz 또는 2.16+2.16GHz 채널에서 normal GI에 대한 SU PPDU 구조의 일례이다.
도 17은 2.16GHz 또는 2.16+2.16GHz 채널에서 long GI에 대한 SU PPDU 구조의 일례이다.
도 18은 EDMG A-PPDU 포맷의 일례를 나타낸다.
도 19는 short GI에 대한 SU PPDU 구조(2<=iPPDU<=NPPDU)의 일례이다.
도 20은 normal GI에 대한 SU PPDU 구조(2<=iPPDU<=NPPDU)의 일례이다.
도 21은 long GI에 대한 SU PPDU 구조(2<=iPPDU<=NPPDU)의 일례이다.
도 22는 short GI가 사용된 A-PPDU 포맷의 일례를 나타낸다.
도 23은 도 22의 A-PPDU의 Duration A에서 FDE를 수행 시 cyclic property를 만족하는 일례를 나타낸다.
도 24는 도 22의 A-PPDU의 Duration B에서 FDE를 수행 시 cyclic property를 만족하는 일례를 나타낸다.
도 25는 도 22의 A-PPDU의 Duration C에서 FDE를 수행 시 cyclic property를 만족하지 않는 일례를 나타낸다.
도 26은 도 22의 A-PPDU의 Duration D에서 FDE를 수행 시 cyclic property를 만족하는 일례를 나타낸다.
도 27은 normal GI가 사용된 A-PPDU 포맷의 일례를 나타낸다.
도 28은 도 27의 A-PPDU의 Duration A에서 FDE를 수행 시 cyclic property를 만족하는 일례를 나타낸다.
도 29는 도 27의 A-PPDU의 Duration B에서 FDE를 수행 시 cyclic property를 만족하지 않는 일례를 나타낸다.
도 30은 도 27의 A-PPDU의 Duration C에서 FDE를 수행 시 cyclic property를 만족하는 일례를 나타낸다.
도 31은 long GI가 사용된 A-PPDU 포맷의 일례를 나타낸다.
도 32는 도 31의 A-PPDU의 Duration A에서 FDE를 수행 시 cyclic property를 만족하는 일례를 나타낸다.
도 33은 도 31의 A-PPDU의 Duration B에서 FDE를 수행 시 cyclic property를 만족하는 일례를 나타낸다.
도 34는 도 31의 A-PPDU의 Duration C에서 FDE를 수행 시 cyclic property를 만족하는 일례를 나타낸다.
도 35는 도 31의 A-PPDU의 Duration D에서 FDE를 수행 시 cyclic property를 만족하지 않는 일례를 나타낸다.
도 36은 도 31의 A-PPDU의 Duration E에서 FDE를 수행 시 cyclic property를 만족하는 일례를 나타낸다.
도 37은 short GI가 사용된 A-PPDU에서 N번째 PPDU에 심볼 블록의 개수를 늘리는 일례를 나타낸다.
도 38은 normal GI가 사용된 A-PPDU에서 N번째 PPDU에 심볼 블록의 개수를 늘리는 일례를 나타낸다.
도 39는 long GI가 사용된 A-PPDU에서 N번째 PPDU에 심볼 블록의 개수를 늘리는 일례를 나타낸다.
도 40은 본 실시예에 따른 송신 STA이 A-PPDU를 송신하는 절차를 도시한 흐름도이다.
도 41은 본 실시예에 따른 수신 STA이 A-PPDU를 수신하는 절차를 도시한 흐름도이다.
도 42는 본 실시예에 따른 송신 STA이 A-PPDU를 송신하는 절차를 도시한 흐름도이다.
도 43은 본 실시예에 따른 수신 STA이 A-PPDU를 수신하는 절차를 도시한 흐름도이다.
도 44는 본 명세서의 송신 장치 및/또는 수신 장치의 일례를 나타낸다.
도 45은 본 명세서의 송신 장치 및/또는 수신 장치의 변형된 일례를 나타낸다.
본 명세서에서 “A 또는 B(A or B)”는 “오직 A”, “오직 B” 또는 “A와 B 모두”를 의미할 수 있다. 달리 표현하면, 본 명세서에서 “A 또는 B(A or B)”는 “A 및/또는 B(A and/or B)”으로 해석될 수 있다. 예를 들어, 본 명세서에서 “A, B 또는 C(A, B or C)”는 “오직 A”, “오직 B”, “오직 C”또는 “A, B 및 C의 임의의 모든 조합(any combination of A, B and C)”를 의미할 수 있다.
본 명세서에서 사용되는 슬래쉬(/)나 쉼표(comma)는 “및/또는(and/or)”을 의미할 수 있다. 예를 들어, “A/B”는 “A 및/또는 B”를 의미할 수 있다. 이에 따라 “A/B”는 “오직 A”, “오직 B”, 또는 “A와 B 모두”를 의미할 수 있다. 예를 들어, “A, B, C”는 “A, B 또는 C”를 의미할 수 있다.
본 명세서에서 “적어도 하나의 A 및 B(at least one of A and B)”는, “오직 A”“오직 B” 또는 “A와 B 모두”를 의미할 수 있다. 또한, 본 명세서에서 “적어도 하나의 A 또는 B(at least one of A or B)”나 “적어도 하나의 A 및/또는 B(at least one of A and/or B)”라는 표현은 “적어도 하나의 A 및 B(at least one of A and B)”와 동일하게 해석될 수 있다.
또한, 본 명세서에서 “적어도 하나의 A, B 및 C(at least one of A, B and C)”는, “오직 A”, “오직 B”, “오직 C”또는 “A, B 및 C의 임의의 모든 조합(any combination of A, B and C)”를 의미할 수 있다. 또한, “적어도 하나의 A, B 또는 C(at least one of A, B or C)”나 “적어도 하나의 A, B 및/또는 C(at least one of A, B and/or C)”는 “적어도 하나의 A, B 및 C(at least one of A, B and C)”를 의미할 수 있다.
또한, 본 명세서에서 사용되는 괄호는 “예를 들어(for example)”를 의미할 수 있다.
본 명세서에서 하나의 도면 내에서 개별적으로 설명되는 기술적 특징은, 개별적으로 구현될 수도 있고, 동시에 구현될 수도 있다.
본 명세서의 이하의 일례는 다양한 무선 통신시스템에 적용될 수 있다. 예를 들어, 본 명세서의 이하의 일례는 무선랜(wireless local area network, WLAN) 시스템에 적용될 수 있다. 예를 들어, 본 명세서는 IEEE 802.11a/g/n/ac의 규격이나, IEEE 802.11ay 규격에 적용될 수 있다. 또한 본 명세서는 새롭게 제안되는 EHT 규격 또는 IEEE 802.11be 규격에도 적용될 수 있다. 또한 본 명세서의 일례는 EHT 규격 또는 IEEE 802.11be를 개선(enhance)한 새로운 무선랜 규격에도 적용될 수 있다. 또한 본 명세서의 일례는 이동 통신 시스템에 적용될 수 있다. 예를 들어, 3GPP(3rd Generation Partnership Project) 규격에 기반하는 LTE(Long Term Evolution) 및 그 진화(evoluation)에 기반하는 이동 통신 시스템에 적용될 수 있다. 또한, 본 명세서의 일례는 3GPP 규격에 기반하는 5G NR 규격의 통신 시스템에 적용될 수 있다.
이하 본 명세서의 기술적 특징을 설명하기 위해 본 명세서가 적용될 수 있는 기술적 특징을 설명한다.
1. 무선랜(Wireless LAN, WLAN ) 시스템
1-1. 무선랜 시스템 일반
도 1은 무선랜 시스템의 구성의 일례를 나타낸 도면이다.
도 1에 도시된 바와 같이, 무선랜 시스템은 하나 이상의 기본 서비스 세트(Basic Service Set, BSS)를 포함한다. BSS는 성공적으로 동기화를 이루어서 서로 통신할 수 있는 스테이션(Station, STA)의 집합이다.
STA는 매체 접속 제어(Medium Access Control, MAC)와 무선 매체에 대한 물리계층(Physical Layer) 인터페이스를 포함하는 논리 개체로서, 액세스 포인트(access point, AP)와 비AP STA(Non-AP Station)을 포함한다. STA 중에서 사용자가 조작하는 휴대용 단말은 Non-AP STA로써, 단순히 STA라고 할 때는 Non-AP STA을 가리키기도 한다. Non-AP STA는 단말(terminal), 무선 송수신 유닛(Wireless Transmit/Receive Unit, WTRU), 사용자 장비(User Equipment, UE), 이동국(Mobile Station, MS), 휴대용 단말(Mobile Terminal), 또는 이동 가입자 유닛(Mobile Subscriber Unit) 등의 다른 명칭으로도 불릴 수 있다.
그리고, AP는 자신에게 결합된 STA(Associated Station)에게 무선 매체를 통해 분배 시스템(Distribution System, DS)으로의 접속을 제공하는 개체이다. AP는 집중 제어기, 기지국(Base Station, BS), Node-B, BTS(Base Transceiver System), PCP/AP(personal basic service set central point/access point) 또는 사이트 제어기 등으로 불릴 수도 있다.
BSS는 인프라스트럭처(infrastructure) BSS와 독립적인(Independent) BSS(IBSS)로 구분할 수 있다.
도 1에 도시된 BBS는 IBSS이다. IBSS는 AP를 포함하지 않는 BSS를 의미하고, AP를 포함하지 않으므로, DS로의 접속이 허용되지 않아서 자기 완비적 네트워크(self-contained network)를 이룬다.
도 2는 무선랜 시스템의 구성의 다른 예를 나타낸 도면이다.
도 2에 도시된 BSS는 인프라스트럭처 BSS이다. 인프라스트럭처 BSS는 하나 이상의 STA 및 AP를 포함한다. 인프라스트럭처 BSS에서 비AP STA들 사이의 통신은 AP를 경유하여 이루어지는 것이 원칙이나, 비AP STA 간에 직접 링크(link)가 설정된 경우에는 비AP STA들 사이에서 직접 통신도 가능하다.
도 2에 도시된 바와 같이, 복수의 인프라스트럭처 BSS는 DS를 통해 상호 연결될 수 있다. DS를 통하여 연결된 복수의 BSS를 확장 서비스 세트(Extended Service Set, ESS)라 한다. ESS에 포함되는 STA들은 서로 통신할 수 있으며, 동일한 ESS 내에서 비AP STA는 끊김 없이 통신하면서 하나의 BSS에서 다른 BSS로 이동할 수 있다.
DS는 복수의 AP들을 연결하는 메커니즘(mechanism)으로서, 반드시 네트워크일 필요는 없으며, 소정의 분배 서비스를 제공할 수 있다면 그 형태에 대해서는 아무런 제한이 없다. 예컨대, DS는 메쉬(mesh) 네트워크와 같은 무선 네트워크일 수도 있고, AP들을 서로 연결시켜 주는 물리적인 구조물일 수도 있다.
이상을 바탕으로 무선랜 시스템에서 채널 본딩 방식에 대해 설명한다.
1-2. 무선랜 시스템에서의 채널 본딩
도 3은 본 발명의 일 실시형태에 따른 채널 본딩 동작 설명을 위한 60GHz 대역에서의 채널을 설명하기 위한 도면이다.
도 3에 도시된 바와 같이 60GHz 대역에서는 4개의 채널이 구성될 수 있으며, 일반 채널 대역폭은 2.16GHz일 수 있다. 60 GHz에서 사용 가능한 ISM 대역 (57 GHz ~ 66 GHz)은 각국 상황에 따라 다르게 규정될 수 있다. 일반적으로 도 3에 도시된 채널 중 채널 2는 모든 지역에서 사용 가능하여 default 채널로 사용될 수 있다. 호주를 제외한 대부분의 지적에서 채널 2 및 채널 3을 사용할 수 있으며, 이를 채널 본딩에 활용할 수 있다. 다만, 채널 본딩에 활용되는 채널은 다양할 수 있으며, 본 발명은 특정 채널에 한정되지 않는다.
도 4는 무선랜 시스템에서 채널 본딩을 수행하는 기본적인 방법을 설명하기 위한 도면이다.
도 4의 예는 IEEE 802.11n 시스템에서 2개의 20MHz 채널을 결합하여 40 MHz 채널 본딩으로 동작하는 것을 예를 들어 설명한다. IEEE 802.11ac 시스템의 경우 40/80/160 MHz 채널 본딩이 가능할 것이다.
도 4의 예시적인 2개의 채널은 주 채널(Primary Channel) 및 보조 채널(Secondary Channel)을 포함하여, STA는 상기 2개의 채널 중 주 채널에 대해 CSMA/CA 방식으로 채널 상태를 검토할 수 있다. 만일 주 채널이 일정한 백오프 간격(backoff interval) 동안 유휴(idle)하여 백오프 카운트가 0이 되는 시점에서, 보조 채널이 소정 시간(예를 들어, PIFS) 동안 유휴인 경우, STA는 주 채널 및 보조 채널을 결합하여 데이터를 전송할 수 있다.
다만, 도 4와 같이 경쟁 기반으로 채널 본딩을 수행하는 경우 상술한 바와 같이 주 채널에 대한 백오프 카운트가 만료되는 시점에서 보조 채널이 일정 시간 동안 유휴 상태를 유지한 경우에 한하여 채널 본딩이 가능하기 때문에 채널 본딩의 활용이 매우 제한적이며, 매체 상황에 유연하게 대응하기 어려운 측면이 있다.
이에 따라 본 발명의 일 측면에서는 AP가 STA들에게 스케줄링 정보를 전송하여 스케줄링 기반으로 접속을 수행하는 방안을 제안한다. 한편, 본 발명의 다른 일 측면에서는 상술한 스케줄링에 기반하여 또는 상술한 스케줄링과 독립적으로 경쟁 기반으로 채널 접속을 수행하는 방안을 제안한다. 아울러, 본 발명의 다른 일 측면에서는 빔포밍(beamforming)에 기반하여 공간 공유(Spatial Sharing) 기법을 통해 통신을 수행하는 방법에 대해 제안한다.
1-3. 비콘 간격 구성
도 5는 비콘 간격의 구성을 설명하기 위한 도면이다.
11ad 기반 DMG BSS 시스템에서 매체의 시간은 비콘 간격들로 나누어질 수 있다. 비콘 간격 내의 하위 구간들은 접속 구간(Access Period)로 지칭될 수 있다. 하나의 비콘 간격 내의 서로 다른 접속 구간은 상이한 접속 규칙을 가질 수 있다. 이와 같은 접속 구간에 대한 정보는 AP 또는 PCP (Personal basic service set Control Point)에 의해 non-AP STA 또는 non-PCP에게 전송될 수 있다.
도 5에 도시된 예와 같이 하나의 비콘 간격은 하나의 BHI (Beacon Header Interval)과 하나의 DTI (Data Transfer Interval)을 포함할 수 있다. BHI는 도 4에 도시된 바와 같이 BTI(Beacon Transmission Interval), A-BFT(Association Beamforming Training) 및 ATI(Announcement Transmission Interval)를 포함할 수 있다.
BTI는 하나 이상의 DMG 비콘 프레임이 전송될 수 있는 구간을 의미한다. A-BFT는 선행하는 BTI 동안 DMG 비콘 프레임을 전송한 STA에 의한 빔포밍 트레이닝이 수행되는 구간을 의미한다. ATI는 PCP/AP와 non-PCP/non-AP STA 사이에 요청-응답 기반의 관리 접속 구간을 의미한다.
한편, DTI(Data Transfer Interval)는 STA들 사이의 프레임 교환이 이루어지는 구간으로서, 도 5에 도시된 바와 같이 하나 이상의 CBAP(Contention Based Access Period) 및 하나 이상의 SP(Service Period)가 할당될 수 있다. 도 5에서는 2개의 CBAP과 2개의 SP가 할당되는 예를 도시하고 있으나, 이는 예시적인 것으로서 이에 한정될 필요는 없다.
도 5는 TDD SP(Service Period)의 구조도 도시하고 있다. TDD SP는 TDD 슬롯 구조 요소에 의해 구체화된 하나 이상의 연속적이고 인접한 TDD 간격(TDD interval)로 구성된다(TDD interval 1, TDD interval 2, ..., TDD interval Q). TDD 간격은 하나 이상의 TDD 슬롯을 포함한다. 인접한 TDD 슬롯은 도 5에서 도시되고, TDD 슬롯 구조 요소에 의해 정의된 보호시간(Guard Time, GT)만큼 시간적으로 분리되어야 한다(도 5에 따르면, GT1, GT2, GT3 만큼 시간적으로 분리되어있다). STA 동작이 모두 동일하다면, 동일한 STA 쌍에 할당된 인접한 TDD 슬롯의 송신 및 수신은 인접한 TDD 슬롯 사이에서 계속될 수 있다.
빔포밍 동작을 통해 데이터를 전송하고자 하는 STA은 개시자 (initiator)라 명명하고, 상기 개시자로부터 데이터를 전송 받는 STA은 응답자 (responder)라 명명한다. 도 5에 따르면, 개시자는 응답자에게 TX TDD 슬롯(TDD slot 0, TDD slot 1, ..., TDD slot i)에서 데이터(또는 프레임)를 전송하고, 응답자는 개시자로부터 RX TDD 슬롯(TDD slot i+1, TDD slot i+2, ..., TDD slot M)에서 데이터(또는 프레임)를 수신할 수 있다.
이하에서는 본 발명이 적용될 무선랜 시스템에서의 물리계층 구성에 대해 구체적으로 살펴본다.
1-4. 물리계층 구성
본 발명의 일 실시형태에 따른 무선랜 시스템에서는 다음과 같은 3가지 다른 변조 모드를 제공할 수 있는 것을 가정한다.
PHY MCS Note
Control PHY 0
Single carrier PHY(SC PHY) 1...1225...31 (low power SC PHY)
OFDM PHY 13...24
이와 같은 변조 모드들은 서로 상이한 요구조건(예를 들어, 높은 처리율 또는 안정성)을 만족시키기 위해 이용될 수 있다. 시스템에 따라 이들 중 일부 모드만 지원할 수도 있다.도 6은 기존 무선 프레임의 물리 구성을 설명하기 위한 도면이다.
모든 DMG (Directional Multi-Gigabit) 물리계층은 도 6에 도시된 바와 같은 필드들을 공통적으로 포함하는 것을 가정한다. 다만, 각각의 모드에 따라 개별적인 필드의 규정 방식 및 사용되는 변조/코딩 방식에 있어서 차이를 가질 수 있다.
도 6에 도시된 바와 같이 무선프레임의 프리엠블은 STF (Short Training Field) 및 CE (Channel Estimation)을 포함할 수 있다. 또한, 무선 프레임은 헤더, 및 패이로드로서 데이터 필드와 선택적으로 빔포밍을 위한 TRN(Training) 필드를 포함할 수 있다.
도 7 및 도 8은 도 6의 무선 프레임의 헤더 필드의 구성을 설명하기 위한 도면이다.
구체적으로 도 7은 SC(Single Carrier) 모드가 이용되는 경우를 도시하고 있다. SC 모드에서 헤더는 스크램블링의 초기값을 나타내는 정보, MCS (Modulation and Coding Scheme), 데이터의 길이를 나타내는 정보, 추가적인 PPDU(Physical Protocol Data Unit)의 존재 여부를 나타내는 정보, 패킷 타입, 트레이닝 길이, Aggregation 여부, 빔 트레이닝 요청 여부, 마지막 RSSI (Received Signal Strength Indicator), 절단(truncation) 여부, HCS (Header Check Sequence) 등의 정보를 포함할 수 있다. 또한, 도 7에 도시된 바와 같이 헤더는 4 비트의 유보 비트들(reserved bits)을 가지고 있으며, 이하의 설명에서는 이와 같은 유보 비트들을 활용할 수도 있다.
또한, 도 8은 OFDM 모드가 적용되는 경우의 헤더의 구체적인 구성을 도시하고 있다. OFDM 헤더는 스크램블링의 초기값을 나타내는 정보, MCS, 데이터의 길이를 나타내는 정보, 추가적인 PPDU의 존재 여부를 나타내는 정보, 패킷 타입, 트레이닝 길이, Aggregation 여부, 빔 트레이닝 요청 여부, 마지막 RSSI, 절단 여부, HCS (Header Check Sequence) 등의 정보를 포함할 수 있다. 또한, 도 8에 도시된 바와 같이 헤더는 2 비트의 유보 비트들을 가지고 있으며, 이하의 설명에서는 도 7의 경우와 마찬가지로 이와 같은 유보 비트들을 활용할 수도 있다.
상술한 바와 같이 IEEE 802.11ay 시스템은 기존 11ad 시스템에 처음으로 채널본딩 및 MIMO 기술의 도입을 고려하고 있다. 11ay에서 채널본딩 및 MIMO를 구현하기 위해서는 새로운 PPDU 구조가 필요하다. 즉, 기존 11ad PPDU 구조로는 레거시 단말을 지원함과 동시에 채널본딩과 MIMO를 구현하기에는 한계가 있다.
이를 위해 레거시 단말을 지원하기 위한 레거시 프리엠블, 레거시 헤더 필드 뒤에 11ay 단말을 위한 새로운 필드를 정의할 수 있으며, 여기서 새롭게 정의된 필드를 통하여 채널본딩과 MIMO를 지원할 수 있다.
도 9는 본 발명의 바람직한 일 실시형태에 따른 PPDU 구조를 도시한 도면이다. 도 9에서 가로축은 시간 영역에 세로축은 주파수 영역에 대응할 수 있다.
2개 이상의 채널을 본딩 하였을 때, 각 채널에서 사용되는 주파수 대역(예: 1.83GHz) 사이에는 일정 크기의 주파수 대역(예:400MHz 대역)이 존재할 수 있다. Mixed mode의 경우, 각 채널을 통하여 레거시 프리엠블 (레거시 STF, 레거시 CE)이 duplicate로 전송되는데, 본 발명의 일 실시형태에서는 각 채널 사이의 400MHz 대역을 통하여 레거시 프리엠블과 함께 동시에 새로운 STF와 CE 필드의 전송(gap filling)을 고려할 수 있다.
이 경우, 도 9에 도시된 바와 같이, 본 발명에 따른 PPDU 구조는 ay STF, ay CE, ay 헤더 B, 페이로드(payload)를 레거시 프리엠블, 레거시 헤더 및 ay 헤더 A 이후에 광대역으로 전송하는 형태를 가진다. 따라서, 헤더 필드 다음에 전송되는 ay 헤더, ay Payload 필드 등은 본딩에 사용되는 채널들을 통하여 전송할 수 있다. 이하, ay 헤더를 레거시 헤더와 구분하기 위해 EDMG (enhanced directional multi-gigabit) 헤더라 명명할 수도 있으며, 해당 명칭은 혼용하여 사용될 수 있다.
일 예로, 11ay에는 총 6개 또는 8개의 채널(각 2.16 GHz)이 존재 할 수 있으며, 단일 STA으로는 최대 4개의 채널을 본딩하여 전송할 수 있다. 이에, ay 헤더와 ay Payload는 2.16GHz, 4.32GHz, 6.48GHz, 8.64GHz 대역폭을 통하여 전송할 수 있다.
또는, 상술한 바와 같은 Gap-Filling을 수행하지 않고 레거시 프리엠블을 반복하여 전송할 때의 PPDU 포맷 역시 고려할 수 있다.
이 경우, Gap-Filling을 수행하지 않아 도 8에서 점선으로 도시된 GF-STF 및 GF-CE 필드 없이 ay STF, ay CE 및 ay 헤더 B를 레거시 프리엠블, 레거시 헤더 및 ay 헤더 A 이후에 광대역으로 전송하는 형태를 가진다.
도 10은 본 발명에 적용 가능한 PPDU 구조를 간단히 도시한 도면이다. 상술한 PPDU 포맷을 간단히 정리하면 도 10과 같이 나타낼 수 있다
도 10에 도시된 바와 같이, 11ay 시스템에 적용 가능한 PPDU 포맷은 L-STF, L-CEF, L-Header, EDMG-Header-A, EDMG-STF, EDMG-CEF, EDMG-Header-B, Data, TRN 필드를 포함할 수 있으며, 상기 필드들은 PPDU의 형태 (예: SU PPDU, MU PPDU 등)에 따라 선택적으로 포함될 수 있다.
여기서, L-STF, L-CEF, L-header 필드를 포함하는 부분은 비 EDMG 영역 (Non-EDMG portion)이라 명명할 수 있고, 나머지 부분은 EDMG 영역이라 명명할 수 있다. 또한, L-STF, L-CEF, L-Header, EDMG-Header-A 필드들은 pre-EDMG modulated fields라 명명될 수 있고, 나머지 부분은 EDMG modulated fields라 명명될 수 있다.
상기와 같은 PPDU의 (레거시) 프리앰블 부분은 패킷 검출 (packet detection), AGC (Automatic Gain Control), 주파수 오프셋 측정 (frequency offset estimation), 동기화 (synchronization), 변조 (SC 또는 OFDM)의 지시 및 채널 측정 (channel estimation)에 사용될 수 있다. 프리앰블의 포맷은 OFDM 패킷 및 SC 패킷에 대해 공통될 수 있다. 이때, 상기 프리앰블은 STF (Short Training Field) 및 상기 STF 필드 이후에 위치한 CE (Channel Estimation) 필드로 구성될 수 있다. (The preamble is the part of the PPDU that is used for packet detection, AGC, frequency offset estimation, synchronization, indication of modulation (SC or OFDM) and channel estimation. The format of the preamble is common to both OFDM packets and SC packets. The preamble is composed of two parts: the Short Training field and the Channel Estimation field.)
2. 본 발명에 적용 가능한 빔포밍 절차
앞서 상술한 바와 같이, 본 발명이 적용 가능한 11ay 시스템에서는 복수의 채널을 동시에 이용하여 데이터를 전송하는 채널 본딩 (channel bonding), 채널 결합 (channel aggregation), FDMA 등의 방법이 적용될 수 있다. 특히, 본 발명이 적용 가능한 11ay 시스템에서는 고주파 대역의 신호를 활용하는 바, 신뢰성 높게 신호를 송수신하기 위해서는 빔포밍 동작이 적용될 수 있다.
다만, 종래의 11ad 시스템에서는 하나의 채널에 대한 빔포밍 방법만을 개시하고 있을 뿐, 복수의 채널에 대해 적용 가능한 빔포밍 방법에 대해서는 전혀 시사하고 있지 않다. 이에, 본 발명에서는 11ay 시스템에 따라 복수의 채널을 통한 데이터 전송 방법(예: 채널 본딩, 채널 결합, FDMA 등)에 적용 가능한 빔포밍 절차를 제안한다.
보다 구체적으로, 이하에서는 STA이 빔포밍을 통한 데이터 전송을 수행하기 위해 데이터 전송에 앞서 하나의 채널에 대해서만 빔포밍을 수행하는 방법 (2.1. 절)에 대해 상세히 설명한다.
2.1. 하나의 채널에 대해서만 빔포밍을 수행
도 11은 본 발명의 일 예에 따라 하나의 채널에 대해서 빔포밍을 수행하는 동작을 나타낸 도면이다. 도 11에 있어, 빔포밍 동작을 통해 데이터를 전송하고자 하는 STA은 개시자 (initiator)라 명명하고, 상기 개시자로부터 데이터를 전송 받는 STA은 응답자 (responder)라 명명한다. 또한, 도 11에서는 총 2개의 채널 (예: CH1, CH2)만을 개시하였으나, 본 발명의 구성은 3개 이상의 채널을 통한 채널 본딩, 채널 결합 등에도 확장 적용될 수 있다.
도 11에 도시된 바와 같이, 본 발명의 일 예에 따른 빔포밍 절차는 SLS (Sector Level Sweep) 단계 (phase), 채널 본딩 설정 단계 (channel bonding setup phase), 채널 본딩 전송 단계 (channel bonding transmission phase)로 구성될 수 있다. 이하, 각 단계별 특징에 대해 상세히 설명한다.
2.1.1. SLS 단계 ( SLS phase)
본 발명이 적용 가능한 11ay 시스템에서 지원하는 60 GHz 대역에서는 데이터, 제어 정보 등을 보다 신뢰성 높게 전달하기 위해 옴니 (omni) 전송 방식이 아닌 지향적 (directional) 전송 방식이 적용될 수 있다.
이를 위한 과정으로써, 데이터를 송수신하고자 하는 STA들은 SLS 과정을 통해 개시자 및 응답자에 대한 TX 또는 RX 베스트 섹터 (best sector)를 서로 알 수 있다.
보다 구체적인 설명을 위해, 상기 SLS 단계에 적용 가능한 구성들을 도면을 참조하여 상세히 설명한다.
도 12는 본 발명에 적용 가능한 빔포밍 트레이닝 과정의 일 예를 나타낸다.
A-BFT (Association BeamForming Training) 할당 내 발생하는 BF 트레이닝에 있어, AP 또는 PCP/AP는 개시자이고, 비-AP 및 비-PCP/AP STA은 응답자가 된다. SP 할당 내 발생하는 BF 트레닝에 있어, 상기 SP의 소스 (EDMG) STA은 개시자이고, 상기 SP의 목적지 STA은 응답자가 된다. TXOP (Transmission Opportunity) 할당 내 BF 트레이닝에 있어, TXOP 홀더(holder)는 개시자이고, TXOP 응답자는 응답자가 된다.
상기 개시자로부터 상기 응답자로의 링크(link)는 개시자 링크 (initiator link)라 명명하고, 상기 응답자로부터 상기 개시자로의 링크는 응답자 링크 (responder link)라 명명한다.
BF 트레이닝은 개시자로부터의 SLS(Sector Level Sweep)와 함께 시작한다. SLS 단계의 목적은 제어 PHY 레이트 또는 상위 MCS 에서 두 STA들 사이의 통신을 가능하게 하는 것이다. 특히, SLS 단계는 오직 BF 트레이닝을 전송하는 것만을 제공한다.
추가적으로, 개시자 또는 응답자의 요청이 있으면 상기 SLS에 이어 BRP (Beam Refinement Protocol 또는 Beam Refinement Phase)이 이어질 수 있다.
BRP 단계(phase)의 목적은 수신 트레이닝을 가능케 하고 모든 STA들에서 모든 송신기 및 수신기의 AWV (Antenna Weight Vector)의 반복적인 정제(iterative refinement)를 가능케 하는 것이다. 만약 빔 트레이닝에 참여하는 STA들 중 하나가 단 하나의 전송 안테나 패턴을 이용하기로 선택하면, 수신 트레이닝은 SLS 단계의 일부로 수행될 수 있다.
SLS 단계에 대해 보다 구체적으로 설명하면, 상기 SLS 단계는 다음의 네 요소를 포함할 수 있다: 개시자 링크를 트레이닝하기 위한 ISS(Initiator Sector Sweep), 응답자 링크를 트레이닝하기 위한 RSS(Responder Sector Sweep), SSW 피드백, SSW ACK.
개시자는 ISS의 프레임(들)을 전송함으로써 SLS 단계를 시작한다.
응답자는 상기 ISS가 성공적으로 완료되기 전에 RSS의 프레임(들)의 전송을 시작하지 않는다. 다만, ISS가 BTI 내에서 발생하는 경우에는 예외일 수 있다.
개시자는 RSS 단계(phase)가 성공적으로 완료되기 전에 SSW 피드백을 시작하지 않는다. 다만, 상기 RSS가 A-BFT 내에서 발생하는 경우에는 예외일 수 있다. 응답자는 상기 A-BFT 내에서 개시자의 SSW ACK을 시작하지 않는다.
응답자는 개시자의 SSW 피드백의 성공적인 완료 이후에 즉시 상기 개시자의 SSW ACK을 시작한다.
SLS 단계 동안 개시자가 전송하는 BF 프레임은 (EDMG) 비콘 프레임, SSW 프레임 및 SSW 피드백 프레임을 포함할 수 있다. 상기 SLS 단계 동안, 응답자가 전송하는 BF 프레임은 SSW 프레임 및 SSW-ACK 프레임을 포함할 수 있다.
SLS 동안 개시자 및 응답자가 각각 TXSS (Transmit Sector Sweep)을 실시하게 되면, 상기 SLS 단계의 끝에 상기 개시자 및 응답자는 그들 자신의 전송 섹터를 보유(posess)하게 된다. 만약 ISS 또는 RSS가 수신 섹터 스윕 (receive sector sweep)을 사용하면(employ), 응답자 또는 개시자 각각은 그들 자신의 수신 섹터를 보유하게 된다.
STA은 섹터 스윕 동안 전송 전력을 변경하지 않는다.
도 13 및 도 14는 SLS 단계의 예시들을 나타낸 도면이다.
도 13에서, 개지사는 많은 섹터들을 가지고 있고, 응답자는 RSS에서 사용되는 하나의 전송 섹터 및 수신 섹터를 갖는다. 이에, 응답자는 모든 응답자 SSW 프레임들을 동일한 전송 섹터를 통해 전송하고, 동시에 개시자는 수신 안테나를 변경(switching)한다.
도 14에서 개시자는 많은 전송 섹터를 가지고 있고, 응답자는 하나의 전송 섹터를 갖는다. 이 경우, 개시자를 위한 수신 트레이닝은 BRP 단계에서 수행될 수 있다.
이와 같은 SLS는 다음과 같이 정리할 수 있다.
SLS는 본 발명이 적용 가능한 802.11ay 시스템에서 링크 감지(link detection)를 수행하는 프로토콜로서, 네트워크 노드들이 빔의 방향만을 변경하면서 동일한 정보를 포함하는 프레임을 연속적으로 송수신하고, 성공적으로 수신된 프레임들 중에서 수신 채널 링크의 성능을 나타내는 지표(예: SNR(Signal to Ratio), RSSI(Received Signal Strength Indicator) 등)이 가장 좋은 빔 방향을 선택하는 빔 훈련 방식이다.
이어, BRP는 다음과 같이 정리할 수 있다.
BRP는 SLS 또는 다른 수단에 의해 결정된 빔 방향에서 데이터 전송율을 최대화할 수 있는 빔 방향을 세밀하게 조절하는 프로토콜로서, 필요에 따라 수행될 수 있다. 이러한 BRP는 BRP 프로토콜을 위해 정의된, 빔 훈련 정보와 훈련 결과를 보고하는 정보를 포함하는 BRP 프레임을 이용하여 빔 훈련을 수행한다. 예컨대, BRP는 이전 빔 훈련에 의해 결정된 빔을 이용하여 BRP 프레임을 송수신하고, 성공적으로 송수신된 BRP 프레임의 끝 부분에 포함된 빔 훈련 시퀀스(beam training sequence)를 이용하여 실질적으로 빔 훈련을 수행하는 빔 훈련 방식이다. SLS는 빔 훈련을 위해서 프레임 자체를 이용하나, BRP는 빔 훈련 시퀀스만을 이용한다는 점에서 상이할 수 있다.
이러한, SLS 단계는 BHI (Beacon Header Interval) 및/또는 DTI (Data Transfer Interval) 내 수행될 수 있다.
먼저, BHI 동안 수행되는 SLS 단계는, 11ad 시스템과의 공존을 위해 11ad 시스템에서 정의된 SLS 단계와 동일할 수 있다.
이어, DTI 동안 수행되는 SLS 단계는, 개시자 및 응답자간 빔포밍 트레이닝이 수행되지 않았거나 빔포밍 링크 (BF link)을 잃어버린 경우, 수행될 수 있다. 이때, 상기 개시자 및 응답자가 11ay STA이면, 상기 개시자 및 응답자는 SLS 단계를 위해 SSW 프레임 대신 짧은 SSW (Short SSW) 프레임을 전송할 수 있다.
여기서, 상기 짧은 SSW (Short SSW) 프레임은 DMG 제어 PHY 또는 DMG 제어 모드 PPDU의 데이터 필드 내 짧은 SSW 패킷 (packet)이 포함된 프레임으로 정의될 수 있다. 이때, 상기 짧은 SSW (Short SSW) 패킷의 구체적인 포맷은 상기 짧은 SSW 패킷이 전송되는 용도 (예: I-TXSS, R-TXSS 등)에 따라 달리 설정될 수 있다.
상기 상술한 SLS 단계의 특징은 이후 설명하는 모든 SLS 단계에도 적용될 수 있다.
2.1.2. 채널 본딩 설정 단계 (Channel bonding Setup Phase)
도 11을 참고하면, 상기 단계에서 데이터 통신을 하고자 하는 STA들 (예: 개시자, 응답자 등)은 RTS(setup frame)와 DMG CTS(feedback frame)를 주고 받으면서 채널 본딩, 채널 결합, FDMA 전송 등을 위한 제어 정보를 송수신할 수 있다. 이때, 서로가 송수신하는 정보로는 채널 정보, 채널 대역폭 등 채널 본딩, 채널 결합, FDMA 등 복수의 채널을 사용한 전송 방법을 위한 정보가 적용될 수 있다.
본 실시예에서는 앞서 상술한 SLS 단계를 통해 하나의 채널 (예: primary channel)에 대한 빔포밍 트레이닝을 수행한 바, 개시자 및 응답자는 상기 하나의 채널에 대한 빔포밍 결과 (예: 베스트 섹터의 방향)이 다른 채널들에도 동일하게 적용 가능하다고 가정할 수 있다. 이에 따라, 상기 개시자 및 응답자는 복수의 채널을 통해 RTS, DMG CTS를 전송할 때, 앞서 SLS 단계를 통해 결정된 베스트 섹터 방향을 모든 채널에 대해 적용하여 상기 RTS, DMG CTS를 전송할 수 있다.
2.1.3. 채널 본딩 전송 단계 (Channel bonding transmission Phase)
도 11에 도시된 바와 같이, 개시자는 전송한 RTS에 대한 응답인 DMG CTS를 수신한 뒤, 응답자와 협상된 채널 정보, 채널 대역폭 등의 정보를 이용하여 유휴한 (idle) 복수 개의 채널을 사용하여 실제 데이터를 전송할 수 있다.
보다 구체적으로, 개시자는 앞서 상술한 채널 본딩 설정 단계를 통해 응답자와 RTS, DMG CTS를 송수신하며 채널 본딩 (또는 채널 결합) 방법을 적용할 실제 채널에 대한 정보를 송수신할 수 있다.
일 예로, 도 11에는 도시되지 않았지만, 개시자는 총 4개의 채널을 통해 RTS를 송신하였으나, 응답자로부터 2개의 채널에 대한 DMG CTS를 수신할 수 있다. 왜냐하면, 응답자는 나머지 2개의 채널이 현재 비지 (busy) 상태 또는 사용 불가능한 상태라 판단했기 때문이다.
이와 같은 방법을 통해, 개시자 및 응답자는 실질적으로 데이터 전송에 활용 가능한 채널에 대한 정보를 획득할 수 있고, 개시자는 실질적으로 활용 가능한 채널들을 통해 데이터를 전송할 수 있다.
이때, 개시자 및 응답자는 하나의 채널 (예: CH1, primary channel)에 대한 빔포밍 트레이닝을 수행한 바, 상기 하나의 채널을 통해 획득한 빔포밍 트레이닝 결과 (예: 베스트 섹터 방향)을 모든 채널에 적용하여 데이터 신호를 송수신할 수 있다.
도 11에서는, 개시자가 채널 본딩을 통해 데이터를 전송하는 동작만을 개시하였으나, 상기 개시자는 채널 결합 방법으로 데이터를 전송할 수도 있다.
이에 대응하여, 응답자는 상기 개시자가 데이터를 전송한 채널을 통해 ACK 프레임을 전송할 수 있다. 이때, 상기 ACK 프레임은 상기 개시자가 데이터를 전송한 각 채널을 통해 복제 (duplicate)되어 전송되거나, 채널 본딩되어 전송될 수 있다.
3. SU PPDU 전송 및 SU A-PPDU 전송
11ay에서는 송신 STA이 다수의 stream으로 전송하거나 channel bonding 혹은 channel aggregation을 이용하여 다수의 채널을 활용한 PPDU를 전송 및 수신할 수 있다. 하지만 NSTS가 1이고 NCB가 2.16GHz 혹은 2.16+2.16GHz인 경우에는 아래와 같이 EDMG-STF와 EDMG-LTF를 전송하지 않고 EDMG-Header뒤에 바로 PSDU(data)가 전송된다. GI(Guard Interval) type에 대한 상세 설명은 아래와 같다.
GI는 3가지 유형(short GI, normal GI, long GI)으로 정의된다. EDMG STA은 EMDG STA에 의해 지원되는 채널 대역폭과 공간 스트림의 개수의 조합 각각에 대한 normal GI를 지원해야 한다. 모든 GI 시퀀스는 NCB x Fc 샘플링율(sampling rate)에서 정의된다. 이때, NCB는 채널 대역폭을 구성하는 2.16GHz 채널의 정수 개수이다.
GI는 GIiSTS N과 GIeiSTS N으로 명명될 수 있다. iSTS는 공간-시간 스트림의 개수이고, N은 시퀀스의 길이이다.
GI는 GIiSTS 64과 GIeiSTS N을 사용하여 정의할 수 있다. GIiSTS 64는 모든 경우에 대해 +Ga iSTS 64와 동일하다. Ga iSTS 64는 길이가 64인 Golay sequence이다. 그러나, GIeiSTS N는 NCB의 값에 따라 정의된다. NCB가 1일 때 GIe는 다음과 같이 정의할 수 있다.
Figure PCTKR2020004409-appb-T000001
EDMG SC mode PPDU의 각 유형에 대한 심볼 블록킹(symbol blocking)과 GI 구조는 다음과 같이 정의된다. pre-EDMG modulated field, EDMG-Header-B 및 Data field에 대한 심볼 블록킹 구조를 정의하는데 사용된 GI는 앞서 정의되었다.
3-1. SU PPDU 전송
단일 공간-시간 스트림(NSTS=1)과 함께 2.16GHz 또는 2.16+2.16GHz 채널을 통해 전송되는 SU PPDU 전송은 SC chip rate인 Fc에서 정의되어야 한다. 이 유형의 PPDU는 EDMG-STF 및 EDMG-CEF 필드를 포함하지 않고, 데이터 필드를 위해 정의된 심볼 블록킹 구조는 pre-EDMG modulated field의 심볼 블록킹 구조에 계속한다.
short, normal 및 long GI에 대한 EDMG SC mode SU PPDU 심볼 블록킹 구조는 도 15 내지 도 17에 각각 도시된다. EDMG STA은 도 16에 도시된 normal GI와 함께 SU PPDU 구조를 지원해야 한다.
도 15는 2.16GHz 또는 2.16+2.16GHz 채널에서 short GI에 대한 SU PPDU 구조의 일례이다.
도 15를 참조하면, Data field에 붙어 있는 GI가 GIe1 32로 NSTS=1인 short GI임을 알 수 있다.
도 16은 2.16GHz 또는 2.16+2.16GHz 채널에서 normal GI에 대한 SU PPDU 구조의 일례이다.
도 16을 참조하면, Data field에 붙어 있는 GI가 GIe1 64로 NSTS=1인 normal GI임을 알 수 있다.
도 17은 2.16GHz 또는 2.16+2.16GHz 채널에서 long GI에 대한 SU PPDU 구조의 일례이다.
도 17을 참조하면, Data field에 붙어 있는 GI가 GIe1 128로 NSTS=1인 long GI임을 알 수 있다.
3-2. SU A-PPDU 전송
한편, 서로 다른 데이터가 전송 요구량이나 신뢰도 요구량에 따라 다른 MCS로 설정하여 전송이 요구될 때 다른 PPDU로 전송하기보단 PPDU를 묶어서 보내는 A(aggregated)-PPDU를 활용하여 전송할 수 있다. A-PPDU에 대한 format은 도 18과 같다.
도 18은 EDMG A-PPDU 포맷의 일례를 나타낸다.
EDMG A-PPDU는 도 10에 정의 된 EDMG PPDU의 연결로 정의된다. EDMG A-PPDU는 단일 사용자에게 전송되어야 하며 여러 사용자에게 전송되지 않아야 한다. 도 18은 EDMG A-PPDU 형식과 가능한 모든 필드를 나타낸다. EDMG A-PPDU의 첫 번째 PPDU에는 L-STF, L-CEF, L-Header, EDMG-Header-A, EDMG-STF, EDMG-CEF 및 Data 필드가 포함되며 각 후속 PPDU에는 EDMG-Header-A 및 데이터 필드 만이 포함된다. TRN 필드가 있는 경우 EDMG A-PPDU 끝에 한 번만 추가된다. 모든 필드가 EDMG A-PPDU로 전송되는 것은 아니다. NCB 및 NSTS의 값에 따라 필드가 포함된다. 데이터 필드 앞의 EDMG-Header-A 필드는 데이터 필드에서 전송된 PSDU의 파라미터를 정의한다.
특히 A-PPDU 내의 두 번째 PPDU를 포함한 이후의 PPDU들의 GI 길이에 따른 PPDU 구성방법은 아래와 같다.
본 실시예에서 설명하는 EDMG A-PPDU 전송에 대한 SU PPDU 구조는 채널 대역폭 및 공간 스트림의 개수의 조합을 모두 커버한다.
EDMG A-PPDU 내 첫 번째 EDMG PPDU(즉, iPPDU=1)에 대한 SU PPDU 구조는 도 15 내지 도 17에서 도시한다. short GI, normal GI 및 long GI를 사용할 때 첫 번째 EDMG PPDU 이후의 EDMG PPDU에 대한 SU PPDU 구조(즉, 2<=iPPDU<=NPPDU)는 도 19 내지 도 21에서 각각 도시한다. EDMG A-PPDU 내 각 EDMG PPDU에서 전송되는 마지막 블록은 EDMG-Header-A 내의 추가 EDMG PPDU 필드의 값에 관계없이 데이터 필드와 동일한 GI가 뒤따른다.
도 19는 short GI에 대한 SU PPDU 구조(2<=iPPDU<=NPPDU)의 일례이다.
도 19를 참조하면, Data field에 붙어 있는 GI가 GIeiSTS 32 * NCB로 short GI임을 알 수 있다.
도 20은 normal GI에 대한 SU PPDU 구조(2<=iPPDU<=NPPDU)의 일례이다.
도 20을 참조하면, Data field에 붙어 있는 GI가 GIeiSTS 64 * NCB로 normal GI임을 알 수 있다.
도 21은 long GI에 대한 SU PPDU 구조(2<=iPPDU<=NPPDU)의 일례이다.
도 21을 참조하면, Data field에 붙어 있는 GI가 GIeiSTS 128 * NCB로 long GI임을 알 수 있다.
이때, A-PPDU를 구성하는 1번째 PPDU의 EDMG-Header와 2번째 PPDU를 포함한 그 이후의 PPDU들의 EDMG-Header는 변조방식이 다르다. 또한 L-Header를 구성함에 있어서도 아래와 같은 제약조건이 존재한다. 먼저, A-PPDU에서의 L-Header는 아래와 같이 구성한다.
EDMG control mode PPDU 및 non-EDMG control mode PPDU에 대해, L-Header 필드는 유보된 비트 22 및 22 모두 1로 설정되는 것을 제외하고 DMG control mode header field와 같다.
상기 L-Header 내 Turnaround field 및 Scrambler Initialization field 전송 모드를 지시한다.
상기 Turnaround field가 0이면, Scrambler Initialization field의 해석은 다음과 같이 정의된다.
Figure PCTKR2020004409-appb-T000002
상기 Turnaround field가 1이면, PPDU는 RTS, DMG CTS, DMG DTS, 또는 CF-End frame을 포함하고, Scrambler Initialization field의 해석은 다음과 같이 정의되고, PPDU의 채널 대역폭을 지시한다.
Figure PCTKR2020004409-appb-T000003
EDMG SC mode PPDU 및 EDMG OFDM mode PPDU에 대해, L-Header 필드는 다음의 변화를 포함한 DMG SC mode PHY header와 같다.
- 유보된 비트 46은 EDMG-Header-A 필드의 존재를 지시하기 위해 1로 설정된다. 이는, PPDU가 EDMG PPDU임을 암시한다.
- Last RSSI 필드는 다음과 같이 재정의된다.
Figure PCTKR2020004409-appb-T000004
- Length 필드의 5 LSBs는 다음과 재정의된다.
Figure PCTKR2020004409-appb-T000005
EDMG SC mode A-PPDU 또는 EDMG OFDM mode A-PPDU에 대해, L-Header 필드는 다음의 변화로 정의된 EDMG SC mode PPDU 및 EDMG OFDM mode PPDU와 같다.
- 실제 A-PPDU duration이 L-Header 전송 시점에 알려지지 않은 경우, Length 필드의 나머지 비트는 L-Header에 기초하여 계산된 PPDU duration이 A-PPDU에서 첫 번째 PPDU의 실제 PPDU duration의 범위 내에서 aPPDUMaxTime 및 나머지 TXOP 지속 기간보다 작도록 설정되어야 한다. spoofing error 요구 사항이 충족되도록 패딩(padding)을 적용해야 한다.
EDMG A-PPDU인 경우, EDMG-Header-A 필드는 다음과 같이 정의될 수 있다.
Figure PCTKR2020004409-appb-I000001
Figure PCTKR2020004409-appb-I000002
A-PPDU를 구성하는 2번째 PPDU를 포함한 그 이후의 PPDU들의 EDMG-Header는 변조방식은 아래와 같다.
EDMG SC mode A-PPDU 내 첫 번째 EDMG PPDU(즉, iPPDU=1, iPPDU는 EDMG A-PPDU에 대한 PPDU의 인덱스를 나타낸다)의 EDMG-Header-A 필드는 다음과 같이 인코딩되고 변조된다.
EDMG SC mode A-PPDU에서 iPPDU번째 EDMG PPDU에 대해(iPPDU>1), EDMG-Header-A 필드는 다음과 같이 인코딩되고 변조된다.
Figure PCTKR2020004409-appb-I000003
Figure PCTKR2020004409-appb-I000004
Figure PCTKR2020004409-appb-I000005
4. 본 발명에 적용 가능한 실시예
11ay에서는 A-PPDU가 사용될 수 있다. 이때, A-PPDU가 사용되고 GI길이가 legacy portion과 다른 경우에는 수신기의 FFT window를 틀리게 동작하는 문제를 유발할 수 있다. 따라서 본 명세서에서는 이를 해결할 수 있는 방법을 제안한다.
일례로, NSTS=1이고 NCB=1이고 short GI이고 A-PPDU로 전송할 때 A-PPDU format은 도 22와 같이 전송된다.
도 22는 short GI가 사용된 A-PPDU 포맷의 일례를 나타낸다.
도 22에서 512 FFT는 수신기에서 FDE(frequency domain equalizer)를 수행하기 위하여 FFT를 수행할때의 FFT window size를 나타내며 Duration A~D까지 FDE를 수행할 때 발생할 수 있는 문제점을 기술한다. 본 명세서에서는 수신기의 FFT window의 시작점을 L-Header BLK1의 시작점과 동일하게 하는 것을 가정한다. 혹은 첫 GI1 64를 기준으로 시작하거나 첫 GI1 64와 L-Header BLK1의 시작점 사이의 임의의 지점이 될 수도 있으나 하기에 설명할 문제점과 제안방법은 그대로 적용이 가능하다.
1. Duration A
A. 해당 구간 동안의 FFT window size 내의 마지막 64 chips(samples)과 FFT window size 외의 앞선 64 chips(samples)은 동일하기 때문에 cyclic property를 만족한다. 따라서 해당 구간 동안에 FDE를 수행함에 문제가 없다. 이를 도면으로 표시하면 도 23과 같다.
도 23은 도 22의 A-PPDU의 Duration A에서 FDE를 수행 시 cyclic property를 만족하는 일례를 나타낸다.
2. Duration B
A. 해당 구간 동안 FFT window size 내의 마지막 32 chips(samples)은 FFT window size외의 앞선 64 chips(samples) 중 뒤 32 chips(samples)과 동일하기 때문에 cyclic property를 만족한다. 따라서 해당 구간 동안에 FDE를 수행함에 문제가 없다. 이를 도면으로 표시하면 도 24와 같다.
도 24는 도 22의 A-PPDU의 Duration B에서 FDE를 수행 시 cyclic property를 만족하는 일례를 나타낸다.
3. Duration C
A. 해당 구간 동안 FFT window size 내의 마지막 32 or 64 chips(samples) 중 어느 것도 FFT window size외의 앞선 chips(samples)들과 동일하지 않기 때문에 cyclic property를 만족하지 않는다. 이를 도면으로 표시하면 도 25와 같다.
도 25는 도 22의 A-PPDU의 Duration C에서 FDE를 수행 시 cyclic property를 만족하지 않는 일례를 나타낸다.
4. Duration D
A. 해당 구간 동안은 수신기가 L-Header와 첫번째 PPDU의 EDMG-Header-A를 디코딩을 완료하여 GI의 type(short, normal or long)을 인지하고 첫 번째 PPDU의 PSDU의 길이를 알고 있다고 가정하면 수신 FFT window size의 시작점을 조정할 수 있다. 따라서 해당 구간 동안 FFT window size 내의 마지막 32 chips(samples)은 FFT window size 외의 앞선 64 chips(samples) 중 뒤 32 chips(samples)과 동일하기 때문에 cyclic property를 만족한다. 따라서 해당 구간 동안에 FDE를 수행함에 문제가 없으며, 이를 도면으로 표시하면 도 26과 같다.
도 26은 도 22의 A-PPDU의 Duration D에서 FDE를 수행 시 cyclic property를 만족하는 일례를 나타낸다.
다른 예, NSTS=1이고 NCB=1이고 normal GI이고 A-PPDU로 전송할 때 A-PPDU format은 도 27과 같이 전송된다.
도 27은 normal GI가 사용된 A-PPDU 포맷의 일례를 나타낸다.
1. Duration A
A. 해당 구간 동안의 FFT window size내의 마지막 64 chips(samples)과 FFT window size 외의 앞선 64 chips(samples)은 동일하기 때문에 cyclic property를 만족한다. 따라서 해당 구간 동안에 FDE를 수행함에 문제가 없다. 이를 도면으로 표시하면 도 28과 같다.
도 28은 도 27의 A-PPDU의 Duration A에서 FDE를 수행 시 cyclic property를 만족하는 일례를 나타낸다.
2. Duration B
A. 해당 구간 동안 FFT window size 내의 마지막 64 chips(samples) 중 어느 것도 FFT window size 외의 앞선 64 chips(samples)과 동일하지 않기 때문에 cyclic property를 만족하지 않는다. 이를 도면으로 표시하면 도 29와 같다.
도 29는 도 27의 A-PPDU의 Duration B에서 FDE를 수행 시 cyclic property를 만족하지 않는 일례를 나타낸다.
3. Duration C
A. 해당 구간 동안은 수신기가 L-Header와 첫번째 PPDU의 EDMG-Header-A를 디코딩을 완료하여 GI의 type(short, normal or long)을 인지하고 첫 번째 PPDU의 PSDU의 길이를 알고 있다고 가정하면 수신 FFT window size의 시작점을 조정할 수 있다. 따라서 해당 구간 동안 FFT window size 내의 마지막 64 chips(samples)은 FFT window size 외의 앞선 64 chips(samples)와 동일하기 때문에 cyclic property를 만족한다. 따라서 해당 구간 동안에 FDE를 수행함에 문제가 없으며, 이를 도면으로 표시하면 도 30과 같다.
도 30은 도 27의 A-PPDU의 Duration C에서 FDE를 수행 시 cyclic property를 만족하는 일례를 나타낸다.
또 다른 예로, NSTS=1이고 NCB=1이고 long GI이고 A-PPDU로 전송할 때 A-PPDU format은 도 31과 같이 전송된다.
도 31은 long GI가 사용된 A-PPDU 포맷의 일례를 나타낸다.
1. Duration A
A. 해당 구간 동안의 FFT window size 내의 마지막 64 chips(samples)과 FFT window size외의 앞선 64 chips(samples)은 동일하기 때문에 cyclic property를 만족한다. 따라서 해당 구간 동안에 FDE를 수행함에 문제가 없다. 이를 도면으로 표시하면 도 32와 같다.
도 32는 도 31의 A-PPDU의 Duration A에서 FDE를 수행 시 cyclic property를 만족하는 일례를 나타낸다.
2. Duration B
A. 해당 구간 동안 FFT window size내의 마지막 128 chips(samples) 중 앞 64 chips(samples)은 FFT window size 외의 앞선 64 chips(samples)과 동일하기 때문에 cyclic property를 만족한다. 따라서 해당 구간 동안에 FDE를 수행함에 문제가 없다. 이를 도면으로 표시하면 도 33과 같다.
도 33은 도 31의 A-PPDU의 Duration B에서 FDE를 수행 시 cyclic property를 만족하는 일례를 나타낸다.
3. Duration C
A. 해당 구간 동안 FFT window size 내의 마지막 128 chips(samples) 중 앞 64 chips(samples)은 FFT window size 외의 앞선 128 chips(samples) 중 앞 64 chips(samples)과 동일하기 때문에 cyclic property를 만족한다. 따라서 해당 구간 동안에 FDE를 수행함에 문제가 없다. 이를 도면으로 표시하면 도 34와 같다.
도 34는 도 31의 A-PPDU의 Duration C에서 FDE를 수행 시 cyclic property를 만족하는 일례를 나타낸다.
4. Duration D
A. 해당 구간 동안 FFT window size 내의 마지막 64 or 128 chips(samples) 중 어느 것도 FFT window size 외의 앞선 chips(samples)들과 동일하지 않기 때문에 cyclic property를 만족하지 않는다. 이를 도면으로 표시하면 도 35와 같다.
도 35는 도 31의 A-PPDU의 Duration D에서 FDE를 수행 시 cyclic property를 만족하지 않는 일례를 나타낸다.
5. Duration E
A. 해당 구간 동안은 수신기가 L-Header와 첫번째 PPDU의 EDMG-Header-A를 디코딩을 완료하여 GI의 type(short, normal or long)을 인지하고 첫 번째 PPDU의 PSDU의 길이를 알고 있다고 가정하면 수신 FFT window size의 시작점을 조정할 수 있다. 따라서 해당 구간 동안 FFT window size 내의 마지막 128 chips(samples)은 FFT window size 외의 앞선 128 chips(samples)과 동일하기 때문에 cyclic property를 만족한다. 따라서 해당 구간 동안에 FDE를 수행함에 문제가 없으며, 이를 도면으로 표시하면 도 36과 같다.
도 36은 도 31의 A-PPDU의 Duration E에서 FDE를 수행 시 cyclic property를 만족하는 일례를 나타낸다.
이와 같이 short GI에서의 duration C와 normal GI에서의 duration B 그리고 long GI에서의 duration D의 문제점을 해결하기 위해서는 아래와 같은 방법을 제안한다.
상기의 문제가 발생하는 duration들은 GI type 정보와 첫 번째 PPDU의 length 정보 획득이 이루어지지 않은 상황에서 두 번째 PPDU의 EDMG-Header-A를 수신했기 때문에 발생한다. (즉, L-Header와 EDMG-Header-A의 decoding delay로 인하여 발생한다.) 따라서, EDMG-Header-A의 수신 시점을 미루기 위하여 첫 번째 PPDU의 최소 Single carrier block 혹은 OFDM symbol 수를 제약한다.
이와 같은 방법을 적용하면, short GI에서의 duration B와 normal GI에서의 duration A 그리고 long GI에서의 duration C의 길이가 충분히 길어서 해당 duration 시간동안 L-Header와 EDMG-Header-A의 디코딩을 완료하여 GI type 정보와 첫 번째 PPDU의 length 정보를 획득할 수 있으며 이를 통하여 수신 FFT window size의 시작점을 조정할 수 있다. 따라서, short GI에서의 duration C와 normal GI에서의 duration B 그리고 long GI에서의 duration D가 각각 short GI에서의 duration D와 normal GI에서의 duration C 그리고 long GI에서의 duration E로 대체되어 FDE를 수행함에 있어 문제점이 발생하지 않는다.
상기의 방법을 구체화하기 위하여 L-Header 혹은 EDMG-Header-A를 디코딩하기 위한 시간은 아래의 표와 같다.
Process Simple Pipeline Faster Pipeline
Phase compensation 1/2 SC-BLK 1/2 SC-BLK
FFT 1 SC-BLK 1 SC-BLK
Equalizer 1 SC-BLK 1/2 SC-BLK
IFFT 1 SC-BLK 1 SC-BLK
Demapping & Combining 1 SC-BLK 1/2 SC-BLK
LDPC 1 SC-BLK 1/2 SC-BLK
CRC and Decoding 1/4 SC-BLK 1/4 SC-BLK
Overhead (buffers, transfers, sync...) 1 SC-BLK 1 SC-BLK
Total: 6.75 SC-BLK (27 Golays) 5.25 + SC-BLK (21+Golays)
즉, simple pipeline 방법을 통하여 구현할 경우 GI type 정보와 첫 번째 PPDU의 length 정보를 획득하기 위해서는 EDMG-Header-A2 이후에 6.75 SC blocks이 필요하다. 따라서 제안하는 방법에서는 A-PPDU를 구성하는 첫 번째 PPDU의 최소 SC block 혹은 최소 OFDM symbol 수를 7개로 제한한다. 혹은 Faster Pipeline을 가정하여 6이나 3에서 6사이의 자연수로 산정될 수 있다. 이때, 3의 값은 가장 빠른 구현방법을 사용했을 때의 필요한 SC block 혹은 최소 OFDM symbol 수를 의미한다. 또한, FFT window size 내의 512 chips(samples)를 하나의 SC 블록 또는 OFDM 심볼로 나타낸다.
즉, 송신장치는 첫 번째 PPDU의 NBLKS 또는 NSYMS를 최소 값으로 설정하고, 상기 첫 번째 PPDU의 데이터에 상기 최소 값만큼 zero padding을 수행한다. 예를 들어, 송신장치는 상기 첫 번째 PPDU의 SC 블록 또는 OFDM 심볼의 개수를 총 7개로 설정하고(simple pipeline의 경우), 추가되는 6개의 SC 블록 또는 OFDM 심볼은 dummy로 삽입(또는 zero padding)한다.
상기의 제안방법을 수식화하면 아래와 같이 표현할 수 있다.
EDMG SC mode 또는 EDMG OFDM mode에서 전송된 EDMG A-PPDU 내 첫 번째 EDMG PPDU(즉, iPPDU=1)의 데이터 필드의 최소 duration은 TXVECTOR parameter EDMG_FIRST_PPDU_MIN_SC_BLOCKS에 의해 지정된다.
A-PPDU가 EDMG SC mode로 전송되면, EDMG A-PPDU 내에서 첫 번째 EDMG PPDU(즉, iPPDU=1)의 최소 SC 심볼 블록의 수인 NAPPDU _ BLKS min는 TXVECTOR parameter DMG_FIRST_PPDU_MIN_SC_BLOCKS의 값과 같아야 한다. 필요한 경우, EDMG A-PPDU 내에서 첫 번째 EDMG PPDU(즉, iPPDU=1)의 데이터 필드는 필요한 수의 EDMG SC 블록을 생성하기 위해 추가 zero padding에 의해 확장되어야 한다.
A-PPDU가 EDMG OFDM mode로 전송되면, 최소 OFDM 심볼 블록의 수인 NAPPDU_SYMSmin은 다음과 같이 정의된다:
Figure PCTKR2020004409-appb-M000001
여기서, NAPPDU _ BLKS min는 TXVECTOR parameter EDMG_FIRST_PPDU_MIN_SC_BLOCKS의 값이다.
TDFT(SC)는 SC IDFT/DFT(Inverse Discrete Fourier Transform/Discrete Fourier Transform) 주기이다.
TDFT(OFDM)은 OFDM IDFT/DFT 주기이다.
TGI(OFDM)은 EDMG PPDU의 GI(guard interval) 구간이다.
필요한 경우, EDMG A-PPDU 내에서 첫 번째 EDMG PPDU(즉, iPPDU=1)의 데이터 필드는 필요한 수의 EDMG SC 블록을 생성하기 위해 추가 zero padding에 의해 확장되어야 한다.
또한 SC를 위한 LDPC 인코딩에서 아래의 사항을 추가한다.
If first PPDU in A-PPDU and NBLKS iuser < NAPPDU _ BLKSmin, then NBLKS iuser = NAPPDU_BLKSmin
즉, EDMG A-PPDU 내에서 첫 번째 EDMG PPDU의 SC 블록의 개수가 NAPPDU _ BLKS min(TXVECTOR parameter EDMG_FIRST_PPDU_MIN_SC_BLOCKS의 값)보다 작은 경우, 송신장치는 첫 번째 EDMG PPDU의 SC 블록의 개수를 NAPPDU _ BLKS min로 설정한다.
OFDM을 위한 LDPC 인코딩에서 아래의 사항을 추가한다.
If first PPDU in A-PPDU and NSYMS iuser < NAPPDU _ SYMSmin, then NSYMS iuser = NAPPDU_SYMSmin
즉, EDMG A-PPDU 내에서 첫 번째 EDMG PPDU의 OFDM 심볼의 개수가 NAPPDU_SYMSmin(상기 수학식 1에 의해 획득)보다 작은 경우, 송신장치는 첫 번째 EDMG PPDU의 OFDM 심볼의 개수를 NAPPDU _ SYMSmin 로 설정한다.
또한, TXVECTOR에 아래의 parameter를 추가할 수 있다.
Parameter Condition Value TXVECTOR RXVECTOR
EDMG_FIRST_PPDU_MIN_SC_BLOCKS FORMAT is EDMG, EDMG_ADD_PPDU =1, iPPDU=1 Indicates the minimum duration of the Data field of the first EDMG PPDU (i.e., iPPDU =1) within the EDMG A-PPDU in units of SC IDFT/DFT period. Y N
상기 EDMG_FIRST_PPDU_MIN_SC_BLOCKS 값은 다음과 같이 시그널링될 수 있다. 구체적으로, 상기 EDMG_FIRST_PPDU_MIN_SC_BLOCKS 값은 i) EDMG Capabilities elements를 통하여 협상(negotiation) 후 전송하거나, ii) 고정된 값으로 운영하거나, iii) EDMG_BRP_MIN_SC_BLOCKS(Capabilities에 이미 정의되어 있음)로 설정할 수 있다. 상기 EDMG_BRP_MIN_SC_BLOCKS는 TXVECTOR parameter로 “the minimum duration of the Data field in units of SC IDFT/DFT period”을 지시한다.
이때, EDMG_BRP_MIN_SC_BLOCKS는 aAPPDUminSCBlocks로 설정되어야 하며, aAPPDUminSCBlocks=7로 설정될 수 있다. 혹은 aAPPDUminSCBlocks은 6이나 3에서 6사이의 자연수로 산정될 수 있다.
이하에서는, EDMG A-PPDU의 첫 번째 PPDU 뿐만 아니라 모든 PPDU의 개수를 최소 SC 심볼 개수로 설정하는 방법을 제안한다.
EDMG A-PPDU에서 FDE를 수행할 때 GI를 이용한 cyclic property를 만족시키기 해서는 수신 STA은 A-PPDU의 SC block 개수를 알아야 다음 PPDU의 EDMG-Header 위치도 알 수 있다.
N번째 PPDU의 SC block 개수는 N번째 PPDU의 EDMG-Header를 통해 알 수 있으며, N번째 PPDU의 EDMG-Header를 복조하기 전에 N+1번째 PPDU의 EDMG-Header가 수신되면 cyclic property를 만족시킬 수 없어 성능 열화가 발생한다.
이를 해결하기 위해 EDMG A-PPDU에서 PPDU의 minimum SC block 수를 EDMG-Header의 복조 지연시간 보다 크게 설정하고, PPDU의 길이가 minimum SC block 보다 작을 경우 zero 패딩으로 SC block 개수를 늘려 전송함으로써 신호 검출 시 cyclic property를 유지시켜 줄 수 있다.
도 37은 short GI가 사용된 A-PPDU에서 N번째 PPDU에 심볼 블록의 개수를 늘리는 일례를 나타낸다.
수신 STA은 N번째 PPDU의 길이 정보의 획득이 이루어지지 않은 상황에서(N번째 PPDU의 EDMG-Header-A를 복조하기 전에) N+1번째 PPDU의 EDMG-Header-A를 수신하게 되면, 수신 STA이 FDE를 수행할 때 GI를 이용한 cyclic property를 만족시킬 수가 없다.
따라서, 도 37과 같이, 송신 STA은 N번째 PPDU의 데이터 필드 이후에 Gap(또는 zero 패딩)을 부가하여 SC 블록의 개수를 minimum SC block만큼 증가시킬 수 있다. 이로써, 수신 STA은 도 37의 EDMG A-PPDU의 복조 시(FDE 수행 시) cyclic property를 만족시킬 수 있다.
도 38은 normal GI가 사용된 A-PPDU에서 N번째 PPDU에 심볼 블록의 개수를 늘리는 일례를 나타낸다.
수신 STA은 N번째 PPDU의 길이 정보의 획득이 이루어지지 않은 상황에서(N번째 PPDU의 EDMG-Header-A를 복조하기 전에) N+1번째 PPDU의 EDMG-Header-A를 수신하게 되면, 수신 STA이 FDE를 수행할 때 GI를 이용한 cyclic property를 만족시킬 수가 없다.
따라서, 도 38과 같이, 송신 STA은 N번째 PPDU의 데이터 필드 이후에 Gap(또는 zero 패딩)을 부가하여 SC 블록의 개수를 minimum SC block만큼 증가시킬 수 있다. 이로써, 수신 STA은 도 38의 EDMG A-PPDU의 복조 시(FDE 수행 시) cyclic property를 만족시킬 수 있다.
도 39는 long GI가 사용된 A-PPDU에서 N번째 PPDU에 심볼 블록의 개수를 늘리는 일례를 나타낸다.
수신 STA은 N번째 PPDU의 길이 정보의 획득이 이루어지지 않은 상황에서(N번째 PPDU의 EDMG-Header-A를 복조하기 전에) N+1번째 PPDU의 EDMG-Header-A를 수신하게 되면, 수신 STA이 FDE를 수행할 때 GI를 이용한 cyclic property를 만족시킬 수가 없다.
따라서, 도 39와 같이, 송신 STA은 N번째 PPDU의 데이터 필드 이후에 Gap(또는 zero 패딩)을 부가하여 SC 블록의 개수를 minimum SC block만큼 증가시킬 수 있다. 이로써, 수신 STA은 도 39의 EDMG A-PPDU의 복조 시(FDE 수행 시) cyclic property를 만족시킬 수 있다.
즉, 필요한 경우, EDMG A-PPDU 의 모든 EDMG PPDU의 데이터 필드는 필요한 수의 EDMG SC 블록을 생성하기 위해 추가 zero padding에 의해 확장되어야 한다. 상기 실시예는 EDMG A-PPDU가 SC mode와 OFDM mode인 경우 모두 적용될 수 있다.
즉, EDMG A-PPDU의 각 EDMG PPDU의 SC 블록의 개수가 TXVECTOR parameter EDMG_APPDU_MIN_SC_BLOCKS의 값보다 작은 경우, 송신 STA은 해당 EDMG PPDU의 SC 블록의 개수를 NAPPDU _ BLKS min로 설정한다.
또한, EDMG A-PPDU의 각 EDMG PPDU의 OFDM 심볼의 개수가 NAPPDU _ SYMSmin(상기 수학식 1에 의해 획득)보다 작은 경우, 송신 STA은 해당 EDMG PPDU의 OFDM 심볼의 개수를 NAPPDU _ SYMSmin 로 설정한다.
또한, TXVECTOR에 아래의 parameter를 추가할 수 있다.
Parameter Condition Value TXVECTOR RXVECTOR
EDMG_APPDU_MIN_SC_BLOCKS FORMAT is EDMG, EDMG_ADD_PPDU =n, iPPDU=n Indicates the minimum duration of the Data field of the each EDMG PPDU (i.e., iPPDU =n) within the EDMG A-PPDU in units of SC IDFT/DFT period. Y N
상기 EDMG_APPDU_MIN_SC_BLOCKS 값은 다음과 같이 시그널링될 수 있다. 구체적으로, 상기 EDMG_APPDU_MIN_SC_BLOCKS 값은 i) EDMG Capabilities elements를 통하여 협상(negotiation) 후 전송하거나, ii) 고정된 값으로 운영하거나, iii) EDMG_BRP_MIN_SC_BLOCKS(Capabilities에 이미 정의되어 있음)로 설정할 수 있다. 상기 EDMG_BRP_MIN_SC_BLOCKS는 TXVECTOR parameter로 “the minimum duration of the Data field in units of SC IDFT/DFT period”을 지시한다.
이때, EDMG_BRP_MIN_SC_BLOCKS는 aAPPDUminSCBlocks로 설정되어야 하며, aAPPDUminSCBlocks=7로 설정될 수 있다. 혹은 aAPPDUminSCBlocks은 6이나 3에서 6사이의 자연수로 산정될 수 있다.
도 40은 본 실시예에 따른 송신 STA이 A-PPDU를 송신하는 절차흐름도이다.
본 실시예는, 802.11ay 시스템의 A-PPDU의 최소 심볼 블록의 수를 확보하여 A-PPDU를 생성하는 방법을 제안한다. 이는, A-PPDU의 레가시 파트(non-EMDG portion)의 GI와 EDMG 파트(EDMG portion)의 GI가 다른 경우 수신기의 FFT 윈도우가 달라져 FDE를 수행할 수 없다는 문제가 있기 때문이다. 본 실시예는 상기 문제점을 해결하기 위한 방법을 제안한다.
먼저, 용어를 정리하면, A-PPDU는 802.11ay 시스템에서 정의된 EDMG(Enhanced Directional Multi-Gigabit) PPDU에 대응할 수 있다. 상기 송신 STA은 AP(access point) 또는 무선 AV(audio/video) 장치일 수 있다. 상기 수신 STA은 STA(station) 또는 무선 AV 장치일 수 있다. 상기 무선 AV 장치는 본체 장치(셋탑 박스), 디스플레이 장치(TV), 원격 제어 장치(리모컨)일 수 있다.
S4010 단계에서, 송신 STA(station)은 A-PPDU(Aggregated-Physical Protocol Data Unit)를 생성한다.
S4020 단계에서, 상기 송신 STA은 상기 A-PPDU를 수신 STA에게 송신한다.
상기 A-PPDU는 제1 및 제2 PPDU가 결합된다(aggregated). 상기 A-PPDU는 n개의 EDMG PPDU가 결합되어 생성되고, 본 실시예에서는 n=2인 경우를 설명하고 있으나 항상 제한되는 것은 아니다.
상기 제1 PPDU는 L(Legacy)-Header 필드, 제1 EDMG(Enhanced Directional Multi-Gigabit)-Header 필드 및 제1 데이터 필드를 포함한다.
상기 제2 PPDU는 제2 EDMG-Header 필드 및 제2 데이터 필드를 포함한다.
상기 제1 및 제2 데이터 필드의 양 끝에 GI가 삽입될 수 있다. 상기 GI의 유형은 short GI, normal GI 및 long GI를 포함할 수 있다.
상기 short GI는 길이가 32인 golay 시퀀스를 기반으로 생성되고, 상기 normal GI는 길이가 64인 golay 시퀀스를 기반으로 생성되고, 상기 long GI는 길이가 128인 golay 시퀀스를 기반으로 생성될 수 있다.
상기 L-Header 필드에 삽입되는 GI는 길이가 64인 golay 시퀀스를 기반으로 생성될 수 있다. 이에 따라, 상기 L-Header 필드에 삽입되는 GI와 상기 제1 및 제2 데이터 필드에 삽입되는 GI는 길이가 서로 다를 수 있다. GI의 길이가 다른 경우, 수신 STA은 FFT 윈도우가 달라져 FDE를 수행할 수 없다는 문제점이 발생될 수 있다. 본 실시예는 상기 제1 PPDU에 제로 패딩 또는 더미(dummy) 값을 부가하여 상기 제1 PPDU의 길이를 늘림으로써, 수신 STA의 FFT 윈도우의 시작점을 조정하여 문제를 해결하는 방법을 제안한다.
상기 제1 PPDU의 최소 심볼 블록의 개수를 기반으로, 상기 제1 데이터 필드에 제로 패딩(zero padding)이 삽입된다. 구체적으로, 상기 제로 패딩이 삽입된 제1 데이터 필드의 심볼 블록의 개수는 상기 제1 PPDU의 최소 심볼 블록의 개수와 동일하게 설정될 수 있다. 즉, 본 실시예는 상기 제1 PPDU에 제로 패딩을 수행함으로써, 심볼 블록의 개수를 상기 제1 PPDU의 최소 심볼 블록의 개수로 설정하는 방법을 제안한다.
Simple Pipeline에 따르면, 상기 제1 PPDU의 최소 심볼 블록의 개수는 7개가 필요하다. Faster Pipeline에 따르면, 상기 제1 PPDU의 최소 심볼 블록의 개수는 6개가 필요하다.
상기 A-PPDU가 EDMG SC(Single Carrier) 모드에서 송신되는 경우, 제1 데이터 필드의 심볼 블록은 SC 심볼 블록이고, 상기 제1 PPDU의 최소 심볼 블록의 개수(NAPPDU_BLKSmin)는 TXVECTOR 파라미터의 EDMG_FIRST_PPDU_MIN_SC_BLOCKS의 값을 기반으로 설정될 수 있다.
상기 A-PPDU가 EDMG OFDM(Orthogonal Frequency Division Multiplexing) 모드에서 송신되는 경우, 제1 데이터 필드의 심볼 블록은 OFDM 심볼 블록이고, 상기 제1 PPDU의 최소 심볼 블록의 개수(NAPPDU_SYMSmin)는 제1 내지 제4 값을 기반으로 설정될 수 있다.
상기 제1 값은 상기 EDMG_FIRST_PPDU_MIN_SC_BLOCKS의 값일 수 있다. 상기 제2 값은 SC IDFT/DFT(Inverse Discrete Fourier Transform/Discrete Fourier Transform) 주기(period)일 수 있다. 상기 제3 값은 OFDM IDFT/DFT 주기일 수 있다. 상기 제4 값은 상기 제1 및 제2 PPDU의 GI(Guard Interval) 구간일 수 있다.
이때, 상기 EDMG_FIRST_PPDU_MIN_SC_BLOCKS의 값은 EDMG 능력 요소(EDMG Capabilities elements)를 기반으로 협상되거나, 고정된 값으로 결정되거나, 또는 상기 TXVECTOR 파라미터의 EDMG_BRP_MIN_SC_BLOCKS의 값으로 설정될 수 있다.
상기 L-Header 필드는 상기 제1 PPDU의 길이에 대한 정보를 포함할 수 있다. 상기 제1 EDMG Header 필드는 상기 GI의 유형에 대한 정보를 포함할 수 있다.
상기 제1 PPDU에 제로 패딩이 수행되었기 때문에, 수신 STA은 상기 제1 PPDU의 길이에 대한 정보 및 상기 GI의 유형에 대한 정보를 획득한 후에 상기 제2 PPDU의 상기 제2 EDMG Header 필드를 수신할 수 있다. 상기 실시예에 따르면, 수신 STA이 상기 제2 EDMG Header 필드의 수신 시점을 미루고, 상기 L-Header 필드 및 상기 제1 EDMG Header 필드를 복호하여 상기 제1 PPDU의 길이에 대한 정보 및 상기 GI의 유형에 대한 정보를 확보하게 한다.
이때, 상기 수신 STA은 상기 A-PPDU에 대해 구간 별로 FDE(Frequency Domain Equalizer)를 수행할 수 있다. 상기 구간은 FFT 윈도우 크기를 기반으로 결정될 수 있다. 상기 구간은 512 FFT에 따라 512 chips(samples)의 배수만큼의 크기가 될 수 있다.
상기 제1 PPDU에 제로 패딩을 수행하지 않은 경우에는, 상기 제2 EDMG-Header 필드에 대해 FFT 윈도우 크기 외의 앞선 chips(samples)의 크기(GI)와 FFT 윈도우 크기 내 마지막 chips(samples)의 크기가 동일하지 않아, 순환 특성(cyclic property)을 만족시키지 못한다. 순환 특성을 만족시키지 못하면, 수신 STA은 상기 제2 EDMG-Header 필드에 대해 FDE를 수행할 수 없다.
그러나, 본 실시예에 따르면 상기 제1 PPDU의 최소 심볼 블록의 개수를 기반으로, 상기 제1 데이터 필드에 제로 패딩이 삽입되므로, 수신기의 복호 pipeline(phase compensation, FFT, Equalizer, IFFT, Demapping&combining, LDPC, CRC and Decoding, Overhead)을 고려한 최소 심볼 블록을 확보할 수 있다. 이로써, 수신 STA은 상기 제1 PPDU의 길이에 대한 정보 및 상기 GI의 유형에 대한 정보를 획득하여, FFT 윈도우의 시작점을 조정할 수 있다. 즉, 수신 STA은 상기 제2 EDMG Header 필드의 수신 시점을 상기 제1 PPDU의 길이에 대한 정보 및 상기 GI의 유형에 대한 정보의 확보 이후로 미룰 수 있다. 이로써, 상기 제2 EDMG-Header 필드에 대한 순환 특성(cyclic property)은 상기 제로 패딩이 삽입된 제1 데이터 필드를 기반으로 만족될 수 있다. 순환 특성이 만족되므로, 수신 STA은 상기 제2 EDMG-Header 필드에 대해 FDE를 수행할 수 있다.
상기 A-PPDU는 2.16GHz 채널 또는 2.16+2.16GHz 채널을 통해 송신될 수 있다(NCB=1). 상기 송신 STA 및 수신 STA은 하나의 공간-시간 스트림을 지원할 수 있다(NSTS=1).
도 41은 본 실시예에 따른 수신 STA이 A-PPDU를 수신하는 절차를 도시한 흐름도이다.
본 실시예는, 802.11ay 시스템의 A-PPDU의 최소 심볼 블록의 수를 확보하여 A-PPDU를 생성하는 방법을 제안한다. 이는, A-PPDU의 레가시 파트(non-EMDG portion)의 GI와 EDMG 파트(EDMG portion)의 GI가 다른 경우 수신기의 FFT 윈도우가 달라져 FDE를 수행할 수 없다는 문제가 있기 때문이다. 본 실시예는 상기 문제점을 해결하기 위한 방법을 제안한다.
먼저, 용어를 정리하면, A-PPDU는 802.11ay 시스템에서 정의된 EDMG(Enhanced Directional Multi-Gigabit) PPDU에 대응할 수 있다. 상기 송신 STA은 AP(access point) 또는 무선 AV(audio/video) 장치일 수 있다. 상기 수신 STA은 STA(station) 또는 무선 AV 장치일 수 있다. 상기 무선 AV 장치는 본체 장치(셋탑 박스), 디스플레이 장치(TV), 원격 제어 장치(리모컨)일 수 있다.
S4110 단계에서, 수신 STA(station)은 송신 STA으로부터 A-PPDU(Aggregated-Physical Protocol Data Unit)를 수신한다.
S4120 단계에서, 상기 수신 STA은 상기 A-PPDU를 복호한다.
상기 A-PPDU는 제1 및 제2 PPDU가 결합된다(aggregated). 상기 A-PPDU는 n개의 EDMG PPDU가 결합되어 생성되고, 본 실시예에서는 n=2인 경우를 설명하고 있으나 항상 제한되는 것은 아니다.
상기 제1 PPDU는 L(Legacy)-Header 필드, 제1 EDMG(Enhanced Directional Multi-Gigabit)-Header 필드 및 제1 데이터 필드를 포함한다.
상기 제2 PPDU는 제2 EDMG-Header 필드 및 제2 데이터 필드를 포함한다.
상기 제1 및 제2 데이터 필드의 양 끝에 GI가 삽입될 수 있다. 상기 GI의 유형은 short GI, normal GI 및 long GI를 포함할 수 있다.
상기 short GI는 길이가 32인 golay 시퀀스를 기반으로 생성되고, 상기 normal GI는 길이가 64인 golay 시퀀스를 기반으로 생성되고, 상기 long GI는 길이가 128인 golay 시퀀스를 기반으로 생성될 수 있다.
상기 L-Header 필드에 삽입되는 GI는 길이가 64인 golay 시퀀스를 기반으로 생성될 수 있다. 이에 따라, 상기 L-Header 필드에 삽입되는 GI와 상기 제1 및 제2 데이터 필드에 삽입되는 GI는 길이가 서로 다를 수 있다. GI의 길이가 다른 경우, 수신 STA은 FFT 윈도우가 달라져 FDE를 수행할 수 없다는 문제점이 발생될 수 있다. 본 실시예는 상기 제1 PPDU에 제로 패딩 또는 더미(dummy) 값을 부가하여 상기 제1 PPDU의 길이를 늘림으로써, 수신 STA의 FFT 윈도우의 시작점을 조정하여 문제를 해결하는 방법을 제안한다.
상기 제1 PPDU의 최소 심볼 블록의 개수를 기반으로, 상기 제1 데이터 필드에 제로 패딩(zero padding)이 삽입된다. 구체적으로, 상기 제로 패딩이 삽입된 제1 데이터 필드의 심볼 블록의 개수는 상기 제1 PPDU의 최소 심볼 블록의 개수와 동일하게 설정될 수 있다. 즉, 본 실시예는 상기 제1 PPDU에 제로 패딩을 수행함으로써, 심볼 블록의 개수를 상기 제1 PPDU의 최소 심볼 블록의 개수로 설정하는 방법을 제안한다.
Simple Pipeline에 따르면, 상기 제1 PPDU의 최소 심볼 블록의 개수는 7개가 필요하다. Faster Pipeline에 따르면, 상기 제1 PPDU의 최소 심볼 블록의 개수는 6개가 필요하다.
상기 A-PPDU가 EDMG SC(Single Carrier) 모드에서 송신되는 경우, 제1 데이터 필드의 심볼 블록은 SC 심볼 블록이고, 상기 제1 PPDU의 최소 심볼 블록의 개수(NAPPDU_BLKSmin)는 TXVECTOR 파라미터의 EDMG_FIRST_PPDU_MIN_SC_BLOCKS의 값을 기반으로 설정될 수 있다.
상기 A-PPDU가 EDMG OFDM(Orthogonal Frequency Division Multiplexing) 모드에서 송신되는 경우, 제1 데이터 필드의 심볼 블록은 OFDM 심볼 블록이고, 상기 제1 PPDU의 최소 심볼 블록의 개수(NAPPDU_SYMSmin)는 제1 내지 제4 값을 기반으로 설정될 수 있다.
상기 제1 값은 상기 EDMG_FIRST_PPDU_MIN_SC_BLOCKS의 값일 수 있다. 상기 제2 값은 SC IDFT/DFT(Inverse Discrete Fourier Transform/Discrete Fourier Transform) 주기(period)일 수 있다. 상기 제3 값은 OFDM IDFT/DFT 주기일 수 있다. 상기 제4 값은 상기 제1 및 제2 PPDU의 GI(Guard Interval) 구간일 수 있다.
이때, 상기 EDMG_FIRST_PPDU_MIN_SC_BLOCKS의 값은 EDMG 능력 요소(EDMG Capabilities elements)를 기반으로 협상되거나, 고정된 값으로 결정되거나, 또는 상기 TXVECTOR 파라미터의 EDMG_BRP_MIN_SC_BLOCKS의 값으로 설정될 수 있다.
상기 L-Header 필드는 상기 제1 PPDU의 길이에 대한 정보를 포함할 수 있다. 상기 제1 EDMG Header 필드는 상기 GI의 유형에 대한 정보를 포함할 수 있다.
상기 제1 PPDU에 제로 패딩이 수행되었기 때문에, 수신 STA은 상기 제1 PPDU의 길이에 대한 정보 및 상기 GI의 유형에 대한 정보를 획득한 후에 상기 제2 PPDU의 상기 제2 EDMG Header 필드를 수신할 수 있다. 상기 실시예에 따르면, 수신 STA이 상기 제2 EDMG Header 필드의 수신 시점을 미루고, 상기 L-Header 필드 및 상기 제1 EDMG Header 필드를 복호하여 상기 제1 PPDU의 길이에 대한 정보 및 상기 GI의 유형에 대한 정보를 확보하게 한다.
이때, 상기 수신 STA은 상기 A-PPDU에 대해 구간 별로 FDE(Frequency Domain Equalizer)를 수행할 수 있다. 상기 구간은 FFT 윈도우 크기를 기반으로 결정될 수 있다. 상기 구간은 512 FFT에 따라 512 chips(samples)의 배수만큼의 크기가 될 수 있다.
상기 제1 PPDU에 제로 패딩을 수행하지 않은 경우에는, 상기 제2 EDMG-Header 필드에 대해 FFT 윈도우 크기 외의 앞선 chips(samples)의 크기(GI)와 FFT 윈도우 크기 내 마지막 chips(samples)의 크기가 동일하지 않아, 순환 특성(cyclic property)을 만족시키지 못한다. 순환 특성을 만족시키지 못하면, 수신 STA은 상기 제2 EDMG-Header 필드에 대해 FDE를 수행할 수 없다.
그러나, 본 실시예에 따르면 상기 제1 PPDU의 최소 심볼 블록의 개수를 기반으로, 상기 제1 데이터 필드에 제로 패딩이 삽입되므로, 수신기의 복호 pipeline(phase compensation, FFT, Equalizer, IFFT, Demapping&combining, LDPC, CRC and Decoding, Overhead)을 고려한 최소 심볼 블록을 확보할 수 있다. 이로써, 수신 STA은 상기 제1 PPDU의 길이에 대한 정보 및 상기 GI의 유형에 대한 정보를 획득하여, FFT 윈도우의 시작점을 조정할 수 있다. 즉, 수신 STA은 상기 제2 EDMG Header 필드의 수신 시점을 상기 제1 PPDU의 길이에 대한 정보 및 상기 GI의 유형에 대한 정보의 확보 이후로 미룰 수 있다. 이로써, 상기 제2 EDMG-Header 필드에 대한 순환 특성(cyclic property)은 상기 제로 패딩이 삽입된 제1 데이터 필드를 기반으로 만족될 수 있다. 순환 특성이 만족되므로, 수신 STA은 상기 제2 EDMG-Header 필드에 대해 FDE를 수행할 수 있다.
상기 A-PPDU는 2.16GHz 채널 또는 2.16+2.16GHz 채널을 통해 송신될 수 있다(NCB=1). 상기 송신 STA 및 수신 STA은 하나의 공간-시간 스트림을 지원할 수 있다(NSTS=1).
도 42는 본 실시예에 따른 송신 STA이 A-PPDU를 송신하는 절차흐름도이다.
본 실시예는, 802.11ay 시스템의 A-PPDU의 최소 심볼 블록의 수를 확보하여 A-PPDU를 생성하는 방법을 제안한다. 이는, A-PPDU의 레가시 파트(non-EMDG portion)의 GI와 EDMG 파트(EDMG portion)의 GI가 다른 경우 수신기의 FFT 윈도우가 달라져 FDE를 수행할 수 없다는 문제가 있기 때문이다. 본 실시예는 상기 문제점을 해결하기 위한 방법을 제안한다.
먼저, 용어를 정리하면, A-PPDU는 802.11ay 시스템에서 정의된 EDMG(Enhanced Directional Multi-Gigabit) PPDU에 대응할 수 있다. 상기 송신 STA은 AP(access point) 또는 무선 AV(audio/video) 장치일 수 있다. 상기 수신 STA은 STA(station) 또는 무선 AV 장치일 수 있다. 상기 무선 AV 장치는 본체 장치(셋탑 박스), 디스플레이 장치(TV), 원격 제어 장치(리모컨)일 수 있다.
S4210 단계에서, 송신 STA(station)은 A-PPDU(Aggregated-Physical Protocol Data Unit)를 생성한다.
S4220 단계에서, 상기 송신 STA은 상기 A-PPDU를 수신 STA에게 송신한다.
상기 A-PPDU는 제1 및 제2 PPDU가 결합된다(aggregated). 상기 A-PPDU는 n개의 EDMG PPDU가 결합되어 생성되고, 본 실시예에서는 n=2인 경우를 설명하고 있으나 항상 제한되는 것은 아니다.
상기 제1 PPDU는 L(Legacy)-Header 필드, 제1 EDMG(Enhanced Directional Multi-Gigabit)-Header 필드 및 제1 데이터 필드를 포함한다.
상기 제2 PPDU는 제2 EDMG-Header 필드 및 제2 데이터 필드를 포함한다.
상기 제1 및 제2 데이터 필드의 양 끝에 GI가 삽입될 수 있다. 상기 GI의 유형은 short GI, normal GI 및 long GI를 포함할 수 있다.
상기 short GI는 길이가 32인 golay 시퀀스를 기반으로 생성되고, 상기 normal GI는 길이가 64인 golay 시퀀스를 기반으로 생성되고, 상기 long GI는 길이가 128인 golay 시퀀스를 기반으로 생성될 수 있다.
상기 L-Header 필드에 삽입되는 GI는 길이가 64인 golay 시퀀스를 기반으로 생성될 수 있다. 이에 따라, 상기 L-Header 필드에 삽입되는 GI와 상기 제1 및 제2 데이터 필드에 삽입되는 GI는 길이가 서로 다를 수 있다. GI의 길이가 다른 경우, 수신 STA은 FFT 윈도우가 달라져 FDE를 수행할 수 없다는 문제점이 발생될 수 있다. 본 실시예는 상기 A-PPDU의 각 PPDU에 제로 패딩 또는 더미(dummy) 값을 부가하여 상기 제1 또는 제2 PPDU의 길이를 늘림으로써, 수신 STA의 FFT 윈도우의 시작점을 조정하여 문제를 해결하는 방법을 제안한다.
상기 제1 PPDU의 최소 심볼 블록의 개수를 기반으로, 상기 제1 데이터 필드에 제로 패딩(zero padding)이 삽입된다. 구체적으로, 상기 제로 패딩이 삽입된 제1 데이터 필드의 심볼 블록의 개수는 상기 제1 PPDU의 최소 심볼 블록의 개수와 동일하게 설정될 수 있다.
또한, 상기 제1 PPDU의 최소 심볼 블록의 개수를 기반으로, 상기 제2 데이터 필드에 제로 패딩(zero padding)이 삽입된다. 구체적으로, 상기 제로 패딩이 삽입된 제2 데이터 필드의 심볼 블록의 개수는 상기 제1 PPDU의 최소 심볼 블록의 개수와 동일하게 설정될 수 있다.
즉, 본 실시예는 상기 제1 및 제2 PPDU에 제로 패딩을 수행함으로써, 심볼 블록의 개수를 상기 제1 및 제2 PPDU의 최소 심볼 블록의 개수로 설정하는 방법을 제안한다.
Simple Pipeline에 따르면, 상기 제1 PPDU의 최소 심볼 블록의 개수는 7개가 필요하다. Faster Pipeline에 따르면, 상기 제1 PPDU의 최소 심볼 블록의 개수는 6개가 필요하다.
상기 A-PPDU가 EDMG SC(Single Carrier) 모드에서 송신되는 경우, 제1 또는 제2 데이터 필드의 심볼 블록은 SC 심볼 블록이고, 상기 제1 또는 제2 PPDU의 최소 심볼 블록의 개수는 TXVECTOR 파라미터의 EDMG_APPDU_MIN_SC_BLOCKS의 값을 기반으로 설정될 수 있다.
상기 A-PPDU가 EDMG OFDM(Orthogonal Frequency Division Multiplexing) 모드에서 송신되는 경우, 제1 또는 제2 데이터 필드의 심볼 블록은 OFDM 심볼 블록이고, 상기 제1 또는 제2 PPDU의 최소 심볼 블록의 개수(NAPPDU_SYMSmin)는 제1 내지 제4 값을 기반으로 설정될 수 있다.
상기 제1 값은 상기 EDMG_APPDU_MIN_SC_BLOCKS의 값일 수 있다. 상기 제2 값은 SC IDFT/DFT(Inverse Discrete Fourier Transform/Discrete Fourier Transform) 주기(period)일 수 있다. 상기 제3 값은 OFDM IDFT/DFT 주기일 수 있다. 상기 제4 값은 상기 제1 및 제2 PPDU의 GI(Guard Interval) 구간일 수 있다.
이때, 상기 EDMG_APPDU_MIN_SC_BLOCKS의 값은 EDMG 능력 요소(EDMG Capabilities elements)를 기반으로 협상되거나, 고정된 값으로 결정되거나, 또는 상기 TXVECTOR 파라미터의 EDMG_BRP_MIN_SC_BLOCKS의 값으로 설정될 수 있다.
상기 L-Header 필드는 상기 제1 PPDU의 길이에 대한 정보를 포함할 수 있다. 상기 제1 EDMG Header 필드는 상기 GI의 유형에 대한 정보 및 상기 제2 PPDU의 길이에 대한 정보를 포함할 수 있다.
상기 제1 PPDU에 제로 패딩이 수행되었기 때문에, 수신 STA은 상기 제1 PPDU의 길이에 대한 정보 및 상기 GI의 유형에 대한 정보를 획득한 후에 상기 제2 PPDU의 상기 제2 EDMG Header 필드를 수신할 수 있다. 상기 실시예에 따르면, 수신 STA이 상기 제2 EDMG Header 필드의 수신 시점을 미루고, 상기 L-Header 필드 및 상기 제1 EDMG Header 필드를 복호하여 상기 제1 PPDU의 길이에 대한 정보 및 상기 GI의 유형에 대한 정보를 확보하게 한다.
이때, 상기 수신 STA은 상기 A-PPDU에 대해 구간 별로 FDE(Frequency Domain Equalizer)를 수행할 수 있다. 상기 구간은 FFT 윈도우 크기를 기반으로 결정될 수 있다. 상기 구간은 512 FFT에 따라 512 chips(samples)의 배수만큼의 크기가 될 수 있다.
상기 제1 PPDU에 제로 패딩을 수행하지 않은 경우에는, 상기 제2 EDMG-Header 필드에 대해 FFT 윈도우 크기 외의 앞선 chips(samples)의 크기(GI)와 FFT 윈도우 크기 내 마지막 chips(samples)의 크기가 동일하지 않아, 순환 특성(cyclic property)을 만족시키지 못한다. 순환 특성을 만족시키지 못하면, 수신 STA은 상기 제2 EDMG-Header 필드에 대해 FDE를 수행할 수 없다.
그러나, 본 실시예에 따르면 상기 제1 PPDU의 최소 심볼 블록의 개수를 기반으로, 상기 제1 데이터 필드에 제로 패딩이 삽입되므로, 수신기의 복호 pipeline(phase compensation, FFT, Equalizer, IFFT, Demapping&combining, LDPC, CRC and Decoding, Overhead)을 고려한 최소 심볼 블록을 확보할 수 있다. 이로써, 수신 STA은 상기 제1 PPDU의 길이에 대한 정보 및 상기 GI의 유형에 대한 정보를 획득하여, FFT 윈도우의 시작점을 조정할 수 있다. 즉, 수신 STA은 상기 제2 EDMG Header 필드의 수신 시점을 상기 제1 PPDU의 길이에 대한 정보 및 상기 GI의 유형에 대한 정보의 확보 이후로 미룰 수 있다. 이로써, 상기 제2 EDMG-Header 필드에 대한 순환 특성(cyclic property)은 상기 제로 패딩이 삽입된 제1 데이터 필드를 기반으로 만족될 수 있다. 순환 특성이 만족되므로, 수신 STA은 상기 제2 EDMG-Header 필드에 대해 FDE를 수행할 수 있다.
상기 A-PPDU는 2.16GHz 채널 또는 2.16+2.16GHz 채널을 통해 송신될 수 있다(NCB=1). 상기 송신 STA 및 수신 STA은 하나의 공간-시간 스트림을 지원할 수 있다(NSTS=1).
도 43은 본 실시예에 따른 수신 STA이 A-PPDU를 수신하는 절차를 도시한 흐름도이다.
본 실시예는, 802.11ay 시스템의 A-PPDU의 최소 심볼 블록의 수를 확보하여 A-PPDU를 생성하는 방법을 제안한다. 이는, A-PPDU의 레가시 파트(non-EMDG portion)의 GI와 EDMG 파트(EDMG portion)의 GI가 다른 경우 수신기의 FFT 윈도우가 달라져 FDE를 수행할 수 없다는 문제가 있기 때문이다. 본 실시예는 상기 문제점을 해결하기 위한 방법을 제안한다.
먼저, 용어를 정리하면, A-PPDU는 802.11ay 시스템에서 정의된 EDMG(Enhanced Directional Multi-Gigabit) PPDU에 대응할 수 있다. 상기 송신 STA은 AP(access point) 또는 무선 AV(audio/video) 장치일 수 있다. 상기 수신 STA은 STA(station) 또는 무선 AV 장치일 수 있다. 상기 무선 AV 장치는 본체 장치(셋탑 박스), 디스플레이 장치(TV), 원격 제어 장치(리모컨)일 수 있다.
S4310 단계에서, 수신 STA(station)은 송신 STA으로부터 A-PPDU(Aggregated-Physical Protocol Data Unit)를 수신한다.
S4320 단계에서, 상기 수신 STA은 상기 A-PPDU를 복호한다.
상기 A-PPDU는 제1 및 제2 PPDU가 결합된다(aggregated). 상기 A-PPDU는 n개의 EDMG PPDU가 결합되어 생성되고, 본 실시예에서는 n=2인 경우를 설명하고 있으나 항상 제한되는 것은 아니다.
상기 제1 PPDU는 L(Legacy)-Header 필드, 제1 EDMG(Enhanced Directional Multi-Gigabit)-Header 필드 및 제1 데이터 필드를 포함한다.
상기 제2 PPDU는 제2 EDMG-Header 필드 및 제2 데이터 필드를 포함한다.
상기 제1 및 제2 데이터 필드의 양 끝에 GI가 삽입될 수 있다. 상기 GI의 유형은 short GI, normal GI 및 long GI를 포함할 수 있다.
상기 short GI는 길이가 32인 golay 시퀀스를 기반으로 생성되고, 상기 normal GI는 길이가 64인 golay 시퀀스를 기반으로 생성되고, 상기 long GI는 길이가 128인 golay 시퀀스를 기반으로 생성될 수 있다.
상기 L-Header 필드에 삽입되는 GI는 길이가 64인 golay 시퀀스를 기반으로 생성될 수 있다. 이에 따라, 상기 L-Header 필드에 삽입되는 GI와 상기 제1 및 제2 데이터 필드에 삽입되는 GI는 길이가 서로 다를 수 있다. GI의 길이가 다른 경우, 수신 STA은 FFT 윈도우가 달라져 FDE를 수행할 수 없다는 문제점이 발생될 수 있다. 본 실시예는 상기 A-PPDU의 각 PPDU에 제로 패딩 또는 더미(dummy) 값을 부가하여 상기 제1 또는 제2 PPDU의 길이를 늘림으로써, 수신 STA의 FFT 윈도우의 시작점을 조정하여 문제를 해결하는 방법을 제안한다.
상기 제1 PPDU의 최소 심볼 블록의 개수를 기반으로, 상기 제1 데이터 필드에 제로 패딩(zero padding)이 삽입된다. 구체적으로, 상기 제로 패딩이 삽입된 제1 데이터 필드의 심볼 블록의 개수는 상기 제1 PPDU의 최소 심볼 블록의 개수와 동일하게 설정될 수 있다.
또한, 상기 제1 PPDU의 최소 심볼 블록의 개수를 기반으로, 상기 제2 데이터 필드에 제로 패딩(zero padding)이 삽입된다. 구체적으로, 상기 제로 패딩이 삽입된 제2 데이터 필드의 심볼 블록의 개수는 상기 제1 PPDU의 최소 심볼 블록의 개수와 동일하게 설정될 수 있다.
즉, 본 실시예는 상기 제1 및 제2 PPDU에 제로 패딩을 수행함으로써, 심볼 블록의 개수를 상기 제1 및 제2 PPDU의 최소 심볼 블록의 개수로 설정하는 방법을 제안한다.
Simple Pipeline에 따르면, 상기 제1 PPDU의 최소 심볼 블록의 개수는 7개가 필요하다. Faster Pipeline에 따르면, 상기 제1 PPDU의 최소 심볼 블록의 개수는 6개가 필요하다.
상기 A-PPDU가 EDMG SC(Single Carrier) 모드에서 송신되는 경우, 제1 또는 제2 데이터 필드의 심볼 블록은 SC 심볼 블록이고, 상기 제1 또는 제2 PPDU의 최소 심볼 블록의 개수는 TXVECTOR 파라미터의 EDMG_APPDU_MIN_SC_BLOCKS의 값을 기반으로 설정될 수 있다.
상기 A-PPDU가 EDMG OFDM(Orthogonal Frequency Division Multiplexing) 모드에서 송신되는 경우, 제1 또는 제2 데이터 필드의 심볼 블록은 OFDM 심볼 블록이고, 상기 제1 또는 제2 PPDU의 최소 심볼 블록의 개수(NAPPDU_SYMSmin)는 제1 내지 제4 값을 기반으로 설정될 수 있다.
상기 제1 값은 상기 EDMG_APPDU_MIN_SC_BLOCKS의 값일 수 있다. 상기 제2 값은 SC IDFT/DFT(Inverse Discrete Fourier Transform/Discrete Fourier Transform) 주기(period)일 수 있다. 상기 제3 값은 OFDM IDFT/DFT 주기일 수 있다. 상기 제4 값은 상기 제1 및 제2 PPDU의 GI(Guard Interval) 구간일 수 있다.
이때, 상기 EDMG_APPDU_MIN_SC_BLOCKS의 값은 EDMG 능력 요소(EDMG Capabilities elements)를 기반으로 협상되거나, 고정된 값으로 결정되거나, 또는 상기 TXVECTOR 파라미터의 EDMG_BRP_MIN_SC_BLOCKS의 값으로 설정될 수 있다.
상기 L-Header 필드는 상기 제1 PPDU의 길이에 대한 정보를 포함할 수 있다. 상기 제1 EDMG Header 필드는 상기 GI의 유형에 대한 정보 및 상기 제2 PPDU의 길이에 대한 정보를 포함할 수 있다.
상기 제1 PPDU에 제로 패딩이 수행되었기 때문에, 수신 STA은 상기 제1 PPDU의 길이에 대한 정보 및 상기 GI의 유형에 대한 정보를 획득한 후에 상기 제2 PPDU의 상기 제2 EDMG Header 필드를 수신할 수 있다. 상기 실시예에 따르면, 수신 STA이 상기 제2 EDMG Header 필드의 수신 시점을 미루고, 상기 L-Header 필드 및 상기 제1 EDMG Header 필드를 복호하여 상기 제1 PPDU의 길이에 대한 정보 및 상기 GI의 유형에 대한 정보를 확보하게 한다.
이때, 상기 수신 STA은 상기 A-PPDU에 대해 구간 별로 FDE(Frequency Domain Equalizer)를 수행할 수 있다. 상기 구간은 FFT 윈도우 크기를 기반으로 결정될 수 있다. 상기 구간은 512 FFT에 따라 512 chips(samples)의 배수만큼의 크기가 될 수 있다.
상기 제1 PPDU에 제로 패딩을 수행하지 않은 경우에는, 상기 제2 EDMG-Header 필드에 대해 FFT 윈도우 크기 외의 앞선 chips(samples)의 크기(GI)와 FFT 윈도우 크기 내 마지막 chips(samples)의 크기가 동일하지 않아, 순환 특성(cyclic property)을 만족시키지 못한다. 순환 특성을 만족시키지 못하면, 수신 STA은 상기 제2 EDMG-Header 필드에 대해 FDE를 수행할 수 없다.
그러나, 본 실시예에 따르면 상기 제1 PPDU의 최소 심볼 블록의 개수를 기반으로, 상기 제1 데이터 필드에 제로 패딩이 삽입되므로, 수신기의 복호 pipeline(phase compensation, FFT, Equalizer, IFFT, Demapping&combining, LDPC, CRC and Decoding, Overhead)을 고려한 최소 심볼 블록을 확보할 수 있다. 이로써, 수신 STA은 상기 제1 PPDU의 길이에 대한 정보 및 상기 GI의 유형에 대한 정보를 획득하여, FFT 윈도우의 시작점을 조정할 수 있다. 즉, 수신 STA은 상기 제2 EDMG Header 필드의 수신 시점을 상기 제1 PPDU의 길이에 대한 정보 및 상기 GI의 유형에 대한 정보의 확보 이후로 미룰 수 있다. 이로써, 상기 제2 EDMG-Header 필드에 대한 순환 특성(cyclic property)은 상기 제로 패딩이 삽입된 제1 데이터 필드를 기반으로 만족될 수 있다. 순환 특성이 만족되므로, 수신 STA은 상기 제2 EDMG-Header 필드에 대해 FDE를 수행할 수 있다.
상기 A-PPDU는 2.16GHz 채널 또는 2.16+2.16GHz 채널을 통해 송신될 수 있다(NCB=1). 상기 송신 STA 및 수신 STA은 하나의 공간-시간 스트림을 지원할 수 있다(NSTS=1).
5. 장치 구성
도 44는 본 명세서의 송신 장치 및/또는 수신 장치의 일례를 나타낸다.
도 44의 일례는 이하에서 설명되는 다양한 기술적 특징을 수행할 수 있다. 도 44는 적어도 하나의 STA(station)에 관련된다. 예를 들어, 본 명세서의 STA(110, 120)은 이동 단말(mobile terminal), 무선 기기(wireless device), 무선 송수신 유닛(Wireless Transmit/Receive Unit; WTRU), 사용자 장비(User Equipment; UE), 이동국(Mobile Station; MS), 이동 가입자 유닛(Mobile Subscriber Unit) 또는 단순히 유저(user) 등의 다양한 명칭으로도 불릴 수 있다. 본 명세서의 STA(110, 120)은 네트워크, 기지국(Base Station), Node-B, AP(Access Point), 리피터, 라우터, 릴레이 등의 다양한 명칭으로 불릴 수 있다. 본 명세서의 STA(110, 120)은 수신 장치, 송신 장치, 수신 STA, 송신 STA, 수신 Device, 송신 Device 등의 다양한 명칭으로 불릴 수 있다.
예를 들어, STA(110, 120)은 AP(access Point) 역할을 수행하거나 non-AP 역할을 수행할 수 있다. 즉, 본 명세서의 STA(110, 120)은 AP 및/또는 non-AP의 기능을 수행할 수 있다. 본 명세서에서 AP는 AP STA으로도 표시될 수 있다.
본 명세서의 STA(110, 120)은 IEEE 802.11 규격 이외의 다양한 통신 규격을 함께 지원할 수 있다. 예를 들어, 3GPP 규격에 따른 통신 규격(예를 들어, LTE, LTE-A, 5G NR 규격)등을 지원할 수 있다. 또한 본 명세서의 STA은 휴대 전화, 차량(vehicle), 개인용 컴퓨터 등의 다양한 장치로 구현될 수 있다. 또한, 본 명세서의 STA은 음성 통화, 영상 통화, 데이터 통신, 자율 주행(Self-Driving, Autonomous-Driving) 등의 다양한 통신 서비스를 위한 통신을 지원할 수 있다.
본 명세서에서 STA(110, 120)은 IEEE 802.11 표준의 규정을 따르는 매체 접속 제어(medium access control, MAC)와 무선 매체에 대한 물리 계층(Physical Layer) 인터페이스를 포함할 수 있다.
도 44의 부도면 (a)를 기초로 STA(110, 120)을 설명하면 이하와 같다.
제1 STA(110)은 프로세서(111), 메모리(112) 및 트랜시버(113)를 포함할 수 있다. 도시된 프로세서, 메모리 및 트랜시버는 각각 별도의 칩으로 구현되거나, 적어도 둘 이상의 블록/기능이 하나의 칩을 통해 구현될 수 있다.
제1 STA의 트랜시버(113)는 신호의 송수신 동작을 수행한다. 구체적으로, IEEE 802.11 패킷(예를 들어, IEEE 802.11a/b/g/n/ac/ax/be 등)을 송수신할 수 있다.
예를 들어, 제1 STA(110)은 AP의 의도된 동작을 수행할 수 있다. 예를 들어, AP의 프로세서(111)는 트랜시버(113)를 통해 신호를 수신하고, 수신 신호를 처리하고, 송신 신호를 생성하고, 신호 송신을 위한 제어를 수행할 수 있다. AP의 메모리(112)는 트랜시버(113)를 통해 수신된 신호(즉, 수신 신호)를 저장할 수 있고, 트랜시버를 통해 송신될 신호(즉, 송신 신호)를 저장할 수 있다.
예를 들어, 제2 STA(120)은 Non-AP STA의 의도된 동작을 수행할 수 있다. 예를 들어, non-AP의 트랜시버(123)는 신호의 송수신 동작을 수행한다. 구체적으로, IEEE 802.11 패킷(예를 들어, IEEE 802.11a/b/g/n/ac/ax/be 등)을 송수신할 수 있다.
예를 들어, Non-AP STA의 프로세서(121)는 트랜시버(123)를 통해 신호를 수신하고, 수신 신호를 처리하고, 송신 신호를 생성하고, 신호 송신을 위한 제어를 수행할 수 있다. Non-AP STA의 메모리(122)는 트랜시버(123)를 통해 수신된 신호(즉, 수신 신호)를 저장할 수 있고, 트랜시버를 통해 송신될 신호(즉, 송신 신호)를 저장할 수 있다.
예를 들어, 이하의 명세서에서 AP로 표시된 장치의 동작은 제1 STA(110) 또는 제2 STA(120)에서 수행될 수 있다. 예를 들어 제1 STA(110)이 AP인 경우, AP로 표시된 장치의 동작은 제1 STA(110)의 프로세서(111)에 의해 제어되고, 제1 STA(110)의 프로세서(111)에 의해 제어되는 트랜시버(113)를 통해 관련된 신호가 송신되거나 수신될 수 있다. 또한, AP의 동작에 관련된 제어 정보나 AP의 송신/수신 신호는 제1 STA(110)의 메모리(112)에 저장될 수 있다. 또한, 제2 STA(110)이 AP인 경우, AP로 표시된 장치의 동작은 제2 STA(120)의 프로세서(121)에 의해 제어되고, 제2 STA(120)의 프로세서(121)에 의해 제어되는 트랜시버(123)를 통해 관련된 신호가 송신되거나 수신될 수 있다. 또한, AP의 동작에 관련된 제어 정보나 AP의 송신/수신 신호는 제2 STA(110)의 메모리(122)에 저장될 수 있다.
예를 들어, 이하의 명세서에서 non-AP(또는 User-STA)로 표시된 장치의 동작은 제 STA(110) 또는 제2 STA(120)에서 수행될 수 있다. 예를 들어 제2 STA(120)이 non-AP인 경우, non-AP로 표시된 장치의 동작은 제2 STA(120)의 프로세서(121)에 의해 제어되고, 제2 STA(120)의 프로세서(121)에 의해 제어되는 트랜시버(123)를 통해 관련된 신호가 송신되거나 수신될 수 있다. 또한, non-AP의 동작에 관련된 제어 정보나 AP의 송신/수신 신호는 제2 STA(120)의 메모리(122)에 저장될 수 있다. 예를 들어 제1 STA(110)이 non-AP인 경우, non-AP로 표시된 장치의 동작은 제1 STA(110)의 프로세서(111)에 의해 제어되고, 제1 STA(120)의 프로세서(111)에 의해 제어되는 트랜시버(113)를 통해 관련된 신호가 송신되거나 수신될 수 있다. 또한, non-AP의 동작에 관련된 제어 정보나 AP의 송신/수신 신호는 제1 STA(110)의 메모리(112)에 저장될 수 있다.
이하의 명세서에서 (송신/수신) STA, 제1 STA, 제2 STA, STA1, STA2, AP, 제1 AP, 제2 AP, AP1, AP2, (송신/수신) Terminal, (송신/수신) device, (송신/수신) apparatus, 네트워크 등으로 불리는 장치는 도 44의 STA(110, 120)을 의미할 수 있다. 예를 들어, 구체적인 도면 부호 없이 (송신/수신) STA, 제1 STA, 제2 STA, STA1, STA2, AP, 제1 AP, 제2 AP, AP1, AP2, (송신/수신) Terminal, (송신/수신) device, (송신/수신) apparatus, 네트워크 등으로 표시된 장치도 도 44의 STA(110, 120)을 의미할 수 있다. 예를 들어, 이하의 일례에서 다양한 STA이 신호(예를 들어, PPPDU)를 송수신하는 동작은 도 44의 트랜시버(113, 123)에서 수행되는 것일 수 있다. 또한, 이하의 일례에서 다양한 STA이 송수신 신호를 생성하거나 송수신 신호를 위해 사전에 데이터 처리나 연산을 수행하는 동작은 도 44의 프로세서(111, 121)에서 수행되는 것일 수 있다. 예를 들어, 송수신 신호를 생성하거나 송수신 신호를 위해 사전에 데이터 처리나 연산을 수행하는 동작의 일례는, 1) PPDU 내에 포함되는 서브 필드(SIG, STF, LTF, Data) 필드의 비트 정보를 결정/획득/구성/연산/디코딩/인코딩하는 동작, 2) PPDU 내에 포함되는 서브 필드(SIG, STF, LTF, Data) 필드를 위해 사용되는 시간 자원이나 주파수 자원(예를 들어, 서브캐리어 자원) 등을 결정/구성/회득하는 동작, 3) PPDU 내에 포함되는 서브 필드(SIG, STF, LTF, Data) 필드를 위해 사용되는 특정한 시퀀스(예를 들어, 파일럿 시퀀스, STF/LTF 시퀀스, SIG에 적용되는 엑스트라 시퀀스) 등을 결정/구성/회득하는 동작, 4) STA에 대해 적용되는 전력 제어 동작 및/또는 파워 세이빙 동작, 5) ACK 신호의 결정/획득/구성/연산/디코딩/인코딩 등에 관련된 동작을 포함할 수 있다. 또한, 이하의 일례에서 다양한 STA이 송수신 신호의 결정/획득/구성/연산/디코딩/인코딩을 위해 사용하는 다양한 정보(예를 들어, 필드/서브필드/제어필드/파라미터/파워 등에 관련된 정보)는 도 44의 메모리(112, 122)에 저장될 수 있다.
상술한 도 44의 부도면 (a)의 장치/STA는 도 44의 부도면 (b)와 같이 변형될 수 있다. 이하 도 44의 부도면 (b)을 기초로, 본 명세서의 STA(110, 120)을 설명한다.
예를 들어, 도 44의 부도면 (b)에 도시된 트랜시버(113, 123)는 상술한 도 44의 부도면 (a)에 도시된 트랜시버와 동일한 기능을 수행할 수 있다. 예를 들어, 도 44의 부도면 (b)에 도시된 프로세싱 칩(114, 124)은 프로세서(111, 121) 및 메모리(112, 122)를 포함할 수 있다. 도 44의 부도면 (b)에 도시된 프로세서(111, 121) 및 메모리(112, 122)는 상술한 도 44의 부도면 (a)에 도시된 프로세서(111, 121) 및 메모리(112, 122)와 동일한 기능을 수행할 수 있다.
이하에서 설명되는, 이동 단말(mobile terminal), 무선 기기(wireless device), 무선 송수신 유닛(Wireless Transmit/Receive Unit; WTRU), 사용자 장비(User Equipment; UE), 이동국(Mobile Station; MS), 이동 가입자 유닛(Mobile Subscriber Unit), 유저(user), 유저 STA, 네트워크, 기지국(Base Station), Node-B, AP(Access Point), 리피터, 라우터, 릴레이, 수신 장치, 송신 장치, 수신 STA, 송신 STA, 수신 Device, 송신 Device, 수신 Apparatus, 및/또는 송신 Apparatus는, 도 44의 부도면 (a)/(b)에 도시된 STA(110, 120)을 의미하거나, 도 44의 부도면 (b)에 도시된 프로세싱 칩(114, 124)을 의미할 수 있다. 즉, 본 명세서의 기술적 특징은, 도 44의 부도면 (a)/(b)에 도시된 STA(110, 120)에 수행될 수도 있고, 도 44의 부도면 (b)에 도시된 프로세싱 칩(114, 124)에서만 수행될 수도 있다. 예를 들어, 송신 STA가 제어 신호를 송신하는 기술적 특징은, 도 44의 부도면 (a)/(b)에 도시된 프로세서(111, 121)에서 생성된 제어 신호가 도 44의 부도면 (a)/(b)에 도시된 트랜시버(113, 123)을 통해 송신되는 기술적 특징으로 이해될 수 있다. 또는, 송신 STA가 제어 신호를 송신하는 기술적 특징은, 도 44의 부도면 (b)에 도시된 프로세싱 칩(114, 124)에서 트랜시버(113, 123)로 전달될 제어 신호가 생성되는 기술적 특징으로 이해될 수 있다.
예를 들어, 수신 STA가 제어 신호를 수신하는 기술적 특징은, 도 44의 부도면 (a)에 도시된 트랜시버(113, 123)에 의해 제어 신호가 수신되는 기술적 특징으로 이해될 수 있다. 또는, 수신 STA가 제어 신호를 수신하는 기술적 특징은, 도 44의 부도면 (a)에 도시된 트랜시버(113, 123)에 수신된 제어 신호가 도 44의 부도면 (a)에 도시된 프로세서(111, 121)에 의해 획득되는 기술적 특징으로 이해될 수 있다. 또는, 수신 STA가 제어 신호를 수신하는 기술적 특징은, 도 44의 부도면 (b)에 도시된 트랜시버(113, 123)에 수신된 제어 신호가 도 44의 부도면 (b)에 도시된 프로세싱 칩(114, 124)에 의해 획득되는 기술적 특징으로 이해될 수 있다.
도 44의 부도면 (b)을 참조하면, 메모리(112, 122) 내에 소프트웨어 코드(115, 125)가 포함될 수 있다. 소프트웨어 코드(115, 125)는 프로세서(111, 121)의 동작을 제어하는 instruction이 포함될 수 있다. 소프트웨어 코드(115, 125)는 다양한 프로그래밍 언어로 포함될 수 있다.
도 44에 도시된 프로세서(111, 121) 또는 프로세싱 칩(114, 124)은 ASIC(application-specific integrated circuit), 다른 칩셋, 논리 회로 및/또는 데이터 처리 장치를 포함할 수 있다. 프로세서는 AP(application processor)일 수 있다. 예를 들어, 도 44에 도시된 프로세서(111, 121) 또는 프로세싱 칩(114, 124)은 DSP(digital signal processor), CPU(central processing unit), GPU(graphics processing unit), 모뎀(Modem; modulator and demodulator) 중 적어도 하나를 포함할 수 있다. 예를 들어, 도 44에 도시된 프로세서(111, 121) 또는 프로세싱 칩(114, 124)은 Qualcomm®에 의해 제조된 SNAPDRAGONTM 시리즈 프로세서, Samsung®에 의해 제조된 EXYNOSTM 시리즈 프로세서, Apple®에 의해 제조된 A 시리즈 프로세서, MediaTek®에 의해 제조된 HELIOTM 시리즈 프로세서, INTEL®에 의해 제조된 ATOMTM 시리즈 프로세서 또는 이를 개선(enhance)한 프로세서일 수 있다.
본 명세서에서 상향링크는 non-AP STA로부터 AP STA으로의 통신을 위한 링크를 의미할 수 있고 상향링크를 통해 상향링크 PPDU/패킷/신호 등이 송신될 수 있다. 또한, 본 명세서에서 하향링크는 AP STA로부터 non-AP STA으로의 통신을 위한 링크를 의미할 수 있고 하향링크를 통해 하향링크 PPDU/패킷/신호 등이 송신될 수 있다.
도 45은 본 명세서의 송신 장치 및/또는 수신 장치의 변형된 일례를 나타낸다.
도 44의 부도면 (a)/(b)의 각 장치/STA은 도 45과 같이 변형될 수 있다. 도 45의 트랜시버(630)는 도 44의 트랜시버(113, 123)와 동일할 수 있다. 도 45의 트랜시버(630)는 수신기(receiver) 및 송신기(transmitter)를 포함할 수 있다.
도 45의 프로세서(610)는 도 44의 프로세서(111, 121)과 동일할 수 있다. 또는, 도 45의 프로세서(610)는 도 44의 프로세싱 칩(114, 124)과 동일할 수 있다.
도 45의 메모리(150)는 도 44의 메모리(112, 122)와 동일할 수 있다. 또는, 도 45의 메모리(150)는 도 44의 메모리(112, 122)와는 상이한 별도의 외부 메모리일 수 있다.
도 45을 참조하면, 전력 관리 모듈(611)은 프로세서(610) 및/또는 트랜시버(630)에 대한 전력을 관리한다. 배터리(612)는 전력 관리 모듈(611)에 전력을 공급한다. 디스플레이(613)는 프로세서(610)에 의해 처리된 결과를 출력한다. 키패드(614)는 프로세서(610)에 의해 사용될 입력을 수신한다. 키패드(614)는 디스플레이(613) 상에 표시될 수 있다. SIM 카드(615)는 휴대 전화 및 컴퓨터와 같은 휴대 전화 장치에서 가입자를 식별하고 인증하는 데에 사용되는 IMSI(international mobile subscriber identity) 및 그와 관련된 키를 안전하게 저장하기 위하여 사용되는 집적 회로일 수 있다.
도 45을 참조하면, 스피커(640)는 프로세서(610)에 의해 처리된 소리 관련 결과를 출력할 수 있다. 마이크(641)는 프로세서(610)에 의해 사용될 소리 관련 입력을 수신할 수 있다.
상술한 본 명세서의 기술적 특징은 다양한 장치 및 방법에 적용될 수 있다. 예를 들어, 상술한 본 명세서의 기술적 특징은 도 44 및/또는 도 45의 장치를 통해 수행/지원될 수 있다. 예를 들어, 상술한 본 명세서의 기술적 특징은, 도 44 및/또는 도 45의 일부에만 적용될 수 있다. 예를 들어, 상술한 본 명세서의 기술적 특징은, 도 45의 프로세싱 칩을 기초로 구현되거나, 도 44의 프로세서(111, 121)와 메모리(112, 122)를 기초로 구현되거나, 도 45의 프로세서(610)와 메모리(620)를 기초로 구현될 수 있다. 예를 들어, 본 명세서의 장치는, EHT PPDU(Extremely High Throughput Physical Protocol Data Unit)를 송신/수신하는 장치이고, 상기 장치는 메모리 및 상기 메모리와 동작 가능하게 결합된 프로세서를 포함하되, 상기 프로세서는 A-PPDU를 생성하고 수신 STA에게 송신하거나, 송신 STA으로부터 A-PPDU를 수신하고 상기 A-PPDU를 복호할 수 있다.
상기 A-PPDU는 제1 및 제2 PPDU가 결합된다(aggregated). 상기 A-PPDU는 n개의 EDMG PPDU가 결합되어 생성되고, 본 실시예에서는 n=2인 경우를 설명하고 있으나 항상 제한되는 것은 아니다.
상기 제1 PPDU는 L(Legacy)-Header 필드, 제1 EDMG(Enhanced Directional Multi-Gigabit)-Header 필드 및 제1 데이터 필드를 포함한다.
상기 제2 PPDU는 제2 EDMG-Header 필드 및 제2 데이터 필드를 포함한다.
상기 제1 및 제2 데이터 필드의 양 끝에 GI가 삽입될 수 있다. 상기 GI의 유형은 short GI, normal GI 및 long GI를 포함할 수 있다.
상기 short GI는 길이가 32인 golay 시퀀스를 기반으로 생성되고, 상기 normal GI는 길이가 64인 golay 시퀀스를 기반으로 생성되고, 상기 long GI는 길이가 128인 golay 시퀀스를 기반으로 생성될 수 있다.
상기 L-Header 필드에 삽입되는 GI는 길이가 64인 golay 시퀀스를 기반으로 생성될 수 있다. 이에 따라, 상기 L-Header 필드에 삽입되는 GI와 상기 제1 및 제2 데이터 필드에 삽입되는 GI는 길이가 서로 다를 수 있다. GI의 길이가 다른 경우, 수신 STA은 FFT 윈도우가 달라져 FDE를 수행할 수 없다는 문제점이 발생될 수 있다. 본 실시예는 상기 제1 PPDU에 제로 패딩 또는 더미(dummy) 값을 부가하여 상기 제1 PPDU의 길이를 늘림으로써, 수신 STA의 FFT 윈도우의 시작점을 조정하여 문제를 해결하는 방법을 제안한다.
상기 제1 PPDU의 최소 심볼 블록의 개수를 기반으로, 상기 제1 데이터 필드에 제로 패딩(zero padding)이 삽입된다. 구체적으로, 상기 제로 패딩이 삽입된 제1 데이터 필드의 심볼 블록의 개수는 상기 제1 PPDU의 최소 심볼 블록의 개수와 동일하게 설정될 수 있다. 즉, 본 실시예는 상기 제1 PPDU에 제로 패딩을 수행함으로써, 심볼 블록의 개수를 상기 제1 PPDU의 최소 심볼 블록의 개수로 설정하는 방법을 제안한다.
Simple Pipeline에 따르면, 상기 제1 PPDU의 최소 심볼 블록의 개수는 7개가 필요하다. Faster Pipeline에 따르면, 상기 제1 PPDU의 최소 심볼 블록의 개수는 6개가 필요하다.
상기 A-PPDU가 EDMG SC(Single Carrier) 모드에서 송신되는 경우, 제1 데이터 필드의 심볼 블록은 SC 심볼 블록이고, 상기 제1 PPDU의 최소 심볼 블록의 개수(NAPPDU_BLKSmin)는 TXVECTOR 파라미터의 EDMG_FIRST_PPDU_MIN_SC_BLOCKS의 값을 기반으로 설정될 수 있다.
상기 A-PPDU가 EDMG OFDM(Orthogonal Frequency Division Multiplexing) 모드에서 송신되는 경우, 제1 데이터 필드의 심볼 블록은 OFDM 심볼 블록이고, 상기 제1 PPDU의 최소 심볼 블록의 개수(NAPPDU_SYMSmin)는 제1 내지 제4 값을 기반으로 설정될 수 있다.
상기 제1 값은 상기 EDMG_FIRST_PPDU_MIN_SC_BLOCKS의 값일 수 있다. 상기 제2 값은 SC IDFT/DFT(Inverse Discrete Fourier Transform/Discrete Fourier Transform) 주기(period)일 수 있다. 상기 제3 값은 OFDM IDFT/DFT 주기일 수 있다. 상기 제4 값은 상기 제1 및 제2 PPDU의 GI(Guard Interval) 구간일 수 있다.
이때, 상기 EDMG_FIRST_PPDU_MIN_SC_BLOCKS의 값은 EDMG 능력 요소(EDMG Capabilities elements)를 기반으로 협상되거나, 고정된 값으로 결정되거나, 또는 상기 TXVECTOR 파라미터의 EDMG_BRP_MIN_SC_BLOCKS의 값으로 설정될 수 있다.
상기 L-Header 필드는 상기 제1 PPDU의 길이에 대한 정보를 포함할 수 있다. 상기 제1 EDMG Header 필드는 상기 GI의 유형에 대한 정보를 포함할 수 있다.
상기 제1 PPDU에 제로 패딩이 수행되었기 때문에, 수신 STA은 상기 제1 PPDU의 길이에 대한 정보 및 상기 GI의 유형에 대한 정보를 획득한 후에 상기 제2 PPDU의 상기 제2 EDMG Header 필드를 수신할 수 있다. 상기 실시예에 따르면, 수신 STA이 상기 제2 EDMG Header 필드의 수신 시점을 미루고, 상기 L-Header 필드 및 상기 제1 EDMG Header 필드를 복호하여 상기 제1 PPDU의 길이에 대한 정보 및 상기 GI의 유형에 대한 정보를 확보하게 한다.
이때, 상기 수신 STA은 상기 A-PPDU에 대해 구간 별로 FDE(Frequency Domain Equalizer)를 수행할 수 있다. 상기 구간은 FFT 윈도우 크기를 기반으로 결정될 수 있다. 상기 구간은 512 FFT에 따라 512 chips(samples)의 배수만큼의 크기가 될 수 있다.
상기 제1 PPDU에 제로 패딩을 수행하지 않은 경우에는, 상기 제2 EDMG-Header 필드에 대해 FFT 윈도우 크기 외의 앞선 chips(samples)의 크기(GI)와 FFT 윈도우 크기 내 마지막 chips(samples)의 크기가 동일하지 않아, 순환 특성(cyclic property)을 만족시키지 못한다. 순환 특성을 만족시키지 못하면, 수신 STA은 상기 제2 EDMG-Header 필드에 대해 FDE를 수행할 수 없다.
그러나, 본 실시예에 따르면 상기 제1 PPDU의 최소 심볼 블록의 개수를 기반으로, 상기 제1 데이터 필드에 제로 패딩이 삽입되므로, 수신기의 복호 pipeline(phase compensation, FFT, Equalizer, IFFT, Demapping&combining, LDPC, CRC and Decoding, Overhead)을 고려한 최소 심볼 블록을 확보할 수 있다. 이로써, 수신 STA은 상기 제1 PPDU의 길이에 대한 정보 및 상기 GI의 유형에 대한 정보를 획득하여, FFT 윈도우의 시작점을 조정할 수 있다. 즉, 수신 STA은 상기 제2 EDMG Header 필드의 수신 시점을 상기 제1 PPDU의 길이에 대한 정보 및 상기 GI의 유형에 대한 정보의 확보 이후로 미룰 수 있다. 이로써, 상기 제2 EDMG-Header 필드에 대한 순환 특성(cyclic property)은 상기 제로 패딩이 삽입된 제1 데이터 필드를 기반으로 만족될 수 있다. 순환 특성이 만족되므로, 수신 STA은 상기 제2 EDMG-Header 필드에 대해 FDE를 수행할 수 있다.
상기 A-PPDU는 2.16GHz 채널 또는 2.16+2.16GHz 채널을 통해 송신될 수 있다(NCB=1). 상기 송신 STA 및 수신 STA은 하나의 공간-시간 스트림을 지원할 수 있다(NSTS=1).
본 명세서의 기술적 특징은 CRM(computer readable medium)을 기초로 구현될 수 있다. 예를 들어, 본 명세서에 의해 제안되는 CRM은 적어도 하나의 프로세서(processor)에 의해 실행됨을 기초로 하는 명령어(instruction)를 포함하는 적어도 하나의 컴퓨터로 읽을 수 있는 기록매체(computer readable medium)이다
상기 CRM은, 송신 STA로부터 STF(Short Training Field) 신호를 포함하는 EHT PPDU(Extremely High Throughput Physical Protocol Data Unit)를 320MHz 대역 또는 160+160MHz 대역을 통해 수신하는 단계; 및상기 EHT PPDU를 복호하는 단계를 포함하는 동작(operations)을 수행하는 명령어(instructions)를 저장할 수 있다. 본 명세서의 CRM 내에 저장되는 명령어는 적어도 하나의 프로세서에 의해 실행(execute)될 수 있다. 본 명세서의 CRM에 관련된 적어도 하나의 프로세서는 도 44의 프로세서(111, 121) 또는 프로세싱 칩(114, 124)이거나, 도 45의 프로세서(610)일 수 있다. 한편, 본 명세서의 CRM은 도 44의 메모리(112, 122)이거나 도 45의 메모리(620)이거나, 별도의 외부 메모리/저장매체/디스크 등일 수 있다. 상기 CRM은 A-PPDU를 생성하고 수신 STA에게 송신하거나, 송신 STA으로부터 A-PPDU를 수신하고 상기 A-PPDU를 복호할 수 있다.
상기 A-PPDU는 제1 및 제2 PPDU가 결합된다(aggregated). 상기 A-PPDU는 n개의 EDMG PPDU가 결합되어 생성되고, 본 실시예에서는 n=2인 경우를 설명하고 있으나 항상 제한되는 것은 아니다.
상기 제1 PPDU는 L(Legacy)-Header 필드, 제1 EDMG(Enhanced Directional Multi-Gigabit)-Header 필드 및 제1 데이터 필드를 포함한다.
상기 제2 PPDU는 제2 EDMG-Header 필드 및 제2 데이터 필드를 포함한다.
상기 제1 및 제2 데이터 필드의 양 끝에 GI가 삽입될 수 있다. 상기 GI의 유형은 short GI, normal GI 및 long GI를 포함할 수 있다.
상기 short GI는 길이가 32인 golay 시퀀스를 기반으로 생성되고, 상기 normal GI는 길이가 64인 golay 시퀀스를 기반으로 생성되고, 상기 long GI는 길이가 128인 golay 시퀀스를 기반으로 생성될 수 있다.
상기 L-Header 필드에 삽입되는 GI는 길이가 64인 golay 시퀀스를 기반으로 생성될 수 있다. 이에 따라, 상기 L-Header 필드에 삽입되는 GI와 상기 제1 및 제2 데이터 필드에 삽입되는 GI는 길이가 서로 다를 수 있다. GI의 길이가 다른 경우, 수신 STA은 FFT 윈도우가 달라져 FDE를 수행할 수 없다는 문제점이 발생될 수 있다. 본 실시예는 상기 제1 PPDU에 제로 패딩 또는 더미(dummy) 값을 부가하여 상기 제1 PPDU의 길이를 늘림으로써, 수신 STA의 FFT 윈도우의 시작점을 조정하여 문제를 해결하는 방법을 제안한다.
상기 제1 PPDU의 최소 심볼 블록의 개수를 기반으로, 상기 제1 데이터 필드에 제로 패딩(zero padding)이 삽입된다. 구체적으로, 상기 제로 패딩이 삽입된 제1 데이터 필드의 심볼 블록의 개수는 상기 제1 PPDU의 최소 심볼 블록의 개수와 동일하게 설정될 수 있다. 즉, 본 실시예는 상기 제1 PPDU에 제로 패딩을 수행함으로써, 심볼 블록의 개수를 상기 제1 PPDU의 최소 심볼 블록의 개수로 설정하는 방법을 제안한다.
Simple Pipeline에 따르면, 상기 제1 PPDU의 최소 심볼 블록의 개수는 7개가 필요하다. Faster Pipeline에 따르면, 상기 제1 PPDU의 최소 심볼 블록의 개수는 6개가 필요하다.
상기 A-PPDU가 EDMG SC(Single Carrier) 모드에서 송신되는 경우, 제1 데이터 필드의 심볼 블록은 SC 심볼 블록이고, 상기 제1 PPDU의 최소 심볼 블록의 개수(NAPPDU_BLKSmin)는 TXVECTOR 파라미터의 EDMG_FIRST_PPDU_MIN_SC_BLOCKS의 값을 기반으로 설정될 수 있다.
상기 A-PPDU가 EDMG OFDM(Orthogonal Frequency Division Multiplexing) 모드에서 송신되는 경우, 제1 데이터 필드의 심볼 블록은 OFDM 심볼 블록이고, 상기 제1 PPDU의 최소 심볼 블록의 개수(NAPPDU_SYMSmin)는 제1 내지 제4 값을 기반으로 설정될 수 있다.
상기 제1 값은 상기 EDMG_FIRST_PPDU_MIN_SC_BLOCKS의 값일 수 있다. 상기 제2 값은 SC IDFT/DFT(Inverse Discrete Fourier Transform/Discrete Fourier Transform) 주기(period)일 수 있다. 상기 제3 값은 OFDM IDFT/DFT 주기일 수 있다. 상기 제4 값은 상기 제1 및 제2 PPDU의 GI(Guard Interval) 구간일 수 있다.
이때, 상기 EDMG_FIRST_PPDU_MIN_SC_BLOCKS의 값은 EDMG 능력 요소(EDMG Capabilities elements)를 기반으로 협상되거나, 고정된 값으로 결정되거나, 또는 상기 TXVECTOR 파라미터의 EDMG_BRP_MIN_SC_BLOCKS의 값으로 설정될 수 있다.
상기 L-Header 필드는 상기 제1 PPDU의 길이에 대한 정보를 포함할 수 있다. 상기 제1 EDMG Header 필드는 상기 GI의 유형에 대한 정보를 포함할 수 있다.
상기 제1 PPDU에 제로 패딩이 수행되었기 때문에, 수신 STA은 상기 제1 PPDU의 길이에 대한 정보 및 상기 GI의 유형에 대한 정보를 획득한 후에 상기 제2 PPDU의 상기 제2 EDMG Header 필드를 수신할 수 있다. 상기 실시예에 따르면, 수신 STA이 상기 제2 EDMG Header 필드의 수신 시점을 미루고, 상기 L-Header 필드 및 상기 제1 EDMG Header 필드를 복호하여 상기 제1 PPDU의 길이에 대한 정보 및 상기 GI의 유형에 대한 정보를 확보하게 한다.
이때, 상기 수신 STA은 상기 A-PPDU에 대해 구간 별로 FDE(Frequency Domain Equalizer)를 수행할 수 있다. 상기 구간은 FFT 윈도우 크기를 기반으로 결정될 수 있다. 상기 구간은 512 FFT에 따라 512 chips(samples)의 배수만큼의 크기가 될 수 있다.
상기 제1 PPDU에 제로 패딩을 수행하지 않은 경우에는, 상기 제2 EDMG-Header 필드에 대해 FFT 윈도우 크기 외의 앞선 chips(samples)의 크기(GI)와 FFT 윈도우 크기 내 마지막 chips(samples)의 크기가 동일하지 않아, 순환 특성(cyclic property)을 만족시키지 못한다. 순환 특성을 만족시키지 못하면, 수신 STA은 상기 제2 EDMG-Header 필드에 대해 FDE를 수행할 수 없다.
그러나, 본 실시예에 따르면 상기 제1 PPDU의 최소 심볼 블록의 개수를 기반으로, 상기 제1 데이터 필드에 제로 패딩이 삽입되므로, 수신기의 복호 pipeline(phase compensation, FFT, Equalizer, IFFT, Demapping&combining, LDPC, CRC and Decoding, Overhead)을 고려한 최소 심볼 블록을 확보할 수 있다. 이로써, 수신 STA은 상기 제1 PPDU의 길이에 대한 정보 및 상기 GI의 유형에 대한 정보를 획득하여, FFT 윈도우의 시작점을 조정할 수 있다. 즉, 수신 STA은 상기 제2 EDMG Header 필드의 수신 시점을 상기 제1 PPDU의 길이에 대한 정보 및 상기 GI의 유형에 대한 정보의 확보 이후로 미룰 수 있다. 이로써, 상기 제2 EDMG-Header 필드에 대한 순환 특성(cyclic property)은 상기 제로 패딩이 삽입된 제1 데이터 필드를 기반으로 만족될 수 있다. 순환 특성이 만족되므로, 수신 STA은 상기 제2 EDMG-Header 필드에 대해 FDE를 수행할 수 있다.
상기 A-PPDU는 2.16GHz 채널 또는 2.16+2.16GHz 채널을 통해 송신될 수 있다(NCB=1). 상기 송신 STA 및 수신 STA은 하나의 공간-시간 스트림을 지원할 수 있다(NSTS=1).
상술한 본 명세서의 기술적 특징은 다양한 응용예(application)나 비즈니스 모델에 적용 가능하다. 예를 들어, 인공 지능(Artificial Intelligence: AI)을 지원하는 장치에서의 무선 통신을 위해 상술한 기술적 특징이 적용될 수 있다.
인공 지능은 인공적인 지능 또는 이를 만들 수 있는 방법론을 연구하는 분야를 의미하며, 머신 러닝(기계 학습, Machine Learning)은 인공 지능 분야에서 다루는 다양한 문제를 정의하고 그것을 해결하는 방법론을 연구하는 분야를 의미한다. 머신 러닝은 어떠한 작업에 대하여 꾸준한 경험을 통해 그 작업에 대한 성능을 높이는 알고리즘으로 정의하기도 한다.
인공 신경망(Artificial Neural Network; ANN)은 머신 러닝에서 사용되는 모델로써, 시냅스의 결합으로 네트워크를 형성한 인공 뉴런(노드)들로 구성되는, 문제 해결 능력을 가지는 모델 전반을 의미할 수 있다. 인공 신경망은 다른 레이어의 뉴런들 사이의 연결 패턴, 모델 파라미터를 갱신하는 학습 과정, 출력값을 생성하는 활성화 함수(Activation Function)에 의해 정의될 수 있다.
인공 신경망은 입력층(Input Layer), 출력층(Output Layer), 그리고 선택적으로 하나 이상의 은닉층(Hidden Layer)를 포함할 수 있다. 각 층은 하나 이상의 뉴런을 포함하고, 인공 신경망은 뉴런과 뉴런을 연결하는 시냅스를 포함할 수 있다. 인공 신경망에서 각 뉴런은 시냅스를 통해 입력되는 입력 신호들, 가중치, 편향에 대한 활성 함수의 함숫값을 출력할 수 있다.
모델 파라미터는 학습을 통해 결정되는 파라미터를 의미하며, 시냅스 연결의 가중치와 뉴런의 편향 등이 포함된다. 그리고, 하이퍼파라미터는 머신 러닝 알고리즘에서 학습 전에 설정되어야 하는 파라미터를 의미하며, 학습률(Learning Rate), 반복 횟수, 미니 배치 크기, 초기화 함수 등이 포함된다.
인공 신경망의 학습의 목적은 손실 함수를 최소화하는 모델 파라미터를 결정하는 것으로 볼 수 있다. 손실 함수는 인공 신경망의 학습 과정에서 최적의 모델 파라미터를 결정하기 위한 지표로 이용될 수 있다.
머신 러닝은 학습 방식에 따라 지도 학습(Supervised Learning), 비지도 학습(Unsupervised Learning), 강화 학습(Reinforcement Learning)으로 분류할 수 있다.
지도 학습은 학습 데이터에 대한 레이블(label)이 주어진 상태에서 인공 신경망을 학습시키는 방법을 의미하며, 레이블이란 학습 데이터가 인공 신경망에 입력되는 경우 인공 신경망이 추론해 내야 하는 정답(또는 결과 값)을 의미할 수 있다. 비지도 학습은 학습 데이터에 대한 레이블이 주어지지 않는 상태에서 인공 신경망을 학습시키는 방법을 의미할 수 있다. 강화 학습은 어떤 환경 안에서 정의된 에이전트가 각 상태에서 누적 보상을 최대화하는 행동 혹은 행동 순서를 선택하도록 학습시키는 학습 방법을 의미할 수 있다.
인공 신경망 중에서 복수의 은닉층을 포함하는 심층 신경망(DNN: Deep Neural Network)으로 구현되는 머신 러닝을 딥 러닝(심층 학습, Deep Learning)이라 부르기도 하며, 딥 러닝은 머신 러닝의 일부이다. 이하에서, 머신 러닝은 딥 러닝을 포함하는 의미로 사용된다.
또한 상술한 기술적 특징은 로봇의 무선 통신에 적용될 수 있다.
로봇은 스스로 보유한 능력에 의해 주어진 일을 자동으로 처리하거나 작동하는 기계를 의미할 수 있다. 특히, 환경을 인식하고 스스로 판단하여 동작을 수행하는 기능을 갖는 로봇을 지능형 로봇이라 칭할 수 있다.
로봇은 사용 목적이나 분야에 따라 산업용, 의료용, 가정용, 군사용 등으로 분류할 수 있다. 로봇은 액츄에이터 또는 모터를 포함하는 구동부를 구비하여 로봇 관절을 움직이는 등의 다양한 물리적 동작을 수행할 수 있다. 또한, 이동 가능한 로봇은 구동부에 휠, 브레이크, 프로펠러 등이 포함되어, 구동부를 통해 지상에서 주행하거나 공중에서 비행할 수 있다.
또한 상술한 기술적 특징은 확장 현실을 지원하는 장치에 적용될 수 있다.
확장 현실은 가상 현실(VR: Virtual Reality), 증강 현실(AR: Augmented Reality), 혼합 현실(MR: Mixed Reality)을 총칭한다. VR 기술은 현실 세계의 객체나 배경 등을 CG 영상으로만 제공하고, AR 기술은 실제 사물 영상 위에 가상으로 만들어진 CG 영상을 함께 제공하며, MR 기술은 현실 세계에 가상 객체들을 섞고 결합시켜서 제공하는 컴퓨터 그래픽 기술이다.
MR 기술은 현실 객체와 가상 객체를 함께 보여준다는 점에서 AR 기술과 유사하다. 그러나, AR 기술에서는 가상 객체가 현실 객체를 보완하는 형태로 사용되는 반면, MR 기술에서는 가상 객체와 현실 객체가 동등한 성격으로 사용된다는 점에서 차이점이 있다.
XR 기술은 HMD(Head-Mount Display), HUD(Head-Up Display), 휴대폰, 태블릿 PC, 랩탑, 데스크탑, TV, 디지털 사이니지 등에 적용될 수 있고, XR 기술이 적용된 장치를 XR 장치(XR Device)라 칭할 수 있다.
본 명세서에 기재된 청구항들은 다양한 방식으로 조합될 수 있다. 예를 들어, 본 명세서의 방법 청구항의 기술적 특징이 조합되어 장치로 구현될 수 있고, 본 명세서의 장치 청구항의 기술적 특징이 조합되어 방법으로 구현될 수 있다. 또한, 본 명세서의 방법 청구항의 기술적 특징과 장치 청구항의 기술적 특징이 조합되어 장치로 구현될 수 있고, 본 명세서의 방법 청구항의 기술적 특징과 장치 청구항의 기술적 특징이 조합되어 방법으로 구현될 수 있다.

Claims (16)

  1. 무선랜(WLAN) 시스템에서,
    송신 STA(station)이, A-PPDU(Aggregated-Physical Protocol Data Unit)를 생성하는 단계; 및
    상기 송신 STA이, 상기 A-PPDU를 수신 STA에게 송신하는 단계를 포함하되,
    상기 A-PPDU는 제1 및 제2 PPDU가 결합되고(aggregated),
    상기 제1 PPDU는 L(Legacy)-Header 필드, 제1 EDMG(Enhanced Directional Multi-Gigabit)-Header 필드 및 제1 데이터 필드를 포함하고,
    상기 제2 PPDU는 제2 EDMG-Header 필드 및 제2 데이터 필드를 포함하고,
    상기 제1 PPDU의 최소 심볼 블록의 개수를 기반으로, 상기 제1 데이터 필드에 제로 패딩(zero padding)이 삽입되는
    방법.
  2. 제1항에 있어서,
    상기 제로 패딩이 삽입된 제1 데이터 필드의 심볼 블록의 개수는 상기 제1 PPDU의 최소 심볼 블록의 개수와 동일하게 설정되는
    방법.
  3. 무선랜(WLAN) 시스템에서 송신 STA(station)은,
    메모리;
    트랜시버; 및
    상기 메모리 및 상기 트랜시버와 동작 가능하게 결합된 프로세서를 포함하되, 상기 프로세서는:
    A-PPDU(Aggregated-Physical Protocol Data Unit)를 생성하고; 및
    상기 A-PPDU를 수신 STA에게 송신하는 단계를 포함하되,
    상기 A-PPDU는 제1 및 제2 PPDU가 결합되고(aggregated),
    상기 제1 PPDU는 L(Legacy)-Header 필드, 제1 EDMG(Enhanced Directional Multi-Gigabit)-Header 필드 및 제1 데이터 필드를 포함하고,
    상기 제2 PPDU는 제2 EDMG-Header 필드 및 제2 데이터 필드를 포함하고,
    상기 제1 PPDU의 최소 심볼 블록의 개수를 기반으로, 상기 제1 데이터 필드에 제로 패딩(zero padding)이 삽입되는
    송신 STA.
  4. 제3항에 있어서,
    상기 제로 패딩이 삽입된 제1 데이터 필드의 심볼 블록의 개수는 상기 제1 PPDU의 최소 심볼 블록의 개수와 동일하게 설정되는
    송신 STA.
  5. 무선랜(WLAN) 시스템에서,
    수신 STA(station)이, 송신 STA으로부터 A-PPDU(Aggregated-Physical Protocol Data Unit)를 수신하는 단계; 및
    상기 수신 STA이, 상기 A-PPDU를 복호하는 단계를 포함하되,
    상기 A-PPDU는 제1 및 제2 PPDU가 결합되고(aggregated),
    상기 제1 PPDU는 L(Legacy)-Header 필드, 제1 EDMG(Enhanced Directional Multi-Gigabit)-Header 필드 및 제1 데이터 필드를 포함하고,
    상기 제2 PPDU는 제2 EDMG-Header 필드 및 제2 데이터 필드를 포함하고,
    상기 제1 PPDU의 최소 심볼 블록의 개수를 기반으로, 상기 제1 데이터 필드에 제로 패딩(zero padding)이 삽입되는
    방법.
  6. 제5항에 있어서,
    상기 제로 패딩이 삽입된 제1 데이터 필드의 심볼 블록의 개수는 상기 제1 PPDU의 최소 심볼 블록의 개수와 동일하게 설정되는
    방법.
  7. 제6항에 있어서,
    상기 A-PPDU가 EDMG SC(Single Carrier) 모드에서 송신되는 경우,
    제1 데이터 필드의 심볼 블록은 SC 심볼 블록이고,
    상기 제1 PPDU의 최소 심볼 블록의 개수는 TXVECTOR 파라미터의 EDMG_FIRST_PPDU_MIN_SC_BLOCKS의 값을 기반으로 설정되는
    방법.
  8. 제7항에 있어서,
    상기 A-PPDU가 EDMG OFDM(Orthogonal Frequency Division Multiplexing) 모드에서 송신되는 경우,
    제1 데이터 필드의 심볼 블록은 OFDM 심볼 블록이고,
    상기 제1 PPDU의 최소 심볼 블록의 개수는 제1 내지 제4 값을 기반으로 설정되고,
    상기 제1 값은 상기 EDMG_FIRST_PPDU_MIN_SC_BLOCKS의 값이고,
    상기 제2 값은 SC IDFT/DFT(Inverse Discrete Fourier Transform/Discrete Fourier Transform) 주기(period)이고,
    상기 제3 값은 OFDM IDFT/DFT 주기이고,
    상기 제4 값은 상기 제1 및 제2 PPDU의 GI(Guard Interval) 구간인
    방법.
  9. 제7항에 있어서,
    상기 EDMG_FIRST_PPDU_MIN_SC_BLOCKS의 값은 EDMG 능력 요소(EDMG Capabilities elements)를 기반으로 협상되거나, 고정된 값으로 결정되거나, 또는 상기 TXVECTOR 파라미터의 EDMG_BRP_MIN_SC_BLOCKS의 값으로 설정되는
    방법.
  10. 제5항에 있어서,
    상기 제1 및 제2 데이터 필드의 양 끝에 GI가 삽입되고,
    상기 L-Header 필드는 상기 제1 PPDU의 길이에 대한 정보를 포함하고,
    상기 제1 EDMG Header 필드는 상기 GI의 유형에 대한 정보를 포함하고,
    상기 GI의 유형은 short GI, normal GI 및 long GI를 포함하고,
    상기 short GI는 길이가 32인 golay 시퀀스를 기반으로 생성되고,
    상기 normal GI는 길이가 64인 golay 시퀀스를 기반으로 생성되고,
    상기 long GI는 길이가 128인 golay 시퀀스를 기반으로 생성되는
    방법.
  11. 제5항에 있어서,
    상기 A-PPDU는 2.16GHz 채널 또는 2.16+2.16GHz 채널을 통해 송신되고,
    상기 송신 STA 및 수신 STA은 하나의 공간-시간 스트림을 지원하는
    방법.
  12. 제5항에 있어서,
    상기 수신 STA이, 상기 A-PPDU에 대해 구간 별로 FDE(Frequency Domain Equalizer)를 수행하는 단계를 더 포함하되,
    상기 구간은 FFT 윈도우 크기를 기반으로 결정되고,
    상기 제2 EDMG-Header 필드에 대한 순환 특성(cyclic property)은 상기 제로 패딩이 삽입된 제1 데이터 필드를 기반으로 만족되는
    방법.
  13. 무선랜(WLAN) 시스템에서 수신 STA(station)은,
    메모리;
    트랜시버; 및
    상기 메모리 및 상기 트랜시버와 동작 가능하게 결합된 프로세서를 포함하되, 상기 프로세서는:
    송신 STA으로부터 A-PPDU(Aggregated-Physical Protocol Data Unit)를 수신하고; 및
    상기 A-PPDU를 복호하되,
    상기 A-PPDU는 제1 및 제2 PPDU가 결합되고(aggregated),
    상기 제1 PPDU는 L(Legacy)-Header 필드, 제1 EDMG(Enhanced Directional Multi-Gigabit)-Header 필드 및 제1 데이터 필드를 포함하고,
    상기 제2 PPDU는 제2 EDMG-Header 필드 및 제2 데이터 필드를 포함하고,
    상기 제1 PPDU의 최소 심볼 블록의 개수를 기반으로, 상기 제1 데이터 필드에 제로 패딩(zero padding)이 삽입되는
    수신 STA.
  14. 제13항에 있어서,
    상기 제로 패딩이 삽입된 제1 데이터 필드의 심볼 블록의 개수는 상기 제1 PPDU의 최소 심볼 블록의 개수와 동일하게 설정되는
    수신 STA.
  15. 적어도 하나의 프로세서(processor)에 의해 실행됨을 기초로 하는 명령어(instruction)를 포함하는 적어도 하나의 컴퓨터로 읽을 수 있는 기록매체(computer readable medium)에 있어서,
    송신 STA으로부터 A-PPDU(Aggregated-Physical Protocol Data Unit)를 수신하는 단계; 및
    상기 A-PPDU를 복호하는 단계를 포함하되,
    상기 A-PPDU는 제1 및 제2 PPDU가 결합되고(aggregated),
    상기 제1 PPDU는 L(Legacy)-Header 필드, 제1 EDMG(Enhanced Directional Multi-Gigabit)-Header 필드 및 제1 데이터 필드를 포함하고,
    상기 제2 PPDU는 제2 EDMG-Header 필드 및 제2 데이터 필드를 포함하고,
    상기 제1 PPDU의 최소 심볼 블록의 개수를 기반으로, 상기 제1 데이터 필드에 제로 패딩(zero padding)이 삽입되는
    기록매체.
  16. 무선랜(WLAN) 시스템에서 장치는,
    메모리; 및
    상기 메모리와 동작 가능하게 결합된 프로세서를 포함하되, 상기 프로세서는:
    송신 STA으로부터 A-PPDU(Aggregated-Physical Protocol Data Unit)를 수신하고; 및
    상기 A-PPDU를 복호하되,
    상기 A-PPDU는 제1 및 제2 PPDU가 결합되고(aggregated),
    상기 제1 PPDU는 L(Legacy)-Header 필드, 제1 EDMG(Enhanced Directional Multi-Gigabit)-Header 필드 및 제1 데이터 필드를 포함하고,
    상기 제2 PPDU는 제2 EDMG-Header 필드 및 제2 데이터 필드를 포함하고,
    상기 제1 PPDU의 최소 심볼 블록의 개수를 기반으로, 상기 제1 데이터 필드에 제로 패딩(zero padding)이 삽입되는
    장치.
PCT/KR2020/004409 2019-09-03 2020-03-31 무선랜 시스템에서의 a-ppdu를 송수신하는 방법 및 이를 위한 장치 WO2021045341A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/640,243 US20220353123A1 (en) 2019-09-03 2020-03-31 Method for transmitting/receiving a-ppdu in wireless lan system and device therefor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0109181 2019-09-03
KR20190109181 2019-09-03

Publications (1)

Publication Number Publication Date
WO2021045341A1 true WO2021045341A1 (ko) 2021-03-11

Family

ID=74853394

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/004409 WO2021045341A1 (ko) 2019-09-03 2020-03-31 무선랜 시스템에서의 a-ppdu를 송수신하는 방법 및 이를 위한 장치

Country Status (2)

Country Link
US (1) US20220353123A1 (ko)
WO (1) WO2021045341A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022222775A1 (zh) * 2021-04-22 2022-10-27 华为技术有限公司 信息传输的方法、装置、计算机可读存储介质和芯片
WO2022260324A1 (ko) * 2021-06-07 2022-12-15 엘지전자 주식회사 무선랜 시스템에서 a-ppdu 내 he ppdu와 eht ppdu의 각 필드의 심볼 경계를 정렬하는 방법 및 장치
WO2024049029A1 (ko) * 2022-09-02 2024-03-07 엘지전자 주식회사 무선랜 시스템에서 병합 물리 계층 프로토콜 데이터 유닛 송수신 방법 및 장치
WO2024049034A1 (ko) * 2022-09-02 2024-03-07 엘지전자 주식회사 무선랜 시스템에서 병합 물리 계층 프로토콜 데이터 유닛 송수신 방법 및 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11606118B2 (en) * 2020-08-27 2023-03-14 Connectify, Inc. Data transfer with multiple threshold actions
EP4138506A1 (en) * 2021-08-19 2023-02-22 Advanced Digital Broadcast S.A. A method and a system for accessing a wireless channel in a dense environment

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170134928A1 (en) * 2015-11-06 2017-05-11 Qualcomm Incorporated Mobility support for wlan devices
US20170201395A1 (en) * 2015-01-30 2017-07-13 Huawei Technologies Co., Ltd. Apparatus and method for transmitting data with conditional zero padding
US20180367650A1 (en) * 2016-02-29 2018-12-20 Panasonic Intellectual Property Corporation Of America Transmitting device, transmission method, receiving device, and reception method
WO2019005653A1 (en) * 2017-06-26 2019-01-03 Intel IP Corporation APPARATUS, SYSTEM AND METHOD FOR COMMUNICATING PHYSICAL LAYER PROTOCOL DATA UNIT (PPDU)

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170201395A1 (en) * 2015-01-30 2017-07-13 Huawei Technologies Co., Ltd. Apparatus and method for transmitting data with conditional zero padding
US20170134928A1 (en) * 2015-11-06 2017-05-11 Qualcomm Incorporated Mobility support for wlan devices
US20180367650A1 (en) * 2016-02-29 2018-12-20 Panasonic Intellectual Property Corporation Of America Transmitting device, transmission method, receiving device, and reception method
WO2019005653A1 (en) * 2017-06-26 2019-01-03 Intel IP Corporation APPARATUS, SYSTEM AND METHOD FOR COMMUNICATING PHYSICAL LAYER PROTOCOL DATA UNIT (PPDU)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SAKAMOTO, TAKENORI ET AL.: "Text Changes on EDMG A-PPDU format", IEEE 802. 11-17/1677R1, 8 November 2017 (2017-11-08), pages 1 - 4, XP055799528 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022222775A1 (zh) * 2021-04-22 2022-10-27 华为技术有限公司 信息传输的方法、装置、计算机可读存储介质和芯片
WO2022260324A1 (ko) * 2021-06-07 2022-12-15 엘지전자 주식회사 무선랜 시스템에서 a-ppdu 내 he ppdu와 eht ppdu의 각 필드의 심볼 경계를 정렬하는 방법 및 장치
WO2024049029A1 (ko) * 2022-09-02 2024-03-07 엘지전자 주식회사 무선랜 시스템에서 병합 물리 계층 프로토콜 데이터 유닛 송수신 방법 및 장치
WO2024049034A1 (ko) * 2022-09-02 2024-03-07 엘지전자 주식회사 무선랜 시스템에서 병합 물리 계층 프로토콜 데이터 유닛 송수신 방법 및 장치

Also Published As

Publication number Publication date
US20220353123A1 (en) 2022-11-03

Similar Documents

Publication Publication Date Title
WO2021045341A1 (ko) 무선랜 시스템에서의 a-ppdu를 송수신하는 방법 및 이를 위한 장치
WO2020040622A1 (ko) 무선랜 시스템에서 프리앰블 펑처링이 수행된 광대역에서 ppdu를 전송하는 방법 및 장치
WO2020022707A1 (ko) 무선랜 시스템에서 ppdu를 전송하는 방법 및 장치
WO2019212152A1 (ko) 무선랜 시스템에서의 신호 송수신 방법 및 이를 위한 장치
WO2021002617A1 (ko) 멀티링크에서 tid와 링크의 매핑
WO2020242109A1 (ko) 무선랜 시스템에서 mu ppdu를 수신하는 방법 및 장치
WO2021080264A1 (ko) 무선랜 시스템에서 멀티 링크를 통한 통신을 수행하기 위한 기법
WO2020222597A1 (ko) 무선랜 시스템에서 다중 링크를 통해 ul 전송을 수행하는 방법 및 장치
WO2021029669A1 (ko) 무선 통신 시스템에서 프리앰블을 구성하기 위한 기법
WO2019164362A1 (ko) 무선랜 시스템에서 fdr을 기반으로 ppdu를 송신하는 방법 및 장치
WO2021006495A1 (ko) 무선랜 시스템에서 광대역에서 피드백 프레임을 송신하는 방법 및 장치
WO2021091341A1 (ko) 무선 통신 시스템에서 프리앰블을 구성하기 위한 기법
WO2020242105A1 (ko) 무선랜 시스템에서 광대역에서 파일럿 톤을 설정하는 방법 및 장치
WO2019240441A1 (ko) 무선랜 시스템에서 ppdu를 송신하는 방법 및 장치
WO2022005166A1 (ko) 복제 송신을 위한 데이터 유닛의 구성
WO2021182744A1 (ko) 320mhz를 위한 1x ltf 시퀀스
WO2020242106A1 (ko) 무선랜 시스템에서 톤 플랜을 기반으로 eht ppdu를 수신하는 방법 및 장치
WO2020060172A1 (ko) 무선랜 시스템에서 ppdu를 전송하는 방법 및 장치
WO2019013432A1 (ko) 무선랜 시스템에서 신호의 송수신 방법 및 이를 위한 장치
WO2020004782A1 (ko) 무선랜 시스템에서의 신호 송수신 방법 및 이를 위한 장치
WO2019013431A1 (ko) 무선랜 시스템에서 신호의 송수신 방법 및 이를 위한 장치
WO2021071149A1 (ko) 데이터 복제 전송을 위한 시그널링
WO2021029555A1 (ko) 멀티 ap 시스템에서 신호 송수신
WO2021066283A1 (ko) 저지연을 위한 링크 적응 제어 필드 전송
WO2020180007A1 (ko) 복수의 ap를 이용한 신호 송신

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20861454

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20861454

Country of ref document: EP

Kind code of ref document: A1