WO2021015142A1 - 基板処理方法、基板処理装置及び配線パターン形成システム - Google Patents

基板処理方法、基板処理装置及び配線パターン形成システム Download PDF

Info

Publication number
WO2021015142A1
WO2021015142A1 PCT/JP2020/027944 JP2020027944W WO2021015142A1 WO 2021015142 A1 WO2021015142 A1 WO 2021015142A1 JP 2020027944 W JP2020027944 W JP 2020027944W WO 2021015142 A1 WO2021015142 A1 WO 2021015142A1
Authority
WO
WIPO (PCT)
Prior art keywords
pattern
substrate
film
substrate processing
laser
Prior art date
Application number
PCT/JP2020/027944
Other languages
English (en)
French (fr)
Inventor
村上　誠志
Original Assignee
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京エレクトロン株式会社 filed Critical 東京エレクトロン株式会社
Publication of WO2021015142A1 publication Critical patent/WO2021015142A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials

Definitions

  • the present disclosure relates to a substrate processing method, a substrate processing apparatus, and a wiring pattern forming system.
  • a substrate processing method for restoring the deformed pattern convex portions is known.
  • Patent Document 1 discloses a substrate processing method for restoring a collapsed pattern.
  • the present disclosure provides a substrate processing method, a substrate processing apparatus, and a wiring pattern forming system that improve the deformation of a pattern formed on a film.
  • a step of preparing a substrate having a pattern formed on a surface film and a step of irradiating the surface of the substrate with a laser to modify the pattern is provided.
  • the schematic diagram which shows an example of the structure of the wiring pattern formation system which concerns on this embodiment.
  • the block diagram of the reformer. The flowchart explaining the process of the wiring pattern formation system.
  • FIG. 1 is a schematic view showing an example of the configuration of the wiring pattern forming system 100 according to the present embodiment.
  • the wiring pattern forming system 100 includes a pattern forming device 101, a reforming device (board processing device) 102, a film forming device 103, transfer devices 104 and 105, and a control device 106.
  • the pattern forming apparatus 101 is an apparatus for forming a desired pattern on the film of the substrate W.
  • the substrate W provided in the pattern forming apparatus 101 has a SiN film 21 as an insulating film formed on the Si substrate 20 and has a desired pattern on the SiN film 21.
  • An amorphous silicon film (hereinafter referred to as “a—Si film”) 22 is formed.
  • the pattern forming apparatus 101 etches the SiN film 21 using the a-Si film 22 as a mask to have a film having a desired pattern (SiN film 21, a-Si film 22) as shown in FIG. 4B described later.
  • the desired pattern will be described as forming a trench 23 (line and space).
  • the etching by the pattern forming apparatus 101 may be performed by a wet process or a dry process.
  • the reformer 102 is a device that irradiates the surface of the substrate W with a laser to reform the surface. This improves the deformation (for example, twisting, bending, and tilting) of the pattern formed on the film (SiN film 21, a-Si film 22).
  • the reformer 102 will be described later with reference to FIG.
  • the film forming apparatus 103 is an apparatus for forming a wiring pattern (for example, a bit line) by forming a metal film in the trench 23 of the substrate W.
  • a wiring pattern for example, a bit line
  • tungsten (W), ruthenium (Ru), cobalt (Co) and the like can be used.
  • the film forming apparatus 103 is realized by, for example, an ALD (Atomic Layer Deposition) apparatus and a CVD (Chemical Vapor Deposition) apparatus.
  • the transport device 104 transports the substrate W or the carrier accommodating the substrate W between the pattern forming device 101 and the reformer 102.
  • the transport device 105 transports the substrate W or the carrier containing the substrate W between the reformer 102 and the film forming apparatus 103.
  • the control device 106 controls the entire processing by the wiring pattern forming system 100 by controlling each of these constituent devices.
  • the control device 106 has a CPU (Central Processing Unit), a ROM (Read Only Memory), and a RAM (Random Access Memory).
  • the CPU executes a desired process according to a recipe stored in a storage area such as RAM. In the recipe, process time, various gas flow rates, pressure (gas exhaust), etc., which are control information of the device for process conditions, are set.
  • FIG. 2 is a block diagram of the reformer 102.
  • a stage 11 on which the substrate W is placed, a laser irradiation device 12, and a scanning mechanism 13 are provided.
  • the reformer 102 includes a stage 11 on which the substrate W is placed.
  • the reformer 102 includes a laser irradiation device 12 that irradiates the substrate W mounted on the stage 11 with a laser.
  • a KrF excimer laser (wavelength: 248 nm) can be used as the laser to irradiate.
  • Each parameter of the laser device is as follows. Excimer laser (KrF) 248 nm, optical pulse stretcher (OPS) 7 m, irradiation fluence 200 m J / cm 2 , 20 shot / location
  • the reformer 102 includes a scanning mechanism 13 for scanning the laser on the substrate W.
  • the scanning mechanism 13 may be configured as an XY table in which the substrate W mounted on the stage 11 can be moved in the horizontal direction. In this configuration, the laser irradiation device 12 is fixed and the substrate W is moved on the XY table to scan the laser on the substrate W.
  • the scanning mechanism 13 may be configured as a moving mechanism capable of moving the laser irradiation device 12 in the horizontal direction. In this configuration, the stage 11 is fixed and the laser irradiation device 12 is moved by the moving mechanism to scan the laser on the substrate W.
  • the scanning mechanism 13 may be configured as a mirror whose angle can be controlled. In this configuration, the laser irradiated from the laser irradiation device 12 is reflected by the mirror and irradiated to the substrate W mounted on the stage 11. At this time, the laser is scanned on the substrate W by controlling the angle of the mirror.
  • the reformer 102 can irradiate the laser at a desired position on the substrate W.
  • the reformer 102 may irradiate the substrate W with a laser in an atmospheric atmosphere.
  • a chamber for accommodating the stage 11 may be provided.
  • the reformer 102 may include an exhaust device for exhausting gas from the chamber.
  • the irradiation atmosphere of the substrate W may be a vacuum atmosphere.
  • the reformer 102 may include a gas supply device for supplying gas into the chamber.
  • the irradiation atmosphere of the substrate W may be a desired gas atmosphere.
  • the laser irradiation device 12 may be arranged in the chamber. Further, the laser irradiation device 12 may be arranged outside the chamber and may irradiate the substrate W in the chamber with a laser through a window provided in the chamber.
  • FIG. 3 is a flowchart illustrating the processing of the wiring pattern forming system 100.
  • 4A to 4D are schematic cross-sectional views of the substrate W in each step.
  • a SiN film 21 which is an insulating film is formed on a Si substrate 20, and an a-Si film 22 having a desired pattern is further formed.
  • the substrate W is set in the pattern forming apparatus 101.
  • step S1 the control device 106 controls the pattern forming device 101 and etches the SiN film 21 using the a-Si film 22 of the substrate W as a mask to form the SiN film 21 as shown in FIG. 4B.
  • the desired pattern (trench 23) is formed.
  • the pattern formed on the film on the surface of the substrate W is deformed by the stress of the film (in the example of FIG. 4B, it collapses).
  • the control device 106 controls the transport device 104 to transport the substrate W from the pattern forming device 101 to the reforming device 102 and place it on the stage 11. That is, the substrate W to be processed by the reformer 102 is prepared (step S2).
  • step S3 the control device 106 controls the reforming device 102 to irradiate the surface of the substrate W with a laser.
  • the schematic cross-sectional view of FIG. 4C shows a case of improving the collapse of the pattern formed on the film on the surface of the substrate W.
  • FIGS. 5A and 5B show an example of an SEM (Scanning Electron Microscope) image of a line pattern on the substrate W viewed from above.
  • FIG. 5A shows an example of an SEM image without laser irradiation
  • FIG. 5B shows an example of an SEM image after laser irradiation.
  • the substrate W had a SiN film thickness of 120 nm and a pattern pitch of 52 nm.
  • the surface of the substrate W was irradiated with a KrF excimer laser at 248 nm, 200 mJ / cm 2 , 20 shot / location.
  • the pattern formed on the film (SiN film 21, a-Si film 22) is deformed (for example, twisted, bent, collapsed) due to the stress of the film. Is occurring.
  • the LER Line Edge Roughness
  • the LWR Line Width Roughness
  • the left side (LER-L) of the line was 6.02 nm and the right side (LER-R) of the line was 4.30 nm.
  • the LWR was 4.21 nm.
  • control device 106 controls the transfer device 105 to transfer the substrate W from the reformer 102 to the film forming apparatus 103.
  • step S4 the control device 106 controls the film forming apparatus 103 to form a metal film in the trench 23 to form the wiring pattern 24 (see FIG. 4D).
  • control device 106 controls the transport device 105 to carry out the substrate W from the film forming apparatus 103.
  • the wiring pattern forming system 100 it is possible to improve the twisting (Wiggling), bending (Bending), and tilting of the pattern formed on the film on the surface of the substrate W.
  • a film with low resistance is required in the wiring process due to miniaturization and thinning of semiconductors due to high integration of semiconductors.
  • the wiring pattern forming system 100 according to the present embodiment twisting, bending, and tilting of the pattern can be improved. Therefore, when a metal is embedded in the trench 23 to form a wiring pattern, seams, voids, and coverage of the wiring pattern can be obtained. Can be improved. As a result, a wiring pattern with low resistance can be obtained.
  • a method of improving twisting, bending, and tilting of the bit line can be considered by subjecting the substrate W to an annealing treatment at a high temperature to relieve the stress of the film.
  • heat treatment at a high temperature may not be possible from the viewpoint of the material of the film and the electrical characteristics.
  • the laser can selectively irradiate a desired position on the surface of the substrate. As a result, the surface film can be heated to relieve the stress of the film, and the influence of heat on the structure of the lower layer can be suppressed.
  • the laser irradiation position can be freely controlled. As a result, not only the entire substrate W can be irradiated with the laser, but also the laser can be locally irradiated at a predetermined position on the substrate W. As a result, the film quality can be improved by locally irradiating the laser.
  • the insulating film that irradiates the laser is a SiN film has been described as an example, but the present invention is not limited to this, and a SiO 2 film may be used.
  • the substrate W may have a nitrogen-containing gas atmosphere.
  • N 2 gas and NH 3 gas may be supplied into the chamber from the gas supply device. This makes it possible to realize nitriding treatment at low temperature without performing heat treatment at high temperature.
  • the substrate W may be an oxygen-containing gas atmosphere.
  • O 2 gas may be supplied into the chamber from the gas supply device. This makes it possible to realize an oxidation treatment at a low temperature without performing a heat treatment at a high temperature.
  • the present disclosure is not limited to the above-described embodiment and the like, and various types are within the scope of the gist of the present disclosure described in the claims. It can be transformed and improved.
  • the pattern forming device 101 is equipped with the laser irradiation device 12 and the scanning mechanism 13 of the reforming device 102, and is contained in one device.
  • Pattern formation (step S1) and surface modification (step S3) may be performed in the same chamber process.
  • the film forming apparatus 103 is equipped with the laser irradiation apparatus 12 and the scanning mechanism 13 of the reforming apparatus 102, and the surface modification (step S3) and the wiring pattern formation (step S4) are performed in the same chamber process in one apparatus. You may go.
  • the wiring pattern forming system 100 conveys the substrate W through the vacuum transfer chamber, and performs pattern formation (step S1), surface modification (step S3), and wiring pattern formation (step S4) without breaking the vacuum. It may be an Insitu system. Further, it may be an Exsitu system in which the substrate W is transported via the atmospheric transport chamber.
  • Stage 12 Laser irradiation device 13 Scanning mechanism 20 Si substrate 21 SiN film (surface film) 22 a-Si film (surface film) 23 Trench 100 Wiring pattern forming system 101 Pattern forming device 102 Reformer (board processing device) 103 Film deposition equipment (metal film deposition equipment) 104, 105 Transport device 106 Control device W board

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

膜に形成されたパターンの変形を改善する基板処理方法、基板処理装置及び配線パターン形成システムを提供する。　表面の膜にパターンが形成された基板を準備する工程と、前記基板の表面にレーザを照射して、前記パターンを改質する工程と、を有する、基板処理方法。

Description

基板処理方法、基板処理装置及び配線パターン形成システム
　本開示は、基板処理方法、基板処理装置及び配線パターン形成システムに関する。
　例えば、複数の凸部を有するパターンが表面に形成された基板において、変形したパターン凸部を復元する基板処理方法が知られている。
　特許文献１には、倒壊したパターンを復元する基板処理方法が開示されている。
特開２０１７－１１８０２６号公報
　一の側面では、本開示は、膜に形成されたパターンの変形を改善する基板処理方法、基板処理装置及び配線パターン形成システムを提供する。
　上記課題を解決するために、一の態様によれば、表面の膜にパターンが形成された基板を準備する工程と、前記基板の表面にレーザを照射して、前記パターンを改質する工程と、を有する、基板処理方法が提供される。
　一の側面によれば、膜に形成されたパターンの変形を改善する基板処理方法、基板処理装置及び配線パターン形成システムを提供することができる。
本実施形態に係る配線パターン形成システムの構成の一例を示す模式図。 改質装置の構成図。 配線パターン形成システムの処理を説明するフローチャート。 各工程における基板の断面模式図。 各工程における基板の断面模式図。 各工程における基板の断面模式図。 各工程における基板の断面模式図。 基板上のラインパターンを上から見たのＳＥＭ画像の一例。 基板上のラインパターンを上から見たのＳＥＭ画像の一例。
　以下、図面を参照して本開示を実施するための形態について説明する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
＜配線パターン形成システム＞
　本実施形態に係る配線パターン形成システム１００について、図１を用いて説明する。図１は、本実施形態に係る配線パターン形成システム１００の構成の一例を示す模式図である。
　配線パターン形成システム１００は、パターン形成装置１０１と、改質装置（基板処理装置）１０２と、成膜装置１０３と、搬送装置１０４，１０５と、制御装置１０６と、を備えている。
　パターン形成装置１０１は、基板Ｗの膜に所望のパターンを形成する装置である。例えば、後述する図４Ａに示すように、パターン形成装置１０１に提供される基板Ｗには、Ｓｉ基板２０の上に絶縁膜であるＳｉＮ膜２１が成膜され、その上に所望のパターンを有するアモルファスシリコン膜（以下「ａ－Ｓｉ膜」と称する。）２２が形成されている。パターン形成装置１０１は、ａ－Ｓｉ膜２２をマスクとして、ＳｉＮ膜２１をエッチングすることにより、後述する図４Ｂに示すように、所望のパターンを有する膜（ＳｉＮ膜２１、ａ－Ｓｉ膜２２）を形成する。以下の説明では、所望のパターンは、トレンチ２３（ラインアンドスペース）を形成するものして説明する。なお、パターン形成装置１０１によるエッチングは、ウェットプロセスで行われてもよく、ドライプロセスで行われてもよい。
　改質装置１０２は、基板Ｗの表面にレーザを照射して、表面を改質する装置である。これにより、膜（ＳｉＮ膜２１、ａ－Ｓｉ膜２２）に形成されたパターンの変形（例えば、撚れ、曲り、倒れ）を改善する。なお、改質装置１０２については、図２を用いて後述する。
　成膜装置１０３は、基板Ｗのトレンチ２３に金属を成膜して配線パターン（例えば、ビットライン）を形成する装置である。配線パターンに用いられる金属としては、タングステン（Ｗ）、ルテニウム（Ｒｕ）、コバルト（Ｃｏ）等を用いることができる。なお、成膜装置１０３は、例えば、ＡＬＤ（Atomic Layer Deposition）装置、ＣＶＤ（Chemical Vapor Deposition）装置により実現される。
　搬送装置１０４は、パターン形成装置１０１と改質装置１０２との間で基板Ｗまたは基板Ｗを収容したキャリアを搬送する。搬送装置１０５は、改質装置１０２と成膜装置１０３との間で基板Ｗまたは基板Ｗを収容したキャリアを搬送する。
　制御装置１０６は、これら各構成装置を制御することにより、配線パターン形成システム１００による処理全体を制御する。制御装置１０６は、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）及びＲＡＭ（Random Access Memory）を有している。ＣＰＵは、ＲＡＭ等の記憶領域に格納されたレシピに従って、所望の処理を実行する。レシピにはプロセス条件に対する装置の制御情報であるプロセス時間、各種ガス流量、圧力（ガスの排気）などが設定されている。
＜改質装置１０２＞
　次に、改質装置１０２について、図２を用いて更に説明する。図２は、改質装置１０２の構成図である。基板Ｗを載置するステージ１１と、レーザ照射装置１２と、走査機構１３と、を備える。
　改質装置１０２は、基板Ｗを載置するステージ１１を備える。
　改質装置１０２は、ステージ１１に載置された基板Ｗにレーザを照射するレーザ照射装置１２を備える。ここで、照射するレーザは、ＫｒＦエキシマレーザ（波長：２４８ｎｍ）を用いることができる。レーザ装置の各パラメータは、以下の通りである。
エキシマレーザ（ＫｒＦ）２４８ｎｍ，光学パルスストレッチャ（ＯＰＳ；Optical Pulse Stretcher）７ｍ，照射フルエンス２００ｍＪ／ｃｍ２，２０ｓｈｏｔ／ｌｏｃａｔｉｏｎ
　改質装置１０２は、レーザを基板Ｗ上で走査させるための走査機構１３を備える。例えば、走査機構１３は、ステージ１１に載置された基板Ｗを水平方向に移動可能なＸＹテーブルとして構成されていてもよい。この構成では、レーザ照射装置１２を固定し、ＸＹテーブルで基板Ｗを移動させることにより、レーザを基板Ｗ上で走査させる。また、走査機構１３は、レーザ照射装置１２を水平方向に移動可能な移動機構として構成されていてもよい。この構成では、ステージ１１を固定し、移動機構でレーザ照射装置１２を移動させることにより、レーザを基板Ｗ上で走査させる。また、走査機構１３は、角度制御可能なミラーとして構成されていてもよい。この構成では、レーザ照射装置１２から照射されたレーザはミラーで反射されステージ１１に載置された基板Ｗに照射される。この際、ミラーの角度を制御することにより、レーザを基板Ｗ上で走査させる。
　このような構成により、改質装置１０２は、基板Ｗ上の所望の位置にレーザを照射することができる。
　なお、改質装置１０２は、大気雰囲気で基板Ｗにレーザを照射してもよい。また、ステージ１１を収容するチャンバを備えていてもよい。また、改質装置１０２は、チャンバ内からガスを排気する排気装置を備えていてもよい。これにより、基板Ｗの照射雰囲気を真空雰囲気としてもよい。また、改質装置１０２は、チャンバ内にガスを供給するガス供給装置を備えていてもよい。これにより、基板Ｗの照射雰囲気を所望のガス雰囲気としてもよい。なお、レーザ照射装置１２は、チャンバ内に配置されていてもよい。また、レーザ照射装置１２は、チャンバ外に配置され、チャンバに設けられた窓を介してチャンバ内の基板Ｗにレーザを照射してもよい。
＜配線パターン形成システム１００の動作＞
　次に、配線パターン形成システム１００の動作について図３及び図４Ａから図４Ｄを用いて説明する。図３は、配線パターン形成システム１００の処理を説明するフローチャートである。図４Ａから図４Ｄは、各工程における基板Ｗの断面模式図である。
　図４Ａに示すように、基板Ｗは、例えばＳｉ基板２０の上に絶縁膜であるＳｉＮ膜２１が成膜され更に所望のパターンを有するａ－Ｓｉ膜２２が形成されている。基板Ｗは、パターン形成装置１０１にセットされる。
　ステップＳ１において、制御装置１０６は、パターン形成装置１０１を制御して、基板Ｗのａ－Ｓｉ膜２２をマスクとして、ＳｉＮ膜２１をエッチングすることにより、図４Ｂに示すように、ＳｉＮ膜２１に所望のパターン（トレンチ２３）を形成する。ここで、基板Ｗの表面の膜に形成されたパターンには、膜の応力による変形（図４Ｂの例では、倒れ）が生じている。
　パターン形成装置１０１による処理が完了すると、制御装置１０６は、搬送装置１０４を制御して、基板Ｗをパターン形成装置１０１から改質装置１０２へと搬送し、ステージ１１に載置させる。即ち、改質装置１０２で処理する基板Ｗを準備する（ステップＳ２）。
　次に、ステップＳ３において、制御装置１０６は、改質装置１０２を制御して、基板Ｗの表面にレーザを照射する。これにより、パターンを改質する。具体的には、表面の膜の応力による変形を改善する。なお、図４Ｃの断面模式図では、基板Ｗの表面の膜に形成されたパターンの倒れを改善する場合を示す。
　図５Ａ及び図５Ｂは、基板Ｗ上のラインパターンを上から見たＳＥＭ（Scanning Electron Microscope）画像の一例を示す。図５Ａはレーザ未照射のＳＥＭ画像の一例を示し、図５Ｂはレーザ照射後のＳＥＭ画像の一例を示す。なお、図５Ａ及び図５Ｂの例において、基板Ｗは、ＳｉＮ膜の膜厚を１２０ｎｍとし、パターンのピッチを５２ｎｍとした。また、図５Ｂにおいて、基板Ｗの表面にＫｒＦエキシマレーザを２４８ｎｍ，２００ｍＪ／ｃｍ２，２０ｓｈｏｔ／ｌｏｃａｔｉｏｎで照射した。
　図５Ａに示すように、レーザを照射していない場合、膜（ＳｉＮ膜２１、ａ－Ｓｉ膜２２）に形成されるパターンには、膜の応力による変形（例えば、撚れ、曲り、倒れ）が生じている。図５Ａの例では、ＬＥＲ（Line Edge Roughness）、つまり、パターンのラインエッジの撚れは、ラインの左側（ＬＥＲ－Ｌ）が６．７０ｎｍ、ラインの右側（ＬＥＲ－Ｒ）が１０．９０ｎｍであった。また、ＬＷＲ（Line Width Roughness）、つまり、ラインエッジの撚れにより生じるライン幅の揺らぎは、６．２４ｎｍであった。
　これに対し、図５Ｂの例では、ＬＥＲは、ラインの左側（ＬＥＲ－Ｌ）が６．０２ｎｍ、ラインの右側（ＬＥＲ－Ｒ）が４．３０ｎｍであった。また、ＬＷＲは、４．２１ｎｍであった。
　上記結果から、基板Ｗの表面にレーザを照射した場合、レーザを照射しなかった場合と比べて、ＬＥＲ及びＬＷＲのいずれの値も小さくなった。また、レーザを照射した場合とレーザを照射しなかった場合で、ＬＷＲ比で、約４８％の改善がみられた。以上から、レーザを照射して膜を加熱し膜の応力を緩和することにより、膜の応力による変形を改善する（変形を小さくする）ことができた。
　改質装置１０２による処理が完了すると、制御装置１０６は、搬送装置１０５を制御して、基板Ｗを改質装置１０２から成膜装置１０３へと搬送する。
　次に、ステップＳ４において、制御装置１０６は、成膜装置１０３を制御して、トレンチ２３に金属を成膜して配線パターン２４を形成する（図４Ｄ参照）。
　成膜装置１０３による処理が完了すると、制御装置１０６は、搬送装置１０５を制御して、基板Ｗを成膜装置１０３から搬出する。
　以上、本実施形態に係る配線パターン形成システム１００によれば、基板Ｗの表面の膜に形成されたパターンの撚れ（Wiggling）、曲り（Bending）、倒れを改善することができる。
　ここで、半導体の高集積化に伴う微細化や細線化により、配線プロセスでは低抵抗な膜が求められている。本実施形態に係る配線パターン形成システム１００によれば、パターンの撚れ、曲り、倒れを改善できるので、トレンチ２３に金属を埋め込んで配線パターンを形成する際、配線パターンのシーム、ボイド、カバレッジを向上させることができる。これにより、低抵抗の配線パターンとすることができる。
　また、基板Ｗに高温でのアニール処理を施して膜の応力を緩和させることにより、ビットラインの撚れ、曲り、倒れを改善する手法が考えられる。しかしながら、この手法では、膜の材質や電気特性の観点より高温での熱処理を施せない場合がある。これに対し、本実施形態では、レーザにより基板表面の所望の位置に選択的に照射することができる。これにより、表面の膜を加熱して膜の応力を緩和するとともに、下層の構造に与える熱の影響を抑制することができる。
　また、本実施形態係る配線パターン形成システム１００によれば、レーザの照射位置を自在に制御することができる。これにより、基板Ｗ全体にレーザを照射するだけでなく、基板Ｗの所定の位置を局所的にレーザを照射することができる。これにより、局所的にレーザを照射して膜質を改善することができる。
　なお、レーザを照射する絶縁膜は、ＳｉＮ膜である場合を例に説明したが、これに限られるものではなく、ＳｉＯ２膜であってもよい。
　なお、レーザを照射する膜がＳｉＮ膜の場合、基板Ｗを窒素含有ガス雰囲気としてもよい。例えば、ガス供給装置からチャンバ内にＮ２ガス、ＮＨ３ガスを供給してもよい。これにより、高温での熱処理を行うことなく、低温での窒化処理を実現することが可能となる。
　また、レーザを照射する膜が、ＳｉＯ２膜の場合、基板Ｗを酸素含有ガス雰囲気としてもよい。例えば、ガス供給装置からチャンバ内にＯ２ガスを供給してもよい。これにより、高温での熱処理を行うことなく、低温での酸化処理を実現することが可能となる。
　以上、配線パターン形成システム１００の実施形態等について説明したが、本開示は上記実施形態等に限定されるものではなく、特許請求の範囲に記載された本開示の要旨の範囲内において、種々の変形、改良が可能である。
　パターン形成装置１０１と改質装置１０２とは、別個に設ける場合を例に説明したが、パターン形成装置１０１に改質装置１０２のレーザ照射装置１２及び走査機構１３を搭載して、1つの装置内でパターン形成（ステップＳ１）及び表面改質（ステップＳ３）を同一チャンバプロセスで行ってもよい。また、成膜装置１０３に改質装置１０２のレーザ照射装置１２及び走査機構１３を搭載して、1つの装置内で表面改質（ステップＳ３）と配線パターン形成（ステップＳ４）を同一チャンバプロセスで行ってもよい。
　また、配線パターン形成システム１００は、真空搬送室を介して基板Ｗを搬送し、真空を破らずにパターン形成（ステップＳ１）、表面改質（ステップＳ３）、配線パターン形成（ステップＳ４）を行うInsituシステムとしてもよい。また、大気搬送室を介して基板Ｗを搬送するExsituシステムとしてもよい。
　尚、本願は、２０１９年７月２４日に出願した日本国特許出願２０１９－１３６３９３号に基づく優先権を主張するものであり、これらの日本国特許出願の全内容を本願に参照により援用する。
１１　　　　ステージ
１２　　　　レーザ照射装置
１３　　　　走査機構
２０　　　　Ｓｉ基板
２１　　　　ＳｉＮ膜（表面の膜）
２２　　　　ａ－Ｓｉ膜（表面の膜）
２３　　　　トレンチ
１００　　　配線パターン形成システム
１０１　　　パターン形成装置
１０２　　　改質装置（基板処理装置）
１０３　　　成膜装置（金属成膜装置）
１０４，１０５　搬送装置
１０６　　　制御装置
Ｗ　　　　　基板

Claims (15)

  1. 　表面の膜にパターンが形成された基板を準備する工程と、
    　前記基板の表面にレーザを照射して、前記パターンを改質する工程と、を有する、
    基板処理方法。
  2. 　前記パターンを改質する工程は、
    　前記表面の膜の応力による変形を改善する、
    請求項１に記載の基板処理方法。
  3. 　前記レーザは、
    　エキシマレーザ（ＫｒＦ）２４８ｎｍ，光学パルスストレッチャ（ＯＰＳ）７ｍ，照射フルエンス２００ｍＪ／ｃｍ２，２０ｓｈｏｔ／ｌｏｃａｔｉｏｎである、
    請求項１または請求項２に記載の基板処理方法。
  4. 　前記基板を準備する工程の前に、
    　エッチングプロセスにより、前記基板の前記表面の膜に前記パターンを形成する工程を更に有する、
    請求項１乃至請求項３のいずれか１項に記載の基板処理方法。
  5. 　前記パターンを形成する工程と前記パターンを改質する工程は、同一装置内で行う、
    請求項４に記載の基板処理方法。
  6. 　前記パターンを改質する工程の後に、
    　該パターン内に金属を成膜して配線パターンを形成する工程を更に有する、
    請求項１乃至請求項５のいずれか１項に記載の基板処理方法。
  7. 　前記パターンを改質する工程の後に、
    　該パターン内に金属を成膜して配線パターンを形成する工程を更に有し、
    　前記パターンを形成する工程、前記パターンを改質する工程、及び、前記配線パターンを形成する工程は、真空を破らずに行う、
    請求項４または請求項５に記載の基板処理方法。
  8. 　前記配線パターンは、タングステン、ルテニウム、コバルトのうちの何れかである、
    請求項６または請求項７に記載の基板処理方法。
  9. 　前記パターンが形成される前記表面の膜は、絶縁膜である、
    請求項１乃至請求項８のいずれか１項に記載の基板処理方法。
  10. 　前記絶縁膜は、ＳｉＮ膜またはＳｉＯ２膜である、
    請求項９に記載の基板処理方法。
  11. 　基板を載置する載置台と、
    　前記載置台に載置された前記基板にレーザを照射するレーザ照射装置と、
    　制御装置と、を備え、
    　前記制御装置は、
    　表面の膜にパターンが形成された前記基板を準備する工程と、
    　前記基板の表面にレーザを照射して、前記パターンを改質する工程と、を行う、
    基板処理装置。
  12. 　前記パターンを改質する工程は、
    　前記表面の膜の応力による変形を改善する、
    請求項１１に記載の基板処理装置。
  13. 　前記レーザ照射装置は、
    　エキシマレーザ（ＫｒＦ）２４８ｎｍ，光学パルスストレッチャ（ＯＰＳ）７ｍ，照射フルエンス２００ｍＪ／ｃｍ２，２０ｓｈｏｔ／ｌｏｃａｔｉｏｎである、
    請求項１１または請求項１２に記載の基板処理装置。
  14. 　基板の表面の膜にパターンを形成するパターン形成装置と、
    　前記パターンが形成された前記基板にレーザを照射し前記表面の膜を改質する改質装置と、
    　改質された前記基板に金属を成膜し配線パターンを形成する金属成膜装置と、を備える、配線パターン形成システム。
  15. 　前記改質装置は、
    　ＫｒＦエキシマレーザを有する、
    請求項１４に記載の配線パターン形成システム。
PCT/JP2020/027944 2019-07-24 2020-07-17 基板処理方法、基板処理装置及び配線パターン形成システム WO2021015142A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-136393 2019-07-24
JP2019136393A JP2021022598A (ja) 2019-07-24 2019-07-24 基板処理方法、基板処理装置及び配線パターン形成システム

Publications (1)

Publication Number Publication Date
WO2021015142A1 true WO2021015142A1 (ja) 2021-01-28

Family

ID=74193679

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/027944 WO2021015142A1 (ja) 2019-07-24 2020-07-17 基板処理方法、基板処理装置及び配線パターン形成システム

Country Status (2)

Country Link
JP (1) JP2021022598A (ja)
WO (1) WO2021015142A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208775A (ja) * 1999-01-18 2000-07-28 Furontekku:Kk 半導体装置とその製造方法
JP2011151114A (ja) * 2010-01-20 2011-08-04 Tokyo Electron Ltd シリコン基板上のパターン修復方法及びシリコン基板上のパターン修復装置
JP2014060184A (ja) * 2012-09-14 2014-04-03 V Technology Co Ltd 低温ポリシリコン膜の形成方法及び薄膜トランジスタの製造方法
JP2017118026A (ja) * 2015-12-25 2017-06-29 東京エレクトロン株式会社 基板処理方法及び基板処理システム
WO2018051821A1 (ja) * 2016-09-16 2018-03-22 株式会社Ｓｃｒｅｅｎホールディングス パターン倒壊回復方法、基板処理方法および基板処理装置
WO2019083735A1 (en) * 2017-10-23 2019-05-02 Lam Research Ag SYSTEMS AND METHODS FOR PREVENTING THE STATIC FRICTION OF HIGH-SHAPE RATIO STRUCTURES AND / OR REPAIRING HIGH-SHAPE RATIO STRUCTURES

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208775A (ja) * 1999-01-18 2000-07-28 Furontekku:Kk 半導体装置とその製造方法
JP2011151114A (ja) * 2010-01-20 2011-08-04 Tokyo Electron Ltd シリコン基板上のパターン修復方法及びシリコン基板上のパターン修復装置
JP2014060184A (ja) * 2012-09-14 2014-04-03 V Technology Co Ltd 低温ポリシリコン膜の形成方法及び薄膜トランジスタの製造方法
JP2017118026A (ja) * 2015-12-25 2017-06-29 東京エレクトロン株式会社 基板処理方法及び基板処理システム
WO2018051821A1 (ja) * 2016-09-16 2018-03-22 株式会社Ｓｃｒｅｅｎホールディングス パターン倒壊回復方法、基板処理方法および基板処理装置
WO2019083735A1 (en) * 2017-10-23 2019-05-02 Lam Research Ag SYSTEMS AND METHODS FOR PREVENTING THE STATIC FRICTION OF HIGH-SHAPE RATIO STRUCTURES AND / OR REPAIRING HIGH-SHAPE RATIO STRUCTURES

Also Published As

Publication number Publication date
JP2021022598A (ja) 2021-02-18

Similar Documents

Publication Publication Date Title
US8202805B2 (en) Substrate processing method
US20050136610A1 (en) Process for forming oxide film, apparatus for forming oxide film and material for electronic device
US8546271B2 (en) Method of improving oxide growth rate of selective oxidation processes
JP2002222861A (ja) プラズマ前処理モジュールを具備した装置における半導体素子の製造方法
JP2015515641A (ja) 原子層堆積リソグラフィ
WO2007072649A1 (ja) 高誘電体薄膜の改質方法及び半導体装置
JP2002314076A (ja) 金属ゲートの形成方法
TW200830366A (en) Electron beam processing device and method using carbon nanotube emitter
TW569323B (en) Method of forming tungsten film
JP4624207B2 (ja) 成膜方法及び成膜装置
JP2007165788A (ja) 金属系膜の脱炭素処理方法、成膜方法および半導体装置の製造方法
JP6601257B2 (ja) 基板処理方法
US20220068661A1 (en) Selective anisotropic metal etch
JP2007503009A (ja) 電子ビームを用いて薄層を高分解能で処理する方法
US20070077759A1 (en) Method for forming dielectric film and method for manufacturing semiconductor device by using the same
US7556970B2 (en) Method of repairing damaged film having low dielectric constant, semiconductor device fabricating system and storage medium
WO2021015142A1 (ja) 基板処理方法、基板処理装置及び配線パターン形成システム
TWI750364B (zh) 形成鈦矽化物區域之方法
US10818512B2 (en) Photo-assisted chemical vapor etch for selective removal of ruthenium
WO2021015019A1 (ja) キャパシタ形成システム及びキャパシタ形成方法
JP2007201083A (ja) キャパシタの製造方法
CN101606228A (zh) 成膜方法、基板处理装置和半导体装置
US11664229B2 (en) Nitride capping of titanium material to improve barrier properties
KR102490920B1 (ko) 실리콘막의 성막 방법 및 기판 처리 장치
WO2021059486A1 (ja) 基板処理装置、半導体装置の製造方法およびプログラム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20843545

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20843545

Country of ref document: EP

Kind code of ref document: A1