WO2020240348A1 - ミキサ、及び半導体装置 - Google Patents

ミキサ、及び半導体装置 Download PDF

Info

Publication number
WO2020240348A1
WO2020240348A1 PCT/IB2020/054751 IB2020054751W WO2020240348A1 WO 2020240348 A1 WO2020240348 A1 WO 2020240348A1 IB 2020054751 W IB2020054751 W IB 2020054751W WO 2020240348 A1 WO2020240348 A1 WO 2020240348A1
Authority
WO
WIPO (PCT)
Prior art keywords
terminal
transistor
signal
oxide
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/IB2020/054751
Other languages
English (en)
French (fr)
Inventor
大嶋和晃
國武寛司
井上達則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to KR1020217039039A priority Critical patent/KR102946478B1/ko
Priority to US17/606,825 priority patent/US12261570B2/en
Priority to CN202080038069.7A priority patent/CN113875149A/zh
Priority to JP2021523132A priority patent/JP7514227B2/ja
Publication of WO2020240348A1 publication Critical patent/WO2020240348A1/ja
Anticipated expiration legal-status Critical
Priority to JP2024104989A priority patent/JP2024129094A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/601—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators using FET's, e.g. GaAs FET's
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0019—Gilbert multipliers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0094—Measures to address temperature induced variations of demodulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/08—Manufacture or treatment characterised by using material-based technologies using combinations of technologies, e.g. using both Si and SiC technologies or using both Si and Group III-V technologies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D87/00—Integrated devices comprising both bulk components and either SOI or SOS components on the same substrate

Definitions

  • One aspect of the present invention relates to a mixer and a semiconductor device.
  • one aspect of the present invention is not limited to the above technical fields.
  • the technical field of the invention disclosed in the present specification and the like relates to a product, an operation method, or a manufacturing method.
  • one aspect of the invention relates to a process, machine, manufacture, or composition (composition of matter). Therefore, more specifically, the technical fields of one aspect of the present invention disclosed in the present specification include semiconductor devices, display devices, liquid crystal display devices, light emitting devices, power storage devices, image pickup devices, storage devices, signal processing devices, and processors.
  • Electronic devices, systems, their driving methods, their manufacturing methods, or their inspection methods can be mentioned as examples.
  • various communication standards have been established with the spread of information terminals.
  • the operation of the LTE-Advanced standard called the 4th generation (4G) has started.
  • 5th generation (5G) communication standards that realize faster communication speeds than 4G, many simultaneous connections, and short delay times are being studied.
  • 5G for example, communication frequencies such as 3.7 GHz band, 4.5 GHz band, and 28 GHz band are used.
  • Semiconductor devices compatible with 5G are manufactured using semiconductors that use one type of element such as Si as the main component and compound semiconductors that use multiple types of elements such as Ga and As as the main components. Furthermore, oxide semiconductors, which are a type of metal oxide, are attracting attention.
  • Non-Patent Document 1 CAAC (c-axis aligned crystalline) structure and nc (nanocrystalline) structure, which are neither single crystal nor amorphous, have been found (see Non-Patent Document 1 and Non-Patent Document 2).
  • Non-Patent Document 1 and Non-Patent Document 2 disclose a technique for manufacturing a transistor using an oxide semiconductor having a CAAC structure.
  • the circuit area of the semiconductor device included in the electronic device is required to reduce the circuit area of the semiconductor device included in the electronic device.
  • an integrated circuit using a Si transistor or the like may be applied to the electronic device.
  • the integrated circuit generates heat due to power consumption, and the temperature of the integrated circuit itself may rise.
  • the field effect mobility of the Si transistor decreases as the temperature rises, so that the operating ability of the integrated circuit may decrease.
  • One aspect of the present invention is to provide a semiconductor device with reduced power consumption. Alternatively, one aspect of the present invention is to provide a semiconductor device that suppresses a decrease in operating ability due to heat. Alternatively, one aspect of the present invention is to provide a semiconductor device having a reduced circuit area. Alternatively, one aspect of the present invention is to provide a new semiconductor device. Alternatively, one aspect of the present invention is to provide an electronic device having a new semiconductor device.
  • the problem of one aspect of the present invention is not limited to the problems listed above.
  • the issues listed above do not preclude the existence of other issues.
  • Other issues are issues not mentioned in this item, which are described below. Issues not mentioned in this item can be derived from descriptions in the description, drawings, etc. by those skilled in the art, and can be appropriately extracted from these descriptions.
  • one aspect of the present invention solves at least one of the above-listed problems and other problems. It should be noted that one aspect of the present invention does not need to solve all of the problems listed above and other problems.
  • One aspect of the present invention includes a differential unit, a current source, a first load, an input terminal, and a first output terminal
  • the differential unit includes a first transistor, a second transistor, and the like.
  • Each of the first transistor and the second transistor has a metal oxide in the channel forming region, and the first terminal of the first transistor is the first terminal of the second transistor and the input terminal.
  • Electrically connected to the first terminal of the current source, the second terminal of the first transistor is electrically connected to the first terminal of the first load and the first output terminal, and the first load.
  • the first signal is input to the gate of the first transistor, and the second signal having a phase difference of 180 degrees from the first signal is input to the gate of the second transistor and is input.
  • the differential unit When the third signal is input to the terminal, the differential unit generates the first output signal of the voltage waveform corresponding to the voltage waveform of the first signal and the voltage waveform of the third signal, and the first output signal. Is a mixer that outputs the current to the first output terminal.
  • one aspect of the present invention includes a differential unit, a current source, a first load, a third transistor, an input terminal, and a first output terminal, and the differential unit is the first transistor.
  • each of the first transistor and the second transistor has a metal oxide in the channel forming region, and the first terminal of the first transistor is the second of the second transistor.
  • the first terminal and the first terminal of the third transistor are electrically connected, the second terminal of the third transistor is electrically connected to the first terminal of the current source, and the gate of the third transistor is an input. It is electrically connected to the terminal, the second terminal of the first transistor is electrically connected to the first terminal of the first load and the first output terminal, and the first load has the first voltage of the first voltage.
  • the second terminal of the load By being given to the second terminal of the load, it has a function of passing a current between the first terminal and the second terminal of the first load, and the current source has a function of passing a constant current through the first terminal of the current source.
  • the first signal is input to the gate of the first transistor
  • the second signal having a phase difference of 180 degrees from the first signal is input to the gate of the second transistor
  • the third signal is input to the input terminal.
  • the differential unit generates a first output signal having a voltage waveform corresponding to the voltage waveform of the first signal and the voltage waveform of the third signal, and outputs the first output signal to the first output terminal.
  • Mixer By being given to the second terminal of the load, it has a function of passing a current between the first terminal and the second terminal of the first load, and the current source has a function of passing a constant current through the first terminal of the current source.
  • one aspect of the present invention has a second load and a second output terminal in the configuration of (1) or (2) above, and the second terminal of the second transistor is of the second load. It is electrically connected to the first terminal and the second output terminal, and the second load is the first terminal of the second load-the second by applying the first voltage to the second terminal of the second load. It has a function of passing a current between terminals, and when the first signal is input to the gate of the first transistor, the second signal is input to the gate of the second transistor, and the third signal is input to the input terminal.
  • the differential unit has a function of generating a second output signal having a voltage waveform corresponding to the voltage waveform of the second signal and the voltage waveform of the third signal and outputting the second output signal to the second output terminal. It is a mixer having.
  • the current source has a transistor in which silicon is contained in the channel forming region, and the differential portion is a current.
  • one aspect of the present invention includes a differential unit, a first current source, a second current source, a first load, a second load, a first input terminal, a second input terminal, and a first. It has an output terminal, and the differential unit has a first transistor, a second transistor, a fourth transistor, and a fifth transistor, and has a first transistor, a second transistor, and a fourth transistor. And the fifth transistor each have a metal oxide in the channel forming region, and the first terminal of the first transistor is the first terminal of the second transistor, the first input terminal, and the first current source. The first terminal of the fourth transistor is electrically connected to the first terminal of the fifth transistor, the second input terminal, and the first terminal of the second current source.
  • the second terminal of the first transistor is electrically connected to the second terminal of the fifth transistor and the first terminal of the first load, and the second terminal of the second transistor is the fourth transistor.
  • the first current source has a function of passing a first constant current through the first terminal of the first current source
  • the second current source is a second current source.
  • the first signal is input to each of the gate of the first transistor and the gate of the fourth transistor, and the gate of the second transistor and the gate of the fifth transistor are respectively.
  • the differential unit Is a fifth signal having a voltage waveform corresponding to the voltage waveform of the first signal and a voltage waveform of the fourth signal, and a sixth signal having a voltage waveform corresponding to the voltage waveform of the second signal and the voltage waveform of the third signal.
  • one aspect of the present invention is a differential unit, a first current source, a second current source, a first load, a second load, a third transistor, a sixth transistor, and a first input terminal. And a second input terminal and a first output terminal, and the differential unit has a first transistor, a second transistor, a fourth transistor, and a fifth transistor, and the first transistor.
  • Each of the second transistor, the fourth transistor, and the fifth transistor has a metal oxide in the channel forming region, and the first terminal of the first transistor is the first terminal of the second transistor. It is electrically connected to the first terminal of the third transistor, the second terminal of the third transistor is electrically connected to the first terminal of the first current source, and the gate of the third transistor is the first input.
  • the first terminal of the fourth transistor is electrically connected to the first terminal of the fifth transistor and the first terminal of the sixth transistor, and the second terminal of the sixth transistor is ,
  • the gate of the 6th transistor is electrically connected to the 1st terminal of the 2nd current source, the 2nd terminal of the 1st transistor is electrically connected to the 2nd terminal of the 5th transistor.
  • the first terminal of the first load, the second terminal of the second transistor is the second terminal of the fourth transistor, the first terminal of the second load, and the first output terminal.
  • the first load is electrically connected to, and has a function of passing a current between the first terminal and the second terminal of the first load by applying the first voltage to the second terminal of the first load.
  • the second load has a function of passing a current between the first terminal and the second terminal of the second load by applying the first voltage to the second terminal of the second load
  • the first current source is
  • the second current source has a function of passing a first constant current through the first terminal of the first current source
  • the second current source has a function of passing a second constant current through the first terminal of the second current source.
  • the first signal is input to each of the gate and the gate of the fourth transistor
  • the second signal having a phase difference of 180 degrees from the first signal is input to each of the gate of the second transistor and the gate of the fifth transistor.
  • the differential unit When the third signal is input to the first input terminal and the fourth signal is input to the second input terminal, the differential unit has a voltage waveform corresponding to the voltage waveform of the first signal and the voltage waveform of the fourth signal.
  • This is a mixer that outputs the fifth signal of the above and the sixth signal of the voltage waveform corresponding to the voltage waveform of the second signal and the voltage waveform of the third signal as the first output signal from the first output terminal.
  • one aspect of the present invention has a second output terminal in the configuration of (4) or (5) above, and the second output terminal is the second terminal of the first transistor and the fifth of the fifth transistor. It is electrically connected to the 2nd terminal and the 1st terminal of the 1st load, the 1st signal is input to each of the gate of the 1st transistor and the gate of the 4th transistor, and the gate of the 2nd transistor and the 5th transistor.
  • the differential unit receives the voltage waveform of the first signal.
  • the seventh signal of the voltage waveform corresponding to the voltage waveform of the third signal, and the eighth signal of the voltage waveform corresponding to the voltage waveform of the second signal and the voltage waveform of the fourth signal are used as the second output signal.
  • a mixer that has the function of outputting from an output terminal.
  • each of the first current source and the second current source is a transistor in which silicon is contained in the channel forming region.
  • the differential unit is a mixer located above the first current source and the second current source.
  • one aspect of the present invention comprises a mixer and a local oscillator, the mixer has a transistor, the transistor has a metal oxide in the channel forming region, and the first terminal of the mixer is local. Electrically connected to the oscillator, the local oscillator has the function of supplying the ninth signal to the gate of the transistor via the first terminal of the mixer, and the mixer has the voltage waveform of the ninth signal and the third of the mixer. A voltage waveform of the tenth signal input to the first terminal of the transistor via the two terminals and an eleventh signal having a voltage waveform corresponding to the voltage waveform are generated, and the eleventh signal is transmitted from the second terminal of the transistor to the second terminal of the mixer. It is a semiconductor device having a function of outputting to three terminals.
  • the first terminal of the mixer is electrically connected to the gate of the transistor, and the second terminal of the mixer is electrically connected to the first terminal of the transistor.
  • the third terminal of the mixer is a semiconductor device that is electrically connected to the second terminal of the transistor.
  • one aspect of the present invention includes an antenna and a low noise amplifier in the above (9) or (10), and the antenna is electrically connected to the input terminal of the low noise amplifier and is an output terminal of the low noise amplifier.
  • the antenna is electrically connected to the input terminal of the low noise amplifier and is an output terminal of the low noise amplifier.
  • the semiconductor device is a device that utilizes semiconductor characteristics, and means a circuit including a semiconductor element (transistor, diode, photodiode, etc.), a device having the same circuit, and the like. It also refers to all devices that can function by utilizing semiconductor characteristics. For example, an integrated circuit, a chip having an integrated circuit, and an electronic component in which the chip is housed in a package are examples of semiconductor devices. Further, the storage device, the display device, the light emitting device, the lighting device, the electronic device, and the like are themselves semiconductor devices, and may have the semiconductor device.
  • an element for example, a switch, a transistor, a capacitance element, an inductor, a resistance element, a diode, a display
  • One or more devices, light emitting devices, loads, etc. can be connected between X and Y.
  • the switch has a function of controlling on / off. That is, the switch is in a conductive state (on state) or a non-conducting state (off state), and has a function of controlling whether or not a current flows.
  • a circuit that enables functional connection between X and Y for example, a logic circuit (inverter, NAND circuit, NOR circuit, etc.), signal conversion, etc.) Circuits (digital-to-analog conversion circuit, analog-digital conversion circuit, gamma correction circuit, etc.), potential level conversion circuit (power supply circuit (boost circuit, step-down circuit, etc.), level shifter circuit that changes the signal potential level, etc.), voltage source, current source , Switching circuit, amplification circuit (circuit that can increase signal amplitude or current amount, operational amplifier, differential amplification circuit, source follower circuit, buffer circuit, etc.), signal generation circuit, storage circuit, control circuit, etc.) It is possible to connect one or more to and from. As an example, even if another circuit is sandwiched between X and Y, if the signal output from X is transmitted to Y, it is assumed that X and Y are functionally connected. To do.
  • X and Y are electrically connected, it means that X and Y are electrically connected (that is, another element between X and Y). Or when they are connected with another circuit in between) and when X and Y are directly connected (that is, they are connected without sandwiching another element or another circuit between X and Y). If there is) and.
  • X and Y, the source (or the first terminal, etc.) and the drain (or the second terminal, etc.) of the transistor are electrically connected to each other, and the X, the source (or the second terminal, etc.) of the transistor are connected. (1 terminal, etc.), the drain of the transistor (or the 2nd terminal, etc.), and Y are electrically connected in this order.
  • the source of the transistor (or the first terminal, etc.) is electrically connected to X
  • the drain of the transistor (or the second terminal, etc.) is electrically connected to Y
  • the X, the source of the transistor (such as the second terminal).
  • first terminal, etc.), the drain of the transistor (or the second terminal, etc.), and Y are electrically connected in this order.
  • X is electrically connected to Y via the source (or first terminal, etc.) and drain (or second terminal, etc.) of the transistor, and X, the source (or first terminal, etc.) of the transistor.
  • the terminals, etc.), the drain of the transistor (or the second terminal, etc.), and Y are provided in this connection order.
  • the source (or first terminal, etc.) and drain (or second terminal, etc.) of the transistor can be separated. Separately, the technical scope can be determined. It should be noted that these expression methods are examples and are not limited to these expression methods.
  • X and Y are assumed to be objects (for example, devices, elements, circuits, wirings, electrodes, terminals, conductive films, layers, etc.).
  • the circuit diagram shows that the independent components are electrically connected to each other, one component has the functions of a plurality of components.
  • one component has the functions of a plurality of components.
  • the electrical connection in the present specification also includes the case where one conductive film has the functions of a plurality of components in combination.
  • the “resistance element” can be, for example, a circuit element, wiring, or the like having a resistance value higher than 0 ⁇ . Therefore, in the present specification and the like, the “resistive element” includes wiring having a resistance value, a transistor in which a current flows between a source and a drain, a diode, a coil, and the like. Therefore, the term “resistor element” can be paraphrased into terms such as “resistance”, “load”, and “region having a resistance value”, and conversely, “resistance”, “load”, and “region having a resistance value”. Can be rephrased as a term such as “resistive element”.
  • the resistance value can be, for example, preferably 1 m ⁇ or more and 10 ⁇ or less, more preferably 5 m ⁇ or more and 5 ⁇ or less, and further preferably 10 m ⁇ or more and 1 ⁇ or less. Further, for example, it may be 1 ⁇ or more and 1 ⁇ 10 9 ⁇ or less.
  • the “capacitance element” means, for example, a circuit element having a capacitance value higher than 0F, a wiring region having a capacitance value, a parasitic capacitance, a transistor gate capacitance, and the like. Can be. Therefore, in the present specification and the like, the “capacitive element” is not only a circuit element containing a pair of electrodes and a dielectric contained between the electrodes, but also a parasitic element appearing between the wirings. It shall include the capacitance, the gate capacitance that appears between the gate and one of the source or drain of the transistor, and the like.
  • capacitor element means “capacitive element” and “parasitic”. It can be paraphrased into terms such as “capacity” and “gate capacitance”.
  • the term “pair of electrodes” in “capacity” can be rephrased as “pair of conductors", “pair of conductive regions”, “pair of regions” and the like.
  • the value of the capacitance can be, for example, 0.05 fF or more and 10 pF or less. Further, for example, it may be 1 pF or more and 10 ⁇ F or less.
  • the transistor has three terminals called a gate, a source, and a drain.
  • the gate is a control terminal that controls the conduction state of the transistor.
  • the two terminals that function as sources or drains are the input and output terminals of the transistor.
  • One of the two input / output terminals becomes a source and the other becomes a drain depending on the high and low potentials given to the conductive type (n-channel type, p-channel type) of the transistor and the three terminals of the transistor. Therefore, in the present specification and the like, the terms source and drain can be paraphrased.
  • transistors when explaining the connection relationship of transistors, "one of the source or drain” (or the first electrode or the first terminal), “the other of the source or drain” (or the second electrode, or The notation (second terminal) is used.
  • it may have a back gate in addition to the above-mentioned three terminals.
  • one of the transistor gate or the back gate may be referred to as a first gate
  • the other of the transistor gate or the back gate may be referred to as a second gate.
  • the terms “gate” and “backgate” may be interchangeable.
  • the respective gates When the transistor has three or more gates, the respective gates may be referred to as a first gate, a second gate, a third gate, and the like in the present specification and the like.
  • a node can be paraphrased as a terminal, a wiring, an electrode, a conductive layer, a conductor, an impurity region, etc., depending on a circuit configuration, a device structure, and the like.
  • terminals, wiring, etc. can be paraphrased as nodes.
  • ground potential ground potential
  • the potentials are relative, and when the reference potential changes, the potential given to the wiring, the potential applied to the circuit or the like, the potential output from the circuit or the like also changes.
  • the terms “high level potential” and “low level potential” do not mean a specific potential.
  • both of the two wires “function as a wire that supplies a high level potential”
  • the high level potentials provided by both wires do not have to be equal to each other.
  • both of the two wires are described as “functioning as a wire that supplies a low level potential”
  • the low level potentials given by both wires do not have to be equal to each other. ..
  • the "current” is a charge transfer phenomenon (electrical conduction).
  • the description “electrical conduction of a positively charged body is occurring” means “electrical conduction of a negatively charged body in the opposite direction”. Is happening. " Therefore, in the present specification and the like, “current” refers to a charge transfer phenomenon (electrical conduction) accompanying the movement of carriers, unless otherwise specified.
  • the carriers referred to here include electrons, holes, anions, cations, complex ions, etc., and the carriers differ depending on the system in which the current flows (for example, semiconductor, metal, electrolytic solution, vacuum, etc.).
  • the "current direction” in the wiring or the like is the direction in which the carrier that becomes a positive charge moves, and is described as a positive current amount.
  • the direction in which the carriers that become negative charges move is opposite to the direction of the current, and is expressed by the amount of negative current. Therefore, in the present specification and the like, if there is no notice about the positive or negative of the current (or the direction of the current), the description such as “current flows from element A to element B” means “current flows from element B to element A”. It can be paraphrased as. Further, the description such as “a current is input to the element A” can be rephrased as "a current is output from the element A” or the like.
  • the ordinal numbers “first”, “second”, and “third” are added to avoid confusion of the components. Therefore, the number of components is not limited. Moreover, the order of the components is not limited. For example, the component referred to in “first” in one of the embodiments of the present specification and the like may be the component referred to in “second” in another embodiment or in the claims. There can also be. Further, for example, the component referred to in “first” in one of the embodiments of the present specification and the like may be omitted in another embodiment or in the claims.
  • the terms “above” and “below” do not limit the positional relationship of the components directly above or below and in direct contact with each other.
  • the electrode B does not have to be formed in direct contact with the insulating layer A, and another configuration is formed between the insulating layer A and the electrode B. Do not exclude those that contain elements.
  • membrane and layer can be interchanged with each other depending on the situation.
  • the terms “insulating layer” and “insulating film” may be changed to the term "insulator”.
  • Electrode may be used as part of a “wiring” and vice versa.
  • the terms “electrode” and “wiring” include the case where a plurality of “electrodes” and “wiring” are integrally formed.
  • a “terminal” may be used as part of a “wiring” or “electrode” and vice versa.
  • the term “terminal” includes a case where a plurality of "electrodes", “wiring”, “terminals” and the like are integrally formed.
  • the "electrode” can be a part of the “wiring” or the “terminal”, and for example, the “terminal” can be a part of the “wiring” or the “electrode”.
  • terms such as “electrode”, “wiring”, and “terminal” may be replaced with terms such as "area” in some cases.
  • terms such as “wiring”, “signal line”, and “power line” can be interchanged with each other in some cases or depending on the situation.
  • the reverse is also true, and it may be possible to change terms such as “signal line” and “power line” to the term “wiring”.
  • a term such as “power line” may be changed to a term such as "signal line”.
  • terms such as “signal line” may be changed to terms such as "power line”.
  • the term “potential” applied to the wiring may be changed to a term such as “signal” in some cases or depending on the situation.
  • the reverse is also true, and terms such as “signal” may be changed to the term “potential”.
  • semiconductor impurities refer to, for example, other than the main components constituting the semiconductor layer.
  • an element having a concentration of less than 0.1 atomic% is an impurity.
  • the inclusion of impurities may cause, for example, the semiconductor to have a high defect level density, a decrease in carrier mobility, a decrease in crystallinity, and the like.
  • the impurities that change the characteristics of the semiconductor include, for example, group 1 elements, group 2 elements, group 13 elements, group 14 elements, group 15 elements, and components other than the main components.
  • the impurities that change the characteristics of the semiconductor include, for example, Group 1 elements, Group 2 elements, Group 13 elements, and Group 15 elements (however, oxygen and hydrogen). Does not include) and so on.
  • the switch means a switch that is in a conductive state (on state) or a non-conducting state (off state) and has a function of controlling whether or not a current flows.
  • the switch has a function of selecting and switching the path through which the current flows.
  • an electric switch, a mechanical switch, or the like can be used. That is, the switch is not limited to a specific switch as long as it can control the current.
  • Examples of electrical switches include transistors (for example, bipolar transistors, MOS transistors, etc.), diodes (for example, PN diodes, PIN diodes, Schottky diodes, MIM (Metal Insulator Metal) diodes, and MIS (Metal Insulator Semiconductor) diodes. , Diode-connected transistors, etc.), or logic circuits that combine these.
  • transistors for example, bipolar transistors, MOS transistors, etc.
  • diodes for example, PN diodes, PIN diodes, Schottky diodes, MIM (Metal Insulator Metal) diodes, and MIS (Metal Insulator Semiconductor) diodes. , Diode-connected transistors, etc.
  • the "conducting state" of the transistor means a state in which the source electrode and the drain electrode of the transistor can be regarded as being electrically short-circuited.
  • the "non-conducting state" of the transistor means a state in which the source electrode and the drain electrode of the transistor can be regarded as being electrically cut off.
  • the polarity (conductive type) of the transistor is not particularly limited.
  • An example of a mechanical switch is a switch that uses MEMS (Micro Electro Mechanical System) technology.
  • the switch has an electrode that can be moved mechanically, and by moving the electrode, it operates by controlling conduction and non-conduction.
  • parallel means a state in which two straight lines are arranged at an angle of -10 ° or more and 10 ° or less. Therefore, the case of ⁇ 5 ° or more and 5 ° or less is also included.
  • substantially parallel or approximately parallel means a state in which two straight lines are arranged at an angle of ⁇ 30 ° or more and 30 ° or less.
  • vertical means a state in which two straight lines are arranged at an angle of 80 ° or more and 100 ° or less. Therefore, the case of 85 ° or more and 95 ° or less is also included.
  • substantially vertical or “approximately vertical” means a state in which two straight lines are arranged at an angle of 60 ° or more and 120 ° or less.
  • one aspect of the present invention it is possible to provide a semiconductor device with reduced power consumption. Alternatively, according to one aspect of the present invention, it is possible to provide a semiconductor device in which a decrease in operating ability due to heat is suppressed. Alternatively, one aspect of the present invention can provide a semiconductor device having a reduced circuit area. Alternatively, a novel semiconductor device can be provided by one aspect of the present invention. Alternatively, one aspect of the present invention can provide an electronic device having a novel semiconductor device.
  • the effect of one aspect of the present invention is not limited to the effects listed above.
  • the effects listed above do not preclude the existence of other effects.
  • the other effects are the effects not mentioned in this item, which are described below. Effects not mentioned in this item can be derived from those described in the description, drawings, etc. by those skilled in the art, and can be appropriately extracted from these descriptions.
  • one aspect of the present invention has at least one of the above-listed effects and other effects. Therefore, one aspect of the present invention may not have the effects listed above in some cases.
  • FIG. 1 is a block diagram illustrating a configuration example of a semiconductor device.
  • 2A and 2B are block diagrams illustrating a configuration example of a circuit included in the semiconductor device.
  • 3A to 3C are block diagrams illustrating a configuration example of a circuit included in the semiconductor device.
  • FIG. 4 is a block diagram illustrating a configuration example of the semiconductor device.
  • FIG. 5 is a block diagram illustrating a configuration example of a circuit included in the semiconductor device.
  • 6A and 6B are block diagrams illustrating a configuration example of a circuit included in the semiconductor device, and
  • FIG. 6C is a circuit diagram showing an example of a current source.
  • 7A to 7D are perspective views illustrating a laminated structure of circuits included in a semiconductor device.
  • FIG. 8A to 8C are perspective views illustrating a laminated structure of circuits included in a semiconductor device.
  • 9A and 9B are block diagrams illustrating a configuration example of a circuit included in the semiconductor device.
  • FIG. 10 is a schematic cross-sectional view illustrating a configuration example of the semiconductor device.
  • FIG. 11 is a schematic cross-sectional view illustrating a configuration example of the semiconductor device.
  • 12A to 12C are schematic cross-sectional views illustrating a configuration example of the transistor.
  • 13A and 13A are schematic cross-sectional views illustrating a configuration example of a transistor.
  • 14A and 14B are schematic cross-sectional views illustrating a configuration example of a transistor.
  • FIG. 15 is a schematic cross-sectional view illustrating a configuration example of the semiconductor device.
  • FIG. 16A and 16B are schematic cross-sectional views illustrating a configuration example of a transistor.
  • FIG. 17 is a schematic cross-sectional view illustrating a configuration example of the semiconductor device.
  • FIG. 18A is a top view showing a configuration example of the capacitance
  • FIGS. 18B and 18C are cross-sectional perspective views showing a configuration example of the capacitance.
  • 19A is a top view showing a configuration example of the capacitance
  • FIG. 19B is a cross-sectional view showing a configuration example of the capacitance
  • FIG. 19C is a sectional perspective view showing a configuration example of the capacitance.
  • 20A is a diagram for explaining the classification of the crystal structure of IGZO, FIG.
  • FIG. 20B is a diagram for explaining the XRD spectrum of crystalline IGZO
  • FIG. 20C is a microelectron diffraction pattern of crystalline IGZO. It is a figure explaining.
  • 21A is a perspective view showing an example of a semiconductor wafer
  • FIG. 21B is a perspective view showing an example of a chip
  • FIGS. 21C and 21D are perspective views showing an example of an electronic component.
  • FIG. 22 is a diagram showing the hierarchical structure of the IoT network and the tendency of the required specifications.
  • FIG. 23 is an image diagram of factory automation.
  • FIG. 24 is a perspective view showing an example of an electronic device.
  • FIG. 25 is a circuit diagram illustrating the conditions for circuit calculation.
  • FIG. 26 is a diagram illustrating the result of circuit calculation.
  • FIG. 27 is a circuit diagram illustrating the conditions for circuit calculation.
  • FIG. 28 is a diagram illustrating the result of circuit calculation.
  • FIG. 29 is a circuit diagram illustrating the conditions for circuit calculation.
  • FIG. 30 is a diagram illustrating the result of circuit calculation.
  • FIG. 31 is a diagram illustrating the result of circuit calculation.
  • a metal oxide is a metal oxide in a broad sense. Metal oxides are classified into oxide insulators, oxide conductors (including transparent oxide conductors), oxide semiconductors (also referred to as Oxide Semiconductor or simply OS) and the like. For example, when a metal oxide is contained in the channel forming region of a transistor, the metal oxide may be referred to as an oxide semiconductor. That is, when a metal oxide can form a channel forming region of a transistor having at least one of an amplification action, a rectifying action, and a switching action, the metal oxide is referred to as a metal oxide semiconductor. Can be done. Further, when describing as an OS transistor, it can be paraphrased as a transistor having a metal oxide or an oxide semiconductor.
  • a metal oxide having nitrogen may also be collectively referred to as a metal oxide. Further, a metal oxide having nitrogen may be referred to as a metal oxynitride.
  • the configuration shown in each embodiment can be appropriately combined with the configuration shown in other embodiments to form one aspect of the present invention. Further, when a plurality of configuration examples are shown in one embodiment, the configuration examples can be appropriately combined with each other.
  • the content (may be a part of the content) described in one embodiment is the other content (may be a part of the content) described in the embodiment and one or more other implementations. It is possible to apply, combine, or replace at least one content with the content described in the form of (may be a part of the content).
  • the figure (which may be a part) described in one embodiment is different from another part of the figure, another figure (which may be a part) described in the embodiment, and one or more other figures.
  • the figure (which may be a part) described in the embodiment is different from another part of the figure, another figure (which may be a part) described in the embodiment, and one or more other figures.
  • FIG. 1 shows a configuration example of the high frequency receiver 100.
  • the high frequency receiver 100 has, for example, an antenna ANT, a low noise amplifier LNA, a local oscillator LO, a down conversion mixer DNCMX, a bandpass filter BPF, an IF amplifier IFA, and an analog-to-digital conversion circuit ADC.
  • the low noise amplifier LNA has a terminal LT1 that functions as an input terminal and a terminal LT2 that functions as an output terminal. Further, the down conversion mixer DNCMX has a terminal DRFP, a terminal DLOP, and a terminal IFP1.
  • the antenna ANT is electrically connected to the terminal LT1 of the low noise amplifier LNA, and the terminal LT2 of the low noise amplifier LNA is electrically connected to the terminal DRFP of the down conversion mixer DNCMX.
  • the terminal DLOP of the down conversion mixer DNCMX is electrically connected to the local oscillator LO, and the terminal IFP1 of the down conversion mixer DNCMX is electrically connected to the input terminal of the bandpass filter BPF.
  • the input terminal of the IF amplifier IFA is electrically connected to the output terminal of the bandpass filter BPF, and the output terminal of the IF amplifier IFA is electrically connected to the input terminal of the analog-to-digital conversion circuit ADC.
  • the output terminal of the analog-to-digital conversion circuit ADC is electrically connected to a logic circuit or the like provided in a semiconductor device (not shown).
  • the antenna ANT has, for example, a function of converting the radio wave into an RF (Radio Frequency) signal when the antenna ANT receives a radio wave of a frequency used for a carrier wave of wireless communication from the outside.
  • RF Radio Frequency
  • the low noise amplifier LNA has a function of amplifying the voltage amplitude of the RF signal generated by the antenna ANT receiving radio waves from the outside, for example. Further, the low noise amplifier LNA has a function of reducing the noise of the amplified RF signal. The low noise amplifier LNA preferably has a filter function for removing noise in addition to the function for reducing noise.
  • the low noise amplifier LNA can have the circuit configuration shown in FIG. 2A as an example.
  • the low noise amplifier LNA shown in FIG. 2A has a configuration of a three-stage power amplifier.
  • the low noise amplifier LNA of FIG. 2A has an amplifier LAMP [1] to an amplifier LAMP [3], a transmission line LTL1, and a transmission line LTL2.
  • each of the amplifier LAMP [1] and the amplifier LAMP [3] has an input terminal and an output terminal.
  • the terminal LT1 is electrically connected to the wiring GNDL via the transmission line LTL1. Further, the terminal LT1 is electrically connected to the input terminal of the amplifier LAMP [1] via the transmission line LTL2.
  • the output terminal of the amplifier LAMP [1] is electrically connected to the input terminal of the amplifier LAMP [2], and the output terminal of the amplifier LAMP [2] is electrically connected to the input terminal of the amplifier LAMP [3].
  • the output terminal of the amplifier LAMP [3] is electrically connected to the terminal LT2.
  • Each of the transmission line LTL1 and the transmission line LTL2 is a wiring for transmitting an electric signal such as an RF signal, and has a parasitic resistance and a parasitic capacitance. Therefore, each of the transmission line LTL1 and the transmission line LTL2 has an input impedance, a characteristic impedance, and the like.
  • each of the amplifier LAMP [1] and the amplifier LAMP [3] can have, for example, the circuit configuration shown in FIG. 2B.
  • the amplifier AMP of FIG. 2B has a capacitance C1, a resistor R1, a transistor Str1, and a transmission line TL1 to a transmission line TL3.
  • the input terminal of the amplifier AMP is electrically connected to the first terminal of the capacitance C1, and the second terminal of the capacitance C1 is electrically connected to the first terminal of the resistor R1 and the gate of the transistor Str1. ..
  • the second terminal of the resistor R1 is electrically connected to the wiring VAL.
  • the first terminal of the transistor Str1 is electrically connected to the wiring VDDL via the transmission line TL1 and the transmission line TL3, and the second terminal of the transistor Str1 is electrically connected to the wiring GNDL.
  • the wiring VAL functions as a wiring that gives a constant voltage as an example.
  • the constant voltage can be, for example, a high level potential (VDD), a potential higher than VDD, a potential lower than VDD, or the like.
  • the wiring VDDL functions as a wiring for applying a constant voltage as an example.
  • the constant voltage can be, for example, a high level potential (VDD).
  • the wiring GNDL functions as a wiring for applying a constant voltage as an example.
  • the constant voltage can be, for example, a low level potential, a ground potential (GND), or the like.
  • the output terminal of the amplifier AMP is electrically connected to the connection portion between the transmission line TL1 and the transmission line TL3 via the transmission line TL2.
  • the transmission line TL1 to the transmission line TL3 are wirings for transmitting an electric signal, similarly to the transmission line LTL1 and the transmission line LTL2. Therefore, the transmission line PTL1 has an input impedance, a characteristic impedance, and the like.
  • the amplifier AMP has a function of amplifying the voltage amplitude of the electric signal input to the input terminal and outputting it to the output terminal. Further, the amplifier AMP has a function as an impedance matching circuit.
  • the transistor Str1 for example, a transistor having silicon in the channel forming region (hereinafter, referred to as a Si transistor) is used.
  • the silicon for example, amorphous silicon (sometimes called hydride amorphous silicon), single crystal silicon, microcrystalline silicon, polycrystalline silicon and the like can be used.
  • the transistor Str1 includes, for example, a transistor in which Ge is included in the channel forming region, and a compound semiconductor such as ZnSe, CdS, GaAs, InP, GaN, and SiGe in the channel forming region. It can be a transistor, a transistor in which carbon nanotubes are contained in the channel forming region, a transistor in which an organic semiconductor is contained in the channel forming region, or the like.
  • a low noise amplifier LNA can be configured by using the amplifier AMP shown in FIG. 2B.
  • the local oscillator LO has a function of generating a signal for converting a voltage waveform.
  • the conversion is performed by the town conversion mixer DNCMX described later.
  • the down conversion mixer DNCMX mixes the RF signal input to the terminal DRFP with the signal transmitted from the local oscillator LO to the terminal DLOP to generate an electric signal lower than the frequency of the RF signal input to the terminal DRFP.
  • Has the function of The generated electric signal is output to the terminal IFP1 as a signal having an intermediate frequency (Intermediate Frequency) (hereinafter referred to as an IF signal).
  • the bandpass filter BPF has a function of outputting an AC voltage of a specific frequency band among the frequencies of the IF signal input to the input terminal of the bandpass filter BPF to the output terminal of the bandpass filter BPF. Further, the bandpass filter BPF has a function of attenuating an AC voltage other than the specific frequency band.
  • the bandpass filter BPF can select one or more channels from an IF signal having a plurality of channels by determining a specific frequency band output to the output terminal.
  • the IF amplifier IFA has a function of amplifying the voltage amplitude of the IF signal of the channel selected by the bandpass filter BPF.
  • the analog-to-digital conversion circuit ADC has a function of converting the IF signal amplified by the IF amplifier IFA into a digital signal.
  • the digital signal output from the analog-to-digital conversion circuit ADC is transmitted to, for example, a processing unit (not shown) electrically connected to the high frequency receiver 100.
  • the processing unit may be configured to include, for example, a logic circuit that processes the digital signal.
  • the radio wave received by the antenna ANT specifically, the radio wave of the frequency used for the carrier wave of wireless communication
  • the processing unit can read out the information contained in the digital signal and perform processing based on the information.
  • the low noise amplifier LNA applicable to the high frequency receiver 100 has a configuration in which the amplifier LAMP has three stages, but it may be two stages or four or more stages.
  • the low noise amplifier LNA since the RF signal converted from the radio wave by the antenna ANT is weak, the low noise amplifier LNA reaches a level where the RF signal can be handled by the processing unit (for example, logic circuit) at the output destination of the analog-digital conversion circuit ADC. It is preferable to amplify the amplitude of the voltage.
  • the low noise amplifier LNA has a configuration having a plurality of stages of amplifier LAMP.
  • the circuit area of the low noise amplifier LNA increases, so that the occupied area of the high frequency receiver 100 may increase.
  • the amplifier LAMP included in the low noise amplifier LNA increases, heat due to the current is generated by that amount, and the temperature of the high frequency receiver 100 may rise.
  • the amplifier LAMP contains a Si transistor, the field effect mobility of the Si transistor decreases as the temperature rises, so that it becomes difficult for the amplifier LAMP to amplify the electric signal to a desired voltage amplitude.
  • FIG. 3A shows an example of the circuit configuration of the down conversion mixer DNCMX1 that can be applied to the down conversion mixer DNCMX of FIG. Note that FIG. 3A shows not only the down-conversion mixer DNCMX but also a low-noise amplifier LNA and a local oscillator LO in order to explain the electrical connection with the circuits around the down-conversion mixer DNCMX.
  • the down conversion mixer DNCMX1 shown in FIG. 3A has a transistor OTr1 which is an OS transistor.
  • the transistor OTr1 functions as a pass transistor in the down conversion mixer DNCMX1.
  • the first terminal of the transistor OTr1 is electrically connected to the terminal DRFP, the second terminal of the transistor OTr1 is electrically connected to the terminal IFP1, and the gate of the transistor OTr1 is electrically connected to the terminal DLOP. ..
  • the OS transistor can be formed on a glass substrate, for example. Therefore, unlike the Si transistor, the OS transistor can have a configuration that does not have a bulk capacitance. As a result, the OS transistor is less susceptible to the decrease in operating frequency due to the bulk capacitance.
  • the OS transistor can be arranged above the substrate on which the Si transistor is formed, as shown in FIG. 10 described in the third embodiment. That is, since the semiconductor device can be configured to have both an OS transistor and a Si transistor, the circuit of the semiconductor device can be configured so as to be suitable for the respective characteristics of the OS transistor and the Si transistor. it can. For example, in the same circuit of a semiconductor device, a Si transistor is applied as a transistor that allows a high on-current to flow, and an OS transistor is applied as a transistor whose electrical characteristics are unlikely to change due to temperature changes. It can be applied in the circuit.
  • the OS transistor includes, for example, an SOI substrate, a quartz substrate, a plastic substrate, a sapphire glass substrate, a metal substrate, a stainless steel substrate, a substrate having a stainless steel still foil, a tungsten substrate, and a tungsten foil. It can be formed on a substrate having a substrate, a flexible substrate, a laminated film, a paper containing a fibrous material, a substrate film, or the like. Further, as an example of the glass substrate, there are barium borosilicate glass, aluminoborosilicate glass, soda lime glass and the like. Examples of flexible substrates, laminated films, base films, etc. include the following.
  • plastics typified by polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyether sulfone (PES), and polytetrafluoroethylene (PTFE).
  • PET polyethylene terephthalate
  • PEN polyethylene naphthalate
  • PES polyether sulfone
  • PTFE polytetrafluoroethylene
  • acrylic examples include polypropylene, polyester, polyvinyl fluoride, polyvinyl chloride, and the like.
  • examples include polyamides, polyimides, aramids, epoxies, inorganic vapor-deposited films, and papers.
  • the transistor OTr1 included in the down conversion mixer DNCMX1 may be a transistor having a back gate.
  • the down conversion mixer DNCMX2 shown in FIG. 3B has a configuration in which a back gate is provided in the transistor OTr1 of the down conversion mixer DNCMX1, and the down conversion mixer DNCMX2 is the same as the down conversion mixer DNCMX1 in FIG. Can be applied to.
  • the electrical connection destination of the back gate of the transistor OTr1 is not shown in FIG. 3B, the electrical connection destination of the back gate of the transistor OTr1 may be freely determined at the design stage of the high frequency receiver 100. ..
  • the drive frequency of the transistor OTr1 can be increased and the current flowing when the transistor OTr1 is on can be increased.
  • the back gate of the transistor OTr1 is provided with a wiring for electrically connecting to an external circuit, so that the external circuit gives a potential to the back gate of the transistor OTr1.
  • the threshold voltage can be varied.
  • the transistor described in other parts of the specification or the transistor shown in other drawings may also have a back gate. Further, in that case, the electrical connection of the back gate of the transistor may be freely determined as in the case of the transistor OTr1 as described above.
  • some element or circuit for example, a passive element (for example, a passive element (for example, for example)) is formed between the terminal DRFP and the first terminal of the transistor OTr1. Resistors, capacitances, coils, transformers, etc.) and active elements (eg, transistors, etc.) may be connected. Similarly, for example, some element or circuit may be connected between the terminal IFP1 and the second terminal of the transistor OTr1. Further, for example, some element or circuit may be connected between the terminal DLOP and the gate of the transistor OTr1.
  • a passive element for example, a passive element (for example, for example)
  • active elements eg, transistors, etc.
  • the down conversion mixer DNCMX3 shown in FIG. 3C as a circuit applicable to the down conversion mixer DNCMX in FIG. 1, there is a circuit between the terminal DRFP and the first terminal of the transistor OTr1 with respect to the down conversion mixer DNCMX1 in FIG. 3A.
  • the circuit ANC1, the circuit ANC2, and the circuit ANC3 may be connected between the terminal IFP1 and the second terminal of the transistor OTr1 and between the terminal DLOP and the gate of the transistor OTr1.
  • Each of the circuit ANC1 and the circuit ANC3 can be some kind of element or circuit.
  • the high frequency receiver 100 has been described as an example of a semiconductor device including any one of the down conversion mixer DNCMX1 to the down conversion mixer DNCMX3 of FIGS. 3A to 3C.
  • one aspect of the present invention includes this. Not limited.
  • any one of the down conversion mixer DNCMX1 to the down conversion mixer DNCMX3 can be applied to a high frequency transmitter / receiver.
  • FIG. 4 shows a configuration example of the high-frequency transmitter / receiver 200, which corresponds to the front end of an example radio of the FDD (Frequency Division Duplex) system, and the down-conversion mixer DNCMX included in the high-frequency transmitter / receiver 200 is ,
  • the configurations of FIGS. 3A to 3C can be applied.
  • the high frequency transmitter / receiver 200 will be described below. Regarding the high frequency transmitter / receiver 200, the description of the portion overlapping with the contents of the high frequency receiver 100 may be omitted.
  • the high-frequency transmitter / receiver 200 has, for example, an antenna ANT, a duplexer DPXR, a low-noise amplifier LNA, a power amplifier PA, a local oscillator LO, a down-conversion mixer DNCMX, and an up-conversion mixer UPCMX.
  • the duplexer DPXR has a terminal DT1, a terminal DT2, and a terminal DT3.
  • the low noise amplifier LNA has a terminal LT1 that functions as an input terminal and a terminal LT2 that functions as an output terminal.
  • the power amplifier PA has a terminal PT1 that functions as an input terminal and a PT2 that functions as an output terminal.
  • the down conversion mixer DNCMX has a terminal DRFP, a terminal DLOP, and a terminal IFP1.
  • the up-conversion mixer UPCMX has a terminal URFP, a terminal ULOP, and a terminal IFP2.
  • the antenna ANT is electrically connected to the terminal DT1 of the duplexer DPXR.
  • the terminal LT1 of the low noise amplifier LNA is electrically connected to the terminal DT2 of the duplexer DPXR, and the terminal LT2 of the low noise amplifier LNA is electrically connected to the terminal DRFP of the down conversion mixer DNCMX.
  • the terminal PT1 of the power amplifier PA is electrically connected to the terminal URFP of the up-conversion mixer UPCMX, and the terminal PT1 of the power amplifier PA is electrically connected to the terminal DT3 of the duplexer DPXR.
  • the local oscillator LO is electrically connected to the terminal DLOP of the down conversion mixer DNCMX and the terminal ULOP of the up conversion mixer UPCMX.
  • the terminal IFP1 of the down conversion mixer DNCMX is electrically connected to a logic circuit or the like provided in a semiconductor device via a bandpass filter, an amplifier, an analog-digital conversion circuit, or the like (not shown).
  • the terminal IFP2 of the up-conversion mixer UPCMX is electrically connected (not shown) to a logic circuit or the like provided in the semiconductor device as an example.
  • the antenna ANT of the high-frequency transmitter / receiver 200 has a function of converting the radio wave into an RF signal when receiving a radio wave of a frequency used for a carrier wave of wireless communication, for example. Have. Further, the antenna ANT of the high frequency transmitter / receiver 200 has a function of converting the RF signal into radio waves having a frequency used for a carrier wave of wireless communication and transmitting the RF signal to the outside when the RF signal is input.
  • the duplexer DPXR is a circuit used in an FDD type radio or the like, and has a function of electrically separating a signal path for transmission and a signal path for reception. Specifically, the duplexer DPXR makes the antenna ANT and the terminal LT1 of the low noise amplifier LNA conductive when the antenna ANT receives a radio signal from the outside, and connects the antenna ANT and the terminal PT2 of the power amplifier PA. It has a function to make the space non-conducting.
  • the duplexer ANT makes a non-conducting state between the antenna ANT and the terminal LT1 of the low noise amplifier LNA, and the duplexer ANT and the terminal PT2 of the power amplifier PA are connected to each other. It has a function to make it conductive.
  • the antenna ANT can be made into one antenna that shares the transmitting antenna and the receiving antenna.
  • the power amplifier PA has a function of amplifying the voltage amplitude of the RF signal input to the input terminal and outputting the amplified electric signal to the output terminal.
  • the antenna ANT can receive the RF signal amplified by the power amplifier PA and convert the RF signal into, for example, a radio wave.
  • the power amplifier PA can have the circuit configuration shown in FIG. 5 as an example.
  • the power amplifier PA shown in FIG. 5 has a configuration of a three-stage power amplifier.
  • the power amplifier PA of FIG. 5 has an amplifier PAMP [1] to an amplifier PAMP [3], a capacitance PC1, a capacitance PC2, and a transmission line PTL1.
  • the terminal PT1 is electrically connected to the first terminal of the capacitance PC1, and the second terminal of the capacitance PC2 is electrically connected to the input terminal of the amplifier PAMP [1]. Further, the output terminal of the amplifier PAMP [1] is electrically connected to the input terminal of the amplifier PAMP [2]. The output terminal of the amplifier PAMP [2] is electrically connected to the input terminal of the amplifier PAMP [3]. The output terminal of the amplifier PAMP [3] is electrically connected to the wiring GNDL via the transmission line PTL1. Further, the output terminal of the amplifier PAMP [3] is electrically connected to the first terminal of the capacitance PC2, and the second terminal of the capacitance PC2 is electrically connected to the terminal PT2.
  • the transmission line PTL1 is a wiring for transmitting an electric signal, similarly to the transmission line LTL1 and the transmission line LTL2. Therefore, the transmission line PTL1 has an input impedance, a characteristic impedance, and the like.
  • each configuration of the amplifier PAMP [1] to the amplifier PAMP [3] can be, for example, the amplifier AMP shown in FIG. 2B, similarly to the amplifier LAMP [1] to the amplifier LAMP [3]. That is, the power amplifier PA can be configured by using the amplifier AMP shown in FIG. 2B.
  • the power amplifier PA has a configuration in which the amplifier PAMP has three stages, but it may have two stages or four or more stages.
  • the local oscillator LO of the high frequency transmitter / receiver 200 has a function of generating a signal for converting a voltage waveform, similarly to the local oscillator LO of the high frequency receiver 100.
  • the conversion is performed not only by the down conversion mixer DNCMX but also by the up conversion mixer UPCMX described later.
  • the up-conversion mixer UPCMX mixes the IF signal input to the terminal IFP2 with the signal transmitted from the local oscillator LO to the terminal ULOP, and generates an electric signal higher than the frequency of the electric signal input to the terminal IFP2. Has the function of The generated electric signal is output to the terminal URFP as an RF signal.
  • the electrical connection destination of the terminal IFP1 of the down conversion mixer DNCMX is not shown, but the IF signal output from the terminal IFP1 of the down conversion mixer DNCMX is a bandpass filter, an amplifier, and an analog-digital conversion circuit. For example, it is transmitted to the processing unit via the above.
  • the radio wave received from the antenna ANT of the high frequency transmitter / receiver 200 (specifically, the radio wave having a frequency used for the carrier wave of wireless communication) is converted into a digital signal as a result.
  • the processing unit can read out the information contained in the digital signal and perform processing based on the information.
  • the terminal IFP2 of the up-conversion mixer UPCMX can be electrically connected to the processing unit via, for example, an amplifier, a digital-to-analog conversion circuit, or the like.
  • the processing unit generates, for example, a digital signal including information to be transmitted from the antenna ANT, and converts the digital signal into an analog voltage by a digital-to-analog conversion circuit. Further, the analog voltage is converted into a voltage waveform by the up-conversion mixer UPCMX. Then, the converted analog voltage is transmitted to the antenna ANT via the power amplifier PA and the duplexer DPXR, and the antenna ANT converts the analog voltage into a radio wave having a frequency used as a carrier wave for wireless communication. As a result, the high frequency transmitter / receiver 200 can transmit information from the processing unit or the like to the outside as radio waves.
  • a single balance domixer and a double balance domixer may be collectively referred to as a mixer.
  • the term mixer can be rephrased as, for example, a mixer circuit, a mixing circuit, a mixer, a frequency mixing circuit, a frequency converter, a frequency conversion circuit, an analog multiplier, and the like.
  • FIG. 6A shows an example of a single-balanced mixer that can be applied to a down-conversion mixer DNCMX, an up-conversion mixer UPCMX, and the like.
  • the single-balanced mixer SBMXA functions as a down-conversion mixer, for example, it has a function of mixing an RF signal of a single-phase signal and a differential signal from a local oscillator LO to generate an IF signal of the differential signal.
  • the single-balanced mixer SBMXA has a function of mixing an IF signal and a differential signal from the local oscillator LO to generate an RF signal of the differential signal, for example, when functioning as an up-conversion mixer. ..
  • the single-balanced mixer SBMXA of FIG. 6A has, for example, a transistor OM1, a transistor OM1r, a load LE1, a load LE2, and a current source IS1.
  • the load LE1 and the load LE2 can be, for example, a resistor, an inductor, a diode, a transistor, or the like. Further, the load LE1 and the load LE2 may be, for example, a transistor driven in a linear region or a saturation region, a resistance changing element, an MTJ (magnetic tunnel junction) element, or the like. Further, the current mirror circuit may be configured by the load LE1 and the load LE2.
  • the single-balanced mixer SBMXA does not provide either the load LE1 or the load LE2.
  • the single-balanced mixer SBMXA does not provide the load LE2, and the wiring VDDL and the transistor.
  • the configuration may be such that the first terminal of the OM1r is electrically connected.
  • the transistor OM1 and the transistor OM1r are included in the differential section DIFP as an example, and the current source IS1 is included in the current source section ISP as an example.
  • the LE1 and the load LE2 show the configuration included in the load unit LP as an example.
  • the configuration of the single-balanced mixer SBMXA is not limited to the configuration shown in FIG. 6A.
  • the single-balanced mixer SBMXA may have a configuration in which the load LE1 and the load LE2 are included in the differential section DIFP.
  • the single-balanced mixer SBMXA may have a configuration in which the load LE1 and the load LE2 are included in the current source unit ISP.
  • the first terminal of the load LE1 is electrically connected to the wiring VDDL, and the second terminal of the load LE1 is electrically connected to the first terminal of the transistor OM1 and the terminal IFPa. Further, the first terminal of the load LE2 is electrically connected to the wiring VDDL, and the second terminal of the load LE2 is electrically connected to the first terminal of the transistor OM1r and the terminal IFPb.
  • the input terminal of the current source IS1 is electrically connected to the second terminal of the transistor OM1, the second terminal of the transistor OM1r, and the terminal RFP. Further, the output terminal of the current source IS1 is electrically connected to the wiring GNDL.
  • the gate of the transistor OM1 is electrically connected to the terminal LOPIN. Further, the gate of the transistor OM1r is electrically connected to the terminal LONIN.
  • the terminal LOPIN and the terminal LONIN correspond to the terminal DLOP of the down conversion mixer DNCMX in FIG.
  • a signal from the local oscillator LO can be input to the terminal LOPIN.
  • the voltage waveform of the signal can be, for example, a pulse voltage.
  • a signal (a signal whose logic is inverted) having a phase difference of 180 degrees from the signal is input to the terminal LONIN.
  • the terminal RFP corresponds to the terminal DRFP of the down conversion mixer DNCMX in FIG.
  • the RF signal output from the output terminal of the low noise amplifier LNA can be input to the terminal RFPIN.
  • the terminal IFPa and the terminal IFPb correspond to the terminal IFP1 of the down conversion mixer DNCMX in FIG. Therefore, the terminal IFPa and the terminal IFPb output the differential signal generated by the single-balanced mixer SBMXA as an IF signal.
  • the single-balanced mixer SBMXA is configured to output an IF signal of a differential signal, the differential signal may be converted into a single-phase signal. Therefore, the single-balanced mixer SBMXA may have a configuration in which a differential single-phase conversion circuit (sometimes called a balanced unbalanced circuit or a high-frequency transformer) is electrically connected to the terminal IFPa and the terminal IFPb (not shown). .. With this configuration, the single-balanced mixer SBMXA can output a single-phase signal obtained by converting an IF signal which is a differential signal output from the terminal IFPa and the terminal IFPb.
  • a differential single-phase conversion circuit sometimes called a balanced unbalanced circuit or a high-frequency transformer
  • the load unit LP causes a current to flow from the second terminal of the load LE1 to the first terminal of the transistor OM1 by the voltage supplied from the wiring VDDL, and also from the second terminal of the load LE2 to the first terminal of the transistor OM1r. Has a function of passing an electric current through.
  • the current source IS1 has a function of passing a constant current from an input terminal to an output terminal.
  • the current source IS1 for example, the current source IS shown in FIG. 6C can be applied.
  • the current source IS has a transistor Itr, a terminal VI, a terminal VO, and a terminal VB.
  • the first terminal of the transistor Itr is electrically connected to the terminal VI
  • the second terminal of the transistor Itr is electrically connected to the terminal VO
  • the gate of the transistor Itr is electrically connected to the terminal VB. ..
  • the terminal VI is electrically connected to, for example, the differential portion DIFP of the single-balanced mixer SBMXA and the terminal RFP
  • the terminal VO is electrically connected to, for example, the wiring GNDL.
  • the constant voltage can be, for example, a high level potential, a potential higher than the ground potential (GND), or the like.
  • the differential unit DIFF generates a signal having a voltage waveform corresponding to the voltage waveform of the RF signal input from the terminal RFP and the voltage waveform of the signal input from the terminal LOPIN, and generates the signal. It has a function to output to the terminal IFPa. Further, as an example, the differential unit DIFF generates a signal having a voltage waveform corresponding to the voltage waveform of the RF signal input from the terminal RFP and the voltage waveform of the signal input from the terminal LONIN. It has a function to output a signal to the terminal IFPb.
  • the transistor OM1 generates a signal having a frequency corresponding to the product, sum, difference, etc. of the frequency of the RF signal input from the terminal RFP and the frequency of the signal input from the terminal LOPIN.
  • the signal is output to the terminal IFPa.
  • the transistor OM1r generates a signal having a frequency corresponding to the product, sum, difference, etc. of the frequency of the RF signal input from the terminal RFP and the frequency of the signal input from the terminal LONIN, and outputs the signal to the terminal.
  • Output to IFPb The differential signal output from the terminal IFPa and the terminal IFPb becomes the IF signal output by the single-balanced mixer SBMXA.
  • the single-balanced mixer since the single-balanced mixer has a plurality of circuit elements such as transistors in the load unit, the current source unit, and the differential unit, the single-balanced mixer may become large. Therefore, in the single-balanced mixer SBMXA, for example, as shown in FIG. 7A, consider a configuration in which the differential section DIFF is provided above the current source section ISP and the load section LP is provided above the differential section DIFF. .. In particular, it is assumed that the layer SIL includes the current source unit ISP and the layer OSL includes the differential unit DIFF. The area occupied by the single-balanced mixer SBMXA can be reduced by forming the single-balanced mixer SBMXA in which the current source unit ISP, the differential unit DIFF, and the load unit LP are laminated.
  • the transistor contained in the layer OSL is, for example, an OS transistor
  • the transistor contained in the layer SIL is, for example, a Si transistor. That is, it is preferable to apply an OS transistor as the transistor OM1 and the transistor OM1r, and to apply a Si transistor as the transistor (for example, the transistor Itr) included in the current source ISP.
  • an OS transistor as the transistor OM1 and the transistor OM1r
  • a Si transistor as the transistor (for example, the transistor Itr) included in the current source ISP.
  • the single-balanced mixer shown in the schematic diagram shown in FIG. 7A can be configured. The stacking of the OS transistor formed above the Si transistor will be described in detail in the third embodiment.
  • the single-balanced mixer SBMXA of FIG. 6A is not limited to the laminated structure shown in FIG. 7A.
  • the load unit LP may be included in the layer OSL as shown in FIG. 7B.
  • the load unit LP may be included in the layer SIL as shown in FIG. 7C.
  • the load unit LP is provided above the differential unit DIFF, but the load unit LP is provided above the current source unit ISP, and the differential unit DIFF is provided above the load unit LP. May be provided (not shown). Further, for example, in FIG.
  • the current source unit ISP is provided above the load unit LP, but the load unit LP is provided above the current source unit ISP, and the differential unit DIFF is provided above the load unit LP. May be provided (not shown).
  • the layer SIL may be configured so that the current source portion ISP and the load portion LP are not stacked on each other.
  • the layer OSL may be configured so that the differential portion DIFP and the load portion LP are not stacked on each other (not shown).
  • the single balance domixer SBMXB will be described below. The description of the portion of the single-balanced mixer SBMXB that overlaps with that of the single-balanced mixer SBMXA will be omitted.
  • the single-balanced mixer SBMXB has a configuration of an active single-balanced mixer, and has a configuration in which a circuit unit ACP is provided on the single-balanced mixer SBMXA.
  • the circuit unit ACP has a transistor RFOM, and the first terminal of the transistor RFOM is electrically connected to the second terminal of the transistor OM1 and the second terminal of the transistor OM1r.
  • the second terminal of the RFOM is electrically connected to the input terminal of the current source IS1, and the gate of the transistor RFOM is electrically connected to the terminal RFP.
  • the configuration of the single-balanced mixer SBMXB is not limited to the configuration shown in FIG. 6B.
  • the single-balanced mixer SBMXB may have, for example, a configuration in which the transistor RFOM is included in the differential section DIFP, or may be a configuration in which the transistor RFOM is included in the current source section ISP, for example.
  • the single-balanced mixer SBMXB is made into a single structure in which the current source unit ISP, the circuit unit ACP, the differential unit DIFF, and the load unit LP are laminated.
  • the circuit area of the balanced mixer SBMXB can be reduced.
  • the single-balanced mixer SBMXB is provided with a circuit section ACP above the current source section ISP, and a differential section DIFF is provided above the circuit section ACP.
  • the load unit LP may be provided above the unit DIFF.
  • the transistor contained in the layer SIL is applied to the Si transistor, and the layer OSL is formed. It is preferable to apply the included transistor to the OS transistor. That is, it is preferable to apply an OS transistor as the transistor OM1, the transistor OM1r, and the transistor RFOM, and to apply the Si transistor as the transistor (for example, the transistor Itr) included in the current source ISP.
  • the single-balanced mixer SBMXB of FIG. 6B is not limited to the laminated structure shown in FIG. 8A.
  • the circuit unit ACP is included in the layer OSL.
  • the circuit unit ACP is provided above the current source unit ISP, and the circuit unit ACP and the current source unit ISP are included in the layer SIL. It may be configured (not shown). That is, an OS transistor may be applied as the transistor OM1 and the transistor OM1r, and a Si transistor may be applied as the transistor and the transistor RFOM included in the current source ISP.
  • the layer OSL may be configured so that the circuit unit ACP and the differential unit DIFP are not stacked on each other.
  • the layer SIL may be configured so that the circuit unit ACP and the current source unit ISP are not stacked on each other.
  • FIG. 9A shows an example of a double-balanced mixer that can be applied to the down-conversion mixer DNCMX and the up-conversion mixer UPCMX.
  • the double-balanced mixer DBMXA functions as a down-conversion mixer, for example, it has a function of mixing an RF signal of a differential signal and a differential signal from a local oscillator LO to generate an IF signal of the differential signal.
  • the double-balanced mixer DBMXA has a function of mixing an IF signal and a differential signal from the local oscillator LO to generate an RF signal of the differential signal when functioning as an up-conversion mixer, for example. ..
  • the double-balanced mixer DBMXA has a transistor OM2, a transistor OM2r, a transistor OM3, a transistor OM3r, a load LE1, a load LE2, a current source IS2, and a current source IS3.
  • load LE1 and load LE2 For load LE1 and load LE2, the description of load LE1 and load LE2 possessed by the single-balanced mixer SBMXA is taken into consideration.
  • the double-balanced mixer DBMXA does not provide either the load LE1 or the load LE2.
  • the double-balanced mixer DBMXA does not provide the load LE2, and the wiring VDDL and the transistor.
  • the configuration may be such that the first terminal of the OM2r and the first terminal of the transistor OM3 are electrically connected.
  • the transistor OM2, the transistor OM2r, the transistor OM3, and the transistor OM3r are included in the differential unit DIFP as an example, and the current source IS2 and the current source IS3 are included.
  • the load LE1 and the load LE2 are included in the load unit LP as an example.
  • the double-balanced mixer DBMXB may have a configuration in which the load LE1 and / or the load LE2 are included in the differential section DIFP, may be included in the current source section ISP, or may be differential. The configuration may not be included in both the part DIFF and the current source part ISP.
  • the first terminal of the load LE1 is electrically connected to the wiring VDDL, and the second terminal of the load LE1 is electrically connected to the first terminal of the transistor OM2, the first terminal of the transistor OM3r, and the terminal IFPb. Has been done.
  • the first terminal of the load LE2 is electrically connected to the wiring VDDL, and the second terminal of the load LE2 is electrically connected to the first terminal of the transistor OM3, the first terminal of the transistor OM2r, and the terminal IFPa. Has been done.
  • the input terminal of the current source IS2 is electrically connected to the second terminal of the transistor OM2, the second terminal of the transistor OM2r, and the terminal RFPIN. Further, the output terminal of the current source IS2 is electrically connected to the wiring GNDL.
  • the input terminal of the current source IS3 is electrically connected to the second terminal of the transistor OM3, the second terminal of the transistor OM3r, and the terminal RFNIN. Further, the output terminal of the current source IS3 is electrically connected to the wiring GNDL.
  • the gate of the transistor OM2 and the gate of the transistor OM3 are electrically connected to the terminal LOPIN. Further, the gate of the transistor OM2r and the gate of the transistor OM3r are electrically connected to the terminal LONIN.
  • the terminal RFPIN and the terminal RFNIN correspond to the terminal DRFP of the down conversion mixer DNCMX in FIG.
  • an RF signal of a differential signal is input to the terminal RFPIN and the terminal RFNIN.
  • the signal input to the terminal RFNIN can be a signal whose phase of the signal input to the terminal RFPIN is advanced (or delayed) by half a wavelength.
  • This differential signal can be generated by, for example, an RF signal of a single-phase signal generated by a low-noise amplifier LNA by a single-phase differential conversion circuit (balanced unbalanced circuit, sometimes called a high-frequency transformer).
  • the double-balanced mixer DBMXA may have a configuration in which a single-phase differential conversion circuit is electrically connected to the terminal RFPIN and the terminal RFNIN (not shown).
  • the RF signal of the single-phase signal generated by the low noise amplifier LNA can be converted into a differential signal, and the differential signal can be input to the terminal RFPIN and the terminal RFNIN.
  • a single-phase RF signal output from the output terminal of the low noise amplifier LNA is input to the terminal RFPIN, and a ground potential is input to the terminal RFNIN. It may be configured to be used.
  • terminal LOPIN terminal LONIN, terminal IFPa, and terminal IFPb
  • terminal LOPIN terminal LONIN, terminal IFPa, and terminal IFPb
  • terminal LOPIN terminal LONIN, terminal IFPa, and terminal IFPb of the single-balanced mixer SBMXA.
  • the load unit LP causes a current to flow from the second terminal of the load LE1 to the first terminal of the transistor OM2 and the first terminal of the transistor OM3r by the voltage supplied from the wiring VDDL, and also causes the second terminal of the load LE2. It has a function of passing a current through the first terminal of the transistor OM2r and the first terminal of the transistor OM3.
  • the current source IS2 and the current source IS3 have a function of passing a constant current from the input terminal to the output terminal.
  • the current source IS2 and the current source IS3 for example, the current source IS shown in FIG. 6C can be applied.
  • the transistor OM2 has a signal having a voltage waveform corresponding to the voltage waveform of the signal input from the terminal RFPIN and the voltage waveform of the signal input from the terminal LOPIN (here, the first signal). It has a function of generating (called a signal). Further, as an example, the transistor OM2r is a signal having a voltage waveform corresponding to the voltage waveform of the signal input from the terminal RFPIN and the voltage waveform of the signal input from the terminal LONIN (here, referred to as a second signal). ) Has a function to generate.
  • the transistor OM3 is, for example, a signal having a voltage waveform corresponding to the voltage waveform of the signal input from the terminal RFNIN and the voltage waveform of the signal input from the terminal LOPIN (here, referred to as a third signal). ) Has a function to generate. Further, as an example, the transistor OM3r has a voltage waveform corresponding to the voltage waveform of the signal input from the terminal RFNIN and the voltage waveform of the signal input from the terminal LONIN (here, referred to as a fourth signal). ) Has a function to generate.
  • the first signal is, for example, a signal having a frequency corresponding to the product, sum, difference, etc. of the frequency of the signal input from the terminal RFPIN and the frequency of the signal input from the terminal LOPIN. be able to.
  • the second signal may be, for example, a signal having a frequency corresponding to the product, sum, difference, etc. of the frequency of the signal input from the terminal RFPIN and the frequency of the signal input from the terminal LONIN.
  • the third signal can be, for example, a signal having a frequency corresponding to the product, sum, difference, etc. of the frequency of the signal input from the terminal RFNIN and the frequency of the signal input from the terminal LOPIN.
  • the fourth signal can be, for example, a signal having a frequency corresponding to the product, sum, difference, etc. of the frequency of the signal input from the terminal RFNIN and the frequency of the signal input from the terminal LONIN.
  • the frequency conversion can be determined according to, for example, the configuration of the load unit LP.
  • the differential unit DIFF outputs the second signal and the third signal to the terminal IFPa as the first output signal, and outputs the first signal and the fourth signal to the terminal IFPb as the second output signal.
  • the first output signal and the second output signal correspond to the IF signal of the differential signal output from the terminal IFP1 of the down conversion mixer DNCMX of FIG.
  • the double-balanced mixer DBMXA is configured to output an IF signal of a differential signal, the differential signal may be converted into a single-phase signal. Therefore, the double-balanced mixer DBMXA may have a configuration in which a differential single-phase conversion circuit is electrically connected to the terminal IFPa and the terminal IFPb (not shown). With this configuration, the double-balanced mixer DBMXA can output a single-phase signal obtained by converting an IF signal which is a differential signal output from the terminal IFPa and the terminal IFPb.
  • the double-balanced mixer DBMXA can have a configuration in which a differential section DIFF and a current source section ISP are laminated in order to reduce the circuit area.
  • the laminated structure of the tabular balance domixer DBMXA has a configuration in which the differential transistor DIFP is included in the layer OSL and the current source transistor ISP is included in the layer SIL as shown in FIG. 7A
  • the differential transistor An OS transistor is applied as the transistor OM2, the transistor OM2r, the transistor OM3, and the transistor OM3r included in the DIFP
  • the Si transistor is used as the transistor (for example, the transistor Itr) included in the current source IS2 and the current source IS3. Can be applied.
  • Double-balanced mixer DBMXA of FIG. 9A As the double-balanced mixer applicable to the down-conversion mixer DNCMX, for example, the double-balanced mixer DBMXB shown in FIG. 9B may be used. Further, as the double-balanced mixer that can be applied to the up-conversion mixer UPCMX, for example, the double-balanced mixer DBMXB shown in FIG. 9B may be used.
  • the table balance domixer DBMXB will be described below. The description of the portion of the double-balanced mixer DBMXB that overlaps with that of the double-balanced mixer DBMXA will be omitted.
  • the double-balanced mixer DBMXB has a configuration of an active double-balanced mixer, and has a configuration in which a circuit unit ACP is provided on the double-balanced mixer DBMXA.
  • the circuit unit ACP has a transistor RFOM1 and a transistor RFOM2.
  • the first terminal of the transistor RFOM1 is electrically connected to the second terminal of the transistor OM2 and the second terminal of the transistor OM2r, and the second terminal of the transistor RFOM1 is electrically connected to the input terminal of the current source IS2.
  • the gate of the transistor RFOM1 is electrically connected to the terminal RFPIN.
  • the first terminal of the transistor RFOM2 is electrically connected to the second terminal of the transistor OM3 and the second terminal of the transistor OM3r, and the second terminal of the transistor RFOM2 is electrically connected to the input terminal of the current source IS3.
  • the gate of the transistor RFOM2 is electrically connected to the terminal RFNIN.
  • the configuration of the double-balanced mixer DBMXB is not limited to the configuration shown in FIG. 9B.
  • the double-balanced mixer DBMXB may have, for example, a configuration in which the transistor RFOM1 and / or the transistor RFOM2 is included in the differential section DIFP, and for example, the transistor RFOM1 and / or the transistor RFOM2 is included in the current source section ISP.
  • the configuration may be.
  • the double-balanced mixer DBMXB is doubled by having the current source unit ISP, the circuit unit ACP, the differential unit DIFF, and the load unit LP laminated.
  • the circuit area of the balanced mixer DBMXB can be reduced.
  • the layer SIL includes the current source unit ISP and the layer OSL includes the circuit unit ACP and the differential unit DIFF, as shown in FIG. 8A
  • the layer It is preferable to apply the transistor contained in the SIL to the Si transistor and the transistor contained in the layer OSL to the OS transistor. That is, an OS transistor is applied as the transistor OM2, the transistor OM2r, the transistor OM3, the transistor OM3r, the transistor RFOM1, and the transistor RFOM2, and the Si transistor is applied as the transistor (for example, the transistor Itr) included in the current source ISP. It is preferable to do so.
  • the layer SIL includes the circuit unit ACP and the current source unit ISP
  • the layer OSL includes the differential unit DIFF
  • the semiconductor device shown in FIG. 10 includes a transistor 300, a transistor 500, and a capacitive element 600.
  • 12A is a cross-sectional view of the transistor 500 in the channel length direction
  • FIG. 12B is a cross-sectional view of the transistor 500 in the channel width direction
  • FIG. 12C is a cross-sectional view of the transistor 300 in the channel width direction.
  • Transistor 500 is an OS transistor.
  • the transistor 500 has a characteristic that the off-current is small and the field effect mobility does not easily change even at a high temperature.
  • a transistor 500 as a transistor included in a semiconductor device, for example, a high-frequency receiver 100 or a down-conversion mixer DNCMX of a high-frequency transmitter / receiver 200, it is possible to realize a semiconductor device whose operating ability is not significantly reduced even at high temperatures.
  • the semiconductor device described in this embodiment includes a transistor 300, a transistor 500, and a capacitive element 600 as shown in FIG.
  • the transistor 500 is provided above the transistor 300, for example, and the capacitive element 600 is provided above the transistor 300 and the transistor 500, for example.
  • the capacitance element 600 can be the capacitance included in the high-frequency receiver 100 or the high-frequency transmitter / receiver 200 described in the above embodiment. Depending on the configuration of the high-frequency receiver 100 or the high-frequency transmitter / receiver 200, the capacitive element 600 shown in FIG. 10 may not necessarily be provided.
  • the transistor 300 is provided on the substrate 311 and has a semiconductor region 313 composed of a conductor 316, an insulator 315, and a part of the substrate 311, a low resistance region 314a functioning as a source region or a drain region, and a low resistance region 314b. ..
  • the transistor 300 can be applied to, for example, a transistor included in the high frequency receiver 100 or the high frequency transmitter / receiver 200 described in the above embodiment. Specifically, for example, it may be a transistor included in a bandpass filter BPF, an IF amplifier IFA, an analog-digital conversion circuit ADC, a local oscillator LO, or the like. Note that FIG.
  • FIG. 10 shows a configuration in which the gate of the transistor 300 is electrically connected to one of the source and drain of the transistor 500 via one of the pair of electrodes of the capacitive element 600, but high frequency reception Depending on the configuration of the machine 100 or the high frequency transmitter / receiver 200, one of the source or drain of the transistor 300 is electrically connected to one of the source or drain of the transistor 500 via one of the pair of electrodes of the capacitive element 600. In addition, one of the source and drain of the transistor 300 may be electrically connected to the gate of the transistor 500 via one of the pair of electrodes of the capacitive element 600.
  • a semiconductor substrate for example, a single crystal substrate or a silicon substrate
  • the substrate 311 it is preferable to use a semiconductor substrate (for example, a single crystal substrate or a silicon substrate) as the substrate 311.
  • the transistor 300 has the upper surface of the semiconductor region 313 and the side surface in the channel width direction covered with the conductor 316 via the insulator 315.
  • the on-characteristics of the transistor 300 can be improved by increasing the effective channel width. Further, since the contribution of the electric field of the gate electrode can be increased, the off characteristic of the transistor 300 can be improved.
  • the transistor 300 may be either a p-channel type or an n-channel type.
  • a semiconductor such as a silicon-based semiconductor in a region in which a channel of the semiconductor region 313 is formed, a region in the vicinity thereof, a low resistance region 314a serving as a source region or a drain region, a low resistance region 314b, and the like.
  • It preferably contains crystalline silicon.
  • it may be formed of a material having Ge (germanium), SiGe (silicon germanium), GaAs (gallium arsenide), GaAlAs (gallium aluminum arsenide), or the like.
  • a configuration using silicon in which the effective mass is controlled by applying stress to the crystal lattice and changing the lattice spacing may be used.
  • the transistor 300 may be a HEMT (High Electron Mobility Transistor) by using GaAs and GaAlAs or the like.
  • an element that imparts n-type conductivity such as arsenic and phosphorus, or a p-type conductivity such as boron is imparted.
  • the conductor 316 that functions as a gate electrode is a semiconductor material such as silicon, a metal material, or an alloy that contains an element that imparts n-type conductivity such as arsenic or phosphorus, or an element that imparts p-type conductivity such as boron.
  • a material or a conductive material such as a metal oxide material can be used.
  • the threshold voltage of the transistor can be adjusted by selecting the material of the conductor. Specifically, it is preferable to use a material such as titanium nitride or tantalum nitride for the conductor. Further, in order to achieve both conductivity and embedding property, it is preferable to use a metal material such as tungsten or aluminum as a laminate for the conductor, and it is particularly preferable to use tungsten in terms of heat resistance.
  • the transistor 300 shown in FIG. 10 is an example, and the transistor 300 is not limited to its structure, and an appropriate transistor may be used according to the circuit configuration and the driving method.
  • the transistor 300 may be configured in the same manner as the transistor 500 using an oxide semiconductor, as shown in FIG. The details of the transistor 500 will be described later.
  • An insulator 320, an insulator 322, an insulator 324, and an insulator 326 are laminated in this order so as to cover the transistor 300.
  • the insulator 320, the insulator 322, the insulator 324, and the insulator 326 for example, silicon oxide, silicon oxide nitride, silicon nitride oxide, silicon nitride, aluminum oxide, aluminum oxide nitride, aluminum nitride, aluminum nitride and the like can be used. Just do it.
  • silicon oxide refers to a material whose composition has a higher oxygen content than nitrogen
  • silicon nitride refers to a material whose composition has a higher nitrogen content than oxygen. Is shown.
  • aluminum nitride refers to a material whose composition has a higher oxygen content than nitrogen
  • aluminum nitride refers to a material whose composition has a higher nitrogen content than oxygen. Is shown.
  • the insulator 322 may have a function as a flattening film for flattening a step generated by a transistor 300 or the like provided below the insulator 322.
  • the upper surface of the insulator 322 may be flattened by a flattening treatment using a chemical mechanical polishing (CMP) method or the like in order to improve the flatness.
  • CMP chemical mechanical polishing
  • the insulator 324 it is preferable to use a film having a barrier property so that hydrogen and impurities do not diffuse in the region where the transistor 500 is provided from the substrate 311 or the transistor 300.
  • a film having a barrier property against hydrogen for example, silicon nitride formed by the CVC method can be used.
  • hydrogen may diffuse into a semiconductor element having an oxide semiconductor such as a transistor 500, so that the characteristics of the semiconductor element may deteriorate. Therefore, it is preferable to use a film that suppresses the diffusion of hydrogen between the transistor 500 and the transistor 300.
  • the membrane that suppresses the diffusion of hydrogen is a membrane that desorbs a small amount of hydrogen.
  • the amount of hydrogen desorbed can be analyzed using, for example, a heated desorption gas analysis method (TDS).
  • TDS heated desorption gas analysis method
  • the amount of hydrogen desorbed from the insulator 324 is the amount desorbed in terms of hydrogen atoms when the surface temperature of the film is in the range of 50 ° C. to 500 ° C. It may be 10 ⁇ 10 15 atoms / cm 2 or less, preferably 5 ⁇ 10 15 atoms / cm 2 or less.
  • the insulator 326 has a lower dielectric constant than the insulator 324.
  • the relative permittivity of the insulator 326 is preferably less than 4, more preferably less than 3.
  • the relative permittivity of the insulator 326 is preferably 0.7 times or less, more preferably 0.6 times or less, the relative permittivity of the insulator 324.
  • the capacitance element 600, the conductor 328 connected to the transistor 500, the conductor 330, and the like are embedded.
  • the conductor 328 and the conductor 330 have a function as a plug or wiring.
  • a conductor having a function as a plug or wiring may collectively give a plurality of structures the same reference numerals.
  • the wiring and the plug connected to the wiring may be integrated. That is, a part of the conductor may function as a wiring, and a part of the conductor may function as a plug.
  • each plug and wiring As the material of each plug and wiring (conductor 328, conductor 330, etc.), a conductive material such as a metal material, an alloy material, a metal nitride material, or a metal oxide material is used as a single layer or laminated. be able to. It is preferable to use a refractory material such as tungsten or molybdenum that has both heat resistance and conductivity, and it is preferable to use tungsten. Alternatively, it is preferably formed of a low resistance conductive material such as aluminum or copper. Wiring resistance can be reduced by using a low resistance conductive material.
  • a wiring layer may be provided on the insulator 326 and the conductor 330.
  • the insulator 350, the insulator 352, and the insulator 354 are laminated in this order.
  • a conductor 356 is formed on the insulator 350, the insulator 352, and the insulator 354.
  • the conductor 356 has a function as a plug or wiring for connecting to the transistor 300.
  • the conductor 356 can be provided by using the same material as the conductor 328 and the conductor 330.
  • the insulator 350 it is preferable to use an insulator having a barrier property against hydrogen, like the insulator 324.
  • the conductor 356 preferably contains a conductor having a barrier property against hydrogen.
  • a conductor having a barrier property against hydrogen is formed in the opening of the insulator 350 having a barrier property against hydrogen.
  • the conductor having a barrier property against hydrogen for example, tantalum nitride or the like may be used. Further, by laminating tantalum nitride and tungsten having high conductivity, it is possible to suppress the diffusion of hydrogen from the transistor 300 while maintaining the conductivity as wiring. In this case, it is preferable that the tantalum nitride layer having a barrier property against hydrogen has a structure in contact with the insulator 350 having a barrier property against hydrogen.
  • a wiring layer may be provided on the insulator 354 and the conductor 356.
  • the insulator 360, the insulator 362, and the insulator 364 are laminated in this order.
  • a conductor 366 is formed on the insulator 360, the insulator 362, and the insulator 364.
  • the conductor 366 has a function as a plug or wiring.
  • the conductor 366 can be provided by using the same material as the conductor 328 and the conductor 330.
  • the insulator 360 it is preferable to use an insulator having a barrier property against hydrogen, like the insulator 324.
  • the conductor 366 preferably contains a conductor having a barrier property against hydrogen.
  • a conductor having a barrier property against hydrogen is formed in the opening of the insulator 360 having a barrier property against hydrogen.
  • a wiring layer may be provided on the insulator 364 and the conductor 366.
  • the insulator 370, the insulator 372, and the insulator 374 are laminated in this order.
  • a conductor 376 is formed on the insulator 370, the insulator 372, and the insulator 374.
  • the conductor 376 has a function as a plug or wiring.
  • the conductor 376 can be provided by using the same material as the conductor 328 and the conductor 330.
  • the insulator 370 it is preferable to use an insulator having a barrier property against hydrogen, similarly to the insulator 324.
  • the conductor 376 preferably contains a conductor having a barrier property against hydrogen.
  • a conductor having a barrier property against hydrogen is formed in the opening of the insulator 370 having a barrier property against hydrogen.
  • a wiring layer may be provided on the insulator 374 and the conductor 376.
  • the insulator 380, the insulator 382, and the insulator 384 are laminated in this order.
  • a conductor 386 is formed on the insulator 380, the insulator 382, and the insulator 384.
  • the conductor 386 has a function as a plug or wiring.
  • the conductor 386 can be provided by using the same material as the conductor 328 and the conductor 330.
  • the insulator 380 it is preferable to use an insulator having a barrier property against hydrogen, like the insulator 324.
  • the conductor 386 preferably contains a conductor having a barrier property against hydrogen.
  • a conductor having a barrier property against hydrogen is formed in the opening of the insulator 380 having a barrier property against hydrogen.
  • the semiconductor device according to the present embodiment has been described. It is not limited to this.
  • the number of wiring layers similar to the wiring layer containing the conductor 356 may be three or less, or the number of wiring layers similar to the wiring layer including the conductor 356 may be five or more.
  • Insulator 510, insulator 512, insulator 514, and insulator 516 are laminated in this order on the insulator 384.
  • any of the insulator 510, the insulator 512, the insulator 514, and the insulator 516 it is preferable to use a substance having a barrier property against oxygen and hydrogen.
  • a film having a barrier property so that hydrogen and impurities do not diffuse from the area where the substrate 311 or the transistor 300 is provided to the area where the transistor 500 is provided is used. Is preferable. Therefore, the same material as the insulator 324 can be used.
  • Silicon nitride formed by the CVD method can be used as an example of a film having a barrier property against hydrogen.
  • hydrogen may diffuse into a semiconductor element having an oxide semiconductor such as a transistor 500, so that the characteristics of the semiconductor element may deteriorate. Therefore, it is preferable to use a film that suppresses the diffusion of hydrogen between the transistor 500 and the transistor 300.
  • the membrane that suppresses the diffusion of hydrogen is a membrane that desorbs a small amount of hydrogen.
  • metal oxides such as aluminum oxide, hafnium oxide, and tantalum oxide for the insulator 510 and the insulator 514.
  • aluminum oxide has a high blocking effect that does not allow the membrane to permeate both oxygen and impurities such as hydrogen and water, which are factors that change the electrical characteristics of transistors. Therefore, aluminum oxide can prevent impurities such as hydrogen and water from being mixed into the transistor 500 during and after the manufacturing process of the transistor. In addition, the release of oxygen from the oxides constituting the transistor 500 can be suppressed. Therefore, it is suitable for use as a protective film for the transistor 500.
  • the same material as the insulator 320 can be used for the insulator 512 and the insulator 516. Further, by applying a material having a relatively low dielectric constant to these insulators, it is possible to reduce the parasitic capacitance generated between the wirings.
  • a silicon oxide film, a silicon nitride film, or the like can be used as the insulator 512 and the insulator 516.
  • a conductor 518 a conductor constituting the transistor 500 (for example, a conductor 503) and the like are embedded.
  • the conductor 518 has a function as a plug or wiring for connecting to the capacitance element 600 or the transistor 300.
  • the conductor 518 can be provided by using the same material as the conductor 328 and the conductor 330.
  • the conductor 510 and the conductor 518 in the region in contact with the insulator 514 are preferably conductors having a barrier property against oxygen, hydrogen, and water.
  • the transistor 300 and the transistor 500 can be separated by a layer having a barrier property against oxygen, hydrogen, and water, and the diffusion of hydrogen from the transistor 300 to the transistor 500 can be suppressed.
  • a transistor 500 is provided above the insulator 512.
  • the transistor 500 includes a conductor 503 arranged so as to be embedded in the insulator 514 and the insulator 516, and an insulator arranged on the insulator 516 and the insulator 503.
  • 520 insulator 522 placed on insulator 520
  • insulator 524 placed on insulator 522
  • oxide 530a placed on insulator 524
  • oxide 530a oxide 530b
  • the oxide 530b arranged on the oxide 530b, the conductor 542a and the conductor 542b arranged apart from each other on the oxide 530b, and the conductor 542a and the conductor 542b arranged on the conductor 542a and the conductor 542b.
  • the oxide 530c arranged on the bottom surface and the side surface of the opening, the insulator 550 arranged on the forming surface of the oxide 530c, and the forming surface of the insulator 550. It has an arranged conductor 560 and.
  • the insulator 544 is arranged between the oxide 530a, the oxide 530b, the conductor 542a, and the conductor 542b, and the insulator 580.
  • the conductor 560 includes a conductor 560a provided inside the insulator 550 and a conductor 560b provided so as to be embedded inside the conductor 560a. It is preferable to have.
  • the insulator 574 is arranged on the insulator 580, the conductor 560, and the insulator 550.
  • oxide 530a, oxide 530b, and oxide 530c may be collectively referred to as oxide 530.
  • the transistor 500 shows a configuration in which three layers of oxide 530a, oxide 530b, and oxide 530c are laminated in a region where a channel is formed and in the vicinity thereof.
  • One aspect of the present invention is this. It is not limited to.
  • a single layer of oxide 530b, a two-layer structure of oxide 530b and oxide 530a, a two-layer structure of oxide 530b and oxide 530c, or a laminated structure of four or more layers may be provided.
  • the conductor 560 is shown as a two-layer laminated structure, but one aspect of the present invention is not limited to this.
  • the conductor 560 may have a single-layer structure or a laminated structure of three or more layers.
  • the transistor 500 shown in FIGS. 10, 12A, and 12B is an example, and the transistor 500 is not limited to the structure thereof, and an appropriate transistor may be used according to the circuit configuration and the driving method.
  • the conductor 560 functions as a gate electrode of the transistor, and the conductor 542a and the conductor 542b function as a source electrode or a drain electrode, respectively.
  • the conductor 560 is formed so as to be embedded in the opening of the insulator 580 and the region sandwiched between the conductor 542a and the conductor 542b.
  • the arrangement of the conductor 560, the conductor 542a and the conductor 542b is self-aligned with respect to the opening of the insulator 580. That is, in the transistor 500, the gate electrode can be arranged in a self-aligned manner between the source electrode and the drain electrode. Therefore, since the conductor 560 can be formed without providing the alignment margin, the occupied area of the transistor 500 can be reduced. As a result, the semiconductor device can be miniaturized and highly integrated.
  • the conductor 560 is formed in a region between the conductor 542a and the conductor 542b in a self-aligned manner, the conductor 560 does not have a region that overlaps with the conductor 542a or the conductor 542b. Thereby, the parasitic capacitance formed between the conductor 560 and the conductors 542a and 542b can be reduced. Therefore, the switching speed of the transistor 500 can be improved and a high frequency characteristic can be provided.
  • the conductor 560 may function as a first gate (also referred to as a top gate) electrode. Further, the conductor 503 may function as a second gate (also referred to as a bottom gate) electrode.
  • the threshold voltage of the transistor 500 can be controlled by changing the potential applied to the conductor 503 independently of the potential applied to the conductor 560 without interlocking with it. In particular, by applying a negative potential to the conductor 503, the threshold voltage of the transistor 500 can be made larger than 0 V, and the off-current can be reduced. Therefore, when a negative potential is applied to the conductor 503, the drain current when the potential applied to the conductor 560 is 0 V can be made smaller than when it is not applied.
  • the conductor 503 is arranged so as to overlap the oxide 530 and the conductor 560. As a result, when a potential is applied to the conductor 560 and the conductor 503, the electric field generated from the conductor 560 and the electric field generated from the conductor 503 are connected to cover the channel forming region formed in the oxide 530. Can be done.
  • the structure of the transistor that electrically surrounds the channel formation region by the electric fields of the first gate electrode and the second gate electrode is referred to as a surroundd channel (S-channel) structure.
  • the conductor 503 has the same configuration as the conductor 518, and the conductor 503a is formed in contact with the inner wall of the opening of the insulator 514 and the insulator 516, and the conductor 503b is further formed inside.
  • the transistor 500 shows a configuration in which the conductor 503a and the conductor 503b are laminated, one aspect of the present invention is not limited to this.
  • the conductor 503 may be provided as a single layer or a laminated structure having three or more layers.
  • a conductive material for the conductor 503a which has a function of suppressing the diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, and copper atoms (the above impurities are difficult to permeate).
  • a conductive material having a function of suppressing the diffusion of oxygen for example, at least one oxygen atom, oxygen molecule, etc.
  • the function of suppressing the diffusion of impurities or oxygen is a function of suppressing the diffusion of any one or all of the above impurities or the above oxygen.
  • the conductor 503a since the conductor 503a has a function of suppressing the diffusion of oxygen, it is possible to prevent the conductor 503b from being oxidized and the conductivity from being lowered.
  • the conductor 503 also functions as a wiring, it is preferable to use a highly conductive conductive material containing tungsten, copper, or aluminum as a main component for the conductor 503b.
  • the conductor 503b is shown as a single layer, it may have a laminated structure, for example, titanium or titanium nitride may be laminated with the conductive material.
  • the insulator 520, the insulator 522, and the insulator 524 have a function as a second gate insulating film.
  • the insulator 524 in contact with the oxide 530 it is preferable to use an insulator containing more oxygen than oxygen satisfying the stoichiometric composition. That is, it is preferable that the insulator 524 is formed with an excess oxygen region. By providing such an insulator containing excess oxygen in contact with the oxide 530, oxygen deficiency in the oxide 530 can be reduced and the reliability of the transistor 500 can be improved.
  • the insulator having an excess oxygen region it is preferable to use an oxide material in which a part of oxygen is desorbed by heating.
  • Oxides that desorb oxygen by heating are those in which the amount of oxygen desorbed in terms of oxygen atoms is 1.0 ⁇ 10 18 atoms / cm 3 or more, preferably 1 in TDS (Thermal Desolation Spectroscopy) analysis.
  • the surface temperature of the film during the TDS analysis is preferably in the range of 100 ° C. or higher and 700 ° C. or lower, or 100 ° C. or higher and 400 ° C. or lower.
  • the insulator having the excess oxygen region and the oxide 530 may be brought into contact with each other to perform one or more of heat treatment, microwave treatment, or RF treatment.
  • heat treatment microwave treatment, or RF treatment.
  • water or hydrogen in the oxide 530 can be removed.
  • reactions occur which bonds VoH is disconnected, when other words happening reaction of "V O H ⁇ V O + H", can be dehydrogenated.
  • the hydrogen generated as oxygen combines with H 2 O, it may be removed from the oxide 530 or oxide 530 near the insulator.
  • a part of hydrogen may be diffused or captured (also referred to as gettering) in the conductor 542a and the conductor 542b.
  • the microwave processing for example, it is preferable to use an apparatus having a power source for generating high-density plasma or an apparatus having a power source for applying RF to the substrate side.
  • an apparatus having a power source for generating high-density plasma for example, by using a gas containing oxygen and using a high-density plasma, high-density oxygen radicals can be generated, and by applying RF to the substrate side, the oxygen radicals generated by the high-density plasma can be generated.
  • the pressure may be 133 Pa or more, preferably 200 Pa or more, and more preferably 400 Pa or more.
  • oxygen and argon are used as the gas to be introduced into the apparatus for performing microwave treatment, and the oxygen flow rate ratio (O 2 / (O 2 + Ar)) is 50% or less, preferably 10% or more and 30. It is recommended to use less than%.
  • the heat treatment may be performed, for example, at 100 ° C. or higher and 450 ° C. or lower, more preferably 350 ° C. or higher and 400 ° C. or lower.
  • the heat treatment is performed in an atmosphere of nitrogen gas or an inert gas, or an atmosphere containing 10 ppm or more, 1% or more, or 10% or more of an oxidizing gas.
  • the heat treatment is preferably performed in an oxygen atmosphere.
  • oxygen can be supplied to the oxide 530 to reduce oxygen deficiency ( VO ).
  • the heat treatment may be performed in a reduced pressure state.
  • the heat treatment may be carried out in an atmosphere containing 10 ppm or more, 1% or more, or 10% or more of an oxidizing gas in order to supplement the desorbed oxygen after the heat treatment in an atmosphere of nitrogen gas or an inert gas.
  • the heat treatment may be performed in an atmosphere containing 10 ppm or more, 1% or more, or 10% or more of the oxidizing gas, and then the heat treatment may be continuously performed in an atmosphere of nitrogen gas or an inert gas.
  • the insulator 524 has an excess oxygen region, it is preferable that the insulator 522 has a function of suppressing the diffusion of oxygen (for example, oxygen atom, oxygen molecule, etc.) (the oxygen is difficult to permeate).
  • oxygen for example, oxygen atom, oxygen molecule, etc.
  • the insulator 522 has a function of suppressing the diffusion of oxygen and impurities, the oxygen contained in the oxide 530 does not diffuse to the insulator 520 side, which is preferable. Further, it is possible to suppress the conductor 503 from reacting with the oxygen contained in the insulator 524 and the oxide 530.
  • the insulator 522 is, for example, aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate), tantalum oxide, zirconium oxide, lead zircate titanate (PZT), strontium titanate (SrTIO 3 ), or It is preferable to use an insulator containing a so-called high-k material such as (Ba, Sr) TiO 3 (BST) in a single layer or in a laminated state.
  • a so-called high-k material such as (Ba, Sr) TiO 3 (BST)
  • an insulator containing oxides of one or both of aluminum and hafnium which are insulating materials having a function of suppressing diffusion of impurities and oxygen (the above oxygen is difficult to permeate).
  • the insulator containing one or both oxides of aluminum and hafnium it is preferable to use aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate) and the like.
  • the insulator 522 is formed by using such a material, the insulator 522 suppresses the release of oxygen from the oxide 530 and the mixing of impurities such as hydrogen from the peripheral portion of the transistor 500 into the oxide 530. Acts as a layer.
  • aluminum oxide, bismuth oxide, germanium oxide, niobium oxide, silicon oxide, titanium oxide, tungsten oxide, yttrium oxide, and zirconium oxide may be added to these insulators.
  • these insulators may be nitrided. Silicon oxide, silicon oxide or silicon nitride may be laminated on the above insulator.
  • the insulator 520 is thermally stable.
  • silicon oxide and silicon oxynitride are suitable because they are thermally stable.
  • an insulator made of high-k material and silicon oxide or silicon oxide nitride an insulator 520 having a laminated structure that is thermally stable and has a high relative permittivity can be obtained.
  • the insulator 520, the insulator 522, and the insulator 524 are shown as the second gate insulating film having a three-layer laminated structure, but the second one.
  • the gate insulating film may have a single layer, two layers, or a laminated structure of four or more layers.
  • the laminated structure is not limited to the same material, and may be a laminated structure made of different materials.
  • oxide 530 a metal oxide that functions as an oxide semiconductor for the oxide 530 including the channel forming region.
  • oxide 530 In-M-Zn oxide (element M is aluminum, gallium, yttrium, copper, vanadium, beryllium, boron, titanium, iron, nickel, germanium, zirconium, molybdenum, lantern, cerium, neodymium).
  • Hafnium, tantalum, tungsten, magnesium, etc. (one or more) and the like may be used.
  • the In-M-Zn oxide that can be applied as the oxide 530 is preferably CAAC-OS (C-Axis Aligned Crystalline Oxide Semiconductor) and CAC-OS (Cloud-Aligned Composite Oxide Semiconductor). Further, as the oxide 530, In—Ga oxide, In—Zn oxide, In oxide and the like may be used.
  • a metal oxide having a low carrier concentration for the transistor 500 it is preferable to use a metal oxide having a low carrier concentration for the transistor 500.
  • the impurity concentration in the metal oxide may be lowered to lower the defect level density.
  • a low impurity concentration and a low defect level density is referred to as high-purity intrinsic or substantially high-purity intrinsic.
  • impurities in the metal oxide include hydrogen, nitrogen, alkali metal, alkaline earth metal, iron, nickel, silicon and the like.
  • hydrogen contained in a metal oxide reacts with oxygen bonded to a metal atom to become water, which may form an oxygen deficiency in the metal oxide.
  • oxygen vacancies and hydrogen combine to form a V O H.
  • V O H acts as a donor, sometimes electrons serving as carriers are generated.
  • a part of hydrogen may be combined with oxygen that is bonded to a metal atom to generate an electron as a carrier. Therefore, a transistor using a metal oxide containing a large amount of hydrogen tends to have a normally-on characteristic.
  • the metal oxide since hydrogen in the metal oxide is easily moved by stress such as heat and electric field, if the metal oxide contains a large amount of hydrogen, the reliability of the transistor may be deteriorated.
  • the highly purified intrinsic or substantially highly purified intrinsic it is preferable that the highly purified intrinsic or substantially highly purified intrinsic.
  • the impurities such as hydrogen (dehydration, may be described as dehydrogenation.) It is important to supply oxygen to the metal oxide to compensate for the oxygen deficiency (sometimes referred to as dehydrogenation treatment).
  • the metal oxide impurities is sufficiently reduced such V O H By using the channel formation region of the transistor, it is possible to have stable electrical characteristics.
  • a defect containing hydrogen in an oxygen deficiency can function as a donor of a metal oxide.
  • the carrier concentration may be evaluated instead of the donor concentration. Therefore, in the present specification and the like, as a parameter of the metal oxide, a carrier concentration assuming a state in which an electric field is not applied may be used instead of the donor concentration. That is, the "carrier concentration" described in the present specification and the like may be paraphrased as the "donor concentration".
  • the hydrogen concentration obtained by secondary ion mass spectrometry is less than 1 ⁇ 10 20 atoms / cm 3 , preferably 1 ⁇ 10 19 atoms / cm. It is less than 3 , more preferably less than 5 ⁇ 10 18 atoms / cm 3 , and even more preferably less than 1 ⁇ 10 18 atoms / cm 3 .
  • the metal oxide is a semiconductor having a high band gap and is intrinsic (also referred to as type I) or substantially intrinsic, and has a channel forming region.
  • the carrier concentration of the metal oxide is preferably less than 1 ⁇ 10 18 cm -3 , more preferably less than 1 ⁇ 10 17 cm -3 , and further preferably less than 1 ⁇ 10 16 cm -3. It is preferably less than 1 ⁇ 10 13 cm -3 , even more preferably less than 1 ⁇ 10 12 cm -3 .
  • the lower limit of the carrier concentration of the metal oxide in the channel formation region is not particularly limited, but may be, for example, 1 ⁇ 10 -9 cm -3 .
  • the oxygen in the oxide 530 diffuses to the conductor 542a and the conductor 542b due to the contact between the conductor 542a and the conductor 542b and the oxide 530, and the conductor The 542a and the conductor 542b may be oxidized. It is highly probable that the conductivity of the conductor 542a and the conductor 542b will decrease due to the oxidation of the conductor 542a and the conductor 542b.
  • the diffusion of oxygen in the oxide 530 to the conductors 542a and 542b can be rephrased as the conductors 542a and 542b absorbing the oxygen in the oxide 530.
  • the oxide 530 diffuses into the conductor 542a and the conductor 542b, so that a different layer is formed between the conductor 542a and the oxide 530b and between the conductor 542b and the oxide 530b. May be done. Since the different layer contains more oxygen than the conductor 542a and the conductor 542b, it is presumed that the different layer has an insulating property.
  • the three-layer structure of the conductor 542a or the conductor 542b, the different layer, and the oxide 530b can be regarded as a three-layer structure composed of a metal-insulator-semiconductor, and MIS (Metal-Insulator-). It may be called a Semiconductor) structure, or it may be called a diode junction structure mainly composed of a MIS structure.
  • the different layer is not limited to being formed between the conductor 542a and the conductor 542b and the oxide 530b.
  • the different layer is formed between the conductor 542a and the conductor 542b and the oxide 530c. It may be formed between the conductor 542a and the conductor 542b and the oxide 530b, or between the conductor 542a and the conductor 542b and the oxide 530c.
  • the metal oxide that functions as a channel forming region in the oxide 530 it is preferable to use a metal oxide having a band gap of 2 eV or more, preferably 2.5 eV or more. As described above, by using a metal oxide having a large bandgap, the off-current of the transistor can be reduced.
  • the oxide 530 can suppress the diffusion of impurities from the structure formed below the oxide 530a to the oxide 530b. Further, by having the oxide 530c on the oxide 530b, it is possible to suppress the diffusion of impurities into the oxide 530b from the structure formed above the oxide 530c.
  • the oxide 530 has a laminated structure of a plurality of oxide layers having different atomic number ratios of each metal atom.
  • the atomic number ratio of the element M in the constituent elements is larger than the atomic number ratio of the element M in the constituent elements in the metal oxide used in the oxide 530b.
  • the atomic number ratio of the element M to In is preferably larger than the atomic number ratio of the element M to In in the metal oxide used for the oxide 530b.
  • the atomic number ratio of In to the element M is preferably larger than the atomic number ratio of In to the element M in the metal oxide used for the oxide 530a.
  • the oxide 530c a metal oxide that can be used for the oxide 530a or the oxide 530b can be used.
  • the atomic number ratio of In to the element M in the metal oxide used for the oxide 530a is smaller than the atomic number ratio of In to the element M in the metal oxide used for the oxide 530b
  • a metal oxide having a composition in the vicinity of any one can be used.
  • oxides 530a, oxides 530b, and oxides 530c so as to satisfy the above-mentioned atomic number ratio relationship.
  • the above composition indicates the atomic number ratio in the oxide formed on the substrate or the atomic number ratio in the sputtering target.
  • the composition of the oxide 530b it is preferable to increase the ratio of In because the on-current of the transistor, the mobility of the field effect, and the like can be increased.
  • the energy at the lower end of the conduction band of the oxide 530a and the oxide 530c is higher than the energy at the lower end of the conduction band of the oxide 530b.
  • the electron affinity of the oxide 530a and the oxide 530c is smaller than the electron affinity of the oxide 530b.
  • the energy level at the lower end of the conduction band changes gently.
  • the energy level at the lower end of the conduction band at the junction of the oxide 530a, the oxide 530b, and the oxide 530c is continuously changed or continuously bonded.
  • the oxide 530a and the oxide 530b, and the oxide 530b and the oxide 530c have a common element (main component) other than oxygen, so that a mixed layer having a low defect level density is formed.
  • a common element (main component) other than oxygen so that a mixed layer having a low defect level density is formed.
  • the oxide 530b is an In-Ga-Zn oxide, In-Ga-Zn oxide, Ga-Zn oxide, gallium oxide or the like may be used as the oxide 530a and the oxide 530c.
  • the main path of the carrier is oxide 530b.
  • the defect level density at the interface between the oxide 530a and the oxide 530b and the interface between the oxide 530b and the oxide 530c can be lowered. Therefore, the influence of interfacial scattering on carrier conduction is reduced, and the transistor 500 can obtain a high on-current.
  • a conductor 542a and a conductor 542b that function as a source electrode and a drain electrode are provided on the oxide 530b.
  • Examples of the conductor 542a and the conductor 542b include aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium, indium, and ruthenium. , Iridium, strontium, lanthanum, or an alloy containing the above-mentioned metal element as a component, or an alloy in which the above-mentioned metal element is combined is preferably used.
  • tantalum nitride, titanium nitride, tungsten, nitrides containing titanium and aluminum, nitrides containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxides containing strontium and ruthenium, oxides containing lanthanum and nickel, etc. are used. Is preferable.
  • tantalum nitride, titanium nitride, nitrides containing titanium and aluminum, nitrides containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxides containing strontium and ruthenium, and oxides containing lanthanum and nickel are difficult to oxidize.
  • a metal nitride film such as tantalum nitride is preferable because it has a barrier property against hydrogen or oxygen.
  • the conductor 542a and the conductor 542b are shown as a single-layer structure, but a laminated structure of two or more layers may be used.
  • a tantalum nitride film and a tungsten film may be laminated.
  • the titanium film and the aluminum film may be laminated.
  • a two-layer structure in which an aluminum film is laminated on a tungsten film a two-layer structure in which a copper film is laminated on a copper-magnesium-aluminum alloy film, a two-layer structure in which a copper film is laminated on a titanium film, and a tungsten film. It may have a two-layer structure in which copper films are laminated.
  • a three-layer structure, a molybdenum film or a molybdenum film or a titanium film or a titanium nitride film is superposed on the titanium film or the titanium nitride film and an aluminum film or a copper film is laminated, and a titanium film or a titanium nitride film is further formed on the aluminum film or the copper film.
  • a molybdenum nitride film and an aluminum film or a copper film are laminated on the molybdenum film or the molybdenum nitride film, and a molybdenum film or a molybdenum nitride film is further formed on the aluminum film or the copper film.
  • a transparent conductive material containing indium oxide, tin oxide or zinc oxide may be used.
  • a region 543a and a region 543b may be formed as a low resistance region at the interface of the oxide 530 with the conductor 542a (conductor 542b) and its vicinity.
  • the region 543a functions as one of the source region or the drain region
  • the region 543b functions as the other of the source region or the drain region.
  • a channel forming region is formed in a region sandwiched between the region 543a and the region 543b.
  • the oxygen concentration in the region 543a (region 543b) may be reduced. Further, in the region 543a (region 543b), a metal compound layer containing the metal contained in the conductor 542a (conductor 542b) and the component of the oxide 530 may be formed. In such a case, the carrier concentration in the region 543a (region 543b) increases, and the region 543a (region 543b) becomes a low resistance region.
  • the insulator 544 is provided so as to cover the conductor 542a and the conductor 542b, and suppresses the oxidation of the conductor 542a and the conductor 542b. At this time, the insulator 544 may be provided so as to cover the side surface of the oxide 530 and come into contact with the insulator 524.
  • insulator 544 a metal oxide containing one or more selected from hafnium, aluminum, gallium, yttrium, zirconium, tungsten, titanium, tantalum, nickel, germanium, neodymium, lantern, magnesium, etc. Can be used. Further, as the insulator 544, silicon nitride oxide, silicon nitride or the like can also be used.
  • the insulator 544 it is preferable to use aluminum or an oxide containing one or both oxides of hafnium, such as aluminum oxide, hafnium oxide, aluminum, and an oxide containing hafnium (hafnium aluminate). ..
  • hafnium aluminate has higher heat resistance than the hafnium oxide film. Therefore, it is preferable because it is difficult to crystallize in the heat treatment in the subsequent step.
  • the conductors 542a and 542b are made of a material having oxidation resistance, or if the conductivity does not significantly decrease even if oxygen is absorbed, the insulator 544 is not an essential configuration. It may be appropriately designed according to the desired transistor characteristics.
  • the insulator 544 By having the insulator 544, it is possible to prevent impurities such as water and hydrogen contained in the insulator 580 from diffusing into the oxide 530b via the oxide 530c and the insulator 550. Further, it is possible to suppress the oxidation of the conductor 560 due to the excess oxygen contained in the insulator 580.
  • the insulator 550 functions as a first gate insulating film.
  • the insulator 550 is preferably arranged in contact with the inside (upper surface and side surface) of the oxide 530c.
  • the insulator 550 is preferably formed by using an insulator that contains excess oxygen and releases oxygen by heating, similarly to the above-mentioned insulator 524.
  • silicon oxide having excess oxygen silicon oxide, silicon nitride, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, carbon, silicon oxide to which nitrogen is added, and vacancies are used.
  • Silicon oxide having can be used.
  • silicon oxide and silicon nitride nitride are preferable because they are stable against heat.
  • oxygen can be effectively applied from the insulator 550 through the oxide 530c to the channel forming region of the oxide 530b. Can be supplied. Further, similarly to the insulator 524, it is preferable that the concentration of impurities such as water or hydrogen in the insulator 550 is reduced.
  • the film thickness of the insulator 550 is preferably 1 nm or more and 20 nm or less.
  • a metal oxide may be provided between the insulator 550 and the conductor 560.
  • the metal oxide preferably suppresses oxygen diffusion from the insulator 550 to the conductor 560.
  • the diffusion of excess oxygen from the insulator 550 to the conductor 560 is suppressed. That is, it is possible to suppress a decrease in the amount of excess oxygen supplied to the oxide 530.
  • oxidation of the conductor 560 due to excess oxygen can be suppressed.
  • a material that can be used for the insulator 544 may be used.
  • the insulator 550 may have a laminated structure as in the case of the second gate insulating film.
  • an insulator that functions as a gate insulating film is made of a high-k material and heat.
  • the conductor 560 that functions as the first gate electrode is shown as a two-layer structure in FIGS. 12A and 12B, but may have a single-layer structure or a laminated structure of three or more layers.
  • Conductor 560a is a hydrogen atom, a hydrogen molecule, a water molecule, a nitrogen atom, a nitrogen molecule, nitric oxide molecule (N 2 O, NO, etc. NO 2), conductive having a function of suppressing the diffusion of impurities such as copper atoms It is preferable to use a material. Alternatively, it is preferable to use a conductive material having a function of suppressing the diffusion of oxygen (for example, at least one oxygen atom, oxygen molecule, etc.). Since the conductor 560a has a function of suppressing the diffusion of oxygen, it is possible to prevent the conductor 560b from being oxidized by the oxygen contained in the insulator 550 to reduce the conductivity.
  • the conductive material having a function of suppressing the diffusion of oxygen for example, tantalum, tantalum nitride, ruthenium, ruthenium oxide and the like are preferably used.
  • an oxide semiconductor applicable to the oxide 530 can be used as the conductor 560a. In that case, by forming the conductor 560b into a film by a sputtering method, the electric resistance value of the conductor 560a can be lowered to form a conductor. This can be called an OC (Oxide Conductor) electrode.
  • the conductor 560b it is preferable to use a conductive material containing tungsten, copper, or aluminum as a main component. Further, since the conductor 560b also functions as wiring, it is preferable to use a conductor having high conductivity. For example, a conductive material containing tungsten, copper, or aluminum as a main component can be used. Further, the conductor 560b may have a laminated structure, for example, a laminated structure of titanium or titanium nitride and the conductive material.
  • the insulator 580 is provided on the conductor 542a and the conductor 542b via the insulator 544.
  • the insulator 580 preferably has an excess oxygen region.
  • silicon, resin, or the like silicon oxide and silicon oxide nitride are preferable because they are thermally stable.
  • silicon oxide and silicon oxide having pores are preferable because an excess oxygen region can be easily formed in a later step.
  • the insulator 580 preferably has an excess oxygen region. By providing the insulator 580 from which oxygen is released by heating in contact with the oxide 530c, the oxygen in the insulator 580 can be efficiently supplied to the oxide 530 through the oxide 530c. It is preferable that the concentration of impurities such as water and hydrogen in the insulator 580 is reduced.
  • the opening of the insulator 580 is formed so as to overlap the region between the conductor 542a and the conductor 542b.
  • the conductor 560 is formed so as to be embedded in the opening of the insulator 580 and the region sandwiched between the conductor 542a and the conductor 542b.
  • the conductor 560 When miniaturizing a semiconductor device, it is required to shorten the gate length, but it is necessary to prevent the conductivity of the conductor 560 from decreasing. Therefore, if the film thickness of the conductor 560 is increased, the conductor 560 may have a shape having a high aspect ratio. In the present embodiment, since the conductor 560 is provided so as to be embedded in the opening of the insulator 580, even if the conductor 560 has a shape having a high aspect ratio, the conductor 560 is formed without collapsing during the process. Can be done.
  • the insulator 574 is preferably provided in contact with the upper surface of the insulator 580, the upper surface of the conductor 560, and the upper surface of the insulator 550.
  • an excess oxygen region can be provided in the insulator 550 and the insulator 580.
  • oxygen can be supplied into the oxide 530 from the excess oxygen region.
  • the insulator 574 use one or more metal oxides selected from hafnium, aluminum, gallium, yttrium, zirconium, tungsten, titanium, tantalum, nickel, germanium, magnesium and the like. Can be done.
  • the aluminum oxide film formed by the sputtering method can have a function as a barrier film for impurities such as hydrogen as well as an oxygen supply source.
  • the insulator 581 that functions as an interlayer film on the insulator 574.
  • the insulator 581 preferably has a reduced concentration of impurities such as water or hydrogen in the film.
  • the conductor 540a and the conductor 540b are arranged in the openings formed in the insulator 581, the insulator 574, the insulator 580, and the insulator 544.
  • the conductor 540a and the conductor 540b are provided so as to face each other with the conductor 560 interposed therebetween.
  • the conductor 540a and the conductor 540b have the same configuration as the conductor 546 and the conductor 548 described later.
  • An insulator 582 is provided on the insulator 581.
  • the insulator 582 it is preferable to use a substance having a barrier property against oxygen and hydrogen. Therefore, the same material as the insulator 514 can be used for the insulator 582.
  • a metal oxide such as aluminum oxide, hafnium oxide, and tantalum oxide for the insulator 582.
  • aluminum oxide has a high blocking effect that does not allow the membrane to permeate both oxygen and impurities such as hydrogen and water, which are factors that change the electrical characteristics of transistors. Therefore, aluminum oxide can prevent impurities such as hydrogen and water from being mixed into the transistor 500 during and after the manufacturing process of the transistor. In addition, the release of oxygen from the oxides constituting the transistor 500 can be suppressed. Therefore, it is suitable for use as a protective film for the transistor 500.
  • an insulator 586 is provided on the insulator 582.
  • the same material as the insulator 320 can be used. Further, by applying a material having a relatively low dielectric constant to these insulators, it is possible to reduce the parasitic capacitance generated between the wirings.
  • a silicon oxide film, a silicon nitride film, or the like can be used as the insulator 586.
  • the insulator 520, the insulator 522, the insulator 524, the insulator 544, the insulator 580, the insulator 574, the insulator 581, the insulator 582, and the insulator 586 include the conductor 546 and the conductor 548. Is embedded.
  • the conductor 546 and the conductor 548 have a function as a plug or wiring for connecting to the capacitance element 600, the transistor 500, or the transistor 300.
  • the conductor 546 and the conductor 548 can be provided by using the same material as the conductor 328 and the conductor 330.
  • an opening may be formed so as to surround the transistor 500, and an insulator having a high barrier property to hydrogen or water may be formed so as to cover the opening.
  • an insulator having a high barrier property to hydrogen or water By wrapping the transistor 500 with the above-mentioned insulator having a high barrier property, it is possible to prevent water and hydrogen from entering from the outside.
  • a plurality of transistors 500 may be put together and wrapped with an insulator having a high barrier property against hydrogen or water.
  • an opening is formed so as to surround the transistor 500, for example, an opening reaching the insulator 514 or the insulator 522 is formed, and the above-mentioned insulator having a high barrier property is provided so as to be in contact with the insulator 514 or the insulator 522.
  • the insulator having a high barrier property to hydrogen or water for example, the same material as the insulator 522 may be used.
  • the capacitive element 600 has a conductor 610, a conductor 620, and an insulator 630.
  • the conductor 612 may be provided on the conductor 546 and the conductor 548.
  • the conductor 612 has a function as a plug or wiring for connecting to the transistor 500.
  • the conductor 610 has a function as an electrode of the capacitive element 600.
  • the conductor 612 and the conductor 610 can be formed at the same time.
  • the conductor 612 and the conductor 610 include a metal film containing an element selected from molybdenum, titanium, tantalum, tungsten, aluminum, copper, chromium, neodymium, and scandium, or a metal nitride film containing the above-mentioned elements as components.
  • a metal nitride film, titanium nitride film, molybdenum nitride film, tungsten nitride film and the like can be used.
  • indium tin oxide, indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, indium zinc oxide, and silicon oxide are added. It is also possible to apply a conductive material such as indium tin oxide.
  • the conductor 612 and the conductor 610 have a single-layer structure, but the structure is not limited to this, and a laminated structure of two or more layers may be used.
  • a conductor having a barrier property and a conductor having a high adhesion to a conductor having a high conductivity may be formed between a conductor having a barrier property and a conductor having a high conductivity.
  • the conductor 620 is provided so as to overlap with the conductor 610 via the insulator 630.
  • a conductive material such as a metal material, an alloy material, or a metal oxide material can be used. It is preferable to use a refractory material such as tungsten or molybdenum that has both heat resistance and conductivity, and it is particularly preferable to use tungsten.
  • tungsten When it is formed at the same time as another structure such as a conductor, Cu (copper), Al (aluminum), or the like, which are low resistance metal materials, may be used.
  • An insulator 650 is provided on the conductor 620 and the insulator 630.
  • the insulator 650 can be provided by using the same material as the insulator 320. Further, the insulator 650 may function as a flattening film that covers the uneven shape below the insulator 650.
  • FIGS. 13A and 13B are modifications of the transistor 500 shown in FIGS. 12A and 12B.
  • FIG. 13A is a cross-sectional view of the transistor 500 in the channel length direction
  • FIG. 13B is a channel width direction of the transistor 500. It is a cross-sectional view of.
  • the configurations shown in FIGS. 13A and 13B can also be applied to other transistors included in the semiconductor device of one aspect of the present invention, such as the transistor 300.
  • the transistor 500 having the configuration shown in FIGS. 13A and 13B differs from the transistor 500 having the configuration shown in FIGS. 12A and 12B in that it does not have the oxide 530c. Therefore, the insulator 550 is arranged on the bottom surface and the side surface of the opening formed between the conductor 542a and the conductor 542b of the insulator 580, and the conductor 560 is formed on the forming surface of the insulator 550. Is placed.
  • the transistor 500 having the configuration shown in FIGS. 13A and 13B does not have the oxide 530c, the parasitic capacitance between the oxide 530c and the conductor 560 can be eliminated via the insulator 550. As a result, the operating frequency of the transistor 500 can be increased.
  • the circuit can handle an AC voltage having a high frequency.
  • FIGS. 14A and 14B are modifications of the transistor 500 shown in FIGS. 12A and 12B, which are different from FIGS. 13A and 13B, and FIG. 14A is a cross-sectional view of the transistor 500 in the channel length direction. 14B is a cross-sectional view of the transistor 500 in the channel width direction.
  • the configuration shown in FIGS. 14A and 14B can also be applied to other transistors included in the semiconductor device of one aspect of the present invention, such as the transistor 300.
  • the transistor 500 having the configuration shown in FIGS. 14A and 14B is different from the transistor 500 having the configuration shown in FIGS. 12A and 12B in that it has an insulator 402 and an insulator 404. Further, it is different from the transistor 500 having the configuration shown in FIGS. 12A and 12B in that the insulator 552 is provided in contact with the side surface of the conductor 540a and the insulator 552 is provided in contact with the side surface of the conductor 540b. Further, it is different from the transistor 500 having the configuration shown in FIGS. 12A and 12B in that it does not have the insulator 520.
  • an insulator 402 is provided on the insulator 512. Further, the insulator 404 is provided on the insulator 574 and on the insulator 402.
  • an insulator 514, an insulator 516, an insulator 522, an insulator 524, an insulator 544, an insulator 580, and an insulator 574 are provided, and the insulator is provided.
  • the structure is such that 404 covers them. That is, the insulator 404 includes an upper surface of the insulator 574, a side surface of the insulator 574, a side surface of the insulator 580, a side surface of the insulator 544, a side surface of the insulator 524, a side surface of the insulator 522, a side surface of the insulator 516, and an insulator. It is in contact with the side surface of the body 514 and the upper surface of the insulator 402, respectively. As a result, the oxide 530 and the like are separated from the outside by the insulator 404 and the insulator 402.
  • the insulator 402 and the insulator 404 have a high function of suppressing the diffusion of hydrogen (for example, at least one hydrogen atom, hydrogen molecule, etc.) or water molecule.
  • hydrogen for example, at least one hydrogen atom, hydrogen molecule, etc.
  • the insulator 402 and the insulator 404 it is preferable to use silicon nitride or silicon nitride oxide, which is a material having a high hydrogen barrier property.
  • silicon nitride or silicon nitride oxide which is a material having a high hydrogen barrier property.
  • the insulator 552 is provided in contact with the insulator 581, the insulator 404, the insulator 574, the insulator 580, and the insulator 544.
  • the insulator 552 preferably has a function of suppressing the diffusion of hydrogen or water molecules.
  • an insulator such as silicon nitride, aluminum oxide, or silicon nitride, which is a material having a high hydrogen barrier property.
  • silicon nitride is a material having a high hydrogen barrier property, it is suitable to be used as an insulator 552.
  • the insulator 552 By using a material having a high hydrogen barrier property as the insulator 552, it is possible to prevent impurities such as water or hydrogen from diffusing from the insulator 580 or the like to the oxide 530 through the conductor 540a and the conductor 540b. Further, it is possible to suppress the oxygen contained in the insulator 580 from being absorbed by the conductor 540a and the conductor 540b. As described above, the reliability of the semiconductor device according to one aspect of the present invention can be enhanced.
  • FIG. 15 is a cross-sectional view showing a configuration example of a semiconductor device when the transistor 500 and the transistor 300 have the configurations shown in FIGS. 14A and 14B.
  • An insulator 552 is provided on the side surface of the conductor 546.
  • the transistor 500 shown in FIGS. 14A and 14B may have its transistor configuration changed depending on the situation.
  • the transistor 500 of FIGS. 14A and 14B can be the transistor shown in FIGS. 16A and 16B as a modification.
  • 16A is a cross-sectional view of the transistor in the channel length direction
  • FIG. 16B is a cross-sectional view of the transistor in the channel width direction.
  • the transistors shown in FIGS. 16A and 16B differ from the transistors shown in FIGS. 14A and 14B in that the oxide 530c has a two-layer structure of an oxide 530c1 and an oxide 530c2.
  • the oxide 530c1 is in contact with the upper surface of the insulator 524, the side surface of the oxide 530a, the upper surface and the side surface of the oxide 530b, the side surface of the conductor 542a and the conductor 542b, the side surface of the insulator 544, and the side surface of the insulator 580.
  • the oxide 530c2 is in contact with the insulator 550.
  • In-Zn oxide can be used as the oxide 530c1.
  • the same material as the material that can be used for the oxide 530c when the oxide 530c has a one-layer structure can be used.
  • n: Ga: Zn 1: 3: 4 [atomic number ratio]
  • Ga: Zn 2: 1 [atomic number ratio]
  • Ga: Zn 2: 5 [atomic number ratio].
  • Metal oxides can be used.
  • the oxide 530c By having the oxide 530c have a two-layer structure of the oxide 530c1 and the oxide 530c2, the on-current of the transistor can be increased as compared with the case where the oxide 530c has a one-layer structure. Therefore, the transistor can be applied as, for example, a power MOS transistor.
  • the oxide 530c contained in the transistors having the configurations shown in FIGS. 12A and 12B can also have a two-layer structure of oxide 530c1 and oxide 530c2.
  • the transistors having the configurations shown in FIGS. 16A and 16B can be applied to, for example, the transistors 300 shown in FIGS. 10 and 11. Further, for example, the transistor 300 can be applied to the transistor included in the high frequency receiver 100 and the high frequency transmitter / receiver 200 described in the above embodiment as described above. The transistors shown in FIGS. 16A and 16B can also be applied to transistors other than the transistor 300 and the transistor 500 included in the semiconductor device of one aspect of the present invention.
  • FIG. 17 is a cross-sectional view showing a configuration example of a semiconductor device when the transistor 500 has the transistor configuration shown in FIG. 12A and the transistor 300 has the transistor configuration shown in FIG. 16A.
  • the insulator 552 is provided on the side surface of the conductor 546.
  • the transistor 300 and the transistor 500 can both be OS transistors, and the transistor 300 and the transistor 500 can have different configurations.
  • FIG. 18A to 18C show the capacitance element 600A as an example of the capacitance element 600 applicable to the semiconductor device shown in FIGS. 10, 11, 15, and 17.
  • FIG. 18A is a top view of the capacitive element 600A
  • FIG. 18B is a perspective view showing a cross section of the capacitive element 600A at the alternate long and short dash line L3-L4
  • FIG. 18C shows a cross section of the capacitive element 600A at the alternate long and short dash line W3-L4. It is a perspective view.
  • the conductor 610 functions as one of the pair of electrodes of the capacitance element 600A, and the conductor 620 functions as the other of the pair of electrodes of the capacitance element 600A. Further, the insulator 630 functions as a dielectric material sandwiched between the pair of electrodes.
  • Examples of the insulator 630 include silicon oxide, silicon nitride, silicon nitride, silicon nitride, aluminum oxide, aluminum nitride, aluminum nitride, hafnium oxide, hafnium oxide, hafnium nitride, and hafnium nitride. Zirconium oxide or the like may be used, and it can be provided in a laminated or single layer.
  • hafnium oxide refers to a material having a higher oxygen content than nitrogen as its composition, and hafnium nitride as its composition has a higher nitrogen content than oxygen. Is shown.
  • the capacitive element 600A can secure a sufficient capacitance by having an insulator having a high dielectric constant (high-k), and by having an insulator having a large dielectric strength, the dielectric strength is improved and the capacitance is improved.
  • the electrostatic breakdown of the element 600A can be suppressed.
  • the insulator of the high dielectric constant (high-k) material material having a high relative permittivity
  • the insulator 630 may be, for example, aluminum oxide, hafnium oxide, tantalum oxide, zirconate oxide, lead zirconate titanate (PZT), strontium titanate (SrTiO 3 ) or (Ba, Sr) TiO 3 (BST).
  • Insulators containing high-k material may be used in single layers or in layers. For example, when the insulator 630 is laminated, a three-layer laminate in which zirconium oxide, aluminum oxide, and zirconium oxide are formed in this order, or zirconium oxide, aluminum oxide, zirconium oxide, and aluminum oxide are formed. A four-layer laminate or the like formed in order may be used.
  • the insulator 630 a compound containing hafnium and zirconium may be used.
  • problems such as leakage currents in transistors and capacitive elements may occur due to the thinning of the gate insulator and the dielectric used in the capacitive element.
  • a high-k material for the gate insulator and the insulator that functions as a dielectric used for the capacitive element it is possible to reduce the gate potential during transistor operation and secure the capacitance of the capacitive element while maintaining the physical film thickness. It will be possible.
  • the capacitance element 600 is electrically connected to the conductor 546 and the conductor 548 at the lower part of the conductor 610.
  • the conductor 546 and the conductor 548 function as plugs or wirings for connecting to another circuit element. Further, in FIGS. 18A to 18C, the conductor 546 and the conductor 548 are collectively referred to as the conductor 540.
  • FIGS. 18A to 18C in order to clearly show the figure, an insulator 586 in which the conductor 546 and the conductor 548 are embedded, and an insulator 650 covering the conductor 620 and the insulator 630 are shown. Is omitted.
  • the capacitive element 600 shown in FIGS. 10, 11, 15, 17, 18A to 18C is a planar type, but the shape of the capacitive element is not limited to this.
  • the capacitance element 600 may be the cylinder type capacitance element 600B shown in FIGS. 19A to 19C.
  • FIG. 19A is a top view of the capacitive element 600B
  • FIG. 19B is a cross-sectional view taken along the alternate long and short dash line L3-L4 of the capacitive element 600B
  • FIG. 19C is a perspective view showing a sectional view taken along the alternate long and short dash line W3-L4 of the capacitive element 600B. is there.
  • the capacitive element 600B includes an insulator 651 having an opening, a conductor 610 that functions as one of a pair of electrodes, a conductor 620 that functions as the other of the pair of electrodes, and an insulator 651 and conductivity. It has an insulator 630 located on the body 610.
  • the insulator 586, the insulator 650, and the insulator 651 are omitted in order to clearly show the figure.
  • the same material as the insulator 586 can be used.
  • the conductor 611 is embedded so as to be electrically connected to the conductor 540.
  • the conductor 611 for example, the same material as the conductor 330 and the conductor 518 can be used.
  • the same material as the insulator 586 can be used.
  • the insulator 651 has an opening, and the opening is superimposed on the conductor 611.
  • the conductor 610 is formed on the bottom and side surfaces of the opening. That is, the conductor 610 is superposed on the conductor 611 and is electrically connected to the conductor 611.
  • an opening is formed in the insulator 651 by an etching method or the like, and then the conductor 610 is formed by a sputtering method, an ALD method or the like. After that, the conductor 610 formed on the insulator 651 may be removed by leaving the conductor 610 formed in the opening by a CMP (Chemical Mechanical Polishing) method or the like.
  • CMP Chemical Mechanical Polishing
  • the insulator 630 is located on the insulator 651 and on the forming surface of the conductor 610.
  • the insulator 630 functions as a dielectric sandwiched between a pair of electrodes in the capacitive element.
  • the conductor 620 is formed on the insulator 630 so as to fill the opening of the insulator 651.
  • the insulator 650 is formed so as to cover the insulator 630 and the conductor 620.
  • the cylinder-type capacitive element 600B shown in FIGS. 19A to 19C can have a higher capacitance value than the planar type capacitive element 600A.
  • the metal oxide preferably contains at least indium or zinc. In particular, it preferably contains indium and zinc. In addition to them, it is preferable that aluminum, gallium, yttrium, tin and the like are contained. It may also contain one or more selected from boron, silicon, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, magnesium, cobalt and the like. ..
  • FIG. 20A is a diagram illustrating classification of crystal structures of oxide semiconductors, typically IGZO (metal oxides containing In, Ga, and Zn).
  • IGZO metal oxides containing In, Ga, and Zn
  • oxide semiconductors are roughly classified into “Amorphous (amorphous)”, “Crystalline (crystallinity)", and “Crystal crystal”.
  • Amorphous includes “completable amorphous”.
  • Crystalline includes CAAC (c-axis-aligned crystalline), nc (nanocrystalline), and CAC (cloud-aligned crystal) (extracting single crystal and crystal).
  • single crystal, poly crystal, and single crystal amorphous are excluded from the classification of "Crystalline”.
  • “Crystal” includes single crystal and poly crystal.
  • the structure in the thick frame shown in FIG. 20A is an intermediate state between "Amorphous” and “Crystal", and belongs to a new boundary region (New crystal line phase). .. That is, the structure can be rephrased as a structure completely different from the energetically unstable "Amorphous” and "Crystal".
  • the crystal structure of the film or substrate can be evaluated using an X-ray diffraction (XRD: X-Ray Evaluation) spectrum.
  • XRD X-ray diffraction
  • the GIXD method is also referred to as a thin film method or a Seemann-Bohlin method.
  • the XRD spectrum obtained by the GIXD measurement shown in FIG. 20B will be simply referred to as an XRD spectrum.
  • the thickness of the CAAC-IGZO film shown in FIG. 20B is 500 nm.
  • a peak showing clear crystallinity is detected in the XRD spectrum of the CAAC-IGZO film.
  • the crystal structure of the film or the substrate can be evaluated by a diffraction pattern (also referred to as a microelectron diffraction pattern) observed by a micro electron diffraction method (NBED: Nano Beam Electron Diffraction).
  • the diffraction pattern of the CAAC-IGZO film is shown in FIG. 20C.
  • FIG. 20C is a diffraction pattern observed by the NBED in which the electron beam is incident parallel to the substrate.
  • electron beam diffraction is performed with the probe diameter set to 1 nm.
  • oxide semiconductors may be classified differently from FIG. 20A.
  • oxide semiconductors are divided into single crystal oxide semiconductors and other non-single crystal oxide semiconductors.
  • the non-single crystal oxide semiconductor include the above-mentioned CAAC-OS and nc-OS.
  • the non-single crystal oxide semiconductor includes a polycrystalline oxide semiconductor, a pseudo-amorphous oxide semiconductor (a-likeOS: amorphous-like oxide semiconductor), an amorphous oxide semiconductor and the like.
  • CAAC-OS CAAC-OS
  • nc-OS nc-OS
  • a-like OS the details of the above-mentioned CAAC-OS, nc-OS, and a-like OS will be described.
  • CAAC-OS is an oxide semiconductor having a plurality of crystal regions, the plurality of crystal regions having the c-axis oriented in a specific direction.
  • the specific direction is the thickness direction of the CAAC-OS film, the normal direction of the surface to be formed of the CAAC-OS film, or the normal direction of the surface of the CAAC-OS film.
  • the crystal region is a region having periodicity in the atomic arrangement. When the atomic arrangement is regarded as a lattice arrangement, the crystal region is also a region in which the lattice arrangement is aligned. Further, the CAAC-OS has a region in which a plurality of crystal regions are connected in the ab plane direction, and the region may have distortion.
  • the strain refers to a region in which a plurality of crystal regions are connected in which the orientation of the lattice arrangement changes between a region in which the lattice arrangement is aligned and a region in which another grid arrangement is aligned. That is, CAAC-OS is an oxide semiconductor that is c-axis oriented and not clearly oriented in the ab plane direction.
  • Each of the plurality of crystal regions is composed of one or a plurality of minute crystals (crystals having a maximum diameter of less than 10 nm).
  • the maximum diameter of the crystal region is less than 10 nm.
  • the size of the crystal region may be about several tens of nm.
  • CAAC-OS has indium (In) and oxygen. It tends to have a layered crystal structure (also referred to as a layered structure) in which a layer (hereinafter, In layer) and a layer having elements M, zinc (Zn), and oxygen (hereinafter, (M, Zn) layer) are laminated. There is. Indium and element M can be replaced with each other. Therefore, the (M, Zn) layer may contain indium. In addition, the In layer may contain the element M. In addition, Zn may be contained in the In layer.
  • the layered structure is observed as a lattice image in, for example, a high-resolution TEM image.
  • the position of the peak indicating the c-axis orientation may vary depending on the type and composition of the metal elements constituting CAAC-OS.
  • a plurality of bright spots are observed in the electron diffraction pattern of the CAAC-OS film. Note that a certain spot and another spot are observed at point-symmetrical positions with the spot of the incident electron beam passing through the sample (also referred to as a direct spot) as the center of symmetry.
  • the lattice arrangement in the crystal region is based on a hexagonal lattice, but the unit lattice is not limited to a regular hexagon and may be a non-regular hexagon. Further, in the above strain, it may have a lattice arrangement such as a pentagon or a heptagon.
  • a clear grain boundary cannot be confirmed even in the vicinity of strain. That is, it can be seen that the formation of grain boundaries is suppressed by the distortion of the lattice arrangement. This is because CAAC-OS can tolerate distortion because the arrangement of oxygen atoms is not dense in the ab plane direction and the bond distance between atoms changes due to substitution of metal atoms. It is thought that this is the reason.
  • CAAC-OS for which no clear crystal grain boundary is confirmed, is one of the crystalline oxides having a crystal structure suitable for the semiconductor layer of the transistor.
  • a configuration having Zn is preferable.
  • In-Zn oxide and In-Ga-Zn oxide are more suitable than In oxide because they can suppress the generation of grain boundaries.
  • CAAC-OS is an oxide semiconductor with high crystallinity and no clear grain boundaries can be confirmed. Therefore, it can be said that CAAC-OS is unlikely to cause a decrease in electron mobility due to grain boundaries. Further, since the crystallinity of the oxide semiconductor may be lowered due to the mixing of impurities or the generation of defects, CAAC-OS can be said to be an oxide semiconductor having few impurities and defects (oxygen deficiency, etc.). Therefore, the oxide semiconductor having CAAC-OS has stable physical properties. Therefore, the oxide semiconductor having CAAC-OS is resistant to heat and has high reliability. CAAC-OS is also stable against high temperatures in the manufacturing process (so-called thermal budget). Therefore, if CAAC-OS is used for the OS transistor, the degree of freedom in the manufacturing process can be expanded.
  • nc-OS has periodicity in the atomic arrangement in a minute region (for example, a region of 1 nm or more and 10 nm or less, particularly a region of 1 nm or more and 3 nm or less).
  • nc-OS has tiny crystals. Since the size of the minute crystal is, for example, 1 nm or more and 10 nm or less, particularly 1 nm or more and 3 nm or less, the minute crystal is also referred to as a nanocrystal.
  • nc-OS does not show regularity in crystal orientation between different nanocrystals. Therefore, no orientation is observed in the entire film.
  • the nc-OS may be indistinguishable from the a-like OS and the amorphous oxide semiconductor depending on the analysis method.
  • a peak indicating crystallinity is not detected in the Out-of-plane XRD measurement using a ⁇ / 2 ⁇ scan.
  • electron beam diffraction also referred to as limited field electron diffraction
  • a diffraction pattern such as a halo pattern is performed. Is observed.
  • electron beam diffraction also referred to as nanobeam electron diffraction
  • an electron beam having a probe diameter for example, 1 nm or more and 30 nm or less
  • An electron diffraction pattern in which a plurality of spots are observed in a ring-shaped region centered on a direct spot may be acquired.
  • the a-like OS is an oxide semiconductor having a structure between nc-OS and an amorphous oxide semiconductor.
  • the a-like OS has a void or low density region. That is, the a-like OS has lower crystallinity than the nc-OS and CAAC-OS.
  • a-like OS has a higher hydrogen concentration in the membrane than nc-OS and CAAC-OS.
  • CAC-OS relates to the material composition.
  • CAC-OS is, for example, a composition of a material in which the elements constituting the metal oxide are unevenly distributed in a size of 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 3 nm or less, or a size close thereto.
  • the metal oxide one or more metal elements are unevenly distributed, and the region having the metal element has a size of 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 3 nm or less, or a size close thereto.
  • the mixed state is also called a mosaic shape or a patch shape.
  • CAC-OS has a structure in which the material is separated into a first region and a second region to form a mosaic shape, and the first region is distributed in the membrane (hereinafter, also referred to as a cloud shape). It says.). That is, CAC-OS is a composite metal oxide having a structure in which the first region and the second region are mixed.
  • the atomic number ratios of In, Ga, and Zn to the metal elements constituting CAC-OS in the In-Ga-Zn oxide are expressed as [In], [Ga], and [Zn], respectively.
  • the first region is a region in which [In] is larger than [In] in the composition of the CAC-OS film.
  • the second region is a region in which [Ga] is larger than [Ga] in the composition of the CAC-OS film.
  • the first region is a region in which [In] is larger than [In] in the second region and [Ga] is smaller than [Ga] in the second region.
  • the second region is a region in which [Ga] is larger than [Ga] in the first region and [In] is smaller than [In] in the first region.
  • the first region is a region in which indium oxide, indium zinc oxide, or the like is the main component.
  • the second region is a region in which gallium oxide, gallium zinc oxide, or the like is the main component. That is, the first region can be rephrased as a region containing In as a main component. Further, the second region can be rephrased as a region containing Ga as a main component.
  • a region containing In as a main component (No. 1) by EDX mapping obtained by using energy dispersive X-ray spectroscopy (EDX: Energy Dispersive X-ray spectroscopy). It can be confirmed that the region (1 region) and the region containing Ga as a main component (second region) have a structure in which they are unevenly distributed and mixed.
  • CAC-OS When CAC-OS is used for a transistor, the conductivity caused by the first region and the insulating property caused by the second region act in a complementary manner to switch the switching function (On / Off function). Can be added to CAC-OS. That is, the CAC-OS has a conductive function in a part of the material and an insulating function in a part of the material, and has a function as a semiconductor in the whole material. By separating the conductive function and the insulating function, both functions can be maximized. Therefore, by using CAC-OS for the transistor, high on-current ( Ion ), high field effect mobility ( ⁇ ), and good switching operation can be realized.
  • Ion on-current
  • ⁇ high field effect mobility
  • Oxide semiconductors have various structures, and each has different characteristics.
  • the oxide semiconductor according to one aspect of the present invention has two or more of amorphous oxide semiconductor, polycrystalline oxide semiconductor, a-like OS, CAC-OS, nc-OS, and CAAC-OS. You may.
  • the oxide semiconductor as a transistor, a transistor with high field effect mobility can be realized. Moreover, a highly reliable transistor can be realized.
  • the carrier concentration of the oxide semiconductor is 1 ⁇ 10 17 cm -3 or less, preferably 1 ⁇ 10 15 cm -3 or less, more preferably 1 ⁇ 10 13 cm -3 or less, and more preferably 1 ⁇ 10 11 cm ⁇ . It is 3 or less, more preferably less than 1 ⁇ 10 10 cm -3 , and more than 1 ⁇ 10 -9 cm -3 .
  • the impurity concentration in the oxide semiconductor film may be lowered to lower the defect level density.
  • a low impurity concentration and a low defect level density is referred to as high-purity intrinsic or substantially high-purity intrinsic.
  • An oxide semiconductor having a low carrier concentration may be referred to as a high-purity intrinsic or substantially high-purity intrinsic oxide semiconductor.
  • the trap level density may also be low.
  • the charge captured at the trap level of the oxide semiconductor takes a long time to disappear, and may behave as if it were a fixed charge. Therefore, a transistor in which a channel forming region is formed in an oxide semiconductor having a high trap level density may have unstable electrical characteristics.
  • Impurities include hydrogen, nitrogen, alkali metals, alkaline earth metals, iron, nickel, silicon and the like.
  • the concentration of silicon and carbon in the oxide semiconductor and the concentration of silicon and carbon near the interface with the oxide semiconductor are set to 2. ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 17 atoms / cm 3 or less.
  • the oxide semiconductor contains an alkali metal or an alkaline earth metal
  • defect levels may be formed and carriers may be generated. Therefore, a transistor using an oxide semiconductor containing an alkali metal or an alkaline earth metal tends to have a normally-on characteristic. Therefore, the concentration of the alkali metal or alkaline earth metal in the oxide semiconductor obtained by SIMS is set to 1 ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 16 atoms / cm 3 or less.
  • the nitrogen concentration in the oxide semiconductor obtained by SIMS is less than 5 ⁇ 10 19 atoms / cm 3 , preferably 5 ⁇ 10 18 atoms / cm 3 or less, and more preferably 1 ⁇ 10 18 atoms / cm 3 or less. , More preferably 5 ⁇ 10 17 atoms / cm 3 or less.
  • hydrogen contained in an oxide semiconductor reacts with oxygen bonded to a metal atom to become water, which may form an oxygen deficiency.
  • oxygen deficiency When hydrogen enters the oxygen deficiency, electrons that are carriers may be generated.
  • a part of hydrogen may be combined with oxygen that is bonded to a metal atom to generate an electron as a carrier. Therefore, a transistor using an oxide semiconductor containing hydrogen tends to have a normally-on characteristic. Therefore, it is preferable that hydrogen in the oxide semiconductor is reduced as much as possible.
  • the hydrogen concentration obtained by SIMS is less than 1 ⁇ 10 20 atoms / cm 3 , preferably less than 1 ⁇ 10 19 atoms / cm 3 , more preferably 5 ⁇ 10 18 atoms / cm. Less than 3 , more preferably less than 1 ⁇ 10 18 atoms / cm 3 .
  • the present embodiment shows an example of a semiconductor wafer on which the semiconductor device shown in the above embodiment is formed, and an electronic component in which the semiconductor device is incorporated.
  • the semiconductor wafer 4800 shown in FIG. 21A has a wafer 4801 and a plurality of circuit units 4802 provided on the upper surface of the wafer 4801.
  • the portion without the circuit portion 4802 is the spacing 4803, which is a dicing region.
  • the semiconductor wafer 4800 can be manufactured by forming a plurality of circuit portions 4802 on the surface of the wafer 4801 by the previous process. Further, after that, the surface of the wafer 4801 on the opposite side where the plurality of circuit portions 4802 are formed may be ground to reduce the thickness of the wafer 4801. By this step, the warp of the wafer 4801 can be reduced and the size of the wafer can be reduced.
  • a dicing process is performed. Dicing is performed along the scribing line SCL1 and the scribing line SCL2 (sometimes referred to as a dicing line or a cutting line) indicated by an alternate long and short dash line.
  • the spacing 4803 is provided so that a plurality of scribe lines SCL1 are parallel to each other and a plurality of scribe lines SCL2 are parallel to each other in order to facilitate the dicing process.
  • the scribe lines SCL1 and the scribe line SCL2 are provided. It is preferable to provide them so as to be vertical.
  • the chip 4800a as shown in FIG. 21B can be cut out from the semiconductor wafer 4800.
  • the chip 4800a has a wafer 4801a, a circuit unit 4802, and a spacing 4803a.
  • the spacing 4803a is preferably made as small as possible. In this case, the width of the spacing 4803 between the adjacent circuit units 4802 may be substantially the same as the cutting margin of the scribe line SCL1 or the cutting margin of the scribe line SCL2.
  • the shape of the element substrate of one aspect of the present invention is not limited to the shape of the semiconductor wafer 4800 shown in FIG. 21A.
  • the shape of the element substrate can be appropriately changed depending on the element manufacturing process and the device for manufacturing the device.
  • FIG. 21C shows a perspective view of a substrate (mounting substrate 4704) on which the electronic component 4700 and the electronic component 4700 are mounted.
  • the electronic component 4700 shown in FIG. 21C has a chip 4800a in the mold 4711. As shown in FIG. 21C, the chip 4800a may have a configuration in which circuit units 4802 are laminated. In FIG. 21C, a part is omitted in order to show the inside of the electronic component 4700.
  • the electronic component 4700 has a land 4712 on the outside of the mold 4711. The land 4712 is electrically connected to the electrode pad 4713, and the electrode pad 4713 is electrically connected to the chip 4800a by a wire 4714.
  • the electronic component 4700 is mounted on, for example, a printed circuit board 4702. A plurality of such electronic components are combined and electrically connected to each other on the printed circuit board 4702 to complete the mounting board 4704.
  • FIG. 21D shows a perspective view of the electronic component 4730.
  • the electronic component 4730 is an example of SiP (System in package) or MCM (Multi Chip Module).
  • an interposer 4731 is provided on a package substrate 4732 (printed circuit board), and a semiconductor device 4735 and a plurality of semiconductor devices 4710 are provided on the interposer 4731.
  • the electronic component 4730 has a semiconductor device 4710.
  • the semiconductor device 4710 can be, for example, the semiconductor device described in the above embodiment, a wideband memory (HBM: High Bandwidth Memory), or the like.
  • HBM High Bandwidth Memory
  • an integrated circuit semiconductor device such as a CPU, GPU, FPGA, or storage device can be used.
  • the package substrate 4732 a ceramic substrate, a plastic substrate, a glass epoxy substrate, or the like can be used.
  • the interposer 4731 a silicon interposer, a resin interposer, or the like can be used.
  • the interposer 4731 has a plurality of wirings and has a function of electrically connecting a plurality of integrated circuits having different terminal pitches.
  • the plurality of wirings are provided in a single layer or multiple layers.
  • the interposer 4731 has a function of electrically connecting the integrated circuit provided on the interposer 4731 to the electrode provided on the package substrate 4732.
  • the interposer may be referred to as a "rewiring board” or an "intermediate board”.
  • a through electrode may be provided on the interposer 4731, and the integrated circuit and the package substrate 4732 may be electrically connected using the through electrode.
  • TSV Three Silicon Via
  • interposer 4731 It is preferable to use a silicon interposer as the interposer 4731. Since it is not necessary to provide an active element in the silicon interposer, it can be manufactured at a lower cost than an integrated circuit. On the other hand, since the wiring of the silicon interposer can be formed by a semiconductor process, it is easy to form fine wiring, which is difficult with a resin interposer.
  • the interposer on which the HBM is mounted is required to form fine and high-density wiring. Therefore, it is preferable to use a silicon interposer as the interposer on which the HBM is mounted.
  • the reliability is unlikely to decrease due to the difference in the expansion coefficient between the integrated circuit and the interposer. Further, since the surface of the silicon interposer is high, poor connection between the integrated circuit provided on the silicon interposer and the silicon interposer is unlikely to occur. In particular, in a 2.5D package (2.5-dimensional mounting) in which a plurality of integrated circuits are arranged side by side on an interposer, it is preferable to use a silicon interposer.
  • a heat sink heat dissipation plate
  • the heights of the integrated circuits provided on the interposer 4731 are the same.
  • the heights of the semiconductor device 4710 and the semiconductor device 4735 are the same.
  • an electrode 4733 may be provided on the bottom of the package substrate 4732.
  • FIG. 21D shows an example in which the electrode 4733 is formed of solder balls.
  • BGA Ball Grid Array
  • the electrode 4733 may be formed of a conductive pin.
  • PGA Peripheral Component Interconnect
  • the electronic component 4730 can be mounted on another substrate by using various mounting methods, not limited to BGA and PGA.
  • BGA Band-GPU
  • PGA Stimble Pin Grid Array
  • LGA Land-GPU
  • QFP Quad Flat Package
  • QFJ Quad Flat J-leaded package
  • QFN QuadFN
  • the high-frequency receiver 100, high-frequency transmitter / receiver 200, and the like described in the above embodiment can be suitably used for a small-scale system such as an IoT terminal device (also referred to as an "endpoint microcomputer") 803 in the IoT field. ..
  • FIG. 22 shows the hierarchical structure of the IoT network and the tendency of the required specifications.
  • FIG. 22 shows power consumption 804 and processing performance 805 as required specifications.
  • the hierarchical structure of the IoT network is roughly divided into a cloud field 801 which is an upper layer and an embedded field 802 which is a lower layer.
  • the cloud field 801 includes, for example, a server.
  • the embedded field 802 includes, for example, machines, industrial robots, in-vehicle devices, home appliances, and the like.
  • endpoint indicates the terminal region of the embedded field 802.
  • devices used for endpoints include microcomputers used in factories, home appliances, infrastructure, agriculture, and the like.
  • FIG. 23 shows an image diagram of factory automation as an application example of an endpoint microcomputer.
  • the factory 884 is connected to the cloud 883 via an internet line (Internet).
  • the cloud 883 is also connected to the home 881 and the office 882 via an internet line.
  • the Internet line may be a wired communication system or a wireless communication system.
  • 4G 4th generation mobile communication system
  • 5G 5th generation mobile communication system
  • the factory 884 may be connected to the factory 885 and the factory 886 via an internet line.
  • the Factory 884 has a master device (control device) 831.
  • the master device 831 has a function of connecting to the cloud 883 and exchanging information. Further, the master device 831 is connected to a plurality of industrial robots 842 included in the IoT terminal device 841 via an M2M (Machine to Machine) interface 832.
  • M2M interface 832 for example, industrial Ethernet (“Ethernet” is a registered trademark) which is a kind of wired communication method, local 5G which is a kind of wireless communication method, or the like may be used.
  • the factory manager can connect to the factory 884 from the home 881 or the office 882 via the cloud 883 and know the operating status. In addition, it is possible to check for incorrect or missing items, indicate the location, and measure the tact time.
  • FIG. 24 is an example of an electronic device that can be provided with the semiconductor device, electronic components, and the like described in the above embodiment.
  • the electronic device described in the present embodiment may have a function as the IoT terminal device 803 described in the sixth embodiment. Therefore, FIG. 24 illustrates, as an example, how the electronic device is connected to the cloud 883.
  • the information terminal 5500 shown in FIG. 24 is a mobile phone (smartphone) which is a kind of information terminal.
  • the information terminal 5500 has a housing 5510 and a display unit 5511, and as an input interface, a touch panel is provided in the display unit 5511 and buttons are provided in the housing 5510.
  • a desktop type information terminal 5300 is illustrated as an example of the information terminal.
  • the desktop type information terminal 5300 includes a main body 5301 of the information terminal, a display 5302, and a keyboard 5303.
  • FIG. 24 shows an information terminal 5900 which is an example of a wearable terminal.
  • the information terminal 5900 shown in FIG. 24 is a wrist-worn type information terminal, and includes a housing 5901, a display unit 5902, an operation button 5903, an operator 5904, a band 5905, and the like.
  • smartphones, desktop information terminals, and wearable terminals are taken as examples of electronic devices, respectively, which are shown in FIG. 24, but information terminals other than smartphones, desktop information terminals, and wearable terminals can be applied. .. Examples of information terminals other than smartphones, desktop information terminals, and wearable terminals include PDAs (Personal Digital Assistants), notebook-type information terminals, workstations, and the like.
  • FIG. 24 shows an electric refrigerator-freezer 5800 as an example of an electric appliance.
  • the electric refrigerator-freezer 5800 has a housing 5801, a refrigerator door 5802, a freezer door 5803, and the like.
  • an electric refrigerator / freezer has been described as an electric appliance, but other electric appliances include, for example, a vacuum cleaner, a microwave oven, an oven, a rice cooker, a water heater, an IH cooker, a water server, and an air conditioner. Examples include appliances, washing machines, dryers, audiovisual equipment, etc.
  • FIG. 24 shows a portable game machine 5200, which is an example of a game machine.
  • the portable game machine 5200 has a housing 5201, a display unit 5202, a button 5203, and the like.
  • FIG. 24 shows a stationary game machine 7500, which is an example of a game machine.
  • the stationary game machine 7500 has a main body 7520 and a controller 7522.
  • the controller 7522 can be connected to the main body 7520 wirelessly or by wire. In particular, when connecting wirelessly, the semiconductor device described in the above embodiment can be applied to the stationary game machine 7500.
  • the controller 7522 can be provided with a display unit for displaying a game image, a touch panel or stick serving as an input interface other than buttons, a rotary knob, a slide knob, and the like.
  • the controller 7522 is not limited to the shape shown in FIG. 24, and the shape of the controller 7522 may be variously changed according to the genre of the game.
  • a controller shaped like a gun can be used with a trigger as a button.
  • a controller having a shape imitating a musical instrument, a music device, or the like can be used.
  • the stationary game machine may be provided with a camera, a depth sensor, a microphone and the like instead of using a controller, and may be operated by a game player's gesture and / or voice.
  • the video of the game machine described above can be output by a display device such as a television device, a personal computer display, a game display, or a head mount display. Further, the video of the game machine may be transmitted wirelessly from the stationary game machine 7500 to the display device by using the semiconductor device described in the above embodiment.
  • FIG. 24 illustrates a portable game machine as an example of a game machine, but the electronic device of one aspect of the present invention is not limited to this.
  • Examples of the electronic device of one aspect of the present invention include a stationary game machine for home use, an arcade game machine installed in an entertainment facility (game center, amusement park, etc.), and a pitch for batting practice installed in a sports facility. Machines and the like.
  • the semiconductor device described in the above embodiment can be applied to an automobile which is a moving body and around the driver's seat of the automobile.
  • FIG. 24 shows an automobile 5700 as an example of a moving body.
  • the semiconductor device described in the above embodiment can be applied to, for example, a navigation system for transmitting and receiving information regarding the current position.
  • the automobile is described as an example of the moving body, but the moving body is not limited to the automobile.
  • moving objects include trains, monorails, ships, and flying objects (helicopters, airplanes, rockets).
  • the moving body can also be a moving object (model car, motor boat, unmanned aerial vehicle (drone), etc.) that is operated by radio control.
  • the semiconductor device described in the above embodiment may be applied as a transmitter / receiver used for radio control.
  • FIG. 24 shows a digital camera 6240, which is an example of an imaging device.
  • the digital camera 6240 has a housing 6241, a display unit 6242, an operation button 6243, a shutter button 6244, and the like, and a removable lens 6246 is attached to the digital camera 6240.
  • the digital camera 6240 has a configuration in which the lens 6246 can be removed from the housing 6241 and replaced here, the lens 6246 and the housing 6241 may be integrated. Further, the digital camera 6240 may be configured so that a strobe device, a viewfinder, or the like can be separately attached.
  • the captured image can be transmitted to a storage server of the cloud 883, an SNS (Social Networking Service) server, or the like.
  • the image editing software can be read from the cloud 883 and the image taken by the digital camera 6240 can be edited.
  • Video camera The semiconductor device described in the above embodiment can be applied to a video camera.
  • FIG. 24 shows a video camera 6300, which is an example of an imaging device.
  • the video camera 6300 includes a first housing 6301, a second housing 6302, a display unit 6303, an operation key 6304, a lens 6305, a connection unit 6306, and the like.
  • the operation key 6304 and the lens 6305 are provided in the first housing 6301, and the display unit 6303 is provided in the second housing 6302.
  • the first housing 6301 and the second housing 6302 are connected by a connecting portion 6306, and the angle between the first housing 6301 and the second housing 6302 can be changed by the connecting portion 6306. is there.
  • the image on the display unit 6303 may be switched according to the angle between the first housing 6301 and the second housing 6302 on the connecting unit 6306.
  • the captured moving image can be transmitted to a storage server, an SNS server, or the like of the cloud 883, similarly to the digital camera 6240. Further, for example, it is possible to read the moving image editing software from the cloud 883 and edit the moving image taken by the video camera 6300.
  • FIG. 25 shows a circuit configuration input to the circuit simulator based on the down conversion mixer DNCMX2 of FIG. 3B.
  • the circuit 10 has an input voltage source IV, a constant voltage source CV, a pulse voltage source PLV, and a capacitance SMC.
  • the + side terminal of the input voltage source IV is electrically connected to the terminal DRFP, and the-side terminal of the input voltage source IV is electrically connected to the wiring GNDL.
  • the first terminal of the capacitive SMC is electrically connected to the terminal IFP1, and the second terminal of the capacitive SMC is electrically connected to the wiring GNDL.
  • the + side terminal of the pulse voltage source PLV is electrically connected to the terminal DLOP, and the minus side terminal of the pulse voltage source PLV is electrically connected to the wiring GNDL.
  • the + side terminal of the constant voltage source CV is electrically connected to the back gate of the transistor OTr1, and the minus side terminal of the constant voltage source CV is electrically connected to the wiring GNDL.
  • the wiring GNDL is a wiring that gives a ground potential (GND).
  • the transistor OTr1 of the circuit 10 is, for example, an OS transistor having an In-Ga-Zn oxide in the channel forming region. Further, in the transistor OTr1 of the circuit 10, the channel length is 60 nm and the channel width is 60 nm.
  • Input voltage source IV as an example, and a voltage source for outputting the maximum voltage 3.3V, the AC voltage V in the minimum voltage -3.3 V.
  • the frequency of the AC voltage is 4 MHz.
  • V in supplied from the input voltage source IV to the terminal DRFP corresponds to the voltage output from the low noise amplifier LNA in the circuit of Figure 3B.
  • the constant voltage source CV sets the voltage between the + side terminal and the-side terminal to 0V.
  • the pulse voltage source PLV is a voltage source that outputs a pulse voltage V LO having a maximum voltage of 3.3 V and a minimum voltage of 0 V.
  • the frequency of the pulse voltage is 5 MHz.
  • the V LO supplied from the pulse voltage source PLV to the terminal DLOP corresponds to the voltage output from the local oscillator LO in the circuit of FIG. 3B.
  • Capacitance The value of the capacitance of SMC is 10 pF.
  • the capacitance SMC is added to the circuit 10 as a load capacitance (termination impedance).
  • the voltage of the first terminal of the capacitance SMC, that is, the voltage output from the terminal IFP1 is defined as V out .
  • Figure 26 is obtained by inputting the configuration of the circuit 10 of FIG. 25 in the circuit simulator, is a graph showing the AC voltage V in, the pulse voltage V LO, the output voltage V out, the respective waveforms ..
  • the horizontal axis is time (s) and the vertical axis is voltage (arbitrary unit (au)).
  • the frequency of the output voltage from the mixer is the frequency of the input voltage and the voltage from the local oscillator. It becomes the value of the difference of. From FIG. 26, for example, in 4.0 ⁇ 10 -6 s later, the AC voltage V in of 4MHz is input to the terminal DRFP, by the pulse voltage V LO of 5MHz is input to the terminal DLOP, V from the terminal IFP1 It can be confirmed that the output voltage V out of 1 MHz, which is the difference in frequency between in and V LO , is output.
  • the down conversion mixer DNCMX of the high frequency receiver 100 of FIG. 1 the down conversion mixer DNCMX2 including the OS transistor of FIG. 3B can be applied.
  • the OS transistor since the OS transistor has a low temperature dependence of the field effect mobility, the change in the field effect mobility with respect to the temperature change is small.
  • the temperature of the Si transistor increases, the mobility of the electric field effect decreases, so that the operating capability of the amplifier including the Si transistor provided in the high frequency receiver 100 decreases. Therefore, in the low noise amplifier LNA or the like, in order to compensate for the decrease in the operating ability of the amplifier, the amplifier may be configured in multiple stages.
  • the down conversion mixer DNCMX1 to the down conversion mixer DNCMX3 including the OS transistor of FIGS. 3A to 3C as the down conversion mixer DNCMX of the high frequency receiver 100, the down conversion mixer DNCMX is subjected to high temperature.
  • the number of multi-stage amplifiers included in the low noise amplifier LNA can be reduced, so that the power consumption of the high frequency receiver 100 can be reduced. Moreover, the area of the high frequency receiver 100 can be reduced.
  • FIG. 27 shows a circuit configuration input to the circuit simulator based on the single-balanced mixer SBMXA of FIG. 6A.
  • the circuit 20 includes a constant voltage source CV1, a constant voltage source CV2, a constant voltage source CV3, an input voltage source IV1, a pulse voltage source PLVP, a pulse voltage source PLVN, an inductor XL1, a capacitance SMC1, and a capacitance SMC2. And a transistor Itr, a transistor OM1, and a transistor OM1r.
  • the inductor XL1 included in the circuit 20 corresponds to the load LE1 of the single-balanced mixer SBMXA of FIG. 6A. Further, it is assumed that there is no circuit element corresponding to the load LE2 of the single-balanced mixer SBMXA of FIG. 6A in the circuit 20.
  • the transistor Itr1 included in the circuit 20 corresponds to the transistor included in the current source IS1.
  • the + side terminal of the input voltage source IV1 is electrically connected to the terminal RFP, and the-side terminal of the input voltage source IV1 is electrically connected to the wiring GNDL.
  • the first terminal of the capacitance SMC1 is electrically connected to the terminal IFP, the first terminal of the inductor XL1, and the first terminal of the transistor OM1, and the second terminal of the capacitance SMC1 is electrically connected to the wiring GNDL.
  • the first terminal of the capacitance SMC2 is electrically connected to the first terminal of the transistor OM1r, and the second terminal of the capacitance SMC2 is electrically connected to the wiring GNDL.
  • the wiring GNDL is a wiring that gives a ground potential (GND).
  • the + side terminal of the constant voltage source CV1 is electrically connected to the second terminal of the inductor XL1, the first terminal of the capacitance SMC2, and the first terminal of the transistor OM1r.
  • the negative terminal of the constant voltage source CV1 is electrically connected to the wiring GNDL.
  • the + side terminal of the constant voltage source CV2 is electrically connected to the back gate of the transistor OM1, the back gate of the transistor OM1r, and the back gate of the transistor Itr1.
  • the negative terminal of the constant voltage source CV2 is electrically connected to the wiring GNDL.
  • the + side terminal of the constant voltage source CV3 is electrically connected to the gate of the transistor Itr1, and the minus side terminal of the constant voltage source CV3 is electrically connected to the wiring GNDL.
  • the + side terminal of the pulse voltage source PLVP is electrically connected to the terminal LOPIN, and the-side terminal of the pulse voltage source PLVP is electrically connected to the wiring GNDL.
  • the + side terminal of the pulse voltage source PLVN is electrically connected to the terminal LONIN, and the minus side terminal of the pulse voltage source PLVN is electrically connected to the wiring GNDL.
  • the transistor OM1, the transistor OM1r, and the transistor Itr1 of the circuit 20 are, for example, an OS transistor having an In-Ga-Zn oxide in the channel forming region. Further, each of the transistor OM1, the transistor OM1r, and the transistor Itr1 of the circuit 20 has a channel length of 60 nm and a channel width of 60 nm.
  • Input voltage source IV1 as an example, and a voltage source for outputting the maximum voltage 3.3V, the AC voltage V in the minimum voltage -3.3 V.
  • the frequency of the AC voltage is 4 MHz.
  • V in supplied from the input voltage source IV1 in terminal RFP corresponds to the voltage output from the low noise amplifier LNA in the circuit of Figure 3B.
  • the voltage between the + side terminal and the-side terminal of the constant voltage source CV1 is 3.3V. Further, the voltage between the + side terminal and the ⁇ side terminal in the constant voltage source CV2 is set to 0V. Further, the voltage between the + side terminal and the ⁇ side terminal in the constant voltage source CV3 is set to 3.3V.
  • the pulse voltage source PLVP is a voltage source that outputs a pulse voltage V LOP having a maximum voltage of 3.3 V and a minimum voltage of 0 V.
  • the frequency of the pulse voltage is 5 MHz.
  • the pulse voltage source PLVN the phase of the pulse voltage V LOP of the pulse voltage source PLVP is a voltage source for outputting a half wavelength advanced pulse voltage V LON. That is, the voltage waveform having a phase difference of 180 degrees from the pulse voltage V LOP corresponds to the pulse voltage V LON .
  • the V LOP and V LON supplied from the pulse voltage source PLVP and the pulse voltage source PLVN to the terminal LOPIN and the terminal LONIN correspond to the voltages output from the local oscillator LO in the circuit of FIG. 3B.
  • the value of the capacitance of the capacitance SMC1 and the capacitance SMC2 is 10 pF.
  • the capacitance SMC1 and the capacitance SMC2 are added to the circuit 20 as a decoupling capacitance for separating the signal voltage and the power supply voltage (GND). Note that the first voltage terminal of the capacitor SMCl, i.e., the voltage output from the terminal IFP and V Sout.
  • Figure 28 is obtained by inputting the configuration of the circuit 20 of FIG. 27 in the circuit simulator, is a graph showing the AC voltage V in, the pulse voltage V LOP, the output voltage V Sout, respectively waveform .
  • the horizontal axis is time (s) and the vertical axis is voltage (arbitrary unit (au)).
  • the pulse voltage V RON is omitted.
  • the frequency of the output voltage from the mixer is the frequency of the input voltage and the voltage from the local oscillator. From the result of FIG. 28, it was confirmed that the circuit 20 shown in FIG. 27 operates as a mixer.
  • FIG. 29 is a circuit configuration input to the circuit simulator based on the double-balanced mixer DBMXA of FIG. 9A.
  • the circuit 30 includes a constant voltage source CV4, a constant voltage source CV5, a constant voltage source CV6P, a constant voltage source CV6N, an input voltage source IV2P, an input voltage source IV2N, a pulse voltage source PLV2P, and a pulse voltage source PLV2N.
  • It has a resistor XR1, a resistor XR2, a capacitance SMC3, a capacitance SMC4, a transistor Itr2, a transistor Itr3, a transistor OM2, a transistor OM2r, a transistor OM3, and a transistor OM3r.
  • the resistor XR1 of the circuit 30 corresponds to the load LE1 of the double-balanced mixer DBMXA of FIG. 9A. Further, the resistor XR2 included in the circuit 30 corresponds to the load LE2 of the double-balanced mixer DBMXA shown in FIG. 9A.
  • the transistor Itr2 included in the circuit 30 corresponds to the transistor included in the current source IS2. Further, the transistor Itr3 included in the circuit 30 corresponds to the transistor included in the current source IS3.
  • the + side terminal of the input voltage source IV2P is electrically connected to the terminal RFPIN, and the-side terminal of the input voltage source IV2P is electrically connected to the wiring GNDL.
  • the + side terminal of the input voltage source IV2N is electrically connected to the terminal RFNIN, and the minus side terminal of the input voltage source IV2N is electrically connected to the wiring GNDL.
  • the first terminal of the capacitance SMC3 is electrically connected to the first terminal of the resistor XR1, the first terminal of the transistor OM2, and the first terminal of the transistor OM3r, and the second terminal of the capacitance SMC3 is connected to the wiring GNDL. It is electrically connected.
  • the first terminal of the capacitance SMC4 is electrically connected to the first terminal of the resistor XR2, the first terminal of the transistor OM2r, the first terminal of the transistor OM3, and the terminal IFP, and the second terminal of the capacitance SMC4 is , Wiring GNDL is electrically connected.
  • the + side terminal of the constant voltage source CV4 is electrically connected to the second terminal of the resistor XR1 and the second terminal of the resistor XR2.
  • the negative terminal of the constant voltage source CV4 is electrically connected to the wiring GNDL.
  • the + side terminals of the constant voltage source CV5 are the back gate of the transistor OM2, the back gate of the transistor OM2r, the back gate of the transistor OM3, the back gate of the transistor OM3r, the back gate of the transistor Itr2, and the back gate of the transistor Itr3. And are electrically connected to.
  • the negative terminal of the constant voltage source CV5 is electrically connected to the wiring GNDL.
  • the + side terminal of the constant voltage source CV6P is electrically connected to the gate of the transistor Itr2, and the minus side terminal of the constant voltage source CV6P is electrically connected to the wiring GNDL.
  • the + side terminal of the constant voltage source CV6N is electrically connected to the gate of the transistor Itr3, and the minus side terminal of the constant voltage source CV6N is electrically connected to the wiring GNDL.
  • the wiring GNDL is a wiring that gives a ground potential (GND).
  • the + side terminal of the pulse voltage source PLV2P is electrically connected to the terminal LOPIN, and the-side terminal of the pulse voltage source PLV2P is electrically connected to the wiring GNDL.
  • the + side terminal of the pulse voltage source PLV2N is electrically connected to the terminal LONIN, and the-side terminal of the pulse voltage source PLV2N is electrically connected to the wiring GNDL.
  • the transistor OM2, the transistor OM2r, the transistor OM3, the transistor OM3r, the transistor Itr2, and the transistor Itr3 of the circuit 30 are OS transistors having an In-Ga-Zn oxide in the channel formation region as an example. Further, each of the transistor OM2, the transistor OM2r, the transistor OM3, the transistor OM3r, the transistor Itr2, and the transistor Itr3 of the circuit 30 has a channel length of 60 nm and a channel width of 60 nm.
  • Input voltage source IV2P as an example, the maximum voltage 3.3V, a voltage source that outputs an AC voltage V inp lowest voltage -3.3V and the frequency of the AC voltage is set to 4 MHz.
  • the input voltage source IV2N as an example, the phase of the AC voltage V inp output from the input voltage source IV2P is a voltage source that outputs an AC voltage V inn advanced half wavelength.
  • V inp, V inn supplied from the input voltage source IV2P and the input voltage source IV2N terminal RFPIN and terminal RFNIN correspond to the voltage outputted from the low noise amplifier LNA in the circuit of Figure 3B.
  • the voltage between the + side terminal and the-side terminal of the constant voltage source CV4 is 3.3V. Further, the voltage between the + side terminal and the ⁇ side terminal in the constant voltage source CV5 is set to 0V. Further, the voltage between the + side terminal and the-side terminal of the constant voltage source CV6P is set to 3.3V, and the voltage between the + side terminal and the-side terminal of the constant voltage source CV6N is 3.3V. It is supposed to be.
  • the same voltage sources as the pulse voltage source PLVP and the pulse voltage source PLVN shown in FIG. 27 are used. Therefore, for each of the pulse voltage source PLV2P and the pulse voltage source PLV2N shown in FIG. 29, the description of the pulse voltage source PLVP and the pulse voltage source PLVN shown in FIG. 27 will be referred to.
  • the value of the capacitance of the capacitance SMC3 and the capacitance SMC4 is 10 pF.
  • the capacitance SMC3 and the capacitance SMC4 are added to the circuit 30 as a decoupling capacitance in the same manner as the capacitance SMC1 and the capacitance SMC2.
  • the voltage of the first terminal of the capacitance SMC4, that is, the voltage output from the terminal IFP is V Dout .
  • FIG. 30 is a graph showing the waveforms of the AC voltage Vinn , the pulse voltage V RON, and the output voltage V D out obtained by inputting the configuration of the circuit 20 of FIG. 27 into the circuit simulator. ..
  • the horizontal axis is time (s) and the vertical axis is voltage (arbitrary unit (au)).
  • the AC voltage V imp and the pulse voltage V LOP are omitted.
  • the input voltage V inn of 4MHz is input to the terminal RFNIN, by the pulse voltage V LON of 5MHz is input to the terminal LONIN, V from the terminal IFP It can be confirmed that the output voltage V Dout of 1 MHz, which is the difference in frequency between the inn (V imp ) and the V LOP (V LON ), is output.
  • the frequency of the output voltage from the mixer is the value of the frequency difference between the input voltage and the voltage from the local oscillator. Therefore, from the result of FIG. 30, it was confirmed that the circuit 30 shown in FIG. 29 operates as a mixer in the same manner as the circuit 20.
  • FIG. 31 shows the voltage waveforms of V Sout of FIG. 28, which is the output result of the circuit 20, and V Dout of FIG. 30 which is the output result of the circuit 30.
  • the horizontal axis is time (s) and the vertical axis is voltage (arbitrary unit (au)). From FIG. 31, it can be confirmed that the output voltage V Dout of the circuit 30 which is a double-balanced mixer has a lower secondary distortion than the output voltage V Sout of the circuit 20 which is a single-balanced mixer.
  • ANT Antenna
  • DPXR Duplexer
  • LNA Low Noise Amplifier
  • PA Power Amplifier
  • LO Local Oscillator
  • DNCMX Down Conversion Mixer
  • DNCMX1 Down Conversion Mixer
  • DNCMX2 Down Conversion Mixer
  • DNCMX3 Down Conversion Mixer
  • UPCMX Up Conversion mixer
  • BPF Band path filter
  • IFA IF amplifier
  • ADC Analog digital conversion circuit
  • AMP Amplifier
  • LAMP [1] Amplifier, LAMP [2]: Amplifier, LAMP [3]: Amplifier
  • PAMP [1] Amplifier, PAMP [2]: Amplifier, PAMP [3]: Amplifier, TL1: Transmission line, TL2: Transmission line, TL3: Transmission line, LTL1: Transmission line, LTL2: Transmission line, PTL1: Transmission line, ANC1: Circuit , ANC2: Circuit,

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

回路面積が小さく、かつ熱による動作能力の低下を抑えたミキサ、及び半導体装置を提供する。 差動部と電流源と第１負荷と入力端子と第１出力端子とを有するミキサであって、差動部は、第１、 第２トランジスタを有し、第１、第２トランジスタのそれぞれは、チャネル形成領域に金属酸化物 を有する。第１、第２トランジスタのそれぞれの第１端子は、入力端子と電流源とに電気的に接続 され、第１トランジスタの第２端子は、第１負荷の第１端子と第１出力端子とに電気的に接続され ている。第１負荷は、電圧が第１負荷の第２端子に与えられることによって、第１負荷の第１端子 －第２端子間に電流を流す機能を有し、電流源は、第１、第２トランジスタのそれぞれの第１端子 から電流源に定電流を流す機能を有する。電流源は、チャネル形成領域にシリコンが含まれている トランジスタを有し、差動部は、電流源の上方に位置する。

Description

ミキサ、及び半導体装置
　本発明の一態様は、ミキサ、及び半導体装置に関する。
　なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、動作方法、又は、製造方法に関するものである。又は、本発明の一態様は、プロセス、マシン、マニュファクチャ、又は、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、蓄電装置、撮像装置、記憶装置、信号処理装置、プロセッサ、電子機器、システム、それらの駆動方法、それらの製造方法、又はそれらの検査方法を一例として挙げることができる。
　スマートフォンやタブレット端末などに代表される持ち運びが容易な情報端末の普及が進んでいる。また、情報端末の普及に伴い、様々な通信規格が制定されている。例えば、第４世代（４Ｇ）と呼ばれているＬＴＥ−Ａｄｖａｎｃｅｄ規格の運用が開始されている。
　近年、ＩｏＴ（Ｉｎｔｅｒｎｅｔ　ｏｆ　Ｔｈｉｎｇｓ）などの情報技術の発展により、情報端末で扱われるデータ量は増大する傾向にある。また、情報端末などの電子機器においては、通信速度の向上が求められている。
　ＩｏＴなどの様々な情報技術に対応するため、４Ｇよりも速い通信速度、多くの同時接続、短い遅延時間を実現する第５世代（５Ｇ）の通信規格が検討されている。５Ｇでは、例えば、３．７ＧＨｚ帯、４．５ＧＨＺ帯、２８ＧＨｚ帯などの通信周波数が使用される。
　５Ｇに対応する半導体装置は、Ｓｉなど１種類の元素を主成分として用いる半導体や、ＧａとＡｓなど複数種類の元素を主成分として用いる化合物半導体を用いて作製される。さらに、金属酸化物の一種である酸化物半導体が注目されている。
　また、酸化物半導体では、単結晶でも非晶質でもない、ＣＡＡＣ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ）構造およびｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）構造が見出されている（非特許文献１及び非特許文献２参照）。
　非特許文献１および非特許文献２では、ＣＡＡＣ構造を有する酸化物半導体を用いてトランジスタを作製する技術が開示されている。
Ｓ．Ｙａｍａｚａｋｉ　ｅｔ　ａｌ．，"ＳＩＤ　Ｓｙｍｐｏｓｉｕｍ　Ｄｉｇｅｓｔ　ｏｆ　Ｔｅｃｈｎｉｃａｌ　Ｐａｐｅｒｓ"，２０１２，ｖｏｌｕｍｅ　４３，ｉｓｓｕｅ　１，ｐ．１８３−１８６ Ｓ．Ｙａｍａｚａｋｉ　ｅｔ　ａｌ．，"Ｊａｐａｎｅｓｅ　Ｊｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ"，２０１４，ｖｏｌｕｍｅ　５３，Ｎｕｍｂｅｒ　４Ｓ，ｐ．０４ＥＤ１８−１−０４ＥＤ１８−１０
　携帯電話等の電子機器の小型化に伴って、当該電子機器に含まれている半導体装置の回路面積の低減が求められている。例えば、半導体装置の回路面積の低減として、Ｓｉトランジスタなどを用いた集積回路を当該電子機器に適用する場合がある。一方、集積回路は、消費電力による熱を発生し、集積回路自体の温度が上がることがある。特に、集積回路にＳｉトランジスタが含まれている場合、Ｓｉトランジスタは温度が高くなると電界効果移動度が下がるため、集積回路の動作能力が低下することがある。
　本発明の一態様は、消費電力を低減した半導体装置を提供することを課題の一とする。又は、本発明の一態様は、熱による動作能力の低下を抑えた半導体装置を提供することを課題の一とする。又は、本発明の一態様は、回路面積が低減された半導体装置を提供することを課題の一とする。又は、本発明の一態様は、新規の半導体装置を提供することを課題の一とする。又は、本発明の一態様は、新規の半導体装置を有する電子機器を提供することを課題の一とする。
　なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した課題、及び他の課題のうち、少なくとも一つの課題を解決するものである。なお、本発明の一態様は、上記列挙した課題、及び他の課題の全てを解決する必要はない。
（１）
　本発明の一態様は、差動部と、電流源と、第１負荷と、入力端子と、第１出力端子と、を有し、差動部は、第１トランジスタと、第２トランジスタと、を有し、第１トランジスタと、第２トランジスタと、のそれぞれは、チャネル形成領域に金属酸化物を有し、第１トランジスタの第１端子は、第２トランジスタの第１端子と、入力端子と、電流源の第１端子と、に電気的に接続され、第１トランジスタの第２端子は、第１負荷の第１端子と、第１出力端子と、に電気的に接続され、第１負荷は、第１電圧が第１負荷の第２端子に与えられることによって、第１負荷の第１端子−第２端子間に電流を流す機能を有し、電流源は、電流源の第１端子に定電流を流す機能を有し、第１トランジスタのゲートに第１信号が入力され、第２トランジスタのゲートに第１信号との位相差が１８０度である第２信号が入力され、かつ入力端子に第３信号が入力されたとき、差動部は、第１信号の電圧波形と第３信号の電圧波形と、に応じた電圧波形の第１出力信号を生成して、第１出力信号を第１出力端子に出力する、ミキサである。
（２）
　又は、本発明の一態様は、差動部と、電流源と、第１負荷と、第３トランジスタと、入力端子と、第１出力端子と、を有し、差動部は、第１トランジスタと、第２トランジスタと、を有し、第１トランジスタと、第２トランジスタと、のそれぞれは、チャネル形成領域に金属酸化物を有し、第１トランジスタの第１端子は、第２トランジスタの第１端子と、第３トランジスタの第１端子と、に電気的に接続され、第３トランジスタの第２端子は、電流源の第１端子に電気的に接続され、第３トランジスタのゲートは、入力端子に電気的に接続され、第１トランジスタの第２端子は、第１負荷の第１端子と、第１出力端子と、に電気的に接続され、第１負荷は、第１電圧が第１負荷の第２端子に与えられることによって、第１負荷の第１端子−第２端子間に電流を流す機能を有し、電流源は、電流源の第１端子に定電流を流す機能を有し、第１トランジスタのゲートに第１信号が入力され、第２トランジスタのゲートに第１信号との位相差が１８０度である第２信号が入力され、かつ入力端子に第３信号が入力されたとき、差動部は、第１信号の電圧波形と第３信号の電圧波形と、に応じた電圧波形の第１出力信号を生成して、第１出力信号を第１出力端子に出力する、ミキサである。
（３）
　又は、本発明の一態様は、上記（１）、又は（２）の構成において、第２負荷と、第２出力端子と、を有し、第２トランジスタの第２端子は、第２負荷の第１端子と、第２出力端子と、に電気的に接続され、第２負荷は、第１電圧が第２負荷の第２端子に与えられることによって、第２負荷の第１端子−第２端子間に電流を流す機能を有し、第１トランジスタのゲートに第１信号が入力され、第２トランジスタのゲートに第２信号が入力され、かつ入力端子に第３信号が入力されたとき、差動部は、第２信号の電圧波形と第３信号の電圧波形と、に応じた電圧波形の第２出力信号を生成して、第２出力信号を第２出力端子に出力する機能と、を有する、ミキサである。
（４）
　又は、本発明の一態様は、上記（１）乃至（３）のいずれか一の構成において、電流源は、チャネル形成領域にシリコンが含まれているトランジスタを有し、差動部は、電流源の上方に位置する、ミキサである。
（５）
　又は、本発明の一態様は、差動部と、第１電流源と、第２電流源と、第１負荷と、第２負荷と、第１入力端子と、第２入力端子と、第１出力端子と、を有し、差動部は、第１トランジスタと、第２トランジスタと、第４トランジスタと、第５トランジスタと、を有し、第１トランジスタと、第２トランジスタと、第４トランジスタと、第５トランジスタと、のそれぞれは、チャネル形成領域に金属酸化物を有し、第１トランジスタの第１端子は、第２トランジスタの第１端子と、第１入力端子と、第１電流源の第１端子と、に電気的に接続され、第４トランジスタの第１端子は、第５トランジスタの第１端子と、第２入力端子と、第２電流源の第１端子と、に電気的に接続され、第１トランジスタの第２端子は、第５トランジスタの第２端子と、第１負荷の第１端子と、に電気的に接続され、第２トランジスタの第２端子は、第４トランジスタの第２端子と、第２負荷の第１端子と、第１出力端子と、に電気的に接続され、第１負荷は、第１電圧が第１負荷の第２端子に与えられることによって、第１負荷の第１端子−第２端子間に電流を流す機能を有し、第２負荷は、第１電圧が第２負荷の第２端子に与えられることによって、第２負荷の第１端子−第２端子間に電流を流す機能を有し、第１電流源は、第１電流源の第１端子に第１定電流を流す機能を有し、第２電流源は、第２電流源の第１端子に第２定電流を流す機能を有し、第１トランジスタのゲート及び第４トランジスタのゲートのそれぞれに第１信号が入力され、第２トランジスタのゲート及び第５トランジスタのゲートのそれぞれに第１信号との位相差が１８０度である第２信号が入力され、第１入力端子に第３信号が入力され、かつ第２入力端子に第４信号が入力されたとき、差動部は、第１信号の電圧波形及び第４信号の電圧波形に応じた電圧波形の第５信号と、第２信号の電圧波形及び第３信号の電圧波形に応じた電圧波形の第６信号と、を第１出力信号として第１出力端子から出力する、ミキサである。
（６）
　又は、本発明の一態様は、差動部と、第１電流源と、第２電流源と、第１負荷と、第２負荷と、第３トランジスタと、第６トランジスタと、第１入力端子と、第２入力端子と、第１出力端子と、を有し、差動部は、第１トランジスタと、第２トランジスタと、第４トランジスタと、第５トランジスタと、を有し、第１トランジスタと、第２トランジスタと、第４トランジスタと、第５トランジスタと、のそれぞれは、チャネル形成領域に金属酸化物を有し、第１トランジスタの第１端子は、第２トランジスタの第１端子と、第３トランジスタの第１端子と、に電気的に接続され、第３トランジスタの第２端子は、第１電流源の第１端子に電気的に接続され、第３トランジスタのゲートは、第１入力端子に電気的に接続され、第４トランジスタの第１端子は、第５トランジスタの第１端子と、第６トランジスタの第１端子と、に電気的に接続され、第６トランジスタの第２端子は、第２電流源の第１端子に電気的に接続され、第６トランジスタのゲートは、第２入力端子に電気的に接続され、第１トランジスタの第２端子は、第５トランジスタの第２端子と、第１負荷の第１端子と、に電気的に接続され、第２トランジスタの第２端子は、第４トランジスタの第２端子と、第２負荷の第１端子と、第１出力端子と、に電気的に接続され、第１負荷は、第１電圧が第１負荷の第２端子に与えられることによって、第１負荷の第１端子−第２端子間に電流を流す機能を有し、第２負荷は、第１電圧が第２負荷の第２端子に与えられることによって、第２負荷の第１端子−第２端子間に電流を流す機能を有し、第１電流源は、第１電流源の第１端子に第１定電流を流す機能を有し、第２電流源は、第２電流源の第１端子に第２定電流を流す機能を有し、第１トランジスタのゲート及び第４トランジスタのゲートのそれぞれに第１信号が入力され、第２トランジスタのゲート及び第５トランジスタのゲートのそれぞれに第１信号との位相差が１８０度である第２信号が入力され、第１入力端子に第３信号が入力され、かつ第２入力端子に第４信号が入力されたとき、差動部は、第１信号の電圧波形及び第４信号の電圧波形に応じた電圧波形の第５信号と、第２信号の電圧波形及び第３信号の電圧波形に応じた電圧波形の第６信号と、を第１出力信号として第１出力端子から出力する、ミキサである。
（７）
　又は、本発明の一態様は、上記（４）、又は（５）の構成において、第２出力端子を有し、第２出力端子は、第１トランジスタの第２端子と、第５トランジスタの第２端子と、第１負荷の第１端子と、に電気的に接続され、第１トランジスタのゲート及び第４トランジスタのゲートのそれぞれに第１信号が入力され、第２トランジスタのゲート及び第５トランジスタのゲートのそれぞれに第２信号が入力され、第１入力端子に第３信号が入力され、かつ第２入力端子に第４信号が入力されたとき、差動部は、第１信号の電圧波形及び第３信号の電圧波形に応じた電圧波形の第７信号と、第２信号の電圧波形及び第４信号の電圧波形に応じた電圧波形の第８信号と、を第２出力信号として第２出力端子から出力する機能を有する、ミキサである。
（８）
　又は、本発明の一態様は、上記（５）乃至（７）のいずれか一の構成において、第１電流源、及び第２電流源のそれぞれは、チャネル形成領域にシリコンが含まれているトランジスタを有し、差動部は、第１電流源、及び第２電流源の上方に位置する、ミキサである。
（９）
　又は、本発明の一態様は、ミキサと、ローカルオシレータと、を有し、ミキサは、トランジスタを有し、トランジスタは、チャネル形成領域に金属酸化物を有し、ミキサの第１端子は、ローカルオシレータに電気的に接続され、ローカルオシレータは、ミキサの第１端子を介して、トランジスタのゲートに第９信号を供給する機能を有し、ミキサは、第９信号の電圧波形と、ミキサの第２端子を介してトランジスタの第１端子に入力された第１０信号の電圧波形と、に応じた電圧波形を有する第１１信号を生成して、第１１信号をトランジスタの第２端子からミキサの第３端子に出力する機能を有する、半導体装置である。
（１０）
　又は、本発明の一態様は、上記（９）において、ミキサの第１端子は、トランジスタのゲートに電気的に接続され、ミキサの第２端子は、トランジスタの第１端子に電気的に接続され、ミキサの第３端子は、トランジスタの第２端子に電気的に接続されている、半導体装置である。
（１１）
　又は、本発明の一態様は、上記（９）又は（１０）において、アンテナと、ローノイズアンプと、を有し、アンテナは、ローノイズアンプの入力端子に電気的に接続され、ローノイズアンプの出力端子は、ミキサの第２端子に電気的に接続されている、半導体装置である。
　なお、本明細書等において、半導体装置とは、半導体特性を利用した装置であり、半導体素子（トランジスタ、ダイオード、フォトダイオード等）を含む回路、同回路を有する装置等をいう。また、半導体特性を利用することで機能しうる装置全般をいう。例えば、集積回路、集積回路を備えたチップや、パッケージにチップを収納した電子部品は半導体装置の一例である。また、記憶装置、表示装置、発光装置、照明装置及び電子機器等は、それ自体が半導体装置であり、半導体装置を有している場合がある。
　また、本明細書等において、ＸとＹとが接続されていると記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図又は文章に示された接続関係に限定されず、図又は文章に示された接続関係以外のものも、図又は文章に開示されているものとする。Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層など）であるとする。
　ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示デバイス、発光デバイス、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、又は、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。
　ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（デジタルアナログ変換回路、アナログデジタル変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅又は電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。
　なお、ＸとＹとが電気的に接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とを含むものとする。
　また、例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。又は、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。又は、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
　なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
　また、本明細書等において、「抵抗素子」とは、例えば、０Ωよりも高い抵抗値を有する回路素子、配線などとすることができる。そのため、本明細書等において、「抵抗素子」は、抵抗値を有する配線、ソース−ドレイン間に電流が流れるトランジスタ、ダイオード、コイルなどを含むものとする。そのため、「抵抗素子」という用語は、「抵抗」、「負荷」、「抵抗値を有する領域」などの用語に言い換えることができ、逆に「抵抗」、「負荷」、「抵抗値を有する領域」という用語は、「抵抗素子」などの用語に言い換えることができる。抵抗値としては、例えば、好ましくは１ｍΩ以上１０Ω以下、より好ましくは５ｍΩ以上５Ω以下、更に好ましくは１０ｍΩ以上１Ω以下とすることができる。また、例えば、１Ω以上１×１０９Ω以下としてもよい。
　また、本明細書等において、「容量素子」とは、例えば、０Ｆよりも高い静電容量の値を有する回路素子、静電容量の値を有する配線の領域、寄生容量、トランジスタのゲート容量などとすることができる。そのため、本明細書等において、「容量素子」は、１対の電極と、当該電極の間に含まれている誘電体と、を含む回路素子だけでなく、配線と配線との間に現れる寄生容量、トランジスタのソース又はドレインの一方とゲートとの間に現れるゲート容量などを含むものとする。また、「容量素子」、「寄生容量」、「ゲート容量」などという用語は、「容量」などの用語に言い換えることができ、逆に、「容量」という用語は、「容量素子」、「寄生容量」、「ゲート容量」などの用語に言い換えることができる。また、「容量」の「一対の電極」という用語は、「一対の導電体」、「一対の導電領域」、「一対の領域」などに言い換えることができる。なお、静電容量の値としては、例えば、０．０５ｆＦ以上１０ｐＦ以下とすることができる。また、例えば、１ｐＦ以上１０μＦ以下としてもよい。
　また、本明細書等において、トランジスタは、ゲート、ソース、及びドレインと呼ばれる３つの端子を有する。ゲートは、トランジスタの導通状態を制御する制御端子である。ソース又はドレインとして機能する２つの端子は、トランジスタの入出力端子である。２つの入出力端子は、トランジスタの導電型（ｎチャネル型、ｐチャネル型）及びトランジスタの３つの端子に与えられる電位の高低によって、一方がソースとなり他方がドレインとなる。このため、本明細書等においては、ソースやドレインの用語は、言い換えることができるものとする。また、本明細書等では、トランジスタの接続関係を説明する際、「ソース又はドレインの一方」（又は第１電極、又は第１端子）、「ソース又はドレインの他方」（又は第２電極、又は第２端子）という表記を用いる。なお、トランジスタの構造によっては、上述した３つの端子に加えて、バックゲートを有する場合がある。この場合、本明細書等において、トランジスタのゲート又はバックゲートの一方を第１ゲートと呼称し、トランジスタのゲート又はバックゲートの他方を第２ゲートと呼称することがある。更に、同じトランジスタにおいて、「ゲート」と「バックゲート」の用語は互いに入れ換えることができる場合がある。また、トランジスタが、３以上のゲートを有する場合は、本明細書等においては、それぞれのゲートを第１ゲート、第２ゲート、第３ゲートなどと呼称することがある。
　また、本明細書等において、ノードは、回路構成やデバイス構造等に応じて、端子、配線、電極、導電層、導電体、不純物領域等と言い換えることが可能である。また、端子、配線等をノードと言い換えることが可能である。
　また、本明細書等において、「電圧」と「電位」は、適宜言い換えることができる。「電圧」は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位（接地電位）とすると、「電圧」を「電位」に言い換えることができる。なお、グラウンド電位は必ずしも０Ｖを意味するとは限らない。また、電位は相対的なものであり、基準となる電位が変わることによって、配線に与えられる電位、回路などに印加される電位、回路などから出力される電位なども変化する。
　また、本明細書等において、「高レベル電位」、「低レベル電位」という用語は、特定の電位を意味するものではない。例えば、２本の配線において、両方とも「高レベル電位を供給する配線として機能する」と記載されていた場合、両方の配線が与えるそれぞれの高レベル電位は、互いに等しくなくてもよい。また、同様に、２本の配線において、両方とも「低レベル電位を供給する配線として機能する」と記載されていた場合、両方の配線が与えるそれぞれの低レベル電位は、互いに等しくなくてもよい。
「電流」とは、電荷の移動現象（電気伝導）のことであり、例えば、「正の荷電体の電気伝導が起きている」という記載は、「その逆向きに負の荷電体の電気伝導が起きている」と換言することができる。そのため、本明細書等において、「電流」とは、特に断らない限り、キャリアの移動に伴う電荷の移動現象（電気伝導）をいうものとする。ここでいうキャリアとは、電子、正孔、アニオン、カチオン、錯イオン等が挙げられ、電流の流れる系（例えば、半導体、金属、電解液、真空中など）によってキャリアが異なる。また、配線等における「電流の向き」は、正電荷となるキャリアが移動する方向とし、正の電流量で記載する。換言すると、負電荷となるキャリアが移動する方向は、電流の向きと逆の方向となり、負の電流量で表現される。そのため、本明細書等において、電流の正負（又は電流の向き）について断りがない場合、「素子Ａから素子Ｂに電流が流れる」等の記載は「素子Ｂから素子Ａに電流が流れる」等に言い換えることができるものとする。また、「素子Ａに電流が入力される」等の記載は「素子Ａから電流が出力される」等に言い換えることができるものとする。
　また、本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略することもありうる。
　また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている場合がある。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書等で説明した語句に限定されず、状況に応じて適切に言い換えることができる。例えば、「導電体の上面に位置する絶縁体」の表現では、示している図面の向きを１８０度回転することによって、「導電体の下面に位置する絶縁体」と言い換えることができる。
　また、「上」や「下」の用語は、構成要素の位置関係が直上又は直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
　また、本明細書等において、「膜」、「層」などの語句は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。又は、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。又は、場合によっては、又は、状況に応じて、「膜」、「層」などの語句を使わずに、別の用語に入れ替えることが可能である。例えば、「導電層」又は「導電膜」という用語を、「導電体」という用語に変更することが可能な場合がある。又は、例えば、「絶縁層」、「絶縁膜」という用語を、「絶縁体」という用語に変更することが可能な場合がある。
　また、本明細書等において「電極」、「配線」、「端子」などの用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。また、例えば、「端子」は「配線」や「電極」の一部として用いられることがあり、その逆もまた同様である。更に、「端子」の用語は、複数の「電極」、「配線」、「端子」などが一体となって形成されている場合なども含む。そのため、例えば、「電極」は「配線」又は「端子」の一部とすることができ、また、例えば、「端子」は「配線」又は「電極」の一部とすることができる。また、「電極」、「配線」、「端子」などの用語は、場合によって、「領域」などの用語に置き換える場合がある。
　また、本明細書等において、「配線」、「信号線」、「電源線」などの用語は、場合によっては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「配線」という用語を、「信号線」という用語に変更することが可能な場合がある。また、例えば、「配線」という用語を、「電源線」などの用語に変更することが可能な場合がある。また、その逆も同様で、「信号線」、「電源線」などの用語を、「配線」という用語に変更することが可能な場合がある。「電源線」などの用語は、「信号線」などの用語に変更することが可能な場合がある。また、その逆も同様で「信号線」などの用語は、「電源線」などの用語に変更することが可能な場合がある。また、配線に印加されている「電位」という用語を、場合によっては、又は、状況に応じて、「信号」などという用語に変更することが可能な場合がある。また、その逆も同様で、「信号」などの用語は、「電位」という用語に変更することが可能な場合がある。
　本明細書等において、半導体の不純物とは、例えば、半導体層を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体に欠陥準位密度が高くなることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。具体的には、半導体がシリコン層である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１５族元素（但し、酸素、水素は含まない）などがある。
　本明細書等において、スイッチとは、導通状態（オン状態）、又は、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。又は、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。一例としては、電気的なスイッチ、機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
　電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路などがある。なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソース電極とドレイン電極が電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソース電極とドレイン電極が電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。
　機械的なスイッチの一例としては、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。
　本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」又は「概略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」又は「概略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
　本発明の一態様によって、消費電力を低減した半導体装置を提供することができる。又は、本発明の一態様によって、熱による動作能力の低下を抑えた半導体装置を提供することができる。又は、本発明の一態様によって、回路面積が低減された半導体装置を提供することができる。又は、本発明の一態様によって、新規な半導体装置を提供することができる。又は、本発明の一態様によって、新規の半導体装置を有する電子機器を提供することができる。
　なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した効果、及び他の効果のうち、少なくとも一つの効果を有するものである。従って本発明の一態様は、場合によっては、上記列挙した効果を有さない場合もある。
図１は、半導体装置の構成例を説明するブロック図である。
図２Ａ、及び図２Ｂは、半導体装置に含まれている回路の構成例を説明するブロック図である。
図３Ａ乃至図３Ｃは、半導体装置に含まれている回路の構成例を説明するブロック図である。
図４は、半導体装置の構成例を説明するブロック図である。
図５は、半導体装置に含まれている回路の構成例を説明するブロック図である。
図６Ａ及び図６Ｂは、半導体装置に含まれている回路の構成例を説明するブロック図であり、図６Ｃは電流源の一例を示す回路図である。
図７Ａ乃至図７Ｄは、半導体装置に含まれている回路の積層構造を説明する斜視図である。
図８Ａ乃至図８Ｃは、半導体装置に含まれている回路の積層構造を説明する斜視図である。
図９Ａ、及び図９Ｂは、半導体装置に含まれている回路の構成例を説明するブロック図である。
図１０は、半導体装置の構成例を説明する断面模式図である。
図１１は、半導体装置の構成例を説明する断面模式図である。
図１２Ａ乃至図１２Ｃは、トランジスタの構成例を説明する断面模式図である。
図１３Ａ、及び図１３Ａは、トランジスタの構成例を説明する断面模式図である。
図１４Ａ、及び図１４Ｂは、トランジスタの構成例を説明する断面模式図である。
図１５は、半導体装置の構成例を説明する断面模式図である。
図１６Ａ、及び図１６Ｂは、トランジスタの構成例を説明する断面模式図である。
図１７は、半導体装置の構成例を説明する断面模式図である。
図１８Ａは容量の構成例を示す上面図であり、図１８Ｂ、及び図１８Ｃは容量の構成例を示す断面斜視図である。
図１９Ａは容量の構成例を示す上面図であり、図１９Ｂは容量の構成例を示す断面図であり、図１９Ｃは容量の構成例を示す断面斜視図である。
図２０ＡはＩＧＺＯの結晶構造の分類を説明する図であり、図２０（Ｂ）は結晶性ＩＧＺＯのＸＲＤスペクトルを説明する図であり、図２０（Ｃ）は結晶性ＩＧＺＯの極微電子線回折パターンを説明する図である。
図２１Ａは半導体ウェハの一例を示す斜視図であり、図２１Ｂはチップの一例を示す斜視図であり、図２１Ｃ及び図２１Ｄは電子部品の一例を示す斜視図である。
図２２は、ＩｏＴネットワークの階層構造と要求仕様の傾向を示す図である。
図２３は、ファクトリーオートメーションのイメージ図である。
図２４は、電子機器の一例を示す斜視図である。
図２５は、回路計算の条件を説明する回路図である。
図２６は、回路計算の結果を説明する図である。
図２７は、回路計算の条件を説明する回路図である。
図２８は、回路計算の結果を説明する図である。
図２９は、回路計算の条件を説明する回路図である。
図３０は、回路計算の結果を説明する図である。
図３１は、回路計算の結果を説明する図である。
　本明細書等において、金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ又は単にＯＳともいう）などに分類される。例えば、トランジスタのチャネル形成領域に金属酸化物が含まれている場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有するトランジスタのチャネル形成領域を構成し得る場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことができる。また、ＯＳトランジスタと記載する場合においては、金属酸化物又は酸化物半導体を有するトランジスタと換言することができる。
　また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ　ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
　また、本明細書等において、各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場合は、互いに構成例を適宜組み合わせることが可能である。
　なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）と、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）との少なくとも一つの内容に対して、適用、組み合わせ、又は置き換えなどを行うことができる。
　なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
　なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）と、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）との少なくとも一つの図に対して、組み合わせることにより、さらに多くの図を構成させることができる。
　本明細書に記載の実施の形態については、図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態の発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、斜視図などにおいて、図面の明確性を期すために、一部の構成要素の記載を省略している場合がある。
　本明細書等において、複数の要素に同じ符号を用いる場合、特に、それらを区別する必要があるときには、符号に“＿１”、“［ｎ］”、“［ｍ，ｎ］”等の識別用の符号を付記して記載する場合がある。
　また、本明細書の図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
（実施の形態１）
　本実施の形態では、本発明の一態様の半導体装置である、高周波受信機の構成例について説明する。
　図１には、高周波受信機１００の構成例を示している。
　高周波受信機１００は、一例として、アンテナＡＮＴと、ローノイズアンプＬＮＡと、ローカルオシレータＬＯと、ダウンコンバージョンミキサＤＮＣＭＸと、バンドパスフィルタＢＰＦと、ＩＦ増幅器ＩＦＡと、アナログデジタル変換回路ＡＤＣと、を有する。
　ローノイズアンプＬＮＡは、入力端子として機能する端子ＬＴ１と、出力端子として機能する端子ＬＴ２と、を有する。また、ダウンコンバージョンミキサＤＮＣＭＸは、端子ＤＲＦＰと、端子ＤＬＯＰと、端子ＩＦＰ１と、を有する。
　アンテナＡＮＴは、ローノイズアンプＬＮＡの端子ＬＴ１に電気的に接続され、ローノイズアンプＬＮＡの端子ＬＴ２は、ダウンコンバージョンミキサＤＮＣＭＸの端子ＤＲＦＰに電気的に接続されている。ダウンコンバージョンミキサＤＮＣＭＸの端子ＤＬＯＰは、ローカルオシレータＬＯに電気的に接続され、ダウンコンバージョンミキサＤＮＣＭＸの端子ＩＦＰ１は、バンドパスフィルタＢＰＦの入力端子に電気的に接続されている。ＩＦ増幅器ＩＦＡの入力端子は、バンドパスフィルタＢＰＦの出力端子に電気的に接続され、ＩＦ増幅器ＩＦＡの出力端子は、アナログデジタル変換回路ＡＤＣの入力端子に電気的に接続されている。
　アナログデジタル変換回路ＡＤＣの出力端子は、一例として、半導体装置に備わる論理回路等に電気的に接続されている（図示しない）。
　アンテナＡＮＴは、例えば、アンテナＡＮＴが外部から、無線通信の搬送波に使われる周波数の電波を受信したときに、当該電波をＲＦ（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ）信号に変換する機能を有する。
　ローノイズアンプＬＮＡは、例えば、アンテナＡＮＴが外部から、電波を受信して生成したＲＦ信号の電圧振幅を増幅する機能を有する。また、ローノイズアンプＬＮＡは、増幅されるＲＦ信号のノイズを低減する機能を有する。なお、ローノイズアンプＬＮＡは、ノイズを低減する機能に加えて、ノイズを除去するフィルタ機能を有することが好ましい。
　ところで、ローノイズアンプＬＮＡは、一例として、図２Ａに示す回路構成とすることができる。図２Ａに示すローノイズアンプＬＮＡは、３段電力増幅器の構成となっている。具体的には、図２ＡのローノイズアンプＬＮＡは、増幅器ＬＡＭＰ［１］乃至増幅器ＬＡＭＰ［３］と、伝送線路ＬＴＬ１と、伝送線路ＬＴＬ２と、を有する。また、増幅器ＬＡＭＰ［１］乃至増幅器ＬＡＭＰ［３］のそれぞれは、入力端子と、出力端子と、を有する。
　端子ＬＴ１は、伝送線路ＬＴＬ１を介して、配線ＧＮＤＬに電気的に接続されている。また、端子ＬＴ１は、伝送線路ＬＴＬ２を介して、増幅器ＬＡＭＰ［１］の入力端子に電気的に接続されている。増幅器ＬＡＭＰ［１］の出力端子は、増幅器ＬＡＭＰ［２］の入力端子に電気的に接続され、増幅器ＬＡＭＰ［２］の出力端子は、増幅器ＬＡＭＰ［３］の入力端子に電気的に接続され、増幅器ＬＡＭＰ［３］の出力端子は、端子ＬＴ２に電気的に接続されている。
　伝送線路ＬＴＬ１、及び伝送線路ＬＴＬ２のそれぞれは、ＲＦ信号などの電気信号を伝送するための配線であって、寄生抵抗や寄生容量などを有する。そのため、伝送線路ＬＴＬ１、及び伝送線路ＬＴＬ２のそれぞれは、入力インピーダンスや特性インピーダンスなどを有する。
　ところで、増幅器ＬＡＭＰ［１］乃至増幅器ＬＡＭＰ［３］のそれぞれは、例えば、図２Ｂに示す回路構成とすることができる。
　図２Ｂの増幅器ＡＭＰは、容量Ｃ１と、抵抗Ｒ１と、トランジスタＳＴｒ１と、伝送線路ＴＬ１乃至伝送線路ＴＬ３と、を有する。
　増幅器ＡＭＰの入力端子は、容量Ｃ１の第１端子に電気的に接続され、容量Ｃ１の第２端子は、抵抗Ｒ１の第１端子と、トランジスタＳＴｒ１のゲートと、に電気的に接続されている。抵抗Ｒ１の第２端子は、配線ＶＡＬに電気的に接続されている。トランジスタＳＴｒ１の第１端子は、伝送線路ＴＬ１と伝送線路ＴＬ３とを介して、配線ＶＤＤＬに電気的に接続され、トランジスタＳＴｒ１の第２端子は、配線ＧＮＤＬに電気的に接続されている。
　配線ＶＡＬは、一例として、定電圧を与える配線として機能する。当該定電圧としては、例えば、高レベル電位（ＶＤＤ）、ＶＤＤよりも高い電位、ＶＤＤよりも低い電位などとすることができる。また、配線ＶＤＤＬは、一例として、定電圧を与える配線として機能する。当該定電圧としては、例えば、高レベル電位（ＶＤＤ）とすることができる。また、配線ＧＮＤＬは、一例として、定電圧を与える配線として機能する。当該定電圧としては、例えば、低レベル電位、接地電位（ＧＮＤ）などとすることができる。
　増幅器ＡＭＰの出力端子は、伝送線路ＴＬ２を介して、伝送線路ＴＬ１と伝送線路ＴＬ３との間の接続部分に、電気的に接続されている。
　伝送線路ＴＬ１乃至伝送線路ＴＬ３は、伝送線路ＬＴＬ１及び伝送線路ＬＴＬ２と同様に、電気信号を伝送するための配線とする。そのため、伝送線路ＰＴＬ１は、入力インピーダンスや特性インピーダンスなどを有する。
　増幅器ＡＭＰは、入力端子に入力された電気信号の電圧振幅を増幅して、出力端子に出力する機能を有する。また、増幅器ＡＭＰは、インピーダンス整合回路としての機能を有する。
　トランジスタＳＴｒ１としては、例えば、チャネル形成領域にシリコンを有するトランジスタ（以下、Ｓｉトランジスタと呼称する）を用いられる。当該シリコンとしては、例えば、非晶質シリコン（水素化アモルファスシリコンと呼ばれる場合がある）、単結晶シリコン、微結晶シリコン、多結晶シリコン等を用いることができる。また、トランジスタＳＴｒ１としては、Ｓｉトランジスタ以外では、例えば、Ｇｅがチャネル形成領域に含まれているトランジスタ、ＺｎＳｅ、ＣｄＳ、ＧａＡｓ、ＩｎＰ、ＧａＮ、ＳｉＧｅなどの化合物半導体がチャネル形成領域に含まれているトランジスタ、カーボンナノチューブがチャネル形成領域に含まれているトランジスタ、有機半導体がチャネル形成領域に含まれているトランジスタ等とすることができる。
　図２Ｂに示す増幅器ＡＭＰを用いることによって、ローノイズアンプＬＮＡを構成することができる。
　ローカルオシレータＬＯは、電圧波形の変換を行うための信号を発生する機能を有する。当該変換は、後述するタウンコンバージョンミキサＤＮＣＭＸで行われる。
　ダウンコンバージョンミキサＤＮＣＭＸは、端子ＤＲＦＰに入力されたＲＦ信号に対して、ローカルオシレータＬＯから端子ＤＬＯＰに送信された信号を混合し、端子ＤＲＦＰに入力されたＲＦ信号の周波数よりも低い電気信号を生成する機能を有する。生成された電気信号は、中間周波数（Ｉｎｔｅｒｍｅｄｉａｔｅ　Ｆｒｅｑｕｅｎｃｙ）を有する信号（以下、ＩＦ信号と呼称する）として端子ＩＦＰ１に出力される。
　バンドパスフィルタＢＰＦは、バンドパスフィルタＢＰＦの入力端子に入力されたＩＦ信号の周波数のうち、特定の周波数帯の交流電圧をバンドパスフィルタＢＰＦの出力端子に出力する機能を有する。また、バンドパスフィルタＢＰＦは、当該特定の周波数帯以外の交流電圧を減衰させる機能を有する。バンドパスフィルタＢＰＦは、出力端子に出力される特定の周波数帯を決めることによって、複数のチャネルを有するＩＦ信号から一又は二以上のチャネルを選択することができる。
　ＩＦ増幅器ＩＦＡは、バンドパスフィルタＢＰＦによって選択されたチャネルのＩＦ信号の電圧振幅を増幅させる機能を有する。
　アナログデジタル変換回路ＡＤＣは、ＩＦ増幅器ＩＦＡによって増幅されたＩＦ信号をデジタル信号に変換する機能を有する。
　アナログデジタル変換回路ＡＤＣから出力されたデジタル信号は、例えば、高周波受信機１００に電気的に接続されている、処理部（図示しない）に送信される。処理部は、例えば、当該デジタル信号を処理する論理回路を有する構成にすることができる。高周波受信機１００を用いることによって、アンテナＡＮＴによって受信された電波（具体的には、無線通信の搬送波に使われる周波数の電波）は、結果的にデジタル信号に変換される。そして、処理部によって当該デジタル信号に含まれている情報を読み出し、当該情報に基づいて処理を行うことができる。
　ところで、高周波受信機１００に適用できるローノイズアンプＬＮＡは、図２Ａでは、増幅器ＬＡＭＰを３段とした構成としたが、２段としてもよいし、４段以上としてもよい。
　特に、アンテナＡＮＴによって電波から変換されたＲＦ信号は微弱であるため、ローノイズアンプＬＮＡは、当該ＲＦ信号をアナログデジタル変換回路ＡＤＣの出力先の処理部（例えば、論理回路など）で扱えるレベルにまで電圧の振幅を増幅することが好ましい。そのためには、ローノイズアンプＬＮＡは、増幅器ＬＡＭＰを複数段有する構成となる。一方、ローノイズアンプＬＮＡに含まれる増幅器ＬＡＭＰが増えると、ローノイズアンプＬＮＡの回路面積が増大するため、高周波受信機１００の占有面積が大きくなることがある。また、ローノイズアンプＬＮＡに含まれる増幅器ＬＡＭＰが増えると、その分、電流による熱が発生し、高周波受信機１００の温度が高くなることがある。増幅器ＬＡＭＰにＳｉトランジスタが含まれている場合、Ｓｉトランジスタは温度が高くなると電界効果移動度が低下するため、増幅器ＬＡＭＰによって、電気信号を所望の電圧振幅に増幅することが難しくなる。
　そこで、ＯＳトランジスタが含まれているダウンコンバージョンミキサＤＮＣＭＸを考える。図３Ａには、図１のダウンコンバージョンミキサＤＮＣＭＸに適用できる、ダウンコンバージョンミキサＤＮＣＭＸ１の回路構成の一例を示している。なお、図３Ａには、ダウンコンバージョンミキサＤＮＣＭＸだけでなく、ダウンコンバージョンミキサＤＮＣＭＸの周辺の回路との電気的な接続を説明するため、ローノイズアンプＬＮＡと、ローカルオシレータＬＯと、も図示している。
　図３Ａに示すダウンコンバージョンミキサＤＮＣＭＸ１は、ＯＳトランジスタであるトランジスタＯＴｒ１を有する。トランジスタＯＴｒ１は、ダウンコンバージョンミキサＤＮＣＭＸ１における、パストランジスタとして機能する。
　トランジスタＯＴｒ１の第１端子は、端子ＤＲＦＰに電気的に接続され、トランジスタＯＴｒ１の第２端子は、端子ＩＦＰ１に電気的に接続され、トランジスタＯＴｒ１のゲートは、端子ＤＬＯＰに電気的に接続されている。
　ＯＳトランジスタは、例えば、ガラス基板上に形成することができる。そのため、ＯＳトランジスタは、Ｓｉトランジスタと異なり、バルク容量を有さない構成とすることができる。これにより、ＯＳトランジスタは、バルク容量を起因とする動作周波数の低下の影響を受けにくい。
　また、ＯＳトランジスタは、実施の形態３で説明する図１０のとおり、Ｓｉトランジスタが形成された基板の上方に配置することができる。つまり、半導体装置として、ＯＳトランジスタと、Ｓｉトランジスタと、の両方を有する構成とすることができるため、ＯＳトランジスタとＳｉトランジスタとのそれぞれの特性に適するように、半導体装置の回路を構成することができる。例えば、半導体装置の同じ回路内において、高いオン電流を流すトランジスタとしてはＳｉトランジスタを適用し、温度変化によって電気特性が変化しにくいトランジスタとしてはＯＳトランジスタを適用するなど、半導体層の異なるトランジスタを同じ回路で適用することができる。
　また、ＯＳトランジスタは、ガラス基板以外としては、例えば、ＳＯＩ基板、石英基板、プラスチック基板、サファイアガラス基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどに形成することができる。また、ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板、貼り合わせフィルム、基材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、ポリテトラフルオロエチレン（ＰＴＦＥ）に代表されるプラスチックがある。または、一例としては、アクリル等の合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又はポリ塩化ビニルなどがある。または、一例としては、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、又は紙類などがある。
　また、ダウンコンバージョンミキサＤＮＣＭＸ１に含まれているトランジスタＯＴｒ１は、バックゲートを有するトランジスタとしてもよい。図３Ｂに示すダウンコンバージョンミキサＤＮＣＭＸ２は、ダウンコンバージョンミキサＤＮＣＭＸ１のトランジスタＯＴｒ１にバックゲートを設けた構成となっており、ダウンコンバージョンミキサＤＮＣＭＸ２は、ダウンコンバージョンミキサＤＮＣＭＸ１と同様に、図１のダウンコンバージョンミキサＤＮＣＭＸに適用することができる。
　図３Ｂでは、トランジスタＯＴｒ１のバックゲートの電気的な接続先については図示していないが、高周波受信機１００の設計段階において、トランジスタＯＴｒ１のバックゲートの電気的な接続先を自由に決めてもよい。例えば、トランジスタＯＴｒ１のゲートとバックゲートを電気的に接続する構成にすることによって、トランジスタＯＴｒ１の駆動周波数を高め、かつトランジスタＯＴｒ１のオン状態のときに流れる電流を大きくすることができる。また、例えば、トランジスタＯＴｒ１のバックゲートに、外部回路と電気的に接続するための配線を設けた構成にすることによって、当該外部回路によってトランジスタＯＴｒ１のバックゲートに電位を与えることで、トランジスタＯＴｒ１のしきい値電圧を変動させることができる。なお、図３ＢのトランジスタＯＴｒ１だけでなく、明細書の他の箇所に記載されているトランジスタ、又は他の図面に図示されているトランジスタについても、同様にバックゲートを有する構成としてもよい。また、その場合、そのトランジスタのバックゲートの電気的な接続は、上述したとおり、トランジスタＯＴｒ１と同様に、自由に決めてもよい。
　また、図３ＡのダウンコンバージョンミキサＤＮＣＭＸ１、又は図３ＢのダウンコンバージョンミキサＤＮＣＭＸ２において、例えば、端子ＤＲＦＰとトランジスタＯＴｒ１の第１端子との間には、何らかの素子や回路など（例えば、受動素子（例えば、抵抗、容量、コイル、変圧器など）や能動素子（例えば、トランジスタなど）など）が接続されていてもよい。同様に、例えば、端子ＩＦＰ１とトランジスタＯＴｒ１の第２端子との間には、何らかの素子や回路等が接続されていてもよい。また、例えば、端子ＤＬＯＰとトランジスタＯＴｒ１のゲートとの間には、何らかの素子や回路などが接続されていてもよい。例えば、図３Ｃに示すダウンコンバージョンミキサＤＮＣＭＸ３のとおり、図１のダウンコンバージョンミキサＤＮＣＭＸに適用できる回路としては、図３ＡのダウンコンバージョンミキサＤＮＣＭＸ１に対して、端子ＤＲＦＰとトランジスタＯＴｒ１の第１端子との間と、端子ＩＦＰ１とトランジスタＯＴｒ１の第２端子との間と、端子ＤＬＯＰとトランジスタＯＴｒ１のゲートとの間と、のそれぞれに回路ＡＮＣ１、回路ＡＮＣ２、回路ＡＮＣ３を接続した構成としてもよい。なお、回路ＡＮＣ１乃至回路ＡＮＣ３のそれぞれは、何らかの素子や回路などとすることができる。
　なお、上記では図３Ａ乃至図３ＣのそれぞれのダウンコンバージョンミキサＤＮＣＭＸ１乃至ダウンコンバージョンミキサＤＮＣＭＸ３のいずれか一を含む半導体装置として高周波受信機１００を一例として説明したが、本発明の一態様は、これに限定されない。例えば、ダウンコンバージョンミキサＤＮＣＭＸ１乃至ダウンコンバージョンミキサＤＮＣＭＸ３のいずれか一は、高周波送受信機にも適用することができる。図４には、ＦＤＤ（Ｆｒｅｑｕｅｎｃｙ　Ｄｉｖｉｓｉｏｎ　Ｄｕｐｌｅｘ）方式の一例の無線機のフロントエンドに相当する、高周波送受信機２００の構成例を示しており、高周波送受信機２００に含まれているダウンコンバージョンミキサＤＮＣＭＸは、図３Ａ乃至図３Ｃの構成を適用することができる。
　以下に、高周波送受信機２００について説明する。なお、高周波送受信機２００について、高周波受信機１００の内容と重複する部分については、説明を省略する場合がある。
　高周波送受信機２００は、一例として、アンテナＡＮＴと、デュプレクサＤＰＸＲと、ローノイズアンプＬＮＡと、パワーアンプＰＡと、ローカルオシレータＬＯと、ダウンコンバージョンミキサＤＮＣＭＸと、アップコンバージョンミキサＵＰＣＭＸと、を有する。
　デュプレクサＤＰＸＲは、端子ＤＴ１と、端子ＤＴ２と、端子ＤＴ３と、を有する。また、ローノイズアンプＬＮＡは、入力端子として機能する端子ＬＴ１と、出力端子として機能する端子ＬＴ２と、を有する。また、パワーアンプＰＡは、入力端子として機能する端子ＰＴ１と、出力端子として機能するＰＴ２と、を有する。また、ダウンコンバージョンミキサＤＮＣＭＸは、端子ＤＲＦＰと、端子ＤＬＯＰと、端子ＩＦＰ１と、を有する。また、アップコンバージョンミキサＵＰＣＭＸは、端子ＵＲＦＰと、端子ＵＬＯＰと、端子ＩＦＰ２と、を有する。
　アンテナＡＮＴは、デュプレクサＤＰＸＲの端子ＤＴ１に電気的に接続されている。ローノイズアンプＬＮＡの端子ＬＴ１は、デュプレクサＤＰＸＲの端子ＤＴ２に電気的に接続され、ローノイズアンプＬＮＡの端子ＬＴ２は、ダウンコンバージョンミキサＤＮＣＭＸの端子ＤＲＦＰに電気的に接続されている。パワーアンプＰＡの端子ＰＴ１は、アップコンバージョンミキサＵＰＣＭＸの端子ＵＲＦＰに電気的に接続され、パワーアンプＰＡの端子ＰＴ１は、デュプレクサＤＰＸＲの端子ＤＴ３に電気的に接続されている。ローカルオシレータＬＯは、ダウンコンバージョンミキサＤＮＣＭＸの端子ＤＬＯＰと、アップコンバージョンミキサＵＰＣＭＸの端子ＵＬＯＰと、に電気的に接続されている。
　ダウンコンバージョンミキサＤＮＣＭＸの端子ＩＦＰ１は、一例として、バンドパスフィルタ、増幅器、アナログデジタル変換回路などを介して、半導体装置に備わる論理回路等に電気的に接続されている（図示しない）。また、同様に、アップコンバージョンミキサＵＰＣＭＸの端子ＩＦＰ２は、一例として、半導体装置に備わる論理回路等に電気的に接続されている（図示しない）。
　高周波送受信機２００が有するアンテナＡＮＴは、高周波受信機１００が有するアンテナＡＮＴと同様に、例えば、無線通信の搬送波に使われる周波数の電波を受信したときに、当該電波をＲＦ信号に変換する機能を有する。また、高周波送受信機２００が有するアンテナＡＮＴは、ＲＦ信号が入力されたときに、当該ＲＦ信号を例えば、無線通信の搬送波に使われる周波数の電波に変換して外部に送信する機能を有する。
　デュプレクサＤＰＸＲは、ＦＤＤ方式の無線機などに用いられる回路であって、送信用の信号経路と受信用の信号経路とを電気的に分離する機能を有する。具体的には、デュプレクサＤＰＸＲは、アンテナＡＮＴが外部から無線信号を受信するときに、アンテナＡＮＴとローノイズアンプＬＮＡの端子ＬＴ１との間を導通状態にし、アンテナＡＮＴとパワーアンプＰＡの端子ＰＴ２との間を非導通状態にする機能を有する。また、デュプレクサＤＰＸＲは、アンテナＡＮＴから外部に無線信号を送信するときに、アンテナＡＮＴとローノイズアンプＬＮＡの端子ＬＴ１との間を非導通状態にし、アンテナＡＮＴとパワーアンプＰＡの端子ＰＴ２との間を導通状態にする機能を有する。
　つまり、デュプレクサＤＰＸＲを用いることによって、アンテナＡＮＴを、送信用アンテナと受信用アンテナとを共用した１個のアンテナとすることがきる。
　パワーアンプＰＡは、入力端子に入力されたＲＦ信号の電圧振幅を増幅して、出力端子に増幅された電気信号を出力する機能を有する。これにより、アンテナＡＮＴは、パワーアンプＰＡによって増幅されたＲＦ信号を受信して、当該ＲＦ信号を、例えば、電波に変換することができる。
　ところで、パワーアンプＰＡは、一例として、図５に示す回路構成とすることができる。図５に示すパワーアンプＰＡは、３段電力増幅器の構成となっている。具体的には、図５のパワーアンプＰＡは、増幅器ＰＡＭＰ［１］乃至増幅器ＰＡＭＰ［３］と、容量ＰＣ１と、容量ＰＣ２と、伝送線路ＰＴＬ１と、を有する。
　端子ＰＴ１は、容量ＰＣ１の第１端子に電気的に接続され、容量ＰＣ２の第２端子は、増幅器ＰＡＭＰ［１］の入力端子に電気的に接続されている。また、増幅器ＰＡＭＰ［１］の出力端子は、増幅器ＰＡＭＰ［２］の入力端子に電気的に接続されている。増幅器ＰＡＭＰ［２］の出力端子は、増幅器ＰＡＭＰ［３］の入力端子に電気的に接続されている。増幅器ＰＡＭＰ［３］の出力端子は、伝送線路ＰＴＬ１を介して、配線ＧＮＤＬに電気的に接続されている。また、増幅器ＰＡＭＰ［３］の出力端子は、容量ＰＣ２の第１端子に電気的に接続され、容量ＰＣ２の第２端子は、端子ＰＴ２に電気的に接続されている。
　伝送線路ＰＴＬ１は、伝送線路ＬＴＬ１、及び伝送線路ＬＴＬ２と同様に、電気信号を伝送するための配線とする。そのため、伝送線路ＰＴＬ１は、入力インピーダンスや特性インピーダンスなどを有する。
　ところで、増幅器ＰＡＭＰ［１］乃至増幅器ＰＡＭＰ［３］のそれぞれの構成は、例えば、増幅器ＬＡＭＰ［１］乃至増幅器ＬＡＭＰ［３］と同様に、図２Ｂに示す増幅器ＡＭＰとすることができる。つまり、図２Ｂに示す増幅器ＡＭＰを用いることによって、パワーアンプＰＡを構成することができる。
　また、パワーアンプＰＡは、図５では、増幅器ＰＡＭＰを３段とした構成としたが、２段としてもよいし、４段以上としてもよい。
　高周波送受信機２００のローカルオシレータＬＯは、高周波受信機１００のローカルオシレータＬＯと同様に、電圧波形の変換を行うための信号を発生する機能を有する。特に、当該変換は、ダウンコンバージョンミキサＤＮＣＭＸだけでなく、後述するアップコンバージョンミキサＵＰＣＭＸでも行われる。
　アップコンバージョンミキサＵＰＣＭＸは、端子ＩＦＰ２に入力されたＩＦ信号に対して、ローカルオシレータＬＯから端子ＵＬＯＰに送信された信号を混合し、端子ＩＦＰ２に入力された電気信号の周波数よりも高い電気信号を生成する機能を有する。生成された電気信号は、ＲＦ信号として、端子ＵＲＦＰに出力される。
　図４において、ダウンコンバージョンミキサＤＮＣＭＸの端子ＩＦＰ１の電気的な接続先については図示していないが、ダウンコンバージョンミキサＤＮＣＭＸの端子ＩＦＰ１から出力されたＩＦ信号は、バンドパスフィルタ、増幅器、アナログデジタル変換回路などを介して、例えば、処理部に送信される。これによって、高周波送受信機２００のアンテナＡＮＴから受信した電波（具体的には、無線通信の搬送波に使われる周波数の電波）が結果的にデジタル信号に変換される。そして、処理部によって当該デジタル信号に含まれている情報を読み出し、当該情報に基づいて処理を行うことができる。
　また、図４には図示していないが、アップコンバージョンミキサＵＰＣＭＸの端子ＩＦＰ２は、例えば、増幅器、デジタルアナログ変換回路等を介して、処理部に電気的に接続することができる。処理部は、例えば、アンテナＡＮＴから送信したい情報を含むデジタル信号を生成し、当該デジタル信号をデジタルアナログ変換回路によって、アナログ電圧に変換する。また、当該アナログ電圧は、アップコンバージョンミキサＵＰＣＭＸによって電圧波形の変換が行われる。そして、当該変換されたアナログ電圧が、パワーアンプＰＡ、デュプレクサＤＰＸＲを介してアンテナＡＮＴに送信されて、アンテナＡＮＴは、当該アナログ電圧を無線通信の搬送波に使われる周波数の電波に変換する。これによって、高周波送受信機２００は、処理部等からの情報を電波として外部に送信することができる。
　なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態２）
　本実施の形態では、実施の形態１で説明した高周波受信機１００、及び高周波送受信機２００に含まれている、ダウンコンバージョンミキサＤＮＣＭＸやアップコンバージョンミキサＵＰＣＭＸなどに適用できるシングルバランスドミキサ、及びダブルバランスドミキサの構成例について説明する。
　なお、本明細書などにおいて、シングルバランスドミキサ、及びダブルバランスドミキサをまとめて、ミキサと呼称する場合がある。また、ミキサという用語は、例えば、ミキサ回路、混合回路、混合器、周波数混合回路、周波数変換器、周波数変換回路、アナログ乗算器などと言い換えることができる。
＜シングルバランスドミキサ１＞
　図６Ａは、ダウンコンバージョンミキサＤＮＣＭＸやアップコンバージョンミキサＵＰＣＭＸなどに適用できるシングルバランスドミキサの一例を示している。シングルバランスドミキサＳＢＭＸＡは、例えば、ダウンコンバージョンミキサとして機能する場合、単相信号のＲＦ信号と、ローカルオシレータＬＯからの差動信号と、を混合して、差動信号のＩＦ信号を生成する機能を有する。また、シングルバランスドミキサＳＢＭＸＡは、例えば、アップコンバージョンミキサとして機能する場合、ＩＦ信号と、ローカルオシレータＬＯからの差動信号と、を混合して、差動信号のＲＦ信号を生成する機能を有する。
　図６ＡのシングルバランスドミキサＳＢＭＸＡは、一例として、トランジスタＯＭ１と、トランジスタＯＭ１ｒと、負荷ＬＥ１と、負荷ＬＥ２と、電流源ＩＳ１と、を有する。
　負荷ＬＥ１、及び負荷ＬＥ２としては、例えば、抵抗、インダクタ、ダイオード、トランジスタなどとすることができる。また、負荷ＬＥ１、及び負荷ＬＥ２としては、例えば、線形領域、又は飽和領域で駆動するトランジスタ、抵抗変化素子、ＭＴＪ（磁気トンネル接合）素子などとしてもよい場合がある。また、負荷ＬＥ１、及び負荷ＬＥ２によって、カレントミラー回路が構成されていてもよい。
　また、シングルバランスドミキサＳＢＭＸＡの構成によっては、負荷ＬＥ１、又は負荷ＬＥ２の一方を設けなくてもよい。例えば、端子ＩＦＰｂから信号を出力する必要が無い場合（端子ＩＦＰｂを設けず、ＩＦ信号を単相信号として出力する場合）、シングルバランスドミキサＳＢＭＸＡは、負荷ＬＥ２を設けずに、配線ＶＤＤＬとトランジスタＯＭ１ｒの第１端子とを電気的に接続した構成とすればよい。
　また、図６ＡのシングルバランスドミキサＳＢＭＸＡでは、トランジスタＯＭ１と、トランジスタＯＭ１ｒと、は、一例として、差動部ＤＩＦＰに含まれ、電流源ＩＳ１は、一例として、電流源部ＩＳＰに含まれ、負荷ＬＥ１と、負荷ＬＥ２と、は、一例として、負荷部ＬＰに含まれている構成を示している。なお、シングルバランスドミキサＳＢＭＸＡの構成は、図６Ａに図示された構成に限定されない。例えば、シングルバランスドミキサＳＢＭＸＡは、負荷ＬＥ１及び負荷ＬＥ２が差動部ＤＩＦＰに含まれている構成でもよい。また、例えば、シングルバランスドミキサＳＢＭＸＡは、負荷ＬＥ１及び負荷ＬＥ２が電流源部ＩＳＰに含まれている構成でもよい。
　負荷ＬＥ１の第１端子は、配線ＶＤＤＬに電気的に接続され、負荷ＬＥ１の第２端子は、トランジスタＯＭ１の第１端子と、端子ＩＦＰａと、に電気的に接続されている。また、負荷ＬＥ２の第１端子は、配線ＶＤＤＬに電気的に接続され、負荷ＬＥ２の第２端子は、トランジスタＯＭ１ｒの第１端子と、端子ＩＦＰｂと、に電気的に接続されている。
　電流源ＩＳ１の入力端子は、トランジスタＯＭ１の第２端子と、トランジスタＯＭ１ｒの第２端子と、端子ＲＦＰと、に電気的に接続されている。また、電流源ＩＳ１の出力端子は、配線ＧＮＤＬに電気的に接続されている。
　トランジスタＯＭ１のゲートは、端子ＬＯＰＩＮに電気的に接続されている。また、トランジスタＯＭ１ｒのゲートは、端子ＬＯＮＩＮに電気的に接続されている。
　端子ＬＯＰＩＮ及び端子ＬＯＮＩＮは、図１のダウンコンバージョンミキサＤＮＣＭＸの端子ＤＬＯＰに相当する。端子ＬＯＰＩＮには、一例として、ローカルオシレータＬＯからの信号が入力されるものとすることができる。当該信号の電圧波形は、例えば、パルス電圧とすることができる。また、端子ＬＯＮＩＮには、当該信号との位相差が１８０度となる信号（論理が反転された信号）が入力されるものとすることができる。
　端子ＲＦＰは、図１のダウンコンバージョンミキサＤＮＣＭＸの端子ＤＲＦＰに相当する。端子ＲＦＰＩＮには、一例として、ローノイズアンプＬＮＡの出力端子から出力されたＲＦ信号が入力されるものとすることができる。
　端子ＩＦＰａ及び端子ＩＦＰｂは、図１のダウンコンバージョンミキサＤＮＣＭＸの端子ＩＦＰ１に相当する。そのため、端子ＩＦＰａ及び端子ＩＦＰｂは、シングルバランスドミキサＳＢＭＸＡで生成された差動信号をＩＦ信号として出力する。
　なお、シングルバランスドミキサＳＢＭＸＡは、差動信号のＩＦ信号を出力する構成となっているが、当該差動信号を単相信号に変換してもよい。そのため、シングルバランスドミキサＳＢＭＸＡは、端子ＩＦＰａと端子ＩＦＰｂとに差動単相変換回路（バランスアンバランス回路、高周波トランスと呼ぶ場合がある）を電気的に接続した構成としてもよい（図示しない）。この構成によって、シングルバランスドミキサＳＢＭＸＡは、端子ＩＦＰａと端子ＩＦＰｂから出力された差動信号であるＩＦ信号を変換した単相信号を出力することができる。
　負荷部ＬＰは、一例として、配線ＶＤＤＬから供給される電圧によって、負荷ＬＥ１の第２端子からトランジスタＯＭ１の第１端子に電流を流し、また、負荷ＬＥ２の第２端子からトランジスタＯＭ１ｒの第１端子に電流を流す機能を有する。
　電流源ＩＳ１は、一例として、入力端子から出力端子に定電流を流す機能を有する。なお、電流源ＩＳ１は、例えば、図６Ｃに示す電流源ＩＳを適用することができる。電流源ＩＳは、トランジスタＩＴｒと、端子ＶＩと、端子ＶＯと、端子ＶＢと、を有する。トランジスタＩＴｒの第１端子は、端子ＶＩに電気的に接続され、トランジスタＩＴｒの第２端子は、端子ＶＯに電気的に接続され、トランジスタＩＴｒのゲートは、端子ＶＢに電気的に接続されている。端子ＶＩは、例えば、シングルバランスドミキサＳＢＭＸＡの差動部ＤＩＦＰと、端子ＲＦＰと、に電気的に接続され、また、端子ＶＯは、例えば、配線ＧＮＤＬに電気的に接続されている。電流源ＩＳの端子ＶＩと端子ＶＯとの間に定電流を流すため、端子ＶＢには定電圧が入力される。当該定電圧としては、例えば、高レベル電位、接地電位（ＧＮＤ）よりも高い電位などとすることができる。
　差動部ＤＩＦＰは、一例として、端子ＲＦＰから入力されたＲＦ信号の電圧波形と、端子ＬＯＰＩＮから入力された信号の電圧波形と、に応じた電圧波形を有する信号を生成して、当該信号を端子ＩＦＰａに出力する機能を有する。また、差動部ＤＩＦＰは、一例として、端子ＲＦＰから入力されたＲＦ信号の電圧波形と、端子ＬＯＮＩＮから入力された信号の電圧波形と、に応じた電圧波形を有する信号を生成して、当該信号を端子ＩＦＰｂに出力する機能を有する。
　具体的には、トランジスタＯＭ１は、端子ＲＦＰから入力されたＲＦ信号の周波数と、端子ＬＯＰＩＮから入力された信号の周波数と、の積、和、差などに応じた周波数を有する信号を生成して、当該信号を端子ＩＦＰａに出力する。トランジスタＯＭ１ｒは、端子ＲＦＰから入力されたＲＦ信号の周波数と、端子ＬＯＮＩＮから入力された信号の周波数と、の積、和、差などに応じた周波数を有する信号を生成して、当該信号を端子ＩＦＰｂに出力する。端子ＩＦＰａ及び端子ＩＦＰｂから出力される差動信号が、シングルバランスドミキサＳＢＭＸＡが出力されるＩＦ信号となる。
　ところで、シングルバランスドミキサは、負荷部、電流源部、及び差動部にトランジスタなどの複数の回路素子を有するため、シングルバランスドミキサは大きくなる場合がある。そこで、シングルバランスドミキサＳＢＭＸＡにおいて、例えば、図７Ａに示す通り、電流源部ＩＳＰの上方に差動部ＤＩＦＰが設けられ、かつ差動部ＤＩＦＰの上方に負荷部ＬＰが設けられた構成を考える。特に、層ＳＩＬに電流源部ＩＳＰが含まれ、層ＯＳＬに差動部ＤＩＦＰが含まれているものとする。シングルバランスドミキサＳＢＭＸＡを、電流源部ＩＳＰと差動部ＤＩＦＰと負荷部ＬＰとを積層した構成にすることによって、シングルバランスドミキサＳＢＭＸＡが占める面積を低減することができる。
　このような構成を考える場合、層ＯＳＬに含まれているトランジスタを、例えば、ＯＳトランジスタとし、層ＳＩＬに含まれているトランジスタを、例えば、Ｓｉトランジスタとすることが好ましい。つまり、トランジスタＯＭ１、及びトランジスタＯＭ１ｒとして、ＯＳトランジスタを適用し、電流源部ＩＳＰに含まれているトランジスタ（例えば、トランジスタＩＴｒ）として、Ｓｉトランジスタを適用することが好ましい。例えば、基板上にＳｉトランジスタを形成し、Ｓｉトランジスタの上方にＯＳトランジスタを形成することによって、図７Ａに示した模式図のシングルバランスドミキサを構成することができる。なお、Ｓｉトランジスタの上方にＯＳトランジスタを形成する積層については、実施の形態３で詳述する。
　なお、図６ＡのシングルバランスドミキサＳＢＭＸＡは、図７Ａに示す積層構造に限定されない。例えば、負荷部ＬＰは、図７Ｂに示す通り、層ＯＳＬに含まれていてもよい。また、例えば、負荷部ＬＰは、図７Ｃに示す通り、層ＳＩＬに含まれていてもよい。また、例えば、図７Ｂでは、差動部ＤＩＦＰの上方に負荷部ＬＰが設けられているが、電流源部ＩＳＰの上方に負荷部ＬＰが設けられ、かつ負荷部ＬＰの上方に差動部ＤＩＦＰが設けられていてもよい（図示しない）。また、例えば、図７Ｃでは、負荷部ＬＰの上方に電流源部ＩＳＰが設けられているが、電流源部ＩＳＰの上方に負荷部ＬＰが設けられ、かつ負荷部ＬＰの上方に差動部ＤＩＦＰが設けられていてもよい（図示しない）。また、例えば、図７Ｄに示す通り、層ＳＩＬは、電流源部ＩＳＰと負荷部ＬＰとが互いに積層されないように構成されていてもよい。また、図７Ｄと同様に、層ＯＳＬは、差動部ＤＩＦＰと負荷部ＬＰとが互いに積層されないように構成されていてもよい（図示しない）。
＜シングルバランスドミキサ２＞
　次に、図６ＡのシングルバランスドミキサＳＢＭＸＡとは異なる、別のシングルバランスドミキサについて説明する。ダウンコンバージョンミキサＤＮＣＭＸに適用できるシングルバランスドミキサとしては、例えば、図６Ｂに示すシングルバランスドミキサＳＢＭＸＢとしてもよい。
　以下に、シングルバランスドミキサＳＢＭＸＢの説明をする。なお、シングルバランスドミキサＳＢＭＸＢにおいて、シングルバランスドミキサＳＢＭＸＡと内容が重複する部分については、説明を省略する。
　シングルバランスドミキサＳＢＭＸＢは、能動型シングルバランスドミキサの構成となっており、シングルバランスドミキサＳＢＭＸＡに回路部ＡＣＰを設けた構成となっている。具体的には、回路部ＡＣＰは、トランジスタＲＦＯＭを有しており、トランジスタＲＦＯＭの第１端子は、トランジスタＯＭ１の第２端子と、トランジスタＯＭ１ｒの第２端子と、に電気的に接続され、トランジスタＲＦＯＭの第２端子は、電流源ＩＳ１の入力端子に電気的に接続され、トランジスタＲＦＯＭのゲートは、端子ＲＦＰに電気的に接続されている。
　なお、シングルバランスドミキサＳＢＭＸＢの構成は、図６Ｂに図示された構成に限定されない。シングルバランスドミキサＳＢＭＸＢは、例えば、トランジスタＲＦＯＭが差動部ＤＩＦＰに含まれている構成でもよいし、また、例えば、トランジスタＲＦＯＭが電流源部ＩＳＰに含まれている構成でもよい。
　また、シングルバランスドミキサＳＢＭＸＡと同様に、シングルバランスドミキサＳＢＭＸＢを、電流源部ＩＳＰと、回路部ＡＣＰと、差動部ＤＩＦＰと、負荷部ＬＰとが積層された構成にすることによって、シングルバランスドミキサＳＢＭＸＢの回路面積を低減することができる。具体的には、例えば、図８Ａに示す通り、シングルバランスドミキサＳＢＭＸＢを、電流源部ＩＳＰの上方に回路部ＡＣＰが設けられ、回路部ＡＣＰの上方に差動部ＤＩＦＰが設けられ、差動部ＤＩＦＰの上方に負荷部ＬＰが設けられた構成にすればよい。
　特に、層ＳＩＬに電流源部ＩＳＰが含まれ、層ＯＳＬに回路部ＡＣＰと差動部ＤＩＦＰが含まれているものとして、層ＳＩＬに含まれているトランジスタをＳｉトランジスタに適用し、層ＯＳＬに含まれているトランジスタをＯＳトランジスタに適用することが好ましい。つまり、トランジスタＯＭ１、トランジスタＯＭ１ｒ、及びトランジスタＲＦＯＭとして、ＯＳトランジスタを適用し、電流源部ＩＳＰに含まれているトランジスタ（例えば、トランジスタＩＴｒ）として、Ｓｉトランジスタを適用することが好ましい。
　なお、図６ＢのシングルバランスドミキサＳＢＭＸＢは、図８Ａに示す積層構造に限定されない。図８Ａでは、回路部ＡＣＰは層ＯＳＬに含まれているが、例えば、回路部ＡＣＰは電流源部ＩＳＰの上方に設けられ、かつ回路部ＡＣＰ及び電流源部ＩＳＰは層ＳＩＬに含まれている構成としてもよい（図示しない）。つまり、トランジスタＯＭ１、トランジスタＯＭ１ｒとして、ＯＳトランジスタを適用し、電流源部ＩＳＰに含まれているトランジスタ及びトランジスタＲＦＯＭとして、Ｓｉトランジスタを適用してもよい。
　また、例えば、図８Ｂに示す通り、層ＯＳＬは、回路部ＡＣＰと差動部ＤＩＦＰとが互いに積層されないように構成されていてもよい。また、例えば、図８Ｃに示す通り、層ＳＩＬは、回路部ＡＣＰと電流源部ＩＳＰとが互いに積層されないように構成されていてもよい。
＜ダブルバランスドミキサ１＞
　次に、シングルバランスドミキサよりも２次歪みの影響を抑えることができるダブルバランスドミキサについて説明する。
　図９Ａは、ダウンコンバージョンミキサＤＮＣＭＸやアップコンバージョンミキサＵＰＣＭＸに適用できるダブルバランスドミキサの一例を示している。ダブルバランスドミキサＤＢＭＸＡは、例えば、ダウンコンバージョンミキサとして機能する場合、差動信号のＲＦ信号と、ローカルオシレータＬＯからの差動信号と、を混合して、差動信号のＩＦ信号を生成する機能を有する。また、ダブルバランスドミキサＤＢＭＸＡは、例えば、アップコンバージョンミキサとして機能する場合、ＩＦ信号と、ローカルオシレータＬＯからの差動信号と、を混合して、差動信号のＲＦ信号を生成する機能を有する。
　ダブルバランスドミキサＤＢＭＸＡは、一例として、トランジスタＯＭ２と、トランジスタＯＭ２ｒと、トランジスタＯＭ３と、トランジスタＯＭ３ｒと、負荷ＬＥ１と、負荷ＬＥ２と、電流源ＩＳ２と、電流源ＩＳ３と、を有する。
　負荷ＬＥ１及び負荷ＬＥ２については、シングルバランスドミキサＳＢＭＸＡが有する負荷ＬＥ１及び負荷ＬＥ２の記載の内容を参酌する。
　また、ダブルバランスドミキサＤＢＭＸＡの構成によっては、負荷ＬＥ１、又は負荷ＬＥ２の一方を設けなくてもよい。例えば、端子ＩＦＰａから信号を出力する必要が無い場合（端子ＩＦＰａを設けず、ＩＦ信号を単相信号として出力する場合）、ダブルバランスドミキサＤＢＭＸＡは、負荷ＬＥ２を設けずに、配線ＶＤＤＬとトランジスタＯＭ２ｒの第１端子とトランジスタＯＭ３の第１端子とを電気的に接続した構成とすればよい。
　また、図９ＡのダブルバランスドミキサＤＢＭＸＡでは、トランジスタＯＭ２と、トランジスタＯＭ２ｒと、トランジスタＯＭ３と、トランジスタＯＭ３ｒと、は、一例として、差動部ＤＩＦＰに含まれ、電流源ＩＳ２と、電流源ＩＳ３と、は、一例として、電流源部ＩＳＰに含まれ、負荷ＬＥ１と、負荷ＬＥ２と、は、一例として、負荷部ＬＰに含まれている構成を示している。なお、ダブルバランスドミキサＤＢＭＸＢは、負荷ＬＥ１及び／又は負荷ＬＥ２が、差動部ＤＩＦＰに含まれている構成でもよいし、電流源部ＩＳＰに含まれている構成でもよいし、又は、差動部ＤＩＦＰ及び電流源部ＩＳＰの両者に含まれていない構成でもよい。
　負荷ＬＥ１の第１端子は、配線ＶＤＤＬに電気的に接続され、負荷ＬＥ１の第２端子は、トランジスタＯＭ２の第１端子と、トランジスタＯＭ３ｒの第１端子と、端子ＩＦＰｂと、に電気的に接続されている。負荷ＬＥ２の第１端子は、配線ＶＤＤＬに電気的に接続され、負荷ＬＥ２の第２端子は、トランジスタＯＭ３の第１端子と、トランジスタＯＭ２ｒの第１端子と、端子ＩＦＰａと、に電気的に接続されている。
　電流源ＩＳ２の入力端子は、トランジスタＯＭ２の第２端子と、トランジスタＯＭ２ｒの第２端子と、端子ＲＦＰＩＮと、に電気的に接続されている。また、電流源ＩＳ２の出力端子は、配線ＧＮＤＬに電気的に接続されている。電流源ＩＳ３の入力端子は、トランジスタＯＭ３の第２端子と、トランジスタＯＭ３ｒの第２端子と、端子ＲＦＮＩＮと、に電気的に接続されている。また、電流源ＩＳ３の出力端子は、配線ＧＮＤＬに電気的に接続されている。
　トランジスタＯＭ２のゲートと、トランジスタＯＭ３のゲートと、は、端子ＬＯＰＩＮに電気的に接続されている。また、トランジスタＯＭ２ｒのゲートと、トランジスタＯＭ３ｒのゲートと、は、端子ＬＯＮＩＮに電気的に接続されている。
　端子ＲＦＰＩＮ、及び端子ＲＦＮＩＮは、図１のダウンコンバージョンミキサＤＮＣＭＸの端子ＤＲＦＰに相当する。端子ＲＦＰＩＮ、及び端子ＲＦＮＩＮには、例えば、差動信号のＲＦ信号が入力される。具体的には、例えば、端子ＲＦＮＩＮに入力される信号は、端子ＲＦＰＩＮに入力される信号の位相が半波長進んだ（又は、遅れた）信号とすることができる。この差動信号は、例えば、ローノイズアンプＬＮＡで生成された単相信号のＲＦ信号を単相差動変換回路（バランスアンバランス回路、高周波トランスと呼ぶ場合がある）によって生成することができる。つまり、ダブルバランスドミキサＤＢＭＸＡは、端子ＲＦＰＩＮ、及び端子ＲＦＮＩＮに単相差動変換回路を電気的に接続した構成としてもよい（図示しない）。この構成によって、ローノイズアンプＬＮＡで生成された単相信号のＲＦ信号を差動信号に変換して、当該差動信号を端子ＲＦＰＩＮ、及び端子ＲＦＮＩＮに入力することができる。
　また、別の構成としては、例えば、ダブルバランスドミキサＤＢＭＸＡは、端子ＲＦＰＩＮには、ローノイズアンプＬＮＡの出力端子から出力された単相のＲＦ信号を入力し、かつ端子ＲＦＮＩＮには接地電位を入力する構成としてもよい。
　端子ＬＯＰＩＮ、端子ＬＯＮＩＮ、端子ＩＦＰａ、及び端子ＩＦＰｂについては、シングルバランスドミキサＳＢＭＸＡが有する端子ＬＯＰＩＮ、端子ＬＯＮＩＮ、端子ＩＦＰａ、及び端子ＩＦＰｂの記載の内容を参酌する。
　負荷部ＬＰは、一例として、配線ＶＤＤＬから供給される電圧によって、負荷ＬＥ１の第２端子からトランジスタＯＭ２の第１端子及びトランジスタＯＭ３ｒの第１端子に電流を流し、また、負荷ＬＥ２の第２端子からトランジスタＯＭ２ｒの第１端子及びトランジスタＯＭ３の第１端子に電流を流す機能を有する。
　電流源ＩＳ２、及び電流源ＩＳ３は、一例として、入力端子から出力端子に定電流を流す機能を有する。なお、電流源ＩＳ２、及び電流源ＩＳ３は、例えば、図６Ｃに示す電流源ＩＳを適用することができる。
　差動部ＤＩＦＰにおいて、トランジスタＯＭ２は、一例として、端子ＲＦＰＩＮから入力された信号の電圧波形と、端子ＬＯＰＩＮから入力された信号の電圧波形と、に応じた電圧波形を有する信号（ここでは第１信号と呼称する）を生成する機能を有する。また、トランジスタＯＭ２ｒは、一例として、端子ＲＦＰＩＮから入力された信号の電圧波形と、端子ＬＯＮＩＮから入力された信号の電圧波形と、に応じた電圧波形を有する信号（ここでは第２信号と呼称する）を生成する機能を有する。また、トランジスタＯＭ３は、一例として、端子ＲＦＮＩＮから入力された信号の電圧波形と、端子ＬＯＰＩＮから入力された信号の電圧波形と、に応じた電圧波形を有する信号（ここでは第３信号と呼称する）を生成する機能を有する。また、トランジスタＯＭ３ｒは、一例として、端子ＲＦＮＩＮから入力された信号の電圧波形と、端子ＬＯＮＩＮから入力された信号の電圧波形と、に応じた電圧波形を有する信号（ここでは第４信号と呼称する）を生成する機能を有する。
　具体的には、第１信号は、例えば、端子ＲＦＰＩＮから入力された信号の周波数と、端子ＬＯＰＩＮから入力された信号の周波数と、の積、和、差などに応じた周波数を有する信号とすることができる。同様に、第２信号は、例えば、端子ＲＦＰＩＮから入力された信号の周波数と、端子ＬＯＮＩＮから入力された信号の周波数と、の積、和、差などに応じた周波数を有する信号とすることができ、第３信号は、例えば、端子ＲＦＮＩＮから入力された信号の周波数と、端子ＬＯＰＩＮから入力された信号の周波数と、の積、和、差などに応じた周波数を有する信号とすることができ、第４信号は、例えば、端子ＲＦＮＩＮから入力された信号の周波数と、端子ＬＯＮＩＮから入力された信号の周波数と、の積、和、差などに応じた周波数を有する信号とすることができる。なお、上記の周波数変換は、例えば、負荷部ＬＰの構成などにも応じて定めることができる。
　このため、差動部ＤＩＦＰは、第２信号及び第３信号を第１出力信号として端子ＩＦＰａに出力し、第１信号及び第４信号を第２出力信号として端子ＩＦＰｂに出力する。このとき、第１出力信号と第２出力信号は、図１のダウンコンバージョンミキサＤＮＣＭＸの端子ＩＦＰ１から出力される差動信号のＩＦ信号に相当する。
　なお、ダブルバランスドミキサＤＢＭＸＡは、差動信号のＩＦ信号を出力する構成となっているが、当該差動信号を単相信号に変換してもよい。そのため、ダブルバランスドミキサＤＢＭＸＡは、端子ＩＦＰａと端子ＩＦＰｂとに差動単相変換回路を電気的に接続した構成としてもよい（図示しない）。この構成によって、ダブルバランスドミキサＤＢＭＸＡは、端子ＩＦＰａと端子ＩＦＰｂから出力された差動信号であるＩＦ信号を変換した単相信号を出力することができる。
　なお、ダブルバランスドミキサＤＢＭＸＡは、シングルバランスドミキサＳＢＭＸＡと同様に、回路面積の低減のために、差動部ＤＩＦＰと、電流源部ＩＳＰと、が積層されている構成とすることができる。例えば、タブルバランスドミキサＤＢＭＸＡの積層構造を、図７Ａに示す通り、差動部ＤＩＦＰが層ＯＳＬに含まれ、かつ電流源部ＩＳＰが層ＳＩＬに含まれている構成とした場合、差動部ＤＩＦＰに含まれているトランジスタＯＭ２、トランジスタＯＭ２ｒ、トランジスタＯＭ３、及びトランジスタＯＭ３ｒとして、ＯＳトランジスタを適用し、電流源ＩＳ２、及び電流源ＩＳ３に含まれているトランジスタ（例えば、トランジスタＩＴｒ）として、Ｓｉトランジスタを適用することができる。
　また、上記以外のダブルバランスドミキサＤＢＭＸＡの積層構造の例については、上述したシングルバランスドミキサＳＢＭＸＡの積層構造の例の記載を参酌する。
＜ダブルバランスドミキサ２＞
　次に、図９ＡのダブルバランスドミキサＤＢＭＸＡとは異なる、別のダブルバランスドミキサについて説明する。ダウンコンバージョンミキサＤＮＣＭＸに適用できるダブルバランスドミキサとしては、例えば、図９Ｂに示すダブルバランスドミキサＤＢＭＸＢとしてもよい。また、アップコンバージョンミキサＵＰＣＭＸに適用できるダブルバランスドミキサとしては、例えば、図９Ｂに示すダブルバランスドミキサＤＢＭＸＢとしてもよい。
　以下に、タブルバランスドミキサＤＢＭＸＢの説明をする。なお、ダブルバランスドミキサＤＢＭＸＢにおいて、ダブルバランスドミキサＤＢＭＸＡと内容が重複する部分については、説明を省略する。
　ダブルバランスドミキサＤＢＭＸＢは、能動型ダブルバランスドミキサの構成となっており、ダブルバランスドミキサＤＢＭＸＡに回路部ＡＣＰを設けた構成となっている。具体的には、回路部ＡＣＰは、トランジスタＲＦＯＭ１及びトランジスタＲＦＯＭ２を有している。トランジスタＲＦＯＭ１の第１端子は、トランジスタＯＭ２の第２端子と、トランジスタＯＭ２ｒの第２端子と、に電気的に接続され、トランジスタＲＦＯＭ１の第２端子は、電流源ＩＳ２の入力端子に電気的に接続され、トランジスタＲＦＯＭ１のゲートは、端子ＲＦＰＩＮに電気的に接続されている。また、トランジスタＲＦＯＭ２の第１端子は、トランジスタＯＭ３の第２端子と、トランジスタＯＭ３ｒの第２端子と、に電気的に接続され、トランジスタＲＦＯＭ２の第２端子は、電流源ＩＳ３の入力端子に電気的に接続され、トランジスタＲＦＯＭ２のゲートは、端子ＲＦＮＩＮに電気的に接続されている。
　なお、ダブルバランスドミキサＤＢＭＸＢの構成は、図９Ｂに図示された構成に限定されない。ダブルバランスドミキサＤＢＭＸＢは、例えば、トランジスタＲＦＯＭ１及び／又はトランジスタＲＦＯＭ２が差動部ＤＩＦＰに含まれている構成でもよいし、また、例えば、トランジスタＲＦＯＭ１及び／又はトランジスタＲＦＯＭ２が電流源部ＩＳＰに含まれている構成でもよい。
　また、ダブルバランスドミキサＤＢＭＸＡと同様に、ダブルバランスドミキサＤＢＭＸＢを、電流源部ＩＳＰと、回路部ＡＣＰと、差動部ＤＩＦＰと、負荷部ＬＰとが積層された構成にすることによって、ダブルバランスドミキサＤＢＭＸＢの回路面積を低減することができる。
　特に、例えば、ダブルバランスドミキサＤＢＭＸＢの積層構造において、図８Ａに示す通り、層ＳＩＬに電流源部ＩＳＰが含まれ、層ＯＳＬに回路部ＡＣＰと差動部ＤＩＦＰが含まれている場合、層ＳＩＬに含まれているトランジスタをＳｉトランジスタに適用し、層ＯＳＬに含まれているトランジスタをＯＳトランジスタに適用することが好ましい。つまり、トランジスタＯＭ２、トランジスタＯＭ２ｒ、トランジスタＯＭ３、トランジスタＯＭ３ｒ、トランジスタＲＦＯＭ１、及びトランジスタＲＦＯＭ２として、ＯＳトランジスタを適用し、電流源部ＩＳＰに含まれているトランジスタ（例えば、トランジスタＩＴｒ）として、Ｓｉトランジスタを適用することが好ましい。
　また、例えば、ダブルバランスドミキサＤＢＭＸＢの積層構造において、図８Ｃに示す通り、層ＳＩＬに回路部ＡＣＰと電流源部ＩＳＰが含まれ、層ＯＳＬに差動部ＤＩＦＰが含まれている場合、層ＳＩＬに含まれているトランジスタをＳｉトランジスタに適用し、層ＯＳＬに含まれているトランジスタをＯＳトランジスタに適用することが好ましい。つまり、トランジスタＯＭ２、トランジスタＯＭ２ｒ、トランジスタＯＭ３、及びトランジスタＯＭ３ｒとして、ＯＳトランジスタを適用し、電流源部ＩＳＰに含まれているトランジスタ、トランジスタＲＦＯＭ１、及びトランジスタＲＦＯＭ２として、Ｓｉトランジスタを適用することが好ましい。
　また、上記以外のダブルバランスドミキサＤＢＭＸＢの積層構造の例については、上述したシングルバランスドミキサＳＢＭＸＢの積層構造の例の記載を参酌する。
　なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態３）
　本実施の形態では、上記実施の形態で説明した半導体装置の構成例、及び半導体装置に適用できるトランジスタの構成例について説明する。
＜半導体装置の構成例＞
　図１０に示す半導体装置は、トランジスタ３００と、トランジスタ５００と、容量素子６００と、を有している。図１２Ａはトランジスタ５００のチャネル長方向の断面図であり、図１２Ｂはトランジスタ５００のチャネル幅方向の断面図であり、図１２Ｃはトランジスタ３００のチャネル幅方向の断面図である。
　トランジスタ５００は、ＯＳトランジスタである。トランジスタ５００は、オフ電流が小さく、また、高温でも電界効果移動度が変化しにくい特性を有する。半導体装置、例えば、高周波受信機１００、又は高周波送受信機２００のダウンコンバージョンミキサＤＮＣＭＸに含まれるトランジスタとして、トランジスタ５００を用いることにより、高温でも動作能力が大きく低下しにくい半導体装置を実現できる。
　本実施の形態で説明する半導体装置は、一例として、図１０に示すようにトランジスタ３００、トランジスタ５００、容量素子６００を有する。トランジスタ５００は、例えば、トランジスタ３００の上方に設けられ、容量素子６００は、例えば、トランジスタ３００、及びトランジスタ５００の上方に設けられている。なお、容量素子６００は、上記実施の形態で説明した高周波受信機１００、又は高周波送受信機２００などに含まれる容量などとすることができる。なお、高周波受信機１００、又は高周波送受信機２００の構成によっては、図１０に示す容量素子６００は必ずしも設けなくてもよい。
　トランジスタ３００は、基板３１１上に設けられ、導電体３１６、絶縁体３１５、基板３１１の一部からなる半導体領域３１３、ソース領域又はドレイン領域として機能する低抵抗領域３１４ａ、及び低抵抗領域３１４ｂを有する。なお、トランジスタ３００は、例えば、上記実施の形態で説明した高周波受信機１００、又は高周波送受信機２００などに含まれるトランジスタなどに適用することができる。具体的には、例えば、バンドパスフィルタＢＰＦ、ＩＦ増幅器ＩＦＡ、アナログデジタル変換回路ＡＤＣ、ローカルオシレータＬＯなどに含まれているトランジスタとすることができる。なお、図１０では、トランジスタ３００のゲートが、容量素子６００の一対の電極の一方を介して、トランジスタ５００のソース又はドレインの一方に電気的に接続されている構成を示しているが、高周波受信機１００、又は高周波送受信機２００の構成によっては、トランジスタ３００のソース又はドレインの一方が、容量素子６００の一対の電極の一方を介して、トランジスタ５００のソース又はドレインの一方に電気的に接続されている構成としてもよく、また、トランジスタ３００のソース又はドレインの一方が、容量素子６００の一対の電極の一方を介して、トランジスタ５００のゲートに電気的に接続されている構成としてもよい。
　また、基板３１１としては、半導体基板（例えば単結晶基板又はシリコン基板）を用いることが好ましい。
　トランジスタ３００は、図１２Ｃに示すように、半導体領域３１３の上面及びチャネル幅方向の側面が絶縁体３１５を介して導電体３１６に覆われている。このように、トランジスタ３００をＦｉｎ型とすることにより、実効上のチャネル幅が増大することによりトランジスタ３００のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ３００のオフ特性を向上させることができる。
　なお、トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
　半導体領域３１３のチャネルが形成される領域、その近傍の領域、ソース領域、又はドレイン領域となる低抵抗領域３１４ａ、及び低抵抗領域３１４ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。又は、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。又はＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
　低抵抗領域３１４ａ、及び低抵抗領域３１４ｂは、半導体領域３１３に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、又はホウ素などのｐ型の導電性を付与する元素を含む。
　ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、又は金属酸化物材料などの導電性材料を用いることができる。
　なお、導電体の材料によって仕事関数が決まるため、当該導電体の材料を選択することで、トランジスタのしきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
　なお、図１０に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。例えば、半導体装置をＯＳトランジスタのみの単極性回路とする場合、図１１に示すとおり、トランジスタ３００の構成を、酸化物半導体を用いているトランジスタ５００と同様の構成にすればよい。なお、トランジスタ５００の詳細については後述する。
　トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６が順に積層して設けられている。
　絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
　なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。また、本明細書中において、酸化窒化アルミニウムとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化アルミニウムとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
　絶縁体３２２は、その下方に設けられるトランジスタ３００などによって生じる段差を平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
　また、絶縁体３２４には、基板３１１、又はトランジスタ３００などから、トランジスタ５００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
　水素に対するバリア性を有する膜の一例として、例えば、ＣＶＣ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
　水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ）などを用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、膜の表面温度が５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
　なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２６の比誘電率は、絶縁体３２４の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
　また、絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６には容量素子６００、又はトランジスタ５００と接続する導電体３２８、及び導電体３３０等が埋め込まれている。なお、導電体３２８、及び導電体３３０は、プラグ又は配線としての機能を有する。また、プラグ又は配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、及び導電体の一部がプラグとして機能する場合もある。
　各プラグ、及び配線（導電体３２８、導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、又は金属酸化物材料などの導電性材料を、単層又は積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。又は、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
　絶縁体３２６、及び導電体３３０上に、配線層を設けてもよい。例えば、図１０において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、トランジスタ３００と接続するプラグ、又は配線としての機能を有する。なお導電体３５６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
　なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
　なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構造であることが好ましい。
　絶縁体３５４、及び導電体３５６上に、配線層を設けてもよい。例えば、図１０において、絶縁体３６０、絶縁体３６２、及び絶縁体３６４が順に積層して設けられている。また、絶縁体３６０、絶縁体３６２、及び絶縁体３６４には、導電体３６６が形成されている。導電体３６６は、プラグ又は配線としての機能を有する。なお導電体３６６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
　なお、例えば、絶縁体３６０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３６６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３６０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
　絶縁体３６４、及び導電体３６６上に、配線層を設けてもよい。例えば、図１０において、絶縁体３７０、絶縁体３７２、及び絶縁体３７４が順に積層して設けられている。また、絶縁体３７０、絶縁体３７２、及び絶縁体３７４には、導電体３７６が形成されている。導電体３７６は、プラグ又は配線としての機能を有する。なお導電体３７６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
　なお、例えば、絶縁体３７０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３７６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３７０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
　絶縁体３７４、及び導電体３７６上に、配線層を設けてもよい。例えば、図１０において、絶縁体３８０、絶縁体３８２、及び絶縁体３８４が順に積層して設けられている。また、絶縁体３８０、絶縁体３８２、及び絶縁体３８４には、導電体３８６が形成されている。導電体３８６は、プラグ又は配線としての機能を有する。なお導電体３８６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
　なお、例えば、絶縁体３８０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３８６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３８０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
　上記において、導電体３５６を含む配線層、導電体３６６を含む配線層、導電体３７６を含む配線層、及び導電体３８６を含む配線層、について説明したが、本実施の形態に係る半導体装置はこれに限られるものではない。導電体３５６を含む配線層と同様の配線層を３層以下にしてもよいし、導電体３５６を含む配線層と同様の配線層を５層以上にしてもよい。
　絶縁体３８４上には絶縁体５１０、絶縁体５１２、絶縁体５１４、及び絶縁体５１６が、順に積層して設けられている。絶縁体５１０、絶縁体５１２、絶縁体５１４、及び絶縁体５１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
　例えば、絶縁体５１０、及び絶縁体５１４には、例えば、基板３１１、又はトランジスタ３００を設ける領域などから、トランジスタ５００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。したがって、絶縁体３２４と同様の材料を用いることができる。
　水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
　また、水素に対するバリア性を有する膜として、例えば、絶縁体５１０、及び絶縁体５１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
　特に、酸化アルミニウムは、酸素、及びトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中及び作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。
　また、例えば、絶縁体５１２、及び絶縁体５１６には、絶縁体３２０と同様の材料を用いることができる。また、これらの絶縁体に、比較的誘電率が低い材料を適用することで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５１２、及び絶縁体５１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
　また、絶縁体５１０、絶縁体５１２、絶縁体５１４、及び絶縁体５１６には、導電体５１８、及びトランジスタ５００を構成する導電体（例えば、導電体５０３）等が埋め込まれている。なお、導電体５１８は、容量素子６００、又はトランジスタ３００と接続するプラグ、又は配線としての機能を有する。導電体５１８は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
　特に、絶縁体５１０、及び絶縁体５１４と接する領域の導電体５１８は、酸素、水素、及び水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ３００とトランジスタ５００とは、酸素、水素、及び水に対するバリア性を有する層で、分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
　絶縁体５１２の上方には、トランジスタ５００が設けられている。
　図１２Ａ、及び図１２Ｂに示すように、トランジスタ５００は、絶縁体５１４及び絶縁体５１６に埋め込まれるように配置された導電体５０３と、絶縁体５１６及び導電体５０３の上に配置された絶縁体５２０と、絶縁体５２０の上に配置された絶縁体５２２と、絶縁体５２２の上に配置された絶縁体５２４と、絶縁体５２４の上に配置された酸化物５３０ａと、酸化物５３０ａの上に配置された酸化物５３０ｂと、酸化物５３０ｂ上に互いに離れて配置された導電体５４２ａ及び導電体５４２ｂと、導電体５４２ａ及び導電体５４２ｂ上に配置され、導電体５４２ａと導電体５４２ｂの間に重畳して開口が形成された絶縁体５８０と、開口の底面及び側面に配置された酸化物５３０ｃと、酸化物５３０ｃの形成面に配置された絶縁体５５０と、絶縁体５５０の形成面に配置された導電体５６０と、を有する。
　また、図１２Ａ、及び図１２Ｂに示すように、酸化物５３０ａ、酸化物５３０ｂ、導電体５４２ａ、及び導電体５４２ｂと、絶縁体５８０との間に絶縁体５４４が配置されることが好ましい。また、図１２Ａ、及び図１２Ｂに示すように、導電体５６０は、絶縁体５５０の内側に設けられた導電体５６０ａと、導電体５６０ａの内側に埋め込まれるように設けられた導電体５６０ｂと、を有することが好ましい。また、図１２Ａ、及び図１２Ｂに示すように、絶縁体５８０、導電体５６０、及び絶縁体５５０の上に絶縁体５７４が配置されることが好ましい。
　なお、以下において、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃをまとめて酸化物５３０という場合がある。
　なお、トランジスタ５００では、チャネルが形成される領域と、その近傍において、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃの３層を積層する構成について示しているが、本発明の一態様はこれに限られるものではない。例えば、酸化物５３０ｂの単層、酸化物５３０ｂと酸化物５３０ａの２層構造、酸化物５３０ｂと酸化物５３０ｃの２層構造、又は４層以上の積層構造を設ける構成にしてもよい。また、トランジスタ５００では、導電体５６０を２層の積層構造として示しているが、本発明の一態様はこれに限られるものではない。例えば、導電体５６０が、単層構造であってもよいし、３層以上の積層構造であってもよい。また、図１０、図１２Ａ、及び図１２Ｂに示すトランジスタ５００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
　ここで、導電体５６０は、トランジスタのゲート電極として機能し、導電体５４２ａ及び導電体５４２ｂは、それぞれソース電極又はドレイン電極として機能する。上記のように、導電体５６０は、絶縁体５８０の開口、及び導電体５４２ａと導電体５４２ｂに挟まれた領域に埋め込まれるように形成される。導電体５６０、導電体５４２ａ及び導電体５４２ｂの配置は、絶縁体５８０の開口に対して、自己整合的に選択される。つまり、トランジスタ５００において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体５６０を位置合わせのマージンを設けることなく形成することができるので、トランジスタ５００の占有面積の縮小を図ることができる。これにより、半導体装置の微細化、高集積化を図ることができる。
　さらに、導電体５６０が、導電体５４２ａと導電体５４２ｂの間の領域に自己整合的に形成されるので、導電体５６０は、導電体５４２ａ又は導電体５４２ｂと重畳する領域を有さない。これにより、導電体５６０と導電体５４２ａ及び導電体５４２ｂとの間に形成される寄生容量を低減することができる。よって、トランジスタ５００のスイッチング速度を向上させ、高い周波数特性を有せしめることができる。
　導電体５６０は、第１のゲート（トップゲートともいう）電極として機能する場合がある。また、導電体５０３は、第２のゲート（ボトムゲートともいう）電極として機能する場合がある。その場合、導電体５０３に印加する電位を、導電体５６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ５００のしきい値電圧を制御することができる。特に、導電体５０３に負の電位を印加することにより、トランジスタ５００のしきい値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体５０３に負の電位を印加したほうが、印加しない場合よりも、導電体５６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
　導電体５０３は、酸化物５３０、及び導電体５６０と、重なるように配置する。これにより、導電体５６０、及び導電体５０３に電位を印加した場合、導電体５６０から生じる電界と、導電体５０３から生じる電界と、がつながり、酸化物５３０に形成されるチャネル形成領域を覆うことができる。本明細書等において、第１のゲート電極、及び第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ　ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
　また、導電体５０３は、導電体５１８と同様の構成であり、絶縁体５１４及び絶縁体５１６の開口の内壁に接して導電体５０３ａが形成され、さらに内側に導電体５０３ｂが形成されている。なお、トランジスタ５００では、導電体５０３ａ及び導電体５０３ｂを積層する構成について示しているが、本発明の一態様はこれに限られるものではない。例えば、導電体５０３は、単層、又は３層以上の積層構造として設ける構成にしてもよい。
　ここで、導電体５０３ａは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）導電性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）導電性材料を用いることが好ましい。なお、本明細書において、不純物、又は酸素の拡散を抑制する機能とは、上記不純物、又は上記酸素のいずれか一又は、すべての拡散を抑制する機能とする。
　例えば、導電体５０３ａが酸素の拡散を抑制する機能を持つことにより、導電体５０３ｂが酸化して導電率が低下することをを抑制することができる。
　また、導電体５０３が配線の機能を兼ねる場合、導電体５０３ｂは、タングステン、銅、又はアルミニウムを主成分とする、導電性が高い導電性材料を用いることが好ましい。なお、導電体５０３ｂを単層で図示したが、積層構造としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層としてもよい。
　絶縁体５２０、絶縁体５２２、及び絶縁体５２４は、第２のゲート絶縁膜としての機能を有する。
　ここで、酸化物５３０と接する絶縁体５２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。つまり、絶縁体５２４には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物５３０に接して設けることにより、酸化物５３０中の酸素欠損を低減し、トランジスタ５００の信頼性を向上させることができる。
　過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ　Ｄｅｓｏｒｐｔｉｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、又は３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、又は１００℃以上４００℃以下の範囲が好ましい。
　また、上記過剰酸素領域を有する絶縁体と、酸化物５３０と、を接して加熱処理、マイクロ波処理、またはＲＦ処理のいずれか一または複数の処理を行っても良い。当該処理を行うことで、酸化物５３０中の水、または水素を除去することができる。例えば、酸化物５３０において、ＶｏＨの結合が切断される反応が起きる、別言すると「ＶＯＨ→ＶＯ＋Ｈ」という反応が起きて、脱水素化することができる。このとき発生した水素の一部は、酸素と結合してＨ２Ｏとして、酸化物５３０、または酸化物５３０近傍の絶縁体から除去される場合がある。また、水素の一部は、導電体５４２ａ、及び導電体５４２ｂに拡散または捕獲（ゲッタリングともいう）される場合がある。
　また、上記マイクロ波処理は、例えば、高密度プラズマを発生させる電源を有する装置、または、基板側にＲＦを印加する電源を有する装置を用いると好適である。例えば、酸素を含むガスを用い、且つ高密度プラズマを用いることより、高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加することで、高密度プラズマによって生成された酸素ラジカルを、効率よく酸化物５３０、または酸化物５３０近傍の絶縁体中に導入することができる。また、上記マイクロ波処理は、圧力を１３３Ｐａ以上、好ましくは２００Ｐａ以上、さらに好ましくは４００Ｐａ以上とすればよい。また、マイクロ波処理を行う装置内に導入するガスとしては、例えば、酸素と、アルゴンとを用い、酸素流量比（Ｏ２／（Ｏ２＋Ａｒ））が５０％以下、好ましくは１０％以上３０％以下で行うとよい。
　また、トランジスタ５００の作製工程中において、酸化物５３０の表面が露出した状態で、加熱処理を行うと好適である。当該加熱処理は、例えば、１００℃以上４５０℃以下、より好ましくは３５０℃以上４００℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。例えば、加熱処理は酸素雰囲気で行うことが好ましい。これにより、酸化物５３０に酸素を供給して、酸素欠損（ＶＯ）の低減を図ることができる。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で加熱処理した後に、脱離した酸素を補うために、酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で行ってもよい。または、酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で加熱処理した後に、連続して窒素ガスもしくは不活性ガスの雰囲気で加熱処理を行っても良い。
　なお、酸化物５３０に加酸素化処理を行うことで、酸化物５３０中の酸素欠損を、供給された酸素により修復させる、別言すると「ＶＯ＋Ｏ→ｎｕｌｌ」という反応を促進させることができる。さらに、酸化物５３０中に残存した水素に供給された酸素が反応することで、当該水素をＨ２Ｏとして除去する（脱水化する）ことができる。これにより、酸化物５３０中に残存していた水素が酸素欠損に再結合してＶＯＨが形成されるのを抑制することができる。
　また、絶縁体５２４が、過剰酸素領域を有する場合、絶縁体５２２は、酸素（例えば、酸素原子、酸素分子など）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。
　絶縁体５２２が、酸素や不純物の拡散を抑制する機能を有することで、酸化物５３０が有する酸素は、絶縁体５２０側へ拡散することがなく、好ましい。また、導電体５０３が、絶縁体５２４や、酸化物５３０が有する酸素と反応することを抑制することができる。
　絶縁体５２２は、例えば、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、又は（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層又は積層で用いることが好ましい。トランジスタの微細化、及び高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁膜として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
　特に、不純物、及び酸素などの拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料であるアルミニウム、ハフニウムの一方又は双方の酸化物を含む絶縁体を用いるとよい。アルミニウム、ハフニウムの一方又は双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体５２２を形成した場合、絶縁体５２２は、酸化物５３０からの酸素の放出や、トランジスタ５００の周辺部から酸化物５３０への水素等の不純物の混入を抑制する層として機能する。
　又は、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。又はこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコン又は窒化シリコンを積層して用いてもよい。
　また、絶縁体５２０は、熱的に安定していることが好ましい。例えば、酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため、好適である。また、ｈｉｇｈ−ｋ材料の絶縁体と、酸化シリコン又は酸化窒化シリコンと、を組み合わせることで、熱的に安定かつ比誘電率の高い積層構造の絶縁体５２０を得ることができる。
　なお、図１２Ａ、及び図１２Ｂのトランジスタ５００では、３層の積層構造からなる第２のゲート絶縁膜として、絶縁体５２０、絶縁体５２２、及び絶縁体５２４が図示されているが、第２のゲート絶縁膜は、単層、２層、又は４層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
　トランジスタ５００は、チャネル形成領域を含む酸化物５３０に、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、酸化物５３０として、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウムなどから選ばれた一種、又は複数種）等の金属酸化物を用いるとよい。特に、酸化物５３０として適用できるＩｎ−Ｍ−Ｚｎ酸化物は、ＣＡＡＣ−ＯＳ（Ｃ−Ａｘｉｓ　Ａｌｉｇｎｅｄ　Ｃｒｙｓｔａｌｌｉｎｅ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、ＣＡＣ−ＯＳ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ　Ｃｏｍｐｏｓｉｔｅ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）であることが好ましい。また、酸化物５３０として、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ酸化物などを用いてもよい。
　また、トランジスタ５００には、キャリア濃度の低い金属酸化物を用いることが好ましい。金属酸化物のキャリア濃度を低くする場合においては、金属酸化物中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性という。なお、金属酸化物中の不純物としては、例えば、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
　特に、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、金属酸化物中に酸素欠損を形成する場合がある。また、酸化物５３０中の酸素欠損に水素が入った場合、酸素欠損と水素とが結合しＶＯＨを形成する場合がある。ＶＯＨはドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。従って、水素が多く含まれている金属酸化物を用いたトランジスタは、ノーマリーオン特性となりやすい。また、金属酸化物中の水素は、熱、電界などのストレスによって動きやすいため、金属酸化物に多くの水素が含まれると、トランジスタの信頼性が悪化する恐れもある。本発明の一態様においては、酸化物５３０中のＶＯＨをできる限り低減し、高純度真性または実質的に高純度真性にすることが好ましい。このように、ＶＯＨが十分低減された金属酸化物を得るには、金属酸化物中の水分、水素などの不純物を除去すること（脱水、脱水素化処理と記載する場合がある。）と、金属酸化物に酸素を供給して酸素欠損を補填すること（加酸素化処理と記載する場合がある。）が重要である。ＶＯＨなどの不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
　酸素欠損に水素が入った欠陥は、金属酸化物のドナーとして機能しうる。しかしながら、当該欠陥を定量的に評価することは困難である。そこで、金属酸化物においては、ドナー濃度ではなく、キャリア濃度で評価される場合がある。よって、本明細書等では、金属酸化物のパラメータとして、ドナー濃度ではなく、電界が印加されない状態を想定したキャリア濃度を用いる場合がある。つまり、本明細書等に記載の「キャリア濃度」は、「ドナー濃度」と言い換えることができる場合がある。
　よって、金属酸化物を酸化物５３０に用いる場合、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。水素などの不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
　また、酸化物５３０に金属酸化物を用いる場合、当該金属酸化物は、バンドギャップが高く、真性（Ｉ型ともいう。）、又は実質的に真性である半導体であって、かつチャネル形成領域の金属酸化物のキャリア濃度は、１×１０１８ｃｍ−３未満であることが好ましく、１×１０１７ｃｍ−３未満であることがより好ましく、１×１０１６ｃｍ−３未満であることがさらに好ましく、１×１０１３ｃｍ−３未満であることがさらに好ましく、１×１０１２ｃｍ−３未満であることがさらに好ましい。なお、チャネル形成領域の金属酸化物のキャリア濃度の下限値については、特に限定は無いが、例えば、１×１０−９ｃｍ−３とすることができる。
　また、酸化物５３０に金属酸化物を用いる場合、導電体５４２ａ及び導電体５４２ｂと酸化物５３０とが接することで、酸化物５３０中の酸素が導電体５４２ａ及び導電体５４２ｂへ拡散し、導電体５４２ａ及び導電体５４２ｂが酸化する場合がある。導電体５４２ａ及び導電体５４２ｂが酸化することで、導電体５４２ａ及び導電体５４２ｂの導電率が低下する蓋然性が高い。なお、酸化物５３０中の酸素が導電体５４２ａ及び導電体５４２ｂへ拡散することを、導電体５４２ａ及び導電体５４２ｂが酸化物５３０中の酸素を吸収する、と言い換えることができる。
　また、酸化物５３０中の酸素が導電体５４２ａ及び導電体５４２ｂへ拡散することで、導電体５４２ａと酸化物５３０ｂとの間、および、導電体５４２ｂと酸化物５３０ｂとの間に異層が形成される場合がある。当該異層は、導電体５４２ａ及び導電体５４２ｂよりも酸素を多く含むため、当該異層は絶縁性を有すると推定される。このとき、導電体５４２ａ又は導電体５４２ｂと、当該異層と、酸化物５３０ｂとの３層構造は、金属−絶縁体−半導体からなる３層構造とみなすことができ、ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造と呼ぶ、またはＭＩＳ構造を主としたダイオード接合構造と呼ぶ場合がある。
　なお、上記異層は、導電体５４２ａ及び導電体５４２ｂと酸化物５３０ｂとの間に形成されることに限られず、例えば、異層が、導電体５４２ａ及び導電体５４２ｂと酸化物５３０ｃとの間に形成される場合や、導電体５４２ａ及び導電体５４２ｂと酸化物５３０ｂとの間、導電体５４２ａ及び導電体５４２ｂと酸化物５３０ｃとの間に形成される場合がある。
　酸化物５３０においてチャネル形成領域として機能する金属酸化物は、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
　酸化物５３０は、酸化物５３０ｂ下に酸化物５３０ａを有することで、酸化物５３０ａよりも下方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。また、酸化物５３０ｂ上に酸化物５３０ｃを有することで、酸化物５３０ｃよりも上方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。
　なお、酸化物５３０は、各金属原子の原子数比が異なる複数の酸化物層の積層構造を有することが好ましい。具体的には、酸化物５３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物５３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物５３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物５３０ｃは、酸化物５３０ａ又は酸化物５３０ｂに用いることができる金属酸化物を、用いることができる。
　具体的には、酸化物５３０ａとして、ＩｎとＧａとＺｎとの原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：４、または１：１：０．５の金属酸化物を用いればよい。また、酸化物５３０ｂとして、ＩｎとＧａとＺｎとの原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３、または１：１：１の金属酸化物を用いればよい。また、酸化物５３０ｃとして、ＩｎとＧａとＺｎとの原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：４、またＧａとＺｎの原子数比がＧａ：Ｚｎ＝２：１、またはＧａ：Ｚｎ＝２：５の金属酸化物を用いればよい。また、酸化物５３０ｃを積層構造とする場合の具体例としては、ＩｎとＧａとＺｎとの原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３と、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４との積層構造、またＧａとＺｎの原子数比がＧａ：Ｚｎ＝２：１と、ＩｎとＧａとＺｎとの原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３との積層構造、ＧａとＺｎの原子数比がＧａ：Ｚｎ＝２：５と、ＩｎとＧａとＺｎとの原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３との積層構造、酸化ガリウムと、ＩｎとＧａとＺｎとの原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３との積層構造などが挙げられる。
　また、例えば、酸化物５３０ａに用いる金属酸化物における元素Ｍに対するＩｎの原子数比が、酸化物５３０ｂに用いる金属酸化物における元素Ｍに対するＩｎの原子数比より小さい場合、酸化物５３０ｂとして、ＩｎとＧａとＺｎとの原子数比がＩｎ：Ｇａ：Ｚｎ＝５：１：６またはその近傍、Ｉｎ：Ｇａ：Ｚｎ＝５：１：３またはその近傍、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：３またはその近傍などの組成であるＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。
　また、上述した以外の組成としては、酸化物５３０ｂには、例えば、Ｉｎ：Ｚｎ＝２：１の組成、Ｉｎ：Ｚｎ＝５：１の組成、Ｉｎ：Ｚｎ＝１０：１の組成、これらのいずれか一の近傍の組成などを有する金属酸化物を用いることができる。
　これらの酸化物５３０ａ、酸化物５３０ｂ、酸化物５３０ｃを上記の原子数比の関係を満たして組み合わせることが好ましい。例えば、酸化物５３０ａ、および酸化物５３０ｃを、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４の組成およびその近傍の組成を有する金属酸化物、酸化物５３０ｂを、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３から４．１の組成およびその近傍の組成を有する金属酸化物とすることが好ましい。なお、上記組成は、基体上に形成された酸化物中の原子数比、またはスパッタターゲットにおける原子数比を示す。また、酸化物５３０ｂの組成として、Ｉｎの比率を高めることで、トランジスタのオン電流、または電界効果移動度などを高めることが出来るため好適である。
　また、酸化物５３０ａ及び酸化物５３０ｃの伝導帯下端のエネルギーが、酸化物５３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物５３０ａ及び酸化物５３０ｃの電子親和力が、酸化物５３０ｂの電子親和力より小さいことが好ましい。
　ここで、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化又は連続接合するともいうことができる。このようにするためには、酸化物５３０ａと酸化物５３０ｂとの界面、及び酸化物５３０ｂと酸化物５３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
　具体的には、酸化物５３０ａと酸化物５３０ｂ、酸化物５３０ｂと酸化物５３０ｃが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物５３０ｂがＩｎ−Ｇａ−Ｚｎ酸化物の場合、酸化物５３０ａ及び酸化物５３０ｃとして、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
　このとき、キャリアの主たる経路は酸化物５３０ｂとなる。酸化物５３０ａ、酸化物５３０ｃを上述の構成とすることで、酸化物５３０ａと酸化物５３０ｂとの界面、及び酸化物５３０ｂと酸化物５３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ５００は高いオン電流を得られる。
　酸化物５３０ｂ上には、ソース電極、及びドレイン電極として機能する導電体５４２ａ、及び導電体５４２ｂが設けられる。導電体５４２ａ、及び導電体５４２ｂとしては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、又は上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、又は、酸素を吸収しても導電性を維持する材料であるため、好ましい。更に、窒化タンタルなどの金属窒化物膜は、水素又は酸素に対するバリア性があるため好ましい。
　また、図１２Ａ、及び図１２Ｂでは、導電体５４２ａ、及び導電体５４２ｂを単層構造として示したが、２層以上の積層構造としてもよい。例えば、窒化タンタル膜とタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層してもよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造としてもよい。
　また、チタン膜又は窒化チタン膜と、そのチタン膜又は窒化チタン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にチタン膜又は窒化チタン膜を形成する三層構造、モリブデン膜又は窒化モリブデン膜と、そのモリブデン膜又は窒化モリブデン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にモリブデン膜又は窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫又は酸化亜鉛を含む透明導電材料を用いてもよい。
　また、図１２Ａに示すように、酸化物５３０の、導電体５４２ａ（導電体５４２ｂ）との界面とその近傍には、低抵抗領域として、領域５４３ａ、及び領域５４３ｂが形成される場合がある。このとき、領域５４３ａはソース領域又はドレイン領域の一方として機能し、領域５４３ｂはソース領域又はドレイン領域の他方として機能する。また、領域５４３ａと領域５４３ｂに挟まれる領域にチャネル形成領域が形成される。
　酸化物５３０と接するように上記導電体５４２ａ（導電体５４２ｂ）を設けることで、領域５４３ａ（領域５４３ｂ）の酸素濃度が低減する場合がある。また、領域５４３ａ（領域５４３ｂ）に導電体５４２ａ（導電体５４２ｂ）に含まれる金属と、酸化物５３０の成分とを含む金属化合物層が形成される場合がある。このような場合、領域５４３ａ（領域５４３ｂ）のキャリア濃度が増加し、領域５４３ａ（領域５４３ｂ）は、低抵抗領域となる。
　絶縁体５４４は、導電体５４２ａ、及び導電体５４２ｂを覆うように設けられ、導電体５４２ａ、及び導電体５４２ｂの酸化を抑制する。このとき、絶縁体５４４は、酸化物５３０の側面を覆い、絶縁体５２４と接するように設けられてもよい。
　絶縁体５４４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、ネオジム、ランタン又は、マグネシウムなどから選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。また、絶縁体５４４として、窒化酸化シリコン又は窒化シリコンなども用いることができる。
　特に、絶縁体５４４として、アルミニウム、又はハフニウムの一方又は双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウム、及びハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、導電体５４２ａ、及び導電体５４２ｂが耐酸化性を有する材料、又は、酸素を吸収しても著しく導電性が低下しない場合、絶縁体５４４は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
　絶縁体５４４を有することで、絶縁体５８０に含まれる水、及び水素などの不純物が酸化物５３０ｃ、絶縁体５５０を介して、酸化物５３０ｂに拡散することを抑制することができる。また、絶縁体５８０が有する過剰酸素により、導電体５６０が酸化するのを抑制することができる。
　絶縁体５５０は、第１のゲート絶縁膜として機能する。絶縁体５５０は、酸化物５３０ｃの内側（上面、及び側面）に接して配置することが好ましい。絶縁体５５０は、上述した絶縁体５２４と同様に、過剰に酸素を含み、かつ加熱により酸素が放出される絶縁体を用いて形成することが好ましい。
　具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、及び窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、及び酸化窒化シリコンは熱に対し安定であるため好ましい。
　加熱により酸素が放出される絶縁体を、絶縁体５５０として、酸化物５３０ｃの上面に接して設けることにより、絶縁体５５０から、酸化物５３０ｃを通じて、酸化物５３０ｂのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体５２４と同様に、絶縁体５５０中の水又は水素などの不純物濃度が低減されていることが好ましい。絶縁体５５０の膜厚は、１ｎｍ以上２０ｎｍ以下とすることが好ましい。
　また、絶縁体５５０が有する過剰酸素を、効率的に酸化物５３０へ供給するために、絶縁体５５０と導電体５６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体５５０から導電体５６０への酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体５５０から導電体５６０への過剰酸素の拡散が抑制される。つまり、酸化物５３０へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体５６０の酸化を抑制することができる。当該金属酸化物としては、絶縁体５４４に用いることができる材料を用いればよい。
　なお、絶縁体５５０は、第２のゲート絶縁膜と同様に、積層構造としてもよい。トランジスタの微細化、及び高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合があるため、ゲート絶縁膜として機能する絶縁体を、ｈｉｇｈ−ｋ材料と、熱的に安定している材料との積層構造とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、熱的に安定かつ比誘電率の高い積層構造とすることができる。
　第１のゲート電極として機能する導電体５６０は、図１２Ａ、及び図１２Ｂでは２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
　導電体５６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体５５０に含まれる酸素により、導電体５６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、又は酸化ルテニウムなどを用いることが好ましい。また、導電体５６０ａとして、酸化物５３０に適用できる酸化物半導体を用いることができる。その場合、導電体５６０ｂをスパッタリング法で成膜することで、導電体５６０ａの電気抵抗値を低下させて導電体にすることができる。これをＯＣ（Ｏｘｉｄｅ　Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
　また、導電体５６０ｂは、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５６０ｂは、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることができる。また、導電体５６０ｂは積層構造としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層構造としてもよい。
　絶縁体５８０は、絶縁体５４４を介して、導電体５４２ａ、及び導電体５４２ｂ上に設けられる。絶縁体５８０は、過剰酸素領域を有することが好ましい。例えば、絶縁体５８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、及び窒素を添加した酸化シリコン、空孔を有する酸化シリコン、又は樹脂などを有することが好ましい。特に、酸化シリコン、及び酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、空孔を有する酸化シリコンは、後の工程で、容易に過剰酸素領域を形成することができるため好ましい。
　絶縁体５８０は、過剰酸素領域を有することが好ましい。加熱により酸素が放出される絶縁体５８０を、酸化物５３０ｃと接して設けることで、絶縁体５８０中の酸素を、酸化物５３０ｃを通じて、酸化物５３０へと効率良く供給することができる。なお、絶縁体５８０中の水又は水素などの不純物濃度が低減されていることが好ましい。
　絶縁体５８０の開口は、導電体５４２ａと導電体５４２ｂの間の領域に重畳して形成される。これにより、導電体５６０は、絶縁体５８０の開口、及び導電体５４２ａと導電体５４２ｂに挟まれた領域に、埋め込まれるように形成される。
　半導体装置を微細化するに当たり、ゲート長を短くすることが求められるが、導電体５６０の導電性が下がらないようにする必要がある。そのために導電体５６０の膜厚を大きくすると、導電体５６０はアスペクト比が高い形状となりうる。本実施の形態では、導電体５６０を絶縁体５８０の開口に埋め込むように設けるため、導電体５６０をアスペクト比の高い形状にしても、工程中に導電体５６０を倒壊させることなく、形成することができる。
　絶縁体５７４は、絶縁体５８０の上面、導電体５６０の上面、及び絶縁体５５０の上面に接して設けられることが好ましい。絶縁体５７４をスパッタリング法で成膜することで、絶縁体５５０、及び絶縁体５８０へ過剰酸素領域を設けることができる。これにより、当該過剰酸素領域から、酸化物５３０中に酸素を供給することができる。
　例えば、絶縁体５７４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、又はマグネシウムなどから選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。
　特に、酸化アルミニウムはバリア性が高く、０．５ｎｍ以上３．０ｎｍ以下の薄膜であっても、水素、及び窒素の拡散を抑制することができる。したがって、スパッタリング法で成膜した酸化アルミニウムは、酸素供給源であるとともに、水素などの不純物のバリア膜としての機能も有することができる。
　また、絶縁体５７４の上に、層間膜として機能する絶縁体５８１を設けることが好ましい。絶縁体５８１は、絶縁体５２４などと同様に、膜中の水又は水素などの不純物濃度が低減されていることが好ましい。
　また、絶縁体５８１、絶縁体５７４、絶縁体５８０、及び絶縁体５４４に形成された開口に、導電体５４０ａ、及び導電体５４０ｂを配置する。導電体５４０ａ及び導電体５４０ｂは、導電体５６０を挟んで対向して設ける。導電体５４０ａ及び導電体５４０ｂは、後述する導電体５４６、及び導電体５４８と同様の構成である。
　絶縁体５８１上には、絶縁体５８２が設けられている。絶縁体５８２は、酸素や水素に対してバリア性のある物質を用いることが好ましい。したがって、絶縁体５８２には、絶縁体５１４と同様の材料を用いることができる。例えば、絶縁体５８２には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
　特に、酸化アルミニウムは、酸素、及びトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中及び作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。
　また、絶縁体５８２上には、絶縁体５８６が設けられている。絶縁体５８６は、絶縁体３２０と同様の材料を用いることができる。また、これらの絶縁体に、比較的誘電率が低い材料を適用することで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５８６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
　また、絶縁体５２０、絶縁体５２２、絶縁体５２４、絶縁体５４４、絶縁体５８０、絶縁体５７４、絶縁体５８１、絶縁体５８２、及び絶縁体５８６には、導電体５４６、及び導電体５４８等が埋め込まれている。
　導電体５４６、及び導電体５４８は、容量素子６００、トランジスタ５００、又はトランジスタ３００と接続するプラグ、又は配線としての機能を有する。導電体５４６、及び導電体５４８は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
　なお、トランジスタ５００の形成後、トランジスタ５００を囲むように開口を形成し、当該開口を覆うように、水素、または水に対するバリア性が高い絶縁体を形成してもよい。上述のバリア性の高い絶縁体でトランジスタ５００を包み込むことで、外部から水分、および水素が侵入するのを防止することができる。または、複数のトランジスタ５００をまとめて、水素、または水に対するバリア性が高い絶縁体で包み込んでもよい。なお、トランジスタ５００を囲むように開口を形成する場合、例えば、絶縁体５１４または絶縁体５２２に達する開口を形成し、絶縁体５１４または絶縁体５２２に接するように上述のバリア性の高い絶縁体を形成すると、トランジスタ５００の作製工程の一部を兼ねられるため、好適である。なお、水素、または水に対するバリア性が高い絶縁体としては、例えば、絶縁体５２２と同様の材料を用いればよい。
続いて、トランジスタ５００の上方には、容量素子６００が設けられている。容量素子６００は、導電体６１０と、導電体６２０、絶縁体６３０とを有する。
　また、導電体５４６、及び導電体５４８上に、導電体６１２を設けてもよい。導電体６１２は、トランジスタ５００と接続するプラグ、又は配線としての機能を有する。導電体６１０は、容量素子６００の電極としての機能を有する。なお、導電体６１２、及び導電体６１０は、同時に形成することができる。
　導電体６１２、及び導電体６１０には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、又は上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
　図１０では、導電体６１２、及び導電体６１０は単層構造を示したが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、及び導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
　絶縁体６３０を介して、導電体６１０と重畳するように、導電体６２０を設ける。なお、導電体６２０は、金属材料、合金材料、又は金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
　導電体６２０、及び絶縁体６３０上には、絶縁体６５０が設けられている。絶縁体６５０は、絶縁体３２０と同様の材料を用いて設けることができる。また、絶縁体６５０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
　本構造を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制するとともに、信頼性を向上させることができる。又は、酸化物半導体を有するトランジスタを用いた半導体装置において、微細化又は高集積化を図ることができる。
　次に、図１０、図１１に図示している、ＯＳトランジスタの別の構成例について説明する。
　図１３Ａ、及び図１３Ｂは、図１２Ａ、及び図１２Ｂに示すトランジスタ５００の変形例であって、図１３Ａは、トランジスタ５００のチャネル長方向の断面図であり、図１３Ｂはトランジスタ５００のチャネル幅方向の断面図である。なお、図１３Ａ、及び図１３Ｂに示す構成は、トランジスタ３００等、本発明の一態様の半導体装置が有する他のトランジスタにも適用することができる。
　図１３Ａ、及び図１３Ｂに示す構成のトランジスタ５００は、酸化物５３０ｃを有していない点で、図１２Ａ、及び図１２Ｂに示す構成のトランジスタ５００と異なる。そのため、絶縁体５８０の、導電体５４２ａと導電体５４２ｂとの間に形成された開口部の底面、及び側面には、絶縁体５５０が配置され、絶縁体５５０の形成面には、導電体５６０が配置されている。
　図１３Ａ、及び図１３Ｂに示す構成のトランジスタ５００は、酸化物５３０ｃを有していないため、絶縁体５５０を介して、酸化物５３０ｃと導電体５６０との間の寄生容量を無くすことができる。これにより、トランジスタ５００の動作周波数を高くすることができる。特に、ミキサや増幅器等の回路に含まれているトランジスタとして、動作周波数の高いトランジスタを適用することによって、当該回路は、高い周波数の交流電圧を扱うことができる。
　また、図１４Ａ、及び図１４Ｂは、図１３Ａ、及び図１３Ｂとは異なる、図１２Ａ、及び図１２Ｂに示すトランジスタ５００の変形例であって、図１４Ａは、トランジスタ５００のチャネル長方向の断面図であり、図１４Ｂはトランジスタ５００のチャネル幅方向の断面図である。なお、図１４Ａ、及び図１４Ｂに示す構成は、トランジスタ３００等、本発明の一態様の半導体装置が有する他のトランジスタにも適用することができる。
　図１４Ａ、及び図１４Ｂに示す構成のトランジスタ５００は、絶縁体４０２及び絶縁体４０４を有する点が、図１２Ａ、及び図１２Ｂに示す構成のトランジスタ５００と異なる。また、導電体５４０ａの側面に接して絶縁体５５２が設けられ、導電体５４０ｂの側面に接して絶縁体５５２が設けられる点が、図１２Ａ、及び図１２Ｂに示す構成のトランジスタ５００と異なる。さらに、絶縁体５２０を有さない点が、図１２Ａ、及び図１２Ｂに示す構成のトランジスタ５００と異なる。
　図１４Ａ、及び図１４Ｂに示す構成のトランジスタ５００は、絶縁体５１２上に絶縁体４０２が設けられている。また、絶縁体５７４上、及び絶縁体４０２上に絶縁体４０４が設けられている。
　図１４Ａ、及び図１４Ｂに示す構成のトランジスタ５００では、絶縁体５１４、絶縁体５１６、絶縁体５２２、絶縁体５２４、絶縁体５４４、絶縁体５８０、及び絶縁体５７４が設けられており、絶縁体４０４がこれらを覆う構造になっている。つまり、絶縁体４０４は、絶縁体５７４の上面、絶縁体５７４の側面、絶縁体５８０の側面、絶縁体５４４の側面、絶縁体５２４の側面、絶縁体５２２の側面、絶縁体５１６の側面、絶縁体５１４の側面、絶縁体４０２の上面とそれぞれ接する。これにより、酸化物５３０等は、絶縁体４０４と絶縁体４０２によって外部から隔離される。
　絶縁体４０２及び絶縁体４０４は、水素（例えば、水素原子、水素分子などの少なくとも一）又は水分子の拡散を抑制する機能が高いことが好ましい。例えば、絶縁体４０２及び絶縁体４０４として、水素バリア性が高い材料である、窒化シリコン又は窒化酸化シリコンを用いることが好ましい。これにより、酸化物５３０に水素等が拡散することを抑制することができるので、トランジスタ５００の特性が低下することを抑制することができる。よって、本発明の一態様の半導体装置の信頼性を高めることができる。
　絶縁体５５２は、絶縁体５８１、絶縁体４０４、絶縁体５７４、絶縁体５８０、及び絶縁体５４４に接して設けられる。絶縁体５５２は、水素又は水分子の拡散を抑制する機能を有することが好ましい。たとえば、絶縁体５５２として、水素バリア性が高い材料である、窒化シリコン、酸化アルミニウム、又は窒化酸化シリコン等の絶縁体を用いることが好ましい。特に、窒化シリコンは水素バリア性が高い材料であるので、絶縁体５５２として用いると好適である。絶縁体５５２として水素バリア性が高い材料を用いることにより、水又は水素等の不純物が、絶縁体５８０等から導電体５４０ａ及び導電体５４０ｂを通じて酸化物５３０に拡散することを抑制することができる。また、絶縁体５８０に含まれる酸素が導電体５４０ａ及び導電体５４０ｂに吸収されることを抑制することができる。以上により、本発明の一態様の半導体装置の信頼性を高めることができる。
　図１５は、トランジスタ５００及びトランジスタ３００を図１４Ａ、及び図１４Ｂに示す構成とした場合における、半導体装置の構成例を示す断面図である。導電体５４６の側面に、絶縁体５５２が設けられている。
　また、図１４Ａ、及び図１４Ｂに示すトランジスタ５００は、状況に応じて、トランジスタの構成を変更してもよい。例えば、図１４Ａ、及び図１４Ｂのトランジスタ５００は、変更例として、図１６Ａ、及び図１６Ｂに示すトランジスタにすることができる。図１６Ａはトランジスタのチャネル長方向の断面図であり、図１６Ｂはトランジスタのチャネル幅方向の断面図である。図１６Ａ、及び図１６Ｂに示すトランジスタは、酸化物５３０ｃが酸化物５３０ｃ１及び酸化物５３０ｃ２の２層構造である点で、図１４Ａ、及び図１４Ｂに示すトランジスタと異なる。
　酸化物５３０ｃ１は、絶縁体５２４の上面、酸化物５３０ａの側面、酸化物５３０ｂの上面及び側面、導電体５４２ａ及び導電体５４２ｂの側面、絶縁体５４４の側面、及び絶縁体５８０の側面と接する。酸化物５３０ｃ２は、絶縁体５５０と接する。
　酸化物５３０ｃ１として、例えばＩｎ−Ｚｎ酸化物を用いることができる。また、酸化物５３０ｃ２として、酸化物５３０ｃが１層構造である場合に酸化物５３０ｃに用いることができる材料と同様の材料を用いることができる。例えば、酸化物５３０ｃ２として、ｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、Ｇａ：Ｚｎ＝２：１［原子数比］、またはＧａ：Ｚｎ＝２：５［原子数比］の金属酸化物を用いることができる。
　酸化物５３０ｃを酸化物５３０ｃ１及び酸化物５３０ｃ２の２層構造とすることにより、酸化物５３０ｃを１層構造とする場合より、トランジスタのオン電流を高めることができる。そのため、トランジスタは、例えばパワーＭＯＳトランジスタとして適用することができる。なお、図１２Ａ、及び図１２Ｂに示す構成のトランジスタが有する酸化物５３０ｃも、酸化物５３０ｃ１と酸化物５３０ｃ２の２層構造とすることができる。
　図１６Ａ、及び図１６Ｂに示す構成のトランジスタは、例えば、図１０、図１１に示すトランジスタ３００に適用することができる。また、例えば、トランジスタ３００は、前述のとおり、上記実施の形態で説明した高周波受信機１００、及び高周波送受信機２００などに含まれるトランジスタなどに適用することができる。なお図１６Ａ、及び図１６Ｂに示すトランジスタは、本発明の一態様の半導体装置が有する、トランジスタ３００、トランジスタ５００以外のトランジスタにも適用することができる。
　図１７は、トランジスタ５００を図１２Ａに示すトランジスタの構成とし、トランジスタ３００を図１６Ａに示すトランジスタ構成とした場合における、半導体装置の構成例を示す断面図である。なお、図１５と同様に、導電体５４６の側面に絶縁体５５２を設ける構成としている。図１７に示すように、本発明の一態様の半導体装置は、トランジスタ３００とトランジスタ５００を両方ともＯＳトランジスタとしつつ、トランジスタ３００とトランジスタ５００のそれぞれを異なる構成にすることができる。
　次に、図１０、図１１、図１５、及び図１７の半導体装置に適用できる容量素子について説明する。
　図１８Ａ乃至図１８Ｃでは、図１０、図１１、図１５、及び図１７に示す半導体装置に適用できる容量素子６００の一例として容量素子６００Ａについて示している。図１８Ａは容量素子６００Ａの上面図であり、図１８Ｂは容量素子６００Ａの一点鎖線Ｌ３−Ｌ４における断面を示した斜視図であり、図１８Ｃは容量素子６００Ａの一点鎖線Ｗ３−Ｌ４における断面を示した斜視図である。
　導電体６１０は、容量素子６００Ａの一対の電極の一方として機能し、導電体６２０は、容量素子６００Ａの一対の電極の他方として機能する。また、絶縁体６３０は、一対の電極に挟まれる誘電体として機能する。
　絶縁体６３０としては、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウム、酸化ジルコニウムなどを用いればよく、積層または単層で設けることができる。なお、本明細書中において、酸化窒化ハフニウムとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化ハフニウムとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
　また、例えば、絶縁体６３０には、酸化窒化シリコンなどの絶縁耐力が大きい材料と、高誘電率（ｈｉｇｈ−ｋ）材料との積層構造を用いてもよい。当該構成により、容量素子６００Ａは、高誘電率（ｈｉｇｈ−ｋ）の絶縁体を有することで、十分な容量を確保でき、絶縁耐力が大きい絶縁体を有することで、絶縁耐力が向上し、容量素子６００Ａの静電破壊を抑制することができる。
　なお、高誘電率（ｈｉｇｈ−ｋ）材料（高い比誘電率の材料）の絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物などがある。
　または、絶縁体６３０は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ、Ｓｒ）ＴｉＯ３（ＢＳＴ）などのｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いてもよい。例えば、絶縁体６３０を積層とする場合、酸化ジルコニウムと、酸化アルミニウムと、酸化ジルコニウムと、が順に形成された３層積層や、酸化ジルコニウムと、酸化アルミニウムと、酸化ジルコニウムと、酸化アルミニウムと、が順に形成された４層積層などを用いれば良い。また、絶縁体６３０としては、ハフニウムと、ジルコニウムとが含まれる化合物などを用いても良い。半導体装置の微細化、および高集積化が進むと、ゲート絶縁体、および容量素子に用いる誘電体の薄膜化により、トランジスタや容量素子のリーク電流などの問題が生じる場合がある。ゲート絶縁体、および容量素子に用いる誘電体として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減、および容量素子の容量の確保が可能となる。
　容量素子６００は、導電体６１０の下部において、導電体５４６と、導電体５４８とに電気的に接続されている。導電体５４６と、導電体５４８は、別の回路素子と接続するためのプラグ、又は配線として機能する。また図１８Ａ乃至図１８Ｃでは、導電体５４６と、導電体５４８と、をまとめて導電体５４０と記載している。
　また、図１８Ａ乃至図１８Ｃでは、図を明瞭に示すために、導電体５４６及び導電体５４８が埋め込まれている絶縁体５８６と、導電体６２０及び絶縁体６３０を覆っている絶縁体６５０と、を省略している。
　なお、図１０、図１１、図１５、図１７、図１８Ａ乃至図１８Ｃに示す容量素子６００はプレーナ型であるが、容量素子の形状はこれに限定されない。例えば、容量素子６００は、図１９Ａ乃至図１９Ｃに示すシリンダ型の容量素子６００Ｂとしてもよい。
　図１９Ａは容量素子６００Ｂの上面図であり、図１９Ｂは容量素子６００Ｂの一点鎖線Ｌ３−Ｌ４における断面図であり、図１９Ｃは容量素子６００Ｂの一点鎖線Ｗ３−Ｌ４における断面を示した斜視図である。
　図１９Ｂにおいて、容量素子６００Ｂは、開口部を有する絶縁体６５１と、一対の電極の一方として機能する導電体６１０と、一対の電極の他方として機能する導電体６２０と、絶縁体６５１上及び導電体６１０上に位置する絶縁体６３０と、を有する。
　また、図１９Ｃでは、図を明瞭に示すために、絶縁体５８６と、絶縁体６５０と、絶縁体６５１と、を省略している。
　絶縁体６３１としては、例えば、絶縁体５８６と同様の材料を用いることができる。
　また、絶縁体６３１には、導電体５４０に電気的に接続されるように導電体６１１が埋め込まれている。導電体６１１は、例えば、導電体３３０、導電体５１８と同様の材料を用いることができる。
　絶縁体６５１としては、例えば、絶縁体５８６と同様の材料を用いることができる。
　また、絶縁体６５１は、前述の通り、開口部を有し、当該開口部は導電体６１１に重畳している。
　導電体６１０は、当該開口部の底部と、側面と、に形成されている。つまり、導電体６１０は、導電体６１１に重畳し、かつ導電体６１１に電気的に接続されている。
　なお、導電体６１０の形成方法としては、エッチング法などによって絶縁体６５１に開口部を形成し、次に、スパッタリング法、ＡＬＤ法などによって導電体６１０を成膜する。その後、ＣＭＰ（Ｃｈｅｍｉｃｈａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）法などによって、開口部に成膜された導電体６１０を残して、絶縁体６５１上に成膜された導電体６１０を除去すればよい。
　絶縁体６３０は、絶縁体６５１上と、導電体６１０の形成面上と、に位置する。なお、絶縁体６３０は、容量素子において、一対の電極に挟まれる誘電体として機能する。
　導電体６２０は、絶縁体６５１の開口部が埋まるように、絶縁体６３０上に形成されている。
　絶縁体６５０は、絶縁体６３０と、導電体６２０と、を覆うように形成されている。
　図１９Ａ乃至図１９Ｃに示すシリンダ型の容量素子６００Ｂは、プレーナ型の容量素子６００Ａよりも静電容量の値を高くすることができる。
　なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態４）
　本実施の形態では、上記の実施の形態で説明したＯＳトランジスタに用いることができる金属酸化物（以下、酸化物半導体ともいう。）について説明する。
　金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、スズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム、コバルトなどから選ばれた一種、または複数種が含まれていてもよい。
＜結晶構造の分類＞
　まず、酸化物半導体における、結晶構造の分類について、図２０Ａを用いて説明を行う。図２０Ａは、酸化物半導体、代表的にはＩＧＺＯ（Ｉｎと、Ｇａと、Ｚｎと、を含む金属酸化物）の結晶構造の分類を説明する図である。
　図２０Ａに示すように、酸化物半導体は、大きく分けて「Ａｍｏｒｐｈｏｕｓ（無定形）」と、「Ｃｒｙｓｔａｌｌｉｎｅ（結晶性）」と、「Ｃｒｙｓｔａｌ結晶）」と、に分類される。また、「Ａｍｏｒｐｈｏｕｓ」の中には、ｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓが含まれる。また、「Ｃｒｙｓｔａｌｌｉｎｅ」の中には、ＣＡＡＣ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ）、ｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）、及びＣＡＣ（ｃｌｏｕｄ−ａｌｉｇｎｅｄ　ｃｏｍｐｏｓｉｔｅ）が含まれる（ｅｘｃｌｕｄｉｎｇ　ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ　ａｎｄ　ｐｏｌｙ　ｃｒｙｓｔａｌ）。なお、「Ｃｒｙｓｔａｌｌｉｎｅ」の分類には、ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ、ｐｏｌｙ　ｃｒｙｓｔａｌ、及びｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓは除かれる。また、「Ｃｒｙｓｔａｌ」の中には、ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ、及びｐｏｌｙ　ｃｒｙｓｔａｌが含まれる。
　なお、図２０Ａに示す太枠内の構造は、「Ａｍｏｒｐｈｏｕｓ（無定形）」と、「Ｃｒｙｓｔａｌ（結晶）」との間の中間状態であり、新しい境界領域（Ｎｅｗ　ｃｒｙｓｔａｌｌｉｎｅ　ｐｈａｓｅ）に属する構造である。すなわち、当該構造は、エネルギー的に不安定な「Ａｍｏｒｐｈｏｕｓ（無定形）」や、「Ｃｒｙｓｔａｌ（結晶）」とは全く異なる構造と言い換えることができる。
　なお、膜または基板の結晶構造は、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ　Ｄｉｆｆｒａｃｔｉｏｎ）スペクトルを用いて評価することができる。ここで、「Ｃｒｙｓｔａｌｌｉｎｅ」に分類されるＣＡＡＣ−ＩＧＺＯ膜のＧＩＸＤ（Ｇｒａｚｉｎｇ−Ｉｎｃｉｄｅｎｃｅ　ＸＲＤ）測定で得られるＸＲＤスペクトルを図２０Ｂに示す（縦軸は強度（Ｉｎｔｅｎｓｉｔｙ）を任意単位（ａ．ｕ．）で表している）。なお、ＧＩＸＤ法は、薄膜法またはＳｅｅｍａｎｎ−Ｂｏｈｌｉｎ法ともいう。以降、図２０Ｂに示すＧＩＸＤ測定で得られるＸＲＤスペクトルを、単にＸＲＤスペクトルと記す。なお、図２０Ｂに示すＣＡＡＣ−ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、図２０Ｂに示すＣＡＡＣ−ＩＧＺＯ膜の厚さは、５００ｎｍである。
　図２０Ｂに示すように、ＣＡＡＣ−ＩＧＺＯ膜のＸＲＤスペクトルでは、明確な結晶性を示すピークが検出される。具体的には、ＣＡＡＣ−ＩＧＺＯ膜のＸＲＤスペクトルでは、２θ＝３１°近傍に、ｃ軸配向を示すピークが検出される。なお、図２０Ｂに示すように、２θ＝３１°近傍のピークは、ピーク強度が検出された角度を軸に左右非対称である。
　また、膜または基板の結晶構造は、極微電子線回折法（ＮＢＥＤ：Ｎａｎｏ　Ｂｅａｍ　Ｅｌｅｃｔｒｏｎ　Ｄｉｆｆｒａｃｔｉｏｎ）によって観察される回折パターン（極微電子線回折パターンともいう。）にて評価することができる。ＣＡＡＣ−ＩＧＺＯ膜の回折パターンを、図２０Ｃに示す。図２０Ｃは、電子線を基板に対して平行に入射するＮＢＥＤによって観察される回折パターンである。なお、図２０Ｃに示すＣＡＡＣ−ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、極微電子線回折法では、プローブ径を１ｎｍとして電子線回折が行われる。
　図２０Ｃに示すように、ＣＡＡＣ−ＩＧＺＯ膜の回折パターンでは、ｃ軸配向を示す複数のスポットが観察される。
＜＜酸化物半導体の構造＞＞
　なお、酸化物半導体は、結晶構造に着目した場合、図２０Ａとは異なる分類となる場合がある。例えば、酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、上述のＣＡＡＣ−ＯＳ、及びｎｃ−ＯＳがある。また、非単結晶酸化物半導体には、多結晶酸化物半導体、擬似非晶質酸化物半導体（ａ−ｌｉｋｅＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体などが含まれる。
　ここで、上述のＣＡＡＣ−ＯＳ、ｎｃ−ＯＳ、及びａ−ｌｉｋｅ　ＯＳの詳細について、説明を行う。
［ＣＡＡＣ−ＯＳ］
　ＣＡＡＣ−ＯＳは、複数の結晶領域を有し、当該複数の結晶領域はｃ軸が特定の方向に配向している酸化物半導体である。なお、特定の方向とは、ＣＡＡＣ−ＯＳ膜の厚さ方向、ＣＡＡＣ−ＯＳ膜の被形成面の法線方向、またはＣＡＡＣ−ＯＳ膜の表面の法線方向である。また、結晶領域とは、原子配列に周期性を有する領域である。なお、原子配列を格子配列とみなすと、結晶領域とは、格子配列の揃った領域でもある。さらに、ＣＡＡＣ−ＯＳは、ａ−ｂ面方向において複数の結晶領域が連結する領域を有し、当該領域は歪みを有する場合がある。なお、歪みとは、複数の結晶領域が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。つまり、ＣＡＡＣ−ＯＳは、ｃ軸配向し、ａ−ｂ面方向には明らかな配向をしていない酸化物半導体である。
　なお、上記複数の結晶領域のそれぞれは、１つまたは複数の微小な結晶（最大径が１０ｎｍ未満である結晶）で構成される。結晶領域が１つの微小な結晶で構成されている場合、当該結晶領域の最大径は１０ｎｍ未満となる。また、結晶領域が多数の微小な結晶で構成されている場合、当該結晶領域の大きさは、数十ｎｍ程度となる場合がある。
　また、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、スズ、チタンなどから選ばれた一種、または複数種）において、ＣＡＡＣ−ＯＳは、インジウム（Ｉｎ）、及び酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛（Ｚｎ）、及び酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能である。よって、（Ｍ，Ｚｎ）層にはインジウムが含まれる場合がある。また、Ｉｎ層には元素Ｍが含まれる場合がある。なお、Ｉｎ層にはＺｎが含まれる場合もある。当該層状構造は、例えば、高分解能ＴＥＭ像において、格子像として観察される。
　ＣＡＡＣ−ＯＳ膜に対し、例えば、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ−ｏｆ−ｐｌａｎｅ　ＸＲＤ測定では、ｃ軸配向を示すピークが２θ＝３１°またはその近傍に検出される。なお、ｃ軸配向を示すピークの位置（２θの値）は、ＣＡＡＣ−ＯＳを構成する金属元素の種類、組成などにより変動する場合がある。
　また、例えば、ＣＡＡＣ−ＯＳ膜の電子線回折パターンにおいて、複数の輝点（スポット）が観測される。なお、あるスポットと別のスポットとは、試料を透過した入射電子線のスポット（ダイレクトスポットともいう。）を対称中心として、点対称の位置に観測される。
　上記特定の方向から結晶領域を観察した場合、当該結晶領域内の格子配列は、六方格子を基本とするが、単位格子は正六角形とは限らず、非正六角形である場合がある。また、上記歪みにおいて、五角形、七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリー）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属原子が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
　なお、明確な結晶粒界が確認される結晶構造は、いわゆる多結晶（ｐｏｌｙｃｒｙｓｔａｌ）と呼ばれる。結晶粒界は、再結合中心となり、キャリアが捕獲されトランジスタのオン電流の低下、電界効果移動度の低下などを引き起こす可能性が高い。よって、明確な結晶粒界が確認されないＣＡＡＣ−ＯＳは、トランジスタの半導体層に好適な結晶構造を有する結晶性の酸化物の一つである。なお、ＣＡＡＣ−ＯＳを構成するには、Ｚｎを有する構成が好ましい。例えば、Ｉｎ−Ｚｎ酸化物、及びＩｎ−Ｇａ−Ｚｎ酸化物は、Ｉｎ酸化物よりも結晶粒界の発生を抑制できるため好適である。
　ＣＡＡＣ−ＯＳは、結晶性が高く、明確な結晶粒界が確認されない酸化物半導体である。よって、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ−ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、ＯＳトランジスタにＣＡＡＣ−ＯＳを用いると、製造工程の自由度を広げることが可能となる。
［ｎｃ−ＯＳ］
　ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。別言すると、ｎｃ−ＯＳは、微小な結晶を有する。なお、当該微小な結晶の大きさは、例えば、１ｎｍ以上１０ｎｍ以下、特に１ｎｍ以上３ｎｍ以下であることから、当該微小な結晶をナノ結晶ともいう。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ　ＯＳや非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ−ｏｆ−ｐｌａｎｅ　ＸＲＤ測定では、結晶性を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、ナノ結晶よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、ナノ結晶の大きさと近いかナノ結晶より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、ダイレクトスポットを中心とするリング状の領域内に複数のスポットが観測される電子線回折パターンが取得される場合がある。
［ａ−ｌｉｋｅ　ＯＳ］
　ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ　ＯＳは、鬆又は低密度領域を有する。即ち、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、結晶性が低い。また、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、膜中の水素濃度が高い。
＜＜酸化物半導体の構成＞＞
　次に、上述のＣＡＣ−ＯＳの詳細について、説明を行う。なお、ＣＡＣ−ＯＳは材料構成に関する。
［ＣＡＣ−ＯＳ］
　ＣＡＣ−ＯＳとは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つまたは複数の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
　さらに、ＣＡＣ−ＯＳとは、第１の領域と、第２の領域と、に材料が分離することでモザイク状となり、当該第１の領域が、膜中に分布した構成（以下、クラウド状ともいう。）である。つまり、ＣＡＣ−ＯＳは、当該第１の領域と、当該第２の領域とが、混合している構成を有する複合金属酸化物である。
　ここで、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳを構成する金属元素に対するＩｎ、Ｇａ、およびＺｎの原子数比のそれぞれを、［Ｉｎ］、［Ｇａ］、および［Ｚｎ］と表記する。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳにおいて、第１の領域は、［Ｉｎ］が、ＣＡＣ−ＯＳ膜の組成における［Ｉｎ］よりも大きい領域である。また、第２の領域は、［Ｇａ］が、ＣＡＣ−ＯＳ膜の組成における［Ｇａ］よりも大きい領域である。または、例えば、第１の領域は、［Ｉｎ］が、第２の領域における［Ｉｎ］よりも大きく、且つ、［Ｇａ］が、第２の領域における［Ｇａ］よりも小さい領域である。また、第２の領域は、［Ｇａ］が、第１の領域における［Ｇａ］よりも大きく、且つ、［Ｉｎ］が、第１の領域における［Ｉｎ］よりも小さい領域である。
　具体的には、上記第１の領域は、インジウム酸化物、インジウム亜鉛酸化物などが主成分である領域である。また、上記第２の領域は、ガリウム酸化物、ガリウム亜鉛酸化物などが主成分である領域である。つまり、上記第１の領域を、Ｉｎを主成分とする領域と言い換えることができる。また、上記第２の領域を、Ｇａを主成分とする領域と言い換えることができる。
　なお、上記第１の領域と、上記第２の領域とは、明確な境界が観察できない場合がある。
　例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ　Ｄｉｓｐｅｒｓｉｖｅ　Ｘ−ｒａｙ　ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、Ｉｎを主成分とする領域（第１の領域）と、Ｇａを主成分とする領域（第２の領域）とが、偏在し、混合している構造を有することが確認できる。
　ＣＡＣ−ＯＳをトランジスタに用いる場合、第１の領域に起因する導電性と、第２の領域に起因する絶縁性とが、相補的に作用することにより、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳに付与することができる。つまり、ＣＡＣ−ＯＳとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。導電性の機能と絶縁性の機能とを分離させることで、双方の機能を最大限に高めることができる。よって、ＣＡＣ−ＯＳをトランジスタに用いることで、高いオン電流（Ｉｏｎ）、高い電界効果移動度（μ）、および良好なスイッチング動作を実現することができる。
　酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ　ＯＳ、ＣＡＣ−ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
＜酸化物半導体を有するトランジスタ＞
　続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
　上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
　トランジスタには、キャリア濃度の低い酸化物半導体を用いることが好ましい。例えば、酸化物半導体のキャリア濃度は１×１０１７ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下、さらに好ましくは１×１０１３ｃｍ−３以下、より好ましくは１×１０１１ｃｍ−３以下、さらに好ましくは１×１０１０ｃｍ−３未満であり、１×１０−９ｃｍ−３以上である。なお、酸化物半導体膜のキャリア濃度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性又は実質的に高純度真性と言う。なお、キャリア濃度の低い酸化物半導体を、高純度真性又は実質的に高純度真性な酸化物半導体と呼ぶ場合がある。
　また、高純度真性又は実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
　また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
　従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
＜不純物＞
　ここで、酸化物半導体中における各不純物の影響について説明する。
　酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
　また、酸化物半導体にアルカリ金属又はアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属又はアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属又はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
　また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア濃度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。または、酸化物半導体において、窒素が含まれると、トラップ準位が形成される場合がある。この結果、トランジスタの電気特性が不安定となる場合がある。このため、ＳＩＭＳにより得られる酸化物半導体中の窒素濃度を、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下にする。
　また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満にする。
　不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
　なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態５）
　本実施の形態は、上記実施の形態に示す半導体装置などが形成された半導体ウェハ、及び当該半導体装置が組み込まれた電子部品の一例を示す。
＜半導体ウェハ＞
　初めに、半導体装置などが形成された半導体ウェハの例を、図２１Ａを用いて説明する。
　図２１Ａに示す半導体ウェハ４８００は、ウェハ４８０１と、ウェハ４８０１の上面に設けられた複数の回路部４８０２と、を有する。なお、ウェハ４８０１の上面において、回路部４８０２の無い部分は、スペーシング４８０３であり、ダイシング用の領域である。
　半導体ウェハ４８００は、ウェハ４８０１の表面に対して、前工程によって複数の回路部４８０２を形成することで作製することができる。また、その後に、ウェハ４８０１の複数の回路部４８０２が形成された反対側の面を研削して、ウェハ４８０１の薄膜化をしてもよい。この工程により、ウェハ４８０１の反りなどを低減し、部品としての小型化を図ることができる。
　次の工程としては、ダイシング工程が行われる。ダイシングは、一点鎖線で示したスクライブラインＳＣＬ１及びスクライブラインＳＣＬ２（ダイシングライン、又は切断ラインと呼ぶ場合がある）に沿って行われる。なお、スペーシング４８０３は、ダイシング工程を容易に行うために、複数のスクライブラインＳＣＬ１が平行になるように設け、複数のスクライブラインＳＣＬ２が平行になるように設け、スクライブラインＳＣＬ１とスクライブラインＳＣＬ２が垂直になるように設けることが好ましい。
　ダイシング工程を行うことにより、図２１Ｂに示すようなチップ４８００ａを、半導体ウェハ４８００から切り出すことができる。チップ４８００ａは、ウェハ４８０１ａと、回路部４８０２と、スペーシング４８０３ａと、を有する。なお、スペーシング４８０３ａは、極力小さくなるようにすることが好ましい。この場合、隣り合う回路部４８０２の間のスペーシング４８０３の幅が、スクライブラインＳＣＬ１の切りしろと、又はスクライブラインＳＣＬ２の切りしろとほぼ同等の長さであればよい。
　なお、本発明の一態様の素子基板の形状は、図２１Ａに図示した半導体ウェハ４８００の形状に限定されない。例えば、矩形の形状の半導体ウェハあってもよい。素子基板の形状は、素子の作製工程、及び素子を作製するための装置に応じて、適宜変更することができる。
＜電子部品＞
　図２１Ｃに電子部品４７００および電子部品４７００が実装された基板（実装基板４７０４）の斜視図を示す。図２１Ｃに示す電子部品４７００は、モールド４７１１内にチップ４８００ａを有している。なお、図２１Ｃに示すとおり、チップ４８００ａは、回路部４８０２が積層された構成としてもよい。図２１Ｃは、電子部品４７００の内部を示すために、一部を省略している。電子部品４７００は、モールド４７１１の外側にランド４７１２を有する。ランド４７１２は電極パッド４７１３と電気的に接続され、電極パッド４７１３はチップ４８００ａとワイヤ４７１４によって電気的に接続されている。電子部品４７００は、例えばプリント基板４７０２に実装される。このような電子部品が複数組み合わされて、それぞれがプリント基板４７０２上で電気的に接続されることで実装基板４７０４が完成する。
　図２１Ｄに電子部品４７３０の斜視図を示す。電子部品４７３０は、ＳｉＰ（Ｓｙｓｔｅｍ　ｉｎ　ｐａｃｋａｇｅ）またはＭＣＭ（Ｍｕｌｔｉ　Ｃｈｉｐ　Ｍｏｄｕｌｅ）の一例である。電子部品４７３０は、パッケージ基板４７３２（プリント基板）上にインターポーザ４７３１が設けられ、インターポーザ４７３１上に半導体装置４７３５、および複数の半導体装置４７１０が設けられている。
　電子部品４７３０では、半導体装置４７１０を有する。半導体装置４７１０としては、例えば、上記実施の形態で説明した半導体装置、広帯域メモリ（ＨＢＭ：Ｈｉｇｈ　Ｂａｎｄｗｉｄｔｈ　Ｍｅｍｏｒｙ）などとすることができる。また、半導体装置４７３５は、ＣＰＵ、ＧＰＵ、ＦＰＧＡ、記憶装置などの集積回路（半導体装置）を用いることができる。
　パッケージ基板４７３２は、セラミック基板、プラスチック基板、またはガラスエポキシ基板などを用いることができる。インターポーザ４７３１は、シリコンインターポーザ、樹脂インターポーザなどを用いることができる。
　インターポーザ４７３１は、複数の配線を有し、端子ピッチの異なる複数の集積回路を電気的に接続する機能を有する。複数の配線は、単層または多層で設けられる。また、インターポーザ４７３１は、インターポーザ４７３１上に設けられた集積回路をパッケージ基板４７３２に設けられた電極と電気的に接続する機能を有する。これらのことから、インターポーザを「再配線基板」または「中間基板」と呼ぶ場合がある。また、インターポーザ４７３１に貫通電極を設けて、当該貫通電極を用いて集積回路とパッケージ基板４７３２を電気的に接続する場合もある。また、シリコンインターポーザでは、貫通電極として、ＴＳＶ（Ｔｈｒｏｕｇｈ　Ｓｉｌｉｃｏｎ　Ｖｉａ）を用いることも出来る。
　インターポーザ４７３１としてシリコンインターポーザを用いることが好ましい。シリコンインターポーザでは能動素子を設ける必要が無いため、集積回路よりも低コストで作製することができる。一方で、シリコンインターポーザの配線形成は半導体プロセスで行なうことができるため、樹脂インターポーザでは難しい微細配線の形成が容易である。
　ＨＢＭでは、広いメモリバンド幅を実現するために多くの配線を接続する必要がある。このため、ＨＢＭを実装するインターポーザには、微細かつ高密度の配線形成が求められる。よって、ＨＢＭを実装するインターポーザには、シリコンインターポーザを用いることが好ましい。
　また、シリコンインターポーザを用いたＳｉＰやＭＣＭなどでは、集積回路とインターポーザ間の膨張係数の違いによる信頼性の低下が生じにくい。また、シリコンインターポーザは表面の平坦性が高いため、シリコンインターポーザ上に設ける集積回路とシリコンインターポーザ間の接続不良が生じにくい。特に、インターポーザ上に複数の集積回路を横に並べて配置する２．５Ｄパッケージ（２．５次元実装）では、シリコンインターポーザを用いることが好ましい。
　また、電子部品４７３０と重ねてヒートシンク（放熱板）を設けてもよい。ヒートシンクを設ける場合は、インターポーザ４７３１上に設ける集積回路の高さを揃えることが好ましい。例えば、本実施の形態に示す電子部品４７３０では、半導体装置４７１０と半導体装置４７３５の高さを揃えることが好ましい。
　電子部品４７３０を他の基板に実装するため、パッケージ基板４７３２の底部に電極４７３３を設けてもよい。図２１Ｄでは、電極４７３３を半田ボールで形成する例を示している。パッケージ基板４７３２の底部に半田ボールをマトリクス状に設けることで、ＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）実装を実現できる。また、電極４７３３を導電性のピンで形成してもよい。パッケージ基板４７３２の底部に導電性のピンをマトリクス状に設けることで、ＰＧＡ（Ｐｉｎ　Ｇｒｉｄ　Ａｒｒａｙ）実装を実現できる。
　電子部品４７３０は、ＢＧＡおよびＰＧＡに限らず様々な実装方法を用いて他の基板に実装することができる。例えば、ＳＰＧＡ（Ｓｔａｇｇｅｒｅｄ　Ｐｉｎ　Ｇｒｉｄ　Ａｒｒａｙ）、ＬＧＡ（Ｌａｎｄ　Ｇｒｉｄ　Ａｒｒａｙ）、ＱＦＰ（Ｑｕａｄ　Ｆｌａｔ　Ｐａｃｋａｇｅ）、ＱＦＪ（Ｑｕａｄ　Ｆｌａｔ　Ｊ−ｌｅａｄｅｄ　ｐａｃｋａｇｅ）、またはＱＦＮ（Ｑｕａｄ　Ｆｌａｔ　Ｎｏｎ−ｌｅａｄｅｄ　ｐａｃｋａｇｅ）などの実装方法を用いることができる。
　なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態６）
　本実施の形態では、本明細書等に示した半導体装置、電子部品などを用いたシステムについて説明する。
　上記実施の形態で説明した高周波受信機１００、高周波送受信機２００などは、例えば、ＩｏＴ分野のＩｏＴ末端機器（「エンドポイントマイコン」ともいう。）８０３などの小規模システムに好適に用いることができる。図２２にＩｏＴネットワークの階層構造と要求仕様の傾向を示す。図２２では、要求仕様として消費電力８０４と処理性能８０５を示している。ＩｏＴネットワークの階層構造は、上層部であるクラウド分野８０１と下層部である組み込み分野８０２に大別される。クラウド分野８０１には例えばサーバが含まれる。組み込み分野８０２には例えば機械、産業用ロボット、車載機器、家電などが含まれる。
　上層ほど、消費電力の少なさよりも高い処理性能が求められる。よって、クラウド分野８０１では高性能ＣＰＵ、高性能ＧＰＵ、大規模ＳｏＣ（Ｓｙｓｔｅｍ　ｏｎ　ａ　Ｃｈｉｐ）などが用いられる。また、下層ほど処理性能よりも消費電力の少なさが求められ、デバイス個数も爆発的に多くなる。
　なお、「エンドポイント」とは、組み込み分野８０２の末端領域を示す。エンドポイントに用いられるデバイスとしては、例えば、工場、家電、インフラ、農業などで使用されるマイコンが該当する。
　図２３にエンドポイントマイコンの応用例として、ファクトリーオートメーションのイメージ図を示す。工場８８４はインターネット回線（Ｉｎｔｅｒｎｅｔ）を介してクラウド８８３と接続される。また、クラウド８８３は、インターネット回線を介してホーム８８１およびオフィス８８２と接続される。インターネット回線は有線通信方式であってもよいし、無線通信方式であってもよい。例えば、無線通信方式の場合は、第４世代移動通信システム（４Ｇ）や第５世代移動通信システム（５Ｇ）を用いてもよい。また、工場８８４は、インターネット回線を介して工場８８５および工場８８６と接続してもよい。
　工場８８４はマスタデバイス（制御機器）８３１を有する。マスタデバイス８３１は、クラウド８８３と接続し、情報の授受を行う機能を有する。また、マスタデバイス８３１は、ＩｏＴ末端機器８４１に含まれる複数の産業用ロボット８４２と、Ｍ２Ｍ（Ｍａｃｈｉｎｅ　ｔｏ　Ｍａｃｈｉｎｅ）インターフェイス８３２を介して接続される。Ｍ２Ｍインターフェイス８３２としては、例えば、有線通信方式の一種である産業イーサネット（「イーサネット」は登録商標）や、無線通信方式の一種であるローカル５Ｇなどを用いてもよい。
　工場の管理者は、ホーム８８１またはオフィス８８２から、クラウド８８３を介して工場８８４に接続し、稼働状況などを知ることができる。また、誤品・欠品チェック、置き場所指示、タクトタイムの計測などを行うことができる。
　近年「スマート工場」と銘打って、世界的にＩｏＴの工場への導入が進められている。スマート工場の事例では、エンドポイントマイコンによる単なる検査、監査だけでなく、故障検知や異常予測なども行う事例が報告されている。
　なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態７）
　本実施の形態では、本明細書等に示した半導体装置などを用いた、電子機器について説明する。
　図２４に示す電子機器のそれぞれは、上記実施の形態で説明した半導体装置、電子部品などを備えることができる電子機器の一例である。なお、本実施の形態で説明する電子機器は、実施の形態６で説明したＩｏＴ末端機器８０３としての機能を有してもよい。そのため、図２４では、一例として、電子機器はクラウド８８３に接続されている様子を図示している。
［情報端末］
　図２４に示す情報端末５５００は、情報端末の一種である携帯電話（スマートフォン）である。情報端末５５００は、筐体５５１０と、表示部５５１１と、を有しており、入力用インターフェイスとして、タッチパネルが表示部５５１１に備えられ、ボタンが筐体５５１０に備えられている。
　また、図２４には、情報端末の一例として、デスクトップ型情報端末５３００が図示されている。デスクトップ型情報端末５３００は、情報端末の本体５３０１と、ディスプレイ５３０２と、キーボード５３０３と、を有する。
　また、図２４には、ウェアラブル端末の一例である情報端末５９００が図示されている。図２４に示す情報端末５９００は、手首に装着するタイプの情報端末であって、筐体５９０１、表示部５９０２、操作ボタン５９０３、操作子５９０４、バンド５９０５などを有する。
　なお、上述では、電子機器としてスマートフォン、デスクトップ用情報端末、及びウェアラブル端末を例として、それぞれ図２４に図示したが、スマートフォン、デスクトップ用情報端末、及びウェアラブル端末以外の情報端末を適用することができる。スマートフォン、デスクトップ用情報端末、及びウェアラブル端末以外の情報端末としては、例えば、ＰＤＡ（Ｐｅｒｓｏｎａｌ　Ｄｉｇｉｔａｌ　Ａｓｓｉｓｔａｎｔ）、ノート型情報端末、ワークステーションなどが挙げられる。
［電化製品］
　また、図２４には、電化製品の一例として電気冷凍冷蔵庫５８００が図示されている。電気冷凍冷蔵庫５８００は、筐体５８０１、冷蔵室用扉５８０２、冷凍室用扉５８０３等を有する。
　本一例では、電化製品として電気冷凍冷蔵庫について説明したが、その他の電化製品としては、例えば、掃除機、電子レンジ、電子オーブン、炊飯器、湯沸かし器、ＩＨ調理器、ウォーターサーバ、エアーコンディショナーを含む冷暖房器具、洗濯機、乾燥機、オーディオビジュアル機器などが挙げられる。
［ゲーム機］
　また、図２４には、ゲーム機の一例である携帯ゲーム機５２００が図示されている。携帯ゲーム機５２００は、筐体５２０１、表示部５２０２、ボタン５２０３等を有する。
　更に、図２４には、ゲーム機の一例である据え置き型ゲーム機７５００が図示されている。据え置き型ゲーム機７５００は、本体７５２０と、コントローラ７５２２を有する。なお、本体７５２０には、無線または有線によってコントローラ７５２２を接続することができる。特に、無線によって接続する場合、据え置き型ゲーム機７５００には、上記実施の形態で説明した半導体装置を適用することができる。また、図２４に示していないが、コントローラ７５２２は、ゲームの画像を表示する表示部、ボタン以外の入力インターフェイスとなるタッチパネルやスティック、回転式つまみ、スライド式つまみなどを備えることができる。また、コントローラ７５２２は、図２４に示す形状に限定されず、ゲームのジャンルに応じて、コントローラ７５２２の形状を様々に変更してもよい。例えば、ＦＰＳ（Ｆｉｒｓｔ　Ｐｅｒｓｏｎ　Ｓｈｏｏｔｅｒ）などのシューティングゲームでは、トリガーをボタンとし、銃を模した形状のコントローラを用いることができる。また、例えば、音楽ゲームなどでは、楽器、音楽機器などを模した形状のコントローラを用いることができる。更に、据え置き型ゲーム機は、コントローラを使わず、代わりにカメラ、深度センサ、マイクロフォンなどを備えて、ゲームプレイヤーのジェスチャー、及び／又は音声によって操作する形式としてもよい。
　また、上述したゲーム機の映像は、テレビジョン装置、パーソナルコンピュータ用ディスプレイ、ゲーム用ディスプレイ、ヘッドマウントディスプレイなどの表示装置によって、出力することができる。また、据え置き型ゲーム機７５００から表示装置に、ゲーム機の映像の送信は、上記実施の形態で説明した半導体装置を用いて、無線で行ってもよい。
　図２４では、ゲーム機の一例として携帯ゲーム機を図示しているが、本発明の一態様の電子機器はこれに限定されない。本発明の一態様の電子機器としては、例えば、家庭用の据え置き型ゲーム機、娯楽施設（ゲームセンター、遊園地など）に設置されるアーケードゲーム機、スポーツ施設に設置されるバッティング練習用の投球マシンなどが挙げられる。
［移動体］
　上記実施の形態で説明した半導体装置は、移動体である自動車、及び自動車の運転席周辺に適用することができる。
　図２４には移動体の一例である自動車５７００が図示されている。
　自動車５７００の場合、上記実施の形態で説明した半導体装置は、例えば、現在位置に関する情報を送受信するナビゲーションシステムなどに適用することができる。
　なお、上述では、移動体の一例として自動車について説明しているが、移動体は自動車に限定されない。例えば、移動体としては、電車、モノレール、船、飛行体（ヘリコプター、飛行機、ロケット）なども挙げることができる。また、例えば、移動体は、無線操縦によって行われるもの（模型自動車、モーターボート、無人航空機（ドローン）など）も上げることができる。特に、上記実施の形態で説明した半導体装置は、無線操縦として利用する送受信機として適用してもよい。
［カメラ］
　上記実施の形態で説明した半導体装置は、カメラに適用することができる。
　図２４には、撮像装置の一例であるデジタルカメラ６２４０が図示されている。デジタルカメラ６２４０は、筐体６２４１、表示部６２４２、操作ボタン６２４３、シャッターボタン６２４４等を有し、また、デジタルカメラ６２４０には、着脱可能なレンズ６２４６が取り付けられている。なお、ここではデジタルカメラ６２４０を、レンズ６２４６を筐体６２４１から取り外して交換することが可能な構成としたが、レンズ６２４６と筐体６２４１とが一体となっていてもよい。また、デジタルカメラ６２４０は、ストロボ装置や、ビューファインダー等を別途装着することができる構成としてもよい。
　デジタルカメラ６２４０に、上記実施の形態で説明した半導体装置を適用することによって、例えば、撮影した画像をクラウド８８３の記憶サーバやＳＮＳ（Ｓｏｃｉａｌ　Ｎｅｔｗｏｒｋｉｎｇ　Ｓｅｒｖｉｃｅ）サーバなどに送信することができる。また、例えば、クラウド８８３から画像編集ソフトを読み出して、デジタルカメラ６２４０で撮影した画像の編集を行うことができる。
［ビデオカメラ］
　上記実施の形態で説明した半導体装置は、ビデオカメラに適用することができる。
　図２４には、撮像装置の一例であるビデオカメラ６３００が図示されている。ビデオカメラ６３００は、第１筐体６３０１、第２筐体６３０２、表示部６３０３、操作キー６３０４、レンズ６３０５、接続部６３０６等を有する。操作キー６３０４及びレンズ６３０５は第１筐体６３０１に設けられており、表示部６３０３は第２筐体６３０２に設けられている。そして、第１筐体６３０１と第２筐体６３０２とは、接続部６３０６により接続されており、第１筐体６３０１と第２筐体６３０２の間の角度は、接続部６３０６により変更が可能である。表示部６３０３における映像を、接続部６３０６における第１筐体６３０１と第２筐体６３０２との間の角度に従って切り替える構成としてもよい。
　ビデオカメラ６３００に、上記実施の形態で説明した半導体装置を適用することによって、例えば、デジタルカメラ６２４０と同様に、撮影した動画をクラウド８８３の記憶サーバやＳＮＳサーバなどに送信することができる。また、例えば、クラウド８８３から動画編集ソフトを読み出して、ビデオカメラ６３００で撮影した動画の編集を行うことができる。
　なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
　本実施例では、図３Ｂに示したダウンコンバージョンミキサＤＮＣＭＸ２の構成において、適切に動作が行われているかを確認するため、回路シミュレータを用いて計算を行った。
　初めに、当該計算を行うための回路構成について説明する。図２５は、図３ＢのダウンコンバージョンミキサＤＮＣＭＸ２を基として、回路シミュレータに入力した回路構成である。回路１０は、入力電圧源ＩＶと、定電圧源ＣＶと、パルス電圧源ＰＬＶと、容量ＳＭＣと、を有する。
　回路１０において、入力電圧源ＩＶの＋側端子は、端子ＤＲＦＰに電気的に接続され、入力電圧源ＩＶの−側端子は、配線ＧＮＤＬに電気的に接続されている。容量ＳＭＣの第１端子は、端子ＩＦＰ１に電気的に接続され、容量ＳＭＣの第２端子は、配線ＧＮＤＬに電気的に接続されている。パルス電圧源ＰＬＶの＋側端子は、端子ＤＬＯＰに電気的に接続され、パルス電圧源ＰＬＶの−側端子は、配線ＧＮＤＬに電気的に接続されている。定電圧源ＣＶの＋側端子は、トランジスタＯＴｒ１のバックゲートに電気的に接続され、定電圧源ＣＶの−側端子は、配線ＧＮＤＬに電気的に接続されている。
　なお、本実施例において、配線ＧＮＤＬは、接地電位（ＧＮＤ）を与える配線としている。
　また、回路１０のトランジスタＯＴｒ１は、一例として、チャネル形成領域にＩｎ−Ｇａ−Ｚｎ酸化物を有するＯＳトランジスタとしている。また、回路１０のトランジスタＯＴｒ１において、チャネル長を６０ｎｍとし、チャネル幅を６０ｎｍとしている。
　入力電圧源ＩＶは、一例として、最大電圧３．３Ｖ、最低電圧−３．３Ｖの交流電圧Ｖｉｎを出力する電圧源としている。また、当該交流電圧の周波数は４ＭＨｚとしている。なお、入力電圧源ＩＶから端子ＤＲＦＰに供給されるＶｉｎは、図３Ｂの回路におけるローノイズアンプＬＮＡから出力された電圧に相当する。
　定電圧源ＣＶは、＋側端子と−側端子との間の電圧を０Ｖとしている。
　パルス電圧源ＰＬＶは、最大電圧３．３Ｖ、最低電圧０Ｖのパルス電圧ＶＬＯを出力する電圧源としている。また、当該パルス電圧の周波数は５ＭＨｚとしている。なお、パルス電圧源ＰＬＶから端子ＤＬＯＰに供給されるＶＬＯは、図３Ｂの回路におけるローカルオシレータＬＯから出力された電圧に相当する。
　容量ＳＭＣの静電容量の値は、１０ｐＦとしている。なお、容量ＳＭＣは、負荷容量（終端インピーダンス）として回路１０に追加している。なお、容量ＳＭＣの第１端子の電圧、つまり、端子ＩＦＰ１から出力される電圧をＶｏｕｔとする。
　図２６は、図２５の回路１０の構成を回路シミュレータに入力して得られた、交流電圧Ｖｉｎと、パルス電圧ＶＬＯと、出力電圧Ｖｏｕｔと、のそれぞれの波形を示したグラフである。当該グラフにおいて、横軸を時間（ｓ）とし、縦軸を電圧（任意単位（ａ．ｕ．））としている。
　交流電圧である入力電圧と、ローカルオシレータから当該入力電圧の周波数よりも高い電圧と、をミキサによって混合することによって、ミキサからの出力電圧の周波数は、入力電圧とローカルオシレータからの電圧との周波数の差の値となる。図２６より、例えば、４．０×１０−６ｓ以降において、４ＭＨｚの交流電圧Ｖｉｎが端子ＤＲＦＰに入力され、５ＭＨｚのパルス電圧ＶＬＯが端子ＤＬＯＰに入力されることによって、端子ＩＦＰ１からＶｉｎとＶＬＯとの周波数の差である１ＭＨｚの出力電圧Ｖｏｕｔが出力されていることが確認できる。
　つまり、図１の高周波受信機１００のダウンコンバージョンミキサＤＮＣＭＸとして、図３ＢのＯＳトランジスタを含むダウンコンバージョンミキサＤＮＣＭＸ２などを適用することができる。
　また、ＯＳトランジスタは、電界効果移動度の温度依存性が低いため、温度変化に対する電界効果移動度の変化が少なくなる。一方、Ｓｉトランジスタは、温度が高くなると電界効果移動度が低くなるため、高周波受信機１００に備わっている、Ｓｉトランジスタが含まれている増幅器の動作能力が低下する。このため、ローノイズアンプＬＮＡなどは、増幅器の動作能力の低下を補うため、増幅器を多段にして構成することがある。一方、高周波受信機１００のダウンコンバージョンミキサＤＮＣＭＸとして、図３Ａ乃至図３ＣのＯＳトランジスタを含むダウンコンバージョンミキサＤＮＣＭＸ１乃至ダウンコンバージョンミキサＤＮＣＭＸ３のいずれか一を適用することによって、ダウンコンバージョンミキサＤＮＣＭＸは、高温による電界効果移動度の低下の影響を受けにくい。このため、ローノイズアンプＬＮＡに含まれる多段となっている増幅器の数を少なくすることができるため、高周波受信機１００の消費電力を低減できる。また、高周波受信機１００の面積を低減できる。
　本実施例では、図６Ａに示したシングルバランスドミキサＳＢＭＸＡ、及び図９Ａに示したダブルバランスドミキサＤＢＭＸＡの構成において、適切に動作が行われているかを確認するため、回路シミュレータを用いて計算を行った。
＜シングルバランスドミキサ＞
　初めに、シングルバランスドミキサの回路構成における当該計算について説明する。図２７は、図６ＡのシングルバランスドミキサＳＢＭＸＡを基として、回路シミュレータに入力した回路構成である。回路２０は、定電圧源ＣＶ１と、定電圧源ＣＶ２と、定電圧源ＣＶ３と、入力電圧源ＩＶ１と、パルス電圧源ＰＬＶＰと、パルス電圧源ＰＬＶＮと、インダクタＸＬ１と、容量ＳＭＣ１と、容量ＳＭＣ２と、トランジスタＩＴｒと、トランジスタＯＭ１と、トランジスタＯＭ１ｒと、を有する。
　なお、回路２０が有するインダクタＸＬ１は、図６ＡのシングルバランスドミキサＳＢＭＸＡの負荷ＬＥ１に相当する。また、回路２０の、図６ＡのシングルバランスドミキサＳＢＭＸＡの負荷ＬＥ２に相当する回路素子は、無いものとしている。
　また、回路２０が有するトランジスタＩＴｒ１は、電流源ＩＳ１に含まれているトランジスタに相当する。
　回路２０において、入力電圧源ＩＶ１の＋側端子は、端子ＲＦＰに電気的に接続され、入力電圧源ＩＶ１の−側端子は、配線ＧＮＤＬに電気的に接続されている。容量ＳＭＣ１の第１端子は、端子ＩＦＰと、インダクタＸＬ１の第１端子と、トランジスタＯＭ１の第１端子と、に電気的に接続され、容量ＳＭＣ１の第２端子は、配線ＧＮＤＬに電気的に接続されている。容量ＳＭＣ２の第１端子は、トランジスタＯＭ１ｒの第１端子に電気的に接続され、容量ＳＭＣ２の第２端子は、配線ＧＮＤＬに電気的に接続されている。
　なお、配線ＧＮＤＬは、接地電位（ＧＮＤ）を与える配線とする。
　定電圧源ＣＶ１の＋側端子は、インダクタＸＬ１の第２端子と、容量ＳＭＣ２の第１端子と、トランジスタＯＭ１ｒの第１端子と、に電気的に接続されている。定電圧源ＣＶ１の−側端子は、配線ＧＮＤＬに電気的に接続されている。定電圧源ＣＶ２の＋側端子は、トランジスタＯＭ１のバックゲートと、トランジスタＯＭ１ｒのバックゲートと、トランジスタＩＴｒ１のバックゲートと、に電気的に接続されている。定電圧源ＣＶ２の−側端子は、配線ＧＮＤＬに電気的に接続されている。定電圧源ＣＶ３の＋側端子は、トランジスタＩＴｒ１のゲートに電気的に接続され、定電圧源ＣＶ３の−側端子は、配線ＧＮＤＬに電気的に接続されている。
　パルス電圧源ＰＬＶＰの＋側端子は、端子ＬＯＰＩＮに電気的に接続され、パルス電圧源ＰＬＶＰの−側端子は、配線ＧＮＤＬに電気的に接続されている。パルス電圧源ＰＬＶＮの＋側端子は、端子ＬＯＮＩＮに電気的に接続され、パルス電圧源ＰＬＶＮの−側端子は、配線ＧＮＤＬに電気的に接続されている。
　また、回路２０のトランジスタＯＭ１、トランジスタＯＭ１ｒ、及びトランジスタＩＴｒ１は、一例として、チャネル形成領域にＩｎ−Ｇａ−Ｚｎ酸化物を有するＯＳトランジスタとしている。また、回路２０のトランジスタＯＭ１、トランジスタＯＭ１ｒ、及びトランジスタＩＴｒ１のそれぞれは、チャネル長を６０ｎｍとし、チャネル幅を６０ｎｍとしている。
　入力電圧源ＩＶ１は、一例として、最大電圧３．３Ｖ、最低電圧−３．３Ｖの交流電圧Ｖｉｎを出力する電圧源としている。また、当該交流電圧の周波数は４ＭＨｚとしている。なお、入力電圧源ＩＶ１から端子ＲＦＰに供給されるＶｉｎは、図３Ｂの回路におけるローノイズアンプＬＮＡから出力された電圧に相当する。
　定電圧源ＣＶ１での＋側端子と−側端子との間の電圧を３．３Ｖとしている。また、定電圧源ＣＶ２での、＋側端子と−側端子との間の電圧を０Ｖとしている。また、定電圧源ＣＶ３での、＋側端子と−側端子との間の電圧を３．３Ｖとしている。
　パルス電圧源ＰＬＶＰは、最大電圧３．３Ｖ、最低電圧０Ｖのパルス電圧ＶＬＯＰを出力する電圧源としている。また、当該パルス電圧の周波数は５ＭＨｚとしている。また、パルス電圧源ＰＬＶＮは、パルス電圧源ＰＬＶＰのパルス電圧ＶＬＯＰの位相が半波長分進んだパルス電圧ＶＬＯＮを出力する電圧源としている。つまり、パルス電圧ＶＬＯＰとの位相差が１８０度となる電圧波形がパルス電圧ＶＬＯＮに相当する。なお、パルス電圧源ＰＬＶＰ及びパルス電圧源ＰＬＶＮから端子ＬＯＰＩＮ、端子ＬＯＮＩＮに供給されるＶＬＯＰ、ＶＬＯＮは、図３Ｂの回路におけるローカルオシレータＬＯから出力された電圧に相当する。
　容量ＳＭＣ１及び容量ＳＭＣ２の静電容量の値は、１０ｐＦとしている。なお、容量ＳＭＣ１及び容量ＳＭＣ２は、信号電圧と電源電圧（ＧＮＤ）とを分けるためのデカップリング容量として回路２０に追加している。なお、容量ＳＭＣ１の第１端子の電圧、つまり、端子ＩＦＰから出力される電圧をＶＳｏｕｔとする。
　図２８は、図２７の回路２０の構成を回路シミュレータに入力して得られた、交流電圧Ｖｉｎと、パルス電圧ＶＬＯＰと、出力電圧ＶＳｏｕｔと、のそれぞれの波形を示したグラフである。当該グラフにおいて、横軸を時間（ｓ）とし、縦軸を電圧（任意単位（ａ．ｕ．））としている。なお、図２８では、パルス電圧ＶＬＯＮを省略している。
　図２８より、例えば、１．０×１０−５ｓ以降において、４ＭＨｚの交流電圧Ｖｉｎが端子ＲＦＰに入力され、５ＭＨｚのパルス電圧ＶＬＯＰが端子ＬＯＰＩＮに入力されることによって、端子ＩＦＰからＶｉｎとＶＬＯＰとの周波数の差である１ＭＨｚの出力電圧ＶＳｏｕｔが出力されていることが確認できる。
　交流電圧である入力電圧と、ローカルオシレータから当該入力電圧の周波数よりも高い電圧と、をミキサによって混合することによって、ミキサからの出力電圧の周波数は、入力電圧とローカルオシレータからの電圧との周波数の差の値となるため、図２８の結果より、図２７に示す回路２０は、ミキサとして動作することが確認できた。
＜ダブルバランスドミキサ＞
　次に、ダブルバランスドミキサの回路構成における、回路シミュレータを用いた計算について説明する。図２９は、図９ＡのダブルバランスドミキサＤＢＭＸＡを基として、回路シミュレータに入力した回路構成である。回路３０は、定電圧源ＣＶ４と、定電圧源ＣＶ５と、定電圧源ＣＶ６Ｐと、定電圧源ＣＶ６Ｎと、入力電圧源ＩＶ２Ｐと、入力電圧源ＩＶ２Ｎと、パルス電圧源ＰＬＶ２Ｐと、パルス電圧源ＰＬＶ２Ｎと、抵抗ＸＲ１と、抵抗ＸＲ２と、容量ＳＭＣ３と、容量ＳＭＣ４と、トランジスタＩＴｒ２と、トランジスタＩＴｒ３と、トランジスタＯＭ２と、トランジスタＯＭ２ｒと、トランジスタＯＭ３と、トランジスタＯＭ３ｒと、を有する。
　なお、回路３０が有する抵抗ＸＲ１は、図９ＡのダブルバランスドミキサＤＢＭＸＡの負荷ＬＥ１に相当する。また、回路３０が有する抵抗ＸＲ２は、図９ＡのダブルバランスドミキサＤＢＭＸＡの負荷ＬＥ２に相当する。
　また、回路３０が有するトランジスタＩＴｒ２は、電流源ＩＳ２に含まれているトランジスタに相当する。また、回路３０が有するトランジスタＩＴｒ３は、電流源ＩＳ３に含まれているトランジスタに相当する。
　回路３０において、入力電圧源ＩＶ２Ｐの＋側端子は、端子ＲＦＰＩＮに電気的に接続され、入力電圧源ＩＶ２Ｐの−側端子は、配線ＧＮＤＬに電気的に接続されている。入力電圧源ＩＶ２Ｎの＋側端子は、端子ＲＦＮＩＮに電気的に接続され、入力電圧源ＩＶ２Ｎの−側端子は、配線ＧＮＤＬに電気的に接続されている。容量ＳＭＣ３の第１端子は、抵抗ＸＲ１の第１端子と、トランジスタＯＭ２の第１端子と、トランジスタＯＭ３ｒの第１端子と、に電気的に接続され、容量ＳＭＣ３の第２端子は、配線ＧＮＤＬに電気的に接続されている。容量ＳＭＣ４の第１端子は、抵抗ＸＲ２の第１端子と、トランジスタＯＭ２ｒの第１端子と、トランジスタＯＭ３の第１端子と、端子ＩＦＰと、に電気的に接続され、容量ＳＭＣ４の第２端子は、配線ＧＮＤＬに電気的に接続されている。
　定電圧源ＣＶ４の＋側端子は、抵抗ＸＲ１の第２端子と、抵抗ＸＲ２の第２端子と、に電気的に接続されている。定電圧源ＣＶ４の−側端子は、配線ＧＮＤＬに電気的に接続されている。定電圧源ＣＶ５の＋側端子は、トランジスタＯＭ２のバックゲートと、トランジスタＯＭ２ｒのバックゲートと、トランジスタＯＭ３のバックゲートと、トランジスタＯＭ３ｒのバックゲートと、トランジスタＩＴｒ２のバックゲートと、トランジスタＩＴｒ３のバックゲートと、に電気的に接続されている。定電圧源ＣＶ５の−側端子は、配線ＧＮＤＬに電気的に接続されている。定電圧源ＣＶ６Ｐの＋側端子は、トランジスタＩＴｒ２のゲートに電気的に接続され、定電圧源ＣＶ６Ｐの−側端子は、配線ＧＮＤＬに電気的に接続されている。定電圧源ＣＶ６Ｎの＋側端子は、トランジスタＩＴｒ３のゲートに電気的に接続され、定電圧源ＣＶ６Ｎの−側端子は、配線ＧＮＤＬに電気的に接続されている。
　なお、配線ＧＮＤＬは、接地電位（ＧＮＤ）を与える配線とする。
　パルス電圧源ＰＬＶ２Ｐの＋側端子は、端子ＬＯＰＩＮに電気的に接続され、パルス電圧源ＰＬＶ２Ｐの−側端子は、配線ＧＮＤＬに電気的に接続されている。パルス電圧源ＰＬＶ２Ｎの＋側端子は、端子ＬＯＮＩＮに電気的に接続され、パルス電圧源ＰＬＶ２Ｎの−側端子は、配線ＧＮＤＬに電気的に接続されている。
　また、回路３０のトランジスタＯＭ２、トランジスタＯＭ２ｒ、トランジスタＯＭ３、トランジスタＯＭ３ｒ、トランジスタＩＴｒ２、及びトランジスタＩＴｒ３は、一例として、チャネル形成領域にＩｎ−Ｇａ−Ｚｎ酸化物を有するＯＳトランジスタとしている。また、回路３０のトランジスタＯＭ２、トランジスタＯＭ２ｒ、トランジスタＯＭ３、トランジスタＯＭ３ｒ、トランジスタＩＴｒ２、及びトランジスタＩＴｒ３のそれぞれは、チャネル長を６０ｎｍとし、チャネル幅を６０ｎｍとしている。
　入力電圧源ＩＶ２Ｐは、一例として、最大電圧３．３Ｖ、最低電圧−３．３Ｖの交流電圧Ｖｉｎｐを出力する電圧源とし、当該交流電圧の周波数は４ＭＨｚとしている。また、入力電圧源ＩＶ２Ｎは、一例として、入力電圧源ＩＶ２Ｐから出力される交流電圧Ｖｉｎｐの位相が半波長分進んだ交流電圧Ｖｉｎｎを出力する電圧源としている。なお、入力電圧源ＩＶ２Ｐ及び入力電圧源ＩＶ２Ｎから端子ＲＦＰＩＮ及び端子ＲＦＮＩＮに供給されるＶｉｎｐ、Ｖｉｎｎは、図３Ｂの回路におけるローノイズアンプＬＮＡから出力された電圧に相当する。
　定電圧源ＣＶ４での＋側端子と−側端子との間の電圧を３．３Ｖとしている。また、定電圧源ＣＶ５での、＋側端子と−側端子との間の電圧を０Ｖとしている。また、定電圧源ＣＶ６Ｐでの、＋側端子と−側端子との間の電圧を３．３Ｖとし、定電圧源ＣＶ６Ｎでの、＋側端子と−側端子との間の電圧を３．３Ｖとしている。
　パルス電圧源ＰＬＶ２Ｐ及びパルス電圧源ＰＬＶ２Ｎのそれぞれについては、図２７に示したパルス電圧源ＰＬＶＰ及びパルス電圧源ＰＬＶＮと同様の電圧源とする。そのため、図２９に示すパルス電圧源ＰＬＶ２Ｐ及びパルス電圧源ＰＬＶ２Ｎのそれぞれについては、図２７に示したパルス電圧源ＰＬＶＰ及びパルス電圧源ＰＬＶＮの説明を参酌する。
　容量ＳＭＣ３及び容量ＳＭＣ４の静電容量の値は、１０ｐＦとしている。なお、容量ＳＭＣ３及び容量ＳＭＣ４は、容量ＳＭＣ１及び容量ＳＭＣ２と同様に、デカップリング容量として回路３０に追加している。なお、容量ＳＭＣ４の第１端子の電圧、つまり、端子ＩＦＰから出力される電圧をＶＤｏｕｔする。
　図３０は、図２７の回路２０の構成を回路シミュレータに入力して得られた、交流電圧Ｖｉｎｎと、パルス電圧ＶＬＯＮと、出力電圧ＶＤｏｕｔと、のそれぞれの波形を示したグラフである。当該グラフにおいて、横軸を時間（ｓ）とし、縦軸を電圧（任意単位（ａ．ｕ．））としている。なお、図３０では、交流電圧Ｖｉｎｐ、パルス電圧ＶＬＯＰを省略している。
　図３０より、例えば、１．０×１０−５ｓ以降において、４ＭＨｚの入力電圧Ｖｉｎｎが端子ＲＦＮＩＮに入力され、５ＭＨｚのパルス電圧ＶＬＯＮが端子ＬＯＮＩＮに入力されることによって、端子ＩＦＰからＶｉｎｎ（Ｖｉｎｐ）とＶＬＯＰ（ＶＬＯＮ）との周波数の差である１ＭＨｚの出力電圧ＶＤｏｕｔが出力されていることが確認できる。
　交流電圧と、ローカルオシレータから当該入力電圧の周波数よりも高い電圧と、をミキサによって混合することによって、ミキサからの出力電圧の周波数は、入力電圧とローカルオシレータからの電圧との周波数の差の値となるため、図３０の結果より、図２９に示す回路３０は、回路２０と同様に、ミキサとして動作することが確認できた。
　また、図３１には、回路２０の出力結果である図２８のＶＳｏｕｔと、回路３０の出力結果である図３０のＶＤｏｕｔと、のそれぞれの電圧波形を示している。なお、横軸を時間（ｓ）とし、縦軸を電圧（任意単位（ａ．ｕ．））としている。図３１より、ダブルバランスドミキサである回路３０の出力電圧ＶＤｏｕｔは、シングルバランスドミキサである回路２０の出力電圧ＶＳｏｕｔよりも、二次歪みが低減されていることが確認できる。
ＡＮＴ：アンテナ、ＤＰＸＲ：デュプレクサ、ＬＮＡ：ローノイズアンプ、ＰＡ：パワーアンプ、ＬＯ：ローカルオシレータ、ＤＮＣＭＸ：ダウンコンバージョンミキサ、ＤＮＣＭＸ１：ダウンコンバージョンミキサ、ＤＮＣＭＸ２：ダウンコンバージョンミキサ、ＤＮＣＭＸ３：ダウンコンバージョンミキサ、ＵＰＣＭＸ：アップコンバージョンミキサ、ＢＰＦ：バンドパスフィルタ、ＩＦＡ：ＩＦ増幅器、ＡＤＣ：アナログデジタル変換回路、ＡＭＰ：増幅器、ＬＡＭＰ［１］：増幅器、ＬＡＭＰ［２］：増幅器、ＬＡＭＰ［３］：増幅器、ＰＡＭＰ［１］：増幅器、ＰＡＭＰ［２］：増幅器、ＰＡＭＰ［３］：増幅器、ＴＬ１：伝送線路、ＴＬ２：伝送線路、ＴＬ３：伝送線路、ＬＴＬ１：伝送線路、ＬＴＬ２：伝送線路、ＰＴＬ１：伝送線路、ＡＮＣ１：回路、ＡＮＣ２：回路、ＡＮＣ３：回路、ＣＶ：定電圧源、ＣＶ１：定電圧源、ＣＶ２：定電圧源、ＣＶ３：定電圧源、ＣＶ４：定電圧源、ＣＶ５：定電圧源、ＣＶ６Ｐ：定電圧源、ＣＶ６Ｎ：定電圧源、ＰＬＶ：パルス電圧源、ＰＬＶＰ：パルス電圧源、ＰＬＶＮ：パルス電圧源、ＰＬＶ２Ｐ：パルス電圧源、ＰＬＶ２Ｎ：パルス電圧源、ＩＶ：入力電圧源、ＩＶ１：入力電圧源、ＩＶ２Ｐ：入力電圧源、ＩＶ２Ｎ：入力電圧源、ＩＳ：電流源、ＩＳ１：電流源、ＩＳ２：電流源、ＩＳ３：電流源、ＬＰ：負荷部、ＤＩＦＰ：差動部、ＩＳＰ：電流源部、ＡＣＰ：回路部、ＳＴｒ１：トランジスタ、ＯＴｒ１：トランジスタ、ＯＭ１：トランジスタ、ＯＭ１ｒ：トランジスタ、ＯＭ２：トランジスタ、ＯＭ２ｒ：トランジスタ、ＯＭ３：トランジスタ、ＯＭ３ｒ：トランジスタ、ＲＦＯＭ：トランジスタ、ＲＦＯＭ１：トランジスタ、ＲＦＯＭ２：トランジスタ、ＩＴｒ：トランジスタ、ＩＴｒ１：トランジスタ、ＩＴｒ２：トランジスタ、ＩＴｒ３：トランジスタ、Ｃ１：容量、ＰＣ１：容量、ＰＣ２：容量、ＳＭＣ：容量、ＳＭＣ１：容量、ＳＭＣ２：容量、ＳＭＣ３：容量、ＳＭＣ４：容量、ＸＬ１：インダクタ、Ｒ１：抵抗、ＸＲ１：抵抗、ＸＲ２：抵抗、ＬＥ１：負荷、ＬＥ２：負荷、ＬＴ１：端子、ＬＴ２：端子、ＰＴ１：端子、ＰＴ２：端子、ＤＲＦＰ：端子、ＤＬＯＰ：端子、ＩＦＰ１：端子、ＵＲＦＰ：端子、ＵＬＯＰ：端子、ＩＦＰ：端子、ＩＦＰ２：端子、ＩＦＰａ：端子、ＩＦＰｂ：端子、ＬＯＰＩＮ：端子、ＬＯＮＴＮ：端子、ＲＦＰ：端子、ＲＦＰＩＮ：端子、ＲＦＮＩＮ：端子、ＤＴ１：端子、ＤＴ２：端子、ＤＦ３：端子、ＶＩ：端子、ＶＯ：端子、ＶＢ：端子、ＶＡＬ：配線、ＶＤＤＬ：配線、ＧＮＤＬ：配線、１０：回路、２０：回路、３０：回路、１００：高周波受信機、２００：高周波送受信機、３００：トランジスタ、３１１：基板、３１３：半導体領域、３１４ａ：低抵抗領域、３１４ｂ：低抵抗領域、３１５：絶縁体、３１６：導電体、３２０：絶縁体、３２２：絶縁体、３２４：絶縁体、３２６：絶縁体、３２８：導電体、３３０：導電体、３５０：絶縁体、３５２：絶縁体、３５４：絶縁体、３５６：導電体、３６０：絶縁体、３６２：絶縁体、３６４：絶縁体、３６６：導電体、３７０：絶縁体、３７２：絶縁体、３７４：絶縁体、３７６：導電体、３８０：絶縁体、３８２：絶縁体、３８４：絶縁体、３８６：導電体、４０２：絶縁体、４０４：絶縁体、５００：トランジスタ、５０３：導電体、５０３ａ：導電体、５０３ｂ：導電体、５１０：絶縁体、５１２：絶縁体、５１４：絶縁体、５１６：絶縁体、５１８：導電体、５２０：絶縁体、５２２：絶縁体、５２４：絶縁体、５３０：酸化物、５３０ａ：酸化物、５３０ｂ：酸化物、５３０ｃ：酸化物、５３０ｃ１：酸化物、５３０ｃ２：酸化物、５４０：導電体、５４０ａ：導電体、５４０ｂ：導電体、５４２ａ：導電体、５４２ｂ：導電体、５４３ａ：領域、５４３ｂ：領域、５４４：絶縁体、５４６：導電体、５４８：導電体、５５０：絶縁体、５５２：絶縁体、５６０：導電体、５６０ａ：導電体、５６０ｂ：導電体、５７４：絶縁体、５８０：絶縁体、５８１：絶縁体、５８２：絶縁体、５８６：絶縁体、６００：容量素子、６００Ａ：容量素子、６００Ｂ：容量素子、６１０：導電体、６１１：導電体、６１２：導電体、６２０：導電体、６３０：絶縁体、６３１：絶縁体、６５０：絶縁体、６５１：絶縁体、８０１：クラウド分野、８０２：分野、８０３：ＩｏＴ末端機器、８０４：消費電力、８０５：処理性能、８３１：マスタデバイス、８３２：Ｍ２Ｍインターフェイス、８４１：ＩｏＴ末端機器、８４２：産業用ロボット、８８１：ホーム、８８２：オフィス、８８３：クラウド、８８４：工場、８８５：工場、８８６：工場、４７００：電子部品、４７０２：プリント基板、４７０４：実装基板、４７１０：半導体装置、４７３０：電子部品、４７３１：インターポーザ、４７３２：パッケージ基板、４７３３：電極、４７３５：半導体装置、４８００：半導体ウェハ、４８００ａ：チップ、４８０１：ウェハ、４８０１ａ：ウェハ、４８０２：回路部、４８０３：スペーシング、４８０３ａ：スペーシング、５２００：携帯ゲーム機、５２０１：筐体、５２０２：表示部、５２０３：ボタン、５３００：デスクトップ型情報端末、５３０１：本体、５３０２：ディスプレイ、５３０３：キーボード、５５００：情報端末、５５１０：筐体、５５１１：表示部、５７００：自動車、５８００：電気冷凍冷蔵庫、５８０１：筐体、５８０２：冷蔵室用扉、５８０３：冷凍室用扉、５９００：情報端末、５９０１：筐体、５９０２：表示部、５９０３：操作ボタン、５９０４：操作子、５９０５：バンド、６２４０：デジタルカメラ、６２４１：筐体、６２４２：表示部、６２４３：操作ボタン、６２４４：シャッターボタン、６２４６：レンズ、６３００：ビデオカメラ、６３０１：第１筐体、６３０２：第２筐体、６３０３：表示部、６３０４：操作キー、６３０５：レンズ、６３０６：接続部、７５００：据え置き型ゲーム機、７５２０：本体、７５２２：コントローラ

Claims (11)

  1. 　差動部と、電流源と、第１負荷と、入力端子と、第１出力端子と、を有し、
    　前記差動部は、第１トランジスタと、第２トランジスタと、を有し、
    　前記第１トランジスタと、前記第２トランジスタと、のそれぞれは、チャネル形成領域に金属酸化物を有し、
    　前記第１トランジスタの第１端子は、前記第２トランジスタの第１端子と、前記入力端子と、前記電流源の第１端子と、に電気的に接続され、
    　前記第１トランジスタの第２端子は、前記第１負荷の第１端子と、前記第１出力端子と、に電気的に接続され、
    　前記第１負荷は、第１電圧が前記第１負荷の第２端子に与えられることによって、前記第１負荷の第１端子−第２端子間に電流を流す機能を有し、
    　前記電流源は、前記電流源の第１端子に定電流を流す機能を有し、
    　前記第１トランジスタのゲートに第１信号が入力され、前記第２トランジスタのゲートに前記第１信号との位相差が１８０度である第２信号が入力され、かつ前記入力端子に第３信号が入力されたとき、前記差動部は、前記第１信号の電圧波形と前記第３信号の電圧波形と、に応じた電圧波形の第１出力信号を生成して、前記第１出力信号を前記第１出力端子に出力する、
    　ミキサ。
  2. 　差動部と、電流源と、第１負荷と、第３トランジスタと、入力端子と、第１出力端子と、を有し、
    　前記差動部は、第１トランジスタと、第２トランジスタと、を有し、
    　前記第１トランジスタと、前記第２トランジスタと、のそれぞれは、チャネル形成領域に金属酸化物を有し、
    　前記第１トランジスタの第１端子は、前記第２トランジスタの第１端子と、前記第３トランジスタの第１端子と、に電気的に接続され、
    　前記第３トランジスタの第２端子は、前記電流源の第１端子に電気的に接続され、
    　前記第３トランジスタのゲートは、前記入力端子に電気的に接続され、
    　前記第１トランジスタの第２端子は、前記第１負荷の第１端子と、前記第１出力端子と、に電気的に接続され、
    　前記第１負荷は、第１電圧が前記第１負荷の第２端子に与えられることによって、前記第１負荷の第１端子−第２端子間に電流を流す機能を有し、
    　前記電流源は、前記電流源の第１端子に定電流を流す機能を有し、
    　前記第１トランジスタのゲートに第１信号が入力され、前記第２トランジスタのゲートに前記第１信号との位相差が１８０度である第２信号が入力され、かつ前記入力端子に第３信号が入力されたとき、前記差動部は、前記第１信号の電圧波形と前記第３信号の電圧波形と、に応じた電圧波形の第１出力信号を生成して、前記第１出力信号を前記第１出力端子に出力する、
    　ミキサ。
  3. 　請求項１、又は請求項２において、
    　第２負荷と、第２出力端子と、を有し、
    　前記第２トランジスタの第２端子は、前記第２負荷の第１端子と、前記第２出力端子と、に電気的に接続され、
    　前記第２負荷は、前記第１電圧が前記第２負荷の第２端子に与えられることによって、前記第２負荷の第１端子−第２端子間に電流を流す機能を有し、
    　前記第１トランジスタのゲートに前記第１信号が入力され、前記第２トランジスタのゲートに前記第２信号が入力され、かつ前記入力端子に前記第３信号が入力されたとき、前記差動部は、前記第２信号の電圧波形と前記第３信号の電圧波形と、に応じた電圧波形の第２出力信号を生成して、前記第２出力信号を前記第２出力端子に出力する機能と、を有する、
    　ミキサ。
  4. 　請求項１乃至請求項３のいずれか一において、
    　前記電流源は、チャネル形成領域にシリコンが含まれているトランジスタを有し、
    　前記差動部は、前記電流源の上方に位置する、
    　ミキサ。
  5. 　差動部と、第１電流源と、第２電流源と、第１負荷と、第２負荷と、第１入力端子と、第２入力端子と、第１出力端子と、を有し、
    　前記差動部は、第１トランジスタと、第２トランジスタと、第４トランジスタと、第５トランジスタと、を有し、
    　前記第１トランジスタと、前記第２トランジスタと、前記第４トランジスタと、前記第５トランジスタと、のそれぞれは、チャネル形成領域に金属酸化物を有し、
    　前記第１トランジスタの第１端子は、前記第２トランジスタの第１端子と、前記第１入力端子と、前記第１電流源の第１端子と、に電気的に接続され、
    　前記第４トランジスタの第１端子は、前記第５トランジスタの第１端子と、前記第２入力端子と、前記第２電流源の第１端子と、に電気的に接続され、
    　前記第１トランジスタの第２端子は、前記第５トランジスタの第２端子と、前記第１負荷の第１端子と、に電気的に接続され、
    　前記第２トランジスタの第２端子は、前記第４トランジスタの第２端子と、前記第２負荷の第１端子と、前記第１出力端子と、に電気的に接続され、
    　前記第１負荷は、第１電圧が前記第１負荷の第２端子に与えられることによって、前記第１負荷の第１端子−第２端子間に電流を流す機能を有し、
    　前記第２負荷は、前記第１電圧が前記第２負荷の第２端子に与えられることによって、前記第２負荷の第１端子−第２端子間に電流を流す機能を有し、
    　前記第１電流源は、前記第１電流源の第１端子に第１定電流を流す機能を有し、
    　前記第２電流源は、前記第２電流源の第１端子に第２定電流を流す機能を有し、
    　前記第１トランジスタのゲート及び前記第４トランジスタのゲートのそれぞれに第１信号が入力され、前記第２トランジスタのゲート及び前記第５トランジスタのゲートのそれぞれに前記第１信号との位相差が１８０度である第２信号が入力され、前記第１入力端子に第３信号が入力され、かつ前記第２入力端子に第４信号が入力されたとき、前記差動部は、前記第１信号の電圧波形及び前記第４信号の電圧波形に応じた電圧波形の第５信号と、前記第２信号の電圧波形及び前記第３信号の電圧波形に応じた電圧波形の第６信号と、を第１出力信号として前記第１出力端子から出力する、
    　ミキサ。
  6. 　差動部と、第１電流源と、第２電流源と、第１負荷と、第２負荷と、第３トランジスタと、第６トランジスタと、第１入力端子と、第２入力端子と、第１出力端子と、を有し、
    　前記差動部は、第１トランジスタと、第２トランジスタと、第４トランジスタと、第５トランジスタと、を有し、
    　前記第１トランジスタと、前記第２トランジスタと、第４トランジスタと、第５トランジスタと、のそれぞれは、チャネル形成領域に金属酸化物を有し、
    　前記第１トランジスタの第１端子は、前記第２トランジスタの第１端子と、前記第３トランジスタの第１端子と、に電気的に接続され、
    　前記第３トランジスタの第２端子は、前記第１電流源の第１端子に電気的に接続され、
    　前記第３トランジスタのゲートは、前記第１入力端子に電気的に接続され、
    　前記第４トランジスタの第１端子は、前記第５トランジスタの第１端子と、前記第６トランジスタの第１端子と、に電気的に接続され、
    　前記第６トランジスタの第２端子は、前記第２電流源の第１端子に電気的に接続され、
    　前記第６トランジスタのゲートは、前記第２入力端子に電気的に接続され、
    　前記第１トランジスタの第２端子は、前記第５トランジスタの第２端子と、前記第１負荷の第１端子と、に電気的に接続され、
    　前記第２トランジスタの第２端子は、前記第４トランジスタの第２端子と、前記第２負荷の第１端子と、前記第１出力端子と、に電気的に接続され、
    　前記第１負荷は、第１電圧が前記第１負荷の第２端子に与えられることによって、前記第１負荷の第１端子−第２端子間に電流を流す機能を有し、
    　前記第２負荷は、前記第１電圧が前記第２負荷の第２端子に与えられることによって、前記第２負荷の第１端子−第２端子間に電流を流す機能を有し、
    　前記第１電流源は、前記第１電流源の第１端子に第１定電流を流す機能を有し、
    　前記第２電流源は、前記第２電流源の第１端子に第２定電流を流す機能を有し、
    　前記第１トランジスタのゲート及び前記第４トランジスタのゲートのそれぞれに第１信号が入力され、前記第２トランジスタのゲート及び前記第５トランジスタのゲートのそれぞれに前記第１信号との位相差が１８０度である第２信号が入力され、前記第１入力端子に第３信号が入力され、かつ前記第２入力端子に第４信号が入力されたとき、前記差動部は、前記第１信号の電圧波形及び前記第４信号の電圧波形に応じた電圧波形の第５信号と、前記第２信号の電圧波形及び前記第３信号の電圧波形に応じた電圧波形の第６信号と、を第１出力信号として前記第１出力端子から出力する、
    　ミキサ。
  7. 　請求項５、又は請求項６において、
    　第２出力端子を有し、
    　前記第２出力端子は、前記第１トランジスタの第２端子と、前記第５トランジスタの第２端子と、前記第１負荷の第１端子と、に電気的に接続され、
    　前記第１トランジスタのゲート及び前記第４トランジスタのゲートのそれぞれに前記第１信号が入力され、前記第２トランジスタのゲート及び前記第５トランジスタのゲートのそれぞれに前記第２信号が入力され、前記第１入力端子に前記第３信号が入力され、かつ前記第２入力端子に前記第４信号が入力されたとき、前記差動部は、前記第１信号の電圧波形及び前記第３信号の電圧波形に応じた電圧波形の第７信号と、前記第２信号の電圧波形及び前記第４信号の電圧波形に応じた電圧波形の第８信号と、を第２出力信号として前記第２出力端子から出力する機能を有する、
    　ミキサ。
  8. 　請求項５乃至請求項７のいずれか一において、
    　前記第１電流源、及び前記第２電流源のそれぞれは、チャネル形成領域にシリコンが含まれているトランジスタを有し、
    　前記差動部は、前記第１電流源、及び前記第２電流源の上方に位置する、
    　ミキサ。
  9. 　ミキサと、ローカルオシレータと、を有し、
    　前記ミキサは、トランジスタを有し、
    　前記トランジスタは、チャネル形成領域に金属酸化物を有し、
    　前記ミキサの第１端子は、前記ローカルオシレータに電気的に接続され、
    　前記ローカルオシレータは、前記ミキサの第１端子を介して、前記トランジスタのゲートに第９信号を供給する機能を有し、
    　前記ミキサは、前記第９信号の電圧波形と、前記ミキサの第２端子を介して前記トランジスタの第１端子に入力された第１０信号の電圧波形と、に応じた電圧波形を有する第１１信号を生成して、前記第１１信号を前記トランジスタの第２端子から前記ミキサの第３端子に出力する機能を有する、
    　半導体装置。
  10. 　請求項９において、
    　前記ミキサの第１端子は、前記トランジスタのゲートに電気的に接続され、
    　前記ミキサの第２端子は、前記トランジスタの第１端子に電気的に接続され、
    　前記ミキサの第３端子は、前記トランジスタの第２端子に電気的に接続されている、
    　半導体装置。
  11. 　請求項９又は請求項１０において、
    　アンテナと、ローノイズアンプと、を有し、
    　前記アンテナは、前記ローノイズアンプの入力端子に電気的に接続され、
    　前記ローノイズアンプの出力端子は、前記ミキサの第２端子に電気的に接続されている、
    　半導体装置。
PCT/IB2020/054751 2019-05-31 2020-05-20 ミキサ、及び半導体装置 Ceased WO2020240348A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020217039039A KR102946478B1 (ko) 2019-05-31 2020-05-20 믹서 및 반도체 장치
US17/606,825 US12261570B2 (en) 2019-05-31 2020-05-20 Mixer and semiconductor device
CN202080038069.7A CN113875149A (zh) 2019-05-31 2020-05-20 混频器及半导体装置
JP2021523132A JP7514227B2 (ja) 2019-05-31 2020-05-20 ミキサ、及び半導体装置
JP2024104989A JP2024129094A (ja) 2019-05-31 2024-06-28 ミキサ

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2019102341 2019-05-31
JP2019-102341 2019-05-31
JP2019106983 2019-06-07
JP2019-106983 2019-06-07

Publications (1)

Publication Number Publication Date
WO2020240348A1 true WO2020240348A1 (ja) 2020-12-03

Family

ID=73552538

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2020/054751 Ceased WO2020240348A1 (ja) 2019-05-31 2020-05-20 ミキサ、及び半導体装置

Country Status (5)

Country Link
US (1) US12261570B2 (ja)
JP (2) JP7514227B2 (ja)
KR (1) KR102946478B1 (ja)
CN (1) CN113875149A (ja)
WO (1) WO2020240348A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021214583A1 (ja) * 2020-04-23 2021-10-28
JP2023005606A (ja) * 2021-06-29 2023-01-18 住友電気工業株式会社 増幅回路
US12206370B2 (en) 2019-06-28 2025-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including high frequency amplifier circuit, electronic component, and electronic device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115053344A (zh) 2020-03-13 2022-09-13 株式会社半导体能源研究所 半导体装置及电子设备
KR20230011276A (ko) * 2020-05-15 2023-01-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN117134722B (zh) * 2023-08-25 2024-06-25 北京领创医谷科技发展有限责任公司 一种延时模块及带有延时模块的能控器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005057629A (ja) * 2003-08-07 2005-03-03 Sharp Corp ミキサ回路
JP2009182860A (ja) * 2008-01-31 2009-08-13 Kyocera Corp 乗算回路及び通信装置
JP2017192124A (ja) * 2016-02-10 2017-10-19 株式会社半導体エネルギー研究所 半導体装置、電子部品、および電子機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100374929B1 (ko) * 2000-06-02 2003-03-06 학교법인 한국정보통신학원 주파수 변환 회로
EP1875600B1 (en) * 2005-04-14 2011-03-02 Nxp B.V. Mixer circuit
WO2016063175A1 (ja) * 2014-10-24 2016-04-28 株式会社半導体エネルギー研究所 電極およびその作製方法、負極およびその作製方法、蓄電装置並びに電子機器
JP6961457B2 (ja) * 2016-11-02 2021-11-05 株式会社半導体エネルギー研究所 半導体装置
US10693417B2 (en) * 2017-03-20 2020-06-23 Blue Danube Systems, Inc. Precision high frequency phase adders

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005057629A (ja) * 2003-08-07 2005-03-03 Sharp Corp ミキサ回路
JP2009182860A (ja) * 2008-01-31 2009-08-13 Kyocera Corp 乗算回路及び通信装置
JP2017192124A (ja) * 2016-02-10 2017-10-19 株式会社半導体エネルギー研究所 半導体装置、電子部品、および電子機器

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12206370B2 (en) 2019-06-28 2025-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including high frequency amplifier circuit, electronic component, and electronic device
JPWO2021214583A1 (ja) * 2020-04-23 2021-10-28
WO2021214583A1 (ja) * 2020-04-23 2021-10-28 株式会社半導体エネルギー研究所 半導体装置
JP7611240B2 (ja) 2020-04-23 2025-01-09 株式会社半導体エネルギー研究所 半導体装置
JP2025060768A (ja) * 2020-04-23 2025-04-10 株式会社半導体エネルギー研究所 半導体装置
JP7745071B2 (ja) 2020-04-23 2025-09-26 株式会社半導体エネルギー研究所 半導体装置
US12581744B2 (en) 2020-04-23 2026-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2023005606A (ja) * 2021-06-29 2023-01-18 住友電気工業株式会社 増幅回路
JP7718120B2 (ja) 2021-06-29 2025-08-05 住友電気工業株式会社 増幅回路

Also Published As

Publication number Publication date
KR102946478B1 (ko) 2026-03-31
CN113875149A (zh) 2021-12-31
US12261570B2 (en) 2025-03-25
JPWO2020240348A1 (ja) 2020-12-03
JP7514227B2 (ja) 2024-07-10
US20220216830A1 (en) 2022-07-07
KR20220015398A (ko) 2022-02-08
JP2024129094A (ja) 2024-09-26

Similar Documents

Publication Publication Date Title
JP7514227B2 (ja) ミキサ、及び半導体装置
JP7693562B2 (ja) 半導体装置、及び撮像装置
JP2026004414A (ja) 半導体装置
JP2025100582A (ja) 通信装置
JP2023010639A (ja) 半導体装置
JP7585200B2 (ja) 周波数電圧変換回路、または発振器
JP7745071B2 (ja) 半導体装置
KR20210107000A (ko) 반도체 장치, 그리고 전자 기기 및 인공위성
JP7646558B2 (ja) 半導体装置
US11948945B2 (en) Semiconductor device and wireless communication device with the semiconductor device
WO2021229385A1 (ja) 半導体装置
JP7536759B2 (ja) 半導体装置
TWI918635B (zh) 半導體裝置及電子裝置
KR102959950B1 (ko) 반도체 장치 및 촬상 장치
JP7546561B2 (ja) 整合回路、半導体装置
KR20260061474A (ko) 반도체 장치 및 촬상 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20814828

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021523132

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20814828

Country of ref document: EP

Kind code of ref document: A1

WWG Wipo information: grant in national office

Ref document number: 17606825

Country of ref document: US