WO2020211978A1 - Elektronische schaltung für einen differenzverstärker mit mindestens vier eingängen - Google Patents

Elektronische schaltung für einen differenzverstärker mit mindestens vier eingängen Download PDF

Info

Publication number
WO2020211978A1
WO2020211978A1 PCT/EP2020/025096 EP2020025096W WO2020211978A1 WO 2020211978 A1 WO2020211978 A1 WO 2020211978A1 EP 2020025096 W EP2020025096 W EP 2020025096W WO 2020211978 A1 WO2020211978 A1 WO 2020211978A1
Authority
WO
WIPO (PCT)
Prior art keywords
connection
transistor
conductively connected
electrically conductively
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2020/025096
Other languages
English (en)
French (fr)
Inventor
Marc Hiller
Rüdiger Schwendemann
Markus LÖRCHER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Karlsruher Institut fuer Technologie KIT
Original Assignee
Karlsruher Institut fuer Technologie KIT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Karlsruher Institut fuer Technologie KIT filed Critical Karlsruher Institut fuer Technologie KIT
Publication of WO2020211978A1 publication Critical patent/WO2020211978A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/261—Amplifier which being suitable for instrumentation applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/429—Two or more amplifiers or one amplifier with filters for different frequency bands are coupled in parallel at the input or output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/93—Two or more transistors are coupled in a Darlington composite transistor configuration, all transistors being of the same type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/96—Two or more complementary transistors are coupled in a Darlington composite transistor configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45091—Two complementary type differential amplifiers are paralleled, e.g. one of the p-type and one of the n-type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45182—Indexing scheme relating to differential amplifiers the differential amplifier contains one or more cascode current mirrors in the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45208—Indexing scheme relating to differential amplifiers the dif amp being of the long tail pair type, one current source being coupled to the common emitter of the amplifying transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45236—Two dif amps realised in MOS or JFET technology, one of them being of the p-channel type and the other one of the n-channel type, are coupled in parallel with their gates

Definitions

  • the invention relates to an electronic circuit of an analog, complementary differential amplifier.
  • Such a circuit according to the invention forms an analog, complementary differential amplifier, each with two or more inverting and non-inverting inputs. It is used in the input stage of a complementary amplifier circuit and made it possible to replace the classic complementary differential amplifier with a single inverting and non-inverting input.
  • the possible uses of such an amplifier circuit expand to many areas of application for which a plurality of separate amplifiers was previously required.
  • Such a circuit according to the invention makes it possible, with a single amplifier circuit, to scan a plurality of analog voltage signals simultaneously with high impedance, add up the input voltages at the non-inverting inputs and subtract the sum of the input voltages at the inverting inputs therefrom.
  • the resulting difference signal can be tapped off by the circuit in non-inverted and inverted form and amplified.
  • it is possible to realize or provide one or more differential amplifiers whose performance data, such as signal transit time, bandwidth and maximum steepness of the output signal, are hardly influenced negatively regardless of the number of inputs.
  • the invention is based on a common analog amplifier circuit.
  • Such an amplifier has a non-inverting and an inverting input, as well as an output. Internally, such an amplifier can be divided into three stages: 1) The differential amplifier provides the inverting and the non-inverting input. It amplifies the differential voltage between the two inputs. The output of the differential amplifier is connected to the voltage amplifier.
  • the voltage booster is for the high open loop gain Vo of the amplifier responsible. Its output is connected to the output stage.
  • the output stage has a high current gain.
  • the output of the output stage forms the output of the amplifier circuit.
  • an amplifier can be wired either non-inverting or inverting, see [1], p. 510.
  • the input of the amplifier circuit has a high input impedance, which is in a range of approximately 500 kiloohms and approximately 10 megaohms.
  • the input of the amplifier circuit has a low input impedance in a range from approximately 500 ohms to approximately 100 kilohms, since both the input signal and the inverted signal of the negative feedback are connected to the same inverting input of the amplifier Need to become. Due to the difference in potential, a compensating current flows between the input and the output of the inverting amplifier circuit when it is modulated. This puts stress on the signal source, which can lead to distortion.
  • the document DE 32 32 442 A1 describes an amplifier circuit monolithically integrated on a semiconductor chip, which is composed of two separate amplifiers. This circuit has two non-inverting inputs, but no inverting input. The purpose of this circuit is an automatic offset compensation of the output voltage. To do this, one of the two inputs is connected to the desired reference potential. This document differs significantly from the circuit described here, since it is made up of two separate amplifiers and does not provide any inverting inputs.
  • the document US 4 780 630 describes the structure of a differential amplifier with four independent inputs.
  • the circuit disclosed has two distinct goals. On the one hand, it should allow the formation of the sum and difference of four signals via the four inputs.
  • an input pair of inverting and non-inverting inputs is used as Differential amplifier input of the circuit used.
  • the second input pair is used solely to compensate for the offset voltage.
  • This document differs significantly from the circuit described herein be.
  • the font reveals a constant current source and four paths.
  • the developed circuit according to the invention uses a complementary structure, each with two constant current sources and two paths.
  • An inverting circuit is not possible with the circuit from this document, for example, and would only provide a strongly distorted output signal. This means that the four inputs of this circuit cannot be wired as universally as the invention mentioned.
  • the document also gives no indication of how an expansion of the differential amplifier to six or more inputs is to be formed.
  • This invention is based on the objective technical problem of providing a differential amplifier that enables an inverting amplifier circuit that has the same performance data in terms of high input impedance, bandwidth, edge steepness and signal propagation time as a non-inverting amplifier circuit.
  • the terms “have”, “comprise” or “include” or any grammatical deviations therefrom are used in a non-exclusive manner. Accordingly, these terms can refer to situations in which, besides the features introduced by these terms, no further features are present, or to situations in which one or more additional features are present.
  • the expression “A has B”, “A comprises B” or “A includes B” can refer to the situation in which, apart from B, no further element is present in A (ie a situation , in which A consists exclusively of B), as well as the situation in which, in addition to B, one or more other elements are present in A, for example element C, elements C and D or even other elements.
  • the negative feedback signal is connected to one of the two inverting inputs and the input signal is connected to the other inverting input, instead of connecting both to the same inverting input.
  • the summation of the input and negative feedback signal is thus carried out separately from the input signals in the differential amplifier. Due to the high input output impedance of the amplifier, this leads to approximately the same high input impedance as a non-inverting amplifier.
  • the invention describes a parallel extension of a complementary differential amplifier, it does not lead to any effective deterioration in the bandwidth, the edge steepness or the signal propagation time, with only a slightly increased component cost.
  • the implementation of such an amplifier with four inputs and the properties mentioned requires a complementary amplifier structure, as listed in [2], for example. Such a circuit is used especially for amplifiers with a high edge steepness.
  • the differential amplifier of such a complementary amplifier is expanded by two additional inputs by connecting the existing input transistors with emitter resistors to another path with input transistors and emitter resistors in parallel. The collector currents of the input transistors and thus effectively also the input signals add up via the common current mirror.
  • an electrical circuit according to the invention for a complementary differential amplifier comprises: two differential input stages with a first connection, a second connection, a third connection, a fourth connection, a fifth connection and a sixth connection, comprising: a first n- Transistor interconnection, with a first connection, a second connection and a third connection, the third connection of the first n-transistor connection being electrically conductively connected to the first connection of the differential input stages; a first p-transistor connection with a first connection, a second connection and a third connection, the third connection of the first p-transistor connection being electrically conductively connected to the third connection of the differential input stages, and the second connection of the first n -Transistor interconnection is electrically conductively connected to the second connection of the first p-transistor interconnection and to the fifth connection of the differential input stages; a second n-transistor connection, having a first connection, a second connection and a third connection, the third connection of the second
  • the first embodiment represents a complementary differential amplifier with two inverting and two non-inverting inputs. Compared to a complementary differential amplifier according to the prior art, this embodiment has two additional, freely wirable inputs. This expands the application possibilities of an amplifier equipped with it and also enables the construction of an inverting amplifier with high input impedance, high bandwidth, high maximum edge steepness, and low running time.
  • the n-transistor interconnection of the differential input stages is each formed by means of an n-transistor, each with a first connection, a second connection and a third connection, wherein the first connection of the n-transistor interconnection is electrically conductively connected to the first connection of the n-transistor, wherein the second connection of the n-transistor interconnection is electrically conductively connected to the second connection of the n-transistor, and the third connection of the n -Transistor interconnection is electrically conductively connected to the third connection of the n-transistor; and wherein the p-transistor interconnection of the differential input stages is formed by means of a p-transistor each with a first connection, a second connection and a third connection, the first connection of the p-transistor interconnection electrically with the first connection of the p-transistor is conductively connected, the second connection
  • the n-transistor connection of the differential input stages is each made up of a Darlington circuit, comprising a first n-transistor and a second n-transistor, each with a first Connection, a second connection and a third connection, wherein the first connection of the first n-transistor is electrically conductively connected to the second connection of the second n-transistor, the first connection of the n-transistor connection to the first connection of the second n-transistor is electrically conductively connected, the second connection of the n-transistor interconnection is electrically conductively connected to the second connection of the first n-transistor, and the third connection of the n-transistor interconnection in each case with the third connection of the first n-transistor Transistor and second n-transistor electrically conductive ve r is bound; and wherein the p-transistor interconnection of the differential
  • the n-transistor connection of the differential input stages is each made up of a Sziklai circuit comprising an n-transistor, each with a first connection, a second connection and a third connection, and a p-transistor, each having a first connection, a second connection and a third connection, the third connection of the n-transistor being electrically conductively connected to the second connection of the p-transistor, the first connection the n-transistor connection is electrically conductively connected to the first connection of the n-transistor and the third connection of the p-transistor, the second connection of the n-transistor connection being electrically conductively connected to the second connection of the n-transistor, and the third Connection of the n-transistor interconnection with the first connection ss of the p-transistor is connected in an electrically conductive manner; and wherein the p-transististor
  • the p-current mirror comprising a first p-transistor and a second p-transistor, each with a first Connection, a second connection and a third connection, the first connection of the p-current mirror being electrically conductively connected to the first connection of the first p-transistor and the second p-transistor, the second connection of the p-current mirror being connected to the third connection of the second p-transistor and each with the second connection of the first p-transistor and the second p-transistor is electrically conductively connected, and wherein the third connection of the p-current mirror is electrically connected to the third connection of the first p-transistor is conductively connected; and wherein the n-current mirror, comprising a first n-transistor and a second n-transistor, each having a first connection, a second connection and
  • the p-current mirror is composed of a first p-transistor, a second p-transistor and a third p-transistor, each with a first connection, a second connection and a third connection, the second connection of the first p-transistor and the second p-transistor being electrically conductively connected to the first connection of the third p-transistor , wherein the third connection of the third p-transistor is electrically conductively connected to the negative voltage supply, the first connection of the p-current mirror being electrically conductively connected to the first connection of the first p-transistor and the second p-transistor, the second connection of the p-current mirror with the second connection of the third p-transistor and the third connection of the second n p-transistor is electrically conductively connected, and wherein the third connection of the p-current mirror is
  • the p-current mirror is composed of a first p-transistor, a second p-transistor, a third p-transistor and a fourth p-transistor, each with a first connection, a second connection and a third connection, formed, with the second connection of the third p-transistor and fourth p-transistor, with the first connection of the second p-transistor and the third connection of the fourth p-transistor are electrically conductively connected, the first connection of the first p-transistor being electrically conductively connected to the third connection of the third p-transistor, the second connection of the first p-transistor , with the second connection of the second p-transistor, with the third connection of the second p-transistor and the second connection of the p-current mirror electr isch conductively connected, the first connection of the p-transistor,
  • the number of differential input stages is expanded to any number N greater than two and the number of inputs is expanded to a number of 2N, with a variable x (where xe N and 1 ⁇ x ⁇ N applies), where N represents a natural number, where x represents a natural number re in the range from 1 to N, the first connections of all differential input stages with each other, with the third connection of the p- Current mirror and are electrically conductively connected to the first output of the electrical circuit, where the second connections of all differential input stages mitei nander, with the second connection of the p-current mirror and with the third output of the electrical circuit are electrically conductively connected, the third connections of all differential input stages being connected to each other, to the second connection of the n-current mirror and to the second output of the electrical circuit, the fourth connections of all differential input stages to each other, are electrically conductively connected to the third connection of the n-current mirror and
  • N lies in a range from 2 to 30.
  • a typical complementary amplifier structure consisting of a differential amplifier, voltage amplifier and output stage is used for the subsequent interconnections or circuits.
  • the circuit according to the invention is used as a differential amplifier for a differential amplifier.
  • a complementary amplifier provided with a circuit according to the invention can be used as an adder or subtracter with any number of inputs.
  • a negative feedback is formed between the output of the amplifier and any inverting input of the amplifier define the gain of the circuit.
  • the input signals to be summed are each connected to one of the non-inverting inputs of the amplifier.
  • the input signals to be subtracted are each connected to one of the inverting inputs of the amplifier, with the exception of the inverting input, which is used for negative feedback.
  • the output of the amplifier forms the output of the circuit. Inputs of the amplifier that are not required can be deactivated by connecting them to the zero voltage potential. Due to the high input impedance of the invention, the input signals do not influence one another, which means that a previous impedance conversion of the input signals can be dispensed with.
  • a complementary amplifier with four inputs provided with a circuit according to the invention can be used as an instrument amplifier.
  • an instrument amplifier for this purpose, as with a non-inverting amplifier ([1], p. 510), negative feedback is formed between the output of the amplifier and any inverting input of the amplifier in order to define the gain of the circuit.
  • One of the non-inverting inputs can be used as a connection for the reference voltage.
  • the remaining pair of inverting and non-inverting inputs of the amplifier serves as the differential input of the instrumentation amplifier.
  • the output of the amplifier forms the output of the instrumentation amplifier.
  • this instrumentation amplifier In contrast to conventional instrumentation amplifiers, which are built up internally from two or three amplifier circuits, this instrumentation amplifier consists of a single amplifier. In addition to the reduced component costs, this results in a higher bandwidth, edge steepness and a reduced signal transit time. This represents a significant improvement compared to the previous circuit concepts.
  • a complementary amplifier provided with a circuit according to the invention enables averaging any number of input signals, for example from several sensor signals.
  • all input signals are each connected to a non-inverting input of the amplifier and the same number of inverting inputs of the amplifier to the output of the amplifier.
  • the output of the amplifier forms the output of the circuit.
  • Inputs that are not required can be deactivated by connecting them to the zero voltage potential. Due to the multiple negative feedback, the sum of all input voltages is divided by the number of input voltages, which corresponds to averaging.
  • the advantage of this circuit lies in the high input impedance of the inputs, the high bandwidth, the steep edge steepness and the short transit time, which corresponds to a single amplifier.
  • a complementary amplifier provided with a circuit according to the invention makes it possible to determine deviations in an input signal for any even number 2N of input signals, for example for several sensor signals.
  • N input signals are each connected to an inverting input of the amplifier and the remaining N input signals are each connected to a non-inverting input of the amplifier.
  • the output of the amplifier forms the output of the circuit. Inputs that are not required can be deactivated by connecting them to the zero voltage potential.
  • Such a circuit sums up the N input signals at the non-inverting inputs of the amplifier and subtracts therefrom the sum of the N input signals at the inverting inputs of the amplifier. The resulting difference signal is increased by the gain factor of the amplifier. strengthens. If all input signals are identical, the output voltage of the circuit is 0V. If one of the input signals deviates from the others, this results in an output voltage not equal to 0V.
  • Such a circuit can, for example, be used on the input side in parallel to an averaging unit in order to be able to determine a sensor defect at an early stage. Due to the high input impedance of the circuit, the input signals are hardly influenced and a sensor defect can be detected in the run time of an individual amplifier.
  • a complementary amplifier provided with a circuit according to the invention can also be used for mathematical operations in the field of analog computing. With any number of high-resistance inputs, several input variables can be sampled, added and subtracted at the same time. By using logarithmizers, it is also possible to carry out multiplications and divisions. In this area of application, too, the advantage of the circuit concept lies in the high input impedance and bandwidth, the large number of inputs and the associated savings in signal runtime and component costs.
  • a complementary amplifier with four or more inputs provided with a circuit according to the invention enables several negative and positive feedbacks to be set up in parallel via the independent, inverting and non-inverting inputs.
  • passive filters can be used in the various negative and positive feedback, which do not influence each other due to the high input impedance of the inputs.
  • Each filter stage is connected to the low-impedance output of the amplifier and one of the high-impedance inverting or non-inverting inputs. Since the inputs will hardly load the filter circuits, they can be designed using common filter equations. In this way it is possible to create active filters of any complexity with just one single to build up individual amplifiers.
  • Input signals can be connected to both non-inverting and inverting inputs of the amplifier.
  • the output of the amplifier forms the output of the circuit. Inputs that are not required can be deactivated by connecting them to the zero voltage potential.
  • constant current source is to be understood as an electrical device that provides a constant output current.
  • resistor interconnection is to be understood as an electrical unit or at least one electrical component which has the behavior of an electrical resistance at its connections or provides a previously determinable electrical resistance.
  • current mirror is to be understood as an electrical circuit that makes it possible to derive a further current from an existing reference current and thus represents a current-controlled current source.
  • the term “voltage supply” is to be understood as an electrical unit that provides a previously determinable electrical voltage.
  • n-transistor connection is to be understood as an electrical connection that has an equivalent electrical transmission behavior between its three electrical connections, such as an NPN bipolar transistor or an n-field effect transistor.
  • p-transistor connection is to be understood as an electrical connection which has an equivalent electrical transmission behavior between its three electrical connections, such as a PNP bipolar transistor or a p-field effect transistor.
  • n-transistor here means either an NPN bipolar transistor or an n-field effect transistor, each with three connections.
  • the first connection is used as the emitter, the second connection as the base and the In the case of an n-type field effect transistor, the first connection is referred to as the source, the second connection as the gate and the third connection as the drain.
  • the term “p-transistor” is to be understood as a PNP bipolar transistor or a p-field effect transistor, each with three connections.
  • the first connection is used as the emitter, the second connection as the base and the third connection is referred to as the collector
  • the first connection is referred to as the source, the second connection as the gate and the third connection as the drain.
  • differential amplifier is to be understood as an electrical circuit that is located at the input of an amplifier circuit and provides one or more inverting and non-inverting inputs.
  • a differential amplifier has two inverting and two non-inverting Outputs which are connected to the inputs of the voltage amplifier Depending on the common mode rejection, a differential amplifier only amplifies the difference between the input signals.
  • differential input stage is to be understood as an electrical circuit that is part of a differential amplifier according to the invention and provides a single inverting and a single non-inverting input. Two or more of these electrical circuits are part of a differential amplifier according to the invention .
  • Fig. 1 is a schematic representation of a first Auspen approximately an electrical circuit according to the invention device of a complementary differential amplifier with 4 inputs;
  • FIG. 2 shows a schematic representation of an embodiment of a differential input stage according to the invention
  • Fig. 7 is a schematic representation of a second Austre approximate form of an inventive electrical scarf device of a complementary differential amplifier with N inputs
  • Fig. 1 shows schematically an embodiment of a fiction, contemporary electrical circuit 100 for a complementary differential amplifier according to the subject matter of independent claim 1.
  • the electrical circuit 100 comprises two differential input stages 110, a first input El, a second input E2, a third input E3, a fourth input E4, a first output A1, a second output A2, a third output A3, a fourth output A4, a p-current mirror 120, an n-current mirror 130, a negative and a positive power supply, -Ub and + Ub.
  • the differential input stages 110 each provide a first connection 111, a second connection 112, a third connection 113, a fourth connection 114, a fifth connection 115 and a sixth connection 116.
  • the differential input stage is part of a differential amplifier according to the invention and each provides a single inverting and a single non-inverting input. Two or more of these electrical circuits are part of a differential amplifier according to the invention.
  • Each of the inputs, E1, E2, E3 and E4, of the electrical circuit 100 for a complementary differential amplifier is directed such that an electrical signal can be passed through each of the inputs, E1, E2, E3 and E4.
  • the first input El is with the fifth connection 115 of the first Differential input stage 110, the second input E2 with the sixth connection 116 of the first differential input stage 110, the third input E3 with the fifth connection 115 of the second differential input stage 110 and the fourth input E4 with the sixth connection 116 of the second differential input stage 110 in an electrically conductive manner.
  • Each of the outputs, A1, A2, A3 and A4, of the electrical circuit 100 for a complementary differential amplifier is arranged in such a way that an electrical signal can be passed through each of the outputs, A1, A2, A3 and A4.
  • the first output A1 is connected to the first connection 111 of the first and second differential input stage 110, the second output A2 to the third connection 113 of the first and second differential input stage 110, and the third output A3 to the second connection 112 of the first and second differential input stage 110 and the fourth output A4 is electrically conductively connected to the fourth connection 114 of the first and second differential input stage 110.
  • the p-current mirror 120 provides a first connection 121, a second connection 122 and a third connection 123.
  • the first connection 121 with the positive voltage supply + Ub, the second connection 122 with the third output A3 and with the second connection 112 of the first and second differential input stage 110 and the third connection 123 with the first output A1 and with the first connection 111 of the first and second differential input stage 110 electrically conductively connected.
  • the n-current mirror 130 provides a first connection 131, a second connection 132 and a third connection 133.
  • the first connection 131 is connected to the negative voltage supply -Ub, the second connection 132 to the second output A2 and to the third connection 113 of the first and second differential input stage 110 and the third connection 133 to the fourth output A4 and electrically conductively connected to the fourth terminal 114 of the first and second differential input stage 110
  • a current mirror is an electrical circuit that makes it possible to derive a wider current from an existing reference current. It thus represents a current-controlled power source.
  • Fig. 2 schematically shows an embodiment of an inventive electrical circuit 110 for a differential input stage 110.
  • the differential input stage 110 each comprises a first and a second n-transistor circuit 140, a first and a second p- Transistor circuit 150, four resistor circuits 180, a negative and a positive voltage supply, -Ub and + Ub, and a first and second constant current source, 160 and 170.
  • the first n-transistor connection 140 provides a first connection 141, a second connection 142 and a third connection 143.
  • the third connection 143 of the first n-transistor interconnection 140 is electrically conductively connected to the first connection 111 of the differential input stages 110.
  • the first p-transistor circuit 150 provides a first connection 151, a second connection 152 and a third connection 153.
  • the second n-transistor connection 140 provides a first connection 141, a second connection 142 and a third connection 143.
  • the third connection 143 of the second n-transistor interconnection 140 is electrically conductively connected to the second connection 112 of the differential input stages 110.
  • the second p-transistor circuit 150 provides a first connection 151, a second connection 152 and a third connection 153.
  • the third connection 153 of the second p-transistor interconnection 150 is electrically conductively connected to the fourth connection 114 of the differential input stages 110.
  • the second connection 142 of the second n-transistor connection 140 is electrically conductively connected to the second connection 152 of the second p-transistor connection 150 and to the sixth connection 116 of the differential input stages 110.
  • a p-transistor connection is an electrical Ver circuit that has an equivalent electrical transmission behavior between its three electrical connections such as a PNP bipolar transistor or a p-field effect transistor, and an n-transistor connection an electrical Ver circuit that has an equivalent Electrical transmission behavior between its three electrical connections such as an NPN bipolar transistor or an n-type field effect transistor.
  • the four resistor interconnections 180 each provide a first connection 181 and a second connection 182.
  • a resistance circuit represents an electrical unit or at least one electrical component which, at its connections, has the behavior of an electrical resistance or provides a previously determinable electrical resistance.
  • the first connection 181 of the first resistance connection 180 is connected to the first connection 141 of the first n-transistor connection 140
  • the second connection 182 is the second Resistor connection 180 with the first connection 141 of the second n-transistor connection 140
  • the second connection 182 of the fourth resistance connection 180 with the first connection 151 of the second p-transistor interconnection 150 electrically conductively connected.
  • the negative voltage supply -Ub is set up in such a way that a negative electrical voltage can be provided and the positive voltage supply + Ub is set up in such a way that a positive electrical voltage can be provided.
  • the first constant current source 160 is set up in such a way that an electrical current can be provided and provides a first connection 161 and a second connection 162.
  • the first connection 161 of the first constant current source 160 is connected in an electrically conductive manner to the second connection 182 of the first resistor circuit 180 and the first connection 181 of the second resistor circuit 180.
  • the second connection 162 of the first constant current source 160 is electrically conductively connected to the negative voltage supply -Ub.
  • the second constant current source 170 is set up in such a way that an electrical current can be provided and provides a first connection 171 and a second connection 172.
  • the first connection 171 of the second constant current source 170 is connected in an electrically conductive manner to the second connection 182 of the third resistance circuit 180 and the first connection 181 of the fourth resistance circuit 180.
  • the second connection 172 of the second constant current source 170 is electrically conductively connected to the positive voltage supply + Ub.
  • FIG. 3 shows three possible schematic embodiments (140a, 140b and 140c) of an electrical according to the invention Circuit 140 for an n-transistor connection 140.
  • the first embodiment 140a comprises an n-transistor TN with a first connection TNa, a second connection TNb and a third connection TNc
  • the second embodiment 140b a first and a second n-transistor TN each with a first connection TNa, a second connection TNb and a third connection TNc
  • the third embodiment 140c comprises an n-transistor with a first connection TNa, a second connection TNb and a third connection TNc and a p-type transistor TP with a first connection TPa, a second connection TPb and a third connection TPc.
  • An n-type transistor TN represents either an NPN bipolar transistor or an n-field effect transistor with three connections each.
  • the first connection TNa is used as the emitter, the second connection TNb as the base and the third connection TNc called the collector.
  • the first connection TNa is referred to as the source, the second connection TNb as the gate and the third connection TNc as the drain.
  • a p-transistor TP represents a PNP bipolar transistor or a p-field effect transistor, each with three connections.
  • the first connection TPa is used as the emitter, the second connection TPb as the base and the third connection TPc as Called collector.
  • the first connection TPa is referred to as the source, the second connection TPb as the gate and the third connection TPc as the drain.
  • the first connection TNa of the n-transistor TN is connected to the first connection 141 of the n-transistor circuit 140a, the second connection TNb of the n-transistor TN to the second connection 142 of the n-transistor circuit 140a and the third terminal TNc of the n-type transistor TN with electrically conductively connected to the third connection 143 of the n-transistor interconnection 140a.
  • the first connection TNa of the first n-transistor TN is connected to the second connection TNb of the second n-transistor TN and the first connection TNa of the second n-transistor TN is connected to the first connection 141 of the n-transistor interconnection 140b electrically conductively connected.
  • the third connection 143 of the n-transistor connection 140b is in each case connected to the third connection TNc of the first and second n-transistor TN and the second connection 142 of the n-transistor connection 140b is electrically conductively connected to the second connection TNb of the first n-transistor TN .
  • the second embodiment 140b is referred to as a Darlington pair. It has a higher gain than the first embodiment. This corresponds to the product of the current gain of the two n-type transistors TN.
  • the third terminal TNc of the n-transistor TN is electrically conductively connected to the second terminal TPb of the p-transistor TP and the first terminal TPa of the p-transistor TP is connected to the third terminal 143 of the n-transistor circuit 140c.
  • the first connection 141 of the n-transistor connection 140c is electrically conductively connected to the first connection TNa of the n-transistor TN and the third connection TPc of the p-transistor TP and the second connection 142 of the n-transistor connection 140c is connected to the second connection TNb of the n-transistor TN electrically connected.
  • the third embodiment 140c is referred to as a Sziklai circuit. It has a higher gain than the first embodiment. This corresponds to the product of the current gain of n-transistor TN and p-transistor TP.
  • FIG. 4 shows three possible schematic embodiments (150a, 150b and 150c) of an electrical circuit 150 according to the invention for a p-transistor connection 150.
  • the first embodiment 150a comprises a p-transistor TP with a first connection TPa, a second connection TPb and a third connection TPc
  • the second embodiment 150b comprises a first and a second p-transistor TP each with a first connection TPa, a second connection TPb and a third connection TPc
  • the third embodiment 150c comprises a p-transistor with a first connection TPa, a second connection TPb and a third connection TPc and an n-transistor TN with a first connection TNa , a second terminal TNb and a third terminal TNc.
  • An n-type transistor TN is either an NPN bipolar transistor or an n-field effect transistor, each with three connections.
  • the first connection TNa as the emitter
  • the second connection TNb as the base
  • the third Connection TNc referred to as collector.
  • the first connection TNa is referred to as the source
  • the second connection TNb as the gate
  • the third connection TNc as the drain.
  • a p-transistor TP represents a PNP bipolar transistor or a p-field effect transistor with three connections each.
  • the first connection TPa as the emitter
  • the second connection TPb as the base
  • the third connection TPc as the collector designated.
  • the first connection TPa is referred to as the source
  • the second connection TPb as the gate
  • the third connection TPc as the drain.
  • the first connection TPa of the p-transistor TP is connected to the first connection 151 of the p-transistor connection 150a
  • the second connection TPb of the p-transistor TP is connected to the second connection 152 of the p-transistor connection 150a and the third terminal TPc of the p-type transistor TP with electrically conductively connected to the third connection 153 of the p-transistor interconnection 150a.
  • the first connection TPa of the first p-transistor TP is connected to the second connection TPb of the second p-transistor TP and the first connection TPa of the second p-transistor TP is connected to the first connection 151 of the p-transistor interconnection 150b electrically conductively connected.
  • the third connection 153 of the p-transistor connection 150b is connected to the third connection TPc of the first and second p-transistor TP and the second connection 152 of the p-transistor connection 150b is electrically conductively connected to the second connection TPb of the first p-transistor TP .
  • the second embodiment 150b is referred to as a Darlington pair. It has a higher gain than the first embodiment. This corresponds to the product of the current gain of both p-type transistors TP.
  • the third connection TPc of the p-type transistor TP is electrically conductively connected to the second connection TNb of the n-type transistor TN and the first connection TNa of the n-type transistor TN is connected to the third connection 153 of the p-type transistor circuit 150c.
  • the first connection 151 of the p-transistor connection 150c is electrically conductively connected to the first connection TPa of the p-transistor TP and the third connection TNc of the n-transistor TN and the second connection 152 of the p-transistor connection 150c is connected to the second connection TPb of the p-transistor TP connected in an electrically conductive manner.
  • the third embodiment 150c is referred to as a Sziklai circuit. It has a higher gain than the first embodiment. This corresponds to the product of the current gain of n-transistor TN and p-transistor TP.
  • FIG. 5 shows three possible schematic embodiments (120a, 120b and 120c) of an electrical circuit 120 according to the invention for a p-current mirror 120.
  • the first embodiment 120a comprises a first p-transistor TP and a second p-transistor TP each with a first connection TPa, a second connection TPb and a third connection TPc
  • the second embodiment 120b comprises a first p-transistor TP , a second p-transistor TP and a third p-transistor TP each with a first connection TPa, a second connection TPb and a third connection TPc
  • the third embodiment 120c comprises a first p-transistor TP, a second p-transistor TP , a third p-transistor TP and a fourth p-transistor TP each having a first connection TPa, a second connection TPb and a third connection TPc.
  • the second connection 122 of the p-current mirror 120a is electrically conductively connected to the third connection TPc of the second p-transistor TP and to the second connection TPb of the first p-transistor TP and the second p-transistor TP .
  • the first connection 121 of the p-current mirror 120a is electrically conductively connected to the first connection TPa of the first p-transistor TP and the second p-transistor TP and the third connection 123 of the p-current mirror 120a is connected to the third connection TPc of the first p-transistor TP connected in an electrically conductive manner.
  • the second connection 122 of the p-type current mirror 120b is electrically conductively connected to the third connection TPc of the second p-type transistor TP and to the second connection TPb of the third p-type transistor TP.
  • the first connection 121 of the p-current mirror 120b is electrically conductively connected to the first connection TPa of the first p-transistor TP and the second p-transistor TP and the third connection 123 of the p-current mirror 120b is connected to the third connection TPc of the first p-transistor TP connected in an electrically conductive manner.
  • the second connection TPb of the first p-transistor TP is electrically conductively connected to the second connection TPb of the second p-transistor TP and the first connection TPa of the third p-transistor TP and the third connection TPc of the third p-transistor TP is electrically connected to the negative voltage supply -Ub.
  • the second connection 122 of the p-current mirror 120c is electrically conductively connected to the third connection TPc of the second p-transistor TP and to the second connection TPb of the first p-transistor TP and the second p-transistor TP.
  • the first connection 121 of the p-current mirror 120c is electrically conductively connected to the first connection TPa of the third p-transistor TP and the fourth p-transistor TP and the third connection 123 of the p-current mirror 120c is connected to the third connection TPc of the first p-transistor TP connected in an electrically conductive manner.
  • the third connection TPc of the third p-transistor TP is electrically conductively connected to the first connection TPa of the first p-transistor TP and the first connection TPa of the second p-transistor TP is connected to the third connection TPc of the fourth p-transistor TP and each of the second terminal TPb of the third p-transistor TP and the fourth p-transistor TP are electrically conductively connected.
  • FIG. 6 shows three possible schematic embodiments (130a, 130b and 130c) of an electrical circuit 130 according to the invention for an n-current mirror 130.
  • the first embodiment 130a comprises a first n-transistor TN and a second n-transistor TN each with a first terminal TNa, a second terminal TNb and a third terminal TNc
  • the second embodiment 130b to summarizes a first n-transistor TN, a second n-transistor TN and a third n-transistor TN each with one first terminal TNa, a second terminal TNb and a third terminal TNc
  • the third embodiment 130c comprises a first n-transistor TN, a second n-transistor TN, a third n-transistor TN and a fourth n-transistor TN each with one first port TNa, a second port TNb and a third port TNc.
  • the third terminal 133 of the n-type current mirror 130a is electrically conductively connected to the third terminal TNc of the second n-transistor TN and to the second terminal TNb of the first n-transistor TN and the second n-transistor TN .
  • the first connection 131 of the n-current mirror 130a is electrically conductively connected to the first connection TNa of the first n-transistor TN and the second n-transistor TN and the second connection 132 of the n-current mirror 130a is connected to the third connection TNc of the first n-transistor TN electrically connected.
  • the third connection 133 of the n-current mirror 130b is electrically conductively connected to the third connection TNc of the second n-transistor TN and to the second connection TNb of the third n-transistor TN.
  • the first connection 131 of the n-current mirror 130b is electrically conductively connected to the first connection TNa of the first n-transistor TN and the second n-transistor TN, and the second connection 132 of the n-current mirror 130b is connected to the third connection TNc first n-type transistor TN electrically conductively connected.
  • the second terminal TNb of the first n-transistor TN is electrically conductively connected to the second terminal TNb of the second n-transistor TN and the first terminal TNa of the third n-transistor TN and the third terminal TNc of the third n-transistor TN is connected to the positive voltage supply + Ub electrically connected.
  • the third terminal 133 of the n-current mirror 130c is electrically conductively connected to the third terminal TNc of the second n-transistor TN and to the second terminal TNb of the first n-transistor TN and the second n-transistor TN.
  • the first connection 131 of the n-current mirror 130c is electrically conductively connected to the first connection TNa of the third n-transistor TN and the fourth n-transistor TN and the second connection 132 of the n-current mirror 130c is connected to the third connection TNc of the first n-transistor TN electrically connected.
  • the third terminal TNc of the third n-transistor TN is electrically conductively connected to the first terminal TNa of the first n-transistor TN and the first terminal TNa of the second n-transistor TN is connected to the third terminal TNc of the fourth n-transistor TN and each connected to the second terminal TNb of the third n-transistor TN and the fourth n-transistor TN in an electrically conductive manner.
  • Fig. 7 shows schematically an embodiment of an inventive electrical circuit 800 for a complementary Dif ferenz amplifier with N differential input stages according to the subject matter of independent claims 8 and 9.
  • the electrical circuit 800 comprises N differential input stages 110 ⁇ NEM ( ⁇ N> 2), 2N inputs (a first input El to 2A / -th input E (2 N)), a first output A1, a second output A2, a third output A3, a fourth output A4, a p -Current mirror 120, an n-current mirror 130, a negative voltage supply -Ub and a positive voltage supply + Ub.
  • Each of the N input stages provides a first connection 111, a second connection 112, a third connection 113, a fourth connection 114, a fifth connection 115 and a sixth connection 116.
  • the p-current mirror 120 provides a first connection 121, a two th terminal 122 and a third terminal 123 and the n-current mirror 130 provides a first terminal 131, a second terminal 132 and a third terminal 133.
  • the third connection 123 of the p-current mirror 120 is electrically conductively connected to the first output A1 and in each case to the first connection 111 of the N Dif ferenzeingangscut 110 and the second connection 122 of the p-current mirror 120 is connected to the third output A3 and in each case to the second connection 112 of the N differential input stages 110 electrically conductively connected.
  • the first connection 121 of the p-current mirror 120 is positive Power supply + Ub electrically connected.
  • the odd-numbered inputs E (2x- 1) ⁇ x EN] are each electrically conductively connected to the fifth connection 115 of the respective x-th differential input stage 110 and the even-numbered inputs E (2x) ⁇ x EN] are each connected to the sixth connection 116 of the respective x-th differential input stage 110 electrically conductive connected.
  • x represents a natural number in the range from 1 to N and acts as a running variable.
  • the third connection 133 of the n-current mirror 130 is electrically conductively connected to the fourth output A4 and in each case to the fourth connection 114 of the N differential input stages 110 and the second connection 132 of the n-current mirror 130 is connected to the second output A2 and in each case to the third connection 113 of the N Dif ference input stages 110 electrically conductively connected.
  • the first connection 131 of the n-current mirror 130 is connected to the negative voltage supply -Ub in an electrically conductive manner.
  • n-transistor which can be implemented either as an NPN bipolar transistor or as an n-field effect transistor, each with three connections
  • n-type transistor TNa First connection of the n-type transistor TN, this being referred to as the emitter for an NPN bipolar transistor and as the source for an n-type field effect transistor TNb. Second connection of the n-type transistor TN, this being referred to as the base for an NPN bipolar transistor and as the gate for an n-type field effect transistor
  • n-type transistor TN Third connection of the n-type transistor TN, this being referred to as the collector for an NPN bipolar transistor and as the drain for an n-type field effect transistor
  • TP. p-transistor which can be implemented either as a PNP bipolar transistor or as a p-field effect transistor, each with three connections
  • TPa First connection of the p-type transistor TP, this being referred to as the emitter for a PNP bipolar transistor and as the source for a p-type field effect transistor
  • TPc Third connection of the p-type transistor TP, this being referred to as the collector for a PNP bipolar transistor and as the drain for a p-type field effect transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

Elektrische Schaltung (100) für einen analogen, komplementären Differenzverstärker mit jeweils zwei oder mehr invertierenden und nicht invertierenden Eingängen, umfassend: zwei Differenzeingangsstufen (110) mit sechs Anschlüssen(111, 112, 113, 114, 115, 116), umfassend: eine erste und zweite n-Transistorverschaltung (140) mit jeweils drei Anschlüssen(141, 142, 143), eine erste und zweite p-Transistorverschaltung (150) mit drei Anschlüssen (151, 152 153); vier Widerstandsverschaltungen (180) mit jeweils zwei Anschlüssen(181, 182); eine negative und eine positive Spannungsversorgung (-Ub, +Ub); eine erste und eine zweite Konstantstromquelle (160, 170)mit jeweils zwei Anschlüssen (161, 162, 171, 172); vier Eingänge (E1, E2, E3, E4); vier Ausgänge (A1, A2, A3, A4); einen p-Stromspiegel (120) mit drei Anschlüssen (121, 122, 123); und einen n-Stromspiegel (130) mit drei Anschlüssen(131, 132, 133).

Description

Elektronische Schaltung für einen Differenzverstärker
mit mindestens vier Eingängen
Beschreibung
Die Erfindung betrifft eine elektronische Schaltung eines ana logen, komplementären Differenzverstärkers. Eine solche erfin dungsgemäße Schaltung bildet einen analogen, komplementären Dif ferenzverstärker, mit jeweils zwei oder mehr invertierenden und nichtinvertierenden Eingängen. Sie findet Anwendung in der Ein gangsstufe einer komplementären Verstärkerschaltung und ermög licht es, den klassischen komplementären Differenzverstärker mit jeweils einem einzigen invertierenden und nichtinvertierenden Eingang zu ersetzen. Damit erweitern sich die Anwendungsmöglich keiten einer solchen Verstärkerschaltung auf viele Anwendungs gebiete, für die bisher eine Mehrzahl von getrennten Verstärkern benötigt wurde.
Eine solche erfindungsgemäße Schaltung ermöglicht es, mit einer einzelnen Verstärkerschaltung eine Mehrzahl von analogen Span nungssignalen gleichzeitig hochimpedant abzutasten, die Ein gangsspannungen an den nichtinvertierenden Eingängen aufzusum mieren und davon die Summe der Eingangsspannungen an den inver tierenden Eingängen zu subtrahieren. Das so entstehende Diffe renzsignal kann von der Schaltung nichtinvertiert und invertiert abgegriffen und verstärkt werden. Mit einer solchen erfindungs gemäßen Schaltung ist es möglich, einen oder mehrere Differenz verstärker zu realisieren bzw. bereitzustellen, dessen Leis tungsdaten, wie Signallaufzeit, Bandbreite und maximale Steil heit des Ausgangssignals unabhängig von der Anzahl der Eingänge kaum negativen beeinflusst werden. Für die Übertragungsgleichung eines gängigen Verstärkers (z.B. Operationsverstärker) mit einem gewöhnlichen Differenzverstär ker als Eingangsstufe, mit je einem invertierenden und einem nichtinvertierenden Eingang und der Leerlaufverstärkung Vo gilt folgende Formel (1) :
Figure imgf000003_0001
Bei Verwendung eines erfindungsgemäßen Differenzverstärkers, der als Eingangsstufe eines Verstärkers fungiert, mit zwei inver tierenden und zwei nichtinvertierenden Eingängen, ändert sich die Übertragungsgleichung zu Formel (2) :
Figure imgf000003_0002
Entsprechend folgt bei Verwendung eines erfindungsgemäßen Dif ferenzverstärkers, der als Eingangsstufe eines Verstärkers fun giert, mit N (hierin gilt N e N, d.h. N = 1, 2, 3, ...) invertie- renden und N nichtinvertierenden Eingängen folgende Formel (3) als Übertragungsgleichung für die Verstärkerschaltung:
UAUS— (U+Einl+U+Ein2+...+U+EinN-U-Einl-U-Ein2-...-U-EinN) Vo (3)
Stand der Technik Die Erfindung baut auf einer gängigen analogen Verstärkerschal tung auf. Ein solcher Verstärker weist dabei einen nichtinver tierenden und einen invertierenden Eingang auf, sowie einen Aus gang. Intern lässt sich ein solcher Verstärker in drei Stufen aufteilen : 1) Der Differenzverstärker stellt den invertierenden- und den nichtinvertierenden Eingang zur Verfügung. Er verstärkt die Dif ferenzspannung zwischen den beiden Eingängen. Der Ausgang des Differenzverstärkers ist mit dem Spannungsverstärker verbunden.
2) Der Spannungsverstärker ist für die hohe Leerlaufverstärkung Vo des Verstärkers verantwortlich. Sein Ausgang ist mit der End stufe verbunden.
3) Die Endstufe weist eine hohe Stromverstärkung auf. Der Ausgang der Endstufe bildet den Ausgang der Verstärkerschaltung. Die Erfindung wurde zunächst entwickelt, um das folgende, grund legende Schaltungsproblem zu lösen:
Um ein analoges Spannungssignal um einen bestimmten Faktor zu verstärken, kann ein Verstärker entweder nichtinvertierend oder invertierend beschältet werden, siehe [1], S. 510. Beim nichtinvertierenden Verstärker weist der Eingang der Ver stärkerschaltung eine hohe Eingangsimpedanz auf, die in einem Bereich von ungefähr 500 Kiloohm und ungefähr 10 Megaohm liegt. Bei einem invertierenden Verstärker weist der Eingang der Ver stärkerschaltung hingegen eine niedrige Eingangsimpedanz in ei- nem Bereich von ungefähr 500 Ohm bis zu ungefähr 100 Kiloohm auf, da sowohl das Eingangssignal, als auch das invertierte Sig nal der Gegenkopplung mit demselben invertierenden Eingang des Verstärkers verbunden werden müssen. Durch den Potentialunter schied fließt bei Aussteuerung ein Ausgleichsstrom zwischen dem Eingang und dem Ausgang der invertierenden Verstärkerschaltung. Dies führt dazu, dass die Signalquelle belastet wird, was zu Verzerrungen führen kann.
Konventionelle Lösungsansätze sind bspw. :
• Den Strom der Gegenkopplung senken, was aber zu Nichtlineari- tät und Instabilität der Schaltung führen kann.
• Einen Impedanzwandler vor den Eingang der invertierenden Ver stärkerschaltung vorschalten. Dies hat einen negativen Ein fluss auf die Bandbreite, die Flankensteilheit, das Rauschver halten und die Signallaufzeit der Gesamtschaltung . • Eine Instrumentenverstärkerschaltung anstatt einer gewöhnli chen Verstärkerschaltung verwenden. Bei dieser Schaltung ist die Gegenkopplung von den beiden Eingängen getrennt, wodurch die Schaltung auch bei invertierendem Betrieb einen hochohmi gen Eingang aufweist. Ein Instrumentenverstärker ist intern aus zwei oder drei einzelnen Verstärkern aufgebaut, wodurch sie eine niedrigere Bandbreite und Flankensteilheit sowie eine höhere Signallaufzeit aufweisen.
All diese Lösungsansätze für dieses schaltungstechnische Problem führen damit zu einer Mehrzahl an Nachteilen, wie eine reduziere Bandbreite, eine reduzierte Flankensteilheit, oder einer erhöh ten Signallaufzeit und einem erhöhten Bauteilaufwand der Schal tung. Es ist daher mit dem aktuellen Stand der Technik nicht möglich, einen invertierenden Verstärker mit denselben Leis tungsdaten herzustellen, die ein nichtinvertierender Verstärker aufweist .
Die Schrift DE 32 32 442 Al beschreibt eine auf einem Halb leiterchip monolithisch integrierte Verstärkerschaltung, die aus zwei getrennten Verstärkern aufgebaut ist. Diese Schaltung weist zwei nichtinvertierende Eingänge, jedoch keinen invertierenden Eingang auf. Der Zweck dieser Schaltung besteht in einer auto matischen Offsetkompensation der Ausgangsspannung. Dazu wird ei ner der beiden Eingänge auf das gewünschte Bezugspotential ge legt. Diese Schrift unterscheidet sich deutlich von der hierin beschriebenen Schaltung, da sie aus zwei getrennten Verstärkern aufgebaut ist und keine invertierenden Eingänge zur Verfügung stellt .
Die Schrift US 4 780 630 beschreibt den Aufbau eines Differenz verstärkers mit vier unabhängigen Eingängen. Die offenbarte Schaltung verfolgt zwei festgelegte Ziele. Zum einen soll sie über die vier Eingänge eine Summen- und Differenzbildung von vier Signalen erlauben. In der zweiten Anwendung wird ein Ein gangspaar aus invertierendem und nichtinvertierendem Eingang als Differenzverstärker-Eingang der Schaltung verwendet. Das zweite Eingangspaar dient allein der Kompensation der Offsetspannung. Diese Schrift unterscheidet sich deutlich von der hierin be schriebenen Schaltung. Zum einen durch ihren Aufbau: Die Schrift offenbart eine Konstantstromquelle und vier Pfade. Die entwi ckelte erfindungsgemäße Schaltung nutzt einen komplementären Aufbau mit jeweils zwei Konstantstromquellen und zwei Pfaden. Eine invertierende Beschaltung ist beispielsweise mit der Schal tung aus dieser Schrift nicht möglich und würde nur ein stark verzerrtes Ausgangssignal liefern. Damit sind die vier Eingänge dieser Schaltung nicht so universell beschaltbar wie die aufge führte Erfindung. Die Schrift gibt auch keinen Hinweis darauf, wie eine Erweiterung des Differenzverstärkers auf sechs und mehr Eingänge zu bilden ist.
Dieser Erfindung liegt die objektive technische Aufgabe zugrunde einen Differenzverstärker bereitzustellen, der eine invertie rende Verstärkerschaltung ermöglicht, die dieselben Leistungs daten bezüglich der hohen Eingangsimpedanz, der Bandbreite, der Flankensteilheit und der Signallaufzeit aufweist, wie eine nichtinvertierender VerstärkerSchaltung .
Diese zuvor genannte objektiv technische Aufgabe wird mit den hierin offenbarten Verfahren gemäß dem Gegenstand des ersten unabhängigen Anspruchs 1 gelöst. Hierauf bezogene Neben- bzw. Unteransprüche geben vorteilhafte Ausgestaltungen bzw. Ausfüh rungsformen wieder. Vorteilhafte Weiterbildungen, welche einzeln oder in beliebiger Kombination realisierbar sind, sind in den abhängigen Ansprüchen dargestellt.
Im Folgenden werden die Begriffe "aufweisen", "umfassen" oder "einschließen" oder beliebige grammatikalische Abweichungen da von in nicht-ausschließlicher Weise verwendet. Dementsprechend können sich diese Begriffe sowohl auf Situationen beziehen, in welchen, neben den durch diese Begriffe eingeführten Merkmalen, keine weiteren Merkmale vorhanden sind, oder auf Situationen, in welchen ein oder mehrere weitere Merkmale vorhanden sind. Bei spielsweise kann sich der Ausdruck "A weist B auf", "A umfasst B" oder "A schließt B ein" sowohl auf die Situation beziehen, in welcher, abgesehen von B, kein weiteres Element in A vorhanden ist (d.h. auf eine Situation, in welcher A ausschließlich aus B besteht) , als auch auf die Situation, in welcher, zusätzlich zu B, ein oder mehrere weitere Elemente in A vorhanden sind, bei spielsweise Element C, Elemente C und D oder sogar weitere Ele mente .
Weiterhin wird darauf hingewiesen, dass die Begriffe „mindestens ein" und „ein oder mehrere" sowie grammatikalische Abwandlungen dieser Begriffe, wenn diese in Zusammenhang mit einem oder meh reren Elementen oder Merkmalen verwendet werden und ausdrücken sollen, dass das Element oder Merkmal einfach oder mehrfach vor gesehen sein kann, in der Regel lediglich einmalig verwendet werden, beispielsweise bei der erstmaligen Einführung des Merk mals oder Elementes. Bei einer nachfolgenden erneuten Erwähnung des Merkmals oder Elementes wird der entsprechende Begriff „min destens ein" oder „ein oder mehrere" in der Regel nicht mehr verwendet, ohne Einschränkung der Möglichkeit, dass das Merkmal oder Element einfach oder mehrfach vorgesehen sein kann.
Weiterhin werden im Folgenden die Begriffe „vorzugsweise", „ins besondere", „beispielsweise (bspw.)" oder ähnliche Begriffe in Verbindung mit optionalen Merkmalen verwendet, ohne dass alter native Aus führungs formen hierdurch beschränkt werden. So sind Merkmale, welche durch diese Begriffe eingeleitet werden, opti onale Merkmale, und es ist nicht beabsichtigt, durch diese Merk male den Schutzumfang der Ansprüche und insbesondere der unab hängigen Ansprüche einzuschränken. So kann die Erfindung, wie der Fachmann erkennen wird, auch unter Verwendung anderer Aus gestaltungen durchgeführt werden. In ähnlicher Weise werden Merkmale, welche durch „in einer Aus führungs form" oder durch „in einer weiteren Aus führungs form" eingeleitet werden, als optio- nale Merkmale verstanden, ohne dass hierdurch alternative Aus gestaltungen oder der Schutzumfang der unabhängigen Ansprüche eingeschränkt werden soll. Weiterhin sollen durch diese einlei tenden Ausdrücke sämtliche Möglichkeiten, hierdurch eingeleitete Merkmale mit anderen Merkmalen zu kombinieren, seien es optio nale oder nicht-optionale Merkmale, unangetastet bleiben.
Allgemeine Beschreibung
Um die oben genannte Aufgabe zu lösen wurde eine neue Art von Differenzverstärker für den Einsatz in komplementären analogen Verstärkerschaltungen entwickelt. Dieses entwickelte Schal tungskonzept verfügt über jeweils zwei bis N invertierende und nichtinvertierende Eingänge, wobei N ein Element der natürlichen Zahlen darstellt. Hierbei sind jeweils alle invertierenden und alle nichtinvertierenden Eingänge gleichberechtigt und so frei beschaltbar, wie bei einem gängigen Differenzverstärker der al leinige invertierende und alleinige nichtinvertierende Eingang. Alle Eingänge sind dabei hochimpedant , wobei hierin unter dem Begriff hochimpedant eine Impedanz zu verstehen ist, die in einem Bereich von ungefähr 500 Kiloohm bis zu 10 Megaohm liegt, und damit näherungsweise unabhängig voneinander. Ein solcher Ver stärker mit vier Eingängen, also zwei invertierenden und zwei nichtinvertierenden Eingängen, ermöglicht es, eine invertierende Verstärkerschaltung mit einer hohen Eingangsimpedanz und den selben Leistungsdaten, die ein nichtinvertierender Verstärker aufweist, aus einem einzelnen Verstärker zu realisieren. Hierzu wird das Gegenkopplungssignal mit einem der beiden invertieren den Eingänge und das Eingangssignal mit dem anderen invertie renden Eingang verbunden, anstatt beide mit demselben invertie renden Eingang zu verbinden. Die Summierung von Eingangs- und Gegenkopplungssignal wird damit von den Eingangssignalen ge trennt im Differenzverstärker durchgeführt. Durch die hohe Ein- gangsimpedanz des Verstärkers führt dies zu näherungsweise der selben hohen Eingangsimpedanz, wie sie ein nichtinvertierender Verstärker aufweist. Da die Erfindung eine parallelgeschaltete Erweiterung eines komplementären Differenzverstärkers be schreibt, führt sie zu keiner effektiven Verschlechterung der Bandbreite, der Flankensteilheit oder der Signallaufzeit, bei einem nur gering erhöhten Bauteilaufwand. Die Realisierung eines solchen Verstärkers mit vier Eingängen und den genannten Eigen schaften erfordert einen komplementären Verstärkeraufbau, wie beispielsweise in [ 2 ] aufgeführt. Eine solche Schaltung wird besonders für Verstärker mit hoher Flankensteilheit eingesetzt. Die Differenzverstärker eines solchen komplementären Verstärkers wird hierbei um zwei zusätzliche Eingänge erweitert, indem den vorhandenen Eingangstransistoren mit Emitterwiderständen je weils ein weiterer Pfad mit Eingangstransistoren und Emitterwi derständen parallelgeschaltet wird. Über die gemeinsamen Strom spiegel summieren sich die Kollektorströme der Eingangstransis- toren und damit effektiv auch die Eingangssignale. Für diese Summenbildung müssen im Differenzverstärker Ströme aufgebracht werden, die durch die hohe Stromverstärkung der Eingangstran- sistoren von den Eingängen entkoppelt sind. Um die Eingangsim pedanz der Differenzverstärker weiter zu erhöhen, ist es mög lich, die Eingangstransistoren durch Darlington- oder Sziklai- Schaltungen zu ersetzen ([1], S.178) . Zur Erweiterung der Dif ferenzverstärker auf 6 Eingänge werden nach demselben Schema abermals Eingangstransistoren mit Emitterwiderständen hinzuge fügt. Nach diesem Schema kann die Anzahl der Eingänge um beliebig viele Vielfache von 2 erweitert werden. Eine höhere Anzahl von Eingängen bedingt eine geringfügige Zunahme des Grundrauschens und der Leistungsaufnahme. Darüber hinaus sind keine negativen Einflüsse bekannt. Weitere Aus führungs formen erfindungsgemäßer Schaltungen weisen Bipolartransistoren auf. Das Schaltungskon zept ist aber auch auf Feldeffekttransistoren anwendbar. Die beiden Stromspiegel der Schaltung können durch beliebig komplexe Formen des Stromspiegels ersetzt werden. Die Konstantstromquel- len des Schaltungskonzeptes können in beliebiger Form realisiert werden .
In einer ersten Aus führungs form umfasst eine erfindungsgemäße elektrische Schaltung für einen komplementären Differenzverstär kers: zwei Differenzeingangsstufen mit einem ersten Anschluss, einem zweiten Anschluss, einem dritten Anschluss, einem vierten Anschluss, einem fünften Anschluss und einem sechsten Anschluss, umfassend: eine erste n-Transistorverschaltung, mit einem ersten Anschluss, einem zweiten Anschluss und einem dritten Anschluss, wobei der dritte Anschluss der ersten n-Transistorverschaltung mit dem ersten Anschluss der Differenzeingangsstufen elektrisch leitfähig verbunden ist; eine erste p-Transistorverschaltung, mit einem ersten Anschluss, einem zweiten Anschluss und einem dritten Anschluss, wobei der dritte Anschluss der ersten p-Tran- sistorverschaltung mit dem dritten Anschluss der Differenzein gangsstufen elektrisch leitfähig verbunden ist, und wobei der zweite Anschluss der ersten n-Transistorverschaltung mit dem zweiten Anschluss der ersten p-Transistorverschaltung und mit dem fünften Anschluss der Differenzeingangsstufen elektrisch leitfähig verbunden ist; eine zweite n-Transistorverschaltung, mit einem ersten Anschluss, einem zweiten Anschluss und einem dritten Anschluss, wobei der dritte Anschluss der zweiten n- Transistorverschaltung mit dem zweiten Anschluss der Differenz eingangsstufen elektrisch leitfähig verbunden ist; eine zweite p-Transistorverschaltung, mit einem ersten Anschluss, einem zweiten Anschluss und einem dritten Anschluss, wobei der dritte Anschluss der zweiten p-Transistorverschaltung mit dem vierten Anschluss der Differenzeingangsstufen elektrisch leitfähig ver bunden ist, und wobei der zweite Anschluss der zweiten n-Tran- sistorverschaltung mit dem zweiten Anschluss der zweiten p-Tran- sistorverschaltung und mit dem sechsten Anschluss der Differenz eingangsstufen elektrisch leitfähig verbunden ist; vier Wider- standsverschaltungen mit jeweils einem ersten Anschluss und ei nem zweiten Anschluss, wobei der erste Anschluss der ersten Wi derstandsverschaltung mit dem ersten Anschluss der ersten n- Transistorverschaltung elektrisch leitfähig verbunden ist, wobei der zweite Anschluss der zweiten Widerstandsverschaltung mit dem ersten Anschluss der zweiten n-Transistorverschaltung elektrisch leitfähig verbunden ist, wobei der erste Anschluss der dritten Widerstandsverschaltung mit dem ersten Anschluss der ersten p- Transistorverschaltung elektrisch leitfähig verbunden ist, und wobei der zweite Anschluss der vierten Widerstandsverschaltung mit dem ersten Anschluss der zweiten p-Transistorverschaltung elektrisch leitfähig verbunden ist; eine negative Spannungsver sorgung, derart eingerichtet, dass eine negative elektrische Spannung bereitstellbar ist und eine positive Spannungsversor gung, derart eingerichtet dass eine positive elektrische Span nung bereitstellbar ist; eine erste Konstantstromquelle, derart eingerichtet, dass ein elektrischer Strom bereitstellbar ist, mit einem ersten Anschluss und einem zweiten Anschluss, wobei der erste Anschluss der ersten Konstantstromquelle mit dem zwei ten Anschluss der ersten Widerstandsverschaltung und dem ersten Anschluss der zweiten Widerstandsverschaltung elektrisch leit fähig verbunden ist, und wobei der zweite Anschluss der ersten Konstantstromquelle mit der negativen Spannungsversorgung elektrisch leitfähig verbunden ist; und eine zweite Konstant stromquelle, derart eingerichtet, dass ein elektrischer Strom bereitstellbar ist, mit einem ersten Anschluss und einem zweiten Anschluss, wobei der erste Anschluss der zweiten Konstantstrom- quelle mit dem zweiten Anschluss der dritten Widerstandsver schaltung und dem ersten Anschluss der vierten Widerstandsver schaltung elektrisch leitfähig verbunden ist, und wobei der zweite Anschluss der zweiten Konstantstromquelle mit der posi tiven Spannungsversorgung elektrisch leitfähig verbunden ist; einen ersten Eingang, einen zweiten Eingang, einen dritten Ein gang und einen vierten Eingang, wobei jeder der Eingänge derart eingerichtet ist, dass durch jeden der Eingänge jeweils ein elektrisches Signal hindurch leitbar ist, wobei der erste Ein gang mit dem fünften Anschluss der ersten Differenzeingangsstufe elektrisch leitfähig verbunden ist, wobei der zweite Eingang mit dem sechsten Anschluss der ersten Differenzeingangsstufe elektrisch leitfähig verbunden ist, wobei der dritte Eingang mit dem fünften Anschluss der zweiten Differenzeingangsstufe elektrisch leitfähig verbunden ist, und wobei der vierte Eingang mit dem sechsten Anschluss der zweiten Differenzeingangsstufe elektrisch leitfähig verbunden ist; einen ersten Ausgang, einen zweiten Ausgang, einen dritten Ausgang und einen vierten Aus gang, wobei jeder der Ausgänge derart eingerichtet ist, dass durch jeden der Ausgänge jeweils ein elektrisches Signal hin durch leitbar ist, wobei der erste Ausgang mit dem ersten An schluss der ersten und zweiten Differenzeingangsstufe elektrisch leitfähig verbunden ist, wobei der zweite Ausgang mit dem dritten Anschluss der ersten und zweiten Differenzeingangsstufe elektrisch leitfähig verbunden ist, wobei der dritte Ausgang mit dem zweiten Anschluss der ersten und zweiten Differenzeingangs stufe elektrisch leitfähig verbunden ist, und wobei der vierte Ausgang mit dem vierten Anschluss der ersten und zweiten Diffe renzeingangsstufe elektrisch leitfähig verbunden ist; einen p- Stromspiegel mit einem ersten Anschluss, einem zweiten Anschluss und einem dritten Anschluss, wobei der erste Anschluss mit der positiven Spannungsversorgung elektrisch leitfähig verbunden ist, wobei der zweite Anschluss mit dem dritten Ausgang und mit dem zweiten Anschluss der ersten und zweiten Differenzeingangs stufe elektrisch leitfähig verbunden ist, und wobei der dritte Anschluss mit dem ersten Ausgang und mit dem ersten Anschluss der ersten und zweiten Differenzeingangsstufe elektrisch leit fähig verbunden ist; und einen n-Stromspiegel mit einem ersten Anschluss, einem zweiten Anschluss und einem dritten Anschluss, wobei der erste Anschluss mit der negativen Spannungsversorgung elektrisch leitfähig verbunden ist, wobei der zweite Anschluss mit dem zweiten Ausgang und mit dem dritten Anschluss der ersten und zweiten Differenzeingangsstufe elektrisch leitfähig verbun den ist, und wobei der dritte Anschluss mit dem vierten Ausgang und mit dem vierten Anschluss der ersten und zweiten Differenz eingangsstufe elektrisch leitfähig verbunden ist. Die erste Aus führungsform stellt einen komplementären Differenzverstärker mit zwei invertierenden und zwei nichtinvertierenden Eingängen dar. Gegenüber einem komplementären Differenzverstärker nach Stand der Technik verfügt diese Ausführungsform über zwei zusätzliche, frei beschaltbare Eingänge. Dies erweitert die Anwendungsmög lichkeiten eines damit ausgerüsteten Verstärkers und ermöglicht auch den Aufbau eines invertierenden Verstärkers mit hoher Ein gangsimpedanz, hoher Bandbreite hoher maximaler Flankensteil heit, bei niedriger Laufzeit.
In einer weiteren, zweiten Aus führungs form einer erfindungsge mäßen elektrischen Schaltung basierend auf der ersten Ausfüh rungsform, ist die n-Transistorverschaltung der Differenzein gangsstufen jeweils mittels eines n-Transistors mit jeweils ei nem ersten Anschluss, einem zweiten Anschluss und einem dritten Anschluss gebildet, wobei der erste Anschluss der n-Transis torverschaltung mit dem ersten Anschluss des n-Transistors elektrisch leitfähig verbunden ist, wobei der zweite Anschluss der n-Transistorverschaltung mit dem zweiten Anschluss des n- Transistors elektrisch leitfähig verbunden ist, und wobei der dritte Anschluss der n-Transistorverschaltung mit dem dritten Anschluss des n-Transistors elektrisch leitfähig verbunden ist; und wobei die p-Transistorverschaltung der Differenzeingangs stufen jeweils mittels eines p-Transistors mit jeweils einem ersten Anschluss, einem zweiten Anschluss und einem dritten An schluss gebildet ist, wobei der erste Anschluss der p-Transis torverschaltung mit dem ersten Anschluss des p-Transistors elektrisch leitfähig verbunden ist, wobei der zweite Anschluss der p-Transistorverschaltung mit dem zweiten Anschluss des p- Transistors elektrisch leitfähig verbunden ist, und wobei der dritte Anschluss der p-Transistorverschaltung mit dem dritten Anschluss des p-Transistors elektrisch leitfähig verbunden ist. Diese zweite Aus führungs form mit einzelnen Eingangstransistoren sorgt für eine geringere Eingangsimpedanz der Schaltung, mit einer geringeren Laufzeit und einer höheren Bandbreite gegenüber der dritten und vierten Aus führungs form.
In einer weiteren, dritten Aus führungs form einer erfindungsge mäßen elektrischen Schaltung basierend auf der ersten Ausfüh rungsform ist die n-Transistorverschaltung der Differenzein gangsstufen jeweils aus einer Darlington-Schaltung, umfassend einen ersten n-Transistor und einen zweiten n-Transistor mit jeweils einem ersten Anschluss, einem zweiten Anschluss und ei nem dritten Anschluss, gebildet, wobei der erste Anschluss des ersten n-Transistors mit dem zweiten Anschluss des zweiten n- Transistors elektrisch leitfähig verbunden ist, wobei der erste Anschluss der n-Transistorverschaltung mit dem ersten Anschluss des zweiten n-Transistors elektrisch leitfähig verbunden ist, wobei der zweite Anschluss der n-Transistorverschaltung mit dem zweiten Anschluss des ersten n-Transistors elektrisch leitfähig verbunden ist, und wobei der dritte Anschluss der n-Transistor- verschaltung jeweils mit dem dritten Anschluss des ersten n- Transistors und zweiten n-Transistors elektrisch leitfähig ver bunden ist; und wobei die p-Transistorverschaltung der Diffe renzeingangsstufen jeweils aus einer Darlington-Schaltung, um fassend einen ersten p-Transistor und einen zweiten p-Transistor mit jeweils einem ersten Anschluss, einem zweiten Anschluss und einem dritten Anschluss, gebildet ist, wobei der erste Anschluss des ersten p-Transistors mit dem zweiten Anschluss des zweiten p-Transistors elektrisch leitfähig verbunden ist, wobei der erste Anschluss der p-Transistorverschaltung mit dem ersten An schluss des zweiten p-Transistors elektrisch leitfähig verbunden ist, wobei der zweite Anschluss der p-Transistorverschaltung mit dem zweiten Anschluss des ersten p-Transistors elektrisch leit fähig verbunden ist, und wobei der dritte Anschluss der p-Tran- sistorverschaltung jeweils mit dem dritten Anschluss des ersten p-Transistors und des zweiten p-Transistors elektrisch leitfähig verbunden ist. Diese dritte Aus führungs form mit Darlington- Schaltungen am Eingang des Differenzverstärkers sorgt für eine höhere Eingangsimpedanz der Schaltung mit einer erhöhten Lauf zeit und einer geringeren Bandbreite gegenüber der zweiten Aus führungsform.
In einer weiteren, vierten Aus führungs form einer erfindungsge mäßen elektrischen Schaltung basierend auf der ersten Ausfüh rungsform ist die n-Transistorverschaltung der Differenzein gangsstufen jeweils aus einer Sziklai-Schaltung, umfassend einen n-Transistor , mit jeweils einem ersten Anschluss, einem zweiten Anschluss und einem dritten Anschluss, und einen p-Transistor, mit jeweils einem ersten Anschluss, einem zweiten Anschluss und einem dritten Anschluss gebildet, wobei der dritte Anschluss des n-Transistors mit dem zweiten Anschluss des p-Transistors elektrisch leitfähig verbunden ist, wobei der erste Anschluss der n-Transistorverschaltung mit dem ersten Anschluss des n- Transistors und dem dritten Anschluss des p-Transistors elektrisch leitfähig verbunden ist, wobei der zweite Anschluss der n-Transistorverschaltung mit dem zweiten Anschluss des n- Transistors elektrisch leitfähig verbunden ist, und wobei der dritte Anschluss der n-Transistorverschaltung mit dem ersten An schluss des p-Transistors elektrisch leitfähig verbunden ist; und wobei die p-Transistorverschaltung der Differenzeingangs stufen jeweils aus einer Sziklai-Schaltung, umfassend einen p- Transistor, mit jeweils einem ersten Anschluss, einem zweiten Anschluss und einem dritten Anschluss, und einen n-Transistor, mit jeweils einem ersten Anschluss, einem zweiten Anschluss und einem dritten Anschluss gebildet ist, wobei der dritte Anschluss des p-Transistors mit dem zweiten Anschluss des n-Transistors elektrisch leitfähig verbunden ist, wobei der erste Anschluss der p-Transistorverschaltung mit dem ersten Anschluss des p- Transistors und dem dritten Anschluss des n-Transistors elektrisch leitfähig verbunden ist, wobei der zweite Anschluss der p-Transistorverschaltung mit dem zweiten Anschluss des p- Transistors elektrisch leitfähig verbunden ist, und wobei der dritte Anschluss der p-Transistorverschaltung mit dem ersten An schluss des n-Transistors elektrisch leitfähig verbunden ist. Diese vierte Aus führungs form mit Sziklai-Schaltungen am Eingang des Differenzverstärkers sorgt für eine höhere Eingangsimpedanz der Schaltung mit einer erhöhten Laufzeit und einer geringeren Bandbreite gegenüber der zweiten Aus führungs form. Die Leistungs daten sind vergleichbar mit der dritten Aus führungs form.
In einer weiteren, fünften Aus führungs form einer erfindungsge mäßen elektrischen Schaltung, basierend auf einer der vorherge henden, zweiten bis vierten Ausführungsformen, ist der p-Strom- spiegel, umfassend einen ersten p-Transistor und einen zweiten p-Transistor mit jeweils einem ersten Anschluss, einem zweiten Anschluss und einem dritten Anschluss, gebildet, wobei der erste Anschluss des p-Stromspiegels jeweils mit dem ersten Anschluss des ersten p-Transistors und des zweiten p-Transistors elektrisch leitfähig verbunden ist, wobei der zweite Anschluss des p-Stromspiegels mit dem dritten Anschluss des zweiten p- Transistors und jeweils mit dem zweiten Anschluss des ersten p- Transistors und des zweiten p-Transistors elektrisch leitfähig verbunden ist, und wobei der dritte Anschluss des p-Stromspie gels mit dem dritten Anschluss des ersten p-Transistors elektrisch leitfähig verbunden ist; und wobei der n-Stromspie- gel, umfassend einen ersten n-Transistor und einen zweiten n- Transistor, mit jeweils einem ersten Anschluss, einem zweiten Anschluss und einem dritten Anschluss, gebildet ist, wobei der erste Anschluss des n-Stromspiegels jeweils mit dem ersten An schluss des ersten n-Transistors und zweiten n-Transistors elektrisch leitfähig verbunden ist, wobei der zweite Anschluss des n-Stromspiegels mit dem dritten Anschluss des ersten n-Tran- sistors elektrisch leitfähig verbunden ist, und wobei der dritte Anschluss des n-Stromspiegels mit dem dritten Anschluss des zweiten n-Transistors und jeweils mit dem zweiten Anschluss des ersten n-Transistors und zweiten n-Transistors elektrisch leit fähig verbunden ist. Der Einsatz von Stromspiegeln mit zwei Transistoren führt gegenüber den folgenden sechsten und siebten Aus führungs formen zu einem reduzierten Bauteilaufwand.
In einer weiteren, sechsten Aus führungs form einer erfindungsge mäßen elektrischen Schaltung basierend auf einer der vorherge henden, zweiten bis vierten Aus führungs formen ist der p-Strom- spiegel aus einem ersten p-Transistor, einem zweiten p-Transis- tor und einem dritten p-Transistor, mit jeweils einem ersten Anschluss, einem zweiten Anschluss und einem dritten Anschluss, gebildet, wobei jeweils der zweite Anschluss des ersten p-Tran- sistors und zweiten p-Transistors mit dem ersten Anschluss des dritten p-Transistors elektrisch leitfähig verbunden sind, wobei der dritte Anschluss des dritten p-Transistors mit der negativen Spannungsversorgung elektrisch leitfähig verbunden ist, wobei der erste Anschluss des p-Stromspiegels jeweils mit dem ersten Anschluss des ersten p-Transistors und des zweiten p-Transistors elektrisch leitfähig verbunden ist, wobei der zweite Anschluss des p-Stromspiegels mit dem zweiten Anschluss des dritten p- Transistors und dem dritten Anschluss des zweiten p-Transistors elektrisch leitfähig verbunden ist, und wobei der dritte An schluss des p-Stromspiegels mit dem dritten Anschluss des ersten p-Transistors elektrisch leitfähig verbunden ist; und wobei der n-Stromspiegel aus einem ersten n-Transistor, einem zweiten n- Transistor und einem dritten n-Transistor, mit jeweils einem ersten Anschluss, einem zweiten Anschluss und einem dritten An schluss, gebildet ist, wobei jeweils der zweite Anschluss des ersten n-Transistors und des zweiten n-Transistors mit dem ers ten Anschluss des dritten n-Transistors elektrisch leitfähig verbunden sind, wobei der dritte Anschluss des dritten n-Tran- sistors mit der positiven Spannungsversorgung elektrisch leit fähig verbunden ist, wobei der erste Anschluss des n-Stromspie- gels mit jeweils dem ersten Anschluss des ersten n-Transistors und des zweiten n-Transistors elektrisch leitfähig verbunden ist, wobei der zweite Anschluss des n-Stromspiegels mit dem dritten Anschluss des ersten n-Transistors elektrisch leitfähig verbunden ist, und wobei der dritte Anschluss des n-Stromspie- gels mit dem zweiten Anschluss des dritten n-Transistors und dem dritten Anschluss des zweiten n-Transistors elektrisch leitfähig verbunden ist. Der Einsatz von 3-Transistor Stromspiegeln führt im Vergleich zu der vorigen Aus führungs form zu einer verbesser ten Linearität und Gleichtaktunterdrückung des Differenzverstär kers .
In einer weiteren, siebten Aus führungs form einer erfindungsge mäßen elektrischen Schaltung, basierend auf einer der vorherge henden, zweiten bis vierten Aus führungs formen ist der p-Strom- spiegel aus einem ersten p-Transistor, einem zweiten p-Transis- tor, einem dritten p-Transistor und einem vierten p-Transistor, mit jeweils einem ersten Anschluss, einem zweiten Anschluss und einem dritten Anschluss, gebildet, wobei jeweils der zweite An schluss des dritten p-Transistors und vierten p-Transistors , mit dem ersten Anschluss des zweiten p-Transistors und dem dritten Anschluss des vierten p-Transistors elektrisch leitfähig ver bunden sind, wobei der erste Anschluss des ersten p-Transistors mit dem dritten Anschluss des dritten p-Transistors elektrisch leitfähig verbunden ist, wobei der zweite Anschluss des ersten p-Transistors, mit dem zweiten Anschluss des zweiten p-Transis tors, mit dem dritten Anschluss des zweiten p-Transistors und dem zweiten Anschluss des p-Stromspiegels elektrisch leitfähig verbunden ist, wobei der erste Anschluss des p-Stromspiegels mit jeweils dem ersten Anschluss des dritten p-Transistors und vier ten p-Transistors elektrisch leitfähig verbunden ist, und wobei der dritte Anschluss des p-Stromspiegels mit dem dritten An schluss des ersten p-Transistors elektrisch leitfähig verbunden ist; und wobei der n-Stromspiegel aus einem ersten n-Transistor, einem zweiten n-Transistor, einem dritten n-Transistor und einem vierten n-Transistor mit jeweils einem ersten Anschluss, einem zweiten Anschluss und einem dritten Anschluss gebildet ist, wo bei jeweils der zweite Anschluss des dritten n-Transistors und vierten n-Transistors, mit dem ersten Anschluss des zweiten n- Transistors und dem dritten Anschluss des vierten n-Transistors elektrisch leitfähig verbunden sind, wobei der erste Anschluss des ersten n-Transistors und dem dritten Anschluss des dritten n-Transistors elektrisch leitfähig verbunden ist, wobei der zweite Anschluss des ersten n-Transistors, mit dem zweiten An schluss des zweiten n-Transistors, mit dem dritten Anschluss des zweiten n-Transistors und dem dritten Anschluss des n-Stromspie- gels elektrisch leitfähig verbunden ist, wobei der erste An schluss des n-Stromspiegels mit jeweils dem ersten Anschluss des dritten n-Transistors und vierten n-Transistors elektrisch leit fähig verbunden ist, und wobei der zweite Anschluss des n-Strom- spiegels mit dem dritten Anschluss des ersten n-Transistors elektrisch leitfähig verbunden ist. Der Einsatz von kaskadierten Stromspiegeln führt zu einer mit der sechsten Aus führungs form vergleichbaren Linearität und Gleichtaktunterdrückung des Dif ferenzverstärkers. Im Gegensatz zur sechsten Aus führungs form wird keine zusätzliche elektrisch leitfähige Verbindung zu einer der Betriebsspannungen benötigt.
In einer weiteren Aus führungs form einer erfindungsgemäßen elektrischen Schaltung, basierend auf einer der fünften bis siebten Ausführungsformen, ist die Anzahl der Differenzeingangs stufen auf eine beliebige Anzahl N größer zwei und die Anzahl der Eingänge auf eine Anzahl von 2N erweitertet, mit einer Lauf variablen x (hierin gilt x e N und 1 < x < N) , wobei N eine natürliche Zahl repräsentiert, wobei x eine natürliche Zahl re präsentiert im Bereich von 1 bis N, wobei die ersten Anschlüsse aller Differenzeingangsstufen miteinander, mit dem dritten An schluss des p-Stromspiegels und mit dem ersten Ausgang der elektrischen Schaltung elektrisch leitfähig verbunden sind, wo bei die zweiten Anschlüsse aller Differenzeingangsstufen mitei nander, mit dem zweiten Anschluss des p-Stromspiegels und mit dem dritten Ausgang der elektrischen Schaltung elektrisch leit fähig verbunden sind, wobei die dritten Anschlüsse aller Diffe renzeingangsstufen miteinander, mit dem zweiten Anschluss des n- Stromspiegels und mit dem zweiten Ausgang der elektrischen Schaltung elektrisch leitfähig verbunden sind, wobei die vierten Anschlüsse aller Differenzeingangsstufen miteinander, mit dem dritten Anschluss des n-Stromspiegels und mit dem vierten Aus gang der elektrischen Schaltung elektrisch leitfähig verbunden sind, wobei jeder ungeradzahliger, (2x-l)-ter Eingang jeweils mit dem fünften Anschluss der x-ten Differenzeingangsstufe elektrisch leitfähig verbunden ist, und wobei jeder geradzah lige, (2x)-ter Eingang jeweils mit dem sechsten Anschluss der x- ten Differenzeingangsstufe elektrisch leitfähig verbunden ist. Durch diese Erweiterung ist es möglich, die Anzahl der inver tierenden und nichtinvertierenden Eingänge paarweise auf eine beliebige Anzahl zu erhöhen. Dabei ergibt sich in Abhängigkeit der gewählten Anzahl ein geringer Einfluss auf Bandbreite, Flan kensteilheit und Laufzeit.
In einer weiteren Aus führungs form einer erfindungsgemäßen elektrischen Schaltung basierend auf der zuvor beschriebenen Aus führungs form liegt N in einem Bereich von 2 bis 30.
Für die nachfolgenden Verschaltungen bzw. Schaltungen wird ein typischer komplementärer Verstärkeraufbau bestehend aus Diffe renzverstärker, Spannungsverstärker und Endstufe verwendet. Als Differenzverstärker wird die erfindungsgemäße Schaltung für ei nen Differenzverstärker verwendet.
Ein mit einer erfindungsgemäßen Schaltung bereitgestellter kom plementärer Verstärker kann als Summierer oder Subtrahierer mit einer beliebigen Anzahl an Eingängen genutzt werden. Hierzu wird wie bei einem nichtinvertierenden Verstärker ([1], S. 510) eine Gegenkopplung zwischen dem Ausgang des Verstärkers und einem beliebigen invertierenden Eingang des Verstärkers gebildet, um den Verstärkungsfaktor der Schaltung zu definieren. Die zu sum mierenden Eingangssignale werden jeweils mit einem der nichtin vertierenden Eingänge des Verstärkers verbunden. Die zu subtra hierenden Eingangssignale werden jeweils mit einem der inver tierenden Eingänge des Verstärkers verbunden, ausgenommen dem invertierenden Eingang, der für die Gegenkopplung genutzt wird. Der Ausgang des Verstärkers bildet den Ausgang der Schaltung. Nicht benötigte Eingänge des Verstärkers können deaktiviert wer den, indem sie mit dem Nullspannungspotential verbunden werden. Durch die hohe Eingangsimpedanz der Erfindung beeinflussen sich dabei die Eingangssignale nicht gegenseitig, wodurch auf eine vorige Impedanzwandlung der Eingangssignale verzichtet werden kann .
Ein mit einer erfindungsgemäßen Schaltung bereitgestellter kom plementärer Verstärker mit vier Eingängen kann als Instrumen tenverstärker eingesetzt werden. Hierzu wird wie bei einem nichtinvertierenden Verstärker ([1], S. 510) eine Gegenkopplung zwischen dem Ausgang des Verstärkers und einem beliebigen in vertierenden Eingang des Verstärkers gebildet, um den Verstär kungsfaktor der Schaltung zu definieren. Einer der nichtinver tierenden Eingänge kann als Anschluss für die Referenzspannung genutzt werden. Das verbleibende Paar aus invertierendem und nichtinvertierendem Eingang des Verstärkers dient als Differen zeingang des Instrumentenverstärkers . Der Ausgang des Verstär kers bildet den Ausgang des Instrumentenverstärkers . Im Gegen satz zu gewöhnlichen Instrumentenverstärkern, die intern aus zwei oder drei Verstärkerschaltungen aufgebaut sind, besteht dieser Instrumentenverstärker aus einem einzelnen Verstärker. Neben dem verringerten Bauteilaufwand resultiert dies in einer höheren Bandbreite, Flankensteilheit und einer reduzierten Sig nallaufzeit. Dies stellt, gegenüber den bisherigen Schaltungs konzepten, eine deutliche Verbesserung dar.
Ein mit einer erfindungsgemäßen Schaltung bereitgestellter kom plementärer Verstärker ermöglicht es, eine Mittelwertbildung aus einer beliebigen Anzahl von Eingangssignalen, z.B. von mehreren Sensorsignalen durchzuführen. Hierzu werden alle Eingangssignale jeweils mit einem nichtinvertierenden Eingang des Verstärkers verbunden und dieselbe Anzahl an invertierenden Eingängen des Verstärkers mit dem Ausgang des Verstärkers. Der Ausgang des Verstärkers bildet den Ausgang der Schaltung. Nicht benötigte Eingänge können deaktiviert werden, indem sie mit dem Nullspan nungspotential verbunden werden. Durch die mehrfache Gegenkopp lung wird somit die Summe aller Eingangsspannungen durch die Anzahl der Eingangsspannungen geteilt, was einer Mittelwertbil dung entspricht. Der Vorteil dieser Schaltung liegt in der hohen Eingangsimpedanz der Eingänge, der hohen Bandbreite, der hohen Flankensteilheit und der geringen Laufzeit, die einem einzelnen Verstärker entspricht.
Ein mit einer erfindungsgemäßen Schaltung bereitgestellter kom plementärer Verstärker ermöglicht es, Abweichungen eines Ein gangssignals bei einer beliebigen, geradzahligen Anzahl 2N von Eingangssignalen festzustellen, z.B. bei mehreren Sensorsigna len. Hierzu wird wie bei einem nichtinvertierenden Verstärker ([1], S. 510) eine Gegenkopplung zwischen dem Ausgang des Ver stärkers und einem beliebigen invertierenden Eingang des Ver stärkers gebildet, um den Verstärkungsfaktor der Schaltung zu definieren. N Eingangssignale werden jeweils mit einem inver tierenden Eingang des Verstärkers verbunden und die verbleiben den N Eingangssignale jeweils mit einem nichtinvertierenden Ein gang des Verstärkers. Der Ausgang des Verstärkers bildet den Ausgang der Schaltung. Nicht benötigte Eingänge können deakti viert werden, indem sie mit dem Nullspannungspotential verbunden werden. Eine solche Schaltung summiert die N Eingangssignale an den nichtinvertierenden Eingängen des Verstärkers auf und sub trahiert davon die Summe der N Eingangssignale an den invertie renden Eingängen des Verstärkers. Das sich daraus bildende Dif ferenzsignal wird um den Verstärkungsfaktor des Verstärkers ver- stärkt. Sind alle Eingangssignale identisch, so beträgt die Aus gangsspannung der Schaltung 0V. Weicht eines der Eingangssignale von den anderen ab, so resultiert dies in einer Ausgangsspannung ungleich 0V. Eine solche Schaltung kann beispielsweise eingangs seitig parallel zu einem Mittelwertbildner eingesetzt werden, um frühzeitig einen Sensordefekt feststellen zu können. Durch die hohe Eingangsimpedanz der Schaltung werden die Eingangssignale kaum beeinflusst und ein Sensordefekt kann in der Laufzeit eines einzelnen Verstärkers festgestellt werden.
Ein mit einer erfindungsgemäßen Schaltung bereitgestellter kom plementärer Verstärker kann auch im Bereich des Analog Computing für mathematische Operationen genutzt werden. Durch die belie bige Anzahl an hochohmigen Eingängen können dabei mehrere Ein gangsgrößen gleichzeitig abgetastet, addiert und subtrahiert werden. Durch den Einsatz von Logarithmierern ist es auch mög lich, Multiplikationen und Divisionen durchzuführen. Auch in diesem Anwendungsbereich liegt der Vorteil des Schaltungskon zeptes in der hohen Eingangsimpedanz und Bandbreite, der Viel zahl der Eingänge und der damit verbundenen Einsparung an Sig nallaufzeit und Bauteilaufwand.
Ein mit einer erfindungsgemäßen Schaltung bereitgestellter kom plementärer Verstärker mit vier oder mehr Eingängen ermöglicht über die unabhängigen, invertierenden und nichtinvertierenden Eingänge, mehrere Gegen- und Mitkopplungen parallel aufzubauen. In den verschiedenen Gegen- und Mitkopplungen können beispiels weise passive Filter verwendet werden, die sich durch die hohe Eingangsimpedanz der Eingänge nicht gegenseitig beeinflussen. Jede Filterstufe ist dabei mit dem niederimpedanten Ausgang des Verstärkers und einem der hochimpedanten invertierenden oder nichtinvertierenden Eingänge verbunden. Da die Eingänge die Fil terschaltungen kaum belasten werden, können diese anhand gängi ger Filtergleichungen ausgelegt werden. Auf diese Weise ist es möglich, beliebig aufwändige aktive Filter mit nur einem ein- zelnen Verstärker aufzubauen. Eingangssignale können hierbei so wohl an nichtinvertierende, als auch an invertierende Eingänge des Verstärkers angeschlossen werden. Der Ausgang des Verstär kers bildet den Ausgang der Schaltung. Nicht benötigte Eingänge können deaktiviert werden, indem sie mit dem Nullspannungspo tential verbunden werden.
Hierin ist unter dem Begriff „Konstantstromquelle" eine elekt rische Einrichtung zu verstehen, die einen konstanten Ausgangs strom zur Verfügung stellt.
Hierin ist unter dem Begriff „Widerstandsverschaltung" eine elektrische Einheit bzw. zumindest ein elektrisches Bauteil zu verstehen, die an ihren Anschlüssen das Verhalten eines elektri schen Widerstands aufweist bzw. einen zuvor bestimmbaren elektrischen Widerstand bereitstellt .
Hierin ist unter dem Begriff „Stromspiegel" eine elektrische Verschaltung zu verstehen, die es ermöglicht, von einem vorhan denen Referenzstrom einen weiteren Strom abzuleiten und stellt somit eine stromgesteuerte Stromquelle dar.
Hierin ist unter dem Begriff „Spannungsversorgung" eine elekt rische Einheit zu verstehen, die eine zuvor bestimmbare elekt rische Spannung zur Verfügung stellt.
Hierin ist unter dem Begriff „n-Transistorverschaltung" eine elektrische Verschaltung zu verstehen, die ein äquivalentes elektrisches Übertragungsverhalten zwischen ihren drei elektri schen Anschlüssen wie ein NPN-Bipolartransistor oder wie ein n- Feldeffekttransistor aufweist.
Hierin ist unter dem Begriff „p-Transistorverschaltung" eine elektrische Verschaltung zu verstehen, die ein äquivalentes elektrisches Übertragungsverhalten zwischen ihren drei elektri schen Anschlüssen wie ein PNP-Bipolartransistor oder wie ein p- Feldeffekttransistor aufweist. Hierin ist unter dem Begriff „n-Transistor" entweder ein NPN- Bipolartransistor oder ein n- Feldeffekttransistor mit jeweils drei Anschlüssen zu verstehen. Dabei werden bei einem NPN-Bipo- lartransistor der erste Anschluss als Emitter, der zweite An schluss als Basis und der dritte Anschluss als Kollektor be zeichnet. Bei einem n-Feldeffekttransistor wird der erste An schluss als Source, der zweite Anschluss als Gate und der dritte Anschluss als Drain bezeichnet.
Hierin ist unter dem Begriff „p-Transistor" ein PNP-Bipolartran- sistor oder ein p- Feldeffekttransistor mit jeweils drei An schlüssen zu verstehen. Dabei werden bei einem PNP-Bipolartran- sistor der erste Anschluss als Emitter, der zweite Anschluss als Basis und der dritte Anschluss als Kollektor bezeichnet. Bei einem n-Feldeffekttransistor wird der erste Anschluss als Source, der zweite Anschluss als Gate und der dritte Anschluss als Drain bezeichnet.
Hierin ist unter dem Begriff „Differenzverstärker" eine elekt rische Verschaltung zu verstehen, die sich am Eingang einer Ver stärkerschaltung befindet und jeweils einen oder mehrere inver tierende- und nichtinvertierende Eingänge zur Verfügung stellt. Bei einem komplementären Aufbau weist ein Differenzverstärker zwei invertierende und zwei nichtinvertierende Ausgänge auf, die mit den Eingängen des Spannungsverstärkers verbunden sind. Ab hängig von der Gleichtaktunterdrückung verstärkt ein Differenz verstärker nur die Differenz zwischen den Eingangssignalen.
Hierin ist unter dem Begriff „Differenzeingangsstufe" eine elektrische Verschaltung zu verstehen, die Teil eines erfin dungsgemäßen Differenzverstärkers ist und jeweils einen einzel nen invertierenden- und einen einzelnen nichtinvertierenden Ein gang zur Verfügung stellt. Zwei oder mehr dieser elektrischen Schaltungen sind Teil eines erfindungsgemäßen Differenzverstär kers . Kurzbeschreibung der Figuren
Weitere Einzelheiten und Merkmale der vorliegenden Erfindung er geben sich aus der nachfolgenden Beschreibung eines bevorzugten Ausführungsbeispiels, insbesondere in Verbindung mit den abhän gigen Ansprüchen. Hierbei können die jeweiligen Merkmale für sich alleine oder zu mehreren in Kombination miteinander ver wirklicht sein. Die Erfindung ist nicht auf die Ausführungsbei spiele bzw. formen beschränkt.
Die Ausführungsbeispiele bzw. -formen sind schematisch in den nachfolgenden Figuren dargestellt. Hierbei bezeichnen gleiche Bezugsziffern in den Figuren gleiche oder funktionsgleiche Ele mente bzw. hinsichtlich ihrer Funktionen einander entsprechende Elemente .
Zur Veranschaulichung und ohne einschränkende Wirkung ergeben sich weitere Merkmale und Vorteile der Erfindung aus der Be schreibung der beigefügten Zeichnungen. Darin zeigen:
Fig. 1 eine schematische Darstellung einer ersten Ausfüh rungsform einer erfindungsgemäßen elektrischen Schal tung eines komplementären Differenzverstärkers mit 4 Eingängen;
Fig. 2 eine schematische Darstellung einer Aus führungs form einer erfindungsgemäßen Differenzeingangsstufe;
Fig. 3 drei schematische Darstellungen (140a - 140c) einer
Aus führungs form einer n-Transistorverschaltung;
Fig. 4 drei schematische Darstellungen (150a - 150c) einer
Aus führungs form einer p-Transistorverschaltung;
Fig. 5 drei schematische Darstellungen (120a - 120c) einer
Aus führungs form eines p-Stromspiegels ;
Fig. 6 drei schematische Darstellungen (130a - 130c) einer
Aus führungs form eines n-Stromspiegels ; Fig. 7 eine schematische Darstellung einer zweiten Ausfüh rungsform einer erfindungsgemäßen elektrischen Schal tung eines komplementären Differenzverstärkers mit N- Eingängen
Detaillierte Beschreibung
Fig. 1 stellt schematisch eine Aufführungsform einer erfindungs gemäßen elektrischen Schaltung 100 für einen komplementären Dif ferenzverstärkers gemäß dem Gegenstand des unabhängigen An spruchs 1 dar. Wie in Fig. 1 schematisch dargestellt, umfasst die elektrische Schaltung 100 zwei Differenzeingangsstufen 110, einen ersten Eingang El, einen zweiten Eingang E2, einen dritten Eingang E3, einen vierten Eingang E4, einen ersten Ausgang Al, einen zweiten Ausgang A2, einen dritten Ausgang A3, einen vierten Ausgang A4, einen p-Stromspiegel 120, einen n-Stromspiegel 130, eine negative und eine positive Spannungsversorgung, -Ub und +Ub .
Die Differenzeingangsstufen 110 stellen jeweils einen ersten An schluss 111, einen zweiten Anschluss 112, einen dritten An schluss 113, einen vierten Anschluss 114, einen fünften An schluss 115 und einen sechsten Anschluss 116 bereit. Die Diffe renzeingangsstufe ist Teil eines erfindungsgemäßen Differenz verstärkers und stellt jeweils einen einzelnen invertierenden- und einen einzelnen nichtinvertierenden Eingang zur Verfügung. Zwei oder mehr dieser elektrischen Schaltungen sind Teil eines erfindungsgemäßen Differenzverstärkers .
Jeder der Eingänge, El, E2 , E3 und E4 , der elektrischen Schaltung 100 für einen komplementären Differenzverstärker ist derart ein gerichtet, dass durch jeden der Eingänge, El, E2 , E3 und E4 , jeweils ein elektrisches Signal hindurch leitbar ist. Dabei ist der erste Eingang El ist mit dem fünften Anschluss 115 der ersten Differenzeingangsstufe 110, der zweite Eingang E2 mit dem sechs ten Anschluss 116 der ersten Differenzeingangsstufe 110, der dritte Eingang E3 mit dem fünften Anschluss 115 der zweiten Differenzeingangsstufe 110 und der vierte Eingang E4 mit dem sechsten Anschluss 116 der zweiten Differenzeingangsstufe 110 elektrisch leitfähig verbunden.
Jeder der Ausgänge, Al, A2 , A3 und A4, der elektrischen Schaltung 100 für einen komplementären Differenzverstärker ist derart ein gerichtet, dass durch jeden der Ausgänge, Al, A2 , A3 und A4, jeweils ein elektrisches Signal hindurch leitbar ist. Dabei ist der erste Ausgang Al mit dem ersten Anschluss 111 der ersten und zweiten Differenzeingangsstufe 110, der zweite Ausgang A2 mit dem dritten Anschluss 113 der ersten und zweiten Differenzein gangsstufe 110, der dritte Ausgang A3 mit dem zweiten Anschluss 112 der ersten und zweiten Differenzeingangsstufe 110 und der vierte Ausgang A4 mit dem vierten Anschluss 114 der ersten und zweiten Differenzeingangsstufe 110 elektrisch leitfähig verbun den .
Der p-Stromspiegel 120 stellt einen ersten Anschluss 121, einen zweiten Anschluss 122 und einen dritten Anschluss 123 bereit. Dabei ist der erste Anschluss 121 mit der positiven Spannungs versorgung +Ub, der zweite Anschluss 122 mit dem dritten Ausgang A3 und mit dem zweiten Anschluss 112 der ersten und zweiten Differenzeingangsstufe 110 und der dritte Anschluss 123 mit dem ersten Ausgang Al und mit dem ersten Anschluss 111 der ersten und zweiten Differenzeingangsstufe 110 elektrisch leitfähig ver bunden .
Der n-Stromspiegel 130 stellt einen ersten Anschluss 131, einen zweiten Anschluss 132 und einen dritten Anschluss 133 bereit. Dabei ist der erste Anschluss 131 mit der negativen Spannungs versorgung -Ub, der zweite Anschluss 132 mit dem zweiten Ausgang A2 und mit dem dritten Anschluss 113 der ersten und zweiten Differenzeingangsstufe 110 und der dritte Anschluss 133 mit dem vierten Ausgang A4 und mit dem vierten Anschluss 114 der ersten und zweiten Differenzeingangsstufe 110 elektrisch leitfähig ver bunden
Ein Stromspiegel stellt eine elektrische Verschaltung dar, die es ermöglicht, von einem vorhandenen Referenzstrom einen weite ren Strom abzuleiten. Sie stellt somit eine stromgesteuerte Stromquelle dar.
Fig. 2 stellt schematisch eine Aufführungsform einer erfindungs gemäßen elektrischen Schaltung 110 für einer Differenzeingangs stufe 110 dar. Wie in Fig. 2 schematisch dargestellt, umfasst die Differenzeingangsstufen 110 jeweils eine erste und eine zweite n-Transistorverschaltung 140, eine erste und eine zweite p-Transistorverschaltung 150, vier Widerstandsverschaltungen 180, eine negative und eine positive Spannungsversorgung, -Ub und +Ub, und eine erste und zweite Konstantstromquelle, 160 und 170.
Die erste n-Transistorverschaltung 140 stellt einen ersten An schluss 141, einen zweiten Anschluss 142 und eine dritten An schluss 143 bereit. Dabei ist der dritte Anschluss 143 der ersten n-Transistorverschaltung 140 mit dem ersten Anschluss 111 der Differenzeingangsstufen 110 elektrisch leitfähig verbunden.
Die erste p-Transistorverschaltung 150 stellt eine ersten An schluss 151, einen zweiten Anschluss 152 und einen dritten An schluss 153 bereit. Dabei sind der dritte Anschluss 153 der ersten p-Transistorverschaltung 150 mit dem dritten Anschluss 113 der Differenzeingangsstufen 110 und der zweite Anschluss 142 der ersten n-Transistorverschaltung 140 mit dem zweiten An schluss 152 der ersten p-Transistorverschaltung 150 und mit dem fünften Anschluss 115 der Differenzeingangsstufen 110 elektrisch leitfähig verbunden. Die zweite n-Transistorverschaltung 140 stellt einen ersten An schluss 141 , einen zweiten Anschluss 142 und einen dritten An schluss 143 bereit. Hierbei ist der dritte Anschluss 143 der zweiten n-Transistorverschaltung 140 mit dem zweiten Anschluss 112 der Differenzeingangsstufen 110 elektrisch leitfähig ver bunden .
Die zweite p-Transistorverschaltung 150 stellt einen ersten An schluss 151 , einen zweiten Anschluss 152 und einen dritten An schluss 153 bereit. Hierbei ist der dritte Anschluss 153 der zweiten p-Transistorverschaltung 150 mit dem vierten Anschluss 114 der Differenzeingangsstufen 110 elektrisch leitfähig ver bunden. Der zweite Anschluss 142 der zweiten n-Transistorver- schaltung 140 ist mit dem zweiten Anschluss 152 der zweiten p- Transistorverschaltung 150 und mit dem sechsten Anschluss 116 der Differenzeingangsstufen 110 elektrisch leitfähig verbunden.
Dabei stellt eine p-Transistorverschaltung eine elektrische Ver schaltung dar, die ein äquivalentes elektrisches Übertragungs verhalten zwischen ihren drei elektrischen Anschlüssen wie ein PNP-Bipolartransistor oder wie ein p- Feldeffekttransistor auf weist, und eine n-Transistorverschaltung eine elektrische Ver schaltung, die ein äquivalentes elektrisches Übertragungsver halten zwischen ihren drei elektrischen Anschlüssen wie ein NPN- Bipolartransistor oder wie ein n- Feldeffekttransistor aufweist.
Die vier Widerstandsverschaltungen 180 stellen jeweils einen ersten Anschluss 181 und einem zweiten Anschluss 182 bereit. Eine Widerstandsverschaltung stellt eine elektrische Einheit bzw. zumindest ein elektrisches Bauteil dar, die an ihren An schlüssen das Verhalten eines elektrischen Widerstands aufweist bzw. einen zuvor bestimmbaren elektrischen Widerstand bereit stellt.
Dabei ist der erste Anschluss 181 der ersten Widerstandsver schaltung 180 mit dem ersten Anschluss 141 der ersten n-Tran- sistorverschaltung 140 , der zweite Anschluss 182 der zweiten Widerstandsverschaltung 180 mit dem ersten Anschluss 141 der zweiten n-Transistorverschaltung 140, der erste Anschluss 181 der dritten Widerstandsverschaltung 180 mit dem ersten Anschluss 151 der ersten p-Transistorverschaltung 150 und der zweite An schluss 182 der vierten Widerstandsverschaltung 180 mit dem ers ten Anschluss 151 der zweiten p-Transistorverschaltung 150 elektrisch leitfähig verbunden.
Die negative Spannungsversorgung -Ub ist derart eingerichtet, dass eine negative elektrische Spannung bereitstellbar ist und die positive Spannungsversorgung +Ub ist derart eingerichtet, dass eine positive elektrische Spannung bereitstellbar ist.
Die erste Konstantstromquelle 160 ist derart eingerichtet, dass ein elektrischer Strom bereitstellbar ist und stellt einen ers ten Anschluss 161 und einen zweiten Anschluss 162 bereit. Dabei ist der erste Anschluss 161 der ersten Konstantstromquelle 160 mit dem zweiten Anschluss 182 der ersten Widerstandsverschaltung 180 und dem ersten Anschluss 181 der zweiten Widerstandsver schaltung 180 elektrisch leitfähig verbunden. Darüber hinaus ist der zweite Anschluss 162 der ersten Konstantstromquelle 160 mit der negativen Spannungsversorgung -Ub elektrisch leitfähig ver bunden .
Die zweite Konstantstromquelle 170 ist derart eingerichtet, dass ein elektrischer Strom bereitstellbar ist und einen ersten An schluss 171 und einem zweiten Anschluss 172 bereitstellt . Dabei ist der erste Anschluss 171 der zweiten Konstantstromquelle 170 mit dem zweiten Anschluss 182 der dritten Widerstandsverschal tung 180 und dem ersten Anschluss 181 der vierten Widerstands verschaltung 180 elektrisch leitfähig verbunden. Darüber hinaus ist der zweite Anschluss 172 der zweiten Konstantstromquelle 170 mit der positiven Spannungsversorgung +Ub elektrisch leitfähig verbunden .
Fig. 3 stellt drei mögliche schematische Aufführungsformen (140a, 140b und 140c) einer erfindungsgemäßen elektrischen Schaltung 140 für eine n-Transistorverschaltung 140 dar. Wie in Fig. 3 schematisch dargestellt, umfasst die erste Ausführungs form 140a einen n-Transistor TN mit einem ersten Anschluss TNa, einen zweiten Anschluss TNb und einen dritten Anschluss TNc, die zweite Ausführungsform 140b umfasst einen ersten und einen zwei ten n-Transistor TN mit jeweils einem ersten Anschluss TNa, einen zweiten Anschluss TNb und einen dritten Anschluss TNc und die dritte Ausführungsform 140c umfasst einen n-Transistor mit einem ersten Anschluss TNa, einen zweiten Anschluss TNb und einen dritten Anschluss TNc und einen p-Transistor TP mit einem ersten Anschluss TPa, einen zweiten Anschluss TPb und einen dritten Anschluss TPc.
Dabei stellt ein n-Transistor TN entweder einen NPN-Bipolartran- sistor oder ein n-Feldeffekttransistor mit jeweils drei An schlüssen dar. Dabei werden bei einem NPN-Bipolartransistor der erste Anschluss TNa als Emitter, der zweite Anschluss TNb als Basis und der dritte Anschluss TNc als Kollektor bezeichnet. Bei einem n-Feldeffekttransistor wird der erste Anschluss TNa als Source, der zweite Anschluss TNb als Gate und der dritte An schluss TNc als Drain bezeichnet.
Dabei stellt ein p-Transistor TP einen PNP-Bipolartransistor o- der ein p-Feldeffekttransistor mit jeweils drei Anschlüssen dar. Dabei werden bei einem PNP-Bipolartransistor der erste Anschluss TPa als Emitter, der zweite Anschluss TPb als Basis und der dritte Anschluss TPc als Kollektor bezeichnet. Bei einem n-Feld effekttransistor wird der erste Anschluss TPa als Source, der zweite Anschluss TPb als Gate und der dritte Anschluss TPc als Drain bezeichnet.
Bei der ersten Ausführungsform 140a ist der erste Anschluss TNa des n-Transistors TN mit dem ersten Anschluss 141 der n-Tran- sistorverschaltung 140a, der zweite Anschluss TNb des n-Transis tors TN mit dem zweiten Anschluss 142 der n-Transistorverschal tung 140a und der dritte Anschluss TNc des n-Transistors TN mit dem dritten Anschluss 143 der n-Transistorverschaltung 140a elektrisch leitfähig verbunden.
Bei der zweiten Ausführungsform 140b ist der erste Anschluss TNa des ersten n-Transistors TN mit dem zweiten Anschluss TNb des zweiten n-Transistors TN und der erste Anschluss TNa des zweiten n-Transistors TN mit dem ersten Anschluss 141 der n-Transistor- verschaltung 140b elektrisch leitfähig verbunden. Der dritte An schluss 143 der n-Transistorverschaltung 140b ist jeweils mit dem dritten Anschluss TNc des ersten und zweiten n-Transistors TN und der zweite Anschluss 142 der n-Transistorverschaltung 140b ist mit dem zweiten Anschluss TNb des ersten n-Transistors TN elektrisch leitfähig verbunden. Die zweite Ausführungsform 140b wird als Darlington-Schaltung bezeichnet. Sie weist eine höhere Verstärkung auf, als die erste Ausführungsform. Diese entspricht dem Produkt der Stromverstärkung beider n-Transisto- ren TN.
Bei der dritten Ausführungsform 140c ist der dritte Anschluss TNc des n-Transistors TN mit dem zweiten Anschluss TPb des p- Transistors TP und der erste Anschluss TPa des p-Transistors TP mit dem dritten Anschluss 143 der n-Transistorverschaltung 140c elektrisch leitfähig verbunden. Der erste Anschluss 141 der n- Transistorverschaltung 140c ist mit dem ersten Anschluss TNa des n-Transistors TN und dem dritten Anschluss TPc des p-Transistors TP elektrisch leitfähig verbunden und der zweite Anschluss 142 der n-Transistorverschaltung 140c ist mit dem zweiten Anschluss TNb des n-Transistors TN elektrisch leitfähig verbunden. Die dritte Ausführungsform 140c wird als Sziklai-Schaltung bezeich net. Sie weist eine höhere Verstärkung auf, als die erste Aus führungsform. Diese entspricht dem Produkt der Stromverstärkung von n-Transistor TN und p-Transistor TP.
Fig. 4 stellt drei mögliche schematische Ausführungsformen (150a, 150b und 150c) einer erfindungsgemäßen elektrischen Schaltung 150 für eine p-Transistorverschaltung 150 dar. Wie in Fig. 4 schematisch dargestellt, umfasst die erste Ausführungs form 150a einen p-Transistor TP mit einem ersten Anschluss TPa, einen zweiten Anschluss TPb und einen dritten Anschluss TPc, die zweite Ausführungsform 150b umfasst einen ersten und einen zwei ten p-Transistor TP mit jeweils einem ersten Anschluss TPa, einen zweiten Anschluss TPb und einen dritten Anschluss TPc und die dritte Ausführungsform 150c umfasst einen p-Transistor mit einem ersten Anschluss TPa, einen zweiten Anschluss TPb und einen dritten Anschluss TPc und einen n-Transistor TN mit einem ersten Anschluss TNa, einen zweiten Anschluss TNb und einen dritten Anschluss TNc.
Dabei stellt ein n-Transistor TN entweder ein NPN-Bipolartran- sistor oder ein n-Feldeffekttransistor mit jeweils drei An schlüssen zu dar. Dabei werden bei einem NPN-Bipolartransistor der erste Anschluss TNa als Emitter, der zweite Anschluss TNb als Basis und der dritte Anschluss TNc als Kollektor bezeichnet. Bei einem n-Feldeffekttransistor wird der erste Anschluss TNa als Source, der zweite Anschluss TNb als Gate und der dritte Anschluss TNc als Drain bezeichnet.
Dabei stellt ein p-Transistor TP ein PNP-Bipolartransistor oder ein p-Feldeffekttransistor mit jeweils drei Anschlüssen dar. Da bei werden bei einem PNP-Bipolartransistor der erste Anschluss TPa als Emitter, der zweite Anschluss TPb als Basis und der dritte Anschluss TPc als Kollektor bezeichnet. Bei einem n-Feld effekttransistor wird der erste Anschluss TPa als Source, der zweite Anschluss TPb als Gate und der dritte Anschluss TPc als Drain bezeichnet.
Bei der ersten Ausführungsform 150a ist der erste Anschluss TPa des p-Transistors TP mit dem ersten Anschluss 151 der p-Tran- sistorverschaltung 150a, der zweite Anschluss TPb des p-Transis tors TP mit dem zweiten Anschluss 152 der p-Transistorverschal- tung 150a und der dritte Anschluss TPc des p-Transistors TP mit dem dritten Anschluss 153 der p-Transistorverschaltung 150a elektrisch leitfähig verbunden.
Bei der zweiten Ausführungsform 150b ist der erste Anschluss TPa des ersten p-Transistors TP mit dem zweiten Anschluss TPb des zweiten p-Transistors TP und der erste Anschluss TPa des zweiten p-Transistors TP mit dem ersten Anschluss 151 der p-Transistor- verschaltung 150b elektrisch leitfähig verbunden. Der dritte An schluss 153 der p-Transistorverschaltung 150b ist jeweils mit dem dritten Anschluss TPc des ersten und zweiten p-Transistors TP und der zweite Anschluss 152 der p-Transistorverschaltung 150b ist mit dem zweiten Anschluss TPb des ersten p-Transistors TP elektrisch leitfähig verbunden. Die zweite Ausführungsform 150b wird als Darlington-Schaltung bezeichnet. Sie weist eine höhere Verstärkung auf, als die erste Ausführungsform. Diese entspricht dem Produkt der Stromverstärkung beider p-Transisto- ren TP.
Bei der dritten Ausführungsform 150c ist der dritte Anschluss TPc des p-Transistors TP mit dem zweiten Anschluss TNb des n- Transistors TN und der erste Anschluss TNa des n-Transistors TN mit dem dritten Anschluss 153 der p-Transistorverschaltung 150c elektrisch leitfähig verbunden. Der erste Anschluss 151 der p- Transistorverschaltung 150c ist mit dem ersten Anschluss TPa des p-Transistors TP und dem dritten Anschluss TNc des n-Transistors TN elektrisch leitfähig verbunden und der zweite Anschluss 152 der p-Transistorverschaltung 150c ist mit dem zweiten Anschluss TPb des p-Transistors TP elektrisch leitfähig verbunden. Die dritte Ausführungsform 150c wird als Sziklai-Schaltung bezeich net. Sie weist eine höhere Verstärkung auf, als die erste Aus führungsform. Diese entspricht dem Produkt der Stromverstärkung von n-Transistor TN und p-Transistor TP.
Fig. 5 stellt drei mögliche schematische Aufführungsformen (120a, 120b und 120c) einer erfindungsgemäßen elektrischen Schaltung 120 für einen p-Stromspiegel 120 dar. Wie in Fig. 5 schematisch dargestellt, umfasst die erste Ausführungsform 120a einen ersten p-Transistor TP und einen zweiten p-Transistor TP mit jeweils einen ersten Anschluss TPa, einen zweiten Anschluss TPb und einen dritten Anschluss TPc, die zweite Ausführungsform 120b um fasst einen ersten p-Transistor TP, einen zweiten p-Transistor TP und einen dritten p-Transistor TP mit jeweils einen ersten Anschluss TPa, einen zweiten Anschluss TPb und einen dritten Anschluss TPc und die dritte Ausführungsform 120c umfasst einen ersten p-Transistor TP, ei nen zweiten p-Transistor TP, einen dritten p-Transistor TP und einen vierten p-Transistor TP mit jeweils einen ersten Anschluss TPa, einen zweiten Anschluss TPb und einen dritten Anschluss TPc.
Bei der ersten Ausführungsform 120a ist der zweite Anschluss 122 des p-Stromspiegels 120a mit dem dritten Anschluss TPc des zwei ten p-Transistors TP und mit jeweils dem zweiten Anschluss TPb des ersten p-Transistors TP und des zweiten p-Transistors TP elektrisch leitfähig verbunden. Der erste Anschluss 121 des p- Stromspiegels 120a ist mit jeweils dem ersten Anschluss TPa des ersten p-Transistors TP und des zweiten p-Transistors TP elektrisch leitfähig verbunden und der dritte Anschluss 123 des p-Stromspiegels 120a ist mit dem dritten Anschluss TPc des ersten p-Transistors TP elektrisch leitfähig verbunden.
Bei der zweiten Ausführungsform 120b ist der zweite Anschluss 122 des p-Stromspiegels 120b mit dem dritten Anschluss TPc des zweiten p-Transistors TP und mit dem zweiten Anschluss TPb des dritten p-Transistors TP elektrisch leitfähig verbunden. Der erste Anschluss 121 des p-Stromspiegels 120b ist mit jeweils dem ersten Anschluss TPa des ersten p-Transistors TP und des zweiten p-Transistors TP elektrisch leitfähig verbunden und der dritte Anschluss 123 des p-Stromspiegels 120b ist mit dem dritten An schluss TPc des ersten p-Transistors TP elektrisch leitfähig verbunden. Der zweite Anschluss TPb des ersten p-Transistors TP ist mit dem zweiten Anschluss TPb des zweiten p-Transistors TP und dem ersten Anschluss TPa des dritten p-Transistors TP elektrisch leitfähig verbunden und der dritte Anschluss TPc des dritten p-Transistors TP ist mit der negativen Spannungsversor gung -Ub elektrisch leitfähig verbunden.
Bei der dritten Ausführungsform 120c ist der zweite Anschluss 122 des p-Stromspiegels 120c mit dem dritten Anschluss TPc des zweiten p-Transistors TP und mit jeweils dem zweiten Anschluss TPb des ersten p-Transistors TP und des zweiten p-Transistors TP elektrisch leitfähig verbunden. Der erste Anschluss 121 des p- Stromspiegels 120c ist mit jeweils dem ersten Anschluss TPa des dritten p-Transistors TP und des vierten p-Transistors TP elektrisch leitfähig verbunden und der dritte Anschluss 123 des p-Stromspiegels 120c ist mit dem dritten Anschluss TPc des ersten p-Transistors TP elektrisch leitfähig verbunden. Der dritte An schluss TPc des dritten p-Transistors TP ist mit dem ersten Anschluss TPa des ersten p-Transistors TP elektrisch leitfähig verbunden und der erste Anschluss TPa des zweiten p-Transistors TP ist mit dem dritten Anschluss TPc des vierten p-Transistors TP und jeweils dem zweiten Anschluss TPb des dritten p-Transis tors TP und des vierten p-Transistors TP elektrisch leitfähig verbunden .
Fig. 6 stellt drei mögliche schematische Aufführungsformen (130a, 130b und 130c) einer erfindungsgemäßen elektrischen Schaltung 130 für eine n-Stromspiegel 130 dar. Wie in Fig. 6 schematisch dargestellt, umfasst die erste Ausführungsform 130a einen ersten n-Transistor TN und einen zweiten n-Transistor TN mit jeweils einen ersten Anschluss TNa, einen zweiten Anschluss TNb und einen dritten Anschluss TNc, die zweite Ausführungsform 130b um fasst einen ersten n-Transistor TN, einen zweiten n-Transistor TN und einen dritten n-Transistor TN mit jeweils einen ersten Anschluss TNa, einen zweiten Anschluss TNb und einen dritten Anschluss TNc und die dritte Ausführungsform 130c umfasst einen ersten n-Transistor TN, ei nen zweiten n-Transistor TN, einen dritten n-Transistor TN und einen vierten n-Transistor TN mit jeweils einen ersten Anschluss TNa, einen zweiten Anschluss TNb und einen dritten Anschluss TNc. Bei der ersten Ausführungsform 130a ist der dritte Anschluss 133 des n-Stromspiegels 130a mit dem dritten Anschluss TNc des zwei ten n-Transistors TN und mit jeweils dem zweiten Anschluss TNb des ersten n-Transistors TN und des zweiten n-Transistors TN elektrisch leitfähig verbunden. Der erste Anschluss 131 des n- Stromspiegels 130a ist mit jeweils dem ersten Anschluss TNa des ersten n-Transistors TN und des zweiten n-Transistors TN elektrisch leitfähig verbunden und der zweite Anschluss 132 des n-Stromspiegels 130a ist mit dem dritten Anschluss TNc des ersten n-Transistors TN elektrisch leitfähig verbunden.
Bei der zweiten Ausführungsform 130b ist der dritte Anschluss 133 des n-Stromspiegels 130b mit dem dritten Anschluss TNc des zweiten n-Transistor TN und mit dem zweiten Anschluss TNb des dritten n-Transistors TN elektrisch leitfähig verbunden. Der erste Anschluss 131 des n-Stromspiegels 130b ist mit jeweils dem ersten Anschluss TNa des ersten n-Transistors TN und des zweiten n-Transistors TN elektrisch leitfähig verbunden und der zweite Anschluss 132 des n-Stromspiegels 130b ist mit dem dritten An schluss TNc des ersten n-Transistors TN elektrisch leitfähig verbunden. Der zweite Anschluss TNb des ersten n-Transistors TN ist mit dem zweiten Anschluss TNb des zweiten n-Transistors TN und dem ersten Anschluss TNa des dritten n-Transistors TN elektrisch leitfähig verbunden und der dritte Anschluss TNc des dritten n-Transistors TN ist mit der positiven Spannungsversor gung +Ub elektrisch leitfähig verbunden.
Bei der dritten Ausführungsform 130c ist der dritte Anschluss 133 des n-Stromspiegels 130c mit dem dritten Anschluss TNc des zweiten n-Transistor TN und mit jeweils dem zweiten Anschluss TNb des ersten n-Transistors TN und des zweiten n-Transistors TN elektrisch leitfähig verbunden. Der erste Anschluss 131 des n- Stromspiegels 130c ist mit jeweils dem ersten Anschluss TNa des dritten n-Transistors TN und des vierten n-Transistors TN elektrisch leitfähig verbunden und der zweite Anschluss 132 des n-Stromspiegels 130c ist mit dem dritten Anschluss TNc des ersten n-Transistors TN elektrisch leitfähig verbunden. Der dritte An schluss TNc des dritten n-Transistors TN ist mit dem ersten Anschluss TNa des ersten n-Transistors TN elektrisch leitfähig verbunden und der erste Anschluss TNa des zweiten n-Transistors TN ist mit dem dritten Anschluss TNc des vierten n-Transistors TN und jeweils dem zweiten Anschluss TNb des dritten n-Transis tors TN und des vierten n-Transistors TN elektrisch leitfähig verbunden .
Fig. 7 stellt schematisch eine Aufführungsform einer erfindungs gemäßen elektrischen Schaltung 800 für einen komplementären Dif ferenzverstärker mit N Differenzeingangsstufen gemäß dem Gegen stand des unabhängigen Anspruchs 8 und 9 dar. Wie in Fig. 7 schematisch dargestellt, umfasst die elektrische Schaltung 800 N Differenzeingangsstufen 110 {N E M (Ί N > 2), 2N Eingänge (einen ersten Eingang El bis 2A/-ten Eingang E (2 N) ) , einen ersten Ausgang Al, einen zweiten Ausgang A2, einen dritten Ausgang A3, einen vierten Ausgang A4, einen p-Stromspiegel 120, einen n-Stromspie- gel 130, eine negative Spannungsversorgung -Ub und eine positive Spannungsversorgung +Ub. Jede der N Eingangsstufen stellt je weils einen ersten Anschluss 111, einen zweiten Anschluss 112, einen dritten Anschluss 113, einen vierten Anschluss 114, einen fünften Anschluss 115 und einen sechsten Anschluss 116. Der p- Stromspiegel 120 stellt einen ersten Anschluss 121, einen zwei ten Anschluss 122 und einen dritten Anschluss 123 und der n- Stromspiegel 130 stellt einen ersten Anschluss 131, einen zwei ten Anschluss 132 und einen dritten Anschluss 133 bereit. Der dritte Anschluss 123 des p-Stromspiegels 120 ist mit dem ersten Ausgang Al und jeweils mit dem ersten Anschluss 111 der N Dif ferenzeingangsstufen 110 elektrisch leitfähig verbunden und der zweite Anschluss 122 des p-Stromspiegels 120 ist mit dem dritten Ausgang A3 und jeweils mit dem zweiten Anschluss 112 der N Dif ferenzeingangsstufen 110 elektrisch leitfähig verbunden. Der erste Anschluss 121 des p-Stromspiegels 120 ist mit der positiven Spannungsversorgung +Ub elektrisch leitfähig verbunden. Die un geradzahligen Eingänge E (2x- 1 ) {x E N] sind jeweils mit dem fünf ten Anschluss 115 der jeweiligen x-ten Differenzeingangsstufe 110 elektrisch leitfähig verbunden und die geradzahligen Ein- gänge E (2x) {x E N] sind jeweils mit dem sechsten Anschluss 116 der jeweiligen x-ten Differenzeingangsstufe 110 elektrisch leit fähig verbunden. Dabei repräsentiert x eine natürliche Zahl im Bereich von 1 bis N und fungiert als eine Laufvariable . Der dritte Anschluss 133 des n-Stromspiegels 130 ist mit dem vierten Ausgang A4 und jeweils mit dem vierten Anschluss 114 der N Dif ferenzeingangsstufen 110 elektrisch leitfähig verbunden und der zweite Anschluss 132 des n-Stromspiegels 130 ist mit dem zweiten Ausgang A2 und jeweils mit dem dritten Anschluss 113 der N Dif ferenzeingangsstufen 110 elektrisch leitfähig verbunden. Der erste Anschluss 131 des n-Stromspiegels 130 ist mit der negativen Spannungsversorgung -Ub elektrisch leitfähig verbunden.
Literaturliste
[1] Tietze, Ulrich; Schenk, Christoph: „Halbleiter-Schal tungstechnik."; 11. Berlin; Heidelberg; New York : Springer-Verlag, 1999. - ISBN 3-540-64192-0
[2] Stonchino, Giovanni: "Ultra-fast Amplifier." In: ELEC
TRONICS WORLD (1995), 10, S. 835-841
Bezugs zeichenli ste
100. eine erste Ausführungsform einer elektrischen Schal tung eines Differenzverstärkers;
110. Differenzeingangsstufe
111. Elektrischer leitfähiger Anschluss von der Differenz eingangsstufe 110
112. Elektrischer leitfähiger Anschluss von der Differenz eingangsstufe 110
113. Elektrischer leitfähiger Anschluss von der Differenz eingangsstufe 110
114. Elektrischer leitfähiger Anschluss von der Differenz eingangsstufe 110
115. Elektrischer leitfähiger Anschluss von der Differenz- eingangsstufe 110
116. Elektrischer leitfähiger Anschluss von der Differenz eingangsstufe 110
120. p-Stromspiegel
121. Elektrischer leitfähiger Anschluss von des p-Strom- Spiegels 120
122. Elektrischer leitfähiger Anschluss von des p-Strom- spiegels 120
123. Elektrischer leitfähiger Anschluss von des p-Strom- spiegels 120
130. n-Stromspiegel
131. Elektrischer leitfähiger Anschluss von des n-Strom- spiegels 130 Elektrischer leitfähiger Anschluss von des n-Strom- spiegels 130
Elektrischer leitfähiger Anschluss von des n-Strom- spiegels 130 n-TransistorverSchaltung
Elektrischer leitfähiger Anschluss der n-Transistor- verschaltung 140
Elektrischer leitfähiger Anschluss der n-Transistor- verschaltung 140
Elektrischer leitfähiger Anschluss der n-Transistor- verschaltung 140 p-TransistorverSchaltung
Elektrischer leitfähiger Anschluss der p-Transistor- verschaltung 150
Elektrischer leitfähiger Anschluss der p-Transistor- verschaltung 150
Elektrischer leitfähiger Anschluss der p-Transistor- verschaltung 150
Erste Konstantstromquelle
Elektrischer leitfähiger Anschluss von der erste Kon stantstromquelle 160
Elektrischer leitfähiger Anschluss von der erste Kon stantstromquelle 160
Zweite Konstantstromquelle
Elektrischer leitfähiger Anschluss von der zweite Kon stantstromquelle 170 172 Elektrischer leitfähiger Anschluss von der zweite Kon stantstromquelle 170
180. Widerstandsverschaltung
181. Elektrischer leitfähiger Anschluss von der Wider- standsverschaltung 180
182. Elektrischer leitfähiger Anschluss von der Wider standsverschaltung 180
TN . n-Transistor, der entweder als ein NPN-Bipolartransis- tor oder als ein n- Feldeffekttransistor mit jeweils drei Anschlüssen realisiert sein kann
TNa . Erster Anschluss des n-Transistors TN, wobei dieser für einen NPN-Bipolartransistor als Emitter und für einen n- Feldeffekttransistor als Source bezeichnet wird TNb . Zweiter Anschluss des n-Transistors TN, wobei dieser für einen NPN-Bipolartransistor als Basis und für ei nen n- Feldeffekttransistor als Gate bezeichnet wird
TNc . Dritter Anschluss des n-Transistors TN, wobei dieser für einen NPN-Bipolartransistor als Kollektor und für einen n- Feldeffekttransistor als Drain bezeichnet wird
TP . p-Transistor, der entweder als ein PNP-Bipolartransis- tor oder als ein p- Feldeffekttransistor mit jeweils drei Anschlüssen realisiert sein kann
TPa . Erster Anschluss des p-Transistors TP, wobei dieser für einen PNP-Bipolartransistor als Emitter und für einen p- Feldeffekttransistor als Source bezeichnet wird
TPb . Zweiter Anschluss des p-Transistors TP, wobei dieser für einen PNP-Bipolartransistor als Basis und für ei nen p- Feldeffekttransistor als Gate bezeichnet wird
TPc . Dritter Anschluss des p-Transistors TP, wobei dieser für einen PNP-Bipolartransistor als Kollektor und für einen p- Feldeffekttransistor als Drain bezeichnet wird
-Ub . Negative Spannungsquelle
+Ub . Positive Spannungsquelle
E1-E4.... Eingänge des Differenzverstärkers
E (x) . x-ter Eingang des Differenzverstärkers Al -A4.... Ausgänge des Differenzverstärkers

Claims

Ansprüche :
1. Elektrische Schaltung (100) für einen komplementären Diffe renzverstärkers, umfassend:
1.1. zwei Differenzeingangsstufen (110) mit einem ersten Anschluss (111) , einem zweiten Anschluss (112) , einem dritten Anschluss (113) , einem vierten Anschluss (114) , einem fünften Anschluss (115) und einem sechs ten Anschluss (116) , umfassend:
1.1.1. eine erste n-Transistorverschaltung (140) mit einem ersten Anschluss (141) , einem zweiten An schluss (142) und einem dritten Anschluss
(143) ,
1.1.1.1. wobei der dritte Anschluss (143) der ersten n-Transistorverschaltung (140) mit dem ersten Anschluss (111) der Differenzeingangsstufen (HO) elektrisch leitfähig verbunden ist;
1.1.2. eine erste p-Transistorverschaltung (150) mit einem ersten Anschluss (151) , einem zweiten An schluss (152) und einem dritten Anschluss
(153) ,
1.1.2.1. wobei der dritte Anschluss (153) der ersten p-Transistorverschaltung (150) mit dem dritten Anschluss (113) der Differenzeingangsstufen (HO) elektrisch leitfähig verbunden ist, und
1.1.2.2. wobei der zweite Anschluss (142) der ersten n-Transistorverschaltung (140) mit dem zweiten Anschluss (152) der ersten p-Transistorverschaltung (150) und mit dem fünften Anschluss (115) der Differenzeingangsstufen (HO) elektrisch leitfähig verbunden ist;
1.1.3. eine zweite n-Transistorverschaltung (140) mit einem ersten Anschluss (141) , einem zweiten An schluss (142) und einem dritten Anschluss
(143) ,
1.1.3.1. wobei der dritte Anschluss (143) der zweiten n-Transistorverschaltung
(140) mit dem zweiten Anschluss (112) der Differenzeingangsstufen (HO) elektrisch leitfähig verbunden ist;
1.1.4. eine zweite p-Transistorverschaltung (150) mit einem ersten Anschluss (151) , einem zweiten An schluss (152) und einem dritten Anschluss
(153) ,
1.1.4.1. wobei der dritte Anschluss (153) der zweiten p-Transistorverschaltung
(150) mit dem vierten Anschluss (114) der Differenzeingangsstufen (HO) elektrisch leitfähig verbunden ist, und
1.1.4.2. wobei der zweite Anschluss (142) der zweiten n-Transistorverschaltung
(140) mit dem zweiten Anschluss (152) der zweiten p-Transistorverschaltung (150) und mit dem sechsten Anschluss (116) der Differenzeingangsstufen (HO) elektrisch leitfähig verbunden ist ; vier Widerstandsverschaltungen (180) mit je weils einem ersten Anschluss (181) und einem zweiten Anschluss (182) ,
1.1.5.1. wobei der erste Anschluss (181) der ersten Widerstandsverschaltung (180) mit dem ersten Anschluss (141) der ersten n-Transistorverschaltung (140) elektrisch leitfähig verbunden ist,
1.1.5.2. wobei der zweite Anschluss (182) der zweiten Widerstandsverschaltung (180) mit dem ersten Anschluss (141) der zweiten n-Transistorverschaltung
(140) elektrisch leitfähig verbunden ist,
1.1.5.3. wobei der erste Anschluss (181) der dritten Widerstandsverschaltung (180) mit dem ersten Anschluss (151) der ersten p-Transistorverschaltung (150) elektrisch leitfähig verbunden ist, und
1.1.5.4. wobei der zweite Anschluss (182) der vierten Widerstandsverschaltung (180) mit dem ersten Anschluss (151) der zweiten p-Transistorverschaltung
(150) elektrisch leitfähig verbunden ist ; eine negative Spannungsversorgung (-Ub) , derart eingerichtet, dass eine negative elektrische Spannung bereitstellbar ist und eine positive Spannungsversorgung (+Ub) , derart eingerich tet, dass eine positive elektrische Spannung bereitstellbar ist; eine erste Konstantstromquelle (160), derart eingerichtet, dass ein elektrischer Strom be reitstellbar ist, mit einem ersten Anschluss (161) und einem zweiten Anschluss (162) ,
1.1.7.1. wobei der erste Anschluss (161) der ersten Konstantstromquelle (160) mit dem zweiten Anschluss (182) der ersten Widerstandsverschaltung (180) und dem ersten Anschluss (181) der zweiten Wi derstandsverschaltung (180) elek trisch leitfähig verbunden ist, und
1.1.7.2. wobei der zweite Anschluss (162) der ersten Konstantstromquelle (160) mit der negativen Spannungsversorgung ( -Ub) elektrisch leitfähig verbunden ist ; und eine zweite Konstantstromquelle (170), derart eingerichtet, dass ein elektrischer Strom be reitstellbar ist, mit einem ersten Anschluss (171) und einem zweiten Anschluss (172) ,
1.1.8.1. wobei der erste Anschluss (171) der zweiten Konstantstromquelle (170) mit dem zweiten Anschluss (182) der drit ten Widerstandsverschaltung (180) und dem ersten Anschluss (181) der vierten Widerstandsverschaltung (180) elek trisch leitfähig verbunden ist, und
1.1.8.2. wobei der zweite Anschluss (172) der zweiten Konstantstromquelle (170) mit der positiven Spannungsversorgung (+Ub) elektrisch leitfähig verbunden ist ; einen ersten Eingang (El), einen zweiten Eingang (E2) , einen dritten Eingang (E3) und einen vierten Eingang (E4) , wobei jeder der Eingänge (El, E2 , E3, E4) derart eingerichtet ist, dass durch jeden der Eingänge (El, E2 , E3, E4) jeweils ein elektrisches Signal hindurch leitbar ist,
1.2.1. wobei der erste Eingang (El) mit dem fünften
Anschluss (115) der ersten Differenzeingangs stufe (110) elektrisch leitfähig verbunden ist,
1.2.2. wobei der zweite Eingang (E2) mit dem sechsten
Anschluss (116) der ersten Differenzeingangs stufe (110) elektrisch leitfähig verbunden ist,
1.2.3. wobei der dritte Eingang (E3) mit dem fünften
Anschluss (115) der zweiten Differenzeingangs stufe (110) elektrisch leitfähig verbunden ist, und
1.2.4. wobei der vierte Eingang (E4) mit dem sechsten
Anschluss (116) der zweiten Differenzeingangs stufe (110) elektrisch leitfähig verbunden ist; einen ersten Ausgang (Al), einen zweiten Ausgang (A2) , einen dritten Ausgang (A3) und einen vierten Ausgang (A4), wobei jeder der Ausgänge (Al, A2 , A3, A4) derart eingerichtet ist, dass durch jeden der Ausgänge (Al, A2 , A3, A4) jeweils ein elektrisches Signal hindurch leitbar ist,
1.3.1. wobei der erste Ausgang (Al) mit dem ersten
Anschluss (111) der ersten und zweiten Diffe renzeingangsstufe (110) elektrisch leitfähig verbunden ist,
1.3.2. wobei der zweite Ausgang (A2) mit dem dritten
Anschluss (113) der ersten und zweiten Diffe renzeingangsstufe (110) elektrisch leitfähig verbunden ist,
1.3.3. wobei der dritte Ausgang (A3) mit dem zweiten
Anschluss (112) der ersten und zweiten Diffe renzeingangsstufe (110) elektrisch leitfähig verbunden ist, und
1.3.4. wobei der vierte Ausgang (A4) mit dem vierten
Anschluss (114) der ersten und zweiten Diffe renzeingangsstufe (110) elektrisch leitfähig verbunden ist; einen p-Stromspiegel (120) mit einem ersten Anschluss (121) , einem zweiten Anschluss (122) und einem dritten Anschluss (123) ,
1.4.1. wobei der erste Anschluss (121) mit der posi tiven Spannungsversorgung (+Ub) elektrisch leitfähig verbunden ist,
1.4.2. wobei der zweite Anschluss (122) mit dem drit ten Ausgang (A3) und mit dem zweiten Anschluss (112) der ersten und zweiten Differenzeingangs stufe (110) elektrisch leitfähig verbunden ist, und
1.4.3. wobei der dritte Anschluss (123) mit dem ersten
Ausgang (Al) und mit dem ersten Anschluss (111) der ersten und zweiten Differenzeingangsstufe (110) elektrisch leitfähig verbunden ist; und
1.5. einen n-Stromspiegel (130) mit einem ersten Anschluss
(131) , einem zweiten Anschluss (132) und einem dritten Anschluss (133) ,
1.5.1. wobei der erste Anschluss (131) mit der nega tiven Spannungsversorgung (-Ub) elektrisch leitfähig verbunden ist,
1.5.2. wobei der zweite Anschluss (132) mit dem zwei ten Ausgang (A2) und mit dem dritten Anschluss
(113) der ersten und zweiten Differenzeingangs stufe (110) elektrisch leitfähig verbunden ist, und
1.5.3. wobei der dritte Anschluss (133) mit dem vier ten Ausgang (A4) und mit dem vierten Anschluss
(114) der ersten und zweiten Differenzeingangs stufe (110) elektrisch leitfähig verbunden ist.
2. Elektrische Schaltung (200) gemäß Anspruch 1,
2.1. wobei die n-Transistorverschaltung (140, 140a) der
Differenzeingangsstufen (110) jeweils mittels eines n- Transistors (TN) mit jeweils einem ersten Anschluss (TNa) , einem zweiten Anschluss (TNb) und einem dritten Anschluss (TNc) gebildet ist,
2.1.1. wobei der erste Anschluss (141) der n-Transis- torverschaltung (140, 140a) mit dem ersten An schluss (TNa) des n-Transistors (TN) elektrisch leitfähig verbunden ist,
2.1.2. wobei der zweite Anschluss (142) der n-Transis- torverschaltung (140, 140a) mit dem zweiten An schluss (TNb) des n-Transistors (TN) elektrisch leitfähig verbunden ist, und
2.1.3. wobei der dritte Anschluss (143) der n-Transis- torverschaltung (140, 140a) mit dem dritten An schluss (TNc) des n-Transistors (TN) elektrisch leitfähig verbunden ist; und wobei die p-Transistorverschaltung (150, 150a) der
Differenzeingangsstufen (110) jeweils mittels eines p-
Transistors (TP) mit jeweils einem ersten Anschluss
(TPa) , einem zweiten Anschluss (TPb) und einem dritten
Anschluss (TPc) gebildet ist,
2.2.1. wobei der erste Anschluss (151) der p-Transis torverschaltung (150, 150a) mit dem ersten An schluss (TPa) des p-Transistors (TP) elektrisch leitfähig verbunden ist,
2.2.2. wobei der zweite Anschluss (152) der p-Transis torverschaltung (150, 150a) mit dem zweiten An schluss (TPb) des p-Transistors (TP) elektrisch leitfähig verbunden ist, und
2.2.3. wobei der dritte Anschluss (153) der p-Transis torverschaltung (150, 150a) mit dem dritten An schluss (TPc) des p-Transistors (TP) elektrisch leitfähig verbunden ist.
3. Elektrische Schaltung (300) gemäß Anspruch 1,
3.1. wobei die n-Transistorverschaltung (140, 140b) der
Differenzeingangsstufen (110) jeweils aus einer Dar- lington-Schaltung, umfassend einen ersten n-Transistor (TN) und einen zweiten n-Transistor (TN) mit jeweils einem ersten Anschluss (TNa) , einem zweiten Anschluss (TNb) und einem dritten Anschluss (TNc) , gebildet ist,
3.1.1. wobei der erste Anschluss (TNa) des ersten n- Transistors (TN) mit dem zweiten Anschluss (TNb) des zweiten n-Transistors (TN) elektrisch leitfähig verbunden ist,
3.1.2. wobei der erste Anschluss (141) der n-Transis- torverschaltung (140, 140b) mit dem ersten An schluss (TNa) des zweiten n-Transistors (TN) elektrisch leitfähig verbunden ist,
3.1.3. wobei der zweite Anschluss (142) der n-Transis- torverschaltung (140, 140b) mit dem zweiten An schluss (TNb) des ersten n-Transistors (TN) elektrisch leitfähig verbunden ist, und
3.1.4. wobei der dritte Anschluss (143) der n-Transis- torverschaltung (140, 140b) jeweils mit dem dritten Anschluss (TNc) des ersten n-Transis tors (TN) und zweiten n-Transistors (TN) elektrisch leitfähig verbunden ist; und
3.2. wobei die p-Transistorverschaltung (150, 150b) der
Differenzeingangsstufen (110) jeweils aus einer Dar- lington-Schaltung, umfassend einen ersten p-Transistor (TP) und einen zweiten p-Transistor (TP) mit jeweils einem ersten Anschluss (TPa) , einem zweiten Anschluss (TPb) und einem dritten Anschluss (TPc) , gebildet ist,
3.2.1. wobei der erste Anschluss (TPa) des ersten p- Transistors (TP) mit dem zweiten Anschluss (TPb) des zweiten p-Transistors (TP) elektrisch leitfähig verbunden ist,
3.2.2. wobei der erste Anschluss (151) der p-Transis- torverschaltung (150, 150b) mit dem ersten An schluss (TPa) des zweiten p-Transistors (TP) elektrisch leitfähig verbunden ist,
3.2.3. wobei der zweite Anschluss (152) der p-Transis- torverschaltung (150, 150b) mit dem zweiten An schluss (TPb) des ersten p-Transistors (TP) elektrisch leitfähig verbunden ist, und
3.2.4. wobei der dritte Anschluss (153) der p-Transis- torverschaltung (150, 150b) jeweils mit dem dritten Anschluss (TPc) des ersten p-Transis tors (TP) und des zweiten p-Transistors (TP) elektrisch leitfähig verbunden ist.
4. Elektrische Schaltung (400) gemäß Anspruch 1,
4.1. wobei die n-Transistorverschaltung (140, 140c) der
Differenzeingangsstufen (110) jeweils aus einer Szi- klai-Schaltung, umfassend einen n-Transistor (TN) , mit jeweils einem ersten Anschluss (TNa) , einem zweiten Anschluss (TNb) und einem dritten Anschluss (TNc) , und einen p-Transistor (TP), mit jeweils einem ersten An schluss (TPa) , einem zweiten Anschluss (TPb) und einem dritten Anschluss (TPc) gebildet ist,
4.1.1. wobei der dritte Anschluss (TNc) des n-Transis- tors (TN) mit dem zweiten Anschluss (TPb) des p-Transistors (TP) elektrisch leitfähig verbun den ist,
4.1.2. wobei der erste Anschluss (141) der n-Transis- torverschaltung (140, 140c) mit dem ersten An schluss (TNa) des n-Transistors (TN) und dem dritten Anschluss (TPc) des p-Transistors (TP) elektrisch leitfähig verbunden ist,
4.1.3. wobei der zweite Anschluss (142) der n-Transis- torverschaltung (140, 140c) mit dem zweiten An schluss (TNb) des n-Transistors (TN) elektrisch leitfähig verbunden ist, und
4.1.4. wobei der dritte Anschluss (143) der n-Transis- torverschaltung (140, 140c) mit dem ersten An schluss (TPa) des p-Transistors (TP) elektrisch leitfähig verbunden ist; und
4.2. wobei die p-Transistorverschaltung (150, 150c) der
Differenzeingangsstufen (110) jeweils aus einer Szi- klai-Schaltung, umfassend einen p-Transistor (TP) , mit jeweils einem ersten Anschluss (TPa), einem zweiten Anschluss (TPb) und einem dritten Anschluss (TPc) , und einen n-Transistor (TN), mit jeweils einem ersten An schluss (TNa) , einem zweiten Anschluss (TNb) und einem dritten Anschluss (TNc) gebildet ist,
4.2.1. wobei der dritte Anschluss (TPc) des p-Transis tors (TP) mit dem zweiten Anschluss (TNb) des n-Transistors (TN) elektrisch leitfähig verbun den ist,
4.2.2. wobei der erste Anschluss (151) der p-Transis- torverschaltung (150, 150c) mit dem ersten An schluss (TPa) des p-Transistors (TP) und dem dritten Anschluss (TNc) des n-Transistors (TN) elektrisch leitfähig verbunden ist,
4.2.3. wobei der zweite Anschluss (152) der p-Transis- torverschaltung (150, 150c) mit dem zweiten An schluss (TPb) des p-Transistors (TP) elektrisch leitfähig verbunden ist, und
4.2.4. wobei der dritte Anschluss (153) der p-Transis- torverschaltung (150, 150c) mit dem ersten An schluss (TNa) des n-Transistors (TN) elektrisch leitfähig verbunden ist.
5. Elektrische Schaltung (500) gemäß einem der vorhergehenden Ansprüche 2 bis 4,
5.1. wobei der p-Stromspiegel (120, 120a), umfassend einen ersten p-Transistor (TP) und einen zweiten p-Transis- tor (TP), mit jeweils einem ersten Anschluss (TPa), einem zweiten Anschluss (TPb) und einem dritten An schluss (TPc) , gebildet ist,
5.1.1. wobei der erste Anschluss (121) des p-Strom- spiegels (120, 120a) jeweils mit dem ersten An schluss (TPa) des ersten p-Transistors (TP) und des zweiten p-Transistors (TP) elektrisch leit fähig verbunden ist,
5.1.2. wobei der zweite Anschluss (122) des p-Strom- spiegels (120, 120a) mit dem dritten Anschluss (TPc) des zweiten p-Transistors (TP) und je weils mit dem zweiten Anschluss (TPb) des ers- ten p-Transistors (TP) und des zweiten p-Tran- sistors (TP) elektrisch leitfähig verbunden ist, und
5.1.3. wobei der dritte Anschluss (123) des p-Strom- spiegels (120, 120a) mit dem dritten Anschluss (TPc) des ersten p-Transistors (TP) elektrisch leitfähig verbunden ist; und
5.2. wobei der n-Stromspiegel (130, 130a), umfassend einen ersten n-Transistor (TN) und einen zweiten n-Transis- tor (TN), mit jeweils einem ersten Anschluss (TNa) , einem zweiten Anschluss (TNb) und einem dritten An schluss (TNc) , gebildet ist,
5.2.1. wobei der erste Anschluss (131) des n-Strom- spiegels (130, 130a) jeweils mit dem ersten An schluss (TNa) des ersten n-Transistors (TN) und zweiten n-Transistors (TN) elektrisch leitfähig verbunden ist,
5.2.2. wobei der zweite Anschluss (132) des n-Strom- spiegels (130, 130a) mit dem dritten Anschluss (TNc) des ersten n-Transistors (TN) elektrisch leitfähig verbunden ist, und
5.2.3. wobei der dritte Anschluss (133) des n-Strom- spiegels (130, 130a) mit dem dritten Anschluss (TNc) des zweiten n-Transistors (TN) und je weils mit dem zweiten Anschluss (TNb) des ers ten n-Transistors (TN) und zweiten n-Transis tors (TN) elektrisch leitfähig verbunden ist.
6. Elektrische Schaltung (600) gemäß einem der vorhergehenden Ansprüche 2 bis 4,
6.1. wobei der p-Stromspiegel (120, 120b) aus einem ersten p-Transistor (TP) , einem zweiten p-Transistor (TP) und einem dritten p-Transistor (TP), mit jeweils einem ersten Anschluss (TPa) , einem zweiten Anschluss (TPb) und einem dritten Anschluss (TPc) , gebildet ist,
6.1.1. wobei jeweils der zweite Anschluss (TPb) des ersten p-Transistors (TP) und zweiten p-Tran- sistors (TP) mit dem ersten Anschluss (TPa) des dritten p-Transistors (TP) elektrisch leitfähig verbunden sind,
6.1.2. wobei der dritte Anschluss (TPc) des dritten p- Transistors (TP) mit der negativen Spannungs versorgung (-Ub) elektrisch leitfähig verbunden ist,
6.1.3. wobei der erste Anschluss (121) des p-Strom- spiegels (120, 120b) jeweils mit dem ersten An schluss (TPa) des ersten p-Transistors (TP) und des zweiten p-Transistors (TP) elektrisch leit fähig verbunden ist,
6.1.4. wobei der zweite Anschluss (122) des p-Strom- spiegels (120, 120b) mit dem zweiten Anschluss (TPb) des dritten p-Transistors (TP) und dem dritten Anschluss (TPc) des zweiten p-Transis tors (TP) elektrisch leitfähig verbunden ist, und
6.1.5. wobei der dritte Anschluss (123) des p-Strom- spiegels (120, 120b) mit dem dritten Anschluss (TPc) des ersten p-Transistors (TP) elektrisch leitfähig verbunden ist; und wobei der n-Stromspiegel (130, 130b) aus einem ersten n-Transistor (TN) , einem zweiten n-Transistor (TN) und einem dritten n-Transistor (TN), mit jeweils einem ersten Anschluss (TNa) , einem zweiten Anschluss (TNb) und einem dritten Anschluss (TNc) , gebildet ist,
6.2.1. wobei jeweils der zweite Anschluss (TNb) des ersten n-Transistors (TN) und des zweiten n-Transistors (TN) mit dem ersten Anschluss (TNa) des dritten n-Transistors (TN) elektrisch leitfähig verbunden sind,
6.2.2. wobei der dritte Anschluss (TNc) des dritten n- Transistors (TN) mit der positiven Spannungs versorgung (+Ub) elektrisch leitfähig verbunden ist,
6.2.3. wobei der erste Anschluss (131) des n-Strom- spiegels (130, 130b) mit jeweils dem ersten An schluss (TNa) des ersten n-Transistors (TN) und des zweiten n-Transistors (TN) elektrisch leit fähig verbunden ist,
6.2.4. wobei der zweite Anschluss (132) des n-Strom- spiegels (130, 130b) mit dem dritten Anschluss (TNc) des ersten n-Transistors (TN) elektrisch leitfähig verbunden ist, und
6.2.5. wobei der dritte Anschluss (133) des n-Strom- spiegels (130, 130b) mit dem zweiten Anschluss (TNb) des dritten n-Transistors (TN) und dem dritten Anschluss (TNc) des zweiten n-Transis tors (TN) elektrisch leitfähig verbunden ist.
7. Elektrische Schaltung (700) gemäß einem der vorhergehenden Ansprüche 2 bis 4,
7.1. wobei der p-Stromspiegel (120, 120c) aus einem ersten p-Transistor (TP) , einem zweiten p-Transistor (TP) , einem dritten p-Transistor (TP) und einem vierten p- Transistor (TP), mit jeweils einem ersten Anschluss (TPa) , einem zweiten Anschluss (TPb) und einem dritten Anschluss (TPc) , gebildet ist,
7.1.1. wobei jeweils der zweite Anschluss (TPb) des dritten p-Transistors (TP) und vierten p-Tran- sistors (TP) , mit dem ersten Anschluss (TPa) des zweiten p-Transistors (TP) und dem dritten Anschluss (TPc) des vierten p-Transistors (TP) elektrisch leitfähig verbunden sind,
7.1.2. wobei der erste Anschluss (TPa) des ersten p- Transistors (TP) mit dem dritten Anschluss (TPc) des dritten p-Transistors (TP) elektrisch leitfähig verbunden ist,
7.1.3. wobei der zweite Anschluss (TPb) des ersten p- Transistors (TP) , mit dem zweiten Anschluss (TPb) des zweiten p-Transistors (TP) , mit dem dritten Anschluss (TPc) des zweiten p-Transis tors (TP) und dem zweiten Anschluss (122) des p-Stromspiegels (120, 120c) elektrisch leitfä hig verbunden ist,
7.1.4. wobei der erste Anschluss (121) des p-Strom- spiegels (120, 120c) mit jeweils dem ersten An schluss (TPa) des dritten p-Transistors (TP) und vierten p-Transistors (TP) elektrisch leit fähig verbunden ist, und
7.1.5. wobei der dritte Anschluss (123) des p-Strom- spiegels (120, 120c) mit dem dritten Anschluss (TPc) des ersten p-Transistors (TP) elektrisch leitfähig verbunden ist; und wobei der n-Stromspiegel (130, 130c) aus einem ersten n-Transistor (TN) , einem zweiten n-Transistor (TN) , einem dritten n-Transistor (TN) und einem vierten n- Transistor (TN) mit jeweils einem ersten Anschluss (TNa) , einem zweiten Anschluss (TNb) und einem dritten Anschluss (TNc) gebildet ist,
7.2.1. wobei jeweils der zweite Anschluss (TNb) des dritten n-Transistors (TN) und vierten n-Tran- sistors (TN) , mit dem ersten Anschluss (TNa) des zweiten n-Transistors (TN) und dem dritten Anschluss (TNc) des vierten n-Transistors (TN) elektrisch leitfähig verbunden sind,
7.2.2. wobei der erste Anschluss (TNa) des ersten n- Transistors (TN) und dem dritten Anschluss (TNc) des dritten n-Transistors (TN) elektrisch leitfähig verbunden ist,
7.2.3. wobei der zweite Anschluss (TNb) des ersten n- Transistors (TN) , mit dem zweiten Anschluss (TNb) des zweiten n-Transistor (TN) , mit dem dritten Anschluss (TNc) des zweiten n-Transis tors (TN) und dem dritten Anschluss (133) des n-Stromspiegels (130, 130c) elektrisch leitfä hig verbunden ist,
7.2.4. wobei der erste Anschluss (131) des n-Strom- spiegels (130, 130c) mit jeweils dem ersten An schluss (TNa) des dritten n-Transistors (TN) und vierten n-Transistors (TN) elektrisch leit fähig verbunden ist, und
7.2.5. wobei der zweite Anschluss (132) des n-Strom- spiegels (130) mit dem dritten Anschluss (TNc) des ersten n-Transistors (TN) elektrisch leit fähig verbunden ist.
8. Elektrische Schaltung (800) basierend auf einer der elektri schen Schaltungen (500, 600, 700) gemäß einem der vorherge henden Ansprüche 5 bis 7, wobei die Anzahl der Differenzein gangsstufen (110) auf eine beliebige Anzahl N größer zwei und die Anzahl der Eingänge auf eine Anzahl von 2N erweiter tet ist, mit einer Laufvariablen x
8.1. wobei N eine natürliche Zahl repräsentiert,
8.2. wobei x eine natürliche Zahl repräsentiert im Bereich von 1 bis N,
8.3. wobei die ersten Anschlüsse (111) aller Differenzein gangsstufen (110) miteinander, mit dem dritten An schluss (123) des p-Stromspiegels (120) und mit dem ersten Ausgang (Al) der elektrischen Schaltung (800) elektrisch leitfähig verbunden sind,
8.4. wobei die zweiten Anschlüsse (112) aller Differenzein gangsstufen (110) miteinander, mit dem zweiten An schluss (122) des p-Stromspiegels (120) und mit dem dritten Ausgang (A3) der elektrischen Schaltung (800) elektrisch leitfähig verbunden sind,
8.5. wobei die dritten Anschlüsse (113) aller Differenzein gangsstufen (110) miteinander, mit dem zweiten An schluss (132) des n-Stromspiegels (130) und mit dem zweiten Ausgang (A2) der elektrischen Schaltung (800) elektrisch leitfähig verbunden sind,
8.6. wobei die vierten Anschlüsse (114) aller Differenzein gangsstufen (110) miteinander, mit dem dritten An schluss (133) des n-Stromspiegels (130) und mit dem vierten Ausgang (A4) der elektrischen Schaltung (800) elektrisch leitfähig verbunden sind,
8.7. wobei jeder ungeradzahliger Eingang (E(2x-1)) jeweils mit dem fünften Anschluss (115) der x-ten Differenz eingangsstufe (110) elektrisch leitfähig verbunden ist, und
8.8. wobei jeder geradzahlige Eingang (E (2x) ) jeweils mit dem sechsten Anschluss (116) der x-ten Differenzein gangsstufe (110) elektrisch leitfähig verbunden ist.
9. Elektrische Schaltung (900) gemäß Anspruch 8,
9.1. wobei N in einem Bereich von 2 bis 30 liegt.
PCT/EP2020/025096 2019-04-16 2020-02-27 Elektronische schaltung für einen differenzverstärker mit mindestens vier eingängen Ceased WO2020211978A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019110021.6A DE102019110021A1 (de) 2019-04-16 2019-04-16 Elektronische Schaltung für einen Differenzverstärker mit mindestens vier Eingängen
DE102019110021.6 2019-04-16

Publications (1)

Publication Number Publication Date
WO2020211978A1 true WO2020211978A1 (de) 2020-10-22

Family

ID=69770852

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2020/025096 Ceased WO2020211978A1 (de) 2019-04-16 2020-02-27 Elektronische schaltung für einen differenzverstärker mit mindestens vier eingängen

Country Status (2)

Country Link
DE (1) DE102019110021A1 (de)
WO (1) WO2020211978A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112653405A (zh) * 2020-12-16 2021-04-13 宁波铼微半导体有限公司 宽带功率放大器及其构造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3232442A1 (de) 1982-09-01 1984-03-01 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Operationsverstaerkeranordnung
US4780630A (en) 1986-06-27 1988-10-25 Commissariat A L'energie Atomique Double differential summing amplifier with four independent inputs
EP0784885A2 (de) * 1995-08-04 1997-07-23 Koninklijke Philips Electronics N.V. Verstärker
US20170249894A1 (en) * 2016-02-26 2017-08-31 Lapis Semiconductor Co., Ltd. Semiconductor device
US20180337646A1 (en) * 2017-05-19 2018-11-22 Novatek Microelectronics Corp. Operational amplifier circuit using variable bias control

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3232442A1 (de) 1982-09-01 1984-03-01 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Operationsverstaerkeranordnung
US4780630A (en) 1986-06-27 1988-10-25 Commissariat A L'energie Atomique Double differential summing amplifier with four independent inputs
EP0784885A2 (de) * 1995-08-04 1997-07-23 Koninklijke Philips Electronics N.V. Verstärker
US20170249894A1 (en) * 2016-02-26 2017-08-31 Lapis Semiconductor Co., Ltd. Semiconductor device
US20180337646A1 (en) * 2017-05-19 2018-11-22 Novatek Microelectronics Corp. Operational amplifier circuit using variable bias control

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
IBRAHIM M A ET AL: "A very high-frequency CMOS self-biasing complementary folded cascode differential difference current conveyor with application examples", THE 2002 45TH. MIDWEST SYMPOSIUM ON CIRCUITS AND SYSTEMS. CONFERENCE PROCEEDINGS. TULSA, OK, AUG. 4 - 7, 2002; [MIDWEST SYMPOSIUM ON CIRCUITS AND SYSTEMS], NEW YORK, NY : IEEE, US, vol. 1, 4 August 2002 (2002-08-04), pages 279 - 282, XP010635205, ISBN: 978-0-7803-7523-9 *
STONCHINO, GIOVANNI: "Ultra-fast Amplifier", ELEC-TRONICS WORLD, vol. 10, 1995, pages 835 - 841
TIETZE, ULRICHSCHENK, CHRISTOPH: "Halbleiter-Schaltungstechnik", vol. 11, 1999, SPRINGER-VERLAG

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112653405A (zh) * 2020-12-16 2021-04-13 宁波铼微半导体有限公司 宽带功率放大器及其构造方法

Also Published As

Publication number Publication date
DE102019110021A1 (de) 2020-10-22

Similar Documents

Publication Publication Date Title
EP0356556B1 (de) Multieingangs-Vier-Quadranten-Multiplizierer
DE102016218529A1 (de) Schaltung und Verfahren für einen Verstärker mit hoher Gleichtaktunterdrückung durch Verwenden einer digital gesteuerten Verstärkungsjustierungsschaltung
DE3309897C2 (de)
DE69625453T2 (de) Verstärker
DE69725277T2 (de) Rauscharmer Verstärker
DE10164382C1 (de) Integrierte Schaltungsanordnung mit einem Transkonduktanzverstärker
DE69315553T2 (de) Differenzverstärkeranordnung
DE10031521B4 (de) Integrierter Schaltkreis mit einem Analogverstärker
DE102019128876A1 (de) Sigma-Delta-Analog-Digital-Wandler mit gmC-VDAC
WO2001086805A1 (de) Stromspiegel und verfahren zum betreiben eines stromspiegels
DE102010027567B4 (de) Tastkopf-System mit verschiedenen Verstärkern für die hochfrequente und niederfrequente Komponente
DE10054540B4 (de) Verstärkerschaltung, insbesondere Leitungstreiber und Verfahren zur Verstärkung eines Signals, insbesondere Verfahren zum Treiben eines Leitungssignals
DE102019110021A1 (de) Elektronische Schaltung für einen Differenzverstärker mit mindestens vier Eingängen
DE102004022991B3 (de) Abtast-Differenzverstärker und Abtast-Verstärker
DE2847098A1 (de) Korrekturschaltungsanordnung fuer einen an einem signaleingang liegenden halbleiterverstaerker
DE3007715A1 (de) Verstaerkerschaltung mit durch eine steuerspannung steuerbarer gesamtverstaerkung
DE102020134270B4 (de) Stromspiegelanordnungen mit reduzierter empfindlichkeit gegenüber pufferversätzen
DE2720614C3 (de) Breitbandverstärker für Fotodioden
DE3724980A1 (de) Spannungswiederholerschaltung fuer eine ohmsche komponente aufweisende last mit kompensation der oberwellenverzerrung
DE60216410T2 (de) Mittelwertbildende Verstärkermatrix
EP0534134B1 (de) Verstärkerschaltung mit Bipolar- und Feldeffekt-Transistoren
DE60034638T2 (de) Verstärkungseinrichtung
EP0822656B1 (de) Schaltungsanordnung mit einem Operationsverstärker
DE1537590B2 (de) Differentialverstärkerschaltung
EP0392062B1 (de) Integrierbare Verstärkerschaltung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20709491

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20709491

Country of ref document: EP

Kind code of ref document: A1