WO2020204456A1 - 발광다이오드 칩 스케일 패키지 및 그의 제조 방법 - Google Patents

발광다이오드 칩 스케일 패키지 및 그의 제조 방법 Download PDF

Info

Publication number
WO2020204456A1
WO2020204456A1 PCT/KR2020/004091 KR2020004091W WO2020204456A1 WO 2020204456 A1 WO2020204456 A1 WO 2020204456A1 KR 2020004091 W KR2020004091 W KR 2020004091W WO 2020204456 A1 WO2020204456 A1 WO 2020204456A1
Authority
WO
WIPO (PCT)
Prior art keywords
pad
emitting diode
light emitting
diode chip
scale package
Prior art date
Application number
PCT/KR2020/004091
Other languages
English (en)
French (fr)
Inventor
민재식
이재엽
박재석
조병구
Original Assignee
(주)라이타이저
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)라이타이저 filed Critical (주)라이타이저
Priority to CN202080026701.6A priority Critical patent/CN113661579A/zh
Priority to US17/600,403 priority patent/US20220199882A1/en
Publication of WO2020204456A1 publication Critical patent/WO2020204456A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • the present invention relates to a chip scale package in which the pad size of a light emitting diode chip is expanded, and a method of manufacturing the same.
  • LEDs Light Emitting Diodes
  • Chip Scale Package As it becomes possible to produce light-emitting diodes that emit white light, they are getting more spotlight.
  • a light emitting diode chip that emits blue light is used in such a light emitting diode chip scale package, and in order to convert the blue light of the light emitting diode chip into any one of white light, red light, and green light, as shown in FIG.
  • the silicon phosphor film 20 is disposed on the surface of 10) in a form enclosing it. That is, the LED chip 10 emitting blue light is wrapped with a silicon phosphor film 20 to convert the color of the light emitted from the LED chip 10 to the outside after emitting light.
  • the conventional LED chip scale package 30 has a very small pad 40 of the LED chip 10 that is electrically connected to an external object, so that the substrate and the LED chip 10 are surface mounted.
  • the process of electrically connecting using mounting technology there was a problem that defects such as open/short occur, and this problem is becoming more and more a problem as the size of the LED chip 10 decreases. to be.
  • FIG. 1 shows that in detail, as shown in FIG.
  • Patent Document 1 Korean Patent Publication No. 2019-0017439 (Name: light emitting device package and light emitting device package module, publication date: 2019.02.20)
  • the present invention has been conceived to solve the above-described problems, and an object of the present invention is to extend the area of the pad formed on the LED chip electrically connected to the substrate, so that the LED chip scale package is electrically connected to the substrate. It is to provide a light emitting diode chip scale package and a manufacturing method thereof capable of solving electrical problems occurring in the process.
  • a light emitting diode chip scale package for achieving the above object includes: a light emitting diode chip 100 having a pad 110 electrically connected to an external object on one surface thereof; A phosphor silicon film 200 surrounding the light emitting diode chip 100 so that the bonding surface 111 of the pad 110 is exposed to the outside; And a metal layer 300 connected to the bonding surface 111 and extending the surface area of the pad 110.
  • the pad 110 includes a pair of pad units 110A disposed spaced apart from each other, and the metal layer 300 includes a pair of metal layer units 300A connected to each of the pad units 110A. It includes, and the separation distance (L2) between the metal layer units (300A) is characterized in that the separation distance (L1) or more between the pad units (110A).
  • the light emitting diode chip 100 is wrapped with the phosphor silicon film 200, the bonding surface 111 of the pad 110 Package forming step (S100) exposing the outside; And a pad expansion step S200 of expanding the pad 110 by bonding the metal layer 300 to the bonding surface 111.
  • the package forming step (S100) includes a frame combining step (S110) of forming a hole 600 by combining the vertical frame 500 with the substrate 400, and the light emitting diode chip 100 on the hole 600.
  • the diode array step (S120) of arranging ), the liquid injection step (S130) of injecting the mixed liquid (200A) into the hole 600, and the mixed liquid (200A) injected into the hole 300 are processed
  • the mixed solution 200A is characterized in that it is a mixture of a phosphor and silicon.
  • the substrate 400 is removed in the substrate removing step (S150), and the phosphor silicon disposed in the groove 111 formed between the exposed one surface of the vertical frame 500 and the pad It characterized in that it comprises a shadow mask bonding step (S210) of bonding the shadow mask 800 to one surface of the film 200.
  • the pad expansion step (S200) may include a metal deposition step (S220) of depositing a metal on one surface of the package plate 700 to which the pad 110 is exposed.
  • the metal deposition in the metal deposition step (S220) is characterized in that the deposition of the metal is carried out in any one of a vacuum deposition method (E-beam) and a sputtering method.
  • the pad expansion step (S200) includes a shadow mask removing step (S230) of removing the shadow mask 800 coupled to the package plate 700, and a frame removing step (S240) of removing the vertical frame (500). It characterized in that it further comprises.
  • the LED chip scale package manufactured using the method of manufacturing the LED chip scale package according to the present invention is capable of minimizing electrical defects caused by the small size of the pad, since the area of the pad formed on the LED can be expanded using a metal layer. There is an advantage.
  • the metal layer is bonded to the lower surface of the LED chip scale package, and the surface area of the LED chip scale package is widened, so that heat generated from the LED chip can be more smoothly discharged.
  • FIG. 1 is a conceptual diagram showing a conventional light emitting diode chip scale package.
  • FIG. 2 is a perspective view showing a light emitting diode chip scale package according to the present invention.
  • FIG. 3 is a cross-sectional view showing a light emitting diode chip scale package according to the present invention.
  • FIG. 4 is a flow chart showing a method of manufacturing a light emitting diode chip scale package according to the present invention.
  • 5 to 8 are process diagrams showing a method of manufacturing a light emitting diode chip scale package according to the present invention.
  • FIG. 2 is a perspective view showing a light emitting diode chip scale package 1000 according to the present invention
  • FIG. 3 is a cross-sectional view showing a light emitting diode chip scale package 1000 according to the present invention.
  • the LED chip scale package 1000 includes a light emitting diode chip 100 having a pad 110 electrically connected to an external object on one surface thereof, and the pad 110.
  • the outer peripheral surface of the LED chip must be wrapped with a phosphor silicon film in order to emit white light to the outside, and at this time, the pad formed on the lower surface of the LED chip
  • the edge portion is wrapped with a phosphor silicon film
  • the portion substantially connected to the substrate is limited to the lower surface of the pad, and there is a problem in that electrical connection is not properly made in the process of mounting the LED chip on the substrate. Since the spacing between the pads formed on the bottom of the LED chip is narrow, the wires connected to the respective pads become closer, and a short circuit also occurs.
  • the surface area of the pad 110 connected to the substrate through the metal layer 300 is increased so that the light emitting diode chip 100 is well electrically connected to an external circuit, and between the conductive lines connected to the pad 110 By allowing the distance to be widened, the incidence of short is also minimized.
  • the pad 110 may be formed of a pair of pad unit units 110A, and the metal layer 300 includes a pair of metal layer units 300A connected to each of the pad units 110A.
  • the length R2 in the width direction of the metal layer unit 300A is longer than the length R1 in the width direction of the pad unit 110A. It is recommended that the separation distance L2 of the metal layer unit 300A is formed wider than the separation distance L1 of the pad unit 110A in order to widen the distance between the conductive wires connected to the pad.
  • the length R2 in the width direction of the metal layer unit 300A is longer than the length R1 in the width direction of the pad unit 110A, so that the metal layer unit 300A can be electrically connected to the substrate more smoothly.
  • the separation distance (L2) between the metal layer units (300A) is longer than the separation distance (L1) between the pad units (110)
  • the current flowing through the metal layer unit (300A) is unnecessary. This is to prevent the occurrence of a short circuit due to the contact flowing out of the route originally intended to flow.
  • a metal layer 300 electrically connected to the pad 110 is formed on the lower surface thereof, and the electrical defect problem can be solved, and the metal layer 300 is As it plays the role of a heat sink and a reflector, heat dissipation efficiency and light efficiency are also improved.
  • the surface area of the metal layer 300 is the sum of the bonding surface 111 of the pad 110 to which the metal layer 300 is attached and the surface area of the phosphor silicon film 200
  • the light emitted to the lower surface of the light emitted from the LED chip 100 is scattered or absorbed from the surface of the substrate to which the LED chip scale package is bonded and wasted Since it is reflected by 300 and is emitted to the top or side, the light efficiency is also increased.
  • FIG. 4 is a flowchart of a method of manufacturing a light emitting diode chip scale package.
  • the LED chip 100 is wrapped with a phosphor silicon film 200, and the bonding surface 111 of the pad 110 is exposed to the outside.
  • S100) and a pad expansion step (S200) of extending the pad 110 by bonding the metal layer 300 to the bonding surface 111, and the package forming step (S100) is performed by a vertical frame on the substrate.
  • the pad expansion step (S200) includes a shadow mask bonding step (S210) in which the metal deposits a stone position by combining a shadow mask, a metal deposition step (S220) in which a metal is deposited on one surface of the package plate to which the shadow mask is combined, and metal deposition. It includes a shadow mask removing step (S230) of removing the shadow mask after, and a frame removing step (S240) of removing the vertical frame.
  • the light emitting diode chip 100 positioned in the hole 600 is enclosed by the administered mixed solution 200A, and heat or light is applied to the liquid mixed solution 200A in the film forming step 140.
  • the mixed solution 200A is removed by applying the mixture and converted into the phosphor silicon film 200, and then the substrate 400 is removed as shown in FIG. 7(g) in the substrate removing step S150.
  • the package plate 700 with the pad 110 exposed to the outside is formed, and in the shadow mask bonding step (S210), the substrate 400 is formed as shown in (i) of FIG. 7.
  • the shadow mask 800 is combined with one surface of the phosphor silicon film 200 positioned in the groove 112 formed between the exposed vertical frame 500 and the pad unit 110A, and then the metal
  • the metal layer 300 is formed by depositing a metal on one side of the package plate 700 as shown in FIG.
  • the shadow mask removing step (S230) The shadow mask 800 located outside the designated area is removed so that the metal layer 300 is located only in a specific area where the shadow mask is not located, as shown in FIG. 8(l) in the frame removing step S240.
  • the LED chip scale package 1000 according to the present invention is manufactured.
  • the metal layer 300 is formed by attaching the evaporating molecules to one surface of the package plate at low temperature after heating the metal in vacuum. It is recommended to be made in any one of a vacuum deposition (Vacuum Evaporation Coating, Vacuum Deposition) method and a sputtering method in which ionized gas atoms collide with one surface of the package plate to form a metal layer 300 on the substrate, and the metal layer ( 300) may be a Cr/Au or Cr/AuSu alloy.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 일 면에 외부 대상물과 전기적으로 연결되는 패드가 형성되는 발광다이오드 칩과, 패드의 결합면이 외부로 노출되도록 발광다이오드 칩을 감싸는 형광체 실리콘 필름과, 결합면과 연결되며 패드의 표면적을 확장하는 금속층으로 구성되는 발광다이오드 칩 스케일 패키지와, 이의 제조방법에 관한 것이다.

Description

발광다이오드 칩 스케일 패키지 및 그의 제조 방법
본 발명은 발광다이오드 칩의 패드 크기가 확장된 칩 스케일 패키지와, 이의 제조 방법에 관한 것이다.
발광다이오드(Light Emitting Diode:LED)는 백열등과 비교하여 수명이 길고, 전력 소비가 적으며, 밝기가 우수하고, 인체에 유해하지 않은 장점이 있어 주목받고 있으며, 특히 칩 스케일 패키지(Chip Scale Package)를 통해 백생광을 발하는 발광다이오드를 생산가능하게 되면서, 더욱 각광받고 있는 실정이다.
일반적으로 이러한 발광다이오드 칩 스케일 패키지에는 청색광을 발광하는 발광다이오드 칩이 사용되며, 발광다이오드 칩의 청색광을 백색광, 적색광, 녹색광 중 어느 하나로 변환하기 위해서, 도 1에 도시된 바와 같이 발광다이오드 칩의(10)의 표면에 실리콘 형광체 필름(20)이 감싸는 형태로 배치된다. 즉 청색광을 발광하는 발광다이오드 칩(10)을 실리콘 형광체 필름(20)이 감싸 발광다이오드 칩(10)에서 발광 후 외부로 방출되는 빛의 색을 변환하여 준 것이다.
그러나, 이러한 종래의 발광다이오드 칩 스케일 패키지(30)는 외부 대상과 전기적으로 연결되는 발광다이오드 칩(10)의 패드(40)가 매우 작아, 기판과 발광다이오드 칩(10)을 표면 실장 기술(Surface Mounting technology)을 이용하여 전기적으로 연결하는 공정에서, Open/Short 등의 불량이 발생하는 문제점을 가지고 있었으며, 이러한 문제는 발광다이오드 칩(10)의 크기가 작아질수록 더욱 큰 문제점으로 부각되고 있는 실정이다. 상세히 설명하면, 도 1에 도시된 바와 같이 종래의 발광다이오드 칩(10)의 경우 패드(40)의 폭 길이(R1)가 짧기 때문에 실질적으로 기판과 전기적으로 연결될 수 있는 면적이 좁아, 기판에 형성된 회로와 전기적 연결이 잘 이루어지지 않는 문제가 있었을 뿐만 아니라, 패드(40)가 기판과 전기적으로 잘 연결 되더라도 패드(40) 사이의 간격(L1)이 좁기 때문에 쇼트가 쉽게 발생하는 문제점 또한 가지고 있었던 것이다.
따라서, 이러한 종래의 발광다이오드 칩 스케일 패키지가 가지는 문제점을 해결할 수 있는 새로운 발광다이오드 칩 스케일 패키지와, 이의 제조 방법의 필요성이 대두되고 있다.
[선행기술문헌]
[특허문헌]
(특허문헌 1) 국내공개특허공보 제2019-0017439호(명칭: 발광소자 패키지 및 발광소자 패키지 모듈, 공개일: 2019.02.20)
본 발명은 상술한 바와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 기판과 전기적으로 연결되는 발광다이오드 칩에 형성된 패드의 면적을 확장하여 발광다이오드 칩 스케일 패키지가 기판에 전기적으로 연결되는 과정에서 발생하는 전기적 문제를 해결 가능한 발광다이오드 칩 스케일 패키지와 이의 제조방법을 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위한 본 발명인 발광다이오드 칩 스케일 패키지는, 일면에 외부 대상물과 전기적으로 연결되는 패드(110)가 형성되는 발광다이오드 칩(100); 상기 패드(110)의 결합면(111)이 외부로 노출되도록 상기 발광다이오드 칩(100)을 감싸는 형광체 실리콘 필름(200); 및 상기 결합면(111)과 연결되며 상기 패드(110)의 표면적을 확장하는 금속층(300);을 포함하는 것을 특징으로 한다.
또한, 상기 패드(110)는 서로 이격 배치되는 한 쌍의 패드 단위체(110A)를 포함하고, 상기 금속층(300)은 각각의 상기 패드 단위체(110A)와 연결되는 한 쌍의 금속층 단위체(300A)를 포함하며, 금속층 단위체(300A)간의 이격거리(L2)는 패드 단위체(110A)간의 이격거리(L1) 이상인 것을 특징으로 한다.
상기한 바와 같은 목적을 달성하기 위한 본 발명인 발광다이오드 칩 스케일 패키지 제조방법은, 상기 형광체 실리콘 필름(200)으로 상기 발광다이오드 칩(100)을 감싸되, 상기 패드(110)의 결합면(111)을 외부로 노출시키는 패키지 형성단계(S100); 및 상기 결합면(111)에 금속층(300)을 결합하여 상기 패드(110)를 확장하는 패드 확장단계(S200);를 포함하는 것을 특징으로 한다.
또한, 상기 패키지 형성단계(S100)는 기판(400)에 수직프레임(500)을 결합하여 홀(600)을 형성하는 프레임 결합단계(S110)와, 상기 홀(600) 상에 발광다이오드 칩(100)을 배열하는 다이오드 배열단계(S120)와, 상기 홀(600) 상에 혼합액(200A)을 주입하는 액 주입단계(S130)와, 홀(300)에 주입된 상기 혼합액(200A)을 가공하여 상기 혼합액(200A)을 형광체 실리콘 필름(200)으로 변환시키는 필름 형성단계(S140)와, 상기 기판(400)을 제거하여 상기 패드(110)가 외부로 노출된 패키지 플레이트(700)를 형성하는 기판 제거단계(S150)를 포함하는 것을 특징으로 한다.
또한, 상기 혼합액(200A)은 형광체와 실리콘의 혼합물인 것을 특징으로 한다.
또한, 상기 패드 확장단계(S200)는 상기 기판 제거단계(S150)에서 상기 기판(400)이 제거되며 노출된 상기 수직프레임(500)의 일면과 패드 사이에 형성된 홈(111)에 위치되는 형광체 실리콘 필름(200)의 일면에 쉐도우 마스크(800)를 결합하는 쉐도우 마스크 결합단계(S210)를 포함하는 것을 특징으로 한다.
또한, 상기 패드 확장단계(S200)는 상기 패드(110)가 노출된 상기 패키지 플레이트(700)의 일면에 금속을 증착하는 금속 증착단계(S220)를 포함하는 것을 특징으로 한다.
또한, 상기 금속 증착단계(S220)에서 상기 금속의 증착은 진공증착법(E-beam)과, 스퍼터링(souttering) 방식 중 어느 하나의 방식으로 이루어지는 것을 특징으로 한다.
또한, 상기 패드 확장단계(S200)는 패키지 플레이트(700)에 결합된 쉐도우 마스크(800)를 제거하는 쉐도우 마스크 제거단계(S230)와, 상기 수직프레임(500)을 제거하는 프레임 제거단계(S240)를 더 포함하는 것을 특징으로 한다.
본 발명인 발광다이오드 칩 스케일 패키지 제조방법을 이용하여 제조된 발광다이오드 칩 스케일 패키지는, 금속층을 이용하여 발광다이오드에 형성된 패드의 면적을 확장 가능하므로, 패드의 크기가 작기 때문에 발생하는 전기적 불량을 최소화 가능한 장점이 있다.
또한, 발광다이오드 칩 스케일 패키지의 하면에 금속층이 결합되며 발광다이오드 칩 스케일 패키지의 표면적이 넓어져 발광다이오드 칩에서 발생하는 열을 보다 원활히 방출 가능한 장점이 있다.
그리고, 발광다이오드 칩의 하면으로 방출되는 빛의 경우 금속층에 입사 후 반사되어 상측 또는 측면으로 방출되므로, 발광다이오드의 광 효율을 극대화 가능한 장점이 있다.
도 1은 종래의 발광다이오드 칩 스케일 패키지를 나타낸 개념도.
도 2는 본 발명에 따른 발광다이오드 칩 스케일 패키지를 나타낸 사시도.
도 3은 본 발명에 따른 발광다이오드 칩 스케일 패키지를 나타낸 단면도.
도 4는 본 발명에 따른 발광다이오드 칩 스케일 패키지 제조방법을 나타낸 순서도.
도 5 내지 도 8은 본 발명에 따른 발광다이오드 칩 스케일 패키지 제조방법을 나타낸 공정도.
본 발명의 실시예들에 대한 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
본 발명의 실시예들을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명의 실시예에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 발광다이오드 칩 스케일 패키지(1000)에 관하여 설명하도록 한다.
도 2는 본 발명에 따른 발광이오드 칩 스케일 패키지(1000)를 나타낸 사시도이고, 도 3은 본 발명에 따른 발광다이오드 칩 스케일 패키지(1000)를 나타낸 단면도이다.
도 2 및 도 3을 참조하여 설명하면, 발광다이오드 칩 스케일 패키지(1000)는 일면에 외부 대상물과 전기적으로 연결되는 패드(110)가 형성되는 발광다이오드 칩(100)과, 상기 패드(110)의 결합면(111)이 외부로 노출되도록 상기 발광다이오드 칩(100)을 감싸는 형광체 실리콘 필름(200)과, 상기 결합면(111)과 연결되며 상기 패드(110)의 표면적을 확장하는 금속층(300)을 포함하여 이루어진다.
상세히 설명하면, 위에서 도 1을 참조하여 설명한 바와 같이 발광다이오드 칩의 경우 외부로 백색광을 발광하기 위하여 발광다이오드 칩의 외주면을 형광체 실리콘 필름으로 감싸는 구조를 가져야 하며, 이때 발광다이오드 칩의 하면에 형성된 패드 또한 가장자리 부분이 형광체 실리콘 필름으로 감싸이게 되므로, 실질적으로 기판과 연결되는 부분은 패드의 하면으로 제한되어, 기판에 발광다이오드 칩을 실장하는 과정에서 전기적 연결이 제대로 이루어지지 않는 문제점이 발생할 뿐만 아니라, 발광다이오드 칩의 저면에 형성되는 패드 간의 간격이 좁아 각각의 패드와 연결되는 도선이 가까워지며 쇼트 또한 발생하게 된다. 따라서 본 발명에서는 상기 금속층(300)을 통해 기판과 연결되는 패드(110)의 표면적을 넓혀 발광다이오드 칩(100)이 외부 회로와 전기적 연결이 잘 이루어지도록 하고, 패드(110)와 연결되는 도선간의 거리가 넓어질 수 있게 하여 쇼트 발생률 또한 최소화 한 것이다.
이때, 상기 패드(110)는 한 쌍의 패드 단위체(110A)가 모여 이루어질 수 있고, 상기 금속층(300)은 각각의 상기 패드 단위체(110A)와 연결되는 한 쌍의 금속층 단위체(300A)를 포함하여 이루어질 수 있으며, 외부로 노출되는 상기 패드 단위체(110A)의 표면적을 확장하기 위하여 금속층 단위체(300A)의 폭방향 길이(R2)는 패드 단위체(110A)의 폭방향 길이(R1)보다 길게 형성되는 것을 권장하고, 패드와 연결되었던 도선간의 거리를 넓히기 위하여 패드 단위체(110A)의 이격거리(L1)보다 금속층 단위체(300A)의 이격거리(L2)가 넓게 형성되는 것을 권장한다.
다시한번 설명하면 금속층 단위체(300A)의 폭방향 길이(R2)를 패드 단위체(110A)의 폭방향 길이(R1)보다 길게 하여, 금속층 단위체(300A)가 보다 원활하게 기판과 전기적으로 연결될 수 있게 하고, 금속층 단위체(300A) 간의 이격거리(L2)를 패드 단위체(110) 간의 이격거리(L1)보다 길게 하여, 금속층 단위체(300A)를 통해 전류가 흐를 시 금속층 단위체(300A)를 통해 흐르는 전류가 불필요한 접촉으로 인해 본래 흐르려는 루트 밖으로 흐르게 되어 쇼트가 발생하게 되는 것을 방지 한 것이다.
아울러, 본 발명인 발광다이오드 칩 스케일 패키지(1000)는 위에서 설명한 바와 같이 하면에 패드(110)와 전기적으로 연결되는 금속층(300)이 형성되며 전기적 불량 문제를 해결할 수 있을 뿐만 아니라, 금속층(300)이 방열판의 역할과 반사판의 역할을 하게 되면서 방열효율과 광효율을 또한 향상된다. 상세히 설명하면, 상기 금속층(300)을 하면에 형성 시 금속층(300)의 표면적이 금속층(300)이 부착되는 패드(110)의 결합면(111)과 형광체 실리콘 필름(200)의 표면적을 합한 면적보다 넓어지게 되어 방열 효율이 증대될 뿐만 아니라, 상기 발광다이오드 칩(100)에서 방출되는 광 중 하면으로 방출되어 발광다이오드 칩 스케일 패키지가 결합되는 기판의 표면에서 산란되거나 흡수되며 낭비되었던 광이, 금속층(300)에 의해 반사되어 상측 또는 측면으로 방출되게 되므로 광 효율 또한 증대되는 것이다.
이하에서는 도면을 참조하여 위에서 설명한 발광다이오드 칩 스케일 패키지(1000)를 제조하는 방법에 관하여 설명하도록 한다.
도 4에는 발광다이오드 칩 스케일 패키지 제조 방법의 순서도가 도시되어 있다.
도 4를 참조하면, 발광다이오드 칩 스케일 패키지의 제조는 형광체 실리콘 필름(200)으로 발광다이오드 칩(100)을 감싸되, 패드(110)의 결합면(111)을 외부로 노출시키는 패키지 형성단계(S100)와, 상기 결합면(111)에 금속층(300)을 결합하여 상기 패드(110)를 확장하는 패드 확장단계(S200)를 포함하여 이루어지며, 상기 패키지 형성단계(S100)는 기판에 수직프레임을 결합하여 홀을 형성하는 프레임 결합단계(S110)와, 홀 상에 발광다이오드 칩을 배열하는 다이오드 배열단계(S120)와, 홀 상에 혼합액을 주입하는 액 주입단계(S130)와, 홀에 주입된 혼합액을 가공하여 혼합액을 형광체 실리콘 필름으로 변환시키는 필름 형성단계(S140)와, 기판을 제거하여 패드가 외부로 노출된 패키지 플레이트를 형성하는 기판 제거단계(S150)를 포함하고, 상기 패드 확장단계(S200)는 쉐도우 마스크를 결합하여 금속이 증착돌 위치를 제한하는 쉐도우 마스크 결합단계(S210)와, 쉐도우 마스크가 결합된 패키지 플레이트의 일면에 금속을 증착하는 금속 증착단계(S220)와, 금속 증착 후 쉐도우 마스크를 제거하는 쉐도우 마스크 제거단계(S230)와, 수직프레임을 제거하는 프레임 제거단계(S240)를 포함하여 이루어진다.
도 5 내지 도 8에 도시된 공정도를 참조하여 상세히 설명하면, 상기 프레임 결합단계(S110)에서 도 5의 (a)에 도시된 바와 같이 기판(400)에 수직프레임(500)을 안착시킨 후, 도 5의 (b)에 도시된 바와 같이 기판(400)과 수직프레임(500)을 결합하여, 수직프레임(500) 사이에 홀(600)을 형성하여 주고, 상기 다이오드 배열단계(S120)에서 도 5의 (c)에 도시된 바와 같이 각각의 상기 홀(600) 의 중앙에 발광다이오드 칩(100)을 위치시켜 패드(110)의 결합면(111)이 기판(400)과 접하도록 하고, 상기 액 주입단계(S130)에서 도 6의 (d)에 도시된 바와 같이 각각의 상기 홀(600)에 하나 이상의 형광체와 실리콘을 혼합하여 제조한 혼합액(200A)을 투여하여, 도 6의 (e)에 도시된 바와 같이 홀(600)에 위치된 상기 발광다이오드 칩(100)을 투여된 혼합액(200A)이 감싸도록 하며, 상기 필름 형성단계(140)에서 열 또는 빛을 액체상의 혼합액(200A)에 인가하여 줌으로써 혼합액(200A)이 결하되며 형광체 실리콘 필름(200)으로 변환시킨 후, 상기 기판 제거단계(S150)에서 도 7의 (g)에 도시된 바와 같이 기판(400)을 제거하여 도 7의 (h)에 도시된 바와 같이 상기 패드(110)가 외부로 노출된 패키지 플레이트(700)를 형성하고, 상기 쉐도우 마스크 결합단계(S210)에서 도 7의 (i)에 도시된 바와 같이 기판(400)이 제거되며 노출된 수직프레임(500)의 일면과 패드 단위체(110A) 사이에 형성된 홈(112)에 위치되는 형광체 실리콘 필름(200)의 일면에 쉐도우 마스크(800)를 결합하여, 이후 상기 금속 증착단계(S220)에서 도 8의 (j)에 도시된 바와 같이 패키지 플레이트(700)의 일면에 금속을 증착하여 금속층(300) 형성 시, 금속층(300)이 지정된 영역에 형성되어 패드(110)와 연결되게 하며, 상기 쉐도우 마스크 제거단계(S230)에서 도 8의 (k)에 도시된 바와 같이 지정된 영역 이외에 위치된 쉐도우 마스크(800)를 제거하여 금속층(300)이 쉐도우 마스크가 위치되지 않았던 특정 영역에만 위치되게 하며, 상기 프레임 제거단계(S240)에서 도 8의 (l)에 도시된 바와 같이 상기 수직프레임(500)을 제거하여 본 발명에 따른 발광다이오드 칩 스케일 패키지(1000)가 제조되는 것이다.
그리고, 상기 금속 증착단계(S220)에서 진행되는 금속의 증착은 금속층이 매우 얇게 형성되어야 하므로, 진공 중에서 금속을 가열한 후 증발하는 분자들을 저온의 패키지 플레이트 일면에 부착시켜 금속층(300)을 형성하는 진공증착(Vacuum Evaporation Coating, Vacuum Deposition)방식과, 이온화된 가스 원자를 패키지 플레이트의 일면에 충돌시켜 기판에 금속층(300)을 형성하는 스퍼터링 방식 중 어느 하나의 방식으로 이루어지는 것을 권장하며, 상기 금속층(300)은 Cr/Au 또는 Cr/AuSu 합금일 수 있다.
본 발명은 상기한 실시예에 한정되지 아니하며, 적용범위가 다양함은 물론이고, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이다.
[부호의 설명]
100 : 발광다이오드 칩
110 : 패드
110A : 패드 단위체
111 : 결합면
200 : 형광체 실리콘 필름
200A : 혼합액
300 : 금속층
300A : 금속층 단위체
400 : 기판
500 : 수직프레임
600 : 홀
700 : 패키지 플레이트
800 : 쉐도우 마스크
S100 : 패키지 형성단계
S110 : 프레임 결합단계
S120 : 다이오드 배열단계
S130 : 액 주입단계
S140 : 필름 형성단계
S150 : 기판 제거단계
S200 : 패드 확장단계
S210 : 쉐도우 마스크 결합단계
S220 : 금속 증착단계
S230 : 쉐도우 마스크 제거단계
S240 : 프레임 제거단계

Claims (9)

  1. 일면에 외부 대상물과 전기적으로 연결되는 패드(110)가 형성되는 발광다이오드 칩(100);
    상기 패드(110)의 결합면(111)이 외부로 노출되도록 상기 발광다이오드 칩(100)을 감싸는 형광체 실리콘 필름(200); 및
    상기 결합면(111)과 연결되며 상기 패드(110)의 표면적을 확장하는 금속층(300);을 포함하는 것을 특징으로 하는, 발광다이오드 칩 스케일 패키지.
  2. 제 1항에 있어서,
    상기 패드(110)는 서로 이격 배치되는 한 쌍의 패드 단위체(110A)를 포함하고, 상기 금속층(300)은 각각의 상기 패드 단위체(110A)와 연결되는 한 쌍의 금속층 단위체(300A)를 포함하며, 금속층 단위체(300A)간의 이격거리(L2)는 패드 단위체(110A)간의 이격거리(L1) 이상인 것을 특징으로 하는, 발광다이오드 칩 스케일 패키지.
  3. 제 1항 또는 제 2항의 발광다이오드 칩 스케일 패키지를 제조하는 발광다이오드 칩 스케일 패키지 제조 방법에 있어서,
    상기 형광체 실리콘 필름(200)으로 상기 발광다이오드 칩(100)을 감싸되, 상기 패드(110)의 결합면(111)을 외부로 노출시키는 패키지 형성단계(S100); 및
    상기 결합면(111)에 금속층(300)을 결합하여 상기 패드(110)를 확장하는 패드 확장단계(S200);를 포함하는 것을 특징으로 하는, 발광다이오드 칩 스케일 패키지 제조 방법.
  4. 제 3항에 있어서,
    상기 패키지 형성단계(S100)는 기판(400)에 수직프레임(500)을 결합하여 홀(600)을 형성하는 프레임 결합단계(S110)와, 상기 홀(600) 상에 발광다이오드 칩(100)을 배열하는 다이오드 배열단계(S120)와, 상기 홀(600) 상에 혼합액(200A)을 주입하는 액 주입단계(S130)와, 홀(300)에 주입된 상기 혼합액(200A)을 가공하여 상기 혼합액(200A)을 형광체 실리콘 필름(200)으로 변환시키는 필름 형성단계(S140)와, 상기 기판(400)을 제거하여 상기 패드(110)가 외부로 노출된 패키지 플레이트(700)를 형성하는 기판 제거단계(S150)를 포함하는 것을 특징으로 하는, 발광다이오드 칩 스케일 패키지 제조 방법.
  5. 제 4항에 있어서,
    상기 혼합액(200A)은 형광체와 실리콘의 혼합물인 것을 특징으로 하는, 발광다이오드 칩 스케일 패키지 제조 방법.
  6. 제 4항에 있어서,
    상기 패드 확장단계(S200)는 상기 기판 제거단계(S150)에서 상기 기판(400)이 제거되며 노출된 상기 수직프레임(500)의 일면과 패드 사이에 형성된 홈(111)에 위치되는 형광체 실리콘 필름(200)의 일면에 쉐도우 마스크(800)를 결합하는 쉐도우 마스크 결합단계(S210)를 포함하는 것을 특징으로 하는, 발광다이오드 칩 스케일 패키지 제조 방법.
  7. 제 6항에 있어서,
    상기 패드 확장단계(S200)는 상기 패드(110)가 노출된 상기 패키지 플레이트(700)의 일면에 금속을 증착하는 금속 증착단계(S220)를 포함하는 것을 특징으로 하는, 발광다이오드 칩 스케일 패키지 제조 방법.
  8. 제 7항에 있어서,
    상기 금속 증착단계(S220)에서 상기 금속의 증착은 진공증착법(E-beam)과, 스퍼터링(souttering) 방식 중 어느 하나의 방식으로 이루어지는 것을 특징으로 하는, 발광다이오드 칩 스케일 패키지 제조 방법.
  9. 제 7항에 있어서,
    상기 패드 확장단계(S200)는 패키지 플레이트(700)에 결합된 쉐도우 마스크(800)를 제거하는 쉐도우 마스크 제거단계(S230)와, 상기 수직프레임(500)을 제거하는 프레임 제거단계(S240)를 더 포함하는 것을 특징으로 하는, 발광다이오드 칩 스케일 패키지 제조 방법.
PCT/KR2020/004091 2019-04-01 2020-03-26 발광다이오드 칩 스케일 패키지 및 그의 제조 방법 WO2020204456A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202080026701.6A CN113661579A (zh) 2019-04-01 2020-03-26 发光二极管芯片级封装及其制造方法
US17/600,403 US20220199882A1 (en) 2019-04-01 2020-03-26 Light emitting diode chip-scale package and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0037650 2019-04-01
KR1020190037650A KR102140993B1 (ko) 2019-04-01 2019-04-01 발광다이오드 칩 스케일 패키지 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
WO2020204456A1 true WO2020204456A1 (ko) 2020-10-08

Family

ID=72041783

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/004091 WO2020204456A1 (ko) 2019-04-01 2020-03-26 발광다이오드 칩 스케일 패키지 및 그의 제조 방법

Country Status (4)

Country Link
US (1) US20220199882A1 (ko)
KR (1) KR102140993B1 (ko)
CN (1) CN113661579A (ko)
WO (1) WO2020204456A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078251A (zh) * 2021-03-16 2021-07-06 广东良友科技有限公司 一种大功率led全固态光源模块封装方法及其封装结构
WO2023041429A1 (de) * 2021-09-16 2023-03-23 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterbauelements

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113328017B (zh) * 2021-05-24 2022-06-21 厦门乾照光电股份有限公司 一种通孔式垂直结构led芯片及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101306412B1 (ko) * 2010-08-16 2013-09-09 주식회사 엘지화학 유기발광소자의 제조방법, 제조장치 및 이에 의해 제조된 유기발광소자
KR20160048258A (ko) * 2014-10-23 2016-05-04 주식회사 세미콘라이트 반도체 발광소자 및 이의 제조 방법
KR20170000512A (ko) * 2015-06-24 2017-01-03 서울반도체 주식회사 발광 다이오드 패키지
KR20170056826A (ko) * 2015-11-16 2017-05-24 (주)라이타이저코리아 삼차원 형광층 제조 방법
KR101942042B1 (ko) * 2016-08-05 2019-01-25 마븐 옵트로닉스 씨오., 엘티디. 내습성 칩 스케일 패키징 발광 디바이스

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101677070A (zh) * 2008-09-18 2010-03-24 玉晶光电股份有限公司 利用微影工艺制作发光二极管及其封装胶材的方法
JP5642623B2 (ja) * 2011-05-17 2014-12-17 株式会社東芝 半導体発光装置
CN104854716B (zh) * 2012-12-10 2017-06-20 西铁城时计株式会社 Led装置及其制造方法
CN104078556B (zh) * 2013-03-28 2017-03-01 展晶科技(深圳)有限公司 发光二极管封装结构的制造方法
CN103618041B (zh) * 2013-12-11 2016-03-30 江阴长电先进封装有限公司 一种esd保护的led封装结构及其封装方法
US20150333227A1 (en) * 2014-05-14 2015-11-19 Genesis Photonics Inc. Light emitting device package structure and manufacturing method thereof
KR20160052816A (ko) * 2014-09-25 2016-05-13 주식회사 세미콘라이트 반도체 발광소자 및 이의 제조 방법
CN105449071B (zh) * 2015-12-31 2018-11-16 鸿利智汇集团股份有限公司 芯片级封装led成型方法及芯片级封装led
KR102452484B1 (ko) 2017-08-11 2022-10-11 삼성전자주식회사 발광소자 패키지 및 발광소자 패키지 모듈
CN107611238A (zh) * 2017-08-21 2018-01-19 中山市立体光电科技有限公司 一种led芯片级封装器件及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101306412B1 (ko) * 2010-08-16 2013-09-09 주식회사 엘지화학 유기발광소자의 제조방법, 제조장치 및 이에 의해 제조된 유기발광소자
KR20160048258A (ko) * 2014-10-23 2016-05-04 주식회사 세미콘라이트 반도체 발광소자 및 이의 제조 방법
KR20170000512A (ko) * 2015-06-24 2017-01-03 서울반도체 주식회사 발광 다이오드 패키지
KR20170056826A (ko) * 2015-11-16 2017-05-24 (주)라이타이저코리아 삼차원 형광층 제조 방법
KR101942042B1 (ko) * 2016-08-05 2019-01-25 마븐 옵트로닉스 씨오., 엘티디. 내습성 칩 스케일 패키징 발광 디바이스

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078251A (zh) * 2021-03-16 2021-07-06 广东良友科技有限公司 一种大功率led全固态光源模块封装方法及其封装结构
WO2023041429A1 (de) * 2021-09-16 2023-03-23 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterbauelements

Also Published As

Publication number Publication date
US20220199882A1 (en) 2022-06-23
KR102140993B1 (ko) 2020-08-05
CN113661579A (zh) 2021-11-16

Similar Documents

Publication Publication Date Title
WO2020204456A1 (ko) 발광다이오드 칩 스케일 패키지 및 그의 제조 방법
WO2016153213A1 (ko) 발광 소자 패키지 및 조명 장치
WO2010035944A2 (ko) 발광 장치
WO2009157664A2 (ko) 반도체 소자 패키지
WO2016153218A1 (ko) 발광 소자, 이를 포함하는 발광 소자 패키지 및 이 패키지를 포함하는 조명 장치
WO2010064793A2 (ko) 방사형 방열장치 및 이를 이용한 전구형 led 조명장치
WO2019221431A1 (ko) 조명 모듈 및 이를 구비한 조명 장치
WO2016195286A1 (ko) 발광 다이오드
WO2020096386A1 (ko) 발광 소자
WO2010074371A1 (ko) 칩온보드형 발광 다이오드 패키지 및 그것의 제조 방법
WO2013151265A1 (ko) 발광 다이오드 조명 장치
WO2014142396A1 (ko) 방열성능을 향상하고 누설전류를 방지하기 위한 금속회로를 장착한 고광력 ｌｅｄ 광원 구조체
WO2016099156A1 (en) Illumination device
WO2016122179A1 (ko) 조명 장치
WO2011078506A2 (en) Light emitting diode package and method for fabricating the same
WO2003017320A1 (en) Lamp utilizing a light emitted diode
WO2012091275A1 (ko) 발광다이오드 및 그 제조방법
WO2012050318A2 (ko) 착탈식 결합이 가능한 엘이디 조명등
WO2015084016A1 (ko) 램프 유닛 및 이를 이용하는 조명 장치와 차량 램프
WO2013055013A1 (ko) Led 패키지
WO2017069339A1 (ko) 발광 소자 패키지 및 그의 제조 방법
WO2011019145A2 (ko) 마스크를 적용하여 측면 반사면을 금속 코팅한 발광 다이오드 패키지 기판 및 그 제조 방법
WO2013019032A2 (en) Optical device package and method of manufacturing the same
WO2015057006A1 (en) Lighting apparatus and lighting system
WO2013058548A1 (en) Lighting device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20783072

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20783072

Country of ref document: EP

Kind code of ref document: A1