WO2020182545A1 - Optoelektronischer halbleiterchip und verfahren zum herstellen eines optoelektronischen halbleiterchips - Google Patents

Optoelektronischer halbleiterchip und verfahren zum herstellen eines optoelektronischen halbleiterchips Download PDF

Info

Publication number
WO2020182545A1
WO2020182545A1 PCT/EP2020/055574 EP2020055574W WO2020182545A1 WO 2020182545 A1 WO2020182545 A1 WO 2020182545A1 EP 2020055574 W EP2020055574 W EP 2020055574W WO 2020182545 A1 WO2020182545 A1 WO 2020182545A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
injection
semiconductor chip
active layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2020/055574
Other languages
English (en)
French (fr)
Inventor
Alvaro Gomez-Iglesias
Asako Hirai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to CN202080020009.2A priority Critical patent/CN113544862A/zh
Priority to US17/435,612 priority patent/US12100782B2/en
Publication of WO2020182545A1 publication Critical patent/WO2020182545A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/127—The active layers comprising only Group III-V materials, e.g. GaAs or InP
    • H10F71/1272—The active layers comprising only Group III-V materials, e.g. GaAs or InP comprising at least three elements, e.g. GaAlAs or InGaAsP
    • H10F71/1274—The active layers comprising only Group III-V materials, e.g. GaAs or InP comprising at least three elements, e.g. GaAlAs or InGaAsP comprising nitrides, e.g. InGaN or InGaAlN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/127—The active layers comprising only Group III-V materials, e.g. GaAs or InP
    • H10F71/1276—The active layers comprising only Group III-V materials, e.g. GaAs or InP comprising growth substrates not made of Group III-V materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H10F77/146—Superlattices; Multiple quantum well structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H10F77/148—Shapes of potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H10H20/812—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/032—Manufacture or treatment of electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/816—Bodies having carrier transport control structures, e.g. highly-doped semiconductor layers or current-blocking structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/8215—Bodies characterised by crystalline imperfections, e.g. dislocations; characterised by the distribution of dopants, e.g. delta-doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8312—Electrodes characterised by their shape extending at least partially through the bodies

Definitions

  • An optoelectronic semiconductor chip is specified.
  • Semiconductor layer sequence with a first layer, a second layer and an active layer arranged between the first layer and the second layer.
  • the active layer is set up to emit or to emit electromagnetic radiation during normal operation
  • the first layer has a first conductivity type and the second layer has a second conductivity type.
  • the first conductivity type can, for example, be a p-conductivity of a p-doped layer which has holes as charge carriers.
  • the second conductivity type can be an n-conductivity of an n-doped
  • Act layer that has electrons as charge carriers.
  • the two layers can also be reversed or be doped identically, for example n- or p-doped.
  • the conductivity type refers here and in the following to the majority charge carriers, i.e. electrons in n-doped layers and holes in p-doped layers.
  • a layer sequence made up of several individual layers can also be understood.
  • the first layer comprises all semiconductor layers between a first main side of the semiconductor layer sequence and the active layer.
  • the second layer can, for example, all layers between one of the first main sides
  • the semiconductor layer sequence is based, for example, on a III / V compound semiconductor material.
  • Semiconductor material is, for example, a nitride compound semiconductor material, in particular all layers of the semiconductor layer sequence are based on a nitride compound semiconductor material, such as Al n In ] __ nm Ga m N, or a phosphide compound semiconductor material, such as Al n In ] __ n _ m Ga m P, or an arsenide
  • Compound semiconductor material such as Al n In ] __ nm Ga m As or
  • Semiconductor layer sequence i.e. Al, As, Ga, In, N or P, indicated, even if these are partly due to small amounts further substances can be replaced and / or supplemented.
  • the semiconductor layer sequence is preferably based on AlInGaN.
  • the active layer of the semiconductor layer sequence contains in particular at least one pn junction and / or at least one quantum well structure.
  • the active layer has a quantum well structure based on AlGalnN.
  • Radiation is particularly in the spectral range between 400 nm and 800 nm inclusive.
  • semiconductor layer sequence is applied to a carrier.
  • the carrier can be on one of the first
  • the carrier can be the growth substrate for
  • the carrier is used in particular to
  • Semiconductor chip then self-supporting as a surface emitter or volume emitter. It is possible, for example, for the semiconductor chip to be a sapphire chip or a thin-film chip.
  • the semiconductor layer sequence has the first conductivity type.
  • the injection region is thus a doped sub-region of the semiconductor layer sequence, for example a p-doped region if the first
  • Layer is also p-doped.
  • the first Layer and the injection regions are p-doped and have holes as the first conductivity type.
  • the active layer at least partially.
  • the side surfaces of the semiconductor layer sequence are formed at least in places by the injection region.
  • the side surfaces run transversely to the main plane of extent of the semiconductor layer sequence.
  • the side surfaces were created when a semiconductor chip produced as a composite was singulated.
  • the side surfaces can be surfaces of the semiconductor layer sequence that are exposed to the outside. In particular, all are
  • the side faces are the side faces
  • Semiconductor layer sequence formed exclusively with the material of the injection region and the material of the second layer.
  • charge carriers at least partially pass from the first layer into the injection regions and the
  • the injection area is intended to inject charge carriers directly into the active layer.
  • the injection areas and the adjoining active layer are therefore in direct electrical contact with one another and are not covered by any other layers, such as insulation layers,
  • the first layer has a first conductivity type and the second layer has a second conductivity type.
  • An injection region is present in the semiconductor chip, the
  • Semiconductor layer sequence is doped within the injection region in such a way that within the entire
  • the semiconductor layer sequence has the first conductivity type. The penetrates
  • the active layer at least partially. Furthermore, side surfaces of the semiconductor layer sequence are formed at least in places by the injection region. When the semiconductor chip is in operation, charge carriers at least partially move from the first layer into the injection area, and the injection area is intended for charge carriers directly into the active one
  • the semiconductor chip described here is based, inter alia, on the knowledge that the internal quantum efficiency, in particular of nitride-based LEDs, is limited by the mobility of holes in the active layer.
  • Mobility of the holes is often limited, among other things, by the barrier height between quantum wells and barrier layers within the active layer. But that too
  • the side faces of the semiconductor layer sequence can be formed at least in places by the side faces of the semiconductor layer sequence.
  • Injection area that predominantly charge carriers of one charge carrier type, ie either holes or electrons, move in the vicinity of the side surface of the semiconductor layer sequence. In this way, non-radiative recombination of charge carriers due to parasitic surface effects, which can occur to a greater extent on the side surfaces, is advantageously reduced. This increases the efficiency of the entire semiconductor chip.
  • the semiconductor layer sequence in the active layer is less or oppositely doped than in the injection region.
  • the injection region is thus in the lateral direction through a transition from a doped region to a less doped or oppositely doped one
  • Each injection area is preferably different from the rest of the area adjacent to the injection area
  • the semiconductor layer sequence and the injection regions are then identical, for example, except for the concentration of the dopant.
  • Injection area a dopant concentration of at least 10 or at least 10 ⁇ or at least 10 ⁇ 0 or at least 10 ⁇ 1 doping atoms per cm ⁇ and the
  • the dopant concentration within the active layer outside the injection area is at most one tenth, preferably at most one hundredth, or opposite to that in the injection area.
  • the dopant concentration is preferably present within the entire injection area.
  • the active layer is lightly n-doped, the injection region is then preferably p-doped.
  • At least 50% of the side surfaces of the semiconductor layer sequence are through the
  • Injection area formed In particular, at least 70%, preferably at least 90% of the side surfaces are
  • the side surfaces of the semiconductor layer sequence are not due to several
  • the semiconductor chip comprises several injection regions, each of which has different side surfaces
  • the active portion is the active
  • Layer a quantum well structure with at least one or more quantum well layers. Between two in
  • Quantum well layers adjacent to the stacking direction are then, for example, in each case at least one barrier layer
  • the band gaps between the valence band and the conduction band in the area of the quantum well layer are smaller than in the area of the barrier layer and the injection area. Over the width of the quantum well layer and that in the
  • the band gap occurring in the quantum well layer can be adjusted to the wavelength of the radiation that is emitted during the recombination within the quantum well layer.
  • Main directions of extent of the barrier layers and the quantum well layers run essentially parallel to the main direction of extent of the active layer.
  • the width is measured perpendicular to the main direction of extent.
  • Barrier layer along the stacking direction of the Semiconductor layer stack has a thickness of at least 1 nm, preferably at least 3 nm, particularly preferably at least 6 nm.
  • the barrier layer is designed for tension between different layers of the
  • the layers of the semiconductor layer stack advantageously have a low density of defects and a particularly homogeneous density
  • Injection region from the first layer in the direction of the second layer completely penetrates the active layer and protrudes at least partially into the second layer.
  • the injection areas preferably protrude into the second layer at least 50 nm or at least 100 nm or at least 150 nm. Alternatively or additionally, they protrude
  • Injection region from the first layer in the direction of the second layer has a thickness between 50 nm and 5 ⁇ m, preferably between 100 nm and 200 nm.
  • the thickness of the injection area is perpendicular to the side surface la from the side surface la to the active one
  • Area coverage density of the injection region or of all the injection regions together along the entire active layer at least 0.5% or at least 1% or at least 2 %.
  • the entire active layer at least 0.5% or at least 1% or at least 2 %.
  • Area coverage is on the one hand a
  • the dopant concentration within the injection region can be determined from the side face of the
  • a gradient of the dopant concentration perpendicular to the main direction of extent of the active layer is also conceivable.
  • the dopant concentration perpendicular to the main direction of extent of the active layer is also conceivable.
  • Dopant concentration then decreases in the direction away from the first layer within the injection region.
  • Semiconductor chip along the main direction of extent of the active layer has an extension of a maximum of 20 ⁇ m, preferably a maximum of 10 ⁇ m.
  • the semiconductor chips have polygonal, in particular square, contour in plan view on their main plane of extent. The is
  • Edge length of the contour a maximum of 20 ⁇ m, preferably a maximum of 10 ⁇ m.
  • Edge length is the area ratio of side areas of the semiconductor layer sequence to the sum to the outside
  • exposed areas of the semiconductor layer sequence are particularly large.
  • the side surfaces run across the
  • the injection region is superimposed with the semiconductor layer sequence. That means the
  • the semiconductor layer sequence has initially grown completely; the injection regions are only introduced via a doping process after the growth. This has the particular consequence that the geometric profile, especially of the active layer, is not influenced by the position and shape of the
  • injection areas is affected.
  • the injection areas are therefore doped sub-areas within the
  • the material composition of the semiconductor layer sequence and of the injection region can be identical, for example, except for the concentration of the dopant.
  • the injection area and the active layer differ in their indium concentration.
  • Indium concentration can be at least partially retained in the injection area.
  • Injection region and the active layer have an indium concentration alternating along the stacking direction, the rate of change with which the indium concentration alternates differs in the injection region and in the active layer.
  • the concentration of essential constituents of the crystal lattice within the injection region compared to layers adjoining the injection region in the lateral direction, can
  • Semiconductor layer sequence be changed. In particular, it can be increased by the doping process and the
  • Crystal lattices such as indium in an AlInGaN semiconductor layer sequence, come. This process will lead to:
  • the maximum indium content within an injection region is then increased or reduced compared to the indium content of the adjacent layers of the semiconductor layer sequence, for example by at least 10% or 50%.
  • Semiconductor layer sequence are produced by means of doping, the positions of the injection regions are also on average uncorrelated to positions of any crystal defects within the semiconductor layer sequence.
  • Crystal disturbances can for example in the form of
  • Lattice dislocations exist. Lattice dislocations arise, for example, during the growth of the semiconductor layer sequence due to the lattice constant adaptation to the
  • Substrate typically 10 ⁇ to 10 ⁇ per cm ⁇ , but when growing on a GaN substrate the dislocation density can be several orders of magnitude lower.
  • V-shaped notches In particular in the case of nitride-based semiconductor materials, due to such lattice dislocations, V-shaped notches, so-called V pits or V defects, occur in the active layer. Such notches in the active layer typically have depths perpendicular to the
  • Main direction of extent of the active layer of at least 30 nm or at least 100 nm.
  • these V-pits which arise during the growth of the semiconductor layer sequence are preferably in no way correlated with injection regions. This means that the position of the V-pits is on average uncorrelated to the position of the injection areas.
  • the probability is one
  • Lattice dislocation of the semiconductor layer sequence in particular a V-pit found within an injection area, 50% or less, or 10% or less, or 1% or less.
  • the active layer runs inside
  • continuously planar means that the active layer
  • the active layer has no steps or structures or notches within the entire injection region, the depth of which is more than 10 nm or more than 20 nm perpendicular to the main direction of extent of the active layer. Alternatively or additionally, on average at least 50% or 90% or 99% of the area of the active layer within each injection region is planar.
  • the semiconductor chip has an extension of at least 3 ⁇ m, preferably at least 20 ⁇ m, along the main direction of extent of the active layer and has at least one additional injection region, the additional
  • Injection area is laterally surrounded by a continuous path of the active layer.
  • the additional injection area can be circular, oval, hexagonal or rectangular, for example
  • the additional injection area is preferably completely surrounded by the active layer without interruption.
  • a method for producing an optoelectronic semiconductor chip is specified.
  • the method is particularly suitable for producing one here described optoelectronic semiconductor chips. That is, all in connection with the optoelectronic
  • the method for producing an optoelectronic semiconductor chip has a step A in which a semiconductor layer sequence of a first layer of a first conductivity type, a second layer of a second conductivity type and an active layer arranged between the first layer and the second layer is provided, where in
  • Intended operation electromagnetic radiation is absorbed or emitted by the active layer.
  • Semiconductor layer sequence then selectively doped in at least one laterally defined and laterally delimited injection region. It is doped in step B in such a way that within the entire injection area the
  • Semiconductor layer sequence has the same conductivity type as the first layer.
  • the injection area thus created preferably penetrates starting from the first
  • the active layer at least partially. After the doping in step B, the active layer is doped less or in the opposite direction than in the injection region.
  • the method for producing an optoelectronic semiconductor chip has a step C in which the semiconductor layer sequence by means of severing the semiconductor layer sequence along
  • the run Cutting lines at least partially through the injection region and, after the separation, side surfaces of the semiconductor layer sequence are formed at least in places by the injection region. In particular, they are
  • Injection areas distributed like a matrix or hexagonally along the active layer.
  • Injection regions along the active layer are therefore preferably not arbitrary, but rather follow a pattern and are periodic or regular.
  • a mask is applied to the side of the first layer facing away from the active layer before step B).
  • the mask preferably has at least one opening in which the
  • the doping takes place through an ion implantation process in the area of the opening, the doping being laterally defined and laterally limited by means of the mask.
  • Regions of the semiconductor layer sequence outside the opening are covered by the mask.
  • doping atoms are shot onto the mask from a side of the mask facing away from the active layer.
  • the semiconductor layer sequence is then doped in the area of the opening, preferably exclusively in the area of the opening.
  • the Doping below the mask is preferably suppressed by the mask, in particular completely suppressed.
  • a mask layer can first be applied to the semiconductor layer sequence.
  • the mask is then structured, for example by means of a lithography process, such as a stepper process or a nano-embossed lithography process, and the at least one opening is produced in the mask layer.
  • a lithography process such as a stepper process or a nano-embossed lithography process
  • the mask has, for example, a metal such as gold, silver, aluminum, titanium or steel, or consists of it. It is also conceivable that the mask is formed from a photoresist or has a photoresist.
  • the semiconductor layer sequence can be subjected to a thermal annealing process. During this healing process, some imperfections or
  • Lattice defects that are generated by the ion implantation process recede or heal.
  • the semiconductor layer sequence is heated to a temperature of at least 1000 ° C., for example.
  • the growth substrate is grown, the second layer being grown first, then the active layer and then the first layer. This is followed by doping the
  • step B Side facing away from the growth substrate, for example by means of Ion implantation.
  • an auxiliary carrier is applied to the side of the semiconductor layer sequence facing away from the growth substrate and the growth substrate is detached. That way you can
  • a thin film semiconductor chip can be produced with the above-mentioned injection regions.
  • the growth substrate can also remain in the semiconductor chip and an auxiliary carrier can be dispensed with.
  • a bulk semiconductor chip such as a sapphire chip could be produced.
  • the growth substrate can be, for example, a silicon or GaAs or GaN or SiC or sapphire growth substrate.
  • FIGS. 6A, 6B and 6C show exemplary embodiments of masks for producing optoelectronic semiconductor chips in a plan view
  • FIGS. 6A, 6B and 6C show exemplary embodiments of masks for producing optoelectronic semiconductor chips in a plan view
  • Semiconductor chips 100 are each viewed in a cross-sectional view.
  • Figure 1 is a cross-sectional view through a
  • Semiconductor layer sequence 1 which is provided in a method step A).
  • the semiconductor layer sequence 1 is arranged on a carrier 13.
  • the semiconductor layer sequence 1 can be grown on a main side of the carrier 13, for example.
  • the carrier 13 is for example that
  • the carrier 13 is, for example, a
  • the semiconductor layer sequence 1 comprises a first layer 10 made of a material of a first conductivity type, an active layer 11 and a second layer 12 made of one
  • the active layer 11 being arranged between the first layer 10 and the second layer 12 and the second layer 12 being arranged between the Carrier 13 is facing.
  • the first layer 10 is p-doped, for example, the second layer 12
  • the active layer 11 can be n-doped.
  • the active layer 11 can be n-doped.
  • the first layer 10 has a thickness perpendicular to
  • the thickness of the second layer 12 is preferably in the range between 3 ⁇ m and 6 ⁇ m inclusive.
  • the thickness of the active layer 11 is, for example, between 50 nm and 200 nm inclusive and can, for example, two to ten
  • a semiconductor layer sequence 1 is initially provided on a carrier 13.
  • the sequence of the individual layers of the semiconductor layer sequence 1 corresponds to the sequence from FIG. 1.
  • a mask 3 for example made of a metal such as aluminum or silver or gold, is also applied.
  • the mask 3 also has
  • Semiconductor layer sequence 1 is covered with mask 3.
  • FIG. 3A illustrates the start of an ion implantation process in which, for example
  • ionized magnesium atoms are shot onto a side of the mask 3 facing away from the carrier 13.
  • a laterally defined and laterally delimited injection region 2 is formed in the region of the openings 30 by doping the semiconductor layer sequence 1.
  • FIG. 3 shows a method step after the doping process has ended. In particular, this was
  • the doping process is on in the region of the openings 30
  • Semiconductor layer sequence 1 is doped. Below the mask 3 in areas outside the opening 30 there is no or a lower dopant concentration
  • Semiconductor layer sequence 1 takes place.
  • the mask 3 has thus shielded or captured the ions from the ion implantation process.
  • the semiconductor layer sequence 1 was doped in such a way that within the entire injection region 2 the semiconductor layer sequence 1 has the same conductivity type as the first layer 10, the injection region 2, starting from the first layer 10, at least partially penetrates the active layer 11, and the active layer 11 less or less is doped opposite to im
  • Dopant concentration than in the injection region 2 is at least one
  • Order of magnitude preferably at least two orders of magnitude, smaller or opposite than in the injection area 2.
  • the indium concentration alternates along the stacking direction S.
  • FIG. 4 The same exemplary embodiment as in FIG. 3 is shown in FIG. 4, only the mask 3 was removed after the doping process.
  • the semiconductor layer sequence is in one
  • the semiconductor layer sequence 1 is separated along imaginary severing lines 90, the severing lines 90 at least partially through the
  • Injection area 2 run, and after the isolation
  • FIG. 5 shows an exemplary embodiment of the semiconductor chip 100 in a cross-sectional view.
  • Semiconductor chip 100 can, for example, by means of
  • Process steps A), B) and C) are shown, which are outlined in connection with FIGS. 1 to 4.
  • the semiconductor chip 100 comprises an active layer 11, which consists of a quantum well structure with a plurality of
  • Quantum well layers 111 and barrier layers 211 are formed, which are alternately stacked one above the other in a stacking direction S.
  • the active layer 11 has
  • the quantum well layers 111 each have a thickness between 2 nm and 10 nm, inclusive.
  • the barrier layers have a thickness of at least 1 nm, preferably at least 3 nm, particularly preferably at least 6 nm, along the stacking direction S of the semiconductor layer stack 1.
  • the quantum well structure of FIG. 2 is based, for example to AlInGaN and indicates between ten and 20
  • Quantum well layers 111 The band gaps within the quantum well layers 111 are preferably smaller than within the barrier layers 211.
  • the injection region 2 tapers from the first layer 10 in the direction of the second layer 12.
  • the injection region 2 completely penetrates the active layer 11 and protrudes into the second layer 12.
  • the injection region 2 protrudes into the second layer 12 at least 50 nm and at most 300 nm.
  • the injection region 2 has a thickness D between 50 nm and 5 ⁇ m, preferably between 100 nm and 300 nm, the thickness D of the injection region 2 being measured perpendicular to the side surface 1 a up to the active layer 11.
  • FIG. 5 schematically shows the flow of charge carriers within the layers of the semiconductor layer sequence 1 during operation of the semiconductor chip 100.
  • First charge carriers for example holes, are injected from the first layer 10 into the injection regions 2. As shown by the arrows with a solid line, from the
  • the first charge carriers reach the active layer 11 directly.
  • the first charge carriers are distributed over all quantum well layers 111, so that first charge carriers are injected into each quantum well layer 111.
  • the first charge carriers are therefore preferably distributed over all quantum well layers 111, in particular
  • second charge carriers are also injected from the second layer 12 into the active layer 11 and the associated quantum well layers 111, as illustrated by arrows with a dashed line.
  • the second load carriers are, for example Electrons. Recombination of the electrons and holes can then occur within the quantum well layers 111, as a result of which electromagnetic radiation is produced preferably in the UV range or in the visible range.
  • the injection regions 2 enable radiation to be generated in all quantum well layers 111, so that the
  • Quantum efficiency of the semiconductor chip 100 compared to Quantum efficiency of the semiconductor chip 100 compared
  • the side surfaces 1 a of the semiconductor layer sequence 1 are at least in places through the injection regions 2
  • the second charge carriers can particularly easily within the injection areas 2, the second charge carriers can particularly easily within the injection areas 2, the second charge carriers can particularly easily within the injection areas 2, the second charge carriers can particularly easily within the injection areas 2, the second charge carriers can particularly easily within the injection areas 2, the second charge carriers can particularly easily within the injection areas 2, the second charge carriers can particularly easily within the injection areas 2, the second charge carriers can particularly easily within the injection areas 2, the second charge carriers can particularly easily within the injection areas 2, the second charge carriers can particularly easily within the
  • Quantum well layers 111 are transported and are evenly distributed on the quantum well layers 111.
  • the second charge carriers are distributed within the active region in the lateral direction, along the main plane of extent of the quantum well layers 111.
  • first charge carriers are removed from the side surfaces la
  • FIGS 6A, 6B and 6C show different ones
  • Exemplary embodiments of masks 3 which are used in the method for producing an optoelectronic semiconductor chip 100 in method step B).
  • the mask 3 is placed on the active side before method step B)
  • the masks each have at least one opening 30 in which the semiconductor layer sequence 1 is exposed. Means the mask 3 we the dopant concentration laterally
  • the semiconductor layer sequence 100 is in method step C) along the
  • the opening 30 can be designed in the form of a grid.
  • the opening 30 has the shape of a regular rectangular grid in plan view of the main surface of the mask 3.
  • the opening can be in the form of a regular hexagonal grid.
  • the mask 3 can have a plurality of circular regions 31 in which the mask 3 covers the semiconductor layer stack.
  • a grid-shaped opening 30 surrounds the circular area 31 of the mask 3.
  • the circular areas 31 can be designed in the form of a grid.
  • the opening 30 has the shape of a regular rectangular grid in plan view of the main surface of the mask 3.
  • the opening can be in the form of a regular hexagonal grid.
  • the mask 3 can have a plurality of circular regions 31 in which the mask 3 covers the semiconductor layer stack.
  • a grid-shaped opening 30 surrounds the circular area 31 of the mask 3.
  • the circular areas 31 can be designed in the form of a grid.
  • the plurality of openings 30 can be of rectangular design, the openings running along the grid lines of an imaginary regular rectangular grid.
  • FIG. 7 shows a semiconductor chip 100 which is covered with a passivation 22 on the side surfaces 1 a of the semiconductor layer sequence 1.
  • a passivation 22 on the side surfaces 1 a of the semiconductor layer sequence 1.
  • the semiconductor chip can be electrically contacted by means of the contacts 23.
  • the contact 23 on the first semiconductor layer 10 is reflective for the active in operation
  • the contact 23 on the first semiconductor layer completely covers the side of the first semiconductor layer 10 facing away from the carrier 12.
  • the contact 23 on the carrier 13 is formed, for example, with a material which is transparent to electromagnetic radiation generated in the active layer 11.
  • the contact 23 on the carrier 13 is with
  • ITO Indium tin oxide
  • Electromagnetic radiation generated by the layer is emitted by the carrier 13 during operation.
  • the semiconductor chip 100 is embedded in a potting 21, which connects the semiconductor chip 100 and the contact 23 to the first semiconductor layer 10
  • FIG. 8 shows a plan view of the sectional plane A-A of the encapsulated semiconductor chip 100 shown in FIG. 7.
  • the semiconductor chip 100 has a rectangular shape
  • FIG. 9 similar to FIG. 7, is a sectional view of an exemplary embodiment of a
  • FIG. 7 and FIG. 9 differ in that the contact 23 on the carrier 13 completely covers the carrier 23
  • the contact is formed with a material which is produced in the active layer 11
  • electromagnetic radiation is transparent.
  • contact is made with indium tin oxide (ITO).
  • ITO indium tin oxide
  • Electromagnetic radiation generated in the active layer is emitted through the contact 23 on the carrier 13 during operation.
  • the edge length 99 is at least 3 ⁇ m, preferably
  • Semiconductor chip 100 has an additional injection region 2i which is laterally surrounded by a continuous path of the active layer 11. Lateral, that is, parallel to a main direction of extent of the
  • the injection region 2i is completely surrounded by a continuous and uninterrupted path of the active layer 11, in which the degree of doping is opposite or at least one order of magnitude smaller than in the region of the
  • Injection region 2i extends through the entire first layer 10 and the entire active layer 11 and protrudes
  • the cross-sectional shape of the additional injection area 2i is dome-shaped.
  • a first injection area 2i in the direction away from the first layer 10.
  • the additional injection area 2i is in the same
  • the additional injection area 2i has the same properties as that
  • the additional injection region 2i within the active layer has a diameter or a width, measured in the lateral direction, of at least 100 nm or at least 150 nm or at least 200 nm.
  • the diameter or the width of the additional injection region 2i is at most 500 nm or at most 250 nm or at most 200 nm.
  • the diameter or the width is for example the maximum or mean diameter or the maximum or mean width.
  • FIG. 10 shows a plan view of the sectional plane B-B of the encapsulated semiconductor chip 100 shown in FIG. 9.
  • the semiconductor chip 100 has a rectangular shape
  • Semiconductor chip 100 has a minimum edge length 99 of 20 ⁇ m. All side surfaces la of the semiconductor layer sequence 1 are at least in places with the material of the
  • Injection area 2 formed.
  • the quantum well layers 111 along their main plane of extent completely.
  • the semiconductor chip 100 has an additional injection area 2i, which is laterally surrounded by a continuous track of the active layer 11.

Landscapes

  • Led Devices (AREA)

Abstract

Optoelektronischer Halbleiterchip (100), aufweisend - eine Halbleiterschichtenfolge (1) mit einer ersten Schicht (10), einer zweiten Schicht (12) und einer zwischen der ersten Schicht (10) und der zweiten Schicht (12) angeordneten aktiven Schicht (11), und zumindest einen Injektionsbereich (2), wobei - die erste Schicht (10) einen ersten Leitfähigkeitstyp aufweist, - die zweite Schicht (12) einen zweiten Leitfähigkeitstyp aufweist, - die Halbleiterschichtenfolge (1) innerhalb des gesamten Injektionsbereichs (2) den ersten Leitfähigkeitstyp aufweist, wobei - der Injektionsbereich (2) ausgehend von der ersten Schicht (10) die aktive Schicht (11) zumindest teilweise durchdringt, - Seitenflächen (1a) der Halbleiterschichtenfolge (1) zumindest stellenweise durch den Injektionsbereich (2) gebildet sind, und - der Injektionsbereich (2) dazu vorgesehen ist Ladungsträger direkt in die aktive Schicht (11) zu injizieren.

Description

Beschreibung
OPTOELEKTRONISCHER HALBLEITERCHIP UND VERFAHREN ZUM
HERSTELLEN EINES OPTOELEKTRONISCHEN HALBLEITERCHIPS
Es wird ein optoelektronischer Halbleiterchip angegeben.
Darüber hinaus wird ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips angegeben.
Eine zu lösende Aufgabe besteht darin, einen
optoelektronischen Halbleiterchip anzugeben, bei dem die Injektion von Ladungsträgern in die aktive Schicht besonders effektiv ist. Eine weitere zu lösende Aufgabe besteht darin, ein Verfahren zur Herstellung eines solchen
optoelektronischen Halbleiterchips anzugeben.
Gemäß zumindest einer Ausführungsform umfasst der
optoelektronische Halbleiterchip eine
Halbleiterschichtenfolge mit einer ersten Schicht, einer zweiten Schicht und einer zwischen der ersten Schicht und der zweiten Schicht angeordneten aktiven Schicht. Die aktive Schicht ist dazu eingerichtet, im bestimmungsgemäßen Betrieb elektromagnetische Strahlung zu emittieren oder zu
absorbieren und dann beispielsweise in ein elektronisches oder optisches Signal umzuwandeln. Die erste Schicht weist einen ersten Leitfähigkeitstyp auf und die zweite Schicht weist einen zweiten Leitfähigkeitstyp auf. Bei dem ersten Leitfähigkeitstyp kann es sich beispielsweise um eine p- Leitfähigkeit einer p-dotierten Schicht handeln, die Löcher als Ladungsträger aufweist. Bei dem zweiten Leitfähigkeitstyp kann es sich um eine n-Leitfähigkeit einer n-dotierten
Schicht handeln, die Elektronen als Ladungsträger aufweist. Alternativ können die beiden Schichten aber auch umgekehrt oder gleich dotiert sein, beispielsweise n- oder p-dotiert. Der Leitfähigkeitstyp bezieht sich hier und im Folgenden auf die Majoritätsladungsträger, also Elektronen in n-dotierten Schichten und Löcher in p-dotierten Schichten.
Unter der ersten und/oder zweiten Schicht kann dabei
insbesondere auch jeweils eine Schichtenfolge aus mehreren einzelnen Schichten verstanden werden. Beispielsweise umfasst die erste Schicht alle Halbleiterschichten zwischen einer ersten Hauptseite der Halbleiterschichtenfolge und der aktiven Schicht. Die zweite Schicht kann beispielsweise alle Schichten zwischen einer der ersten Hauptseite
gegenüberliegenden zweiten Hauptseite der
Halbleiterschichtenfolge und der aktiven Schicht umfassen.
Die Halbleiterschichtenfolge basiert zum Beispiel auf einem III/V-Verbindungshalbleitermaterial . Bei dem
Halbleitermaterial handelt es sich beispielsweise um ein Nitrid-Verbindungshalbleitermaterial, insbesondere basieren alle Schichten der Halbleiterschichtenfolge auf einem Nitrid- Verbindungshalbleitermaterial, wie AlnIn]__n-mGamN, oder um ein Phosphid-Verbindungshalbleitermaterial , wie AlnIn]__n_ mGamP, oder auch um ein Arsenid-
Verbindungshalbleitermaterial , wie AlnIn]__n-mGamAs oder
AlnIn]__n-mGamAsP, wobei jeweils 0 < n < 1, 0 < m < 1 und m + n < 1 ist. Dabei kann die Halbleiterschichtenfolge
Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen
Bestandteile des Kristallgitters der
Halbleiterschichtenfolge, also Al, As, Ga, In, N oder P, angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können.
Bevorzugt basiert die Halbleiterschichtenfolge auf AlInGaN.
Die aktive Schicht der Halbleiterschichtenfolge beinhaltet insbesondere wenigstens einen pn-Übergang und/oder mindestens eine QuantentopfStruktur . Beispielsweise weist die aktive Schicht eine QuantentopfStruktur auf der Basis von AlGalnN auf. Eine von der aktiven Schicht im Betrieb erzeugte
Strahlung liegt insbesondere im Spektralbereich zwischen einschließlich 400 nm und 800 nm.
Insbesondere ist Halbleiterschichtenfolge auf einem Träger aufgebracht. Der Träger kann dabei auf einer der ersten
Schicht abgewandten oder zugewandten Seite der
Halbleiterschichtenfolge aufgebracht sein. Insbesondere kann der Träger das Aufwachssubstrat für die
Halbleiterschichtenfolge oder ein im Nachhinein aufgebrachter Hilfsträger sein. Der Träger dient insbesondere zur
Stabilisierung und zum mechanischen Tragen der
Halbleiterschichtenfolge. Beispielsweise ist der
Halbleiterchip dann selbsttragend als Oberflächenemitter oder Volumenemitter ausgebildet. Möglich ist zum Beispiel, dass der Halbleiterchip ein Saphirchip oder ein Dünnfilmchip ist.
Gemäß zumindest einer Ausführungsform ist die
Halbleiterschichtenfolge innerhalb des Injektionsbereichs derart dotiert, dass innerhalb des gesamten
Injektionsbereichs die Halbleiterschichtenfolge den ersten Leitfähigkeitstyp aufweist. Der Injektionsbereich ist also ein dotierter Teilbereich der Halbleiterschichtenfolge, beispielsweise ein p-dotierter Bereich, wenn die erste
Schicht ebenfalls p-dotiert ist. Insbesondere sind die erste Schicht sowie die Injektionsbereiche p-dotiert und weisen Löcher als ersten Leitfähigkeitstyp auf.
Gemäß zumindest einer Ausführungsform durchdringt der
Injektionsbereich ausgehend von der ersten Schicht die aktive Schicht zumindest teilweise.
Gemäß zumindest einer Ausführungsform sind die Seitenflächen der Halbleiterschichtenfolge zumindest stellenweise durch den Injektionsbereich gebildet. Die Seitenflächen verlaufen quer zur Haupterstreckungsebene der Halbleiterschichtenfolge.
Beispielsweise sind die Seitenflächen beim Vereinzeln eines im Verbund hergestellten Halbleiterchips entstanden. Die Seitenflächen können nach außen freiliegende Flächen der Halbleiterschichtenfolge sein. Insbesondere sind alle
Seitenflächen der Halbleiterschichtenfolge zumindest
teilweise mit dem Material des Injektionsbereichs gebildet. Beispielsweise sind die Seitenflächen der
Halbleiterschichtenfolge ausschließlich mit dem Material des Injektionsbereichs und dem Material der zweiten Schicht gebildet .
Gemäß zumindest einer Ausführungsform gelangen im Betrieb des Halbleiterchips Ladungsträger zumindest teilweise von der ersten Schicht in die Injektionsbereiche und der
Injektionsbereich ist dazu vorgesehen Ladungsträger direkt in die aktive Schicht zu injizieren. Die Injektionsbereiche und die daran angrenzende aktive Schicht befinden sich also in direktem elektrischem Kontakt miteinander, und sind durch keine weiteren Schichten, wie Isolationsschichten,
voneinander beabstandet und elektrisch isoliert. In mindestens einer Ausführungsform umfasst der
optoelektronische Halbleiterchip eine
Halbleiterschichtenfolge mit einer ersten Schicht, einer zweiten Schicht und einer zwischen der ersten Schicht und der zweiten Schicht angeordneten aktiven Schicht, die im
bestimmungsgemäßen Betrieb elektromagnetische Strahlung absorbiert oder emittiert. Die erste Schicht weist einen ersten Leitfähigkeitstyp auf und die zweite Schicht weist einen zweiten Leitfähigkeitstyp auf. In dem Halbleiterchip ist ein Injektionsbereich vorhanden, wobei die
Halbleiterschichtenfolge innerhalb des Injektionsbereichs derart dotiert ist, dass innerhalb des gesamten
Injektionsbereichs die Halbleiterschichtenfolge den ersten Leitfähigkeitstyp aufweist. Dabei durchdringt der
Injektionsbereich ausgehend von der ersten Schicht die aktive Schicht zumindest teilweise. Ferner sind Seitenflächen der Halbleiterschichtenfolge zumindest stellenweise durch den Injektionsbereich gebildet. Im Betrieb des Halbleiterchips gelangen Ladungsträger zumindest teilweise von der ersten Schicht in den Injektionsbereich und der Injektionsbereich ist dazu vorgesehen Ladungsträger direkt in die aktive
Schicht zu injizieren.
Dem hier beschriebenen Halbleiterchip liegt unter anderem die Erkenntnis zugrunde, dass die interne Quanteneffizienz, insbesondere von Nitrid-basierten LEDs, durch die Mobilität von Löchern in der aktiven Schicht begrenzt ist. Die
Mobilität der Löcher wird unter anderem häufig durch die Barrierenhöhe zwischen Quantentöpfen und Barriereschichten innerhalb der aktiven Schicht begrenzt. Aber auch das
Auftreten von Polarisationsladungen hemmt die Mobilität der Löcher . Beim hier beschriebenen Halbleiterchip wird unter anderem von der Idee Gebrauch gemacht, die aktive Schicht im Bereich der Seitenfläche der Halbleiterschichtenfolge zumindest teilweise zu dotieren, und so Injektionsbereiche zu bilden. Dadurch können im Betrieb Ladungsträger, vor allem Löcher, von der ersten Schicht in den Injektionsbereich gelangen können und von dort aus effektiv in die aktive Schicht, insbesondere über die gesamte Dicke der aktiven Schicht, injiziert werden. Bei der Verwendung von einer MultiquantentopfStruktur wird dadurch ermöglicht, dass in alle Quantentöpfe bevorzugt gleichmäßig Ladungsträger injiziert werden.
Zusätzlich ermöglicht das zumindest stellenweise Bilden der Seitenflächen der Halbleiterschichtenfolge durch den
Injektionsbereich, dass sich überwiegend Ladungsträger eines Ladungsträgertyps, also entweder Löcher oder Elektronen, in der Nähe der Seitenfläche der Halbleiterschichtenfolge bewegen. Vorteilhafterweise wird dadurch nichtstrahlende Rekombination von Ladungsträgern aufgrund von parasitären Oberflächeneffekten, welche verstärkt an den Seitenflächen auftreten können, reduziert. Das erhöht die Effizienz des gesamten Halbleiterchips.
Gemäß zumindest einer Ausführungsform weist die
Halbleiterschichtenfolge in der aktiven Schicht eine
geringere Dotierstoffkonzentration als im Injektionsbereich auf. Insbesondere ist die Halbleiterschichtenfolge in der aktiven Schicht weniger oder entgegengesetzt dotiert ist als im Injektionsbereich. Der Injektionsbereich ist also in lateraler Richtung durch einen Übergang von einem dotierten Bereich in einen weniger oder entgegengesetzt dotierten
Bereich begrenzt oder definiert. Bevorzugt unterscheidet sich jeder Injektionsbereich von der übrigen, an den Injektionsbereich angrenzenden
Halbleiterschichtenfolge, insbesondere von der angrenzenden aktiven Schicht, lediglich durch die Dotierstoffkonzentration oder die Dotierungsart. Die Materialzusammensetzung der
Halbleiterschichtenfolge und der Injektionsbereiche sind, bis auf die Konzentration des Dotierstoffes, dann zum Beispiel identisch .
Gemäß zumindest einer Ausführungsform weist jeder
Injektionsbereich eine Dotierstoffkonzentration von zumindest 10- oder zumindest IO^ oder zumindest 10^0 oder zumindest 10^1 Dotieratomen pro cm^ auf und die
Dotierstoffkonzentration innerhalb der aktiven Schicht außerhalb des Injektionsbereichs ist höchstens ein Zehntel, bevorzugt höchstens ein Hundertstel oder entgegengesetzt als im den Injektionsbereich. Eine solche
Dotierstoffkonzentration liegt bevorzugt innerhalb des gesamten Injektionsbereichs vor. Bei GaN-basierten
Halbleitermaterialien ist die aktive Schicht beispielsweise leicht n-dotiert, der Injektionsbereich ist dann bevorzugt p- dotiert .
Gemäß zumindest einer Ausführungsform sind zumindest 50% der Seitenflächen der Halbleiterschichtenfolge durch den
Injektionsbereich gebildet. Insbesondere sind zumindest 70%, bevorzugt zumindest 90% der Seitenflächen der
Halbleiterschichtenfolge durch den Injektionsbereich
gebildet .
Gemäß zumindest einer Ausführungsform sind die Seitenflächen der Halbleiterschichtenfolge durch mehrere nicht
zusammenhängende Injektionsbereiche gebildet. Beispielsweise umfasst der Halbleiterchip mehrere Injektionsbereiche, die jeweils unterschiedliche Seitenflächen der
Halbleiterschichtenfolge bilden. Insbesondere weist der
Halbleiterchip pro Seitenfläche der Halbleiterschichtenfolge einen Injektionsbereich auf.
Gemäß zumindest einer Ausführungsform weist die aktive
Schicht eine QuantentopfStruktur mit zumindest einer oder mehreren Quantentopfschichten auf. Zwischen zwei in
Stapelrichtung benachbarten Quantentopfschichten ist dann beispielsweise jeweils zumindest eine Barriereschicht
angeordnet. Dabei sind die Bandlücken zwischen Valenzband und Leitungsband im Bereich der QuantentopfSchicht kleiner als im Bereich der Barriereschicht und des Injektionsbereichs. Über die Breite der QuantentopfSchicht und die in der
QuantentopfSchicht auftretende Bandlücke kann die Wellenlänge der Strahlung eingestellt werden, die bei der Rekombination innerhalb der QuantentopfSchicht emittiert wird. Die
Haupterstreckungsrichtungen der Barriereschichten und der Quantentopfschichten verlaufen dabei im Wesentlichen parallel zu der Haupterstreckungsrichtung der aktiven Schicht. Die Breite ist senkrecht zur Haupterstreckungsrichtung gemessen.
Durch das Vorhandensein des Injektionsbereichs innerhalb der QuantentopfStruktur wird im Betrieb beispielsweise
ermöglicht, dass die Injektion von Ladungsträgern aus der ersten Schicht gleichmäßig auf alle Quantentopfschichten erfolgt und dadurch die Quanteneffizienz des Bauelements verglichen zu Bauelementen ohne Injektionsbereiche erhöht ist .
Gemäß zumindest einer Ausführungsform weist die
Barriereschicht entlang der Stapelrichtung des Halbleiterschichtenstapels eine Dicke von zumindest 1 nm, bevorzugt zumindest 3 nm, besonders bevorzugt zumindest 6 nm, auf. Insbesondere ist die Barriereschicht dazu eingerichtet Verspannungen zwischen unterschiedlichen Schichten des
Halbleiterschichtenstapels zu kompensieren. Durch eine verringerte Verspannung der Schichten wird eine besonders hohe Materialqualität der Schichten des
Halbleiterschichtenstapels ermöglicht. Vorteilhafterweise weisen die Schichten des Halbleiterschichtenstapels eine geringe Dichte von Defekten und eine besonders homogene
Materialzusammensetzung innerhalb der einzelnen Schichten auf .
Gemäß zumindest einer Ausführungsform verjüngt sich der
Injektionsbereich von der ersten Schicht in Richtung der zweiten Schicht, durchdringt die aktive Schicht vollständig und ragt zumindest teilweise in die zweite Schicht hinein. Bevorzugt ragen die Injektionsbereiche dabei zumindest 50 nm oder zumindest 100 nm oder zumindest 150 nm in die zweite Schicht hinein. Alternativ oder zusätzlich ragen die
Injektionsbereiche höchstens 300 nm oder höchstens 250 nm oder höchstens 200 nm in die zweite Schicht hinein.
Gemäß zumindest einer Ausführungsform verjüngt sich der
Injektionsbereich von der ersten Schicht in Richtung der zweiten Schicht, und weist eine Dicke zwischen einschließlich 50 nm und 5 gm, bevorzugt zwischen 100 nm und 200 nm, auf. Dabei wird die Dicke des Injektionsbereichs senkrecht zur Seitenfläche la von der Seitenfläche la bis zur aktiven
Schicht 11 gemessen Beispielsweise beträgt die
Flächenbelegungsdichte des Injektionsbereichs oder aller Injektionsbereiche zusammen entlang der gesamten aktiven Schicht zumindest 0,5 % oder zumindest 1 % oder zumindest 2 %. Alternativ oder zusätzlich beträgt die
Flächenbelegungsdichte höchstens 30 % oder höchstens 10 % oder höchstens 3 %. Durch die Wahl einer solchen
Flächenbelegungsdichte wird auf der einen Seite eine
effektive Injektion der Ladungsträger in die aktive Schicht ermöglicht, andererseits bleibt genug Fläche der aktiven Schicht frei von Injektionsbereichen, um eine hohe
Lichtausbeute zu garantieren.
Gemäß zumindest einer Ausführungsform ist die
Dotierstoffkonzentration konstant innerhalb eines jeden gesamten Injektionsbereichs. Konstant heißt in diesem
Zusammenhang, dass die Dotierstoffkonzentration im Rahmen der Herstellungstoleranzen um höchstens +/- 5% um eine mittlere Dotierstoffkonzentration im Injektionsbereich schwankt.
Alternativ kann die Dotierstoffkonzentration innerhalb des Injektionsbereichs von der Seitenfläche der
Halbleiterschichtenfolgesenkrecht zur Seitenfläche in
Richtung des Inneren des Halbleiterchips kontinuierlich abnehmen. Auch ein Gradient der Dotierstoffkonzentration senkrecht zur Haupterstreckungsrichtung der aktiven Schicht ist denkbar. Beispielsweise nimmt die
Dotierstoffkonzentration dann in Richtung weg von der ersten Schicht innerhalb des Injektionsbereichs ab.
Gemäß zumindest einer Ausführungsform weist der
Halbleiterchip entlang der Haupterstreckungsrichtung der aktiven Schicht eine Ausdehnung von maximal 20 gm, bevorzugt maximal 10 gm, auf. Insbesondere weisen die Halbleiterchips in Draufsicht auf deren Haupterstreckungsebene vieleckige, insbesondere viereckige, Kontur auf. Dabei beträgt die
Kantenlänge der Kontur maximal 20 gm, bevorzugt maximal 10 gm. Bei Halbleiterchips mit einer besonders kleinen Ausdehnung, insbesondere mit einer besonders kleinen
Kantenlänge, ist das Flächenverhältnis von Seitenflächen der Halbleiterschichtenfolge zu der Summe nach außen
freiliegender Flächen der Halbleiterschichtenfolge besonders groß. Die Seitenflächen verlaufen quer zur
Haupterstreckungsebene der aktiven Schicht der
Halbleiterschichtenfolge, weshalb parasitäre Effekte, welche zu nichtstrahlender Rekombination von Ladungsträgern führen, vermehrt an den Seitenflächen auftreten. Mittels des
Injektionsbereichs, welcher zumindest teilweise die
Seitenflächen der Halbleiterschichtenfolge bildet, wird die nichtstrahlende Rekombination an den Seitenflächen reduziert, da im Injektionsbereich überwiegend Ladungsträger eines Typs geleitet werden. Somit wird, besonders bei Halbleiterchips mit kleinen Abmessungen, die Effizienz mittels der
Injektionsbereiche gesteigert.
Gemäß zumindest einer Aus führungs form alterniert eine
Indiumkonzentration im Injektionsbereich entlang der
Stapelrichtung. Insbesondere ist der Injektionsbereich mit der Halbleiterschichtenfolge überlagert. Das heißt die
Halbleiterschichtenfolge ist zunächst vollständig gewachsen, erst nach dem Wachstum werden über einen Dotierprozess die Injektionsbereiche eingebracht. Dies hat insbesondere zur Folge, dass der geometrische Verlauf vor allem der aktiven Schicht nicht durch die Position und die Form der
Injektionsbereiche beeinflusst ist. Die Injektionsbereiche sind also dotierte Teilbereiche innerhalb der
Halbleiterschichtenfolge, die mit der
Halbleiterschichtenfolge überlagert sind. Die
Materialzusammensetzung der Halbleiterschichtenfolge und des Injektionsbereichs können, bis auf die Konzentration des Dotierstoffes, zum Beispiel identisch sein. Alternativ unterscheiden sich Injektionsbereich und aktive Schicht in ihrer Indiumkonzentration . Beispielsweise weisen die alternierend angeordneten Barriere- und
Quantentopfschichten voneinander verschiedene
Indiumkonzentrationen auf. Diese alternierende
Indiumkonzentration kann im Injektionsbereich zumindest teilweise erhalten bleiben. Folglich weisen der
Injektionsbereich und die aktive Schicht eine entlang der Stapelrichtung alternierende Indiumkonzentration auf, wobei sich die Änderungsrate mit welcher die Indiumkonzentration alterniert im Injektionsbereich und in der aktiven Schicht unterscheidet .
Durch den hohen Dotierungsgrad kann die Konzentration von wesentlichen Bestandteilen des Kristallgitters innerhalb des Injektionsbereichs, im Vergleich zu in lateraler Richtung an den Injektionsbereich angrenzende Schichten der
Halbleiterschichtenfolge, verändert sein. Insbesondere kann es durch den Dotierprozess und die erhöhte
Dotierstoffkonzentration im Injektionsbereich zum Abwandern oder Zuwandern von wesentlichen Bestandteilen des
Kristallgitters, wie zum Beispiel von Indium in einer AlInGaN Halbleiterschichtenfolge, kommen. Dieser Prozess wird
Intermixing genannt. Der maximale Indiumgehalt innerhalb eines Injektionsbereiches ist dann gegenüber dem Indiumgehalt der angrenzenden Schichten der Halbleiterschichtenfolge erhöht oder reduziert, zum Beispiel um zumindest 10% oder 50%.
Da Injektionsbereiche nach dem Wachstum der
Halbleiterschichtenfolge mittels Dotierung hergestellt sind, sind auch im Mittel die Positionen der Injektionsbereiche unkorreliert zu Positionen von etwaigen Kristallstörungen innerhalb der Halbleiterschichtenfolge. Solche
Kristallstörungen können beispielsweise in Form von
Gitterversetzungen vorliegen. Gitterversetzungen entstehen zum Beispiel beim Wachstum der Halbleiterschichtenfolge aufgrund der Gitterkonstantenanpassung an das
Aufwachssubstrat. Bevorzugt sind diese Kristallstörungen oder Gitterversetzungen rein statistisch verteilt, weisen also keine regelmäßige geometrische Anordnung innerhalb der
Halbleiterschichtenfolge auf.
Bei GaN-basierten Halbleitermaterialien beträgt die
Gitterversetzungsdichte beim Wachstum auf einem Saphir-
Substrat typischerweise 10^ bis 10^ pro cm^, beim Wachstum auf einem GaN-Substrat kann die Gitterversetzungsdichte aber einige Größenordnungen geringer sein.
Insbesondere bei Nitrid-basierten Halbleitermaterialien treten aufgrund solcher Gitterversetzungen in der aktiven Schicht V-förmige Einkerbungen, so genannte V-Pits oder V- Defekte, auf. Solche Einkerbungen in der aktiven Schicht haben typischerweise Tiefen senkrecht zur
Haupterstreckungsrichtung der aktiven Schicht von zumindest 30 nm oder zumindest 100 nm.
Bei dem hier beschriebenen Halbleiterchip stehen bevorzugt diese beim Wachstum der Halbleiterschichtenfolge entstehenden V-Pits in keinerlei Korrelation zu Injektionsbereichen. Das heißt, die Position der V-Pits ist im Mittel unkorreliert zur Position der Injektionsbereiche.
Insbesondere ist die Wahrscheinlichkeit einer
Gitterversetzung der Halbleiterschichtenfolge, insbesondere ein V-Pit, innerhalb eines Injektionsbereichs vorzufinden, höchstens 50 % oder höchstens 10 % oder höchstens 1 %.
Beispielsweise verläuft die aktive Schicht innerhalb
zumindest 50 % oder zumindest 90 % oder zumindest 99 % der Injektionsbereiche durchgehend planar. Durchgehend planar heißt in diesem Zusammenhang, dass die aktive Schicht
innerhalb des gesamten Injektionsbereichs keine Stufen oder Strukturen oder Einkerbungen aufweist, deren Tiefe senkrecht zur Haupterstreckungsrichtung der aktiven Schicht mehr als 10 nm oder mehr als 20 nm beträgt. Alternativ oder zusätzlich ist im Mittel mindestens 50 % oder 90 % oder 99 % der Fläche der aktiven Schicht innerhalb eines jeden Injektionsbereichs planar ausgebildet.
Gemäß zumindest einer Ausführungsform weist der
Halbleiterchip entlang der Haupterstreckungsrichtung der aktiven Schicht eine Ausdehnung von zumindest 3 gm, bevorzugt zumindest 20 gm, auf und weist zumindest einen zusätzlichen Injektionsbereich auf, wobei der zusätzliche
Injektionsbereich lateral von einer zusammenhängenden Bahn der aktiven Schicht umgeben ist.
In Querschnittsansicht bei einem Schnitt entlang der aktiven Schicht kann der zusätzliche Injektionsbereich beispielsweise kreisförmige, ovale, hexagonale oder rechteckige
Querschnittsformen aufweisen. In dieser Ansicht ist der zusätzliche Injektionsbereich bevorzugt vollständig und unterbrechungsfrei von der aktiven Schicht umrandet.
Darüber hinaus wird ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips angegeben. Das Verfahren eignet sich insbesondere zur Herstellung eines hier beschriebenen optoelektronischen Halbleiterchips. Das heißt, sämtliche in Verbindung mit dem optoelektronischen
Halbleiterchip offenbarten Merkmale sind auch für das
Verfahren offenbart und umgekehrt.
Gemäß zumindest einer Ausführungsform weist das Verfahren zur Herstellung eines optoelektronischen Halbleiterchips einen Schritt A auf, in dem eine Halbleiterschichtenfolge einer ersten Schicht eines ersten Leitfähigkeitstyps , einer zweiten Schicht eines zweiten Leitfähigkeitstyps und einer zwischen der ersten Schicht und der zweiten Schicht angeordneten aktiven Schicht bereitgestellt wird, wobei im
bestimmungsgemäßen Betrieb elektromagnetische Strahlung von der aktiven Schicht absorbiert oder emittiert wird.
In einem darauffolgenden Schritt B wird die
Halbleiterschichtenfolge dann in zumindest einem lateral definierten und lateral begrenzten Injektionsbereich gezielt dotiert. Dabei wird im Schritt B derart dotiert, dass innerhalb des gesamten Injektionsbereichs die
Halbleiterschichtenfolge den gleichen Leitfähigkeitstyp wie die erste Schicht aufweist. Bevorzugt durchdringt der so entstehende Injektionsbereich ausgehend von der ersten
Schicht die aktive Schicht zumindest teilweise. Nach dem Dotieren im Schritt B ist die aktive Schicht weniger oder entgegengesetzt dotiert als im Injektionsbereich.
Gemäß zumindest einer Ausführungsform weist das Verfahren zur Herstellung eines optoelektronischen Halbleiterchips einen Schritt C auf, in dem die Halbleiterschichtenfolge mittels Durchtrennen der Halbleiterschichtenfolge entlang von
imaginären Durchtrennungslinien zu mindestens einem
Hableiterchip vereinzelt wird. Dabei verlaufen die Durchtrennungslinien zumindest teilweise durch den Injektionsbereich und nach dem Vereinzeln sind Seitenflächen der Halbleiterschichtenfolge zumindest stellenweise durch den Injektionsbereich gebildet. Insbesondere sind die
Seitenflächen der Halbleiterschichtenfolge durch das
Vereinzeln entstanden.
Gemäß zumindest einer Ausführungsform bildet nach dem
Verfahrensschritt B) und vor dem Verfahrensschritt C) der Injektionsbereich ein regelmäßiges Gitter oder eine Vielzahl von Injektionsbereichen ist entlang den Gitterlinien eines regelmäßigen Gitters angeordnet. Insbesondere sind die
Injektionsbereiche matrixartig oder hexagonal entlang der aktiven Schicht verteilt. Die Anordnung der
Injektionsbereiche entlang der aktiven Schicht ist also bevorzugt nicht willkürlich, sondern folgt einem Muster und ist periodisch oder regelmäßig.
Gemäß zumindest einer Ausführungsform wird vor dem Schritt B) eine Maske auf die der aktiven Schicht abgewandte Seite der ersten Schicht aufgebracht. Die Maske weist dabei bevorzugt zumindest eine Öffnung auf, in der die
Halbleiterschichtenfolge freigelegt ist. Die Dotierung erfolgt durch einen Ionen-Implantationsprozess im Bereich der Öffnung, wobei mittels der Maske die Dotierung lateral definiert und lateral begrenzt wird.
Bereiche der Halbleiterschichtenfolge außerhalb der Öffnung sind von der Maske überdeckt. Beim Ionen-Implantationsprozess werden Dotieratome von einer der aktiven Schicht abgewandten Seite der Maske auf die Maske geschossen. Eine Dotierung der Halbleiterschichtenfolge erfolgt dann im Bereich der Öffnung, bevorzugt ausschließlich im Bereich der Öffnung. Die Dotierung unterhalb der Maske wird durch die Maske bevorzugt unterdrückt, insbesondere vollständig unterdrückt.
Für die Produktion der Maske kann zunächst eine Maskenschicht auf die Halbleiterschichtenfolge aufgebracht werden.
Anschließend wird die Maske beispielsweise mittels eines Lithografieverfahrens, wie einem Stepper-Verfahren oder einem Nanoprägelithografieverfahren, strukturiert und dabei die zumindest eine Öffnung in der Maskenschicht erzeugt.
Die Maske weist beispielsweise ein Metall, wie Gold, Silber, Aluminium, Titan oder Stahl, auf oder besteht daraus. Auch ist denkbar, dass die Maske aus einem Fotolack gebildet ist oder einen Fotolack aufweist.
Nach dem Ionenimplantationsprozess zur Dotierung des
Injektionsbereichs kann die Halbleiterschichtenfolge einem thermischen Ausheilungsprozess ausgesetzt werden. Bei diesem Ausheilungsprozess können sich einige Störstellen oder
Gitterdefekte, die durch den Ionenimplantationsprozess erzeugt werden, zurückbilden beziehungsweise ausheilen.
Dadurch kann wiederum die optische Effizienz des
Halbleiterchips erhöht werden. Für den Ausheilungsprozess wird die Halbleiterschichtenfolge beispielsweise auf eine Temperatur von zumindest 1000 °C aufgeheizt.
Gemäß zumindest einer Ausführungsform wird die
Halbleiterschichtenfolge vor dem Schritt A auf einem
Aufwachssubstrat aufgewachsen, wobei zunächst die zweite Schicht, dann die aktive Schicht und dann die erste Schicht aufgewachsen wird. Anschließend folgt die Dotierung der
Halbleiterschichtenfolge im Schritt B von einer dem
Aufwachssubstrat abgewandten Seite, beispielsweise mittels Ionenimplantation. Nach dem Schritt B wird dann
beispielsweise ein Hilfsträger auf die dem Aufwachssubstrat abgewandte Seite der Halbleiterschichtenfolge aufgebracht und das Aufwachssubstrat abgelöst. Auf diese Weise kann
beispielsweise ein Dünnfilmhalbleiterchip mit den oben genannten Injektionsbereichen hergestellt werden. Alternativ kann aber auch das Aufwachssubstrat in dem Halbleiterchip verbleiben und auf einen Hilfsträger verzichtet werden. Auf diese Weise könnte beispielsweise ein Volumenhalbleiterchip wie ein Saphirchip erzeugt werden. Bei dem Aufwachssubstrat kann es sich beispielsweise um ein Silizium- oder GaAs- oder GaN- oder SiC- oder Saphiraufwachssubstrat handeln.
Nachfolgend wird ein hier beschriebener optoelektronischer Halbleiterchip sowie ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips unter Bezugnahme auf
Zeichnungen anhand von Ausführungsbeispielen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei jedoch keine
maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß
dargestellt sein.
Es zeigen:
Figuren 1, 2, 3 und 4 Ausführungsbeispiele für
Verfahrensschritte zur Herstellung eines
optoelektronischen Halbleiterchips in
Querschnittsansicht,
Figuren 5, 7 und 9 Ausführungsbeispiele eines
optoelektronischen Halbleiterchips in
Querschnittsansicht, Figuren 6A, 6B und 6C Ausführungsbeispiele von Masken zur Herstellung von optoelektronischen Halbleiterchips in Draufsicht, und
Figuren 8 und 10 Ausführungsbeispiele eines
optoelektronischen Halbleiterchips in Draufsicht.
In den Ausführungsbeispielen der Figur 1 bis 4 sind
verschiedene Verfahrensschritte eines hier beispielhaft beschriebenen Verfahrens zur Herstellung eines
optoelektronischen Halbleiterchips 100 gezeigt. Der
Halbleiterchips 100 wird dabei jeweils in Querschnittsansicht betrachtet .
In Figur 1 ist eine Querschnittsansicht durch eine
Halbleiterschichtenfolge 1, welche in einem Verfahrensschritt A) , bereitgestellt wird. Die Halbleiterschichtenfolge 1 ist auf einem Träger 13 angeordnet. Die Halbleiterschichtenfolge 1 kann beispielsweise auf einer Hauptseite des Trägers 13 aufgewachsen sein. Der Träger 13 ist beispielsweise das
Aufwachssubstrat für die Halbleiterschichtenfolge 1. Bei dem Träger 13 handelt es sich beispielsweise um einen
Saphirträger, die Halbleiterschichtenfolge 1 basiert
beispielsweise auf AlInGaN.
Die Halbleiterschichtenfolge 1 umfasst eine erste Schicht 10, aus einem Material eines ersten Leitfähigkeitstyps , eine aktive Schicht 11 und eine zweite Schicht 12, aus einem
Material eines zweiten Leitfähigkeitstyps , wobei die aktive Schicht 11 zwischen der ersten Schicht 10 und der zweiten Schicht 12 angeordnet ist und die zweite Schicht 12 dem Träger 13 zugewandt ist. Vorliegend ist die erste Schicht 10 beispielsweise p-dotiert, die zweite Schicht 12
beispielsweise n-dotiert. Die aktive Schicht 11 kann
undotiert oder zum Beispiel leicht n-dotiert sein.
Die erste Schicht 10 weist eine Dicke senkrecht zur
Haupterstreckungsrichtung der Halbleiterschichtenfolge von höchstens 1 mpi, bevorzugt höchstens 0,5 mpi auf. Die Dicke der zweiten Schicht 12 liegt bevorzugt im Bereich zwischen einschließlich 3 gm und 6 gm. Die Dicke der aktiven Schicht 11 beträgt beispielsweise zwischen einschließlich 50 nm und 200 nm und kann beispielsweise zwei bis zehn
Quantentopfschichten 111 aufweisen.
In Figur 2 ist zunächst eine Halbleiterschichtenfolge 1 auf einem Träger 13 bereitgestellt. Die Reihenfolge der einzelnen Schichten der Halbleiterschichtenfolge 1 entspricht dabei der Reihenfolge aus der Figur 1. Auf eine dem Träger 13
abgewandte Seite der ersten Schicht 10 ist außerdem eine Maske 3, beispielsweise aus einem Metall, wie Aluminium oder Silber oder Gold, aufgebracht. Die Maske 3 weist ferner
Öffnungen 30 auf, in dem die dem Träger 13 abgewandte Seite der Halbleiterschichtenfolge 1 freiliegt. Der Rest der
Halbleiterschichtenfolge 1 ist mit der Maske 3 bedeckt.
Ferner illustrieren die Pfeile in Figur 3A den Start eines Ionenimplantationsprozesses, bei dem beispielsweise
ionisierte Magnesiumatome auf eine dem Träger 13 abgewandte Seite der Maske 3 geschossen werden. Im Bereich der Öffnungen 30 wird in einem Verfahrensschritt B) ein lateral definierter und lateral begrenzter Injektionsbereich 2 mittels Dotierung der Halbleiterschichtenfolge 1 ausgebildet. In Figur 3 ist ein Verfahrensschritt gezeigt, nachdem der Dotiervorgang beendet ist. Insbesondere wurde in diesem
Ausführungsbeispiel die Dotierung mittels eines
Ionenimplationsprozesses durchgeführt. Durch den
Dotiervorgang ist im Bereich der Öffnungen 30 ein
Injektionsbereich 2 entstanden, in dem die
Halbleiterschichtenfolge 1 dotiert ist. Unterhalb der Maske 3 in Bereichen außerhalb der Öffnung 30 ist keine oder eine geringere Dotierstoffkonzentration der
Halbleiterschichtenfolge 1 erfolgt. Die Maske 3 hat also die Ionen aus dem Ionenimplantationsprozess abgeschirmt oder abgefangen. Die Halbleiterschichtenfolge 1 wurde derart dotiert, dass innerhalb des gesamten Injektionsbereichs 2 die Halbleiterschichtenfolge 1 den gleichen Leitfähigkeitstyp wie die erste Schicht 10 aufweist, der Injektionsbereich 2 ausgehend von der ersten Schicht 10 die aktive Schicht 11 zumindest teilweise durchdringt, und die aktive Schicht 11 weniger oder entgegengesetzt dotiert ist als im
Injektionsbereich 2.
Im gesamten Injektionsbereich 2 liegt eine
Dotierstoffkonzentration von zumindest 1018 Dotieratomen pro cm3 vor. In der aktiven Schicht 11 weist die
Halbleiterschichtenfolge 1 eine geringere
Dotierstoffkonzentration als im Injektionsbereich 2 auf. Die Dotierstoffkonzentration innerhalb der aktiven Schicht 11 außerhalb des Injektionsbereichs 2 ist zumindest eine
Größenordnung, bevorzugt zumindest zwei Größenordnungen, geringer oder entgegengesetzt als im Injektionsbereich 2. Im Injektionsbereich 2 alterniert die Indiumkonzentration entlang der Stapelrichtung S. In Figur 4 ist das gleiche Ausführungsbeispiel wie in Figur 3 gezeigt, lediglich wurde die Maske 3 nach dem Dotierprozess entfernt. Die Halbleiterschichtenfolge wird in einem
Verfahrensschritt C) zu mindestens einem Halbleiterchip 100 vereinzelt. Dabei wird die Halbleiterschichtenfolge 1 entlang von imaginären Durchtrennungslinien 90 vereinzelt, wobei die Durchtrennungslinien 90 zumindest teilweise durch den
Injektionsbereich 2 verlaufen, und nach dem Vereinzeln
Seitenflächen la der Halbleiterschichtenfolge 1 zumindest stellenweise durch den Injektionsbereich 2 gebildet sind.
Insbesondere werden die in den Figuren 1 bis 4 dargestellten Verfahrensschritte A) , B) und C) in der genannten Reihenfolge ausgeführt .
In Figur 5 ist ein Ausführungsbeispiel des Halbleiterchips 100 in Querschnittsansicht gezeigt. Ein solcher
Halbleiterchip 100 kann beispielsweise mittels
Verfahrensschritten A) , B) und C) dargestellt sein, welche im Zusammenhang mit den Figuren 1 bis 4 skizziert sind.
Der Halbleiterchip 100 umfasst eine aktive Schicht 11, die aus einer QuantentopfStruktur mit einer Mehrzahl von
Quantentopfschichten 111 und Barriereschichten 211 gebildet, die in einer Stapelrichtung S alternierend übereinander gestapelt sind. Die aktive Schicht 11 weist dabei
beispielsweise eine Dicke zwischen einschließlich 50 nm und 200 nm auf. Die Quantentopfschichten 111 haben beispielsweise jeweils eine Dicke zwischen einschließlich 2 nm und 10 nm.
Die Barriereschichten haben entlang der Stapelrichtung S des Halbleiterschichtenstapels 1 eine Dicke von zumindest 1 nm, beorzugt zumindest 3 nm, besonders bevorzugt zumindest 6 nm. Die QuantentopfStruktur der Figur 2 basiert beispielsweise auf AlInGaN und weist zwischen zehn und 20
Quantentopfschichten 111 auf. Dabei sind die Bandlücken innerhalb der Quantentopfschichten 111 bevorzugt kleiner als innerhalb der Barriereschichten 211.
Der Injektionsbereich 2 verjüngt sich von der ersten Schicht 10 in Richtung der zweiten Schicht 12. Der Injektionsbereich 2 durchdringt die aktive Schicht 11 vollständig und ragt in die zweite Schicht 12 hinein. Der Injektionsbereich 2 ragt zumindest 50 nm und höchstens 300 nm in die zweite Schicht 12 hinein. Der Injektionsbereich 2 weist eine Dicke D zwischen einschließlich 50 nm und 5 gm, bevorzugt zwischen 100 nm und 300 nm, auf, wobei die Dicke D des Injektionsbereichs 2 senkrecht zur Seitenfläche la bis zur aktiven Schicht 11 gemessen wird.
Ferner zeigt Figur 5 schematisch den Fluss von Ladungsträgern innerhalb der Schichten der Halbleiterschichtenfolge 1 im Betrieb des Halbleiterchips 100. Erste Ladungsträger, beispielsweise Löcher, werden aus der ersten Schicht 10 in die Injektionsbereiche 2 injiziert. Wie mit den Pfeilen mit durchgezogener Linie dargestellt, können aus den
Injektionsbereichen 2 die ersten Ladungsträger direkt in die aktive Schicht 11 gelangen. Dabei verteilen sich die ersten Ladungsträger auf alle Quantentopfschichten 111, so dass in jede QuantentopfSchicht 111 erste Ladungsträger injiziert werden. Die ersten Ladungsträger werden also bevorzugt auf alle Quantentopfschichten 111 verteilt, insbesondere
gleichmäßig verteilt. Ferner werden aus der zweiten Schicht 12 zweite Ladungsträger, wie mit Pfeilen mit gestrichelter Linie dargestellt, ebenfalls in die aktive Schicht 11 und die zugehörigen Quantentopfschichten 111 injiziert. Bei den zweiten Ladungsträgern handelt es sich beispielsweise um Elektronen. Innerhalb der Quantentopfschichten 111 kann es dann zur Rekombination der Elektronen und Löcher kommen, wodurch elektromagnetische Strahlung bevorzugt im UV-Bereich oder im sichtbaren Bereich entsteht. Dabei ermöglichen die Injektionsbereiche 2, dass eine Strahlungserzeugung in allen Quantentopfschichten 111 stattfindet, so dass die
Quanteneffizienz des Halbleiterchips 100 gegenüber
Halbleiterchips ohne Injektionsbereiche gesteigert ist.
Die Seitenflächen la der Halbleiterschichtenfolge 1 sind zumindest stellenweise durch die Injektionsbereiche 2
gebildet. In den Injektionsbereiche 2 können die zweiten Ladungsträger können besonders einfach innerhalb der
Injektionsbereiche 2 entlang der Stapelrichtung S der
Quantentopfschichten 111 transportiert werden und gleichmäßig auf die Quantentopfschichten 111 verteilt werden. Innerhalb des aktiven Bereichs verteilen sich die zweiten Ladungsträger in lateraler Richtung, entlang der Haupterstreckungsebene der Quantentopfschichten 111. Mittels der Injektionsbereiche 2 werden erste Ladungsträger von den Seitenflächen la der
Halbleiterschichtenfolge 1 ferngehalten, wodurch
Oberflächeneffekte an den Seitenflächen la reduziert werden und vorteilhaft nicht-strahlende Rekombination von
Ladungsträgern minimiert wird.
Die Figuren 6A, 6B und 6C zeigen unterschiedliche
Ausführungsbeispiele von Masken 3, die beim Verfahren zur Herstellung eines optoelektronischen Halbleiterchips 100 im Verfahrensschritt B) verwendet werden. Die Maske 3 wird vor dem Verfahrensschritt B) auf die der aktiven Seite
abgewandten Seite der ersten Schicht 10 aufgebracht. Die Masken weisen jeweils zumindest eine Öffnung 30 auf, in welcher die Halbleiterschichtenfolge 1 frei liegt. Mittels der Maske 3 wir die Dotierstoffkonzentration lateral
definiert und lateral begrenzt. Dadurch wird in Draufsicht die Geometrie der Injektionsbereiche 2 oder des
Injektionsbereichs 2 vorgegeben. Die Halbleiterschichtenfolge 100 wird im Verfahrensschritt C) entlang dem
Injektionsbereich 2 oder den Injektionsbereichen 2
vereinzelt. Folglich wird mittels der Geometrie der
Injektionsbereiche 2 oder des Injektionsbereichs 2 die
Geometrie der/des beim Vereinzeln entstehenden
Halbleiterchips 100 vorgegeben.
Die Öffnung 30 kann wie in Figur 6A dargestellt gitterförmig ausgebildet sein. Beispielsweise weist die Öffnung 30 in Draufsicht auf die Hauptfläche der Maske 3 die Form eines regelmäßigen Rechteckgitters auf. Alternativ kann die Öffnung die Form eines regelmäßigen hexagonalen Gitters aufweisen. Ferner kann die Maske 3, wie in Figur 6B dargestellt, eine Vielzahl kreisförmiger Bereiche 31, in welchen die Maske 3 den Halbleiterschichtenstapel überdeckt, aufweisen. Eine gitterförmige Öffnung 30 umgibt die kreisförmigen Bereich 31 der Maske 3. Die kreisförmigen Bereiche 31 können
beispielsweise an den Knotenpunkten eines imaginären
regelmäßigen hexagonalen Gitters angeordnet sein. Ferner kann die Vielzahl von Öffnungen 30, wie in Figur 6C dargestellt, rechteckig ausgebildet sein, wobei die Öffnungen entlang den Gitterlinien eines imaginären regelmäßigen Rechteckgitters verlaufen .
In der Figur 7 ist ein Halbleiterchip 100 dargestellt, welcher an den Seitenflächen la der Halbleiterschichtenfolge 1 mit einer Passivierung 22 bedeckt ist. Auf der von der zweiten Halbleiterschicht 12 abgewandten Seite des Trägers 13 und auf der der aktiven Schicht 11 abgewandten Seite der ersten Schicht 10 ist jeweils ein Kontakt 23 angeordnet.
Mittels den Kontakten 23 ist der Halbleiterchip elektrisch kontaktierbar. Der Kontakt 23 an der ersten Halbleiterschicht 10 ist reflektierend für die im Betrieb in der aktiven
Schicht 11 erzeugte Strahlung ausgebildet. Der Kontakt 23 an der ersten Halbleiterschicht bedeckt die dem Träger 12 abgewandte Seite der ersten Halbleiterschicht 10 vollständig. Der Kontakt 23 an dem Träger 13 ist beispielsweise mit einem Material gebildet, welches für in der aktiven Schicht 11 erzeugte elektromagnetische Strahlung transparent ist.
Beispielsweise ist der Kontakt 23 an dem Träger 13 mit
Indiumzinnoxid (ITO) gebildet. Der Kontakt 23 am Träger 13 bedeckt den Träger 13 nur teilweise. Die in der aktiven
Schicht erzeugte elektromagnetische Strahlung wird im Betrieb durch den Träger 13 emittiert. Der Halbleiterchip 100 ist in einen Verguss 21 eingebettet, welcher den Halbleiterchip 100 und den Kontakt 23 an der ersten Halbleiterschicht 10
lateral, insbesondere vollständig, umgibt.
Die Figur 8 zeigt eine Draufsicht auf die in der Figur 7 dargestellte Schnittebene A-A des vergossenen Halbleiterchips 100. Der Halbleiterchip 100 weist einen rechteckigen
Querschnitt auf und ist in lateraler Richtung vollständig von der Passivierung 22 und dem Verguss 21 umgeben. Der
Halbleiterchip weist eine maximale Kantenlänge 99 von 20 gm, bevorzugt 10 gm, auf. Alle Seitenflächen la sind zumindest stellenweise durch den Injektionsbereich 2 gebildet. Alle Seitenflächen der Halbleiterschichtenfolge 1 sind mit dem Material des Injektionsbereichs 2 gebildet. Insbesondre umgibt der Injektionsbereich 2 die Quantentopfschichten 111 entlang ihrer Haupterstreckungsebene vollständig. In der Figur 9 ist, ähnlich wie in Figur 7, eine Schnittansicht eines Ausführungsbeispiels eines
Halbleiterchips 100 dargestellt. Die Ausführungsbeispiele der Figur 7 und der Figur 9 unterscheiden sich dadurch, dass der Kontakt 23 an dem Träger 13 den Träger 23 vollständig
überdeckt. Der Kontakt ist mit einem Material gebildet, welches für in der aktiven Schicht 11 erzeugte
elektromagnetische Strahlung transparent ist. Beispielsweise ist der Kontakt mit Indiumzinnoxid (ITO) gebildet. In der aktiven Schicht erzeugte elektromagnetische Strahlung wird im Betrieb durch den Kontakt 23 am Träger 13 emittiert.
Weiter unterscheidet sich der in Figur 9 dargestellte
Halbleiterchip 100 von dem in Figur 7 dargestellten
Halbleiterchip 100 durch die Kantenlänge 99. Beispielsweise beträgt die Kantenlänge 99 zumindest 3 gm, bevorzugt
zumindest 20 gm. Um eine effiziente Bestromung der
Quantentopfschichten 111 zu gewährleisten, weist der
Halbleiterchip 100 einen zusätzlichen Injektionsbereich 2i auf, welcher lateral von einer zusammenhängenden Bahn der aktiven Schicht 11 umgeben ist. Lateral, das heißt parallel zu einer Haupterstreckungsrichtung der
Halbleiterschichtenfolge 1, ist der zusätzliche
Injektionsbereich 2i vollständig von einer zusammenhängenden und unterbrechungsfreien Bahn der aktiven Schicht 11 umgeben, in der der Dotierungsgrad entgegengesetzt oder um zumindest eine Größenordnung kleiner ist als im Bereich des
zusätzlichen Injektionsbereichs 2i. Der zusätzliche
Injektionsbereich 2i erstreckt sich durch die gesamte erste Schicht 10 und die gesamte aktive Schicht 11 und ragt
teilweise, beispielsweise zumindest 50 nm, in die zweite Schicht 12 hinein. Dabei verjüngt sich der zusätzliche
Injektionsbereich 2i in Richtung weg von der ersten Schicht 10. Vorliegend ist die Querschnittsform des zusätzlichen Injektionsbereichs 2i domförmig. Insbesondere kann ein
Halbleiterchip 100 eine Vielzahl von zusätzlichen
Injektionsbereichen 2i umfassen.
Der zusätzliche Injektionsbereich 2i ist im selben
Herstellungsverfahren wie der Injektionsbereich 2 des
Halbleiterchips 100 hergestellt. Somit weist der zusätzliche Injektionsbereich 2i gleiche Eigenschaften wie der
Injektionsbereich 2 auf und umgekehrt.
Beispielsweise weist der zusätzliche Injektionsbereich 2i innerhalb der aktiven Schicht einen Durchmesser oder eine Breite, gemessen in lateraler Richtung, von zumindest 100 nm oder zumindest 150 nm oder zumindest 200 nm auf. Alternativ oder zusätzlich ist der Durchmesser oder die Breite des zusätzlichen Injektionsbereichs 2i höchstens 500 nm oder höchstens 250 nm oder höchstens 200 nm. Der Durchmesser oder die Breite ist dabei zum Beispiel der maximale oder mittlere Durchmesser oder die maximale oder mittlere Breite.
Die Figur 10 zeigt eine Draufsicht auf die in der Figur 9 dargestellte Schnittebene B-B des vergossenen Halbleiterchips 100. Der Halbleiterchip 100 weist einen rechteckigen
Querschnitt auf und ist in lateraler Richtung vollständig von der Passivierung 22 und dem Verguss 21 umgeben. Der
Halbleiterchip 100 weist eine minimale Kantenlänge 99 von 20 pm auf. Alle Seitenflächen la der Halbleiterschichtenfolge 1 sind zumindest stellenweise mit dem Material des
Injektionsbereichs 2 gebildet. Insbesondre umgibt der
Injektionsbereich 2 die Quantentopfschichten 111 entlang ihrer Haupterstreckungsebene vollständig. Zusätzlich weist der Halbleiterchip 100 einen zusätzlichen Injektionsbereich 2i auf, welcher lateral von einer zusammenhängenden Bahn der aktiven Schicht 11 umgeben ist.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn diese Merkmale oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 102019106419.8, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Bezugszeichenliste
1 Halbleiterschichtenfolge
la Seitenfläche
2 Injektionsbereich
2i zusätzlicher Injektionsbereich
3 Maske
4 Gitterversetzungen/V-Pits
10 erste Schicht
11 aktive Schicht
12 zweite Schicht
13 Träger
21 Verguss
22 Passivierung
23 Kontakt
30 Öffnung
31 Bereich der Maske
99 Kantenlänge
100 optoelektronischer Halbleiterchip
111 QuantentopfSchicht
211 BarriereSchicht
D Dicke
S Stapelrichtung

Claims

Patentansprüche
1. Optoelektronischer Halbleiterchip (100), aufweisend
- eine Halbleiterschichtenfolge (1) mit einer ersten Schicht (10), einer zweiten Schicht (12) und einer zwischen der ersten Schicht (10) und der zweiten
Schicht (12) angeordneten aktiven Schicht (11), und zumindest einen Injektionsbereich (2), wobei
- die erste Schicht (10) einen ersten Leitfähigkeitstyp aufweist,
- die zweite Schicht (12) einen zweiten
Leitfähigkeitstyp aufweist,
- die Halbleiterschichtenfolge (1) innerhalb des gesamten Injektionsbereichs (2) den ersten
Leitfähigkeitstyp aufweist, wobei
- der Injektionsbereich (2) ausgehend von der ersten Schicht (10) die aktive Schicht (11) zumindest
teilweise durchdringt,
- Seitenflächen (la) der Halbleiterschichtenfolge (1) zumindest stellenweise durch den Injektionsbereich (2) gebildet sind, und
- der Injektionsbereich (2) dazu vorgesehen ist
Ladungsträger direkt in die aktive Schicht (11) zu inj izieren .
2. Optoelektronischer Halbleiterchip (100) nach Anspruch 1, bei dem die Halbleiterschichtenfolge (1) in der aktiven Schicht (11) eine geringere Dotierstoffkonzentration als im Injektionsbereich (2) aufweist.
3. Optoelektronischer Halbleiterchip (100) nach einem der vorherigen Ansprüche, bei dem
- innerhalb des gesamten Injektionsbereichs (2) eine Dotierstoffkonzentration von zumindest IO^ Dotieratomen pro cm^ vorliegt,
- die Dotierstoffkonzentration innerhalb der aktiven Schicht (11) außerhalb des Injektionsbereichs (2) zumindest eine Größenordnung geringer oder
entgegengesetzt als im Injektionsbereich (2) ist.
4. Optoelektronischer Halbleiterchip (100) nach einem der vorherigen Ansprüche, bei dem
zumindest 50% der Seitenflächen (la) der
Halbleiterschichtenfolge (1) durch den Injektionsbereich (2) gebildet sind.
5. Optoelektronischer Halbleiterchip (100) nach einem der vorherigen Ansprüche, bei dem
die Seitenflächen (la) der Halbleiterschichtenfolge (1) durch mehrere nicht zusammenhängende Injektionsbereiche (2) gebildet sind.
6. Optoelektronischer Halbleiterchip (100) nach einem der vorherigen Ansprüche, bei dem
- die aktive Schicht (11) eine QuantentopfStruktur mit zumindest einer QuantentopfSchicht (111) aufweist,
- zwischen zwei benachbarten Quantentopfschichten (111) jeweils zumindest eine Barriereschicht (211) angeordnet ist,
- die Bandlücke zwischen Valenzband und Leitungsband im Bereich der QuantentopfSchicht (210) kleiner ist als im Bereich der Barriereschicht (211) und des
Injektionsbereichs (2) .
7. Optoelektronischer Halbleiterchip (100) nach dem
vorherigen Anspruch, bei dem die Barriereschicht (211) entlang der Stapelrichtung des Halbleiterschichtenstapels (1) eine Dicke von zumindest 1 nm, bevorzugt zumindest 3 nm, aufweist.
8. Optoelektronischer Halbleiterchip (100) nach einem der vorherigen Ansprüche, bei dem
- der Injektionsbereich (2) sich von der ersten Schicht (10) in Richtung der zweiten Schicht (12) verjüngt,
- der Injektionsbereich (2) die aktive Schicht (11) vollständig durchdringt und in die zweite Schicht (12) hineinragt, und
- der Injektionsbereich (2) zumindest 50 nm und höchstens 300 nm in die zweite Schicht (12) hineinragt.
9. Optoelektronischer Halbleiterchip (100) nach einem der vorherigen Ansprüche, bei dem
- sich der Injektionsbereich (2) von der ersten Schicht (10) in Richtung der zweiten Schicht (12) verjüngt, und
- der Injektionsbereich (2) eine Dicke (D) zwischen einschließlich 50 nm und 5 gm, bevorzugt zwischen 100 nm und 300 nm, aufweist, wobei die Dicke (D) des
Injektionsbereichs senkrecht zur Seitenfläche (la) von der Seitenfläche (la) bis zur aktiven Schicht (11) gemessen ist.
10. Optoelektronischer Halbleiterchip (100) nach einem der vorherigen Ansprüche, bei dem
im Injektionsbereich (2) die Indiumkonzentration entlang einer Stapelrichtung (S) der Halbleiterschichtenfolge (1) alterniert .
11. Optoelektronischer Halbleiterchip (100) nach einem der vorherigen Ansprüche, bei dem der Halbleiterchip (100) entlang der
Haupterstreckungsrichtung der aktiven Schicht (11) eine Ausdehnung von maximal 20 gm, bevorzugt maximal 10 gm, aufweist .
12. Optoelektronischer Halbleiterchip (100) nach einem der Ansprüche 1 bis 10, bei dem
- der Halbleiterchip (100) entlang der
Haupterstreckungsrichtung der aktiven Schicht (11) eine Ausdehnung von zumindest 3 gm aufweist,
- der Halbleiterchip (100) zumindest einen zusätzlichen Injektionsbereich (2i) aufweist, und
- der zusätzliche Injektionsbereich (2i) lateral von einer zusammenhängenden Bahn der aktiven Schicht (11) umgeben ist.
13. Verfahren zur Herstellung eines optoelektronischen
Halbleiterchips (100), aufweisend die Schritte:
A) Bereitstellen einer Halbleiterschichtenfolge (1) mit einer ersten Schicht (10) eines ersten
Leitfähigkeitstyps , einer zweiten Schicht (12) eines zweiten Leitfähigkeitstyps und einer zwischen der ersten Schicht (10) und der zweiten Schicht (12) angeordneten aktiven Schicht (11), die im bestimmungsgemäßen Betrieb elektromagnetische Strahlung absorbiert oder emittiert;
B) Ausbilden eines lateral definierten und lateral begrenzten Injektionsbereichs (2) mittels Dotierung der Halbleiterschichtenfolge (1), wobei derart dotiert wird, dass
- innerhalb des gesamten Injektionsbereichs (2) die
Halbleiterschichtenfolge (1) den gleichen
Leitfähigkeitstyp wie die erste Schicht (10) aufweist,
- der Injektionsbereich (2) ausgehend von der ersten Schicht (10) die aktive Schicht (11) zumindest teilweise durchdringt, und
- die aktive Schicht (11) weniger oder entgegengesetzt dotiert ist als im Injektionsbereich (2);
C) Vereinzeln der Halbleiterschichtenfolge (1) zu
mindestens einem Halbleiterchip (100) mittels
Durchtrennen der Halbleiterschichtenfolge (1) entlang von imaginären Durchtrennungslinien (90), wobei
- die Durchtrennungslinien (90) zumindest teilweise durch den Injektionsbereich (2) verlaufen, und
- nach dem Vereinzeln Seitenflächen (la) der
Halbleiterschichtenfolge (1) zumindest stellenweise durch den Injektionsbereich (2) gebildet sind.
14. Verfahren nach dem vorherigen Anspruch, wobei,
nach Verfahrensschritt B) und vor Verfahrensschritt C) , der Injektionsbereich (2) in Draufsicht auf die
Halbleiterschichtenfolge (1) ein regelmäßiges Gitter bildet oder eine Vielzahl von Injektionsbereichen (2) entlang den Gitterlinien eines regelmäßigen Gitters angeordnet ist.
15. Verfahren nach einem der vorherigen Ansprüche 13 und 14, wobei
- vor dem Schritt B) eine Maske (3) auf die der aktiven Schicht (11) abgewandte Seite der ersten Schicht (10) aufgebracht wird,
- die Maske (3) zumindest eine Öffnung (30) aufweist, in welcher die Halbleiterschichtenfolge (1) frei liegt,
- die Dotierung durch einen Ionen-Implantationsprozess im Bereich der Öffnung (30) erfolgt, wobei mittels der Maske die Dotierung lateral definiert und lateral begrenz wird.
PCT/EP2020/055574 2019-03-13 2020-03-03 Optoelektronischer halbleiterchip und verfahren zum herstellen eines optoelektronischen halbleiterchips Ceased WO2020182545A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202080020009.2A CN113544862A (zh) 2019-03-13 2020-03-03 光电子半导体芯片和用于制造光电子半导体芯片的方法
US17/435,612 US12100782B2 (en) 2019-03-13 2020-03-03 Optoelectronic semiconductor chip and method for producing an optoelectronic semiconductor chip

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019106419.8 2019-03-13
DE102019106419.8A DE102019106419A1 (de) 2019-03-13 2019-03-13 Optoelektronischer halbleiterchip und verfahren zum herstellen eines optoelektronischen halbleiterchips

Publications (1)

Publication Number Publication Date
WO2020182545A1 true WO2020182545A1 (de) 2020-09-17

Family

ID=69804847

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2020/055574 Ceased WO2020182545A1 (de) 2019-03-13 2020-03-03 Optoelektronischer halbleiterchip und verfahren zum herstellen eines optoelektronischen halbleiterchips

Country Status (4)

Country Link
US (1) US12100782B2 (de)
CN (1) CN113544862A (de)
DE (1) DE102019106419A1 (de)
WO (1) WO2020182545A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12100782B2 (en) 2019-03-13 2024-09-24 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip and method for producing an optoelectronic semiconductor chip

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021100534B4 (de) * 2021-01-13 2026-05-28 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
KR20230142017A (ko) * 2022-03-30 2023-10-11 삼성디스플레이 주식회사 발광 소자, 발광 소자의 제조 방법, 및 표시 장치
CN115935889B (zh) * 2022-12-16 2025-08-26 海光信息技术股份有限公司 集成电路芯片的设计方法及设计装置、存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100020837A1 (en) * 2008-07-22 2010-01-28 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Semiconductor light emission device having an improved current confinement structure, and method for confining current in a semiconductor light emission device
US20110001121A1 (en) * 2009-07-06 2011-01-06 University Of Seoul Industry Cooperation Foundation Compound semiconductors
DE102010026518A1 (de) * 2010-07-08 2012-01-12 Osram Opto Semiconductors Gmbh Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
WO2016151112A1 (de) * 2015-03-26 2016-09-29 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010003121A1 (de) 2010-03-22 2011-09-22 Osram Opto Semiconductors Gmbh Organische Lichtemittierende Vorrichtung mit homogener Leuchtdichteverteilung
KR101976455B1 (ko) 2012-10-19 2019-05-09 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
DE102014108373A1 (de) 2014-06-13 2015-12-17 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102015119353B4 (de) 2015-11-10 2024-01-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
US10418519B2 (en) * 2015-12-22 2019-09-17 Apple Inc. LED sidewall processing to mitigate non-radiative recombination
DE102016208717B4 (de) 2016-05-20 2022-03-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit erhöhter Effizienz und Verfahren zur Herstellung eines Bauelements
DE102019106419A1 (de) 2019-03-13 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer halbleiterchip und verfahren zum herstellen eines optoelektronischen halbleiterchips

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100020837A1 (en) * 2008-07-22 2010-01-28 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Semiconductor light emission device having an improved current confinement structure, and method for confining current in a semiconductor light emission device
US20110001121A1 (en) * 2009-07-06 2011-01-06 University Of Seoul Industry Cooperation Foundation Compound semiconductors
DE102010026518A1 (de) * 2010-07-08 2012-01-12 Osram Opto Semiconductors Gmbh Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
WO2016151112A1 (de) * 2015-03-26 2016-09-29 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12100782B2 (en) 2019-03-13 2024-09-24 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip and method for producing an optoelectronic semiconductor chip

Also Published As

Publication number Publication date
CN113544862A (zh) 2021-10-22
US20220131034A1 (en) 2022-04-28
US12100782B2 (en) 2024-09-24
DE102019106419A1 (de) 2020-09-17

Similar Documents

Publication Publication Date Title
DE102015104665B4 (de) Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
DE112006001084B4 (de) Licht emittierende Bauelemente mit aktiven Schichten, die sich in geöffnete Grübchen erstrecken
EP0903792B1 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterlasern
EP1920469B1 (de) Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
DE102012217640B4 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE112004002809B9 (de) Verfahren zum Herstellen eines strahlungsemittierenden Halbleiterchips und durch dieses Verfahren hergestellter Halbleiterchip
EP1901357A2 (de) Optoelektronischer Halbleiterchip
EP1709694B1 (de) Dünnfilm-led mit einer stromaufweitungsstruktur
EP1630915A2 (de) Strahlungsemittierendes optoelektronisches Bauelement mit einer Quantentopfstruktur und Verfahren zu dessen Herstellung
WO2021063819A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102019106419A1 (de) Optoelektronischer halbleiterchip und verfahren zum herstellen eines optoelektronischen halbleiterchips
WO2014177367A1 (de) Halbleiterschichtenfolge für optoelektronisches bauelement
WO2019206669A1 (de) Optoelektronischer halbleiterkörper, anordnung von einer vielzahl von optoelektronischen halbleiterkörpern und verfahren zur herstellung eines optoelektronischen halbleiterkörpers
DE102023127789A1 (de) Oberflächenemittierende Laservorrichtung und Verfahren zu ihrer Herstellung
WO2016156312A1 (de) Optoelektronischer halbleiterchip
WO2021099100A2 (de) Optoelektronisches bauelement und verfahren zu dessen herstellung
WO2025087783A1 (de) Halbleiterkörper, halbleiterlaser und verfahren zur herstellung eines halbleiterlasers
DE102019100799A1 (de) Optoelektronisches halbleiterbauelement mit einem schichtstapel mit anisotroper leitfähigkeit und verfahren zur herstellung des optoelektronischen halbleiterbauelements
DE102012112771A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102012107795B4 (de) Optoelektronischer Halbleiterkörper und optoelektronischer Halbleiterchip
DE102017113585A1 (de) Halbleiterschichtenfolge und Verfahren zur Herstellung einer Halbleiterschichtenfolge
WO2017021301A1 (de) Verfahren zur herstellung eines nitrid-halbleiterbauelements und nitrid-halbleiterbauelement
DE102020106113A1 (de) Strahlungsemittierender halbleiterkörper, strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterkörpers
WO2021110585A1 (de) Strahlungsemittierender halbleiterchip
DE102023128322A1 (de) Oberflächenemittierende Laservorrichtung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20710840

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20710840

Country of ref document: EP

Kind code of ref document: A1