WO2020144057A1 - Verfahren zur herstellung eines optoelektronischen bauteils und optoelektronisches bauteil - Google Patents

Verfahren zur herstellung eines optoelektronischen bauteils und optoelektronisches bauteil Download PDF

Info

Publication number
WO2020144057A1
WO2020144057A1 PCT/EP2019/086687 EP2019086687W WO2020144057A1 WO 2020144057 A1 WO2020144057 A1 WO 2020144057A1 EP 2019086687 W EP2019086687 W EP 2019086687W WO 2020144057 A1 WO2020144057 A1 WO 2020144057A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
layer
growth
functional
recesses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2019/086687
Other languages
English (en)
French (fr)
Inventor
Andreas PLÖSSL
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE112019006633.1T priority Critical patent/DE112019006633A5/de
Priority to CN201980088661.5A priority patent/CN113272955B/zh
Priority to US17/419,439 priority patent/US12136692B2/en
Priority to JP2021540179A priority patent/JP2022518407A/ja
Priority to KR1020217022974A priority patent/KR102644048B1/ko
Publication of WO2020144057A1 publication Critical patent/WO2020144057A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/019—Removal of at least a part of a substrate on which semiconductor layers have been formed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/814—Bodies having reflecting means, e.g. semiconductor Bragg reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8312—Electrodes characterised by their shape extending at least partially through the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/853—Encapsulations characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations

Definitions

  • optoelectronic component specified.
  • An optoelectronic component is also specified.
  • One problem to be solved is to specify a simplified method for producing an optoelectronic component.
  • an optoelectronic component is to be specified, which is still particularly easy to heat.
  • Claim 1 and solved by an optoelectronic component with the features of claim 14.
  • the semiconductor wafer preferably has electronic controls.
  • the semiconductor wafer preferably has a main extension plane.
  • lateral direction is preferably parallel to
  • Main extension plane aligned and a vertical
  • the functional semiconductor layer and the growth layer are preferably in the vertical direction stacked.
  • the functional semiconductor layer preferably has a lateral extent which is smaller than a lateral extent of the growth layer.
  • the semiconductor wafer preferably has the shape of a disk.
  • the disk preferably has a diameter that is between at least 150 millimeters and at most 350 millimeters.
  • the semiconductor wafer has, for example, a thickness of at least 10 nanometers and at most 2000 nanometers, in particular of at least 100 nanometers and at most 1500 nanometers, of at least 50 nanometers and at most 200 nanometers or of at least 12 nanometers and at most 15 nanometers.
  • a thickness of the functional semiconductor layer is, for example, at least 5 nanometers and at most 2000 nanometers.
  • the functional semiconductor layer preferably comprises Si or GaN.
  • the growth layer preferably comprises or consists of Si or GaN.
  • control elements are embedded in the functional layer. “Embedded” can mean that the control element lies partially within the functional layer and / or from the functional layer on at least part of its outer surface
  • control element is enclosed.
  • the control element is preferably completely apart from the at least one contact surface
  • a multiplicity of recesses are made in the semiconductor wafer
  • the recesses are produced, for example, by removing the material of the semiconductor wafer.
  • the recesses will be generated for example by means of a chemical etching process or a laser process.
  • the recesses preferably extend in the vertical direction.
  • the recesses are preferably based on the functional
  • the recesses preferably penetrate the functional semiconductor layer completely.
  • side surfaces of the recesses are preferably exposed
  • the recesses are preferably produced starting from the functional semiconductor layer, preferably penetrate the functional semiconductor layer completely and extend into the growth layer.
  • recesses are preferably each formed by an exposed side surface of the functional semiconductor layer and an exposed side surface of the growth layer. Furthermore, a bottom surface of the recesses is formed by the growth layer.
  • the recesses are preferably matrix-like, that is to say arranged along columns and rows.
  • the recesses are preferably arranged at grid points of a regular pattern.
  • the regular pattern can be a triangle pattern, a square pattern, a hexagonal pattern, or a
  • the recesses each preferably have a triangular, a quadrangular, a hexagonal, a round shape, an oval shape or an elliptical shape.
  • a maximum extension in the lateral direction of the recesses is preferred at least 50 nanometers and at most 100 micrometers, particularly preferably between at least 200 nanometers and at most 5000 nanometers, in particular between at least 500 nanometers and at most 2500 nanometers.
  • a multiplicity of semiconductor layer stacks are applied to the
  • a semiconductor layer stack is preferably generated in one recess of the plurality of recesses.
  • the semiconductor layer stacks preferably completely fill the recesses.
  • the semiconductor layer stacks are based, for example, on an I I I-V compound semiconductor material.
  • the III-V compound semiconductor material is, for example, a phosphide compound semiconductor material.
  • Phosphide compound semiconductor materials are
  • Compound semiconductor materials containing phosphorus such as the materials from the system In x Al y Ga 1-xy P with 0 £ x £ 1,
  • the I I I-V compound semiconductor material can also be an arsenic compound semiconductor material.
  • Arsenic compound semiconductor materials are examples of aromatic compound semiconductor materials.
  • Compound semiconductor materials containing arsenic such as the materials from the system In x Al y Ga 1-xy As with 0 £ x £ 1,
  • the I I I I-V compound semiconductor material can also be an antimonide compound semiconductor material.
  • Antimony compound semiconductor materials are:
  • Compound semiconductor materials containing antimony such as the materials from the system In x Al y Ga 1-xy Sb with 0 £ x £ 1, 0 £ y £ 1 and x + y £ 1.
  • the III-V compound semiconductor material is preferably a nitride compound semiconductor material.
  • Nitride compound semiconductor materials are
  • Compound semiconductor materials containing nitride such as the materials from the system In x Al y Ga 1-xy N with 0 £ x £ 1,
  • the semiconductor layer stacks can have dopants and additional components. For the sake of simplicity, however, only the essential components of the semiconductor layer stacks
  • Crystal lattice of the semiconductor layer stack ie Al, Ga, In, N, As, Sb or P, specified, even if these can be replaced and / or supplemented in part by small amounts of other substances.
  • Semiconductor layer stacks each have an active zone that generates or detects electromagnetic radiation during operation.
  • the electromagnetic radiation generated during the operation of the active zones can be near-ultraviolet radiation, visible light and / or near-infrared radiation.
  • the electromagnetic radiation detected during operation of the active zones can be near-ultraviolet radiation, visible light and / or near-infrared radiation.
  • the optoelectronic component for example an LED chip or a laser diode. If the optoelectronic component is designed to detect electromagnetic radiation, the optoelectronic component is, for example, a
  • the method comprises
  • a semiconductor wafer which has a functional semiconductor layer and a growth layer.
  • Epitaxial semiconductor layer stacks can do so
  • the semiconductor layer stacks can each have one or more electronic control elements of the functional ones
  • Semiconductor layer can be assigned.
  • the semiconductor layer stacks can also have no advantage.
  • the cross-sectional area of the recesses in the lateral direction is comparatively small, the semiconductor layer stacks can also
  • compact optoelectronic component can be produced in a simplified manner, in which a multiplicity of semiconductor layer stacks are used side by side.
  • the component can advantageously be, for example, a miniaturized display (microdisplay), the semiconductor layer stacks of which can be controlled quickly. Furthermore, distortions due to bracing are advantageously reduced in the manufacturing process.
  • At least one electronic control element has an integrated circuit.
  • an electronic circuit for example, an electronic circuit
  • Control element may be assigned to one of the semiconductor layer stacks. Alternatively, it is possible for one electronic control element to have several
  • Semiconductor layer stacks are assigned or that an electronic control element is assigned to all semiconductor layer stacks. Furthermore, it is possible that all by means of a single electronic control element
  • Semiconductor layer stacks can be controlled separately from one another.
  • the integrated circuit is formed, for example, by an integrated circuit ("IC") or has one.
  • the integrated circuit includes, for example, a control unit, an evaluation unit and / or a control unit.
  • control unit and the evaluation unit read and check, for example, the status of the assigned one
  • the control unit can for example, the state of an assigned
  • Evaluation unit can be read out.
  • Semiconductor layer stacks which are designed as light-emitting diodes, can be used for example by means of the integrated
  • Circuit or the control unit can be controlled.
  • an insulating connection layer is arranged between the functional semiconductor layer and the growth layer.
  • the insulating connection layer is preferably in
  • the insulating connection layer preferably mediates a mechanically stable connection between the functional one
  • the insulating connecting layer preferably comprises or consists of SiOg.
  • the recesses preferably penetrate the insulating one
  • Side faces of the recesses each formed by an exposed side face of the functional semiconductor layer, an exposed side face of the growth layer and an exposed side face of the insulating connecting layer.
  • the side surfaces of the recesses are each exposed by an exposed side surface of the functional Semiconductor layer and an exposed side surface of the insulating connecting layer is formed. In this case, the recesses do not penetrate the growth layer.
  • a surface of the exposed growth layer is treated as
  • the bottom surface of the recesses preferably forms the
  • Semiconductor layer stacks can preferably on the
  • Semiconductor layer stacks are preferably epitaxially grown on the exposed growth layer by means of chemical vapor deposition.
  • the growth area has a ⁇ 111 ⁇ oriented surface or is a ⁇ 111 ⁇ oriented surface.
  • directions in a crystal lattice are clearly defined by the
  • the notation ⁇ hkl ⁇ preferably means all symmetrically equivalent crystal planes.
  • the semiconductor layer stacks can preferably only be grown on a ⁇ 111 ⁇ oriented surface.
  • the functional semiconductor layer preferably has a ⁇ 100 ⁇ oriented surface, the ⁇ 100 ⁇ oriented surface of the functional semiconductor layer preferably extending parallel to the main extension plane of the semiconductor wafer.
  • the semiconductor layer stack which is based on a III V-compound semiconductor material are preferably not or only very poorly oriented on the ⁇ 100 ⁇
  • the functional semiconductor layer can have a ⁇ 111 ⁇ oriented surface.
  • the functional one when the semiconductor wafer is manufactured, the functional one
  • the crystal orientations of the functional semiconductor layer and of the growth layer are preferably oriented essentially identically. “Essentially” means that the crystal orientations can be rotated in the vertical direction about a surface normal. For example, the
  • Crystal orientations of the functional semiconductor layer and the growth layer by an angle of at least 0.1 ° to at most 0.5 °. This means that the crystal orientations of the semiconductor layer stack and the functional semiconductor layer can also change around the surface normal by an angle of at least 0.1 ° to at most 0.5 °
  • the crystal orientations of the semiconductor layer stacks can preferably deviate by 0.04 °
  • the growth surface extends parallel to the
  • the growth layer generally has the ⁇ 111 ⁇ -oriented surface which is arranged parallel to the main extension plane of the semiconductor wafer.
  • the growth surface usually serves as Starting area of the epitaxial process for the epitaxial growth of the semiconductor layer stack.
  • the semiconductor layer stacks preferably grow completely on the
  • the growth area is inclined to the main extension plane of the semiconductor wafer.
  • the inclined growth surface is created using an anisotropic etching process.
  • the growth layer Before generating the inclined growth surface, the growth layer has a ⁇ 100 ⁇ oriented surface that is parallel to the
  • Main extension plane of the semiconductor wafer runs. That is, by applying the anisotropic etching process, the ⁇ 111 ⁇ oriented surface is created. Depending on
  • Crystal system of the growth layer, the growth surface to the main extension plane of the semiconductor wafer have an angle that is at least 10 ° and at most 80 °.
  • the inclined growth surface of a recess preferably has a first region and a second region.
  • the inclined growth surface in the first region extends from a first side surface of the recess in the first region into a central region of the recess.
  • the inclined growth surface in the second region preferably extends from a second side surface of the recess opposite the first side surface in the second region into the central region of the recess.
  • the growth surface preferably has the shape of a wedge.
  • the growth area preferably enclose an angle which is less than 160 ° and greater than 20 °.
  • a cavity is produced in the growth layer in each of the recesses, preferably starting from the bottom surface of the recess.
  • the cavities each preferably have a smaller cross-sectional area in the lateral direction than a recess. The remaining bottom surface of the recesses and the side surfaces of the
  • cavities are each in the form of a step.
  • the remaining bottom surface of a recess and the side surface of the cavity, which is formed in the bottom surface of the recess preferably adjoin one another in such a way that an edge is formed.
  • the growth area after production is preferred.
  • the growth area which has the ⁇ 111 ⁇ oriented surface, by means of a
  • Hydrofluoric acid solution which is preferably buffered with an ammonium fluoride, smoothed.
  • the growth area is advantageously atomically flat and step-free. This will be advantageous
  • a barrier layer is applied over a side surface of the recesses.
  • the barrier layer is preferred before
  • the barrier layer can be any material. Completely. Furthermore, the barrier layer can be any material.
  • the barrier layer comprises, for example, A1N, SiOg or S13N4 or is formed therefrom.
  • the barrier layer advantageously prevents one Migration of foreign atoms into the epitaxial
  • a bottom surface of the cavity preferably forms the growth surface of the growth layer for the
  • Growth area preferably inclined to the main extension plane of the semiconductor wafer.
  • the growth surface is comparatively small.
  • the growing area is
  • the area of the growth area is at least 0.2 smaller than that
  • the area of the growth area is preferably around
  • Semiconductor layer stacks can be achieved.
  • the growth area of the semiconductor layer stack is comparatively large compared to the cross-sectional area in the lateral direction of the recesses.
  • the recess removed by means of an etching process the
  • Growth layer is underetched and thus has a comparatively large cross-sectional area.
  • a reflective layer is placed over a side surface of the
  • the reflective layer is preferably applied to the side surfaces of the recesses before the semiconductor layer stacks are produced.
  • the reflective layer preferably completely covers the side surfaces of the recesses. Furthermore, the reflective layer can the side surfaces of the recesses and the
  • reflective layer is preferably applied before the barrier layer is applied.
  • Barrier layer applied is the barrier layer
  • Barrier layer is applied.
  • the reflective layer completely covers the barrier layer.
  • the reflective layer is designed to be
  • the reflective layer preferably has one for the generated electromagnetic radiation
  • the reflective layer is, for example, a metallic reflector and preferably comprises or consists of a metal.
  • the reflective layer comprises
  • the reflective layer is a Bragg mirror, which is alternately arranged
  • the reflective layer is designed to be electrically insulating and comprises
  • dielectric materials for example dielectric materials or consists of them.
  • the reflective layer can be a combination of metallic materials and
  • the growth layer is removed, so that first main surfaces of the
  • Main surfaces of the semiconductor layer stack are preferably arranged opposite the second main surfaces.
  • the growth layer is preferably completely removed.
  • Part of the growth layer is also preferred
  • Semiconductor layer stacks are then preferably planarized.
  • Semiconductor layer stacks are preferably removed in such a way that the first main surfaces have a bottom surface of the
  • the insulating connection layer lie in a common plane.
  • the growth layer and / or a part is preferred the semiconductor layer stack is removed by means of mechanical grinding and / or polishing, for example by means of chemomechanical polishing.
  • the first main surfaces have grinding and / or polishing marks.
  • the growth layer and / or part of the semiconductor layer stack are made by means of a chemical
  • the insulating connection layer is preferably designed as an etching stop layer.
  • the semiconductor layer stacks are preferably planarized after the epitaxial growth.
  • the planarization is preferably generated by means of mechanical grinding and / or polishing.
  • the second main areas have planarization traces.
  • the semiconductor layer stacks are removed before the
  • semiconductor layer stacks are preferably applied to the auxiliary carrier with the second main surfaces.
  • a protective layer is applied to the functional semiconductor layer before the recess is produced.
  • the protective layer is applied to the top surface of the functional semiconductor layer facing away from the growth layer.
  • the recesses are preferably produced in the semiconductor wafer after the protective layer has been applied.
  • Recesses penetrate the protective layer and the functional semiconductor layer completely.
  • the recesses preferably penetrate the protective layer
  • the protective layer preferably comprises or consists of SiO 2 .
  • an epitaxial semiconductor layer sequence is deposited by overgrowing the protective layer laterally.
  • the semiconductor layer stack it is possible that the semiconductor layer stack
  • Main surfaces are arranged, for example, in the vertical direction in the area of the protective layer.
  • Main areas preferably form another
  • Semiconductor layer sequence which is applied to the second main surfaces, for example, can be lateral
  • epitaxial semiconductor layer sequence thus overgrows the protective layer in the lateral direction.
  • the semiconductor layer sequence is preferably based on an I I I-V compound semiconductor material described in connection with the semiconductor layer stacks.
  • the epitaxial semiconductor layer sequence can subsequently be structured.
  • the epitaxial Semiconductor layer sequence can be structured for example by means of a wet chemical process, a dry chemical process or a laser process. It is also possible that several of the following processes can be combined: wet chemical process, dry chemical process and laser process.
  • Semiconductor layer sequence can have elements that are arranged in a matrix, that is, along columns and rows.
  • the elements of the are preferred
  • structured semiconductor layer sequence arranged at lattice points of a regular pattern.
  • the elements of the structured semiconductor layer sequence are preferably laterally spaced apart from one another.
  • An electronic control element can each be assigned to an element of the structured semiconductor layer sequence. Alternatively, it is possible that an electronic
  • the contact layer preferably has a transparent conductive oxide
  • the optoelectronic component only has the
  • the electrically conductive connections are applied to the second main surfaces of the semiconductor layer stack.
  • the electrically conductive connections connect the second main surfaces of the semiconductor layer stack in an electrically conductive manner to the functional semiconductor layer.
  • the electrically conductive connections connect the first main surfaces of the semiconductor layer stack in an electrically conductive manner to the functional semiconductor layer.
  • the contact layer by means of one of the electrically conductive connections with the
  • the functional semiconductor layer to be electrically conductively connected.
  • an opaque cover can be arranged on the electrically conductive connections. This is preferably the case if the electrically conductive connections connect the second main surfaces of the semiconductor layer stack in an electrically conductive manner to the functional semiconductor layer.
  • Control thus protected from interference induced by light.
  • An optoelectronic component is also specified, using a method described here
  • this comprises
  • this comprises
  • Semiconductor layer which has an electronic control element for controlling the semiconductor layer stack.
  • the functional semiconductor layer is arranged next to the semiconductor layer stack. In this case it is functional
  • Semiconductor layer arranged in the lateral direction spaced from the semiconductor layer stack.
  • the functional semiconductor layer is thermally decoupled from the semiconductor layer stack, so that occurring heat losses of the functional
  • the first is N-(2-aminoethyl)-2-aminoethyl-N-(2-aminoethyl)-2-aminoethyl-N-(2-aminoethyl)-2-aminoethyl-N-(2-aminoethyl)-2-aminoethyl-N-(2-aminoethyl)-2-aminoethyl
  • Main surface designed as a radiation passage surface.
  • the first main surface generally has traces that are generated by a grinding and / or polishing process or etching process.
  • Operation generates or detects electromagnetic radiation.
  • the semiconductor layer stack emits light of red, yellow, green or blue color.
  • the optoelectronic component can have a large number of
  • semiconductor layer stacks are grouped into sub-pixels, for example three each
  • semiconductor layer stacks which preferably each emit light of red, green and blue color.
  • a sub-pixel preferably comprises three
  • a semiconductor layer stack emits light of blue color
  • a semiconductor layer stack emits light of green color
  • a semiconductor layer stack emits light of red color.
  • the three semiconductor layer stacks of the sub-pixel can be arranged at the corner points of a triangle.
  • the plurality of sub-pixels is preferably arranged at grid points of a regular pattern.
  • the regular pattern can be a triangle pattern, a square pattern, a hexagonal pattern, or a polygonal pattern.
  • an epitaxial semiconductor layer sequence is above the epitaxial
  • the epitaxial semiconductor layer sequence has an active zone which generates or detects electromagnetic radiation during operation.
  • the semiconductor layer sequence preferably overlaps completely with the semiconductor layer stack in plan view. Furthermore, the epitaxial overlaps
  • a barrier layer can be arranged between the functional semiconductor layer and the semiconductor layer stack.
  • a reflective layer can be arranged between the functional semiconductor layer and the semiconductor layer stack. The reflective layer can be between the semiconductor layer stack and the Barrier layer or between the barrier layer and the functional semiconductor layer.
  • the barrier layer is multi-layered
  • the reflective layer preferably completely surrounds the semiconductor layer stack.
  • the reflective layer covers one
  • the first main surface is preferably free of the reflective layer.
  • the barrier layer is also possible that the barrier layer
  • Semiconductor layer stack preferably completely surrounds.
  • the barrier layer completely covers a bottom surface of the insulating connection layer.
  • the main surface is preferably free of the barrier layer.
  • FIGS. 1, 2 and 3 show schematic sectional representations of method steps of a method for producing an optoelectronic component in accordance with an exemplary embodiment
  • FIGS. 4 and 5 are schematic sectional views of
  • Figure 6 is a schematic sectional view of a
  • Figure 13 is a schematic sectional view of a
  • a semiconductor wafer 2 is provided with a functional semiconductor layer 3 which has electronic control elements 4. Furthermore, the semiconductor wafer 2 comprises a growth layer 5 and an insulating connection layer 8. The insulating layer
  • Connection layer 8 is between the functional
  • the semiconductor layer 3 and the growth layer 5 are arranged and mediate a mechanically stable connection between the functional semiconductor layer 3 and the growth layer 5.
  • the insulating connection layer 8 is preferably formed by SiOg.
  • a plurality of recesses 6 are produced in the semiconductor wafer 2 in a next method step (only a single recess 6 of the recesses 6 is shown as an example), which expose the growth layer 5 in places.
  • the recesses 6 are produced starting from the functional semiconductor layer 3.
  • Recesses 6 penetrate the functional
  • the recesses 6 partially penetrate the growth layer 5.
  • Side surfaces of the recesses 6b are each functional by an exposed side surface
  • the barrier layer 11 applied.
  • the barrier layer 11 completely covers the side surface of the recesses 6b.
  • the barrier layer 11 comprises, for example, A1N or is formed therefrom.
  • a large number of semiconductor layer stacks 7 are epitaxially grown on the exposed growth layer 5.
  • the semiconductor layer stacks 7 each comprise an active zone which generates or detects electromagnetic radiation during operation.
  • the semiconductor layer stack 7 each completely fill the recesses 6.
  • the semiconductor layer stacks 7 are preferably planarized after growth, for example by means of mechanical grinding and / or polishing.
  • the semiconductor layer stacks 7 have second main surfaces 7b which face away from the growth layer 5.
  • Semiconductor layer 3a and the second main surfaces 7b are arranged in a common plane.
  • a surface of the exposed growth layer 5a is used as the growth surface 9 for the semiconductor layer stack 7
  • the bottom surface of the recesses 6a forms the surface of the exposed growth layer 5a.
  • Semiconductor layer stacks 7 are epitaxially deposited on the growth surface 9.
  • the growth surface 9 has a ⁇ 111 ⁇ oriented surface 10.
  • the growth surface 9 extends parallel to a main extension plane of the semiconductor wafer 2. That is, the growth layer 5 has the ⁇ 111 ⁇ oriented surface 10 or consists of this, which is arranged parallel to the main extension plane of the semiconductor wafer 2.
  • the growth layer 5 and part of the semiconductor layer stack 7 can subsequently be removed, so that first main surfaces 7a of the semiconductor layer stack are exposed (not shown here).
  • the method steps are carried out first, as already described with reference to FIG. In a next one
  • the growth layer 5 in this case has a ⁇ 100 ⁇
  • Main extension plane of the semiconductor wafer 2 is arranged.
  • the inclined growth surface 9 viewed in cross section in the region of a recess 6, has a first region 9a and a second region 9b.
  • the inclined growth surface 9 in the second region 9b extends from an opposite side surface of the barrier layer 11a in the second region of the growth surface 9b into the central region
  • the growth surface 9 has the shape of a wedge in cross section.
  • cavities 17 are respectively formed in the recesses 6 in FIG. 5
  • the cavities 17 each have a smaller cross-sectional area in the lateral direction than a recess 6.
  • the remaining bottom surface of the recesses 6a and side surfaces of the cavities 17a have the shape of a step. In other words, the remaining bottom surface of a recess 6a and the Side surface of the cavity 17b, which is formed in the bottom surface of the recess 6a, against one another in such a way that an edge is formed.
  • the optoelectronic component 1 can for example only be produced after the semiconductor layer stack 7 has been introduced. It is also possible to use a variety of
  • the optoelectronic component 1 according to the exemplary embodiment in FIG. 6 has an epitaxial one
  • Semiconductor layer 3 which has an electronic control element 4 for controlling the semiconductor layer stack 4, and an insulating connection layer 8.
  • the functional semiconductor layer 3 and the insulating connection layer 8 are arranged next to the semiconductor layer stack 7, so that the functional semiconductor layer 3 does not overlap with a first main surface of the semiconductor layer stack 7a in a plan view.
  • the semiconductor layer stack 7 points in this
  • Embodiment an active zone that generates or detects electromagnetic radiation during operation.
  • the first main surface 7a is a radiation passage surface formed, which may have grinding and / or polishing marks or etching marks from a planarization process.
  • Semiconductor layer stack 7b electrically conductive with the functional semiconductor layer 3.
  • Electronic control element 4 has, for example, an integrated circuit.
  • a reflective layer 12 is arranged.
  • Barrier layer 11 are around the first major surface of the
  • the reflective layer 12 covers one
  • a semiconductor wafer 2 is made analogously to FIG. 1
  • a protective layer 14 is applied to the functional semiconductor layer 3.
  • the protective layer 14 is on one of the
  • the recesses 6 are produced, as shown in FIG. 9.
  • a large number of semiconductor layer stacks 7 are first grown epitaxially onto the exposed growth layer 5.
  • the second main surfaces 7b are in this
  • epitaxial semiconductor layer sequence 15 deposited by lateral overgrowth of the protective layer 14.
  • the second main areas 7b form a further growth area for the semiconductor layer sequence 15.
  • the arrangement generated in this way is arranged on an auxiliary carrier 13, as shown in FIG.
  • the arrangement is arranged on the auxiliary carrier 13 with the second main surfaces 7b or with the semiconductor layer sequence 15 first.
  • the main surface of the semiconductor layer stack 7a lies with a bottom surface of the functional semiconductor layer 3 in a common plane.
  • the optoelectronic component 1 according to the exemplary embodiment in FIG. 13 has one
  • the semiconductor layer sequence 15 has an active zone which generates or detects electromagnetic radiation during operation.
  • a contact layer 18 is over the
  • the contact layer 18 is preferably a transparent one
  • conductive oxide (English “transparent conductive oxide”, short “TCO”).
  • electrically conductive connections 16 are applied to the semiconductor layer sequence 15 and the contact layer 18.
  • the electrically conductive connections 16 in this case connect the contact layer 18 and the
  • Semiconductor layer sequence 15 electrically conductive with the functional semiconductor layer 3.
  • the epitaxial semiconductor layer sequence 15 is structured and comprises various elements R, G, B. Elements R, G, B
  • Semiconductor layer sequence 15 are for this purpose, for example

Landscapes

  • Led Devices (AREA)
  • Light Receiving Elements (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Es wird ein Verfahren zur Herstellung eines optoelektronischen Bauteils (1) angegeben, mit den Schritten: - Bereitstellen eines Halbleiterwafers (2) mit einer funktionellen Halbleiterschicht (3), die elektronische Steuerelemente (4) aufweist, und einer Aufwachsschicht (5), - Erzeugen einer Vielzahl von Ausnehmungen (6) in dem Halbleiterwafer (2), die die Aufwachsschicht (5) stellenweise freilegt, und - epitaktisches Aufwachsen einer Vielzahl von Halbleiterschichtenstapeln (7) auf die freigelegte Aufwachsschicht (6). Weiterhin wird ein optoelektronisches Bauteil (1) angegeben.

Description

Beschreibung
VERFAHREN ZUR HERSTELLUNG EINES OPTOELEKTRONISCHEN BAUTEILS
UND OPTOELEKTRONISCHES BAUTEIL
Es wird ein Verfahren zur Herstellung eines
optoelektronischen Bauteils angegeben. Darüber hinaus wird ein optoelektronisches Bauteil angegeben.
Eine zu lösende Aufgabe besteht darin, ein vereinfachtes Verfahren zur Herstellung eines optoelektronischen Bauteils anzugeben. Außerdem soll ein optoelektronisches Bauteil angegeben werden, das weiterhin besonders gut entwärmbar ist.
Diese Aufgaben werden durch ein Verfahren zur Herstellung eines optoelektronischen Bauteils mit den Merkmalen des
Patentanspruchs 1 und durch ein optoelektronisches Bauteil mit den Merkmalen des Patentanspruchs 14 gelöst.
Vorteilhafte Ausführungsformen des Verfahrens zur Herstellung eines optoelektronischen Bauteils und dem optoelektronischen Bauteil sind Gegenstand der jeweils abhängigen Ansprüche.
Gemäß zumindest einer Ausführungsform des Verfahrens wird ein Halbleiterwafer mit einer Aufwachsschicht und einer
funktionellen Halbleiterschicht bereitgestellt, die
elektronische Steuerelemente aufweist. Der Halbleiterwafer weist bevorzugt eine Haupterstreckungsebene auf. Eine
laterale Richtung ist bevorzugt parallel zur
Haupterstreckungsebene ausgerichtet und eine vertikale
Richtung ist senkrecht zu der lateralen Richtung
ausgerichtet. Die funktionelle Halbleiterschicht und die Aufwachsschicht sind bevorzugt in vertikaler Richtung übereinander gestapelt. Bevorzugt weist die funktionelle Halbleiterschicht eine laterale Ausdehnung auf, die kleiner als eine laterale Ausdehnung der Aufwachsschicht ist. Der Halbleiterwafer weist bevorzugt die Form einer Scheibe auf. Die Scheibe hat bevorzugt einen Durchmesser, der zwischen mindestens 150 Millimeter und höchstens 350 Millimeter liegt. Der Halbleiterwafer weist beispielsweise eine Dicke von mindestens 10 Nanometer und höchstens 2000 Nanometer auf, insbesondere von mindestens 100 Nanometer und höchstens 1500 Nanometer, von mindestens 50 Nanometer und höchstens 200 Nanometer oder von mindestens 12 Nanometer und höchstens 15 Nanometer. Eine Dicke der funktionellen Halbleiterschicht ist beispielsweise mindestens 5 Nanometer und höchstens 2000 Nanometer .
Die funktionelle Halbleiterschicht umfasst bevorzugt Si oder GaN. Die Aufwachsschicht umfasst bevorzugt Si oder GaN oder besteht daraus.
Beispielsweise ist zumindest eines der Steuerelemente in die funktionelle Schicht eingebettet. „Eingebettet" kann dabei heißen, dass das Steuerelement teilweise innerhalb der funktionellen Schicht liegt und/oder von der funktionellen Schicht an zumindest einem Teil seiner Außenfläche
umschlossen ist. Bevorzugt ist das Steuerelement bis auf zumindest eine Kontaktfläche vollständig von der
funktionellen Schicht umschlossen.
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine Vielzahl von Ausnehmungen in dem Halbleiterwafer
erzeugt, die die Aufwachsschicht stellenweise freilegen. Die Ausnehmungen werden beispielsweise durch Abtrag des Materials des Halbleiterwafers erzeugt. Die Ausnehmungen werden beispielsweise mittels eines chemischen Ätzprozesses oder eines Laserprozesses erzeugt. Die Ausnehmungen erstrecken sich bevorzugt in vertikaler Richtung. Die Ausnehmungen werden bevorzugt ausgehend von der funktionellen
Halbleiterschicht erzeugt.
Die Ausnehmungen durchdringen bevorzugt die funktionelle Halbleiterschicht vollständig. Seitenflächen der Ausnehmungen sind in diesem Fall bevorzugt durch eine freigelegte
Seitenfläche der funktionellen Halbleiterschicht gebildet. Weiterhin ist es möglich, dass die Ausnehmungen die
Aufwachsschicht teilweise durchdringen. Die Ausnehmungen werden hierbei bevorzugt ausgehend von der funktionellen Halbleiterschicht erzeugt, durchdringen die funktionelle Halbleiterschicht bevorzugt vollständig und erstrecken sich bis in die Aufwachsschicht. Die Seitenflächen der
Ausnehmungen sind in diesem Fall bevorzugt jeweils durch eine freigelegte Seitenfläche der funktionellen Halbleiterschicht und einer freigelegten Seitenfläche der Aufwachsschicht gebildet. Weiterhin wird eine Bodenfläche der Ausnehmungen durch die Aufwachsschicht gebildet.
Die Ausnehmungen sind bevorzugt matrixartig, das heißt entlang von Spalten und Zeilen angeordnet. Bevorzugt sind die Ausnehmungen an Gitterpunkten eines regelmäßigen Musters angeordnet. Das regelmäßige Muster kann ein Dreieckmuster, ein Viereckmuster, ein hexagonales Muster oder ein
vieleckiges Muster sein. Die Ausnehmungen sind dabei
bevorzugt lateral beabstandet zueinander angeordnet. Die Ausnehmungen weisen jeweils bevorzugt eine dreieckige, eine viereckige, eine sechseckige, eine runde Form, eine ovale Form oder eine elliptische Form auf. Eine maximale Ausdehnung in lateraler Richtung der Ausnehmungen ist bevorzugt mindestens 50 Nanometer und höchstens 100 Mikrometer, besonders bevorzugt zwischen mindestens 200 Nanometer und höchstens 5000 Nanometer, insbesondere zwischen mindestens 500 Nanometer und höchstens 2500 Nanometer.
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine Vielzahl von Halbleiterschichtenstapeln auf die
freigelegte Aufwachsschicht epitaktisch aufgewachsen .
Bevorzugt wird jeweils ein Halbleiterschichtenstapel in einer Ausnehmung der Vielzahl von Ausnehmungen erzeugt. Bevorzugt füllen die Halbleiterschichtenstapel die Ausnehmungen jeweils vollständig aus.
Die Halbleiterschichtenstapel basieren beispielsweise auf einem I I I-V-Verbindungshalbleitermaterial . Bei dem III-V- Verbindungshalbleitermaterial handelt es sich beispielsweise um ein Phosphid-Verbindungshalbleitermaterial . Phosphid- Verbindungshalbleitermaterialien sind
Verbindungshalbleitermaterialien, die Phosphor enthalten, wie die Materialien aus dem System InxAlyGa1-x-yP mit 0 £ x £ 1,
0 £ y £ 1 und x + y £ 1.
Bei dem I I I-V-Verbindungshalbleitermaterial kann es sich auch um ein Arsen-Verbindungshalbleitermaterial handeln. Arsen- Verbindungshalbleitermaterialien sind
Verbindungshalbleitermaterialien, die Arsen enthalten, wie die Materialien aus dem System InxAlyGa1-x-yAs mit 0 £ x £ 1,
0 £ y £ 1 und x+y £ 1.
Bei dem I I I-V-Verbindungshalbleitermaterial kann es sich auch um ein Antimonid-Verbindungshalbleitermaterial handeln.
Antimon-Verbindungshalbleitermaterialien sind
Verbindungshalbleitermaterialien, die Antimon enthalten, wie die Materialien aus dem System InxAlyGa1-x-ySb mit 0 £ x £ 1, 0 £ y £ 1 und x+y £ 1.
Bevorzugt handelt es sich bei dem III-V- Verbindungshalbleitermaterial um ein Nitrid- Verbindungshalbleitermaterial . Nitrid- Verbindungshalbleitermaterialien sind
Verbindungshalbleitermaterialien, die Nitrid enthalten, wie die Materialien aus dem System InxAlyGa1-x-yN mit 0 £ x £ 1,
0 £ y £ 1 und x+y £ 1.
Die Halbleiterschichtenstapel können Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen Bestandteile des
Kristallgitters der Halbleiterschichtenstapel, also Al, Ga, In, N, As, Sb oder P, angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können.
Gemäß einer Ausführungsform umfassen die
Halbleiterschichtenstapel jeweils eine aktive Zone, die im Betrieb elektromagnetische Strahlung erzeugt oder detektiert. Die im Betrieb der aktiven Zonen erzeugte elektromagnetische Strahlung kann nahultraviolette Strahlung, sichtbares Licht und/oder nahinfrarote Strahlung sein. Alternativ ist es möglich, dass die im Betrieb der aktiven Zonen detektierte elektromagnetische Strahlung nahultraviolette Strahlung, sichtbares Licht und/oder nahinfrarote Strahlung ist.
Ist das optoelektronische Bauteil dazu ausgebildet,
elektromagnetische Strahlung zu erzeugen, so ist das
optoelektronische Bauteil beispielsweise ein Leuchtdiodenchip oder eine Laserdiode. Ist das optoelektronische Bauteil dazu ausgebildet, elektromagnetische Strahlung zu detektieren, ist das optoelektronische Bauteil beispielsweise ein
Fotodetektor .
Gemäß einer Ausführungsform umfasst das Verfahren zur
Herstellung eines optoelektronischen Bauteils die Schritte:
- Bereitstellen eines Halbleiterwafers mit einer
funktionellen Halbleiterschicht, die elektronische
Steuerelemente aufweist, und einer Aufwachsschicht, und
- Erzeugen einer Vielzahl von Ausnehmungen in dem
Halbleiterwafer, die die Aufwachsschicht stellenweise
freilegt,
- epitaktisches Aufwachsen einer Vielzahl von
Halbleiterschichtenstapeln auf die freigelegte
Aufwachsschicht .
Eine Idee des hier beschriebenen Verfahrens zur Herstellung eines optoelektronischen Bauteils ist unter anderem, dass ein Halbleiterwafer bereitgestellt wird, der eine funktionelle Halbleiterschicht und eine Aufwachsschicht aufweist.
Epitaktische Halbleiterschichtenstapel können so
vorteilhafterweise ohne aufwendige Transferprozesse von
Halbzeugen in den Ausnehmungen der funktionellen
Halbleiterschicht erzeugt werden. Vorteilhafterweise können die Halbleiterschichtenstapel jeweils einem oder mehreren elektronischen Steuerelementen der funktionellen
Halbleiterschicht zugeordnet sein. Eine aufwendige Justage der Halbleiterschichtenstapel auf den Steuerelementen
entfällt im Vorteil. In dem Fall, dass die Querschnittsfläche der Ausnehmungen in lateraler Richtung vergleichsweise klein ist, können auch die Halbleiterschichtenstapel
vergleichsweise kleine Querschnittsflächen aufweisen. Vorteilhafterweise sind so sehr geringe Versetzungsdichten in den Halbleiterschichtenstapeln erreichbar.
Weiterhin kann mittels einem derartigen Verfahren ein
kompaktes optoelektronisches Bauteil vereinfacht hergestellt werden, bei dem eine Vielzahl von Halbleiterschichtenstapel nebeneinander genutzt werden. Vorteilhafterweise kann das Bauteil etwa eine miniaturisierte Anzeige (Mikrodisplay) sein, deren Halbleiterschichtenstapel rasch angesteuert werden können. Weiterhin sind bei dem Herstellungsverfahren Verzüge durch Verspannung vorteilhafterweise reduziert.
Gemäß zumindest einer Ausführungsform des Verfahrens weist zumindest ein elektronisches Steuerelement eine integrierte Schaltung auf. Beispielsweise kann ein elektronisches
Steuerelement jeweils einem der Halbleiterschichtenstapel zugeordnet sein. Alternativ ist es möglich, dass einem elektronischen Steuerelement mehrere
Halbleiterschichtenstapel zugeordnet sind oder dass ein elektronisches Steuerelement allen Halbleiterschichtenstapeln zugeordnet ist. Weiterhin ist es möglich, dass mittels einem einzigen elektronischen Steuerelement alle
Halbleiterschichtenstapel getrennt voneinander ansteuerbar sind .
Die integrierte Schaltung ist beispielsweise durch einen integrierten Schaltkreis (englisch „integrated Circuit", kurz „IC") gebildet oder weist einen solchen auf. Die integrierte Schaltung umfasst beispielsweise eine Kontrolleinheit, eine Auswerteeinheit und/oder eine Ansteuereinheit. Die
Kontrolleinheit und die Auswerteeinheit lesen und überprüfen beispielsweise jeweils den Zustand der zugeordneten
Halbleiterschichtenstapel. Die Ansteuereinheit kann beispielsweise den Zustand eines zugeordneten
Halbleiterschichtenstapels steuern und zum Beispiel an- oder ausschalten .
Die Halbleiterschichtenstapel, die als Fotodetektor
ausgebildet sind, können beispielsweise mittels der
integrierten Schaltung, wie der Kontrolleinheit und der
Auswerteeinheit, ausgelesen werden. Die
Halbleiterschichtenstapel, die als Leuchtdiode ausgebildet sind, können beispielsweise mittels der integrierten
Schaltung beziehungsweise der Ansteuereinheit angesteuert werden .
Gemäß zumindest einer Ausführungsform des Verfahrens ist eine isolierende Verbindungsschicht zwischen der funktionellen Halbleiterschicht und der Aufwachsschicht angeordnet. Die isolierende Verbindungsschicht steht bevorzugt in
vollflächigem und direktem Kontakt mit der funktionellen Halbleiterschicht und der Aufwachsschicht. Die isolierende Verbindungsschicht vermittelt bevorzugt eine mechanisch stabile Verbindung zwischen der funktionellen
Halbleiterschicht und der Aufwachsschicht. Die isolierende Verbindungsschicht umfasst bevorzugt SiOg oder besteht daraus .
Bevorzugt durchdringen die Ausnehmungen die isolierende
Verbindungsschicht vollständig. In diesem Fall sind die
Seitenflächen der Ausnehmungen jeweils durch eine freigelegte Seitenfläche der funktionellen Halbleiterschicht, einer freigelegten Seitenfläche der Aufwachsschicht und einer freigelegten Seitenfläche der isolierenden Verbindungsschicht gebildet. Alternativ sind die Seitenflächen der Ausnehmungen jeweils durch eine freigelegte Seitenfläche der funktionellen Halbleiterschicht und einer freigelegten Seitenfläche der isolierenden Verbindungsschicht gebildet. Die Ausnehmungen durchdringen in diesem Fall die Aufwachsschicht nicht.
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine Oberfläche der freigelegten Aufwachsschicht als
Aufwachsfläche für die Halbleiterschichtenstapel verwendet. Die Bodenfläche der Ausnehmungen bildet bevorzugt die
Oberfläche der freigelegten Aufwachsschicht. Die
Halbleiterschichtenstapel können bevorzugt auf der
Aufwachsfläche epitaktisch abgeschieden werden. Die
Halbleiterschichtenstapel werden bevorzugt mittels chemischer Gasphasenabscheidung auf die freigelegte Aufwachsschicht epitaktisch aufgewachsen .
Gemäß zumindest einer Ausführungsform des Verfahrens weist die Aufwachsfläche eine {111} orientierte Oberfläche auf oder ist eine {111} orientierte Oberfläche. In der Regel werden Richtungen in einem Kristallgitter eindeutig durch die
Miller' sehen Indizes h, k, 1 definiert. Weiterhin kann mit den Richtungen h, k, 1 eine Kristallebenenschar (hkl)
definiert werden. Das heißt, mittels der Miller 'sehen Indizes ist eine Kristallebenenschar (hkl) eindeutig definiert.
Mittels der Notation {hkl} sind bevorzugt alle symmetrisch äquivalenten Kristallebenen gemeint. Bevorzugt können die Halbleiterschichtenstapel ausschließlich auf einer {111} orientierten Oberfläche aufgewachsen werden.
Die funktionelle Halbleiterschicht weist bevorzugt eine {100} orientierte Oberfläche auf, wobei sich die {100} orientierte Oberfläche der funktionellen Halbleiterschicht bevorzugt parallel zu der Haupterstreckungsebene des Halbleiterwafers erstreckt. Die Halbleiterschichtenstapel, die auf einem III- V-Verbindungshalbleitermaterial basieren, können bevorzugt nicht oder nur sehr schlecht auf der {100} orientierten
Oberfläche aufwachsen.
Alternativ kann die funktionelle Halbleiterschicht eine {111} orientierte Oberfläche aufweisen. In diesem Fall wird bei einer Herstellung des Halbleiterwafers die funktionelle
Halbleiterschicht auf die Aufwachsschicht mit der
Aufwachsfläche aufgebracht. Die Kristallorientierungen der funktionelle Halbleiterschicht und der Aufwachsschicht sind in diesem Fall bevorzugt im Wesentlichen gleich orientiert. „Im Wesentlichen" bedeutet, dass die Kristallorientierungen um eine Oberflächennormale in vertikaler Richtung verdreht sein können. Beispielsweise können sich die
Kristallorientierungen der funktionellen Halbleiterschicht und der Aufwachsschicht um einen Winkel von mindestens 0,1° bis höchstens 0,5° unterscheiden. Damit können sich auch die Kristallorientierungen der Halbleiterschichtenstapel und der funktionellen Halbleiterschicht um die Oberflächennormale um einen Winkel von mindestens 0,1° bis höchstens 0,5°
unterscheiden .
Die Kristallorientierungen der Halbleiterschichtenstapel können bevorzugt mit einer Abweichung von 0,04° um die
Oberflächennormale gleich orientiert sein.
Gemäß zumindest einer Ausführungsform des Verfahrens
erstreckt sich die Aufwachsfläche parallel zu der
Haupterstreckungsebene des Halbleiterwafers. In diesem Fall weist die Aufwachsschicht in der Regel die {111} orientierte Oberfläche auf, die parallel zu der Haupterstreckungsebene des Halbleiterwafers angeordnet ist. Die freigelegte
Aufwachsfläche dient in diesem Fall in der Regel als Startfläche des Epitaxieprozesses zum epitaktischen Aufwachsen der Halbleiterschichtenstapel. Bevorzugt wachsen die Halbleiterschichtenstapel vollständig auf der
Aufwachsfläche auf.
Gemäß zumindest einer Ausführungsform des Verfahrens verläuft die Aufwachsfläche geneigt zur Haupterstreckungsebene des Halbleiterwafers. Die geneigte Aufwachsfläche wird mittels eines anisotropen Ätzprozesses erzeugt. Vor dem Erzeugen der geneigten Aufwachsfläche weist die Aufwachsschicht eine {100} orientierte Oberfläche auf, die parallel zur
Haupterstreckungsebene des Halbleiterwafers verläuft. Das heißt, durch Anwenden des anisotropen Ätzprozesses wird die {111} orientierte Oberfläche erzeugt. Je nach dem
Kristallsystem der Aufwachsschicht kann die Aufwachsfläche zur Haupterstreckungsebene des Halbleiterwafers einen Winkel aufweisen, der mindestens 10° und höchstens 80° ist.
Bevorzugt weist die geneigte Aufwachsfläche einer Ausnehmung einen ersten Bereich und einen zweiten Bereich auf.
Beispielsweise erstreckt sich die geneigte Aufwachsfläche im ersten Bereich von einer ersten Seitenfläche der Ausnehmung im ersten Bereich in einen zentralen Bereich der Ausnehmung. Weiterhin erstreckt sich die geneigte Aufwachsfläche im zweiten Bereich bevorzugt von einer der ersten Seitenfläche gegenüberliegenden zweiten Seitenfläche der Ausnehmung im zweiten Bereich in den zentralen Bereich der Ausnehmung. Die Aufwachsfläche weist im Querschnitt bevorzugt die Form eines Keils auf. Die sich gegenüberliegenden Flächen der
Aufwachsfläche schließen bevorzugt einen Winkel ein, der kleiner als 160° und größer als 20° ist. Gemäß einer Ausführungsform wird in den Ausnehmungen jeweils eine Kavität in der Aufwachsschicht erzeugt, bevorzugt ausgehend von der Bodenfläche der Ausnehmung. Die Kavitäten weisen jeweils bevorzugt eine kleinere Querschnittsfläche in lateraler Richtung auf als eine Ausnehmung. Die überbleibende Bodenfläche der Ausnehmungen und die Seitenflächen der
Kavitäten weisen in diesem Fall jeweils die Form einer Stufe auf. Mit anderen Worten grenzen die überbleibende Bodenfläche einer Ausnehmung und die Seitenfläche der Kavität, die in der Bodenfläche der Ausnehmung gebildet ist, bevorzugt derart aneinander an, dass sich eine Kante ausbildet.
Bevorzugt wird die Aufwachsfläche nach dem Erzeugen
geglättet. Beispielsweise wird die Aufwachsfläche, die die {111} orientierte Oberfläche aufweist, mittels einer
Flusssäurelösung, die bevorzugt mit einem Ammoniumfluorid gepuffert ist, geglättet. Die Aufwachsfläche ist nach einer solchen Behandlung vorteilhafterweise in der Regel atomar flach und stufenfrei. Damit werden vorteilhafterweise
Inversionsdomänen beim epitaktischen Wachstum der
Halbleiterschichtenstapel unterdrückt .
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine Barriereschicht über einer Seitenfläche der Ausnehmungen aufgebracht. Bevorzugt wird die Barriereschicht vor dem
Erzeugen der Halbleiterschichtenstapel auf die Seitenflächen der Ausnehmungen aufgebracht. Bevorzugt bedeckt die
Barriereschicht die Seitenflächen der Ausnehmungen
vollständig. Weiterhin kann die Barriereschicht die
Seitenflächen der Ausnehmungen und die Seitenflächen der Kavitäten vollständig bedecken. Die Barriereschicht umfasst beispielsweise A1N, SiOg oder S13N4 oder ist daraus gebildet. Vorteilhafterweise verhindert die Barriereschicht eine Migration von Fremdatomen in die epitaktischen
Halbleiterschichtenstapel während deren Wachstum.
Weisen die Ausnehmungen jeweils eine Kavität auf, ist die überbleibende Bodenfläche der Ausnehmungen und die
Seitenflächen der Kavitäten bevorzugt mit der Barriereschicht bedeckt. Eine Bodenfläche der Kavität bildet bevorzugt die Aufwachsfläche der Aufwachsschicht für die
Halbleiterschichtenstapel. In diesem Fall verläuft die
Aufwachsfläche bevorzugt geneigt zur Haupterstreckungsebene des Halbleiterwafers.
Bildet die Bodenfläche der Kavität die Aufwachsfläche der Aufwachsschicht, ist die Aufwachsfläche vergleichsweise klein ausgebildet. Beispielsweise ist die Aufwachsfläche der
Halbleiterschichtenstapel im Vergleich zu der
Querschnittsfläche in lateraler Richtung der Ausnehmungen und damit der resultierenden Halbleiterschichtenstapel
vergleichsweise klein. Beispielsweise ist ein Flächeninhalt der Aufwachsfläche um mindestens 0,2 kleiner als die
Querschnittsfläche in lateraler Richtung der Ausnehmungen. Bevorzugt ist der Flächeninhalt der Aufwachsfläche um
mindestens 0,4 kleiner als die Querschnittsfläche in
lateraler Richtung der Ausnehmungen. Vorteilhafterweise kann so ein vergleichsweise defektarmes, wie beispielsweise versetzungsfreies, epitaktisches Wachstum der
Halbleiterschichtenstapel erzielt werden.
Alternativ ist es möglich, dass die Aufwachsfläche
vergleichsweise groß ausgebildet. Beispielsweise ist die Aufwachsfläche der Halbleiterschichtenstapel im Vergleich zu der Querschnittsfläche in lateraler Richtung der Ausnehmungen vergleichsweise groß. In diesem Fall wird die Ausnehmung mittels eines Ätzprozesses entfernt, wobei die
Aufwachsschicht unterätzt wird und damit eine vergleichsweise große Querschnittsfläche aufweist.
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine reflektierende Schicht über einer Seitenfläche der
Ausnehmung aufgebracht. Bevorzugt wird die reflektierende Schicht vor dem Erzeugen der Halbleiterschichtenstapel auf die Seitenflächen der Ausnehmungen aufgebracht. Bevorzugt bedeckt die reflektierende Schicht die Seitenflächen der Ausnehmungen vollständig. Weiterhin kann die reflektierende Schicht die Seitenflächen der Ausnehmungen und die
Seitenflächen der Kavitäten vollständig bedecken. Die
reflektierende Schicht wird bevorzugt vor dem Aufbringen der Barriereschicht aufgebracht.
Wird die reflektierende Schicht vor dem Aufbringen der
Barriereschicht aufgebracht, ist die Barriereschicht
bevorzugt transparent für die erzeugte elektromagnetische Strahlung ausgebildet.
Alternativ ist es möglich, dass die reflektierende Schicht nach dem Aufbringen der Barriereschicht auf der
Barriereschicht aufgebracht wird. In diesem Fall bedeckt die reflektierende Schicht die Barriereschicht vollständig.
Die reflektierende Schicht ist dazu ausgebildet,
elektromagnetische Strahlung der Halbleiterschichtenstapel zu reflektieren. Die reflektierende Schicht weist für die erzeugte elektromagnetische Strahlung bevorzugt eine
Reflektivität von wenigstens 90 % auf, insbesondere 95 % oder 99 %. Die reflektierende Schicht ist beispielsweise ein metallischer Reflektor und umfasst bevorzugt ein Metall oder besteht daraus. Die reflektierende Schicht umfasst
beispielsweise zumindest eines der folgenden Metalle oder besteht daraus: Silber, Aluminium, Rhodium, Nickel, Kupfer oder Gold.
Alternativ ist es möglich, dass die reflektierende Schicht ein Bragg-Spiegel ist, der aus abwechselnd angeordneten
Schichten eines hochbrechenden und eines niedrigbrechenden Materials besteht. Die reflektierende Schicht ist in diesem Fall elektrisch isolierend ausgebildet und umfasst
beispielsweise dielektrische Materialien oder besteht daraus.
Darüber hinaus kann es sich bei der reflektierenden Schicht um eine Kombination von metallischen Materialien und
dielektrischen Materialien handeln.
Gemäß zumindest einer Ausführungsform des Verfahrens wird die Aufwachsschicht entfernt, sodass erste Hauptflächen der
Halbleiterschichtenstapel freigelegt werden. Die ersten
Hauptflächen der Halbleiterschichtenstapel sind bevorzugt gegenüber der zweiten Hauptflächen angeordnet. Bevorzugt wird die Aufwachsschicht vollständig entfernt. Neben der
Aufwachsschicht wird bevorzugt auch ein Teil der
Halbleiterschichtenstapel entfernt. Die
Halbleiterschichtenstapel werden dann bevorzugt planarisiert .
Die Aufwachsschicht und ein Teil der
Halbleiterschichtenstapel werden bevorzugt so entfernt, dass die ersten Hauptflächen mit einer Bodenfläche der
isolierenden Verbindungsschicht in einer gemeinsamen Ebene liegen. Bevorzugt wird die Aufwachsschicht und/oder ein Teil der Halbleiterschichtenstapel mittels mechanischem Schleifens und/oder Polierens, beispielsweise mittels chemomechanischem Polieren, entfernt. Die ersten Hauptflächen weisen in diesem Fall Schleif- und/oder Polierspuren auf.
Alternativ werden die Aufwachsschicht und/oder ein Teil der Halbleiterschichtenstapel mittels eines chemischen
Ätzprozesses entfernt. In diesem Fall ist die isolierende Verbindungsschicht bevorzugt als Ätzstoppschicht ausgebildet.
Weiterhin ist es möglich, dass die isolierende
Verbindungsschicht vollständig entfernt wird.
Bevorzugt werden die Halbleiterschichtenstapel nach dem epitaktischen Wachstum planarisiert . Die
Halbleiterschichtenstapel weisen in diesem Fall zweite
Hauptflächen auf, die der Aufwachsschicht abgewandt sind. In diesem Fall ist es möglich, dass eine Deckfläche der
funktionellen Halbleiterschicht und die zweiten Hauptflächen in einer gemeinsamen Ebene angeordnet sind. Bevorzugt wird das Planarisieren mittels mechanischem Schleifens und/oder Polierens erzeugt. Die zweiten Hauptflächen weisen in diesem Fall Planarisierungsspuren auf.
Gemäß zumindest einer Ausführungsform des Verfahrens werden die Halbleiterschichtenstapel vor dem Entfernen der
Aufwachsschicht auf einem Hilfsträger angeordnet. Die
Halbleiterschichtenstapel werden in diesem Fall bevorzugt mit den zweiten Hauptflächen auf dem Hilfsträger aufgebracht.
Gemäß zumindest einer Ausführungsform des Verfahrens wird vor dem Erzeugen der Ausnehmung eine Schutzschicht auf die funktionelle Halbleiterschicht aufgebracht. Bevorzugt wird die Schutzschicht auf der der Aufwachsschicht abgewandten Deckfläche der funktionellen Halbleiterschicht aufgebracht. Die Ausnehmungen werden bevorzugt nach dem Aufbringen der Schutzschicht in dem Halbleiterwafer erzeugt. Die
Ausnehmungen durchdringen dabei die Schutzschicht und die funktionelle Halbleiterschicht vollständig. Bevorzugt durchdringen die Ausnehmungen die Schutzschicht, die
funktionelle Halbleiterschicht und die isolierende
Verbindungsschicht vollständig. Die Schutzschicht umfasst bevorzugt SiO2 oder besteht daraus.
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine epitaktische Halbleiterschichtenfolge durch laterales Überwachsen der Schutzschicht abgeschieden. In diesem Fall ist es möglich, dass die Halbleiterschichtenstapel die
Ausnehmungen nicht vollständig ausfüllen. Die zweiten
Hauptflächen sind beispielsweise in vertikaler Richtung im Bereich der Schutzschicht angeordnet. Die zweiten
Hauptflächen bilden dabei bevorzugt eine weitere
Aufwachsfläche für die Halbleiterschichtenfolge. Die
Halbleiterschichtenfolge, die beispielsweise auf die zweiten Hauptflächen aufgebracht wird, kann sich in lateraler
Richtung über der Schutzschicht zwischen benachbarter
Halbleiterschichtenstapel miteinander verbinden. Die
epitaktische Halbleiterschichtenfolge überwächst damit die Schutzschicht in lateraler Richtung.
Die Halbleiterschichtenfolge basiert bevorzugt auf einem im Zusammenhang mit den Halbleiterschichtenstapeln beschriebenen I I I-V-Verbindungshalbleitermaterial .
Nachfolgend kann die epitaktische Halbleiterschichtenfolge strukturiert werden. Die epitaktische Halbleiterschichtenfolge kann beispielsweise mittels eines nasschemischen Prozesses, eines trockenchemischen Prozesses oder eines Laserprozesses strukturiert werden. Weiterhin ist es möglich, dass mehrere der folgenden Prozesse kombiniert werden können: nasschemischer Prozess, trockenchemischer Prozess und Laserprozess. Die strukturierte
Halbleiterschichtenfolge kann Elemente aufweisen, die matrixartig, das heißt entlang von Spalten und Zeilen, angeordnet sind. Bevorzugt sind die Elemente der
strukturierten Halbleiterschichtenfolge an Gitterpunkten eines regelmäßigen Musters angeordnet. Die Elemente der strukturierten Halbleiterschichtenfolge sind dabei bevorzugt lateral beabstandet voneinander angeordnet.
Ein elektronisches Steuerelement kann jeweils einem Element der strukturierten Halbleiterschichtenfolge zugeordnet sein. Alternativ ist es möglich, dass einem elektronischen
Steuerelement mehrere Elemente der strukturierten
Halbleiterschichtenfolge zugeordnet sind, oder dass ein elektronisches Steuerelement allen Elementen der
strukturierten Halbleiterschichtenfolge zugeordnet ist.
Weiterhin ist es möglich, dass mittels dem zumindest einen elektronischen Steuerelement alle Elemente der strukturierten Halbleiterschichtenfolge getrennt voneinander ansteuerbar sind .
Weiterhin kann eine Kontaktschicht über der
Halbleiterschichtenfolge aufgebracht werden. Bevorzugt weist die Kontaktschicht ein transparentes leitfähiges Oxid
(englisch „transparent conductive oxide", kurz „TCO") auf oder besteht aus einem solchen. Gemäß zumindest einer Ausführungsform des Verfahrens werden elektrisch leitende Verbindungen auf die
Halbleiterschichtenstapel und die funktionelle
Halbleiterschicht aufgebracht, die die
Halbleiterschichtenstapel und die funktionelle
Halbleiterschicht elektrisch leitend miteinander verbinden.
Weist das optoelektronische Bauteil lediglich die
Halbleiterschichtenstapel auf, können die elektrisch
leitenden Verbindungen auf den zweiten Hauptflächen der Halbleiterschichtenstapel aufgebracht werden. Die elektrisch leitenden Verbindungen verbinden in diesem Fall die zweiten Hauptflächen der Halbleiterschichtenstapel elektrisch leitend mit der funktionellen Halbleiterschicht.
Weist das optoelektronische Bauteil die
Halbleiterschichtenfolge auf, können die elektrisch leitenden Verbindungen auf den ersten Hauptflächen der
Halbleiterschichtenstapel aufgebracht werden. Die elektrisch leitenden Verbindungen verbinden in diesem Fall die ersten Hauptflächen der Halbleiterschichtenstapel elektrisch leitend mit der funktionellen Halbleiterschicht. Alternativ können die elektrisch leitenden Verbindungen auf der
Halbleiterschichtenfolge aufgebracht werden. Die elektrisch leitenden Verbindungen verbinden in diesem Fall die
Halbleiterschichtenfolge elektrisch leitend mit der
funktionellen Halbleiterschicht.
Ist auf der Halbleiterschichtenfolge weiterhin die
Kontaktschicht aufgebracht, kann die Kontaktschicht mittels einer der elektrisch leitenden Verbindungen mit der
funktionellen Halbleiterschicht elektrisch leitend verbunden sein . Weiterhin kann eine lichtundurchlässige Abdeckung auf den elektrisch leitenden Verbindungen angeordnet sein. Bevorzugt ist dies der Fall, wenn die elektrisch leitenden Verbindungen die zweiten Hauptflächen der Halbleiterschichtenstapel elektrisch leitend mit der funktionellen Halbleiterschicht verbinden. Vorteilhafterweise wird das elektronische
Steuerelement so vor Störungen geschützt, die durch Licht induziert werden.
Es wird darüber hinaus ein optoelektronisches Bauteil angegeben, das mit einem hier beschriebenen Verfahren
hergestellt werden kann. Sämtliche in Verbindung mit dem Verfahren offenbarten Merkmale und Ausführungsformen können daher auch in Verbindung mit dem optoelektronischen Bauteil ausgebildet sein und umgekehrt.
Gemäß zumindest einer Ausführungsform umfasst das
optoelektronische Bauteil einen epitaktischen
Halbleiterschichtenstapel .
Gemäß zumindest einer Ausführungsform umfasst das
optoelektronische Bauteil eine funktionelle
Halbleiterschicht, die ein elektronisches Steuerelement zur Steuerung des Halbleiterschichtenstapels aufweist.
Gemäß zumindest einer Ausführungsform ist die funktionelle Halbleiterschicht neben dem Halbleiterschichtenstapel angeordnet. In diesem Fall ist die funktionelle
Halbleiterschicht in lateraler Richtung beabstandet zu dem Halbleiterschichtenstapel angeordnet .
Gemäß zumindest einer Ausführungsform überlappt die
funktionelle Halbleiterschicht mit einer ersten Hauptfläche des Halbleiterschichtenstapels in Draufsicht nicht.
Vorteilhafterweise ist die funktionelle Halbleiterschicht von dem Halbleiterschichtenstapel thermisch entkoppelt, so dass auftretende Verlustwärmeleistungen der funktionellen
Halbleiterschicht und dem Halbleiterschichtenstapel in
Draufsicht nicht über dem gleichen Flächenelement addiert werden. Ein derartiges optoelektronisches Bauteil weist mit Vorteil eine verbesserte Entwärmbarkeit auf.
Gemäß zumindest einer Ausführungsform ist die erste
Hauptfläche als Strahlungsdurchtrittsfläche ausgebildet. Die erste Hauptfläche weist dabei in der Regel Spuren auf, die von einem Schleif- und/oder Polierprozess oder Ätzprozess erzeugt sind.
Gemäß zumindest einer Ausführungsform weist der
Halbleiterschichtenstapel eine aktive Zone auf, die im
Betrieb elektromagnetische Strahlung erzeugt oder detektiert. Beispielsweise sendet der Halbleiterschichtenstapel Licht roter, gelber, grüner oder blauer Farbe aus. Weiterhin kann das optoelektronische Bauteil eine Vielzahl von
Halbleiterschichtenstapeln umfassen. Die
Halbleiterschichtenstapel sind in diesem Fall zu Sub-Pixeln gruppiert, die jeweils beispielsweise drei
Halbleiterschichtenstapel umfassen, die bevorzugt jeweils Licht roter, grüner und blauer Farbe aussenden.
Ein Sub-Pixel umfasst bevorzugt drei
Halbleiterschichtenstapel, wobei ein
Halbleiterschichtenstapel Licht blauer Farbe aussendet, ein Halbleiterschichtenstapel Licht grüner Farbe aussendet, und ein Halbleiterschichtenstapel Licht roter Farbe aussendet. Die drei Halbleiterschichtenstapel des Sub-Pixels können an den Eckpunkten eines Dreiecks angeordnet sein.
Weiterhin ist es möglich, dass eine Vielzahl von Sub-Pixeln matrixartig, das heißt entlang von Spalten und Zeilen, angeordnet ist. Bevorzugt ist die Vielzahl von Sub-Pixel an Gitterpunkten eines regelmäßigen Musters angeordnet. Das regelmäßige Muster kann ein Dreieckmuster, ein Viereckmuster, ein hexagonales Muster oder ein vieleckiges Muster sein.
Gemäß zumindest einer Ausführungsform ist eine epitaktische Halbleiterschichtenfolge über dem epitaktischen
Halbleiterschichtenstapel und der funktionellen
Halbleiterschicht angeordnet. In diesem Ausführungsbeispiel weist die epitaktische Halbleiterschichtenfolge eine aktive Zone auf, die im Betrieb elektromagnetische Strahlung erzeugt oder detektiert. Die Halbleiterschichtenfolge überlappt bevorzugt mit dem Halbleiterschichtenstapel in Draufsicht vollständig. Weiterhin überlappt die epitaktische
Halbleiterschichtenfolge mit der funktionellen
Halbleiterschicht teilweise.
Gemäß zumindest einer Ausführungsform ist eine Schutzschicht zwischen der funktionellen Halbleiterschicht und der
epitaktischen Halbleiterschichtenfolge angeordnet.
Weiterhin kann zwischen der funktionellen Halbleiterschicht und dem Halbleiterschichtenstapel eine Barriereschicht angeordnet sein. Zusätzlich kann zwischen der funktionellen Halbleiterschicht und dem Halbleiterschichtenstapel eine reflektierende Schicht angeordnet sein. Die reflektierende Schicht kann zwischen dem Halbleiterschichtenstapel und der Barriereschicht oder zwischen der Barriereschicht und der funktionellen Halbleiterschicht angeordnet sein.
Beispielsweise ist die Barriereschicht mehrschichtig
ausgebildet. In diesem Fall ist es möglich, dass die
reflektierende Schicht zwischen zwei Schichten der
Barriereschicht angeordnet ist.
Weiterhin ist es möglich, dass die reflektierende Schicht den Halbleiterschichtenstapel bevorzugt vollständig umgibt.
Beispielsweise bedeckt die reflektierende Schicht eine
Bodenfläche der isolierenden Verbindungsschicht vollständig. Die erste Hauptfläche ist dabei bevorzugt frei von der reflektierenden Schicht.
Weiterhin ist es möglich, dass die Barriereschicht den
Halbleiterschichtenstapel bevorzugt vollständig umgibt. In diesem Fall bedeckt die Barriereschicht eine Bodenfläche der isolierenden Verbindungsschicht vollständig. Die erste
Hauptfläche ist dabei bevorzugt frei von der Barriereschicht.
Nachfolgend werden das Verfahren zur Herstellung des
optoelektronischen Bauteils und das optoelektronische Bauteil anhand von Ausführungsbeispielen näher erläutert.
Es zeigen:
Figuren 1, 2 und 3 schematische Schnittdarstellungen von Verfahrensschritten eines Verfahrens zur Herstellung eines optoelektronischen Bauteils gemäß einem Ausführungsbeispiel,
Figuren 4 und 5 schematische Schnittdarstellungen von
Verfahrensschritten eines Verfahrens zur Herstellung eines optoelektronischen Bauteils gemäß jeweils einem
Ausführungsbeispiel,
Figur 6 eine schematische Schnittdarstellung eines
optoelektronischen Bauteils gemäß einem Ausführungsbeispiel,
Figuren 7, 8, 9, 10, 11 und 12 schematische
Schnittdarstellungen von Verfahrensschritten eines Verfahrens zur Herstellung eines optoelektronischen Bauteils gemäß einem Ausführungsbeispiel, und
Figur 13 eine schematische Schnittdarstellung eines
optoelektronischen Bauteils gemäß einem Ausführungsbeispiel.
Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren
dargestellten Elemente untereinander sind nicht als
maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder für eine bessere
Verständlichkeit übertrieben groß dargestellt sein.
Bei dem Verfahren gemäß dem Ausführungsbeispiel der Figuren 1, 2 und 3 wird, wie in Figur 1 gezeigt, ein Halbleiterwafer 2 mit einer funktionellen Halbleiterschicht 3 bereitgestellt, die elektronische Steuerelemente 4 aufweist. Weiterhin umfasst der Halbleiterwafer 2 eine Aufwachsschicht 5 und eine isolierende Verbindungsschicht 8. Die isolierende
Verbindungsschicht 8 ist zwischen der funktionellen
Halbleiterschicht 3 und der Aufwachsschicht 5 angeordnet und vermittelt eine mechanisch stabile Verbindung zwischen der funktionellen Halbleiterschicht 3 und der Aufwachsschicht 5. Die isolierende Verbindungsschicht 8 ist bevorzugt durch SiOg gebildet .
Gemäß Figur 2 wird in einem nächsten Verfahrensschritt eine Vielzahl von Ausnehmungen 6 in dem Halbleiterwafer 2 erzeugt (exemplarisch ist lediglich eine einzige Ausnehmung 6 der Ausnehmungen 6 dargestellt) , die die Aufwachsschicht 5 stellenweise freilegen. Die Ausnehmungen 6 werden ausgehend von der funktionellen Halbleiterschicht 3 erzeugt. Die
Ausnehmungen 6 durchdringen die funktionelle
Halbleiterschicht 3 und die isolierende Verbindungsschicht 8 vollständig .
Weiterhin durchdringen die Ausnehmungen 6 die Aufwachsschicht 5 teilweise. Seitenflächen der Ausnehmungen 6b sind jeweils durch eine freigelegte Seitenfläche der funktionellen
Halbleiterschicht 3, einer freigelegten Seitenfläche der Aufwachsschicht 5 und einer freigelegten Seitenfläche der isolierenden Verbindungsschicht 8 gebildet. Weiterhin wird eine Bodenfläche der Ausnehmungen 6a durch die
Aufwachsschicht 5 gebildet.
Über den Seitenflächen der Ausnehmungen 6b wird eine
Barriereschicht 11 aufgebracht. Die Barriereschicht 11 bedeckt die Seitenfläche der Ausnehmungen 6b vollständig. Die Barriereschicht 11 umfasst beispielsweise A1N oder ist daraus gebildet .
In einem nächsten Verfahrensschritt wird, wie in Figur 3 gezeigt, eine Vielzahl von Halbleiterschichtenstapeln 7 auf die freigelegte Aufwachsschicht 5 epitaktisch aufgewachsen . Die Halbleiterschichtenstapel 7 umfassen jeweils eine aktive Zone, die im Betrieb elektromagnetische Strahlung erzeugt oder detektiert. Die Halbleiterschichtenstapel 7 füllen die Ausnehmungen 6 jeweils vollständig aus.
Die Halbleiterschichtenstapel 7 werden bevorzugt nach dem Wachstum planarisiert, beispielsweise mittels mechanischem Schleifen und/oder Polieren. Die Halbleiterschichtenstapel 7 weisen zweite Hauptflächen 7b auf, die der Aufwachsschicht 5 abgewandt sind. Eine Deckfläche der funktionellen
Halbleiterschicht 3a und die zweiten Hauptflächen 7b sind in einer gemeinsamen Ebene angeordnet.
Eine Oberfläche der freigelegten Aufwachsschicht 5a wird als Aufwachsfläche 9 für die Halbleiterschichtenstapel 7
verwendet. Die Bodenfläche der Ausnehmungen 6a bildet die Oberfläche der freigelegten Aufwachsschicht 5a. Die
Halbleiterschichtenstapel 7 werden auf der Aufwachsfläche 9 epitaktisch abgeschieden. Die Aufwachsfläche 9 weist eine {111} orientierte Oberfläche 10 auf.
Die Aufwachsfläche 9 erstreckt sich vorliegend parallel zu einer Haupterstreckungsebene des Halbleiterwafers 2. Das heißt, die Aufwachsschicht 5 weist die {111} orientierte Oberfläche 10 auf oder besteht aus dieser, die parallel zu der Haupterstreckungsebene des Halbleiterwafers 2 angeordnet ist .
Nachfolgend kann die Aufwachsschicht 5 und ein Teil der Halbleiterschichtenstapel 7 entfernt werden, sodass erste Hauptflächen 7a der Halbleiterschichtenstapel freigelegt werden (hier nicht gezeigt) . Bei dem Verfahren gemäß dem Ausführungsbeispiel der Figur 3 werden zunächst die Verfahrensschritte durchgeführt, wie bereits anhand Figur 1 beschrieben. In einem nächsten
Verfahrensschritt werden die Ausnehmungen 6 erzeugt, die jedoch im Unterschied zum Verfahrensstadium der Figur 3 eine geneigte Bodenfläche aufweisen. Demzufolge verläuft die
Aufwachsfläche 9 bei dem Verfahrensstadium gemäß Figur 4 geneigt zur Haupterstreckungsebene des Halbleiterwafers 2.
Die Aufwachsschicht 5 weist in diesem Fall eine {100}
orientierte Oberfläche auf, die parallel zu der
Haupterstreckungsebene des Halbleiterwafers 2 angeordnet ist.
Die geneigte Aufwachsfläche 9 weist im Querschnitt im Bereich einer Ausnehmung 6 gesehen einen ersten Bereich 9a und einen zweiten Bereich 9b auf. Die geneigte Aufwachsfläche 9
erstreckt sich im ersten Bereich 9a von einer Seitenfläche der Barriereschicht 11a im ersten Bereich 9a in einen
zentralen Bereich der Ausnehmung 6c. Weiterhin erstreckt sich die geneigte Aufwachsfläche 9 im zweiten Bereich 9b von einer gegenüberliegenden Seitenfläche der Barriereschicht 11a im zweiten Bereich der Aufwachsfläche 9b in den zentralen
Bereich der Ausnehmung 6c. Die Aufwachsfläche 9 weist im Querschnitt die Form eines Keils auf.
Bei dem Verfahren gemäß dem Ausführungsbeispiel der Figur 5 werden im Unterschied zum Ausführungsbeispiel der Figur 4 in den Ausnehmungen 6 jeweils Kavitäten 17 in der
Aufwachsschicht 5 erzeugt. Die Kavitäten 17 weisen jeweils eine kleinere Querschnittsfläche in lateraler Richtung auf als eine Ausnehmung 6. Die überbleibende Bodenfläche der Ausnehmungen 6a und Seitenflächen der Kavitäten 17a weisen die Form einer Stufe auf. Mit anderen Worten grenzen die überbleibende Bodenfläche einer Ausnehmung 6a und die Seitenfläche der Kavität 17b, die in der Bodenfläche der Ausnehmung 6a gebildet ist, derart aneinander an, dass sich eine Kante ausbildet.
Die überbleibende Bodenfläche der Ausnehmungen 6a und
Seitenflächen der Kavitäten 17b sind mit der Barriereschicht bedeckt. Eine Bodenfläche der Kavitäten 17a bildet die
Aufwachsfläche 9 der Aufwachsschicht 5 für die
Halbleiterschichtenstapel 7.
Das optoelektronische Bauteil 1 kann beispielsweise erst nach dem Einbringen der Halbleiterschichtenstapel 7 erzeugt werden. Weiterhin ist es möglich eine Vielzahl von
optoelektronischen Bauteilen 1 durch einen
Vereinzelungsprozess nach dem Einbringen der
Halbleiterschichtenstapel zu erzeugen.
Das optoelektronische Bauteil 1 gemäß dem Ausführungsbeispiel der Figur 6 weist einen epitaktischen
Halbleiterschichtenstapel 7, eine funktionelle
Halbleiterschicht 3, die ein elektronisches Steuerelement 4 zur Steuerung des Halbleiterschichtenstapels 4 aufweist, und eine isolierende Verbindungsschicht 8 auf. Die funktionelle Halbleiterschicht 3 und die isolierende Verbindungsschicht 8 sind neben dem Halbleiterschichtenstapel 7 angeordnet, so dass die funktionelle Halbleiterschicht 3 mit einer ersten Hauptfläche des Halbleiterschichtenstapels 7a in Draufsicht nicht überlappt.
Der Halbleiterschichtenstapel 7 weist in diesem
Ausführungsbeispiel eine aktive Zone auf, die im Betrieb elektromagnetische Strahlung erzeugt oder detektiert. Die erste Hauptfläche 7a ist als Strahlungsdurchtrittsfläche ausgebildet, die beispielsweise Schleif- und/oder Polierspuren oder Ätzspuren von einem Planarisierungsprozess aufweisen kann.
Weiterhin sind elektrisch leitende Verbindungen 16 auf den zweiten Hauptflächen der Halbleiterschichtenstapel 7b
aufgebracht. Die elektrisch leitenden Verbindungen 16
verbinden in diesem Fall die zweiten Hauptflächen der
Halbleiterschichtenstapel 7b elektrisch leitend mit der funktionellen Halbleiterschicht 3. Das zumindest eine
elektronische Steuerelement 4 weist beispielsweise eine integrierte Schaltung auf.
Weiterhin ist zwischen der Barriereschicht 11 und dem
Halbleiterschichtenstapel 7 eine reflektierende Schicht 12 angeordnet. Die reflektierende Schicht 12 und die
Barriereschicht 11 sind um die erste Hauptfläche des
Halbleiterschichtenstapels 7a angeordnet und umgeben diese vollständig. Die reflektierende Schicht 12 bedeckt eine
Bodenfläche der isolierenden Verbindungsschicht vollständig.
Bei dem Verfahren gemäß dem Ausführungsbeispiel der Figuren 7 bis 12 wird analog zu Figur 1 ein Halbleiterwafer 2
bereitgestellt (Figur 7) . Dann wird, wie in Figur 8 gezeigt, eine Schutzschicht 14 auf die funktionelle Halbleiterschicht 3 aufgebracht. Die Schutzschicht 14 wird auf einer der
Aufwachsschicht 5 abgewandten Deckfläche der funktionellen Halbleiterschicht 3 aufgebracht.
In einem nächsten Verfahrensschritt werden die Ausnehmungen 6 erzeugt, wie in Figur 9 gezeigt. Die Ausnehmungen 6
durchdringen dabei im Unterschied zu Figur 4 die Schutzschicht 14, die funktionelle Halbleiterschicht 3 und die isolierende Verbindungsschicht 8 vollständig.
Gemäß Figur 10 wird in einem nächsten Verfahrensschritt zunächst eine Vielzahl von Halbleiterschichtenstapeln 7 auf die freigelegte Aufwachsschicht 5 epitaktisch aufgewachsen . Die zweiten Hauptflächen 7b sind in diesem
Ausführungsbeispiel in vertikaler Richtung im Bereich der Schutzschicht 14 angeordnet. Nachfolgend wird eine
epitaktische Halbleiterschichtenfolge 15 durch laterales Überwachsen der Schutzschicht 14 abgeschieden. Die zweiten Hauptflächen 7b bilden dabei eine weitere Aufwachsfläche für die Halbleiterschichtenfolge 15.
In einem weiteren Verfahrensschritt wird die so erzeugte Anordnung auf einem Hilfsträger 13 angeordnet, wie in Figur 11 gezeigt. Die Anordnung wird mit den zweiten Hauptflächen 7b beziehungsweise mit der Halbleiterschichtenfolge 15 voran auf dem Hilfsträger 13 angeordnet.
Nachfolgend wird die Aufwachsschicht 5 und die isolierende Verbindungsschicht 8 sowie ein Teil der
Halbleiterschichtenstapel 7 gemäß Figur 12 entfernt. Durch das Entfernen wird die erste Hauptfläche des
Halbleiterschichtenstapels 7a freigelegt. Die erste
Hauptfläche des Halbleiterschichtenstapels 7a liegt mit einer Bodenfläche der funktionellen Halbleiterschicht 3 in einer gemeinsamen Ebene.
Das optoelektronische Bauteil 1 gemäß dem Ausführungsbeispiel der Figur 13 weist im Unterschied zur Figur 6 eine
Halbleiterschichtenfolge 15 auf dem epitaktischen
Halbleiterschichtenstapel 7 (hier nicht gezeigt) auf. In diesem Ausführungsbeispiel weist die Halbleiterschichtenfolge 15 eine aktive Zone auf, die im Betrieb elektromagnetische Strahlung erzeugt oder detektiert.
Weiterhin ist eine Kontaktschicht 18 über der
Halbleiterschichtenfolge 15 aufgebracht. Bevorzugt handelt es sich bei der Kontaktschicht 18 um ein transparentes
leitfähiges Oxid (englisch „transparent conductive oxide", kurz „TCO") .
Weiterhin sind elektrisch leitenden Verbindungen 16 auf der Halbleiterschichtenfolge 15 und der Kontaktschicht 18 aufgebracht. Die elektrisch leitenden Verbindungen 16 verbinden in diesem Fall die Kontaktschicht 18 und die
Halbleiterschichtenfolge 15 elektrisch leitend mit der funktionellen Halbleiterschicht 3.
Die epitaktische Halbleiterschichtenfolge 15 ist in diesem Ausführungsbeispiel strukturiert und umfasst verschiedene Elemente R, G, B. Elemente R, G, B der
Halbleiterschichtenfolge 15 sind beispielsweise dazu
ausgebildet, Licht roter R, grüner G und blauer B Farbe auszusenden .
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2019 100 521.3, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Bezugszeichenliste
1 optoelektronisches Bauteil
2 Halbleiterwafer
3 funktionelle Halbleiterschicht
3a Deckfläche der funktionellen Halbleiterschicht
4 Steuerelement
5 Aufwachsschicht
5a Oberfläche der freigelegten Aufwachsschicht
6 Ausnehmung
6a Bodenfläche der Ausnehmungen
6b Seitenfläche der Ausnehmungen
6c zentraler Bereich der Ausnehmung
7 Halbleiterschichtenstapel
7a erste Hauptfläche des Halbleiterschichtenstapels
7b zweite Hauptfläche des Halbleiterschichtenstapels
8 isolierende Verbindungsschicht
9 Aufwachsfläche
9a erster Bereich der Aufwachsfläche
9b zweiter Bereich der Aufwachsfläche
10 {111} orientierte Oberfläche
11 Barriereschicht
11a Seitenfläche der Barriereschicht
12 reflektierende Schicht
13 Hilfsträger
14 Schutzschicht
15 Halbleiterschichtenfolge
16 elektrisch leitende Verbindung
17 Kavität
17a Bodenfläche der Kavität
17b Seitenfläche Kavität
18 Kontaktschicht
R rot G grün B blau

Claims

Patentansprüche
1. Verfahren zur Herstellung eines optoelektronischen
Bauteils (1) mit den Schritten:
- Bereitstellen eines Halbleiterwafers (2) mit einer
funktionellen Halbleiterschicht (3), die elektronische
Steuerelemente (4) aufweist, und einer Aufwachsschicht (5),
- Erzeugen einer Vielzahl von Ausnehmungen (6) in dem
Halbleiterwafer (2), die die Aufwachsschicht (5) stellenweise freilegt, und
- epitaktisches Aufwachsen einer Vielzahl von
Halbleiterschichtenstapeln (7) auf die freigelegte
Aufwachsschicht (6) .
2. Verfahren nach dem vorhergehenden Anspruch,
bei dem zumindest ein elektronisches Steuerelement (4) eine integrierte Schaltung aufweist.
3. Verfahren nach einem der vorhergehenden Ansprüche, bei dem eine isolierende Verbindungsschicht (8) zwischen der funktionellen Halbleiterschicht (3) und der Aufwachsschicht (5) angeordnet ist.
4. Verfahren nach einem der vorhergehenden Ansprüche, bei dem
- eine Oberfläche der freigelegten Aufwachsschicht (5a) als Aufwachsfläche (9) für die Halbleiterschichtenstapel (7) verwendet wird, und
- die Aufwachsfläche (9) eine {111} orientierte Oberfläche aufweist (10).
5. Verfahren nach dem vorhergehenden Anspruch 4,
bei dem sich die Aufwachsfläche (9) parallel zu einer
Haupterstreckungsebene des Halbleiterwafers (2) erstreckt.
6. Verfahren nach dem vorhergehenden Anspruch 4, bei dem die Aufwachsfläche (9) geneigt zur
Haupterstreckungsebene des Halbleiterwafers (2) verläuft.
7. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem eine Barriereschicht (11) über einer Seitenfläche der Ausnehmungen (6b) aufgebracht wird.
8. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem eine reflektierende Schicht (12) über einer
Seitenfläche der Ausnehmungen (6b) aufgebracht wird.
9. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem die Aufwachsschicht (5) entfernt wird, so dass erste Hauptflächen der Halbleiterschichtenstapel (7a) freigelegt werden .
10. Verfahren nach dem vorhergehenden Anspruch 9,
bei dem die Halbleiterschichtenstapel (7) vor dem Entfernen der Aufwachsschicht (5) auf einem Hilfsträger (13) angeordnet werden .
11. Verfahren nach einem der vorhergehenden Ansprüche, bei dem vor der Erzeugung der Ausnehmungen (6) eine
Schutzschicht (14) auf die funktionelle Halbleiterschicht (3) aufgebracht wird.
12. Verfahren nach dem vorhergehenden Anspruch,
bei dem durch laterales Überwachsen der Schutzschicht (14) eine epitaktische Halbleiterschichtenfolge (15) abgeschieden wird .
13. Verfahren nach einem der vorhergehenden Ansprüche, bei dem elektrisch leitende Verbindungen (16) auf die
Halbleiterschichtenstapel (7) und die funktionelle
Halbleiterschicht (3) aufgebracht werden, die die
Halbleiterschichtenstapel (7) und die funktionelle
Halbleiterschicht (3) elektrisch leitend miteinander
verbinden .
14. Optoelektronisches Bauteil (1) mit:
- einem epitaktischen Halbleiterschichtenstapel (7), und
- einer funktionellen Halbleiterschicht (3), die ein
elektronisches Steuerelement (4) zur Steuerung des
Halbleiterschichtenstapels (7) aufweist, wobei
- die funktionelle Halbleiterschicht (3) neben dem
Halbleiterschichtenstapel (7) angeordnet ist, und
- die funktionelle Halbleiterschicht (3) mit einer ersten Hauptfläche des Halbleiterschichtenstapels (7a) in Draufsicht nicht überlappt.
15. Optoelektronisches Bauteil (1) nach dem vorhergehenden Anspruch, bei dem
- die erste Hauptfläche (7a) als Strahlungsdurchtrittsfläche ausgebildet ist,
- der Halbleiterschichtenstapel (7) eine aktive Zone
aufweist, die im Betrieb elektromagnetische Strahlung erzeugt oder detektiert.
16. Optoelektronisches Bauteil (1) nach Anspruch 14,
bei dem eine epitaktische Halbleiterschichtenfolge (15) über dem epitaktischen Halbleiterschichtenstapel (7) und der funktionellen Halbleiterschicht (3) angeordnet ist.
17. Optoelektronisches Bauteil (1) nach dem vorhergehenden Anspruch 16, bei dem eine Schutzschicht (14) zwischen der funktionellen Halbleiterschicht (3) und der epitaktischen
Halbleiterschichtenfolge (15) angeordnet ist.
PCT/EP2019/086687 2019-01-10 2019-12-20 Verfahren zur herstellung eines optoelektronischen bauteils und optoelektronisches bauteil Ceased WO2020144057A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE112019006633.1T DE112019006633A5 (de) 2019-01-10 2019-12-20 Verfahren zur Herstellung eines optoelektronischen Bauteils und optoelektronisches Bauteil
CN201980088661.5A CN113272955B (zh) 2019-01-10 2019-12-20 用于制造光电子器件的方法和光电子器件
US17/419,439 US12136692B2 (en) 2019-01-10 2019-12-20 Method of producing an optoelectronic component and optoelectronic component
JP2021540179A JP2022518407A (ja) 2019-01-10 2019-12-20 オプトエレクトロニクス部品の製造方法およびオプトエレクトロニクス部品
KR1020217022974A KR102644048B1 (ko) 2019-01-10 2019-12-20 광전자 소자를 제조하기 위한 방법 및 광전자 소자

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019100521.3 2019-01-10
DE102019100521.3A DE102019100521A1 (de) 2019-01-10 2019-01-10 Verfahren zur herstellung eines optoelektronischen bauteils und optoelektronisches bauteil

Publications (1)

Publication Number Publication Date
WO2020144057A1 true WO2020144057A1 (de) 2020-07-16

Family

ID=69104438

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2019/086687 Ceased WO2020144057A1 (de) 2019-01-10 2019-12-20 Verfahren zur herstellung eines optoelektronischen bauteils und optoelektronisches bauteil

Country Status (6)

Country Link
US (1) US12136692B2 (de)
JP (1) JP2022518407A (de)
KR (1) KR102644048B1 (de)
CN (1) CN113272955B (de)
DE (2) DE102019100521A1 (de)
WO (1) WO2020144057A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4774205A (en) * 1986-06-13 1988-09-27 Massachusetts Institute Of Technology Monolithic integration of silicon and gallium arsenide devices
US20160276807A1 (en) * 2015-03-19 2016-09-22 International Business Machines Corporation Monolithic integrated photonics with lateral bipolar and bicmos
US9653441B1 (en) * 2016-06-20 2017-05-16 International Business Machines Corporation Monolithic integration of a III-V optoelectronic device, a filter and a driving circuit

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4651161B2 (ja) 2000-07-03 2011-03-16 宣彦 澤木 半導体素子およびその製造方法
US7535089B2 (en) * 2005-11-01 2009-05-19 Massachusetts Institute Of Technology Monolithically integrated light emitting devices
DE102007022947B4 (de) 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
WO2009102033A1 (ja) * 2008-02-15 2009-08-20 Mitsubishi Chemical Corporation エピタキシャル成長用基板、ＧａＮ系半導体膜の製造方法、ＧａＮ系半導体膜、ＧａＮ系半導体発光素子の製造方法およびＧａＮ系半導体発光素子
US8253211B2 (en) * 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
DE102009051520B4 (de) * 2009-10-31 2016-11-03 X-Fab Semiconductor Foundries Ag Verfahren zur Herstellung von Siliziumhalbleiterscheiben mit Schichtstrukturen zur Integration von III-V Halbleiterbauelementen
DE102010034665B4 (de) * 2010-08-18 2024-10-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
WO2013165620A1 (en) 2012-05-04 2013-11-07 Stc.Unm Growth of cubic crystalline phase structure on silicon substrates and devices comprising the cubic crystalline phase structure
DE102012109460B4 (de) * 2012-10-04 2024-03-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display
JP6325948B2 (ja) * 2014-09-02 2018-05-16 株式会社東芝 半導体発光素子および光結合装置
US9372307B1 (en) * 2015-03-30 2016-06-21 International Business Machines Corporation Monolithically integrated III-V optoelectronics with SI CMOS
DE102015109786A1 (de) 2015-06-18 2016-12-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements sowie optoelektronisches Halbleiterbauelement
DE102015116495B4 (de) * 2015-09-29 2025-04-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
CN106887488B (zh) * 2015-12-15 2019-06-11 群创光电股份有限公司 发光二极管及使用此发光二极管所制得的显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4774205A (en) * 1986-06-13 1988-09-27 Massachusetts Institute Of Technology Monolithic integration of silicon and gallium arsenide devices
US20160276807A1 (en) * 2015-03-19 2016-09-22 International Business Machines Corporation Monolithic integrated photonics with lateral bipolar and bicmos
US9653441B1 (en) * 2016-06-20 2017-05-16 International Business Machines Corporation Monolithic integration of a III-V optoelectronic device, a filter and a driving circuit

Also Published As

Publication number Publication date
CN113272955B (zh) 2025-07-18
DE102019100521A1 (de) 2020-07-16
US12136692B2 (en) 2024-11-05
CN113272955A (zh) 2021-08-17
KR102644048B1 (ko) 2024-03-05
US20220077367A1 (en) 2022-03-10
KR20210104865A (ko) 2021-08-25
DE112019006633A5 (de) 2021-09-30
JP2022518407A (ja) 2022-03-15

Similar Documents

Publication Publication Date Title
DE112011103186B4 (de) Lichtemittierende Diodeneinheit auf Waferebene
EP2260516B1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines solchen
DE102012109460B4 (de) Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display
DE202012013620U1 (de) Leuchtdiode
DE112017006428T5 (de) Lichtemittierende Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112017003307T5 (de) Verfahren zur Herstellung einer optischen Halbleitervorrichtung und optische Halbleitervorrichtung
DE112013004996T5 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102016106831A1 (de) Optoelektronischer Halbleiterchip
EP2514049B1 (de) Verfahren zur Herstellung lichtemittierender Halbleiterkörper
WO2021037457A1 (de) Halbleiterchip und verfahren zur herstellung eines halbleiterchips
WO2017129481A1 (de) Substrat mit strukturelementen und halbleiterbauelement
DE102020124258A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements
DE102019100799A1 (de) Optoelektronisches halbleiterbauelement mit einem schichtstapel mit anisotroper leitfähigkeit und verfahren zur herstellung des optoelektronischen halbleiterbauelements
DE102019100521A1 (de) Verfahren zur herstellung eines optoelektronischen bauteils und optoelektronisches bauteil
DE102022119108A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements
DE102018107470B4 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
WO2022184414A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements
DE102019114169A1 (de) Optoelektronisches halbleiterbauelement mit verbindungsbereichen und verfahren zur herstellung des optoelektronischen halbleiterbauelements
DE112022003001T5 (de) Optoelektronisches bauelement, bauelementeinheit und verfahren zu deren herstellung
DE102016102876A1 (de) Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
DE202025107636U1 (de) Halbleitervorrichtung und eine Anzeigevorrichtung, die diese aufweist
DE102022101575A1 (de) Verfahren zur herstellung einer vielzahl optoelektronischer halbleiterchips und optoelektronischer halbleiterchip
DE112022004309T5 (de) Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronisches Halbleiterbauelements
DE102020200621A1 (de) Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
DE102023113584A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterbauelements

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19831730

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021540179

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20217022974

Country of ref document: KR

Kind code of ref document: A

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112019006633

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19831730

Country of ref document: EP

Kind code of ref document: A1

WWG Wipo information: grant in national office

Ref document number: 201980088661.5

Country of ref document: CN