WO2020135412A1 - 用于nvdimm的数据备份和恢复方法、nvdimm控制器以及nvdimm - Google Patents

用于nvdimm的数据备份和恢复方法、nvdimm控制器以及nvdimm Download PDF

Info

Publication number
WO2020135412A1
WO2020135412A1 PCT/CN2019/127883 CN2019127883W WO2020135412A1 WO 2020135412 A1 WO2020135412 A1 WO 2020135412A1 CN 2019127883 W CN2019127883 W CN 2019127883W WO 2020135412 A1 WO2020135412 A1 WO 2020135412A1
Authority
WO
WIPO (PCT)
Prior art keywords
dbi
nvdimm
controller
nand flash
dram
Prior art date
Application number
PCT/CN2019/127883
Other languages
English (en)
French (fr)
Inventor
周小锋
江喜平
Original Assignee
西安紫光国芯半导体有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 西安紫光国芯半导体有限公司 filed Critical 西安紫光国芯半导体有限公司
Priority to US17/419,609 priority Critical patent/US11966298B2/en
Publication of WO2020135412A1 publication Critical patent/WO2020135412A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1456—Hardware arrangements for backup
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1458—Management of the backup or restore process
    • G06F11/1469—Backup restoration techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1448—Management of the data involved in backup or backup restore

Definitions

  • a data backup method for NVDIMM includes DRAM, NAND flash memory, and NVDIMM controller, the NVDIMM is controlled by the NVDIMM controller, and the NVDIMM controller includes DDR control Device, NAND flash memory controller and data backup module, wherein the DRAM uses DBI and enables DBI, and the data backup method includes:
  • FIG. 2 is a schematic diagram of an NVDIMM according to an embodiment of the present invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种用于NVDIMM的数据备份和恢复方法、NVDIMM控制器以及NVDIMM。NVDIMM(200)包括DRAM(201)、NAND闪存(202)和NVDIMM控制器(100)，NVDIMM控制器(100)控制NVDIMM(200)并包括DDR控制器(101)、NAND闪存控制器(102)、数据备份模块(103)和数据恢复模块(104)，DRAM(201)采用DBI并使能DBI。在数据备份时，DDR控制器(101)从DRAM(201)读取N位DQ i和1位DBI i并将其发送至数据备份模块(103)，当DBI i为1时，数据备份模块(103)比较DQ i和DQ i-1,如果DQ i和DQ i-1中值不相同的位数大于N/2，则翻转DQ i，并将DBI i置为0，否则保持DQ i和DBI i不变；当DBI i为0时，DQ i和DBI i保持不变，数据备份模块(103)将经处理的DQ i和DBI i发送至NAND闪存控制器(102)，NAND闪存控制器(102)将经处理的DQ i和DBI i写入NAND闪存(202)。

Description

用于NVDIMM的数据备份和恢复方法、NVDIMM控制器以及NVDIMM 技术领域
本发明涉及非易失性内存领域，更具体地涉及一种低功耗的用于NVDIMM的数据备份方法、数据恢复方法、NVDIMM控制器以及NVDIMM。
背景技术
NVDIMM是一种非易失性内存,包括DRAM、NAND闪存(NAND Flash)和NVDIMM控制器。在主板/CPU异常或掉电时，通过中断或消息通知NVDIMM控制器，NVDIMM控制器会将DRAM中的数据备份到NAND闪存。之后在主板/CPU重新上电时，主板/CPU会通知NVDIMM控制器将备份在NAND闪存中的数据恢复到DRAM，并给超级电容充电。NVDIMM在数据备份时由超级电容供电，但超级电容供电能力有限，且随服役时间和工作温度升高有较大衰减。对于NVDIMM而言，数据备份的功耗和数据备份/恢复的时间是两个重要的产品性能指标，决定了超级电容的容量、可靠性和产品的成本。数据备份功耗增加势必需要提升超级电容容量来弥补，而超级电容容量增加会带来成本增加和可靠性降低；数据备份/恢复时间决定了数据备份过程中的功耗及用户体验。因此，低功耗的NVDIMM数据快速备份和恢复方法可明显提高产品的竞争力。
对于DDR4的NVDIMM控制器，功耗主要来自于DDR和NAND接口，现有技术在DDR接口侧使用DBI(Data Bus Inversion)可降低功耗约25-40％，由于NAND闪存接口没有提供数据翻转的信号，因此针对NAND接口的降功耗难以实现。而NAND闪存通常工作在1.8V(ONFI4.0以下版本)，是NVDIMM控制器接口功耗主要来源。
中国专利公开CN107861901A公开了一种基于NVDIMM-F的存储方法及系统。该方法包括：CPU在接收到待存储数据时，将待存储数据发送至NVDIMM-F；NVDIMM-F保存待存储数据。本发明提供的方法通过将待存储数据直接存储在NVDIMM-F，大大提升了待存储数据传输的速率。但是该方法仅涉及NVDIMM将数据存储在NAND的操作，并没有涉及如何根据操作数据特点在NAND接口上进行低功耗设计以降低NAND接口的功耗。
发明内容
本发明针对使用了DBI的DDR的NVDIMM控制器，在数据备份时根据DDR数据(DBI使能)特点，在DBI信号没有翻转，而与相邻DDR数据进行比较后符合翻转规则时翻转数据来降低NAND接口功耗。可选地，在数据备份时将DDR数据和DBI信号按照一定格式进行编码排列，从而提高数据恢复的速率。本发明可以解决针对使用了DBI的DDR的NVDIMM控制器以下问题：
a)降低NAND接口的功耗；
b)提高数据恢复速率。
根据本发明的第一方面，提供一种用于NVDIMM的数据备份方法，所述NVDIMM包括DRAM、NAND闪存和NVDIMM控制器，所述NVDIMM由NVDIMM控制器所控制，所述NVDIMM控制器包括DDR控制器、NAND闪存控制器和数据备份模块，其中所述DRAM采用DBI并使能DBI，所述数据备份方法包括：
所述DDR控制器从所述DRAM读取N位DQ i和1位DBI i，并将所述N位DQ i和1位DBI i发送至所述数据备份模块，
当DBI i为1时，所述数据备份模块比较DQ i和DQ i-1,如果DQ i和DQ i-1中值不相同的位数大于N/2，则将DQ i翻转，并将DBI i置为0，否则保持DQ i和DBI i不变；当DBI i为0时，DQ i和DBI i保持不变，
所述数据备份模块将经处理的DQ i和DBI i发送至所述NAND控制器，所述NAND控制器将经处理的DQ i和DBI i写入所述NAND闪存。
根据本发明第一方面的一个优选实施方案，其中，所述数据备份模块以所述NAND闪存的页为单元布置DQ i和DBI i的顺序。
根据本发明第一方面的一个优选实施方案，其中，所述DRAM是DDR4。
根据本发明第一方面的一个优选实施方案，其中，所述DRAM是DDR4×8或DDR4×16。本领域技术人员应理解，DQ i的位数N可以是8的整数倍。
根据本发明的第二方面，提供一种用于NVDIMM的数据恢复方法，所述NVDIMM包括DRAM、NAND闪存和NVDIMM控制器，所述NVDIMM由NVDIMM控制器所控制，所述NVDIMM控制器包括DDR控制器、NAND闪存 控制器和数据恢复模块，其中所述DRAM采用DBI并使能DBI，所述数据恢复方法包括：
所述NAND控制器从所述NAND闪存读取N位DQ i和1位DBI i，并将所述N位DQ i和1位DBI i发送至所述数据恢复模块，
所述数据恢复模块判断DQ i和DBI i的值，如果DBI i＝0且DQ i中“1”的个数少于等于N/2个，则所述数据恢复模块将DQ i翻转，并将DBI i改写为1，否则保持DQ i和DBI i不变，
所述数据恢复模块将经处理的DQ i和DBI i发送至所述DDR控制器，所述DDR控制器根据所述1位DBI i的值拉低或拉高所述DDR控制器的接口的DBI，并将DQ i发送至所述DRAM。
根据本发明第二方面的一个优选实施方案，其中，所述数据恢复模块以NAND闪存的页为单元恢复得到DQ i和DBI i。
根据本发明第二方面的一个优选实施方案，其中，所述DRAM是DDR4。
根据本发明第二方面的一个优选实施方案，其中，所述DRAM是DDR4×8或DDR4×16。本领域技术人员应理解，DQ i的位数N可以是8的整数倍。
根据本发明的第三方面，提供一种NVDIMM控制器，所述NVDIMM控制器包括DDR控制器和NAND闪存控制器，所述NVDIMM控制器用于控制NVDIMM，所述NVDIMM包括DRAM和NAND闪存，其中所述DRAM采用DBI，其特征在于，
所述NVDIMM控制器还包括：
数据备份模块，当DBI i为1时，所述数据备份模块比较DQ i和DQ i-1,如果DQ i和DQ i-1中值不相同的位数大于N/2，则将DQ i翻转，并将DBI i置为0，否则保持DQ i和DBI i不变；当DBI i为0时，DQ i和DBI i保持不变；以及
数据恢复模块，所述数据恢复模块判断从所述NAND闪存控制器接收的DQ i和DBI i的值，如果DBI i＝0且DQ i中“1”的个数少于等于N/2个，则所述数据恢复模块将DQ i翻转，并将DBI i改写为1，否则保持DQ i和DBI i不变。
根据本发明第三方面的一个优选实施方案，其中，所述数据备份模 块以NAND闪存的页为单元布置DQ i和DBI i的顺序。
根据本发明第三方面的一个优选实施方案，其中，所述数据恢复模块以NAND闪存的页为单元恢复得到DQ i和DBI i。
根据本发明第三方面的一个优选实施方案，其中，所述DRAM是DDR4。
根据本发明第三方面的一个优选实施方案，其中，所述DRAM是DDR4×8或DDR4×16。本领域技术人员应理解，DQ i的位数N可以是8的整数倍。
根据本发明的第四方面，提供一种NVDIMM，该NVDIMM包括根据本发明第三方面所述的NVDIMM控制器。
附图说明
通过下文结合附图的详细说明，将更好地理解本发明。应理解，这些附图仅出于示例目的，且未必按比例绘制。在附图中：
图1是根据本发明一个实施方案的NVDIMM控制器的系统框图 。
图2是根据本发明一个实施方案的NVDIMM的示意图。
具体实施方式
根据本发明，NVDIMM控制器实现非易失性功能主要由DDR控制器、NAND闪存控制器及数据备份/恢复模块三部分完成，这三部分是使用FPGA或ASIC实现的。本发明针对使用了DBI功能的DDR。除非另有指出，否则本文中所描述的DDR是DDR4，但应理解，本发明不限于此，本发明同样适用于其他支持DBI的现有DDR版本和未来DDR版本。
图1也示出了根据根据本发明一个实施方案的数据备份和恢复方法。以DDR4x8为例，与DDR控制器相关的接口信号是8比特DQ和1比特DBI。
下面将具体描述NVDIMM控制器的数据备份方法。
DDR控制器从DRAM读取数据，由于DBI的作用，DQ中‘1’的个数和DBI指示有9种可能，如表1所示，DBI为‘0’说明DQ数据有翻转，反之，DQ没有翻转。
DQ[7:0] DBI 说明
DQ中4个1 1 DQ没有翻转
DQ中5个1 1 DQ没有翻转
DQ中5个1 0 DQ翻转
DQ中6个1 1 DQ没有翻转
DQ中6个1 0 DQ翻转
DQ中7个1 1 DQ没有翻转
DQ中7个1 0 DQ翻转
DQ中8个1 1 DQ没有翻转
DQ中8个1 0 DQ翻转
表1：DQ和DBI的数值以及关系
数据备份模块对DQ和DBI进行处理。对于DQ i,如果该DQ i的DBI为1，则数据备份模块将DQ i与DQ i-1进行比较，检测DQ i与DQ i-1中值不相同的位数。如果值不相同的位数大于N/2，其中N为DQ的位数，则数据备份模块将DQ i翻转，并将DQ i的DBI置为0，如果值不相同的位数小于等于N/2,则数据备份模块保持DQ i和DBI i不变。如果DQ i的DBI为0，则数据备份模块不进行DQ i与DQ i-1的比较，保持DQ i和DBI i不变。数据备份模块将经处理的DQ和DBI发送至NAND控制器，通过NAND控制器将经处理DQ和DBI写入NAND闪存，完成数据备份。在本文中，DQ的位数N可以是8的整数倍。
数据备份模块对DQ和DBI进行处理时可以以NAND闪存的页(page)为单元。以9KB大小的page为例，从DDR接口读取8KB DQ和1KB DBI，将DQ和DBI按照格式:
DQ 0DQ 1DQ 2DQ 3DQ 4DQ 5DQ 6DQ 7DBI 0DBI 1DBI 2DBI 3DBI 4DBI 5DBI 6DBI 7进行组织。应理解，DQ i是8KB，而DBI i是1KB。此外，应理解，可以任何其他适合的格式。
NVDIMM控制器数据恢复时方法如下：
NAND控制器从NAND闪存读取DQ和DBI，并发送至数据恢复模块。数据恢复模块的解码规则为：如果DBI i＝0且对应的DQ i中的1的数目少于等于4个，则数据恢复模块将DQ i翻转，并将DBI i改写为1，否则保 持DQ i和DBI i不变；如果DBI i＝0且对应的DQ i中的1的数目大于4个或者如果DBI i＝1则数据恢复模块保持DQ i和DBI i不变。然后数据备份恢复模块将DQ通过DDR控制器按照DBI的规则恢复写入DRAM。
当数据备份模块以NAND闪存的页(page)为单元对DQ和DBI进行处理时，以page为单位读取备份写入的数据，按照写入的格式解析得到存储在NAND闪存中的DQ和DBI。
图2是根据本发明一个实施方案的NVDIMM的示意图。如图2所示，NVDIMM控制器100包括DDR控制器101、NAND闪存控制器102、数据备份模块103和数据恢复模块104。NVDIMM控制器控制包括DRAM201和NAND闪存202的NVDIMM200，数据备份/恢复模块实现上文关于图1描述的数据备份方法和数据恢复方法。所述DDR控制器与所述DRAM相连接，所述NAND闪存控制器与所述NAND闪存相连接，所述数据备份模块与所述DDR控制器和所述NAND闪存控制器相连接，且所述数据恢复模块与所述DDR控制器和所述NAND闪存控制器相连接。
应理解，这些实施例仅出于示例目的，本领域技术人员可以做出许多变体，而本发明的范围由权利要求限定。

Claims (14)

  1. 一种用于NVDIMM的数据备份方法，所述NVDIMM包括DRAM、NAND闪存和NVDIMM控制器，所述NVDIMM由所述NVDIMM控制器所控制，所述NVDIMM控制器包括DDR控制器、NAND闪存控制器和数据备份模块，其中所述DRAM采用DBI并使能DBI，所述数据备份方法包括：
    所述DDR控制器从所述DRAM读取N位DQ i和1位DBI i，并将所述N位DQ i和1位DBI i发送至所述数据备份模块，
    当DBI i为1时，所述数据备份模块比较DQ i和DQ i-1,如果DQ i和DQ i-1中值不相同的位数大于N/2，则将DQ i翻转，并将DBI i置为0，否则保持DQ i和DBI i不变；当DBI i为0时，DQ i和DBI i保持不变，
    所述数据备份模块将经处理的DQ i和DBI i发送至所述NAND控制器，所述NAND控制器将经处理的DQ i和DBI i写入所述NAND闪存。
  2. 根据权利要求1所述的数据备份方法，其中，所述数据备份模块以所述NAND闪存的页为单元布置DQ i和DBI i的顺序。
  3. 根据权利要求1或2所述的数据备份方法，其中，所述DRAM是DDR4。
  4. 根据权利要求3所述的数据备份方法，其中，所述DRAM是DDR4×8或DDR4×16。
  5. 一种用于NVDIMM的数据恢复方法，所述NVDIMM包括DRAM、NAND闪存和NVDIMM控制器，所述NVDIMM由所述NVDIMM控制器所控制，所述NVDIMM控制器包括DDR控制器、NAND闪存控制器和数据恢复模块，其中所述DRAM采用DBI并使能DBI，所述数据恢复方法包括：
    所述NAND控制器从所述NAND闪存读取N位DQ i和1位DBI i，并将所述N位DQ i和1位DBI i发送至所述数据恢复模块，
    所述数据恢复模块判断DQ i和DBI i的值，如果DBI i＝0且DQ i中“1”的个数少于等于N/2个，则所述数据恢复模块将DQ i翻转，并将DBI i改写为1，否则保持DQ i和DBI i不变，
    所述数据恢复模块将经处理的DQ i和DBI i发送至所述DDR控制器，所述DDR控制器根据所述1位DBI i的值拉低或拉高所述DDR控制器的接口的DBI，并将DQ i发送至所述DRAM。
  6. 根据权利要求5所述的数据恢复方法，其中，所述数据恢复模块以NAND闪存的页为单元恢复得到DQ i和DBI i。
  7. 根据权利要求5或6所述的数据恢复方法，其中，所述DRAM是DDR4。
  8. 根据权利要求7所述的数据恢复方法，其中，所述DRAM是DDR4×8或DDR4×16。
  9. 一种NVDIMM控制器，所述NVDIMM控制器包括DDR控制器和NAND闪存控制器，所述NVDIMM控制器用于控制NVDIMM，所述NVDIMM包括DRAM和NAND闪存，其中所述DRAM采用DBI，其特征在于，
    所述NVDIMM控制器还包括：
    数据备份模块，当DBI i为1时，所述数据备份模块比较DQ i和DQ i-1,如果DQ i和DQ i-1中值不相同的位数大于N/2，则将DQ i翻转，并将DBI i置为0，否则保持DQ i和DBI i不变；当DBI i为0时，DQ i和DBI i保持不变；以及
    数据恢复模块，所述数据恢复模块判断从所述NAND闪存控制器接收的DQ i和DBI i的值，如果DBI i＝0且DQ i中“1”的个数少于等于N/2个，则所述数据恢复模块将DQ i翻转，并将DBI i改写为1，否则保持DQ i和DBI i不变。
  10. 根据权利要求9所述的NVDIMM控制器，其中，所述数据备份模块以NAND闪存的页为单元布置DQ i和DBI i的顺序。
  11. 根据权利要求10所述的NVDIMM控制器，其中，所述数据恢复模块以NAND闪存的页为单元恢复得到DQ i和DBI i。
  12. 根据权利要求10所述的NVDIMM控制器，其中，所述DRAM是DDR4。
  13. 根据权利要求12所述的NVDIMM控制器，其中，所述DRAM是DDR4×8或DDR4×16。
  14. 一种NVDIMM，包括如权利要求9-13任一项所述的NVDIMM控制器。
PCT/CN2019/127883 2018-12-29 2019-12-24 用于nvdimm的数据备份和恢复方法、nvdimm控制器以及nvdimm WO2020135412A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/419,609 US11966298B2 (en) 2018-12-29 2019-12-24 Data backup method and data recovery method for NVDIMM, NVDIMM controller, and NVDIMM

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201811641838.3A CN109582507B (zh) 2018-12-29 2018-12-29 用于nvdimm的数据备份和恢复方法、nvdimm控制器以及nvdimm
CN201811641838.3 2018-12-29

Publications (1)

Publication Number Publication Date
WO2020135412A1 true WO2020135412A1 (zh) 2020-07-02

Family

ID=65932754

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2019/127883 WO2020135412A1 (zh) 2018-12-29 2019-12-24 用于nvdimm的数据备份和恢复方法、nvdimm控制器以及nvdimm

Country Status (3)

Country Link
US (1) US11966298B2 (zh)
CN (1) CN109582507B (zh)
WO (1) WO2020135412A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109582507B (zh) 2018-12-29 2023-12-26 西安紫光国芯半导体股份有限公司 用于nvdimm的数据备份和恢复方法、nvdimm控制器以及nvdimm
CN112712833A (zh) * 2019-10-25 2021-04-27 长鑫存储技术(上海)有限公司 写操作电路、半导体存储器和写操作方法
CN111324306B (zh) * 2020-02-16 2021-04-20 西安奥卡云数据科技有限公司 一种基于nvdimm的数据分类缓存分配方法
CN111427518B (zh) * 2020-04-24 2023-01-24 西安紫光国芯半导体有限公司 数据保护方法以及nvdimm

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104375959A (zh) * 2014-12-01 2015-02-25 浪潮集团有限公司 一种powerpc云存储平台采用nvdimm实现数据保护的方法
US20150262633A1 (en) * 2014-03-12 2015-09-17 Futurewei Technologies, Inc. Dual-port ddr4-dimms of sdram and nvram for ssd-blades and multi-cpu servers
US20160349817A1 (en) * 2015-05-29 2016-12-01 Intel Corporation Power protected memory with centralized storage
CN107861901A (zh) * 2017-10-26 2018-03-30 郑州云海信息技术有限公司 一种基于nvdimm‑f的存储方法及系统
CN108153403A (zh) * 2016-12-05 2018-06-12 技佳科技有限公司 用于非易失性存储器模块的多端口能量供应
CN109582507A (zh) * 2018-12-29 2019-04-05 西安紫光国芯半导体有限公司 用于nvdimm的数据备份和恢复方法、nvdimm控制器以及nvdimm
CN209803777U (zh) * 2018-12-29 2019-12-17 西安紫光国芯半导体有限公司 Nvdimm控制器以及nvdimm

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040199368A1 (en) * 2001-05-24 2004-10-07 Simmonds Precision Products, Inc. Poor data quality identification
KR100643498B1 (ko) * 2005-11-21 2006-11-10 삼성전자주식회사 반도체 메모리에서의 데이터 버스 반전 회로 및 데이터버스 반전 방법
US8260992B2 (en) * 2010-04-12 2012-09-04 Advanced Micro Devices, Inc. Reducing simultaneous switching outputs using data bus inversion signaling
US8930647B1 (en) * 2011-04-06 2015-01-06 P4tents1, LLC Multiple class memory systems
JP5972549B2 (ja) * 2011-09-29 2016-08-17 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
US20150261446A1 (en) * 2014-03-12 2015-09-17 Futurewei Technologies, Inc. Ddr4-onfi ssd 1-to-n bus adaptation and expansion controller
US20160350002A1 (en) * 2015-05-29 2016-12-01 Intel Corporation Memory device specific self refresh entry and exit
US9792190B2 (en) * 2015-06-26 2017-10-17 Intel Corporation High performance persistent memory
US10810144B2 (en) * 2016-06-08 2020-10-20 Samsung Electronics Co., Ltd. System and method for operating a DRR-compatible asynchronous memory module
US20180059943A1 (en) * 2016-08-26 2018-03-01 Sandisk Technologies Llc Media Controller and Method for Management of CPU-Attached Non-Volatile Memory
US20180335828A1 (en) * 2017-05-19 2018-11-22 Qualcomm Incorporated Systems and methods for reducing memory power consumption via device-specific customization of ddr interface parameters
US10621116B2 (en) * 2017-06-08 2020-04-14 Western Digital Technologies, Inc. Non-volatile storage device with adaptive data bus inversion
US10677051B2 (en) * 2017-12-12 2020-06-09 Schlumberger Technology Corporation Methods and apparatus to characterize acoustic dispersions in a borehole
US10747909B2 (en) * 2018-09-25 2020-08-18 Northrop Grumman Systems Corporation System architecture to mitigate memory imprinting

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150262633A1 (en) * 2014-03-12 2015-09-17 Futurewei Technologies, Inc. Dual-port ddr4-dimms of sdram and nvram for ssd-blades and multi-cpu servers
CN104375959A (zh) * 2014-12-01 2015-02-25 浪潮集团有限公司 一种powerpc云存储平台采用nvdimm实现数据保护的方法
US20160349817A1 (en) * 2015-05-29 2016-12-01 Intel Corporation Power protected memory with centralized storage
CN108153403A (zh) * 2016-12-05 2018-06-12 技佳科技有限公司 用于非易失性存储器模块的多端口能量供应
CN107861901A (zh) * 2017-10-26 2018-03-30 郑州云海信息技术有限公司 一种基于nvdimm‑f的存储方法及系统
CN109582507A (zh) * 2018-12-29 2019-04-05 西安紫光国芯半导体有限公司 用于nvdimm的数据备份和恢复方法、nvdimm控制器以及nvdimm
CN209803777U (zh) * 2018-12-29 2019-12-17 西安紫光国芯半导体有限公司 Nvdimm控制器以及nvdimm

Also Published As

Publication number Publication date
CN109582507B (zh) 2023-12-26
US20220083424A1 (en) 2022-03-17
CN109582507A (zh) 2019-04-05
US11966298B2 (en) 2024-04-23

Similar Documents

Publication Publication Date Title
WO2020135412A1 (zh) 用于nvdimm的数据备份和恢复方法、nvdimm控制器以及nvdimm
US10438669B2 (en) Flash storage device with data integrity protection
TWI643200B (zh) 在自動刷新期間或通過使用隱藏的寫入命令同時針對具有內部錯誤校正碼（ｅｃｃ）位元的ｄｒａｍ進行控制器型記憶體清除
US10846008B2 (en) Apparatuses and methods for single level cell caching
US10592410B2 (en) Backup mechanism of writing sequential data to single-level cell buffer and multi-level cell buffer
WO2020135411A1 (zh) 用于nvdimm的数据备份和恢复方法、nvdimm控制器以及nvdimm
WO2016090621A1 (zh) 数据存储的方法和装置
WO2015149577A1 (zh) 存储系统、存储设备及数据存储方法
WO2019120133A1 (zh) 一种基于固态硬盘的日志文件的读写方法及固态硬盘
TWI611410B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
US20070041234A1 (en) Storage device, file storage device, and computer system
US10877544B2 (en) Memory management system with backup system and method of operation thereof
US9495173B2 (en) Systems and methods for managing data in a device for hibernation states
CN209803777U (zh) Nvdimm控制器以及nvdimm
TW201530310A (zh) 儲存裝置、電子裝置，以及燒錄記憶體的方法
US9239610B2 (en) Systems and methods for managing data in a system for hibernation states
CN209746537U (zh) 一种兼容nvdimm-p功能的nvdimm-n
CN110134322B (zh) 运用dram的储存装置及其相关数据处理方法
TW202134859A (zh) 用來進行恢復管理的方法以及記憶裝置及其控制器以及電子裝置
US20170115879A1 (en) Non-volatile ram system
JPH01161560A (ja) Ｉ／ｏ機器制御装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19905514

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19905514

Country of ref document: EP

Kind code of ref document: A1