WO2020128676A1 - 半導体装置、及びその動作方法、並びに電子機器 - Google Patents

半導体装置、及びその動作方法、並びに電子機器 Download PDF

Info

Publication number
WO2020128676A1
WO2020128676A1 PCT/IB2019/059955 IB2019059955W WO2020128676A1 WO 2020128676 A1 WO2020128676 A1 WO 2020128676A1 IB 2019059955 W IB2019059955 W IB 2019059955W WO 2020128676 A1 WO2020128676 A1 WO 2020128676A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
oxide
insulator
conductor
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/IB2019/059955
Other languages
English (en)
French (fr)
Inventor
大貫達也
加藤清
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2020560634A priority Critical patent/JP7344904B2/ja
Priority to US17/298,964 priority patent/US11996132B2/en
Publication of WO2020128676A1 publication Critical patent/WO2020128676A1/ja
Anticipated expiration legal-status Critical
Priority to JP2023142768A priority patent/JP2023160913A/ja
Priority to JP2025057862A priority patent/JP2025098235A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D87/00—Integrated devices comprising both bulk components and either SOI or SOS components on the same substrate

Definitions

  • This specification describes a semiconductor device, its operation method, and the like.
  • a semiconductor device is a device that utilizes semiconductor characteristics, and means a circuit including semiconductor elements (transistors, diodes, photodiodes, etc.), a device having the same circuit, and the like. In addition, it refers to all devices that can function by utilizing semiconductor characteristics. For example, an integrated circuit, a chip including the integrated circuit, and an electronic component in which the chip is housed in a package are examples of semiconductor devices.
  • a memory device, a display device, a light-emitting device, a lighting device, an electronic device, and the like are semiconductor devices in their own right and may include a semiconductor device.
  • IGZO In-Ga-Zn oxides
  • Igzo In-Ga-Zn oxides
  • CAAC c-axis aligned crystalline
  • nc nanocrystalline
  • a transistor including a metal oxide semiconductor in a channel formation region (hereinafter also referred to as an “oxide semiconductor transistor” or an “OS transistor”) has been reported to have a minimum off-state current (for example, non-current).
  • Various semiconductor devices using OS transistors have been manufactured (for example, Non-Patent Documents 3 and 4).
  • the manufacturing process of the OS transistor can be incorporated in the CMOS process with the conventional Si transistor, and the OS transistor can be stacked on the Si transistor (for example, Non-Patent Document 4).
  • one of a source and a drain is electrically connected to a first wiring for reading data, and one of a source and a drain is electrically connected to a gate of the first transistor.
  • a second transistor whose source or drain is electrically connected to the second wiring for writing the data, and one of source or drain is electrically connected to the gate of the first transistor.
  • a third transistor electrically connected to a capacitor for holding a charge according to the data, the other one of the source and the drain, the third transistor having a metal oxide in a channel formation region.
  • a semiconductor device A semiconductor device.
  • the second transistor is preferably a semiconductor device having a metal oxide in a channel formation region.
  • the first transistor is preferably a semiconductor device having silicon in a channel formation region.
  • a semiconductor device in which the first wiring is the same wiring as the second wiring is preferable.
  • One embodiment of the present invention is an electronic device including the semiconductor device described above and a housing.
  • One embodiment of the present invention is a method for operating a semiconductor device as described above, which includes a data write operation for turning on the second transistor and the third transistor and a data holding operation for turning off the third transistor. And a data read operation in which the second transistor is turned off and the third transistor is turned on.
  • a semiconductor device which functions as a memory device utilizing an extremely small off-state current
  • a semiconductor device which is highly reliable such as holding data for a long time is provided, or a semiconductor which is excellent in low power consumption.
  • a device can be provided.
  • 1A and 1B are a circuit diagram and a timing chart showing a configuration example of a semiconductor device.
  • 2A and 2B are circuit diagrams showing a configuration example of a semiconductor device.
  • 3A and 3B are circuit diagrams showing a configuration example of a semiconductor device.
  • 4A and 4B are circuit diagrams showing a configuration example of a semiconductor device.
  • 5A and 5B are circuit diagrams showing a configuration example of a semiconductor device.
  • FIG. 6 is a circuit diagram showing a configuration example of a semiconductor device.
  • 7A and 7B are circuit diagrams showing a configuration example of a semiconductor device.
  • 8A and 8B are circuit diagrams showing a configuration example of a semiconductor device.
  • 9A, 9B, and 9C are circuit diagrams showing a configuration example of a semiconductor device.
  • FIG. 10 is a circuit diagram showing a configuration example of a semiconductor device.
  • FIG. 11 is a timing chart showing an operation example of the semiconductor device.
  • FIG. 12 is a circuit diagram showing a configuration example of a semiconductor device.
  • FIG. 13 is a timing chart showing an operation example of the semiconductor device.
  • FIG. 14 is a circuit diagram showing a configuration example of a semiconductor device.
  • FIG. 15 is a schematic sectional view illustrating a configuration example of a semiconductor device.
  • FIG. 16 is a schematic sectional view illustrating a configuration example of a semiconductor device.
  • 17A, 17B, and 17C are schematic cross-sectional views each illustrating a structural example of a transistor.
  • 18A and 18B are schematic cross-sectional views each illustrating a structural example of a transistor.
  • FIG. 19 is a schematic sectional view illustrating a configuration example of a semiconductor device.
  • FIG. 20 is a block diagram showing a configuration example of a storage device.
  • FIG. 21 is a block diagram showing a configuration example of a memory cell array.
  • 22A and 22B are diagrams illustrating an example of an electronic component.
  • FIG. 23 is a diagram illustrating an example of an electronic device.
  • the ordinal numbers “first”, “second”, and “third” are added to avoid confusion among constituent elements. Therefore, the number of components is not limited. Moreover, the order of the components is not limited. Further, for example, a constituent element referred to as “first” in one of the embodiments of the present specification and the like is a constituent element referred to as “second” in another embodiment or in the claims. There is a possibility. Further, for example, the component referred to as “first” in one of the embodiments of the present specification and the like may be omitted in another embodiment or the claims.
  • the power supply potential VDD may be abbreviated as the potentials VDD, VDD, and the like. This also applies to other components (eg, signals, voltages, circuits, elements, electrodes, wirings, etc.).
  • the code is used for identifying "_1", “_2”, “[n]”, “[m,n]”, etc. In some cases, the symbol is added.
  • the second wiring GL is described as a wiring GL[2].
  • FIG. 1A shows an example of a circuit diagram of a semiconductor device.
  • the semiconductor device 10 illustrated in FIG. 1A includes a transistor 11, a transistor 12, a transistor 13, and a capacitor 14.
  • the gate of the transistor 11 is connected to the wiring WWL.
  • One of the source and the drain of the transistor 11 is connected to the gate of the transistor 13 and one of the source and the drain of the transistor 12.
  • the other of the source and the drain of the transistor 11 is connected to the wiring BL. 1A and the description in this specification, a node to which one of the source and the drain of the transistor 11, the gate of the transistor 13, and the one of the source and the drain of the transistor 12 are connected is referred to as a node MN1.
  • the gate of the transistor 12 is connected to the wiring RWL.
  • the other of the source and the drain of the transistor 12 is connected to one electrode of the capacitor 14.
  • the other electrode of the capacitor 14 is connected to the wiring CL. 1A and the description in this specification, a node to which the other of the source and the drain of the transistor 12 and one electrode of the capacitor 14 are connected is referred to as a node MN2.
  • the wiring CL is a wiring to which a fixed potential is applied.
  • the capacitance value of the capacitor 14 (capacitance value of the node MN2) is preferably larger than the gate capacitance of the transistor 13 (capacitance value of the node MN1).
  • the capacitance value of the node MN1 smaller than the capacitance value of the node MN2, it is possible to reduce the amount of charge required when writing back data.
  • One of the source and the drain of the transistor 13 is connected to the wiring RL.
  • the other of the source and the drain of the transistor 13 is connected to the wiring SL.
  • the transistor 12 has a function of controlling whether or not the voltage of the node MN1 is transmitted to the node MN2 according to the voltage applied to the wiring RWL.
  • the transistor 12 has a function of holding the voltage applied to the node MN2 in the capacitor 14 in accordance with the voltage applied to the wiring RWL.
  • the transistor 12 can function as a switch in which a conductive state or a non-conductive state (also referred to as on or off) is switched depending on a voltage applied to the wiring RWL.
  • the transistor 12 includes a transistor having an oxide semiconductor in a channel formation region (hereinafter referred to as an OS transistor).
  • an OS transistor a transistor having an oxide semiconductor in a channel formation region
  • an off current a leakage current flowing between a source and a drain at the time of off is extremely low, which is desirable.
  • the voltage can be held in the memory element.
  • the transistor 12 is preferably composed of a transistor whose channel formation region includes an oxide semiconductor (hereinafter referred to as an OS transistor).
  • an OS transistor for the transistor 12
  • the leakage current (hereinafter, off current) flowing between the source and the drain in a non-conduction state (OFF) is extremely low, which is used.
  • the electric charge according to the data written in the semiconductor device 10 can be held in the capacitor 14. That is, in the charge holding circuit 15 including the transistor 12 and the capacitor 14, the data written in the semiconductor device 10 can be held for a long time.
  • the charge holding circuit 15 using an OS transistor data can be rewritten and read by charging or discharging charges, and thus data can be written and read virtually unlimited times.
  • the charge holding circuit 15 using the OS transistor is excellent in rewriting resistance because it does not involve structural changes at the atomic level unlike magnetic memories or resistance change type memories. Further, the charge holding circuit 15 using the OS transistor does not show instability due to the increase of electron trap centers even in the repeated rewriting operation unlike the flash memory.
  • the charge holding circuit 15 including an OS transistor can be freely arranged on a circuit including a transistor whose channel formation region includes silicon (hereinafter referred to as a Si transistor), and thus can be easily integrated. .. Further, the OS transistor can be manufactured at low cost because it can be manufactured using a manufacturing apparatus similar to that of the Si transistor.
  • the OS transistor can be made into a four-terminal semiconductor element by including a back gate electrode in addition to the gate electrode, the source electrode and the drain electrode.
  • the input/output of a signal flowing between the source and the drain can be independently controlled according to the voltage applied to the gate electrode or the back gate electrode. Therefore, it is possible to design a circuit with the same idea as an LSI.
  • the OS transistor has better electrical characteristics than the Si transistor in a high temperature environment. Specifically, since the ratio of the on-current to the off-current is large even under a high temperature of 125° C. or higher and 150° C. or lower, good switching operation can be performed.
  • single crystal silicon and non-single crystal silicon for example, polycrystalline silicon etc.
  • a current also referred to as an on-current
  • a semiconductor such as germanium (Ge) or a compound semiconductor such as GaAs, InP, SiC, ZnSe, GaN or SiGe can be used as the material of the semiconductor layer.
  • the transistor 11 has a function of controlling whether or not the voltage according to the data given to the wiring BL is transmitted to the node MN1 according to the voltage given to the wiring WWL.
  • the transistor 11 can function as a switch in which a conductive state or a non-conductive state (also referred to as on or off) can be switched depending on a voltage applied to the wiring WWL.
  • the “conduction state” of the transistor means a state in which the source electrode and the drain electrode of the transistor can be regarded as being electrically short-circuited.
  • the “non-conduction state” of a transistor refers to a state in which the source electrode and the drain electrode of the transistor can be regarded as being electrically disconnected.
  • the data given to the wiring BL can be represented as binary data of data '1' or data '0'.
  • the data “1” or the data “0” is a signal written according to the level of the potential.
  • the data “1” is a potential for allowing the current to flow to the transistor 12 to the extent that the data can be read by being stored in the node MN2 and then being charge-distributed from the node MN2 to the node MN1.
  • the data "0” is a potential for preventing a current from flowing through the transistor 12 when the charge is distributed from the node MN2 to the node MN1 after being held in the node MN2.
  • the transistor 13 has a function of controlling the amount of current flowing between the source electrode and the drain electrode according to the potential of the node MN1.
  • the wiring RL is a wiring whose potential changes in accordance with the amount of current flowing through the transistor 13 after electric charge is given (precharged) by the precharge circuit.
  • the wiring SL is a wiring to which a potential for controlling the amount of current flowing through the transistor 13 is applied according to the potential of the node MN1.
  • the capacitance value of the node MN1 is smaller than the capacitance value of the node MN2, so that the amount of charge required when writing back data can be reduced. Therefore, data can be read without discharging the held charge to a wiring or the like having a large capacitance.
  • a semiconductor device with excellent reliability such as holding data for a long time can be obtained.
  • FIG. 1B shows a timing chart for explaining an operation example of the semiconductor device of FIG. 1A.
  • FIG. 1B schematically illustrates changes in the potential according to data writing and reading in the wiring WWL, the wiring RWL, the wiring BL, the wiring RL, the wiring SL, the node MN1, and the node MN2.
  • the periods T1 to T9 are divided and illustrated, the periods T1 to T3 correspond to a data writing period, the period T4 corresponds to a data holding period, and the periods T5 to T9 correspond to a data reading period.
  • the data is illustrated as signals of “1” and “0”.
  • the potential of the wiring to which a signal for controlling the conductive state or the non-conductive state of the transistor is applied is described as a potential of H level or L level.
  • FIGS. 2 to 6 are diagrams for schematically explaining the operation of the semiconductor device 10 in the periods T1 to T9 of FIG. 1B. 2 to 6, solid arrows schematically show the flow of signals input/output between wirings or nodes. Further, in FIGS. 2 to 6, a cross mark is attached to a non-conductive transistor in order to facilitate understanding in the circuit diagrams.
  • the period T1 in FIG. 1B is a period for performing the data write operation.
  • the wiring WWL is set at the H level and the wiring RWL is set at the H level, so that the transistors 11 and 12 are turned on.
  • a potential corresponding to data "1" and "0" is applied to the wiring BL, and the potential is applied to the nodes MN1 and MN2.
  • the wiring RL and the wiring SL have the same potential, and no current flows through the transistor 13.
  • the period T2 in FIG. 1B is a period for performing the data write operation. As illustrated in Figure 2B.
  • the potentials of the nodes MN1 and MN2 become potentials according to the data "1" and "0".
  • the period T3 in FIG. 1B is a period for performing the data write operation.
  • the wiring WWL is set at H level
  • the wiring RWL is set at L level
  • the transistor 11 is turned on and the transistor 12 is turned off.
  • the node MN2 holds the potentials corresponding to the data "1" and "0".
  • the potential corresponding to the data "1” and “0” is discharged to the wiring BL, and eventually becomes the potential of L level.
  • the period T4 in FIG. 1B is a period for holding data. As illustrated in Figure 3B.
  • the wiring WWL is set to L level
  • the wiring RWL is set to L level
  • the transistor 11 is turned off and the transistor 12 is turned off.
  • the node MN2 holds the potentials corresponding to the data "1" and "0".
  • the potential in the period T3, that is, the L level is held.
  • the potential of the node MN2 can be prevented from easily discharging to the wiring BL by making both the transistor 11 and the transistor 12 non-conductive.
  • a period T5 of FIG. 1B is a period for performing a data read operation.
  • the wiring WWL is set to L level
  • the wiring RWL is set to L level
  • the transistor 11 is turned off and the transistor 12 is turned off.
  • the wiring RL is precharged to a predetermined potential, for example, an H level potential (indicated as precharge in the drawing).
  • a period T6 in FIG. 1B is a period for performing a data read operation.
  • the wiring WWL is set at the L level
  • the wiring RWL is set at the H level
  • the transistor 11 is turned off and the transistor 12 is turned on.
  • the charges held in the node MN2 are distributed to the node MN1, and the nodes MN1 and MN2 have potentials corresponding to the data “1” and “0”. Since the capacitance value of the node MN1 is smaller than the capacitance value of the node MN2, it is possible to reduce the fluctuation of the potential according to the charge distribution.
  • a current Iread flows according to the potential of the node MN1, that is, the data “1” and “0” held in the charge holding circuit 15.
  • the current Iread is large when the potential of the node MN1 is H level, that is, data “1”, and small when the potential of the node MN1 is L level, that is, data “0”. Therefore, if the data is “1”, the fluctuation of the potential of the precharged wiring RL is large, and if the data is “0”, the fluctuation of the potential of the precharged wiring RL is small.
  • the potential of the wiring RL precharged in the period T5 varies depending on the magnitude of the current Iread.
  • a period T7 in FIG. 1B is a period for performing a data read operation.
  • the current Iread flows according to the potential of the node MN1. If the data of the node MN1 is data "1", that is, the potential of H level, the current Iread is large. Therefore, the fluctuation of the potential of the precharged wiring RL is large. On the contrary, if the data of the node MN1 is data “0”, that is, the potential of L level, the current Iread is small (the wiring RL changes to L level). Therefore, the variation in the potential of the precharged wiring RL is small (the wiring RL remains at the H level). Therefore, the data written in the semiconductor device 10 can be read to the wiring RL.
  • the period T8 in FIG. 1B is a period for performing the data read operation. As illustrated in Figure 5B.
  • the wiring WWL is set to L level
  • the wiring RWL is set to L level
  • the transistor 11 is turned off and the transistor 12 is turned off.
  • the potentials of the nodes MN1 and MN2 become potentials according to the data "1" and "0".
  • the period T9 in FIG. 1B is a period for performing the data read operation.
  • the wiring WWL is set at H level
  • the wiring RWL is set at L level
  • the transistor 11 is turned on and the transistor 12 is turned off.
  • the node MN2 holds the potentials corresponding to the data "1" and "0".
  • the potential according to the data "1" and "0" is discharged to the wiring BL.
  • the potential of the wiring BL is set to the L level.
  • the current Iread stops flowing in the transistor 13.
  • the transistor 11 can be an OS transistor. Since the OS transistor can be freely arranged on a circuit using a Si transistor or the like, integration can be easily performed. Further, the OS transistor can be manufactured at low cost because it can be manufactured using a manufacturing apparatus similar to that of the Si transistor.
  • the transistor 11A and the transistor 12A included in the semiconductor device 10A are denoted by the reference numeral OS in order to clearly show that they are OS transistors. Further, the transistor 13A is also attached with the symbol Si to clearly show that it is a Si transistor.
  • the transistor 11 can be a Si transistor.
  • the transistor 12B included in the semiconductor device 10B is denoted with the reference symbol OS in order to clearly indicate that it is an OS transistor.
  • the transistor 11B and the transistor 13B are also attached with the symbol of Si in order to clearly show that they are Si transistors.
  • the transistors 11A and 12A included in the semiconductor device 10A are illustrated as transistors having a top gate structure or a bottom gate structure without a back gate electrode, but the structures of the transistors 11A and 12A are not limited to this.
  • the transistor 11C and the transistor 12C each having a back gate electrode connected to the back gate electrode line BGL may be used.
  • the transistor 13C is a Si transistor.
  • the transistor 11D and the transistor 12D each having a back gate electrode connected to the gate electrode may be used.
  • the transistor 13D is a Si transistor. With the structure in FIG. 8B, the amount of current flowing through the transistor 11D and the transistor 12D can be increased.
  • the transistor 13A included in the semiconductor device 10A is illustrated as an n-channel type transistor, but the conductivity type of the transistor 13A is not limited to this.
  • the semiconductor device 10E illustrated in FIG. 9A can be a p-channel transistor 13E.
  • the transistors 11E and 12E are n-channel OS transistors.
  • the transistors 11B and 13B included in the semiconductor device 10B are illustrated as n-channel transistors, but the conductivity types of the transistors 11B and 13B are not limited thereto.
  • the transistors 11B and 13B are not limited thereto.
  • p-channel transistors 11F and 13F can be used.
  • the transistor 12F is an n-channel OS transistor.
  • the transistors 11B and 13B included in the semiconductor device 10B are illustrated as transistors having the same conductivity type, but the transistors 11B and 13B may have different conductivity types.
  • the transistors 11B and 13B may have different conductivity types.
  • an n-channel transistor 11G and a p-channel transistor 13G can be used.
  • the transistor 12G is an n-channel OS transistor.
  • the semiconductor devices 10 can be arranged in a matrix.
  • FIG. 10 illustrates a configuration example in which the semiconductor devices 10 of FIG. 1A are arranged in a matrix of 2 rows and 2 columns.
  • the semiconductor device 10 is illustrated as the semiconductor devices 10_1 to 10_4.
  • wirings RWL_1, RWL_2, wirings WWL_1, WWL_2, wirings RL_1, RL_2, wirings BL_1, BL_2, and wirings SL_1, SL_2 are shown as wirings connected to the semiconductor devices 10_1 to 10_4.
  • FIG. 11 shows a timing chart diagram for explaining an operation example in the configuration shown in FIG. Note that the details of the timing chart shown in FIG. 11 overlap with FIG.
  • FIG. 12 illustrates a configuration example in which the wirings RL_1 and RL_2 in FIG. 10 are operated so as to have the functions of the wirings SL_1 and SL_2 and the wirings SL_1 and SL_2 are omitted. That is, the number of wirings can be reduced by operating the wiring RL assuming that it is the same wiring as the wiring SL.
  • FIG. 13 shows a timing chart diagram for explaining an operation example in the configuration shown in FIG.
  • the timing chart shown in FIG. 13 is different from the timing chart shown in FIG. 11 in that during the data writing operation to the semiconductor device in the first row, the other row, for example, the wiring WWL_2 in the second row is set to the L level.
  • the points are different. With such a structure, the current flowing through the transistor 13 at the time of writing data can be suppressed. Note that the details of the timing chart of the other periods overlap with those of FIG. 1B, and thus the description thereof is omitted.
  • FIG. 14 illustrates a configuration example in which the wiring SL_2 is omitted by operating so as to have the functions of the wirings SL_1 and SL_2 in FIG. 10. That is, the number of wirings can be reduced by sharing the wiring SL among a plurality of semiconductor devices.
  • data can be rewritten and read by charging or discharging electric charges, and thus data can be written and read virtually unlimited times.
  • the held charges can be discharged, that is, the data can be read without so-called destructive reading, it is possible to reduce the power consumption for charging and discharging the charges required for data refresh.
  • the capacitance value of the node MN1 is smaller than the capacitance value of the node MN2, so that the amount of charge required when writing back data can be reduced. Therefore, data can be read without discharging the held charge to a wiring or the like having a large capacitance.
  • a semiconductor device with excellent reliability such as holding data for a long time can be obtained.
  • the semiconductor device shown in FIG. 15 has a transistor 13, a transistor 12, and a capacitor 14.
  • 17A is a cross-sectional view of the transistor 12 in the channel length direction
  • FIG. 17B is a cross-sectional view of the transistor 12 in the channel width direction
  • FIG. 17C is a cross-sectional view of the transistor 13 in the channel width direction.
  • the transistor 12 is an OS transistor.
  • the off-state current of the transistor 12 is small. Therefore, power consumption of the semiconductor device can be reduced.
  • the semiconductor device described in this embodiment includes a transistor 13, a transistor 12, and a capacitor 14 as shown in FIG.
  • the transistor 12 is provided above the transistor 13, and the capacitor 14 is provided above the transistors 13 and 12.
  • the transistor 13 is provided over the substrate 311, and has a conductor 316, an insulator 315, a semiconductor region 313 formed of part of the substrate 311, a low resistance region 314a which functions as a source region or a drain region, and a low resistance region 314b. ..
  • the transistor 13 as shown in FIG. 17C, the upper surface of the semiconductor region 313 and the side surface in the channel width direction are covered with the conductor 316 with the insulator 315 interposed therebetween.
  • the effective channel width increases. Accordingly, the on characteristics of the transistor 13 can be improved. Further, the contribution of the electric field of the gate electrode can be increased, so that the off characteristics of the transistor 13 can be improved.
  • the transistor 13 may be either a p-channel type or an n-channel type.
  • a region of the semiconductor region 313 in which a channel is formed, a region in the vicinity thereof, a low-resistance region 314a and a low-resistance region 314b which serve as a source region or a drain region, and the like preferably contain a semiconductor such as a silicon-based semiconductor, and a single crystal It preferably contains silicon.
  • a material including Ge (germanium), SiGe (silicon germanium), GaAs (gallium arsenide), GaAlAs (gallium aluminum arsenide), or the like may be used.
  • a structure may be used in which silicon is used in which the effective mass is controlled by applying stress to the crystal lattice and changing the lattice spacing.
  • the transistor 13 may be a HEMT (High Electron Mobility Transistor) by using GaAs and GaAlAs.
  • the low-resistance region 314a and the low-resistance region 314b impart an n-type conductivity imparting element such as arsenic or phosphorus, or a p-type conductivity imparting boron, in addition to the semiconductor material applied to the semiconductor region 313. Including the element to do.
  • the conductor 316 functioning as a gate electrode is a semiconductor material such as silicon, a metal material, or an alloy containing an element imparting n-type conductivity such as arsenic or phosphorus, or an element imparting p-type conductivity such as boron.
  • a material or a conductive material such as a metal oxide material can be used.
  • the threshold voltage of the transistor can be adjusted by selecting the material of the conductor. Specifically, it is preferable to use a material such as titanium nitride or tantalum nitride for the conductor. Further, in order to achieve both conductivity and embedding properties, it is preferable to use a metal material such as tungsten or aluminum as a laminate for the conductor, and it is particularly preferable to use tungsten in terms of heat resistance.
  • the transistor 13 illustrated in FIG. 15 is an example, and the structure is not limited thereto, and an appropriate transistor may be used depending on a circuit configuration or a driving method.
  • the transistor 13 may have a structure similar to that of the transistor 12 which is an OS transistor as illustrated in FIG. 16. Note that details of the transistor 12 will be described later.
  • a unipolar circuit indicates, for example, a circuit in which all transistors are transistors of the same polarity.
  • a circuit in which all transistors are n-channel transistors can be said to be a unipolar circuit.
  • An insulator 320, an insulator 322, an insulator 324, and an insulator 326 are sequentially stacked to cover the transistor 13.
  • the insulator 320, the insulator 322, the insulator 324, and the insulator 326 for example, silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, aluminum oxide, aluminum oxynitride, aluminum nitride oxide, aluminum nitride, or the like is used. Good.
  • silicon oxynitride refers to a material whose content of oxygen is higher than that of nitrogen
  • silicon oxynitride is a material whose content of nitrogen is higher than that of oxygen.
  • aluminum oxynitride refers to a material having a higher oxygen content than nitrogen as its composition
  • aluminum oxynitride means a material having a higher nitrogen content than oxygen as its composition.
  • the insulator 322 may have a function as a flattening film for flattening a step caused by the transistor 13 and the like provided below the insulator 322.
  • the upper surface of the insulator 322 may be flattened by a flattening treatment using a chemical mechanical polishing (CMP) method or the like in order to improve flatness.
  • CMP chemical mechanical polishing
  • the insulator 324 it is preferable to use a film having a barrier property such that hydrogen and impurities do not diffuse from the substrate 311, the transistor 13, or the like to a region where the transistor 12 is provided.
  • a film having a barrier property against hydrogen for example, silicon nitride formed by a CVD method can be used.
  • silicon nitride formed by a CVD method when hydrogen is diffused into a semiconductor element including an oxide semiconductor, such as the transistor 12, characteristics of the semiconductor element might be deteriorated in some cases. Therefore, it is preferable to use a film which suppresses diffusion of hydrogen between the transistor 12 and the transistor 13.
  • the film that suppresses hydrogen diffusion is a film in which the amount of released hydrogen is small.
  • the desorption amount of hydrogen can be analyzed using, for example, a thermal desorption gas analysis method (TDS).
  • TDS thermal desorption gas analysis method
  • the desorption amount of hydrogen in the insulator 324 is calculated by converting the desorption amount converted into hydrogen atoms into the area of the insulator 324 in the range of the surface temperature of the film from 50° C. to 500° C. Therefore, it may be 10 ⁇ 10 15 atoms/cm 2 or less, preferably 5 ⁇ 10 15 atoms/cm 2 or less.
  • the insulator 326 preferably has a lower dielectric constant than the insulator 324.
  • the dielectric constant of the insulator 326 is preferably less than 4, and more preferably less than 3.
  • the relative dielectric constant of the insulator 326 is preferably 0.7 times or less, and more preferably 0.6 times or less that of the insulator 324.
  • a conductor 328, a conductor 330, and the like which are connected to the capacitor 14 or the transistor 12 are embedded.
  • the conductor 328 and the conductor 330 have a function as a plug or a wiring.
  • the conductor having a function as a plug or a wiring may have a plurality of structures collectively given the same reference numeral. In this specification and the like, the wiring and the plug connected to the wiring may be integrated. That is, part of the conductor may function as a wiring, and part of the conductor may function as a plug.
  • a conductive material such as a metal material, an alloy material, a metal nitride material, or a metal oxide material is used as a single layer or a laminated layer. be able to. It is preferable to use a high melting point material such as tungsten or molybdenum, which has both heat resistance and conductivity, and it is preferable to use tungsten. Alternatively, it is preferably formed of a low resistance conductive material such as aluminum or copper. Wiring resistance can be reduced by using a low-resistance conductive material.
  • a wiring layer may be provided on the insulator 326 and the conductor 330.
  • an insulator 350, an insulator 352, and an insulator 354 are sequentially stacked and provided.
  • a conductor 356 is formed over the insulator 350, the insulator 352, and the insulator 354.
  • the conductor 356 has a function as a plug connected to the transistor 13 or a wiring. Note that the conductor 356 can be provided using a material similar to that of the conductor 328 or the conductor 330.
  • the insulator 350 is preferably an insulator having a barrier property against hydrogen, like the insulator 324.
  • the conductor 356 preferably contains a conductor having a barrier property against hydrogen.
  • a conductor having a hydrogen barrier property is formed in an opening provided in the insulator 350 having a hydrogen barrier property.
  • tantalum nitride or the like may be used as the conductor having a barrier property against hydrogen.
  • tantalum nitride and tungsten having high conductivity diffusion of hydrogen from the transistor 13 can be suppressed while maintaining conductivity as a wiring.
  • the tantalum nitride layer having a hydrogen barrier property is in contact with the insulator 350 having a hydrogen barrier property.
  • a wiring layer may be provided on the insulator 354 and the conductor 356.
  • an insulator 360, an insulator 362, and an insulator 364 are sequentially stacked and provided.
  • a conductor 366 is formed over the insulator 360, the insulator 362, and the insulator 364.
  • the conductor 366 has a function as a plug or a wiring. Note that the conductor 366 can be provided using a material similar to that of the conductor 328 or the conductor 330.
  • the insulator 360 it is preferable to use an insulator having a barrier property against hydrogen, like the insulator 324.
  • the conductor 366 preferably contains a conductor having a barrier property against hydrogen.
  • a conductor having a hydrogen barrier property is formed in an opening provided in the insulator 360 having a hydrogen barrier property.
  • a wiring layer may be provided on the insulator 364 and the conductor 366.
  • an insulator 370, an insulator 372, and an insulator 374 are sequentially stacked and provided.
  • a conductor 376 is formed over the insulator 370, the insulator 372, and the insulator 374.
  • the conductor 376 has a function as a plug or a wiring. Note that the conductor 376 can be provided using a material similar to that of the conductor 328 or the conductor 330.
  • the insulator 370 is preferably an insulator having a barrier property against hydrogen, like the insulator 324.
  • the conductor 376 preferably includes a conductor having a barrier property against hydrogen.
  • a conductor having a hydrogen barrier property is formed in an opening provided in the insulator 370 having a hydrogen barrier property.
  • a wiring layer may be provided on the insulator 374 and the conductor 376.
  • an insulator 380, an insulator 382, and an insulator 384 are sequentially stacked and provided. Further, a conductor 386 is formed over the insulator 380, the insulator 382, and the insulator 384.
  • the conductor 386 has a function as a plug or a wiring. Note that the conductor 386 can be provided using a material similar to that of the conductor 328 or the conductor 330.
  • the insulator 380 it is preferable to use an insulator having a barrier property against hydrogen, like the insulator 324.
  • the conductor 386 preferably contains a conductor having a barrier property against hydrogen.
  • a conductor having a hydrogen barrier property is formed in an opening provided in the insulator 380 having a hydrogen barrier property.
  • the semiconductor device has been described above, the semiconductor device according to this embodiment It is not limited to this.
  • the number of wiring layers similar to the wiring layer including the conductor 356 may be three or less, or the number of wiring layers similar to the wiring layer including the conductor 356 may be five or more.
  • An insulator 510, an insulator 512, an insulator 514, and an insulator 516 are sequentially stacked on the insulator 384. Any of the insulator 510, the insulator 512, the insulator 514, and the insulator 516 is preferably formed using a substance having a barrier property against oxygen and hydrogen.
  • the insulator 510 and the insulator 514 it is preferable to use a film having a barrier property such that hydrogen and impurities do not diffuse from the substrate 311 or the like, or from the region where the transistor 13 is provided to the region where the transistor 12 is provided. .. Therefore, it is preferable to use a material similar to that of the insulator 324.
  • silicon nitride formed by a CVD method can be used as an example of a film having a barrier property against hydrogen.
  • silicon nitride formed by a CVD method when hydrogen is diffused into a semiconductor element including an oxide semiconductor, such as the transistor 12, characteristics of the semiconductor element might be deteriorated in some cases. Therefore, it is preferable to use a film which suppresses diffusion of hydrogen between the transistor 12 and the transistor 13.
  • the film that suppresses the diffusion of hydrogen is specifically a film in which the amount of released hydrogen is small.
  • the film having a barrier property against hydrogen for example, it is preferable to use a metal oxide such as aluminum oxide, hafnium oxide, or tantalum oxide for the insulator 510 and the insulator 514.
  • a metal oxide such as aluminum oxide, hafnium oxide, or tantalum oxide for the insulator 510 and the insulator 514.
  • aluminum oxide has a high blocking effect that does not allow the film to permeate both oxygen and impurities such as hydrogen and moisture that cause fluctuations in the electrical characteristics of the transistor. Therefore, aluminum oxide can prevent impurities such as hydrogen and moisture from entering the transistor 12 during and after the manufacturing process of the transistor. Further, release of oxygen from the metal oxide included in the transistor 12 can be suppressed. Therefore, it is suitable for use as a protective film for the transistor 12.
  • the same material as that of the insulator 320 can be used for the insulator 512 and the insulator 516. Further, by applying a material having a relatively low dielectric constant to these insulators, it is possible to reduce the parasitic capacitance generated between the wirings.
  • a silicon oxide film, a silicon oxynitride film, or the like can be used as the insulator 512 and the insulator 516.
  • the conductor 510, the insulator 512, the insulator 514, and the insulator 516 are embedded with a conductor 518 and a conductor (eg, the conductor 503) included in the transistor 12.
  • the conductor 518 has a function as a plug connected to the capacitor 14 or the transistor 13 or a wiring.
  • the conductor 518 can be provided using a material similar to that of the conductor 328 or the conductor 330.
  • the conductor 510 in a region in contact with the insulator 510 and the insulator 514 be a conductor having a barrier property against oxygen, hydrogen, and water.
  • the transistor 13 and the transistor 12 can be separated by a layer having a barrier property against oxygen, hydrogen, and water, and diffusion of hydrogen from the transistor 13 to the transistor 12 can be suppressed.
  • the transistor 12 is provided above the insulator 516.
  • the transistor 12 includes a conductor 503 arranged so as to be embedded in an insulator 514 and an insulator 516, and an insulator 520 arranged over the insulator 516 and the conductor 503.
  • the oxide 530b arranged, the conductor 542a and the conductor 542b arranged apart from each other on the oxide 530b, and the conductor 542a and the conductor 542b arranged between the conductor 542a and the conductor 542b.
  • An insulator 580 having an opening formed so as to overlap with each other, an oxide 530c arranged on a bottom surface and a side surface of the opening, an insulator 550 arranged on a surface where the oxide 530c is formed, and an insulator 550 arranged on a surface where the insulator 550 is formed.
  • a conductor 560 that is formed.
  • the conductor 560 includes a conductor 560a provided inside the insulator 550 and a conductor 560b provided so as to be embedded inside the conductor 560a. It is preferable to have.
  • the insulator 574 is preferably provided over the insulator 580, the conductor 560, and the insulator 550.
  • the oxide 530a, the oxide 530b, and the oxide 530c may be collectively referred to as the oxide 530.
  • the transistor 12 has a structure in which three layers of an oxide 530a, an oxide 530b, and an oxide 530c are stacked in a region where a channel is formed and in the vicinity thereof, the present invention is not limited to this. Not a thing. For example, a single layer of the oxide 530b, a two-layer structure of the oxide 530b and the oxide 530a, a two-layer structure of the oxide 530b and the oxide 530c, or a stacked structure of four or more layers may be provided. Further, in the transistor 12, the conductor 560 is shown as a stacked structure of two layers, but the present invention is not limited to this.
  • the conductor 560 may have a single-layer structure or a stacked structure including three or more layers.
  • the transistor 12 illustrated in FIGS. 15, 16, 17A, and 17B is an example, and the structure is not limited thereto, and an appropriate transistor may be used depending on a circuit configuration or a driving method.
  • the conductor 560 functions as a gate electrode of the transistor 12, and the conductors 542a and 542b function as a source electrode and a drain electrode, respectively.
  • the conductor 560 is formed so as to be embedded in the opening of the insulator 580 and the region between the conductors 542a and 542b.
  • the arrangement of the conductor 560, the conductor 542a, and the conductor 542b is selected in a self-aligned manner with respect to the opening of the insulator 580. That is, in the transistor 12, the gate electrode can be arranged in a self-aligned manner between the source electrode and the drain electrode. Therefore, the conductor 560 can be formed without providing a positioning margin, so that the area occupied by the transistor 12 can be reduced. As a result, the semiconductor device can be miniaturized and highly integrated.
  • the conductor 560 is formed in a region between the conductor 542a and the conductor 542b in a self-aligned manner, the conductor 560 does not have a region overlapping with the conductor 542a or the conductor 542b. Accordingly, the parasitic capacitance formed between the conductor 560 and the conductors 542a and 542b can be reduced. Therefore, the switching speed of the transistor 12 is improved and high frequency characteristics can be obtained.
  • the conductor 560 may function as a first gate (also referred to as a top gate) electrode.
  • the conductor 503 may function as a second gate (also referred to as a bottom gate) electrode.
  • the threshold voltage of the transistor 12 can be controlled by changing the potential applied to the conductor 503 independently of the potential applied to the conductor 560.
  • the threshold voltage of the transistor 12 can be higher than 0 V and the off-state current can be reduced. Therefore, applying a negative potential to the conductor 503 can reduce the drain current when the potential applied to the conductor 560 is 0 V, as compared to the case where no potential is applied.
  • the conductor 503 is arranged so as to have a region overlapping with the oxide 530 and the conductor 560. Thus, when a potential is applied to the conductor 560 and the conductor 503, the electric field generated from the conductor 560 and the electric field generated from the conductor 503 are connected to cover a channel formation region formed in the oxide 530.
  • a structure of a transistor in which a channel formation region is electrically surrounded by an electric field of a first gate electrode and a second gate electrode is referred to as a surrounded channel (s-channel) structure.
  • the conductor 503 has the same structure as the conductor 518, and the conductor 503a is formed in contact with the inner walls of the openings of the insulator 514 and the insulator 516, and the conductor 503b is formed further inside.
  • the transistor 12 has a structure in which the conductor 503a and the conductor 503b are stacked, the present invention is not limited to this.
  • the conductor 503 may have a single-layer structure or a stacked structure including three or more layers.
  • the conductor 503a is preferably made of a conductive material having a function of suppressing diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, and copper atoms (the above impurities are difficult to permeate).
  • impurities such as hydrogen atoms, hydrogen molecules, water molecules, and copper atoms
  • a conductive material having a function of suppressing diffusion of oxygen eg, at least one of oxygen atoms, oxygen molecules, and the like
  • the function of suppressing diffusion of impurities or oxygen is a function of suppressing diffusion of any one or all of the above impurities and oxygen.
  • the conductor 503a since the conductor 503a has a function of suppressing diffusion of oxygen, it is possible to prevent the conductor 503b from being oxidized and being reduced in conductivity.
  • the conductor 503b is preferably formed using a conductive material having high conductivity, which contains tungsten, copper, or aluminum as its main component. In that case, the conductor 503a does not necessarily have to be provided.
  • the conductor 503b is illustrated as a single layer, it may have a laminated structure, for example, a laminate of titanium or titanium nitride and the above conductive material.
  • the insulator 520, the insulator 522, and the insulator 524 have a function as a second gate insulating film.
  • the insulator 524 which is in contact with the oxide 530, it is preferable to use an insulator containing more oxygen than the oxygen which satisfies the stoichiometric composition. That is, it is preferable that the insulator 524 be formed with an excess oxygen region. By providing such an insulator containing excess oxygen in contact with the oxide 530, oxygen vacancies in the oxide 530 can be reduced and the reliability of the transistor 12 can be improved.
  • an oxide material in which part of oxygen is released by heating is preferably used.
  • An oxide that desorbs oxygen by heating means that the amount of desorbed oxygen in terms of oxygen atoms is 1.0 ⁇ 10 18 atoms/cm 3 or more, preferably 1 or more by TDS (Thermal Desorption Spectroscopy) analysis.
  • the surface temperature of the film during the TDS analysis is preferably 100° C. or higher and 700° C. or lower, or 100° C. or higher and 400° C. or lower.
  • any one or more of heat treatment, microwave treatment, and RF treatment may be performed by contacting the insulator having the excess oxygen region with the oxide 530.
  • water or hydrogen in the oxide 530 can be removed.
  • reactions occur which bonds VoH is disconnected, when other words by reacting as "V O H ⁇ V O + H" occurs, it is possible to dehydrogenation.
  • Part of the hydrogen generated at this time may be combined with oxygen and converted into H 2 O, which is removed from the oxide 530 or the insulator in the vicinity of the oxide 530.
  • part of hydrogen may be diffused or captured (also referred to as gettering) in the conductor 542.
  • a device having a power source for generating high-density plasma or a device having a power source for applying RF to the substrate side for the microwave treatment.
  • a high-density oxygen radical can be generated by using a gas containing oxygen and using high-density plasma.
  • oxygen radicals generated by high-density plasma can be efficiently introduced into the oxide 530 or the insulator near the oxide 530.
  • the pressure may be 133 Pa or higher, preferably 200 Pa or higher, more preferably 400 Pa or higher.
  • oxygen and argon are used, and an oxygen flow rate ratio (O 2 /(O 2 +Ar)) is 50% or less, preferably 10% or more and 30% or less. Good to do.
  • heat treatment is preferably performed with the surface of the oxide 530 exposed.
  • the heat treatment may be performed at 100 °C to 450 °C inclusive, more preferably 350 °C to 400 °C inclusive, for example.
  • the heat treatment is performed in an atmosphere of a nitrogen gas or an inert gas, or an atmosphere containing an oxidizing gas at 10 ppm or more, 1% or more, or 10% or more.
  • the heat treatment is preferably performed in an oxygen atmosphere. Accordingly, oxygen can be supplied to the oxide 530 to reduce oxygen vacancies (V 2 O 3 ).
  • the heat treatment may be performed under reduced pressure.
  • the heat treatment may be performed in an atmosphere containing an oxidizing gas in an amount of 10 ppm or higher, 1% or higher, or 10% or higher in order to supplement desorbed oxygen after the heat treatment is performed in a nitrogen gas or inert gas atmosphere.
  • the heat treatment may be performed in an atmosphere containing an oxidizing gas in an amount of 10 ppm or more, 1% or more, or 10% or more, and then continuously performed in a nitrogen gas or inert gas atmosphere.
  • the insulator 522 when the insulator 524 has an excess oxygen region, the insulator 522 preferably has a function of suppressing diffusion of oxygen (eg, oxygen atoms, oxygen molecules) (the oxygen is less likely to permeate).
  • oxygen eg, oxygen atoms, oxygen molecules
  • the insulator 522 has a function of suppressing diffusion of oxygen and impurities, oxygen contained in the oxide 530 does not diffuse to the insulator 520 side, which is preferable. Further, the conductor 503 can be prevented from reacting with oxygen contained in the insulator 524 or the oxide 530.
  • the insulator 522 is, for example, aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate), tantalum oxide, zirconium oxide, lead zirconate titanate (PZT), strontium titanate (SrTiO 3 ), or It is preferable to use an insulator containing a so-called high-k material such as (Ba, Sr)TiO 3 (BST) in a single layer or a laminated layer. As transistors are miniaturized and highly integrated, thinning of the gate insulating film may cause problems such as leakage current. By using a high-k material for the insulator functioning as a gate insulating film, it is possible to reduce the gate potential during transistor operation while maintaining the physical film thickness.
  • a so-called high-k material such as (Ba, Sr)TiO 3 (BST)
  • an insulator containing an oxide of one or both of aluminum and hafnium which is an insulating material having a function of suppressing diffusion of impurities, oxygen, and the like (oxygen does not easily permeate) is preferably used.
  • the insulator containing one or both oxides of aluminum and hafnium aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate), or the like is preferably used.
  • the insulator 522 is formed using such a material, the insulator 522 suppresses release of oxygen from the oxide 530 and mixture of impurities such as hydrogen from the peripheral portion of the transistor 12 into the oxide 530. Functions as a layer.
  • aluminum oxide, bismuth oxide, germanium oxide, niobium oxide, silicon oxide, titanium oxide, tungsten oxide, yttrium oxide, or zirconium oxide may be added to these insulators.
  • these insulators may be nitrided. Silicon oxide, silicon oxynitride, or silicon nitride may be stacked over the above insulator and used.
  • the insulator 520 is preferably thermally stable.
  • silicon oxide and silicon oxynitride are preferable because they are thermally stable.
  • an insulator of a high-k material by combining an insulator of a high-k material with silicon oxide or silicon oxynitride, an insulator 520 having a stacked structure which is thermally stable and has a high relative dielectric constant can be obtained.
  • an insulator 520, an insulator 522, and an insulator 524 are illustrated as the second gate insulating film having a stacked-layer structure of three layers.
  • the insulating film may have a single layer, two layers, or a laminated structure of four or more layers.
  • the laminated structure is not limited to the same material, and may be a laminated structure made of different materials.
  • a metal oxide functioning as an oxide semiconductor be used for the oxide 530 including a channel formation region.
  • the oxide 530 an In-M-Zn oxide (the element M is aluminum, gallium, yttrium, copper, vanadium, beryllium, boron, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium). , One or more selected from hafnium, tantalum, tungsten, magnesium, and the like).
  • the In-M-Zn oxide that can be applied as the oxide 530 is preferably a CAAC-OS (C-Axls Aligned Crystal Oxide Semiconductor) or a CAC-OS (Clood-Aligned Composite Oxide Semiconductor).
  • a CAAC-OS C-Axls Aligned Crystal Oxide Semiconductor
  • CAC-OS Clood-Aligned Composite Oxide Semiconductor
  • an In—Ga oxide or an In—Zn oxide may be used as the oxide 530.
  • the CAAC-OS and CAC-OS will be described later. Note that in the case where it is desired to increase the on-state current of the transistor 12, it is preferable to use an In—Zn oxide for the oxide 530.
  • an In—Zn oxide is used for the oxide 530
  • a stacked-layer structure in which an In—Zn oxide is used for the oxide 530a and an In—M—Zn oxide is used for the oxide 530b and the oxide 530c, or oxidation is performed.
  • a laminated structure in which an In-M-Zn oxide is used for the object 530a and an In-Zn oxide is used for either one of the oxide 530b and the oxide 530c can be given.
  • the concentration of impurities in the metal oxide may be lowered and the density of defect states may be lowered.
  • low impurity concentration and low defect level density are referred to as high-purity intrinsic or substantially high-purity intrinsic.
  • the impurities in the metal oxide include, for example, hydrogen, nitrogen, alkali metals, alkaline earth metals, iron, nickel, silicon and the like.
  • hydrogen contained in a metal oxide reacts with oxygen bonded to a metal atom to be water, which may cause oxygen vacancies in the metal oxide.
  • oxygen vacancies and hydrogen combine to form a V O H.
  • V O H acts as a donor, sometimes electrons serving as carriers are generated.
  • part of hydrogen may be bonded to oxygen which is bonded to a metal atom to generate an electron which is a carrier. Therefore, a transistor including a metal oxide containing a large amount of hydrogen is likely to have normally-on characteristics.
  • the metal oxide easily moves due to stress such as heat and an electric field; therefore, when a large amount of hydrogen is contained in the metal oxide, reliability of the transistor might be deteriorated.
  • the highly purified intrinsic or substantially highly purified intrinsic it is preferable that the highly purified intrinsic or substantially highly purified intrinsic.
  • the impurities such as hydrogen (dehydration, may be described as dehydrogenation.)
  • oxygenation treatment it is important to supply oxygen to the metal oxide to fill oxygen vacancies (sometimes referred to as oxygenation treatment).
  • the metal oxide impurities is sufficiently reduced such V O H By using the channel formation region of the transistor, it is possible to have stable electrical characteristics.
  • Deficiency in which hydrogen is contained in oxygen vacancies can function as a metal oxide donor.
  • the metal oxide may be evaluated not by the donor concentration but by the carrier concentration. Therefore, in this specification and the like, a carrier concentration which is assumed to be a state where an electric field is not applied is sometimes used as a parameter of a metal oxide, instead of a donor concentration. That is, the “carrier concentration” described in this specification and the like can be called the “donor concentration” in some cases.
  • the hydrogen concentration obtained by secondary ion mass spectrometry is less than 1 ⁇ 10 20 atoms/cm 3 , preferably 1 ⁇ 10 19 atoms/cm 3. It is less than 3 , more preferably less than 5 ⁇ 10 18 atoms/cm 3 , and even more preferably less than 1 ⁇ 10 18 atoms/cm 3 .
  • the carrier concentration of the metal oxide in the channel formation region is preferably 1 ⁇ 10 18 cm ⁇ 3 or lower, and less than 1 ⁇ 10 17 cm ⁇ 3. Is more preferable, less than 1 ⁇ 10 16 cm ⁇ 3 is more preferable, less than 1 ⁇ 10 13 cm ⁇ 3 is still more preferable, and less than 1 ⁇ 10 12 cm ⁇ 3 is further preferable.
  • the lower limit of the carrier concentration of the metal oxide in the channel formation region is not particularly limited, but can be set to, for example, 1 ⁇ 10 ⁇ 9 cm ⁇ 3 .
  • the conductor 542 (the conductor 542a and the conductor 542b) and the oxide 530 are in contact with each other, so that oxygen in the oxide 530 diffuses into the conductor 542,
  • the conductor 542 may be oxidized. Oxidation of the conductor 542 is likely to reduce the conductivity of the conductor 542. Note that diffusion of oxygen in the oxide 530 to the conductor 542 can be restated as absorption of oxygen in the oxide 530 by the conductor 542.
  • oxygen in the oxide 530 diffuses into the conductor 542 (the conductor 542a and the conductor 542b), so that the conductor 542a and the oxide 530b are separated from each other and the conductor 542b and the oxide 530b are separated from each other.
  • a different layer is formed. Since the different layer contains more oxygen than the conductor 542, it is estimated that the different layer has an insulating property.
  • the three-layer structure of the conductor 542, the different layer, and the oxide 530b can be regarded as a three-layer structure including a metal-insulator-semiconductor, which is called a MIS (Metal-Insulator-Semiconductor) structure. , Or a diode junction structure mainly composed of a MIS structure.
  • the different layer is not limited to being formed between the conductor 542 and the oxide 530b.
  • a different layer may be formed between the conductor 542 and the oxide 530c.
  • it may be formed between the conductor 542 and the oxide 530b and between the conductor 542 and the oxide 530c.
  • a metal oxide having a bandgap of 2 eV or more, preferably 2.5 eV or more as the metal oxide which functions as a channel formation region in the oxide 530.
  • the oxide 530 has the oxide 530a below the oxide 530b, it is possible to suppress the diffusion of impurities from the structure formed below the oxide 530a to the oxide 530b. In addition, by having the oxide 530c over the oxide 530b, impurities can be prevented from diffusing into the oxide 530b from a structure formed above the oxide 530c.
  • the oxide 530 preferably has a stacked structure of a plurality of oxide layers in which the atomic ratio of each metal atom is different.
  • the atomic ratio of the element M in the constituent elements is higher than the atomic ratio of the element M in the constituent elements in the metal oxide used for the oxide 530b.
  • the atomic ratio of the element M to In is preferably higher than the atomic ratio of the element M to In in the metal oxide used for the oxide 530b.
  • the atomic ratio of In to the element M is preferably higher than the atomic ratio of In to the element M in the metal oxide used for the oxide 530a.
  • a metal oxide that can be used for the oxide 530a or the oxide 530b can be used.
  • laminated structure of gallium oxide and In:Ga:Zn 4:2:3 [atomic ratio].
  • the energy at the bottom of the conduction band of the oxide 530a and the oxide 530c be higher than the energy at the bottom of the conduction band of the oxide 530b.
  • the electron affinity of the oxide 530a and the oxide 530c be smaller than the electron affinity of the oxide 530b.
  • the energy level at the bottom of the conduction band changes gently at the junction of the oxide 530a, the oxide 530b, and the oxide 530c.
  • the energy level at the bottom of the conduction band at the junction of the oxide 530a, the oxide 530b, and the oxide 530c is continuously changed or continuously joined.
  • the density of defect states in the mixed layer formed at the interface between the oxide 530a and the oxide 530b and the interface between the oxide 530b and the oxide 530c is preferably low.
  • the oxide 530a and the oxide 530b, and the oxide 530b and the oxide 530c have a common element other than oxygen (as a main component), so that a mixed layer with low density of defect states is formed. can do.
  • the oxide 530b is an In—Ga—Zn oxide
  • In—Ga—Zn oxide, Ga—Zn oxide, gallium oxide, or the like may be used as the oxide 530a and the oxide 530c.
  • the main carrier path is the oxide 530b.
  • the oxide 530a and the oxide 530c have the above structure, the density of defect states in the interface between the oxide 530a and the oxide 530b and the interface between the oxide 530b and the oxide 530c can be reduced. .. Therefore, the influence of interface scattering on carrier conduction is reduced, and the transistor 12 can obtain a high on-state current.
  • the semiconductor material that can be used for the oxide 530 is not limited to the above metal oxide.
  • a semiconductor material having a band gap (a semiconductor material that is not a zero-gap semiconductor) may be used.
  • a semiconductor of a simple element such as silicon, a compound semiconductor such as gallium arsenide, a layered substance functioning as a semiconductor (also referred to as an atomic layer substance, a two-dimensional material, or the like) is preferably used as a semiconductor material.
  • the layered substance is a general term for a group of materials having a layered crystal structure.
  • the layered crystal structure is a structure in which layers formed by a covalent bond or an ionic bond are stacked via a bond weaker than the covalent bond or the ionic bond, such as van der Waals force.
  • the layered material has high electric conductivity in the unit layer, that is, high two-dimensional electric conductivity.
  • Layered substances include graphene, silicene, chalcogenides, etc.
  • a chalcogenide is a compound containing chalcogen.
  • chalcogen is a general term for elements belonging to Group 16 and includes oxygen, sulfur, selenium, tellurium, polonium, and livermolium.
  • Examples of chalcogenides include transition metal chalcogenides and group 13 chalcogenides.
  • a transition metal chalcogenide which functions as a semiconductor is preferably used.
  • Specific examples of the transition metal chalcogenide applicable as the oxide 530 include molybdenum sulfide (typically MoS 2 ), molybdenum selenide (typically MoSe 2 ), molybdenum tellurium (typically MoTe 2 ).
  • Tungsten sulfide typically WS 2
  • tungsten selenide typically WSe 2
  • tungsten tellurium typically WTe 2
  • hafnium sulfide typically HfS 2
  • hafnium selenide typically HFSE 2
  • the sulfide zirconium typically ZrS 2 is
  • the selenide zirconium typically ZrSe 2
  • the conductor 542a and the conductor 542b which function as a source electrode and a drain electrode are provided over the oxide 530b.
  • Examples of the conductor 542a and the conductor 542b are aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium, indium, and ruthenium. It is preferable to use a metal element selected from iridium, strontium, and lanthanum, an alloy containing the above metal element as a component, an alloy in which the above metal elements are combined, or the like.
  • tantalum nitride, titanium nitride, tungsten, nitride containing titanium and aluminum, nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxide containing strontium and ruthenium, oxide containing lanthanum and nickel, or the like is used. It is preferable. Further, tantalum nitride, titanium nitride, nitride containing titanium and aluminum, nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxide containing strontium and ruthenium, and oxide containing lanthanum and nickel are difficult to oxidize. A conductive material or a material that maintains conductivity even when absorbing oxygen is preferable. Further, a metal nitride film such as tantalum nitride is preferable because it has a barrier property against hydrogen or oxygen.
  • the conductor 542a and the conductor 542b are shown as a single-layer structure in FIG. 17, they may be a stacked structure of two or more layers.
  • a tantalum nitride film and a tungsten film may be stacked.
  • a titanium film and an aluminum film may be stacked.
  • a two-layer structure in which an aluminum film is stacked over a tungsten film a two-layer structure in which a copper film is stacked over a copper-magnesium-aluminum alloy film, a two-layer structure in which a copper film is stacked over a titanium film, and a tungsten film is formed over the tungsten film.
  • a two-layer structure in which copper films are laminated may be used.
  • a titanium film or a titanium nitride film a three-layer structure in which an aluminum film or a copper film is stacked over the titanium film or the titanium nitride film, and a titanium film or a titanium nitride film is further formed thereover, a molybdenum film, or
  • a molybdenum nitride film and an aluminum film or a copper film are stacked over the molybdenum film or the molybdenum nitride film, and a molybdenum film or a molybdenum nitride film is formed thereover.
  • a transparent conductive material containing indium oxide, tin oxide, or zinc oxide may be used.
  • regions 543a and 543b may be formed as low resistance regions at the interface of the oxide 530 with the conductor 542a (conductor 542b) and in the vicinity thereof.
  • the region 543a functions as one of the source region and the drain region
  • the region 543b functions as the other of the source region and the drain region.
  • a channel formation region is formed in a region between the region 543a and the region 543b.
  • the oxygen concentration in the region 543a (region 543b) may be reduced.
  • a metal compound layer containing a metal contained in the conductor 542a (conductor 542b) and a component of the oxide 530 may be formed in the region 543a (region 543b). In such a case, the carrier concentration of the region 543a (region 543b) increases, and the region 543a (region 543b) becomes a low resistance region.
  • the insulator 544 is provided so as to cover the conductors 542a and 542b and suppresses oxidation of the conductors 542a and 542b. At this time, the insulator 544 may be provided so as to cover a side surface of the oxide 530 and be in contact with the insulator 524.
  • insulator 544 a metal oxide containing one kind or two or more kinds selected from hafnium, aluminum, gallium, yttrium, zirconium, tungsten, titanium, tantalum, nickel, germanium, neodymium, lanthanum, magnesium, and the like is used. be able to. Further, as the insulator 544, silicon nitride oxide, silicon nitride, or the like can be used.
  • the insulator 544 it is preferable to use aluminum oxide, hafnium oxide, or an oxide containing aluminum and hafnium (hafnium aluminate), which is an insulator containing one or both oxides of aluminum and hafnium. ..
  • hafnium aluminate has higher heat resistance than the hafnium oxide film. Therefore, crystallization is less likely to occur in heat treatment in a later step, which is preferable.
  • the insulator 544 is not an essential component when the conductors 542a and 542b are materials that have oxidation resistance or when the conductivity does not significantly decrease even when oxygen is absorbed. It may be designed as appropriate according to the desired transistor characteristics.
  • impurities such as water and hydrogen contained in the insulator 580 can be suppressed from diffusing into the oxide 530b through the oxide 530c and the insulator 550.
  • oxidation of the conductor 560 due to excess oxygen in the insulator 580 can be suppressed.
  • the insulator 550 functions as a first gate insulating film.
  • the insulator 550 is preferably arranged so as to be in contact with the inside (top surface and side surface) of the oxide 530c.
  • the insulator 550 is preferably formed using an insulator that contains excess oxygen and releases oxygen by heating.
  • silicon oxide containing excess oxygen, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide containing fluorine, silicon oxide containing carbon, carbon oxide containing silicon and nitrogen, and voids The silicon oxide which it has can be used.
  • silicon oxide and silicon oxynitride are preferable because they are stable to heat.
  • the insulator 550 By providing an insulator from which oxygen is released by heating as the insulator 550 in contact with the upper surface of the oxide 530c, oxygen is effectively supplied from the insulator 550 to the channel formation region of the oxide 530b through the oxide 530c. can do. Further, similarly to the insulator 524, it is preferable that the concentration of impurities such as water or hydrogen in the insulator 550 be reduced.
  • the thickness of the insulator 550 is preferably 1 nm or more and 20 nm or less.
  • a metal oxide may be provided between the insulator 550 and the conductor 560 in order to efficiently supply the excess oxygen included in the insulator 550 to the oxide 530.
  • the metal oxide preferably has a function of suppressing oxygen diffusion from the insulator 550 to the conductor 560.
  • the metal oxide having a function of suppressing diffusion of oxygen diffusion of excess oxygen from the insulator 550 to the conductor 560 is suppressed. That is, a decrease in the excess oxygen amount supplied to the oxide 530 can be suppressed.
  • oxidation of the conductor 560 due to excess oxygen can be suppressed.
  • a material that can be used for the insulator 544 may be used.
  • the insulator 550 may have a stacked structure like the second gate insulating film.
  • the insulator functioning as a gate insulating film has a stacked structure of a high-k material and a thermally stable material, so that the gate potential at the time of transistor operation can be increased while maintaining the physical film thickness. It becomes possible to reduce. Further, it is possible to form a laminated structure that is thermally stable and has a high relative dielectric constant.
  • the conductor 560 functioning as the first gate electrode is shown as a two-layer structure in FIGS. 17A and 17B, it may have a single-layer structure or a stacked structure of three or more layers.
  • the conductor 560a has a function of suppressing diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, nitrogen atoms, nitrogen molecules, nitric oxide molecules (N 2 O, NO, NO 2, etc.), and copper atoms. It is preferable to use materials. Alternatively, it is preferable to use a conductive material having a function of suppressing diffusion of oxygen (eg, at least one of oxygen atoms and oxygen molecules). Since the conductor 560a has a function of suppressing diffusion of oxygen, it is possible to prevent the conductor 560b from being oxidized by oxygen contained in the insulator 550 and thus lowering conductivity.
  • impurities such as hydrogen atoms, hydrogen molecules, water molecules, nitrogen atoms, nitrogen molecules, nitric oxide molecules (N 2 O, NO, NO 2, etc.), and copper atoms. It is preferable to use materials. Alternatively, it is preferable to use a conductive material having a function of suppressing diffusion of oxygen (eg, at least one of oxygen
  • the conductive material having a function of suppressing diffusion of oxygen for example, tantalum, tantalum nitride, ruthenium, ruthenium oxide, or the like is preferably used.
  • an oxide semiconductor which can be used for the oxide 530 can be used as the conductor 560a. In that case, by forming a film of the conductor 560b by a sputtering method, the electric resistance value of the conductor 560a can be reduced to be a conductor. This can be called an OC (Oxide Conductor) electrode.
  • the conductor 560b is preferably made of a conductive material containing tungsten, copper, or aluminum as a main component. Since the conductor 560b also functions as a wiring, it is preferable to use a conductor having high conductivity. For example, a conductive material containing tungsten, copper, or aluminum as its main component can be used. Further, the conductor 560b may have a stacked structure, for example, a stacked structure of titanium or titanium nitride and the above conductive material.
  • the insulator 580 is provided on the conductors 542a and 542b through the insulator 544.
  • the insulator 580 preferably has an excess oxygen region.
  • silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, fluorine-added silicon oxide, carbon-added silicon oxide, carbon-nitrogen-added silicon oxide, or void-containing oxide is used as the insulator 580. It is preferable to have silicon, resin, or the like.
  • silicon oxide and silicon oxynitride are preferable because they are thermally stable.
  • silicon oxide and silicon oxide having vacancies are preferable because an excess oxygen region can be easily formed in a later step.
  • the insulator 580 preferably has an excess oxygen region.
  • oxygen in the insulator 580 is efficiently transferred to the oxide 530a and the oxide 530b through the oxide 530c. Can be supplied. Note that the concentration of impurities such as water or hydrogen in the insulator 580 is preferably reduced.
  • the opening of the insulator 580 is formed so as to overlap with the region between the conductor 542a and the conductor 542b.
  • the conductor 560 is formed so as to be embedded in the opening of the insulator 580 and the region between the conductors 542a and 542b.
  • the conductor 560 can have a shape with a high aspect ratio.
  • the conductor 560 is provided so as to be embedded in the opening of the insulator 580, even if the conductor 560 has a high aspect ratio, the conductor 560 is not collapsed during the process. Can be formed.
  • the insulator 574 is preferably provided in contact with the top surface of the insulator 580, the top surface of the conductor 560, and the top surface of the insulator 550.
  • an excess oxygen region can be provided in the insulator 550 and the insulator 580. Accordingly, oxygen can be supplied into the oxide 530 from the excess oxygen region.
  • insulator 574 a metal oxide containing one kind or two or more kinds selected from hafnium, aluminum, gallium, yttrium, zirconium, tungsten, titanium, tantalum, nickel, germanium, magnesium, or the like is used. You can
  • aluminum oxide has a high barrier property and can suppress the diffusion of hydrogen and nitrogen even if it is a thin film of 0.5 nm or more and 3.0 nm or less. Therefore, aluminum oxide formed by a sputtering method can have a function as a barrier film against impurities such as hydrogen as well as an oxygen supply source.
  • the insulator 581 functioning as an interlayer film over the insulator 574.
  • the insulator 581 preferably has a reduced concentration of impurities such as water or hydrogen in the film.
  • the conductor 540a and the conductor 540b are arranged in the openings formed in the insulator 581, the insulator 574, the insulator 580, and the insulator 544.
  • the conductor 540a and the conductor 540b are provided to face each other with the conductor 560 interposed therebetween.
  • the conductor 540a and the conductor 540b have the same structure as the conductor 546 and the conductor 548 described later.
  • An insulator 582 is provided on the insulator 581.
  • the insulator 582 it is preferable to use a substance having a barrier property against oxygen and hydrogen. Therefore, a material similar to that of the insulator 514 can be used for the insulator 582.
  • the insulator 582 is preferably formed using a metal oxide such as aluminum oxide, hafnium oxide, or tantalum oxide.
  • aluminum oxide has a high blocking effect against oxygen and impurities such as hydrogen and water, which cause fluctuations in the electrical characteristics of the transistor, that do not pass through the membrane. Therefore, aluminum oxide can prevent impurities such as hydrogen and moisture from entering the transistor 12 during and after the manufacturing process of the transistor. Further, release of oxygen from the oxide included in the transistor 12 can be suppressed. Therefore, it is suitable for use as a protective film for the transistor 12.
  • an insulator 586 is provided on the insulator 582.
  • a material similar to that of the insulator 320 can be used.
  • a material having a relatively low dielectric constant to these insulators, it is possible to reduce the parasitic capacitance generated between the wirings.
  • a silicon oxide film, a silicon oxynitride film, or the like can be used as the insulator 586.
  • the insulator 520, the insulator 522, the insulator 524, the insulator 544, the insulator 580, the insulator 574, the insulator 581, the insulator 582, and the insulator 586 include the conductor 546, the conductor 548, and the like. Is embedded.
  • the conductor 546 and the conductor 548 have a function as a plug connected to the capacitor 14, the transistor 12, or the transistor 13 or a wiring.
  • the conductor 546 and the conductor 548 can be provided using a material similar to that of the conductor 328 or the conductor 330.
  • an opening may be formed so as to surround the transistor 12, and an insulator having a high barrier property against hydrogen or water may be formed so as to cover the opening.
  • the plurality of transistors 12 may be collectively wrapped with an insulator having a high barrier property against hydrogen or water.
  • the opening is formed so as to surround the transistor 12, for example, the opening reaching the insulator 514 or the insulator 522 is formed, and the above-described insulator having a high barrier property is provided so as to be in contact with the insulator 514 or the insulator 522.
  • the formation is preferable because it can serve as part of a manufacturing process of the transistor 12.
  • the insulator having a high barrier property against hydrogen or water a material similar to that of the insulator 522 may be used, for example.
  • the capacitor 14 is provided above the transistor 12.
  • the capacitor 14 includes a conductor 610, a conductor 620, and an insulator 630.
  • the conductor 612 may be provided over the conductor 546 and the conductor 548.
  • the conductor 612 has a function as a plug connected to the transistor 12 or a wiring.
  • the conductor 610 has a function as an electrode of the capacitor 14. Note that the conductor 612 and the conductor 610 can be formed at the same time.
  • a metal film containing an element selected from molybdenum, titanium, tantalum, tungsten, aluminum, copper, chromium, neodymium, and scandium, or a metal nitride film containing the above element as a component (Tantalum nitride film, titanium nitride film, molybdenum nitride film, tungsten nitride film) or the like can be used.
  • indium tin oxide, indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, indium zinc oxide, or silicon oxide is added. It is also possible to apply a conductive material such as indium tin oxide.
  • the conductor 612 and the conductor 610 have a single-layer structure, but the structure is not limited thereto and a stacked structure of two or more layers may be used.
  • a conductor having a barrier property and a conductor having high adhesion to the conductor having a high conductivity may be formed between the conductor having a barrier property and the conductor having high conductivity.
  • a conductor 620 is provided so as to overlap with the conductor 610 through the insulator 630.
  • the conductor 620 can be formed using a conductive material such as a metal material, an alloy material, or a metal oxide material. It is preferable to use a high-melting-point material such as tungsten or molybdenum that has both heat resistance and conductivity, and it is particularly preferable to use tungsten.
  • a low resistance metal material such as Cu (copper) or Al (aluminum) may be used.
  • An insulator 640 is provided on the conductor 620 and the insulator 630.
  • the insulator 640 can be provided using a material similar to that of the insulator 320. Further, the insulator 640 may function as a flattening film that covers the uneven shape below the insulator 640.
  • FIGS. 18A and 18B are modified examples of the transistor 12 shown in FIGS. 17A and 17B.
  • 17A is a cross-sectional view of the transistor 12 in the channel length direction
  • FIG. 17B is a cross-sectional view of the transistor 12 in the channel width direction. Note that the structure illustrated in FIGS. 18A and 18B can be applied to the other transistors included in the semiconductor device of one embodiment of the present invention, such as the transistor 13.
  • FIG. 18A is a cross-sectional view of the transistor 12 in the channel length direction
  • FIG. 18B is a cross-sectional view of the transistor 12 in the channel width direction.
  • the transistor 12 illustrated in FIGS. 18A and 18B is different from the transistor 12 illustrated in FIGS. 17A and 17B in that it includes an insulator 402 and an insulator 404. 17A and 17B in that the insulator 552 is provided in contact with the side surface of the conductor 540a and the insulator 552 is provided in contact with the side surface of the conductor 540b. Further, the transistor 12 is different from the transistor 12 illustrated in FIGS. 17A and 17B in that the insulator 520 is not provided.
  • the insulator 402 is provided over the insulator 512. Further, the insulator 404 is provided over the insulator 574 and the insulator 402.
  • the insulator 514, the insulator 516, the insulator 522, the insulator 524, the insulator 544, the insulator 580, and the insulator 574 are patterned, and the insulator 404 is formed of these. It is structured to cover. That is, the insulator 404 includes the upper surface of the insulator 574, the side surface of the insulator 574, the side surface of the insulator 580, the side surface of the insulator 544, the side surface of the insulator 524, the side surface of the insulator 522, the side surface of the insulator 516, and the insulating surface. The side surface of the body 514 and the upper surface of the insulator 402 are in contact with each other. Accordingly, the oxide 530 and the like are isolated from the outside by the insulator 404 and the insulator 402.
  • the insulator 402 and the insulator 404 have a high function of suppressing diffusion of hydrogen (for example, at least one of hydrogen atom and hydrogen molecule) or water molecule.
  • hydrogen for example, at least one of hydrogen atom and hydrogen molecule
  • water molecule for example, water molecule.
  • silicon nitride or silicon nitride oxide which is a material having a high hydrogen barrier property, is preferably used. Accordingly, hydrogen or the like can be suppressed from diffusing into the oxide 530, so that deterioration of the characteristics of the transistor 12 can be suppressed. Therefore, reliability of the semiconductor device of one embodiment of the present invention can be improved.
  • the insulator 552 is provided in contact with the insulator 581, the insulator 404, the insulator 574, the insulator 580, and the insulator 544.
  • the insulator 552 preferably has a function of suppressing diffusion of hydrogen or water molecules.
  • an insulator such as silicon nitride, aluminum oxide, or silicon nitride oxide, which is a material having a high hydrogen barrier property.
  • silicon nitride is a material having a high hydrogen barrier property, it is preferable to use it as the insulator 552.
  • the reliability of the semiconductor device of one embodiment of the present invention can be improved.
  • FIG. 19 is a cross-sectional view showing a configuration example of a semiconductor device when the transistors 12 and 13 have the configurations shown in FIGS. 18A and 18B.
  • An insulator 552 is provided on a side surface of the conductor 546.
  • This embodiment can be implemented in appropriate combination with the configurations described in the other embodiments and the like.
  • the CAC-OS or the CAC-metal oxide has a conductive function in a part of the material, an insulating function in a part of the material, and a function as a semiconductor in the whole material.
  • a conductive function is a function of flowing electrons (or holes) serving as carriers
  • an insulating function is a function of electrons serving as carriers. It is a function that does not flow.
  • the CAC-OS or CAC-metal oxide has a conductive area and an insulating area.
  • the conductive region has the above-mentioned conductive function
  • the insulating region has the above-mentioned insulating function.
  • the conductive region and the insulating region may be separated at the nanoparticle level.
  • the conductive region and the insulating region may be unevenly distributed in the material.
  • the conductive region may be observed as a cloudy connection at the periphery and connected in a cloud shape.
  • the conductive region and the insulating region are dispersed in the material in a size of 0.5 nm to 10 nm, preferably 0.5 nm to 3 nm. There is.
  • CAC-OS or CAC-metal oxide is composed of components having different band gaps.
  • CAC-OS or CAC-metal oxide is composed of a component having a wide gap due to the insulating region and a component having a narrow gap due to the conductive region.
  • the carrier when the carrier flows, the carrier mainly flows in the component having the narrow gap.
  • the component having the narrow gap acts complementarily to the component having the wide gap, and the carrier also flows to the component having the wide gap in conjunction with the component having the narrow gap. Therefore, when the CAC-OS or CAC-metal oxide is used in the channel formation region of the transistor, a high current driving force, that is, a large on-current and a high field-effect mobility can be obtained in the on-state of the transistor.
  • the CAC-OS or the CAC-metal oxide can be referred to as a matrix composite material or a metal matrix composite material.
  • Oxide semiconductors are classified into single crystal oxide semiconductors and other non-single crystal oxide semiconductors.
  • the non-single-crystal oxide semiconductor include a CAAC-OS, a polycrystalline oxide semiconductor, an nc-OS (nanocrystal oxide semiconductor), a pseudo-amorphous oxide semiconductor (a-like OS: amorphous-like oxide semiconductor), and the like. There are amorphous oxide semiconductors and the like.
  • CAAC-OS has a crystal structure having a c-axis orientation and a plurality of nanocrystals connected in the ab plane direction and having a strain.
  • the strain refers to a portion in which the orientation of the lattice arrangement is changed between a region where the lattice arrangement is uniform and another region where the lattice arrangement is uniform in the region where a plurality of nanocrystals are connected.
  • Nanocrystals are basically hexagonal, but they are not limited to regular hexagons and may be non-regular hexagons.
  • the strain may have a lattice arrangement such as a pentagon and a heptagon.
  • a clear crystal grain boundary also referred to as a grain boundary
  • the formation of crystal grain boundaries is suppressed by the distortion of the lattice arrangement. This is because the CAAC-OS can tolerate strain due to the fact that the arrangement of oxygen atoms is not dense in the ab plane direction, the bond distance between atoms changes due to substitution with a metal element, or the like. It is thought to be because.
  • the CAAC-OS is a layered crystal in which a layer containing indium and oxygen (hereinafter, an In layer) and a layer containing elements M, zinc, and oxygen (hereinafter, a (M,Zn) layer) are stacked. It tends to have a structure (also called a layered structure).
  • indium and the element M can be replaced with each other, and when the element M of the (M,Zn) layer is replaced with indium, it can be expressed as an (In,M,Zn) layer.
  • the indium of the In layer is replaced with the element M, it can be expressed as an (In,M) layer.
  • CAAC-OS is an oxide semiconductor with high crystallinity.
  • the CAAC-OS a clear crystal grain boundary cannot be confirmed, so that it can be said that a decrease in electron mobility due to the crystal grain boundary does not easily occur.
  • the crystallinity of an oxide semiconductor might be lowered due to entry of impurities, generation of defects, or the like; therefore, it can be said that the CAAC-OS is an oxide semiconductor with few impurities and defects (oxygen vacancy or the like). Therefore, the oxide semiconductor including the CAAC-OS has stable physical properties. Therefore, the oxide semiconductor including the CAAC-OS is highly heat resistant and highly reliable. Further, the CAAC-OS is stable even at a high temperature (so-called thermal budget) in the manufacturing process. Therefore, when the CAAC-OS is used for the OS transistor, the degree of freedom in the manufacturing process can be increased.
  • Nc-OS has a periodic atomic arrangement in a minute region (for example, a region of 1 nm or more and 10 nm or less, particularly a region of 1 nm or more and 3 nm or less). Moreover, in the nc-OS, no regularity is found in the crystal orientation between different nanocrystals. Therefore, no orientation is seen in the entire film. Therefore, the nc-OS may be indistinguishable from the a-like OS or the amorphous oxide semiconductor depending on the analysis method.
  • the a-like OS is an oxide semiconductor having a structure between the nc-OS and the amorphous oxide semiconductor.
  • the a-like OS has a void or a low density region. That is, the crystallinity of the a-like OS is lower than that of the nc-OS and the CAAC-OS.
  • Oxide semiconductors have various structures, and each has different characteristics.
  • the oxide semiconductor of one embodiment of the present invention may include two or more of an amorphous oxide semiconductor, a polycrystalline oxide semiconductor, an a-like OS, an nc-OS, and a CAAC-OS.
  • an oxide semiconductor having a low carrier concentration for the transistor it is preferable to use an oxide semiconductor having a low carrier concentration for the transistor.
  • the concentration of impurities in the oxide semiconductor film may be lowered and the density of defect states may be lowered.
  • low impurity concentration and low defect level density are referred to as high-purity intrinsic or substantially high-purity intrinsic.
  • the density of trap states may be low.
  • the charge trapped in the trap level of the oxide semiconductor takes a long time to disappear and may behave as if it were a fixed charge. Therefore, a transistor in which a channel formation region is formed in an oxide semiconductor with a high trap level density might have unstable electrical characteristics.
  • Impurities include hydrogen, nitrogen, alkali metals, alkaline earth metals, iron, nickel, silicon and the like.
  • the concentration of silicon or carbon in the oxide semiconductor and the concentration of silicon or carbon in the vicinity of the interface with the oxide semiconductor (the concentration obtained by secondary ion mass spectrometry (SIMS) are 2) It is set to be not more than ⁇ 10 18 atoms/cm 3 , preferably not more than 2 ⁇ 10 17 atoms/cm 3 .
  • the oxide semiconductor contains an alkali metal or an alkaline earth metal
  • a defect level might be formed and a carrier might be generated. Therefore, a transistor including an oxide semiconductor containing an alkali metal or an alkaline earth metal is likely to have normally-on characteristics. Therefore, it is preferable to reduce the concentration of alkali metal or alkaline earth metal in the oxide semiconductor.
  • the concentration of an alkali metal or an alkaline earth metal in the oxide semiconductor obtained by SIMS is 1 ⁇ 10 18 atoms/cm 3 or less, preferably 2 ⁇ 10 16 atoms/cm 3 or less.
  • the nitrogen concentration in the oxide semiconductor is less than 5 ⁇ 10 19 atoms/cm 3 in SIMS, preferably 5 ⁇ 10 18. Atoms/cm 3 or less, more preferably 1 ⁇ 10 18 atoms/cm 3 or less, and further preferably 5 ⁇ 10 17 atoms/cm 3 or less.
  • the oxide semiconductor reacts with oxygen which is bonded to a metal atom to be water, which might cause oxygen deficiency.
  • oxygen When hydrogen enters the oxygen vacancies, electrons which are carriers may be generated. Further, part of hydrogen may be bonded to oxygen which is bonded to a metal atom to generate an electron which is a carrier. Therefore, a transistor including an oxide semiconductor containing hydrogen is likely to have normally-on characteristics. Therefore, it is preferable that hydrogen in the oxide semiconductor be reduced as much as possible.
  • the hydrogen concentration obtained by SIMS is less than 1 ⁇ 10 20 atoms/cm 3 , preferably less than 1 ⁇ 10 19 atoms/cm 3 , and more preferably 5 ⁇ 10 18 atoms/cm 3. It is less than 3 , and more preferably less than 1 ⁇ 10 18 atoms/cm 3 .
  • This embodiment can be implemented in appropriate combination with the configurations described in the other embodiments and the like.
  • FIG. 20 is a block diagram showing a configuration example of a storage device.
  • the memory device 30 has a peripheral circuit 31 and a cell array 51.
  • the peripheral circuit 31 has a row decoder 32, a word line driver circuit 33, a bit line driver circuit 34, an output circuit 35, and a control logic circuit 36.
  • the word line driver circuit 33 has a function of supplying a potential to the wiring WL.
  • the bit line driver circuit 34 has a column decoder 41, a precharge circuit 42, an amplifier circuit 43, and a write circuit 44.
  • the precharge circuit 42 has a function of precharging the wiring RL and the like.
  • the amplifier circuit 43 has a function of amplifying the data signal read from the wiring RL. Note that the wiring WWL, the wiring RWL, the wiring SL, the wiring BL, and the wiring RL are wirings connected to the semiconductor device 10 which functions as a memory cell included in the cell array 51 as described in Embodiment 1 above. ..
  • the amplified data signal is output to the outside of the storage device 30 as a digital data signal RDATA via the output circuit 35.
  • a low power supply voltage (VSS), a high power supply voltage (VDD) for the peripheral circuit 31, and a high power supply voltage (VIL) for the cell array 51 are externally supplied to the storage device 30 as power supply voltages.
  • control signals CE, WE, RE
  • address signal ADDR address signal
  • data signal WDATA data signal
  • the control logic circuit 36 processes input signals (CE, WE, RE) from the outside and generates control signals for the row decoder 32 and the column decoder 41.
  • CE is a chip enable signal
  • WE is a write enable signal
  • RE is a read enable signal.
  • the signal processed by the control logic circuit 36 is not limited to this, and another control signal may be input as necessary.
  • OS transistors can be applied to the transistors forming the cell array 51. Further, an OS transistor can be used as a transistor included in the peripheral circuit 31. By forming the cell array 51 and the peripheral circuit 31 using OS transistors, the cell array 51 and the peripheral circuit 31 can be manufactured in the same manufacturing process, and the manufacturing cost can be kept low.
  • the cell array 51 includes m (m is an integer of 1 or more) in one column and n (n is an integer of 1 or more) in one row, and the semiconductor device 10 functions as a total of m ⁇ n memory cells.
  • the semiconductor devices 10 are arranged in a matrix as illustrated in FIGS. 10, 12, and 14. In FIG. 21, the address of the semiconductor device 10 is also shown, and [1,1], [m,1], [i,j], [1,n], [m,n] (i: 1 is an integer of 1 or more and m or less, and j is an integer of 1 or more and n or less.).
  • the number of wirings connecting the cell array 51 and the word line driver circuit 33 is determined by the configuration of the semiconductor device 10, the number of semiconductor devices 10 included in one row, and the like.
  • the number of wirings connecting the cell array 51 and the bit line driver circuit 34 is determined by the configuration of the semiconductor device 10, the number of semiconductor devices 10 included in one row, and the like.
  • the semiconductor device 10 by configuring the semiconductor device 10, it is possible to reduce the amount of charge required when writing back data. Therefore, data can be read without discharging the held charge to a wiring or the like having a large capacitance. Further, a semiconductor device having excellent reliability such as holding data for a long time can be obtained.
  • FIG. 22A shows a perspective view of electronic component 700 and a substrate (mounting substrate 704) on which electronic component 700 is mounted.
  • the electronic component 700 shown in FIG. 22A is an IC chip, and has leads and a circuit portion.
  • the electronic component 700 is mounted on the printed board 702, for example. A plurality of such IC chips are combined and electrically connected to each other on the printed board 702, whereby the mounting board 704 is completed.
  • the storage device 30 described in the above embodiment is provided as a circuit unit of the electronic component 700.
  • QFP Quad Flat Package
  • the form of the package is not limited to this.
  • a layer 61 provided with a Si transistor and a layer 62 provided with an OS transistor are stacked.
  • the 22B shows a perspective view of the electronic component 730.
  • the electronic component 730 is an example of SiP (System in package) or MCM (Multi Chip Module).
  • an interposer 731 is provided on a package board 732 (printed board), and a semiconductor device 735 and a plurality of storage devices 30 are provided on the interposer 731.
  • the electronic component 730 shows an example in which the storage device 30 is used as a wide band memory (HBM: High Bandwidth Memory). Further, as the semiconductor device 735, an integrated circuit (semiconductor device) such as a CPU (Central Processing Unit), a GPU (Graphic Processing Unit), and an FPGA (Field Programmable Gate Array) can be used.
  • HBM High Bandwidth Memory
  • the package substrate 732 can be a ceramic substrate, a plastic substrate, a glass epoxy substrate, or the like.
  • a silicon interposer, a resin interposer, or the like can be used as the interposer 731.
  • the interposer 731 has a plurality of wirings and has a function of electrically connecting a plurality of integrated circuits having different terminal pitches.
  • the plurality of wirings are provided in a single layer or a multilayer.
  • the interposer 731 has a function of electrically connecting an integrated circuit provided on the interposer 731 to an electrode provided on the package substrate 732.
  • an interposer may be called a "redistribution board" or an "intermediate board.”
  • a through electrode may be provided in the interposer 731 and the integrated circuit and the package substrate 732 may be electrically connected using the through electrode.
  • TSV Three Silicon Via
  • the interposer 731 It is preferable to use a silicon interposer as the interposer 731. Since the silicon interposer does not require an active element, it can be manufactured at a lower cost than an integrated circuit. On the other hand, since the wiring of the silicon interposer can be formed by a semiconductor process, it is easy to form fine wiring, which is difficult with the resin interposer.
  • the interposer on which the HBM is mounted is required to form fine and high-density wiring. Therefore, it is preferable to use the silicon interposer as the interposer for mounting the HBM.
  • a heat sink may be provided so as to overlap with the electronic component 730.
  • the heat sink it is preferable that the heights of the integrated circuits provided on the interposer 731 are uniform.
  • the memory device 30 and the semiconductor device 735 have the same height.
  • An electrode 733 may be provided on the bottom of the package substrate 732 to mount the electronic component 730 on another substrate.
  • FIG. 22B shows an example in which the electrode 733 is formed of a solder ball.
  • BGA All Grid Array
  • the electrode 733 may be formed of a conductive pin.
  • PGA Peripheral Component Interconnect
  • the electronic component 730 can be mounted on another board using various mounting methods other than BGA and PGA.
  • SPGA Sttaggered Pin Grid Array
  • LGA Land Grid Array
  • QFP Quad Flat Package
  • QFJ Quad Flat J-leaded package
  • QFN Quad-on-laden method
  • QFN Quad-on-Flag
  • the robot 7100 includes an illuminance sensor, a microphone, a camera, a speaker, a display, various sensors (infrared sensor, ultrasonic sensor, acceleration sensor, piezo sensor, optical sensor, gyro sensor, etc.), and a moving mechanism.
  • the electronic component 730 has a processor and the like and has a function of controlling these peripheral devices.
  • the electronic component 700 has a function of storing data acquired by the sensor.
  • the microphone has the function of detecting acoustic signals such as the user's voice and environmental sounds.
  • the speaker has a function of emitting audio signals such as voice and warning sound.
  • the robot 7100 can analyze an audio signal input via a microphone and emit a necessary audio signal from a speaker.
  • the robot 7100 can communicate with a user using a microphone and a speaker.
  • the camera has a function of capturing an image around the robot 7100. Further, the robot 7100 has a function of moving using a moving mechanism. The robot 7100 can detect the presence or absence of an obstacle when moving by taking an image of the surroundings using a camera and analyzing the image.
  • the flying body 7120 has a propeller, a camera, a battery, and the like, and has a function of autonomously flying.
  • the electronic component 730 has a function of controlling these peripheral devices.
  • the image data taken by the camera is stored in the electronic component 700.
  • the electronic component 730 can analyze the image data and detect the presence or absence of an obstacle when moving.
  • the electronic component 730 can estimate the remaining battery level from the change in the storage capacity of the battery.
  • the cleaning robot 7140 has a display arranged on the top surface, a plurality of cameras arranged on the side surface, brushes, operation buttons, various sensors, and the like. Although not shown, the cleaning robot 7140 includes tires, a suction port, and the like. The cleaning robot 7140 is self-propelled, can detect dust, and can suck the dust from the suction port provided on the lower surface.
  • the electronic component 730 can analyze the image captured by the camera and determine whether there is an obstacle such as a wall, furniture, or a step. Further, when the image analysis detects an object such as wiring that is likely to be entangled with the brush, the rotation of the brush can be stopped.
  • the automobile 7160 has an engine, tires, brakes, a steering device, a camera, and the like.
  • the electronic component 730 performs control for optimizing the running state of the automobile 7160 based on data such as navigation information, speed, engine state, gear selection state, and brake usage frequency.
  • the image data captured by the camera is stored in the electronic component 700.
  • the electronic component 700 and/or the electronic component 730 can be incorporated in the TV device 7200 (television receiver), smartphone 7210, PC (personal computer) 7220, 7230, game machine 7240, game machine 7260, and the like.
  • the electronic component 730 built in the TV device 7200 can function as an image engine.
  • the electronic component 730 performs image processing such as noise removal and resolution up conversion.
  • the smartphone 7210 is an example of a mobile information terminal.
  • the smartphone 7210 has a microphone, a camera, a speaker, various sensors, and a display unit. These peripheral devices are controlled by the electronic component 730.
  • the PC 7220 and PC 7230 are examples of a notebook PC and a stationary PC, respectively.
  • a keyboard 7232 and a monitor device 7233 can be connected to the PC 7230 wirelessly or by wire.
  • the game machine 7240 is an example of a portable game machine.
  • the game machine 7260 is an example of a stationary game machine.
  • a controller 7262 is connected to the game machine 7260 wirelessly or by wire. Electronic component 700 and/or electronic component 730 may also be incorporated into controller 7262.
  • each embodiment can be combined with a structure described in any of the other embodiments or examples as appropriate to be one embodiment of the present invention. Further, in the case where a plurality of configuration examples are shown in one embodiment, the configuration examples can be appropriately combined.
  • contents (may be part of the contents) described in one embodiment are different contents (may be part of the contents) described in the embodiment, and/or one or a plurality of contents.
  • Application, combination, replacement, or the like can be performed on the content (may be part of the content) described in another embodiment.
  • the constituent elements are classified by function and shown as independent blocks.
  • it is difficult to divide the constituent elements by function and there may be a case where one circuit has a plurality of functions or a case where a plurality of circuits have a single function. Therefore, the blocks in the block diagram are not limited to the components described in the specification, and can be rephrased appropriately according to the situation.
  • the size, layer thickness, or region is shown in any size for convenience of description. Therefore, it is not necessarily limited to that scale.
  • the drawings are schematically shown for the sake of clarity, and are not limited to the shapes or values shown in the drawings. For example, it can include a signal, voltage, or current variation due to noise, or a signal, voltage, or current variation due to a timing shift.
  • electrode and “wiring” do not functionally limit these constituent elements.
  • electrode may be used as part of “wiring” and vice versa.
  • electrode and wiring also include the case where a plurality of “electrodes” and “wirings” are integrally formed.
  • voltage and potential can be paraphrased appropriately.
  • the voltage is a potential difference from a reference potential, and for example, when the reference potential is a ground voltage (ground voltage), the voltage can be paraphrased into a potential.
  • the ground potential does not always mean 0V. Note that the potentials are relative, and the potential applied to the wiring or the like may be changed depending on the reference potential.
  • a node can be restated as a terminal, a wiring, an electrode, a conductive layer, a conductor, an impurity region, or the like depending on a circuit configuration, a device structure, or the like.
  • terminals, wirings, etc. can be paraphrased as nodes.
  • the phrase “A and B are connected” means that A and B are electrically connected.
  • a and B are electrically connected refers to an object (a device such as a switch, a transistor element, or a diode, or a circuit including the element and wiring) between A and B. ) Is present, it means a connection capable of transmitting an electric signal between A and B.
  • the case where A and B are electrically connected includes the case where A and B are directly connected.
  • “A and B are directly connected” means that an electric signal is transmitted between A and B through a wire (or an electrode) or the like between A and B without passing through the object.
  • the direct connection means a connection that can be regarded as the same circuit diagram when represented by an equivalent circuit.
  • a switch refers to a switch which is in a conductive state (on state) or a non-conductive state (off state) and has a function of controlling whether or not to flow a current.
  • a switch has a function of selecting and switching a path through which current flows.
  • the channel length means, for example, in a top view of a transistor, a region where a semiconductor (or a portion of a semiconductor in which a current flows) and a gate overlap with each other, or a channel is formed. It is the distance between the source and the drain in the region.
  • the channel width refers to, for example, a source in a region where a semiconductor (or a portion in a semiconductor in which a current flows) and a gate electrode overlap with each other or a region where a channel is formed.
  • BL_1 wiring, MN1: node, MN2: node, RL_1: wiring, RWL_1: wiring, SL_1: wiring, SL_2: wiring, T1: period, T2: period, T3: period, T4: period, T5: period, T6: Period, T7: period, T8: period, T9: period, WWL_1: wiring, WWL_2: wiring, 10: semiconductor device, 10_1: semiconductor device, 10_4: semiconductor device, 10A: semiconductor device, 10B: semiconductor device, 10C: semiconductor Device, 10D: semiconductor device, 10E: semiconductor device, 10F: semiconductor device, 10G: semiconductor device, 11: transistor, 11A: transistor, 11B: transistor, 11C: transistor, 11D: transistor, 11E: transistor, 11F: transistor, 11G: transistor, 12: transistor, 12A: transistor, 12B: transistor, 12C: transistor, 12D: transistor, 12E: transistor, 12F: transistor, 12G: transistor, 13: transistor, 13A: transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Dram (AREA)
  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

新規な構成の半導体装置を提供すること。 半導体装置は、ソース又はドレインの一方が、データを読み出すための第１配線に電気的に接続さ れた第１トランジスタと、ソース又はドレインの一方が、第１トランジスタのゲートに電気的に接 続され、ソース又はドレインの他方がデータを書き込むための第２配線に電気的に接続された第２ トランジスタと、ソース又はドレインの一方が、第１トランジスタのゲートに電気的に接続され、 ソース又はドレインの他方がデータに応じた電荷を保持するためのキャパシタに電気的に接続され た第３トランジスタと、を有し、第３トランジスタは、チャネル形成領域に金属酸化物を有する。

Description

半導体装置、及びその動作方法、並びに電子機器
　本明細書は、半導体装置、並びにその動作方法等について説明する。
　本明細書において、半導体装置とは、半導体特性を利用した装置であり、半導体素子（トランジスタ、ダイオード、フォトダイオード等）を含む回路、同回路を有する装置等をいう。また、半導体特性を利用することで機能しうる装置全般をいう。例えば、集積回路、集積回路を備えたチップや、パッケージにチップを収納した電子部品は半導体装置の一例である。また、記憶装置、表示装置、発光装置、照明装置及び電子機器等は、それ自体が半導体装置であり、半導体装置を有している場合がある。
　トランジスタに適用可能な半導体として金属酸化物が注目されている。“ＩＧＺＯ”、“イグゾー”などと呼ばれるＩｎ−Ｇａ−Ｚｎ酸化物は、多元系金属酸化物の代表的なものである。ＩＧＺＯに関する研究において、単結晶でも非晶質でもない、ＣＡＡＣ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ）構造、およびｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）構造が見出された（例えば、非特許文献１）。
　チャネル形成領域に金属酸化物半導体を有するトランジスタ（以下、「酸化物半導体トランジスタ」、または「ＯＳトランジスタ」と呼ぶ場合がある。）は、極小オフ電流であることが報告されている（例えば、非特許文献１、２）。ＯＳトランジスタが用いられた様々な半導体装置が作製されている（例えば、非特許文献３、４）。ＯＳトランジスタの製造プロセスは、従来のＳｉトランジスタとのＣＭＯＳプロセスに組み込むことができ、ＯＳトランジスタはＳｉトランジスタに積層することが可能である（例えば、非特許文献４）。
Ｓ．Ｙａｍａｚａｋｉ　ｅｔ　ａｌ．，"Ｐｒｏｐｅｒｔｉｅｓ　ｏｆ　ｃｒｙｓｔａｌｌｉｎｅ　Ｉｎ−Ｇａ−Ｚｎ−ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ　ａｎｄ　ｉｔｓ　ｔｒａｎｓｉｓｔｏｒ　ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ，"Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，ｖｏｌ．５３，０４ＥＤ１８（２０１４）． Ｋ．Ｋａｔｏ　ｅｔ　ａｌ．，"Ｅｖａｌｕａｔｉｏｎ　ｏｆ　Ｏｆｆ−Ｓｔａｔｅ　Ｃｕｒｒｅｎｔ　Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ　ｏｆ　Ｔｒａｎｓｉｓｔｏｒ　Ｕｓｉｎｇ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｍａｔｅｒｉａｌ，Ｉｎｄｉｕｍ−Ｇａｌｌｉｕｍ−Ｚｉｎｃ　Ｏｘｉｄｅ，"Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，ｖｏｌ．５１，０２１２０１（２０１２）． Ｓ．Ａｍａｎｏ　ｅｔ　ａｌ．，"Ｌｏｗ　Ｐｏｗｅｒ　ＬＣ　Ｄｉｓｐｌａｙ　Ｕｓｉｎｇ　Ｉｎ−Ｇａ−Ｚｎ−Ｏｘｉｄｅ　ＴＦＴｓ　Ｂａｓｅｄ　ｏｎ　Ｖａｒｉａｂｌｅ　Ｆｒａｍｅ　Ｆｒｅｑｕｅｎｃｙ，"ＳＩＤ　Ｓｙｍｐ．Ｄｉｇ．Ｐａｐｅｒｓ，ｖｏｌ．４１，ｐｐ．６２６−６２９（２０１０）． Ｔ．Ｉｓｈｉｚｕ　ｅｔ　ａｌ．，"Ｅｍｂｅｄｄｅｄ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｍｅｍｏｒｉｅｓ：Ａ　Ｋｅｙ　Ｅｎａｂｌｅｒ　ｆｏｒ　Ｌｏｗ−Ｐｏｗｅｒ　ＵＬＳＩ，"ＥＣＳ　Ｔｒａｎ．，ｖｏｌ．７９，ｐｐ．１４９−１５６（２０１７）．
　本発明の一形態の課題は、極小オフ電流を利用した記憶装置として機能する半導体装置において、データの長時間の保持といった信頼性に優れた半導体装置を提供すること、又は低消費電力化に優れた半導体装置を提供することである。
　複数の課題の記載は、互いの課題の存在を妨げるものではない。本発明の一形態は、例示した全ての課題を解決する必要はない。また、列記した以外の課題が、本明細書の記載から、自ずと明らかとなり、このような課題も、本発明の一形態の課題となり得る。
　本発明の一態様は、ソース又はドレインの一方が、データを読み出すための第１配線に電気的に接続された第１トランジスタと、ソース又はドレインの一方が、前記第１トランジスタのゲートに電気的に接続され、ソース又はドレインの他方が前記データを書き込むための第２配線に電気的に接続された第２トランジスタと、ソース又はドレインの一方が、前記第１トランジスタのゲートに電気的に接続され、ソース又はドレインの他方が前記データに応じた電荷を保持するためのキャパシタに電気的に接続された第３トランジスタと、を有し、前記第３トランジスタは、チャネル形成領域に金属酸化物を有する、半導体装置である。
　本発明の一態様において、前記第２トランジスタは、チャネル形成領域に金属酸化物を有する、半導体装置が好ましい。
　本発明の一態様において、前記第１トランジスタは、チャネル形成領域にシリコンを有する、半導体装置が好ましい。
　本発明の一態様において、前記第１配線は、前記第２配線と同じ配線である半導体装置が好ましい。
　本発明の一態様は、上記記載の半導体装置と、筐体と、を有する電子機器である。
　本発明の一態様は、上記記載の半導体装置の動作方法であり、前記第２トランジスタおよび前記第３トランジスタを導通状態とするデータ書き込み動作と、前記第３トランジスタを非導通状態とするデータ保持動作と、前記第２のトランジスタを非導通状態とし、且つ前記第３のトランジスタを導通状態とするデータ読み出し動作と、を含む半導体装置の動作方法である。
　なおその他の本発明の一態様については、以下で述べる実施の形態における説明、及び図面に記載されている。
　本発明の一形態によって、極小オフ電流を利用した記憶装置として機能する半導体装置において、データの長時間の保持といった信頼性に優れた半導体装置を提供すること、又は低消費電力化に優れた半導体装置を提供することができる。
　複数の効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一形態は、必ずしも、例示した効果の全てを有する必要はない。また、本発明の一形態について、上記以外の課題、効果、および新規な特徴については、本明細書の記載および図面から自ずと明らかになるものである。
図１Ａ、図１Ｂは半導体装置の構成例を示す回路図およびタイミングチャートである。
図２Ａ、図２Ｂは半導体装置の構成例を示す回路図である。
図３Ａ、図３Ｂは半導体装置の構成例を示す回路図である。
図４Ａ、図４Ｂは半導体装置の構成例を示す回路図である。
図５Ａ、図５Ｂは半導体装置の構成例を示す回路図である。
図６は半導体装置の構成例を示す回路図である。
図７Ａ、図７Ｂは半導体装置の構成例を示す回路図である。
図８Ａ、図８Ｂは半導体装置の構成例を示す回路図である。
図９Ａ、図９Ｂ、図９Ｃは半導体装置の構成例を示す回路図である。
図１０は半導体装置の構成例を示す回路図である。
図１１は半導体装置の動作例を示すタイミングチャートである。
図１２は半導体装置の構成例を示す回路図である。
図１３は半導体装置の動作例を示すタイミングチャートである。
図１４は半導体装置の構成例を示す回路図である。
図１５は半導体装置の構成例を説明する断面模式図である。
図１６は半導体装置の構成例を説明する断面模式図である。
図１７Ａ、図１７Ｂ、図１７Ｃはトランジスタの構成例を説明する断面模式図である。
図１８Ａ、図１８Ｂはトランジスタの構成例を説明する断面模式図である。
図１９は半導体装置の構成例を説明する断面模式図である。
図２０は記憶装置の構成例を示すブロック図である。
図２１はメモリセルアレイの構成例を示すブロック図である。
図２２Ａ、図２２Ｂは電子部品の一例を説明する図である。
図２３は電子機器の例を示す図である。
　以下に、本発明の実施の形態を説明する。ただし、本発明の一形態は、以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明の一形態は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
　なお本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略することもありうる。
　図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
　本明細書において、例えば、電源電位ＶＤＤを、電位ＶＤＤ、ＶＤＤ等と省略して記載する場合がある。これは、他の構成要素（例えば、信号、電圧、回路、素子、電極、配線等）についても同様である。
　また、複数の要素に同じ符号を用いる場合、特に、それらを区別する必要があるときには、符号に“＿１”、”＿２”、”［ｎ］”、”［ｍ，ｎ］”等の識別用の符号を付記して記載する場合がある。例えば、２番目の配線ＧＬを配線ＧＬ［２］と記載する。
（実施の形態１）
　本発明の一態様である半導体装置、および半導体装置の動作方法の構成例について、図１乃至図１４を参照して説明する。
　図１Ａには、半導体装置の回路図の一例について示す。図１Ａに示す半導体装置１０は、トランジスタ１１、トランジスタ１２、トランジスタ１３、およびキャパシタ１４を有する。
　トランジスタ１１のゲートは、配線ＷＷＬに接続される。トランジスタ１１のソース又はドレインの一方は、トランジスタ１３のゲート、およびトランジスタ１２のソース又はドレインの一方に接続される。トランジスタ１１のソース又はドレインの他方は、配線ＢＬに接続される。なお図１Ａ中および本明細書中の説明において、トランジスタ１１のソース又はドレインの一方、トランジスタ１３のゲート、およびトランジスタ１２のソース又はドレインの一方が接続されるノードを、ノードＭＮ１という。
　トランジスタ１２のゲートは、配線ＲＷＬに接続される。トランジスタ１２のソース又はドレインの他方は、キャパシタ１４の一方の電極に接続される。キャパシタ１４の他方の電極は、配線ＣＬに接続される。なお図１Ａ中および本明細書中の説明において、トランジスタ１２のソース又はドレインの他方、およびキャパシタ１４の一方の電極が接続されるノードを、ノードＭＮ２という。なお配線ＣＬは固定電位が与えられる配線である。
　なおキャパシタ１４の静電容量値（ノードＭＮ２の容量値）は、トランジスタ１３のゲート容量（ノードＭＮ１の容量値）より大きい構成とすることが好ましい。図１Ａの構成では、半導体装置１０からデータを読み出す際、ノードＭＮ２からノードＭＮ１にデータを書き戻してデータを読み出す構成となる。そのため、ノードＭＮ１の容量値をノードＭＮ２の容量値より小さくしておくことで、データを書き戻す際に要する電荷量を低減することができる。
　トランジスタ１３のソース又はドレインの一方は、配線ＲＬに接続される。トランジスタ１３のソース又はドレインの他方は、配線ＳＬに接続される。
　トランジスタ１２は、ノードＭＮ１の電圧を、配線ＲＷＬに与えられる電圧に応じて、ノードＭＮ２に伝えるか否かを制御する機能を有する。またトランジスタ１２は、配線ＲＷＬに与えられる電圧に応じて、ノードＭＮ２に与えられる電圧をキャパシタ１４に保持する機能を有する。トランジスタ１２は、配線ＲＷＬに与えられる電圧に応じて導通状態または非導通状態（オンまたはオフともいう）が切り替えられるスイッチとして機能させることができる。
　トランジスタ１２として、チャネル形成領域に酸化物半導体を有するトランジスタ（以下、ＯＳトランジスタという）で構成されることが好ましい。本発明の一態様の構成では、ＯＳトランジスタを有する記憶素子を用いる構成とすることで、オフ時にソースとドレイン間を流れるリーク電流（以下、オフ電流）が極めて低いことを利用して、所望の電圧を記憶素子に保持させることができる。
　トランジスタ１２は、チャネル形成領域が酸化物半導体を有するトランジスタ（以下、ＯＳトランジスタという）で構成されることが好ましい。本発明の一態様の構成では、ＯＳトランジスタをトランジスタ１２に用いる構成とすることで、非導通状態（オフ）時にソースとドレイン間を流れるリーク電流（以下、オフ電流）が極めて低いことを利用して、半導体装置１０に書き込まれるデータに応じた電荷をキャパシタ１４に保持させることができる。つまり、トランジスタ１２およびキャパシタ１４で構成される電荷保持回路１５において、半導体装置１０に書き込んだデータを長時間保持することができる。
　加えてＯＳトランジスタを用いた電荷保持回路１５では、電荷の充電又は放電することによってデータの書き換えおよび読み出しが可能となるため、実質的に無制限回のデータの書き込みおよび読み出しが可能である。ＯＳトランジスタを用いた電荷保持回路１５は、磁気メモリあるいは抵抗変化型メモリなどのように原子レベルでの構造変化を伴わないため、書き換え耐性に優れている。またＯＳトランジスタを用いた電荷保持回路１５は、フラッシュメモリのように繰り返し書き換え動作でも電子捕獲中心の増加による不安定性が認められない。
　またＯＳトランジスタを用いた電荷保持回路１５は、チャネル形成領域がシリコンを有するトランジスタ（以下、Ｓｉトランジスタ）を用いた回路上などに自由に配置可能であるため、集積化を容易に行うことができる。またＯＳトランジスタは、Ｓｉトランジスタと同様の製造装置を用いて作製することが可能であるため、低コストで作製可能である。
　またＯＳトランジスタは、ゲート電極、ソース電極およびドレイン電極に加えて、バックゲート電極を含むと、４端子の半導体素子とすることができる。ゲート電極またはバックゲート電極に与える電圧に応じて、ソースとドレインとの間を流れる信号の入出力が独立制御可能な電気回路網で構成することができる。そのため、ＬＳＩと同一思考で回路設計を行うことができる。加えてＯＳトランジスタは、高温環境下において、Ｓｉトランジスタよりも優れた電気特性を有する。具体的には、１２５℃以上１５０℃以下といった高温下においてもオン電流とオフ電流の比が大きいため、良好なスイッチング動作を行うことができる。
　なおＳｉトランジスタに用いる材料としては、単結晶シリコン及び非単結晶シリコン（例えば、多結晶シリコン等）を用いることができる。Ｓｉトランジスタに単結晶シリコンを用いる場合、オン時にソースとドレインとの間を流れる電流（オン電流ともいう）を大きくすることができる。なお半導体層の材料としてはシリコンの他、ゲルマニウム（Ｇｅ）などの半導体、ＧａＡｓ、ＩｎＰ、ＳｉＣ、ＺｎＳｅ、ＧａＮ、ＳｉＧｅなどのような化合物半導体も用いることができる。
　トランジスタ１１は、配線ＢＬに与えられるデータに応じた電圧を、配線ＷＷＬに与えられる電圧に応じて、ノードＭＮ１に伝えるか否かを制御する機能を有する。トランジスタ１１は、配線ＷＷＬに与えられる電圧に応じて導通状態または非導通状態（オンまたはオフともいう）が切り替えられるスイッチとして機能させることができる。
　なお、スイッチとしてＳｉトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソース電極とドレイン電極が電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソース電極とドレイン電極が電気的に遮断されているとみなせる状態をいう。
　配線ＢＬに与えられるデータは、データ’１’、又はデータ’０’の二値のデータとして表すことができる。データ’１’、又はデータ’０’は、電位の高低によって書き込まれる信号である。データ’１’は、ノードＭＮ２に保持された後、ノードＭＮ２からノードＭＮ１に電荷分配されることでトランジスタ１２にデータを読み出し可能な程度に電流を流すための電位である。データ’０’は、ノードＭＮ２に保持された後、ノードＭＮ２からノードＭＮ１に電荷分配された際にトランジスタ１２に電流を流さないための電位である。
　トランジスタ１３は、ノードＭＮ１の電位に応じて、ソース電極とドレイン電極との間を流れる電流量を制御する機能を有する。配線ＲＬは、プリチャージ回路によって電荷が与えられ（プリチャージされ）た後、トランジスタ１３を流れる電流量に応じて電位が変動する配線である。配線ＳＬは、ノードＭＮ１の電位に応じて、トランジスタ１３に流れる電流量を制御するための電位が与えられる配線である。
　図１Ａの構成とすることで、電荷の充電又は放電することによってデータの書き換えおよび読み出しが可能となるため、実質的に無制限回のデータの書き込みおよび読み出しが可能である。データの読み出し時において、保持した電荷を放電すること、いわゆる破壊読出しすることなくデータを読み出すことができるため、データリフレッシュに要する電荷の充電および放電の分の消費電力を低減することができる。
　また図１Ａの構成とすることで、ノードＭＮ１の容量値がノードＭＮ２の容量値より小さくなるため、データを書き戻す際に要する電荷量を低減することができる。そのため、保持した電荷を静電容量の大きい配線等に放電することなく、データを読み出すことができる。またノードＭＮ２の容量値を大きくすることで、データの長時間の保持といった信頼性に優れた半導体装置とすることができる。
　図１Ｂには、図１Ａの半導体装置の動作例を説明するためにタイミングチャートを示す。図１Ｂでは、配線ＷＷＬ、配線ＲＷＬ、配線ＢＬ、配線ＲＬ、配線ＳＬ、ノードＭＮ１、およびノードＭＮ２におけるデータの書き込み及び読み出しに応じた電位の変動を模式的に図示している。図１Ｂでは、期間Ｔ１乃至Ｔ９に分けて図示しており、期間Ｔ１乃至Ｔ３がデータ書き込み期間、期間Ｔ４がデータ保持期間、期間Ｔ５乃至期間Ｔ９がデータ読み出し期間に相当する。また図１Ｂでは、データを’１’、’０’の信号と図示している。また半導体装置１０の動作例の説明において、トランジスタの導通状態または非導通状態を制御する信号が与えられる配線の電位をＨレベルまたはＬレベルの電位として説明する。
　また図２乃至図６では、図１Ｂの期間Ｔ１乃至Ｔ９における半導体装置１０の動作を模式的に説明するための図である。なお図２乃至図６において、実線矢印は、配線またはノードの間で入出力される信号の流れを模式的に表している。また図２乃至図６において、回路図における理解を容易にするため、非導通状態のトランジスタにバツ印を付している。
　図１Ｂの期間Ｔ１は、データ書き込み動作を行う期間である。図２Ａに図示するように、配線ＷＷＬをＨレベル、配線ＲＷＬをＨレベルとし、トランジスタ１１およびトランジスタ１２を導通状態とする。配線ＢＬではデータ’１’、’０’に応じた電位が与えられ、当該電位がノードＭＮ１およびノードＭＮ２に与えられる。配線ＲＬおよび配線ＳＬは同電位とし、トランジスタ１３に電流は流れない。
　図１Ｂの期間Ｔ２は、データ書き込み動作を行う期間である。図２Ｂに図示するように。ノードＭＮ１およびノードＭＮ２の電位が、データ’１’、’０’に応じた電位となる。
　図１Ｂの期間Ｔ３は、データ書き込み動作を行う期間である。図３Ａに図示するように。配線ＷＷＬをＨレベル、配線ＲＷＬをＬレベルとし、トランジスタ１１を導通状態、トランジスタ１２を非導通状態とする。ノードＭＮ２ではデータ’１’、’０’に応じた電位が保持される。ノードＭＮ１ではデータ’１’、’０’に応じた電位が配線ＢＬに放電され、やがてＬレベルの電位となる。
　図１Ｂの期間Ｔ４は、データ保持を行う期間である。図３Ｂに図示するように。配線ＷＷＬをＬレベル、配線ＲＷＬをＬレベルとし、トランジスタ１１を非導通状態、トランジスタ１２を非導通状態とする。ノードＭＮ２ではデータ’１’、’０’に応じた電位が保持される。ノードＭＮ１では期間Ｔ３の電位、つまるＬレベルが保持される。ノードＭＮ２の電位は、トランジスタ１１及びトランジスタ１２を共に非導通状態とすることで、配線ＢＬに対して放電しにくくすることができる。
　図１Ｂの期間Ｔ５は、データ読み出し動作を行う期間である。図４Ａに図示するように。配線ＷＷＬをＬレベル、配線ＲＷＬをＬレベルとし、トランジスタ１１を非導通状態、トランジスタ１２を非導通状態とする。配線ＲＬは、所定の電位、例えばＨレベルの電位にプリチャージする（図中、ｐｒｅｃｈａｒｇｅと図示）。
　図１Ｂの期間Ｔ６は、データ読み出し動作を行う期間である。図４Ｂに図示するように、配線ＷＷＬをＬレベル、配線ＲＷＬをＨレベルとし、トランジスタ１１を非導通状態、トランジスタ１２を導通状態とする。ノードＭＮ２に保持された電荷がノードＭＮ１に分配され、ノードＭＮ１およびノードＭＮ２がデータ’１’、’０’に応じた電位となる。ノードＭＮ１の容量値は、ノードＭＮ２の容量値と比べて小さいため、電荷の分配に応じた電位の変動を小さくすることができる。トランジスタ１３では、ノードＭＮ１の電位、つまり電荷保持回路１５に保持されたデータ’１’、’０’に応じて、電流Ｉｒｅａｄが流れる。電流Ｉｒｅａｄは、ノードＭＮ１の電位がＨレベルつまりデータ’１’であれば大きく、ノードＭＮ１の電位がＬレベルつまりデータ’０’であれば小さい。そのため、データ’１’であれば、プリチャージされた配線ＲＬの電位の変動が大きく、データ’０’であれば、プリチャージされた配線ＲＬの電位の変動が小さくなる。期間Ｔ５でプリチャージされた配線ＲＬは、電流Ｉｒｅａｄの大小に応じて、電位が変動する。
　図１Ｂの期間Ｔ７は、データ読み出し動作を行う期間である。図５Ａに図示するように。トランジスタ１３では、ノードＭＮ１の電位に応じて、電流Ｉｒｅａｄが流れる。ノードＭＮ１のデータがデータ’１’、つまりＨレベルの電位であれば電流Ｉｒｅａｄが大きい。そのため、プリチャージされた配線ＲＬの電位の変動が大きい。逆に、ノードＭＮ１のデータがデータ’０’、つまりＬレベルの電位であれば電流Ｉｒｅａｄが小さい（配線ＲＬはＬレベルに変化する）。そのため、プリチャージされた配線ＲＬの電位の変動が小さい（配線ＲＬはＨレベルのまま）。そのため、半導体装置１０に書き込まれたデータは、配線ＲＬに読み出すことができる。
　図１Ｂの期間Ｔ８は、データ読み出し動作を行う期間である。図５Ｂに図示するように。配線ＷＷＬをＬレベル、配線ＲＷＬをＬレベルとし、トランジスタ１１を非導通状態、トランジスタ１２を非導通状態とする。ノードＭＮ１およびノードＭＮ２の電位が、データ’１’、’０’に応じた電位となる。
　図１Ｂの期間Ｔ９は、データ読み出し動作を行う期間である。図６に図示するように。配線ＷＷＬをＨレベル、配線ＲＷＬをＬレベルとし、トランジスタ１１を導通状態、トランジスタ１２を非導通状態とする。ノードＭＮ２ではデータ’１’、’０’に応じた電位が保持される。ノードＭＮ１ではデータ’１’、’０’に応じた電位が配線ＢＬに放電される。ノードＭＮ１では配線ＢＬの電位、つまりＬレベルとなる。トランジスタ１３では、電流Ｉｒｅａｄが流れなくなる。
　図１Ａの構成において、図１Ｂ、図２乃至図６の動作方法とすることで、電荷の充電又は放電することによってデータの書き換えおよび読み出しが可能となるため、実質的に無制限回のデータの書き込みおよび読み出しが可能である。データの読み出し時において、保持した電荷を放電すること、いわゆる破壊読出しすることなくデータ読み出すことができるため、データリフレッシュに要する電荷の充電および放電の分の消費電力を低減することができる。
　また図１Ａの構成において、図１Ｂ、図２乃至図６の動作方法とすることで、ノードＭＮ１の容量値がノードＭＮ２の容量値より小さいため、データを書き戻す際に要する電荷量を低減することができる。そのため、保持した電荷を静電容量の大きい配線等に放電することなく、データを読み出すことができる。またノードＭＮ２の容量値を大きくすることで、データの長時間の保持といった信頼性に優れた半導体装置とすることができる。
　なおトランジスタ１１は、トランジスタ１２と同様に、ＯＳトランジスタとすることができる。ＯＳトランジスタは、Ｓｉトランジスタを用いた回路上などに自由に配置可能であるため、集積化を容易に行うことができる。またＯＳトランジスタは、Ｓｉトランジスタと同様の製造装置を用いて作製することが可能であるため、低コストで作製可能である。図７Ａにおいて半導体装置１０Ａが有するトランジスタ１１Ａおよびトランジスタ１２Ａは、ＯＳトランジスタであることを明示するために、ＯＳの符号を合わせて付している。またトランジスタ１３Ａは、Ｓｉトランジスタであることを明示するために、Ｓｉの符号を合わせて付している。
　なおトランジスタ１１は、トランジスタ１３と同様に、Ｓｉトランジスタとすることができる。図７Ｂにおいて半導体装置１０Ｂが有するトランジスタ１２Ｂは、ＯＳトランジスタであることを明示するために、ＯＳの符号を合わせて付している。またトランジスタ１１Ｂおよびトランジスタ１３Ｂは、Ｓｉトランジスタであることを明示するために、Ｓｉの符号を合わせて付している。
　図７Ａにおいて、半導体装置１０Ａが有するトランジスタ１１Ａおよび１２Ａは、バックゲート電極がないトップゲート構造またはボトムゲート構造のトランジスタとして図示したが、トランジスタ１１Ａおよび１２Ａの構造はこれに限らない。例えば、図８Ａに図示する半導体装置１０Ｃのように、バックゲート電極線ＢＧＬに接続されたバックゲート電極を有するトランジスタ１１Ｃおよびトランジスタ１２Ｃとしてもよい。トランジスタ１３ＣはＳｉトランジスタである。図８Ａの構成とすることで、トランジスタ１１Ｃおよびトランジスタ１２Ｃのしきい値電圧などの電気特性を外部より制御しやすくすることができる。
　あるいは図８Ｂに図示する半導体装置１０Ｄのように、ゲート電極に接続されたバックゲート電極を有するトランジスタ１１Ｄおよびトランジスタ１２Ｄとしてもよい。トランジスタ１３ＤはＳｉトランジスタである。図８Ｂの構成とすることで、トランジスタ１１Ｄおよびトランジスタ１２Ｄを流れる電流量を増やすことができる。
　図７Ａにおいて、半導体装置１０Ａが有するトランジスタ１３Ａは、ｎチャネル型のトランジスタとして図示したが、トランジスタ１３Ａの導電型はこれに限らない。例えば、図９Ａに図示する半導体装置１０Ｅのように、ｐチャネル型のトランジスタ１３Ｅとすることができる。トランジスタ１１Ｅおよびトランジスタ１２Ｅはｎチャネル型のＯＳトランジスタである。
　図７Ｂにおいて、半導体装置１０Ｂが有するトランジスタ１１Ｂおよびトランジスタ１３Ｂは、ｎチャネル型のトランジスタとして図示したが、トランジスタ１１Ｂおよびトランジスタ１３Ｂの導電型はこれに限らない。例えば、図９Ｂに図示する半導体装置１０Ｆのように、ｐチャネル型のトランジスタ１１Ｆおよび１３Ｆとすることができる。トランジスタ１２Ｆはｎチャネル型のＯＳトランジスタである。
　図７Ｂにおいて、半導体装置１０Ｂが有するトランジスタ１１Ｂおよびトランジスタ１３Ｂは、同じ導電型のトランジスタとして図示したが、トランジスタ１１Ｂおよびトランジスタ１３Ｂの導電型は別々でもよい。例えば、図９Ｃに図示する半導体装置１０Ｇのように、ｎチャネル型のトランジスタ１１Ｇと、ｐチャネル型のトランジスタ１３Ｇとすることができる。トランジスタ１２Ｇはｎチャネル型のＯＳトランジスタである。
　なお半導体装置１０は、マトリクス状に配置することができる。図１０には、図１Ａの半導体装置１０を２行２列のマトリクス状に配置する場合の構成例を図示している。図１０において、半導体装置１０は、半導体装置１０＿１乃至１０＿４として図示している。また図１０では、各半導体装置１０＿１乃至１０＿４に接続される配線として、配線ＲＷＬ＿１、ＲＷＬ＿２、配線ＷＷＬ＿１、ＷＷＬ＿２、配線ＲＬ＿１、ＲＬ＿２、配線ＢＬ＿１、ＢＬ＿２、および配線ＳＬ＿１、ＳＬ＿２を図示している。
　図１１には、図１０に図示する構成における動作例を説明するためのタイミングチャート図を示す。なお図１１に示すタイミングチャートの詳細については、図１Ｂと重複するため、説明を省略する。
　なお図１０の構成において、異なる配線同士の機能を共通化して、配線数を削減する構成とすることができる。一例として図１２では、図１０における配線ＲＬ＿１、ＲＬ＿２と配線ＳＬ＿１、ＳＬ＿２との機能を兼ね備えるよう動作させることで、配線ＳＬ＿１、ＳＬ＿２を省略する構成例を図示している。つまり配線ＲＬは、配線ＳＬと同じ配線であるとして動作させることで、配線数を削減することができる。
　図１３には、図１２に図示する構成における動作例を説明するためのタイミングチャート図を示す。なお図１３に示すタイミングチャートが図１１に示すタイミングチャートと異なる点としては、１行目の半導体装置へのデータ書き込み動作の際、その他の行、例えば２行目の配線ＷＷＬ＿２をＬレベルとしておく点が異なる。当該構成とすることで、データ書き込み時にトランジスタ１３を流れる電流を抑制することができる。なおその他の期間のタイミングチャートの詳細については、図１Ｂと重複するため、説明を省略する。
　また図１２とは別の例として、図１４では、図１０における配線ＳＬ＿１とＳＬ＿２との機能を兼ね備えるよう動作させることで、配線ＳＬ＿２を省略する構成例を図示している。つまり配線ＳＬは、複数の半導体装置間で共有させることで、配線数を削減することができる。
　以上説明した実施の形態で説明した構成では、電荷の充電又は放電することによってデータの書き換えおよび読み出しが可能となるため、実質的に無制限回のデータの書き込みおよび読み出しが可能である。データの読み出し時において、保持した電荷を放電すること、いわゆる破壊読出しすることなくデータ読み出すことができるため、データリフレッシュに要する電荷の充電および放電の分の消費電力を低減することができる。
　また以上説明した実施の形態で説明した構成では、ノードＭＮ１の容量値がノードＭＮ２の容量値より小さいため、データを書き戻す際に要する電荷量を低減することができる。そのため、保持した電荷を静電容量の大きい配線等に放電することなく、データを読み出すことができる。またノードＭＮ２の容量値を大きくすることで、データの長時間の保持といった信頼性に優れた半導体装置とすることができる。
（実施の形態２）
　本実施の形態では、上記実施の形態で説明した半導体装置の断面構成例について、図面を用いて説明する。
　図１５に示す半導体装置は、トランジスタ１３と、トランジスタ１２と、キャパシタ１４と、を有している。図１７Ａはトランジスタ１２のチャネル長方向の断面図であり、図１７Ｂはトランジスタ１２のチャネル幅方向の断面図であり、図１７Ｃはトランジスタ１３のチャネル幅方向の断面図である。
　トランジスタ１２は、ＯＳトランジスタである。トランジスタ１２は、オフ電流が小さい。このため、半導体装置の消費電力を低減することができる。
　本実施の形態で説明する半導体装置は、図１５に示すようにトランジスタ１３、トランジスタ１２、及びキャパシタ１４を有する。トランジスタ１２はトランジスタ１３の上方に設けられ、キャパシタ１４はトランジスタ１３、及びトランジスタ１２の上方に設けられている。
　トランジスタ１３は、基板３１１上に設けられ、導電体３１６、絶縁体３１５、基板３１１の一部からなる半導体領域３１３、ソース領域又はドレイン領域として機能する低抵抗領域３１４ａ、及び低抵抗領域３１４ｂを有する。
　トランジスタ１３は、図１７Ｃに示すように、半導体領域３１３の上面、及びチャネル幅方向の側面が絶縁体３１５を介して導電体３１６に覆われている。このように、トランジスタ１３をＦｉｎ型とすることにより、実効上のチャネル幅が増大する。これにより、トランジスタ１３のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ１３のオフ特性を向上させることができる。
　なお、トランジスタ１３は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
　半導体領域３１３のチャネルが形成される領域及びその近傍の領域、並びにソース領域又はドレイン領域となる低抵抗領域３１４ａ及び低抵抗領域３１４ｂ等において、シリコン系半導体等の半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。又は、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）等を有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。又はＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ１３をＨＥＭＴ（Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
　低抵抗領域３１４ａ、及び低抵抗領域３１４ｂは、半導体領域３１３に適用される半導体材料に加え、ヒ素、リン等のｎ型の導電性を付与する元素、又はホウ素等のｐ型の導電性を付与する元素を含む。
　ゲート電極として機能する導電体３１６は、ヒ素、リン等のｎ型の導電性を付与する元素、もしくはホウ素等のｐ型の導電性を付与する元素を含むシリコン等の半導体材料、金属材料、合金材料、又は金属酸化物材料等の導電性材料を用いることができる。
　なお、導電体の材料によって仕事関数が決まるため、当該導電体の材料を選択することで、トランジスタのしきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタル等の材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウム等の金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
　なお、図１５に示すトランジスタ１３は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。例えば、半導体装置をＯＳトランジスタのみの単極性回路とする場合、図１６に示すとおり、トランジスタ１３の構成を、ＯＳトランジスタであるトランジスタ１２と同様の構成にすればよい。なお、トランジスタ１２の詳細については後述する。
　本明細書等において、単極性回路とは、例えば全てのトランジスタが同極性のトランジスタである回路を示す。例えば、全てのトランジスタがｎチャネル型トランジスタである回路は、単極性回路であるということができる。
　トランジスタ１３を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６が順に積層して設けられている。
　絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム等を用いればよい。
　なお、本明細書等において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。また、本明細書等において、酸化窒化アルミニウムとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化アルミニウムとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
　絶縁体３２２は、その下方に設けられるトランジスタ１３等によって生じる段差を平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
　また、絶縁体３２４には、基板３１１、又はトランジスタ１３等から、トランジスタ１２が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
　水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ１２等の酸化物半導体を有する半導体素子に水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ１２と、トランジスタ１３との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
　水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ）等を用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、膜の表面温度が５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
　なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２６の比誘電率は、絶縁体３２４の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
　また、絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６にはキャパシタ１４、又はトランジスタ１２と接続する導電体３２８、及び導電体３３０等が埋め込まれている。なお、導電体３２８、及び導電体３３０は、プラグ又は配線としての機能を有する。また、プラグ又は配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、及び導電体の一部がプラグとして機能する場合もある。
　各プラグ、及び配線（導電体３２８、導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、又は金属酸化物材料等の導電性材料を、単層又は積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデン等の高融点材料を用いることが好ましく、タングステンを用いることが好ましい。又は、アルミニウムや銅等の低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
　絶縁体３２６、及び導電体３３０上に、配線層を設けてもよい。例えば、図１５において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、トランジスタ１３と接続するプラグ、又は配線としての機能を有する。なお導電体３５６は、導電体３２８、又は導電体３３０と同様の材料を用いて設けることができる。
　なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０に設けられる開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ１３とトランジスタ１２とは、バリア層により分離することができ、トランジスタ１３からトランジスタ１２への水素の拡散を抑制することができる。
　なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ１３からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構造であることが好ましい。
　絶縁体３５４、及び導電体３５６上に、配線層を設けてもよい。例えば、図１５において、絶縁体３６０、絶縁体３６２、及び絶縁体３６４が順に積層して設けられている。また、絶縁体３６０、絶縁体３６２、及び絶縁体３６４には、導電体３６６が形成されている。導電体３６６は、プラグ又は配線としての機能を有する。なお導電体３６６は、導電体３２８、又は導電体３３０と同様の材料を用いて設けることができる。
　なお、例えば、絶縁体３６０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３６６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３６０に設けられる開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ１３とトランジスタ１２とは、バリア層により分離することができ、トランジスタ１３からトランジスタ１２への水素の拡散を抑制することができる。
　絶縁体３６４、及び導電体３６６上に、配線層を設けてもよい。例えば、図１５において、絶縁体３７０、絶縁体３７２、及び絶縁体３７４が順に積層して設けられている。また、絶縁体３７０、絶縁体３７２、及び絶縁体３７４には、導電体３７６が形成されている。導電体３７６は、プラグ又は配線としての機能を有する。なお導電体３７６は、導電体３２８、又は導電体３３０と同様の材料を用いて設けることができる。
　なお、例えば、絶縁体３７０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３７６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３７０に設けられる開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ１３とトランジスタ１２とは、バリア層により分離することができ、トランジスタ１３からトランジスタ１２への水素の拡散を抑制することができる。
　絶縁体３７４、及び導電体３７６上に、配線層を設けてもよい。例えば、図１５において、絶縁体３８０、絶縁体３８２、及び絶縁体３８４が順に積層して設けられている。また、絶縁体３８０、絶縁体３８２、及び絶縁体３８４には、導電体３８６が形成されている。導電体３８６は、プラグ又は配線としての機能を有する。なお導電体３８６は、導電体３２８、又は導電体３３０と同様の材料を用いて設けることができる。
　なお、例えば、絶縁体３８０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３８６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３８０に設けられる開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ１３とトランジスタ１２とは、バリア層により分離することができ、トランジスタ１３からトランジスタ１２への水素の拡散を抑制することができる。
　上記において、導電体３５６を含む配線層、導電体３６６を含む配線層、導電体３７６を含む配線層、及び導電体３８６を含む配線層、について説明したが、本実施の形態に係る半導体装置はこれに限られるものではない。導電体３５６を含む配線層と同様の配線層を３層以下にしてもよいし、導電体３５６を含む配線層と同様の配線層を５層以上にしてもよい。
　絶縁体３８４上には絶縁体５１０、絶縁体５１２、絶縁体５１４、及び絶縁体５１６が、順に積層して設けられている。絶縁体５１０、絶縁体５１２、絶縁体５１４、及び絶縁体５１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
　例えば、絶縁体５１０及び絶縁体５１４には、基板３１１等から、又はトランジスタ１３を設ける領域等からトランジスタ１２を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。したがって、絶縁体３２４と同様の材料を用いることが好ましい。
　水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ１２等の酸化物半導体を有する半導体素子に水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ１２と、トランジスタ１３との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜である。
　また、水素に対するバリア性を有する膜として、例えば、絶縁体５１０、及び絶縁体５１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタル等の金属酸化物を用いることが好ましい。
　特に、酸化アルミニウムは、酸素と、トランジスタの電気特性の変動要因となる水素、水分等の不純物と、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中及び作製後において、水素、水分等の不純物のトランジスタ１２への混入を防止することができる。また、トランジスタ１２を構成する金属酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ１２に対する保護膜として用いることに適している。
　また、例えば、絶縁体５１２、及び絶縁体５１６には、絶縁体３２０と同様の材料を用いることができる。また、これらの絶縁体に、比較的誘電率が低い材料を適用することで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５１２、及び絶縁体５１６として、酸化シリコン膜や酸化窒化シリコン膜等を用いることができる。
　また、絶縁体５１０、絶縁体５１２、絶縁体５１４、及び絶縁体５１６には、導電体５１８、及びトランジスタ１２を構成する導電体（例えば、導電体５０３）等が埋め込まれている。なお、導電体５１８は、キャパシタ１４、又はトランジスタ１３と接続するプラグ、又は配線としての機能を有する。導電体５１８は、導電体３２８、又は導電体３３０と同様の材料を用いて設けることができる。
　特に、絶縁体５１０、及び絶縁体５１４と接する領域の導電体５１８は、酸素、水素、及び水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ１３とトランジスタ１２とは、酸素、水素、及び水に対するバリア性を有する層で分離することができ、トランジスタ１３からトランジスタ１２への水素の拡散を抑制することができる。
　絶縁体５１６の上方には、トランジスタ１２が設けられている。
　図１７Ａ、図１７Ｂに示すように、トランジスタ１２は、絶縁体５１４及び絶縁体５１６に埋め込まれるように配置された導電体５０３と、絶縁体５１６及び導電体５０３の上に配置された絶縁体５２０と、絶縁体５２０の上に配置された絶縁体５２２と、絶縁体５２２の上に配置された絶縁体５２４と、絶縁体５２４の上に配置された酸化物５３０ａと、酸化物５３０ａの上に配置された酸化物５３０ｂと、酸化物５３０ｂ上に互いに離れて配置された導電体５４２ａ及び導電体５４２ｂと、導電体５４２ａ及び導電体５４２ｂ上に配置され、導電体５４２ａと導電体５４２ｂの間に重畳して開口が形成された絶縁体５８０と、開口の底面及び側面に配置された酸化物５３０ｃと、酸化物５３０ｃの形成面に配置された絶縁体５５０と、絶縁体５５０の形成面に配置された導電体５６０と、を有する。
　また、図１７Ａ、図１７Ｂに示すように、酸化物５３０ａ、酸化物５３０ｂ、導電体５４２ａ、及び導電体５４２ｂと、絶縁体５８０との間に絶縁体５４４を配置することが好ましい。また、図１７Ａ、図１７Ｂに示すように、導電体５６０は、絶縁体５５０の内側に設けられた導電体５６０ａと、導電体５６０ａの内側に埋め込まれるように設けられた導電体５６０ｂと、を有することが好ましい。また、図１７Ａ、図１７Ｂに示すように、絶縁体５８０、導電体５６０、及び絶縁体５５０の上に絶縁体５７４が配置されることが好ましい。
　なお、以下において、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃをまとめて酸化物５３０という場合がある。
　なお、トランジスタ１２では、チャネルが形成される領域と、その近傍において、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物５３０ｂの単層、酸化物５３０ｂと酸化物５３０ａの２層構造、酸化物５３０ｂと酸化物５３０ｃの２層構造、又は４層以上の積層構造を設ける構成にしてもよい。また、トランジスタ１２では、導電体５６０を２層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体５６０が単層構造であってもよいし、３層以上の積層構造であってもよい。また、図１５、図１６、図１７Ａ、図１７Ｂに示すトランジスタ１２は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
　ここで、導電体５６０は、トランジスタ１２のゲート電極として機能し、導電体５４２ａ及び導電体５４２ｂは、それぞれソース電極又はドレイン電極として機能する。上記のように、導電体５６０は、絶縁体５８０の開口、及び導電体５４２ａと導電体５４２ｂに挟まれた領域に埋め込まれるように形成される。導電体５６０、導電体５４２ａ、及び導電体５４２ｂの配置は、絶縁体５８０の開口に対して自己整合的に選択される。つまり、トランジスタ１２において、ゲート電極を、ソース電極とドレイン電極の間に自己整合的に配置させることができる。よって、導電体５６０を位置合わせのマージンを設けることなく形成することができるので、トランジスタ１２の占有面積の縮小を図ることができる。これにより、半導体装置の微細化、高集積化を図ることができる。
　さらに、導電体５６０が、導電体５４２ａと導電体５４２ｂの間の領域に自己整合的に形成されるので、導電体５６０は、導電体５４２ａ又は導電体５４２ｂと重畳する領域を有さない。これにより、導電体５６０と、導電体５４２ａ及び導電体５４２ｂと、の間に形成される寄生容量を低減することができる。よって、トランジスタ１２のスイッチング速度が向上し、高い周波数特性を有することができる。
　導電体５６０は、第１のゲート（トップゲートともいう）電極として機能する場合がある。また、導電体５０３は、第２のゲート（ボトムゲートともいう）電極として機能する場合がある。その場合、導電体５０３に印加する電位を、導電体５６０に印加する電位と連動させず、独立して変化させることで、トランジスタ１２のしきい値電圧を制御することができる。特に、導電体５０３に負の電位を印加することにより、トランジスタ１２のしきい値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体５０３に負の電位を印加したほうが、印加しない場合よりも、導電体５６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
　導電体５０３は、酸化物５３０、及び導電体５６０と重なる領域を有するように配置する。これにより、導電体５６０、及び導電体５０３に電位を印加した場合、導電体５６０から生じる電界と、導電体５０３から生じる電界と、がつながり、酸化物５３０に形成されるチャネル形成領域を覆うことができる。本明細書等において、第１のゲート電極、及び第２のゲート電極の電界によってチャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ　ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造という。
　また、導電体５０３は、導電体５１８と同様の構成であり、絶縁体５１４及び絶縁体５１６の開口の内壁に接して導電体５０３ａが形成され、さらに内側に導電体５０３ｂが形成されている。なお、トランジスタ１２では、導電体５０３ａ及び導電体５０３ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体５０３は、単層、又は３層以上の積層構造として設ける構成にしてもよい。
　ここで、導電体５０３ａは、水素原子、水素分子、水分子、銅原子等の不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）導電性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）導電性材料を用いることが好ましい。なお、本明細書等において、不純物、又は酸素の拡散を抑制する機能とは、上記不純物、又は上記酸素のいずれか一、又は全ての拡散を抑制する機能とする。
　例えば、導電体５０３ａが酸素の拡散を抑制する機能を有することにより、導電体５０３ｂが酸化して導電率が低下することを抑制することができる。
　また、導電体５０３が配線の機能を兼ねる場合、導電体５０３ｂは、タングステン、銅、又はアルミニウムを主成分とする、導電性が高い導電性材料を用いることが好ましい。その場合、導電体５０３ａは、必ずしも設けなくともよい。なお、導電体５０３ｂを単層で図示したが、積層構造としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層としてもよい。
　絶縁体５２０、絶縁体５２２、及び絶縁体５２４は、第２のゲート絶縁膜としての機能を有する。
　ここで、酸化物５３０と接する絶縁体５２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。つまり、絶縁体５２４には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物５３０に接して設けることにより、酸化物５３０中の酸素欠損を低減し、トランジスタ１２の信頼性を向上させることができる。
　過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ　Ｄｅｓｏｒｐｔｉｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、又は３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、又は１００℃以上４００℃以下の範囲が好ましい。
　また、上記過剰酸素領域を有する絶縁体と、酸化物５３０と、を接して加熱処理、マイクロ波処理、又はＲＦ処理のいずれか一又は複数の処理を行ってもよい。当該処理を行うことで、酸化物５３０中の水、又は水素を除去することができる。例えば、酸化物５３０において、ＶｏＨの結合が切断される反応が起きる、別言すると「ＶＯＨ→ＶＯ＋Ｈ」という反応が起きることにより、脱水素化することができる。このとき発生した水素の一部は、酸素と結合してＨ２Ｏとして、酸化物５３０、又は酸化物５３０近傍の絶縁体から除去される場合がある。また、水素の一部は、導電体５４２に拡散又は捕獲（ゲッタリングともいう）される場合がある。
　また、上記マイクロ波処理は、例えば、高密度プラズマを発生させる電源を有する装置、又は、基板側にＲＦを印加する電源を有する装置を用いると好適である。例えば、酸素を含むガスを用い、且つ高密度プラズマを用いることより、高密度の酸素ラジカルを生成することができる。また、基板側にＲＦを印加することで、高密度プラズマによって生成された酸素ラジカルを、効率よく酸化物５３０、又は酸化物５３０近傍の絶縁体中に導入することができる。また、上記マイクロ波処理は、圧力を１３３Ｐａ以上、好ましくは２００Ｐａ以上、さらに好ましくは４００Ｐａ以上とすればよい。また、マイクロ波処理を行う装置内に導入するガスとしては、例えば酸素及びアルゴンを用い、酸素流量比（Ｏ２／（Ｏ２＋Ａｒ））は５０％以下、好ましくは１０％以上３０％以下とするとよい。
　また、トランジスタ１２の作製工程中において、酸化物５３０の表面が露出した状態で加熱処理を行うと好適である。当該加熱処理は、例えば、１００℃以上４５０℃以下、より好ましくは３５０℃以上４００℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、又は酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。例えば、加熱処理は酸素雰囲気で行うことが好ましい。これにより、酸化物５３０に酸素を供給して、酸素欠損（ＶＯ）の低減を図ることができる。また、加熱処理は減圧状態で行ってもよい。又は、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で加熱処理した後に、脱離した酸素を補うために、酸化性ガスを１０ｐｐｍ以上、１％以上、又は１０％以上含む雰囲気で行ってもよい。又は、酸化性ガスを１０ｐｐｍ以上、１％以上、又は１０％以上含む雰囲気で加熱処理した後に、連続して窒素ガスもしくは不活性ガスの雰囲気で加熱処理を行ってもよい。
　なお、酸化物５３０に加酸素化処理を行うことで、酸化物５３０中の酸素欠損を、供給された酸素により修復させる、別言すると「ＶＯ＋Ｏ→ｎｕｌｌ」という反応を促進させることができる。さらに、酸化物５３０中に残存した水素と、酸化物５３０に供給された酸素と、が反応することで、当該水素をＨ２Ｏとして除去する（脱水化する）ことができる。これにより、酸化物５３０中に残存していた水素が酸素欠損に再結合してＶＯＨが形成されるのを抑制することができる。
　また、絶縁体５２４が過剰酸素領域を有する場合、絶縁体５２２は、酸素（例えば、酸素原子、酸素分子等）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。
　絶縁体５２２が、酸素や不純物の拡散を抑制する機能を有することで、酸化物５３０が有する酸素が絶縁体５２０側へ拡散することがなく、好ましい。また、導電体５０３が、絶縁体５２４や酸化物５３０が有する酸素と反応することを抑制することができる。
　絶縁体５２２は、例えば、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、又は（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）等のいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層又は積層で用いることが好ましい。トランジスタの微細化、及び高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流等の問題が生じる場合がある。ゲート絶縁膜として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
　特に、不純物、及び酸素等の拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料であるアルミニウム、ハフニウムの一方又は双方の酸化物を含む絶縁体を用いるとよい。アルミニウム、ハフニウムの一方又は双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、又はアルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。このような材料を用いて絶縁体５２２を形成した場合、絶縁体５２２は、酸化物５３０からの酸素の放出や、トランジスタ１２の周辺部から酸化物５３０への水素等の不純物の混入を抑制する層として機能する。
　又は、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。又はこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコン、又は窒化シリコンを積層して用いてもよい。
　また、絶縁体５２０は、熱的に安定していることが好ましい。例えば、酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため好適である。また、ｈｉｇｈ−ｋ材料の絶縁体を酸化シリコン、又は酸化窒化シリコンと組み合わせることで、熱的に安定かつ比誘電率の高い積層構造の絶縁体５２０を得ることができる。
　なお、図１７Ａ、図１７Ｂのトランジスタ１２では、３層の積層構造からなる第２のゲート絶縁膜として、絶縁体５２０、絶縁体５２２、及び絶縁体５２４が図示されているが、第２のゲート絶縁膜は、単層、２層、又は４層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
　トランジスタ１２は、チャネル形成領域を含む酸化物５３０に、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、酸化物５３０として、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウム等から選ばれた一種、又は複数種）等の金属酸化物を用いるとよい。特に、酸化物５３０として適用できるＩｎ−Ｍ−Ｚｎ酸化物は、ＣＡＡＣ−ＯＳ（Ｃ−Ａｘｌｓ　Ａｌｉｇｎｅｄ　Ｃｒｙｓｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、ＣＡＣ−ＯＳ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ　Ｃｏｍｐｏｓｉｔｅ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）であることが好ましい。また、酸化物５３０として、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物を用いてもよい。ＣＡＡＣ−ＯＳ及びＣＡＣ−ＯＳについては後述する。なお、トランジスタ１２のオン電流を高めたい場合においては、酸化物５３０にＩｎ−Ｚｎ酸化物を用いると好適である。酸化物５３０にＩｎ−Ｚｎ酸化物を用いる場合、例えば、酸化物５３０ａにＩｎ−Ｚｎ酸化物を用い、酸化物５３０ｂおよび酸化物５３０ｃにＩｎ−Ｍ−Ｚｎ酸化物を用いる積層構造、または、酸化物５３０ａにＩｎ−Ｍ−Ｚｎ酸化物を用い、酸化物５３０ｂおよび酸化物５３０ｃのいずれか一方にＩｎ−Ｚｎ酸化物を用いる積層構造などが挙げられる。
　また、トランジスタ１２には、キャリア濃度の低い金属酸化物を用いることが好ましい。金属酸化物のキャリア濃度を低くする場合においては、金属酸化物中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性又は実質的に高純度真性という。なお、金属酸化物中の不純物としては、例えば、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
　特に、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、金属酸化物中に酸素欠損を形成する場合がある。また、酸化物５３０中の酸素欠損に水素が入った場合、酸素欠損と水素とが結合しＶＯＨを形成する場合がある。ＶＯＨはドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。したがって、水素が多く含まれている金属酸化物を用いたトランジスタは、ノーマリーオン特性となりやすい。また、金属酸化物中の水素は、熱、電界等のストレスによって動きやすいため、金属酸化物に多くの水素が含まれると、トランジスタの信頼性が悪化する恐れもある。本発明の一態様においては、酸化物５３０中のＶＯＨをできる限り低減し、高純度真性又は実質的に高純度真性にすることが好ましい。このように、ＶＯＨが十分低減された金属酸化物を得るには、金属酸化物中の水分、水素等の不純物を除去すること（脱水、脱水素化処理と記載する場合がある。）と、金属酸化物に酸素を供給して酸素欠損を補填すること（加酸素化処理と記載する場合がある。）が重要である。ＶＯＨ等の不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
　酸素欠損に水素が入った欠陥は、金属酸化物のドナーとして機能しうる。しかしながら、当該欠陥を定量的に評価することは困難である。そこで、金属酸化物においては、ドナー濃度ではなく、キャリア濃度で評価される場合がある。よって、本明細書等では、金属酸化物のパラメータとして、ドナー濃度ではなく、電界が印加されない状態を想定したキャリア濃度を用いる場合がある。つまり、本明細書等に記載の「キャリア濃度」は、「ドナー濃度」と言い換えることができる場合がある。
　よって、金属酸化物を酸化物５３０に用いる場合、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。水素等の不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
　また、酸化物５３０に金属酸化物を用いる場合、チャネル形成領域の金属酸化物のキャリア濃度は、１×１０１８ｃｍ−３以下であることが好ましく、１×１０１７ｃｍ−３未満であることがより好ましく、１×１０１６ｃｍ−３未満であることがさらに好ましく、１×１０１３ｃｍ−３未満であることがさらに好ましく、１×１０１２ｃｍ−３未満であることがさらに好ましい。なお、チャネル形成領域の金属酸化物のキャリア濃度の下限値については、特に限定は無いが、例えば、１×１０−９ｃｍ−３とすることができる。
　また、酸化物５３０に金属酸化物を用いる場合、導電体５４２（導電体５４２ａ、及び導電体５４２ｂ）と酸化物５３０とが接することで、酸化物５３０中の酸素が導電体５４２へ拡散し、導電体５４２が酸化する場合がある。導電体５４２が酸化することで、導電体５４２の導電率が低下する蓋然性が高い。なお、酸化物５３０中の酸素が導電体５４２へ拡散することを、導電体５４２が酸化物５３０中の酸素を吸収する、と言い換えることができる。
　また、酸化物５３０中の酸素が導電体５４２（導電体５４２ａ、及び導電体５４２ｂ）へ拡散することで、導電体５４２ａと酸化物５３０ｂとの間、及び導電体５４２ｂと酸化物５３０ｂとの間に異層が形成される場合がある。当該異層は、導電体５４２よりも酸素を多く含むため、当該異層は絶縁性を有すると推定される。このとき、導電体５４２と、当該異層と、酸化物５３０ｂとの３層構造は、金属−絶縁体−半導体からなる３層構造とみなすことができ、ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造という、又はＭＩＳ構造を主としたダイオード接合構造という場合がある。
　なお、上記異層は、導電体５４２と酸化物５３０ｂとの間に形成されることに限られない。例えば、異層が、導電体５４２と酸化物５３０ｃとの間に形成される場合がある。又は、導電体５４２と酸化物５３０ｂとの間、及び導電体５４２と酸化物５３０ｃとの間に形成される場合がある。
　また、酸化物５３０においてチャネル形成領域として機能する金属酸化物は、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
　酸化物５３０は、酸化物５３０ｂ下に酸化物５３０ａを有することで、酸化物５３０ａよりも下方に形成された構造物から、酸化物５３０ｂへ不純物が拡散することを抑制することができる。また、酸化物５３０ｂ上に酸化物５３０ｃを有することで、酸化物５３０ｃよりも上方に形成された構造物から、酸化物５３０ｂへ不純物が拡散することを抑制することができる。
　なお、酸化物５３０は、各金属原子の原子数比が異なる複数の酸化物層の積層構造を有することが好ましい。具体的には、酸化物５３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物５３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物５３０ｃは、酸化物５３０ａ又は酸化物５３０ｂに用いることができる金属酸化物を用いることができる。
　具体的には、酸化物５３０ａとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、または１：１：０．５［原子数比］の金属酸化物を用いればよい。また、酸化物５３０ｂとして、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、または１：１：１［原子数比］の金属酸化物を用いればよい。また、酸化物５３０ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、Ｇａ：Ｚｎ＝２：１［原子数比］、またはＧａ：Ｚｎ＝２：５［原子数比］の金属酸化物を用いればよい。また、酸化物５３０ｃを積層構造とする場合の具体例としては、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］との積層構造、Ｇａ：Ｚｎ＝２：１［原子数比］と、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］との積層構造、Ｇａ：Ｚｎ＝２：５［原子数比］と、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］との積層構造、酸化ガリウムと、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］との積層構造などが挙げられる。
　また、酸化物５３０ａ及び酸化物５３０ｃの伝導帯下端のエネルギーが、酸化物５３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物５３０ａ及び酸化物５３０ｃの電子親和力が、酸化物５３０ｂの電子親和力より小さいことが好ましい。
　ここで、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化又は連続接合するともいうことができる。このようにするためには、酸化物５３０ａと酸化物５３０ｂとの界面、及び酸化物５３０ｂと酸化物５３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
　具体的には、酸化物５３０ａと酸化物５３０ｂ、及び酸化物５３０ｂと酸化物５３０ｃが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物５３０ｂがＩｎ−Ｇａ−Ｚｎ酸化物の場合、酸化物５３０ａ及び酸化物５３０ｃとして、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウム等を用いるとよい。
　このとき、キャリアの主たる経路は酸化物５３０ｂとなる。酸化物５３０ａ、及び酸化物５３０ｃを上述の構成とすることで、酸化物５３０ａと酸化物５３０ｂとの界面、及び酸化物５３０ｂと酸化物５３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ１２は高いオン電流を得られる。
　なお、酸化物５３０に用いることができる半導体材料は、上述の金属酸化物に限られない。酸化物５３０として、バンドギャップを有する半導体材料（ゼロギャップ半導体ではない半導体材料）を用いてもよい。例えば、シリコンなどの単体元素の半導体、ヒ化ガリウムなどの化合物半導体、半導体として機能する層状物質（原子層物質、２次元材料などともいう。）などを半導体材料に用いることが好ましい。特に、半導体として機能する層状物質を半導体材料に用いると好適である。
　ここで、本明細書等において、層状物質とは、層状の結晶構造を有する材料群の総称である。層状の結晶構造は、共有結合やイオン結合によって形成される層が、ファンデルワールス力のような、共有結合やイオン結合よりも弱い結合を介して積層している構造である。層状物質は、単位層内における電気伝導性が高く、つまり、２次元電気伝導性が高い。半導体として機能し、かつ、２次元電気伝導性の高い材料をチャネル形成領域に用いることで、オン電流の大きいトランジスタを提供することができる。
　層状物質として、グラフェン、シリセン、カルコゲン化物などがある。カルコゲン化物は、カルコゲンを含む化合物である。また、カルコゲンは、第１６族に属する元素の総称であり、酸素、硫黄、セレン、テルル、ポロニウム、リバモリウムが含まれる。また、カルコゲン化物として、遷移金属カルコゲナイド、１３族カルコゲナイドなどが挙げられる。
　酸化物５３０として、例えば、半導体として機能する遷移金属カルコゲナイドを用いることが好ましい。酸化物５３０として適用可能な遷移金属カルコゲナイドとして、具体的には、硫化モリブデン（代表的にはＭｏＳ２）、セレン化モリブデン（代表的にはＭｏＳｅ２）、モリブデンテルル（代表的にはＭｏＴｅ２）、硫化タングステン（代表的にはＷＳ２）、セレン化タングステン（代表的にはＷＳｅ２）、タングステンテルル（代表的にはＷＴｅ２）、硫化ハフニウム（代表的にはＨｆＳ２）、セレン化ハフニウム（代表的にはＨｆＳｅ２）、硫化ジルコニウム（代表的にはＺｒＳ２）、セレン化ジルコニウム（代表的にはＺｒＳｅ２）などが挙げられる。
　酸化物５３０ｂ上には、ソース電極、及びドレイン電極として機能する導電体５４２ａ、及び導電体５４２ｂが設けられる。導電体５４２ａ、及び導電体５４２ｂとしては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、又は上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物等を用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、又は酸素を吸収しても導電性を維持する材料であるため好ましい。更に、窒化タンタル等の金属窒化物膜は、水素又は酸素に対するバリア性があるため好ましい。
　また、図１７では、導電体５４２ａ、及び導電体５４２ｂを単層構造として示したが、２層以上の積層構造としてもよい。例えば、窒化タンタル膜とタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層してもよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造としてもよい。
　また、チタン膜又は窒化チタン膜と、そのチタン膜又は窒化チタン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にチタン膜又は窒化チタン膜を形成する三層構造、モリブデン膜又は窒化モリブデン膜と、そのモリブデン膜又は窒化モリブデン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にモリブデン膜又は窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫又は酸化亜鉛を含む透明導電材料を用いてもよい。
　また、図１７Ａに示すように、酸化物５３０の、導電体５４２ａ（導電体５４２ｂ）との界面とその近傍には、低抵抗領域として領域５４３ａ、及び領域５４３ｂが形成される場合がある。このとき、領域５４３ａはソース領域又はドレイン領域の一方として機能し、領域５４３ｂはソース領域又はドレイン領域の他方として機能する。また、領域５４３ａと領域５４３ｂに挟まれる領域にチャネル形成領域が形成される。
　酸化物５３０と接するように上記導電体５４２ａ（導電体５４２ｂ）を設けることで、領域５４３ａ（領域５４３ｂ）の酸素濃度が低減する場合がある。また、領域５４３ａ（領域５４３ｂ）に導電体５４２ａ（導電体５４２ｂ）に含まれる金属と、酸化物５３０の成分とを含む金属化合物層が形成される場合がある。このような場合、領域５４３ａ（領域５４３ｂ）のキャリア濃度が増加し、領域５４３ａ（領域５４３ｂ）は、低抵抗領域となる。
　絶縁体５４４は、導電体５４２ａ、及び導電体５４２ｂを覆うように設けられ、導電体５４２ａ、及び導電体５４２ｂの酸化を抑制する。このとき、絶縁体５４４は、酸化物５３０の側面を覆い、絶縁体５２４と接するように設けられてもよい。
　絶縁体５４４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、ネオジム、ランタン、マグネシウム等から選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。また、絶縁体５４４として、窒化酸化シリコン又は窒化シリコン等も用いることができる。
　特に、絶縁体５４４として、アルミニウム、又はハフニウムの一方又は双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、又はアルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、導電体５４２ａ、及び導電体５４２ｂが耐酸化性を有する材料、又は酸素を吸収しても著しく導電性が低下しない場合、絶縁体５４４は必須の構成ではない。求めるトランジスタ特性により適宜設計すればよい。
　絶縁体５４４を有することで、絶縁体５８０に含まれる水、及び水素等の不純物が、酸化物５３０ｃ及び絶縁体５５０を介して酸化物５３０ｂに拡散することを抑制することができる。また、絶縁体５８０が有する過剰酸素により、導電体５６０が酸化することを抑制することができる。
　絶縁体５５０は、第１のゲート絶縁膜として機能する。絶縁体５５０は、酸化物５３０ｃの内側（上面、及び側面）と接するように配置することが好ましい。絶縁体５５０は、上述した絶縁体５２４と同様に、過剰に酸素を含み、かつ加熱により酸素が放出される絶縁体を用いて形成することが好ましい。
　具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、及び窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、及び酸化窒化シリコンは熱に対し安定であるため好ましい。
　加熱により酸素が放出される絶縁体を、絶縁体５５０として酸化物５３０ｃの上面に接して設けることにより、酸化物５３０ｃを通じて、絶縁体５５０から酸化物５３０ｂのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体５２４と同様に、絶縁体５５０中の水又は水素等の不純物濃度が低減されていることが好ましい。絶縁体５５０の膜厚は、１ｎｍ以上２０ｎｍ以下とすることが好ましい。
　また、絶縁体５５０が有する過剰酸素を効率的に酸化物５３０へ供給するために、絶縁体５５０と導電体５６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体５５０から導電体５６０への酸素拡散を抑制する機能を有することが好ましい。酸素の拡散を抑制する機能を有する金属酸化物を設けることで、絶縁体５５０から導電体５６０への過剰酸素の拡散が抑制される。つまり、酸化物５３０へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体５６０の酸化を抑制することができる。当該金属酸化物としては、絶縁体５４４に用いることができる材料を用いればよい。
　なお、絶縁体５５０は、第２のゲート絶縁膜と同様に、積層構造としてもよい。トランジスタの微細化、及び高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流等の問題が生じる場合がある。このため、ゲート絶縁膜として機能する絶縁体を、ｈｉｇｈ−ｋ材料と、熱的に安定している材料との積層構造とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位を低減することが可能となる。また、熱的に安定かつ比誘電率の高い積層構造とすることができる。
　第１のゲート電極として機能する導電体５６０は、図１７Ａ、図１７Ｂでは２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
　導電体５６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２等）、銅原子等の不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。導電体５６０ａが酸素の拡散を抑制する機能を有することで、絶縁体５５０に含まれる酸素により導電体５６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、又は酸化ルテニウム等を用いることが好ましい。また、導電体５６０ａとして、酸化物５３０に適用できる酸化物半導体を用いることができる。その場合、導電体５６０ｂをスパッタリング法で成膜することで、導電体５６０ａの電気抵抗値を低下させて導電体にすることができる。これをＯＣ（Ｏｘｉｄｅ　Ｃｏｎｄｕｃｔｏｒ）電極ということができる。
　また、導電体５６０ｂは、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５６０ｂは、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることができる。また、導電体５６０ｂは積層構造としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層構造としてもよい。
　絶縁体５８０は、絶縁体５４４を介して、導電体５４２ａ、及び導電体５４２ｂ上に設けられる。絶縁体５８０は、過剰酸素領域を有することが好ましい。例えば、絶縁体５８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、及び窒素を添加した酸化シリコン、空孔を有する酸化シリコン、又は樹脂等を有することが好ましい。特に、酸化シリコン、及び酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、及び空孔を有する酸化シリコンは、後の工程で容易に過剰酸素領域を形成することができるため好ましい。
　絶縁体５８０は、過剰酸素領域を有することが好ましい。加熱により酸素が放出される絶縁体５８０を、酸化物５３０ｃと接する領域を有するように設けることで、絶縁体５８０中の酸素を、酸化物５３０ｃを通じて、酸化物５３０ａ及び酸化物５３０ｂへと効率良く供給することができる。なお、絶縁体５８０中の水又は水素等の不純物濃度が低減されていることが好ましい。
　絶縁体５８０の開口は、導電体５４２ａと導電体５４２ｂの間の領域に重畳して形成される。これにより、導電体５６０は、絶縁体５８０の開口、及び導電体５４２ａと導電体５４２ｂに挟まれた領域に埋め込まれるように形成される。
　半導体装置を微細化するに当たり、ゲート長を短くすることが求められるが、導電体５６０の導電性が下がらないようにする必要がある。そのために導電体５６０の膜厚を大きくすると、導電体５６０はアスペクト比が高い形状となりうる。本実施の形態では、導電体５６０を絶縁体５８０の開口に埋め込むように設けるため、導電体５６０をアスペクト比の高い形状にしても、工程中に導電体５６０を倒壊させることなく導電体５６０を形成することができる。
　絶縁体５７４は、絶縁体５８０の上面、導電体５６０の上面、及び絶縁体５５０の上面に接して設けられることが好ましい。絶縁体５７４をスパッタリング法で成膜することで、絶縁体５５０、及び絶縁体５８０へ過剰酸素領域を設けることができる。これにより、当該過剰酸素領域から、酸化物５３０中に酸素を供給することができる。
　例えば、絶縁体５７４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、又はマグネシウム等から選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。
　特に、酸化アルミニウムはバリア性が高く、０．５ｎｍ以上３．０ｎｍ以下の薄膜であっても、水素、及び窒素の拡散を抑制することができる。したがって、スパッタリング法で成膜した酸化アルミニウムは、酸素供給源であるとともに、水素等の不純物のバリア膜としての機能も有することができる。
　また、絶縁体５７４の上に、層間膜として機能する絶縁体５８１を設けることが好ましい。絶縁体５８１は、絶縁体５２４等と同様に、膜中の水又は水素等の不純物濃度が低減されていることが好ましい。
　また、絶縁体５８１、絶縁体５７４、絶縁体５８０、及び絶縁体５４４に形成された開口に、導電体５４０ａ、及び導電体５４０ｂを配置する。導電体５４０ａ及び導電体５４０ｂは、導電体５６０を挟んで対向して設ける。導電体５４０ａ及び導電体５４０ｂは、後述する導電体５４６、及び導電体５４８と同様の構成である。
　絶縁体５８１上には、絶縁体５８２が設けられている。絶縁体５８２は、酸素や水素に対してバリア性のある物質を用いることが好ましい。したがって、絶縁体５８２には、絶縁体５１４と同様の材料を用いることができる。例えば、絶縁体５８２には、酸化アルミニウム、酸化ハフニウム、酸化タンタル等の金属酸化物を用いることが好ましい。
　特に、酸化アルミニウムは、酸素、及びトランジスタの電気特性の変動要因となる水素、水分等の不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中及び作製後において、水素、水分等の不純物のトランジスタ１２への混入を防止することができる。また、トランジスタ１２を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ１２に対する保護膜として用いることに適している。
　また、絶縁体５８２上には、絶縁体５８６が設けられている。絶縁体５８６は、絶縁体３２０と同様の材料を用いることができる。また、これらの絶縁体に、比較的誘電率が低い材料を適用することで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５８６として、酸化シリコン膜や酸化窒化シリコン膜等を用いることができる。
　また、絶縁体５２０、絶縁体５２２、絶縁体５２４、絶縁体５４４、絶縁体５８０、絶縁体５７４、絶縁体５８１、絶縁体５８２、及び絶縁体５８６には、導電体５４６、及び導電体５４８等が埋め込まれている。
　導電体５４６、及び導電体５４８は、キャパシタ１４、トランジスタ１２、又はトランジスタ１３と接続するプラグ、又は配線としての機能を有する。導電体５４６、及び導電体５４８は、導電体３２８、又は導電体３３０と同様の材料を用いて設けることができる。
　なお、トランジスタ１２の形成後、トランジスタ１２を囲むように開口を形成し、当該開口を覆うように、水素、又は水に対するバリア性が高い絶縁体を形成してもよい。上述のバリア性の高い絶縁体でトランジスタ１２を包み込むことで、外部から水分、及び水素が侵入することを防止することができる。又は、複数のトランジスタ１２をまとめて、水素、又は水に対するバリア性が高い絶縁体で包み込んでもよい。なお、トランジスタ１２を囲むように開口を形成する場合、例えば、絶縁体５１４又は絶縁体５２２に達する開口を形成し、絶縁体５１４又は絶縁体５２２に接するように上述のバリア性の高い絶縁体を形成すると、トランジスタ１２の作製工程の一部を兼ねられるため好適である。なお、水素、又は水に対するバリア性が高い絶縁体としては、例えば、絶縁体５２２と同様の材料を用いればよい。
　続いて、トランジスタ１２の上方には、キャパシタ１４が設けられている。キャパシタ１４は、導電体６１０、導電体６２０、及び絶縁体６３０を有する。
　また、導電体５４６、及び導電体５４８上に、導電体６１２を設けてもよい。導電体６１２は、トランジスタ１２と接続するプラグ、又は配線としての機能を有する。導電体６１０は、キャパシタ１４の電極としての機能を有する。なお、導電体６１２、及び導電体６１０は、同時に形成することができる。
　導電体６１２、及び導電体６１０には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、又は上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物等の導電性材料を適用することもできる。
　図１５では、導電体６１２、及び導電体６１０は単層構造を示したが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、及び導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
　絶縁体６３０を介して導電体６１０と重畳するように、導電体６２０を設ける。なお、導電体６２０は、金属材料、合金材料、又は金属酸化物材料等の導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデン等の高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体等の他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
　導電体６２０、及び絶縁体６３０上には、絶縁体６４０が設けられている。絶縁体６４０は、絶縁体３２０と同様の材料を用いて設けることができる。また、絶縁体６４０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
　本構造を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、微細化又は高集積化を図ることができる。
　図１８Ａ、図１８Ｂは、図１７Ａ、図１７Ｂに示すトランジスタ１２の変形例である。図１７Ａはトランジスタ１２のチャネル長方向の断面図であり、図１７Ｂはトランジスタ１２のチャネル幅方向の断面図である。なお、図１８Ａ、図１８Ｂに示す構成は、トランジスタ１３等、本発明の一態様の半導体装置が有する他のトランジスタにも適用することができる。
　図１８Ａは、トランジスタ１２のチャネル長方向の断面図であり、図１８Ｂは、トランジスタ１２のチャネル幅方向の断面図である。図１８Ａ、図１８Ｂに示すトランジスタ１２は、絶縁体４０２及び絶縁体４０４を有する点が、図１７Ａ、図１７Ｂに示すトランジスタ１２と異なる。また、導電体５４０ａの側面に接して絶縁体５５２が設けられ、導電体５４０ｂの側面に接して絶縁体５５２が設けられる点が、図１７Ａ、図１７Ｂに示すトランジスタ１２と異なる。さらに、絶縁体５２０を有さない点が、図１７Ａ、図１７Ｂに示すトランジスタ１２と異なる。
　図１８Ａ、図１８Ｂに示すトランジスタ１２は、絶縁体５１２上に絶縁体４０２が設けられる。また、絶縁体５７４上、及び絶縁体４０２上に絶縁体４０４が設けられる。
　図１８Ａ、図１８Ｂに示すトランジスタ１２では、絶縁体５１４、絶縁体５１６、絶縁体５２２、絶縁体５２４、絶縁体５４４、絶縁体５８０、及び絶縁体５７４がパターニングされており、絶縁体４０４がこれらを覆う構造になっている。つまり、絶縁体４０４は、絶縁体５７４の上面、絶縁体５７４の側面、絶縁体５８０の側面、絶縁体５４４の側面、絶縁体５２４の側面、絶縁体５２２の側面、絶縁体５１６の側面、絶縁体５１４の側面、絶縁体４０２の上面とそれぞれ接する。これにより、酸化物５３０等は、絶縁体４０４と絶縁体４０２によって外部から隔離される。
　絶縁体４０２及び絶縁体４０４は、水素（例えば、水素原子、水素分子などの少なくとも一）又は水分子の拡散を抑制する機能が高いことが好ましい。例えば、絶縁体４０２及び絶縁体４０４として、水素バリア性が高い材料である、窒化シリコン又は窒化酸化シリコンを用いることが好ましい。これにより、酸化物５３０に水素等が拡散することを抑制することができるので、トランジスタ１２の特性が低下することを抑制することができる。よって、本発明の一態様の半導体装置の信頼性を高めることができる。
　絶縁体５５２は、絶縁体５８１、絶縁体４０４、絶縁体５７４、絶縁体５８０、及び絶縁体５４４に接して設けられる。絶縁体５５２は、水素又は水分子の拡散を抑制する機能を有することが好ましい。たとえば、絶縁体５５２として、水素バリア性が高い材料である、窒化シリコン、酸化アルミニウム、又は窒化酸化シリコン等の絶縁体を用いることが好ましい。特に、窒化シリコンは水素バリア性が高い材料であるので、絶縁体５５２として用いると好適である。絶縁体５５２として水素バリア性が高い材料を用いることにより、水又は水素等の不純物が、絶縁体５８０等から導電体５４０ａ及び導電体５４０ｂを通じて酸化物５３０に拡散することを抑制することができる。また、絶縁体５８０に含まれる酸素が導電体５４０ａ及び導電体５４０ｂに吸収されることを抑制することができる。以上により、本発明の一態様の半導体装置の信頼性を高めることができる。
　図１９は、トランジスタ１２及びトランジスタ１３を図１８Ａ、図１８Ｂに示す構成とした場合における、半導体装置の構成例を示す断面図である。導電体５４６の側面に、絶縁体５５２が設けられている。
　本実施の形態は、他の実施の形態等に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態３）
　本実施の形態では、上記の実施の形態で説明したＯＳトランジスタに用いることができる金属酸化物であるＣＡＣ−ＯＳ、及びＣＡＡＣ−ＯＳの構成について説明する。なお、本明細書等において、ＣＡＣは機能、又は材料の構成の一例を表し、ＣＡＡＣは結晶構造の一例を表す。
＜金属酸化物の構成＞
　ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（又はホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
　また、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
　また、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
　また、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
　すなわち、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ　ｃｏｍｐｏｓｉｔｅ）、又は金属マトリックス複合材（ｍｅｔａｌ　ｍａｔｒｉｘ　ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
＜金属酸化物の構造＞
　酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ　ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）及び非晶質酸化物半導体等がある。
　ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
　ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、及び七角形等の格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化すること等によって、歪みを許容することができるためと考えられる。
　また、ＣＡＡＣ−ＯＳは、インジウム、及び酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、及び酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
　ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成等によって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損等）の少ない酸化物半導体ともいえる。したがって、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ−ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、ＯＳトランジスタにＣＡＡＣ−ＯＳを用いると、製造工程の自由度を広げることが可能となる。
　ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ　ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
　ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ　ＯＳは、鬆又は低密度領域を有する。即ち、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、結晶性が低い。
　酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ　ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
＜酸化物半導体を有するトランジスタ＞
　続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
　上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
　また、トランジスタには、キャリア濃度の低い酸化物半導体を用いることが好ましい。酸化物半導体膜のキャリア濃度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性又は実質的に高純度真性と言う。
　また、高純度真性又は実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
　また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
　したがって、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
＜不純物＞
　ここで、酸化物半導体中における各不純物の影響について説明する。
　酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
　また、酸化物半導体にアルカリ金属又はアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。したがって、アルカリ金属又はアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中のアルカリ金属又はアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属又はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
　また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア濃度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。したがって、該酸化物半導体において、窒素はできる限り低減されていることが好ましい、例えば、酸化物半導体中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
　また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。したがって、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
　不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
　本実施の形態は、他の実施の形態等に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態４）
　本実施の形態では、実施の形態１に記載の半導体装置１０を用いた記憶装置について説明する。
＜記憶装置＞
　図２０は、記憶装置の構成例を示すブロック図である。記憶装置３０は、周辺回路３１、およびセルアレイ５１を有する。周辺回路３１は、ローデコーダ３２、ワード線ドライバ回路３３、ビット線ドライバ回路３４、出力回路３５、コントロールロジック回路３６を有する。
　ワード線ドライバ回路３３は、配線ＷＬに電位を供給する機能を有する。ビット線ドライバ回路３４は、カラムデコーダ４１、プリチャージ回路４２、増幅回路４３、および書き込み回路４４を有する。プリチャージ回路４２は、配線ＲＬなどをプリチャージする機能を有する。増幅回路４３は、配線ＲＬから読み出されたデータ信号を増幅する機能を有する。なお、配線ＷＷＬ、配線ＲＷＬ、配線ＳＬ、配線ＢＬ、および配線ＲＬは、上記実施の形態１で説明したように、セルアレイ５１が有するメモリセルとして機能する半導体装置１０に接続されている配線である。増幅されたデータ信号は、出力回路３５を介して、デジタルのデータ信号ＲＤＡＴＡとして記憶装置３０の外部に出力される。
　記憶装置３０には、外部から電源電圧として低電源電圧（ＶＳＳ）、周辺回路３１用の高電源電圧（ＶＤＤ）、セルアレイ５１用の高電源電圧（ＶＩＬ）が供給される。
　また、記憶装置３０には、制御信号（ＣＥ、ＷＥ、ＲＥ）、アドレス信号ＡＤＤＲ、データ信号ＷＤＡＴＡが外部から入力される。アドレス信号ＡＤＤＲは、ローデコーダ３２およびカラムデコーダ４１に入力され、ＷＤＡＴＡは書き込み回路４４に入力される。
　コントロールロジック回路３６は、外部からの入力信号（ＣＥ、ＷＥ、ＲＥ）を処理して、ローデコーダ３２、カラムデコーダ４１の制御信号を生成する。ＣＥは、チップイネーブル信号であり、ＷＥは、書き込みイネーブル信号であり、ＲＥは、読み出しイネーブル信号である。コントロールロジック回路３６が処理する信号は、これに限定されるものではなく、必要に応じて、他の制御信号を入力すればよい。
　なお、上述の各回路あるいは各信号は、必要に応じて、適宜、取捨することができる。
　セルアレイ５１を構成するトランジスタにＯＳトランジスタを適用することができる。また、周辺回路３１を構成するトランジスタにＯＳトランジスタを適用することができる。セルアレイ５１と周辺回路３１を、ＯＳトランジスタを用いて形成することで、セルアレイ５１と周辺回路３１を、同一の製造工程で作製することが可能になり、製造コストを低く抑えることができる。
〔セルアレイの構成例〕
　図２１にセルアレイ５１の詳細を記載する。セルアレイ５１は、一列にｍ（ｍは１以上の整数である。）個、一行にｎ（ｎは１以上の整数である。）個、計ｍ×ｎ個のメモリセルとして機能する半導体装置１０を有し、半導体装置１０は、図１０、図１２、及び図１４で例示したように、行列状に配置されている。図２１では、半導体装置１０のアドレスも併せて表記しており、［１，１］、［ｍ，１］、［ｉ，ｊ］、［１，ｎ］、［ｍ，ｎ］（ｉは、１以上ｍ以下の整数であり、ｊは、１以上ｎ以下の整数である。）のアドレスに位置している半導体装置１０を図示している。なお、セルアレイ５１とワード線ドライバ回路３３とを接続している配線の数は、半導体装置１０の構成、一列中に含まれる半導体装置１０の数などによって決まる。また、セルアレイ５１とビット線ドライバ回路３４とを接続している配線の数は、半導体装置１０の構成、一行中に含まれる半導体装置１０の数などによって決まる。
　半導体装置１０の構成とすることで、電荷の充電又は放電することによってデータの書き換えおよび読み出しが可能となるため、実質的に無制限回のデータの書き込みおよび読み出しが可能である。データの読み出し時において、保持した電荷を放電すること、いわゆる破壊読出しすることなくデータ読み出すことができるため、データリフレッシュに要する電荷の充電および放電の分の消費電力を低減することができる。
　また半導体装置１０の構成とすることで、データを書き戻す際に要する電荷量を低減することができる。そのため、保持した電荷を静電容量の大きい配線等に放電することなく、データを読み出すことができる。またデータの長時間の保持といった信頼性に優れた半導体装置とすることができる。
（実施の形態５）
　本実施の形態は、上記実施の形態に示す記憶装置などが組み込まれた電子部品および電子機器の一例を示す。
＜電子部品＞
　まず、記憶装置３００が組み込まれた電子部品の例を、図２２Ａ、図２２Ｂを用いて説明を行う。
　図２２Ａに電子部品７００および電子部品７００が実装された基板（実装基板７０４）の斜視図を示す。図２２Ａに示す電子部品７００はＩＣチップであり、リードおよび回路部を有する。電子部品７００は、例えばプリント基板７０２に実装される。このようなＩＣチップが複数組み合わされて、それぞれがプリント基板７０２上で電気的に接続されることで実装基板７０４が完成する。
　電子部品７００の回路部として、上記実施の形態に示した記憶装置３０が設けられている。図２２Ａでは、電子部品７００のパッケージにＱＦＰ（Ｑｕａｄ　Ｆｌａｔ　Ｐａｃｋａｇｅ）を適用しているが、パッケージの態様はこれに限定されない。記憶装置はＳｉトランジスタが設けられた層６１とＯＳトランジスタが設けられた層６２とが積層されている。
　図２２Ｂに電子部品７３０の斜視図を示す。電子部品７３０は、ＳｉＰ（Ｓｙｓｔｅｍ　ｉｎ　ｐａｃｋａｇｅ）またはＭＣＭ（Ｍｕｌｔｉ　Ｃｈｉｐ　Ｍｏｄｕｌｅ）の一例である。電子部品７３０は、パッケージ基板７３２（プリント基板）上にインターポーザ７３１が設けられ、インターポーザ７３１上に半導体装置７３５、および複数の記憶装置３０が設けられている。
　電子部品７３０では、記憶装置３０を広帯域メモリ（ＨＢＭ：Ｈｉｇｈ　Ｂａｎｄｗｉｄｔｈ　Ｍｅｍｏｒｙ）として用いる例を示している。また、半導体装置７３５には、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）、ＧＰＵ（Ｇｒａｐｈｉｃ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）などの集積回路（半導体装置）を用いることができる。
　パッケージ基板７３２は、セラミック基板、プラスチック基板、またはガラスエポキシ基板などを用いることができる。インターポーザ７３１には、シリコンインターポーザ、樹脂インターポーザなどを用いることができる。
　インターポーザ７３１は、複数の配線を有し、端子ピッチの異なる複数の集積回路を電気的に接続する機能を有する。複数の配線は、単層または多層で設けられる。また、インターポーザ７３１は、インターポーザ７３１上に設けられた集積回路をパッケージ基板７３２に設けられた電極と電気的に接続する機能を有する。これらのことから、インターポーザを「再配線基板」または「中間基板」と呼ぶ場合がある。また、インターポーザ７３１に貫通電極を設けて、当該貫通電極を用いて集積回路とパッケージ基板７３２を電気的に接続する場合もある。また、シリコンインターポーザでは、貫通電極として、ＴＳＶ（Ｔｈｒｏｕｇｈ　Ｓｉｌｉｃｏｎ　Ｖｉａ）を用いることも出来る。
　インターポーザ７３１としてシリコンインターポーザを用いることが好ましい。シリコンインターポーザでは能動素子を設ける必要が無いため、集積回路よりも低コストで作製することができる。一方で、シリコンインターポーザの配線形成は半導体プロセスで行なうことができるため、樹脂インターポーザでは難しい微細配線の形成が容易である。
　ＨＢＭでは、広いメモリバンド幅を実現するために多くの配線を接続する必要がある。このため、ＨＢＭを実装するインターポーザには、微細かつ高密度の配線形成が求められる。よって、ＨＢＭを実装するインターポーザには、シリコンインターポーザを用いることが好ましい。
　また、シリコンインターポーザを用いたＳｉＰやＭＣＭなどでは、集積回路とインターポーザ間の膨張係数の違いによる信頼性の低下が生じにくい。また、シリコンインターポーザは表面の平坦性が高いため、シリコンインターポーザ上に設ける集積回路とシリコンインターポーザ間の接続不良が生じにくい。特に、インターポーザ上に複数の集積回路を横に並べて配置する２．５Ｄパッケージ（２．５次元実装）では、シリコンインターポーザを用いることが好ましい。
　また、電子部品７３０と重ねてヒートシンク（放熱板）を設けてもよい。ヒートシンクを設ける場合は、インターポーザ７３１上に設ける集積回路の高さを揃えることが好ましい。例えば、本実施の形態に示す電子部品７３０では、記憶装置３０と半導体装置７３５の高さを揃えることが好ましい。
　電子部品７３０を他の基板に実装するため、パッケージ基板７３２の底部に電極７３３を設けてもよい。図２２Ｂでは、電極７３３を半田ボールで形成する例を示している。パッケージ基板７３２の底部に半田ボールをマトリクス状に設けることで、ＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）実装を実現できる。また、電極７３３を導電性のピンで形成してもよい。パッケージ基板７３２の底部に導電性のピンをマトリクス状に設けることで、ＰＧＡ（Ｐｉｎ　Ｇｒｉｄ　Ａｒｒａｙ）実装を実現できる。
　電子部品７３０は、ＢＧＡおよびＰＧＡに限らず様々な実装方法を用いて他の基板に実装することができる。例えば、ＳＰＧＡ（Ｓｔａｇｇｅｒｅｄ　Ｐｉｎ　Ｇｒｉｄ　Ａｒｒａｙ）、ＬＧＡ（Ｌａｎｄ　Ｇｒｉｄ　Ａｒｒａｙ）、ＱＦＰ（Ｑｕａｄ　Ｆｌａｔ　Ｐａｃｋａｇｅ）、ＱＦＪ（Ｑｕａｄ　Ｆｌａｔ　Ｊ−ｌｅａｄｅｄ　ｐａｃｋａｇｅ）、またはＱＦＮ（Ｑｕａｄ　Ｆｌａｔ　Ｎｏｎ−ｌｅａｄｅｄ　ｐａｃｋａｇｅ）などの実装方法を用いることができる。
＜電子機器＞
　次に、上記電子部品を備えた電子機器の例について図２３を用いて説明を行う。
　ロボット７１００は、照度センサ、マイクロフォン、カメラ、スピーカ、ディスプレイ、各種センサ（赤外線センサ、超音波センサ、加速度センサ、ピエゾセンサ、光センサ、ジャイロセンサなど）、および移動機構などを備える。電子部品７３０はプロセッサなどを有し、これら周辺機器を制御する機能を有する。例えば、電子部品７００はセンサで取得されたデータを記憶する機能を有する。
　マイクロフォンは、使用者の音声および環境音などの音響信号を検知する機能を有する。また、スピーカは、音声および警告音などのオーディオ信号を発する機能を有する。ロボット７１００は、マイクロフォンを介して入力されたオーディオ信号を解析し、必要なオーディオ信号をスピーカから発することができる。ロボット７１００において、は、マイクロフォン、およびスピーカを用いて、使用者とコミュニケーションをとることが可能である。
　カメラは、ロボット７１００の周囲を撮像する機能を有する。また、ロボット７１００は、移動機構を用いて移動する機能を有する。ロボット７１００は、カメラを用いて周囲の画像を撮像し、画像を解析して移動する際の障害物の有無などを察知することができる。
　飛行体７１２０は、プロペラ、カメラ、およびバッテリなどを有し、自律して飛行する機能を有する。電子部品７３０はこれら周辺機器を制御する機能を有する。
　例えば、カメラで撮影した画像データは、電子部品７００に記憶される。電子部品７３０は、画像データを解析し、移動する際の障害物の有無などを察知することができる。また、電子部品７３０によってバッテリの蓄電容量の変化から、バッテリ残量を推定することができる。
　掃除ロボット７１４０は、上面に配置されたディスプレイ、側面に配置された複数のカメラ、ブラシ、操作ボタン、各種センサなどを有する。図示されていないが、掃除ロボット７１４０には、タイヤ、吸い込み口等が備えられている。掃除ロボット７１４０は自走し、ゴミを検知し、下面に設けられた吸い込み口からゴミを吸引することができる。
　例えば、電子部品７３０は、カメラが撮影した画像を解析し、壁、家具または段差などの障害物の有無を判断することができる。また、画像解析により、配線などブラシに絡まりそうな物体を検知した場合は、ブラシの回転を止めることができる。
　自動車７１６０は、エンジン、タイヤ、ブレーキ、操舵装置、カメラなどを有する。例えば、電子部品７３０は、ナビゲーション情報、速度、エンジンの状態、ギアの選択状態、ブレーキの使用頻度などのデータに基づいて、自動車７１６０の走行状態を最適化するための制御を行う。例えば、カメラで撮影した画像データは電子部品７００に記憶される。
　電子部品７００および／または電子部品７３０は、ＴＶ装置７２００（テレビジョン受像装置）、スマートフォン７２１０、ＰＣ（パーソナルコンピュータ）７２２０、７２３０、ゲーム機７２４０、ゲーム機７２６０等に組み込むことができる。
　例えば、ＴＶ装置７２００に内蔵された電子部品７３０は画像エンジンとして機能させることができる。例えば、電子部品７３０は、ノイズ除去、解像度アップコンバージョンなどの画像処理を行う。
　スマートフォン７２１０は、携帯情報端末の一例である。スマートフォン７２１０は、マイクロフォン、カメラ、スピーカ、各種センサ、および表示部を有する。電子部品７３０によってこれら周辺機器が制御される。
　ＰＣ７２２０、ＰＣ７２３０はそれぞれノート型ＰＣ、据え置き型ＰＣの例である。ＰＣ７２３０には、キーボード７２３２、およびモニタ装置７２３３が無線または有線により接続可能である。ゲーム機７２４０は携帯型ゲーム機の例である。ゲーム機７２６０は据え置き型ゲーム機の例である。ゲーム機７２６０には、無線または有線でコントローラ７２６２が接続されている。コントローラ７２６２に、電子部品７００および／または電子部品７３０を組み込むこともできる。
　本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
（本明細書等の記載に関する付記）
　以上の実施の形態、及び実施の形態における各構成の説明について、以下に付記する。
　各実施の形態に示す構成は、他の実施の形態あるいは実施例に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場合は、構成例を適宜組み合わせることが可能である。
　なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うことが出来る。
　なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
　なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることが出来る。
　また本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立したブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわたって一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。
　また、図面において、大きさ、層の厚さ、又は領域は、説明の便宜上任意の大きさに示したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期すために模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
　また、図面等において図示する構成要素の位置関係は、相対的である。従って、図面を参照して構成要素を説明する場合、位置関係を示す「上に」、「下に」等の語句は便宜的に用いられる場合がある。構成要素の位置関係は、本明細書の記載内容に限定されず、状況に応じて適切に言い換えることができる。
　本明細書等において、トランジスタの接続関係を説明する際、「ソース又はドレインの一方」（又は第１電極、又は第１端子）、ソースとドレインとの他方を「ソース又はドレインの他方」（又は第２電極、又は第２端子）という表記を用いる。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。
　また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
　また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電圧（接地電圧）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。
　また本明細書等において、ノードは、回路構成やデバイス構造等に応じて、端子、配線、電極、導電層、導電体、不純物領域等と言い換えることが可能である。また、端子、配線等をノードと言い換えることが可能である。
　本明細書等において、ＡとＢとが接続されている、とは、ＡとＢとが電気的に接続されているものをいう。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間で対象物（スイッチ、トランジスタ素子、またはダイオード等の素子、あるいは当該素子および配線を含む回路等を指す）が存在する場合にＡとＢとの電気信号の伝達が可能である接続をいう。なおＡとＢとが電気的に接続されている場合には、ＡとＢとが直接接続されている場合を含む。ここで、ＡとＢとが直接接続されているとは、上記対象物を介することなく、ＡとＢとの間で配線（または電極）等を介してＡとＢとの電気信号の伝達が可能である接続をいう。換言すれば、直接接続とは、等価回路で表した際に同じ回路図として見なせる接続をいう。
　本明細書等において、スイッチとは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。または、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。
　本明細書等において、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲートとが重なる領域、またはチャネルが形成される領域における、ソースとドレインとの間の距離をいう。
　本明細書等において、チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。
　なお本明細書等において、「膜」、「層」などの語句は、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
　ＢＬ＿１：配線、ＭＮ１：ノード、ＭＮ２：ノード、ＲＬ＿１：配線、ＲＷＬ＿１：配線、ＳＬ＿１：配線、ＳＬ＿２：配線、Ｔ１：期間、Ｔ２：期間、Ｔ３：期間、Ｔ４：期間、Ｔ５：期間、Ｔ６：期間、Ｔ７：期間、Ｔ８：期間、Ｔ９：期間、ＷＷＬ＿１：配線、ＷＷＬ＿２：配線、１０：半導体装置、１０＿１：半導体装置、１０＿４：半導体装置、１０Ａ：半導体装置、１０Ｂ：半導体装置、１０Ｃ：半導体装置、１０Ｄ：半導体装置、１０Ｅ：半導体装置、１０Ｆ：半導体装置、１０Ｇ：半導体装置、１１：トランジスタ、１１Ａ：トランジスタ、１１Ｂ：トランジスタ、１１Ｃ：トランジスタ、１１Ｄ：トランジスタ、１１Ｅ：トランジスタ、１１Ｆ：トランジスタ、１１Ｇ：トランジスタ、１２：トランジスタ、１２Ａ：トランジスタ、１２Ｂ：トランジスタ、１２Ｃ：トランジスタ、１２Ｄ：トランジスタ、１２Ｅ：トランジスタ、１２Ｆ：トランジスタ、１２Ｇ：トランジスタ、１３：トランジスタ、１３Ａ：トランジスタ、１３Ｂ：トランジスタ、１３Ｃ：トランジスタ、１３Ｄ：トランジスタ、１３Ｅ：トランジスタ、１３Ｇ：トランジスタ、１４：キャパシタ、１５：電荷保持回路、３０：記憶装置、３１：周辺回路、３２：ローデコーダ、３３：ワード線ドライバ回路、３４：ビット線ドライバ回路、３５：出力回路、３６：コントロールロジック回路、４１：カラムデコーダ、４２：プリチャージ回路、４３：増幅回路、４４：回路、５１：セルアレイ、６１：層、６２：層、３００：記憶装置、３１１：基板、３１３：半導体領域、３１４ａ：低抵抗領域、３１４ｂ：低抵抗領域、３１５：絶縁体、３１６：導電体、３２０：絶縁体、３２２：絶縁体、３２４：絶縁体、３２６：絶縁体、３２８：導電体、３３０：導電体、３５０：絶縁体、３５２：絶縁体、３５４：絶縁体、３５６：導電体、３６０：絶縁体、３６２：絶縁体、３６４：絶縁体、３６６：導電体、３７０：絶縁体、３７２：絶縁体、３７４：絶縁体、３７６：導電体、３８０：絶縁体、３８２：絶縁体、３８４：絶縁体、３８６：導電体、４０２：絶縁体、４０４：絶縁体、５０３：導電体、５０３ａ：導電体、５０３ｂ：導電体、５１０：絶縁体、５１２：絶縁体、５１４：絶縁体、５１６：絶縁体、５１８：導電体、５２０：絶縁体、５２２：絶縁体、５２４：絶縁体、５３０：酸化物、５３０ａ：酸化物、５３０ｂ：酸化物、５３０ｃ：酸化物、５４０ａ：導電体、５４０ｂ：導電体、５４２：導電体、５４２ａ：導電体、５４２ｂ：導電体、５４３ａ：領域、５４３ｂ：領域、５４４：絶縁体、５４６：導電体、５４８：導電体、５５０：絶縁体、５５２：絶縁体、５６０：導電体、５６０ａ：導電体、５６０ｂ：導電体、５７４：絶縁体、５８０：絶縁体、５８１：絶縁体、５８２：絶縁体、５８６：絶縁体、６１０：導電体、６１２：導電体、６２０：導電体、６３０：絶縁体、６４０：絶縁体、７００：電子部品、７０２：プリント基板、７０４：実装基板、７３０：電子部品、７３１：インターポーザ、７３２：パッケージ基板、７３３：電極、７３５：半導体装置、７１００：ロボット、７１２０：飛行体、７１４０：掃除ロボット、７１６０：自動車、７２００：ＴＶ装置、７２１０：スマートフォン、７２２０：ＰＣ、７２３０：ＰＣ、７２３２：キーボード、７２３３：モニタ装置、７２４０：ゲーム機、７２６０：ゲーム機、７２６２：コントローラ

Claims (6)

  1. 　ソース又はドレインの一方が、データを読み出すための第１配線に電気的に接続された第１トランジスタと、
    　ソース又はドレインの一方が、前記第１トランジスタのゲートに電気的に接続され、ソース又はドレインの他方が前記データを書き込むための第２配線に電気的に接続された第２トランジスタと、
    　ソース又はドレインの一方が、前記第１トランジスタのゲートに電気的に接続され、ソース又はドレインの他方が前記データに応じた電荷を保持するためのキャパシタに電気的に接続された第３トランジスタと、を有し、
    　前記第３トランジスタは、チャネル形成領域に金属酸化物を有する、半導体装置。
  2. 　請求項１において、
    　前記第２トランジスタは、チャネル形成領域に金属酸化物を有する、半導体装置。
  3. 　請求項１または２において、
    　前記第１トランジスタは、チャネル形成領域にシリコンを有する、半導体装置。
  4. 　請求項１乃至３のいずれか一において、
    　前記第１配線は、前記第２配線と同じ配線である半導体装置。
  5. 　請求項１乃至４のいずれか一に記載の半導体装置と、筐体と、を有する電子機器。
  6. 　請求項１乃至４のいずれか一に記載の半導体装置の動作方法であり、
    　前記第２トランジスタおよび前記第３トランジスタを導通状態とするデータ書き込み動作と、
    　前記第３トランジスタを非導通状態とするデータ保持動作と、
    　前記第２のトランジスタを非導通状態とし、且つ前記第３のトランジスタを導通状態とするデータ読み出し動作と、を含む半導体装置の動作方法。
PCT/IB2019/059955 2018-12-21 2019-11-20 半導体装置、及びその動作方法、並びに電子機器 Ceased WO2020128676A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020560634A JP7344904B2 (ja) 2018-12-21 2019-11-20 半導体装置
US17/298,964 US11996132B2 (en) 2018-12-21 2019-11-20 Three transistor semiconductor device with metal oxide channel region, operation method thereof, and electronic device
JP2023142768A JP2023160913A (ja) 2018-12-21 2023-09-04 半導体装置
JP2025057862A JP2025098235A (ja) 2018-12-21 2025-03-31 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018239486 2018-12-21
JP2018-239486 2018-12-21

Publications (1)

Publication Number Publication Date
WO2020128676A1 true WO2020128676A1 (ja) 2020-06-25

Family

ID=71102573

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2019/059955 Ceased WO2020128676A1 (ja) 2018-12-21 2019-11-20 半導体装置、及びその動作方法、並びに電子機器

Country Status (3)

Country Link
US (1) US11996132B2 (ja)
JP (3) JP7344904B2 (ja)
WO (1) WO2020128676A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12156410B2 (en) 2019-08-09 2024-11-26 Semiconductor Energy Laboratory Co., Ltd. Memory device
CN116368602A (zh) 2020-10-02 2023-06-30 株式会社半导体能源研究所 半导体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115335A (ja) * 2005-10-20 2007-05-10 Sony Corp 半導体メモリ装置
JP2012256818A (ja) * 2010-08-16 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013235644A (ja) * 2012-04-12 2013-11-21 Semiconductor Energy Lab Co Ltd 記憶回路、記憶装置及び電子機器
JP2015018594A (ja) * 2013-06-13 2015-01-29 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6198652B1 (en) 1998-04-13 2001-03-06 Kabushiki Kaisha Toshiba Non-volatile semiconductor integrated memory device
JP3735855B2 (ja) 2000-02-17 2006-01-18 日本電気株式会社 半導体集積回路装置およびその駆動方法
US7088606B2 (en) 2004-03-10 2006-08-08 Altera Corporation Dynamic RAM storage techniques
TWI353063B (en) 2007-07-27 2011-11-21 Au Optronics Corp Photo detector and method for fabricating the same
KR101412761B1 (ko) 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101591613B1 (ko) 2009-10-21 2016-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101939712B1 (ko) 2009-10-29 2019-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101829074B1 (ko) 2009-10-29 2018-02-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101752518B1 (ko) 2009-10-30 2017-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011052367A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102612749B (zh) 2009-11-06 2015-04-01 株式会社半导体能源研究所 半导体器件
KR101662359B1 (ko) 2009-11-24 2016-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 메모리 셀을 포함하는 반도체 장치
KR101861991B1 (ko) 2010-01-20 2018-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 신호 처리 회로 및 신호 처리 회로를 구동하기 위한 방법
KR101859361B1 (ko) 2010-07-16 2018-05-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9208826B2 (en) 2012-03-30 2015-12-08 Sharp Kabushiki Kaisha Semiconductor storage device with two control lines
US9349418B2 (en) * 2013-12-27 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115335A (ja) * 2005-10-20 2007-05-10 Sony Corp 半導体メモリ装置
JP2012256818A (ja) * 2010-08-16 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013235644A (ja) * 2012-04-12 2013-11-21 Semiconductor Energy Lab Co Ltd 記憶回路、記憶装置及び電子機器
JP2015018594A (ja) * 2013-06-13 2015-01-29 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
US20210312970A1 (en) 2021-10-07
JPWO2020128676A1 (ja) 2020-06-25
US11996132B2 (en) 2024-05-28
JP2023160913A (ja) 2023-11-02
JP2025098235A (ja) 2025-07-01
JP7344904B2 (ja) 2023-09-14

Similar Documents

Publication Publication Date Title
JP7615370B2 (ja) 半導体装置
JP7702530B2 (ja) 半導体装置
CN113330554B (zh) 存储装置
JP7160894B2 (ja) 記憶装置
CN113330552A (zh) 半导体装置及包括该半导体装置的电子设备
JP7615365B2 (ja) 半導体装置
JP2025098235A (ja) 半導体装置
CN113748463A (zh) 半导体装置
JPWO2019025911A1 (ja) 半導体装置、および半導体装置の作製方法
JP7467430B2 (ja) 記憶装置
KR20210130734A (ko) 오류 검출 기능을 가지는 기억 장치, 반도체 장치, 및 전자 기기
CN119234309A (zh) 半导体装置
WO2026009118A1 (ja) 記憶装置
CN121773473A (zh) 半导体装置
CN121444168A (zh) 半导体装置
CN121753100A (zh) 存储装置
WO2020136470A1 (ja) 半導体装置
WO2020079539A1 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19899858

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020560634

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19899858

Country of ref document: EP

Kind code of ref document: A1