WO2020124675A1 - 数据传输方法及装置 - Google Patents

数据传输方法及装置 Download PDF

Info

Publication number
WO2020124675A1
WO2020124675A1 PCT/CN2018/124921 CN2018124921W WO2020124675A1 WO 2020124675 A1 WO2020124675 A1 WO 2020124675A1 CN 2018124921 W CN2018124921 W CN 2018124921W WO 2020124675 A1 WO2020124675 A1 WO 2020124675A1
Authority
WO
WIPO (PCT)
Prior art keywords
scrambling code
bit
bit set
code sequence
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2018/124921
Other languages
English (en)
French (fr)
Inventor
王拂依
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Publication of WO2020124675A1 publication Critical patent/WO2020124675A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H04L1/0042—Encoding specially adapted to other signal generation operation, e.g. in order to reduce transmit distortions, jitter, or to improve signal shape
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end

Definitions

  • the present invention relates to the field of data transmission, and in particular, to a data transmission method and device.
  • LCD Liquid Crystal Display
  • OLED Organic Light Emitting Display
  • the liquid crystal display device usually includes a liquid crystal display panel and a backlight module (backlight module), the working principle of the liquid crystal display panel is to place liquid crystal molecules in two parallel glass substrates, the voltage is applied between the two glass substrates To control the liquid crystal molecules to change direction, refract the light from the backlight module to produce a picture.
  • backlight module backlight module
  • the light-emitting principle of the OLED display panel is that semiconductor materials and organic light-emitting materials are driven by an electric field, which causes light emission due to injection and recombination of overloaded carriers.
  • the OLED display surface generally uses ITO pixel electrodes and metal electrodes as the anode and cathode of the device, respectively. Under a certain voltage drive, electrons and holes are injected from the cathode and anode into the electron transport layer and hole transport layer, respectively. The holes migrate to the light-emitting layer through the electron-transport layer and the hole-transport layer, and meet in the light-emitting layer to form excitons and excite the light-emitting molecules, which emit visible light after radiation relaxation.
  • serial data transmission the transmitted data is encoded into a clock frequency component
  • the code stream enables the receiving end to extract clock synchronization information from the code stream, and the clock synchronization information can ensure that the receiving end reproduces the original data from the received signal according to the correct timing.
  • a long continuous same logical value continuous 0 or continuous 1 often appears in the transmitted code stream.
  • An object of the present invention is to provide a data transmission method, which can improve the accuracy of data transmission, improve the efficiency of data transmission, and reduce signal energy and electromagnetic interference.
  • the object of the present invention is also to provide a data transmission device, which can improve the accuracy of data transmission, improve data transmission efficiency, and reduce signal energy and electromagnetic interference.
  • the present invention provides a data transmission method, including the following steps:
  • Step S1 Obtain the previous scrambling code sequence of the current scrambling code sequence to be generated, and generate the current scrambling code sequence according to the previous scrambling code sequence;
  • each scrambling code sequence includes multiple bits, where N bits belong to the first bit set, N bits belong to the second bit set, X bits belong to the third bit set, and Y bits belong to the characteristic bit Set, Z bits belong to the scrambling code bit set, and the third bit set includes all other bits in the scrambling code sequence except the first bit set, the first bit set and the second bit set have an intersection, the feature
  • the bit set and the scrambling code bit set are a subset of the first bit set, and N, X, Y, and Z are positive integers greater than 1;
  • Each bit in the first bit set of the current scrambling code sequence is correspondingly assigned by each bit in the second bit set of the previous scrambling code sequence, and each bit in the third bit set of the current scrambling code sequence is determined by Each bit in the feature bit set in the previous scrambling code sequence is assigned after a preset logical operation;
  • Step S2 Scrambling the original data using the scrambling code bit set in the current scrambling code sequence to obtain scrambling code data, and sending the scrambling code data.
  • the data transmission method further includes step S3: receiving the scrambling code data, and descrambling the scrambling code data using the scrambling code bit set in the current scrambling code sequence to obtain original data.
  • Each scrambling code sequence includes 16 bits arranged in sequence
  • the first, third and twelfth bits belong to the third set; [0018] The 0th, 2nd, 11th and 15th bits belong to the feature bit set;
  • Bits 4 to 11 belong to the scrambling code bit set.
  • step S1 the respective bits in the second bit set of the previous scrambling code sequence are assigned corresponding values to obtain the bits in the first bit set of the current scrambling code sequence:
  • tt[i,jl] represents the j-1th bit of the i-th scrambling code sequence
  • tt[il,j] represents the j-th bit of the i-1th scrambling code sequence
  • i is a positive integer
  • j is 1, 3, 4, 5, 6, 7, 8, 9, 10, 12, 13, 14 or 15;
  • tt[i,m] tt[i-1, 15]®tt[i-1, m-1];
  • tt[i,m] represents the m-th bit of the i-th scrambling code sequence
  • m is 1, 3, or 12
  • ⁇ represents the exclusive OR logic operation
  • step S2 the scrambling code bit set in the current scrambling code sequence is used to scramble the data of the current scrambling code to obtain the current scrambling code data:
  • Dout[i,k] is the k-th bit in the i-th scrambling code data
  • Din[i,k] is the k-th bit in the i-th original data
  • tt [u ik] is the i-th scramble Bit 11-k of the code sequence
  • e represents an exclusive OR logical operation
  • i is a positive integer
  • k is 0, 1, 2, 3, 4, 5, 6, or 7.
  • the present invention also provides a data transmission device, including: a generation module and a scrambling module connected to the generation module;
  • the generating module is configured to obtain a previous scrambling code sequence of the current scrambling code sequence to be generated, and generate a current scrambling code sequence according to the previous scrambling code sequence;
  • each scrambling code sequence includes multiple bits, where N bits belong to the first bit set, N bits belong to the second bit set, X bits belong to the third bit set, and Y bits belong to the characteristic bit Set, Z bits belong to the scrambling code bit set, and the third bit set includes all other bits in the scrambling code sequence except the first bit set, the first bit set and the second bit set have an intersection, the feature
  • the bit set and the scrambling code bit set are a subset of the first bit set, N, X, Y and Z Are positive integers greater than 1;
  • Each bit in the first bit set of the current scrambling code sequence is obtained by correspondingly assigning each bit in the second bit set of the previous scrambling code sequence, and each bit in the third bit set of the current scrambling code sequence is determined by Each bit in the feature bit set in the previous scrambling code sequence is assigned after a preset logical operation;
  • the scrambling module is configured to scramble the original data to obtain the scrambling code data using the scrambling code bit set in the current scrambling code sequence, and send the scrambling code data.
  • the data transmission device further includes: a receiving module connected to the scrambling module, the receiving module is configured to receive the scrambling code data, and use the scrambling code bit set in the current scrambling code sequence to scramble the scrambling code The data is descrambled to obtain the original data.
  • Each scrambling code sequence includes 16 bits arranged in sequence
  • the first, third and twelfth bits belong to the third set
  • the 0th, 2nd, 11th and 15th bits belong to the characteristic bit set
  • Bits 4 to 11 belong to the scrambling code bit set.
  • the generating module obtains the corresponding bits of the first bit set of the current scrambling code sequence from the corresponding bits of the second bit set of the previous scrambling code sequence:
  • tt[i,jl] represents the j-1th bit of the i-th scrambling code sequence
  • tt[il,j] represents the j-th bit of the i-1th scrambling code sequence
  • i is a positive integer
  • j is 1, 3, 4, 5, 6, 7, 8, 9, 10, 12, 13, 14 or 15;
  • the generation module (10) The formula of each bit in the third bit set of the pre-scrambling code sequence obtained by assigning each bit in the feature bit set in the previous scrambling code sequence after a preset logical operation is: :
  • tt[i,m] tt[i-l,15] ⁇ tt[i-l,m-l];
  • tt[i,m] represents the m-th bit of the i-th scrambling code sequence
  • m is 1, 3, or 12
  • ⁇ represents the exclusive OR logic operation
  • the scrambling module uses the scrambling code bit set in the current scrambling code sequence to scramble the data of the current scrambling code to obtain the current scrambling code data:
  • Dout[i,k] Din[i,k] ⁇ tt[i,l lk] [0051] where Dout[i,k] is the k-th bit in the i-th scrambling code data, Din[i,k] is the k-th bit in the i-th original data, and tt [u ik] is the i-th scramble Bit 11-k of the code sequence, e represents an exclusive OR logical operation, i is a positive integer, and k is 0, 1, 2, 3, 4, 5, 6, or 7.
  • the present invention provides a data transmission method, including the following steps: Step S1, to obtain the current scrambling code sequence of the previous scrambling code sequence to be generated, and generated according to the previous scrambling code sequence The current scrambling code sequence; step S2, scrambling the original data using the scrambling code bit set in the current scrambling code sequence to obtain the scrambling code data, and sending the scrambling code data; wherein, the first bit of the current scrambling code sequence Each bit in the set is obtained by correspondingly assigning each bit in the second bit set of the previous scrambling code sequence, and each bit in the third bit set of the current scrambling code sequence is set by the feature bits in the previous scrambling code sequence Each bit of is assigned after a preset logical operation.
  • This method can improve the accuracy of data transmission, improve data transmission efficiency, and reduce signal energy and electromagnetic interference.
  • the invention also provides a data transmission device, which can improve the accuracy of data transmission, improve the efficiency of data transmission, and reduce the signal energy and
  • FIG. 1 is a flowchart of a data transmission method of the present invention
  • FIG. 2 is a schematic diagram of a data transmission device of the present invention.
  • FIG. 3 is a schematic diagram of step S1 to step S2 of the data transmission method of the present invention.
  • step S3 is a schematic diagram of step S3 of the data transmission method of the present invention.
  • the present invention provides a data transmission method, including the following steps:
  • Step S1 Obtain the previous scrambling code sequence of the current scrambling code sequence to be generated, and generate the current scrambling code sequence according to the previous scrambling code sequence;
  • each scrambling code sequence includes multiple bits, where N bits belong to the first bit set, N bits belong to the second bit set, X bits belong to the third bit set, and Y bits belong to the characteristic bit Set, Z bits belong to the scrambling code bit set, and the third bit set includes all other bits in the scrambling code sequence except the first bit set, the first bit set and the second bit set have an intersection, the feature
  • the bit set and the scrambling code bit set are a subset of the first bit set, and N, X, Y, and Z are positive integers greater than 1;
  • Each bit in the first bit set of the current scrambling code sequence is correspondingly assigned by each bit in the second bit set of the previous scrambling code sequence, and each bit in the third bit set of the current scrambling code sequence is determined by Each bit in the feature bit set in the previous scrambling code sequence is assigned after a preset logical operation.
  • Step S2 Scrambling the original data using the scrambling code bit set in the current scrambling code sequence to obtain scrambling code data, and sending the scrambling code data.
  • the original data is divided into multiple groups with the same number of bits during transmission (for example, the 8 bits shown in FIGS. 3 and 4 are a group), each group is a codeword, and the step S2
  • the scrambling of the original data in S2 actually refers to scrambling the current codeword in the original data.
  • the specific scrambling action can be completed by a linear feedback shift register (LFSR).
  • LFSR linear feedback shift register
  • step S1 is repeated to obtain the latter scrambling code sequence using the current scrambling code sequence, and the latter scrambling code sequence can be used to scramble the next codeword of the original data .
  • the present invention also sets the first scrambling code sequence as a preset initial Scrambling code sequence, so that the cycle can start, the initial value of the scrambling code sequence is determined by the generator polynomial of the LFSR, in this polynomial, the coefficients of the bits corresponding to all items whose coefficients are not 0 are the same, and the logic values of the remaining bits are the same, And the logical values of the two are opposite.
  • the obtained scrambling code sequences are connected in sequence to form a long Sequence of cycles.
  • the number of bits of a single scrambling code sequence is n, and the corresponding long period is 211-1.
  • the data transmission method of the present invention further includes step S3: receiving the scrambling code data, and descrambling the scrambling code data using the scrambling code bit set in the current scrambling code sequence to obtain the original data.
  • the scrambling code and the descrambling appear in pairs, where the scrambling code is opposite to the descrambling input and output, the scrambling code output is the descrambling input, and the scrambling code input The output for descrambling.
  • the present invention uses the previous scrambling code sequence to obtain the current scrambling code sequence, and each bit in the first bit set of the current scrambling code sequence is correspondingly assigned by each bit in the second bit set of the previous scrambling code sequence.
  • Each bit in the third bit set of the current scrambling code sequence is obtained by assigning each bit in the feature bit set in the previous scrambling code sequence after a preset logical operation; then using the predetermined in the current scrambling code sequence The bit set scrambles the original data to obtain the scrambled code data.
  • the above steps are executed cyclically, which can improve the balance of the scrambled code sequence, that is, the number of "0" and "1" are relatively balanced, and the scrambled code data after scrambling
  • the probability of quality that is, the number of consecutive identical logical values is greater than a preset threshold
  • white noise signals which reduces the bit error rate and reduces electromagnetic interference during transmission.
  • each scrambling code sequence includes 16 bits arranged in sequence, N equals 13, X equals 3, Y equals 4, Z equals 8, specifically:
  • the first, third and twelfth bits belong to the third set
  • Bits 4 to 11 belong to the scrambling code bit set.
  • the scrambling code bit set is a subset of the first bit set, so that the scrambling code bit set used for each actual scrambling is obtained by direct assignment, which can guarantee the scrambling Disturbance balance.
  • the generator polynomial G(x) of the LFSR is X 16 +X 12 +X 3 +X+1, where the first term X I * represents the single scrambling sequence The number of bits is 16, and the corresponding first scrambling code sequence is:
  • each bit in the second bit set of the previous scrambling code sequence is correspondingly assigned to obtain each bit in the first bit set of the current scrambling code sequence.
  • the formula for bits is:
  • tt[yi] represents the ji-th bit of the i-th scrambling code sequence
  • tt[ii,j] represents the j-th bit of the ii-th scrambling code sequence
  • i is a positive integer
  • j is 1, 3, 4, 5, 6, 7, 8, 9, 10, 12, 13, 14, or 15.
  • tt[i,m] represents the mth bit of the i-th scrambling code sequence
  • tt[il,ml] represents the m-1th bit of the i-1th scrambling code sequence
  • m is 1, 3 Or 12
  • ⁇ means XOR logic operation.
  • step S2 the scrambling code bit set in the current scrambling code sequence is used to scramble the data of the current scrambling code to obtain the current scrambling code data:
  • Dout[i,k] is the k-th bit in the i-th scrambling code data
  • Din[i,k] is the k-th bit in the i-th original data
  • tt[i,ll-k] is the The 11th-kth bit of the i scrambling code sequences
  • ⁇ represents the exclusive OR logic operation
  • i is a positive integer
  • k is 0, 1, 2, 3, 4, 5, 6, or 7.
  • the scrambling code data is further encoded after scrambling.
  • the descrambling is performed after decoding at the receiving end
  • the number of identification bits is 1 bit or more, and the insertion position can be selected according to needs, for example, in the preferred embodiment of the present invention, inserting 1 identification bit at the end of scrambling code data to The scrambling code data is encoded, taking the first scrambling code sequence 11010000000010001 as an example, the "1" of the last bit is the identification bit.
  • the present invention also provides a data transmission device, including: a generation module 10 and a scrambling module 20 connected to the generation module 10; [0092]
  • the generating module 10 is configured to obtain a previous scrambling code sequence of the current scrambling code sequence to be generated, and generate a current scrambling code sequence according to the previous scrambling code sequence;
  • each scrambling code sequence includes multiple bits, where N bits belong to the first bit set, N bits belong to the second bit set, X bits belong to the third bit set, and Y bits belong to the characteristic bit Set, Z bits belong to the scrambling code bit set, and the third bit set includes all other bits in the scrambling code sequence except the first bit set, the first bit set and the
  • Each bit in the first bit set of the current scrambling code sequence is correspondingly assigned by each bit in the second bit set of the previous scrambling code sequence, and each bit in the third bit set of the current scrambling code sequence is determined by Each bit in the feature bit set in the previous scrambling code sequence is assigned after a preset logical operation;
  • the scrambling module 20 is configured to scramble the original data using the set of scrambling code bits in the current scrambling code sequence, and send the scrambling code data.
  • the original data is divided into multiple groups with the same number of bits during transmission (for example, the 8 bits shown in FIGS. 3 and 4 are a group), each group is a codeword, and the scrambling
  • the scrambling of the original data in the module 20 actually refers to scrambling the current codeword in the original data.
  • the specific data transmission device may be a linear feedback shift register (LFSR).
  • the generating module 10 works again to obtain the latter scrambling code sequence using the current scrambling code sequence, and the latter scrambling code sequence can be used to perform the next codeword of the original data. Scrambling
  • the present invention also sets the first scrambling code sequence as a preset initial Scrambling code sequence, so that the cycle can start, the initial value of the scrambling code sequence is determined by the generator polynomial of the LFSR, in this polynomial, the coefficients of the bits corresponding to all items whose coefficients are not 0 are the same, and the logic values of the remaining bits are the same, And the logical values of the two are opposite.
  • the obtained scrambling code sequences are connected in sequence to form a long-period sequence.
  • the number of bits in a single scrambling sequence is n, and the corresponding long period is 2ii-l.
  • the data transmission method of the present invention further includes a receiving module 30 connected to the scrambling module 20, the receiving module 30 is configured to receive the scrambling code data, and utilize the scrambling in the current scrambling code sequence Code set pair The scrambling code data is descrambled to obtain the original data.
  • the scrambling code and descrambling appear in pairs
  • the receiving module 30 and the scrambling module 20 may use the same circuit structure, wherein, the receiving module 30 and the scrambling module 20 The input and output of is opposite, and the output of the scrambling module 20 is the input of the receiving module 30.
  • the present invention uses the previous scrambling code sequence to obtain the current scrambling code sequence, and each bit in the first bit set of the current scrambling code sequence is obtained by correspondingly assigning each bit in the second bit set of the previous scrambling code sequence , Each bit in the third bit set of the current scrambling code sequence is obtained by assigning each bit in the feature bit set in the previous scrambling code sequence after a preset logical operation; then using the predetermined in the current scrambling code sequence The bit set scrambles the original data to obtain the scrambled code data.
  • the above steps are executed cyclically, which can improve the balance of the scrambled code sequence, that is, the number of "0" and "1" are relatively balanced, and the scrambled code data after scrambling
  • the probability of quality that is, the number of consecutive identical logical values is greater than a preset threshold
  • white noise signals which reduces the bit error rate and reduces electromagnetic interference during transmission.
  • each scrambling code sequence includes 16 bits arranged in sequence, N equals 13, X equals 3, Y equals 4, Z equals 8, specifically:
  • the first, third and twelfth bits belong to the third bit set
  • Bits 4 to 11 belong to the scrambling code bit set.
  • the scrambling code bit set is a subset of the first bit set, so that the scrambling code bit set used for each actual scrambling is obtained by direct assignment, which can guarantee the scrambling code bit set Disturbance balance.
  • the generator polynomial G(x) of the LFSR is X 16 +X 12 +X 3 +X+1, where the first term X I * represents the single scrambling code sequence The number of bits is 16, and the corresponding first scrambling code sequence is:
  • each bit in the second bit set of the previous scrambling code sequence is assigned correspondingly to obtain the first bit set of the current scrambling code sequence.
  • the formula for each bit is:
  • tt[yl] represents the j-1th bit of the i-th scrambling code sequence
  • tt[il,j] represents the jth bit of the i-1th scrambling code sequence
  • i is a positive integer
  • j is 1, 3, 4, 5, 6, 7, 8, 9, 10, 12, 13, 14 or 15.
  • tt[i,m] represents the mth bit of the i-th scrambling code sequence
  • tt[il,ml] represents the m-1th bit of the i-1th scrambling code sequence
  • m is 1, 3 Or 12
  • ⁇ means XOR logic operation.
  • the scrambling module 20 uses the scrambling code bit set in the current scrambling code sequence to scramble the data of the current scrambling code to obtain the current scrambling code data:
  • Dout[i,k] is the k-th bit in the i-th scrambling code data
  • Din[i,k] is the k-th bit in the i-th original data
  • tt[i,ll-k] is the The 11th-kth bit of the i scrambling code sequences
  • ⁇ represents the exclusive OR logic operation
  • i is a positive integer
  • k is 0, 1, 2, 3, 4, 5, 6, or 7.
  • the scrambling code data is further encoded after scrambling.
  • the descrambling is performed after decoding at the receiving end
  • an identification bit is inserted into the scrambling code data to scramble the data.
  • the number of identification bits is 1 or more, and the insertion position can be selected according to needs. For example, in the preferred embodiment of the present invention, inserting 1 identification bit at the end of the scrambling code data
  • the scrambling code data is encoded, taking the first scrambling code sequence 11010000000010001 as an example, the last bit "1" is the identification bit.
  • the present invention provides a data transmission method, including the following steps: Step S1, acquisition Generating the previous scrambling code sequence of the current scrambling code sequence, and generating the current scrambling code sequence according to the previous scrambling code sequence; Step S2, scrambling the original data using the set of scrambling code bits in the current scrambling code sequence Obtain scrambling code data, and send the scrambling code data; wherein, each bit in the first bit set of the current scrambling code sequence is correspondingly assigned by each bit in the second bit set of the previous scrambling code sequence, and the current Each bit in the third bit set of the scrambling code sequence is obtained by assigning each bit in the feature bit set in the previous scrambling code sequence after a preset logical operation.
  • This method can improve the accuracy of data transmission and improve data transmission Efficiency, and reduce the energy of the signal, reduce electromagnetic interference.
  • the present invention also provides a data transmission device, which can improve the accuracy of data transmission, improve the efficiency of data transmission, and reduce the signal energy of ⁇ , reducing electromagnetic interference.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明提供一种数据传输方法及装置。所述数据传输方法包括如下步骤：步骤S1、获取待生成的当前扰码序列的前一扰码序列，并根据所述前一扰码序列生成当前扰码序列；步骤S2、利用所述当前扰码序列中的扰码位集对原始数据进行加扰得到扰码数据，并发送所述扰码数据；其中，当前扰码序列的第一位集中的各个位由所述前一扰码序列的第二位集中的各个位对应赋值得到，所述当前扰码序列的第三位集中各个位由所述前一扰码序列中的特征位集中的各个位经过预设的逻辑运算后赋值得到的，该方法能够提升数据传输的准确率，改善数据传输效率，并降低信号能量，减少电磁干扰。

Description

数据传输方法及装置 技术领域
[0001] 本发明涉及数据传输领域， 尤其涉及一种数据传输方法及装置。
背景技术
[0002] 随着显示技术的发展， 平板显示装置因具有高画质、 省电、 机身薄及应用范围 广等优点， 而被广泛的应用于手机、 电视、 个人数字助理、 数字相机、 笔记本 电脑、 台式计算机等各种消费性电子产品， 成为显示装置中的主流。 5见有的平 面显示装置主要包括液晶显示器件 (Liquid Crystal Display， LCD) 及有机发光 二极管显示器件 (Organic Light Emitting Display， OLED) 。
[0003] 其中， 液晶显示装置通常包括液晶显示面板及背光模组 (backlight module) , 液晶显示面板的工作原理是在两片平行的玻璃基板当中放置液晶分子， 通过两 片玻璃基板之间施加电压来控制液晶分子改变方向， 将背光模组的光线折射出 来产生画面。
[0004] 而 OLED显示面板的发光原理为半导体材料和有机发光材料在电场驱动下， 通 过载流子注入和复合导致发光。 具体的， OLED显示面通常采用 ITO像素电极和 金属电极分别作为器件的阳极和阴极， 在一定电压驱动下， 电子和空穴分别从 阴极和阳极注入到电子传输层和空穴传输层， 电子和空穴分别经过电子传输层 和空穴传输层迁移到发光层， 并在发光层中相遇， 形成激子并使发光分子激发 ， 后者经过辐射弛豫而发出可见光。
[0005] 无论是液晶显示面板还 OLED显示面板其在工作过程中， 均需要传输串行数据 ， 以完成画面显示， 目前在串行数据传输中， 传输的数据被编码成包含有时钟 频率分量的码流， 使得接收端可以从码流中提取时钟同步信息， 时钟同步信息 可以保证接收端按照正确的时序从接收到的信号中再生出原始数据。 实际传输 过程中， 传输的码流中经常会出现较长的连续相同的逻辑值 (连续的 0或连续的 1) ， 这种情况会导致接收端无法提取时钟同步信息， 以至于数据恢复发生错误 ， 且传输过程中信号的功率谱能量较为集中， 信号频谱的峰值过大， 即能量过 于集中， 从而会产生电磁干扰效应。
发明概述
技术问题
[0006] 本发明的目的在于提供一种数据传输方法， 能够提升数据传输的准确率， 改善 数据传输效率， 并降低信号能量， 减少电磁干扰。
[0007] 本发明的目的还在于提供一种数据传输装置， 能够提升数据传输的准确率， 改 善数据传输效率， 并降低信号能量， 减少电磁干扰。
问题的解决方案
技术解决方案
[0008] 为实现上述目的， 本发明提供了一种数据传输方法， 包括如下步骤：
[0009] 步骤 S1、 获取待生成的当前扰码序列的前一扰码序列， 并根据所述前一扰码序 列生成当前扰码序列；
[0010] 其中， 每一扰码序列均包括多个位， 其中 N个位属于第一位集， N个位属于第 二位集， X个位属于第三位集， Y个位属于特征位集， Z个位属于扰码位集， 且 第三位集包括该扰码序列中除第一位集以外的所有其他位， 所述第一位集和第 二位集具有交集， 所述特征位集及扰码位集均为第一位集的子集， N、 X、 Y及 Z 均为大于 1的正整数；
[0011] 当前扰码序列的第一位集中的各个位由所述前一扰码序列的第二位集中的各个 位对应赋值得到， 所述当前扰码序列的第三位集中各个位由所述前一扰码序列 中的特征位集中的各个位经过预设的逻辑运算后赋值得到的；
[0012] 步骤 S2、 利用所述当前扰码序列中的扰码位集对原始数据进行加扰得到扰码数 据， 并发送所述扰码数据。
[0013] 所述数据传输方法还包括步骤 S3、 接收所述扰码数据， 并利用当前扰码序列中 的扰码位集对扰码数据进行解扰， 得到原始数据。
[0014] 每一扰码序列包括依次排列的 16个位；
[0015] 其中， 第 0位、 第 2位、 第 4至第 11位及第 13至第 15位属于第一位集；
[0016] 第 1位、 第 3位、 第 4至第 10位及第 12至第 15位属于第二位集；
[0017] 第 1位、 第 3位及第 12位属于第三位集； [0018] 第 0位、 第 2位、 第 11位及第 15位属于特征位集；
[0019] 第 4至第 11位属于扰码位集。
[0020] 所述步骤 S 1中由所述前一扰码序列的第二位集中的各个位对应赋值得到当前扰 码序列的第一位集的各个位的公式为：
[0021] tt[i,j-l]=tt[i-l,j]；
[0022] 其中， tt[i,j-l]表示第 i个扰码序列的第 j-1位， tt[i-l,j]表示第 i-1个扰码序列的第 j 位， i为正整数， j为 1、 3、 4、 5、 6、 7、 8、 9、 10、 12、 13、 14或 15 ; 。
[0023] 所述步骤 S 1中由所述前一扰码序列中的特征位集中的各个位经过预设的逻辑运 算后赋值得到的前扰码序列的第三位集中各个位的公式为：
[0024] tt[i,m]= tt[i- 1 , 15]®tt[i- 1 ,m- 1 ]；
[0025] 其中， tt[i,m]表示第 i个扰码序列的第 m位，
Figure imgf000005_0001
表示第 i-1个扰码序列的第 m-1位， m为 1、 3或 12， ©表示异或逻辑运算。
[0026] 所述步骤 S2中利用所述当前扰码序列中的扰码位集对当前待扰码的数据进行加 扰得到当前扰码数据的公式为：
[0027] Dout[i,k]= Din[i,k]©tt[i,l l-k]
[0028] 其中， Dout[i,k]为第 i个扰码数据中的第 k位， Din[i,k]第 i个原始数据的第 k位， tt [u i-k]为第 i个扰码序列的第 11-k位， e表示异或逻辑运算， i为正整数， k为 0、 1 、 2、 3、 4、 5、 6或 7。
[0029] 所述步骤 S3中利用当前扰码序列中的扰码位集对扰码数据进行解扰的公式为：
[0030] Din[i,k]= Dout[i,k]㊉ tt[i,l 1-k]。
[0031] 本发明还提供一种数据传输装置， 包括： 生成模块及与所述生成模块相连的加 扰模块；
[0032] 所述生成模块用于获取待生成的当前扰码序列的前一扰码序列， 并根据所述前 一扰码序列生成当前扰码序列；
[0033] 其中， 每一扰码序列均包括多个位， 其中 N个位属于第一位集， N个位属于第 二位集， X个位属于第三位集， Y个位属于特征位集， Z个位属于扰码位集， 且 第三位集包括该扰码序列中除第一位集以外的所有其他位， 所述第一位集和第 二位集具有交集， 所述特征位集及扰码位集均为第一位集的子集， N、 X、 Y及 Z 均为大于 1的正整数；
[0034] 当前扰码序列的第一位集中的各个位由所述前一扰码序列的第二位集中的各个 位对应赋值得到， 所述当前扰码序列的第三位集中各个位由所述前一扰码序列 中的特征位集中的各个位经过预设的逻辑运算后赋值得到的；
[0035] 所述加扰模块用于利用所述当前扰码序列中的扰码位集对原始数据进行加扰得 到扰码数据， 并发送所述扰码数据。
[0036] 所述数据传输装置还包括： 与所述加扰模块相连的接收模块， 所述接收模块用 于接收所述扰码数据， 并利用当前扰码序列中的扰码位集对扰码数据进行解扰 ， 得到原始数据。
[0037] 每一扰码序列包括依次排列的 16个位；
[0038] 其中， 第 0位、 第 2位、 第 4至第 11位及第 13至第 15位属于第一位集；
[0039] 第 1位、 第 3位、 第 4至第 10位及第 12至第 15位属于第二位集；
[0040] 第 1位、 第 3位及第 12位属于第三位集；
[0041] 第 0位、 第 2位、 第 11位及第 15位属于特征位集；
[0042] 第 4至第 11位属于扰码位集。
[0043] 所述生成模块由所述前一扰码序列的第二位集中的各个位对应赋值得到当前扰 码序列的第一位集的各个位的公式为：
[0044] tt[i,j-l]=tt[i-l,j]；
[0045] 其中， tt[i,j-l]表示第 i个扰码序列的第 j-1位， tt[i-l,j]表示第 i-1个扰码序列的第 j 位， i为正整数， j为 1、 3、 4、 5、 6、 7、 8、 9、 10、 12、 13、 14或 15 ; 。
[0046] 所述生成模块 （10） 由所述前一扰码序列中的特征位集中的各个位经过预设的 逻辑运算后赋值得到的前扰码序列的第三位集中各个位的公式为：
[0047] tt[i,m]= tt[i-l,15]©tt[i-l,m-l]；
[0048] 其中， tt[i,m]表示第 i个扰码序列的第 m位，
Figure imgf000006_0001
表示第 i-1个扰码序列的第 m-1位， m为 1、 3或 12， ©表示异或逻辑运算。
[0049] 所述加扰模块利用所述当前扰码序列中的扰码位集对当前待扰码的数据进行加 扰得到当前扰码数据的公式为：
[0050] Dout[i,k]= Din[i,k]©tt[i,l l-k] [0051] 其中， Dout[i,k]为第 i个扰码数据中的第 k位， Din[i,k]第 i个原始数据的第 k位， tt [u i-k]为第 i个扰码序列的第 11-k位， e表示异或逻辑运算， i为正整数， k为 0、 1 、 2、 3、 4、 5、 6或 7。
[0052] 所述接收模块利用当前扰码序列中的扰码位集对扰码数据进行解扰的公式为：
[0053] Din[i,k]= Dout[i,k]㊉ tt[i,l l-k]。
发明的有益效果
有益效果
[0054] 本发明的有益效果： 本发明提供一种数据传输方法， 包括如下步骤： 步骤 S1、 获取待生成的当前扰码序列的前一扰码序列， 并根据所述前一扰码序列生成当 前扰码序列； 步骤 S2、 利用所述当前扰码序列中的扰码位集对原始数据进行加 扰得到扰码数据， 并发送所述扰码数据； 其中， 当前扰码序列的第一位集中的 各个位由所述前一扰码序列的第二位集中的各个位对应赋值得到， 所述当前扰 码序列的第三位集中各个位由所述前一扰码序列中的特征位集中的各个位经过 预设的逻辑运算后赋值得到的， 该方法能够提升数据传输的准确率， 改善数据 传输效率， 并降低信号能量， 减少电磁干扰。 本发明还提供一种数据传输装置 ， 能够提升数据传输的准确率， 改善数据传输效率， 并降低信号能量， 减少电 磁干扰。
对附图的简要说明
附图说明
[0055] 为了能更进一步了解本发明的特征以及技术内容， 请参阅以下有关本发明的详 细说明与附图， 然而附图仅提供参考与说明用， 并非用来对本发明加以限制。
[0056] 附图中，
[0057] 图 1为本发明的数据传输方法的流程图；
[0058] 图 2为本发明的数据传输装置的示意图；
[0059] 图 3为本发明的数据传输方法的步骤 S1至步骤 S2的示意图；
[0060] 图 4为本发明的数据传输方法的步骤 S3的示意图。
发明实施例 本发明的实施方式
[0061] 为更进一步阐述本发明所采取的技术手段及其效果， 以下结合本发明的优选实 施例及其附图进行详细描述。
[0062] 请参阅图 1， 本发明提供一种数据传输方法， 包括如下步骤：
[0063] 步骤 S1、 获取待生成的当前扰码序列的前一扰码序列， 并根据所述前一扰码序 列生成当前扰码序列；
[0064] 其中， 每一扰码序列均包括多个位， 其中 N个位属于第一位集， N个位属于第 二位集， X个位属于第三位集， Y个位属于特征位集， Z个位属于扰码位集， 且 第三位集包括该扰码序列中除第一位集以外的所有其他位， 所述第一位集和第 二位集具有交集， 所述特征位集及扰码位集均为第一位集的子集， N、 X、 Y及 Z 均为大于 1的正整数；
[0065] 当前扰码序列的第一位集中的各个位由所述前一扰码序列的第二位集中的各个 位对应赋值得到， 所述当前扰码序列的第三位集中各个位由所述前一扰码序列 中的特征位集中的各个位经过预设的逻辑运算后赋值得到的。
[0066] 步骤 S2、 利用所述当前扰码序列中的扰码位集对原始数据进行加扰得到扰码数 据， 并发送所述扰码数据。
[0067] 具体地， 原始数据在传输时被分为多个位数相同的组 (例如图 3及图 4所示的 8 个位为一组) ， 每组为一个码字， 所述步骤 S2中对原始数据进行加扰实际上指 的是的对原始数据中的当前码字进行加扰， 具体的扰码动作可通过一线性反馈 移位寄存器 (Linear feedback shift register, LFSR)完成。
[0068] 进一步地， 得到当前扰码序列后， 重复步骤 S1， 即可利用当前扰码序列得到后 一扰码序列， 后一扰码序列可以用于对原始数据的下一码字进行加扰。
[0069] 具体地， 对于第一个扰码序列来说， 由于其是第一个， 并没有前一扰码序列， 因而本发明中还设置该第一个扰码序列为一预设的初始扰码序列， 以使得循环 得以开始， 该扰码序列的初始值由 LFSR的生成多项式决定， 在该多项式中所有 系数不为 0的项对应的位的逻辑值相同， 其余所有位逻辑值相同， 且两者的逻辑 值相反。
[0070] 具体地， 从第一个扰码序列开始， 得到的扰码序列依次连接起来， 可以形成长 周期的序列。 一般而言， 单个扰码序列的位数为 n， 对应的长周期为 211-1。
[0071] 具体地， 本发明的数据传输方法还包括步骤 S3、 接收所述扰码数据， 并利用当 前扰码序列中的扰码位集对扰码数据进行解扰， 得到原始数据。
[0072] 进一步地， 在通信传输系统中， 扰码与解扰是成对出现的， 其中， 扰码与解扰 的输入、 输出相反， 扰码的输出为解扰的输入， 扰码的输入为解扰的输出。
[0073] 从而本发明利用前一扰码序列获取当前扰码序列， 且当前扰码序列的第一位集 中的各个位由所述前一扰码序列的第二位集中的各个位对应赋值得到， 所述当 前扰码序列的第三位集中各个位由所述前一扰码序列中的特征位集中的各个位 经过预设的逻辑运算后赋值得到的； 再利用当前扰码序列中的预定位集对原始 数据进行加扰得到扰码数据， 上述步骤循环执行， 能够提升扰码序列的均衡性 ， 即其中的“0”和“1”数量相对均衡， 加扰之后的扰码数据彳氐质量 (即连续相同的 逻辑值的数量大于预设阈值)的概率大大降彳氐， 并且接近白噪声信号的统计特性 ， 降彳氐误码率并减少传输过程中的电磁干扰。
[0074] 具体实施时， 在本发明的优选实施例中， 每一扰码序列包括依次排列的 16个位 ， N等于 13， X等于 3 , Y等于 4, Z等于 8， 具体为：
[0075] 第 0位、 第 2位、 第 4至第 11位及第 13至第 15位属于第一位集；
[0076] 第 1位、 第 3位、 第 4至第 10位及第 12至第 15位属于第二位集；
[0077] 第 1位、 第 3位及第 12位属于第三位集；
[0078] 第 0位、 第 2位、 第 11位及第 15位属于特征位集；
[0079] 第 4至第 11位属于扰码位集。
[0080] 具体地， 在该实施例中， 所述扰码位集为第一位集的子集， 使得每次实际加扰 所用的扰码位集都是通过直接赋值得到的， 能够保障加扰的均衡性。
[0081] 具体地， 在该优选实施例中， LFSR的生成多项式 G(x)为 X 16+X 12+X 3+X+l， 其中的第一个项 X I*表示单个扰码序列的位数为 16, 对应的第一个扰码序列为：
11010000000010001。
[0082] 进一步地， 在本发明的优选实施例中， 所述步骤 S1中由所述前一扰码序列的第 二位集中的各个位对应赋值得到当前扰码序列的第一位集的各个位的公式为：
[]
Figure imgf000009_0001
[0083] 其中， tt[y-i]表示第 i个扰码序列的第 j-i位， tt[i-i,j]表示第 i-i个扰码序列的第 j 位， i为正整数， j为 1、 3、 4、 5、 6、 7、 8、 9、 10、 12、 13、 14或 15。
[0084] 所述步骤 S1中由所述前一扰码序列中的特征位集中的各个位经过预设的逻辑运 算后赋值得到的前扰码序列的第三位集中各个位的公式为：
[] tlp m] 1fp-l 15] ©tfp：-l in-1];
[0085] 其中， tt[i,m]表示第 i个扰码序列的第 m位， tt[i-l,m-l]表示第 i-1个扰码序列的 第 m-1位， m为 1、 3或 12, ㊉表示异或逻辑运算。
[0086] 所述步骤 S2中利用所述当前扰码序列中的扰码位集对当前待扰码的数据进行加 扰得到当前扰码数据的公式为：
[] Donipil-DIfipi] ©tfill-M
[0087] 其中， Dout[i,k]为第 i个扰码数据中的第 k位， Din[i,k]第 i个原始数据的第 k位， tt[i,ll-k]为第 i个扰码序列的第 11-k位， ㊉表示异或逻辑运算， i为正整数， k为 0 、 1、 2、 3、 4、 5、 6或 7。
[0088] 所述步骤 S3中利用当前扰码序列中的扰码位集对扰码数据进行解扰的公式为：
Figure imgf000010_0001
[0089] 值得一提的是， 经过加扰之后， 扰码数据彳氐质量的概率大大降彳氐， 可以直接 用于传输。 但仍有可能出现彳氐质量的扰码数据， 因此为了进一步降彳氐误码率， 在加扰之后进一步对扰码数据进行编码， 对应的， 接收端解码之后再进行解扰
[0090] 具体来说， 即为在所述步骤 S2中生成所述扰码数据之后， 发送所述扰码数据之 前， 在所述扰码数据中插入标识位， 以对所述扰码数据进行编码， 标识位的数 量为 1位或多位， 插入的位置可以根据需要进行选择， 例如所述在本发明的优选 实施例中， 在扰码数据的最后插入 1位标识位， 以对所述扰码数据进行编码， 以 所述第一个扰码序列 11010000000010001为例， 最后一位的“1”即为标识位。
[0091] 请参阅图 2, 本发明还提供一种数据传输装置， 包括： 生成模块 10及与所述生 成模块 10相连的加扰模块 20 ; [0092] 所述生成模块 10用于获取待生成的当前扰码序列的前一扰码序列， 并根据所述 前一扰码序列生成当前扰码序列；
[0093] 其中， 每一扰码序列均包括多个位， 其中 N个位属于第一位集， N个位属于第 二位集， X个位属于第三位集， Y个位属于特征位集， Z个位属于扰码位集， 且 第三位集包括该扰码序列中除第一位集以外的所有其他位， 所述第一位集和第
Figure imgf000011_0001
均为大于 1的正整数；
[0094] 当前扰码序列的第一位集中的各个位由所述前一扰码序列的第二位集中的各个 位对应赋值得到， 所述当前扰码序列的第三位集中各个位由所述前一扰码序列 中的特征位集中的各个位经过预设的逻辑运算后赋值得到的；
[0095] 所述加扰模块 20用于利用所述当前扰码序列中的扰码位集对原始数据进行加扰 得到扰码数据， 并发送所述扰码数据。
[0096] 具体地， 原始数据在传输时被分为多个位数相同的组 (例如图 3及图 4所示的 8 个位为一组) ， 每组为一个码字， 所述加扰模块 20中对原始数据进行加扰实际 上指的是的对原始数据中的当前码字进行加扰， 具体数据传输装置可以为一线 性反馈移位寄存器 (Linear feedback shift register, LFSR)完成。
[0097] 进一步地， 得到当前扰码序列后， 生成模块 10再次工作， 即可利用当前扰码序 列得到后一扰码序列， 后一扰码序列可以用于对原始数据的下一码字进行加扰
[0098] 具体地， 对于第一个扰码序列来说， 由于其是第一个， 并没有前一扰码序列， 因而本发明中还设置该第一个扰码序列为一预设的初始扰码序列， 以使得循环 得以开始， 该扰码序列的初始值由 LFSR的生成多项式决定， 在该多项式中所有 系数不为 0的项对应的位的逻辑值相同， 其余所有位逻辑值相同， 且两者的逻辑 值相反。
[0099] 具体地， 从第一个扰码序列开始， 得到的扰码序列依次连接起来， 可以形成长 周期的序列。 一般而言， 单个扰码序列的位数为 n， 对应的长周期为 2ii-l。
[0100] 具体地， 本发明的数据传输方法还包括与所述加扰模块 20相连的接收模块 30、 所述接收模块 30用于接收所述扰码数据， 并利用当前扰码序列中的扰码位集对 扰码数据进行解扰， 得到原始数据。
[0101] 进一步地， 在通信传输系统中， 扰码与解扰是成对出现的， 所述接收模块 30和 加扰模块 20可采用相同的电路结构， 其中， 接收模块 30和加扰模块 20的输入、 输出相反， 加扰模块 20的输出为接收模块 30的输入。
[0102] 从而本发明利用前一扰码序列获取当前扰码序列， 且当前扰码序列的第一位集 中的各个位由所述前一扰码序列的第二位集中的各个位对应赋值得到， 所述当 前扰码序列的第三位集中各个位由所述前一扰码序列中的特征位集中的各个位 经过预设的逻辑运算后赋值得到的； 再利用当前扰码序列中的预定位集对原始 数据进行加扰得到扰码数据， 上述步骤循环执行， 能够提升扰码序列的均衡性 ， 即其中的“0”和“1”数量相对均衡， 加扰之后的扰码数据彳氐质量 (即连续相同的 逻辑值的数量大于预设阈值)的概率大大降彳氐， 并且接近白噪声信号的统计特性 ， 降彳氐误码率并减少传输过程中的电磁干扰。
[0103] 具体实施时， 在本发明的优选实施例中， 每一扰码序列包括依次排列的 16个位 ， N等于 13， X等于 3 , Y等于 4, Z等于 8， 具体为：
[0104] 第 0位、 第 2位、 第 4至第 11位及第 13至第 15位属于第一位集；
[0105] 第 1位、 第 3位、 第 4至第 10位及第 12至第 15位属于第二位集；
[0106] 第 1位、 第 3位及第 12位属于第三位集；
[0107] 第 0位、 第 2位、 第 11位及第 15位属于特征位集；
[0108] 第 4至第 11位属于扰码位集。
[0109] 具体地， 在该实施例中， 所述扰码位集为第一位集的子集， 使得每次实际加扰 所用的扰码位集都是通过直接赋值得到的， 能够保障加扰的均衡性。
[0110] 具体地， 在该优选实施例中， LFSR的生成多项式 G(x)为 X 16+X 12+X 3+X+l ， 其中的第一个项 X I*表示单个扰码序列的位数为 16, 对应的第一个扰码序列为：
11010000000010001。
[0111] 进一步地， 在本发明的优选实施例中， 所述生成模块 10中由所述前一扰码序列 的第二位集中的各个位对应赋值得到当前扰码序列的第一位集的各个位的公式 为：
[]
Figure imgf000012_0001
[0112] 其中， tt[y-l]表示第 i个扰码序列的第 j-1位， tt[i-l,j]表示第 i-1个扰码序列的第 j 位， i为正整数， j为 1、 3、 4、 5、 6、 7、 8、 9、 10、 12、 13、 14或 15。
[0113] 所述生成模块 10中由所述前一扰码序列中的特征位集中的各个位经过预设的逻 辑运算后赋值得到的前扰码序列的第三位集中各个位的公式为：
[]
Figure imgf000013_0001
[0114] 其中， tt[i,m]表示第 i个扰码序列的第 m位， tt[i-l,m-l]表示第 i-1个扰码序列的 第 m-1位， m为 1、 3或 12, ㊉表示异或逻辑运算。
[0115] 所述加扰模块 20中利用所述当前扰码序列中的扰码位集对当前待扰码的数据进 行加扰得到当前扰码数据的公式为：
Figure imgf000013_0002
[0116] 其中， Dout[i,k]为第 i个扰码数据中的第 k位， Din[i,k]第 i个原始数据的第 k位， tt[i,ll-k]为第 i个扰码序列的第 11-k位， ㊉表示异或逻辑运算， i为正整数， k为 0 、 1、 2、 3、 4、 5、 6或 7。
[0117] 所述接收模块 30中利用当前扰码序列中的扰码位集对扰码数据进行解扰的公式 为：
[] Dla[i k]= DoiilfLk] ® tip, 11-k],
[0118] 值得一提的是， 经过加扰之后， 扰码数据彳氐质量的概率大大降彳氐， 可以直接 用于传输。 但仍有可能出现彳氐质量的扰码数据， 因此为了进一步降彳氐误码率， 在加扰之后进一步对扰码数据进行编码， 对应的， 接收端解码之后再进行解扰
[0119] 具体来说， 即为在所述加扰模块 20生成所述扰码数据之后， 发送所述扰码数据 之前， 在所述扰码数据中插入标识位， 以对所述扰码数据进行编码， 标识位的 数量为 1位或多位， 插入的位置可以根据需要进行选择， 例如所述在本发明的优 选实施例中， 在扰码数据的最后插入 1位标识位， 以对所述扰码数据进行编码， 以所述第一个扰码序列 11010000000010001为例， 最后一位的“1”即为标识位。
[0120] 综上所述， 本发明提供一种数据传输方法， 包括如下步骤： 步骤 S1、 获取待 生成的当前扰码序列的前一扰码序列， 并根据所述前一扰码序列生成当前扰码 序列； 步骤 S2、 利用所述当前扰码序列中的扰码位集对原始数据进行加扰得到 扰码数据， 并发送所述扰码数据； 其中， 当前扰码序列的第一位集中的各个位 由所述前一扰码序列的第二位集中的各个位对应赋值得到， 所述当前扰码序列 的第三位集中各个位由所述前一扰码序列中的特征位集中的各个位经过预设的 逻辑运算后赋值得到的， 该方法能够提升数据传输的准确率， 改善数据传输效 率， 并降彳氐信号能量， 减少电磁干扰。 本发明还提供一种数据传输装置， 能够 提升数据传输的准确率， 改善数据传输效率， 并降彳氐信号能量， 减少电磁干扰
[0121] 以上所述， 对于本领域的普通技术人员来说， 可以根据本发明的技术方案和技 术构思作出其他各种相应的改变和变形， 而所有这些改变和变形都应属于本发 明权利要求的保护范围。

Claims

权利要求书
[权利要求 1] 一种数据传输方法， 包括如下步骤：
步骤 S1、 获取待生成的当前扰码序列的前一扰码序列， 并根据所述前 一扰码序列生成当前扰码序列；
其中， 每一扰码序列均包括多个位， 其中 N个位属于第一位集， N个 位属于第二位集， X个位属于第三位集， Y个位属于特征位集， Z个位 属于扰码位集， 且第三位集包括该扰码序列中除第一位集以外的所有 其他位， 所述第一位集和第二位集具有交集， 所述特征位集及扰码位 集均为第一位集的子集， N、 X、 Y及 Z均为大于 1的正整数； 当前扰码序列的第一位集中的各个位由所述前一扰码序列的第二位集 中的各个位对应赋值得到， 所述当前扰码序列的第三位集中各个位由 所述前一扰码序列中的特征位集中的各个位经过预设的逻辑运算后赋 值得到的；
步骤 S2、 利用所述当前扰码序列中的扰码位集对原始数据进行加扰得 到扰码数据， 并发送所述扰码数据。
[权利要求 2] 如权利要求 1所述的数据传输方法， 还包括步骤 S3、 接收所述扰码数 据， 并利用当前扰码序列中的扰码位集对扰码数据进行解扰， 得到原 始数据。
[权利要求 3] 如权利要求 2所述的数据传输方法， 其中， 每一扰码序列包括依次排 列的 16个位；
其中， 第 0位、 第 2位、 第 4至第 11位及第 13至第 15位属于第一位集； 第 1位、 第 3位、 第 4至第 10位及第 12至第 15位属于第二位集； 第 1位、 第 3位及第 12位属于第三位集；
第 0位、 第 2位、 第 11位及第 15位属于特征位集； 第 4至第 11位属于扰码位集。
[权利要求 4] 如权利要求 3所述的数据传输方法， 其中， 所述步骤 S1中由所述前一 扰码序列的第二位集中的各个位对应赋值得到当前扰码序列的第一位 集的各个位的公式为： tt[i,j-l]=tt[i-l,j]；
其中， tt[i,j-l]表示第 i个扰码序列的第 j-1位， tt[i-l,j]表示第 i-1个扰码 序列的第 j位， i为正整数， j为 1、 3、 4、 5、 6、 7、 8、 9、 10、 12、 13 、 14或 15 ;
所述步骤 S1中由所述前一扰码序列中的特征位集中的各个位经过预设 的逻辑运算后赋值得到的前扰码序列的第三位集中各个位的公式为： tt[i,m]= tt[i- 1 , 15] ®tt[i- 1 ,m- 1 ]；
其中， tt[i,m]表示第 i个扰码序列的第 m位， tt[i-l,m-l]表示第 i-1个扰码 序列的第 m-l位， m为 1、 3或 12， ©表示异或逻辑运算。
[权利要求 5] 如权利要求 3所述的数据传输方法， 其中， 所述步骤 S2中利用所述当 前扰码序列中的扰码位集对当前待扰码的数据进行加扰得到当前扰码 数据的公式为：
Dout[i,k]= Din[i,k]®tt[i,l l-k]
其中， Dout[i,k]为第 i个扰码数据中的第 k位， Din[i,k]第 i个原始数据的 第 k位， tt[i,l l-k]为第 i个扰码序列的第 11-k位， ©表示异或逻辑运算， i为正整数， k为 0、 1、 2、 3、 4、 5、 6或 7。
所述步骤 S3中利用当前扰码序列中的扰码位集对扰码数据进行解扰的 公式为：
Din[i,k]= Dout[i,k] ®tt[i, 11 -k] °
[权利要求 6] —种数据传输装置， 包括： 生成模块及与所述生成模块相连的加扰模 块；
所述生成模块用于获取待生成的当前扰码序列的前一扰码序列， 并根 据所述前一扰码序列生成当前扰码序列；
其中， 每一扰码序列均包括多个位， 其中 N个位属于第一位集， N个 位属于第二位集， X个位属于第三位集， Y个位属于特征位集， Z个位 属于扰码位集， 且第三位集包括该扰码序列中除第一位集以外的所有 其他位， 所述第一位集和第二位集具有交集， 所述特征位集及扰码位 集均为第一位集的子集， N、 X、 Y及 Z均为大于 1的正整数； 当前扰码序列的第一位集中的各个位由所述前一扰码序列的第二位集 中的各个位对应赋值得到， 所述当前扰码序列的第三位集中各个位由 所述前一扰码序列中的特征位集中的各个位经过预设的逻辑运算后赋 值得到的；
所述加扰模块用于利用所述当前扰码序列中的扰码位集对原始数据进 行加扰得到扰码数据， 并发送所述扰码数据。
[权利要求 7] 如权利要求 6所述的数据传输装置， 还包括： 与所述加扰模块相连的 接收模块， 所述接收模块用于接收所述扰码数据， 并利用当前扰码序 列中的扰码位集对扰码数据进行解扰， 得到原始数据。
[权利要求 8] 如权利要求 7所述的数据传输装置， 其中， 每一扰码序列包括依次排 列的 16个位；
其中， 第 0位、 第 2位、 第 4至第 11位及第 13至第 15位属于第一位集； 第 1位、 第 3位、 第 4至第 10位及第 12至第 15位属于第二位集； 第 1位、 第 3位及第 12位属于第三位集；
第 0位、 第 2位、 第 11位及第 15位属于特征位集； 第 4至第 11位属于扰码位集。
[权利要求 9] 如权利要求 8所述的数据传输装置， 其中， 所述生成模块由所述前一 扰码序列的第二位集中的各个位对应赋值得到当前扰码序列的第一位 集的各个位的公式为：
tt[i,j-l]=tt[i-l,j]；
其中， tt[i,j-l]表示第 i个扰码序列的第 j-1位， tt[i-l,j]表示第 i-1个扰码 序列的第 j位， i为正整数， j为 1、 3、 4、 5、 6、 7、 8、 9、
10、 12、 13 、 14或 15 ; 。
所述生成模块由所述前一扰码序列中的特征位集中的各个位经过预设 的逻辑运算后赋值得到的前扰码序列的第三位集中各个位的公式为： tt[i,m]= tt[i- 1 , 15] ®tt[i- 1 ,m- 1 ]；
其中， tt[i,m]表示第 i个扰码序列的第 m位， tt[i-l,m-l]表示第 i-1个扰码 序列的第 m-l位， m为 1、 3或 12， ©表示异或逻辑运算。 [权利要求 10] 如权利要求 8所述的数据传输装置， 其中， 所述加扰模块利用所述当 前扰码序列中的扰码位集对当前待扰码的数据进行加扰得到当前扰码 数据的公式为：
Dout[i,k]= Din[i,k]®tt[i,l l-k]
其中， Dout[i,k]为第 i个扰码数据中的第 k位， Din[i,k]第 i个原始数据的 第 k位， tt[i,l l-k]为第 i个扰码序列的第 11-k位， ©表示异或逻辑运算， i为正整数， k为 0、 1、 2、 3、 4、 5、 6或 7。
所述接收模块利用当前扰码序列中的扰码位集对扰码数据进行解扰的 公式为：
Din[i,k]= Dout[i,k] ®tt[i, 11 -k] °
PCT/CN2018/124921 2018-12-17 2018-12-28 数据传输方法及装置 Ceased WO2020124675A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201811544628.2 2018-12-17
CN201811544628.2A CN109586849A (zh) 2018-12-17 2018-12-17 数据传输方法及装置

Publications (1)

Publication Number Publication Date
WO2020124675A1 true WO2020124675A1 (zh) 2020-06-25

Family

ID=65930537

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2018/124921 Ceased WO2020124675A1 (zh) 2018-12-17 2018-12-28 数据传输方法及装置

Country Status (2)

Country Link
CN (1) CN109586849A (zh)
WO (1) WO2020124675A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111049769A (zh) * 2019-11-27 2020-04-21 Tcl华星光电技术有限公司 信号传输的方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1343265A1 (en) * 2002-03-07 2003-09-10 STMicroelectronics S.r.l. A process for generating codes for CDMA communications, system and computer program
CN101018097A (zh) * 2006-02-07 2007-08-15 华为技术有限公司 扰码生成装置
CN108768906A (zh) * 2018-06-12 2018-11-06 深圳市华星光电技术有限公司 加扰方法、设备及可读存储介质
CN108965173A (zh) * 2018-06-12 2018-12-07 深圳市华星光电技术有限公司 解扰方法、设备及可读存储介质

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9712279B2 (en) * 2007-10-04 2017-07-18 Samsung Electronics Co., Ltd. Method and apparatus for interleaving data in a mobile communication system
CN103903573B (zh) * 2012-12-26 2016-05-11 联咏科技股份有限公司 时序扰乱方法及其时序控制装置
CN108268417B (zh) * 2018-01-22 2021-03-30 成都天诚慧芯科技有限公司 一种数据加、解扰电路及方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1343265A1 (en) * 2002-03-07 2003-09-10 STMicroelectronics S.r.l. A process for generating codes for CDMA communications, system and computer program
CN101018097A (zh) * 2006-02-07 2007-08-15 华为技术有限公司 扰码生成装置
CN108768906A (zh) * 2018-06-12 2018-11-06 深圳市华星光电技术有限公司 加扰方法、设备及可读存储介质
CN108965173A (zh) * 2018-06-12 2018-12-07 深圳市华星光电技术有限公司 解扰方法、设备及可读存储介质

Also Published As

Publication number Publication date
CN109586849A (zh) 2019-04-05

Similar Documents

Publication Publication Date Title
US12141091B2 (en) Semiconductor device and memory system
US10217395B2 (en) Display device, source drive integrated circuit, timing controller and driving method thereof
CN107749782B (zh) 对控制符号进行智能加扰的方法和装置
CN100454385C (zh) 以嵌入方式传递数据讯号等讯号的显示系统及相关方法
CN104505044A (zh) 一种栅极驱动电路、阵列基板、显示面板和显示装置
US20070164883A1 (en) Method and device for transmitting data over a plurality of transmission lines
US11270614B2 (en) Data transmission method, timing controller, source driver and display device
TW201732769A (zh) 顯示裝置用資料傳送系統
US11817027B2 (en) Data processing device, data driving device and system for driving display device
CN103903576A (zh) 显示装置及其驱动方法、时序控制电路的数据处理及输出方法
TW201532017A (zh) 顯示驅動積體電路、顯示裝置及使用來執行顯示驅動積體電路的操作之方法
CN102915694B (zh) 源极驱动器、其运作方法及其显示装置
CN103903577A (zh) 显示装置及其驱动方法、时序控制电路的数据处理及输出方法
JP2007213009A (ja) 液晶表示パネルにおけるソースドライバーのレシーバー
WO2020124675A1 (zh) 数据传输方法及装置
US12112718B2 (en) Analog video transport integration with display drivers
CN108696288B (zh) 信号传输方法、发送单元、接收单元及显示装置
TW202221692A (zh) 顯示裝置的資料介面裝置和方法
TWI554994B (zh) 面板及訊號編碼方法
WO2020061802A1 (zh) Goa电路、阵列基板及显示装置
CN115294917B (zh) 发光控制电路、发光控制电路的驱动方法以及显示装置
CN113314076B (zh) 移位寄存器单元、栅极驱动电路及其控制方法
CN1306732C (zh) 帧同步并行扰码器和并行解扰器
CN1427559A (zh) 无源光网的并行分布式采样解扰设备及其方法
CN102903320B (zh) 4k2k分辨率放大方法及应用该方法的4k2k分辨率放大系统

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18943412

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18943412

Country of ref document: EP

Kind code of ref document: A1