WO2020121699A1 - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
WO2020121699A1
WO2020121699A1 PCT/JP2019/043625 JP2019043625W WO2020121699A1 WO 2020121699 A1 WO2020121699 A1 WO 2020121699A1 JP 2019043625 W JP2019043625 W JP 2019043625W WO 2020121699 A1 WO2020121699 A1 WO 2020121699A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
terminal
pixel
pixel circuit
dummy
Prior art date
Application number
PCT/JP2019/043625
Other languages
English (en)
French (fr)
Inventor
知宏 松浦
直樹 河津
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to US17/307,593 priority Critical patent/US11381773B2/en
Priority to EP19894474.6A priority patent/EP3896958A4/en
Priority to JP2020559825A priority patent/JPWO2020121699A1/ja
Publication of WO2020121699A1 publication Critical patent/WO2020121699A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/585—Control of the dynamic range involving two or more exposures acquired simultaneously with pixels having different sensitivities within the sensor, e.g. fast or slow pixels or pixels having different sizes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/702—SSIS architectures characterised by non-identical, non-equidistant or non-planar pixel layout
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Definitions

  • the present disclosure relates to an imaging device that performs an imaging operation.
  • pixels including photodiodes are arranged in a matrix, and each pixel generates an electric signal according to the amount of received light. Then, for example, an AD conversion circuit (Analog to Digital Converter) converts the electric signal (analog signal) generated in each pixel into a digital signal.
  • an AD conversion circuit Analog to Digital Converter
  • Some of such imaging devices have a BIST (Built-in Self Test) function (for example, Patent Document 1).
  • the image pickup apparatus perform self-diagnosis by the BIST function to diagnose the presence/absence of a defect.
  • the first imaging device includes a first light receiving element and a plurality of pixel circuits.
  • the plurality of pixel circuits include an imaging pixel circuit and a first dummy pixel circuit.
  • Each of the plurality of pixel circuits has an accumulating portion capable of accumulating charges, a first terminal and a second terminal connected to the accumulating portion, and is turned on to have the first terminal and the second terminal.
  • the first terminal of the first transistor in the imaging pixel circuit is connected to the first light receiving element.
  • the first terminal of the first transistor in the first dummy pixel circuit is the second terminal of the first transistor of the first dummy pixel circuit, not via the first transistor of the first dummy pixel circuit. Connected to.
  • the “imaging device” is not limited to a so-called image sensor alone, but includes an imaging system configured by using the image sensor, and also includes an electronic device having an imaging function such as a digital camera or a smartphone.
  • the second imaging device includes a first voltage supply line, a second voltage supply line, a first light receiving element, and a plurality of pixel circuits.
  • the plurality of pixel circuits include an image pickup pixel circuit, a first dummy pixel circuit, and a second dummy pixel circuit.
  • Each of the plurality of pixel circuits has an accumulating portion capable of accumulating charges, a first terminal and a second terminal connected to the accumulating portion, and is turned on to have the first terminal and the second terminal.
  • the imaging pixel circuit the first terminal of the first transistor is connected to the first light receiving element, and the first terminal of the second transistor is connected to the first voltage supply line.
  • the first terminal of the first transistor is connected to the first voltage supply line, and the first terminal of the second transistor is connected to the second voltage supply line.
  • the first terminal of the first transistor is connected to the second voltage supply line, and the first terminal of the second transistor is connected to the first voltage supply line.
  • a third imaging device includes a first light receiving element and a plurality of pixel circuits.
  • the plurality of pixel circuits include an imaging pixel circuit and a first dummy pixel circuit.
  • Each of the plurality of pixel circuits has a storage portion capable of storing charge, a first terminal and a second terminal, and a first terminal capable of connecting the first terminal and the second terminal by being turned on.
  • the transistor and the output unit capable of outputting a voltage according to the electric charge accumulated in the accumulating unit.
  • the imaging pixel circuit the first terminal of the first transistor is connected to the first light receiving element, and the second terminal of the first transistor is connected to the storage section.
  • the first dummy pixel circuit at least one of the first terminal and the second terminal of the first transistor is not connected to any element other than the first transistor.
  • the storage unit, the first transistor, and the output unit are provided in each of the plurality of pixel circuits.
  • the plurality of pixel circuits include an imaging pixel circuit and a first dummy pixel circuit.
  • the first terminal of the first transistor in the imaging pixel circuit is connected to the first light receiving element.
  • the first terminal of the first transistor in the first dummy pixel circuit is the second terminal of the first transistor of the first dummy pixel circuit without passing through the first transistor of the first dummy pixel circuit. Connected to.
  • the storage unit, the first transistor, the second transistor, and the output unit are provided in each of the plurality of pixel circuits.
  • the plurality of pixel circuits include an image pickup pixel circuit, a first dummy pixel circuit, and a second dummy pixel circuit.
  • the first terminal of the first transistor is connected to the first light receiving element, and the first terminal of the second transistor is connected to the first voltage supply line.
  • the first dummy pixel circuit the first terminal of the first transistor is connected to the first voltage supply line, and the first terminal of the second transistor is connected to the second voltage supply line.
  • the first terminal of the first transistor is connected to the second voltage supply line, and the first terminal of the second transistor is connected to the first voltage supply line.
  • each of the plurality of pixel circuits is provided with a storage unit, a first transistor, and an output unit.
  • the plurality of pixel circuits include an imaging pixel circuit and a first dummy pixel circuit.
  • the imaging pixel circuit the first terminal of the first transistor is connected to the first light receiving element, and the second terminal of the first transistor is connected to the storage section.
  • the first dummy pixel circuit at least one of the first terminal and the second terminal of the first transistor is not connected to any element other than the first transistor.
  • FIG. 1 is a block diagram illustrating a configuration example of an image pickup apparatus according to a first embodiment of the present disclosure.
  • FIG. 3 is a circuit diagram illustrating a configuration example of an image pickup pixel illustrated in FIG. 1.
  • FIG. 3 is an explanatory diagram illustrating a configuration example of a pixel array illustrated in FIG. 1.
  • FIG. 3 is a circuit diagram showing a configuration example of a dummy pixel shown in FIG. 1.
  • 6 is another circuit diagram illustrating a configuration example of the dummy pixel illustrated in FIG. 1.
  • FIG. 5 is a table showing an arrangement example of dummy pixels shown in FIGS. 4A and 4B. 5 is another table showing an arrangement example of the dummy pixels shown in FIGS. 4A and 4B.
  • FIG. 4 is a block diagram illustrating a configuration example of an image pickup apparatus according to a first embodiment of the present disclosure.
  • FIG. 3 is a circuit diagram illustrating a configuration example of an image pickup pixel illustrated in FIG. 1.
  • FIG. 3 is a circuit diagram illustrating a configuration example of a reading unit illustrated in FIG. 1.
  • FIG. 3 is an explanatory diagram illustrating an implementation example of the imaging device illustrated in FIG. 1.
  • FIG. 9 is an explanatory diagram illustrating another implementation example of the imaging device illustrated in FIG. 1.
  • FIG. 3 is a timing diagram illustrating an operation example of the image pickup apparatus illustrated in FIG. 1.
  • FIG. 3 is a timing waveform chart showing an operation example of the image pickup apparatus shown in FIG. 1.
  • FIG. 3 is a timing waveform chart showing an operation example of the image pickup apparatus shown in FIG. 1.
  • FIG. 3 is a timing waveform chart showing an operation example of the image pickup apparatus shown in FIG. 1.
  • FIG. 3 is an explanatory diagram illustrating an operation state of the image pickup apparatus illustrated in FIG. 1.
  • FIG. 1 is a circuit diagram illustrating a configuration example of a reading unit illustrated in FIG. 1.
  • FIG. 3 is an explanatory diagram illustrating an implementation example of the imaging device illustrated in FIG. 1.
  • FIG. 9 is an explanatory diagram illustrating another operation state of the imaging device illustrated in FIG. 1.
  • FIG. 9 is an explanatory diagram illustrating another operation state of the imaging device illustrated in FIG. 1.
  • FIG. 3 is an explanatory diagram illustrating an example of image compositing processing in the image pickup apparatus illustrated in FIG. 1.
  • FIG. 3 is an explanatory diagram illustrating an operation example of a diagnosis processing unit illustrated in FIG. 1.
  • FIG. 9 is a circuit diagram illustrating a configuration example of a dummy pixel according to a comparative example. It is a block diagram showing an example of 1 composition of an imaging device concerning a modification of a 1st embodiment.
  • FIG. 18 is a circuit diagram illustrating a configuration example of the image pickup pixel illustrated in FIG. 17.
  • FIG. 18 is a circuit diagram illustrating a configuration example of the image pickup pixel illustrated in FIG. 17.
  • FIG. 18 is a circuit diagram illustrating a configuration example of the dummy pixel shown in FIG. 17.
  • FIG. 18 is another circuit diagram showing a configuration example of the dummy pixel shown in FIG. 17.
  • FIG. 11 is another circuit diagram illustrating a configuration example of a dummy pixel according to another modification of the first embodiment.
  • FIG. 11 is another circuit diagram illustrating a configuration example of a dummy pixel according to another modification of the first embodiment.
  • FIG. 11 is another circuit diagram illustrating a configuration example of a dummy pixel according to another modification of the first embodiment.
  • It is a block diagram showing an example of 1 composition of an imaging device concerning a 2nd embodiment.
  • FIG. 24 is a circuit diagram illustrating a configuration example of an image pickup pixel illustrated in FIG. 23.
  • FIG. 24 is a circuit diagram illustrating a configuration example of an image pickup pixel illustrated in FIG. 23.
  • FIG. 24 is an explanatory diagram illustrating a configuration example of the pixel array illustrated in FIG. 23.
  • FIG. 24 is a circuit diagram illustrating a configuration example of a dummy pixel illustrated in FIG. 23.
  • FIG. 24 is another circuit diagram illustrating a configuration example of the dummy pixel illustrated in FIG. 23.
  • FIG. 24 is a timing waveform chart illustrating an operation example of the image pickup apparatus illustrated in FIG. 23.
  • FIG. 16 is another circuit diagram illustrating a configuration example of dummy pixels according to another modification of the second embodiment.
  • FIG. 16 is another circuit diagram illustrating a configuration example of dummy pixels according to another modification of the second embodiment.
  • FIG. 16 is another circuit diagram illustrating a configuration example of dummy pixels according to another modification of the second embodiment.
  • FIG. 1 illustrates a configuration example of an image pickup apparatus (image pickup apparatus 1) according to an embodiment.
  • the image pickup apparatus 1 includes a pixel array 10, two scanning units 20L and 20R, a reading unit 30, and a controller 40.
  • the pixel array 10 has a plurality of imaging pixels P1 arranged in a matrix.
  • the imaging pixel P1 has a photodiode PD (described later) and is configured to generate a pixel voltage VP according to the amount of received light.
  • the plurality of imaging pixels P1 are arranged in the imaging pixel region R1.
  • the imaging pixel region R1 is a pixel region in which a subject is imaged, and is a so-called effective pixel region.
  • the pixel array 10 has a plurality of dummy pixels P2 and P3 in addition to the plurality of imaging pixels P1.
  • the dummy pixels P2 and P3 are pixels that do not have the photodiode PD.
  • the plurality of dummy pixels P2 are arranged in the dummy pixel regions R21 and R22, and the plurality of dummy pixels P3 are arranged in the dummy pixel regions R31 and R32.
  • the dummy pixel region R31, the dummy pixel region R21, the imaging pixel region R1, the dummy pixel region R22, and the dummy pixel region are arranged from left to right in the horizontal direction (horizontal direction in FIG. 1).
  • a plurality of dummy pixels P3 for one row, a plurality of dummy pixels P2, a plurality of imaging pixels P1, a plurality of dummy pixels P2, and a plurality of dummy pixels P3 arranged in parallel in the horizontal direction form a pixel line L.
  • the image pickup pixel P1 and the dummy pixels P2 and P3 will be described below in detail.
  • FIG. 2 shows a configuration example of the image pickup pixel P1.
  • the pixel array 10 includes a plurality of control lines TGLL, a plurality of control lines FDGL, a plurality of control lines RSTL, a plurality of control lines FCGL, a plurality of control lines TGSL, a plurality of control lines SELL, and a plurality of power supplies. It has a line PL and a plurality of signal lines SGL.
  • the control line TGLL is configured to extend in the horizontal direction (horizontal direction in FIG. 1 ), one end of the control line TGLL is connected to the scanning unit 20L, and the other end is connected to the scanning unit 20R. That is, the control line TGLL is arranged so as to penetrate the dummy pixel region R31, the dummy pixel region R21, the imaging pixel region R1, the dummy pixel region R22, and the dummy pixel region R32.
  • the signal STGL is applied to the control line TGLL by the scanning units 20L and 20R.
  • the control line FDGL is configured to extend in the horizontal direction, one end of the control line FDGL is connected to the scanning unit 20L, and the other end is connected to the scanning unit 20R.
  • the signal SFDG is applied to the control line FDGL by the scanning units 20L and 20R.
  • the control line RSTL is configured to extend in the horizontal direction, one end of the control line RSTL is connected to the scanning unit 20L, and the other end is connected to the scanning unit 20R.
  • the signal SRST is applied to the control line RSTL by the scanning units 20L and 20R.
  • the control line FCGL is configured to extend in the horizontal direction, one end of the control line FCGL is connected to the scanning unit 20L, and the other end is connected to the scanning unit 20R.
  • the signal SFCG is applied to the control line FCGL by the scanning units 20L and 20R.
  • the control line TGSL is configured to extend in the horizontal direction, one end of the control line TGSL is connected to the scanning unit 20L, and the other end is connected to the scanning unit 20R.
  • the signal STGS is applied to the control line TGSL by the scanning units 20L and 20R.
  • the control line SELL is configured to extend in the horizontal direction, one end of the control line SELL is connected to the scanning unit 20L, and the other end is connected to the scanning unit 20R.
  • the signal SSEL is applied to the control line SELL by the scanning units 20L and 20R.
  • the power line PL is connected to the voltage generation unit 42 (described later) of the controller 40.
  • the power supply voltage VDD is applied to the power supply line PL by the voltage generation unit 42.
  • the signal line SGL is configured to extend in the vertical direction (longitudinal direction in FIG. 1), and one end thereof is connected to the reading unit 30.
  • the image pickup pixel P1 has photodiodes PD1 and PD2 and a pixel circuit CKT.
  • the pixel circuit CKT includes a transistor TGL, a transistor TGS, a capacitive element FC, transistors FCG, RST, FDG, a floating diffusion FD, and transistors AMP, SEL.
  • the transistors TGL, TGS, FCG, RST, FDG, AMP, and SEL are N-type MOS (Metal Oxide Semiconductor) transistors in this example.
  • the photodiode PD1 is a photoelectric conversion element that generates an electric charge of an amount according to the amount of received light and accumulates it inside.
  • the light receiving area where the photodiode PD1 can receive light is configured to be wider than the light receiving area where the photodiode PD2 can receive light.
  • the anode of the photodiode PD1 is grounded, and the cathode is connected to the source of the transistor TGL.
  • the gate of the transistor TGL is connected to the control line TGLL, the source is connected to the cathode of the photodiode PD1, and the drain is connected to the floating diffusion FD.
  • the photodiode PD2 is a photoelectric conversion element that generates an electric charge according to the amount of received light and accumulates it inside.
  • the light receiving area where the photodiode PD2 can receive light is configured to be narrower than the light receiving area where the photodiode PD1 can receive light.
  • the anode of the photodiode PD2 is grounded, and the cathode is connected to the source of the transistor TGS.
  • the gate of the transistor TGS is connected to the control line TGSL, the source is connected to the cathode of the photodiode PD2, and the drain is connected to the sources of the capacitive element FC and the transistor FCG.
  • One end of the capacitive element FC is connected to the drain of the transistor TGS and the source of the transistor FCG, and the other end is connected to the power supply line PL.
  • the gate of the transistor FCG is connected to the control line FCGL, the source is connected to one end of the capacitive element FC and the drain of the transistor TGS, and the drain is connected to the source of the transistor RST and the drain of the transistor FDG.
  • the gate of the transistor RST is connected to the control line RSTL, the drain is connected to the power supply line PL, and the source is connected to the drains of the transistors FCG and FDG.
  • the gate of the transistor FDG is connected to the control line FDGL, the drain is connected to the source of the transistor RST and the drain of the transistor FCG, and the source is connected to the floating diffusion FD.
  • the floating diffusion FD is configured to accumulate the charges supplied from the photodiodes PD1 and PD2, and is configured using, for example, a diffusion layer formed on the surface of the semiconductor substrate. In FIG. 2, the floating diffusion FD is shown using the symbol of the capacitive element.
  • the gate of the transistor AMP is connected to the floating diffusion FD, the drain is connected to the power supply line PL, and the source is connected to the drain of the transistor SEL.
  • the gate of the transistor SEL is connected to the control line SELL, the drain is connected to the source of the transistor AMP, and the source is connected to the signal line SGL.
  • the transistor SEL is turned on based on the signal SSEL applied to the control line SELL, so that the image pickup pixel P1 is electrically connected to the signal line SGL.
  • the transistor AMP is connected to the current source 35 (described later) of the reading section 30 and operates as a so-called source follower.
  • the imaging pixel P1 outputs the pixel voltage VP corresponding to the voltage in the floating diffusion FD to the signal line SGL as the signal SIG.
  • the imaging pixel P1 sequentially outputs eight pixel voltages VP (VP1 to VP8) in eight periods (conversion periods T1 to T8) within a so-called horizontal period H, as described later. ing.
  • FIG. 3 shows an example of the arrangement of the photodiodes PD1 and PD2 in the image pickup pixel region R1 of the pixel array 10.
  • R indicates a red color filter
  • G indicates a green color filter
  • B indicates a blue color filter.
  • a photodiode PD2 is formed on the upper right of the photodiode PD1.
  • Color filters of the same color are formed on the two photodiodes PD1 and PD2 in each imaging pixel P1.
  • the photodiode PD1 has an octagonal shape
  • the photodiode PD2 has a quadrangular shape. As shown in this figure, the light receiving region where the photodiode PD1 can receive light is wider than the light receiving region where the photodiode PD2 can receive light.
  • 4A and 4B show a configuration example of the dummy pixel P2 in the dummy pixel regions R21 and R22 and the dummy pixel P3 in the dummy pixel regions R31 and R32.
  • the dummy pixel PA or the dummy pixel PB is selectively arranged as the dummy pixel P2
  • the dummy pixel PA or the dummy pixel PB is selectively arranged as the dummy pixel P3.
  • 3A shows an example of the dummy pixel PA
  • FIG. 3B shows an example of the dummy pixel PB.
  • the pixel array 10 includes a plurality of control lines TGLL, a plurality of control lines FDGL, a plurality of control lines RSTL, a plurality of control lines FCGL, and a plurality of control lines TGSL in the dummy pixel regions R21, R22, R31, and R32. , A plurality of control lines SELL, a plurality of power supply lines PL, a plurality of voltage supply lines VL, and a plurality of signal lines SGL.
  • the voltage supply line VL is connected to the voltage generation unit 42 (described later) of the controller 40.
  • the voltage generator 42 applies a single voltage signal SVR to the plurality of voltage supply lines VL.
  • the voltage signal SVR is a signal that changes between a predetermined voltage VR and the power supply voltage VDD.
  • the voltage VR is a voltage lower than the power supply voltage VDD.
  • the voltage signal SVR is set to the voltage VR, for example, during a period in which the transistors TGL and TGS in the read drive D2, which will be described later, are on, and the power supply is set during a period in which the transistors TGL and TGS in the storage start drive D1, which will be described later, are on. It is set to the voltage VDD.
  • the drain and source of the transistor TGL are connected to each other and the drain and source of the transistor TGS are connected to each other. That is, in the dummy pixel PA, the drain and source of the transistor TGL are connected to each other without the transistor TGL, and the drain and source of the transistor TGS are connected to each other without the transistor TGS.
  • the voltage of the floating diffusion FD is set to the power supply voltage VDD in the read drive D2 as described later.
  • the dummy pixel PA outputs the pixel voltage VP corresponding to the voltage in the floating diffusion FD to the signal line SGL as the signal SIG.
  • the dummy pixel PA sequentially outputs eight pixel voltages VP (VP1 to VP8) in eight periods (conversion periods T1 to T8) within the so-called horizontal period H. It has become.
  • the source of the transistor TGL is connected to the voltage supply line VL and the source of the transistor TGS is connected to the voltage supply line VL.
  • the voltage of the floating diffusion FD is set to the voltage VR by turning on the transistors TGL and TGS in the read drive D2.
  • the dummy pixel PB outputs the pixel voltage VP corresponding to the voltage in the floating diffusion FD to the signal line SGL as the signal SIG.
  • the dummy pixel PB sequentially outputs eight pixel voltages VP (VP1 to VP8) in eight periods (conversion periods T1 to T8) within the so-called horizontal period H, similarly to the image pickup pixel P1. It has become.
  • FIG. 5 shows an array of the dummy pixels P3 and P2 in the dummy pixel regions R31 and R21.
  • FIG. 6 shows an array of the dummy pixels P2 and P3 in the dummy pixel regions R22 and R32. 5 and 6, "0" indicates the dummy pixel PA and "1" indicates the dummy pixel PB.
  • one pixel line L includes two dummy pixels P3 (dummy pixels P3[1], P3[0]) in the dummy pixel region R31 and 11 dummy pixels in the dummy pixel region R21.
  • the pixel P2 (dummy pixels P2[10] to P2[0]) is included.
  • one pixel line L includes 11 dummy pixels P2 (dummy pixels P2[10] to P2[0]) in the dummy pixel region R22 and 2 in the dummy pixel region R32.
  • the number of dummy pixels P3 (dummy pixels P3[1], P3[0]) is included.
  • the array of the dummy pixels P3 in each pixel line L is “10”.
  • the array of the two dummy pixels P3 in the dummy pixel region R31 functions as left edge identification information INFL for identifying the left edge of the pixel array 10.
  • the array of the dummy pixels P3 in each pixel line L is “01”.
  • the array of the two dummy pixels P3 in the dummy pixel region R31 functions as right edge identification information INFR for identifying the right edge of the pixel array 10.
  • the array of the dummy pixels P2 is “0000000000” in the 0th pixel line L[0]. That is, all the 11 dummy pixels P2[10] to P2[0] are dummy pixels PA.
  • the array of dummy pixels P2 is “0000000000001”. That is, the dummy pixel P2[0] is the dummy pixel PB, and the other dummy pixels P2[10] to P2[1] are the dummy pixels PA.
  • the array of the dummy pixels P2 is “00000000000010”.
  • the dummy pixel P2[1] is the dummy pixel PB, and the other dummy pixels P2[10] to P2[2] and P2[0] are the dummy pixels PA.
  • the array of the dummy pixels P2 is set to be different between the pixel lines L.
  • the array of the dummy pixels P2 corresponds to the second number of the pixel line L represented by a binary number.
  • the second number of 2048 pixel lines L can be expressed. That is, the array of 11 dummy pixels P2 functions as line identification information INF for identifying the pixel line L.
  • the dummy pixel region R21 has been described above as an example, the same applies to the dummy pixel region R22 (FIG. 6).
  • the two scanning units 20L and 20R are configured to sequentially drive the imaging pixels P1 and the dummy pixels P2 and P3 in the pixel array 10 in units of pixel lines L based on an instruction from the controller 40. ..
  • the scanning unit 20L has an address decoder 21L, a logic unit 22L, and a driver unit 23L.
  • the scanning unit 20R includes an address decoder 21R, a logic unit 22R, and a driver unit 23R.
  • the address decoder 21L is configured to select the pixel line L in the pixel array 10 according to the address indicated by the address signal ADR based on the address signal ADR supplied from the controller 40.
  • the logic unit 22L is configured to generate the signals STGL1, SFDG1, SRST1, SFCG1, STGS1, SSEL1 corresponding to the pixel lines L, respectively, based on the instruction from the address decoder 21L.
  • the driver unit 23L generates signals STGL, SFDG, SRST, SFCG, STGS, SSEL corresponding to each pixel line L based on the signals STGL1, SFDG1, SRST1, SFCG1, STGS1, SSEL1 corresponding to each pixel line L, respectively. To be configured.
  • the address signal ADR supplied to the address decoder 21R is the same as the address signal ADR supplied to the address decoder 21L. Therefore, the address decoders 21L and 21R select mutually the same pixel lines L based on the address signal ADR. As a result, the scanning units 20L and 20R sequentially drive the imaging pixels P1 and the dummy pixels P2 and P3 in the pixel array 10 from the left and right sides of the pixel array 10 in pixel line L units.
  • the reading unit 30 is configured to generate the image signal DATA0 by performing AD conversion based on the signal SIG supplied from the pixel array 10 via the signal line SGL.
  • FIG. 7 shows a configuration example of the reading unit 30. Note that FIG. 7 also illustrates the controller 40 in addition to the reading unit 30.
  • the readout unit 30 includes a readout control unit 31, a reference signal generation unit 32, and a plurality of AD (Analog to Digital) conversion units ADC (AD conversion units ADC[0], ADC[1], ADC[2], etc And a plurality of switch parts SW (switch parts SW[0], SW[1], SW[2],...) And a bus wiring 100.
  • AD Analog to Digital
  • the read control unit 31 is configured to control the read operation in the read unit 30 based on an instruction from the controller 40. Specifically, the read control unit 31 supplies a control signal to the reference signal generation unit 32 to cause the reference signal generation unit 32 to generate a reference signal REF (described later). Further, the read control unit 31 controls the AD conversion operation in the plurality of AD conversion units ADC by supplying the clock signal CLK and the control signal CC to the plurality of AD conversion units ADC.
  • the reference signal generator 32 is configured to generate the reference signal REF.
  • the reference signal REF has a so-called ramp waveform in which the voltage level gradually decreases with the passage of time during the eight AD conversion periods (conversion periods T1 to T8).
  • the reference signal generation unit 32 is configured to be able to change the slope of the ramp waveform in the reference signal REF.
  • the image pickup sensitivity can be changed by changing the slope of the ramp waveform as described above, and as a result, a bright object or a dark object can be imaged. Then, the reference signal generation unit 32 supplies the generated reference signal REF to the plurality of AD conversion units ADC.
  • the AD conversion unit ADC is configured to convert the voltage of the signal SIG into a digital code CODE by performing AD conversion based on the signal SIG supplied from the pixel array 10.
  • the plurality of AD conversion units ADC are provided corresponding to the plurality of signal lines SGL. Specifically, the 0th AD converter ADC[0] is provided corresponding to the 0th signal line SGL[0], and the 1st AD converter ADC[1] is the 1st signal line.
  • the second AD converter ADC[2] is provided corresponding to SGL[1], and the second AD converter ADC[2] is provided corresponding to the second signal line SGL[2].
  • the AD conversion unit ADC includes capacitive elements 33 and 34, a current source 35, a comparator 36, a counter 37, and a latch 38.
  • the reference signal REF is supplied to one end of the capacitive element 33, and the other end is connected to the positive input terminal of the comparator 36.
  • One end of the capacitive element 34 is connected to the signal line SGL, and the other end is connected to the negative input terminal of the comparator 36.
  • the current source 35 is configured to flow a current having a predetermined current value from the signal line SGL to the ground.
  • the comparator 36 is configured to compare the input voltage at the positive input terminal with the input voltage at the negative input terminal and output the comparison result as a signal CMP.
  • the reference signal REF is supplied to the positive input terminal of the comparator 36 via the capacitance element 33, and the signal SIG is supplied to the negative input terminal of the comparator 36 via the capacitance element 34.
  • the comparator 36 also has a function of performing zero adjustment for setting the voltages of the capacitive elements 33 and 34 in a predetermined period described later.
  • the counter 37 is configured to perform a counting operation based on the signal CMP supplied from the comparator 36, the clock signal CLK and the control signal CC supplied from the read control unit 31.
  • the latch 38 is configured to hold the count value CNT obtained by the counter 37 as a digital code CODE having a plurality of bits.
  • the switch SW is configured to supply the digital code CODE output from the AD converter ADC to the bus wiring 100 based on the control signal SSW supplied from the controller 40.
  • the plurality of switch units SW are provided corresponding to the plurality of AD conversion units ADC. Specifically, the 0th switch unit SW[0] is provided corresponding to the 0th AD conversion unit ADC[0], and the 1st switch unit SW[1] is the 1st AD conversion unit.
  • the second switch unit SW[2] is provided corresponding to the ADC [1], and the second switch unit SW[2] is provided corresponding to the second AD conversion unit ADC[2].
  • the switch unit SW is configured by using the same number of transistors as the number of bits of the digital code CODE. These transistors are on/off controlled based on each bit (control signals SSW[0], SSW[1], SSW[2],...) Of the control signal SSW supplied from the controller 40.
  • the 0th switch unit SW[0] is output from the 0th AD conversion unit ADC[0] by turning on each transistor based on the control signal SSW[0].
  • the digital code CODE is supplied to the bus wiring 100.
  • the first switch unit SW[1] turns on each transistor based on the control signal SSW[1] to turn on the digital signal output from the first AD converter ADC[1].
  • the code CODE is supplied to the bus wiring 100. The same applies to the other switch units SW.
  • the bus wiring 100 has a plurality of wirings and is configured to transmit the digital code CODE output from the AD conversion unit ADC.
  • the reading unit 30 uses the bus line 100 to sequentially transfer the plurality of digital codes CODE supplied from the AD conversion unit ADC to the controller 40 as the image signal DATA0 (data transfer operation).
  • the controller 40 (FIG. 1) is configured to control the operation of the imaging device 1 by supplying control signals to the scanning units 20L and 20R and the reading unit 30.
  • the controller 40 has an address generation unit 41, a voltage generation unit 42, a column scanning unit 43, an image processing unit 44, and a diagnosis processing unit 45.
  • the address generation unit 41 is configured to determine a pixel line L to be driven in the pixel array 10 and generate an address signal ADR indicating an address corresponding to the pixel line L. Then, the address generation unit 41 supplies the generated address signal ADR to the address decoder 21L of the scanning unit 20L and the address decoder 21R of the scanning unit 20R.
  • the voltage generator 42 is configured to generate the voltage signal SVR and the power supply voltage VDD.
  • the voltage signal SVR is a signal that changes between a predetermined voltage VR and the power supply voltage VDD.
  • the voltage VR is a voltage lower than the power supply voltage VDD.
  • the voltage signal SVR is set to the voltage VR, for example, during a period in which the transistors TGL and TGS in the read drive D2 described later are turned on, and is set to the power supply voltage VDD in the storage start drive D1 described later.
  • the voltage generation unit 42 supplies the generated voltage signal SVR to the plurality of voltage supply lines VL in the pixel array 10 and supplies the generated power supply voltage VDD to the plurality of power supply lines PL in the pixel array 10. It has become.
  • the column scanning unit 43 is configured to determine the AD conversion unit ADC that is the target of the data transfer operation in the reading unit 30, and generate the control signal SSW based on the determination result. Then, the column scanning unit 43 is configured to supply the generated control signal SSW to the plurality of switch units SW of the reading unit 30.
  • the image processing unit 44 is configured to perform predetermined image processing on the image indicated by the image signal DATA0.
  • the predetermined image processing includes, for example, image combining processing.
  • the image processing unit 44 supplies the eight digital codes CODE (digital code CODE1) for each pixel, which are supplied from the reading unit 30 and obtained in the eight AD conversion periods (conversion periods T1 to T8). ⁇ CODE8), four pixel values VAL1 to VAL4 for the pixel are generated, and the four pixel values VAL1 to VAL4 are combined to generate the pixel value VAL of the pixel.
  • the image processing unit 44 generates this pixel value VAL for all the pixels included in the pixel array 10.
  • the image processing unit 44 outputs the pixel value VAL related to the image pickup pixel P1 as the image signal DATA.
  • the image processing unit 44 is configured to generate the pixel value VAL by synthesizing the four pixel values VAL1 to VAL4, but the present invention is not limited to this.
  • VAL1 to VAL4 may be output as they are.
  • the image processing unit 44 supplies the pixel values VAL1 to VAL4 related to the dummy pixels P2 and P3 to the diagnosis processing unit 45 as the image signal DATA1.
  • the diagnostic processing unit 45 is configured to perform diagnostic processing based on the address signal ADR and the image signal DATA1. Specifically, the diagnosis processing unit 45 obtains the left edge identification information INFL and the right edge identification information INFR based on the pixel values VAL1 to VAL4 related to the dummy pixel P3 included in the image signal DATA1, and also the dummy included in the image signal DATA1. The line identification information INF is obtained based on the pixel value VAL related to the pixel P2. Then, the diagnosis processing unit 45 compares the address indicated by the address signal ADR with the line identification information INF to diagnose whether or not the imaging device 1 is performing a desired operation. Then, the diagnosis processing unit 45 outputs the result of the diagnosis processing (diagnosis result RES).
  • FIG. 8 shows an implementation example E1 of the image pickup apparatus 1.
  • the imaging device 1 is formed on one semiconductor chip 200.
  • the pixel array 10 is arranged near the center of the semiconductor chip 200.
  • the scanning unit 20L is arranged on the left side of the pixel array 10, and the scanning unit 20R is arranged on the right side of the pixel array 10.
  • the readout unit 30 and the column scanning unit 43 of the controller 40 are arranged below the pixel array 10.
  • the control unit 40A is arranged on the upper side of the pixel array 10.
  • the control unit 40A corresponds to a circuit of the controller 40 other than the column scanning unit 43.
  • the address generation unit 41 in the control unit 40A supplies the address signal ADR to the scanning units 20L and 20R.
  • the scanning units 20L and 20R supply the signals STGL, SFDG, SRST, SFCG, STGS, and SSEL to the pixel array 10.
  • the voltage generation unit 42 in the control unit 40A supplies the voltage signal SVR and the power supply voltage VDD to the pixel array 10.
  • the pixel array 10 supplies the signal SIG to the reading unit 30.
  • the reading unit 30 supplies the image signal DATA0 to the image processing unit 44 in the control unit 40A.
  • the image pickup apparatus 1 is capable of detecting, for example, an operation defect of each circuit and a connection defect such as an open or a short circuit of various wirings in the semiconductor chip 200 by performing a diagnostic process.
  • FIG. 9 illustrates another implementation example E2 of the image pickup apparatus 1.
  • the imaging device 1 is formed on two semiconductor chips 201 and 202.
  • the pixel array 10 is formed on the semiconductor chip 201. That is, the semiconductor chip 201 includes a plurality of imaging pixels P1, a plurality of dummy pixels P2 and P3, control lines TGLL, FDGL, RSTL, FCGL, TGSL, SELL, a power supply line PL, a voltage supply line VL, and a signal line SGL. It is formed. Further, the semiconductor chip 201 is provided with electrode regions 201A, 201B, 201C. The electrode region 201A is provided near the left side of the semiconductor chip 201, the electrode region 201B is provided near the right side of the semiconductor chip 201, and the electrode region 201C is provided near the lower side of the semiconductor chip 201.
  • a plurality of electrodes are formed in the electrode region 201A, and the plurality of electrodes are formed through the vias such as TCV (Through Chip Via), and the control lines TGLL, FDGL, RSTL, FCGL, TGSL, and SELL in the pixel array 10.
  • a plurality of electrodes are formed in the electrode region 201B, and the plurality of electrodes are provided via control lines TGLL, FDGL, RSTL, FCGL, TGSL, SELL, power lines PL in the pixel array 10 via vias such as TCV. It is connected to the voltage supply line VL.
  • a plurality of electrodes are formed in the electrode region 201C, and these plurality of electrodes are connected to the plurality of signal lines SGL in the pixel array 10 via vias such as TCV.
  • scanning units 20L and 20R scanning units 20L and 20R, a control unit 40A, a column scanning unit 43, and a reading unit 30 are formed.
  • the control unit 40A, the column scanning unit 43, and the reading unit 30 are arranged near the center of the semiconductor chip 202.
  • the scanning unit 20L is arranged on the left side of the control unit 40A, the column scanning unit 43, and the reading unit 30, and the scanning unit 20R is arranged on the right side of the control unit 40A, the column scanning unit 43, and the reading unit 30.
  • the semiconductor chip 202 is provided with electrode regions 202A, 202B, 202C.
  • the electrode region 202A is provided near the left side of the semiconductor chip 202 so as to be adjacent to the scanning unit 20L
  • the electrode region 202B is provided near the right side of the semiconductor chip 202 so as to be adjacent to the scanning unit 20R.
  • 202C is provided near the lower side of the semiconductor chip 202 so as to be adjacent to the reading unit 30.
  • a plurality of electrodes are formed in the electrode region 202A, and the plurality of electrodes are connected to the scanning unit 20L and the voltage generating unit 42 in the control unit 40A via vias such as TCV.
  • a plurality of electrodes are formed in the electrode region 202B, and the plurality of electrodes are connected to the scanning unit 20R and the voltage generation unit 42 in the control unit 40A via vias such as TCV.
  • a plurality of electrodes are formed in the electrode region 202C, and the plurality of electrodes are connected to the reading section 30 via vias such as TCV.
  • the semiconductor chip 201 and the semiconductor chip 202 are attached to each other.
  • the plurality of electrodes in the electrode region 201A of the semiconductor chip 201 are electrically connected to the plurality of electrodes in the electrode region 202A of the semiconductor chip 202
  • the plurality of electrodes in the electrode region 201B of the semiconductor chip 201 are connected to the semiconductor chip 202.
  • Are electrically connected to the plurality of electrodes in the electrode region 202B, and the plurality of electrodes in the electrode region 201C of the semiconductor chip 201 are electrically connected to the plurality of electrodes in the electrode region 202C of the semiconductor chip 202.
  • the address generation unit 41 in the control unit 40A of the semiconductor chip 202 supplies the address signal ADR to the scanning units 20L and 20R.
  • the scanning units 20L and 20R of the semiconductor chip 202 connect the control lines TGLL, FDGL, RSTL, FCGL, TGSL and SELL via the plurality of electrodes in the electrode regions 201A and 202A and the plurality of electrodes in the electrode regions 201B and 202B, respectively. It is supplied to the pixel array 10 of the semiconductor chip 201.
  • the voltage generation unit 42 in the control unit 40A of the semiconductor chip 202 supplies the voltage signal SVR and the power supply voltage VDD to the semiconductor chip via the plurality of electrodes in the electrode regions 201A and 202A and the plurality of electrodes in the electrode regions 201B and 202B. 201 to the pixel array 10.
  • the pixel array 10 of the semiconductor chip 201 supplies the signal SIG to the reading unit 30 of the semiconductor chip 202 via the plurality of electrodes in the electrode region 201C.
  • the reading unit 30 supplies the image signal DATA0 to the image processing unit 44 in the control unit 40A.
  • the imaging device 1 performs, for example, a malfunction of each circuit, a connection defect such as an open or a short circuit of various wirings in the semiconductor chips 201 and 202, and a connection between the semiconductor chip 201 and the semiconductor chip 202 by performing a diagnostic process.
  • the connection failure can be detected.
  • the semiconductor chip 201 can be manufactured using a semiconductor manufacturing process specialized for pixels. That is, since the semiconductor chip 201 has no transistors other than the pixel array 10, even if there is a step of annealing at 1000 degrees, for example, the circuits other than the pixel array 10 are not affected. Therefore, when manufacturing the semiconductor chip 201, for example, a high temperature process as a countermeasure against white spots can be introduced, and as a result, the characteristics of the imaging device 1 can be improved.
  • the photodiode PD1 corresponds to a specific but not limitative example of “first light-receiving element” in one embodiment of the present disclosure.
  • the photodiode PD2 corresponds to a specific but not limitative example of “second light-receiving element” in one embodiment of the present disclosure.
  • the pixel circuit CKT of the imaging pixel P1 corresponds to a specific but not limitative example of “imaging pixel circuit” in one embodiment of the disclosure.
  • the pixel circuit CKT of the dummy pixel PA corresponds to a specific but not limitative example of “first dummy pixel circuit” in one embodiment of the present disclosure.
  • the pixel circuit CKT of the dummy pixel PB corresponds to a specific but not limitative example of “second dummy pixel circuit” in one embodiment of the disclosure.
  • the floating diffusion FD corresponds to a specific but not limitative example of “accumulation unit” in one embodiment of the present disclosure.
  • the transistor TGL corresponds to a specific but not limitative example of “first transistor” in one embodiment of the present disclosure.
  • the transistors AMP and SEL correspond to a specific but not limitative example of “output unit” in one embodiment of the present disclosure.
  • the transistor RST corresponds to a specific but not limitative example of “second transistor” in one embodiment of the present disclosure.
  • the transistor TGS corresponds to a specific but not limitative example of “third transistor” in one embodiment of the present disclosure.
  • the transistor FCG corresponds to a specific but not limitative example of “fourth transistor” in one embodiment of the present disclosure.
  • the transistor FDG corresponds to a specific but not limitative example of “fifth transistor” in one embodiment of the present disclosure.
  • the capacitive element FC corresponds to a specific but not limitative example of “capacitive element” in one embodiment of the present disclosure.
  • the voltage supply line VL corresponds to a specific but not limitative example of “voltage supply line” in one embodiment of the disclosure.
  • the address generation unit 41 corresponds to a specific but not limitative example of “address generation unit” in one embodiment of the present disclosure.
  • the scanning units 20L and 20R correspond to a specific example of the “drive control unit” in the present disclosure
  • the reading unit 30, the image processing unit 44, and the diagnostic processing unit 45 correspond to a specific example of the “diagnosis unit” in the present disclosure.
  • the operation and action of the image pickup apparatus 1 according to the present embodiment will be described.
  • the address generation unit 41 of the controller 40 determines a pixel line L to be driven in the pixel array 10 and generates an address signal ADR indicating an address corresponding to the pixel line L. Based on an instruction from the controller 40, the two scanning units 20L and 20R sequentially drive the image pickup pixel P1 and the dummy pixels P2 and P3 in the pixel array 10 for each pixel line L.
  • the voltage generator 42 of the controller 40 generates the voltage signal SVR and the power supply voltage VDD.
  • the imaging pixel P1 and the dummy pixels P2 and P3 in the pixel array 10 sequentially output eight pixel voltages VP1 to VP8 in eight conversion periods T1 to T8.
  • the AD conversion unit ADC of the reading unit 30 performs AD conversion based on these eight pixel voltages VP1 to VP8, and outputs eight digital codes CODE (digital codes CODE1 to CODE8), respectively.
  • the image processing unit 44 of the controller 40 generates four pixel values VAL1 to VAL4 for the pixel based on the eight digital codes CODE1 to CODE8 related to each pixel included in the image signal DATA0, and the four pixel values
  • the pixel value VAL of the pixel is generated by synthesizing VAL1 to VAL4, and the pixel value VAL related to the image pickup pixel P1 is output as the image signal DATA.
  • the image processing unit 44 supplies the pixel values VAL1 to VAL4 related to the dummy pixels P2 and P3 to the diagnosis processing unit 45 as the image signal DATA1.
  • the diagnostic processing unit 45 of the controller 40 performs diagnostic processing based on the address signal ADR and the image signal DATA1 and outputs a diagnostic result RES.
  • each of the image pickup pixels P1 in the pixel array 10 accumulates electric charge according to the amount of received light and outputs the pixel voltage VP as a signal SIG. The operation will be described in detail below.
  • FIG. 10 shows an example of an operation of scanning the plurality of imaging pixels P1 and the plurality of dummy pixels P2 and P3 in the pixel array 10.
  • the image pickup apparatus 1 performs the accumulation start drive D1 in the vertical direction in order from the top to the plurality of image pickup pixels P1 and the plurality of dummy pixels P2 and P3 in the pixel array 10 in the period from timing t0 to t1.
  • the scanning units 20L and 20R turn on the transistors TGL, FDG, RST, FCG, and TGS in a predetermined period within the horizontal period H in units of pixel lines L sequentially from the top in the vertical direction. After setting, these transistors are turned off.
  • each of the plurality of imaging pixels P1 after the voltage at the floating diffusion FD, the capacitive element FC, and the photodiodes PD1 and PD2 is set to the power supply voltage VDD, the charge accumulation is started and the read driving D2 is performed. The charge is accumulated in the accumulation period T10 until the above.
  • the voltage at the floating diffusion FD and the capacitive element FC is set to the power supply voltage VDD.
  • the voltage VR of the voltage signal SVR applied to the voltage supply line VL is set to the power supply voltage VDD during the period in which the transistors TGL and TGS in the storage start drive D1 are in the ON state, so that the floating diffusion FD and the capacitive element FC. Is set to the power supply voltage VDD.
  • the imaging device 1 performs the read drive D2 in the vertical direction in order from the top to the plurality of imaging pixels P1 and the plurality of dummy pixels P2 and P3 during the period from timing t10 to t11.
  • each of the plurality of imaging pixels P1 and the plurality of dummy pixels P2, P3 sequentially outputs eight pixel voltages VP1 to VP8.
  • the readout unit 30 performs AD conversion based on these eight pixel voltages VP1 to VP8, and outputs eight digital codes CODE (digital codes CODE1 to CODE8), respectively.
  • the image processing unit 44 generates four pixel values VAL1 to VAL4 for the pixel based on the eight digital codes CODE1 to CODE8 related to each pixel supplied from the reading unit 30, and the four pixel values
  • the pixel value VAL of the pixel is generated by synthesizing VAL1 to VAL4.
  • the image pickup apparatus 1 repeats such storage start drive D1 and read drive D2. Specifically, as shown in FIG. 10, the image pickup apparatus 1 performs the accumulation start drive D1 in the period of timing t2 to t3 and the read drive D2 in the period of timing t12 to t13. Further, the image pickup apparatus 1 performs the accumulation start drive D1 during the period from timing t4 to t5, and performs the read drive D2 during the period from timing t14 to t15.
  • FIG. 11 shows an operation example of the image pickup apparatus 1.
  • (A) shows the waveform of the horizontal synchronizing signal XHS
  • (B) shows the waveform of the signal SSEL supplied to the image pickup pixel P1A
  • (C) shows the waveform of the signal SRST supplied to the image pickup pixel P1A
  • (D) shows the waveform of the signal SFDG supplied to the imaging pixel P1A
  • (E) shows the waveform of the signal STGL supplied to the imaging pixel P1A
  • (F) is supplied to the imaging pixel P1A.
  • the waveform of the signal SFCG is shown, (G) shows the waveform of the signal STGS supplied to the imaging pixel P1A, (H) shows the waveform of the reference signal REF, and (I) shows the signal SIG output from the imaging pixel P1A. And (J) shows the operation of the counter 37 in the AD conversion unit ADC connected to the imaging pixel P1A.
  • 12A shows the first half of the operations shown in FIG. 11, and FIG. 12B shows the second half of the operations shown in FIG. 11(H) and (I), FIGS. 12A(H) and (I), and FIGS. 12B(H) and (I), the waveform of each signal is shown on the same voltage axis.
  • 11H, 12A, and 12B shows the waveform at the positive input terminal of the comparator 36, and the reference signal REF in FIG. 11I, FIG. 12A, and FIG.
  • the signal SIG of (I) shows a waveform at the negative input terminal of the comparator 36.
  • the diagonal lines indicate that the counter 37 is performing a counting operation.
  • FIGS. 12A to 12C show the state of the image pickup pixel P1A.
  • the transistors TGL, RST, FDG, TGS, FCG and SEL are shown by using switches according to the operating states of the transistors.
  • the scanning units 20L and 20R first select the pixel line L including the image pickup pixel P1A by using the signal SSEL, and make the image pickup pixel P1A correspond to the image pickup pixel P1A. It is electrically connected to the signal line SGL. Then, the scanning units 20L and 20R control the operation of the imaging pixel P1A using the signals SRST, SFDG, STGL, SFCG, and STGS, and the imaging pixel P1A has eight pixel voltages VP1 in eight conversion periods T1 to T8. To VP8 are sequentially output. Then, the AD conversion unit ADC of the reading unit 30 performs AD conversion based on these eight pixel voltages VP1 to VP8, and outputs eight digital codes CODE1 to CODE8. This operation will be described in detail below.
  • the scanning units 20L and 20R change the voltage of the signal SSEL from low level to high level at timing t2 (FIG. 12A(B)).
  • the transistor SEL is turned on, and the image pickup pixel P1A is electrically connected to the signal line SGL.
  • the scanning units 20L and 20R set the signals SRST and SFDG to the high level (FIGS. 12A(C) and (D)).
  • the imaging pixel P1A both the transistors RST and FDG are turned on, the voltage of the floating diffusion FD is set to the power supply voltage VDD, and the floating diffusion FD is reset.
  • the scanning units 20L and 20R change the voltage of the signal SFDG from the high level to the low level (FIG. 12A(D)). As a result, in the image pickup pixel P1A, the transistor FDG is turned off.
  • the scanning units 20L and 20R change the voltage of the signal SRST from the high level to the low level (FIG. 12A(C)). As a result, the transistor RST is turned off in the imaging pixel P1A.
  • the scanning units 20L and 20R change the voltage of the signal SFDG from the low level to the high level (FIG. 12A(D)). As a result, in the image pickup pixel P1A, the transistor FDG is turned on. Further, the comparator 36 performs zero adjustment for setting the voltages of the capacitive elements 33 and 34 during the period from timing t13 to timing t14.
  • the comparator 36 finishes the zero adjustment. Then, at this timing t14, the reference signal generation unit 32 changes the voltage of the reference signal REF to the voltage V1 (FIG. 12A(H)).
  • the transistors FDG and SEL are turned on and all other transistors are turned off. Since the transistor FDG is in the on state, the floating diffusion FD and the transistor FDG form a combined capacitance.
  • This combined capacitor functions as a conversion capacitor that converts charges into a voltage in the image pickup pixel P1A.
  • the capacitance value of the conversion capacitance in the image pickup pixel P1A is large, and thus the conversion efficiency from charge to voltage is low.
  • This conversion capacitor holds the electric charge when the floating diffusion FD is reset during the period up to the timing t12.
  • the imaging pixel P1A outputs the pixel voltage VP (pixel voltage VP1) corresponding to the voltage in the floating diffusion FD at this time.
  • the AD conversion unit ADC performs AD conversion based on this pixel voltage VP1. Specifically, at timing t15, the read control unit 31 starts generating the clock signal CLK, and at the same time, the reference signal generation unit 32 changes the voltage of the reference signal REF from the voltage V1 by a predetermined degree of change. It begins to lower (FIG. 12A(H)). In response to this, the counter 37 of the AD conversion unit ADC starts the counting operation (FIG. 12A(J)).
  • the voltage of the reference signal REF becomes lower than the voltage of the signal SIG (pixel voltage VP1) (FIGS. 12A (H) and (I)).
  • the comparator 36 of the AD converter ADC changes the voltage of the signal CMP, and as a result, the counter 37 stops the counting operation (FIG. 12A(J)).
  • the count value CNT of the counter 37 when the counting operation is stopped corresponds to the pixel voltage VP1.
  • the AD conversion unit ADC performs the AD conversion based on the pixel voltage VP1, and the latch 38 of the AD conversion unit ADC outputs the count value CNT of the counter 37 as the digital code CODE1 (FIG. 12A (J )).
  • the read control unit 31 stops the generation of the clock signal CLK with the end of the conversion period T1
  • the reference signal generation unit 32 stops the change in the voltage of the reference signal REF (see FIG. 12A ( H))
  • the counter 37 resets the count value CNT.
  • the scanning units 20L and 20R change the voltage of the signal SFDG from the high level to the low level (FIG. 12A(D)).
  • the transistor FDG is turned off.
  • the comparator 36 performs zero adjustment for setting the voltages of the capacitive elements 33 and 34 in the period from timing t21 to timing t22.
  • the comparator 36 ends the zero adjustment. Then, at this timing t22, the reference signal generation unit 32 changes the voltage of the reference signal REF to the voltage V1 (FIG. 12A(H)).
  • the transistor SEL is turned on and all other transistors are turned off.
  • the capacitance value of the conversion capacitance in the image pickup pixel P1A is small, and thus the conversion efficiency from charge to voltage is high.
  • This conversion capacitor holds the electric charge when the floating diffusion FD is reset during the period up to the timing t12.
  • the imaging pixel P1A outputs a pixel voltage VP (pixel voltage VP2) corresponding to the voltage in the floating diffusion FD at this time.
  • the AD conversion unit ADC performs AD conversion based on this pixel voltage VP2. This operation is similar to the operation in the conversion period T1.
  • the AD conversion unit ADC performs AD conversion based on the pixel voltage VP2, and the latch 38 of the AD conversion unit ADC outputs the count value CNT of the counter 37 as the digital code CODE2 (FIG. 12A(J)).
  • the scanning units 20L and 20R change the voltage of the signal STGL from low level to high level (FIG. 12A(E)).
  • the transistor TGL is turned on.
  • the reference signal generation unit 32 changes the voltage of the reference signal REF to the voltage V1 (FIG. 12A(H)).
  • the scanning units 20L and 20R change the voltage of the signal STGL from the high level to the low level (FIG. 12A(E)).
  • the transistor TGL is turned off in the image pickup pixel P1A.
  • the transistor FDG is in the off state, and therefore the capacitance value of the conversion capacitance in the image pickup pixel P1A is small, so that the conversion efficiency from charge to voltage is high.
  • This conversion capacitor holds the charge transferred from the photodiode PD1 at the timings t31 to t32.
  • the imaging pixel P1A outputs the pixel voltage VP (pixel voltage VP3) corresponding to the voltage in the floating diffusion FD at this time.
  • the AD conversion unit ADC performs AD conversion based on this pixel voltage VP3. This operation is similar to the operation in the conversion period T1.
  • the AD conversion unit ADC performs AD conversion based on the pixel voltage VP3, and the latch 38 of the AD conversion unit ADC outputs the count value CNT of the counter 37 as a digital code CODE3 (FIG. 12A(J)).
  • This digital code CODE3 corresponds to the digital code CODE2 obtained when the conversion efficiency is high (conversion period T2).
  • the scanning units 20L and 20R change the voltage of the signal SFDG from the low level to the high level and change the voltage of the signal STGL from the low level to the high level (FIGS. 12A(D), (E). )).
  • the reference signal generation unit 32 changes the voltage of the reference signal REF to the voltage V1 (FIG. 12A(H)).
  • the scanning units 20L and 20R change the voltage of the signal STGL from the high level to the low level at the timing t42 (FIG. 12A(E)).
  • the transistor TGL is turned off in the image pickup pixel P1A.
  • the transistor FDG is in the ON state, so that the floating diffusion FD and the transistor FDG form a combined capacitance (conversion capacitance). Therefore, since the capacitance value of the conversion capacitance in the imaging pixel P1A is large, the conversion efficiency from charge to voltage is low.
  • This conversion capacitor holds the charges transferred from the photodiode PD1 at the timings t31 to t32 and t41 to t42.
  • the imaging pixel P1A outputs a pixel voltage VP (pixel voltage VP4) corresponding to the voltage in the floating diffusion FD at this time.
  • the AD conversion unit ADC performs AD conversion based on this pixel voltage VP4. This operation is similar to the operation in the conversion period T1.
  • the AD conversion unit ADC performs AD conversion based on the pixel voltage VP4, and the latch 38 of the AD conversion unit ADC outputs the count value CNT of the counter 37 as the digital code CODE4 (FIG. 12A(J)).
  • This digital code CODE4 also corresponds to the digital code CODE1 obtained when the conversion efficiency is low (conversion period T1).
  • the scanning units 20L and 20R change the voltage of the signal SRST from the low level to the high level (FIG. 12B(C)).
  • the transistor RST is turned on in the image pickup pixel P1A. Since the transistor FDG is in the ON state, the voltage of the floating diffusion FD is set to the power supply voltage VDD, and the floating diffusion FD is reset.
  • the scanning units 20L and 20R change the voltage of the signal SRST from the high level to the low level (FIG. 12B(C)). As a result, the transistor RST is turned off in the imaging pixel P1A.
  • the reference signal generation unit 32 changes the voltage of the reference signal REF to the voltage V1 (FIG. 12B(H)).
  • the scanning units 20L and 20R change the voltage of the signal SFCG from low level to high level (FIG. 12B(F)).
  • the transistor FCG is turned on.
  • the comparator 36 performs zero adjustment for setting the voltages of the capacitive elements 33 and 34 in the period from timing t53 to timing t54.
  • the comparator 36 ends the zero adjustment. Further, at the timing t54, the reference signal generation unit 32 changes the voltage of the reference signal REF to the voltage V1 (FIG. 12A(H)).
  • the transistors FDG, FCG, and SEL are turned on, and all other transistors are turned off. Since both the transistors FDG and FCG are in the ON state, the floating diffusion FD, the transistors FDG and FCG, and the capacitive element FC form a combined capacitance (conversion capacitance). This conversion capacitance holds the electric charge generated in the photodiode PD2 before the timing t53 and supplied to and accumulated in the capacitive element FC via the transistor TGS.
  • the imaging pixel P1A outputs the pixel voltage VP (pixel voltage VP5) corresponding to the voltage in the floating diffusion FD at this time.
  • the AD conversion unit ADC performs AD conversion based on this pixel voltage VP5. This operation is similar to the operation in the conversion period T1.
  • the AD conversion unit ADC performs AD conversion based on the pixel voltage VP5, and the latch 38 of the AD conversion unit ADC outputs the count value CNT of the counter 37 as the digital code CODE5 (FIG. 12B(J)).
  • the scanning units 20L and 20R change the voltage of the signal STGS from the low level to the high level (FIG. 12B(G)).
  • the transistor TGS is turned on in the image pickup pixel P1A.
  • the reference signal generation unit 32 changes the voltage of the reference signal REF to the voltage V1 (FIG. 12B(H)).
  • the scanning units 20L and 20R change the voltage of the signal STGS from the high level to the low level (FIG. 12B(G)).
  • the transistor TGS is turned off.
  • the imaging pixel P1A As a result, in the imaging pixel P1A, as shown in FIG. 13C, since the transistors FDG and FCG are both in the ON state, the floating diffusion FD, the transistors FDG and FCG, and the capacitive element FC form a combined capacitance (conversion capacitance). To do.
  • This conversion capacitance is generated in the photodiode PD2 before the timing t53, and in addition to the charges supplied to and accumulated in the capacitive element FC via the transistor TGS, the charges transferred from the photodiode PD2 at the timings t61 to t62. keeping.
  • the imaging pixel P1A outputs a pixel voltage VP (pixel voltage VP6) corresponding to the voltage in the floating diffusion FD at this time.
  • the AD conversion unit ADC performs AD conversion based on this pixel voltage VP6. This operation is similar to the operation in the conversion period T1.
  • the AD conversion unit ADC performs AD conversion based on the pixel voltage VP6, and the latch 38 of the AD conversion unit ADC outputs the count value CNT of the counter 37 as the digital code CODE6 (FIG. 12B(J)).
  • the digital code CODE6 corresponds to the digital code CODE5 obtained when the floating diffusion FD, the transistors FDG and FCG, and the capacitive element FC form a combined capacitance.
  • the comparator 36 performs zero adjustment for setting the voltages of the capacitive elements 33 and 34 in the period from timing t71 to timing t72.
  • the comparator 36 ends the zero adjustment. Further, at the timing t72, the reference signal generation unit 32 changes the voltage of the reference signal REF to the voltage V1 (FIG. 12B(H)).
  • the imaging pixel P1A As a result, in the imaging pixel P1A, as shown in FIG. 13C, since the transistors FDG and FCG are both in the ON state, the floating diffusion FD, the transistors FDG and FCG, and the capacitive element FC form a combined capacitance (conversion capacitance). To do.
  • This conversion capacitance is generated in the photodiode PD2 before the timing t53, and in addition to the charges supplied to and accumulated in the capacitive element FC via the transistor TGS, the charges transferred from the photodiode PD2 at the timings t61 to t62. keeping.
  • the imaging pixel P1A outputs the pixel voltage VP (pixel voltage VP7) corresponding to the voltage in the floating diffusion FD at this time.
  • the AD conversion unit ADC performs AD conversion based on this pixel voltage VP7. This operation is similar to the operation in the conversion period T1.
  • the AD conversion unit ADC performs AD conversion based on the pixel voltage VP7, and the latch 38 of the AD conversion unit ADC outputs the count value CNT of the counter 37 as the digital code CODE7 (FIG. 12B(J)).
  • the scanning units 20L and 20R change the voltage of the signal SRST from low level to high level (FIG. 12B(C)).
  • the transistor RST is turned on in the image pickup pixel P1A. Since the transistors FDG and FCG are in the ON state, the voltage of the floating diffusion FD and the voltage of the capacitive element FC are set to the power supply voltage VDD, and the floating diffusion FD and the capacitive element FC are reset.
  • the scanning units 20L and 20R change the voltage of the signal SFCG from the high level to the low level (FIG. 12B(F)). As a result, the transistor FCG is turned off in the imaging pixel P1A.
  • the scanning units 20L and 20R change the voltage of the signal SRST from the high level to the low level (FIG. 12B(C)). As a result, the transistor RST is turned off in the imaging pixel P1A.
  • the scanning units 20L and 20R change the voltage of the signal SFCG from the low level to the high level (FIG. 12B(F)).
  • the transistor FCG is turned on.
  • the reference signal generation unit 32 changes the voltage of the reference signal REF to the voltage V1 (FIG. 12B(H)).
  • the imaging pixel P1A As a result, in the imaging pixel P1A, as shown in FIG. 13C, since the transistors FDG and FCG are both in the ON state, the floating diffusion FD, the transistors FDG and FCG, and the capacitive element FC form a combined capacitance (conversion capacitance). To do. This conversion capacitor holds electric charges when the floating diffusion FD and the capacitive element FC are reset at timings t81 to t82.
  • the imaging pixel P1A outputs a pixel voltage VP (pixel voltage VP8) corresponding to the voltage in the floating diffusion FD at this time.
  • the AD conversion unit ADC performs AD conversion based on this pixel voltage VP8. This operation is similar to the operation in the conversion period T1.
  • the AD conversion unit ADC performs AD conversion based on the pixel voltage VP8, and the latch 38 of the AD conversion unit ADC outputs the count value CNT of the counter 37 as the digital code CODE8 (FIG. 12B(J)).
  • the digital code CODE8 corresponds to the digital code CODE7 obtained when the floating diffusion FD, the transistors FDG and FCG, and the capacitive element FC form a combined capacitance.
  • the scanning units 20L and 20R change the voltage of the signal SFDG from the high level to the low level, and change the voltage of the signal SFCG from the high level to the low level (FIG. 12B(D), ( F)).
  • the transistors FDG and FCG are turned off.
  • the scanning units 20L and 20R change the voltage of the signal SSEL from the high level to the low level (FIG. 12B(B)).
  • the transistor SEL is turned off, and the image pickup pixel P1A is electrically disconnected from the signal line SGL.
  • the image processing unit 44 generates four pixel values VAL1 to VAL4 for the pixel based on the eight digital codes CODE1 to CODE8 related to each pixel supplied from the reading unit 30, and the four pixel values VAL1 to The pixel value VAL of the pixel is generated by synthesizing VAL4.
  • FIG. 14 schematically shows the image synthesizing process.
  • the waveforms shown in FIGS. 14A to 14G are similar to the waveforms shown in FIGS. 11A to 11G.
  • the reading unit 30 includes the period from timing t11 to t21, the period from timing t21 to t31, the period from timing t31 to t41, the period from timing t41 to t51, and the timing from t51 to.
  • the digital codes CODE1 to CODE8 are generated based on the operations during the period t61, the period from timing t61 to t71, the period from timing t71 to t81, and the period from timing t81 to t7.
  • the image processing unit 44 generates the pixel value VAL1 based on the digital code CODE2 and the digital code CODE3. Specifically, the image processing unit 44 calculates the pixel value VAL1 by subtracting the digital code CODE2 from the digital code CODE3 (CODE3-CODE2). That is, the imaging device 1 uses the principle of so-called correlated double sampling (CDS) to convert the digital code CODE2 and the D phase (Data phase) data corresponding to the P phase (Pre-Charge phase) data. The pixel value VAL1 is calculated using the corresponding digital code CODE3. Since the image capturing apparatus 1 is configured to perform such correlated double sampling, it is possible to remove the noise component included in the pixel value VAL1, and as a result, the image quality of the captured image can be improved.
  • CDS correlated double sampling
  • the image processing unit 44 generates the pixel value VAL2 based on the digital code CODE1 and the digital code CODE4. Specifically, the image processing unit 44 calculates the pixel value VAL2 by subtracting the digital code CODE1 from the digital code CODE4 (CODE4-CODE1). That is, the image pickup apparatus 1 uses the principle of correlated double sampling to calculate the pixel value VAL2 using the digital code CODE1 corresponding to the P-phase data and the digital code CODE4 corresponding to the D-phase data.
  • the image processing unit 44 generates the pixel value VAL3 based on the digital code CODE5 and the digital code CODE6. Specifically, the image processing unit 44 calculates the pixel value VAL3 by subtracting the digital code CODE5 from the digital code CODE6 (CODE6-CODE5). That is, the image pickup apparatus 1 uses the principle of correlated double sampling to calculate the pixel value VAL3 using the digital code CODE5 corresponding to the P-phase data and the digital code CODE6 corresponding to the D-phase data.
  • the image processing unit 44 generates the pixel value VAL4 based on the digital code CODE7 and the digital code CODE8. Specifically, the image processing unit 44 calculates the pixel value VAL4 by subtracting the digital code CODE8 from the digital code CODE7 (CODE7-CODE8). That is, the image pickup apparatus 1 uses the principle of so-called double data sampling (DDS) to convert the digital code CODE7 before resetting the floating diffusion FD and the capacitive element FC, and the floating diffusion FD and the capacitive element FC. The pixel value VAL4 is calculated using the digital code CODE8 after resetting.
  • DDS double data sampling
  • the image processing unit 44 generates the pixel value VAL of the pixel by combining the four pixel values VAL1 to VAL4.
  • the image processing unit 44 generates this pixel value VAL for all the pixels in the pixel array 10.
  • the image processing unit 44 outputs the pixel value VAL related to the image pickup pixel P1 as the image signal DATA.
  • FIG. 15 schematically shows an example of the overall operation of the diagnostic processing in the imaging device 1. This diagnostic process is performed in parallel with the normal imaging operation using the imaging pixel P1 in the imaging pixel region R1.
  • the reading unit 30, the image processing unit 44, and the diagnosis processing unit 45 form a diagnosis unit 49.
  • the address generation unit 41 of the controller 40 determines a pixel line L to be driven in the pixel array 10 and generates an address signal ADR indicating an address corresponding to the pixel line L. Then, the address generation unit 41 supplies the address signal ADR to the scanning units 20L and 20R.
  • the two scanning units 20L and 20R drive the imaging pixels P1 and the dummy pixels P2 and P3 belonging to the pixel line L corresponding to the address indicated by the address signal ADR based on the instruction from the controller 40.
  • the dummy pixels P2 in the dummy pixel region R21 eleven dummy pixels P2 in the dummy pixel region R22, two dummy pixels P3 in the dummy pixel region R31, and two dummy pixels P32 in the dummy pixel region R32.
  • the dummy pixel P3 sequentially outputs the eight pixel voltages VP1 to VP8 as the signal SIG in the eight conversion periods T1 to T8.
  • the AD conversion unit ADC of the reading unit 30 performs AD conversion based on these eight pixel voltages VP1 to VP8, and outputs eight digital codes CODE (digital codes CODE1 to CODE8), respectively.
  • the image processing unit 44 of the controller 40 generates four pixel values VAL1 to VAL4 based on the eight digital codes CODE1 to CODE8 of each pixel included in the image signal DATA0. Then, the image processing unit 44 supplies the pixel values VAL1 to VAL4 related to the dummy pixels P2 and P3 to the diagnosis processing unit 45 as the image signal DATA1.
  • Each of the dummy pixels P2 and P3 is a dummy pixel PA (FIG. 4A) or a dummy pixel PB (FIG. 4B).
  • the drain and source of the transistor TGL are connected to each other and the drain and source of the transistor TGS are connected to each other. Therefore, in the read drive D2, for example, the pixel voltage VP2 and the pixel voltage VP3 output from the dummy pixel PA shown in FIG. 12A are almost the same. That is, during the period from timing t31 to t32, the transistor TGL is turned on.
  • the dummy pixel PA maintains the pixel voltage VP.
  • the pixel voltage VP1 and the pixel voltage VP4 shown in FIG. 12A are almost the same, and the pixel voltages VP5 and VP6 shown in FIG. 12B are almost the same. That is, the dummy pixel PA performs the same operation as that of the image pickup pixel P1 whose light receiving amount is 0 (zero). Therefore, the AD conversion unit ADC and the image processing unit 44 of the reading unit 30 generate pixel values VAL1 to VAL4 having small values based on the eight pixel voltages VP1 to VP8 supplied from the dummy pixels PA.
  • the source of the transistor TGL is connected to the voltage supply line VL and the source of the transistor TGS is connected to the voltage supply line VL.
  • the voltage of the floating diffusion FD is set to the voltage VR
  • the voltage of the floating diffusion FD is set to the voltage VR. That is, the dummy pixel PB performs the same operation as the image pickup pixel P1 that receives a large amount of light. Therefore, the AD conversion unit ADC and the image processing unit 44 of the reading unit 30 generate pixel values VAL1 to VAL4 having large values based on the eight pixel voltages VP1 to VP8 supplied from the dummy pixels PA.
  • the diagnosis processing unit 45 of the controller 40 obtains the left end identification information INFL and the right end identification information INFR based on the pixel values VAL1 to VAL4 related to the dummy pixel P3 supplied from the image processing unit 44. Further, the diagnosis processing unit 45 obtains the line identification information INF based on the pixel values VAL1 to VAL4 related to the dummy pixel P2 supplied from the image processing unit 44, and the address indicated by the address signal ADR and this line identification information INF It is diagnosed whether the imaging device 1 is performing a desired operation by comparing the above.
  • the diagnosis processing unit 45 performs the binarization process using the threshold value TH for each of the pixel values VAL1 to VAL4 of the 11 dummy pixels P2 in the dummy pixel region R21. Since the pixel values VAL1 to VAL4 related to the dummy pixel PA are small values, this binarization process results in “0”, while the pixel values VAL1 to VAL4 related to the dummy pixel PB are large values. By this binarization processing, it becomes "1". As a result, the diagnosis processing unit 45 obtains an 11-bit binary number. This 11-bit binary number is the line identification information INF shown in FIG.
  • the diagnostic processing unit 45 compares the address indicated by the address signal ADR with the line identification information INF to diagnose whether the imaging device 1 is performing a desired operation. That is, for example, the address indicated by the address signal ADR is “0000000000” when the address signal ADR indicates the 0th pixel line L[0], and the address signal ADR indicates the 1st pixel line L[1]. In the case shown, it is "0000000000001", and in the case where the address signal ADR shows the second pixel line L[2], it is "000000000000". Therefore, the diagnosis processing unit 45 can diagnose whether or not the image pickup apparatus 1 is performing a desired operation by comparing the address indicated by the address signal ADR with the line identification information INF.
  • the diagnosis processing unit 45 obtains the line identification information INF by performing binarization processing on each of the pixel values VAL1 to VAL4 related to the 11 dummy pixels P2 in the dummy pixel region R22. Then, the diagnostic processing unit 45 compares the address indicated by the address signal ADR with the line identification information INF to diagnose whether the imaging device 1 is performing a desired operation.
  • the diagnostic processing unit 45 causes the line identification information INF acquired from the pixel values VAL1 to VAL4 related to the dummy pixel area R21 and the address indicated by the address signal ADR to match each other, and the pixel value VAL1 related to the dummy pixel area R22. If the line identification information INF acquired from VAL4 and the address indicated by the address signal ADR match each other, it is determined that the imaging device 1 is performing the desired operation.
  • the diagnosis processing unit 45 determines that the line identification information INF acquired from the pixel values VAL1 to VAL4 related to the dummy pixel area R21 and the address indicated by the address signal ADR do not match each other, or relates to the dummy pixel area R22. If the line identification information INF acquired from the pixel values VAL1 to VAL4 and the address indicated by the address signal ADR do not match each other, it is determined that the imaging device 1 has a defect.
  • the cause of the case where the line identification information INF obtained from the pixel values VAL1 to VAL4 related to the dummy pixel region R21 and the address indicated by the address signal ADR do not match each other is, for example, between the address generation unit 41 and the scanning unit 20L. Defects in connection, defects in the scanning unit 20L, defects in connections between the scanning unit 20L and the dummy pixel P2 in the dummy pixel region R21, defects in the dummy pixel P2 in the dummy pixel region R21, and dummy pixels P2 in the dummy pixel region R21. There may be a problem of connection with the AD conversion unit ADC, a problem of the AD conversion unit ADC, and the like.
  • the cause of the case where the line identification information INF acquired from the pixel values VAL1 to VAL4 related to the dummy pixel region R22 and the address indicated by the address signal ADR do not coincide with each other is, for example, that the address generation unit 41 and the scanning unit 20R.
  • diagnosis processing unit 45 obtains the left end identification information INFL by performing binarization processing on each of the pixel values VAL1 to VAL4 related to the two dummy pixels P3 in the dummy pixel region R31. Similarly, the diagnosis processing unit 45 obtains the right end identification information INFR by performing binarization processing on each of the pixel values VAL1 to VAL4 related to the two dummy pixels P3 in the dummy pixel region R32.
  • the diagnostic processing unit 45 performs diagnostic processing in this way. Then, the diagnosis processing unit 45 outputs the result of the diagnosis processing as the diagnosis result RES.
  • the dummy pixel regions R21, R22, R31, R32 are provided, and the dummy pixel PA (FIG. 4A) or the dummy pixel PB (FIG. 4B) is provided in the dummy pixel regions R21, R22, R31, R32.
  • the arrangement of the dummy pixels P2 can be used to fix the information about each pixel line L like a so-called mask ROM (Read Only Memory).
  • the line identification information INF for identifying the pixel line L is set by using the arrangement of the dummy pixels P2, the self-diagnosis is performed to detect the failure of the address control and the pixel control. Fault detection can be performed.
  • the array of 11 dummy pixels P2 is an array showing the second number of the pixel line L represented by a binary number. It is possible to simplify the configuration of the circuit that compares the information INF with the address indicated by the address signal ADR.
  • the drain and the source of the transistor TGL are connected to each other and the drain and the source of the transistor TGS are connected to each other.
  • the pixel values VAL1 to VAL4 of the dummy pixels PA can be brought close to “0”. For example, when the inclination of the ramp waveform in the reference signal REF is changed to increase the image pickup sensitivity. In, it is possible to prevent misdiagnosis.
  • the imaging sensitivity is increased.
  • the value obtained by performing the binarization process on each of the pixel values VAL1 to VAL4 may become “1”. That is, for example, in the read drive D2, the voltage of the floating diffusion FD set by turning on the transistors RST and FDG and the voltage of the floating diffusion FD set by turning on the transistor TGL are It is desirable that they are equal to each other. However, these voltages may shift from each other due to the influence of the parasitic capacitance of the transistor.
  • the pixel value VAL1 , VAL2 becomes larger than "0".
  • the deviations of these voltages are large, the deviations of the pixel values VAL1 and VAL2 from “0” are large.
  • the result of the binarization process may be "1".
  • the imaging device may erroneously diagnose that the imaging device is out of order although it is not out of order.
  • the imaging device 1 in the dummy pixel PA, the drain and the source of the transistor TGL are connected to each other and the drain and the source of the transistor TGS are connected to each other. Therefore, in the dummy pixel PA, the voltage of the floating diffusion FD is maintained even when the transistor TGL is turned on during the period from timing t31 to t32 (FIG. 12A). The same applies to the transistor TGS. Therefore, in the image pickup apparatus 1, it is possible to reduce the deviation of each of the pixel values VAL1 to VAL4 from “0”. Therefore, for example, even when the image pickup sensitivity of the image pickup apparatus 1 is high, the result of the binarization processing can be further improved. It can be stably set to "0". As a result, the imaging device 1 can prevent erroneous diagnosis.
  • two dummy pixel regions R21 and R22 are respectively provided on the left and right sides of the image pickup pixel region R1, and the diagnostic processing is performed in parallel with the normal image pickup operation using the image pickup pixel P1 of the image pickup pixel region R1. Since this is done, for example, a failure can be detected in a timely manner. That is, for example, when performing the diagnostic process in the blanking period T20, it is difficult to perform the diagnostic process for all the pixel lines L in one blanking period T20 because the blanking period T20 is short. Therefore, in this case, the diagnostic processing for all the pixel lines L is performed using the plurality of blanking periods T20. In this case, when a failure occurs, the failure is timely detected. It may not be detected.
  • the image pickup apparatus 1 can perform the diagnostic process for all the pixel lines L while performing the normal image pickup operation, so that the diagnostic process for all the pixel lines L can be performed within one frame period. .. As a result, the imaging device 1 can detect a failure in a timely manner.
  • two dummy pixel regions are provided on the left and right sides of the normal pixel region, and the diagnostic process is performed in parallel with the normal imaging operation using the pixels in the imaging pixel region. Can be detected in a timely manner.
  • the image pickup apparatus 1B includes one scanning unit 20L, a pixel array 10B, a reading unit 30B, and a controller 40B. That is, in the image pickup apparatus 1B in the image pickup apparatus 1 (FIG. 1) according to the above-described embodiment, the scanning unit 20R is omitted, and the pixel array 10, the reading unit 30, and the controller 40 are replaced by the pixel array 10B, the reading unit 30B, And the controller 40B.
  • the pixel array 10B is obtained by omitting the dummy pixel region R21 in the pixel array 10 (FIG. 1) according to the above embodiment.
  • the readout unit 30B is configured to generate the image signal DATA0 by performing AD conversion based on the signal SIG supplied from the pixel array 10B via the signal line SGL.
  • the controller 40B is configured to control the operation of the imaging device 1B by supplying control signals to the scanning unit 20L and the reading unit 30B.
  • the controller 40B has a column scanning unit 43B, an image processing unit 44B, and a diagnosis processing unit 45B.
  • the column scanning unit 43B is configured to determine the AD conversion unit ADC that is the target of the data transfer operation in the reading unit 30B and generate the control signal SSW based on the determination result.
  • the image processing unit 44B is configured to perform predetermined image processing including image combining processing on the image indicated by the image signal DATA0.
  • the diagnostic processing unit 45B obtains the line identification information INF by performing binarization processing on each of the pixel values VAL1 to VAL4 related to the 11 dummy pixels P2 in the dummy pixel region R22, and the address signal ADR indicates By comparing the address with the line identification information INF, it is configured to diagnose whether or not the image pickup apparatus 1B is performing a desired operation.
  • the scanning unit 20L drives the imaging pixel P1 and the dummy pixels P2 and P3 belonging to the pixel line L corresponding to the address indicated by the address signal ADR based on the instruction from the controller 40B. Then, the eleven dummy pixels P2 in the dummy pixel region R22 in the pixel array 10B respectively generate the signal SIG and supply the generated signal SIG to the reading unit 30B.
  • the scanning unit 20L is arranged on the left of the pixel array 10B, and the dummy pixel region R22 is provided near the right end of the pixel array 10B.
  • the dummy pixel region R22 is provided in the pixel array 10B at a position distant from the scanning unit 20L, the drive capability of the driver unit 23L of the scanning unit 20L is diagnosed by performing the diagnostic process. be able to. Further, in the image pickup apparatus 1B, by providing the dummy pixel region R22 at a position distant from the scanning unit 20L in this way, the control lines TGLL and FDGL in the dummy pixel region R31, the image pickup pixel region R1, and the dummy pixel region R22 are provided. , RSTL, FCGL, TGSL, SELL and disconnection of the power supply line PL can be diagnosed.
  • the imaging device 1C includes a pixel array 10C and scanning units 20LC and 20RC.
  • the pixel array 10C has an imaging pixel P1 and dummy pixels P2 and P3.
  • the image pickup pixel P1 is arranged in the image pickup pixel region R1, the plurality of dummy pixels P2 are arranged in the dummy pixel regions R21 and R22, and the plurality of dummy pixels P3 are arranged in the dummy pixel regions R31 and R32.
  • the dummy pixel PA or the dummy pixel PB is selectively arranged as the dummy pixel P2 in the dummy pixel regions R21 and R22, and the dummy pixel PA or the dummy pixel PB is selectively disposed in the dummy pixel region R31 and R32. Is placed as.
  • FIG. 18 illustrates a configuration example of the imaging pixel P1 according to this modification.
  • the imaging pixel P1 is The pixel array 10B has a plurality of control lines TGLL, a plurality of control lines RSTL, a plurality of control lines TGSL, a plurality of control lines SELL, a plurality of power supply lines PL, and a plurality of signal lines SGL. ..
  • the imaging pixel P1 has photodiodes PD1 and PD2 and a pixel circuit CKT.
  • the pixel circuit CKT includes a transistor TGL, a transistor TGS, a transistor RST, a floating diffusion FD, and transistors AMP and SEL.
  • the drain of the transistor TGS is connected to the floating diffusion FD.
  • the source of the transistor RST is connected to the floating diffusion FD.
  • the pixel circuit CKT according to the present modification is obtained by omitting the transistors FCG and FDG from the pixel circuit CKT (FIG. 2)
  • FIG. 19A shows a configuration example of the dummy pixel PA according to the present modification
  • FIG. 19B shows a configuration example of the dummy pixel PB according to the present modification.
  • the drain and the source of the transistor TGL are connected to each other and the drain and the source of the transistor TGS are connected to each other.
  • the source of the transistor TGL is connected to the voltage supply line VL and the source of the transistor TGS is connected to the voltage supply line VL.
  • the scanning units 20LC and 20RC are configured to sequentially drive the imaging pixels P1 and the dummy pixels P2 and P3 in the pixel array 10B in units of pixel lines L based on an instruction from the controller 40.
  • FIG. 20 illustrates a configuration example of the dummy pixels PA arranged in the pixel array 10D of the imaging device 1D according to the present modification.
  • the source of the transistor TGL is connected to the power supply line PL
  • the source of the transistor TGS is connected to the power supply line PL
  • the drain of the transistor RST is connected to the voltage supply line VL.
  • the dummy pixel PB can use the configuration of FIG. 4B.
  • the dummy pixel PA (FIG. 20) and the dummy pixel PB (FIG. 4B) differ from each other in the connection of the sources of the transistors TGL and TGS and the connection of the drain of the transistor RST. That is, the sources of the transistors TGL and TGS are connected to the power supply line PL in the dummy pixel PA and connected to the voltage supply line VL in the dummy pixel PB.
  • the drain of the transistor RST is connected to the voltage supply line VL in the dummy pixel PA and is connected to the power supply line PL in the dummy pixel PB.
  • the power supply line PL corresponds to a specific but not limitative example of “first voltage supply line” in the present disclosure.
  • the voltage supply line VL corresponds to a specific but not limitative example of “second voltage supply line” in one embodiment of the disclosure.
  • the pixel circuit CKT of the imaging pixel P1 corresponds to a specific but not limitative example of “imaging pixel circuit” in one embodiment of the disclosure.
  • the pixel circuit CKT of the dummy pixel PA corresponds to a specific but not limitative example of “first dummy pixel circuit” in one embodiment of the present disclosure.
  • the pixel circuit CKT of the dummy pixel PB corresponds to a specific but not limitative example of “second dummy pixel circuit” in one embodiment of the disclosure.
  • the pixel values VAL1 to VAL4 are values corresponding to the amount of light received at the image pickup pixel P1.
  • the power supply voltage VDD applied to the source of the transistor TGL in the read drive D2 is higher than the voltage VR applied to the drain of the transistor RST. Therefore, the voltage of the floating diffusion FD set by turning on the transistor TGL is higher than the voltage of the floating diffusion FD set by turning on the transistor RST. As a result, the pixel values VAL1 and VAL2 are clamped to "0". The same applies to the pixel values VAL3 and VAL4. Therefore, in the imaging device 1D according to the present modification, for example, even when the imaging sensitivity of the imaging device 1D is high, the result of the binarization processing of the pixel values VAL1 to VAL4 can be more stably set to “0”. ..
  • FIG. 21 shows a configuration example of the dummy pixels PA arranged in the pixel array 10E of another imaging device 1E according to this modification.
  • the source of the transistor TGL is connected to the power supply line PL, and the drain is opened.
  • the source of the transistor TGS is connected to the power supply line PL, and the drain is open. That is, in the above-described embodiment, the drain of the transistor TGL is connected to the floating diffusion FD, and the drain of the transistor TGS is connected to the capacitive element FC.
  • the drains of the transistors TGL and TGS are connected to other elements. Not connected.
  • the dummy pixel PB can use the configuration of FIG. 4B.
  • the voltage supply line VL corresponds to a specific example of “voltage supply line” in the present disclosure.
  • the pixel circuit CKT of the imaging pixel P1 corresponds to a specific but not limitative example of “imaging pixel circuit” in one embodiment of the disclosure.
  • the pixel circuit CKT of the dummy pixel PA corresponds to a specific but not limitative example of “first dummy pixel circuit” in one embodiment of the present disclosure.
  • the pixel circuit CKT of the dummy pixel PB corresponds to a specific but not limitative example of “second dummy pixel circuit” in one embodiment of the disclosure.
  • the sources of the transistors TGL and TGS are connected to the power supply line PL, but the present invention is not limited to this.
  • the sources of the transistors TGL and TGS may be connected to the voltage supply line VL.
  • FIG. 22 shows a configuration example of the dummy pixels PA arranged in the pixel array 10F of another imaging device 1F according to this modification.
  • the source of the transistor TGL is opened and the drain is connected to the floating diffusion FD.
  • the source of the transistor TGS is opened and the drain is connected to the capacitive element FC. That is, the sources of the transistors TGL and TGS are not connected to other elements.
  • the dummy pixel PB can use the configuration of FIG. 4B.
  • the voltage supply line VL corresponds to a specific example of “voltage supply line” in the present disclosure.
  • the pixel circuit CKT of the imaging pixel P1 corresponds to a specific but not limitative example of “imaging pixel circuit” in one embodiment of the disclosure.
  • the pixel circuit CKT of the dummy pixel PA corresponds to a specific but not limitative example of “first dummy pixel circuit” in one embodiment of the present disclosure.
  • the pixel circuit CKT of the dummy pixel PB corresponds to a specific but not limitative example of “second dummy pixel circuit” in one embodiment of the disclosure.
  • FIG. 23 shows a configuration example of the imaging device 2.
  • the imaging device 2 includes a pixel array 50, two scanning units 60L and 60R, a reading unit 30, and a controller 70.
  • the pixel array 50 has a plurality of image pickup pixels P1 and a plurality of dummy pixels P2 and P3.
  • the plurality of image pickup pixels P1 are arranged in the image pickup pixel region R1
  • the plurality of dummy pixels P2 are arranged in the dummy pixel regions R21 and R22
  • the plurality of dummy pixels P3 are arranged in the dummy pixel regions R31 and R32.
  • FIG. 24 shows a configuration example of the image pickup pixel P1.
  • the pixel array 50 has a plurality of control lines TGLL, a plurality of control lines RSTL, a plurality of control lines SELL, a plurality of power supply lines PL, and a plurality of signal lines SGL.
  • the control line TGLL is configured to extend in the horizontal direction (horizontal direction in FIG. 23), one end of the control line TGLL is connected to the scanning unit 60L, and the other end is connected to the scanning unit 60R.
  • a signal STG is applied to the control line TGLL by the scanning units 60L and 60R.
  • the control line RSTL is configured to extend in the horizontal direction, one end of the control line RSTL is connected to the scanning unit 60L, and the other end is connected to the scanning unit 60R.
  • the signal SRST is applied to the control line RSTL by the scanning units 60L and 60R.
  • the control line SELL is configured to extend in the horizontal direction, one end of the control line SELL is connected to the scanning unit 60L, and the other end is connected to the scanning unit 60R.
  • the signal SSEL is applied to the control line SELL by the scanning units 60L and 60R.
  • the power supply line PL is connected to the voltage generation unit 42 of the controller 70.
  • the power supply voltage VDD is applied to the power supply line PL by the voltage generation unit 42.
  • the signal line SGL is configured to extend in the vertical direction (vertical direction in FIG. 23), and one end thereof is connected to the reading unit 30.
  • the image pickup pixel P1 has a photodiode PD and a pixel circuit CKT.
  • the pixel circuit CKT has transistors TG and RST, a floating diffusion FD, and transistors AMP and SEL.
  • the anode of the photodiode PD is grounded, and the cathode is connected to the source of the transistor TG.
  • the gate of the transistor TG is connected to the control line TGLL, the source is connected to the cathode of the photodiode PD, and the drain is connected to the floating diffusion FD.
  • the gate of the transistor RST is connected to the control line RSTL, the drain is connected to the power supply line PL, and the source is connected to the floating diffusion FD.
  • the gate of the transistor AMP is connected to the floating diffusion FD, the drain is connected to the power supply line PL, and the source is connected to the drain of the transistor SEL.
  • the gate of the transistor SEL is connected to the control line SELL, the drain is connected to the source of the transistor AMP, and the source is connected to the signal line SGL.
  • the imaging pixel P1 outputs the pixel voltage VP corresponding to the voltage in the floating diffusion FD to the signal line SGL as the signal SIG.
  • the imaging pixel P1 sequentially applies two pixel voltages VP (VP11, VP12) in two conversion periods (P-phase period TP and D-phase period TD) within a so-called horizontal period H. It is designed to output.
  • FIG. 25 shows an example of an array of photodiodes PD.
  • R indicates a red color filter
  • G indicates a green color filter
  • B indicates a blue color filter.
  • the photodiodes PD are arranged in a matrix.
  • FIGS. 26A and 26B show a configuration example of the dummy pixel P2 in the dummy pixel regions R21 and R22 and the dummy pixel P3 in the dummy pixel regions R31 and R32.
  • the dummy pixel PA or the dummy pixel PB is selectively arranged as the dummy pixel P2
  • the dummy pixel PA or the dummy pixel PB is selectively arranged as the dummy pixel P3.
  • FIG. 26A shows an example of the dummy pixel PA
  • FIG. 26B shows an example of the dummy pixel PB.
  • the pixel array 50 includes a plurality of control lines TGLL, a plurality of control lines RSTL, a plurality of control lines SELL, a plurality of power supply lines PL, and a plurality of voltage supply lines in the dummy pixel regions R21, R22, R31, and R32. It has VL and a plurality of signal lines SGL.
  • the voltage supply line VL is connected to the voltage generator 42 of the controller 70.
  • the voltage generator 42 applies a single voltage signal SVR to the plurality of voltage supply lines VL.
  • the voltage signal SVR is set to, for example, the voltage VR during the period when the transistor TG in the read drive D2 is in the on state, and is set to the power supply voltage VDD during the period when the transistor TG in the storage start drive D1 is in the on state.
  • the drain and the source of the transistor TGL are connected to each other. That is, in the dummy pixel PA, the drain and the source of the transistor TGL are connected to each other without the transistor TGL.
  • the voltage of the floating diffusion FD is set to the power supply voltage VDD in the read drive D2.
  • the dummy pixel PA outputs the pixel voltage VP corresponding to the voltage in the floating diffusion FD to the signal line SGL as the signal SIG.
  • the source of the transistor TGL is connected to the voltage supply line VL and the source of the transistor TGS is connected to the voltage supply line VL.
  • the voltage of the floating diffusion FD is set to the voltage VR by turning on the transistor TG in the read drive D2 as described later. Then, the dummy pixel PB outputs the pixel voltage VP corresponding to the voltage in the floating diffusion FD to the signal line SGL as the signal SIG.
  • the arrangement of the dummy pixels P3 and P2 in the dummy pixel regions R31 and R21 is the same as that in the first embodiment (FIG. 5), and the arrangement of the dummy pixels P2 and P3 in the dummy pixel regions R22 and R32 is the same as that of the first embodiment. This is similar to the case of the first embodiment (FIG. 6).
  • the two scanning units 60L and 60R are configured to sequentially drive the imaging pixels P1 and the dummy pixels P2 and P3 in the pixel array 50 in units of pixel lines L based on an instruction from the controller 70. ..
  • the scanning unit 60L has an address decoder 21L, a logic unit 62L, and a driver unit 63L.
  • the scanning unit 60R includes an address decoder 21R, a logic unit 62R, and a driver unit 63R.
  • the address decoder 21L is configured to select the pixel line L in the pixel array 50 according to the address indicated by the address signal ADR based on the address signal ADR supplied from the controller 70.
  • the logic unit 62L is configured to generate the signals STG1, SRST1, and SSEL1 corresponding to the pixel lines L, respectively, based on the instruction from the address decoder 21L.
  • the driver unit 63L is configured to generate signals STG, SRST, SSEL corresponding to each pixel line L based on signals STG1, SRST1, SSEL1 corresponding to each pixel line L, respectively. The same applies to the address decoder 21R, the logic unit 62R, and the driver unit 63R.
  • the controller 70 (FIG. 1) is configured to control the operation of the imaging device 2 by supplying control signals to the scanning units 60L and 60R and the reading unit 30.
  • the controller 70 has an image processing unit 74 and a diagnosis processing unit 75.
  • the image processing unit 74 is configured to perform predetermined image processing on the image indicated by the image signal DATA0.
  • the diagnostic processing unit 75 is configured to perform diagnostic processing based on the address signal ADR and the image signal DATA0. Specifically, the diagnosis processing unit 75 obtains the left edge identification information INFL and the right edge identification information INFR based on the pixel value VAL related to the dummy pixel P3 included in the image signal DATA0, and the dummy pixel P2 included in the image signal DATA0. The line identification information INF is obtained based on the pixel value VAL related to. Then, the diagnosis processing unit 75 compares the address indicated by the address signal ADR with the line identification information INF to diagnose whether the imaging device 2 is performing a desired operation. Then, the diagnosis processing unit 75 outputs the result of the diagnosis processing (diagnosis result RES).
  • the photodiode PD corresponds to a specific example of “first light receiving element” in the present disclosure.
  • the pixel circuit CKT of the imaging pixel P1 corresponds to a specific but not limitative example of “imaging pixel circuit” in one embodiment of the disclosure.
  • the pixel circuit CKT of the dummy pixel PA corresponds to a specific but not limitative example of “first dummy pixel circuit” in one embodiment of the present disclosure.
  • the pixel circuit CKT of the dummy pixel PB corresponds to a specific but not limitative example of “second dummy pixel circuit” in one embodiment of the disclosure.
  • the transistor TG corresponds to a specific but not limitative example of “first transistor” in one embodiment of the present disclosure.
  • the transistor RST corresponds to a specific but not limitative example of “second transistor” in one embodiment of the present disclosure.
  • the address generation unit 41 corresponds to a specific but not limitative example of “address generation unit” in one embodiment of the present disclosure.
  • the scanning units 60L and 60R correspond to a specific example of “drive control unit” in the present disclosure, and the reading unit 30 and the diagnostic processing unit 75 correspond to specific examples of “diagnosis unit” in the present disclosure.
  • the image pickup apparatus 2 sets a plurality of image pickup pixels P1 and a plurality of dummy pixels P2 and P3 in the pixel array 50 in the period from timing t0 to t1.
  • the accumulation start drive D1 is performed sequentially from the top in the vertical direction.
  • the scanning units 60L and 60R set the transistors TG and RST in the ON state in a predetermined period within the horizontal period H for each pixel line L in order from the top in the vertical direction, and then, for example, these Turn off the transistor.
  • the voltage in the floating diffusion FD is set to the power supply voltage VDD. That is, the voltage VR of the voltage signal SVR applied to the voltage supply line VL is set to the power supply voltage VDD during the period in which the transistor TG in the accumulation start drive D1 is in the on state, so that the voltage in the floating diffusion FD is the power supply voltage VDD. Is set to.
  • the imaging device 2 performs the read drive D2 in the vertical direction in order from the top to the plurality of imaging pixels P1 and the plurality of dummy pixels P2 and P3 during the period from timing t10 to t11. Thereby, each of the plurality of imaging pixels P1 and the plurality of dummy pixels P2, P3 sequentially outputs the two pixel voltages VP (VP11, VP12).
  • the reading unit 30 performs AD conversion based on these two pixel voltages VP11 and VP12, and outputs a digital code CODE (pixel value VAL).
  • FIG. 27 shows an operation example of the read drive D2 in the focused imaging pixel P1A.
  • A shows the waveform of the horizontal synchronizing signal XHS
  • B shows the waveform of the signal SRST
  • C Shows the waveform of the signal STG
  • D shows the waveform of the signal SSEL
  • E shows the waveform of the reference signal REF
  • F shows the waveform of the signal SIG
  • G shows the AD converter ADC.
  • H shows the waveform of the clock signal CLK
  • I shows the count value CNT in the counter 37 of the AD converter ADC.
  • the reference signal REF of FIG. 27E shows a waveform at the positive input terminal of the comparator 36
  • the signal SIG of FIG. 27F shows a waveform at the negative input terminal of the comparator 36.
  • the scanning units 60L and 60R in a certain horizontal period (H), the scanning units 60L and 60R first perform a reset operation on the imaging pixel P1A, and the AD conversion unit ADC causes the imaging pixel P1A in the subsequent P-phase period TP. AD conversion is performed based on the pixel voltage VP11 output by the. Then, the scanning units 60L and 60R perform the charge transfer operation on the image pickup pixel P1A, and the AD conversion unit ADC performs the AD conversion based on the pixel voltage VP12 output from the image pickup pixel P1A in the D-phase period TD. This operation will be described in detail below.
  • the scanning units 60L and 60R change the voltage of the signal SSEL from the low level to the high level at the timing t92 (FIG. 27(D)).
  • the transistor SEL is turned on, and the image pickup pixel P1A is electrically connected to the signal line SGL.
  • the scanning units 60L and 60R change the voltage of the signal SRST from the low level to the high level (FIG. 27(B)).
  • the transistor RST is turned on, and the voltage of the floating diffusion FD is set to the power supply voltage VDD (reset operation).
  • the scanning units 60L and 60R change the voltage of the signal SRST from the high level to the low level (FIG. 27(B)).
  • the transistor RST is turned off in the imaging pixel P1A.
  • the comparator 36 performs zero adjustment for setting the voltages of the capacitive elements 33 and 34 during the period from timing t94 to timing t95.
  • the comparator 36 ends the zero adjustment. Then, at this timing t95, the reference signal generation unit 32 changes the voltage of the reference signal REF to the voltage V1 (FIG. 27(E)).
  • the transistor SEL is turned on and the transistors TG and RST are turned off.
  • the floating diffusion FD holds electric charges when the floating diffusion FD is reset during the period from timing t93 to timing t94.
  • the imaging pixel P1A outputs the pixel voltage VP (pixel voltage VP11) corresponding to the voltage in the floating diffusion FD at this time.
  • the reading unit 30 performs AD conversion based on this pixel voltage VP11. Specifically, first, at timing t96, the read control unit 31 starts generating the clock signal CLK (FIG. 27(H)), and at the same time, the reference signal generation unit 32 changes the voltage of the reference signal REF. , And starts decreasing from the voltage V1 at a predetermined degree of change (FIG. 27(E)). In response to this, the counter 37 of the AD converter ADC starts the count operation and sequentially changes the count value CNT (FIG. 27(I)).
  • the read control unit 31 stops the generation of the clock signal CLK with the end of the P-phase period TP (FIG. 27(H)).
  • the reference signal generation unit 32 stops changing the voltage of the reference signal REF and changes the voltage of the reference signal REF to the voltage V1 at the subsequent timing t99 (FIG. 27(E)).
  • the voltage of the reference signal REF exceeds the pixel voltage VP11 (FIGS. 27E and 27F), so the comparator 36 of the AD converter ADC changes the voltage of the signal CMP from the low level to the high level. (FIG. 27(G)).
  • the counter 37 of the AD converter ADC reverses the polarity of the count value CNT based on the control signal CC (FIG. 27(I)).
  • the scanning units 60L and 60R change the voltage of the signal STG from low level to high level (FIG. 27(C)).
  • the transistor TG is turned on, and as a result, the charges generated in the photodiode PD are transferred to the floating diffusion FD (charge transfer operation).
  • the voltage of the signal SIG decreases (FIG. 27(F)).
  • the scanning units 60L and 60R change the voltage of the signal STG from the high level to the low level (FIG. 27(C)).
  • the transistor TG is turned off.
  • the transistor SEL is turned on and the transistors TG and RST are turned off.
  • the floating diffusion FD holds the charges transferred from the photodiode PD during the period from timing t101 to timing t102.
  • the imaging pixel P1A outputs the pixel voltage VP (pixel voltage VP12) corresponding to the voltage in the floating diffusion FD at this time.
  • the reading unit 30 performs AD conversion based on the pixel voltage VP12. Specifically, first, at timing t103, the read control unit 31 starts generating the clock signal CLK (FIG. 27(H)), and at the same time, the reference signal generation unit 32 changes the voltage of the reference signal REF. , And starts decreasing from the voltage V1 at a predetermined degree of change (FIG. 27(E)). In response to this, the counter 37 of the AD converter ADC starts the count operation and sequentially changes the count value CNT (FIG. 27(I)).
  • the voltage of the reference signal REF becomes lower than the pixel voltage VP12 (FIGS. 27E and 27F).
  • the comparator 36 of the AD converter ADC changes the voltage of the signal CMP from the high level to the low level (FIG. 27(G)).
  • the counter 37 stops the counting operation (FIG. 27(I)).
  • the AD conversion unit ADC obtains the count value CNT corresponding to the difference between the pixel voltages VP11 and VP12.
  • the latch 38 of the AD converter ADC outputs this count value CNT as a digital code CODE.
  • the read control unit 31 stops the generation of the clock signal CLK with the end of the D-phase period TD (FIG. 27(H)).
  • the reference signal generation unit 32 stops changing the voltage of the reference signal REF and changes the voltage of the reference signal REF to the voltage V2 at the subsequent timing t106 (FIG. 27(E)).
  • the voltage of the reference signal REF exceeds the pixel voltage VP12 (FIGS. 27E and 27F), so the comparator 36 of the AD converter ADC changes the voltage of the signal CMP from the low level to the high level. (FIG. 27(G)).
  • the scanning units 60L and 60R change the voltage of the signal SSEL from the high level to the low level (FIG. 27(D)).
  • the transistor SEL is turned off, and the image pickup pixel P1A is electrically disconnected from the signal line SGL.
  • the counter 37 of the AD conversion unit ADC resets the count value CNT to “0” based on the control signal CC (FIG. 27(I)).
  • the count operation is performed based on the pixel voltage VP11 in the P-phase period TP, the polarity of the count value CNT is inverted, and then the count operation is performed based on the pixel voltage VP12 in the D-phase period TD. I decided to do it.
  • the image pickup apparatus 2 can acquire the digital code CODE corresponding to the difference voltage between the pixel voltages VP11 and VP12. Since the imaging device 2 is configured to perform such correlated double sampling, it is possible to remove noise components included in the pixel voltage VP12, and as a result, it is possible to improve the image quality of a captured image.
  • the diagnostic process in the imaging device 2 is the same as in the case of the first embodiment (FIG. 15).
  • the address generation unit 41 of the controller 70 determines the pixel line L to be driven in the pixel array 50 and generates the address signal ADR indicating the address corresponding to the pixel line L. Then, the address generation unit 41 supplies the address signal ADR to the scanning units 60L and 60R.
  • the two scanning units 60L and 60R drive the imaging pixels P1 and the dummy pixels P2 and P3 belonging to the pixel line L corresponding to the address indicated by the address signal ADR based on the instruction from the controller 70.
  • the dummy pixel P3 sequentially outputs the two pixel voltages VP (VP11, VP12) as the signal SIG in the two conversion periods (P-phase period TP and D-phase period TD).
  • the AD conversion unit ADC of the reading unit 30 performs AD conversion based on these two pixel voltages VP11 and VP12, and outputs a digital code CODE (pixel value VAL).
  • the diagnostic processing unit 75 of the controller 70 obtains the left edge identification information INFL and the right edge identification information INFR based on the pixel value VAL related to the dummy pixel P3 included in the image signal DATA0, and the dummy pixel P2 included in the image signal DATA0.
  • the line identification information INF is obtained based on the pixel value VAL related to.
  • the diagnosis processing unit 75 compares the address indicated by the address signal ADR with the line identification information INF to diagnose whether the imaging device 2 is performing a desired operation. Then, the diagnosis processing unit 75 outputs the result of the diagnosis processing (diagnosis result RES).
  • the drain and the source of the transistor TG are connected to each other.
  • the pixel value VAL of the dummy pixel PA can be brought close to “0”, as in the image pickup device 1 according to the first embodiment, so that, for example, the ramp in the reference signal REF is increased. Misdiagnosis can be prevented when the imaging sensitivity is increased by changing the slope of the waveform.
  • Modification 2 The modifications of the first embodiment may be applied to the image pickup apparatus 2 according to the above embodiment.
  • the modified example 1-3 of the first embodiment is applied to the imaging device 2 will be described.
  • FIG. 28 illustrates a configuration example of the dummy pixels PA arranged in the pixel array 50B of the imaging device 2B according to this modification.
  • the source of the transistor TG is connected to the power supply line PL
  • the drain of the transistor RST is connected to the voltage supply line VL.
  • the dummy pixel PB can use the configuration of FIG. 26B.
  • the power supply voltage VDD applied to the source of the transistor TG is higher than the voltage VR applied to the drain of the transistor RST. Therefore, the voltage of the floating diffusion FD set by turning on the transistor TG is higher than the voltage of the floating diffusion FD set by turning on the transistor RST. As a result, the pixel value VAL is clamped to "0". Therefore, in the imaging device 2B according to the present modification, for example, even when the imaging sensitivity of the imaging device 2B is high, the result of the binarization processing of the pixel value VAL can be more stably set to “0”.
  • FIG. 29 illustrates a configuration example of the dummy pixel PA arranged in the pixel array 50C of another imaging device 2C according to the present modification.
  • the source of the transistor TG is connected to the power supply line PL, and the drain is opened. That is, the drain of the transistor TG is not connected to another element.
  • the voltage of the floating diffusion FD is maintained even if the transistor TG is turned on in the period of timing t101 to t102 (FIG. 27). Therefore, in the imaging device 2C, the deviation of the pixel value VAL from “0” can be reduced, and the result of the binarization processing of the pixel value VAL can be more stably set to “0”.
  • the source of the transistor TG is connected to the power supply line PL, but the source is not limited to this.
  • the source of the transistor TG may be connected to the voltage supply line VL.
  • FIG. 30 shows a configuration example of the dummy pixels PA arranged in the pixel array 50D of another imaging device 2D according to the present modification.
  • the source of the transistor TG is opened and the drain is connected to the floating diffusion FD. That is, the source of the transistor TG is not connected to another element.
  • the voltage of the floating diffusion FD is maintained even if the transistor TG is turned on in the period of timing t101 to t102 (FIG. 27). Therefore, in the imaging device 2D, the deviation of the pixel value VAL from “0” can be reduced, and the result of the binarization processing of the pixel value VAL can be more stably set to “0”.
  • FIG. 31 shows a usage example of the imaging devices 1 and 2 according to the above-mentioned embodiment.
  • the imaging devices 1 and 2 described above can be used in various cases for sensing light such as visible light, infrared light, ultraviolet light, and X-rays as described below.
  • -A device that captures images used for viewing such as a digital camera or a portable device with a camera function-Safe driving such as automatic stop and recognition of the driver's condition
  • Gestures of devices/users used for traffic such as in-vehicle sensors that take images of the rear, surroundings, and inside the vehicle, surveillance cameras that monitor running vehicles and roads, ranging sensors that perform distance measurement between vehicles, etc.
  • Devices used for home appliances such as televisions, refrigerators, air conditioners, and endoscopes to take images and operate the devices according to the gestures, and devices that take blood vessels by receiving infrared light.
  • Such as devices used for medical care and healthcare surveillance cameras for crime prevention, cameras used for person authentication, devices used for security, skin measuring instruments for taking skin, and scalp
  • Devices used for beauty such as microscopes for shooting, action cameras and wearable cameras for sports purposes, devices used for sports, cameras for monitoring the condition of fields and crops, etc.
  • Equipment for agricultural use such as devices used for medical care and healthcare, surveillance cameras for crime prevention, cameras used for person authentication, devices used for security, skin measuring instruments for taking skin, and scalp
  • Devices used for beauty such as microscopes for shooting, action cameras and wearable cameras for sports purposes, devices used for sports, cameras for monitoring the condition of fields and crops, etc.
  • Equipment for agricultural use such as devices used for medical care and healthcare, surveillance cameras for crime prevention, cameras used for person authentication, devices used for security, skin measuring instruments for taking skin, and scalp
  • Devices used for beauty such as microscopes for shooting, action cameras and wearable cameras for sports purposes, devices used for sports, cameras for monitoring the condition of fields and crops, etc.
  • the technology according to the present disclosure (this technology) can be applied to various products.
  • the technology according to the present disclosure is realized as a device mounted on any type of moving body such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, personal mobility, an airplane, a drone, a ship, and a robot. May be.
  • FIG. 32 is a block diagram showing a schematic configuration example of a vehicle control system which is an example of a mobile body control system to which the technology according to the present disclosure can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, a vehicle exterior information detection unit 12030, a vehicle interior information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio/video output unit 12052, and an in-vehicle network I/F (interface) 12053 are illustrated as a functional configuration of the integrated control unit 12050.
  • the drive system control unit 12010 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 includes a drive force generation device for generating a drive force of a vehicle such as an internal combustion engine or a drive motor, a drive force transmission mechanism for transmitting the drive force to wheels, and a steering angle of the vehicle. It functions as a steering mechanism for adjusting and a control device such as a braking device for generating a braking force of the vehicle.
  • the body system control unit 12020 controls the operation of various devices mounted on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as a head lamp, a back lamp, a brake lamp, a winker, or a fog lamp.
  • the body system control unit 12020 can be input with radio waves or signals of various switches transmitted from a portable device that substitutes for a key.
  • the body system control unit 12020 receives input of these radio waves or signals and controls the vehicle door lock device, power window device, lamp, and the like.
  • the vehicle exterior information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000.
  • the image pickup unit 12031 is connected to the vehicle exterior information detection unit 12030.
  • the vehicle exterior information detection unit 12030 causes the image capturing unit 12031 to capture an image of the vehicle exterior and receives the captured image.
  • the vehicle exterior information detection unit 12030 may perform object detection processing or distance detection processing such as people, vehicles, obstacles, signs, or characters on the road surface based on the received image.
  • the image pickup unit 12031 is an optical sensor that receives light and outputs an electric signal according to the amount of received light.
  • the image pickup unit 12031 can output the electric signal as an image or as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light or invisible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects in-vehicle information.
  • a driver state detection unit 12041 that detects the state of the driver is connected.
  • the driver state detection unit 12041 includes, for example, a camera that images the driver, and the in-vehicle information detection unit 12040 determines the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated or it may be determined whether or not the driver is asleep.
  • the microcomputer 12051 calculates the control target value of the driving force generation device, the steering mechanism or the braking device based on the information on the inside and outside of the vehicle acquired by the outside information detection unit 12030 or the inside information detection unit 12040, and the drive system control unit.
  • a control command can be output to 12010.
  • the microcomputer 12051 realizes a function of ADAS (Advanced Driver Assistance System) that includes collision avoidance or impact mitigation of a vehicle, follow-up traveling based on an inter-vehicle distance, vehicle speed maintenance traveling, a vehicle collision warning, or a vehicle lane departure warning. It is possible to perform cooperative control for the purpose.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generation device, the steering mechanism, the braking device, or the like on the basis of the information around the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, so that the driver's It is possible to perform cooperative control for the purpose of autonomous driving or the like that autonomously travels without depending on the operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the outside information detection unit 12030.
  • the microcomputer 12051 controls the headlamp according to the position of the preceding vehicle or the oncoming vehicle detected by the vehicle exterior information detection unit 12030, and performs cooperative control for the purpose of antiglare such as switching the high beam to the low beam. It can be carried out.
  • the voice image output unit 12052 transmits an output signal of at least one of a voice and an image to an output device capable of visually or audibly notifying information to an occupant of the vehicle or the outside of the vehicle.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are illustrated as output devices.
  • the display unit 12062 may include at least one of an on-board display and a head-up display, for example.
  • FIG. 33 is a diagram showing an example of the installation position of the imaging unit 12031.
  • the vehicle 12100 has image pickup units 12101, 12102, 12103, 12104, 12105 as the image pickup unit 12031.
  • the imaging units 12101, 12102, 12103, 12104, 12105 are provided at positions such as the front nose of the vehicle 12100, the side mirrors, the rear bumper, the back door, and the upper part of the windshield inside the vehicle.
  • the image capturing unit 12101 provided on the front nose and the image capturing unit 12105 provided on the upper part of the windshield in the vehicle interior mainly acquire an image in front of the vehicle 12100.
  • the imaging units 12102 and 12103 included in the side mirrors mainly acquire images of the side of the vehicle 12100.
  • the image capturing unit 12104 provided in the rear bumper or the back door mainly acquires an image behind the vehicle 12100.
  • the front images acquired by the image capturing units 12101 and 12105 are mainly used for detecting a preceding vehicle, a pedestrian, an obstacle, a traffic signal, a traffic sign, a lane, or the like.
  • FIG. 33 shows an example of the shooting range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided on the side mirrors
  • the imaging range 12114 indicates The imaging range of the imaging part 12104 provided in a rear bumper or a back door is shown.
  • a bird's-eye view image of the vehicle 12100 viewed from above can be obtained.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the image capturing units 12101 to 12104 may be a stereo camera including a plurality of image capturing elements or may be an image capturing element having pixels for phase difference detection.
  • the microcomputer 12051 based on the distance information obtained from the imaging units 12101 to 12104, the distance to each three-dimensional object within the imaging range 12111 to 12114 and the temporal change of this distance (relative speed with respect to the vehicle 12100).
  • the closest three-dimensional object on the traveling path of the vehicle 12100 which travels in the substantially same direction as the vehicle 12100 at a predetermined speed (for example, 0 km/h or more), can be extracted as a preceding vehicle. it can.
  • the microcomputer 12051 can set an inter-vehicle distance to be secured in advance before the preceding vehicle, and can perform automatic brake control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. In this way, it is possible to perform cooperative control for the purpose of autonomous driving, which autonomously travels without depending on the operation of the driver.
  • the microcomputer 12051 uses the distance information obtained from the image capturing units 12101 to 12104 to convert three-dimensional object data regarding a three-dimensional object to other three-dimensional objects such as two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, telephone poles, and the like. It can be classified, extracted, and used for automatic avoidance of obstacles. For example, the microcomputer 12051 identifies an obstacle around the vehicle 12100 into an obstacle visible to the driver of the vehicle 12100 and an obstacle difficult to see. Then, the microcomputer 12051 determines the collision risk indicating the risk of collision with each obstacle, and when the collision risk is equal to or more than the set value and there is a possibility of collision, the microcomputer 12051 outputs the audio through the audio speaker 12061 and the display unit 12062. A driver can be assisted for avoiding a collision by outputting an alarm to the driver and performing forced deceleration or avoidance steering through the drive system control unit 12010.
  • At least one of the image capturing units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize the pedestrian by determining whether or not the pedestrian is present in the images captured by the imaging units 12101 to 12104. To recognize such a pedestrian, for example, a procedure for extracting a feature point in an image captured by the image capturing units 12101 to 12104 as an infrared camera and pattern matching processing on a series of feature points indicating the contour of an object are performed to determine whether or not the pedestrian is a pedestrian.
  • the audio image output unit 12052 causes the recognized pedestrian to have a rectangular contour line for emphasis.
  • the display unit 12062 is controlled so as to superimpose. Further, the audio image output unit 12052 may control the display unit 12062 to display an icon indicating a pedestrian or the like at a desired position.
  • the technology according to the present disclosure can be applied to the imaging unit 12031 among the configurations described above.
  • the vehicle control system 12000 it is possible to diagnose whether or not the imaging unit 12031 is operating normally by performing the diagnostic process.
  • the vehicle control system 12000 can recognize that the image capturing unit 12031 has a defect by notifying the microcomputer 12051 of the diagnosis result. .. Accordingly, in the vehicle control system 12000, it is possible to perform appropriate processing, such as urging the driver to call attention, so that the reliability can be improved.
  • the function of controlling the vehicle can be limited based on the result of the diagnosis process.
  • Specific examples of the function of controlling the vehicle include a collision avoidance or collision mitigation function of the vehicle, a follow-up traveling function based on an inter-vehicle distance, a vehicle speed maintaining traveling function, a vehicle collision warning function, a vehicle lane departure warning function, and the like.
  • the function of controlling the vehicle can be restricted or prohibited. As a result, in the vehicle control system 12000, it is possible to prevent an accident due to an erroneous detection based on a defect of the imaging unit 12031.
  • the reading unit 30 outputs the digital codes CODE2 and CODE3, and the image processing unit 44 subtracts the digital code CODE2 from the digital code CODE3 (CODE3-CODE2).
  • the pixel value VAL1 is calculated by the above, the present invention is not limited to this. Instead of this, the reading unit 30 inverts the polarity of the count value CNT after the conversion period T2 in the same manner as in the case of the image pickup apparatus 2 (FIG. 27), so that the digital code corresponding to the difference between the digital codes CODE2 and CODE3 is obtained.
  • the code CODE may be output.
  • the reading unit 30 outputs the digital codes CODE1 and CODE4, and the image processing unit 44 subtracts the digital code CODE1 from the digital code CODE4 (CODE4-CODE1).
  • the pixel value VAL2 is calculated, but the invention is not limited to this.
  • the AD conversion unit ADC of the reading unit 30 temporarily stores the count value CNT at that time after the conversion period T1, and the count value CNT is counted by the counter 37 before the conversion period T4.
  • the polarity of the count value CNT may be inverted.
  • the image processing unit 44 can obtain the digital code CODE corresponding to the difference between the digital codes CODE1 and CODE4.
  • the image pickup pixel P1 according to the above embodiment is not limited to the configuration shown in FIGS.
  • the present technology can be configured as below. According to the present technology having the following configuration, it is possible to perform self-diagnosis and diagnose whether there is a defect.
  • a first light receiving element Each has a storage unit capable of storing electric charge and a first terminal and a second terminal connected to the storage unit, and connects the first terminal and the second terminal by being turned on. And a plurality of pixel circuits including an image pickup pixel circuit and a first dummy pixel circuit, and a first transistor capable of outputting the voltage, and an output unit capable of outputting a voltage corresponding to the charge accumulated in the accumulation unit.
  • the first terminal of the first transistor in the imaging pixel circuit is connected to the first light receiving element, The first terminal of the first transistor in the first dummy pixel circuit does not go through the first transistor of the first dummy pixel circuit, and the first terminal of the first dummy pixel circuit
  • a voltage supply line is further provided, The plurality of pixel circuits includes a second dummy pixel circuit, The imaging device according to (1), wherein the first terminal of the first transistor in the second dummy pixel circuit is connected to the voltage supply line.
  • each of the plurality of pixel circuits further includes a second transistor capable of applying a predetermined voltage to the storage section when being turned on.
  • Each of the plurality of pixel circuits has a first terminal and a second terminal connectable to the storage section, and has a first terminal connectable to the first terminal and the second terminal by being turned on. Further having three transistors, The first terminal of the third transistor in the imaging pixel circuit is connected to the second light receiving element, The first terminal of the third transistor of the first dummy pixel circuit does not go through the third transistor of the first dummy pixel circuit, and the third terminal of the third dummy transistor of the first dummy pixel circuit is not provided.
  • Each of the plurality of pixel circuits has a second transistor capable of applying a predetermined voltage to a connection node when turned on, and a capacitor connected to the second terminal of the third transistor.
  • the imaging pixel circuit is arranged in an effective pixel area of the imaging device, The imaging device according to any one of (1) to (5), wherein the first dummy pixel circuit is arranged outside the effective pixel area.
  • An address generator capable of generating an address signal, A drive control unit capable of controlling the operation of the first transistor based on the address signal; (1) to (6), further comprising: a diagnosis unit capable of performing a diagnosis process based on the address signal and the first signal output from the output unit of the first dummy pixel circuit.
  • the imaging device according to any one of 1.
  • a first transistor capable of connecting to the first terminal and a second terminal connectable to the storage portion, and a second terminal connectable to the first terminal and the second terminal by being turned on.
  • a plurality of pixels each including an image pickup pixel circuit, a first dummy pixel circuit, and a second dummy pixel circuit, and an output unit capable of outputting a voltage according to the charge accumulated in the accumulation unit.
  • the first terminal of the first transistor is connected to the second voltage supply line, and the first terminal of the second transistor is supplied with the first voltage supply.
  • Imager connected to the wire.
  • Each of the plurality of pixel circuits has a first terminal and a second terminal connectable to the storage section, and has a first terminal connectable to the first terminal and the second terminal by being turned on.
  • Each of the plurality of pixel circuits includes a capacitance element connected to the second terminal of the third transistor, and a fourth capacitance element capable of connecting the capacitance element and the connection node by being turned on.
  • a transistor and a fifth transistor capable of connecting the connection node and the storage section by being turned on The imaging device according to (10), wherein the second terminal of the second transistor in each of the plurality of pixel circuits is connected to the connection node of each of the plurality of pixel circuits.
  • the image pickup pixel circuit is arranged in an effective pixel region of the image pickup device, The imaging device according to any one of (8) to (11), wherein the first dummy pixel circuit and the second dummy pixel circuit are arranged outside the effective pixel area.
  • An address generator capable of generating an address signal
  • a drive control unit capable of controlling the operation of the first transistor based on the address signal
  • Diagnostic processing is performed based on the address signal, the first signal output from the output section of the first dummy pixel circuit, and the second signal output from the output section of the second dummy pixel circuit.
  • the imaging device according to any one of (8) to (12), further including: a diagnosis unit capable of performing the diagnosis.
  • a first light receiving element Each of them has a storage portion capable of storing electric charge, and a first transistor having a first terminal and a second terminal and capable of connecting the first terminal and the second terminal by being turned on.
  • a plurality of pixel circuits including an image pickup pixel circuit and a first dummy pixel circuit, and an output unit capable of outputting a voltage according to the charges accumulated in the accumulation unit,
  • the first terminal of the first transistor is connected to the first light receiving element
  • the second terminal of the first transistor is connected to the storage unit
  • the first dummy pixel circuit at least one of the first terminal and the second terminal of the first transistor is not connected to an element other than the first transistor. apparatus.
  • a voltage supply line is further provided,
  • the plurality of pixel circuits includes a second dummy pixel circuit, In the second dummy pixel circuit, the first terminal of the first transistor is connected to the voltage supply line, and the second terminal of the first transistor is connected to the storage section.
  • the imaging device according to (14).
  • each of the plurality of pixel circuits further includes a third transistor that has a first terminal and a second terminal and can connect the first terminal and the second terminal by being turned on.
  • each of the plurality of pixel circuits has a second transistor capable of applying a predetermined voltage to a connection node when turned on, a capacitor, and the capacitor and the connection when turned on.
  • the imaging pixel circuit the imaging device according to (17), wherein the capacitive element is connected to the second terminal of the third transistor.
  • the imaging pixel circuit is arranged in an effective pixel area of the imaging device, The imaging device according to any one of (14) to (18), wherein the first dummy pixel circuit is arranged outside the effective pixel area.
  • An address generator capable of generating an address signal
  • a drive control unit capable of controlling the operation of the first transistor based on the address signal
  • (14) to (19) further comprising: a diagnosis unit capable of performing a diagnosis process based on the address signal and the first signal output from the output unit of the first dummy pixel circuit.
  • the imaging device according to any one of 1.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本開示の撮像装置は、第１の受光素子と、それぞれが、電荷を蓄積可能な蓄積部と、第１の端子および蓄積部に接続された第２の端子を有しオン状態になることにより第１の端子および第２の端子を接続可能な第１のトランジスタと、蓄積部に蓄積された電荷に応じた電圧を出力可能な出力部とを有し、撮像画素回路および第１のダミー画素回路を含む複数の画素回路とを備える。上記撮像画素回路における第１のトランジスタの第１の端子は、第１の受光素子に接続され、第１のダミー画素回路における第１のトランジスタの第１の端子は、第１のダミー画素回路の第１のトランジスタを介さずに第１のダミー画素回路の第１のトランジスタの第２の端子に接続されている。

Description

撮像装置
　本開示は、撮像動作を行う撮像装置に関する。
　一般に、撮像装置では、フォトダイオードを含む画素がマトリクス状に配置され、各画素が、受光量に応じた電気信号を生成する。そして、例えば、ＡＤ変換回路（Analog to Digital Converter）が、各画素において生成された電気信号（アナログ信号）をデジタル信号に変換する。このような撮像装置には、ＢＩＳＴ（Built-in self test）機能を有するものがある（例えば、特許文献１）。
米国特許出願公開第２００５／０２３１６２０号明細書
　このように、撮像装置では、ＢＩＳＴ機能により自己診断を行い、不具合の有無を診断することが望まれている。
　自己診断を行うことができる撮像装置を提供することが望ましい。
　本開示の一実施の形態における第１の撮像装置は、第１の受光素子と、複数の画素回路とを備えている。複数の画素回路は、撮像画素回路および第１のダミー画素回路を含む。複数の画素回路のそれぞれは、電荷を蓄積可能な蓄積部と、第１の端子および蓄積部に接続された第２の端子を有しオン状態になることにより第１の端子および第２の端子を接続可能な第１のトランジスタと、蓄積部に蓄積された電荷に応じた電圧を出力可能な出力部とを有する。上記撮像画素回路における第１のトランジスタの第１の端子は、第１の受光素子に接続される。上記第１のダミー画素回路における第１のトランジスタの第１の端子は、第１のダミー画素回路の第１のトランジスタを介さずに第１のダミー画素回路の第１のトランジスタの第２の端子に接続される。
　ここで、「撮像装置」とは、いわゆるイメージセンサ単体に限定されず、イメージセンサを用いて構成された撮像システムを含むとともに、デジタルカメラやスマートフォンなど撮像機能を有する電子機器を含む。
　本開示の一実施の形態における第２の撮像装置は、第１の電圧供給線と、第２の電圧供給線と、第１の受光素子と、複数の画素回路とを備えている。複数の画素回路は、撮像画素回路、第１のダミー画素回路、および第２のダミー画素回路を含む。複数の画素回路のそれぞれは、電荷を蓄積可能な蓄積部と、第１の端子および蓄積部に接続された第２の端子を有しオン状態になることにより第１の端子および第２の端子を接続可能な第１のトランジスタと、第１の端子および蓄積部に接続可能な第２の端子を有しオン状態になることにより第１の端子および第２の端子を接続可能な第２のトランジスタと、蓄積部に蓄積された電荷に応じた電圧を出力可能な出力部とを有する。上記撮像画素回路において、第１のトランジスタの第１の端子は第１の受光素子に接続され、第２のトランジスタの第１の端子は第１の電圧供給線に接続される。上記第１のダミー画素回路において、第１のトランジスタの第１の端子は第１の電圧供給線に接続され、第２のトランジスタの第１の端子は第２の電圧供給線に接続される。上記第２のダミー画素回路において、第１のトランジスタの第１の端子は第２の電圧供給線に接続され、第２のトランジスタの第１の端子は第１の電圧供給線に接続される。
　本開示の一実施の形態における第３の撮像装置は、第１の受光素子と、複数の画素回路とを備えている。複数の画素回路は、撮像画素回路および第１のダミー画素回路を含む。複数の画素回路のそれぞれは、電荷を蓄積可能な蓄積部と、第１の端子および第２の端子を有しオン状態になることにより第１の端子および第２の端子を接続可能な第１のトランジスタと、蓄積部に蓄積された電荷に応じた電圧を出力可能な出力部とを有する。上記撮像画素回路において、第１のトランジスタの第１の端子は第１の受光素子に接続され、第１のトランジスタの第２の端子は蓄積部に接続される。上記第１のダミー画素回路において、第１のトランジスタの第１の端子および第２の端子のうちの少なくともいずれか１つは、第１のトランジスタ以外の素子に接続されていない。
　本開示の一実施の形態における第１の撮像装置では、複数の画素回路のそれぞれにおいて、蓄積部、第１のトランジスタ、および出力部が設けられている。複数の画素回路は、撮像画素回路および第１のダミー画素回路を含む。撮像画素回路における第１のトランジスタの第１の端子は、第１の受光素子に接続される。第１のダミー画素回路における第１のトランジスタの第１の端子は、第１のダミー画素回路の第１のトランジスタを介さずに、第１のダミー画素回路の第１のトランジスタの第２の端子に接続される。
　本開示の一実施の形態における第２の撮像装置では、複数の画素回路のそれぞれにおいて、蓄積部、第１のトランジスタ、第２のトランジスタ、および出力部が設けられている。複数の画素回路は、撮像画素回路、第１のダミー画素回路、および第２のダミー画素回路を含む。撮像画素回路において、第１のトランジスタの第１の端子は第１の受光素子に接続され、第２のトランジスタの第１の端子は第１の電圧供給線に接続される。第１のダミー画素回路において、第１のトランジスタの第１の端子は第１の電圧供給線に接続され、第２のトランジスタの第１の端子は第２の電圧供給線に接続される。第２のダミー画素回路において、第１のトランジスタの第１の端子は第２の電圧供給線に接続され、第２のトランジスタの第１の端子は第１の電圧供給線に接続される。
　本開示の一実施の形態における第３の撮像装置では、複数の画素回路のそれぞれにおいて、蓄積部、第１のトランジスタ、および出力部が設けられている。複数の画素回路は、撮像画素回路および第１のダミー画素回路を含む。撮像画素回路において、第１のトランジスタの第１の端子は第１の受光素子に接続され、第１のトランジスタの第２の端子は蓄積部に接続される。第１のダミー画素回路において、第１のトランジスタの第１の端子および第２の端子のうちの少なくともいずれか１つは、第１のトランジスタ以外の素子に接続されていない。
本開示の第１の実施の形態に係る撮像装置の一構成例を表すブロック図である。 図１に示した撮像画素の一構成例を表す回路図である。 図１に示した画素アレイの一構成例を表す説明図である。 図１に示したダミー画素の一構成例を表す回路図である。 図１に示したダミー画素の一構成例を表す他の回路図である。 図４Ａ，４Ｂに示したダミー画素の配置例を表す表である。 図４Ａ，４Ｂに示したダミー画素の配置例を表す他の表である。 図１に示した読出部の一構成例を表す回路図である。 図１に示した撮像装置の一実装例を表す説明図である。 図１に示した撮像装置の他の実装例を表す説明図である。 図１に示した撮像装置の一動作例を表すタイミング図である。 図１に示した撮像装置の一動作例を表すタイミング波形図である。 図１に示した撮像装置の一動作例を表すタイミング波形図である。 図１に示した撮像装置の一動作例を表すタイミング波形図である。 図１に示した撮像装置の一動作状態を表す説明図である。 図１に示した撮像装置の他の動作状態を表す説明図である。 図１に示した撮像装置の他の動作状態を表す説明図である。 図１に示した撮像装置における画像合成処理の一例を表す説明図である。 図１に示した診断処理部の一動作例を表す説明図である。 比較例に係るダミー画素の一構成例を表す回路図である。 第１の実施の形態の変形例に係る撮像装置の一構成例を表すブロック図である。 図１７に示した撮像画素の一構成例を表す回路図である。 図１７に示したダミー画素の一構成例を表す回路図である。 図１７に示したダミー画素の一構成例を表す他の回路図である。 第１の実施の形態の他の変形例に係るダミー画素の一構成例を表す他の回路図である。 第１の実施の形態の他の変形例に係るダミー画素の一構成例を表す他の回路図である。 第１の実施の形態の他の変形例に係るダミー画素の一構成例を表す他の回路図である。 第２の実施の形態に係る撮像装置の一構成例を表すブロック図である。 図２３に示した撮像画素の一構成例を表す回路図である。 図２３に示した画素アレイの一構成例を表す説明図である。 図２３に示したダミー画素の一構成例を表す回路図である。 図２３に示したダミー画素の一構成例を表す他の回路図である。 図２３に示した撮像装置の一動作例を表すタイミング波形図である。 第２の実施の形態の他の変形例に係るダミー画素の一構成例を表す他の回路図である。 第２の実施の形態の他の変形例に係るダミー画素の一構成例を表す他の回路図である。 第２の実施の形態の他の変形例に係るダミー画素の一構成例を表す他の回路図である。 撮像装置の使用例を表す説明図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（各画素に１つの受光素子を設けた例）
２．第２の実施の形態（各画素に複数の受光素子を設けた例）
３．撮像装置の使用例
４．移動体への応用例
＜１．第１の実施の形態＞
［構成例］
　図１は、一実施の形態に係る撮像装置（撮像装置１）の一構成例を表すものである。撮像装置１は、画素アレイ１０と、２つの走査部２０Ｌ，２０Ｒと、読出部３０と、コントローラ４０とを備えている。
　画素アレイ１０は、マトリックス状に配置された複数の撮像画素Ｐ１を有している。撮像画素Ｐ１は、フォトダイオードＰＤ（後述）を有し、受光量に応じた画素電圧ＶＰを生成するように構成される。この複数の撮像画素Ｐ１は、撮像画素領域Ｒ１に配置されている。撮像画素領域Ｒ１は、被写体が撮像される画素領域であり、いわゆる有効画素領域である。
　また、画素アレイ１０は、これらの複数の撮像画素Ｐ１に加え、複数のダミー画素Ｐ２，Ｐ３とを有している。ダミー画素Ｐ２，Ｐ３は、フォトダイオードＰＤを有しない画素である。複数のダミー画素Ｐ２は、ダミー画素領域Ｒ２１，Ｒ２２に配置され、複数のダミー画素Ｐ３は、ダミー画素領域Ｒ３１，Ｒ３２に配置される。この例では、画素アレイ１０において、水平方向（図１における横方向）の左から右に向かって、ダミー画素領域Ｒ３１、ダミー画素領域Ｒ２１、撮像画素領域Ｒ１、ダミー画素領域Ｒ２２、およびダミー画素領域Ｒ３２が、この順に設けられている。水平方向に並設された１行分の複数のダミー画素Ｐ３、複数のダミー画素Ｐ２、複数の撮像画素Ｐ１、複数のダミー画素Ｐ２、および複数のダミー画素Ｐ３は、画素ラインＬを構成する。
　以下に、撮像画素Ｐ１およびダミー画素Ｐ２，Ｐ３について、詳細に説明する。
　図２は、撮像画素Ｐ１の一構成例を表すものである。画素アレイ１０は、複数の制御線ＴＧＬＬと、複数の制御線ＦＤＧＬと、複数の制御線ＲＳＴＬと、複数の制御線ＦＣＧＬと、複数の制御線ＴＧＳＬと、複数の制御線ＳＥＬＬと、複数の電源線ＰＬと、複数の信号線ＳＧＬとを有している。
　制御線ＴＧＬＬは、水平方向（図１における横方向）に延伸するように構成され、制御線ＴＧＬＬの一端は走査部２０Ｌに接続され、他端は走査部２０Ｒに接続されている。すなわち、制御線ＴＧＬＬは、ダミー画素領域Ｒ３１、ダミー画素領域Ｒ２１、撮像画素領域Ｒ１、ダミー画素領域Ｒ２２、およびダミー画素領域Ｒ３２を貫くように配置される。制御線ＴＧＬＬには、走査部２０Ｌ，２０Ｒにより信号ＳＴＧＬが印加される。
　制御線ＦＤＧＬは、水平方向に延伸するように構成され、制御線ＦＤＧＬの一端は走査部２０Ｌに接続され、他端は走査部２０Ｒに接続されている。制御線ＦＤＧＬには、走査部２０Ｌ，２０Ｒにより信号ＳＦＤＧが印加される。
　制御線ＲＳＴＬは、水平方向に延伸するように構成され、制御線ＲＳＴＬの一端は走査部２０Ｌに接続され、他端は走査部２０Ｒに接続されている。制御線ＲＳＴＬには、走査部２０Ｌ，２０Ｒにより信号ＳＲＳＴが印加される。
　制御線ＦＣＧＬは、水平方向に延伸するように構成され、制御線ＦＣＧＬの一端は走査部２０Ｌに接続され、他端は走査部２０Ｒに接続されている。制御線ＦＣＧＬには、走査部２０Ｌ，２０Ｒにより信号ＳＦＣＧが印加される。
　制御線ＴＧＳＬは、水平方向に延伸するように構成され、制御線ＴＧＳＬの一端は走査部２０Ｌに接続され、他端は走査部２０Ｒに接続されている。制御線ＴＧＳＬには、走査部２０Ｌ，２０Ｒにより信号ＳＴＧＳが印加される。
　制御線ＳＥＬＬは、水平方向に延伸するように構成され、制御線ＳＥＬＬの一端は走査部２０Ｌに接続され、他端は走査部２０Ｒに接続されている。制御線ＳＥＬＬには、走査部２０Ｌ，２０Ｒにより信号ＳＳＥＬが印加される。
　電源線ＰＬは、コントローラ４０の電圧生成部４２（後述）に接続されている。この電源線ＰＬには、電圧生成部４２により電源電圧ＶＤＤが印加される。
　信号線ＳＧＬは、垂直方向（図１における縦方向）に延伸するように構成され、一端が読出部３０に接続される。
　撮像画素Ｐ１は、フォトダイオードＰＤ１，ＰＤ２と、画素回路ＣＫＴとを有している。画素回路ＣＫＴは、トランジスタＴＧＬと、トランジスタＴＧＳと、容量素子ＦＣと、トランジスタＦＣＧ，ＲＳＴ，ＦＤＧと、フローティングディフュージョンＦＤと、トランジスタＡＭＰ，ＳＥＬとを有している。トランジスタＴＧＬ，ＴＧＳ，ＦＣＧ，ＲＳＴ，ＦＤＧ，ＡＭＰ，ＳＥＬは、この例ではＮ型のＭＯＳ（Metal Oxide Semiconductor）トランジスタである。
　フォトダイオードＰＤ１は、受光量に応じた量の電荷を生成して内部に蓄積する光電変換素子である。フォトダイオードＰＤ１が光を受光可能な受光領域は、フォトダイオードＰＤ２が光を受光可能な受光領域よりも広く構成されている。フォトダイオードＰＤ１のアノードは接地され、カソードはトランジスタＴＧＬのソースに接続される。
　トランジスタＴＧＬのゲートは制御線ＴＧＬＬに接続され、ソースはフォトダイオードＰＤ１のカソードに接続され、ドレインはフローティングディフュージョンＦＤに接続される。
　フォトダイオードＰＤ２は、受光量に応じた量の電荷を生成して内部に蓄積する光電変換素子である。フォトダイオードＰＤ２が光を受光可能な受光領域は、フォトダイオードＰＤ１が光を受光可能な受光領域よりも狭く構成されている。フォトダイオードＰＤ２のアノードは接地され、カソードはトランジスタＴＧＳのソースに接続される。
　トランジスタＴＧＳのゲートは制御線ＴＧＳＬに接続され、ソースはフォトダイオードＰＤ２のカソードに接続され、ドレインは容量素子ＦＣおよびトランジスタＦＣＧのソースに接続される。
　容量素子ＦＣの一端はトランジスタＴＧＳのドレインおよびトランジスタＦＣＧのソースに接続され、他端は電源線ＰＬに接続される。
　トランジスタＦＣＧのゲートは制御線ＦＣＧＬに接続され、ソースは容量素子ＦＣの一端およびトランジスタＴＧＳのドレインに接続され、ドレインはトランジスタＲＳＴのソースおよびトランジスタＦＤＧのドレインに接続される。
　トランジスタＲＳＴのゲートは制御線ＲＳＴＬに接続され、ドレインは電源線ＰＬに接続され、ソースは、トランジスタＦＣＧ，ＦＤＧのドレインに接続される。
　トランジスタＦＤＧのゲートは制御線ＦＤＧＬに接続され、ドレインはトランジスタＲＳＴのソースおよびトランジスタＦＣＧのドレインに接続され、ソースはフローティングディフュージョンＦＤに接続される。
　フローティングディフュージョンＦＤは、フォトダイオードＰＤ１，ＰＤ２から供給された電荷を蓄積するように構成され、例えば、半導体基板の表面に形成された拡散層を用いて構成される。図２では、フローティングディフュージョンＦＤを、容量素子のシンボルを用いて示している。
　トランジスタＡＭＰのゲートはフローティングディフュージョンＦＤに接続され、ドレインは電源線ＰＬに接続され、ソースはトランジスタＳＥＬのドレインに接続される。
　トランジスタＳＥＬのゲートは制御線ＳＥＬＬに接続され、ドレインはトランジスタＡＭＰのソースに接続され、ソースは信号線ＳＧＬに接続される。
　この構成により、撮像画素Ｐ１では、制御線ＳＥＬＬに印加された信号ＳＳＥＬに基づいてトランジスタＳＥＬがオン状態になることにより、撮像画素Ｐ１が信号線ＳＧＬと電気的に接続される。これにより、トランジスタＡＭＰは、読出部３０の電流源３５（後述）に接続され、いわゆるソースフォロワとして動作する。そして、撮像画素Ｐ１は、フローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰを、信号ＳＩＧとして、信号線ＳＧＬに出力する。具体的には、撮像画素Ｐ１は、後述するように、いわゆる水平期間Ｈ内の８つの期間（変換期間Ｔ１～Ｔ８）において、８つの画素電圧ＶＰ（ＶＰ１～ＶＰ８）を順次出力するようになっている。
　図３は、画素アレイ１０の撮像画素領域Ｒ１におけるフォトダイオードＰＤ１，ＰＤ２の配列の一例を表すものである。図３において、“Ｒ”は赤色のカラーフィルタを示し、“Ｇ”は緑色のカラーフィルタを示し、“Ｂ”は青色のカラーフィルタを示す。各撮像画素Ｐ１において、フォトダイオードＰＤ１の右上にフォトダイオードＰＤ２が形成されている。各撮像画素Ｐ１における２つのフォトダイオードＰＤ１，ＰＤ２には、同じ色のカラーフィルタが形成されている。この例では、フォトダイオードＰＤ１は８角形の形状を有し、フォトダイオードＰＤ２は４角形の形状を有している。この図に示したように、フォトダイオードＰＤ１が光を受光可能な受光領域は、フォトダイオードＰＤ２が光を受光可能な受光領域よりも広く構成される。
　図４Ａ，４Ｂは、ダミー画素領域Ｒ２１，Ｒ２２におけるダミー画素Ｐ２およびダミー画素領域Ｒ３１，Ｒ３２におけるダミー画素Ｐ３の一構成例を表すものである。ダミー画素領域Ｒ２１，Ｒ２２では、ダミー画素ＰＡまたはダミー画素ＰＢが選択的にダミー画素Ｐ２として配置され、ダミー画素領域Ｒ３１，Ｒ３２では、ダミー画素ＰＡまたはダミー画素ＰＢが選択的にダミー画素Ｐ３として配置される。図３Ａはダミー画素ＰＡの一例を示し、図３Ｂはダミー画素ＰＢの一例を示す。画素アレイ１０は、ダミー画素領域Ｒ２１，Ｒ２２，Ｒ３１，Ｒ３２において、複数の制御線ＴＧＬＬと、複数の制御線ＦＤＧＬと、複数の制御線ＲＳＴＬと、複数の制御線ＦＣＧＬと、複数の制御線ＴＧＳＬと、複数の制御線ＳＥＬＬと、複数の電源線ＰＬと、複数の電圧供給線ＶＬと、複数の信号線ＳＧＬとを有している。電圧供給線ＶＬは、コントローラ４０の電圧生成部４２（後述）に接続されている。複数の電圧供給線ＶＬには、電圧生成部４２により、単一の電圧信号ＳＶＲが印加される。この電圧信号ＳＶＲは、所定の電圧ＶＲおよび電源電圧ＶＤＤの間で変化する信号である。電圧ＶＲは、電源電圧ＶＤＤよりも低い電圧である。この電圧信号ＳＶＲは、例えば、後述する読出駆動Ｄ２におけるトランジスタＴＧＬ，ＴＧＳがオン状態になる期間において電圧ＶＲに設定され、後述する蓄積開始駆動Ｄ１におけるトランジスタＴＧＬ，ＴＧＳがオン状態になる期間において電源電圧ＶＤＤに設定される。
　ダミー画素ＰＡの画素回路ＣＫＴでは、トランジスタＴＧＬのドレインおよびソースが互いに接続されるとともに、トランジスタＴＧＳのドレインおよびソースが互いに接続される。すなわち、ダミー画素ＰＡでは、トランジスタＴＧＬのドレインおよびソースは、トランジスタＴＧＬを介さずに互いに接続され、トランジスタＴＧＳのドレインおよびソースは、トランジスタＴＧＳを介さずに互いに接続される。この構成により、ダミー画素ＰＡでは、後述するように、読出駆動Ｄ２において、フローティングディフュージョンＦＤの電圧が電源電圧ＶＤＤに設定される。そして、ダミー画素ＰＡは、このフローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰを、信号ＳＩＧとして信号線ＳＧＬに出力する。具体的には、ダミー画素ＰＡは、撮像画素Ｐ１と同様に、いわゆる水平期間Ｈ内の８つの期間（変換期間Ｔ１～Ｔ８）において、８つの画素電圧ＶＰ（ＶＰ１～ＶＰ８）を順次出力するようになっている。
　また、ダミー画素ＰＢの画素回路ＣＫＴでは、トランジスタＴＧＬのソースが電圧供給線ＶＬに接続されるとともに、トランジスタＴＧＳのソースが電圧供給線ＶＬに接続される。この構成により、ダミー画素ＰＢでは、後述するように、読出駆動Ｄ２において、トランジスタＴＧＬ，ＴＧＳをオン状態にすることによりフローティングディフュージョンＦＤの電圧が電圧ＶＲに設定される。そして、ダミー画素ＰＢは、このフローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰを、信号ＳＩＧとして信号線ＳＧＬに出力する。具体的には、ダミー画素ＰＢは、撮像画素Ｐ１と同様に、いわゆる水平期間Ｈ内の８つの期間（変換期間Ｔ１～Ｔ８）において、８つの画素電圧ＶＰ（ＶＰ１～ＶＰ８）を順次出力するようになっている。
　図５は、ダミー画素領域Ｒ３１，Ｒ２１におけるダミー画素Ｐ３，Ｐ２の配列を表すものである。図６は、ダミー画素領域Ｒ２２，Ｒ３２におけるダミー画素Ｐ２，Ｐ３の配列を表すものである。この図５，６において、“０”はダミー画素ＰＡを示し、“１”はダミー画素ＰＢを示す。
　図５に示したように、１つの画素ラインＬは、ダミー画素領域Ｒ３１における２個のダミー画素Ｐ３（ダミー画素Ｐ３［１］，Ｐ３［０］）、およびダミー画素領域Ｒ２１における１１個のダミー画素Ｐ２（ダミー画素Ｐ２［１０］～Ｐ２［０］）を含んでいる。同様に、図６に示したように、１つの画素ラインＬは、ダミー画素領域Ｒ２２における１１個のダミー画素Ｐ２（ダミー画素Ｐ２［１０］～Ｐ２［０］）、およびダミー画素領域Ｒ３２における２個のダミー画素Ｐ３（ダミー画素Ｐ３［１］，Ｐ３［０］）を含んでいる。
　ダミー画素領域Ｒ３１（図５）において、各画素ラインＬにおけるダミー画素Ｐ３の配列は“１０”である。撮像装置１では、ダミー画素領域Ｒ３１におけるこの２つのダミー画素Ｐ３の配列は、画素アレイ１０の左端を識別する左端識別情報ＩＮＦＬとして機能する。
　同様に、ダミー画素領域Ｒ３２（図６）において、各画素ラインＬにおけるダミー画素Ｐ３の配列は“０１”である。撮像装置１では、ダミー画素領域Ｒ３１におけるこの２つのダミー画素Ｐ３の配列は、画素アレイ１０の右端を識別する右端識別情報ＩＮＦＲとして機能する。
　また、ダミー画素領域Ｒ２１（図５）において、０番目の画素ラインＬ［０］では、ダミー画素Ｐ２の配列は“０００００００００００”である。すなわち、１１個のダミー画素Ｐ２［１０］～Ｐ２［０］の全てがダミー画素ＰＡである。１番目の画素ラインＬ［１］では、ダミー画素Ｐ２の配列は“００００００００００１”である。すなわち、ダミー画素Ｐ２［０］がダミー画素ＰＢであり、その他のダミー画素Ｐ２［１０］～Ｐ２［１］はダミー画素ＰＡである。２番目の画素ラインＬ［２］では、ダミー画素Ｐ２の配列は“０００００００００１０”である。すなわち、ダミー画素Ｐ２［１］がダミー画素ＰＢであり、その他のダミー画素Ｐ２［１０］～Ｐ２［２］，Ｐ２［０］はダミー画素ＰＡである。このように、ダミー画素Ｐ２の配列は、画素ラインＬ間で互いに異なるように設定される。特に、この例ではダミー画素Ｐ２の配列は、２進数で表された、画素ラインＬの番目の数に対応する。この例では、１１個のダミー画素Ｐ２を設けたので、２０４８本の画素ラインＬの番目の数を表現することができる。つまり、１１個のダミー画素Ｐ２の配列は、画素ラインＬを識別するライン識別情報ＩＮＦとして機能する。なお、以上では、ダミー画素領域Ｒ２１を例に説明したが、ダミー画素領域Ｒ２２（図６）についても同様である。
　２つの走査部２０Ｌ，２０Ｒ（図１）は、コントローラ４０からの指示に基づいて、画素ラインＬ単位で、画素アレイ１０における撮像画素Ｐ１およびダミー画素Ｐ２，Ｐ３を順次駆動するように構成される。走査部２０Ｌは、アドレスデコーダ２１Ｌと、ロジック部２２Ｌと、ドライバ部２３Ｌとを有している。走査部２０Ｒは、同様に、アドレスデコーダ２１Ｒと、ロジック部２２Ｒと、ドライバ部２３Ｒとを有している。
　アドレスデコーダ２１Ｌは、コントローラ４０から供給されたアドレス信号ＡＤＲに基づいて、画素アレイ１０における、アドレス信号ＡＤＲが示すアドレスに応じた画素ラインＬを選択するように構成される。ロジック部２２Ｌは、アドレスデコーダ２１Ｌからの指示に基づいて、各画素ラインＬに対応する信号ＳＴＧＬ１，ＳＦＤＧ１，ＳＲＳＴ１，ＳＦＣＧ１，ＳＴＧＳ１，ＳＳＥＬ１をそれぞれ生成するように構成される。ドライバ部２３Ｌは、各画素ラインＬに対応する信号ＳＴＧＬ１，ＳＦＤＧ１，ＳＲＳＴ１，ＳＦＣＧ１，ＳＴＧＳ１，ＳＳＥＬ１に基づいて、各画素ラインＬに対応する信号ＳＴＧＬ，ＳＦＤＧ，ＳＲＳＴ，ＳＦＣＧ，ＳＴＧＳ，ＳＳＥＬをそれぞれ生成するように構成される。アドレスデコーダ２１Ｒ、ロジック部２２Ｒ、およびドライバ部２３Ｒについても同様である。アドレスデコーダ２１Ｒに供給されるアドレス信号ＡＤＲは、アドレスデコーダ２１Ｌに供給されるアドレス信号ＡＤＲと同じである。よって、アドレスデコーダ２１Ｌ，２１Ｒは、アドレス信号ＡＤＲに基づいて、互いに同じ画素ラインＬを選択する。これにより、走査部２０Ｌ，２０Ｒは、画素アレイ１０の左右両側から、画素ラインＬ単位で、画素アレイ１０における撮像画素Ｐ１およびダミー画素Ｐ２，Ｐ３を順次駆動するようになっている。
　読出部３０は、画素アレイ１０から信号線ＳＧＬを介して供給された信号ＳＩＧに基づいてＡＤ変換を行うことにより、画像信号ＤＡＴＡ０を生成するように構成される。
　図７は、読出部３０の一構成例を表すものである。なお、図７には、読出部３０に加え、コントローラ４０をも描いている。読出部３０は、読出制御部３１と、参照信号生成部３２と、複数のＡＤ（Analog to Digital）変換部ＡＤＣ（ＡＤ変換部ＡＤＣ［０］，ＡＤＣ［１］，ＡＤＣ［２］，…）と、複数のスイッチ部ＳＷ（スイッチ部ＳＷ［０］，ＳＷ［１］，ＳＷ［２］，…）と、バス配線１００とを有している。
　読出制御部３１は、コントローラ４０からの指示に基づいて、読出部３０における読出動作を制御するように構成される。具体的には、読出制御部３１は、参照信号生成部３２に制御信号を供給することにより、参照信号生成部３２に参照信号ＲＥＦ（後述）を生成させる。また、読出制御部３１は、複数のＡＤ変換部ＡＤＣに、クロック信号ＣＬＫおよび制御信号ＣＣを供給することにより、複数のＡＤ変換部ＡＤＣにおけるＡＤ変換動作を制御するようになっている。
　参照信号生成部３２は、参照信号ＲＥＦを生成するように構成される。参照信号ＲＥＦは、ＡＤ変換を行う８つの期間（変換期間Ｔ１～Ｔ８）において、時間の経過に応じて電圧レベルが徐々に低下する、いわゆるランプ波形を有する。参照信号生成部３２は、この参照信号ＲＥＦにおけるランプ波形の傾きを変更可能に構成されている。撮像装置１では、このようにランプ波形の傾きを変更することにより撮像感度を変更することができ、その結果、明るい被写体や暗い被写体を撮像することができる。そして、参照信号生成部３２は、生成した参照信号ＲＥＦを複数のＡＤ変換部ＡＤＣに供給するようになっている。
　ＡＤ変換部ＡＤＣは、画素アレイ１０から供給された信号ＳＩＧに基づいてＡＤ変換を行うことにより、信号ＳＩＧの電圧をデジタルコードＣＯＤＥに変換するように構成される。複数のＡＤ変換部ＡＤＣは、複数の信号線ＳＧＬに対応して設けられている。具体的には、０番目のＡＤ変換部ＡＤＣ［０］は、０番目の信号線ＳＧＬ［０］に対応して設けられ、１番目のＡＤ変換部ＡＤＣ［１］は、１番目の信号線ＳＧＬ［１］に対応して設けられ、２番目のＡＤ変換部ＡＤＣ［２］は、２番目の信号線ＳＧＬ［２］に対応して設けられている。
　ＡＤ変換部ＡＤＣは、容量素子３３，３４と、電流源３５と、コンパレータ３６と、カウンタ３７と、ラッチ３８とを有している。容量素子３３の一端には参照信号ＲＥＦが供給され、他端はコンパレータ３６の正入力端子に接続されている。容量素子３４の一端は信号線ＳＧＬに接続され、他端はコンパレータ３６の負入力端子に接続されている。電流源３５は、信号線ＳＧＬから接地に所定の電流値の電流を流すように構成される。コンパレータ３６は、正入力端子における入力電圧と負入力端子における入力電圧とを比較して、その比較結果を信号ＣＭＰとして出力するように構成される。コンパレータ３６の正入力端子には、容量素子３３を介して参照信号ＲＥＦが供給され、負入力端子には、容量素子３４を介して信号ＳＩＧが供給されるようになっている。このコンパレータ３６は、後述する所定の期間において、容量素子３３，３４の電圧を設定するゼロ調整を行う機能をも有している。カウンタ３７は、コンパレータ３６から供給された信号ＣＭＰ、読出制御部３１から供給されたクロック信号ＣＬＫおよび制御信号ＣＣに基づいて、カウント動作を行うように構成される。ラッチ３８は、カウンタ３７により得られたカウント値ＣＮＴを、複数のビットを有するデジタルコードＣＯＤＥとして保持するように構成される。
　スイッチ部ＳＷは、コントローラ４０から供給された制御信号ＳＳＷに基づいて、ＡＤ変換部ＡＤＣから出力されたデジタルコードＣＯＤＥをバス配線１００に供給するように構成される。複数のスイッチ部ＳＷは、複数のＡＤ変換部ＡＤＣに対応して設けられている。具体的には、０番目のスイッチ部ＳＷ［０］は、０番目のＡＤ変換部ＡＤＣ［０］に対応して設けられ、１番目のスイッチ部ＳＷ［１］は、１番目のＡＤ変換部ＡＤＣ［１］に対応して設けられ、２番目のスイッチ部ＳＷ［２］は、２番目のＡＤ変換部ＡＤＣ［２］に対応して設けられている。
　スイッチ部ＳＷは、この例では、デジタルコードＣＯＤＥのビット数と同じ数のトランジスタを用いて構成されている。これらのトランジスタは、コントローラ４０から供給された制御信号ＳＳＷの各ビット（制御信号ＳＳＷ［０］，ＳＳＷ［１］，ＳＳＷ［２］，…）に基づいて、オンオフ制御される。具体的には、例えば、０番目のスイッチ部ＳＷ［０］は、制御信号ＳＳＷ［０］に基づいて各トランジスタがオン状態になることにより、０番目のＡＤ変換部ＡＤＣ［０］から出力されたデジタルコードＣＯＤＥをバス配線１００に供給する。同様に、例えば、１番目のスイッチ部ＳＷ［１］は、制御信号ＳＳＷ［１］に基づいて各トランジスタがオン状態になることにより、１番目のＡＤ変換部ＡＤＣ［１］から出力されたデジタルコードＣＯＤＥをバス配線１００に供給する。他のスイッチ部ＳＷについても同様である。
　バス配線１００は、複数の配線を有し、ＡＤ変換部ＡＤＣから出力されたデジタルコードＣＯＤＥを伝えるように構成される。読出部３０は、このバス配線１００を用いて、ＡＤ変換部ＡＤＣから供給された複数のデジタルコードＣＯＤＥを、画像信号ＤＡＴＡ０として、コントローラ４０に順次転送するようになっている（データ転送動作）。
　コントローラ４０（図１）は、走査部２０Ｌ，２０Ｒおよび読出部３０に制御信号を供給することにより、撮像装置１の動作を制御するように構成される。コントローラ４０は、アドレス生成部４１と、電圧生成部４２と、カラム走査部４３と、画像処理部４４と、診断処理部４５とを有している。
　アドレス生成部４１は、画素アレイ１０における駆動対象となる画素ラインＬを決定し、その画素ラインＬに対応するアドレスを示すアドレス信号ＡＤＲを生成するように構成される。そして、アドレス生成部４１は、生成したアドレス信号ＡＤＲを、走査部２０Ｌのアドレスデコーダ２１Ｌおよび走査部２０Ｒのアドレスデコーダ２１Ｒに供給するようになっている。
　電圧生成部４２は、電圧信号ＳＶＲおよび電源電圧ＶＤＤを生成するように構成される。この電圧信号ＳＶＲは、所定の電圧ＶＲおよび電源電圧ＶＤＤの間で変化する信号である。電圧ＶＲは、電源電圧ＶＤＤよりも低い電圧である。この電圧信号ＳＶＲは、例えば、後述する読出駆動Ｄ２におけるトランジスタＴＧＬ，ＴＧＳがオン状態になる期間において電圧ＶＲに設定され、後述する蓄積開始駆動Ｄ１において、電源電圧ＶＤＤに設定される。そして、電圧生成部４２は、生成した電圧信号ＳＶＲを、画素アレイ１０における複数の電圧供給線ＶＬに供給するとともに、生成した電源電圧ＶＤＤを、画素アレイ１０における複数の電源線ＰＬに供給するようになっている。
　カラム走査部４３は、読出部３０における、データ転送動作の対象となるＡＤ変換部ＡＤＣを決定し、その決定結果に基づいて、制御信号ＳＳＷを生成するように構成される。そして、カラム走査部４３は、生成した制御信号ＳＳＷを、読出部３０の複数のスイッチ部ＳＷに供給するようになっている。
　画像処理部４４は、画像信号ＤＡＴＡ０が示す画像に対して、所定の画像処理を行うように構成される。所定の画像処理は、例えば、画像合成処理を含んでいる。画像合成処理では、画像処理部４４は、読出部３０から供給された、ＡＤ変換を行う８つの期間（変換期間Ｔ１～Ｔ８）において得られた各画素に係る８つのデジタルコードＣＯＤＥ（デジタルコードＣＯＤＥ１～ＣＯＤＥ８）に基づいて、その画素についての４つの画素値ＶＡＬ１～ＶＡＬ４を生成し、この４つの画素値ＶＡＬ１～ＶＡＬ４を合成することにより、その画素の画素値ＶＡＬを生成する。画像処理部４４は、画素アレイ１０に含まれるすべての画素について、この画素値ＶＡＬを生成する。そして、画像処理部４４は、撮像画素Ｐ１に係る画素値ＶＡＬを、画像信号ＤＡＴＡとして出力する。なお、この例では、画像処理部４４は、４つの画素値ＶＡＬ１～ＶＡＬ４を合成することにより画素値ＶＡＬを生成するようにしたが、これに限定されるものではなく、例えば、４つの画素値ＶＡＬ１～ＶＡＬ４をそのまま出力してもよい。また、画像処理部４４は、ダミー画素Ｐ２，Ｐ３に係る画素値ＶＡＬ１～ＶＡＬ４を、画像信号ＤＡＴＡ１として診断処理部４５に供給するようになっている。
　診断処理部４５は、アドレス信号ＡＤＲおよび画像信号ＤＡＴＡ１に基づいて、診断処理を行うように構成される。具体的には、診断処理部４５は、画像信号ＤＡＴＡ１に含まれるダミー画素Ｐ３に係る画素値ＶＡＬ１～ＶＡＬ４に基づいて左端識別情報ＩＮＦＬおよび右端識別情報ＩＮＦＲを求めるとともに、画像信号ＤＡＴＡ１に含まれるダミー画素Ｐ２に係る画素値ＶＡＬに基づいてライン識別情報ＩＮＦを求める。そして、診断処理部４５は、アドレス信号ＡＤＲが示すアドレスとこのライン識別情報ＩＮＦとを比較することにより、撮像装置１が所望の動作を行っているかどうかを診断する。そして、診断処理部４５は、その診断処理の結果（診断結果ＲＥＳ）を出力するようになっている。
　次に、撮像装置１の実装例について、いくつか例を挙げて説明する。
　図８は、撮像装置１の実装例Ｅ１を表すものである。この実装例Ｅ１では、撮像装置１は、１つの半導体チップ２００に形成されている。画素アレイ１０は、半導体チップ２００の中央付近に配置される。走査部２０Ｌは、画素アレイ１０の左側に配置され、走査部２０Ｒは、画素アレイ１０の右側に配置される。読出部３０およびコントローラ４０のカラム走査部４３は、画素アレイ１０の下側に配置される。画素アレイ１０の上側には、制御部４０Ａが配置される。この制御部４０Ａは、コントローラ４０のうちのカラム走査部４３以外の回路に対応している。
　この構成において、制御部４０Ａ内のアドレス生成部４１は、アドレス信号ＡＤＲを走査部２０Ｌ，２０Ｒに供給する。走査部２０Ｌ，２０Ｒは、信号ＳＴＧＬ，ＳＦＤＧ，ＳＲＳＴ，ＳＦＣＧ，ＳＴＧＳ，ＳＳＥＬを画素アレイ１０に供給する。制御部４０Ａ内の電圧生成部４２は、電圧信号ＳＶＲおよび電源電圧ＶＤＤを画素アレイ１０に供給する。画素アレイ１０は、信号ＳＩＧを読出部３０に供給する。読出部３０は、画像信号ＤＡＴＡ０を制御部４０Ａ内の画像処理部４４に供給する。撮像装置１は、診断処理を行うことにより、例えば、各回路の動作の不具合や、半導体チップ２００における各種配線のオープンやショートなどの結線の不具合を検出することができるようになっている。
　図９は、撮像装置１の他の実装例Ｅ２を表すものである。この実装例Ｅ２では、撮像装置１は、２つの半導体チップ２０１，２０２に形成されている。
　半導体チップ２０１には、この例では画素アレイ１０が形成されている。すなわち、半導体チップ２０１には、複数の撮像画素Ｐ１、複数のダミー画素Ｐ２，Ｐ３、制御線ＴＧＬＬ，ＦＤＧＬ，ＲＳＴＬ，ＦＣＧＬ，ＴＧＳＬ，ＳＥＬＬ、電源線ＰＬ、電圧供給線ＶＬ、および信号線ＳＧＬが形成される。また、半導体チップ２０１には、電極領域２０１Ａ，２０１Ｂ，２０１Ｃが設けられている。電極領域２０１Ａは、半導体チップ２０１の左辺近傍に設けられ、電極領域２０１Ｂは、半導体チップ２０１の右辺近傍に設けられ、電極領域２０１Ｃは、半導体チップ２０１の下辺近傍に設けられている。電極領域２０１Ａには、複数の電極が形成され、これらの複数の電極は、例えばＴＣＶ（Through Chip Via）などのビアを介して画素アレイ１０における制御線ＴＧＬＬ，ＦＤＧＬ，ＲＳＴＬ，ＦＣＧＬ，ＴＧＳＬ，ＳＥＬＬ、電源線ＰＬ、電圧供給線ＶＬに接続されている。電極領域２０１Ｂには、複数の電極が形成され、これらの複数の電極は、例えばＴＣＶなどのビアを介して画素アレイ１０における制御線ＴＧＬＬ，ＦＤＧＬ，ＲＳＴＬ，ＦＣＧＬ，ＴＧＳＬ，ＳＥＬＬ、電源線ＰＬ、電圧供給線ＶＬに接続されている。電極領域２０１Ｃには、複数の電極が形成され、これらの複数の電極は、例えばＴＣＶなどのビアを介して画素アレイ１０における複数の信号線ＳＧＬに接続されている。
　半導体チップ２０２には、この例では、走査部２０Ｌ，２０Ｒ、制御部４０Ａ、カラム走査部４３、および読出部３０が形成されている。制御部４０Ａ、カラム走査部４３、および読出部３０は、半導体チップ２０２の中央付近に配置される。走査部２０Ｌは、制御部４０Ａ、カラム走査部４３、および読出部３０の左に配置され、走査部２０Ｒは、制御部４０Ａ、カラム走査部４３、および読出部３０の右側に配置される。また、半導体チップ２０２には、電極領域２０２Ａ，２０２Ｂ，２０２Ｃが設けられている。電極領域２０２Ａは、半導体チップ２０２の左辺近傍に、走査部２０Ｌに隣り合うように設けられ、電極領域２０２Ｂは、半導体チップ２０２の右辺近傍に、走査部２０Ｒに隣り合うように設けられ、電極領域２０２Ｃは、半導体チップ２０２の下辺近傍に、読出部３０に隣り合うように設けられている。電極領域２０２Ａには、複数の電極が形成され、これらの複数の電極は、例えばＴＣＶなどのビアを介して、走査部２０Ｌ、および制御部４０Ａ内の電圧生成部４２に接続されている。電極領域２０２Ｂには、複数の電極が形成され、これらの複数の電極は、例えばＴＣＶなどのビアを介して、走査部２０Ｒ、および制御部４０Ａ内の電圧生成部４２に接続されている。電極領域２０２Ｃには、複数の電極が形成され、これらの複数の電極は、例えばＴＣＶなどのビアを介して読出部３０に接続されている。
　この実装例Ｅ２では、半導体チップ２０１および半導体チップ２０２が、互いにはり合わされる。これにより、半導体チップ２０１の電極領域２０１Ａにおける複数の電極が、半導体チップ２０２の電極領域２０２Ａにおける複数の電極に電気的に接続され、半導体チップ２０１の電極領域２０１Ｂにおける複数の電極が、半導体チップ２０２の電極領域２０２Ｂにおける複数の電極に電気的に接続され、半導体チップ２０１の電極領域２０１Ｃにおける複数の電極が、半導体チップ２０２の電極領域２０２Ｃにおける複数の電極に電気的に接続される。
　この構成において、半導体チップ２０２の制御部４０Ａ内のアドレス生成部４１は、アドレス信号ＡＤＲを走査部２０Ｌ，２０Ｒに供給する。半導体チップ２０２の走査部２０Ｌ，２０Ｒは、電極領域２０１Ａ，２０２Ａにおける複数の電極、および電極領域２０１Ｂ，２０２Ｂにおける複数の電極を介して、制御線ＴＧＬＬ，ＦＤＧＬ，ＲＳＴＬ，ＦＣＧＬ，ＴＧＳＬ，ＳＥＬＬを、半導体チップ２０１の画素アレイ１０に供給する。半導体チップ２０２の制御部４０Ａ内の電圧生成部４２は、電極領域２０１Ａ，２０２Ａにおける複数の電極、および電極領域２０１Ｂ，２０２Ｂにおける複数の電極を介して、電圧信号ＳＶＲおよび電源電圧ＶＤＤを、半導体チップ２０１の画素アレイ１０に供給する。半導体チップ２０１の画素アレイ１０は、電極領域２０１Ｃにおける複数の電極を介して、信号ＳＩＧを、半導体チップ２０２の読出部３０に供給する。半導体チップ２０２において、読出部３０は、画像信号ＤＡＴＡ０を、制御部４０Ａ内の画像処理部４４に供給する。撮像装置１は、診断処理を行うことにより、例えば、各回路の動作の不具合、半導体チップ２０１，２０２における各種配線のオープンやショートなどの結線の不具合、半導体チップ２０１と半導体チップ２０２との間の結線不良を検出することができるようになっている。
　また、このように、半導体チップ２０１に画素アレイ１０を主に配置することにより、画素に特化した半導体製造工程を用いて半導体チップ２０１を製造することができる。つまり、半導体チップ２０１には、画素アレイ１０以外にトランジスタがないので、例えば、１０００度でアニールする工程がある場合でも、画素アレイ１０以外の回路に影響を与えることがない。よって、半導体チップ２０１を製造する際、例えば白点対策の高温プロセスを導入することができ、その結果、撮像装置１における特性を改善することができる。
　ここで、フォトダイオードＰＤ１は、本開示における「第１の受光素子」の一具体例に対応する。フォトダイオードＰＤ２は、本開示における「第２の受光素子」の一具体例に対応する。撮像画素Ｐ１の画素回路ＣＫＴは、本開示における「撮像画素回路」の一具体例に対応する。ダミー画素ＰＡの画素回路ＣＫＴは、本開示における「第１のダミー画素回路」の一具体例に対応する。ダミー画素ＰＢの画素回路ＣＫＴは、本開示における「第２のダミー画素回路」の一具体例に対応する。フローティングディフュージョンＦＤは、本開示における「蓄積部」の一具体例に対応する。トランジスタＴＧＬは、本開示における「第１のトランジスタ」の一具体例に対応する。トランジスタＡＭＰ，ＳＥＬは、本開示における「出力部」の一具体例に対応する。トランジスタＲＳＴは、本開示における「第２のトランジスタ」の一具体例に対応する。トランジスタＴＧＳは、本開示における「第３のトランジスタ」の一具体例に対応する。トランジスタＦＣＧは、本開示における「第４のトランジスタ」の一具体例に対応する。トランジスタＦＤＧは、本開示における「第５のトランジスタ」の一具体例に対応する。容量素子ＦＣは、本開示における「容量素子」の一具体例に対応する。電圧供給線ＶＬは、本開示における「電圧供給線」の一具体例に対応する。アドレス生成部４１は、本開示における「アドレス生成部」の一具体例に対応する。走査部２０Ｌ，２０Ｒは、本開示における「駆動制御部」の一具体例に対応する読出部３０、画像処理部４４、および診断処理部４５は、本開示における「診断部」の一具体例に対応する。
［動作および作用］
　続いて、本実施の形態の撮像装置１の動作および作用について説明する。
（全体動作概要）
　まず、図１を参照して、撮像装置１の全体動作概要を説明する。コントローラ４０のアドレス生成部４１は、画素アレイ１０における駆動対象となる画素ラインＬを決定し、その画素ラインＬに対応するアドレスを示すアドレス信号ＡＤＲを生成する。２つの走査部２０Ｌ，２０Ｒは、コントローラ４０からの指示に基づいて、画素ラインＬ単位で、画素アレイ１０における撮像画素Ｐ１およびダミー画素Ｐ２，Ｐ３を順次駆動する。コントローラ４０の電圧生成部４２は、電圧信号ＳＶＲおよび電源電圧ＶＤＤを生成する。画素アレイ１０における撮像画素Ｐ１およびダミー画素Ｐ２，Ｐ３は、８つの変換期間Ｔ１～Ｔ８において、８つの画素電圧ＶＰ１～ＶＰ８を順次出力する。読出部３０のＡＤ変換部ＡＤＣは、これらの８つの画素電圧ＶＰ１～ＶＰ８に基づいてそれぞれＡＤ変換を行い、８つのデジタルコードＣＯＤＥ（デジタルコードＣＯＤＥ１～ＣＯＤＥ８）をそれぞれ出力する。コントローラ４０の画像処理部４４は、画像信号ＤＡＴＡ０に含まれる各画素に係る８つのデジタルコードＣＯＤＥ１～ＣＯＤＥ８に基づいて、その画素についての４つの画素値ＶＡＬ１～ＶＡＬ４を生成し、この４つの画素値ＶＡＬ１～ＶＡＬ４を合成することにより、その画素の画素値ＶＡＬを生成し、撮像画素Ｐ１に係る画素値ＶＡＬを、画像信号ＤＡＴＡとして出力する。また、画像処理部４４は、ダミー画素Ｐ２，Ｐ３に係る画素値ＶＡＬ１～ＶＡＬ４を、画像信号ＤＡＴＡ１として診断処理部４５に供給する。コントローラ４０の診断処理部４５は、アドレス信号ＡＤＲおよび画像信号ＤＡＴＡ１に基づいて診断処理を行い、診断結果ＲＥＳを出力する。
（詳細動作）
　撮像装置１において、画素アレイ１０における撮像画素Ｐ１のそれぞれは、受光量に応じて電荷を蓄積し、画素電圧ＶＰを信号ＳＩＧとして出力する。以下に、この動作について詳細に説明する。
　図１０は、画素アレイ１０における複数の撮像画素Ｐ１および複数のダミー画素Ｐ２，Ｐ３を走査する動作の一例を表すものである。
　撮像装置１は、タイミングｔ０～ｔ１の期間において、画素アレイ１０における複数の撮像画素Ｐ１および複数のダミー画素Ｐ２，Ｐ３に対して、垂直方向において上から順に蓄積開始駆動Ｄ１を行う。具体的には、走査部２０Ｌ，２０Ｒは、例えば、垂直方向において上から順に、画素ラインＬ単位で、水平期間Ｈ内の所定の期間においてトランジスタＴＧＬ，ＦＤＧ，ＲＳＴ，ＦＣＧ，ＴＧＳをオン状態に設定した後に、これらのトランジスタをオフ状態にする。これにより、複数の撮像画素Ｐ１のそれぞれでは、フローティングディフュージョンＦＤ、容量素子ＦＣ、およびフォトダイオードＰＤ１，ＰＤ２における電圧が電源電圧ＶＤＤに設定された後に、電荷の蓄積が開始され、読出駆動Ｄ２が行われるまでの蓄積期間Ｔ１０において、電荷が蓄積される。また、複数のダミー画素Ｐ２，Ｐ３のそれぞれでは、フローティングディフュージョンＦＤおよび容量素子ＦＣにおける電圧が電源電圧ＶＤＤに設定される。すなわち、電圧供給線ＶＬに印加される電圧信号ＳＶＲの電圧ＶＲは、蓄積開始駆動Ｄ１におけるトランジスタＴＧＬ，ＴＧＳがオン状態になる期間において電源電圧ＶＤＤに設定されるので、フローティングディフュージョンＦＤおよび容量素子ＦＣにおける電圧が電源電圧ＶＤＤに設定される。
　そして、撮像装置１は、タイミングｔ１０～ｔ１１の期間において、複数の撮像画素Ｐ１および複数のダミー画素Ｐ２，Ｐ３に対して、垂直方向において上から順に読出駆動Ｄ２を行う。これにより、複数の撮像画素Ｐ１および複数のダミー画素Ｐ２，Ｐ３のそれぞれは、８つの画素電圧ＶＰ１～ＶＰ８を順次出力する。読出部３０は、これらの８つの画素電圧ＶＰ１～ＶＰ８に基づいてそれぞれＡＤ変換を行い、８つのデジタルコードＣＯＤＥ（デジタルコードＣＯＤＥ１～ＣＯＤＥ８）をそれぞれ出力する。
　そして、画像処理部４４は、読出部３０から供給された各画素に係る８つのデジタルコードＣＯＤＥ１～ＣＯＤＥ８に基づいて、その画素についての４つの画素値ＶＡＬ１～ＶＡＬ４を生成し、この４つの画素値ＶＡＬ１～ＶＡＬ４を合成することにより、その画素の画素値ＶＡＬを生成する。
　撮像装置１は、このような蓄積開始駆動Ｄ１および読出駆動Ｄ２を繰り返す。具体的には、撮像装置１は、図１０に示したように、タイミングｔ２～ｔ３の期間において蓄積開始駆動Ｄ１を行い、タイミングｔ１２～ｔ１３の期間において読出駆動Ｄ２を行う。また、撮像装置１は、タイミングｔ４～ｔ５の期間において蓄積開始駆動Ｄ１を行い、タイミングｔ１４～ｔ１５の期間において読出駆動Ｄ２を行う。
（読出駆動Ｄ２について）
　次に、読出駆動Ｄ２について、詳細に説明する。以下に、複数の撮像画素Ｐ１のうちのある撮像画素Ｐ１（撮像画素Ｐ１Ａ）に着目し、この撮像画素Ｐ１Ａの動作について詳細に説明する。なお、この例では、撮像画素Ｐ１の動作について説明するが、ダミー画素Ｐ２，Ｐ３の動作についても同様である。
　図１１，１２Ａ，１２Ｂは、撮像装置１の一動作例を表すものである。図１１において、（Ａ）は水平同期信号ＸＨＳの波形を示し、（Ｂ）は撮像画素Ｐ１Ａに供給される信号ＳＳＥＬの波形を示し、（Ｃ）は撮像画素Ｐ１Ａに供給される信号ＳＲＳＴの波形を示し、（Ｄ）は撮像画素Ｐ１Ａに供給される信号ＳＦＤＧの波形を示し、（Ｅ）は撮像画素Ｐ１Ａに供給される信号ＳＴＧＬの波形を示し、（Ｆ）は撮像画素Ｐ１Ａに供給される信号ＳＦＣＧの波形を示し、（Ｇ）は撮像画素Ｐ１Ａに供給される信号ＳＴＧＳの波形を示し、（Ｈ）は参照信号ＲＥＦの波形を示し、（Ｉ）は撮像画素Ｐ１Ａから出力される信号ＳＩＧの波形を示し、（Ｊ）は撮像画素Ｐ１Ａに接続されたＡＤ変換部ＡＤＣにおけるカウンタ３７の動作を示す。図１２Ａは、図１１に示した動作のうちの前半の動作を示し、図１２Ｂは、図１１に示した動作のうちの後半の動作を示す。図１１（Ｈ），（Ｉ）、図１２Ａ（Ｈ），（Ｉ）、および図１２Ｂ（Ｈ），（Ｉ）では、各信号の波形を同じ電圧軸で示している。図１１（Ｈ）、図１２Ａ（Ｈ）、および図１２Ｂ（Ｈ）の参照信号ＲＥＦは、コンパレータ３６の正入力端子における波形を示し、図１１（Ｉ）、図１２Ａ（Ｉ）、および図１２Ｂ（Ｉ）の信号ＳＩＧは、コンパレータ３６の負入力端子における波形を示している。また、図１１（Ｊ）、図１２Ａ（Ｊ）、図１２Ｂ（Ｊ）において、斜線は、カウンタ３７がカウント動作を行っていることを示している。
　図１２Ａ～１２Ｃは、撮像画素Ｐ１Ａの状態を表すものである。この図１２Ａ～１２Ｃでは、トランジスタＴＧＬ，ＲＳＴ，ＦＤＧ，ＴＧＳ，ＦＣＧ，ＳＥＬを、そのトランジスタの動作状態に応じたスイッチを用いてそれぞれ示している。
　撮像装置１では、ある水平期間Ｈにおいて、まず、走査部２０Ｌ，２０Ｒは、信号ＳＳＥＬを用いて、撮像画素Ｐ１Ａを含む画素ラインＬを選択し、撮像画素Ｐ１Ａを、その撮像画素Ｐ１Ａに対応する信号線ＳＧＬに電気的に接続させる。そして、走査部２０Ｌ，２０Ｒは、信号ＳＲＳＴ，ＳＦＤＧ，ＳＴＧＬ，ＳＦＣＧ，ＳＴＧＳを用いて撮像画素Ｐ１Ａの動作を制御し、撮像画素Ｐ１Ａは、８つの変換期間Ｔ１～Ｔ８において、８つの画素電圧ＶＰ１～ＶＰ８を順次出力する。そして、読出部３０のＡＤ変換部ＡＤＣは、これらの８つの画素電圧ＶＰ１～ＶＰ８に基づいてそれぞれＡＤ変換を行い、８つのデジタルコードＣＯＤＥ１～ＣＯＤＥ８を出力する。以下にこの動作について詳細に説明する。
　まず、タイミングｔ１において、水平期間Ｈが開始すると、走査部２０Ｌ，２０Ｒは、タイミングｔ２において、信号ＳＳＥＬの電圧を低レベルから高レベルに変化させる（図１２Ａ（Ｂ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＳＥＬがオン状態になり、撮像画素Ｐ１Ａが信号線ＳＧＬと電気的に接続される。
　タイミングｔ１１までの期間において、走査部２０Ｌ，２０Ｒは、信号ＳＲＳＴ，ＳＦＤＧをともに高レベルにする（図１２Ａ（Ｃ），（Ｄ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＲＳＴ，ＦＤＧがともにオン状態になり、フローティングディフュージョンＦＤの電圧が電源電圧ＶＤＤに設定され、フローティングディフュージョンＦＤがリセットされる。
（タイミングｔ１１～ｔ２１の動作）
　次に、タイミングｔ１１において、走査部２０Ｌ，２０Ｒは、信号ＳＦＤＧの電圧を高レベルから低レベルに変化させる（図１２Ａ（Ｄ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＦＤＧがオフ状態になる。次に、タイミングｔ１２において、走査部２０Ｌ，２０Ｒは、信号ＳＲＳＴの電圧を高レベルから低レベルに変化させる（図１２Ａ（Ｃ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＲＳＴがオフ状態になる。次に、タイミングｔ１３において、走査部２０Ｌ，２０Ｒは、信号ＳＦＤＧの電圧を低レベルから高レベルに変化させる（図１２Ａ（Ｄ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＦＤＧがオン状態になる。また、コンパレータ３６は、タイミングｔ１３～ｔ１４までの期間において、容量素子３３，３４の電圧を設定するゼロ調整を行う。
　次に、タイミングｔ１４において、コンパレータ３６は、ゼロ調整を終了する。そして、このタイミングｔ１４において、参照信号生成部３２は、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させる（図１２Ａ（Ｈ））。
　これにより、撮像画素Ｐ１Ａでは、図１３Ａに示したように、トランジスタＦＤＧ，ＳＥＬはオン状態になり、その他のトランジスタは全てオフ状態になる。トランジスタＦＤＧがオン状態であるので、フローティングディフュージョンＦＤおよびトランジスタＦＤＧが合成容量を構成する。この合成容量は、撮像画素Ｐ１Ａにおいて電荷を電圧へ変換する変換容量として機能する。撮像画素Ｐ１Ａでは、このように、トランジスタＦＤＧがオン状態であるので、撮像画素Ｐ１Ａにおける変換容量の容量値が大きいため、電荷から電圧への変換効率が低い。この変換容量は、タイミングｔ１２までの期間においてフローティングディフュージョンＦＤがリセットされたときの電荷を保持している。撮像画素Ｐ１Ａは、このときのフローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰ（画素電圧ＶＰ１）を出力する。
　次に、タイミングｔ１５～ｔ１７の期間（変換期間Ｔ１）において、ＡＤ変換部ＡＤＣは、この画素電圧ＶＰ１に基づいてＡＤ変換を行う。具体的には、タイミングｔ１５において、読出制御部３１は、クロック信号ＣＬＫの生成を開始し、これと同時に、参照信号生成部３２は、参照信号ＲＥＦの電圧を、電圧Ｖ１から所定の変化度合いで低下させ始める（図１２Ａ（Ｈ））。これに応じて、ＡＤ変換部ＡＤＣのカウンタ３７は、カウント動作を開始する（図１２Ａ（Ｊ））。
　そして、タイミングｔ１６において、参照信号ＲＥＦの電圧が信号ＳＩＧの電圧（画素電圧ＶＰ１）を下回る（図１２Ａ（Ｈ），（Ｉ））。これに応じて、ＡＤ変換部ＡＤＣのコンパレータ３６は、信号ＣＭＰの電圧を変化させ、その結果、カウンタ３７は、カウント動作を停止する（図１２Ａ（Ｊ））。カウント動作が停止したときのカウンタ３７のカウント値ＣＮＴは、画素電圧ＶＰ１に対応している。ＡＤ変換部ＡＤＣは、このようにして、画素電圧ＶＰ１に基づいてＡＤ変換を行い、ＡＤ変換部ＡＤＣのラッチ３８は、カウンタ３７のカウント値ＣＮＴを、デジタルコードＣＯＤＥ１として出力する（図１２Ａ（Ｊ））。
　そして、タイミングｔ１７において、読出制御部３１は、変換期間Ｔ１の終了に伴い、クロック信号ＣＬＫの生成を停止し、参照信号生成部３２は、参照信号ＲＥＦの電圧の変化を停止させ（図１２Ａ（Ｈ））、カウンタ３７は、カウント値ＣＮＴをリセットする。
（タイミングｔ２１～ｔ３１の動作）
　次に、タイミングｔ２１において、走査部２０Ｌ，２０Ｒは、信号ＳＦＤＧの電圧を高レベルから低レベルに変化させる（図１２Ａ（Ｄ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＦＤＧがオフ状態になる。また、コンパレータ３６は、タイミングｔ２１～ｔ２２までの期間において、容量素子３３，３４の電圧を設定するゼロ調整を行う。
　次に、タイミングｔ２２において、コンパレータ３６は、ゼロ調整を終了する。そして、このタイミングｔ２２において、参照信号生成部３２は、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させる（図１２Ａ（Ｈ））。
　これにより、撮像画素Ｐ１Ａでは、図１３Ｂに示したように、トランジスタＳＥＬはオン状態になり、その他のトランジスタは全てオフ状態になる。撮像画素Ｐ１Ａでは、このように、トランジスタＦＤＧがオフ状態であるので、撮像画素Ｐ１Ａにおける変換容量の容量値が小さいため、電荷から電圧への変換効率が高い。この変換容量は、タイミングｔ１２までの期間においてフローティングディフュージョンＦＤがリセットされたときの電荷を保持している。撮像画素Ｐ１Ａは、このときのフローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰ（画素電圧ＶＰ２）を出力する。
　次に、タイミングｔ２３～ｔ２５の期間（変換期間Ｔ２）において、ＡＤ変換部ＡＤＣは、この画素電圧ＶＰ２に基づいてＡＤ変換を行う。この動作は、変換期間Ｔ１における動作と同様である。ＡＤ変換部ＡＤＣは、画素電圧ＶＰ２に基づいてＡＤ変換を行い、ＡＤ変換部ＡＤＣのラッチ３８は、カウンタ３７のカウント値ＣＮＴを、デジタルコードＣＯＤＥ２として出力する（図１２Ａ（Ｊ））。
（タイミングｔ３１～ｔ４１の動作）
　次に、タイミングｔ３１において、走査部２０Ｌ，２０Ｒは、信号ＳＴＧＬの電圧を低レベルから高レベルに変化させる（図１２Ａ（Ｅ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＴＧＬがオン状態になる。これにより、フォトダイオードＰＤ１で発生した電荷がフローティングディフュージョンＦＤに転送される。また、このタイミングｔ３１において、参照信号生成部３２は、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させる（図１２Ａ（Ｈ））。
　次に、タイミングｔ３２において、走査部２０Ｌ，２０Ｒは、信号ＳＴＧＬの電圧を高レベルから低レベルに変化させる（図１２Ａ（Ｅ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＴＧＬがオフ状態になる。
　これにより、撮像画素Ｐ１Ａでは、図１３Ｂに示したように、トランジスタＦＤＧがオフ状態であるので、撮像画素Ｐ１Ａにおける変換容量の容量値が小さいので、電荷から電圧への変換効率が高い。この変換容量は、タイミングｔ３１～ｔ３２においてフォトダイオードＰＤ１から転送された電荷を保持している。撮像画素Ｐ１Ａは、このときのフローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰ（画素電圧ＶＰ３）を出力する。
　次に、タイミングｔ３３～ｔ３５の期間（変換期間Ｔ３）において、ＡＤ変換部ＡＤＣは、この画素電圧ＶＰ３に基づいてＡＤ変換を行う。この動作は、変換期間Ｔ１における動作と同様である。ＡＤ変換部ＡＤＣは、画素電圧ＶＰ３に基づいてＡＤ変換を行い、ＡＤ変換部ＡＤＣのラッチ３８は、カウンタ３７のカウント値ＣＮＴを、デジタルコードＣＯＤＥ３として出力する（図１２Ａ（Ｊ））。このデジタルコードＣＯＤＥ３は、同じく変換効率が高い時（変換期間Ｔ２）に得られたデジタルコードＣＯＤＥ２に対応している。
（タイミングｔ４１～ｔ５１の動作）
　次に、タイミングｔ４１において、走査部２０Ｌ，２０Ｒは、信号ＳＦＤＧの電圧を低レベルから高レベルに変化させるとともに信号ＳＴＧＬの電圧を低レベルから高レベルに変化させる（図１２Ａ（Ｄ），（Ｅ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＦＤＧ，ＴＧＬがともにオン状態になる。また、このタイミングｔ４１において、参照信号生成部３２は、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させる（図１２Ａ（Ｈ））。次に、走査部２０Ｌ，２０Ｒは、タイミングｔ４２において、信号ＳＴＧＬの電圧を高レベルから低レベルに変化させる（図１２Ａ（Ｅ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＴＧＬがオフ状態になる。
　これにより、撮像画素Ｐ１Ａでは、図１３Ａに示したように、トランジスタＦＤＧがオン状態であるので、フローティングディフュージョンＦＤおよびトランジスタＦＤＧが合成容量（変換容量）を構成する。よって、撮像画素Ｐ１Ａにおける変換容量の容量値が大きいので、電荷から電圧への変換効率が低い。この変換容量は、タイミングｔ３１～ｔ３２，ｔ４１～ｔ４２においてフォトダイオードＰＤ１から転送された電荷を保持している。撮像画素Ｐ１Ａは、このときのフローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰ（画素電圧ＶＰ４）を出力する。
　次に、タイミングｔ４３～ｔ４５の期間（変換期間Ｔ４）において、ＡＤ変換部ＡＤＣは、この画素電圧ＶＰ４に基づいてＡＤ変換を行う。この動作は、変換期間Ｔ１における動作と同様である。ＡＤ変換部ＡＤＣは、画素電圧ＶＰ４に基づいてＡＤ変換を行い、ＡＤ変換部ＡＤＣのラッチ３８は、カウンタ３７のカウント値ＣＮＴを、デジタルコードＣＯＤＥ４として出力する（図１２Ａ（Ｊ））。このデジタルコードＣＯＤＥ４は、同じく変換効率が低い時（変換期間Ｔ１）に得られたデジタルコードＣＯＤＥ１に対応している。
（タイミングｔ５１～ｔ６１の動作）
　次に、タイミングｔ５１において、走査部２０Ｌ，２０Ｒは、信号ＳＲＳＴの電圧を低レベルから高レベルに変化させる（図１２Ｂ（Ｃ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＲＳＴがオン状態になる。トランジスタＦＤＧはオン状態であるので、これにより、フローティングディフュージョンＦＤの電圧が電源電圧ＶＤＤに設定され、フローティングディフュージョンＦＤがリセットされる。次に、タイミングｔ５２において、走査部２０Ｌ，２０Ｒは、信号ＳＲＳＴの電圧を高レベルから低レベルに変化させる（図１２Ｂ（Ｃ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＲＳＴがオフ状態になる。また、このタイミングｔ５２において、参照信号生成部３２は、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させる（図１２Ｂ（Ｈ））。
　次に、タイミングｔ５３において、走査部２０Ｌ，２０Ｒは、信号ＳＦＣＧの電圧を低レベルから高レベルに変化させる（図１２Ｂ（Ｆ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＦＣＧがオン状態になる。また、コンパレータ３６は、タイミングｔ５３～ｔ５４までの期間において、容量素子３３，３４の電圧を設定するゼロ調整を行う。
　次に、タイミングｔ５４において、コンパレータ３６は、ゼロ調整を終了する。また、このタイミングｔ５４において、参照信号生成部３２は、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させる（図１２Ａ（Ｈ））。
　これにより、撮像画素Ｐ１Ａでは、図１３Ｃに示したように、トランジスタＦＤＧ，ＦＣＧ，ＳＥＬはオン状態になり、その他のトランジスタは全てオフ状態になる。トランジスタＦＤＧ，ＦＣＧがともにオン状態であるので、フローティングディフュージョンＦＤ、トランジスタＦＤＧ，ＦＣＧ、および容量素子ＦＣが合成容量（変換容量）を構成する。この変換容量は、タイミングｔ５３より前にフォトダイオードＰＤ２で発生し、トランジスタＴＧＳを介して容量素子ＦＣに供給され蓄積されていた電荷を保持している。撮像画素Ｐ１Ａは、このときのフローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰ（画素電圧ＶＰ５）を出力する。
　次に、タイミングｔ５５～ｔ５７の期間（変換期間Ｔ５）において、ＡＤ変換部ＡＤＣは、この画素電圧ＶＰ５に基づいてＡＤ変換を行う。この動作は、変換期間Ｔ１における動作と同様である。ＡＤ変換部ＡＤＣは、画素電圧ＶＰ５に基づいてＡＤ変換を行い、ＡＤ変換部ＡＤＣのラッチ３８は、カウンタ３７のカウント値ＣＮＴを、デジタルコードＣＯＤＥ５として出力する（図１２Ｂ（Ｊ））。
（タイミングｔ６１～ｔ７１の動作）
　次に、タイミングｔ６１において、走査部２０Ｌ，２０Ｒは、信号ＳＴＧＳの電圧を低レベルから高レベルに変化させる（図１２Ｂ（Ｇ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＴＧＳがオン状態になる。これにより、フォトダイオードＰＤ２で発生した電荷がフローティングディフュージョンＦＤおよび容量素子ＦＣに転送される。また、このタイミングｔ６１において、参照信号生成部３２は、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させる（図１２Ｂ（Ｈ））。
　次に、タイミングｔ６２において、走査部２０Ｌ，２０Ｒは、信号ＳＴＧＳの電圧を高レベルから低レベルに変化させる（図１２Ｂ（Ｇ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＴＧＳがオフ状態になる。
　これにより、撮像画素Ｐ１Ａでは、図１３Ｃに示したように、トランジスタＦＤＧ，ＦＣＧがともにオン状態であるので、フローティングディフュージョンＦＤ、トランジスタＦＤＧ，ＦＣＧ、および容量素子ＦＣが合成容量（変換容量）を構成する。この変換容量は、タイミングｔ５３より前にフォトダイオードＰＤ２で発生し、トランジスタＴＧＳを介して容量素子ＦＣに供給され蓄積されていた電荷に加え、タイミングｔ６１～ｔ６２においてフォトダイオードＰＤ２から転送された電荷を保持している。撮像画素Ｐ１Ａは、このときのフローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰ（画素電圧ＶＰ６）を出力する。
　次に、タイミングｔ６３～ｔ６５の期間（変換期間Ｔ６）において、ＡＤ変換部ＡＤＣは、この画素電圧ＶＰ６に基づいてＡＤ変換を行う。この動作は、変換期間Ｔ１における動作と同様である。ＡＤ変換部ＡＤＣは、画素電圧ＶＰ６に基づいてＡＤ変換を行い、ＡＤ変換部ＡＤＣのラッチ３８は、カウンタ３７のカウント値ＣＮＴを、デジタルコードＣＯＤＥ６として出力する（図１２Ｂ（Ｊ））。このデジタルコードＣＯＤＥ６は、フローティングディフュージョンＦＤ、トランジスタＦＤＧ，ＦＣＧ、および容量素子ＦＣが合成容量を構成するときに得られたデジタルコードＣＯＤＥ５に対応している。
（タイミングｔ７１～ｔ８１の動作）
　次に、コンパレータ３６は、タイミングｔ７１～ｔ７２までの期間において、容量素子３３，３４の電圧を設定するゼロ調整を行う。
　次に、タイミングｔ７２において、コンパレータ３６は、ゼロ調整を終了する。また、このタイミングｔ７２において、参照信号生成部３２は、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させる（図１２Ｂ（Ｈ））。
　これにより、撮像画素Ｐ１Ａでは、図１３Ｃに示したように、トランジスタＦＤＧ，ＦＣＧがともにオン状態であるので、フローティングディフュージョンＦＤ、トランジスタＦＤＧ，ＦＣＧ、および容量素子ＦＣが合成容量（変換容量）を構成する。この変換容量は、タイミングｔ５３より前にフォトダイオードＰＤ２で発生し、トランジスタＴＧＳを介して容量素子ＦＣに供給され蓄積されていた電荷に加え、タイミングｔ６１～ｔ６２においてフォトダイオードＰＤ２から転送された電荷を保持している。撮像画素Ｐ１Ａは、このときのフローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰ（画素電圧ＶＰ７）を出力する。
　次に、タイミングｔ７３～ｔ７５の期間（変換期間Ｔ７）において、ＡＤ変換部ＡＤＣは、この画素電圧ＶＰ７に基づいてＡＤ変換を行う。この動作は、変換期間Ｔ１における動作と同様である。ＡＤ変換部ＡＤＣは、画素電圧ＶＰ７に基づいてＡＤ変換を行い、ＡＤ変換部ＡＤＣのラッチ３８は、カウンタ３７のカウント値ＣＮＴを、デジタルコードＣＯＤＥ７として出力する（図１２Ｂ（Ｊ））。
（タイミングｔ８１～ｔ７の動作）
　次に、タイミングｔ８１において、走査部２０Ｌ，２０Ｒは、信号ＳＲＳＴの電圧を低レベルから高レベルに変化させる（図１２Ｂ（Ｃ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＲＳＴがオン状態になる。トランジスタＦＤＧ，ＦＣＧはオン状態であるので、フローティングディフュージョンＦＤの電圧および容量素子ＦＣの電圧が電源電圧ＶＤＤに設定され、フローティングディフュージョンＦＤおよび容量素子ＦＣがリセットされる。
　次に、タイミングｔ８２において、走査部２０Ｌ，２０Ｒは、信号ＳＦＣＧの電圧を高レベルから低レベルに変化させる（図１２Ｂ（Ｆ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＦＣＧがオフ状態になる。
　次に、タイミングｔ８３において、走査部２０Ｌ，２０Ｒは、信号ＳＲＳＴの電圧を高レベルから低レベルに変化させる（図１２Ｂ（Ｃ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＲＳＴがオフ状態になる。
　次に、タイミングｔ８４において、走査部２０Ｌ，２０Ｒは、信号ＳＦＣＧの電圧を低レベルから高レベルに変化させる（図１２Ｂ（Ｆ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＦＣＧがオン状態になる。また、このタイミングｔ８４において、参照信号生成部３２は、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させる（図１２Ｂ（Ｈ））。
　これにより、撮像画素Ｐ１Ａでは、図１３Ｃに示したように、トランジスタＦＤＧ，ＦＣＧがともにオン状態であるので、フローティングディフュージョンＦＤ、トランジスタＦＤＧ，ＦＣＧ、および容量素子ＦＣが合成容量（変換容量）を構成する。この変換容量は、タイミングｔ８１～ｔ８２においてフローティングディフュージョンＦＤおよび容量素子ＦＣがリセットされたときの電荷を保持している。撮像画素Ｐ１Ａは、このときのフローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰ（画素電圧ＶＰ８）を出力する。
　次に、タイミングｔ８５～ｔ８７の期間（変換期間Ｔ８）において、ＡＤ変換部ＡＤＣは、この画素電圧ＶＰ８に基づいてＡＤ変換を行う。この動作は、変換期間Ｔ１における動作と同様である。ＡＤ変換部ＡＤＣは、画素電圧ＶＰ８に基づいてＡＤ変換を行い、ＡＤ変換部ＡＤＣのラッチ３８は、カウンタ３７のカウント値ＣＮＴを、デジタルコードＣＯＤＥ８として出力する（図１２Ｂ（Ｊ））。このデジタルコードＣＯＤＥ８は、フローティングディフュージョンＦＤ、トランジスタＦＤＧ，ＦＣＧ、および容量素子ＦＣが合成容量を構成するときに得られたデジタルコードＣＯＤＥ７に対応している。
　次に、タイミングｔ７において、走査部２０Ｌ，２０Ｒは、信号ＳＦＤＧの電圧を高レベルから低レベルに変化させるとともに、信号ＳＦＣＧの電圧を高レベルから低レベルに変化させる（図１２Ｂ（Ｄ），（Ｆ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＦＤＧ，ＦＣＧがオフ状態になる。
　そして、タイミングｔ８において、走査部２０Ｌ，２０Ｒは、信号ＳＳＥＬの電圧を高レベルから低レベルに変化させる（図１２Ｂ（Ｂ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＳＥＬがオフ状態になり、撮像画素Ｐ１Ａが信号線ＳＧＬから電気的に切り離される。
　次に、画像処理部４４における画像合成処理について説明する。画像処理部４４は、読出部３０から供給された各画素に係る８つのデジタルコードＣＯＤＥ１～ＣＯＤＥ８に基づいて、その画素についての４つの画素値ＶＡＬ１～ＶＡＬ４を生成し、この４つの画素値ＶＡＬ１～ＶＡＬ４を合成することにより、その画素の画素値ＶＡＬを生成する。
　図１４は、画像合成処理を模式的に表すものである。図１４（Ａ）～（Ｇ）に示した波形は、図１１（Ａ）～（Ｇ）に示した波形と同様である。読出部３０は、図１１，１２Ａ，１２Ｂを用いて説明したように、タイミングｔ１１～ｔ２１の期間、タイミングｔ２１～ｔ３１の期間、タイミングｔ３１～ｔ４１の期間、タイミングｔ４１～ｔ５１の期間、タイミングｔ５１～ｔ６１の期間、タイミングｔ６１～ｔ７１の期間、タイミングｔ７１～ｔ８１の期間、およびタイミングｔ８１～ｔ７の期間における動作に基づいて、デジタルコードＣＯＤＥ１～ＣＯＤＥ８をそれぞれ生成する。
　画像処理部４４は、デジタルコードＣＯＤＥ２およびデジタルコードＣＯＤＥ３に基づいて、画素値ＶＡＬ１を生成する。具体的には、画像処理部４４は、デジタルコードＣＯＤＥ３からデジタルコードＣＯＤＥ２を減算（ＣＯＤＥ３－ＣＯＤＥ２）することにより、画素値ＶＡＬ１を算出する。すなわち、撮像装置１は、いわゆる相関２重サンプリング（ＣＤＳ；Correlated double sampling）の原理を利用し、Ｐ相（Pre-Charge相）データに対応するデジタルコードＣＯＤＥ２、およびＤ相（Data相）データに対応するデジタルコードＣＯＤＥ３を用いて、画素値ＶＡＬ１を算出する。撮像装置１では、このような相関２重サンプリングを行うようにしたので、画素値ＶＡＬ１に含まれるノイズ成分を取り除くことができ、その結果、撮像画像の画質を高めることができる。
　同様に、画像処理部４４は、デジタルコードＣＯＤＥ１およびデジタルコードＣＯＤＥ４に基づいて、画素値ＶＡＬ２を生成する。具体的には、画像処理部４４は、デジタルコードＣＯＤＥ４からデジタルコードＣＯＤＥ１を減算（ＣＯＤＥ４－ＣＯＤＥ１）することにより、画素値ＶＡＬ２を算出する。すなわち、撮像装置１は、相関２重サンプリングの原理を利用し、Ｐ相データに対応するデジタルコードＣＯＤＥ１、およびＤ相データに対応するデジタルコードＣＯＤＥ４を用いて、画素値ＶＡＬ２を算出する。
　同様に、画像処理部４４は、デジタルコードＣＯＤＥ５およびデジタルコードＣＯＤＥ６に基づいて、画素値ＶＡＬ３を生成する。具体的には、画像処理部４４は、デジタルコードＣＯＤＥ６からデジタルコードＣＯＤＥ５を減算（ＣＯＤＥ６－ＣＯＤＥ５）することにより、画素値ＶＡＬ３を算出する。すなわち、撮像装置１は、相関２重サンプリングの原理を利用し、Ｐ相データに対応するデジタルコードＣＯＤＥ５、およびＤ相データに対応するデジタルコードＣＯＤＥ６を用いて、画素値ＶＡＬ３を算出する。
　そして、画像処理部４４は、デジタルコードＣＯＤＥ７およびデジタルコードＣＯＤＥ８に基づいて、画素値ＶＡＬ４を生成する。具体的には、画像処理部４４はデジタルコードＣＯＤＥ７からデジタルコードＣＯＤＥ８を減算（ＣＯＤＥ７－ＣＯＤＥ８）することにより、画素値ＶＡＬ４を算出する。すなわち、撮像装置１は、いわゆる２重データサンプリング（ＤＤＳ；Double Data Sampling）の原理を利用し、フローティングディフュージョンＦＤおよび容量素子ＦＣをリセットする前のデジタルコードＣＯＤＥ７、およびフローティングディフュージョンＦＤおよび容量素子ＦＣをリセットした後のデジタルコードＣＯＤＥ８を用いて、画素値ＶＡＬ４を算出する。
　そして、画像処理部４４は、４つの画素値ＶＡＬ１～ＶＡＬ４を合成することにより、その画素の画素値ＶＡＬを生成する。画像処理部４４は、画素アレイ１０における全ての画素について、この画素値ＶＡＬを生成する。そして、画像処理部４４は、撮像画素Ｐ１に係る画素値ＶＡＬを、画像信号ＤＡＴＡとして出力する。
（診断処理について）
　次に、撮像装置１における診断処理について詳細に説明する。
　図１５は、撮像装置１における診断処理の全体動作例を模式的に表すものである。この診断処理は、撮像画素領域Ｒ１の撮像画素Ｐ１を用いた通常の撮像動作と並行して行われる。読出部３０、画像処理部４４、および診断処理部４５は、診断部４９を構成する。
　まず、コントローラ４０のアドレス生成部４１は、画素アレイ１０における駆動対象となる画素ラインＬを決定し、その画素ラインＬに対応するアドレスを示すアドレス信号ＡＤＲを生成する。そして、アドレス生成部４１は、このアドレス信号ＡＤＲを走査部２０Ｌ，２０Ｒに供給する。
　２つの走査部２０Ｌ，２０Ｒは、コントローラ４０からの指示に基づいて、アドレス信号ＡＤＲが示すアドレスに対応する画素ラインＬに属する撮像画素Ｐ１およびダミー画素Ｐ２，Ｐ３を駆動する。
　画素アレイ１０の、ダミー画素領域Ｒ２１における１１個のダミー画素Ｐ２、ダミー画素領域Ｒ２２における１１個のダミー画素Ｐ２、ダミー画素領域Ｒ３１における２個のダミー画素Ｐ３、およびダミー画素領域Ｒ３２における２個のダミー画素Ｐ３は、８つの変換期間Ｔ１～Ｔ８において、８つの画素電圧ＶＰ１～ＶＰ８を順次、信号ＳＩＧとして出力する。読出部３０のＡＤ変換部ＡＤＣは、これらの８つの画素電圧ＶＰ１～ＶＰ８に基づいてそれぞれＡＤ変換を行い、８つのデジタルコードＣＯＤＥ（デジタルコードＣＯＤＥ１～ＣＯＤＥ８）をそれぞれ出力する。コントローラ４０の画像処理部４４は、画像信号ＤＡＴＡ０に含まれる各画素の８つのデジタルコードＣＯＤＥ１～ＣＯＤＥ８に基づいて４つの画素値ＶＡＬ１～ＶＡＬ４を生成する。そして、画像処理部４４は、ダミー画素Ｐ２，Ｐ３に係る画素値ＶＡＬ１～ＶＡＬ４を、画像信号ＤＡＴＡ１として診断処理部４５に供給する。
　ダミー画素Ｐ２，Ｐ３のそれぞれは、ダミー画素ＰＡ（図４Ａ）またはダミー画素ＰＢ（図４Ｂ）である。ダミー画素ＰＡでは、図４Ａに示したように、トランジスタＴＧＬのドレインおよびソースが互いに接続されるとともに、トランジスタＴＧＳのドレインおよびソースが互いに接続される。よって、読出駆動Ｄ２において、例えば、図１２Ａに示した、ダミー画素ＰＡが出力する画素電圧ＶＰ２および画素電圧ＶＰ３は殆ど同じである。すなわち、タイミングｔ３１～ｔ３２の期間において、トランジスタＴＧＬをオン状態にしているが、このトランジスタＴＧＬのドレインおよびソースは互いに接続されているので、ダミー画素ＰＡは、画素電圧ＶＰを維持する。同様に、図１２Ａに示した画素電圧ＶＰ１と画素電圧ＶＰ４とは殆ど同じであり、図１２Ｂに示した画素電圧ＶＰ５，ＶＰ６は殆ど同じである。すなわち、ダミー画素ＰＡは、受光量が０（ゼロ）である撮像画素Ｐ１と同様の動作を行う。よって、読出部３０のＡＤ変換部ＡＤＣおよび画像処理部４４は、ダミー画素ＰＡから供給された８つの画素電圧ＶＰ１～ＶＰ８に基づいて、小さい値を有する画素値ＶＡＬ１～ＶＡＬ４を生成する。
　また、ダミー画素ＰＢでは、図４Ｂに示したように、トランジスタＴＧＬのソースが電圧供給線ＶＬに接続されるとともに、トランジスタＴＧＳのソースが電圧供給線ＶＬに接続される。これにより、読出駆動Ｄ２において、トランジスタＴＧＬがオン状態になると、フローティングディフュージョンＦＤの電圧は電圧ＶＲに設定され、トランジスタＴＧＳがオン状態になると、フローティングディフュージョンＦＤの電圧は電圧ＶＲに設定される。すなわち、ダミー画素ＰＢは、受光量が多い撮像画素Ｐ１と同様の動作を行う。よって、読出部３０のＡＤ変換部ＡＤＣおよび画像処理部４４は、ダミー画素ＰＡから供給された８つの画素電圧ＶＰ１～ＶＰ８に基づいて、大きい値を有する画素値ＶＡＬ１～ＶＡＬ４を生成する。
　コントローラ４０の診断処理部４５は、画像処理部４４から供給されたダミー画素Ｐ３に係る画素値ＶＡＬ１～ＶＡＬ４に基づいて左端識別情報ＩＮＦＬおよび右端識別情報ＩＮＦＲを求める。また、診断処理部４５は、画像処理部４４から供給されたダミー画素Ｐ２に係る画素値ＶＡＬ１～ＶＡＬ４に基づいてライン識別情報ＩＮＦを求め、アドレス信号ＡＤＲが示すアドレスと、このライン識別情報ＩＮＦとを比較することにより、撮像装置１が所望の動作を行っているかどうかを診断する。
　具体的には、診断処理部４５は、ダミー画素領域Ｒ２１における１１個のダミー画素Ｐ２に係る画素値ＶＡＬ１～ＶＡＬ４のそれぞれに対してしきい値ＴＨを用いて２値化処理を行う。ダミー画素ＰＡに係る画素値ＶＡＬ１～ＶＡＬ４は、小さい値であるので、この２値化処理により“０”になり、一方、ダミー画素ＰＢに係る画素値ＶＡＬ１～ＶＡＬ４は、大きい値であるので、この２値化処理により“１”になる。これにより、診断処理部４５は、１１ビットの２進数を得る。この１１ビットの２進数は、図５に示したライン識別情報ＩＮＦである。そして、診断処理部４５は、アドレス信号ＡＤＲが示すアドレスと、このライン識別情報ＩＮＦとを比較することにより、撮像装置１が所望の動作を行っているかどうかを診断する。すなわち、アドレス信号ＡＤＲが示すアドレスは、例えば、アドレス信号ＡＤＲが０番目の画素ラインＬ［０］を示す場合には“０００００００００００”であり、アドレス信号ＡＤＲが１番目の画素ラインＬ［１］を示す場合には“００００００００００１”であり、アドレス信号ＡＤＲが２番目の画素ラインＬ［２］を示す場合には“０００００００００１０”である。よって、診断処理部４５は、アドレス信号ＡＤＲが示すアドレスと、このライン識別情報ＩＮＦとを比較することにより、撮像装置１が所望の動作を行っているかどうかを診断することができる。
　ダミー画素領域Ｒ２２についても同様である。すなわち、診断処理部４５は、ダミー画素領域Ｒ２２における１１個のダミー画素Ｐ２に係る画素値ＶＡＬ１～ＶＡＬ４のそれぞれに対して２値化処理を行うことによりライン識別情報ＩＮＦを求める。そして、診断処理部４５は、アドレス信号ＡＤＲが示すアドレスと、このライン識別情報ＩＮＦとを比較することにより、撮像装置１が所望の動作を行っているかどうかを診断する。
　例えば、診断処理部４５は、ダミー画素領域Ｒ２１に係る画素値ＶＡＬ１～ＶＡＬ４から取得したライン識別情報ＩＮＦと、アドレス信号ＡＤＲが示すアドレスとが互いに一致するとともに、ダミー画素領域Ｒ２２に係る画素値ＶＡＬ１～ＶＡＬ４から取得したライン識別情報ＩＮＦと、アドレス信号ＡＤＲが示すアドレスとが互いに一致する場合には、撮像装置１が所望の動作を行っていると判断する。
　また、例えば、診断処理部４５は、ダミー画素領域Ｒ２１に係る画素値ＶＡＬ１～ＶＡＬ４から取得したライン識別情報ＩＮＦと、アドレス信号ＡＤＲが示すアドレスとが互いに一致しない場合や、ダミー画素領域Ｒ２２に係る画素値ＶＡＬ１～ＶＡＬ４から取得したライン識別情報ＩＮＦと、アドレス信号ＡＤＲが示すアドレスとが互いに一致しない場合には、撮像装置１に不具合があると判断する。
　ダミー画素領域Ｒ２１に係る画素値ＶＡＬ１～ＶＡＬ４から取得したライン識別情報ＩＮＦと、アドレス信号ＡＤＲが示すアドレスとが互いに一致しない場合の原因は、例えば、アドレス生成部４１と走査部２０Ｌとの間の結線の不具合、走査部２０Ｌの不具合、走査部２０Ｌとダミー画素領域Ｒ２１におけるダミー画素Ｐ２との間の結線の不具合、ダミー画素領域Ｒ２１におけるダミー画素Ｐ２の不具合、ダミー画素領域Ｒ２１におけるダミー画素Ｐ２とＡＤ変換部ＡＤＣとの間の結線の不具合、ＡＤ変換部ＡＤＣの不具合、などがあり得る。
　また、ダミー画素領域Ｒ２２に係る画素値ＶＡＬ１～ＶＡＬ４から取得したライン識別情報ＩＮＦと、アドレス信号ＡＤＲが示すアドレスとが互いに一致しない場合の原因は、例えば、アドレス生成部４１と走査部２０Ｒとの間の結線の不具合、走査部２０Ｒの不具合、走査部２０Ｒとダミー画素領域Ｒ２２におけるダミー画素Ｐ２との間の結線の不具合、ダミー画素領域Ｒ２２におけるダミー画素Ｐ２の不具合、ダミー画素領域Ｒ２２におけるダミー画素Ｐ２とＡＤ変換部ＡＤＣとの間の結線の不具合、ＡＤ変換部ＡＤＣの不具合、などがあり得る。
　また、診断処理部４５は、ダミー画素領域Ｒ３１における２個のダミー画素Ｐ３に係る画素値ＶＡＬ１～ＶＡＬ４のそれぞれに対して２値化処理を行うことにより左端識別情報ＩＮＦＬを求める。同様に、診断処理部４５は、ダミー画素領域Ｒ３２における２個のダミー画素Ｐ３に係る画素値ＶＡＬ１～ＶＡＬ４のそれぞれに対して２値化処理を行うことにより右端識別情報ＩＮＦＲを求める。
　診断処理部４５は、このようにして診断処理を行う。そして、診断処理部４５は、その診断処理の結果を、診断結果ＲＥＳとして出力する。
　以上のように、撮像装置１では、ダミー画素領域Ｒ２１，Ｒ２２，Ｒ３１，Ｒ３２を設け、このダミー画素領域Ｒ２１，Ｒ２２，Ｒ３１，Ｒ３２に、ダミー画素ＰＡ（図４Ａ）またはダミー画素ＰＢ（図４Ｂ）をダミー画素Ｐ２，Ｐ３として配置するようにした。これにより、例えば、撮像装置１では、ダミー画素Ｐ２の配置を用いて、各画素ラインＬについての情報を、いわゆるマスクＲＯＭ（Read Only Memory）のように固定設定することができる。この例では、ダミー画素Ｐ２の配置を用いて、画素ラインＬを識別するためのライン識別情報ＩＮＦを設定するようにしたので、自己診断を行うことにより、アドレス制御の故障検出、および画素制御の故障検出を行うことができる。
　特に、撮像装置１では、図５，６に示したように、１１個のダミー画素Ｐ２の配列を、２進数で表された、画素ラインＬの番目の数を示す配列にしたので、ライン識別情報ＩＮＦと、アドレス信号ＡＤＲが示すアドレスとを比較する回路の構成をシンプルにすることができる。
　また、撮像装置１では、図４Ａに示したように、ダミー画素ＰＡにおいて、トランジスタＴＧＬのドレインおよびソースを互いに接続するとともに、トランジスタＴＧＳのドレインおよびソースを互いに接続した。これにより、撮像装置１では、このダミー画素ＰＡの画素値ＶＡＬ１～ＶＡＬ４を“０”に近づけることができるので、例えば、参照信号ＲＥＦにおけるランプ波形の傾きを変更することにより撮像感度を高くした場合において、誤診断を防ぐことができる。
　すなわち、例えば、図１６に示したように、ダミー画素ＰＡにおいて、トランジスタＴＧＬのソースを電源線ＰＬに接続するとともに、トランジスタＴＧＳのソースを電源線ＰＬに接続した場合には、撮像感度を高くした場合に、画素値ＶＡＬ１～ＶＡＬ４のそれぞれに対して２値化処理を行うことにより得られた値が“１”になってしまうおそれがある。すなわち、例えば、読出駆動Ｄ２において、トランジスタＲＳＴ，ＦＤＧをオン状態にすることにより設定されたフローティングディフュージョンＦＤの電圧と、トランジスタＴＧＬをオン状態にすることにより設定されたフローティングディフュージョンＦＤの電圧とは、互いに等しいことが望ましい。しかしながら、トランジスタの寄生容量などの影響により、これらの電圧が互いにずれるおそれがある。特に、トランジスタＴＧＬをオン状態にすることにより設定されたフローティングディフュージョンＦＤの電圧が、トランジスタＲＳＴ，ＦＤＧをオン状態にすることにより設定されたフローティングディフュージョンＦＤの電圧よりも低い場合には、画素値ＶＡＬ１，ＶＡＬ２が“０”よりも大きくなる。そして、これらの電圧のずれが大きい場合には、画素値ＶＡＬ１，ＶＡＬ２の“０”からのずれが大きくなる。この場合には、例えば撮像装置の撮像感度を高くすると、２値化処理の結果が“１”になってしまうおそれがある。画素値ＶＡＬ３，ＶＡＬ４についても同様である。その結果、撮像装置では、例えば、故障していないにもかかわらず故障していると誤診断してしまうおそれがある。
　一方、撮像装置１では、ダミー画素ＰＡにおいて、トランジスタＴＧＬのドレインおよびソースを互いに接続するとともに、トランジスタＴＧＳのドレインおよびソースを互いに接続した。よって、ダミー画素ＰＡでは、タイミングｔ３１～ｔ３２の期間（図１２Ａ）において、トランジスタＴＧＬをオン状態にしても、フローティングディフュージョンＦＤの電圧は維持される。トランジスタＴＧＳについても同様である。よって、撮像装置１では、画素値ＶＡＬ１～ＶＡＬ４のそれぞれの“０”からのずれを小さくすることができるので、例えば、撮像装置１の撮像感度が高い場合でも、２値化処理の結果をより安定的に“０”にすることができる。その結果、撮像装置１では、誤診断を防ぐことができる。
　また、撮像装置１では、２つのダミー画素領域Ｒ２１，Ｒ２２を、撮像画素領域Ｒ１の左右にそれぞれ設け、撮像画素領域Ｒ１の撮像画素Ｐ１を用いた通常の撮像動作と並行して、診断処理を行うようにしたので、例えば、故障をタイムリーに検出することができる。すなわち、例えば、ブランキング期間Ｔ２０において診断処理を行う場合には、ブランキング期間Ｔ２０が短いので、１つのブランキング期間Ｔ２０で全ての画素ラインＬについての診断処理を行うことが難しい。よって、この場合には、複数のブランキング期間Ｔ２０を用いて全ての画素ラインＬについての診断処理を行うこととなるが、この場合には、故障が生じたときに、その故障をタイムリーに検出できないおそれがある。一方、撮像装置１では、通常の撮像動作を行いながら、全ての画素ラインＬについての診断処理を行うことができるので、１フレーム期間内に全ての画素ラインＬについての診断処理を行うことができる。その結果、撮像装置１では、故障をタイムリーに検出することができる。
［効果］
　以上のように本実施の形態では、ダミー画素領域を設け、このダミー画素領域に、ダミー画素ＰＡまたはダミー画素ＰＢを配置するようにしたので、自己診断を行うことにより、撮像装置の不具合を検出することができる。
　本実施の形態では、ダミー画素ＰＡにおいて、トランジスタＴＧＬのドレインおよびソースを互いに接続するとともに、トランジスタＴＧＳのドレインおよびソースを互いに接続したので、誤診断を防ぐことができる。
　本実施の形態では、２つのダミー画素領域を、通常画素領域の左右にそれぞれ設け、撮像画素領域の画素を用いた通常の撮像動作と並行して診断処理を行うようにしたので、例えば、故障をタイムリーに検出することができる。
［変形例１－１］
　上記実施の形態では、２つの走査部２０Ｌ，２０Ｒを設けたが、これに限定されるものではなく、これに代えて、図１７に示す撮像装置１Ｂのように、１つの走査部を設けてもよい。この撮像装置１Ｂは、１つの走査部２０Ｌと、画素アレイ１０Ｂと、読出部３０Ｂと、コントローラ４０Ｂとを備えている。すなわち、撮像装置１Ｂは、上記実施の形態に係る撮像装置１（図１）において、走査部２０Ｒを省くとともに、画素アレイ１０、読出部３０、およびコントローラ４０を、画素アレイ１０Ｂ、読出部３０Ｂ、およびコントローラ４０Ｂにそれぞれ置き換えたものである。
　画素アレイ１０Ｂは、上記実施の形態に係る画素アレイ１０（図１）において、ダミー画素領域Ｒ２１を省いたものである。読出部３０Ｂは、画素アレイ１０Ｂから信号線ＳＧＬを介して供給された信号ＳＩＧに基づいてＡＤ変換を行うことにより、画像信号ＤＡＴＡ０を生成するように構成される。コントローラ４０Ｂは、走査部２０Ｌおよび読出部３０Ｂに制御信号を供給することにより、撮像装置１Ｂの動作を制御するように構成される。コントローラ４０Ｂは、カラム走査部４３Ｂと、画像処理部４４Ｂと、診断処理部４５Ｂとを有している。カラム走査部４３Ｂは、読出部３０Ｂにおける、データ転送動作の対象となるＡＤ変換部ＡＤＣを決定し、その決定結果に基づいて、制御信号ＳＳＷを生成するように構成される。画像処理部４４Ｂは、画像信号ＤＡＴＡ０が示す画像に対して、画像合成処理を含む所定の画像処理を行うように構成される。診断処理部４５Ｂは、ダミー画素領域Ｒ２２における１１個のダミー画素Ｐ２に係る画素値ＶＡＬ１～ＶＡＬ４のそれぞれに対して、２値化処理を行うことによりライン識別情報ＩＮＦを求め、アドレス信号ＡＤＲが示すアドレスと、このライン識別情報ＩＮＦとを比較することにより、撮像装置１Ｂが所望の動作を行っているかどうかを診断するように構成される。
　撮像装置１Ｂでは、走査部２０Ｌは、コントローラ４０Ｂからの指示に基づいて、アドレス信号ＡＤＲが示すアドレスに対応する画素ラインＬに属する撮像画素Ｐ１およびダミー画素Ｐ２，Ｐ３を駆動する。そして、画素アレイ１０Ｂにおける、ダミー画素領域Ｒ２２における１１個のダミー画素Ｐ２は、それぞれ信号ＳＩＧを生成し、生成した信号ＳＩＧを読出部３０Ｂにそれぞれ供給する。走査部２０Ｌは、画素アレイ１０Ｂの左に配置され、ダミー画素領域Ｒ２２は、画素アレイ１０Ｂにおける右端近傍に設けられている。すなわち、撮像装置１Ｂでは、画素アレイ１０Ｂにおいて、ダミー画素領域Ｒ２２を、走査部２０Ｌから離れた場所に設けたので、診断処理を行うことにより、走査部２０Ｌのドライバ部２３Ｌの駆動能力を診断することができる。また、撮像装置１Ｂでは、このように、ダミー画素領域Ｒ２２を、走査部２０Ｌから離れた場所に設けることにより、ダミー画素領域Ｒ３１、撮像画素領域Ｒ１、およびダミー画素領域Ｒ２２における制御線ＴＧＬＬ，ＦＤＧＬ，ＲＳＴＬ，ＦＣＧＬ，ＴＧＳＬ，ＳＥＬＬおよび電源線ＰＬの断線をも診断することができる。
［変形例１－２］
　上記実施の形態では、７つのトランジスタを用いて画素回路ＣＫＴを構成したが、これに限定されるものではない。例えば、トランジスタＦＤＧを省いてもよいし、トランジスタＦＣＧを省いてもよい。以下に、本変形例に係る撮像装置１Ｃについて詳細に説明する。撮像装置１Ｃは、画素アレイ１０Ｃと、走査部２０ＬＣ，２０ＲＣを備えている。
　画素アレイ１０Ｃは、撮像画素Ｐ１およびダミー画素Ｐ２，Ｐ３を有している。撮像画素Ｐ１は撮像画素領域Ｒ１に配置され、複数のダミー画素Ｐ２はダミー画素領域Ｒ２１，Ｒ２２に配置され、複数のダミー画素Ｐ３はダミー画素領域Ｒ３１，Ｒ３２に配置される。ダミー画素領域Ｒ２１，Ｒ２２には、ダミー画素ＰＡまたはダミー画素ＰＢが選択的にダミー画素Ｐ２として配置され、ダミー画素領域Ｒ３１，Ｒ３２には、ダミー画素ＰＡまたはダミー画素ＰＢが選択的にダミー画素Ｐ３として配置される。
　図１８は、本変形例に係る撮像画素Ｐ１の一構成例を表すものである。撮像画素Ｐ１は、
画素アレイ１０Ｂは、複数の制御線ＴＧＬＬと、複数の制御線ＲＳＴＬと複数の制御線ＴＧＳＬと、複数の制御線ＳＥＬＬと、複数の電源線ＰＬと、複数の信号線ＳＧＬとを有している。撮像画素Ｐ１は、フォトダイオードＰＤ１，ＰＤ２と、画素回路ＣＫＴとを有している。画素回路ＣＫＴは、トランジスタＴＧＬと、トランジスタＴＧＳと、トランジスタＲＳＴと、フローティングディフュージョンＦＤと、トランジスタＡＭＰ，ＳＥＬとを有している。トランジスタＴＧＳのドレインはフローティングディフュージョンＦＤに接続される。トランジスタＲＳＴのソースはフローティングディフュージョンＦＤに接続される。本変形例に係る画素回路ＣＫＴは、上記実施の形態に係る画素回路ＣＫＴ（図２）から、トランジスタＦＣＧ，ＦＤＧを省いたものである。
　図１９Ａは、本変形例に係るダミー画素ＰＡの一構成例を表すものであり、図１９Ｂは、本変形例に係るダミー画素ＰＢの一構成例を表すものである。ダミー画素ＰＡの画素回路ＣＫＴでは、トランジスタＴＧＬのドレインおよびソースが互いに接続されるとともに、トランジスタＴＧＳのドレインおよびソースが互いに接続される。ダミー画素ＰＢの画素回路ＣＫＴでは、トランジスタＴＧＬのソースが電圧供給線ＶＬに接続されるとともに、トランジスタＴＧＳのソースが電圧供給線ＶＬに接続される。
　走査部２０ＬＣ，２０ＲＣは、コントローラ４０からの指示に基づいて、画素ラインＬ単位で、画素アレイ１０Ｂにおける撮像画素Ｐ１およびダミー画素Ｐ２，Ｐ３を順次駆動するように構成される。
［変形例１－３］
　上記実施の形態では、ダミー画素ＰＡの画素回路ＣＫＴにおいて、トランジスタＴＧＬのドレインおよびソースを互いに接続するとともに、トランジスタＴＧＳのドレインおよびソースを互いに接続したが、これに限定されるものではない。以下に、いくつか例を挙げて本変形例について詳細に説明する。
　図２０は、本変形例に係る撮像装置１Ｄの画素アレイ１０Ｄに配置されたダミー画素ＰＡの一構成例を表すものである。このダミー画素ＰＡの画素回路ＣＫＴでは、トランジスタＴＧＬのソースが電源線ＰＬに接続され、トランジスタＴＧＳのソースが電源線ＰＬに接続され、トランジスタＲＳＴのドレインが電圧供給線ＶＬに接続される。ダミー画素ＰＢは、図４Ｂの構成を使用することができる。
　ダミー画素ＰＡ（図２０）およびダミー画素ＰＢ（図４Ｂ）は、トランジスタＴＧＬ，ＴＧＳのソースの接続、およびトランジスタＲＳＴのドレインの接続が互いに異なっている。すなわち、トランジスタＴＧＬ，ＴＧＳのソースは、ダミー画素ＰＡでは電源線ＰＬに接続され、ダミー画素ＰＢでは電圧供給線ＶＬに接続される。また、トランジスタＲＳＴのドレインは、ダミー画素ＰＡでは電圧供給線ＶＬに接続され、ダミー画素ＰＢでは電源線ＰＬに接続される。
　ここで、電源線ＰＬは、本開示における「第１の電圧供給線」の一具体例に対応する。電圧供給線ＶＬは、本開示における「第２の電圧供給線」の一具体例に対応する。撮像画素Ｐ１の画素回路ＣＫＴは、本開示における「撮像画素回路」の一具体例に対応する。ダミー画素ＰＡの画素回路ＣＫＴは、本開示における「第１のダミー画素回路」の一具体例に対応する。ダミー画素ＰＢの画素回路ＣＫＴは、本開示における「第２のダミー画素回路」の一具体例に対応する。
　撮像画素Ｐ１における通常の動作では、例えば、トランジスタＴＧＬをオン状態にすることにより設定されたフローティングディフュージョンＦＤの電圧は、トランジスタＲＳＴ，ＦＤＧをオン状態にすることにより設定されたフローティングディフュージョンＦＤの電圧よりも低い。よって、画素値ＶＡＬ１～ＶＡＬ４は、その撮像画素Ｐ１における受光量に応じた値になる。
　一方、このダミー画素ＰＡでは、読出駆動Ｄ２において、トランジスタＴＧＬのソースに印加される電源電圧ＶＤＤは、トランジスタＲＳＴのドレインに印加される電圧ＶＲよりも高い。よって、トランジスタＴＧＬをオン状態にすることにより設定されたフローティングディフュージョンＦＤの電圧は、トランジスタＲＳＴをオン状態にすることにより設定されたフローティングディフュージョンＦＤの電圧よりも高い。その結果、画素値ＶＡＬ１，ＶＡＬ２は“０”にクランプされる。画素値ＶＡＬ３，ＶＡＬ４についても同様である。よって、本変形例に係る撮像装置１Ｄでは、例えば、撮像装置１Ｄの撮像感度が高い場合でも、画素値ＶＡＬ１～ＶＡＬ４の２値化処理の結果をより安定的に“０”にすることができる。
　図２１は、本変形例に係る他の撮像装置１Ｅの画素アレイ１０Ｅに配置されたダミー画素ＰＡの一構成例を表すものである。このダミー画素ＰＡの画素回路ＣＫＴでは、トランジスタＴＧＬのソースが電源線ＰＬに接続され、ドレインは開放（オープン）される。また、トランジスタＴＧＳのソースが電源線ＰＬに接続され、ドレインは開放される。すなわち、上記実施の形態では、トランジスタＴＧＬのドレインをフローティングディフュージョンＦＤに接続するとともに、トランジスタＴＧＳのドレインを容量素子ＦＣに接続したが、本変形例では、トランジスタＴＧＬ，ＴＧＳのドレインを他の素子に接続していない。ダミー画素ＰＢは、図４Ｂの構成を使用することができる。
　ここで、電圧供給線ＶＬは、本開示における「電圧供給線」の一具体例に対応する。撮像画素Ｐ１の画素回路ＣＫＴは、本開示における「撮像画素回路」の一具体例に対応する。ダミー画素ＰＡの画素回路ＣＫＴは、本開示における「第１のダミー画素回路」の一具体例に対応する。ダミー画素ＰＢの画素回路ＣＫＴは、本開示における「第２のダミー画素回路」の一具体例に対応する。
　この場合でも、ダミー画素ＰＡでは、タイミングｔ３１～ｔ３２の期間（図１２Ａ）において、トランジスタＴＧＬをオン状態にしても、フローティングディフュージョンＦＤの電圧は維持される。トランジスタＴＧＳについても同様である。よって、撮像装置１Ｅでは、画素値ＶＡＬ１～ＶＡＬ４の“０”からのずれを小さくすることができるので、画素値ＶＡＬ１～ＶＡＬ４の２値化処理の結果をより安定的に“０”にすることができる。
　図２１の例では、トランジスタＴＧＬ，ＴＧＳのソースを電源線ＰＬに接続したが、これに限定されるものではなく、例えば、トランジスタＴＧＬ，ＴＧＳのソースを電圧供給線ＶＬに接続してもよい。
　図２２は、本変形例に係る他の撮像装置１Ｆの画素アレイ１０Ｆに配置されたダミー画素ＰＡの一構成例を表すものである。このダミー画素ＰＡの画素回路ＣＫＴでは、トランジスタＴＧＬのソースが開放され、ドレインがフローティングディフュージョンＦＤに接続される。また、トランジスタＴＧＳのソースが開放され、ドレインが容量素子ＦＣに接続される。すなわち、トランジスタＴＧＬ，ＴＧＳのソースを他の素子に接続していない。ダミー画素ＰＢは、図４Ｂの構成を使用することができる。
　ここで、電圧供給線ＶＬは、本開示における「電圧供給線」の一具体例に対応する。撮像画素Ｐ１の画素回路ＣＫＴは、本開示における「撮像画素回路」の一具体例に対応する。ダミー画素ＰＡの画素回路ＣＫＴは、本開示における「第１のダミー画素回路」の一具体例に対応する。ダミー画素ＰＢの画素回路ＣＫＴは、本開示における「第２のダミー画素回路」の一具体例に対応する。
　この場合でも、ダミー画素ＰＡでは、タイミングｔ３１～ｔ３２の期間（図１２Ａ）において、トランジスタＴＧＬをオン状態にしても、フローティングディフュージョンＦＤの電圧は維持される。トランジスタＴＧＳについても同様である。よって、撮像装置１Ｆでは、画素値ＶＡＬ１～ＶＡＬ４の“０”からのずれを小さくすることができるので、画素値ＶＡＬ１～ＶＡＬ４の２値化処理の結果をより安定的に“０”にすることができる。
［その他の変形例］
　また、これらの変形例のうちの２以上を組み合わせてもよい。
＜２．第２の実施の形態＞
　次に、第２の実施の形態に係る撮像装置２について説明する。本実施の形態は、１つのフォトダイオードＰＤを用いて撮像画素を構成している。なお、上記第１の実施の形態に係る撮像装置１と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
　図２３は、撮像装置２の一構成例を表すものである。撮像装置２は、画素アレイ５０と、２つの走査部６０Ｌ，６０Ｒと、読出部３０と、コントローラ７０とを備えている。
　画素アレイ５０は、複数の撮像画素Ｐ１と、複数のダミー画素Ｐ２，Ｐ３とを有している。複数の撮像画素Ｐ１は撮像画素領域Ｒ１に配置され、複数のダミー画素Ｐ２はダミー画素領域Ｒ２１，Ｒ２２に配置され、複数のダミー画素Ｐ３はダミー画素領域Ｒ３１，Ｒ３２に配置される。
　図２４は、撮像画素Ｐ１の一構成例を表すものである。画素アレイ５０は、複数の制御線ＴＧＬＬと、複数の制御線ＲＳＴＬと、複数の制御線ＳＥＬＬと、複数の電源線ＰＬと、複数の信号線ＳＧＬとを有している。
　制御線ＴＧＬＬは、水平方向（図２３における横方向）に延伸するように構成され、制御線ＴＧＬＬの一端は走査部６０Ｌに接続され、他端は走査部６０Ｒに接続されている。制御線ＴＧＬＬには、走査部６０Ｌ，６０Ｒにより信号ＳＴＧが印加される。制御線ＲＳＴＬは、水平方向に延伸するように構成され、制御線ＲＳＴＬの一端は走査部６０Ｌに接続され、他端は走査部６０Ｒに接続されている。制御線ＲＳＴＬには、走査部６０Ｌ，６０Ｒにより信号ＳＲＳＴが印加される。制御線ＳＥＬＬは、水平方向に延伸するように構成され、制御線ＳＥＬＬの一端は走査部６０Ｌに接続され、他端は走査部６０Ｒに接続されている。制御線ＳＥＬＬには、走査部６０Ｌ，６０Ｒにより信号ＳＳＥＬが印加される。電源線ＰＬは、コントローラ７０の電圧生成部４２に接続されている。この電源線ＰＬには、電圧生成部４２により電源電圧ＶＤＤが印加される。信号線ＳＧＬは、垂直方向（図２３における縦方向）に延伸するように構成され、一端が読出部３０に接続される。
　撮像画素Ｐ１は、フォトダイオードＰＤと、画素回路ＣＫＴとを有している。画素回路ＣＫＴは、トランジスタＴＧ，ＲＳＴと、フローティングディフュージョンＦＤと、トランジスタＡＭＰ，ＳＥＬとを有している。フォトダイオードＰＤのアノードは接地され、カソードはトランジスタＴＧのソースに接続される。トランジスタＴＧのゲートは制御線ＴＧＬＬに接続され、ソースはフォトダイオードＰＤのカソードに接続され、ドレインはフローティングディフュージョンＦＤに接続される。トランジスタＲＳＴのゲートは制御線ＲＳＴＬに接続され、ドレインは電源線ＰＬに接続され、ソースはフローティングディフュージョンＦＤに接続される。トランジスタＡＭＰのゲートはフローティングディフュージョンＦＤに接続され、ドレインは電源線ＰＬに接続され、ソースはトランジスタＳＥＬのドレインに接続される。トランジスタＳＥＬのゲートは制御線ＳＥＬＬに接続され、ドレインはトランジスタＡＭＰのソースに接続され、ソースは信号線ＳＧＬに接続される。
　この構成により、撮像画素Ｐ１では、制御線ＳＥＬＬに印加された信号ＳＳＥＬに基づいてトランジスタＳＥＬがオン状態になることにより、撮像画素Ｐ１が信号線ＳＧＬと電気的に接続される。そして、撮像画素Ｐ１は、フローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰを、信号ＳＩＧとして、信号線ＳＧＬに出力する。具体的には、撮像画素Ｐ１は、後述するように、いわゆる水平期間Ｈ内の２つの変換期間（Ｐ相期間ＴＰおよびＤ相期間ＴＤ）において、２つの画素電圧ＶＰ（ＶＰ１１，ＶＰ１２）を順次出力するようになっている。
　図２５は、フォトダイオードＰＤの配列の一例を表すものである。図２５において、“Ｒ”は赤色のカラーフィルタを示し、“Ｇ”は緑色のカラーフィルタを示し、“Ｂ”は青色のカラーフィルタを示す。フォトダイオードＰＤはマトリクス状に配置されている。
　図２６Ａ，２６Ｂは、ダミー画素領域Ｒ２１，Ｒ２２におけるダミー画素Ｐ２およびダミー画素領域Ｒ３１，Ｒ３２におけるダミー画素Ｐ３の一構成例を表すものである。ダミー画素領域Ｒ２１，Ｒ２２では、ダミー画素ＰＡまたはダミー画素ＰＢが選択的にダミー画素Ｐ２として配置され、ダミー画素領域Ｒ３１，Ｒ３２では、ダミー画素ＰＡまたはダミー画素ＰＢが選択的にダミー画素Ｐ３として配置される。図２６Ａはダミー画素ＰＡの一例を示し、図２６Ｂはダミー画素ＰＢの一例を示す。画素アレイ５０は、ダミー画素領域Ｒ２１，Ｒ２２，Ｒ３１，Ｒ３２において、複数の制御線ＴＧＬＬと、複数の制御線ＲＳＴＬと、複数の制御線ＳＥＬＬと、複数の電源線ＰＬと、複数の電圧供給線ＶＬと、複数の信号線ＳＧＬとを有している。電圧供給線ＶＬは、コントローラ７０の電圧生成部４２に接続されている。複数の電圧供給線ＶＬには、電圧生成部４２により、単一の電圧信号ＳＶＲが印加される。この電圧信号ＳＶＲは、例えば、読出駆動Ｄ２におけるトランジスタＴＧがオン状態になる期間において電圧ＶＲに設定され、蓄積開始駆動Ｄ１におけるトランジスタＴＧがオン状態になる期間において電源電圧ＶＤＤに設定される
　ダミー画素ＰＡの画素回路ＣＫＴでは、トランジスタＴＧＬのドレインおよびソースが互いに接続される。すなわち、ダミー画素ＰＡでは、トランジスタＴＧＬのドレインおよびソースは、トランジスタＴＧＬを介さずに互いに接続される。この構成により、ダミー画素ＰＡでは、読出駆動Ｄ２において、フローティングディフュージョンＦＤの電圧が電源電圧ＶＤＤに設定される。そして、ダミー画素ＰＡは、このフローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰを、信号ＳＩＧとして信号線ＳＧＬに出力するようになっている。
　また、ダミー画素ＰＢの画素回路ＣＫＴでは、トランジスタＴＧＬのソースが電圧供給線ＶＬに接続されるとともに、トランジスタＴＧＳのソースが電圧供給線ＶＬに接続される。この構成により、ダミー画素ＰＢでは、後述するように、読出駆動Ｄ２において、トランジスタＴＧをオン状態にすることによりフローティングディフュージョンＦＤの電圧が電圧ＶＲに設定される。そして、ダミー画素ＰＢは、このフローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰを、信号ＳＩＧとして信号線ＳＧＬに出力するようになっている。
　ダミー画素領域Ｒ３１，Ｒ２１におけるダミー画素Ｐ３，Ｐ２の配列は、第１の実施の形態の場合（図５）と同様であり、ダミー画素領域Ｒ２２，Ｒ３２におけるダミー画素Ｐ２，Ｐ３の配列は、第１の実施の形態の場合（図６）と同様である。
　２つの走査部６０Ｌ，６０Ｒ（図２３）は、コントローラ７０からの指示に基づいて、画素ラインＬ単位で、画素アレイ５０における撮像画素Ｐ１およびダミー画素Ｐ２，Ｐ３を順次駆動するように構成される。走査部６０Ｌは、アドレスデコーダ２１Ｌと、ロジック部６２Ｌと、ドライバ部６３Ｌとを有している。走査部６０Ｒは、同様に、アドレスデコーダ２１Ｒと、ロジック部６２Ｒと、ドライバ部６３Ｒとを有している。
　アドレスデコーダ２１Ｌは、コントローラ７０から供給されたアドレス信号ＡＤＲに基づいて、画素アレイ５０における、アドレス信号ＡＤＲが示すアドレスに応じた画素ラインＬを選択するように構成される。ロジック部６２Ｌは、アドレスデコーダ２１Ｌからの指示に基づいて、各画素ラインＬに対応する信号ＳＴＧ１，ＳＲＳＴ１，ＳＳＥＬ１をそれぞれ生成するように構成される。ドライバ部６３Ｌは、各画素ラインＬに対応する信号ＳＴＧ１，ＳＲＳＴ１，ＳＳＥＬ１に基づいて、各画素ラインＬに対応する信号ＳＴＧ，ＳＲＳＴ，ＳＳＥＬをそれぞれ生成するように構成される。アドレスデコーダ２１Ｒ、ロジック部６２Ｒ、およびドライバ部６３Ｒについても同様である。
　コントローラ７０（図１）は、走査部６０Ｌ，６０Ｒおよび読出部３０に制御信号を供給することにより、撮像装置２の動作を制御するように構成される。コントローラ７０は、画像処理部７４と、診断処理部７５とを有している。
　画像処理部７４は、画像信号ＤＡＴＡ０が示す画像に対して、所定の画像処理を行うように構成される。
　診断処理部７５は、アドレス信号ＡＤＲおよび画像信号ＤＡＴＡ０に基づいて、診断処理を行うように構成される。具体的には、診断処理部７５は、画像信号ＤＡＴＡ０に含まれるダミー画素Ｐ３に係る画素値ＶＡＬに基づいて左端識別情報ＩＮＦＬおよび右端識別情報ＩＮＦＲを求めるとともに、画像信号ＤＡＴＡ０に含まれるダミー画素Ｐ２に係る画素値ＶＡＬに基づいてライン識別情報ＩＮＦを求める。そして、診断処理部７５は、アドレス信号ＡＤＲが示すアドレスとこのライン識別情報ＩＮＦとを比較することにより、撮像装置２が所望の動作を行っているかどうかを診断する。そして、診断処理部７５は、その診断処理の結果（診断結果ＲＥＳ）を出力するようになっている。
　ここで、フォトダイオードＰＤは、本開示における「第１の受光素子」の一具体例に対応する。撮像画素Ｐ１の画素回路ＣＫＴは、本開示における「撮像画素回路」の一具体例に対応する。ダミー画素ＰＡの画素回路ＣＫＴは、本開示における「第１のダミー画素回路」の一具体例に対応する。ダミー画素ＰＢの画素回路ＣＫＴは、本開示における「第２のダミー画素回路」の一具体例に対応する。トランジスタＴＧは、本開示における「第１のトランジスタ」の一具体例に対応する。トランジスタＲＳＴは、本開示における「第２のトランジスタ」の一具体例に対応する。アドレス生成部４１は、本開示における「アドレス生成部」の一具体例に対応する。走査部６０Ｌ，６０Ｒは、本開示における「駆動制御部」の一具体例に対応する読出部３０および診断処理部７５は、本開示における「診断部」の一具体例に対応する。
　撮像装置２は、第１の実施の形態の場合（図１０）と同様に、タイミングｔ０～ｔ１の期間において、画素アレイ５０における複数の撮像画素Ｐ１および複数のダミー画素Ｐ２，Ｐ３に対して、垂直方向において上から順に蓄積開始駆動Ｄ１を行う。具体的には、走査部６０Ｌ，６０Ｒは、例えば、垂直方向において上から順に、画素ラインＬ単位で、水平期間Ｈ内の所定の期間においてトランジスタＴＧ，ＲＳＴをオン状態に設定した後に、これらのトランジスタをオフ状態にする。これにより、複数の撮像画素Ｐ１のそれぞれでは、フローティングディフュージョンＦＤおよびフォトダイオードＰＤにおける電圧が電源電圧ＶＤＤに設定された後に、電荷の蓄積が開始され、読出駆動Ｄ２が行われるまでの蓄積期間Ｔ１０において、電荷が蓄積される。また、複数のダミー画素Ｐ２，Ｐ３のそれぞれでは、フローティングディフュージョンＦＤにおける電圧が電源電圧ＶＤＤに設定される。すなわち、電圧供給線ＶＬに印加される電圧信号ＳＶＲの電圧ＶＲは、蓄積開始駆動Ｄ１におけるトランジスタＴＧがオン状態になる期間において電源電圧ＶＤＤに設定されるので、フローティングディフュージョンＦＤにおける電圧が電源電圧ＶＤＤに設定される。
　そして、撮像装置２は、タイミングｔ１０～ｔ１１の期間において、複数の撮像画素Ｐ１および複数のダミー画素Ｐ２，Ｐ３に対して、垂直方向において上から順に読出駆動Ｄ２を行う。これにより、複数の撮像画素Ｐ１および複数のダミー画素Ｐ２，Ｐ３のそれぞれは、２つの画素電圧ＶＰ（ＶＰ１１，ＶＰ１２）を順次出力する。読出部３０は、これらの２つの画素電圧ＶＰ１１，ＶＰ１２に基づいてそれぞれＡＤ変換を行い、デジタルコードＣＯＤＥ（画素値ＶＡＬ）を出力する。
　図２７は、着目した撮像画素Ｐ１Ａにおける読出駆動Ｄ２の一動作例を表すものであり、（Ａ）は水平同期信号ＸＨＳの波形を示し、（Ｂ）は信号ＳＲＳＴの波形を示し、（Ｃ）は信号ＳＴＧの波形を示し、（Ｄ）は信号ＳＳＥＬの波形を示し、（Ｅ）は参照信号ＲＥＦの波形を示し、（Ｆ）は信号ＳＩＧの波形を示し、（Ｇ）はＡＤ変換部ＡＤＣのコンパレータ３６から出力される信号ＣＭＰの波形を示し、（Ｈ）はクロック信号ＣＬＫの波形を示し、（Ｉ）はＡＤ変換部ＡＤＣのカウンタ３７におけるカウント値ＣＮＴを示す。ここで、図２７（Ｅ）の参照信号ＲＥＦは、コンパレータ３６の正入力端子における波形を示し、図２７（Ｆ）の信号ＳＩＧは、コンパレータ３６の負入力端子における波形を示す。
　撮像装置２では、ある水平期間（Ｈ）において、まず、走査部６０Ｌ，６０Ｒが、撮像画素Ｐ１Ａに対してリセット動作を行い、ＡＤ変換部ＡＤＣが、その後のＰ相期間ＴＰにおいて、撮像画素Ｐ１Ａが出力した画素電圧ＶＰ１１に基づいてＡＤ変換を行う。そして、走査部６０Ｌ，６０Ｒが、撮像画素Ｐ１Ａに対して電荷転送動作を行い、ＡＤ変換部ＡＤＣが、Ｄ相期間ＴＤにおいて、撮像画素Ｐ１Ａが出力した画素電圧ＶＰ１２に基づいてＡＤ変換を行う。以下にこの動作について詳細に説明する。
　まず、タイミングｔ９１において、水平期間Ｈが開始すると、走査部６０Ｌ，６０Ｒは、タイミングｔ９２において、信号ＳＳＥＬの電圧を低レベルから高レベルに変化させる（図２７（Ｄ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＳＥＬがオン状態になり、撮像画素Ｐ１Ａが信号線ＳＧＬと電気的に接続される。
　次に、タイミングｔ９３において、走査部６０Ｌ，６０Ｒは、信号ＳＲＳＴの電圧を低レベルから高レベルに変化させる（図２７（Ｂ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＲＳＴがオン状態になり、フローティングディフュージョンＦＤの電圧が電源電圧ＶＤＤに設定される（リセット動作）。
　次に、タイミングｔ９４において、走査部６０Ｌ，６０Ｒは、信号ＳＲＳＴの電圧を高レベルから低レベルに変化させる（図２７（Ｂ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＲＳＴがオフ状態になる。そして、コンパレータ３６は、タイミングｔ９４～ｔ９５の期間において、容量素子３３，３４の電圧を設定するゼロ調整を行う。
　次に、タイミングｔ９５において、コンパレータ３６は、ゼロ調整を終了する。そして、このタイミングｔ９５において、参照信号生成部３２は、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させる（図２７（Ｅ））。
　これにより、撮像画素Ｐ１Ａでは、トランジスタＳＥＬはオン状態になり、トランジスタＴＧ，ＲＳＴはそれぞれオフ状態になる。フローティングディフュージョンＦＤは、タイミングｔ９３～ｔ９４の期間においてフローティングディフュージョンＦＤがリセットされたときの電荷を保持している。撮像画素Ｐ１Ａは、このときのフローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰ（画素電圧ＶＰ１１）を出力する。
　次に、タイミングｔ９６～ｔ９８の期間（Ｐ相期間ＴＰ）において、読出部３０は、この画素電圧ＶＰ１１に基づいてＡＤ変換を行う。具体的には、まず、タイミングｔ９６において、読出制御部３１は、クロック信号ＣＬＫの生成を開始し（図２７（Ｈ））、これと同時に、参照信号生成部３２は、参照信号ＲＥＦの電圧を、電圧Ｖ１から所定の変化度合いで低下させ始める（図２７（Ｅ））。これに応じて、ＡＤ変換部ＡＤＣのカウンタ３７は、カウント動作を開始し、カウント値ＣＮＴを順次変化させる（図２７（Ｉ））。
　そして、タイミングｔ９７において、参照信号ＲＥＦの電圧が画素電圧ＶＰ１１を下回る（図２７（Ｅ），（Ｆ））。これに応じて、ＡＤ変換部ＡＤＣのコンパレータ３６は、信号ＣＭＰの電圧を高レベルから低レベルに変化させる（図２７（Ｇ））。その結果、カウンタ３７は、カウント動作を停止する（図２７（Ｉ））。
　次に、タイミングｔ９８において、読出制御部３１は、Ｐ相期間ＴＰの終了に伴い、クロック信号ＣＬＫの生成を停止する（図２７（Ｈ））。これと同時に、参照信号生成部３２は、参照信号ＲＥＦの電圧の変化を停止させ、その後のタイミングｔ９９において、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させる（図２７（Ｅ））。これに伴い、参照信号ＲＥＦの電圧が画素電圧ＶＰ１１を上回るので（図２７（Ｅ），（Ｆ））、ＡＤ変換部ＡＤＣのコンパレータ３６は、信号ＣＭＰの電圧を低レベルから高レベルに変化させる（図２７（Ｇ））。
　次に、タイミングｔ１００において、ＡＤ変換部ＡＤＣのカウンタ３７は、制御信号ＣＣに基づいて、カウント値ＣＮＴの極性を反転する（図２７（Ｉ））。
　次に、タイミングｔ１０１において、走査部６０Ｌ，６０Ｒは、信号ＳＴＧの電圧を低レベルから高レベルに変化させる（図２７（Ｃ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＴＧがオン状態になり、その結果、フォトダイオードＰＤで発生した電荷がフローティングディフュージョンＦＤに転送される（電荷転送動作）。これに応じて、信号ＳＩＧの電圧は低下する（図２７（Ｆ））。
　そして、タイミングｔ１０２において、走査部６０Ｌ，６０Ｒは、信号ＳＴＧの電圧を高レベルから低レベルに変化させる（図２７（Ｃ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＴＧがオフ状態になる。
　これにより、撮像画素Ｐ１Ａでは、トランジスタＳＥＬはオン状態になり、トランジスタＴＧ，ＲＳＴはそれぞれオフ状態になる。フローティングディフュージョンＦＤは、タイミングｔ１０１～ｔ１０２の期間においてフォトダイオードＰＤから転送された電荷を保持している。撮像画素Ｐ１Ａは、このときのフローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰ（画素電圧ＶＰ１２）を出力する。
　次に、タイミングｔ１０３～ｔ１０５の期間（Ｄ相期間ＴＤ）において、読出部３０は、画素電圧ＶＰ１２に基づいてＡＤ変換を行う。具体的には、まず、タイミングｔ１０３において、読出制御部３１は、クロック信号ＣＬＫの生成を開始し（図２７（Ｈ））、これと同時に、参照信号生成部３２は、参照信号ＲＥＦの電圧を、電圧Ｖ１から所定の変化度合いで低下させ始める（図２７（Ｅ））。これに応じて、ＡＤ変換部ＡＤＣのカウンタ３７は、カウント動作を開始し、カウント値ＣＮＴを順次変化させる（図２７（Ｉ））。
　そして、タイミングｔ１０４において、参照信号ＲＥＦの電圧が画素電圧ＶＰ１２を下回る（図２７（Ｅ），（Ｆ））。これに応じて、ＡＤ変換部ＡＤＣのコンパレータ３６は、信号ＣＭＰの電圧を高レベルから低レベルに変化させる（図２７（Ｇ））。その結果、カウンタ３７は、カウント動作を停止する（図２７（Ｉ））。このようにして、ＡＤ変換部ＡＤＣは、画素電圧ＶＰ１１，ＶＰ１２の差に応じたカウント値ＣＮＴを得る。そして、ＡＤ変換部ＡＤＣのラッチ３８は、このカウント値ＣＮＴを、デジタルコードＣＯＤＥとして出力する。
　次に、タイミングｔ１０５において、読出制御部３１は、Ｄ相期間ＴＤの終了に伴い、クロック信号ＣＬＫの生成を停止する（図２７（Ｈ））。これと同時に、参照信号生成部３２は、参照信号ＲＥＦの電圧の変化を停止させ、その後のタイミングｔ１０６において、参照信号ＲＥＦの電圧を電圧Ｖ２に変化させる（図２７（Ｅ））。これに伴い、参照信号ＲＥＦの電圧が画素電圧ＶＰ１２を上回るので（図２７（Ｅ），（Ｆ））、ＡＤ変換部ＡＤＣのコンパレータ３６は、信号ＣＭＰの電圧を低レベルから高レベルに変化させる（図２７（Ｇ））。
　次に、タイミングｔ１０７において、走査部６０Ｌ，６０Ｒは、信号ＳＳＥＬの電圧を高レベルから低レベルに変化させる（図２７（Ｄ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＳＥＬがオフ状態になり、撮像画素Ｐ１Ａが信号線ＳＧＬから電気的に切り離される。
　そして、タイミングｔ１０８において、ＡＤ変換部ＡＤＣのカウンタ３７は、制御信号ＣＣに基づいて、カウント値ＣＮＴを“０”にリセットする（図２７（Ｉ））。
　このように、撮像装置２では、Ｐ相期間ＴＰにおいて画素電圧ＶＰ１１に基づいてカウント動作を行い、カウント値ＣＮＴの極性を反転したのちに、Ｄ相期間ＴＤにおいて画素電圧ＶＰ１２に基づいてカウント動作を行うようにした。これにより、撮像装置２は、画素電圧ＶＰ１１，ＶＰ１２の差電圧に応じたデジタルコードＣＯＤＥを取得することができる。撮像装置２では、このような相関２重サンプリングを行うようにしたので、画素電圧ＶＰ１２に含まれるノイズ成分を取り除くことができ、その結果、撮像画像の画質を高めることができる。
　撮像装置２における診断処理は、第１の実施の形態の場合（図１５）と同様である。
　すなわち、コントローラ７０のアドレス生成部４１は、画素アレイ５０における駆動対象となる画素ラインＬを決定し、その画素ラインＬに対応するアドレスを示すアドレス信号ＡＤＲを生成する。そして、アドレス生成部４１は、このアドレス信号ＡＤＲを走査部６０Ｌ，６０Ｒに供給する。
　２つの走査部６０Ｌ，６０Ｒは、コントローラ７０からの指示に基づいて、アドレス信号ＡＤＲが示すアドレスに対応する画素ラインＬに属する撮像画素Ｐ１およびダミー画素Ｐ２，Ｐ３を駆動する。
　画素アレイ５０の、ダミー画素領域Ｒ２１における１１個のダミー画素Ｐ２、ダミー画素領域Ｒ２２における１１個のダミー画素Ｐ２、ダミー画素領域Ｒ３１における２個のダミー画素Ｐ３、およびダミー画素領域Ｒ３２における２個のダミー画素Ｐ３は、２つの変換期間（Ｐ相期間ＴＰおよびＤ相期間ＴＤ）において、２つの画素電圧ＶＰ（ＶＰ１１，ＶＰ１２）を順次、信号ＳＩＧとして出力する。読出部３０のＡＤ変換部ＡＤＣは、これらの２つの画素電圧ＶＰ１１，ＶＰ１２に基づいてそれぞれＡＤ変換を行い、デジタルコードＣＯＤＥ（画素値ＶＡＬ）をそれぞれ出力する。
　そして、コントローラ７０の診断処理部７５は、画像信号ＤＡＴＡ０に含まれるダミー画素Ｐ３に係る画素値ＶＡＬに基づいて左端識別情報ＩＮＦＬおよび右端識別情報ＩＮＦＲを求めるとともに、画像信号ＤＡＴＡ０に含まれるダミー画素Ｐ２に係る画素値ＶＡＬに基づいてライン識別情報ＩＮＦを求める。そして、診断処理部７５は、アドレス信号ＡＤＲが示すアドレスとこのライン識別情報ＩＮＦとを比較することにより、撮像装置２が所望の動作を行っているかどうかを診断する。そして、診断処理部７５は、その診断処理の結果（診断結果ＲＥＳ）を出力する。
　撮像装置２では、図２６Ａに示したように、ダミー画素ＰＡにおいて、トランジスタＴＧのドレインおよびソースを互いに接続した。これにより、撮像装置２では、上記第１の実施の形態に係る撮像装置１と同様に、このダミー画素ＰＡの画素値ＶＡＬを“０”に近づけることができるので、例えば、参照信号ＲＥＦにおけるランプ波形の傾きを変更することにより撮像感度を高くした場合において、誤診断を防ぐことができる。
　本実施の形態では、ダミー画素ＰＡにおいて、トランジスタＴＧＬのドレインおよびソースを互いに接続したので、誤診断を防ぐことができる。その他の効果は、上記第１の実施の形態の場合と同様である。
［変形例２］
　上記実施の形態に係る撮像装置２に、上記第１の実施の形態の各変形例を適用してもよい。以下に、一例として、撮像装置２に、第１の実施の形態の変形例１－３を適用した例について説明する。
　図２８は、本変形例に係る撮像装置２Ｂの画素アレイ５０Ｂに配置されたダミー画素ＰＡの一構成例を表すものである。このダミー画素ＰＡの画素回路ＣＫＴでは、トランジスタＴＧのソースが電源線ＰＬに接続され、トランジスタＲＳＴのドレインが電圧供給線ＶＬに接続される。ダミー画素ＰＢは、図２６Ｂの構成を使用することができる。
　このダミー画素ＰＡでは、読出駆動Ｄ２において、トランジスタＴＧのソースに印加される電源電圧ＶＤＤは、トランジスタＲＳＴのドレインに印加される電圧ＶＲよりも高い。よって、トランジスタＴＧをオン状態にすることにより設定されたフローティングディフュージョンＦＤの電圧は、トランジスタＲＳＴをオン状態にすることにより設定されたフローティングディフュージョンＦＤの電圧よりも高い。その結果、画素値ＶＡＬは“０”にクランプされる。よって、本変形例に係る撮像装置２Ｂでは、例えば、撮像装置２Ｂの撮像感度が高い場合でも、画素値ＶＡＬの２値化処理の結果をより安定的に“０”にすることができる。
　図２９は、本変形例に係る他の撮像装置２Ｃの画素アレイ５０Ｃに配置されたダミー画素ＰＡの一構成例を表すものである。このダミー画素ＰＡの画素回路ＣＫＴでは、トランジスタＴＧのソースが電源線ＰＬに接続され、ドレインは開放（オープン）される。すなわち、トランジスタＴＧのドレインを他の素子に接続していない。この場合でも、ダミー画素ＰＡでは、タイミングｔ１０１～ｔ１０２の期間（図２７）において、トランジスタＴＧをオン状態にしても、フローティングディフュージョンＦＤの電圧は維持される。よって、撮像装置２Ｃでは、画素値ＶＡＬの“０”からのずれを小さくすることができるので、画素値ＶＡＬの２値化処理の結果をより安定的に“０”にすることができる。
　図２９の例では、トランジスタＴＧのソースを電源線ＰＬに接続したが、これに限定されるものではなく、例えば、トランジスタＴＧのソースを電圧供給線ＶＬに接続してもよい。
　図３０は、本変形例に係る他の撮像装置２Ｄの画素アレイ５０Ｄに配置されたダミー画素ＰＡの一構成例を表すものである。このダミー画素ＰＡの画素回路ＣＫＴでは、トランジスタＴＧのソースが開放され、ドレインがフローティングディフュージョンＦＤに接続される。すなわち、トランジスタＴＧのソースを他の素子に接続していない。この場合でも、ダミー画素ＰＡでは、タイミングｔ１０１～ｔ１０２の期間（図２７）において、トランジスタＴＧをオン状態にしても、フローティングディフュージョンＦＤの電圧は維持される。よって、撮像装置２Ｄでは、画素値ＶＡＬの“０”からのずれを小さくすることができるので、画素値ＶＡＬの２値化処理の結果をより安定的に“０”にすることができる。
＜３．撮像装置の使用例＞
　図３１は、上記実施の形態に係る撮像装置１，２の使用例を表すものである。上述した撮像装置１，２は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングする様々なケースに使用することができる。
・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビジョンや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
＜４．移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図３２は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図３２に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ　Ｄｒｉｖｅｒ　Ａｓｓｉｓｔａｎｃｅ　Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図３２の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図３３は、撮像部１２０３１の設置位置の例を示す図である。
　図３３では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図３３には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。これにより、車両制御システム１２０００では、診断処理を行うことにより、撮像部１２０３１が正常に動作しているかどうかを診断することができる。そして、撮像部１２０３１に不具合が生じた場合には、例えば、その診断結果をマイクロコンピュータ１２０５１に通知することにより、車両制御システム１２０００は、撮像部１２０３１に不具合が生じたことを把握することができる。これにより、車両制御システム１２０００では、例えば運転者に注意喚起を促すなどの適切な処理を行うことができるため、信頼性を高めることができる。また、車両制御システム１２０００では、診断処理の結果に基づいて、車両を制御する機能を制限することができる。車両を制御する機能の具体例としては、車両の衝突回避あるいは衝突緩和機能、車間距離に基づく追従走行機能、車速維持走行機能、車両の衝突警告機能、車両のレーン逸脱警告機能等が挙げられる。診断処理の結果、撮像部１２０３１に不具合が生じたと判定された場合、車両を制御する機能を制限し、あるいは禁止することができる。これにより、車両制御システム１２０００では、撮像部１２０３１の不具合に基づく誤検知に起因した事故を防止することができる。
　以上、いくつかの実施の形態および変形例、ならびにそれらの具体的な応用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。
　例えば、撮像装置１では、図１４に示したように、読出部３０がデジタルコードＣＯＤＥ２，ＣＯＤＥ３を出力し、画像処理部４４が、デジタルコードＣＯＤＥ３からデジタルコードＣＯＤＥ２を減算（ＣＯＤＥ３－ＣＯＤＥ２）することにより、画素値ＶＡＬ１を算出したが、これに限定されるものではない。これに代えて、読出部３０が、撮像装置２の場合（図２７）と同様に、変換期間Ｔ２の後にカウント値ＣＮＴの極性を反転することにより、デジタルコードＣＯＤＥ２，ＣＯＤＥ３の差に対応するデジタルコードＣＯＤＥを出力してもよい。デジタルコードＣＯＤＥ５，ＣＯＤＥ６についても同様であり、デジタルコードＣＯＤＥ７，ＣＯＤＥ８についても同様である。
　また、例えば、撮像装置１では、図１４に示したように、読出部３０がデジタルコードＣＯＤＥ１，ＣＯＤＥ４を出力し、画像処理部４４が、デジタルコードＣＯＤＥ４からデジタルコードＣＯＤＥ１を減算（ＣＯＤＥ４－ＣＯＤＥ１）することにより、画素値ＶＡＬ２を算出したが、これに限定されるものではない。これに代えて、読出部３０のＡＤ変換部ＡＤＣが、変換期間Ｔ１の後に、そのときのカウント値ＣＮＴを一旦内部に記憶しておき、変換期間Ｔ４の前に、そのカウント値ＣＮＴをカウンタ３７にセットするとともにそのカウント値ＣＮＴの極性を反転してもよい。この場合でも、撮像装置２の場合（図２７）と同様に、画像処理部４４は、デジタルコードＣＯＤＥ１，ＣＯＤＥ４の差に対応するデジタルコードＣＯＤＥを得ることができる。
　例えば、上記の実施の形態に係る撮像画素Ｐ１は、図２，２４に示した構成に限定されるものではない。
　なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
　なお、本技術は以下のような構成とすることができる。以下の構成の本技術によれば、自己診断を行い、不具合の有無を診断することができる。
（１）第１の受光素子と、
　それぞれが、電荷を蓄積可能な蓄積部と、第１の端子および前記蓄積部に接続された第２の端子を有しオン状態になることにより前記第１の端子および前記第２の端子を接続可能な第１のトランジスタと、前記蓄積部に蓄積された電荷に応じた電圧を出力可能な出力部とを有し、撮像画素回路および第１のダミー画素回路を含む複数の画素回路と
　を備え、
　前記撮像画素回路における前記第１のトランジスタの前記第１の端子は、前記第１の受光素子に接続され、
　前記第１のダミー画素回路における前記第１のトランジスタの前記第１の端子は、前記第１のダミー画素回路の前記第１のトランジスタを介さずに前記第１のダミー画素回路の前記第１のトランジスタの前記第２の端子に接続された
　撮像装置。
（２）電圧供給線をさらに備え、
　前記複数の画素回路は、第２のダミー画素回路を含み、
　前記第２のダミー画素回路における前記第１のトランジスタの前記第１の端子は、前記電圧供給線に接続された
　前記（１）に記載の撮像装置。
（３）前記複数の画素回路のそれぞれは、オン状態になることにより所定の電圧を前記蓄積部に印加可能な第２のトランジスタをさらに有する
　前記（１）または（２）に記載の撮像装置。
（４）第２の受光素子をさらに備え、
　前記複数の画素回路のそれぞれは、第１の端子および前記蓄積部に接続可能な第２の端子を有しオン状態になることにより前記第１の端子および前記第２の端子を接続可能な第３のトランジスタをさらに有し、
　前記撮像画素回路における前記第３のトランジスタの前記第１の端子は、前記第２の受光素子に接続され、
　前記第１のダミー画素回路における前記第３のトランジスタの前記第１の端子は、前記第１のダミー画素回路の前記第３のトランジスタを介さずに前記第１のダミー画素回路の前記第３のトランジスタの前記第２の端子に接続された
　前記（１）または（２）に記載の撮像装置。
（５）前記複数の画素回路のそれぞれは、オン状態になることにより所定の電圧を接続ノードに印加可能な第２のトランジスタと、前記第３のトランジスタの前記第２の端子に接続された容量素子と、オン状態になることにより前記容量素子および前記接続ノードを接続可能な第４のトランジスタと、オン状態になることにより前記接続ノードおよび前記蓄積部を接続可能な第５のトランジスタとをさらに有する
　前記（４）に記載の撮像装置。
（６）前記撮像画素回路は、前記撮像装置の有効画素領域に配置され、
　前記第１のダミー画素回路は、前記有効画素領域の領域外に配置された
　前記（１）から（５）のいずれかに記載の撮像装置。
（７）アドレス信号を生成可能なアドレス生成部と、
　前記アドレス信号に基づいて、前記第１のトランジスタの動作を制御可能な駆動制御部と、
　前記アドレス信号、および前記第１のダミー画素回路の前記出力部から出力された第１の信号に基づいて診断処理を行うことが可能な診断部と
　をさらに備えた
　前記（１）から（６）のいずれかに記載の撮像装置。
（８）第１の電圧供給線と、
　第２の電圧供給線と、
　第１の受光素子と、
　それぞれが、電荷を蓄積可能な蓄積部と、第１の端子および前記蓄積部に接続された第２の端子を有しオン状態になることにより前記第１の端子および前記第２の端子を接続可能な第１のトランジスタと、第１の端子および前記蓄積部に接続可能な第２の端子を有しオン状態になることにより前記第１の端子および前記第２の端子を接続可能な第２のトランジスタと、前記蓄積部に蓄積された電荷に応じた電圧を出力可能な出力部とを有し、撮像画素回路、第１のダミー画素回路、および第２のダミー画素回路を含む複数の画素回路と
　を備え、
　前記撮像画素回路において、前記第１のトランジスタの前記第１の端子は前記第１の受光素子に接続され、前記第２のトランジスタの前記第１の端子は前記第１の電圧供給線に接続され、
　前記第１のダミー画素回路において、前記第１のトランジスタの前記第１の端子は前記第１の電圧供給線に接続され、前記第２のトランジスタの前記第１の端子は前記第２の電圧供給線に接続され、
　前記第２のダミー画素回路において、前記第１のトランジスタの前記第１の端子は前記第２の電圧供給線に接続され、前記第２のトランジスタの前記第１の端子は前記第１の電圧供給線に接続されている
　撮像装置。
（９）前記複数の画素回路のそれぞれにおける前記第２のトランジスタの前記第２の端子は前記蓄積部に接続された
　前記（８）に記載の撮像装置。
（１０）第２の受光素子をさらに備え、
　前記複数の画素回路のそれぞれは、第１の端子および前記蓄積部に接続可能な第２の端子を有しオン状態になることにより前記第１の端子および前記第２の端子を接続可能な第３のトランジスタをさらに有し、
　前記撮像画素回路における前記第３のトランジスタの前記第１の端子は、前記第２の受光素子に接続され、
　前記第１のダミー画素回路における前記第３のトランジスタの前記第１の端子は、前記第１の電圧供給線に接続され、
　前記第２のダミー画素回路における前記第３のトランジスタの前記第１の端子は、前記第２の電圧供給線に接続されている
　前記（８）に記載の撮像装置。
（１１）前記複数の画素回路のそれぞれは、前記第３のトランジスタの前記第２の端子に接続された容量素子と、オン状態になることにより前記容量素子および接続ノードを接続可能な第４のトランジスタと、オン状態になることにより前記接続ノードおよび前記蓄積部を接続可能な第５のトランジスタとをさらに有し、
　前記複数の画素回路のそれぞれにおける前記第２のトランジスタの前記第２の端子は、前記複数の画素回路のそれぞれの前記接続ノードに接続された
　前記（１０）に記載の撮像装置。
（１２）前記撮像画素回路は、前記撮像装置の有効画素領域に配置され、
　前記第１のダミー画素回路および前記第２のダミー画素回路は、前記有効画素領域の領域外に配置された
　前記（８）から（１１）のいずれかに記載の撮像装置。
（１３）アドレス信号を生成可能なアドレス生成部と、
　前記アドレス信号に基づいて、前記第１のトランジスタの動作を制御可能な駆動制御部と、
　前記アドレス信号、前記第１のダミー画素回路の前記出力部から出力された第１の信号、および前記第２のダミー画素回路の前記出力部から出力された第２の信号に基づいて診断処理を行うことが可能な診断部と
　をさらに備えた
　前記（８）から（１２）のいずれかに記載の撮像装置。
（１４）第１の受光素子と、
　それぞれが、電荷を蓄積可能な蓄積部と、第１の端子および第２の端子を有しオン状態になることにより前記第１の端子および前記第２の端子を接続可能な第１のトランジスタと、前記蓄積部に蓄積された電荷に応じた電圧を出力可能な出力部とを有し、撮像画素回路および第１のダミー画素回路を含む複数の画素回路と
　を備え、
　前記撮像画素回路において、前記第１のトランジスタの前記第１の端子は前記第１の受光素子に接続され、前記第１のトランジスタの前記第２の端子は前記蓄積部に接続され、
　前記第１のダミー画素回路において、前記第１のトランジスタの前記第１の端子および前記第２の端子のうちの少なくともいずれか１つは、前記第１のトランジスタ以外の素子に接続されていない
　撮像装置。
（１５）電圧供給線をさらに備え、
　前記複数の画素回路は、第２のダミー画素回路を含み、
　前記第２のダミー画素回路において、前記第１のトランジスタの前記第１の端子は、前記電圧供給線に接続され、前記第１のトランジスタの前記第２の端子は前記蓄積部に接続された
　前記（１４）に記載の撮像装置。
（１６）前記複数の画素回路のそれぞれは、オン状態になることにより所定の電圧を前記蓄積部に印加可能な第２のトランジスタをさらに有する
　前記（１４）または（１５）に記載の撮像装置。
（１７）第２の受光素子をさらに備え、
　前記複数の画素回路のそれぞれは、第１の端子および第２の端子を有しオン状態になることにより前記第１の端子および前記第２の端子を接続可能な第３のトランジスタをさらに有し、
　前記撮像画素回路において、前記第３のトランジスタの前記第１の端子は前記第２の受光素子に接続され、前記第３のトランジスタの前記第２の端子は前記蓄積部に接続可能であり、
　前記第１のダミー画素回路において、前記第３のトランジスタの前記第１の端子および前記第２の端子のうちの少なくともいずれか１つは、前記第３のトランジスタ以外の素子に接続されていない
　前記（１４）または（１５）に記載の撮像装置。
（１８）前記複数の画素回路のそれぞれは、オン状態になることにより所定の電圧を接続ノードに印加可能な第２のトランジスタと、容量素子と、オン状態になることにより前記容量素子および前記接続ノードを接続可能な第４のトランジスタと、オン状態になることにより前記接続ノードおよび前記蓄積部を接続可能な第５のトランジスタとをさらに有し、
　前記撮像画素回路において、前記容量素子は前記第３のトランジスタの前記第２の端子に接続された
　前記（１７）に記載の撮像装置。
（１９）前記撮像画素回路は、前記撮像装置の有効画素領域に配置され、
　前記第１のダミー画素回路は、前記有効画素領域の領域外に配置された
　前記（１４）から（１８）のいずれかに記載の撮像装置。
（２０）アドレス信号を生成可能なアドレス生成部と、
　前記アドレス信号に基づいて、前記第１のトランジスタの動作を制御可能な駆動制御部と、
　前記アドレス信号、および前記第１のダミー画素回路の前記出力部から出力された第１の信号に基づいて診断処理を行うことが可能な診断部と
　をさらに備えた
　前記（１４）から（１９）のいずれかに記載の撮像装置。
　本出願は、日本国特許庁において２０１８年１２月１１日に出願された日本特許出願番号２０１８－２３１７９６号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (20)

  1. 　第１の受光素子と、
    　それぞれが、電荷を蓄積可能な蓄積部と、第１の端子および前記蓄積部に接続された第２の端子を有しオン状態になることにより前記第１の端子および前記第２の端子を接続可能な第１のトランジスタと、前記蓄積部に蓄積された電荷に応じた電圧を出力可能な出力部とを有し、撮像画素回路および第１のダミー画素回路を含む複数の画素回路と
    　を備え、
    　前記撮像画素回路における前記第１のトランジスタの前記第１の端子は、前記第１の受光素子に接続され、
    　前記第１のダミー画素回路における前記第１のトランジスタの前記第１の端子は、前記第１のダミー画素回路の前記第１のトランジスタを介さずに前記第１のダミー画素回路の前記第１のトランジスタの前記第２の端子に接続された
    　撮像装置。
  2. 　電圧供給線をさらに備え、
    　前記複数の画素回路は、第２のダミー画素回路を含み、
    　前記第２のダミー画素回路における前記第１のトランジスタの前記第１の端子は、前記電圧供給線に接続された
    　請求項１に記載の撮像装置。
  3. 　前記複数の画素回路のそれぞれは、オン状態になることにより所定の電圧を前記蓄積部に印加可能な第２のトランジスタをさらに有する
    　請求項１に記載の撮像装置。
  4. 　第２の受光素子をさらに備え、
    　前記複数の画素回路のそれぞれは、第１の端子および前記蓄積部に接続可能な第２の端子を有しオン状態になることにより前記第１の端子および前記第２の端子を接続可能な第３のトランジスタをさらに有し、
    　前記撮像画素回路における前記第３のトランジスタの前記第１の端子は、前記第２の受光素子に接続され、
    　前記第１のダミー画素回路における前記第３のトランジスタの前記第１の端子は、前記第１のダミー画素回路の前記第３のトランジスタを介さずに前記第１のダミー画素回路の前記第３のトランジスタの前記第２の端子に接続された
    　請求項１に記載の撮像装置。
  5. 　前記複数の画素回路のそれぞれは、オン状態になることにより所定の電圧を接続ノードに印加可能な第２のトランジスタと、前記第３のトランジスタの前記第２の端子に接続された容量素子と、オン状態になることにより前記容量素子および前記接続ノードを接続可能な第４のトランジスタと、オン状態になることにより前記接続ノードおよび前記蓄積部を接続可能な第５のトランジスタとをさらに有する
    　請求項４に記載の撮像装置。
  6. 　前記撮像画素回路は、前記撮像装置の有効画素領域に配置され、
    　前記第１のダミー画素回路は、前記有効画素領域の領域外に配置された
    　請求項１に記載の撮像装置。
  7. 　アドレス信号を生成可能なアドレス生成部と、
    　前記アドレス信号に基づいて、前記第１のトランジスタの動作を制御可能な駆動制御部と、
    　前記アドレス信号、および前記第１のダミー画素回路の前記出力部から出力された第１の信号に基づいて診断処理を行うことが可能な診断部と
    　をさらに備えた
    　請求項１に記載の撮像装置。
  8. 　第１の電圧供給線と、
    　第２の電圧供給線と、
    　第１の受光素子と、
    　それぞれが、電荷を蓄積可能な蓄積部と、第１の端子および前記蓄積部に接続された第２の端子を有しオン状態になることにより前記第１の端子および前記第２の端子を接続可能な第１のトランジスタと、第１の端子および前記蓄積部に接続可能な第２の端子を有しオン状態になることにより前記第１の端子および前記第２の端子を接続可能な第２のトランジスタと、前記蓄積部に蓄積された電荷に応じた電圧を出力可能な出力部とを有し、撮像画素回路、第１のダミー画素回路、および第２のダミー画素回路を含む複数の画素回路と
    　を備え、
    　前記撮像画素回路において、前記第１のトランジスタの前記第１の端子は前記第１の受光素子に接続され、前記第２のトランジスタの前記第１の端子は前記第１の電圧供給線に接続され、
    　前記第１のダミー画素回路において、前記第１のトランジスタの前記第１の端子は前記第１の電圧供給線に接続され、前記第２のトランジスタの前記第１の端子は前記第２の電圧供給線に接続され、
    　前記第２のダミー画素回路において、前記第１のトランジスタの前記第１の端子は前記第２の電圧供給線に接続され、前記第２のトランジスタの前記第１の端子は前記第１の電圧供給線に接続されている
    　撮像装置。
  9. 　前記複数の画素回路のそれぞれにおける前記第２のトランジスタの前記第２の端子は前記蓄積部に接続された
    　請求項８に記載の撮像装置。
  10. 　第２の受光素子をさらに備え、
    　前記複数の画素回路のそれぞれは、第１の端子および前記蓄積部に接続可能な第２の端子を有しオン状態になることにより前記第１の端子および前記第２の端子を接続可能な第３のトランジスタをさらに有し、
    　前記撮像画素回路における前記第３のトランジスタの前記第１の端子は、前記第２の受光素子に接続され、
    　前記第１のダミー画素回路における前記第３のトランジスタの前記第１の端子は、前記第１の電圧供給線に接続され、
    　前記第２のダミー画素回路における前記第３のトランジスタの前記第１の端子は、前記第２の電圧供給線に接続されている
    　請求項８に記載の撮像装置。
  11. 　前記複数の画素回路のそれぞれは、前記第３のトランジスタの前記第２の端子に接続された容量素子と、オン状態になることにより前記容量素子および接続ノードを接続可能な第４のトランジスタと、オン状態になることにより前記接続ノードおよび前記蓄積部を接続可能な第５のトランジスタとをさらに有し、
    　前記複数の画素回路のそれぞれにおける前記第２のトランジスタの前記第２の端子は、前記複数の画素回路のそれぞれの前記接続ノードに接続された
    　請求項１０に記載の撮像装置。
  12. 　前記撮像画素回路は、前記撮像装置の有効画素領域に配置され、
    　前記第１のダミー画素回路および前記第２のダミー画素回路は、前記有効画素領域の領域外に配置された
    　請求項８に記載の撮像装置。
  13. 　アドレス信号を生成可能なアドレス生成部と、
    　前記アドレス信号に基づいて、前記第１のトランジスタの動作を制御可能な駆動制御部と、
    　前記アドレス信号、前記第１のダミー画素回路の前記出力部から出力された第１の信号、および前記第２のダミー画素回路の前記出力部から出力された第２の信号に基づいて診断処理を行うことが可能な診断部と
    　をさらに備えた
    　請求項８に記載の撮像装置。
  14. 　第１の受光素子と、
    　それぞれが、電荷を蓄積可能な蓄積部と、第１の端子および第２の端子を有しオン状態になることにより前記第１の端子および前記第２の端子を接続可能な第１のトランジスタと、前記蓄積部に蓄積された電荷に応じた電圧を出力可能な出力部とを有し、撮像画素回路および第１のダミー画素回路を含む複数の画素回路と
    　を備え、
    　前記撮像画素回路において、前記第１のトランジスタの前記第１の端子は前記第１の受光素子に接続され、前記第１のトランジスタの前記第２の端子は前記蓄積部に接続され、
    　前記第１のダミー画素回路において、前記第１のトランジスタの前記第１の端子および前記第２の端子のうちの少なくともいずれか１つは、前記第１のトランジスタ以外の素子に接続されていない
    　撮像装置。
  15. 　電圧供給線をさらに備え、
    　前記複数の画素回路は、第２のダミー画素回路を含み、
    　前記第２のダミー画素回路において、前記第１のトランジスタの前記第１の端子は、前記電圧供給線に接続され、前記第１のトランジスタの前記第２の端子は前記蓄積部に接続された
    　請求項１４に記載の撮像装置。
  16. 　前記複数の画素回路のそれぞれは、オン状態になることにより所定の電圧を前記蓄積部に印加可能な第２のトランジスタをさらに有する
    　請求項１４に記載の撮像装置。
  17. 　第２の受光素子をさらに備え、
    　前記複数の画素回路のそれぞれは、第１の端子および第２の端子を有しオン状態になることにより前記第１の端子および前記第２の端子を接続可能な第３のトランジスタをさらに有し、
    　前記撮像画素回路において、前記第３のトランジスタの前記第１の端子は前記第２の受光素子に接続され、前記第３のトランジスタの前記第２の端子は前記蓄積部に接続可能であり、
    　前記第１のダミー画素回路において、前記第３のトランジスタの前記第１の端子および前記第２の端子のうちの少なくともいずれか１つは、前記第３のトランジスタ以外の素子に接続されていない
    　請求項１４に記載の撮像装置。
  18. 　前記複数の画素回路のそれぞれは、オン状態になることにより所定の電圧を接続ノードに印加可能な第２のトランジスタと、容量素子と、オン状態になることにより前記容量素子および前記接続ノードを接続可能な第４のトランジスタと、オン状態になることにより前記接続ノードおよび前記蓄積部を接続可能な第５のトランジスタとをさらに有し、
    　前記撮像画素回路において、前記容量素子は前記第３のトランジスタの前記第２の端子に接続された
    　請求項１７に記載の撮像装置。
  19. 　前記撮像画素回路は、前記撮像装置の有効画素領域に配置され、
    　前記第１のダミー画素回路は、前記有効画素領域の領域外に配置された
    　請求項１４に記載の撮像装置。
  20. 　アドレス信号を生成可能なアドレス生成部と、
    　前記アドレス信号に基づいて、前記第１のトランジスタの動作を制御可能な駆動制御部と、
    　前記アドレス信号、および前記第１のダミー画素回路の前記出力部から出力された第１の信号に基づいて診断処理を行うことが可能な診断部と
    　をさらに備えた
    　請求項１４に記載の撮像装置。
PCT/JP2019/043625 2018-12-11 2019-11-07 撮像装置 WO2020121699A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/307,593 US11381773B2 (en) 2018-12-11 2019-11-07 Imaging device
EP19894474.6A EP3896958A4 (en) 2018-12-11 2019-11-07 IMAGING DEVICE
JP2020559825A JPWO2020121699A1 (ja) 2018-12-11 2019-11-07 撮像装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-231796 2018-12-11
JP2018231796 2018-12-11

Publications (1)

Publication Number Publication Date
WO2020121699A1 true WO2020121699A1 (ja) 2020-06-18

Family

ID=71075471

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/043625 WO2020121699A1 (ja) 2018-12-11 2019-11-07 撮像装置

Country Status (4)

Country Link
US (1) US11381773B2 (ja)
EP (1) EP3896958A4 (ja)
JP (1) JPWO2020121699A1 (ja)
WO (1) WO2020121699A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023171133A1 (ja) * 2022-03-10 2023-09-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および電子機器
US11889210B2 (en) 2021-01-29 2024-01-30 Stmicroelectronics (Grenoble 2) Sas Image sensors

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050231620A1 (en) 2001-05-29 2005-10-20 Miriam Fraenkel Patent application cmos imager for cellular applications and methods of using such
JP2009118427A (ja) * 2007-11-09 2009-05-28 Panasonic Corp 固体撮像装置およびその駆動方法
WO2018142707A1 (ja) * 2017-02-01 2018-08-09 ソニーセミコンダクタソリューションズ株式会社 撮像システム及び撮像装置
WO2018150778A1 (ja) * 2017-02-16 2018-08-23 ソニーセミコンダクタソリューションズ株式会社 撮像システムおよび撮像装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6150457B2 (ja) 2011-05-12 2017-06-21 キヤノン株式会社 固体撮像装置、固体撮像装置の駆動方法、固体撮像システム
US10547803B2 (en) * 2016-09-30 2020-01-28 Canon Kabushiki Kaisha Imaging apparatuses, systems, and moving imaging objects
JP6436953B2 (ja) * 2016-09-30 2018-12-12 キヤノン株式会社 固体撮像装置及びその駆動方法、並びに撮像システム
JP2019118427A (ja) 2017-12-28 2019-07-22 オルゴ株式会社 飲料用容器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050231620A1 (en) 2001-05-29 2005-10-20 Miriam Fraenkel Patent application cmos imager for cellular applications and methods of using such
JP2009118427A (ja) * 2007-11-09 2009-05-28 Panasonic Corp 固体撮像装置およびその駆動方法
WO2018142707A1 (ja) * 2017-02-01 2018-08-09 ソニーセミコンダクタソリューションズ株式会社 撮像システム及び撮像装置
WO2018150778A1 (ja) * 2017-02-16 2018-08-23 ソニーセミコンダクタソリューションズ株式会社 撮像システムおよび撮像装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3896958A4

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11889210B2 (en) 2021-01-29 2024-01-30 Stmicroelectronics (Grenoble 2) Sas Image sensors
WO2023171133A1 (ja) * 2022-03-10 2023-09-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および電子機器

Also Published As

Publication number Publication date
TW202029730A (zh) 2020-08-01
EP3896958A1 (en) 2021-10-20
EP3896958A4 (en) 2022-04-13
US11381773B2 (en) 2022-07-05
JPWO2020121699A1 (ja) 2021-10-21
US20220046198A1 (en) 2022-02-10

Similar Documents

Publication Publication Date Title
EP3758366B1 (en) Image pickup device, image pickup system, and image pickup method
EP3747187B1 (en) Imaging device and calibration method
US20230254442A1 (en) Imaging device and imaging system
CN111684790B (zh) 成像设备、成像系统和成像方法
US11381764B2 (en) Sensor element and electronic device
WO2020121699A1 (ja) 撮像装置
EP3723361B1 (en) Imaging device
CN111201781B (zh) 摄像器件和诊断方法
TWI840454B (zh) 攝像裝置
WO2020021945A1 (ja) 撮像装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19894474

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020559825

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019894474

Country of ref document: EP

Effective date: 20210712