JPWO2020121699A1 - 撮像装置 - Google Patents

Abstract

本開示の撮像装置は、第１の受光素子と、それぞれが、電荷を蓄積可能な蓄積部と、第１の端子および蓄積部に接続された第２の端子を有しオン状態になることにより第１の端子および第２の端子を接続可能な第１のトランジスタと、蓄積部に蓄積された電荷に応じた電圧を出力可能な出力部とを有し、撮像画素回路および第１のダミー画素回路を含む複数の画素回路とを備える。上記撮像画素回路における第１のトランジスタの第１の端子は、第１の受光素子に接続され、第１のダミー画素回路における第１のトランジスタの第１の端子は、第１のダミー画素回路の第１のトランジスタを介さずに第１のダミー画素回路の第１のトランジスタの第２の端子に接続されている。

Description

本開示は、撮像動作を行う撮像装置に関する。

一般に、撮像装置では、フォトダイオードを含む画素がマトリクス状に配置され、各画素が、受光量に応じた電気信号を生成する。そして、例えば、ＡＤ変換回路（Analog to Digital Converter）が、各画素において生成された電気信号（アナログ信号）をデジタル信号に変換する。このような撮像装置には、ＢＩＳＴ（Built-in self test）機能を有するものがある（例えば、特許文献１）。

米国特許出願公開第２００５／０２３１６２０号明細書

このように、撮像装置では、ＢＩＳＴ機能により自己診断を行い、不具合の有無を診断することが望まれている。

自己診断を行うことができる撮像装置を提供することが望ましい。

本開示の一実施の形態における第１の撮像装置は、第１の受光素子と、複数の画素回路とを備えている。複数の画素回路は、撮像画素回路および第１のダミー画素回路を含む。複数の画素回路のそれぞれは、電荷を蓄積可能な蓄積部と、第１の端子および蓄積部に接続された第２の端子を有しオン状態になることにより第１の端子および第２の端子を接続可能な第１のトランジスタと、蓄積部に蓄積された電荷に応じた電圧を出力可能な出力部とを有する。上記撮像画素回路における第１のトランジスタの第１の端子は、第１の受光素子に接続される。上記第１のダミー画素回路における第１のトランジスタの第１の端子は、第１のダミー画素回路の第１のトランジスタを介さずに第１のダミー画素回路の第１のトランジスタの第２の端子に接続される。

ここで、「撮像装置」とは、いわゆるイメージセンサ単体に限定されず、イメージセンサを用いて構成された撮像システムを含むとともに、デジタルカメラやスマートフォンなど撮像機能を有する電子機器を含む。

本開示の一実施の形態における第２の撮像装置は、第１の電圧供給線と、第２の電圧供給線と、第１の受光素子と、複数の画素回路とを備えている。複数の画素回路は、撮像画素回路、第１のダミー画素回路、および第２のダミー画素回路を含む。複数の画素回路のそれぞれは、電荷を蓄積可能な蓄積部と、第１の端子および蓄積部に接続された第２の端子を有しオン状態になることにより第１の端子および第２の端子を接続可能な第１のトランジスタと、第１の端子および蓄積部に接続可能な第２の端子を有しオン状態になることにより第１の端子および第２の端子を接続可能な第２のトランジスタと、蓄積部に蓄積された電荷に応じた電圧を出力可能な出力部とを有する。上記撮像画素回路において、第１のトランジスタの第１の端子は第１の受光素子に接続され、第２のトランジスタの第１の端子は第１の電圧供給線に接続される。上記第１のダミー画素回路において、第１のトランジスタの第１の端子は第１の電圧供給線に接続され、第２のトランジスタの第１の端子は第２の電圧供給線に接続される。上記第２のダミー画素回路において、第１のトランジスタの第１の端子は第２の電圧供給線に接続され、第２のトランジスタの第１の端子は第１の電圧供給線に接続される。

本開示の一実施の形態における第３の撮像装置は、第１の受光素子と、複数の画素回路とを備えている。複数の画素回路は、撮像画素回路および第１のダミー画素回路を含む。複数の画素回路のそれぞれは、電荷を蓄積可能な蓄積部と、第１の端子および第２の端子を有しオン状態になることにより第１の端子および第２の端子を接続可能な第１のトランジスタと、蓄積部に蓄積された電荷に応じた電圧を出力可能な出力部とを有する。上記撮像画素回路において、第１のトランジスタの第１の端子は第１の受光素子に接続され、第１のトランジスタの第２の端子は蓄積部に接続される。上記第１のダミー画素回路において、第１のトランジスタの第１の端子および第２の端子のうちの少なくともいずれか１つは、第１のトランジスタ以外の素子に接続されていない。

本開示の一実施の形態における第１の撮像装置では、複数の画素回路のそれぞれにおいて、蓄積部、第１のトランジスタ、および出力部が設けられている。複数の画素回路は、撮像画素回路および第１のダミー画素回路を含む。撮像画素回路における第１のトランジスタの第１の端子は、第１の受光素子に接続される。第１のダミー画素回路における第１のトランジスタの第１の端子は、第１のダミー画素回路の第１のトランジスタを介さずに、第１のダミー画素回路の第１のトランジスタの第２の端子に接続される。

本開示の一実施の形態における第２の撮像装置では、複数の画素回路のそれぞれにおいて、蓄積部、第１のトランジスタ、第２のトランジスタ、および出力部が設けられている。複数の画素回路は、撮像画素回路、第１のダミー画素回路、および第２のダミー画素回路を含む。撮像画素回路において、第１のトランジスタの第１の端子は第１の受光素子に接続され、第２のトランジスタの第１の端子は第１の電圧供給線に接続される。第１のダミー画素回路において、第１のトランジスタの第１の端子は第１の電圧供給線に接続され、第２のトランジスタの第１の端子は第２の電圧供給線に接続される。第２のダミー画素回路において、第１のトランジスタの第１の端子は第２の電圧供給線に接続され、第２のトランジスタの第１の端子は第１の電圧供給線に接続される。

本開示の一実施の形態における第３の撮像装置では、複数の画素回路のそれぞれにおいて、蓄積部、第１のトランジスタ、および出力部が設けられている。複数の画素回路は、撮像画素回路および第１のダミー画素回路を含む。撮像画素回路において、第１のトランジスタの第１の端子は第１の受光素子に接続され、第１のトランジスタの第２の端子は蓄積部に接続される。第１のダミー画素回路において、第１のトランジスタの第１の端子および第２の端子のうちの少なくともいずれか１つは、第１のトランジスタ以外の素子に接続されていない。

本開示の第１の実施の形態に係る撮像装置の一構成例を表すブロック図である。 図１に示した撮像画素の一構成例を表す回路図である。 図１に示した画素アレイの一構成例を表す説明図である。 図１に示したダミー画素の一構成例を表す回路図である。 図１に示したダミー画素の一構成例を表す他の回路図である。 図４Ａ，４Ｂに示したダミー画素の配置例を表す表である。 図４Ａ，４Ｂに示したダミー画素の配置例を表す他の表である。 図１に示した読出部の一構成例を表す回路図である。 図１に示した撮像装置の一実装例を表す説明図である。 図１に示した撮像装置の他の実装例を表す説明図である。 図１に示した撮像装置の一動作例を表すタイミング図である。 図１に示した撮像装置の一動作例を表すタイミング波形図である。 図１に示した撮像装置の一動作例を表すタイミング波形図である。 図１に示した撮像装置の一動作例を表すタイミング波形図である。 図１に示した撮像装置の一動作状態を表す説明図である。 図１に示した撮像装置の他の動作状態を表す説明図である。 図１に示した撮像装置の他の動作状態を表す説明図である。 図１に示した撮像装置における画像合成処理の一例を表す説明図である。 図１に示した診断処理部の一動作例を表す説明図である。 比較例に係るダミー画素の一構成例を表す回路図である。 第１の実施の形態の変形例に係る撮像装置の一構成例を表すブロック図である。 図１７に示した撮像画素の一構成例を表す回路図である。 図１７に示したダミー画素の一構成例を表す回路図である。 図１７に示したダミー画素の一構成例を表す他の回路図である。 第１の実施の形態の他の変形例に係るダミー画素の一構成例を表す他の回路図である。 第１の実施の形態の他の変形例に係るダミー画素の一構成例を表す他の回路図である。 第１の実施の形態の他の変形例に係るダミー画素の一構成例を表す他の回路図である。 第２の実施の形態に係る撮像装置の一構成例を表すブロック図である。 図２３に示した撮像画素の一構成例を表す回路図である。 図２３に示した画素アレイの一構成例を表す説明図である。 図２３に示したダミー画素の一構成例を表す回路図である。 図２３に示したダミー画素の一構成例を表す他の回路図である。 図２３に示した撮像装置の一動作例を表すタイミング波形図である。 第２の実施の形態の他の変形例に係るダミー画素の一構成例を表す他の回路図である。 第２の実施の形態の他の変形例に係るダミー画素の一構成例を表す他の回路図である。 第２の実施の形態の他の変形例に係るダミー画素の一構成例を表す他の回路図である。 撮像装置の使用例を表す説明図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。

以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（各画素に１つの受光素子を設けた例）
２．第２の実施の形態（各画素に複数の受光素子を設けた例）
３．撮像装置の使用例
４．移動体への応用例

＜１．第１の実施の形態＞
［構成例］
図１は、一実施の形態に係る撮像装置（撮像装置１）の一構成例を表すものである。撮像装置１は、画素アレイ１０と、２つの走査部２０Ｌ，２０Ｒと、読出部３０と、コントローラ４０とを備えている。

画素アレイ１０は、マトリックス状に配置された複数の撮像画素Ｐ１を有している。撮像画素Ｐ１は、フォトダイオードＰＤ（後述）を有し、受光量に応じた画素電圧ＶＰを生成するように構成される。この複数の撮像画素Ｐ１は、撮像画素領域Ｒ１に配置されている。撮像画素領域Ｒ１は、被写体が撮像される画素領域であり、いわゆる有効画素領域である。

また、画素アレイ１０は、これらの複数の撮像画素Ｐ１に加え、複数のダミー画素Ｐ２，Ｐ３とを有している。ダミー画素Ｐ２，Ｐ３は、フォトダイオードＰＤを有しない画素である。複数のダミー画素Ｐ２は、ダミー画素領域Ｒ２１，Ｒ２２に配置され、複数のダミー画素Ｐ３は、ダミー画素領域Ｒ３１，Ｒ３２に配置される。この例では、画素アレイ１０において、水平方向（図１における横方向）の左から右に向かって、ダミー画素領域Ｒ３１、ダミー画素領域Ｒ２１、撮像画素領域Ｒ１、ダミー画素領域Ｒ２２、およびダミー画素領域Ｒ３２が、この順に設けられている。水平方向に並設された１行分の複数のダミー画素Ｐ３、複数のダミー画素Ｐ２、複数の撮像画素Ｐ１、複数のダミー画素Ｐ２、および複数のダミー画素Ｐ３は、画素ラインＬを構成する。

以下に、撮像画素Ｐ１およびダミー画素Ｐ２，Ｐ３について、詳細に説明する。

図２は、撮像画素Ｐ１の一構成例を表すものである。画素アレイ１０は、複数の制御線ＴＧＬＬと、複数の制御線ＦＤＧＬと、複数の制御線ＲＳＴＬと、複数の制御線ＦＣＧＬと、複数の制御線ＴＧＳＬと、複数の制御線ＳＥＬＬと、複数の電源線ＰＬと、複数の信号線ＳＧＬとを有している。

制御線ＴＧＬＬは、水平方向（図１における横方向）に延伸するように構成され、制御線ＴＧＬＬの一端は走査部２０Ｌに接続され、他端は走査部２０Ｒに接続されている。すなわち、制御線ＴＧＬＬは、ダミー画素領域Ｒ３１、ダミー画素領域Ｒ２１、撮像画素領域Ｒ１、ダミー画素領域Ｒ２２、およびダミー画素領域Ｒ３２を貫くように配置される。制御線ＴＧＬＬには、走査部２０Ｌ，２０Ｒにより信号ＳＴＧＬが印加される。

制御線ＦＤＧＬは、水平方向に延伸するように構成され、制御線ＦＤＧＬの一端は走査部２０Ｌに接続され、他端は走査部２０Ｒに接続されている。制御線ＦＤＧＬには、走査部２０Ｌ，２０Ｒにより信号ＳＦＤＧが印加される。

制御線ＲＳＴＬは、水平方向に延伸するように構成され、制御線ＲＳＴＬの一端は走査部２０Ｌに接続され、他端は走査部２０Ｒに接続されている。制御線ＲＳＴＬには、走査部２０Ｌ，２０Ｒにより信号ＳＲＳＴが印加される。

制御線ＦＣＧＬは、水平方向に延伸するように構成され、制御線ＦＣＧＬの一端は走査部２０Ｌに接続され、他端は走査部２０Ｒに接続されている。制御線ＦＣＧＬには、走査部２０Ｌ，２０Ｒにより信号ＳＦＣＧが印加される。

制御線ＴＧＳＬは、水平方向に延伸するように構成され、制御線ＴＧＳＬの一端は走査部２０Ｌに接続され、他端は走査部２０Ｒに接続されている。制御線ＴＧＳＬには、走査部２０Ｌ，２０Ｒにより信号ＳＴＧＳが印加される。

制御線ＳＥＬＬは、水平方向に延伸するように構成され、制御線ＳＥＬＬの一端は走査部２０Ｌに接続され、他端は走査部２０Ｒに接続されている。制御線ＳＥＬＬには、走査部２０Ｌ，２０Ｒにより信号ＳＳＥＬが印加される。

電源線ＰＬは、コントローラ４０の電圧生成部４２（後述）に接続されている。この電源線ＰＬには、電圧生成部４２により電源電圧ＶＤＤが印加される。

信号線ＳＧＬは、垂直方向（図１における縦方向）に延伸するように構成され、一端が読出部３０に接続される。

撮像画素Ｐ１は、フォトダイオードＰＤ１，ＰＤ２と、画素回路ＣＫＴとを有している。画素回路ＣＫＴは、トランジスタＴＧＬと、トランジスタＴＧＳと、容量素子ＦＣと、トランジスタＦＣＧ，ＲＳＴ，ＦＤＧと、フローティングディフュージョンＦＤと、トランジスタＡＭＰ，ＳＥＬとを有している。トランジスタＴＧＬ，ＴＧＳ，ＦＣＧ，ＲＳＴ，ＦＤＧ，ＡＭＰ，ＳＥＬは、この例ではＮ型のＭＯＳ（Metal Oxide Semiconductor）トランジスタである。

フォトダイオードＰＤ１は、受光量に応じた量の電荷を生成して内部に蓄積する光電変換素子である。フォトダイオードＰＤ１が光を受光可能な受光領域は、フォトダイオードＰＤ２が光を受光可能な受光領域よりも広く構成されている。フォトダイオードＰＤ１のアノードは接地され、カソードはトランジスタＴＧＬのソースに接続される。

トランジスタＴＧＬのゲートは制御線ＴＧＬＬに接続され、ソースはフォトダイオードＰＤ１のカソードに接続され、ドレインはフローティングディフュージョンＦＤに接続される。

フォトダイオードＰＤ２は、受光量に応じた量の電荷を生成して内部に蓄積する光電変換素子である。フォトダイオードＰＤ２が光を受光可能な受光領域は、フォトダイオードＰＤ１が光を受光可能な受光領域よりも狭く構成されている。フォトダイオードＰＤ２のアノードは接地され、カソードはトランジスタＴＧＳのソースに接続される。

トランジスタＴＧＳのゲートは制御線ＴＧＳＬに接続され、ソースはフォトダイオードＰＤ２のカソードに接続され、ドレインは容量素子ＦＣおよびトランジスタＦＣＧのソースに接続される。

容量素子ＦＣの一端はトランジスタＴＧＳのドレインおよびトランジスタＦＣＧのソースに接続され、他端は電源線ＰＬに接続される。

トランジスタＦＣＧのゲートは制御線ＦＣＧＬに接続され、ソースは容量素子ＦＣの一端およびトランジスタＴＧＳのドレインに接続され、ドレインはトランジスタＲＳＴのソースおよびトランジスタＦＤＧのドレインに接続される。

トランジスタＲＳＴのゲートは制御線ＲＳＴＬに接続され、ドレインは電源線ＰＬに接続され、ソースは、トランジスタＦＣＧ，ＦＤＧのドレインに接続される。

トランジスタＦＤＧのゲートは制御線ＦＤＧＬに接続され、ドレインはトランジスタＲＳＴのソースおよびトランジスタＦＣＧのドレインに接続され、ソースはフローティングディフュージョンＦＤに接続される。

フローティングディフュージョンＦＤは、フォトダイオードＰＤ１，ＰＤ２から供給された電荷を蓄積するように構成され、例えば、半導体基板の表面に形成された拡散層を用いて構成される。図２では、フローティングディフュージョンＦＤを、容量素子のシンボルを用いて示している。

トランジスタＡＭＰのゲートはフローティングディフュージョンＦＤに接続され、ドレインは電源線ＰＬに接続され、ソースはトランジスタＳＥＬのドレインに接続される。

トランジスタＳＥＬのゲートは制御線ＳＥＬＬに接続され、ドレインはトランジスタＡＭＰのソースに接続され、ソースは信号線ＳＧＬに接続される。

この構成により、撮像画素Ｐ１では、制御線ＳＥＬＬに印加された信号ＳＳＥＬに基づいてトランジスタＳＥＬがオン状態になることにより、撮像画素Ｐ１が信号線ＳＧＬと電気的に接続される。これにより、トランジスタＡＭＰは、読出部３０の電流源３５（後述）に接続され、いわゆるソースフォロワとして動作する。そして、撮像画素Ｐ１は、フローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰを、信号ＳＩＧとして、信号線ＳＧＬに出力する。具体的には、撮像画素Ｐ１は、後述するように、いわゆる水平期間Ｈ内の８つの期間（変換期間Ｔ１〜Ｔ８）において、８つの画素電圧ＶＰ（ＶＰ１〜ＶＰ８）を順次出力するようになっている。

図３は、画素アレイ１０の撮像画素領域Ｒ１におけるフォトダイオードＰＤ１，ＰＤ２の配列の一例を表すものである。図３において、“Ｒ”は赤色のカラーフィルタを示し、“Ｇ”は緑色のカラーフィルタを示し、“Ｂ”は青色のカラーフィルタを示す。各撮像画素Ｐ１において、フォトダイオードＰＤ１の右上にフォトダイオードＰＤ２が形成されている。各撮像画素Ｐ１における２つのフォトダイオードＰＤ１，ＰＤ２には、同じ色のカラーフィルタが形成されている。この例では、フォトダイオードＰＤ１は８角形の形状を有し、フォトダイオードＰＤ２は４角形の形状を有している。この図に示したように、フォトダイオードＰＤ１が光を受光可能な受光領域は、フォトダイオードＰＤ２が光を受光可能な受光領域よりも広く構成される。

図４Ａ，４Ｂは、ダミー画素領域Ｒ２１，Ｒ２２におけるダミー画素Ｐ２およびダミー画素領域Ｒ３１，Ｒ３２におけるダミー画素Ｐ３の一構成例を表すものである。ダミー画素領域Ｒ２１，Ｒ２２では、ダミー画素ＰＡまたはダミー画素ＰＢが選択的にダミー画素Ｐ２として配置され、ダミー画素領域Ｒ３１，Ｒ３２では、ダミー画素ＰＡまたはダミー画素ＰＢが選択的にダミー画素Ｐ３として配置される。図３Ａはダミー画素ＰＡの一例を示し、図３Ｂはダミー画素ＰＢの一例を示す。画素アレイ１０は、ダミー画素領域Ｒ２１，Ｒ２２，Ｒ３１，Ｒ３２において、複数の制御線ＴＧＬＬと、複数の制御線ＦＤＧＬと、複数の制御線ＲＳＴＬと、複数の制御線ＦＣＧＬと、複数の制御線ＴＧＳＬと、複数の制御線ＳＥＬＬと、複数の電源線ＰＬと、複数の電圧供給線ＶＬと、複数の信号線ＳＧＬとを有している。電圧供給線ＶＬは、コントローラ４０の電圧生成部４２（後述）に接続されている。複数の電圧供給線ＶＬには、電圧生成部４２により、単一の電圧信号ＳＶＲが印加される。この電圧信号ＳＶＲは、所定の電圧ＶＲおよび電源電圧ＶＤＤの間で変化する信号である。電圧ＶＲは、電源電圧ＶＤＤよりも低い電圧である。この電圧信号ＳＶＲは、例えば、後述する読出駆動Ｄ２におけるトランジスタＴＧＬ，ＴＧＳがオン状態になる期間において電圧ＶＲに設定され、後述する蓄積開始駆動Ｄ１におけるトランジスタＴＧＬ，ＴＧＳがオン状態になる期間において電源電圧ＶＤＤに設定される。

ダミー画素ＰＡの画素回路ＣＫＴでは、トランジスタＴＧＬのドレインおよびソースが互いに接続されるとともに、トランジスタＴＧＳのドレインおよびソースが互いに接続される。すなわち、ダミー画素ＰＡでは、トランジスタＴＧＬのドレインおよびソースは、トランジスタＴＧＬを介さずに互いに接続され、トランジスタＴＧＳのドレインおよびソースは、トランジスタＴＧＳを介さずに互いに接続される。この構成により、ダミー画素ＰＡでは、後述するように、読出駆動Ｄ２において、フローティングディフュージョンＦＤの電圧が電源電圧ＶＤＤに設定される。そして、ダミー画素ＰＡは、このフローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰを、信号ＳＩＧとして信号線ＳＧＬに出力する。具体的には、ダミー画素ＰＡは、撮像画素Ｐ１と同様に、いわゆる水平期間Ｈ内の８つの期間（変換期間Ｔ１〜Ｔ８）において、８つの画素電圧ＶＰ（ＶＰ１〜ＶＰ８）を順次出力するようになっている。

また、ダミー画素ＰＢの画素回路ＣＫＴでは、トランジスタＴＧＬのソースが電圧供給線ＶＬに接続されるとともに、トランジスタＴＧＳのソースが電圧供給線ＶＬに接続される。この構成により、ダミー画素ＰＢでは、後述するように、読出駆動Ｄ２において、トランジスタＴＧＬ，ＴＧＳをオン状態にすることによりフローティングディフュージョンＦＤの電圧が電圧ＶＲに設定される。そして、ダミー画素ＰＢは、このフローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰを、信号ＳＩＧとして信号線ＳＧＬに出力する。具体的には、ダミー画素ＰＢは、撮像画素Ｐ１と同様に、いわゆる水平期間Ｈ内の８つの期間（変換期間Ｔ１〜Ｔ８）において、８つの画素電圧ＶＰ（ＶＰ１〜ＶＰ８）を順次出力するようになっている。

図５は、ダミー画素領域Ｒ３１，Ｒ２１におけるダミー画素Ｐ３，Ｐ２の配列を表すものである。図６は、ダミー画素領域Ｒ２２，Ｒ３２におけるダミー画素Ｐ２，Ｐ３の配列を表すものである。この図５，６において、“０”はダミー画素ＰＡを示し、“１”はダミー画素ＰＢを示す。

図５に示したように、１つの画素ラインＬは、ダミー画素領域Ｒ３１における２個のダミー画素Ｐ３（ダミー画素Ｐ３［１］，Ｐ３［０］）、およびダミー画素領域Ｒ２１における１１個のダミー画素Ｐ２（ダミー画素Ｐ２［１０］〜Ｐ２［０］）を含んでいる。同様に、図６に示したように、１つの画素ラインＬは、ダミー画素領域Ｒ２２における１１個のダミー画素Ｐ２（ダミー画素Ｐ２［１０］〜Ｐ２［０］）、およびダミー画素領域Ｒ３２における２個のダミー画素Ｐ３（ダミー画素Ｐ３［１］，Ｐ３［０］）を含んでいる。

ダミー画素領域Ｒ３１（図５）において、各画素ラインＬにおけるダミー画素Ｐ３の配列は“１０”である。撮像装置１では、ダミー画素領域Ｒ３１におけるこの２つのダミー画素Ｐ３の配列は、画素アレイ１０の左端を識別する左端識別情報ＩＮＦＬとして機能する。

同様に、ダミー画素領域Ｒ３２（図６）において、各画素ラインＬにおけるダミー画素Ｐ３の配列は“０１”である。撮像装置１では、ダミー画素領域Ｒ３１におけるこの２つのダミー画素Ｐ３の配列は、画素アレイ１０の右端を識別する右端識別情報ＩＮＦＲとして機能する。

また、ダミー画素領域Ｒ２１（図５）において、０番目の画素ラインＬ［０］では、ダミー画素Ｐ２の配列は“０００００００００００”である。すなわち、１１個のダミー画素Ｐ２［１０］〜Ｐ２［０］の全てがダミー画素ＰＡである。１番目の画素ラインＬ［１］では、ダミー画素Ｐ２の配列は“００００００００００１”である。すなわち、ダミー画素Ｐ２［０］がダミー画素ＰＢであり、その他のダミー画素Ｐ２［１０］〜Ｐ２［１］はダミー画素ＰＡである。２番目の画素ラインＬ［２］では、ダミー画素Ｐ２の配列は“０００００００００１０”である。すなわち、ダミー画素Ｐ２［１］がダミー画素ＰＢであり、その他のダミー画素Ｐ２［１０］〜Ｐ２［２］，Ｐ２［０］はダミー画素ＰＡである。このように、ダミー画素Ｐ２の配列は、画素ラインＬ間で互いに異なるように設定される。特に、この例ではダミー画素Ｐ２の配列は、２進数で表された、画素ラインＬの番目の数に対応する。この例では、１１個のダミー画素Ｐ２を設けたので、２０４８本の画素ラインＬの番目の数を表現することができる。つまり、１１個のダミー画素Ｐ２の配列は、画素ラインＬを識別するライン識別情報ＩＮＦとして機能する。なお、以上では、ダミー画素領域Ｒ２１を例に説明したが、ダミー画素領域Ｒ２２（図６）についても同様である。

２つの走査部２０Ｌ，２０Ｒ（図１）は、コントローラ４０からの指示に基づいて、画素ラインＬ単位で、画素アレイ１０における撮像画素Ｐ１およびダミー画素Ｐ２，Ｐ３を順次駆動するように構成される。走査部２０Ｌは、アドレスデコーダ２１Ｌと、ロジック部２２Ｌと、ドライバ部２３Ｌとを有している。走査部２０Ｒは、同様に、アドレスデコーダ２１Ｒと、ロジック部２２Ｒと、ドライバ部２３Ｒとを有している。

アドレスデコーダ２１Ｌは、コントローラ４０から供給されたアドレス信号ＡＤＲに基づいて、画素アレイ１０における、アドレス信号ＡＤＲが示すアドレスに応じた画素ラインＬを選択するように構成される。ロジック部２２Ｌは、アドレスデコーダ２１Ｌからの指示に基づいて、各画素ラインＬに対応する信号ＳＴＧＬ１，ＳＦＤＧ１，ＳＲＳＴ１，ＳＦＣＧ１，ＳＴＧＳ１，ＳＳＥＬ１をそれぞれ生成するように構成される。ドライバ部２３Ｌは、各画素ラインＬに対応する信号ＳＴＧＬ１，ＳＦＤＧ１，ＳＲＳＴ１，ＳＦＣＧ１，ＳＴＧＳ１，ＳＳＥＬ１に基づいて、各画素ラインＬに対応する信号ＳＴＧＬ，ＳＦＤＧ，ＳＲＳＴ，ＳＦＣＧ，ＳＴＧＳ，ＳＳＥＬをそれぞれ生成するように構成される。アドレスデコーダ２１Ｒ、ロジック部２２Ｒ、およびドライバ部２３Ｒについても同様である。アドレスデコーダ２１Ｒに供給されるアドレス信号ＡＤＲは、アドレスデコーダ２１Ｌに供給されるアドレス信号ＡＤＲと同じである。よって、アドレスデコーダ２１Ｌ，２１Ｒは、アドレス信号ＡＤＲに基づいて、互いに同じ画素ラインＬを選択する。これにより、走査部２０Ｌ，２０Ｒは、画素アレイ１０の左右両側から、画素ラインＬ単位で、画素アレイ１０における撮像画素Ｐ１およびダミー画素Ｐ２，Ｐ３を順次駆動するようになっている。

読出部３０は、画素アレイ１０から信号線ＳＧＬを介して供給された信号ＳＩＧに基づいてＡＤ変換を行うことにより、画像信号ＤＡＴＡ０を生成するように構成される。

図７は、読出部３０の一構成例を表すものである。なお、図７には、読出部３０に加え、コントローラ４０をも描いている。読出部３０は、読出制御部３１と、参照信号生成部３２と、複数のＡＤ（Analog to Digital）変換部ＡＤＣ（ＡＤ変換部ＡＤＣ［０］，ＡＤＣ［１］，ＡＤＣ［２］，…）と、複数のスイッチ部ＳＷ（スイッチ部ＳＷ［０］，ＳＷ［１］，ＳＷ［２］，…）と、バス配線１００とを有している。

読出制御部３１は、コントローラ４０からの指示に基づいて、読出部３０における読出動作を制御するように構成される。具体的には、読出制御部３１は、参照信号生成部３２に制御信号を供給することにより、参照信号生成部３２に参照信号ＲＥＦ（後述）を生成させる。また、読出制御部３１は、複数のＡＤ変換部ＡＤＣに、クロック信号ＣＬＫおよび制御信号ＣＣを供給することにより、複数のＡＤ変換部ＡＤＣにおけるＡＤ変換動作を制御するようになっている。

参照信号生成部３２は、参照信号ＲＥＦを生成するように構成される。参照信号ＲＥＦは、ＡＤ変換を行う８つの期間（変換期間Ｔ１〜Ｔ８）において、時間の経過に応じて電圧レベルが徐々に低下する、いわゆるランプ波形を有する。参照信号生成部３２は、この参照信号ＲＥＦにおけるランプ波形の傾きを変更可能に構成されている。撮像装置１では、このようにランプ波形の傾きを変更することにより撮像感度を変更することができ、その結果、明るい被写体や暗い被写体を撮像することができる。そして、参照信号生成部３２は、生成した参照信号ＲＥＦを複数のＡＤ変換部ＡＤＣに供給するようになっている。

ＡＤ変換部ＡＤＣは、画素アレイ１０から供給された信号ＳＩＧに基づいてＡＤ変換を行うことにより、信号ＳＩＧの電圧をデジタルコードＣＯＤＥに変換するように構成される。複数のＡＤ変換部ＡＤＣは、複数の信号線ＳＧＬに対応して設けられている。具体的には、０番目のＡＤ変換部ＡＤＣ［０］は、０番目の信号線ＳＧＬ［０］に対応して設けられ、１番目のＡＤ変換部ＡＤＣ［１］は、１番目の信号線ＳＧＬ［１］に対応して設けられ、２番目のＡＤ変換部ＡＤＣ［２］は、２番目の信号線ＳＧＬ［２］に対応して設けられている。

ＡＤ変換部ＡＤＣは、容量素子３３，３４と、電流源３５と、コンパレータ３６と、カウンタ３７と、ラッチ３８とを有している。容量素子３３の一端には参照信号ＲＥＦが供給され、他端はコンパレータ３６の正入力端子に接続されている。容量素子３４の一端は信号線ＳＧＬに接続され、他端はコンパレータ３６の負入力端子に接続されている。電流源３５は、信号線ＳＧＬから接地に所定の電流値の電流を流すように構成される。コンパレータ３６は、正入力端子における入力電圧と負入力端子における入力電圧とを比較して、その比較結果を信号ＣＭＰとして出力するように構成される。コンパレータ３６の正入力端子には、容量素子３３を介して参照信号ＲＥＦが供給され、負入力端子には、容量素子３４を介して信号ＳＩＧが供給されるようになっている。このコンパレータ３６は、後述する所定の期間において、容量素子３３，３４の電圧を設定するゼロ調整を行う機能をも有している。カウンタ３７は、コンパレータ３６から供給された信号ＣＭＰ、読出制御部３１から供給されたクロック信号ＣＬＫおよび制御信号ＣＣに基づいて、カウント動作を行うように構成される。ラッチ３８は、カウンタ３７により得られたカウント値ＣＮＴを、複数のビットを有するデジタルコードＣＯＤＥとして保持するように構成される。

スイッチ部ＳＷは、コントローラ４０から供給された制御信号ＳＳＷに基づいて、ＡＤ変換部ＡＤＣから出力されたデジタルコードＣＯＤＥをバス配線１００に供給するように構成される。複数のスイッチ部ＳＷは、複数のＡＤ変換部ＡＤＣに対応して設けられている。具体的には、０番目のスイッチ部ＳＷ［０］は、０番目のＡＤ変換部ＡＤＣ［０］に対応して設けられ、１番目のスイッチ部ＳＷ［１］は、１番目のＡＤ変換部ＡＤＣ［１］に対応して設けられ、２番目のスイッチ部ＳＷ［２］は、２番目のＡＤ変換部ＡＤＣ［２］に対応して設けられている。

スイッチ部ＳＷは、この例では、デジタルコードＣＯＤＥのビット数と同じ数のトランジスタを用いて構成されている。これらのトランジスタは、コントローラ４０から供給された制御信号ＳＳＷの各ビット（制御信号ＳＳＷ［０］，ＳＳＷ［１］，ＳＳＷ［２］，…）に基づいて、オンオフ制御される。具体的には、例えば、０番目のスイッチ部ＳＷ［０］は、制御信号ＳＳＷ［０］に基づいて各トランジスタがオン状態になることにより、０番目のＡＤ変換部ＡＤＣ［０］から出力されたデジタルコードＣＯＤＥをバス配線１００に供給する。同様に、例えば、１番目のスイッチ部ＳＷ［１］は、制御信号ＳＳＷ［１］に基づいて各トランジスタがオン状態になることにより、１番目のＡＤ変換部ＡＤＣ［１］から出力されたデジタルコードＣＯＤＥをバス配線１００に供給する。他のスイッチ部ＳＷについても同様である。

バス配線１００は、複数の配線を有し、ＡＤ変換部ＡＤＣから出力されたデジタルコードＣＯＤＥを伝えるように構成される。読出部３０は、このバス配線１００を用いて、ＡＤ変換部ＡＤＣから供給された複数のデジタルコードＣＯＤＥを、画像信号ＤＡＴＡ０として、コントローラ４０に順次転送するようになっている（データ転送動作）。

コントローラ４０（図１）は、走査部２０Ｌ，２０Ｒおよび読出部３０に制御信号を供給することにより、撮像装置１の動作を制御するように構成される。コントローラ４０は、アドレス生成部４１と、電圧生成部４２と、カラム走査部４３と、画像処理部４４と、診断処理部４５とを有している。

アドレス生成部４１は、画素アレイ１０における駆動対象となる画素ラインＬを決定し、その画素ラインＬに対応するアドレスを示すアドレス信号ＡＤＲを生成するように構成される。そして、アドレス生成部４１は、生成したアドレス信号ＡＤＲを、走査部２０Ｌのアドレスデコーダ２１Ｌおよび走査部２０Ｒのアドレスデコーダ２１Ｒに供給するようになっている。

電圧生成部４２は、電圧信号ＳＶＲおよび電源電圧ＶＤＤを生成するように構成される。この電圧信号ＳＶＲは、所定の電圧ＶＲおよび電源電圧ＶＤＤの間で変化する信号である。電圧ＶＲは、電源電圧ＶＤＤよりも低い電圧である。この電圧信号ＳＶＲは、例えば、後述する読出駆動Ｄ２におけるトランジスタＴＧＬ，ＴＧＳがオン状態になる期間において電圧ＶＲに設定され、後述する蓄積開始駆動Ｄ１において、電源電圧ＶＤＤに設定される。そして、電圧生成部４２は、生成した電圧信号ＳＶＲを、画素アレイ１０における複数の電圧供給線ＶＬに供給するとともに、生成した電源電圧ＶＤＤを、画素アレイ１０における複数の電源線ＰＬに供給するようになっている。

カラム走査部４３は、読出部３０における、データ転送動作の対象となるＡＤ変換部ＡＤＣを決定し、その決定結果に基づいて、制御信号ＳＳＷを生成するように構成される。そして、カラム走査部４３は、生成した制御信号ＳＳＷを、読出部３０の複数のスイッチ部ＳＷに供給するようになっている。

画像処理部４４は、画像信号ＤＡＴＡ０が示す画像に対して、所定の画像処理を行うように構成される。所定の画像処理は、例えば、画像合成処理を含んでいる。画像合成処理では、画像処理部４４は、読出部３０から供給された、ＡＤ変換を行う８つの期間（変換期間Ｔ１〜Ｔ８）において得られた各画素に係る８つのデジタルコードＣＯＤＥ（デジタルコードＣＯＤＥ１〜ＣＯＤＥ８）に基づいて、その画素についての４つの画素値ＶＡＬ１〜ＶＡＬ４を生成し、この４つの画素値ＶＡＬ１〜ＶＡＬ４を合成することにより、その画素の画素値ＶＡＬを生成する。画像処理部４４は、画素アレイ１０に含まれるすべての画素について、この画素値ＶＡＬを生成する。そして、画像処理部４４は、撮像画素Ｐ１に係る画素値ＶＡＬを、画像信号ＤＡＴＡとして出力する。なお、この例では、画像処理部４４は、４つの画素値ＶＡＬ１〜ＶＡＬ４を合成することにより画素値ＶＡＬを生成するようにしたが、これに限定されるものではなく、例えば、４つの画素値ＶＡＬ１〜ＶＡＬ４をそのまま出力してもよい。また、画像処理部４４は、ダミー画素Ｐ２，Ｐ３に係る画素値ＶＡＬ１〜ＶＡＬ４を、画像信号ＤＡＴＡ１として診断処理部４５に供給するようになっている。

診断処理部４５は、アドレス信号ＡＤＲおよび画像信号ＤＡＴＡ１に基づいて、診断処理を行うように構成される。具体的には、診断処理部４５は、画像信号ＤＡＴＡ１に含まれるダミー画素Ｐ３に係る画素値ＶＡＬ１〜ＶＡＬ４に基づいて左端識別情報ＩＮＦＬおよび右端識別情報ＩＮＦＲを求めるとともに、画像信号ＤＡＴＡ１に含まれるダミー画素Ｐ２に係る画素値ＶＡＬに基づいてライン識別情報ＩＮＦを求める。そして、診断処理部４５は、アドレス信号ＡＤＲが示すアドレスとこのライン識別情報ＩＮＦとを比較することにより、撮像装置１が所望の動作を行っているかどうかを診断する。そして、診断処理部４５は、その診断処理の結果（診断結果ＲＥＳ）を出力するようになっている。

次に、撮像装置１の実装例について、いくつか例を挙げて説明する。

図８は、撮像装置１の実装例Ｅ１を表すものである。この実装例Ｅ１では、撮像装置１は、１つの半導体チップ２００に形成されている。画素アレイ１０は、半導体チップ２００の中央付近に配置される。走査部２０Ｌは、画素アレイ１０の左側に配置され、走査部２０Ｒは、画素アレイ１０の右側に配置される。読出部３０およびコントローラ４０のカラム走査部４３は、画素アレイ１０の下側に配置される。画素アレイ１０の上側には、制御部４０Ａが配置される。この制御部４０Ａは、コントローラ４０のうちのカラム走査部４３以外の回路に対応している。

この構成において、制御部４０Ａ内のアドレス生成部４１は、アドレス信号ＡＤＲを走査部２０Ｌ，２０Ｒに供給する。走査部２０Ｌ，２０Ｒは、信号ＳＴＧＬ，ＳＦＤＧ，ＳＲＳＴ，ＳＦＣＧ，ＳＴＧＳ，ＳＳＥＬを画素アレイ１０に供給する。制御部４０Ａ内の電圧生成部４２は、電圧信号ＳＶＲおよび電源電圧ＶＤＤを画素アレイ１０に供給する。画素アレイ１０は、信号ＳＩＧを読出部３０に供給する。読出部３０は、画像信号ＤＡＴＡ０を制御部４０Ａ内の画像処理部４４に供給する。撮像装置１は、診断処理を行うことにより、例えば、各回路の動作の不具合や、半導体チップ２００における各種配線のオープンやショートなどの結線の不具合を検出することができるようになっている。

図９は、撮像装置１の他の実装例Ｅ２を表すものである。この実装例Ｅ２では、撮像装置１は、２つの半導体チップ２０１，２０２に形成されている。

半導体チップ２０１には、この例では画素アレイ１０が形成されている。すなわち、半導体チップ２０１には、複数の撮像画素Ｐ１、複数のダミー画素Ｐ２，Ｐ３、制御線ＴＧＬＬ，ＦＤＧＬ，ＲＳＴＬ，ＦＣＧＬ，ＴＧＳＬ，ＳＥＬＬ、電源線ＰＬ、電圧供給線ＶＬ、および信号線ＳＧＬが形成される。また、半導体チップ２０１には、電極領域２０１Ａ，２０１Ｂ，２０１Ｃが設けられている。電極領域２０１Ａは、半導体チップ２０１の左辺近傍に設けられ、電極領域２０１Ｂは、半導体チップ２０１の右辺近傍に設けられ、電極領域２０１Ｃは、半導体チップ２０１の下辺近傍に設けられている。電極領域２０１Ａには、複数の電極が形成され、これらの複数の電極は、例えばＴＣＶ（Through Chip Via）などのビアを介して画素アレイ１０における制御線ＴＧＬＬ，ＦＤＧＬ，ＲＳＴＬ，ＦＣＧＬ，ＴＧＳＬ，ＳＥＬＬ、電源線ＰＬ、電圧供給線ＶＬに接続されている。電極領域２０１Ｂには、複数の電極が形成され、これらの複数の電極は、例えばＴＣＶなどのビアを介して画素アレイ１０における制御線ＴＧＬＬ，ＦＤＧＬ，ＲＳＴＬ，ＦＣＧＬ，ＴＧＳＬ，ＳＥＬＬ、電源線ＰＬ、電圧供給線ＶＬに接続されている。電極領域２０１Ｃには、複数の電極が形成され、これらの複数の電極は、例えばＴＣＶなどのビアを介して画素アレイ１０における複数の信号線ＳＧＬに接続されている。

半導体チップ２０２には、この例では、走査部２０Ｌ，２０Ｒ、制御部４０Ａ、カラム走査部４３、および読出部３０が形成されている。制御部４０Ａ、カラム走査部４３、および読出部３０は、半導体チップ２０２の中央付近に配置される。走査部２０Ｌは、制御部４０Ａ、カラム走査部４３、および読出部３０の左に配置され、走査部２０Ｒは、制御部４０Ａ、カラム走査部４３、および読出部３０の右側に配置される。また、半導体チップ２０２には、電極領域２０２Ａ，２０２Ｂ，２０２Ｃが設けられている。電極領域２０２Ａは、半導体チップ２０２の左辺近傍に、走査部２０Ｌに隣り合うように設けられ、電極領域２０２Ｂは、半導体チップ２０２の右辺近傍に、走査部２０Ｒに隣り合うように設けられ、電極領域２０２Ｃは、半導体チップ２０２の下辺近傍に、読出部３０に隣り合うように設けられている。電極領域２０２Ａには、複数の電極が形成され、これらの複数の電極は、例えばＴＣＶなどのビアを介して、走査部２０Ｌ、および制御部４０Ａ内の電圧生成部４２に接続されている。電極領域２０２Ｂには、複数の電極が形成され、これらの複数の電極は、例えばＴＣＶなどのビアを介して、走査部２０Ｒ、および制御部４０Ａ内の電圧生成部４２に接続されている。電極領域２０２Ｃには、複数の電極が形成され、これらの複数の電極は、例えばＴＣＶなどのビアを介して読出部３０に接続されている。

この実装例Ｅ２では、半導体チップ２０１および半導体チップ２０２が、互いにはり合わされる。これにより、半導体チップ２０１の電極領域２０１Ａにおける複数の電極が、半導体チップ２０２の電極領域２０２Ａにおける複数の電極に電気的に接続され、半導体チップ２０１の電極領域２０１Ｂにおける複数の電極が、半導体チップ２０２の電極領域２０２Ｂにおける複数の電極に電気的に接続され、半導体チップ２０１の電極領域２０１Ｃにおける複数の電極が、半導体チップ２０２の電極領域２０２Ｃにおける複数の電極に電気的に接続される。

この構成において、半導体チップ２０２の制御部４０Ａ内のアドレス生成部４１は、アドレス信号ＡＤＲを走査部２０Ｌ，２０Ｒに供給する。半導体チップ２０２の走査部２０Ｌ，２０Ｒは、電極領域２０１Ａ，２０２Ａにおける複数の電極、および電極領域２０１Ｂ，２０２Ｂにおける複数の電極を介して、制御線ＴＧＬＬ，ＦＤＧＬ，ＲＳＴＬ，ＦＣＧＬ，ＴＧＳＬ，ＳＥＬＬを、半導体チップ２０１の画素アレイ１０に供給する。半導体チップ２０２の制御部４０Ａ内の電圧生成部４２は、電極領域２０１Ａ，２０２Ａにおける複数の電極、および電極領域２０１Ｂ，２０２Ｂにおける複数の電極を介して、電圧信号ＳＶＲおよび電源電圧ＶＤＤを、半導体チップ２０１の画素アレイ１０に供給する。半導体チップ２０１の画素アレイ１０は、電極領域２０１Ｃにおける複数の電極を介して、信号ＳＩＧを、半導体チップ２０２の読出部３０に供給する。半導体チップ２０２において、読出部３０は、画像信号ＤＡＴＡ０を、制御部４０Ａ内の画像処理部４４に供給する。撮像装置１は、診断処理を行うことにより、例えば、各回路の動作の不具合、半導体チップ２０１，２０２における各種配線のオープンやショートなどの結線の不具合、半導体チップ２０１と半導体チップ２０２との間の結線不良を検出することができるようになっている。

また、このように、半導体チップ２０１に画素アレイ１０を主に配置することにより、画素に特化した半導体製造工程を用いて半導体チップ２０１を製造することができる。つまり、半導体チップ２０１には、画素アレイ１０以外にトランジスタがないので、例えば、１０００度でアニールする工程がある場合でも、画素アレイ１０以外の回路に影響を与えることがない。よって、半導体チップ２０１を製造する際、例えば白点対策の高温プロセスを導入することができ、その結果、撮像装置１における特性を改善することができる。

ここで、フォトダイオードＰＤ１は、本開示における「第１の受光素子」の一具体例に対応する。フォトダイオードＰＤ２は、本開示における「第２の受光素子」の一具体例に対応する。撮像画素Ｐ１の画素回路ＣＫＴは、本開示における「撮像画素回路」の一具体例に対応する。ダミー画素ＰＡの画素回路ＣＫＴは、本開示における「第１のダミー画素回路」の一具体例に対応する。ダミー画素ＰＢの画素回路ＣＫＴは、本開示における「第２のダミー画素回路」の一具体例に対応する。フローティングディフュージョンＦＤは、本開示における「蓄積部」の一具体例に対応する。トランジスタＴＧＬは、本開示における「第１のトランジスタ」の一具体例に対応する。トランジスタＡＭＰ，ＳＥＬは、本開示における「出力部」の一具体例に対応する。トランジスタＲＳＴは、本開示における「第２のトランジスタ」の一具体例に対応する。トランジスタＴＧＳは、本開示における「第３のトランジスタ」の一具体例に対応する。トランジスタＦＣＧは、本開示における「第４のトランジスタ」の一具体例に対応する。トランジスタＦＤＧは、本開示における「第５のトランジスタ」の一具体例に対応する。容量素子ＦＣは、本開示における「容量素子」の一具体例に対応する。電圧供給線ＶＬは、本開示における「電圧供給線」の一具体例に対応する。アドレス生成部４１は、本開示における「アドレス生成部」の一具体例に対応する。走査部２０Ｌ，２０Ｒは、本開示における「駆動制御部」の一具体例に対応する読出部３０、画像処理部４４、および診断処理部４５は、本開示における「診断部」の一具体例に対応する。
［動作および作用］
続いて、本実施の形態の撮像装置１の動作および作用について説明する。

（全体動作概要）
まず、図１を参照して、撮像装置１の全体動作概要を説明する。コントローラ４０のアドレス生成部４１は、画素アレイ１０における駆動対象となる画素ラインＬを決定し、その画素ラインＬに対応するアドレスを示すアドレス信号ＡＤＲを生成する。２つの走査部２０Ｌ，２０Ｒは、コントローラ４０からの指示に基づいて、画素ラインＬ単位で、画素アレイ１０における撮像画素Ｐ１およびダミー画素Ｐ２，Ｐ３を順次駆動する。コントローラ４０の電圧生成部４２は、電圧信号ＳＶＲおよび電源電圧ＶＤＤを生成する。画素アレイ１０における撮像画素Ｐ１およびダミー画素Ｐ２，Ｐ３は、８つの変換期間Ｔ１〜Ｔ８において、８つの画素電圧ＶＰ１〜ＶＰ８を順次出力する。読出部３０のＡＤ変換部ＡＤＣは、これらの８つの画素電圧ＶＰ１〜ＶＰ８に基づいてそれぞれＡＤ変換を行い、８つのデジタルコードＣＯＤＥ（デジタルコードＣＯＤＥ１〜ＣＯＤＥ８）をそれぞれ出力する。コントローラ４０の画像処理部４４は、画像信号ＤＡＴＡ０に含まれる各画素に係る８つのデジタルコードＣＯＤＥ１〜ＣＯＤＥ８に基づいて、その画素についての４つの画素値ＶＡＬ１〜ＶＡＬ４を生成し、この４つの画素値ＶＡＬ１〜ＶＡＬ４を合成することにより、その画素の画素値ＶＡＬを生成し、撮像画素Ｐ１に係る画素値ＶＡＬを、画像信号ＤＡＴＡとして出力する。また、画像処理部４４は、ダミー画素Ｐ２，Ｐ３に係る画素値ＶＡＬ１〜ＶＡＬ４を、画像信号ＤＡＴＡ１として診断処理部４５に供給する。コントローラ４０の診断処理部４５は、アドレス信号ＡＤＲおよび画像信号ＤＡＴＡ１に基づいて診断処理を行い、診断結果ＲＥＳを出力する。

（詳細動作）
撮像装置１において、画素アレイ１０における撮像画素Ｐ１のそれぞれは、受光量に応じて電荷を蓄積し、画素電圧ＶＰを信号ＳＩＧとして出力する。以下に、この動作について詳細に説明する。

図１０は、画素アレイ１０における複数の撮像画素Ｐ１および複数のダミー画素Ｐ２，Ｐ３を走査する動作の一例を表すものである。

撮像装置１は、タイミングｔ０〜ｔ１の期間において、画素アレイ１０における複数の撮像画素Ｐ１および複数のダミー画素Ｐ２，Ｐ３に対して、垂直方向において上から順に蓄積開始駆動Ｄ１を行う。具体的には、走査部２０Ｌ，２０Ｒは、例えば、垂直方向において上から順に、画素ラインＬ単位で、水平期間Ｈ内の所定の期間においてトランジスタＴＧＬ，ＦＤＧ，ＲＳＴ，ＦＣＧ，ＴＧＳをオン状態に設定した後に、これらのトランジスタをオフ状態にする。これにより、複数の撮像画素Ｐ１のそれぞれでは、フローティングディフュージョンＦＤ、容量素子ＦＣ、およびフォトダイオードＰＤ１，ＰＤ２における電圧が電源電圧ＶＤＤに設定された後に、電荷の蓄積が開始され、読出駆動Ｄ２が行われるまでの蓄積期間Ｔ１０において、電荷が蓄積される。また、複数のダミー画素Ｐ２，Ｐ３のそれぞれでは、フローティングディフュージョンＦＤおよび容量素子ＦＣにおける電圧が電源電圧ＶＤＤに設定される。すなわち、電圧供給線ＶＬに印加される電圧信号ＳＶＲの電圧ＶＲは、蓄積開始駆動Ｄ１におけるトランジスタＴＧＬ，ＴＧＳがオン状態になる期間において電源電圧ＶＤＤに設定されるので、フローティングディフュージョンＦＤおよび容量素子ＦＣにおける電圧が電源電圧ＶＤＤに設定される。

そして、撮像装置１は、タイミングｔ１０〜ｔ１１の期間において、複数の撮像画素Ｐ１および複数のダミー画素Ｐ２，Ｐ３に対して、垂直方向において上から順に読出駆動Ｄ２を行う。これにより、複数の撮像画素Ｐ１および複数のダミー画素Ｐ２，Ｐ３のそれぞれは、８つの画素電圧ＶＰ１〜ＶＰ８を順次出力する。読出部３０は、これらの８つの画素電圧ＶＰ１〜ＶＰ８に基づいてそれぞれＡＤ変換を行い、８つのデジタルコードＣＯＤＥ（デジタルコードＣＯＤＥ１〜ＣＯＤＥ８）をそれぞれ出力する。

そして、画像処理部４４は、読出部３０から供給された各画素に係る８つのデジタルコードＣＯＤＥ１〜ＣＯＤＥ８に基づいて、その画素についての４つの画素値ＶＡＬ１〜ＶＡＬ４を生成し、この４つの画素値ＶＡＬ１〜ＶＡＬ４を合成することにより、その画素の画素値ＶＡＬを生成する。

撮像装置１は、このような蓄積開始駆動Ｄ１および読出駆動Ｄ２を繰り返す。具体的には、撮像装置１は、図１０に示したように、タイミングｔ２〜ｔ３の期間において蓄積開始駆動Ｄ１を行い、タイミングｔ１２〜ｔ１３の期間において読出駆動Ｄ２を行う。また、撮像装置１は、タイミングｔ４〜ｔ５の期間において蓄積開始駆動Ｄ１を行い、タイミングｔ１４〜ｔ１５の期間において読出駆動Ｄ２を行う。

（読出駆動Ｄ２について）
次に、読出駆動Ｄ２について、詳細に説明する。以下に、複数の撮像画素Ｐ１のうちのある撮像画素Ｐ１（撮像画素Ｐ１Ａ）に着目し、この撮像画素Ｐ１Ａの動作について詳細に説明する。なお、この例では、撮像画素Ｐ１の動作について説明するが、ダミー画素Ｐ２，Ｐ３の動作についても同様である。

図１１，１２Ａ，１２Ｂは、撮像装置１の一動作例を表すものである。図１１において、（Ａ）は水平同期信号ＸＨＳの波形を示し、（Ｂ）は撮像画素Ｐ１Ａに供給される信号ＳＳＥＬの波形を示し、（Ｃ）は撮像画素Ｐ１Ａに供給される信号ＳＲＳＴの波形を示し、（Ｄ）は撮像画素Ｐ１Ａに供給される信号ＳＦＤＧの波形を示し、（Ｅ）は撮像画素Ｐ１Ａに供給される信号ＳＴＧＬの波形を示し、（Ｆ）は撮像画素Ｐ１Ａに供給される信号ＳＦＣＧの波形を示し、（Ｇ）は撮像画素Ｐ１Ａに供給される信号ＳＴＧＳの波形を示し、（Ｈ）は参照信号ＲＥＦの波形を示し、（Ｉ）は撮像画素Ｐ１Ａから出力される信号ＳＩＧの波形を示し、（Ｊ）は撮像画素Ｐ１Ａに接続されたＡＤ変換部ＡＤＣにおけるカウンタ３７の動作を示す。図１２Ａは、図１１に示した動作のうちの前半の動作を示し、図１２Ｂは、図１１に示した動作のうちの後半の動作を示す。図１１（Ｈ），（Ｉ）、図１２Ａ（Ｈ），（Ｉ）、および図１２Ｂ（Ｈ），（Ｉ）では、各信号の波形を同じ電圧軸で示している。図１１（Ｈ）、図１２Ａ（Ｈ）、および図１２Ｂ（Ｈ）の参照信号ＲＥＦは、コンパレータ３６の正入力端子における波形を示し、図１１（Ｉ）、図１２Ａ（Ｉ）、および図１２Ｂ（Ｉ）の信号ＳＩＧは、コンパレータ３６の負入力端子における波形を示している。また、図１１（Ｊ）、図１２Ａ（Ｊ）、図１２Ｂ（Ｊ）において、斜線は、カウンタ３７がカウント動作を行っていることを示している。

図１２Ａ〜１２Ｃは、撮像画素Ｐ１Ａの状態を表すものである。この図１２Ａ〜１２Ｃでは、トランジスタＴＧＬ，ＲＳＴ，ＦＤＧ，ＴＧＳ，ＦＣＧ，ＳＥＬを、そのトランジスタの動作状態に応じたスイッチを用いてそれぞれ示している。

撮像装置１では、ある水平期間Ｈにおいて、まず、走査部２０Ｌ，２０Ｒは、信号ＳＳＥＬを用いて、撮像画素Ｐ１Ａを含む画素ラインＬを選択し、撮像画素Ｐ１Ａを、その撮像画素Ｐ１Ａに対応する信号線ＳＧＬに電気的に接続させる。そして、走査部２０Ｌ，２０Ｒは、信号ＳＲＳＴ，ＳＦＤＧ，ＳＴＧＬ，ＳＦＣＧ，ＳＴＧＳを用いて撮像画素Ｐ１Ａの動作を制御し、撮像画素Ｐ１Ａは、８つの変換期間Ｔ１〜Ｔ８において、８つの画素電圧ＶＰ１〜ＶＰ８を順次出力する。そして、読出部３０のＡＤ変換部ＡＤＣは、これらの８つの画素電圧ＶＰ１〜ＶＰ８に基づいてそれぞれＡＤ変換を行い、８つのデジタルコードＣＯＤＥ１〜ＣＯＤＥ８を出力する。以下にこの動作について詳細に説明する。

まず、タイミングｔ１において、水平期間Ｈが開始すると、走査部２０Ｌ，２０Ｒは、タイミングｔ２において、信号ＳＳＥＬの電圧を低レベルから高レベルに変化させる（図１２Ａ（Ｂ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＳＥＬがオン状態になり、撮像画素Ｐ１Ａが信号線ＳＧＬと電気的に接続される。

タイミングｔ１１までの期間において、走査部２０Ｌ，２０Ｒは、信号ＳＲＳＴ，ＳＦＤＧをともに高レベルにする（図１２Ａ（Ｃ），（Ｄ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＲＳＴ，ＦＤＧがともにオン状態になり、フローティングディフュージョンＦＤの電圧が電源電圧ＶＤＤに設定され、フローティングディフュージョンＦＤがリセットされる。

（タイミングｔ１１〜ｔ２１の動作）
次に、タイミングｔ１１において、走査部２０Ｌ，２０Ｒは、信号ＳＦＤＧの電圧を高レベルから低レベルに変化させる（図１２Ａ（Ｄ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＦＤＧがオフ状態になる。次に、タイミングｔ１２において、走査部２０Ｌ，２０Ｒは、信号ＳＲＳＴの電圧を高レベルから低レベルに変化させる（図１２Ａ（Ｃ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＲＳＴがオフ状態になる。次に、タイミングｔ１３において、走査部２０Ｌ，２０Ｒは、信号ＳＦＤＧの電圧を低レベルから高レベルに変化させる（図１２Ａ（Ｄ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＦＤＧがオン状態になる。また、コンパレータ３６は、タイミングｔ１３〜ｔ１４までの期間において、容量素子３３，３４の電圧を設定するゼロ調整を行う。

次に、タイミングｔ１４において、コンパレータ３６は、ゼロ調整を終了する。そして、このタイミングｔ１４において、参照信号生成部３２は、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させる（図１２Ａ（Ｈ））。

これにより、撮像画素Ｐ１Ａでは、図１３Ａに示したように、トランジスタＦＤＧ，ＳＥＬはオン状態になり、その他のトランジスタは全てオフ状態になる。トランジスタＦＤＧがオン状態であるので、フローティングディフュージョンＦＤおよびトランジスタＦＤＧが合成容量を構成する。この合成容量は、撮像画素Ｐ１Ａにおいて電荷を電圧へ変換する変換容量として機能する。撮像画素Ｐ１Ａでは、このように、トランジスタＦＤＧがオン状態であるので、撮像画素Ｐ１Ａにおける変換容量の容量値が大きいため、電荷から電圧への変換効率が低い。この変換容量は、タイミングｔ１２までの期間においてフローティングディフュージョンＦＤがリセットされたときの電荷を保持している。撮像画素Ｐ１Ａは、このときのフローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰ（画素電圧ＶＰ１）を出力する。

次に、タイミングｔ１５〜ｔ１７の期間（変換期間Ｔ１）において、ＡＤ変換部ＡＤＣは、この画素電圧ＶＰ１に基づいてＡＤ変換を行う。具体的には、タイミングｔ１５において、読出制御部３１は、クロック信号ＣＬＫの生成を開始し、これと同時に、参照信号生成部３２は、参照信号ＲＥＦの電圧を、電圧Ｖ１から所定の変化度合いで低下させ始める（図１２Ａ（Ｈ））。これに応じて、ＡＤ変換部ＡＤＣのカウンタ３７は、カウント動作を開始する（図１２Ａ（Ｊ））。

そして、タイミングｔ１６において、参照信号ＲＥＦの電圧が信号ＳＩＧの電圧（画素電圧ＶＰ１）を下回る（図１２Ａ（Ｈ），（Ｉ））。これに応じて、ＡＤ変換部ＡＤＣのコンパレータ３６は、信号ＣＭＰの電圧を変化させ、その結果、カウンタ３７は、カウント動作を停止する（図１２Ａ（Ｊ））。カウント動作が停止したときのカウンタ３７のカウント値ＣＮＴは、画素電圧ＶＰ１に対応している。ＡＤ変換部ＡＤＣは、このようにして、画素電圧ＶＰ１に基づいてＡＤ変換を行い、ＡＤ変換部ＡＤＣのラッチ３８は、カウンタ３７のカウント値ＣＮＴを、デジタルコードＣＯＤＥ１として出力する（図１２Ａ（Ｊ））。

そして、タイミングｔ１７において、読出制御部３１は、変換期間Ｔ１の終了に伴い、クロック信号ＣＬＫの生成を停止し、参照信号生成部３２は、参照信号ＲＥＦの電圧の変化を停止させ（図１２Ａ（Ｈ））、カウンタ３７は、カウント値ＣＮＴをリセットする。

（タイミングｔ２１〜ｔ３１の動作）
次に、タイミングｔ２１において、走査部２０Ｌ，２０Ｒは、信号ＳＦＤＧの電圧を高レベルから低レベルに変化させる（図１２Ａ（Ｄ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＦＤＧがオフ状態になる。また、コンパレータ３６は、タイミングｔ２１〜ｔ２２までの期間において、容量素子３３，３４の電圧を設定するゼロ調整を行う。

次に、タイミングｔ２２において、コンパレータ３６は、ゼロ調整を終了する。そして、このタイミングｔ２２において、参照信号生成部３２は、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させる（図１２Ａ（Ｈ））。

これにより、撮像画素Ｐ１Ａでは、図１３Ｂに示したように、トランジスタＳＥＬはオン状態になり、その他のトランジスタは全てオフ状態になる。撮像画素Ｐ１Ａでは、このように、トランジスタＦＤＧがオフ状態であるので、撮像画素Ｐ１Ａにおける変換容量の容量値が小さいため、電荷から電圧への変換効率が高い。この変換容量は、タイミングｔ１２までの期間においてフローティングディフュージョンＦＤがリセットされたときの電荷を保持している。撮像画素Ｐ１Ａは、このときのフローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰ（画素電圧ＶＰ２）を出力する。

次に、タイミングｔ２３〜ｔ２５の期間（変換期間Ｔ２）において、ＡＤ変換部ＡＤＣは、この画素電圧ＶＰ２に基づいてＡＤ変換を行う。この動作は、変換期間Ｔ１における動作と同様である。ＡＤ変換部ＡＤＣは、画素電圧ＶＰ２に基づいてＡＤ変換を行い、ＡＤ変換部ＡＤＣのラッチ３８は、カウンタ３７のカウント値ＣＮＴを、デジタルコードＣＯＤＥ２として出力する（図１２Ａ（Ｊ））。

（タイミングｔ３１〜ｔ４１の動作）
次に、タイミングｔ３１において、走査部２０Ｌ，２０Ｒは、信号ＳＴＧＬの電圧を低レベルから高レベルに変化させる（図１２Ａ（Ｅ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＴＧＬがオン状態になる。これにより、フォトダイオードＰＤ１で発生した電荷がフローティングディフュージョンＦＤに転送される。また、このタイミングｔ３１において、参照信号生成部３２は、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させる（図１２Ａ（Ｈ））。

次に、タイミングｔ３２において、走査部２０Ｌ，２０Ｒは、信号ＳＴＧＬの電圧を高レベルから低レベルに変化させる（図１２Ａ（Ｅ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＴＧＬがオフ状態になる。

これにより、撮像画素Ｐ１Ａでは、図１３Ｂに示したように、トランジスタＦＤＧがオフ状態であるので、撮像画素Ｐ１Ａにおける変換容量の容量値が小さいので、電荷から電圧への変換効率が高い。この変換容量は、タイミングｔ３１〜ｔ３２においてフォトダイオードＰＤ１から転送された電荷を保持している。撮像画素Ｐ１Ａは、このときのフローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰ（画素電圧ＶＰ３）を出力する。

次に、タイミングｔ３３〜ｔ３５の期間（変換期間Ｔ３）において、ＡＤ変換部ＡＤＣは、この画素電圧ＶＰ３に基づいてＡＤ変換を行う。この動作は、変換期間Ｔ１における動作と同様である。ＡＤ変換部ＡＤＣは、画素電圧ＶＰ３に基づいてＡＤ変換を行い、ＡＤ変換部ＡＤＣのラッチ３８は、カウンタ３７のカウント値ＣＮＴを、デジタルコードＣＯＤＥ３として出力する（図１２Ａ（Ｊ））。このデジタルコードＣＯＤＥ３は、同じく変換効率が高い時（変換期間Ｔ２）に得られたデジタルコードＣＯＤＥ２に対応している。

（タイミングｔ４１〜ｔ５１の動作）
次に、タイミングｔ４１において、走査部２０Ｌ，２０Ｒは、信号ＳＦＤＧの電圧を低レベルから高レベルに変化させるとともに信号ＳＴＧＬの電圧を低レベルから高レベルに変化させる（図１２Ａ（Ｄ），（Ｅ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＦＤＧ，ＴＧＬがともにオン状態になる。また、このタイミングｔ４１において、参照信号生成部３２は、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させる（図１２Ａ（Ｈ））。次に、走査部２０Ｌ，２０Ｒは、タイミングｔ４２において、信号ＳＴＧＬの電圧を高レベルから低レベルに変化させる（図１２Ａ（Ｅ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＴＧＬがオフ状態になる。

これにより、撮像画素Ｐ１Ａでは、図１３Ａに示したように、トランジスタＦＤＧがオン状態であるので、フローティングディフュージョンＦＤおよびトランジスタＦＤＧが合成容量（変換容量）を構成する。よって、撮像画素Ｐ１Ａにおける変換容量の容量値が大きいので、電荷から電圧への変換効率が低い。この変換容量は、タイミングｔ３１〜ｔ３２，ｔ４１〜ｔ４２においてフォトダイオードＰＤ１から転送された電荷を保持している。撮像画素Ｐ１Ａは、このときのフローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰ（画素電圧ＶＰ４）を出力する。

次に、タイミングｔ４３〜ｔ４５の期間（変換期間Ｔ４）において、ＡＤ変換部ＡＤＣは、この画素電圧ＶＰ４に基づいてＡＤ変換を行う。この動作は、変換期間Ｔ１における動作と同様である。ＡＤ変換部ＡＤＣは、画素電圧ＶＰ４に基づいてＡＤ変換を行い、ＡＤ変換部ＡＤＣのラッチ３８は、カウンタ３７のカウント値ＣＮＴを、デジタルコードＣＯＤＥ４として出力する（図１２Ａ（Ｊ））。このデジタルコードＣＯＤＥ４は、同じく変換効率が低い時（変換期間Ｔ１）に得られたデジタルコードＣＯＤＥ１に対応している。

（タイミングｔ５１〜ｔ６１の動作）
次に、タイミングｔ５１において、走査部２０Ｌ，２０Ｒは、信号ＳＲＳＴの電圧を低レベルから高レベルに変化させる（図１２Ｂ（Ｃ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＲＳＴがオン状態になる。トランジスタＦＤＧはオン状態であるので、これにより、フローティングディフュージョンＦＤの電圧が電源電圧ＶＤＤに設定され、フローティングディフュージョンＦＤがリセットされる。次に、タイミングｔ５２において、走査部２０Ｌ，２０Ｒは、信号ＳＲＳＴの電圧を高レベルから低レベルに変化させる（図１２Ｂ（Ｃ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＲＳＴがオフ状態になる。また、このタイミングｔ５２において、参照信号生成部３２は、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させる（図１２Ｂ（Ｈ））。

次に、タイミングｔ５３において、走査部２０Ｌ，２０Ｒは、信号ＳＦＣＧの電圧を低レベルから高レベルに変化させる（図１２Ｂ（Ｆ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＦＣＧがオン状態になる。また、コンパレータ３６は、タイミングｔ５３〜ｔ５４までの期間において、容量素子３３，３４の電圧を設定するゼロ調整を行う。

次に、タイミングｔ５４において、コンパレータ３６は、ゼロ調整を終了する。また、このタイミングｔ５４において、参照信号生成部３２は、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させる（図１２Ａ（Ｈ））。

これにより、撮像画素Ｐ１Ａでは、図１３Ｃに示したように、トランジスタＦＤＧ，ＦＣＧ，ＳＥＬはオン状態になり、その他のトランジスタは全てオフ状態になる。トランジスタＦＤＧ，ＦＣＧがともにオン状態であるので、フローティングディフュージョンＦＤ、トランジスタＦＤＧ，ＦＣＧ、および容量素子ＦＣが合成容量（変換容量）を構成する。この変換容量は、タイミングｔ５３より前にフォトダイオードＰＤ２で発生し、トランジスタＴＧＳを介して容量素子ＦＣに供給され蓄積されていた電荷を保持している。撮像画素Ｐ１Ａは、このときのフローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰ（画素電圧ＶＰ５）を出力する。

次に、タイミングｔ５５〜ｔ５７の期間（変換期間Ｔ５）において、ＡＤ変換部ＡＤＣは、この画素電圧ＶＰ５に基づいてＡＤ変換を行う。この動作は、変換期間Ｔ１における動作と同様である。ＡＤ変換部ＡＤＣは、画素電圧ＶＰ５に基づいてＡＤ変換を行い、ＡＤ変換部ＡＤＣのラッチ３８は、カウンタ３７のカウント値ＣＮＴを、デジタルコードＣＯＤＥ５として出力する（図１２Ｂ（Ｊ））。

（タイミングｔ６１〜ｔ７１の動作）
次に、タイミングｔ６１において、走査部２０Ｌ，２０Ｒは、信号ＳＴＧＳの電圧を低レベルから高レベルに変化させる（図１２Ｂ（Ｇ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＴＧＳがオン状態になる。これにより、フォトダイオードＰＤ２で発生した電荷がフローティングディフュージョンＦＤおよび容量素子ＦＣに転送される。また、このタイミングｔ６１において、参照信号生成部３２は、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させる（図１２Ｂ（Ｈ））。

次に、タイミングｔ６２において、走査部２０Ｌ，２０Ｒは、信号ＳＴＧＳの電圧を高レベルから低レベルに変化させる（図１２Ｂ（Ｇ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＴＧＳがオフ状態になる。

これにより、撮像画素Ｐ１Ａでは、図１３Ｃに示したように、トランジスタＦＤＧ，ＦＣＧがともにオン状態であるので、フローティングディフュージョンＦＤ、トランジスタＦＤＧ，ＦＣＧ、および容量素子ＦＣが合成容量（変換容量）を構成する。この変換容量は、タイミングｔ５３より前にフォトダイオードＰＤ２で発生し、トランジスタＴＧＳを介して容量素子ＦＣに供給され蓄積されていた電荷に加え、タイミングｔ６１〜ｔ６２においてフォトダイオードＰＤ２から転送された電荷を保持している。撮像画素Ｐ１Ａは、このときのフローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰ（画素電圧ＶＰ６）を出力する。

次に、タイミングｔ６３〜ｔ６５の期間（変換期間Ｔ６）において、ＡＤ変換部ＡＤＣは、この画素電圧ＶＰ６に基づいてＡＤ変換を行う。この動作は、変換期間Ｔ１における動作と同様である。ＡＤ変換部ＡＤＣは、画素電圧ＶＰ６に基づいてＡＤ変換を行い、ＡＤ変換部ＡＤＣのラッチ３８は、カウンタ３７のカウント値ＣＮＴを、デジタルコードＣＯＤＥ６として出力する（図１２Ｂ（Ｊ））。このデジタルコードＣＯＤＥ６は、フローティングディフュージョンＦＤ、トランジスタＦＤＧ，ＦＣＧ、および容量素子ＦＣが合成容量を構成するときに得られたデジタルコードＣＯＤＥ５に対応している。

（タイミングｔ７１〜ｔ８１の動作）
次に、コンパレータ３６は、タイミングｔ７１〜ｔ７２までの期間において、容量素子３３，３４の電圧を設定するゼロ調整を行う。

次に、タイミングｔ７２において、コンパレータ３６は、ゼロ調整を終了する。また、このタイミングｔ７２において、参照信号生成部３２は、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させる（図１２Ｂ（Ｈ））。

これにより、撮像画素Ｐ１Ａでは、図１３Ｃに示したように、トランジスタＦＤＧ，ＦＣＧがともにオン状態であるので、フローティングディフュージョンＦＤ、トランジスタＦＤＧ，ＦＣＧ、および容量素子ＦＣが合成容量（変換容量）を構成する。この変換容量は、タイミングｔ５３より前にフォトダイオードＰＤ２で発生し、トランジスタＴＧＳを介して容量素子ＦＣに供給され蓄積されていた電荷に加え、タイミングｔ６１〜ｔ６２においてフォトダイオードＰＤ２から転送された電荷を保持している。撮像画素Ｐ１Ａは、このときのフローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰ（画素電圧ＶＰ７）を出力する。

次に、タイミングｔ７３〜ｔ７５の期間（変換期間Ｔ７）において、ＡＤ変換部ＡＤＣは、この画素電圧ＶＰ７に基づいてＡＤ変換を行う。この動作は、変換期間Ｔ１における動作と同様である。ＡＤ変換部ＡＤＣは、画素電圧ＶＰ７に基づいてＡＤ変換を行い、ＡＤ変換部ＡＤＣのラッチ３８は、カウンタ３７のカウント値ＣＮＴを、デジタルコードＣＯＤＥ７として出力する（図１２Ｂ（Ｊ））。

（タイミングｔ８１〜ｔ７の動作）
次に、タイミングｔ８１において、走査部２０Ｌ，２０Ｒは、信号ＳＲＳＴの電圧を低レベルから高レベルに変化させる（図１２Ｂ（Ｃ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＲＳＴがオン状態になる。トランジスタＦＤＧ，ＦＣＧはオン状態であるので、フローティングディフュージョンＦＤの電圧および容量素子ＦＣの電圧が電源電圧ＶＤＤに設定され、フローティングディフュージョンＦＤおよび容量素子ＦＣがリセットされる。

次に、タイミングｔ８２において、走査部２０Ｌ，２０Ｒは、信号ＳＦＣＧの電圧を高レベルから低レベルに変化させる（図１２Ｂ（Ｆ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＦＣＧがオフ状態になる。

次に、タイミングｔ８３において、走査部２０Ｌ，２０Ｒは、信号ＳＲＳＴの電圧を高レベルから低レベルに変化させる（図１２Ｂ（Ｃ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＲＳＴがオフ状態になる。

次に、タイミングｔ８４において、走査部２０Ｌ，２０Ｒは、信号ＳＦＣＧの電圧を低レベルから高レベルに変化させる（図１２Ｂ（Ｆ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＦＣＧがオン状態になる。また、このタイミングｔ８４において、参照信号生成部３２は、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させる（図１２Ｂ（Ｈ））。

これにより、撮像画素Ｐ１Ａでは、図１３Ｃに示したように、トランジスタＦＤＧ，ＦＣＧがともにオン状態であるので、フローティングディフュージョンＦＤ、トランジスタＦＤＧ，ＦＣＧ、および容量素子ＦＣが合成容量（変換容量）を構成する。この変換容量は、タイミングｔ８１〜ｔ８２においてフローティングディフュージョンＦＤおよび容量素子ＦＣがリセットされたときの電荷を保持している。撮像画素Ｐ１Ａは、このときのフローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰ（画素電圧ＶＰ８）を出力する。

次に、タイミングｔ８５〜ｔ８７の期間（変換期間Ｔ８）において、ＡＤ変換部ＡＤＣは、この画素電圧ＶＰ８に基づいてＡＤ変換を行う。この動作は、変換期間Ｔ１における動作と同様である。ＡＤ変換部ＡＤＣは、画素電圧ＶＰ８に基づいてＡＤ変換を行い、ＡＤ変換部ＡＤＣのラッチ３８は、カウンタ３７のカウント値ＣＮＴを、デジタルコードＣＯＤＥ８として出力する（図１２Ｂ（Ｊ））。このデジタルコードＣＯＤＥ８は、フローティングディフュージョンＦＤ、トランジスタＦＤＧ，ＦＣＧ、および容量素子ＦＣが合成容量を構成するときに得られたデジタルコードＣＯＤＥ７に対応している。

次に、タイミングｔ７において、走査部２０Ｌ，２０Ｒは、信号ＳＦＤＧの電圧を高レベルから低レベルに変化させるとともに、信号ＳＦＣＧの電圧を高レベルから低レベルに変化させる（図１２Ｂ（Ｄ），（Ｆ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＦＤＧ，ＦＣＧがオフ状態になる。

そして、タイミングｔ８において、走査部２０Ｌ，２０Ｒは、信号ＳＳＥＬの電圧を高レベルから低レベルに変化させる（図１２Ｂ（Ｂ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＳＥＬがオフ状態になり、撮像画素Ｐ１Ａが信号線ＳＧＬから電気的に切り離される。

次に、画像処理部４４における画像合成処理について説明する。画像処理部４４は、読出部３０から供給された各画素に係る８つのデジタルコードＣＯＤＥ１〜ＣＯＤＥ８に基づいて、その画素についての４つの画素値ＶＡＬ１〜ＶＡＬ４を生成し、この４つの画素値ＶＡＬ１〜ＶＡＬ４を合成することにより、その画素の画素値ＶＡＬを生成する。

図１４は、画像合成処理を模式的に表すものである。図１４（Ａ）〜（Ｇ）に示した波形は、図１１（Ａ）〜（Ｇ）に示した波形と同様である。読出部３０は、図１１，１２Ａ，１２Ｂを用いて説明したように、タイミングｔ１１〜ｔ２１の期間、タイミングｔ２１〜ｔ３１の期間、タイミングｔ３１〜ｔ４１の期間、タイミングｔ４１〜ｔ５１の期間、タイミングｔ５１〜ｔ６１の期間、タイミングｔ６１〜ｔ７１の期間、タイミングｔ７１〜ｔ８１の期間、およびタイミングｔ８１〜ｔ７の期間における動作に基づいて、デジタルコードＣＯＤＥ１〜ＣＯＤＥ８をそれぞれ生成する。

画像処理部４４は、デジタルコードＣＯＤＥ２およびデジタルコードＣＯＤＥ３に基づいて、画素値ＶＡＬ１を生成する。具体的には、画像処理部４４は、デジタルコードＣＯＤＥ３からデジタルコードＣＯＤＥ２を減算（ＣＯＤＥ３−ＣＯＤＥ２）することにより、画素値ＶＡＬ１を算出する。すなわち、撮像装置１は、いわゆる相関２重サンプリング（ＣＤＳ；Correlated double sampling）の原理を利用し、Ｐ相（Pre-Charge相）データに対応するデジタルコードＣＯＤＥ２、およびＤ相（Data相）データに対応するデジタルコードＣＯＤＥ３を用いて、画素値ＶＡＬ１を算出する。撮像装置１では、このような相関２重サンプリングを行うようにしたので、画素値ＶＡＬ１に含まれるノイズ成分を取り除くことができ、その結果、撮像画像の画質を高めることができる。

同様に、画像処理部４４は、デジタルコードＣＯＤＥ１およびデジタルコードＣＯＤＥ４に基づいて、画素値ＶＡＬ２を生成する。具体的には、画像処理部４４は、デジタルコードＣＯＤＥ４からデジタルコードＣＯＤＥ１を減算（ＣＯＤＥ４−ＣＯＤＥ１）することにより、画素値ＶＡＬ２を算出する。すなわち、撮像装置１は、相関２重サンプリングの原理を利用し、Ｐ相データに対応するデジタルコードＣＯＤＥ１、およびＤ相データに対応するデジタルコードＣＯＤＥ４を用いて、画素値ＶＡＬ２を算出する。

同様に、画像処理部４４は、デジタルコードＣＯＤＥ５およびデジタルコードＣＯＤＥ６に基づいて、画素値ＶＡＬ３を生成する。具体的には、画像処理部４４は、デジタルコードＣＯＤＥ６からデジタルコードＣＯＤＥ５を減算（ＣＯＤＥ６−ＣＯＤＥ５）することにより、画素値ＶＡＬ３を算出する。すなわち、撮像装置１は、相関２重サンプリングの原理を利用し、Ｐ相データに対応するデジタルコードＣＯＤＥ５、およびＤ相データに対応するデジタルコードＣＯＤＥ６を用いて、画素値ＶＡＬ３を算出する。

そして、画像処理部４４は、デジタルコードＣＯＤＥ７およびデジタルコードＣＯＤＥ８に基づいて、画素値ＶＡＬ４を生成する。具体的には、画像処理部４４はデジタルコードＣＯＤＥ７からデジタルコードＣＯＤＥ８を減算（ＣＯＤＥ７−ＣＯＤＥ８）することにより、画素値ＶＡＬ４を算出する。すなわち、撮像装置１は、いわゆる２重データサンプリング（ＤＤＳ；Double Data Sampling）の原理を利用し、フローティングディフュージョンＦＤおよび容量素子ＦＣをリセットする前のデジタルコードＣＯＤＥ７、およびフローティングディフュージョンＦＤおよび容量素子ＦＣをリセットした後のデジタルコードＣＯＤＥ８を用いて、画素値ＶＡＬ４を算出する。

そして、画像処理部４４は、４つの画素値ＶＡＬ１〜ＶＡＬ４を合成することにより、その画素の画素値ＶＡＬを生成する。画像処理部４４は、画素アレイ１０における全ての画素について、この画素値ＶＡＬを生成する。そして、画像処理部４４は、撮像画素Ｐ１に係る画素値ＶＡＬを、画像信号ＤＡＴＡとして出力する。

（診断処理について）
次に、撮像装置１における診断処理について詳細に説明する。

図１５は、撮像装置１における診断処理の全体動作例を模式的に表すものである。この診断処理は、撮像画素領域Ｒ１の撮像画素Ｐ１を用いた通常の撮像動作と並行して行われる。読出部３０、画像処理部４４、および診断処理部４５は、診断部４９を構成する。

まず、コントローラ４０のアドレス生成部４１は、画素アレイ１０における駆動対象となる画素ラインＬを決定し、その画素ラインＬに対応するアドレスを示すアドレス信号ＡＤＲを生成する。そして、アドレス生成部４１は、このアドレス信号ＡＤＲを走査部２０Ｌ，２０Ｒに供給する。

２つの走査部２０Ｌ，２０Ｒは、コントローラ４０からの指示に基づいて、アドレス信号ＡＤＲが示すアドレスに対応する画素ラインＬに属する撮像画素Ｐ１およびダミー画素Ｐ２，Ｐ３を駆動する。

画素アレイ１０の、ダミー画素領域Ｒ２１における１１個のダミー画素Ｐ２、ダミー画素領域Ｒ２２における１１個のダミー画素Ｐ２、ダミー画素領域Ｒ３１における２個のダミー画素Ｐ３、およびダミー画素領域Ｒ３２における２個のダミー画素Ｐ３は、８つの変換期間Ｔ１〜Ｔ８において、８つの画素電圧ＶＰ１〜ＶＰ８を順次、信号ＳＩＧとして出力する。読出部３０のＡＤ変換部ＡＤＣは、これらの８つの画素電圧ＶＰ１〜ＶＰ８に基づいてそれぞれＡＤ変換を行い、８つのデジタルコードＣＯＤＥ（デジタルコードＣＯＤＥ１〜ＣＯＤＥ８）をそれぞれ出力する。コントローラ４０の画像処理部４４は、画像信号ＤＡＴＡ０に含まれる各画素の８つのデジタルコードＣＯＤＥ１〜ＣＯＤＥ８に基づいて４つの画素値ＶＡＬ１〜ＶＡＬ４を生成する。そして、画像処理部４４は、ダミー画素Ｐ２，Ｐ３に係る画素値ＶＡＬ１〜ＶＡＬ４を、画像信号ＤＡＴＡ１として診断処理部４５に供給する。

ダミー画素Ｐ２，Ｐ３のそれぞれは、ダミー画素ＰＡ（図４Ａ）またはダミー画素ＰＢ（図４Ｂ）である。ダミー画素ＰＡでは、図４Ａに示したように、トランジスタＴＧＬのドレインおよびソースが互いに接続されるとともに、トランジスタＴＧＳのドレインおよびソースが互いに接続される。よって、読出駆動Ｄ２において、例えば、図１２Ａに示した、ダミー画素ＰＡが出力する画素電圧ＶＰ２および画素電圧ＶＰ３は殆ど同じである。すなわち、タイミングｔ３１〜ｔ３２の期間において、トランジスタＴＧＬをオン状態にしているが、このトランジスタＴＧＬのドレインおよびソースは互いに接続されているので、ダミー画素ＰＡは、画素電圧ＶＰを維持する。同様に、図１２Ａに示した画素電圧ＶＰ１と画素電圧ＶＰ４とは殆ど同じであり、図１２Ｂに示した画素電圧ＶＰ５，ＶＰ６は殆ど同じである。すなわち、ダミー画素ＰＡは、受光量が０（ゼロ）である撮像画素Ｐ１と同様の動作を行う。よって、読出部３０のＡＤ変換部ＡＤＣおよび画像処理部４４は、ダミー画素ＰＡから供給された８つの画素電圧ＶＰ１〜ＶＰ８に基づいて、小さい値を有する画素値ＶＡＬ１〜ＶＡＬ４を生成する。

また、ダミー画素ＰＢでは、図４Ｂに示したように、トランジスタＴＧＬのソースが電圧供給線ＶＬに接続されるとともに、トランジスタＴＧＳのソースが電圧供給線ＶＬに接続される。これにより、読出駆動Ｄ２において、トランジスタＴＧＬがオン状態になると、フローティングディフュージョンＦＤの電圧は電圧ＶＲに設定され、トランジスタＴＧＳがオン状態になると、フローティングディフュージョンＦＤの電圧は電圧ＶＲに設定される。すなわち、ダミー画素ＰＢは、受光量が多い撮像画素Ｐ１と同様の動作を行う。よって、読出部３０のＡＤ変換部ＡＤＣおよび画像処理部４４は、ダミー画素ＰＡから供給された８つの画素電圧ＶＰ１〜ＶＰ８に基づいて、大きい値を有する画素値ＶＡＬ１〜ＶＡＬ４を生成する。

コントローラ４０の診断処理部４５は、画像処理部４４から供給されたダミー画素Ｐ３に係る画素値ＶＡＬ１〜ＶＡＬ４に基づいて左端識別情報ＩＮＦＬおよび右端識別情報ＩＮＦＲを求める。また、診断処理部４５は、画像処理部４４から供給されたダミー画素Ｐ２に係る画素値ＶＡＬ１〜ＶＡＬ４に基づいてライン識別情報ＩＮＦを求め、アドレス信号ＡＤＲが示すアドレスと、このライン識別情報ＩＮＦとを比較することにより、撮像装置１が所望の動作を行っているかどうかを診断する。

具体的には、診断処理部４５は、ダミー画素領域Ｒ２１における１１個のダミー画素Ｐ２に係る画素値ＶＡＬ１〜ＶＡＬ４のそれぞれに対してしきい値ＴＨを用いて２値化処理を行う。ダミー画素ＰＡに係る画素値ＶＡＬ１〜ＶＡＬ４は、小さい値であるので、この２値化処理により“０”になり、一方、ダミー画素ＰＢに係る画素値ＶＡＬ１〜ＶＡＬ４は、大きい値であるので、この２値化処理により“１”になる。これにより、診断処理部４５は、１１ビットの２進数を得る。この１１ビットの２進数は、図５に示したライン識別情報ＩＮＦである。そして、診断処理部４５は、アドレス信号ＡＤＲが示すアドレスと、このライン識別情報ＩＮＦとを比較することにより、撮像装置１が所望の動作を行っているかどうかを診断する。すなわち、アドレス信号ＡＤＲが示すアドレスは、例えば、アドレス信号ＡＤＲが０番目の画素ラインＬ［０］を示す場合には“０００００００００００”であり、アドレス信号ＡＤＲが１番目の画素ラインＬ［１］を示す場合には“００００００００００１”であり、アドレス信号ＡＤＲが２番目の画素ラインＬ［２］を示す場合には“０００００００００１０”である。よって、診断処理部４５は、アドレス信号ＡＤＲが示すアドレスと、このライン識別情報ＩＮＦとを比較することにより、撮像装置１が所望の動作を行っているかどうかを診断することができる。

ダミー画素領域Ｒ２２についても同様である。すなわち、診断処理部４５は、ダミー画素領域Ｒ２２における１１個のダミー画素Ｐ２に係る画素値ＶＡＬ１〜ＶＡＬ４のそれぞれに対して２値化処理を行うことによりライン識別情報ＩＮＦを求める。そして、診断処理部４５は、アドレス信号ＡＤＲが示すアドレスと、このライン識別情報ＩＮＦとを比較することにより、撮像装置１が所望の動作を行っているかどうかを診断する。

例えば、診断処理部４５は、ダミー画素領域Ｒ２１に係る画素値ＶＡＬ１〜ＶＡＬ４から取得したライン識別情報ＩＮＦと、アドレス信号ＡＤＲが示すアドレスとが互いに一致するとともに、ダミー画素領域Ｒ２２に係る画素値ＶＡＬ１〜ＶＡＬ４から取得したライン識別情報ＩＮＦと、アドレス信号ＡＤＲが示すアドレスとが互いに一致する場合には、撮像装置１が所望の動作を行っていると判断する。

また、例えば、診断処理部４５は、ダミー画素領域Ｒ２１に係る画素値ＶＡＬ１〜ＶＡＬ４から取得したライン識別情報ＩＮＦと、アドレス信号ＡＤＲが示すアドレスとが互いに一致しない場合や、ダミー画素領域Ｒ２２に係る画素値ＶＡＬ１〜ＶＡＬ４から取得したライン識別情報ＩＮＦと、アドレス信号ＡＤＲが示すアドレスとが互いに一致しない場合には、撮像装置１に不具合があると判断する。

ダミー画素領域Ｒ２１に係る画素値ＶＡＬ１〜ＶＡＬ４から取得したライン識別情報ＩＮＦと、アドレス信号ＡＤＲが示すアドレスとが互いに一致しない場合の原因は、例えば、アドレス生成部４１と走査部２０Ｌとの間の結線の不具合、走査部２０Ｌの不具合、走査部２０Ｌとダミー画素領域Ｒ２１におけるダミー画素Ｐ２との間の結線の不具合、ダミー画素領域Ｒ２１におけるダミー画素Ｐ２の不具合、ダミー画素領域Ｒ２１におけるダミー画素Ｐ２とＡＤ変換部ＡＤＣとの間の結線の不具合、ＡＤ変換部ＡＤＣの不具合、などがあり得る。

また、ダミー画素領域Ｒ２２に係る画素値ＶＡＬ１〜ＶＡＬ４から取得したライン識別情報ＩＮＦと、アドレス信号ＡＤＲが示すアドレスとが互いに一致しない場合の原因は、例えば、アドレス生成部４１と走査部２０Ｒとの間の結線の不具合、走査部２０Ｒの不具合、走査部２０Ｒとダミー画素領域Ｒ２２におけるダミー画素Ｐ２との間の結線の不具合、ダミー画素領域Ｒ２２におけるダミー画素Ｐ２の不具合、ダミー画素領域Ｒ２２におけるダミー画素Ｐ２とＡＤ変換部ＡＤＣとの間の結線の不具合、ＡＤ変換部ＡＤＣの不具合、などがあり得る。

また、診断処理部４５は、ダミー画素領域Ｒ３１における２個のダミー画素Ｐ３に係る画素値ＶＡＬ１〜ＶＡＬ４のそれぞれに対して２値化処理を行うことにより左端識別情報ＩＮＦＬを求める。同様に、診断処理部４５は、ダミー画素領域Ｒ３２における２個のダミー画素Ｐ３に係る画素値ＶＡＬ１〜ＶＡＬ４のそれぞれに対して２値化処理を行うことにより右端識別情報ＩＮＦＲを求める。

診断処理部４５は、このようにして診断処理を行う。そして、診断処理部４５は、その診断処理の結果を、診断結果ＲＥＳとして出力する。

以上のように、撮像装置１では、ダミー画素領域Ｒ２１，Ｒ２２，Ｒ３１，Ｒ３２を設け、このダミー画素領域Ｒ２１，Ｒ２２，Ｒ３１，Ｒ３２に、ダミー画素ＰＡ（図４Ａ）またはダミー画素ＰＢ（図４Ｂ）をダミー画素Ｐ２，Ｐ３として配置するようにした。これにより、例えば、撮像装置１では、ダミー画素Ｐ２の配置を用いて、各画素ラインＬについての情報を、いわゆるマスクＲＯＭ（Read Only Memory）のように固定設定することができる。この例では、ダミー画素Ｐ２の配置を用いて、画素ラインＬを識別するためのライン識別情報ＩＮＦを設定するようにしたので、自己診断を行うことにより、アドレス制御の故障検出、および画素制御の故障検出を行うことができる。

特に、撮像装置１では、図５，６に示したように、１１個のダミー画素Ｐ２の配列を、２進数で表された、画素ラインＬの番目の数を示す配列にしたので、ライン識別情報ＩＮＦと、アドレス信号ＡＤＲが示すアドレスとを比較する回路の構成をシンプルにすることができる。

また、撮像装置１では、図４Ａに示したように、ダミー画素ＰＡにおいて、トランジスタＴＧＬのドレインおよびソースを互いに接続するとともに、トランジスタＴＧＳのドレインおよびソースを互いに接続した。これにより、撮像装置１では、このダミー画素ＰＡの画素値ＶＡＬ１〜ＶＡＬ４を“０”に近づけることができるので、例えば、参照信号ＲＥＦにおけるランプ波形の傾きを変更することにより撮像感度を高くした場合において、誤診断を防ぐことができる。

すなわち、例えば、図１６に示したように、ダミー画素ＰＡにおいて、トランジスタＴＧＬのソースを電源線ＰＬに接続するとともに、トランジスタＴＧＳのソースを電源線ＰＬに接続した場合には、撮像感度を高くした場合に、画素値ＶＡＬ１〜ＶＡＬ４のそれぞれに対して２値化処理を行うことにより得られた値が“１”になってしまうおそれがある。すなわち、例えば、読出駆動Ｄ２において、トランジスタＲＳＴ，ＦＤＧをオン状態にすることにより設定されたフローティングディフュージョンＦＤの電圧と、トランジスタＴＧＬをオン状態にすることにより設定されたフローティングディフュージョンＦＤの電圧とは、互いに等しいことが望ましい。しかしながら、トランジスタの寄生容量などの影響により、これらの電圧が互いにずれるおそれがある。特に、トランジスタＴＧＬをオン状態にすることにより設定されたフローティングディフュージョンＦＤの電圧が、トランジスタＲＳＴ，ＦＤＧをオン状態にすることにより設定されたフローティングディフュージョンＦＤの電圧よりも低い場合には、画素値ＶＡＬ１，ＶＡＬ２が“０”よりも大きくなる。そして、これらの電圧のずれが大きい場合には、画素値ＶＡＬ１，ＶＡＬ２の“０”からのずれが大きくなる。この場合には、例えば撮像装置の撮像感度を高くすると、２値化処理の結果が“１”になってしまうおそれがある。画素値ＶＡＬ３，ＶＡＬ４についても同様である。その結果、撮像装置では、例えば、故障していないにもかかわらず故障していると誤診断してしまうおそれがある。

一方、撮像装置１では、ダミー画素ＰＡにおいて、トランジスタＴＧＬのドレインおよびソースを互いに接続するとともに、トランジスタＴＧＳのドレインおよびソースを互いに接続した。よって、ダミー画素ＰＡでは、タイミングｔ３１〜ｔ３２の期間（図１２Ａ）において、トランジスタＴＧＬをオン状態にしても、フローティングディフュージョンＦＤの電圧は維持される。トランジスタＴＧＳについても同様である。よって、撮像装置１では、画素値ＶＡＬ１〜ＶＡＬ４のそれぞれの“０”からのずれを小さくすることができるので、例えば、撮像装置１の撮像感度が高い場合でも、２値化処理の結果をより安定的に“０”にすることができる。その結果、撮像装置１では、誤診断を防ぐことができる。

また、撮像装置１では、２つのダミー画素領域Ｒ２１，Ｒ２２を、撮像画素領域Ｒ１の左右にそれぞれ設け、撮像画素領域Ｒ１の撮像画素Ｐ１を用いた通常の撮像動作と並行して、診断処理を行うようにしたので、例えば、故障をタイムリーに検出することができる。すなわち、例えば、ブランキング期間Ｔ２０において診断処理を行う場合には、ブランキング期間Ｔ２０が短いので、１つのブランキング期間Ｔ２０で全ての画素ラインＬについての診断処理を行うことが難しい。よって、この場合には、複数のブランキング期間Ｔ２０を用いて全ての画素ラインＬについての診断処理を行うこととなるが、この場合には、故障が生じたときに、その故障をタイムリーに検出できないおそれがある。一方、撮像装置１では、通常の撮像動作を行いながら、全ての画素ラインＬについての診断処理を行うことができるので、１フレーム期間内に全ての画素ラインＬについての診断処理を行うことができる。その結果、撮像装置１では、故障をタイムリーに検出することができる。

［効果］
以上のように本実施の形態では、ダミー画素領域を設け、このダミー画素領域に、ダミー画素ＰＡまたはダミー画素ＰＢを配置するようにしたので、自己診断を行うことにより、撮像装置の不具合を検出することができる。

本実施の形態では、ダミー画素ＰＡにおいて、トランジスタＴＧＬのドレインおよびソースを互いに接続するとともに、トランジスタＴＧＳのドレインおよびソースを互いに接続したので、誤診断を防ぐことができる。

本実施の形態では、２つのダミー画素領域を、通常画素領域の左右にそれぞれ設け、撮像画素領域の画素を用いた通常の撮像動作と並行して診断処理を行うようにしたので、例えば、故障をタイムリーに検出することができる。

［変形例１−１］
上記実施の形態では、２つの走査部２０Ｌ，２０Ｒを設けたが、これに限定されるものではなく、これに代えて、図１７に示す撮像装置１Ｂのように、１つの走査部を設けてもよい。この撮像装置１Ｂは、１つの走査部２０Ｌと、画素アレイ１０Ｂと、読出部３０Ｂと、コントローラ４０Ｂとを備えている。すなわち、撮像装置１Ｂは、上記実施の形態に係る撮像装置１（図１）において、走査部２０Ｒを省くとともに、画素アレイ１０、読出部３０、およびコントローラ４０を、画素アレイ１０Ｂ、読出部３０Ｂ、およびコントローラ４０Ｂにそれぞれ置き換えたものである。

画素アレイ１０Ｂは、上記実施の形態に係る画素アレイ１０（図１）において、ダミー画素領域Ｒ２１を省いたものである。読出部３０Ｂは、画素アレイ１０Ｂから信号線ＳＧＬを介して供給された信号ＳＩＧに基づいてＡＤ変換を行うことにより、画像信号ＤＡＴＡ０を生成するように構成される。コントローラ４０Ｂは、走査部２０Ｌおよび読出部３０Ｂに制御信号を供給することにより、撮像装置１Ｂの動作を制御するように構成される。コントローラ４０Ｂは、カラム走査部４３Ｂと、画像処理部４４Ｂと、診断処理部４５Ｂとを有している。カラム走査部４３Ｂは、読出部３０Ｂにおける、データ転送動作の対象となるＡＤ変換部ＡＤＣを決定し、その決定結果に基づいて、制御信号ＳＳＷを生成するように構成される。画像処理部４４Ｂは、画像信号ＤＡＴＡ０が示す画像に対して、画像合成処理を含む所定の画像処理を行うように構成される。診断処理部４５Ｂは、ダミー画素領域Ｒ２２における１１個のダミー画素Ｐ２に係る画素値ＶＡＬ１〜ＶＡＬ４のそれぞれに対して、２値化処理を行うことによりライン識別情報ＩＮＦを求め、アドレス信号ＡＤＲが示すアドレスと、このライン識別情報ＩＮＦとを比較することにより、撮像装置１Ｂが所望の動作を行っているかどうかを診断するように構成される。

撮像装置１Ｂでは、走査部２０Ｌは、コントローラ４０Ｂからの指示に基づいて、アドレス信号ＡＤＲが示すアドレスに対応する画素ラインＬに属する撮像画素Ｐ１およびダミー画素Ｐ２，Ｐ３を駆動する。そして、画素アレイ１０Ｂにおける、ダミー画素領域Ｒ２２における１１個のダミー画素Ｐ２は、それぞれ信号ＳＩＧを生成し、生成した信号ＳＩＧを読出部３０Ｂにそれぞれ供給する。走査部２０Ｌは、画素アレイ１０Ｂの左に配置され、ダミー画素領域Ｒ２２は、画素アレイ１０Ｂにおける右端近傍に設けられている。すなわち、撮像装置１Ｂでは、画素アレイ１０Ｂにおいて、ダミー画素領域Ｒ２２を、走査部２０Ｌから離れた場所に設けたので、診断処理を行うことにより、走査部２０Ｌのドライバ部２３Ｌの駆動能力を診断することができる。また、撮像装置１Ｂでは、このように、ダミー画素領域Ｒ２２を、走査部２０Ｌから離れた場所に設けることにより、ダミー画素領域Ｒ３１、撮像画素領域Ｒ１、およびダミー画素領域Ｒ２２における制御線ＴＧＬＬ，ＦＤＧＬ，ＲＳＴＬ，ＦＣＧＬ，ＴＧＳＬ，ＳＥＬＬおよび電源線ＰＬの断線をも診断することができる。

［変形例１−２］
上記実施の形態では、７つのトランジスタを用いて画素回路ＣＫＴを構成したが、これに限定されるものではない。例えば、トランジスタＦＤＧを省いてもよいし、トランジスタＦＣＧを省いてもよい。以下に、本変形例に係る撮像装置１Ｃについて詳細に説明する。撮像装置１Ｃは、画素アレイ１０Ｃと、走査部２０ＬＣ，２０ＲＣを備えている。

画素アレイ１０Ｃは、撮像画素Ｐ１およびダミー画素Ｐ２，Ｐ３を有している。撮像画素Ｐ１は撮像画素領域Ｒ１に配置され、複数のダミー画素Ｐ２はダミー画素領域Ｒ２１，Ｒ２２に配置され、複数のダミー画素Ｐ３はダミー画素領域Ｒ３１，Ｒ３２に配置される。ダミー画素領域Ｒ２１，Ｒ２２には、ダミー画素ＰＡまたはダミー画素ＰＢが選択的にダミー画素Ｐ２として配置され、ダミー画素領域Ｒ３１，Ｒ３２には、ダミー画素ＰＡまたはダミー画素ＰＢが選択的にダミー画素Ｐ３として配置される。

図１８は、本変形例に係る撮像画素Ｐ１の一構成例を表すものである。撮像画素Ｐ１は、
画素アレイ１０Ｂは、複数の制御線ＴＧＬＬと、複数の制御線ＲＳＴＬと複数の制御線ＴＧＳＬと、複数の制御線ＳＥＬＬと、複数の電源線ＰＬと、複数の信号線ＳＧＬとを有している。撮像画素Ｐ１は、フォトダイオードＰＤ１，ＰＤ２と、画素回路ＣＫＴとを有している。画素回路ＣＫＴは、トランジスタＴＧＬと、トランジスタＴＧＳと、トランジスタＲＳＴと、フローティングディフュージョンＦＤと、トランジスタＡＭＰ，ＳＥＬとを有している。トランジスタＴＧＳのドレインはフローティングディフュージョンＦＤに接続される。トランジスタＲＳＴのソースはフローティングディフュージョンＦＤに接続される。本変形例に係る画素回路ＣＫＴは、上記実施の形態に係る画素回路ＣＫＴ（図２）から、トランジスタＦＣＧ，ＦＤＧを省いたものである。

図１９Ａは、本変形例に係るダミー画素ＰＡの一構成例を表すものであり、図１９Ｂは、本変形例に係るダミー画素ＰＢの一構成例を表すものである。ダミー画素ＰＡの画素回路ＣＫＴでは、トランジスタＴＧＬのドレインおよびソースが互いに接続されるとともに、トランジスタＴＧＳのドレインおよびソースが互いに接続される。ダミー画素ＰＢの画素回路ＣＫＴでは、トランジスタＴＧＬのソースが電圧供給線ＶＬに接続されるとともに、トランジスタＴＧＳのソースが電圧供給線ＶＬに接続される。

走査部２０ＬＣ，２０ＲＣは、コントローラ４０からの指示に基づいて、画素ラインＬ単位で、画素アレイ１０Ｂにおける撮像画素Ｐ１およびダミー画素Ｐ２，Ｐ３を順次駆動するように構成される。

［変形例１−３］
上記実施の形態では、ダミー画素ＰＡの画素回路ＣＫＴにおいて、トランジスタＴＧＬのドレインおよびソースを互いに接続するとともに、トランジスタＴＧＳのドレインおよびソースを互いに接続したが、これに限定されるものではない。以下に、いくつか例を挙げて本変形例について詳細に説明する。

図２０は、本変形例に係る撮像装置１Ｄの画素アレイ１０Ｄに配置されたダミー画素ＰＡの一構成例を表すものである。このダミー画素ＰＡの画素回路ＣＫＴでは、トランジスタＴＧＬのソースが電源線ＰＬに接続され、トランジスタＴＧＳのソースが電源線ＰＬに接続され、トランジスタＲＳＴのドレインが電圧供給線ＶＬに接続される。ダミー画素ＰＢは、図４Ｂの構成を使用することができる。

ダミー画素ＰＡ（図２０）およびダミー画素ＰＢ（図４Ｂ）は、トランジスタＴＧＬ，ＴＧＳのソースの接続、およびトランジスタＲＳＴのドレインの接続が互いに異なっている。すなわち、トランジスタＴＧＬ，ＴＧＳのソースは、ダミー画素ＰＡでは電源線ＰＬに接続され、ダミー画素ＰＢでは電圧供給線ＶＬに接続される。また、トランジスタＲＳＴのドレインは、ダミー画素ＰＡでは電圧供給線ＶＬに接続され、ダミー画素ＰＢでは電源線ＰＬに接続される。

ここで、電源線ＰＬは、本開示における「第１の電圧供給線」の一具体例に対応する。電圧供給線ＶＬは、本開示における「第２の電圧供給線」の一具体例に対応する。撮像画素Ｐ１の画素回路ＣＫＴは、本開示における「撮像画素回路」の一具体例に対応する。ダミー画素ＰＡの画素回路ＣＫＴは、本開示における「第１のダミー画素回路」の一具体例に対応する。ダミー画素ＰＢの画素回路ＣＫＴは、本開示における「第２のダミー画素回路」の一具体例に対応する。

撮像画素Ｐ１における通常の動作では、例えば、トランジスタＴＧＬをオン状態にすることにより設定されたフローティングディフュージョンＦＤの電圧は、トランジスタＲＳＴ，ＦＤＧをオン状態にすることにより設定されたフローティングディフュージョンＦＤの電圧よりも低い。よって、画素値ＶＡＬ１〜ＶＡＬ４は、その撮像画素Ｐ１における受光量に応じた値になる。

一方、このダミー画素ＰＡでは、読出駆動Ｄ２において、トランジスタＴＧＬのソースに印加される電源電圧ＶＤＤは、トランジスタＲＳＴのドレインに印加される電圧ＶＲよりも高い。よって、トランジスタＴＧＬをオン状態にすることにより設定されたフローティングディフュージョンＦＤの電圧は、トランジスタＲＳＴをオン状態にすることにより設定されたフローティングディフュージョンＦＤの電圧よりも高い。その結果、画素値ＶＡＬ１，ＶＡＬ２は“０”にクランプされる。画素値ＶＡＬ３，ＶＡＬ４についても同様である。よって、本変形例に係る撮像装置１Ｄでは、例えば、撮像装置１Ｄの撮像感度が高い場合でも、画素値ＶＡＬ１〜ＶＡＬ４の２値化処理の結果をより安定的に“０”にすることができる。

図２１は、本変形例に係る他の撮像装置１Ｅの画素アレイ１０Ｅに配置されたダミー画素ＰＡの一構成例を表すものである。このダミー画素ＰＡの画素回路ＣＫＴでは、トランジスタＴＧＬのソースが電源線ＰＬに接続され、ドレインは開放（オープン）される。また、トランジスタＴＧＳのソースが電源線ＰＬに接続され、ドレインは開放される。すなわち、上記実施の形態では、トランジスタＴＧＬのドレインをフローティングディフュージョンＦＤに接続するとともに、トランジスタＴＧＳのドレインを容量素子ＦＣに接続したが、本変形例では、トランジスタＴＧＬ，ＴＧＳのドレインを他の素子に接続していない。ダミー画素ＰＢは、図４Ｂの構成を使用することができる。

ここで、電圧供給線ＶＬは、本開示における「電圧供給線」の一具体例に対応する。撮像画素Ｐ１の画素回路ＣＫＴは、本開示における「撮像画素回路」の一具体例に対応する。ダミー画素ＰＡの画素回路ＣＫＴは、本開示における「第１のダミー画素回路」の一具体例に対応する。ダミー画素ＰＢの画素回路ＣＫＴは、本開示における「第２のダミー画素回路」の一具体例に対応する。

この場合でも、ダミー画素ＰＡでは、タイミングｔ３１〜ｔ３２の期間（図１２Ａ）において、トランジスタＴＧＬをオン状態にしても、フローティングディフュージョンＦＤの電圧は維持される。トランジスタＴＧＳについても同様である。よって、撮像装置１Ｅでは、画素値ＶＡＬ１〜ＶＡＬ４の“０”からのずれを小さくすることができるので、画素値ＶＡＬ１〜ＶＡＬ４の２値化処理の結果をより安定的に“０”にすることができる。

図２１の例では、トランジスタＴＧＬ，ＴＧＳのソースを電源線ＰＬに接続したが、これに限定されるものではなく、例えば、トランジスタＴＧＬ，ＴＧＳのソースを電圧供給線ＶＬに接続してもよい。

図２２は、本変形例に係る他の撮像装置１Ｆの画素アレイ１０Ｆに配置されたダミー画素ＰＡの一構成例を表すものである。このダミー画素ＰＡの画素回路ＣＫＴでは、トランジスタＴＧＬのソースが開放され、ドレインがフローティングディフュージョンＦＤに接続される。また、トランジスタＴＧＳのソースが開放され、ドレインが容量素子ＦＣに接続される。すなわち、トランジスタＴＧＬ，ＴＧＳのソースを他の素子に接続していない。ダミー画素ＰＢは、図４Ｂの構成を使用することができる。

ここで、電圧供給線ＶＬは、本開示における「電圧供給線」の一具体例に対応する。撮像画素Ｐ１の画素回路ＣＫＴは、本開示における「撮像画素回路」の一具体例に対応する。ダミー画素ＰＡの画素回路ＣＫＴは、本開示における「第１のダミー画素回路」の一具体例に対応する。ダミー画素ＰＢの画素回路ＣＫＴは、本開示における「第２のダミー画素回路」の一具体例に対応する。

この場合でも、ダミー画素ＰＡでは、タイミングｔ３１〜ｔ３２の期間（図１２Ａ）において、トランジスタＴＧＬをオン状態にしても、フローティングディフュージョンＦＤの電圧は維持される。トランジスタＴＧＳについても同様である。よって、撮像装置１Ｆでは、画素値ＶＡＬ１〜ＶＡＬ４の“０”からのずれを小さくすることができるので、画素値ＶＡＬ１〜ＶＡＬ４の２値化処理の結果をより安定的に“０”にすることができる。

［その他の変形例］
また、これらの変形例のうちの２以上を組み合わせてもよい。

＜２．第２の実施の形態＞
次に、第２の実施の形態に係る撮像装置２について説明する。本実施の形態は、１つのフォトダイオードＰＤを用いて撮像画素を構成している。なお、上記第１の実施の形態に係る撮像装置１と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。

図２３は、撮像装置２の一構成例を表すものである。撮像装置２は、画素アレイ５０と、２つの走査部６０Ｌ，６０Ｒと、読出部３０と、コントローラ７０とを備えている。

画素アレイ５０は、複数の撮像画素Ｐ１と、複数のダミー画素Ｐ２，Ｐ３とを有している。複数の撮像画素Ｐ１は撮像画素領域Ｒ１に配置され、複数のダミー画素Ｐ２はダミー画素領域Ｒ２１，Ｒ２２に配置され、複数のダミー画素Ｐ３はダミー画素領域Ｒ３１，Ｒ３２に配置される。

図２４は、撮像画素Ｐ１の一構成例を表すものである。画素アレイ５０は、複数の制御線ＴＧＬＬと、複数の制御線ＲＳＴＬと、複数の制御線ＳＥＬＬと、複数の電源線ＰＬと、複数の信号線ＳＧＬとを有している。

制御線ＴＧＬＬは、水平方向（図２３における横方向）に延伸するように構成され、制御線ＴＧＬＬの一端は走査部６０Ｌに接続され、他端は走査部６０Ｒに接続されている。制御線ＴＧＬＬには、走査部６０Ｌ，６０Ｒにより信号ＳＴＧが印加される。制御線ＲＳＴＬは、水平方向に延伸するように構成され、制御線ＲＳＴＬの一端は走査部６０Ｌに接続され、他端は走査部６０Ｒに接続されている。制御線ＲＳＴＬには、走査部６０Ｌ，６０Ｒにより信号ＳＲＳＴが印加される。制御線ＳＥＬＬは、水平方向に延伸するように構成され、制御線ＳＥＬＬの一端は走査部６０Ｌに接続され、他端は走査部６０Ｒに接続されている。制御線ＳＥＬＬには、走査部６０Ｌ，６０Ｒにより信号ＳＳＥＬが印加される。電源線ＰＬは、コントローラ７０の電圧生成部４２に接続されている。この電源線ＰＬには、電圧生成部４２により電源電圧ＶＤＤが印加される。信号線ＳＧＬは、垂直方向（図２３における縦方向）に延伸するように構成され、一端が読出部３０に接続される。

撮像画素Ｐ１は、フォトダイオードＰＤと、画素回路ＣＫＴとを有している。画素回路ＣＫＴは、トランジスタＴＧ，ＲＳＴと、フローティングディフュージョンＦＤと、トランジスタＡＭＰ，ＳＥＬとを有している。フォトダイオードＰＤのアノードは接地され、カソードはトランジスタＴＧのソースに接続される。トランジスタＴＧのゲートは制御線ＴＧＬＬに接続され、ソースはフォトダイオードＰＤのカソードに接続され、ドレインはフローティングディフュージョンＦＤに接続される。トランジスタＲＳＴのゲートは制御線ＲＳＴＬに接続され、ドレインは電源線ＰＬに接続され、ソースはフローティングディフュージョンＦＤに接続される。トランジスタＡＭＰのゲートはフローティングディフュージョンＦＤに接続され、ドレインは電源線ＰＬに接続され、ソースはトランジスタＳＥＬのドレインに接続される。トランジスタＳＥＬのゲートは制御線ＳＥＬＬに接続され、ドレインはトランジスタＡＭＰのソースに接続され、ソースは信号線ＳＧＬに接続される。

この構成により、撮像画素Ｐ１では、制御線ＳＥＬＬに印加された信号ＳＳＥＬに基づいてトランジスタＳＥＬがオン状態になることにより、撮像画素Ｐ１が信号線ＳＧＬと電気的に接続される。そして、撮像画素Ｐ１は、フローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰを、信号ＳＩＧとして、信号線ＳＧＬに出力する。具体的には、撮像画素Ｐ１は、後述するように、いわゆる水平期間Ｈ内の２つの変換期間（Ｐ相期間ＴＰおよびＤ相期間ＴＤ）において、２つの画素電圧ＶＰ（ＶＰ１１，ＶＰ１２）を順次出力するようになっている。

図２５は、フォトダイオードＰＤの配列の一例を表すものである。図２５において、“Ｒ”は赤色のカラーフィルタを示し、“Ｇ”は緑色のカラーフィルタを示し、“Ｂ”は青色のカラーフィルタを示す。フォトダイオードＰＤはマトリクス状に配置されている。

図２６Ａ，２６Ｂは、ダミー画素領域Ｒ２１，Ｒ２２におけるダミー画素Ｐ２およびダミー画素領域Ｒ３１，Ｒ３２におけるダミー画素Ｐ３の一構成例を表すものである。ダミー画素領域Ｒ２１，Ｒ２２では、ダミー画素ＰＡまたはダミー画素ＰＢが選択的にダミー画素Ｐ２として配置され、ダミー画素領域Ｒ３１，Ｒ３２では、ダミー画素ＰＡまたはダミー画素ＰＢが選択的にダミー画素Ｐ３として配置される。図２６Ａはダミー画素ＰＡの一例を示し、図２６Ｂはダミー画素ＰＢの一例を示す。画素アレイ５０は、ダミー画素領域Ｒ２１，Ｒ２２，Ｒ３１，Ｒ３２において、複数の制御線ＴＧＬＬと、複数の制御線ＲＳＴＬと、複数の制御線ＳＥＬＬと、複数の電源線ＰＬと、複数の電圧供給線ＶＬと、複数の信号線ＳＧＬとを有している。電圧供給線ＶＬは、コントローラ７０の電圧生成部４２に接続されている。複数の電圧供給線ＶＬには、電圧生成部４２により、単一の電圧信号ＳＶＲが印加される。この電圧信号ＳＶＲは、例えば、読出駆動Ｄ２におけるトランジスタＴＧがオン状態になる期間において電圧ＶＲに設定され、蓄積開始駆動Ｄ１におけるトランジスタＴＧがオン状態になる期間において電源電圧ＶＤＤに設定される

ダミー画素ＰＡの画素回路ＣＫＴでは、トランジスタＴＧＬのドレインおよびソースが互いに接続される。すなわち、ダミー画素ＰＡでは、トランジスタＴＧＬのドレインおよびソースは、トランジスタＴＧＬを介さずに互いに接続される。この構成により、ダミー画素ＰＡでは、読出駆動Ｄ２において、フローティングディフュージョンＦＤの電圧が電源電圧ＶＤＤに設定される。そして、ダミー画素ＰＡは、このフローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰを、信号ＳＩＧとして信号線ＳＧＬに出力するようになっている。

また、ダミー画素ＰＢの画素回路ＣＫＴでは、トランジスタＴＧＬのソースが電圧供給線ＶＬに接続されるとともに、トランジスタＴＧＳのソースが電圧供給線ＶＬに接続される。この構成により、ダミー画素ＰＢでは、後述するように、読出駆動Ｄ２において、トランジスタＴＧをオン状態にすることによりフローティングディフュージョンＦＤの電圧が電圧ＶＲに設定される。そして、ダミー画素ＰＢは、このフローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰを、信号ＳＩＧとして信号線ＳＧＬに出力するようになっている。

ダミー画素領域Ｒ３１，Ｒ２１におけるダミー画素Ｐ３，Ｐ２の配列は、第１の実施の形態の場合（図５）と同様であり、ダミー画素領域Ｒ２２，Ｒ３２におけるダミー画素Ｐ２，Ｐ３の配列は、第１の実施の形態の場合（図６）と同様である。

２つの走査部６０Ｌ，６０Ｒ（図２３）は、コントローラ７０からの指示に基づいて、画素ラインＬ単位で、画素アレイ５０における撮像画素Ｐ１およびダミー画素Ｐ２，Ｐ３を順次駆動するように構成される。走査部６０Ｌは、アドレスデコーダ２１Ｌと、ロジック部６２Ｌと、ドライバ部６３Ｌとを有している。走査部６０Ｒは、同様に、アドレスデコーダ２１Ｒと、ロジック部６２Ｒと、ドライバ部６３Ｒとを有している。

アドレスデコーダ２１Ｌは、コントローラ７０から供給されたアドレス信号ＡＤＲに基づいて、画素アレイ５０における、アドレス信号ＡＤＲが示すアドレスに応じた画素ラインＬを選択するように構成される。ロジック部６２Ｌは、アドレスデコーダ２１Ｌからの指示に基づいて、各画素ラインＬに対応する信号ＳＴＧ１，ＳＲＳＴ１，ＳＳＥＬ１をそれぞれ生成するように構成される。ドライバ部６３Ｌは、各画素ラインＬに対応する信号ＳＴＧ１，ＳＲＳＴ１，ＳＳＥＬ１に基づいて、各画素ラインＬに対応する信号ＳＴＧ，ＳＲＳＴ，ＳＳＥＬをそれぞれ生成するように構成される。アドレスデコーダ２１Ｒ、ロジック部６２Ｒ、およびドライバ部６３Ｒについても同様である。

コントローラ７０（図１）は、走査部６０Ｌ，６０Ｒおよび読出部３０に制御信号を供給することにより、撮像装置２の動作を制御するように構成される。コントローラ７０は、画像処理部７４と、診断処理部７５とを有している。

画像処理部７４は、画像信号ＤＡＴＡ０が示す画像に対して、所定の画像処理を行うように構成される。

診断処理部７５は、アドレス信号ＡＤＲおよび画像信号ＤＡＴＡ０に基づいて、診断処理を行うように構成される。具体的には、診断処理部７５は、画像信号ＤＡＴＡ０に含まれるダミー画素Ｐ３に係る画素値ＶＡＬに基づいて左端識別情報ＩＮＦＬおよび右端識別情報ＩＮＦＲを求めるとともに、画像信号ＤＡＴＡ０に含まれるダミー画素Ｐ２に係る画素値ＶＡＬに基づいてライン識別情報ＩＮＦを求める。そして、診断処理部７５は、アドレス信号ＡＤＲが示すアドレスとこのライン識別情報ＩＮＦとを比較することにより、撮像装置２が所望の動作を行っているかどうかを診断する。そして、診断処理部７５は、その診断処理の結果（診断結果ＲＥＳ）を出力するようになっている。

ここで、フォトダイオードＰＤは、本開示における「第１の受光素子」の一具体例に対応する。撮像画素Ｐ１の画素回路ＣＫＴは、本開示における「撮像画素回路」の一具体例に対応する。ダミー画素ＰＡの画素回路ＣＫＴは、本開示における「第１のダミー画素回路」の一具体例に対応する。ダミー画素ＰＢの画素回路ＣＫＴは、本開示における「第２のダミー画素回路」の一具体例に対応する。トランジスタＴＧは、本開示における「第１のトランジスタ」の一具体例に対応する。トランジスタＲＳＴは、本開示における「第２のトランジスタ」の一具体例に対応する。アドレス生成部４１は、本開示における「アドレス生成部」の一具体例に対応する。走査部６０Ｌ，６０Ｒは、本開示における「駆動制御部」の一具体例に対応する読出部３０および診断処理部７５は、本開示における「診断部」の一具体例に対応する。

撮像装置２は、第１の実施の形態の場合（図１０）と同様に、タイミングｔ０〜ｔ１の期間において、画素アレイ５０における複数の撮像画素Ｐ１および複数のダミー画素Ｐ２，Ｐ３に対して、垂直方向において上から順に蓄積開始駆動Ｄ１を行う。具体的には、走査部６０Ｌ，６０Ｒは、例えば、垂直方向において上から順に、画素ラインＬ単位で、水平期間Ｈ内の所定の期間においてトランジスタＴＧ，ＲＳＴをオン状態に設定した後に、これらのトランジスタをオフ状態にする。これにより、複数の撮像画素Ｐ１のそれぞれでは、フローティングディフュージョンＦＤおよびフォトダイオードＰＤにおける電圧が電源電圧ＶＤＤに設定された後に、電荷の蓄積が開始され、読出駆動Ｄ２が行われるまでの蓄積期間Ｔ１０において、電荷が蓄積される。また、複数のダミー画素Ｐ２，Ｐ３のそれぞれでは、フローティングディフュージョンＦＤにおける電圧が電源電圧ＶＤＤに設定される。すなわち、電圧供給線ＶＬに印加される電圧信号ＳＶＲの電圧ＶＲは、蓄積開始駆動Ｄ１におけるトランジスタＴＧがオン状態になる期間において電源電圧ＶＤＤに設定されるので、フローティングディフュージョンＦＤにおける電圧が電源電圧ＶＤＤに設定される。

そして、撮像装置２は、タイミングｔ１０〜ｔ１１の期間において、複数の撮像画素Ｐ１および複数のダミー画素Ｐ２，Ｐ３に対して、垂直方向において上から順に読出駆動Ｄ２を行う。これにより、複数の撮像画素Ｐ１および複数のダミー画素Ｐ２，Ｐ３のそれぞれは、２つの画素電圧ＶＰ（ＶＰ１１，ＶＰ１２）を順次出力する。読出部３０は、これらの２つの画素電圧ＶＰ１１，ＶＰ１２に基づいてそれぞれＡＤ変換を行い、デジタルコードＣＯＤＥ（画素値ＶＡＬ）を出力する。

図２７は、着目した撮像画素Ｐ１Ａにおける読出駆動Ｄ２の一動作例を表すものであり、（Ａ）は水平同期信号ＸＨＳの波形を示し、（Ｂ）は信号ＳＲＳＴの波形を示し、（Ｃ）は信号ＳＴＧの波形を示し、（Ｄ）は信号ＳＳＥＬの波形を示し、（Ｅ）は参照信号ＲＥＦの波形を示し、（Ｆ）は信号ＳＩＧの波形を示し、（Ｇ）はＡＤ変換部ＡＤＣのコンパレータ３６から出力される信号ＣＭＰの波形を示し、（Ｈ）はクロック信号ＣＬＫの波形を示し、（Ｉ）はＡＤ変換部ＡＤＣのカウンタ３７におけるカウント値ＣＮＴを示す。ここで、図２７（Ｅ）の参照信号ＲＥＦは、コンパレータ３６の正入力端子における波形を示し、図２７（Ｆ）の信号ＳＩＧは、コンパレータ３６の負入力端子における波形を示す。

撮像装置２では、ある水平期間（Ｈ）において、まず、走査部６０Ｌ，６０Ｒが、撮像画素Ｐ１Ａに対してリセット動作を行い、ＡＤ変換部ＡＤＣが、その後のＰ相期間ＴＰにおいて、撮像画素Ｐ１Ａが出力した画素電圧ＶＰ１１に基づいてＡＤ変換を行う。そして、走査部６０Ｌ，６０Ｒが、撮像画素Ｐ１Ａに対して電荷転送動作を行い、ＡＤ変換部ＡＤＣが、Ｄ相期間ＴＤにおいて、撮像画素Ｐ１Ａが出力した画素電圧ＶＰ１２に基づいてＡＤ変換を行う。以下にこの動作について詳細に説明する。

まず、タイミングｔ９１において、水平期間Ｈが開始すると、走査部６０Ｌ，６０Ｒは、タイミングｔ９２において、信号ＳＳＥＬの電圧を低レベルから高レベルに変化させる（図２７（Ｄ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＳＥＬがオン状態になり、撮像画素Ｐ１Ａが信号線ＳＧＬと電気的に接続される。

次に、タイミングｔ９３において、走査部６０Ｌ，６０Ｒは、信号ＳＲＳＴの電圧を低レベルから高レベルに変化させる（図２７（Ｂ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＲＳＴがオン状態になり、フローティングディフュージョンＦＤの電圧が電源電圧ＶＤＤに設定される（リセット動作）。

次に、タイミングｔ９４において、走査部６０Ｌ，６０Ｒは、信号ＳＲＳＴの電圧を高レベルから低レベルに変化させる（図２７（Ｂ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＲＳＴがオフ状態になる。そして、コンパレータ３６は、タイミングｔ９４〜ｔ９５の期間において、容量素子３３，３４の電圧を設定するゼロ調整を行う。

次に、タイミングｔ９５において、コンパレータ３６は、ゼロ調整を終了する。そして、このタイミングｔ９５において、参照信号生成部３２は、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させる（図２７（Ｅ））。

これにより、撮像画素Ｐ１Ａでは、トランジスタＳＥＬはオン状態になり、トランジスタＴＧ，ＲＳＴはそれぞれオフ状態になる。フローティングディフュージョンＦＤは、タイミングｔ９３〜ｔ９４の期間においてフローティングディフュージョンＦＤがリセットされたときの電荷を保持している。撮像画素Ｐ１Ａは、このときのフローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰ（画素電圧ＶＰ１１）を出力する。

次に、タイミングｔ９６〜ｔ９８の期間（Ｐ相期間ＴＰ）において、読出部３０は、この画素電圧ＶＰ１１に基づいてＡＤ変換を行う。具体的には、まず、タイミングｔ９６において、読出制御部３１は、クロック信号ＣＬＫの生成を開始し（図２７（Ｈ））、これと同時に、参照信号生成部３２は、参照信号ＲＥＦの電圧を、電圧Ｖ１から所定の変化度合いで低下させ始める（図２７（Ｅ））。これに応じて、ＡＤ変換部ＡＤＣのカウンタ３７は、カウント動作を開始し、カウント値ＣＮＴを順次変化させる（図２７（Ｉ））。

そして、タイミングｔ９７において、参照信号ＲＥＦの電圧が画素電圧ＶＰ１１を下回る（図２７（Ｅ），（Ｆ））。これに応じて、ＡＤ変換部ＡＤＣのコンパレータ３６は、信号ＣＭＰの電圧を高レベルから低レベルに変化させる（図２７（Ｇ））。その結果、カウンタ３７は、カウント動作を停止する（図２７（Ｉ））。

次に、タイミングｔ９８において、読出制御部３１は、Ｐ相期間ＴＰの終了に伴い、クロック信号ＣＬＫの生成を停止する（図２７（Ｈ））。これと同時に、参照信号生成部３２は、参照信号ＲＥＦの電圧の変化を停止させ、その後のタイミングｔ９９において、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させる（図２７（Ｅ））。これに伴い、参照信号ＲＥＦの電圧が画素電圧ＶＰ１１を上回るので（図２７（Ｅ），（Ｆ））、ＡＤ変換部ＡＤＣのコンパレータ３６は、信号ＣＭＰの電圧を低レベルから高レベルに変化させる（図２７（Ｇ））。

次に、タイミングｔ１００において、ＡＤ変換部ＡＤＣのカウンタ３７は、制御信号ＣＣに基づいて、カウント値ＣＮＴの極性を反転する（図２７（Ｉ））。

次に、タイミングｔ１０１において、走査部６０Ｌ，６０Ｒは、信号ＳＴＧの電圧を低レベルから高レベルに変化させる（図２７（Ｃ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＴＧがオン状態になり、その結果、フォトダイオードＰＤで発生した電荷がフローティングディフュージョンＦＤに転送される（電荷転送動作）。これに応じて、信号ＳＩＧの電圧は低下する（図２７（Ｆ））。

そして、タイミングｔ１０２において、走査部６０Ｌ，６０Ｒは、信号ＳＴＧの電圧を高レベルから低レベルに変化させる（図２７（Ｃ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＴＧがオフ状態になる。

これにより、撮像画素Ｐ１Ａでは、トランジスタＳＥＬはオン状態になり、トランジスタＴＧ，ＲＳＴはそれぞれオフ状態になる。フローティングディフュージョンＦＤは、タイミングｔ１０１〜ｔ１０２の期間においてフォトダイオードＰＤから転送された電荷を保持している。撮像画素Ｐ１Ａは、このときのフローティングディフュージョンＦＤにおける電圧に応じた画素電圧ＶＰ（画素電圧ＶＰ１２）を出力する。

次に、タイミングｔ１０３〜ｔ１０５の期間（Ｄ相期間ＴＤ）において、読出部３０は、画素電圧ＶＰ１２に基づいてＡＤ変換を行う。具体的には、まず、タイミングｔ１０３において、読出制御部３１は、クロック信号ＣＬＫの生成を開始し（図２７（Ｈ））、これと同時に、参照信号生成部３２は、参照信号ＲＥＦの電圧を、電圧Ｖ１から所定の変化度合いで低下させ始める（図２７（Ｅ））。これに応じて、ＡＤ変換部ＡＤＣのカウンタ３７は、カウント動作を開始し、カウント値ＣＮＴを順次変化させる（図２７（Ｉ））。

そして、タイミングｔ１０４において、参照信号ＲＥＦの電圧が画素電圧ＶＰ１２を下回る（図２７（Ｅ），（Ｆ））。これに応じて、ＡＤ変換部ＡＤＣのコンパレータ３６は、信号ＣＭＰの電圧を高レベルから低レベルに変化させる（図２７（Ｇ））。その結果、カウンタ３７は、カウント動作を停止する（図２７（Ｉ））。このようにして、ＡＤ変換部ＡＤＣは、画素電圧ＶＰ１１，ＶＰ１２の差に応じたカウント値ＣＮＴを得る。そして、ＡＤ変換部ＡＤＣのラッチ３８は、このカウント値ＣＮＴを、デジタルコードＣＯＤＥとして出力する。

次に、タイミングｔ１０５において、読出制御部３１は、Ｄ相期間ＴＤの終了に伴い、クロック信号ＣＬＫの生成を停止する（図２７（Ｈ））。これと同時に、参照信号生成部３２は、参照信号ＲＥＦの電圧の変化を停止させ、その後のタイミングｔ１０６において、参照信号ＲＥＦの電圧を電圧Ｖ２に変化させる（図２７（Ｅ））。これに伴い、参照信号ＲＥＦの電圧が画素電圧ＶＰ１２を上回るので（図２７（Ｅ），（Ｆ））、ＡＤ変換部ＡＤＣのコンパレータ３６は、信号ＣＭＰの電圧を低レベルから高レベルに変化させる（図２７（Ｇ））。

次に、タイミングｔ１０７において、走査部６０Ｌ，６０Ｒは、信号ＳＳＥＬの電圧を高レベルから低レベルに変化させる（図２７（Ｄ））。これにより、撮像画素Ｐ１Ａでは、トランジスタＳＥＬがオフ状態になり、撮像画素Ｐ１Ａが信号線ＳＧＬから電気的に切り離される。

そして、タイミングｔ１０８において、ＡＤ変換部ＡＤＣのカウンタ３７は、制御信号ＣＣに基づいて、カウント値ＣＮＴを“０”にリセットする（図２７（Ｉ））。

このように、撮像装置２では、Ｐ相期間ＴＰにおいて画素電圧ＶＰ１１に基づいてカウント動作を行い、カウント値ＣＮＴの極性を反転したのちに、Ｄ相期間ＴＤにおいて画素電圧ＶＰ１２に基づいてカウント動作を行うようにした。これにより、撮像装置２は、画素電圧ＶＰ１１，ＶＰ１２の差電圧に応じたデジタルコードＣＯＤＥを取得することができる。撮像装置２では、このような相関２重サンプリングを行うようにしたので、画素電圧ＶＰ１２に含まれるノイズ成分を取り除くことができ、その結果、撮像画像の画質を高めることができる。

撮像装置２における診断処理は、第１の実施の形態の場合（図１５）と同様である。

すなわち、コントローラ７０のアドレス生成部４１は、画素アレイ５０における駆動対象となる画素ラインＬを決定し、その画素ラインＬに対応するアドレスを示すアドレス信号ＡＤＲを生成する。そして、アドレス生成部４１は、このアドレス信号ＡＤＲを走査部６０Ｌ，６０Ｒに供給する。

２つの走査部６０Ｌ，６０Ｒは、コントローラ７０からの指示に基づいて、アドレス信号ＡＤＲが示すアドレスに対応する画素ラインＬに属する撮像画素Ｐ１およびダミー画素Ｐ２，Ｐ３を駆動する。

画素アレイ５０の、ダミー画素領域Ｒ２１における１１個のダミー画素Ｐ２、ダミー画素領域Ｒ２２における１１個のダミー画素Ｐ２、ダミー画素領域Ｒ３１における２個のダミー画素Ｐ３、およびダミー画素領域Ｒ３２における２個のダミー画素Ｐ３は、２つの変換期間（Ｐ相期間ＴＰおよびＤ相期間ＴＤ）において、２つの画素電圧ＶＰ（ＶＰ１１，ＶＰ１２）を順次、信号ＳＩＧとして出力する。読出部３０のＡＤ変換部ＡＤＣは、これらの２つの画素電圧ＶＰ１１，ＶＰ１２に基づいてそれぞれＡＤ変換を行い、デジタルコードＣＯＤＥ（画素値ＶＡＬ）をそれぞれ出力する。

そして、コントローラ７０の診断処理部７５は、画像信号ＤＡＴＡ０に含まれるダミー画素Ｐ３に係る画素値ＶＡＬに基づいて左端識別情報ＩＮＦＬおよび右端識別情報ＩＮＦＲを求めるとともに、画像信号ＤＡＴＡ０に含まれるダミー画素Ｐ２に係る画素値ＶＡＬに基づいてライン識別情報ＩＮＦを求める。そして、診断処理部７５は、アドレス信号ＡＤＲが示すアドレスとこのライン識別情報ＩＮＦとを比較することにより、撮像装置２が所望の動作を行っているかどうかを診断する。そして、診断処理部７５は、その診断処理の結果（診断結果ＲＥＳ）を出力する。

撮像装置２では、図２６Ａに示したように、ダミー画素ＰＡにおいて、トランジスタＴＧのドレインおよびソースを互いに接続した。これにより、撮像装置２では、上記第１の実施の形態に係る撮像装置１と同様に、このダミー画素ＰＡの画素値ＶＡＬを“０”に近づけることができるので、例えば、参照信号ＲＥＦにおけるランプ波形の傾きを変更することにより撮像感度を高くした場合において、誤診断を防ぐことができる。

本実施の形態では、ダミー画素ＰＡにおいて、トランジスタＴＧＬのドレインおよびソースを互いに接続したので、誤診断を防ぐことができる。その他の効果は、上記第１の実施の形態の場合と同様である。

［変形例２］
上記実施の形態に係る撮像装置２に、上記第１の実施の形態の各変形例を適用してもよい。以下に、一例として、撮像装置２に、第１の実施の形態の変形例１−３を適用した例について説明する。

図２８は、本変形例に係る撮像装置２Ｂの画素アレイ５０Ｂに配置されたダミー画素ＰＡの一構成例を表すものである。このダミー画素ＰＡの画素回路ＣＫＴでは、トランジスタＴＧのソースが電源線ＰＬに接続され、トランジスタＲＳＴのドレインが電圧供給線ＶＬに接続される。ダミー画素ＰＢは、図２６Ｂの構成を使用することができる。

このダミー画素ＰＡでは、読出駆動Ｄ２において、トランジスタＴＧのソースに印加される電源電圧ＶＤＤは、トランジスタＲＳＴのドレインに印加される電圧ＶＲよりも高い。よって、トランジスタＴＧをオン状態にすることにより設定されたフローティングディフュージョンＦＤの電圧は、トランジスタＲＳＴをオン状態にすることにより設定されたフローティングディフュージョンＦＤの電圧よりも高い。その結果、画素値ＶＡＬは“０”にクランプされる。よって、本変形例に係る撮像装置２Ｂでは、例えば、撮像装置２Ｂの撮像感度が高い場合でも、画素値ＶＡＬの２値化処理の結果をより安定的に“０”にすることができる。

図２９は、本変形例に係る他の撮像装置２Ｃの画素アレイ５０Ｃに配置されたダミー画素ＰＡの一構成例を表すものである。このダミー画素ＰＡの画素回路ＣＫＴでは、トランジスタＴＧのソースが電源線ＰＬに接続され、ドレインは開放（オープン）される。すなわち、トランジスタＴＧのドレインを他の素子に接続していない。この場合でも、ダミー画素ＰＡでは、タイミングｔ１０１〜ｔ１０２の期間（図２７）において、トランジスタＴＧをオン状態にしても、フローティングディフュージョンＦＤの電圧は維持される。よって、撮像装置２Ｃでは、画素値ＶＡＬの“０”からのずれを小さくすることができるので、画素値ＶＡＬの２値化処理の結果をより安定的に“０”にすることができる。

図２９の例では、トランジスタＴＧのソースを電源線ＰＬに接続したが、これに限定されるものではなく、例えば、トランジスタＴＧのソースを電圧供給線ＶＬに接続してもよい。

図３０は、本変形例に係る他の撮像装置２Ｄの画素アレイ５０Ｄに配置されたダミー画素ＰＡの一構成例を表すものである。このダミー画素ＰＡの画素回路ＣＫＴでは、トランジスタＴＧのソースが開放され、ドレインがフローティングディフュージョンＦＤに接続される。すなわち、トランジスタＴＧのソースを他の素子に接続していない。この場合でも、ダミー画素ＰＡでは、タイミングｔ１０１〜ｔ１０２の期間（図２７）において、トランジスタＴＧをオン状態にしても、フローティングディフュージョンＦＤの電圧は維持される。よって、撮像装置２Ｄでは、画素値ＶＡＬの“０”からのずれを小さくすることができるので、画素値ＶＡＬの２値化処理の結果をより安定的に“０”にすることができる。

＜３．撮像装置の使用例＞
図３１は、上記実施の形態に係る撮像装置１，２の使用例を表すものである。上述した撮像装置１，２は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングする様々なケースに使用することができる。

・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビジョンや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置

＜４．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。

図３２は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。

車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図３２に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。

駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。

ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。

車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。

撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。

車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。

マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。

音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図３２の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。

図３３は、撮像部１２０３１の設置位置の例を示す図である。

図３３では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。

撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。

なお、図３３には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。

撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。

撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。

以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。これにより、車両制御システム１２０００では、診断処理を行うことにより、撮像部１２０３１が正常に動作しているかどうかを診断することができる。そして、撮像部１２０３１に不具合が生じた場合には、例えば、その診断結果をマイクロコンピュータ１２０５１に通知することにより、車両制御システム１２０００は、撮像部１２０３１に不具合が生じたことを把握することができる。これにより、車両制御システム１２０００では、例えば運転者に注意喚起を促すなどの適切な処理を行うことができるため、信頼性を高めることができる。また、車両制御システム１２０００では、診断処理の結果に基づいて、車両を制御する機能を制限することができる。車両を制御する機能の具体例としては、車両の衝突回避あるいは衝突緩和機能、車間距離に基づく追従走行機能、車速維持走行機能、車両の衝突警告機能、車両のレーン逸脱警告機能等が挙げられる。診断処理の結果、撮像部１２０３１に不具合が生じたと判定された場合、車両を制御する機能を制限し、あるいは禁止することができる。これにより、車両制御システム１２０００では、撮像部１２０３１の不具合に基づく誤検知に起因した事故を防止することができる。

以上、いくつかの実施の形態および変形例、ならびにそれらの具体的な応用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。

例えば、撮像装置１では、図１４に示したように、読出部３０がデジタルコードＣＯＤＥ２，ＣＯＤＥ３を出力し、画像処理部４４が、デジタルコードＣＯＤＥ３からデジタルコードＣＯＤＥ２を減算（ＣＯＤＥ３−ＣＯＤＥ２）することにより、画素値ＶＡＬ１を算出したが、これに限定されるものではない。これに代えて、読出部３０が、撮像装置２の場合（図２７）と同様に、変換期間Ｔ２の後にカウント値ＣＮＴの極性を反転することにより、デジタルコードＣＯＤＥ２，ＣＯＤＥ３の差に対応するデジタルコードＣＯＤＥを出力してもよい。デジタルコードＣＯＤＥ５，ＣＯＤＥ６についても同様であり、デジタルコードＣＯＤＥ７，ＣＯＤＥ８についても同様である。

また、例えば、撮像装置１では、図１４に示したように、読出部３０がデジタルコードＣＯＤＥ１，ＣＯＤＥ４を出力し、画像処理部４４が、デジタルコードＣＯＤＥ４からデジタルコードＣＯＤＥ１を減算（ＣＯＤＥ４−ＣＯＤＥ１）することにより、画素値ＶＡＬ２を算出したが、これに限定されるものではない。これに代えて、読出部３０のＡＤ変換部ＡＤＣが、変換期間Ｔ１の後に、そのときのカウント値ＣＮＴを一旦内部に記憶しておき、変換期間Ｔ４の前に、そのカウント値ＣＮＴをカウンタ３７にセットするとともにそのカウント値ＣＮＴの極性を反転してもよい。この場合でも、撮像装置２の場合（図２７）と同様に、画像処理部４４は、デジタルコードＣＯＤＥ１，ＣＯＤＥ４の差に対応するデジタルコードＣＯＤＥを得ることができる。

例えば、上記の実施の形態に係る撮像画素Ｐ１は、図２，２４に示した構成に限定されるものではない。

なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。

なお、本技術は以下のような構成とすることができる。以下の構成の本技術によれば、自己診断を行い、不具合の有無を診断することができる。

（１）第１の受光素子と、
それぞれが、電荷を蓄積可能な蓄積部と、第１の端子および前記蓄積部に接続された第２の端子を有しオン状態になることにより前記第１の端子および前記第２の端子を接続可能な第１のトランジスタと、前記蓄積部に蓄積された電荷に応じた電圧を出力可能な出力部とを有し、撮像画素回路および第１のダミー画素回路を含む複数の画素回路と
を備え、
前記撮像画素回路における前記第１のトランジスタの前記第１の端子は、前記第１の受光素子に接続され、
前記第１のダミー画素回路における前記第１のトランジスタの前記第１の端子は、前記第１のダミー画素回路の前記第１のトランジスタを介さずに前記第１のダミー画素回路の前記第１のトランジスタの前記第２の端子に接続された
撮像装置。
（２）電圧供給線をさらに備え、
前記複数の画素回路は、第２のダミー画素回路を含み、
前記第２のダミー画素回路における前記第１のトランジスタの前記第１の端子は、前記電圧供給線に接続された
前記（１）に記載の撮像装置。
（３）前記複数の画素回路のそれぞれは、オン状態になることにより所定の電圧を前記蓄積部に印加可能な第２のトランジスタをさらに有する
前記（１）または（２）に記載の撮像装置。
（４）第２の受光素子をさらに備え、
前記複数の画素回路のそれぞれは、第１の端子および前記蓄積部に接続可能な第２の端子を有しオン状態になることにより前記第１の端子および前記第２の端子を接続可能な第３のトランジスタをさらに有し、
前記撮像画素回路における前記第３のトランジスタの前記第１の端子は、前記第２の受光素子に接続され、
前記第１のダミー画素回路における前記第３のトランジスタの前記第１の端子は、前記第１のダミー画素回路の前記第３のトランジスタを介さずに前記第１のダミー画素回路の前記第３のトランジスタの前記第２の端子に接続された
前記（１）または（２）に記載の撮像装置。
（５）前記複数の画素回路のそれぞれは、オン状態になることにより所定の電圧を接続ノードに印加可能な第２のトランジスタと、前記第３のトランジスタの前記第２の端子に接続された容量素子と、オン状態になることにより前記容量素子および前記接続ノードを接続可能な第４のトランジスタと、オン状態になることにより前記接続ノードおよび前記蓄積部を接続可能な第５のトランジスタとをさらに有する
前記（４）に記載の撮像装置。
（６）前記撮像画素回路は、前記撮像装置の有効画素領域に配置され、
前記第１のダミー画素回路は、前記有効画素領域の領域外に配置された
前記（１）から（５）のいずれかに記載の撮像装置。
（７）アドレス信号を生成可能なアドレス生成部と、
前記アドレス信号に基づいて、前記第１のトランジスタの動作を制御可能な駆動制御部と、
前記アドレス信号、および前記第１のダミー画素回路の前記出力部から出力された第１の信号に基づいて診断処理を行うことが可能な診断部と
をさらに備えた
前記（１）から（６）のいずれかに記載の撮像装置。
（８）第１の電圧供給線と、
第２の電圧供給線と、
第１の受光素子と、
それぞれが、電荷を蓄積可能な蓄積部と、第１の端子および前記蓄積部に接続された第２の端子を有しオン状態になることにより前記第１の端子および前記第２の端子を接続可能な第１のトランジスタと、第１の端子および前記蓄積部に接続可能な第２の端子を有しオン状態になることにより前記第１の端子および前記第２の端子を接続可能な第２のトランジスタと、前記蓄積部に蓄積された電荷に応じた電圧を出力可能な出力部とを有し、撮像画素回路、第１のダミー画素回路、および第２のダミー画素回路を含む複数の画素回路と
を備え、
前記撮像画素回路において、前記第１のトランジスタの前記第１の端子は前記第１の受光素子に接続され、前記第２のトランジスタの前記第１の端子は前記第１の電圧供給線に接続され、
前記第１のダミー画素回路において、前記第１のトランジスタの前記第１の端子は前記第１の電圧供給線に接続され、前記第２のトランジスタの前記第１の端子は前記第２の電圧供給線に接続され、
前記第２のダミー画素回路において、前記第１のトランジスタの前記第１の端子は前記第２の電圧供給線に接続され、前記第２のトランジスタの前記第１の端子は前記第１の電圧供給線に接続されている
撮像装置。
（９）前記複数の画素回路のそれぞれにおける前記第２のトランジスタの前記第２の端子は前記蓄積部に接続された
前記（８）に記載の撮像装置。
（１０）第２の受光素子をさらに備え、
前記複数の画素回路のそれぞれは、第１の端子および前記蓄積部に接続可能な第２の端子を有しオン状態になることにより前記第１の端子および前記第２の端子を接続可能な第３のトランジスタをさらに有し、
前記撮像画素回路における前記第３のトランジスタの前記第１の端子は、前記第２の受光素子に接続され、
前記第１のダミー画素回路における前記第３のトランジスタの前記第１の端子は、前記第１の電圧供給線に接続され、
前記第２のダミー画素回路における前記第３のトランジスタの前記第１の端子は、前記第２の電圧供給線に接続されている
前記（８）に記載の撮像装置。
（１１）前記複数の画素回路のそれぞれは、前記第３のトランジスタの前記第２の端子に接続された容量素子と、オン状態になることにより前記容量素子および接続ノードを接続可能な第４のトランジスタと、オン状態になることにより前記接続ノードおよび前記蓄積部を接続可能な第５のトランジスタとをさらに有し、
前記複数の画素回路のそれぞれにおける前記第２のトランジスタの前記第２の端子は、前記複数の画素回路のそれぞれの前記接続ノードに接続された
前記（１０）に記載の撮像装置。
（１２）前記撮像画素回路は、前記撮像装置の有効画素領域に配置され、
前記第１のダミー画素回路および前記第２のダミー画素回路は、前記有効画素領域の領域外に配置された
前記（８）から（１１）のいずれかに記載の撮像装置。
（１３）アドレス信号を生成可能なアドレス生成部と、
前記アドレス信号に基づいて、前記第１のトランジスタの動作を制御可能な駆動制御部と、
前記アドレス信号、前記第１のダミー画素回路の前記出力部から出力された第１の信号、および前記第２のダミー画素回路の前記出力部から出力された第２の信号に基づいて診断処理を行うことが可能な診断部と
をさらに備えた
前記（８）から（１２）のいずれかに記載の撮像装置。
（１４）第１の受光素子と、
それぞれが、電荷を蓄積可能な蓄積部と、第１の端子および第２の端子を有しオン状態になることにより前記第１の端子および前記第２の端子を接続可能な第１のトランジスタと、前記蓄積部に蓄積された電荷に応じた電圧を出力可能な出力部とを有し、撮像画素回路および第１のダミー画素回路を含む複数の画素回路と
を備え、
前記撮像画素回路において、前記第１のトランジスタの前記第１の端子は前記第１の受光素子に接続され、前記第１のトランジスタの前記第２の端子は前記蓄積部に接続され、
前記第１のダミー画素回路において、前記第１のトランジスタの前記第１の端子および前記第２の端子のうちの少なくともいずれか１つは、前記第１のトランジスタ以外の素子に接続されていない
撮像装置。
（１５）電圧供給線をさらに備え、
前記複数の画素回路は、第２のダミー画素回路を含み、
前記第２のダミー画素回路において、前記第１のトランジスタの前記第１の端子は、前記電圧供給線に接続され、前記第１のトランジスタの前記第２の端子は前記蓄積部に接続された
前記（１４）に記載の撮像装置。
（１６）前記複数の画素回路のそれぞれは、オン状態になることにより所定の電圧を前記蓄積部に印加可能な第２のトランジスタをさらに有する
前記（１４）または（１５）に記載の撮像装置。
（１７）第２の受光素子をさらに備え、
前記複数の画素回路のそれぞれは、第１の端子および第２の端子を有しオン状態になることにより前記第１の端子および前記第２の端子を接続可能な第３のトランジスタをさらに有し、
前記撮像画素回路において、前記第３のトランジスタの前記第１の端子は前記第２の受光素子に接続され、前記第３のトランジスタの前記第２の端子は前記蓄積部に接続可能であり、
前記第１のダミー画素回路において、前記第３のトランジスタの前記第１の端子および前記第２の端子のうちの少なくともいずれか１つは、前記第３のトランジスタ以外の素子に接続されていない
前記（１４）または（１５）に記載の撮像装置。
（１８）前記複数の画素回路のそれぞれは、オン状態になることにより所定の電圧を接続ノードに印加可能な第２のトランジスタと、容量素子と、オン状態になることにより前記容量素子および前記接続ノードを接続可能な第４のトランジスタと、オン状態になることにより前記接続ノードおよび前記蓄積部を接続可能な第５のトランジスタとをさらに有し、
前記撮像画素回路において、前記容量素子は前記第３のトランジスタの前記第２の端子に接続された
前記（１７）に記載の撮像装置。
（１９）前記撮像画素回路は、前記撮像装置の有効画素領域に配置され、
前記第１のダミー画素回路は、前記有効画素領域の領域外に配置された
前記（１４）から（１８）のいずれかに記載の撮像装置。
（２０）アドレス信号を生成可能なアドレス生成部と、
前記アドレス信号に基づいて、前記第１のトランジスタの動作を制御可能な駆動制御部と、
前記アドレス信号、および前記第１のダミー画素回路の前記出力部から出力された第１の信号に基づいて診断処理を行うことが可能な診断部と
をさらに備えた
前記（１４）から（１９）のいずれかに記載の撮像装置。

本出願は、日本国特許庁において２０１８年１２月１１日に出願された日本特許出願番号２０１８−２３１７９６号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。

当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (20)

1. 第１の受光素子と、
   それぞれが、電荷を蓄積可能な蓄積部と、第１の端子および前記蓄積部に接続された第２の端子を有しオン状態になることにより前記第１の端子および前記第２の端子を接続可能な第１のトランジスタと、前記蓄積部に蓄積された電荷に応じた電圧を出力可能な出力部とを有し、撮像画素回路および第１のダミー画素回路を含む複数の画素回路と
   を備え、
   前記撮像画素回路における前記第１のトランジスタの前記第１の端子は、前記第１の受光素子に接続され、
   前記第１のダミー画素回路における前記第１のトランジスタの前記第１の端子は、前記第１のダミー画素回路の前記第１のトランジスタを介さずに前記第１のダミー画素回路の前記第１のトランジスタの前記第２の端子に接続された
   撮像装置。
2. 電圧供給線をさらに備え、
   前記複数の画素回路は、第２のダミー画素回路を含み、
   前記第２のダミー画素回路における前記第１のトランジスタの前記第１の端子は、前記電圧供給線に接続された
   請求項１に記載の撮像装置。
3. 前記複数の画素回路のそれぞれは、オン状態になることにより所定の電圧を前記蓄積部に印加可能な第２のトランジスタをさらに有する
   請求項１に記載の撮像装置。
4. 第２の受光素子をさらに備え、
   前記複数の画素回路のそれぞれは、第１の端子および前記蓄積部に接続可能な第２の端子を有しオン状態になることにより前記第１の端子および前記第２の端子を接続可能な第３のトランジスタをさらに有し、
   前記撮像画素回路における前記第３のトランジスタの前記第１の端子は、前記第２の受光素子に接続され、
   前記第１のダミー画素回路における前記第３のトランジスタの前記第１の端子は、前記第１のダミー画素回路の前記第３のトランジスタを介さずに前記第１のダミー画素回路の前記第３のトランジスタの前記第２の端子に接続された
   請求項１に記載の撮像装置。
5. 前記複数の画素回路のそれぞれは、オン状態になることにより所定の電圧を接続ノードに印加可能な第２のトランジスタと、前記第３のトランジスタの前記第２の端子に接続された容量素子と、オン状態になることにより前記容量素子および前記接続ノードを接続可能な第４のトランジスタと、オン状態になることにより前記接続ノードおよび前記蓄積部を接続可能な第５のトランジスタとをさらに有する
   請求項４に記載の撮像装置。
6. 前記撮像画素回路は、前記撮像装置の有効画素領域に配置され、
   前記第１のダミー画素回路は、前記有効画素領域の領域外に配置された
   請求項１に記載の撮像装置。
7. アドレス信号を生成可能なアドレス生成部と、
   前記アドレス信号に基づいて、前記第１のトランジスタの動作を制御可能な駆動制御部と、
   前記アドレス信号、および前記第１のダミー画素回路の前記出力部から出力された第１の信号に基づいて診断処理を行うことが可能な診断部と
   をさらに備えた
   請求項１に記載の撮像装置。
8. 第１の電圧供給線と、
   第２の電圧供給線と、
   第１の受光素子と、
   それぞれが、電荷を蓄積可能な蓄積部と、第１の端子および前記蓄積部に接続された第２の端子を有しオン状態になることにより前記第１の端子および前記第２の端子を接続可能な第１のトランジスタと、第１の端子および前記蓄積部に接続可能な第２の端子を有しオン状態になることにより前記第１の端子および前記第２の端子を接続可能な第２のトランジスタと、前記蓄積部に蓄積された電荷に応じた電圧を出力可能な出力部とを有し、撮像画素回路、第１のダミー画素回路、および第２のダミー画素回路を含む複数の画素回路と
   を備え、
   前記撮像画素回路において、前記第１のトランジスタの前記第１の端子は前記第１の受光素子に接続され、前記第２のトランジスタの前記第１の端子は前記第１の電圧供給線に接続され、
   前記第１のダミー画素回路において、前記第１のトランジスタの前記第１の端子は前記第１の電圧供給線に接続され、前記第２のトランジスタの前記第１の端子は前記第２の電圧供給線に接続され、
   前記第２のダミー画素回路において、前記第１のトランジスタの前記第１の端子は前記第２の電圧供給線に接続され、前記第２のトランジスタの前記第１の端子は前記第１の電圧供給線に接続されている
   撮像装置。
9. 前記複数の画素回路のそれぞれにおける前記第２のトランジスタの前記第２の端子は前記蓄積部に接続された
   請求項８に記載の撮像装置。
10. 第２の受光素子をさらに備え、
    前記複数の画素回路のそれぞれは、第１の端子および前記蓄積部に接続可能な第２の端子を有しオン状態になることにより前記第１の端子および前記第２の端子を接続可能な第３のトランジスタをさらに有し、
    前記撮像画素回路における前記第３のトランジスタの前記第１の端子は、前記第２の受光素子に接続され、
    前記第１のダミー画素回路における前記第３のトランジスタの前記第１の端子は、前記第１の電圧供給線に接続され、
    前記第２のダミー画素回路における前記第３のトランジスタの前記第１の端子は、前記第２の電圧供給線に接続されている
    請求項８に記載の撮像装置。
11. 前記複数の画素回路のそれぞれは、前記第３のトランジスタの前記第２の端子に接続された容量素子と、オン状態になることにより前記容量素子および接続ノードを接続可能な第４のトランジスタと、オン状態になることにより前記接続ノードおよび前記蓄積部を接続可能な第５のトランジスタとをさらに有し、
    前記複数の画素回路のそれぞれにおける前記第２のトランジスタの前記第２の端子は、前記複数の画素回路のそれぞれの前記接続ノードに接続された
    請求項１０に記載の撮像装置。
12. 前記撮像画素回路は、前記撮像装置の有効画素領域に配置され、
    前記第１のダミー画素回路および前記第２のダミー画素回路は、前記有効画素領域の領域外に配置された
    請求項８に記載の撮像装置。
13. アドレス信号を生成可能なアドレス生成部と、
    前記アドレス信号に基づいて、前記第１のトランジスタの動作を制御可能な駆動制御部と、
    前記アドレス信号、前記第１のダミー画素回路の前記出力部から出力された第１の信号、および前記第２のダミー画素回路の前記出力部から出力された第２の信号に基づいて診断処理を行うことが可能な診断部と
    をさらに備えた
    請求項８に記載の撮像装置。
14. 第１の受光素子と、
    それぞれが、電荷を蓄積可能な蓄積部と、第１の端子および第２の端子を有しオン状態になることにより前記第１の端子および前記第２の端子を接続可能な第１のトランジスタと、前記蓄積部に蓄積された電荷に応じた電圧を出力可能な出力部とを有し、撮像画素回路および第１のダミー画素回路を含む複数の画素回路と
    を備え、
    前記撮像画素回路において、前記第１のトランジスタの前記第１の端子は前記第１の受光素子に接続され、前記第１のトランジスタの前記第２の端子は前記蓄積部に接続され、
    前記第１のダミー画素回路において、前記第１のトランジスタの前記第１の端子および前記第２の端子のうちの少なくともいずれか１つは、前記第１のトランジスタ以外の素子に接続されていない
    撮像装置。
15. 電圧供給線をさらに備え、
    前記複数の画素回路は、第２のダミー画素回路を含み、
    前記第２のダミー画素回路において、前記第１のトランジスタの前記第１の端子は、前記電圧供給線に接続され、前記第１のトランジスタの前記第２の端子は前記蓄積部に接続された
    請求項１４に記載の撮像装置。
16. 前記複数の画素回路のそれぞれは、オン状態になることにより所定の電圧を前記蓄積部に印加可能な第２のトランジスタをさらに有する
    請求項１４に記載の撮像装置。
17. 第２の受光素子をさらに備え、
    前記複数の画素回路のそれぞれは、第１の端子および第２の端子を有しオン状態になることにより前記第１の端子および前記第２の端子を接続可能な第３のトランジスタをさらに有し、
    前記撮像画素回路において、前記第３のトランジスタの前記第１の端子は前記第２の受光素子に接続され、前記第３のトランジスタの前記第２の端子は前記蓄積部に接続可能であり、
    前記第１のダミー画素回路において、前記第３のトランジスタの前記第１の端子および前記第２の端子のうちの少なくともいずれか１つは、前記第３のトランジスタ以外の素子に接続されていない
    請求項１４に記載の撮像装置。
18. 前記複数の画素回路のそれぞれは、オン状態になることにより所定の電圧を接続ノードに印加可能な第２のトランジスタと、容量素子と、オン状態になることにより前記容量素子および前記接続ノードを接続可能な第４のトランジスタと、オン状態になることにより前記接続ノードおよび前記蓄積部を接続可能な第５のトランジスタとをさらに有し、
    前記撮像画素回路において、前記容量素子は前記第３のトランジスタの前記第２の端子に接続された
    請求項１７に記載の撮像装置。
19. 前記撮像画素回路は、前記撮像装置の有効画素領域に配置され、
    前記第１のダミー画素回路は、前記有効画素領域の領域外に配置された
    請求項１４に記載の撮像装置。
20. アドレス信号を生成可能なアドレス生成部と、
    前記アドレス信号に基づいて、前記第１のトランジスタの動作を制御可能な駆動制御部と、
    前記アドレス信号、および前記第１のダミー画素回路の前記出力部から出力された第１の信号に基づいて診断処理を行うことが可能な診断部と
    をさらに備えた
    請求項１４に記載の撮像装置。

Images