WO2020109291A1 - Leistungsschalteranordnung - Google Patents

Leistungsschalteranordnung Download PDF

Info

Publication number
WO2020109291A1
WO2020109291A1 PCT/EP2019/082543 EP2019082543W WO2020109291A1 WO 2020109291 A1 WO2020109291 A1 WO 2020109291A1 EP 2019082543 W EP2019082543 W EP 2019082543W WO 2020109291 A1 WO2020109291 A1 WO 2020109291A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
low
circuit breaker
side transistor
lss
Prior art date
Application number
PCT/EP2019/082543
Other languages
English (en)
French (fr)
Inventor
Joachim Joos
Alexander SPAETH
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Priority to EP19809807.1A priority Critical patent/EP3888244A1/de
Priority to CN201980078075.2A priority patent/CN113169731B/zh
Publication of WO2020109291A1 publication Critical patent/WO2020109291A1/de

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H03K17/164—Soft switching using parallel switching arrangements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/001—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection limiting speed of change of electric quantities, e.g. soft switching on or off
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0029—Circuits or arrangements for limiting the slope of switching signals, e.g. slew rate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H03K17/167—Soft switching using parallel switching arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0072—Low side switches, i.e. the lower potential [DC] or neutral wire [AC] being directly connected to the switch and not via the load

Definitions

  • the present invention relates to a circuit breaker arrangement comprising a low-side transistor and a high-side transistor, which are set up in such a way that they are switched on or off in alternating periods of a switching period of the circuit breaker arrangement, with a source connection of the low-side transistor is connected to a load connection and a drain connection of the low-side transistor is connected to a supply voltage via a memory inductor, and a drain connection of the high-side transistor is connected to the load connection and a source connection of the high-side transistor is connected to a supply voltage via a memory inductance.
  • Such a circuit breaker arrangement is also referred to as a synchronous converter and is basically an extension of one in its construction
  • Step-up converter in which the otherwise used diode was replaced by another power transistor. Operation of such
  • Circuit breaker arrangement is generally divided into two periods per switching period.
  • the low-side power transistor is low-resistance and conducts, whereas the high-side power transistor is in a high-resistance state and blocks.
  • the high-side power transistor is in a high-resistance state and blocks.
  • the coil current of the storage inductance remains positive. This means that only energy is transferred from the input side to the output side.
  • a circuit breaker which includes, for example, MOSFET or IGBT, is switched, it does not suddenly change from the non-conductive to the conductive state (or vice versa). Rather, the transistor runs through a certain resistance range depending on the charging voltage of the gate capacitance.
  • EMC electromagnetic compatibility
  • a circuit breaker arrangement of the type mentioned at the outset characterized in that the low-side transistor comprises at least two transistor segments, at least two of the transistor segments having a different electrical resistance in connection with the memory inductance, the circuit breaker arrangement being set up in this way is that at least two of the transistor segments are switched at a different time during a switching operation of the circuit breaker arrangement.
  • the present invention thus makes it possible not to change the steepness of the voltage switching edge in the middle part. Only at the beginning
  • the modulation is achieved with time-delayed or “staggered” switching of different large transistor segments, since this results in different time-dependent path resistances of the low-side power transistor.
  • the surge is reduced / avoided by the sudden
  • Recommutation of the current is prevented by the staggered switching of the “one low-side transistor” that is visible from the outside.
  • At least two of the transistor segments comprise areas of the low-side transistor of different sizes. Except for a little more overhead, the area on the chip of the low-side transistor remains constant despite segmentation. Due to the different area proportions, different path resistance values of the transistor segments result. By switching the individual transistor segments on and off in a short time, the current does not have to commute suddenly. Overvoltage and subsequent settling is prevented, which results in improvements in the spectrum. The steepness of the voltage switching edge (for example the drain voltage of the low-side transistor) is hardly influenced here and the switching losses are thus kept low.
  • the power switch arrangement is set up in such a way that each of the transistor segments is assigned to its own gate segment of the gate connection of the low-side transistor, the associated transistor segment being switched by switching one of the gate segments becomes.
  • the gate connection is then also segmented in accordance with the transistor segments, so that by switching a gate segment
  • the circuit breaker arrangement is set up in such a way that the time interval during a switching process between the switching of two successively switched transistor segments is less than 100 ns, preferably less than 30 ns, preferably less than 5 ns.
  • the circuit breaker arrangement is preferably set up such that the time interval during a switching operation between the switching of two successively switched transistor segments is in each case less than Ts, where Ts is the effective length of the switching process.
  • the time intervals can vary between the individual pairs of successively connected transistor segments.
  • circuit breaker arrangement is set up in such a way that when the low-side transistor is switched, the
  • Memory inductance can be switched sorted. As a result, the switching process can take place sequentially and, despite a steep switching edge in the middle of the switching process (low switching losses), unwanted voltage fluctuations at the end of the switching edge can be reduced (good EMC behavior).
  • the circuit breaker arrangement is set up in such a way that when the low-side transistor is switched on, the transistor segments are switched on in succession from the highest resistance to the lowest resistance.
  • the transistor segment with the highest resistance can then have, for example, the smallest area portion of the low-side transistor, while the transistor segment with the lowest resistance can have the largest area portion of the low-side transistor.
  • the transistor segments are then switched on in succession from the lowest area to the highest area.
  • Circuit breaker arrangement set up in such a way that when the low-side transistor is switched off, the transistor segments are switched off with a time delay from the lowest resistance to the highest resistance.
  • the transistor segment with the lowest resistance can then have, for example, the largest area portion of the low-side transistor, while the transistor segment with the highest resistance can have the smallest area portion of the low-side transistor.
  • FIG. 1 shows a circuit diagram of an embodiment of a circuit breaker arrangement according to the invention
  • FIG. 2 shows a simplified diagram of the drain current and the drain voltage of a circuit breaker in the prior art
  • FIG. 3 shows a simplified diagram of the drain current and the drain voltage of a circuit breaker arrangement according to the invention
  • Figure 4 is a simplified diagram of the drain voltage of a
  • FIG. 5 is a simplified diagram of the drain voltage
  • Circuit breaker arrangement according to the invention.
  • Figure 1 shows a circuit diagram of an embodiment of an inventive
  • Circuit breaker arrangement 1 comprising a low-side transistor LSS and a high-side transistor HSS.
  • the low-side transistor LSS and the high-side transistor HSS are set up in such a way that they alternate in relation to one another
  • a source connection 2 of the low-side transistor LSS is connected to a load connection 3, via which one
  • a drain connection 5 of the low-side transistor LSS is connected to a supply voltage V m via a memory inductance L.
  • a drain terminal 6 of the high-side transistor HSS is connected to the load terminal 3 and a source terminal 7 of the high-side transistor HSS is via the
  • the low-side transistor LSS now comprises at least two (here three) transistor segments LSS1, LSS2, LSS3. At least two of the transistor segments LSS1, LSS2, LSS3 have a different electrical resistance R1, R2, R3 in connection with the memory inductance L.
  • the transistor segments LSS1, LSS2, LSS3 are shown here as parallel-connected power transistors with separate track resistors R1, R2, R3, but they are actually combined in a common low-side transistor LSS.
  • the transistor segments LSS1, LSS2, LSS3 can also be connected in parallel as discrete components.
  • the circuit breaker arrangement 1 is set up such that at least two of the transistor segments LSS1, LSS2, LSS3 are switched at a different time during a switching operation of the circuit breaker arrangement 1.
  • At least two of the transistor segments LSS1, LSS2, LSS3 can be any transistor segment LSS1, LSS2, LSS3.
  • Transistor segments LSS1, LSS2, LSS3 do not have to commute suddenly in a short time. Overvoltage and subsequent settling is prevented, which results in improvements in the spectrum.
  • low-side transistor LSS is not affected.
  • the transistor segments LSS1, LSS2, LSS3 can also be of the same size
  • Resistors for memory inductance L can be interposed. In the circuit in FIG. 1, the resistors R1, R2, R3 are then separate
  • Each of the transistor segments can be assigned to its own gate segment 8 of the gate connection of the low-side transistor LSS, with one
  • Transistor segments LSS1, LSS2, LSS3 is effected.
  • FIGS. 2 and 3 illustrate the background of the invention.
  • the drain current and the drain voltage of a low-side transistor LSS versus time t are each shown in a simplified diagram over two switching operations.
  • FIG. 2 shows the drain current IDS and the drain voltage VDS of a low-side transistor LSS in the prior art.
  • Switching edges 9 of the drain voltage VDS are relatively sharp and lead to overvoltages (see also FIG. 4) if the duration of the switching process is chosen too short. This leaves only the choice to accept longer switching times and larger switching losses in order to achieve sufficient EMC compatibility.
  • FIG. 3 shows the drain current IDS and the drain voltage VDS of a low-side circuit breaker LSS of a circuit breaker arrangement according to the invention.
  • switching edges 10 of the drain voltage VDS are now flatter and no longer lead to overvoltages, even if the duration of the switching process in the middle of the switching process of the low-side transistor LSS is chosen to be quite short.
  • the greater steepness of the switching edge in the middle of the switching process and the shorter switching time lead to lower switching losses with improved EMC emissions.
  • FIGS. 4 and 5 illustrate the main effect of the invention.
  • a somewhat more realistic curve of the drain voltage VDS of a low-side circuit breaker LSS versus time t is shown over two switching operations.
  • Figure 4 shows a low-side circuit breaker LSS of the prior art (corresponding to Figure 2), which has a relatively short switching time, low switching losses and thus a steep switching edge.
  • a low-side circuit breaker LSS also leads to quite pronounced ones
  • Switching vibrations 11 at the end of a switch-off process or one Switch-on process can lead to overvoltages and worsen the EMC compatibility.
  • FIG. 5 shows a low-side circuit breaker LSS according to the invention
  • the low-side transistor LSS now comprises at least two transistor segments LSS1, LSS2, LSS3, which have a different electrical resistance R1, R2, R3 in connection with the memory inductance L, the transistor segments can be staggered LSS1, LSS2, LSS3 significantly reduced switching vibrations 12 can be achieved at the end of a switch-off process or a switch-on process. This reduces overvoltages and improves EMC compatibility without significantly increasing switching losses.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)

Abstract

Die Erfindung betrifft eine Leistungsschalteranordnung (1) umfassend einen Low-Side- Transistor (LSS) und einen High-Side-Transistor (HSS),die so eingerichtet sind, dass sie in jeweils abwechselnden Zeitabschnitten einer Schaltperiode der Leistungsschalteranordnung (1) leitend geschaltet sind oder sperrend geschaltet sind. Ein Source-Anschluss (2) des Low-Side-Transistors (LSS) ist mit einem Lastanschluss (3) verbunden und ein Drain-Anschluss (5) des Low-Side-Transistors (LSS) ist über eine Speicherinduktivität mit einer Versorgungsspannung (Vin) verbunden.Ein Drain- Anschluss (6) des High-Side-Transistors (HSS) ist mit dem Lastanschluss (3) verbundenund ein Source-Anschluss (7) des High-Side-Transistors (HSS) istüber die Speicherinduktivität mit der Versorgungsspannung (Vin) verbunden. Erfindungsgemäß wird eine Leistungsschalteranordnung (1) der genannten Art bereitgestellt, dadurch gekennzeichnet, dass der Low-Side-Transistor (LSS) mindestens zwei Transistor- Segmente (LSS1, LSS2, LSS3) umfasst. Mindestens zwei der Transistor-Segmente weisen in der Verbindung zur Speicherinduktivität einen anderen elektrischen Widerstand (R1, R2, R3) auf. Die Leistungsschalteranordnung (1) ist so eingerichtet, dass mindestens zwei der Transistor-Segmente (LSS1, LSS2, LSS3) während eines Schaltvorgangs der Leistungsschalteranordnung (1) zu einem anderen Zeitpunkt geschaltet werden. Dadurch werden ungewollte Spannungsschwankungen reduziert, ohne dass die Schaltverluste deutlich ansteigen.

Description

Beschreibung
Titel
Leistunqsschalteranordnunq
Die vorliegende Erfindung betrifft eine Leistungsschalteranordnung umfassend einen Low-Side-Transistor und einen High-Side-Transistor, die so eingerichtet sind, dass sie in jeweils zueinander abwechselnden Zeitabschnitten einer Schaltperiode der Leistungsschalteranordnung leitend geschaltet sind oder sperrend geschaltet sind, wobei ein Source-Anschluss des Low-Side-Transistors mit einem Lastanschluss und ein Drain-Anschluss des Low-Side-Transistors über eine Speicherinduktivität mit einer Versorgungsspannung verbunden ist und wobei ein Drain-Anschluss des High-Side-Transistors mit dem Lastanschluss verbunden ist und ein Source-Anschluss des High-Side-Transistors über eine Speicherinduktivität mit einer Versorgungsspannung verbunden ist.
Stand der Technik
Eine solche Leistungsschalteranordnung wird auch als Synchronwandler bezeichnet und ist prinzipiell in seinem Aufbau eine Erweiterung eines
Aufwärtswandlers, bei dem die sonst verwendete Diode durch einen weiteren Leistungstransistor ersetzt wurde. Der Betrieb einer derartigen
Leistungsschalteranordnung wird generell in zwei Zeitabschnitte je Schaltperiode unterteilt. Während des ersten Zeitabschnitts ist der Low-Side-Leistungstransistor niederohmig und leitet, wohingegen sich der High-Side-Leistungstransistor in einem hochohmigen Zustand befindet und sperrt. Dabei liegt die
Eingangsspannung über der Speicherinduktivität an. Infolge dessen steigt der Spulenstrom linear an und führt zu einer Energieaufnahme der
Speicherinduktivität. In dem zweiten Zeitabschnitt sperrt der Low-Side- Leistungstransistor und der High-Side-Leistungstransistor leitet. Über der Speicherinduktivität liegt eine Spannung an, die der Differenz der
Ausgangsspannung und der Eingangsspannung entspricht. Dabei sinkt der Spulenstrom in der Speicherinduktivität ab und die Speicherinduktivität gibt Energie an die Ausgangsseite des Synchronwandlers ab. Bei einem
unidirektionalen Betrieb bleibt der Spulenstrom der Speicherinduktivität positiv. Hierdurch wird nur Energie von der Eingangsseite zur Ausgangsseite übertragen.
Wird ein Leistungsschalter, der beispielsweise MOSFET oder IGBT umfasst, umgeschaltet, so geht er nicht schlagartig vom nichtleitenden in den leitenden Zustand (oder umgekehrt) über. Vielmehr durchläuft der Transistor je nach Ladespannung der Gate-Kapazität einen gewissen Widerstandsbereich.
Während des Umschaltens unter Stromfluss wird eine mehr oder weniger große Leistung im Transistor umgesetzt, welche ihn erwärmt und im ungünstigsten Fall sogar beschädigen kann. Daher ist es regelmäßig gewünscht, den
Umschaltvorgang des Transistors so kurz wie möglich zu gestalten, um die Schaltverluste so gering wie möglich zu halten.
Durch schnelle Schaltvorgänge entstehen aber Überspannungen durch schlagartiges Umkommutieren des Stromes an internen Parasiten der verbundenen Elektronikkomponenten. Insbesondere moderne Bordnetze von Kraftfahrzeugen/Schienenfahrzeugen/Flugzeugen (mit Spannungen von zum Beispiel 24 V/48 V) haben regelmäßig eine geringe Toleranz gegenüber
Überspannungen (als zum Beispiel 12 V-Bordnetze). Gleichzeitig gewinnt durch fortschreitende Miniaturisierung elektromagnetische Verträglichkeit (EMV) immer mehr an Bedeutung und Bauelemente schädigende Überspannungen sollten soweit möglich vermieden werden.
Im Stand der Technik ist es bekannt, zur Verbesserung der EMV-Emissionen (zum Beispiel zur Einhaltung des CISPR 22-Standards) und zur Verringerung der Überspannung einen Gate-Vorwiderstand in eine Treiberschaltung
vorzuschalten, was den Schaltvorgang nachträglich verlangsamt. Hierdurch entstehen aber erhöhte Schaltverluste. Die erzeugte Wärme muss dann durch zusätzliche Kühlung abgeführt werden. Insgesamt verschlechtern sich somit der Wirkungsgrad und die Lebensdauer des Leistungsschalters. Offenbarung der Erfindung
Erfindungsgemäß wird eine Leistungsschalteranordnung der eingangs genannten Art bereitgestellt, dadurch gekennzeichnet, dass der Low-Side-Transistor mindestens zwei Transistor-Segmente umfasst, wobei mindestens zwei der Transistor-Segmente in der Verbindung zur Speicherinduktivität einen anderen elektrischen Widerstand aufweisen, wobei die Leistungsschalteranordnung so eingerichtet ist, dass mindestens zwei der Transistor-Segmente während eines Schaltvorgangs der Leistungsschalteranordnung zu einem anderen Zeitpunkt geschaltet werden.
Vorteile der Erfindung
Aufgrund der oben beschriebenen Überspannungsgefahr muss eine größere
Sicherheit beim Design von Leistungsschaltern kalkuliert werden, um den
Leistungsschalter zu schützen, wodurch Mehrkosten beim Design und der
Produktion der Leistungsschalter entstehen. Die erfindungsgemäße Lösung
erlaubt es, durch die Modulation der Schaltflanken das Spektrum der
Spannungsschwankungen zu verbessern, ohne dass die Verluste ansteigen.
Somit kann eine höhere Steilheit im Mittelteil der Schaltflanke erreicht werden im Vergleich zur bekannten Gate-Vorwiderstandssteuerung. Gleichzeitig können
Spannungsschwingungen an parasitären Induktivitäten reduziert werden,
wodurch die EMV-Verträglichkeit verbessert wird und Überspannungen
vermieden werden können.
Sowohl der Ausschaltvorgang als auch der Einschaltvorgang lassen sich mit dieser Art der Modulation modulieren. Tests ergeben beispielsweise deutlich gedämpftere Schwingungen in der Phasenspannung und der
Ausgangsspannung eines angeschlossenen Wandlers (DC-DC/AC-DC/DC- AC/AC-AC). Die größere Steilheit der Schaltflanke in der Mitte des
Schaltvorgangs und die kleinere Schaltzeit führen zu geringeren Schaltverlusten bei trotzdem verbesserter EMV-Emission.
Die vorliegende Erfindung erlaubt es also, die Steilheit der Spannungs- Schaltflanke im Mittelteil nicht zu verändern. Lediglich am Anfang
sowie am Ende des Schaltvorgangs wird die Steilheit der Flanke deutlich
moduliert und somit ungewollte Schwingungen vermieden. Durch das zeitverzögerte beziehungsweise„gestaffelte“ Schalten unterschiedlicher großer Transistor-Segmente wird die Modulation erreicht, da hierbei unterschiedliche zeitabhängige Bahnwiderstände des Low-Side-Leistungstransistors resultieren. Die Überspannung wird verringert/vermieden, indem das schlagartige
Umkommutieren des Stromes verhindert wird durch das gestaffelte Schalten des von außen sichtbaren„einen Low-Side-Transistors“.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben und in der Beschreibung beschrieben.
In einer Ausführungsform umfassen mindestens zwei der Transistor-Segmente unterschiedlich große Flächenanteile des Low-Side-Transistors. Bis auf ein wenig mehr Overhead bleibt die Fläche auf dem Chip des Low-Side-Transistors konstant trotz Segmentierung. Durch die unterschiedlich großen Flächenanteile resultieren unterschiedliche Bahnwiderstandswerte der Transistor-Segmente. Durch zeitlich gestaffeltes Einschalten/Ausschalten der einzelnen Transistor- Segmente innerhalb kurzer Zeit muss der Strom nicht schlagartig kommutieren. Überspannung und anschließendes Einschwingen wird verhindert, wodurch sich Verbesserungen im Spektrum ergeben. Die Steilheit der Spannungsschaltflanke (beispielsweise der Drain-Spannung des Low-Side-Transistors) wird hierbei kaum beeinflusst und somit werden die Schaltverluste geringgehalten.
Es ist bevorzugt, wenn die Leistungsschalteranordnung so eingerichtet ist, dass jedes der Transistor-Segmente einem eigenen Gate-Segment des Gate- Anschlusses des Low-Side-Transistors zugeordnet ist, wobei über ein Schalten eines der Gate-Segmente das zugehörige Transistor-Segment geschaltet wird. Der Gate-Anschluss ist dann entsprechend der Transistor-Segmente ebenfalls segmentiert, sodass durch ein Umschalten eines Gate-Segments das
Umschalten des zugehörigen Transistor-Segments bewirkt wird.
In einer Ausführungsform ist die Leistungsschalteranordnung so eingerichtet, dass der Zeitabstand während eines Schaltvorgangs zwischen dem Schalten zweier nacheinander geschalteter T ransistor-Segmente weniger als 100 ns beträgt, vorzugsweise weniger als 30 ns beträgt, vorzugsweise weniger als 5 ns beträgt. Vorzugsweise ist die Leistungsschalteranordnung so eingerichtet, dass der Zeitabstand während eines Schaltvorgangs zwischen dem Schalten zweier nacheinander geschalteter Transistor-Segmente jeweils weniger als Ts beträgt, wobei Ts die effektive Länge des Schaltvorgangs ist. Die Zeitabstände können dabei zwischen den einzelnen Paaren von nacheinander geschalteten Transistor- Segmenten variieren.
In einer weiteren Ausführungsform ist die Leistungsschalteranordnung so eingerichtet, dass bei einem Schaltvorgang des Low-Side-Transistors die
Transistor-Segmente nach ihrem elektrischen Widerstand zur
Speicherinduktivität sortiert geschaltet werden. Dadurch kann der Schaltvorgang sequentiell erfolgen und trotz einer steilen Schaltflanke in der des Schaltvorgangs Mitte (niedrige Schaltverluste) ungewollte Spannungsschwingungen am Ende der Schaltflanke verringert werden (gutes EMV-Verhalten).
In einer bevorzugten Ausführungsform ist die Leistungsschalteranordnung so eingerichtet, dass bei einem Einschaltvorgang des Low-Side-Transistors die Transistor-Segmente der Reihe nach vom höchsten Widerstand zum niedrigsten Widerstand zeitversetzt eingeschaltet werden. Das Transistor Segment mit dem höchsten Widerstand kann dann beispielsweise den kleinsten Flächenanteil des Low-Side-Transistors aufweisen während das Transistor Segment mit dem niedrigsten Widerstand den größten Flächenanteil des Low-Side-Transistors aufweisen kann. Bei einem Einschaltvorgang des Low-Side-Transistors werden dann die Transistor-Segmente der Reihe nach vom niedrigsten Flächenanteil zum höchsten Flächenanteil zeitversetzt eingeschaltet.
In einer weiteren bevorzugten Ausführungsform ist die
Leistungsschalteranordnung so eingerichtet, dass bei einem Abschaltvorgang des Low-Side-Transistors die Transistor-Segmente der Reihe nach vom niedrigsten Widerstand zum höchsten Widerstand zeitversetzt abgeschaltet werden. Das Transistor Segment mit dem niedrigsten Widerstand kann dann beispielsweise den größten Flächenanteil des Low-Side-Transistors aufweisen während das Transistor Segment mit dem höchsten Widerstand den kleinsten Flächenanteil des Low-Side-Transistors aufweisen kann. Bei einem
Ausschaltvorgang des Low-Side-Transistors werden dann die Transistor- Segmente der Reihe nach vom höchsten Flächenanteil zum niedrigsten
Flächenanteil zeitversetzt eingeschaltet. Zeichnungen
Ausführungsbeispiele der Erfindung werden anhand der Zeichnungen und der nachfolgenden Beschreibung näher erläutert. Es zeigen:
Figur 1 ein Schaltdiagramm einer Ausführungsform einer erfindungsgemäßen Leistungsschalteranordnung,
Figur 2 ein vereinfachtes Schaubild des Drain-Stroms und der Drain-Spannung eines Leistungsschalters im Stand der Technik,
Figur 3 ein vereinfachtes Schaubild des Drain-Stroms und der Drain-Spannung einer erfindungsgemäßen Leistungsschalteranordnung,
Figur 4 ein vereinfachtes Schaubild der Drain-Spannung eines
Leistungsschalters im Stand der Technik, und
Figur 5 ein vereinfachtes Schaubild der Drain-Spannung einer
erfindungsgemäßen Leistungsschalteranordnung.
Ausführungsformen der Erfindung
Figur 1 zeigt ein Schaltbild einer Ausführungsform einer erfindungsgemäßen
Leistungsschalteranordnung 1 umfassend einen Low-Side-Transistor LSS und einen High-Side-Transistor HSS. Der Low-Side-Transistor LSS und der High-Side-Transistor HSS sind so eingerichtet, das sie in jeweils relativ zueinander abwechselnden
Zeitabschnitten einer Schaltperiode der Leistungsschalteranordnung 1 leitend geschaltet sind oder sperrend geschaltet sind. Ein Source-Anschluss 2 des Low-Side- Transistors LSS ist mit einem Lastanschluss 3 verbunden, über den eine
angeschlossene Last 4 mit einer Ausgangsspannung Vout gespeist wird. Ein Drain- Anschluss 5 des Low-Side-Transistors LSS ist über eine Speicherinduktivität L mit einer Versorgungsspannung Vm verbunden.
Ein Drain-Anschluss 6 des High-Side-Transistors HSS ist mit dem Lastanschluss 3 und ein Source-Anschluss 7 des High-Side-Transistors HSS ist über die
Speicherinduktivität L mit der Versorgungsspannung V,n verbunden. Erfindungsgemäß umfasst der Low-Side-Transistor LSS nun mindestens zwei (hier drei) Transistor-Segmente LSS1 , LSS2, LSS3. Mindestens zwei der Transistor- Segmente LSS1 , LSS2, LSS3 weisen in der Verbindung zur Speicherinduktivität L einen anderen elektrischen Widerstand R1 , R2, R3 auf. Die Transistor-Segmente LSS1 , LSS2, LSS3 sind hier als parallelgeschaltete Leistungstransistoren mit separaten Bahnwiderständen R1 , R2, R3 dargestellt, sie sind aber tatsächlich in einem gemeinsamen Low-Side-Transistor LSS kombiniert. Alternativ können die Transistor- Segmente LSS1 , LSS2, LSS3 aber auch als diskrete Bauelemente parallelgeschaltet werden. Die Leistungsschalteranordnung 1 ist so eingerichtet, dass mindestens zwei der Transistor-Segmente LSS1 , LSS2, LSS3 während eines Schaltvorgangs der Leistungsschalteranordnung 1 zu einem anderen Zeitpunkt geschaltet werden.
Mindestens zwei der Transistor-Segmente LSS1 , LSS2, LSS3 können
unterschiedlich große Flächenanteile des Low-Side-Transistors LSS umfassen.
Bis auf ein wenig mehr Overhead bleibt die Fläche auf dem Chip des Low-Side- Transistors LSS gegenüber einem nicht-segmentierten Low-Side-Transistor konstant. Durch die unterschiedlich großen Flächenanteile resultieren
unterschiedliche Bahnwiderstandswerte R1 , R2, R3 der Transistor-Segmente
LSS1 , LSS2, LSS3. Durch zeitlich gestaffeltes Einschalten der einzelnen
Transistor-Segmente LSS1 , LSS2, LSS3 innerhalb kurzer Zeit muss der Strom nicht schlagartig kommutieren. Überspannung und anschließendes Einschwingen wird verhindert, wodurch sich Verbesserungen im Spektrum ergeben. Die
Steilheit der Spannungsschaltflanke (beispielsweise der Drain-Spannung des
Low-Side-Transistors LSS) wird hierbei im Idealfall nicht beeinflusst. Alternativ können die Transistor-Segmente LSS1 , LSS2, LSS3 aber auch gleich große
Flächenanteile umfassen, wobei stattdessen unterschiedlich dimensionierte
Widerstände zur Speicherinduktivität L zwischengeschaltet werden können. In der Schaltung in Figur 1 sind die Widerstände R1 , R2, R3 dann als separate
Schaltungselemente zu verstehen und nicht wie bevorzugt als Repräsentation der verschiedenen Bahnwiderstände der Transistor-Segmente LSS1 , LSS2,
LSS3.
Jedes der Transistor-Segmente kann einem eigenen Gate-Segment 8 des Gate- Anschlusses des Low-Side-Transistors LSS zugeordnet sein, wobei über ein
Schalten eines der Gate-Segmente 8 das zugehörige Transistor-Segment LSS1 , LSS2, LSS3 geschaltet wird. Der Gate-Anschluss ist dann entsprechend der Transistor-Segmente LSS1 , LSS2, LSS3 ebenfalls segmentiert, sodass durch ein Umschalten eines Gate-Segments 8 das Umschalten des zugehörigen
Transistor-Segments LSS1 , LSS2, LSS3 bewirkt wird.
Die Figuren 2 und 3 verdeutlichen den Hintergrund der Erfindung. Es sind jeweils in einem vereinfachten Schaubild der Drain-Strom und die Drain-Spannung eines Low-Side-Transistors LSS gegen die Zeit t über zwei Schaltvorgänge dargestellt.
Figur 2 zeigt den Drain-Strom IDS und die Drain-Spannung VDS eines Low-Side- Transistors LSS im Stand der Technik. Schaltflanken 9 der Drainspannung VDS sind dabei verhältnismäßig scharf und führen zu Überspannungen (siehe auch Figur 4), wenn die Dauer des Schaltvorgangs zu kurz gewählt wird. Somit bleibt nur die Wahl, längere Schaltzeiten und größere Schaltverluste in Kauf zu nehmen, um eine ausreichende EMV-Verträglichkeit zu erreichen.
Figur 3 zeigt den Drain-Strom IDS und die Drain-Spannung VDS eines Low-Side Leistungsschalters LSS einer erfindungsgemäßen Leistungsschalteranordnung. Hier sind nun Schaltflanken 10 der Drain-Spannung VDS flacher und führen nicht mehr zu Überspannungen, selbst wenn die Dauer des Schaltvorgangs in der Mitte des Schaltvorgangs des Low-Side-Transistors LSS recht kurz gewählt wird. Die größere Steilheit der Schaltflanke in der Mitte des Schaltvorgangs und die kleinere Schaltzeit führen zu geringeren Schaltverlusten bei verbesserter EMV- Emission.
Die Figuren 4 und 5 verdeutlichen den Haupteffekt der Erfindung. Es ist im Vergleich zu den Figuren 2 und 3 jeweils ein etwas realistischerer Verlauf der Drain-Spannung VDS eines Low-Side-Leistungsschalters LSS gegen die Zeit t über zwei Schaltvorgänge dargestellt.
Figur 4 zeigt dabei einen Low-Side-Leistungsschalter LSS des Standes der Technik (entsprechend Figur 2), der eine relativ kurze Schaltzeit, niedrige Schaltverluste und damit eine steile Schaltflanke aufweist. Leider führt ein derartiger Low-Side-Leistungsschalter LSS auch zu recht ausgeprägten
Schaltschwingungen 11 am Ende eines Ausschaltvorgangs oder eines Einschaltvorgangs. Diese können zu Überspannungen führen und verschlechtern die EMV-Verträglichkeit.
Figur 5 zeigt einen erfindungsgemäßen Low-Side-Leistungsschalter LSS
(entsprechend Figur 3), der ebenfalls eine relativ kurze Schaltzeit, niedrige
Schaltverluste und damit eine steile Schaltflanke aufweist. Dadurch, dass der Low- Side-Transistor LSS nun mindestens zwei Transistor-Segmente LSS1 , LSS2, LSS3 umfasst, die in der Verbindung zur Speicherinduktivität L einen anderen elektrischen Widerstand R1 , R2, R3 aufweisen, können durch eine gestaffelte Schaltung der Transistor-Segmente LSS1 , LSS2, LSS3 deutlich reduzierte Schaltschwingungen 12 am Ende eines Ausschaltvorgangs oder eines Einschaltvorgangs erreicht werden. Damit werden Überspannungen reduziert und die EMV-Verträglichkeit verbessert, ohne die Schaltverluste deutlich zu erhöhen.

Claims

Ansprüche
1. Leistungsschalteranordnung (1 ) umfassend einen Low-Side-Transistor (LSS) und einen High-Side-Transistor (HSS), die so eingerichtet sind, dass sie in jeweils zueinander abwechselnden Zeitabschnitten einer Schaltperiode der Leistungsschalteranordnung (1 ) leitend geschaltet sind oder sperrend geschaltet sind,
wobei ein Source-Anschluss (2) des Low-Side-Transistors (LSS) mit einem Lastanschluss (3) verbunden ist und ein Drain-Anschluss (5) des Low-Side- Transistors (LSS) über eine Speicherinduktivität (L) mit einer
Versorgungsspannung (Vn) verbunden ist und
wobei ein Drain-Anschluss (6) des High-Side-Transistors (HSS) mit dem Lastanschluss (3) verbunden ist und ein Source-Anschluss (7) des High- Side-Transistors (HSS) über die Speicherinduktivität (L) mit der
Versorgungsspannung (Vn) verbunden ist,
dadurch gekennzeichnet,
dass der Low-Side-Transistor (LSS) mindestens zwei Transistor-Segmente (LSS1 , LSS2, LSS3) umfasst, wobei mindestens zwei der Transistor- Segmente in der Verbindung zur Speicherinduktivität einen anderen elektrischen Widerstand (R1 , R2, R3) aufweisen,
wobei die Leistungsschalteranordnung (1 ) so eingerichtet ist, dass mindestens zwei der Transistor-Segmente (LSS1 , LSS2, LSS3) während eines Schaltvorgangs der Leistungsschalteranordnung (1 ) zu einem anderen Zeitpunkt geschaltet werden.
2. Leistungsschalteranordnung (1 ) nach Anspruch 1 , wobei mindestens zwei der Transistor-Segmente (LSS1 , LSS2, LSS3) unterschiedlich große
Flächenanteile des Low-Side-Transistors (LSS) umfassen.
3. Leistungsschalteranordnung (1 ) nach Anspruch 1 oder 2, wobei die
Leistungsschalteranordnung (1 ) so eingerichtet ist, dass jedes der Transistor-Segmente (LSS1 , LSS2, LSS3) einem eigenen Gate-Segment (8) des Gate-Anschlusses des Low-Side-Transistors (LSS) zugeordnet ist, wobei über ein Schalten eines der Gate-Segmente (8) das zugehörige Transistor-Segment (LSS1 , LSS2, LSS3) geschaltet wird.
4. Leistungsschalteranordnung (1 ) nach einem der vorstehenden Ansprüche, wobei die Leistungsschalteranordnung (1 ) so eingerichtet ist, dass der Zeitabstand während eines Schaltvorgangs zwischen dem Schalten zweier nacheinander geschalteter Transistor-Segmente (LSS1 , LSS2, LSS3) weniger als 100 ns beträgt, vorzugsweise weniger als 30 ns beträgt, vorzugsweise weniger als 5 ns beträgt.
5. Leistungsschalteranordnung (1 ) nach einem der vorstehenden Ansprüche, wobei die Leistungsschalteranordnung (1 ) so eingerichtet ist, dass bei einem Schaltvorgang des Low-Side-Transistors (LSS) die Transistor-Segmente (LSS1 , LSS2, LSS3) nach ihrem elektrischen Widerstand (R1 , R2, R3) zur Speicherinduktivität sortiert geschaltet werden.
6. Leistungsschalteranordnung (1 ) nach Anspruch 5, wobei die
Leistungsschalteranordnung (1 ) so eingerichtet ist, dass bei einem
Einschaltvorgang des Low-Side-Transistors (LSS) die Transistor-Segmente (LSS1 , LSS2, LSS3) der Reihe nach vom höchsten Widerstand (R1 , R2, R3) zum niedrigsten Widerstand (R1 , R2, R3) zeitversetzt eingeschaltet werden.
7. Leistungsschalteranordnung (1 ) nach Anspruch 5 oder 6, wobei die
Leistungsschalteranordnung (1 ) so eingerichtet ist, dass bei einem
Abschaltvorgang des Low-Side-Transistors (LSS) die Transistor-Segmente (LSS1 , LSS2, LSS3) der Reihe nach vom niedrigsten Widerstand (R1 , R2, R3) zum höchsten Widerstand (R1 , R2, R3) zeitversetzt abgeschaltet werden.
PCT/EP2019/082543 2018-11-26 2019-11-26 Leistungsschalteranordnung WO2020109291A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP19809807.1A EP3888244A1 (de) 2018-11-26 2019-11-26 Leistungsschalteranordnung
CN201980078075.2A CN113169731B (zh) 2018-11-26 2019-11-26 功率开关布置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018220247.8 2018-11-26
DE102018220247.8A DE102018220247A1 (de) 2018-11-26 2018-11-26 Leistungsschalteranordnung

Publications (1)

Publication Number Publication Date
WO2020109291A1 true WO2020109291A1 (de) 2020-06-04

Family

ID=68699449

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2019/082543 WO2020109291A1 (de) 2018-11-26 2019-11-26 Leistungsschalteranordnung

Country Status (5)

Country Link
US (1) US10924104B2 (de)
EP (1) EP3888244A1 (de)
CN (1) CN113169731B (de)
DE (1) DE102018220247A1 (de)
WO (1) WO2020109291A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020167612A (ja) * 2019-03-29 2020-10-08 住友電装株式会社 給電制御装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030038615A1 (en) * 2001-08-23 2003-02-27 Fairchild Semiconductor Corporation Method and circuit for reducing losses in DC-DC converters
US20080265851A1 (en) * 2007-04-24 2008-10-30 Jason Zhang Power switch-mode circuit with devices of different threshold voltages
US20120268091A1 (en) * 2011-04-19 2012-10-25 Fujitsu Semiconductor Limited Switching circuit device and power supply device having same
US20140111170A1 (en) * 2012-10-24 2014-04-24 Qualcomm Incorporated Boost converter control

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784493B2 (en) * 2002-06-11 2004-08-31 Texas Instruments Incorporated Line self protecting multiple output power IC architecture
JP2009011045A (ja) * 2007-06-27 2009-01-15 Nec Electronics Corp スイッチングレギュレータ、及び直流電圧変換方法
US20100001703A1 (en) * 2008-07-07 2010-01-07 Advanced Analogic Technologies, Inc. Programmable Step-Up Switching Voltage Regulators with Adaptive Power MOSFETs
JP5496038B2 (ja) * 2010-09-22 2014-05-21 三菱電機株式会社 Ｄｃ−ｄｃコンバータ
US9178407B2 (en) * 2011-08-17 2015-11-03 National Semiconductor Corporation Battery charger with segmented power path switch
US8933647B2 (en) * 2012-07-27 2015-01-13 Infineon Technologies Ag LED controller with current-ripple control
US8988059B2 (en) * 2013-01-28 2015-03-24 Qualcomm Incorporated Dynamic switch scaling for switched-mode power converters
US9124231B2 (en) * 2013-01-28 2015-09-01 Qualcomm, Inc. Soft turn-off for boost converters
CN104218778A (zh) * 2013-05-30 2014-12-17 华硕电脑股份有限公司 一种电子装置上的功率开关及其驱动电路
CN107006123A (zh) * 2014-12-10 2017-08-01 德克萨斯仪器股份有限公司 功率场效应晶体管(fet)、预驱动器、控制器和感测电阻器的集成
JP6468150B2 (ja) * 2015-09-29 2019-02-13 株式会社デンソー 負荷駆動装置
ITUB20156907A1 (it) * 2015-12-07 2017-06-07 St Microelectronics Srl Amplificatore audio in classe d comprendente un circuito per leggere una corrente erogata dall'amplificatore al carico e relativo procedimento di lettura
CN205986811U (zh) * 2016-08-30 2017-02-22 深圳市方睿世纪科技有限公司 一种低驱动功耗的低压控制高压驱动电路
US10469075B2 (en) * 2017-05-31 2019-11-05 Silicon Laboratories Inc. Low-ringing output driver
US10090751B1 (en) * 2018-02-21 2018-10-02 Ixys, Llc Gate driver for switching converter having body diode power loss minimization

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030038615A1 (en) * 2001-08-23 2003-02-27 Fairchild Semiconductor Corporation Method and circuit for reducing losses in DC-DC converters
US20080265851A1 (en) * 2007-04-24 2008-10-30 Jason Zhang Power switch-mode circuit with devices of different threshold voltages
US20120268091A1 (en) * 2011-04-19 2012-10-25 Fujitsu Semiconductor Limited Switching circuit device and power supply device having same
US20140111170A1 (en) * 2012-10-24 2014-04-24 Qualcomm Incorporated Boost converter control

Also Published As

Publication number Publication date
EP3888244A1 (de) 2021-10-06
US10924104B2 (en) 2021-02-16
DE102018220247A1 (de) 2020-05-28
CN113169731B (zh) 2023-11-28
CN113169731A (zh) 2021-07-23
US20200169252A1 (en) 2020-05-28

Similar Documents

Publication Publication Date Title
DE60027538T2 (de) Überspannungsgeschützter Stromwechselrichter mit einem spannungsgesteuerten Schaltkreis
DE19902520B4 (de) Hybrid-Leistungs-MOSFET
EP1728324A1 (de) Ansteuerschaltung zum ansteuern einer leistungselektronischen schaltung sowie verfahren hierzu
EP0756782B1 (de) Gleichstrom-steuerschaltung
DE102013105230A1 (de) Treiberschaltkreis für einen Transistor
EP2932598B1 (de) Schaltkomponente, insbesondere hausgeräteschaltkomponente
DE102021101696B4 (de) Halbleitereinrichtungssignalübertragungsschaltung zur antriebssteuerung, verfahren zum steuern einer solchen schaltung, halbleitereinrichtung, leistungsumwandlungseinrichtung und elektrisches system für schienenfahrzeug
EP1094605B1 (de) Schaltungsanordnung zum Ansteuern einer Last mit reduzierter Störabstrahlung
EP3001774A1 (de) Hausgerätevorrichtung und verfahren zum betrieb einer hausgerätevorrichtung
EP3888244A1 (de) Leistungsschalteranordnung
EP3472934B1 (de) Leistungshalbleiterschaltung
EP3317967B1 (de) Schaltungsanordnung zur ansteuerung eines transistors
DE102006036349B4 (de) Schaltungsvorrichtung und Verfahren zum Erkennen eines Betriebszustandes
DE102018211841B4 (de) Treiberschaltung zur Schaltflankenmodulation eines Leistungsschalters
EP2959492B1 (de) Verfahren zum betrieb eines laststufenschalters mit halbleiterelementen
EP2102977B1 (de) Schaltungsanordnung zur reduzierten schalterbelastung
DE10048404A1 (de) Synchrongleichrichterschaltung
DE102019107112B3 (de) Schaltvorrichtung, Spannungsversorgungssystem, Verfahren zum Betreiben einer Schaltvorrichtung und Herstellverfahren
DE102020216412B3 (de) Fahrzeug-Leistungsschaltung, Inverterschaltung und Fahrzeugelektroantrieb
DE102016014625A1 (de) Verfahren zum Vorladen eines Stromrichters
WO2023110384A1 (de) Elektrogerät mit einer treiberschaltung zur versorgung eines steuereingangs eines steuerbaren ersten halbleiterschalters
EP3236572A1 (de) Leistungselektronische schaltzelle sowie umrichterschaltung mit solchen schaltzellen
DE102016223312A1 (de) Leistungshalbleiterbaugruppe für ein Kraftfahrzeug, Kraftfahrzeug und Verfahren zum Betreiben einer Leistungshalbleiterbaugruppe
DE102008034688A1 (de) Schalteinrichtung zum Schalten bei einer hohen Betriebsspannung
EP0617512A2 (de) Aktiver Gate-Widerstand

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19809807

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019809807

Country of ref document: EP

Effective date: 20210628