WO2020075388A1 - 固体撮像装置及び電子機器 - Google Patents

固体撮像装置及び電子機器 Download PDF

Info

Publication number
WO2020075388A1
WO2020075388A1 PCT/JP2019/032182 JP2019032182W WO2020075388A1 WO 2020075388 A1 WO2020075388 A1 WO 2020075388A1 JP 2019032182 W JP2019032182 W JP 2019032182W WO 2020075388 A1 WO2020075388 A1 WO 2020075388A1
Authority
WO
WIPO (PCT)
Prior art keywords
guard ring
solid
layer
state imaging
imaging device
Prior art date
Application number
PCT/JP2019/032182
Other languages
English (en)
French (fr)
Inventor
健太郎 秋山
潤一郎 藤曲
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to US17/281,452 priority Critical patent/US20210408097A1/en
Publication of WO2020075388A1 publication Critical patent/WO2020075388A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith

Definitions

  • the present technology relates to solid-state imaging devices and electronic devices.
  • CMOS Complementary Metal Oxide Semiconductor
  • CCDs Charge Coupled Devices
  • the solid-state imaging device is composed of, for example, a pixel unit that photoelectrically converts incident light and a peripheral circuit unit that performs signal processing.
  • a stack type solid-state imaging device in which a first semiconductor element and a second semiconductor element are flip-chip mounted on the light incident side of the first semiconductor element has been proposed (see Patent Document 1). Further, for example, an imaging device has been proposed in which a first chip having a pixel circuit including a photoelectric conversion element, a driving circuit, an analog circuit, and the like and a second chip having a control circuit, a digital signal processing circuit, and the like are stacked. (See Patent Document 2).
  • Patent Documents 1 and 2 may not be able to further improve quality.
  • the present technology has been made in view of such a situation, and it is mainly to provide a solid-state imaging device capable of realizing further improvement in quality, and an electronic device equipped with the solid-state imaging device. To aim.
  • the present inventors succeeded in further improving the quality of the solid-state imaging device, and completed the present technology.
  • a first semiconductor layer provided with a photoelectric conversion unit that photoelectrically converts incident light and a first through via
  • a connection portion which is provided outside the region where the photoelectric conversion portion is provided, on the surface of the first semiconductor layer on the light receiving side, the connection portion having a width wider than that of the first through via
  • Connection wiring provided on the surface and connecting the first through via and the connection portion,
  • a first guard ring formed on an outer peripheral portion of the first semiconductor element so as to surround the first semiconductor element, At least a part of the first guard ring is disposed outside the first semiconductor layer and above the second semiconductor layer formed in substantially the same layer as the first semiconductor layer,
  • a solid-state imaging device wherein the first guard ring is arranged outside the first passivation layer and below a second passivation layer formed in substantially the same layer as the first passivation layer.
  • the first guard ring may be connected to the second semiconductor layer. In the solid-state imaging device according to the present technology, the first guard ring may be connected to the second passivation layer.
  • the first guard ring may be a metal laminated body.
  • the first guard ring may include at least one metal layer and a second penetrating via penetrating the second semiconductor layer.
  • the first guard ring includes at least one metal layer, a second penetrating via penetrating the second semiconductor layer, the at least one metal layer, and the second penetrating via. And a via connecting the two.
  • the first guard ring may be composed of a metal layer having a recess and a metal member extending in a direction substantially perpendicular to the metal layer,
  • the recess may connect to the second semiconductor layer,
  • the metal layer having the recess may be connected to the metal member.
  • the solid-state imaging device may further include a second guard ring,
  • the second guard ring may be formed of an insulating film, may penetrate the second semiconductor layer, and may be formed on an outer peripheral portion of the first guard ring so as to surround the first guard ring.
  • the solid-state imaging device may further include a third guard ring,
  • the third guard ring may be disposed below the second semiconductor layer and may be formed on an outer peripheral portion of the first semiconductor element so as to surround the first semiconductor element.
  • the solid-state imaging device is mounted, The solid-state imaging device, A first semiconductor layer provided with a photoelectric conversion unit that photoelectrically converts incident light and a first through via; A connection portion provided outside the region where the photoelectric conversion portion is provided on the surface of the first semiconductor layer on the light receiving side, the connection portion being wider than the first through via; Connection wiring provided on the surface and connecting the first through via and the connection portion, A first semiconductor element having a first passivation layer formed on the surface side; A second semiconductor element mounted on the first semiconductor element by the connecting portion; A first guard ring formed on an outer peripheral portion of the first semiconductor element so as to surround the first semiconductor element, At least a part of the first guard ring is disposed outside the first semiconductor layer and above the second semiconductor layer formed in substantially the same layer as the first semiconductor layer, The first guard ring is arranged outside the first passivation layer and below the second passivation layer formed in substantially the same layer as the first passivation layer.
  • the signal processing chip is flip-chip mounted in the area outside the pixel on the light-receiving surface of the front-illuminated sensor.
  • a logic chip is flip-chip mounted outside the pixel region on the backside illumination type pixel chip.
  • the image pickup element needs a through via and a wiring layer on the light receiving surface side.
  • the structure of the light collecting region and the wiring layer is characteristic.
  • the technique is characterized in that the wiring layer is not formed together with the light collecting region, but the electrode is formed together with the light collecting region.
  • a guard ring on the light incident surface side (back surface side) is used.
  • a guard ring on the light incident surface side for example, a metal formed for light shielding such as an optical black detection area or prevention of leakage between pixels is used, or a flip from a signal circuit surface via a through via. It is possible to prevent chipping and prevent moisture by using a metal used for wiring on the light incident surface side (for example), which is formed to electrically connect the second semiconductor element (companion chip) mounted on the chip. . Further, when forming a pad electrode on the light incident surface side, the guard ring according to the present technique is connected to the metal used for wiring in the height direction and formed on the outer peripheral portion of the first semiconductor element.
  • a slit-shaped structure in which an insulating film is embedded through the structure. It should be noted that the slit-shaped structure may be unnecessary as a moisture proof because silicon itself has low moisture permeability.
  • a solid-state imaging device includes a first semiconductor layer provided with a photoelectric conversion unit that photoelectrically converts incident light and a first through via, and a surface of the first semiconductor layer on a side that receives the light.
  • a connecting portion that is provided outside the region where the photoelectric conversion portion is provided and has a width wider than that of the first through via; and a connecting wiring that is provided on the surface and that connects the first through via and the connecting portion.
  • a first semiconductor element having a first passivation layer formed on the surface side, a second semiconductor element mounted on the first semiconductor element by the connecting portion, and surrounding the first semiconductor element.
  • a first guard ring formed on an outer peripheral portion of the first semiconductor element, wherein at least a part of the first guard ring is outside the first semiconductor layer and is substantially the same as the first semiconductor layer.
  • the first guard is disposed above the second semiconductor layer formed in one layer. Ring is located outside the first passivation layer is disposed beneath the first passivation layer and the second passivation layer formed on substantially the same layer, a solid-state imaging device.
  • the present technology it is possible to further improve the quality of the solid-state imaging device. More specifically, according to the present technology, it is possible to further improve the reliability of the solid-state imaging device and further improve the manufacturing yield, and more specifically, it is possible to secure the quality of the wiring on the back surface side, In particular, the quality of the wiring on the back surface side can be ensured without adding a new process.
  • the solid-state imaging device includes a first semiconductor layer provided with a photoelectric conversion unit that photoelectrically converts incident light and a first through via, A connection portion, which is provided outside the region where the photoelectric conversion portion is provided, on the surface of the first semiconductor layer on which the light is received, and has a width wider than that of the first through via, and the connection portion is provided on the surface.
  • a solid-state imaging device a semiconductor element and a first guard ring formed on an outer peripheral portion of the first semiconductor element so as to surround the first semiconductor element, at least a part of the first guard ring being the first semiconductor ring.
  • a second outer layer formed on the same layer as the first semiconductor layer The first guard ring is disposed above the conductor layer and is disposed outside the first passivation layer and below the second passivation layer formed in substantially the same layer as the first passivation layer.
  • the first guard ring included in the solid-state imaging device according to the first embodiment of the present technology is a metal laminated body, and includes at least one metal layer and a second through via penetrating the second semiconductor layer. A via connecting at least one metal layer and the second through via.
  • the connection portion of the first semiconductor element is an electrode (for example, a land electrode) for flip-chip connection, and includes at least one metal layer and the electrode (a part of the wiring on the back surface side (light incident side)). It is configured.
  • the connection part of the first semiconductor element and the micro bump of the second semiconductor element are connected to each other so that the second semiconductor element is on the first semiconductor element. It is a solid-state imaging device flip-chip mounted on.
  • the solid-state imaging device of the first embodiment of the present technology it is possible to further improve the quality of the solid-state imaging device. More specifically, according to the present technology, it is possible to further improve the reliability of the solid-state imaging device and further improve the manufacturing yield, and more specifically, it is possible to secure the quality of the wiring on the back surface side, In particular, the quality of the wiring on the back surface side can be ensured without adding a new process.
  • FIG. 1 is a diagram illustrating a configuration example of a solid-state imaging device according to a first embodiment of the present technology
  • FIG. 1A is a plan view of the solid-state imaging device 1000a and the solid-state imaging device 1000b viewed from a light incident side.
  • FIG. 1B is a cross-sectional view of the solid-state imaging device 1000a and the solid-state imaging device 1000b taken along line AB shown in FIG.
  • FIG. 2 is a diagram showing a configuration example of the solid-state imaging device according to the first embodiment of the present technology, and is a cross-sectional view of the solid-state imaging device 2000.
  • a first semiconductor element (lower chip, sensor chip) 1001a and two second semiconductor elements (upper chip, companion chip) 4 are interposed via micro bumps (not shown in FIG. 1A). It is configured by connecting.
  • the two second semiconductor elements 4 are flip-chip bonded to the light irradiation side (light receiving surface side) of the first semiconductor chip 1001a via micro bumps (not shown in FIG. 1A).
  • the companion chip that is the second semiconductor element 4 may be a logic chip or a memory chip.
  • a region C shown in FIG. 1A shows the guard ring portion 1, which is a peripheral portion of the solid-state imaging device 1000a and is formed on the outer peripheral portion of the first semiconductor element 1001a.
  • the D region shown in FIG. 1A shows the peripheral portion 2 of the first semiconductor element 1001a and is formed in the inner peripheral portion of the C region (guard ring portion 1).
  • the pixel region 3 and the like are formed in the first semiconductor element 1001a. Further, the wire bonding electrode pad 5 is formed on the first semiconductor chip 1001a. The wire bonding electrode pad 5 is connected to an external terminal. The plurality of pad electrodes 5 for wire bonding are formed on the inner peripheral part of the D region (the peripheral part 2 of the first semiconductor element 1001a) so as to surround the pixel area 3 and the two second semiconductor elements 4.
  • a first semiconductor element (lower chip, sensor chip) 1001b and two second semiconductor elements (upper chip, companion chip) 4 are interposed via micro bumps (not shown in FIG. 1A). It is configured by connecting.
  • the detailed configuration of the solid-state imaging device 1000b is the same as the configuration of the solid-state imaging device 1000a, and thus detailed description is omitted here. Further, between the solid-state imaging device 1000a and the solid-state imaging device 1000b, that is, between the C region (guard ring unit 1) of the solid-state imaging device 1000a and the C region (guard ring unit 1) of the solid-state imaging device 1000b, A scribe line area is formed.
  • FIG. 1B shows the solid-state imaging device 1000a on the A side of FIG. 1B (the left side in FIG. 1B), and the B side of FIG. 1B (FIG. 1B).
  • the right side in (b) shows the solid-state imaging device 1000b, and the central portion between the A side in FIG. 1 (b) and the B side in FIG. 1 (b) (the central portion in FIG. 1 (b)). Indicates a scribe line.
  • the first guard ring 100 provided in each of the solid-state imaging devices 1000a and 1000b includes the second passivation layer 7 formed outside the first passivation layer 7-1 and in substantially the same layer as the first passivation layer 7-1. -2 (lower side in FIG. 1B). Further, a part of the first guard ring 100 is outside the first semiconductor layer 9-1 (right side in the solid-state imaging device 1000a, left side in the solid-state imaging device 1000b) and is substantially the same layer as the first semiconductor layer 9-1. Is formed above the second semiconductor layer 9-2 formed above (upper side in FIG. 1B), and a part of the first guard ring 100 further penetrates the second semiconductor layer 9-2. Formed.
  • the two second guard rings 12-1 to 12-2 provided in each of the solid-state imaging devices 1000a and 1000b are made of an insulating film and formed so as to penetrate through the second semiconductor layer 9-2.
  • the three third guard rings 3-1 to 3-3 provided in each of the solid-state imaging devices 1000a and 1000b are formed below the second semiconductor layer 9-2 (lower side in FIG. 1B). .
  • the guard ring unit 1 shown in FIG. 1A is composed of a first guard ring 100, second guard rings 12-1 to 12-2, and third guard rings 3-1 to 3-3. That is, the first guard ring 100, the second guard rings 12-1 to 12-2, and the third guard rings 3-1 to 3-3 are formed on the outer peripheral portions of the first semiconductor devices 1001a and 1001b, respectively.
  • the third guard ring 3-3, the second guard ring 12-2, the third guard ring 3-2, the second guard ring 12-1, the first guard ring 100 and the third guard ring 3-1 are formed in this order.
  • the first guard ring 100 and the third guard ring 3-1 are connected substantially in series and are formed in the innermost peripheral portion of the guard ring portion 1.
  • connection portion of the first semiconductor element (lower chip) 1001a and the microbumps 13 of the second semiconductor element 4 are connected to each other so that the second semiconductor element 4 is on the first semiconductor element 1001a. It is configured by flip-chip mounting (on the upper side in FIG. 1B).
  • connection portion of the first semiconductor element (lower chip) 1001b and the microbumps 13 of the second semiconductor element 4 are connected to each other so that the second semiconductor element 4 is the first semiconductor. It is configured by flip-chip mounting on the element 1001b (upper side in FIG. 1B).
  • the micro bumps 13 may be formed of Sn-based solder such as SnAg (tin-silver), for example.
  • the flip-chip mounting may be Cu-Cu connection mounting, solder-solder connection mounting, or Cu-solder connection mounting.
  • the height relationship is opposite to the height relationship between the pad electrode 5 and the metal layer 14 which is the upper portion of the flip chip connection electrode shown in FIG. 1B, that is, the flip chip connection electrode (When the height of the metal layer 14) is higher than the height of the pad electrode 5, the through via 16, the wiring 16 on the back surface side, the metal layer 15 and the metal layer 14 are connected in this order, and the uppermost part is The 1-passivation film 7-1 may be used.
  • connection parts of the solid-state imaging devices 1000a and 1000b are electrodes (for example, land electrodes) for flip-chip connection, and are on a part (electrode) of the wiring 16 on the back surface side (upper side of the first semiconductor layer 9-1).
  • the metal layer 15 is formed on the metal layer 15, and the metal layer 14 is formed on the metal layer 15.
  • the wiring 16 on the back surface side (upper side of the first semiconductor layer 9-1) is connected to the wiring 18 on the front surface side (lower side of the first semiconductor layer 9-1) via the first through via 17. .
  • FIG. 2 shows a chip area P, a scribe area Q, a guard ring area R, and a scribe center area S in the solid-state imaging device 2000.
  • the scribe area Q is composed of a guard ring area R and a scribe center area S.
  • the lens material 6, the passivation layer 7-1, the wiring layer 8 are arranged in this order from the light incident side (light receiving surface side, back surface side).
  • the semiconductor layer 9-1, the wiring layer 10, and the passivation layer 11 are arranged.
  • the passivation layer 7-1 may be shared as an inner lens in the pixel area.
  • the first guard ring 200, the second guard rings 12-1 and 12-2, and the third guard rings 3-1 to 3- are included. And 3 are formed.
  • the first guard ring 200 includes a metal layer 200-3, a second through via 200-1 penetrating the second semiconductor layer 9-2, a metal layer 200-3 and a second penetrating via. It is composed of a via 200-2 connecting the via 200-1.
  • An electrode (wiring) 200-4 is provided on the upper end portion of the second through via 200-1, and the electrode (wiring) 200-4 is directly connected to the via 200-2.
  • the first guard ring 200 includes a metal layer 200-3, a via 200-2, and a second through via 200-1 (electrode (wiring) 200-) in order from the light incident side (light receiving surface side, back surface side). 4) is a metal laminated body in which
  • the first guard ring 200 is located below the second passivation layer 7-2 formed outside the first passivation layer 7-1 and in substantially the same layer as the first passivation layer 7-1 (lower side in FIG. 2). Is formed in. As shown in FIG. 2, the first guard ring 200 (metal layer 200-3) is connected to the second passivation layer 7-2, but the first guard ring 200 is connected to the second passivation layer 7-2. There may be a gap space between the first guard ring 200 and the second passivation layer 7-2, which is not connected to 7-2.
  • the passivation layer formed in the chip region P is called the first passivation layer 7-1 and the passivation layer formed in the guard ring region R is the first passivation layer as described above. It is referred to as a 2-passivation layer 7-2.
  • the metal layer 200-3 that is a part of the first guard ring 200, the via 200-2, and a part of the second through via 200-1 are part of the first semiconductor layer 9-1.
  • the second semiconductor layer 9-2 which is formed on the outer side of the first semiconductor layer 9-1 and substantially in the same layer as the first semiconductor layer 9-1 (the upper side in FIG. 2).
  • a part of the second through via 200-1 that is a part of the first guard ring 200 is formed so as to penetrate the second semiconductor layer 9-2. Therefore, in FIG. 2, the first guard ring 200 (second through via 200-1) is connected to the second semiconductor layer 9-2 by a through hole, but the first guard ring 200 is connected to the second semiconductor layer 9-2.
  • the semiconductor layer formed in the chip region P is referred to as the first semiconductor layer 9-1 and the semiconductor layer formed in the guard ring region R is the first semiconductor layer as described above. 2 It is called a semiconductor layer 9-2.
  • the metal layer 200-3 and the via 200-2 forming the first guard ring 200 are, for example, an alloy of aluminum (Al) and copper (Cu) (for example, Al: 90 wt% or more and Cu: less than 10 wt%). And Cu may be 0 wt%.
  • the second through via 200-1 (electrode (wiring) 200-4) is made of, for example, copper (Cu).
  • the second guard rings 12-1 to 12-2 included in the solid-state imaging device 2000, the second guard rings 12-1 to 12-2 are made of an insulating film and embedded in the second semiconductor layer 9-2 to form slits. It is formed into a shape.
  • the insulating film is an inorganic film such as SiO 2 .
  • the second guard rings 12-1 to 12-2 have a function of a mark for front and back surface alignment and a function of insulating and separating from silicon (semiconductor layer), in addition to a chipping prevention effect in a dicing operation and a moisture blocking effect. Have.
  • the third guard rings 3-1 to 3-3 included in the solid-state imaging device 2000 are wiring layers disposed below the second semiconductor layer 9-2 (lower side in FIG. 2) and on the passivation layer 11. 10 is formed.
  • the third guard ring 3-1 is made of an alloy of aluminum (Al) and copper (Cu) (for example, Al: 90 wt% or more, Cu: less than 10 wt%, Cu: 0 wt% may be used).
  • the third guard ring 3-2 is connected to the third guard ring 3-2 via a terminal via 19 formed by the above.
  • the third guard ring 3-2 is made of an alloy of aluminum (Al) and copper (Cu) (for example, Al: 90 wt% or more).
  • the Cu content is less than 10 wt%, and Cu may be 0 wt%.
  • the third guard ring 3-1 is connected to the first guard ring 100
  • the third guard ring 3-2 is connected to the second semiconductor layer 9-2
  • the third guard ring 3-3 is the second semiconductor layer. It is connected to the layer 9-2.
  • the third guard rings 3-1 to 3-3 may be made of, for example, copper (Cu).
  • the electrode 201 for flip-chip connection which is a connecting portion, formed in the chip region P in FIG. 2 is one of the wirings 16 formed in the wiring layer 8 on the back surface side (upper side of the first semiconductor layer 9-1).
  • the metal layer 15 is formed on the portion (electrode), and the metal layer 14 is formed on the metal layer 15.
  • the wiring 16 is connected to the wiring 18 formed on the front surface side (lower side of the first semiconductor layer 9-1) wiring layer 10 via the first through via 17 penetrating the first semiconductor layer 9-1. To be done.
  • the metal layer 15 is made of, for example, cobalt (Co), and the metal layer 14, the wiring 17, the first through via 17, and the wiring 18 are made of, for example, copper (Cu).
  • the solid-state imaging device 2000 including the first guard ring 200 can be manufactured using a known method (for example, the methods described in JP-A-2016-171297 and JP-A-2017-117968). .
  • Second Embodiment Solid-State Imaging Device Example 2> The solid-state imaging device according to the second embodiment (Example 2 of solid-state imaging device) according to the present technology will be described.
  • a solid-state imaging device includes a first semiconductor layer provided with a photoelectric conversion unit that photoelectrically converts incident light, and a first through via.
  • a connection portion which is provided outside the region where the photoelectric conversion portion is provided, on the surface of the first semiconductor layer on which the light is received, and has a width wider than that of the first through via, and the connection portion is provided on the surface.
  • a first semiconductor element having a first through via and a connection wiring connecting the connection portion and a first passivation layer formed on the surface side; and a first semiconductor element mounted on the first semiconductor element by the connection portion.
  • a solid-state imaging device a semiconductor element and a first guard ring formed on an outer peripheral portion of the first semiconductor element so as to surround the first semiconductor element, at least a part of the first guard ring being the first semiconductor ring.
  • a second outer layer formed on the same layer as the first semiconductor layer The first guard ring is disposed above the conductor layer and is disposed outside the first passivation layer and below the second passivation layer formed in substantially the same layer as the first passivation layer.
  • the first guard ring included in the solid-state imaging device according to the second embodiment of the present technology is a metal laminated body, and has at least one metal layer and a second through via penetrating the second semiconductor layer. A via connecting at least one metal layer and the second through via.
  • the connection portion of the first semiconductor element is an electrode (for example, a land electrode) for flip-chip connection, and includes at least one metal layer and the electrode (a part of the wiring on the back surface side (light incident side)). It is configured.
  • the connection portion of the first semiconductor element and the micro bump of the second semiconductor element are connected to each other so that the second semiconductor element is on the first semiconductor element. It is a solid-state imaging device flip-chip mounted on.
  • the solid-state imaging device of the second embodiment according to the present technology it is possible to further improve the quality of the solid-state imaging device. More specifically, according to the present technology, it is possible to further improve the reliability of the solid-state imaging device and further improve the manufacturing yield, and more specifically, it is possible to secure the quality of the wiring on the back surface side, In particular, the quality of the wiring on the back surface side can be ensured without adding a new process.
  • FIG. 3 is a diagram illustrating a configuration example of a solid-state imaging device according to the second embodiment of the present technology, and is a cross-sectional view of the solid-state imaging device 3000.
  • FIG. 3 shows a chip area P, a scribe area Q, a guard ring area R, and a scribe center area S in the solid-state imaging device 3000.
  • the scribe area Q is composed of a guard ring area R and a scribe center area S.
  • the lens material 6, the passivation layer 7-1, the wiring layer 8 are arranged in order from the light incident side (light receiving surface side, back surface side).
  • the semiconductor layer 9-1, the wiring layer 10, and the passivation layer 11 are arranged.
  • the passivation layer 7-1 may be shared as an inner lens in the pixel area.
  • the first guard ring 300, the second guard rings 12-1 to 12-2, and the third guard rings 3-1 to 3- And 3 are formed.
  • the first guard ring 300 includes a metal layer 300-3, a second through via 300-1 penetrating the second semiconductor layer 9-2, a metal layer 300-3 and a second penetrating via. It is composed of a via 300-2 connecting the via 300-1.
  • An electrode (wiring) 300-4 is provided on the upper end of the second through via 300-1, and the electrode (wiring) 300-4 is directly connected to the via 300-2.
  • the first guard ring 300 includes a metal layer 300-3, a via 300-2, and a second through via 300-1 (electrode (wiring) 300-) in order from the light incident side (light receiving surface side, back surface side). 4) is a metal laminated body in which
  • the first guard ring 300 is located outside the first passivation layer 7-1 and below the second passivation layer 7-2 formed in substantially the same layer as the first passivation layer 7-1 (lower side in FIG. 3). Is formed in. As shown in FIG. 3, the first guard ring 300 (metal layer 300-3) is connected to the second passivation layer 7-2, but the first guard ring 300 includes the second passivation layer 7-2. There may be a gap space between the first guard ring 300 and the second passivation layer 7-2, which is not connected to 7-2.
  • the passivation layer formed in the chip region P is referred to as the first passivation layer 7-1 and the passivation layer formed in the guard ring region R is formed as the first passivation layer 7-1. It is referred to as a 2-passivation layer 7-2.
  • the metal layer 300-3 that is a part of the first guard ring 300, the via 300-2, and a part of the second through via 300-1 are part of the first semiconductor layer 9-1.
  • the second semiconductor layer 9-2 which is formed on the outer side of the first semiconductor layer 9-1 and on the same layer as the first semiconductor layer 9-1 (upper side in FIG. 3).
  • a part of the second through via 300-1, which is a part of the first guard ring 300, is formed so as to penetrate the second semiconductor layer 9-2. Therefore, in FIG. 3, the first guard ring 300 (second penetrating via 300-1) is connected to the second semiconductor layer 9-2 by penetrating, but the first guard ring 300 is the second semiconductor layer 9-2.
  • the semiconductor layer formed in the chip region P is referred to as the first semiconductor layer 9-1 as described above, and the semiconductor layer formed in the guard ring region R is the first semiconductor layer 9-1. 2 It is called a semiconductor layer 9-2.
  • the metal layer 300-3 and the via 300-2 forming the first guard ring 300 are, for example, an alloy of aluminum (Al) and copper (Cu) (for example, Al: 90 wt% or more and Cu: less than 10 wt%). And Cu may be 0 wt%.
  • the second through via 300-1 (electrode (wiring) 300-4) is made of, for example, copper (Cu).
  • the second guard rings 12-1 to 12-2 included in the solid-state imaging device 3000, and the second guard rings 12-1 to 12-2 made of an insulating film are embedded in the second semiconductor layer 9-2 to form slits. It is formed into a shape.
  • the insulating film is an inorganic film such as SiO 2 .
  • the second guard rings 12-1 to 12-2 have a function of a mark for front and back surface alignment and a function of insulating and separating from silicon (semiconductor layer), in addition to a chipping prevention effect in a dicing operation and a moisture blocking effect. Have.
  • the third guard rings 3-1 to 3-3 included in the solid-state imaging device 3000 are wiring layers disposed below the second semiconductor layer 9-2 (lower side in FIG. 3) and on the passivation layer 11. 10 is formed.
  • the third guard ring 3-1 is made of an alloy of aluminum (Al) and copper (Cu) (for example, Al: 90 wt% or more, Cu: less than 10 wt%, Cu: 0 wt% may be used).
  • the third guard ring 3-2 is connected to the third guard ring 3-2 via a terminal via 19 formed by the above.
  • the third guard ring 3-2 is made of an alloy of aluminum (Al) and copper (Cu) (for example, Al: 90 wt% or more).
  • the Cu content is less than 10 wt%, and Cu may be 0 wt%.
  • the third guard ring 3-1 is connected to the first guard ring 100
  • the third guard ring 3-2 is connected to the second semiconductor layer 9-2
  • the third guard ring 3-3 is the second semiconductor layer. It is connected to the layer 9-2.
  • the third guard rings 3-1 to 3-3 may be made of, for example, copper (Cu).
  • the electrode 301 for flip-chip connection which is a connection portion, formed in the chip region P in FIG. 3 is one of the wirings 16 formed in the wiring layer 8 on the back surface side (upper side of the first semiconductor layer 9-1).
  • a metal layer 301 is formed on the portion (electrode) via a connecting member 301-1.
  • the wiring 16 is connected to the wiring 18 formed on the front surface side (lower side of the first semiconductor layer 9-1) wiring layer 10 via the first through via 17 penetrating the first semiconductor layer 9-1. To be done.
  • the metal layer 301 and the connection member 301-1 are, for example, an alloy of aluminum (Al) and copper (Cu) (for example, Al: 90 wt% or more, Cu: less than 10 wt%, Cu: 0 wt% may be used. .), And the metal layer 14, the wiring 17, the first through via 17, and the wiring 18 are made of, for example, copper (Cu).
  • the configuration of the first guard ring 300 is the same as the configuration including the electrode 401 for flip-chip connection and the first through via 17, so that the first guard ring ring can be formed without adding steps. 300 can be manufactured.
  • the solid-state imaging device 3000 should be manufactured using a known method (for example, the methods described in JP-A-2016-171297 and JP-A-2017-119968) other than the method for manufacturing the first guard ring 300. You can
  • the solid-state imaging device according to the second embodiment of the present technology will be described in the section of the solid-state imaging device according to the first embodiment of the present technology in addition to the contents described above, unless there is a technical contradiction.
  • the contents can be applied as they are.
  • a solid-state imaging device includes a first semiconductor layer provided with a photoelectric conversion unit that photoelectrically converts incident light and a first through via, and A connection portion, which is provided outside the region where the photoelectric conversion portion is provided, on the surface of the first semiconductor layer on which the light is received, and has a width wider than that of the first through via, and the connection portion is provided on the surface.
  • a first semiconductor element having a first through via and a connection wiring connecting the connection portion and a first passivation layer formed on the surface side; and a first semiconductor element mounted on the first semiconductor element by the connection portion.
  • the first guard ring is arranged above the semiconductor layer, and is arranged outside the first passivation layer and below the second passivation layer formed in substantially the same layer as the first passivation layer.
  • the first guard ring included in the solid-state imaging device according to the third embodiment of the present technology is a metal laminated body, and has at least one metal layer and a second through via penetrating the second semiconductor layer. Composed of.
  • the connection portion of the first semiconductor element is an electrode (for example, a land electrode) for flip-chip connection, and includes at least one metal layer and the electrode (a part of the wiring on the back surface side (light incident side)). It is configured.
  • the connection part of the first semiconductor element and the micro bump of the second semiconductor element are connected to each other so that the second semiconductor element is on the first semiconductor element. It is a solid-state imaging device flip-chip mounted on.
  • the solid-state imaging device of the third embodiment of the present technology it is possible to further improve the quality of the solid-state imaging device. More specifically, according to the present technology, it is possible to further improve the reliability of the solid-state imaging device and further improve the manufacturing yield, and more specifically, it is possible to secure the quality of the wiring on the back surface side, In particular, the quality of the wiring on the back surface side can be ensured without adding a new process.
  • FIG. 4 is a diagram illustrating a configuration example of a solid-state imaging device according to the third embodiment of the present technology, and is a cross-sectional view of the solid-state imaging device 4000.
  • FIG. 4 shows a chip area P, a scribe area Q, a guard ring area R, and a scribe center area S in the solid-state imaging device 4000.
  • the scribe area Q is composed of a guard ring area R and a scribe center area S.
  • the lens material 6, the passivation layer 7-1, the wiring layer 8 are arranged in this order from the light incident side (light receiving surface side, back surface side).
  • the semiconductor layer 9-1, the wiring layer 10, and the passivation layer 11 are arranged.
  • the passivation layer 7-1 may be shared as an inner lens in the pixel area.
  • the first guard ring 400, the second guard rings 12-1 to 12-2, and the third guard rings 3-1 to 3- And 3 are formed.
  • the first guard ring 400 includes a metal layer 400-3, a metal layer 400-2, and a second through via 400-1 penetrating the second semiconductor layer 9-2. Has been done.
  • An electrode (wiring) 400-4 is provided on the upper end of the second through via 400-1, and the electrode (wiring) 400-4 is directly connected to the metal layer 400-2.
  • the first guard ring 400 includes a metal layer 400-3, a metal layer 400-2, and a second through via 400-1 (electrode (wiring) in order from the light incident side (light receiving surface side, back surface side). 400-4) is a laminated metal laminate.
  • the first guard ring 400 is located outside the first passivation layer 7-1 and below the second passivation layer 7-2 formed in substantially the same layer as the first passivation layer 7-1 (lower side in FIG. 4). Is formed in. As shown in FIG. 4, the first guard ring 400 (metal layer 400-3) is connected to the second passivation layer 7-2, but the first guard ring 400 includes the second passivation layer. There may be a gap space between the first guard ring 400 and the second passivation layer 7-2, which is not connected to 7-2.
  • the passivation layer formed in the chip region P is referred to as a first passivation layer 7-1 and the passivation layer formed in the guard ring region R is referred to as a second passivation layer. It is called 7-2.
  • the metal layer 400-3 which is a part of the first guard ring 400, the metal layer 400-2, and a part of the second through via 400-1 are part of the first semiconductor layer 9-. It is formed outside the first semiconductor layer 9-1 and above the second semiconductor layer 9-2 (the upper side in FIG. 4) formed in the same layer as the first semiconductor layer 9-1. Further, a part of the second through via 400-1 that is a part of the first guard ring 400 is formed to penetrate the second semiconductor layer 9-2. Therefore, in FIG. 4, although the first guard ring 400 (the second through via 400-1) is connected to the second semiconductor layer 9-2 by a through hole, the first guard ring 400 does not correspond to the second semiconductor layer 9-2.
  • the semiconductor layer formed in the chip region P is called the first semiconductor layer 9-1
  • the semiconductor layer formed in the guard ring region R is the second semiconductor layer. It is called 9-2.
  • the metal layer 400-3 forming the first guard ring 400 is made of, for example, copper (Cu), the metal layer 400-2 is made of, for example, cobalt (Co), and the second through via 400-1 (
  • the electrode (wiring) 300-4) is made of, for example, copper (Cu).
  • the second guard rings 12-1 to 12-2 included in the solid-state imaging device 4000, the second guard rings 12-1 to 12-2 are made of an insulating film and embedded in the second semiconductor layer 9-2 to form slits. It is formed into a shape.
  • the insulating film is an inorganic film such as SiO 2 .
  • the second guard rings 12-1 to 12-2 have a function of a mark for front and back surface alignment and a function of insulating and separating from silicon (semiconductor layer), in addition to a chipping prevention effect in a dicing operation and a moisture blocking effect. Have.
  • the third guard rings 3-1 to 3-3 included in the solid-state imaging device 4000 are wiring layers disposed below the second semiconductor layer 9-2 (lower side in FIG. 4) and on the passivation layer 11. 10 is formed.
  • the third guard ring 3-1 is made of an alloy of aluminum (Al) and copper (Cu) (for example, Al: 90 wt% or more, Cu: less than 10 wt%, Cu: 0 wt% may be used).
  • the third guard ring 3-2 is connected to the third guard ring 3-2 via a terminal via 19 formed by the above.
  • the third guard ring 3-2 is made of an alloy of aluminum (Al) and copper (Cu) (for example, Al: 90 wt% or more).
  • the Cu content is less than 10 wt%, and Cu may be 0 wt%.
  • the third guard ring 3-1 is connected to the first guard ring 100
  • the third guard ring 3-2 is connected to the second semiconductor layer 9-2
  • the third guard ring 3-3 is the second semiconductor layer. It is connected to the layer 9-2.
  • the third guard rings 3-1 to 3-3 may be made of, for example, copper (Cu).
  • the electrode 401 for flip-chip connection which is a connection portion, formed in the chip region P in FIG. 4 is one of the wirings 16 formed in the wiring layer 8 on the back surface side (upper side of the first semiconductor layer 9-1).
  • the metal layer 15 is formed on the portion (electrode), and the metal layer 14 is formed on the metal layer 15.
  • the wiring 16 is connected to the wiring 18 formed on the front surface side (lower side of the first semiconductor layer 9-1) wiring layer 10 via the first through via 17 penetrating the first semiconductor layer 9-1. To be done.
  • the metal layer 15 is made of, for example, cobalt (Co), and the metal layer 14, the wiring 17, the first through via 17, and the wiring 18 are made of, for example, copper (Cu).
  • the configuration of the first guard ring 400 is the same as the configuration including the electrode 401 for flip-chip connection and the first through via 17, so that the first guard ring ring can be formed without adding any steps. 400 can be manufactured.
  • the solid-state imaging device 4000 is manufactured by using a known method (for example, the methods described in JP-A-2016-171297 and JP-A-2017-119968) other than the method of manufacturing the first guard ring 400. You can
  • the solid-state imaging device according to the third embodiment of the present technology will be described in the section of the solid-state imaging device according to the first embodiment of the present technology in addition to the contents described above, unless there is a technical contradiction.
  • the contents can be applied as they are.
  • a solid-state imaging device includes a first semiconductor layer provided with a photoelectric conversion unit that photoelectrically converts incident light, and a first through via, A connection portion, which is provided outside the region where the photoelectric conversion portion is provided, on the surface of the first semiconductor layer on which the light is received, and has a width wider than that of the first through via, and the connection portion is provided on the surface.
  • a first semiconductor element having a first through via and a connection wiring connecting the connection portion and a first passivation layer formed on the surface side; and a first semiconductor element mounted on the first semiconductor element by the connection portion.
  • a solid-state imaging device a semiconductor element and a first guard ring formed on an outer peripheral portion of the first semiconductor element so as to surround the first semiconductor element, at least a part of the first guard ring being the first semiconductor ring.
  • a second outer layer formed on the same layer as the first semiconductor layer The first guard ring is disposed above the conductor layer and is disposed outside the first passivation layer and below the second passivation layer formed in substantially the same layer as the first passivation layer.
  • the first guard ring included in the solid-state imaging device is a metal laminated body, and includes a metal layer having a recess and a metal extending in a direction substantially perpendicular to the metal layer. And a member.
  • the recess is connected to the second semiconductor layer, and the metal layer having the recess is connected to the metal member.
  • the connection portion of the first semiconductor element is an electrode (for example, a land electrode) for flip-chip connection, and includes at least one metal layer and the electrode (a part of the wiring on the back surface side (light incident side)). It is configured.
  • the second semiconductor element is arranged on the first semiconductor element by connecting the connection part of the first semiconductor element and the micro bump of the second semiconductor element. It is a solid-state imaging device flip-chip mounted on.
  • the solid-state imaging device of the fourth embodiment of the present technology it is possible to further improve the quality of the solid-state imaging device. More specifically, according to the present technology, it is possible to further improve the reliability of the solid-state imaging device and further improve the manufacturing yield, and more specifically, it is possible to secure the quality of the wiring on the back surface side, In particular, the quality of the wiring on the back surface side can be ensured without adding a new process.
  • FIG. 5 is a figure which shows the structural example of the solid-state imaging device of 4th Embodiment which concerns on this technique, and is a sectional view of the solid-state imaging device 5000. As shown in FIG.
  • FIG. 5 shows a chip area P, a scribe area Q, a guard ring area R, and a scribe center area S in the solid-state imaging device 5000.
  • the scribe area Q is composed of a guard ring area R and a scribe center area S.
  • a lens material 6, a passivation layer 7-1, a wiring layer 8 are arranged in order from the light incident side (light receiving surface side, back surface side).
  • the semiconductor layer 9-1, the wiring layer 10, and the passivation layer 11 are arranged.
  • the passivation layer 7-1 may be shared as an inner lens in the pixel area.
  • the first guard ring 500, the second guard rings 12-1 to 12-2, and the third guard rings 3-1 to 3- And 3 are formed.
  • the first guard ring 500 includes a metal layer 500-1 having a recess 500-2 and a metal layer 500-1 extending in a direction substantially perpendicular to the metal layer 500-1. And a metal member 500-3 to be connected.
  • the first guard ring 400 includes a metal layer 400-3, a metal layer 400-2, and a second through via 400-1 (electrode (wiring) in order from the light incident side (light receiving surface side, back surface side). 400-4) is a laminated metal laminate.
  • the first guard ring 450 is located outside the first passivation layer 7-1 and below the second passivation layer 7-2 formed in substantially the same layer as the first passivation layer 7-1 (lower side in FIG. 4). Is formed in. As shown in FIG. 5, the first guard ring 500 (metal member 500-3) is connected to the second passivation layer 7-2, but the first guard ring 500 includes the second passivation layer. There may be a gap space between the first guard ring 500 and the second passivation layer 7-2 without being connected to 7-2.
  • the passivation layer formed in the chip region P is referred to as the first passivation layer 7-1 as described above, and the passivation layer formed in the guard ring region R is the first passivation layer 7-1. It is referred to as a 2-passivation layer 7-2.
  • the metal layer 500-1 having the recess 500-2 forming the first guard ring and the metal member 500-3 are outside the first semiconductor layer 9-1 and are the first It is formed above the second semiconductor layer 9-2 formed in substantially the same layer as the semiconductor layer 9-1 (upper side in FIG. 4). Further, the recess 500-2 is connected to the second semiconductor layer 9-2. Therefore, in FIG. 5, the first guard ring 500 (metal member 500-3) is connected to the second semiconductor layer 9-2, but the first guard ring 500 is connected to the second semiconductor layer 9-2. Are not connected (for example, in a state where the second through via 500-1 is not formed), and there is a gap space between the first guard ring 500 and the second semiconductor layer 9-2. Good.
  • the semiconductor layer formed in the chip region P is referred to as the first semiconductor layer 9-1 and the semiconductor layer formed in the guard ring region R is the first semiconductor layer as described above. 2 It is called a semiconductor layer 9-2.
  • the first guard ring 500 is made of, for example, tungsten (W).
  • the second guard rings 12-1 to 12-2 included in the solid-state imaging device 5000, the second guard rings 12-1 to 12-2 are made of an insulating film and embedded in the second semiconductor layer 9-2 to form slits. It is formed into a shape.
  • the insulating film is an inorganic film such as SiO 2 .
  • the second guard rings 12-1 to 12-2 have a function of a mark for front and back surface alignment and a function of insulating and separating from silicon (semiconductor layer), in addition to a chipping prevention effect in a dicing operation and a moisture blocking effect. Have.
  • the third guard rings 3-1 to 3-3 included in the solid-state imaging device 5000 are wiring layers disposed below the second semiconductor layer 9-2 (lower side in FIG. 5) and on the passivation layer 11. 10 is formed.
  • the third guard ring 3-1 is made of an alloy of aluminum (Al) and copper (Cu) (for example, Al: 90 wt% or more, Cu: less than 10 wt%, Cu: 0 wt% may be used).
  • the third guard ring 3-2 is connected to the third guard ring 3-2 via a terminal via 19 formed by the above.
  • the third guard ring 3-2 is made of an alloy of aluminum (Al) and copper (Cu) (for example, Al: 90 wt% or more).
  • the Cu content is less than 10 wt%, and Cu may be 0 wt%.
  • the third guard ring 3-1 is connected to the first guard ring 100
  • the third guard ring 3-2 is connected to the second semiconductor layer 9-2
  • the third guard ring 3-3 is the second semiconductor layer. It is connected to the layer 9-2.
  • the third guard rings 3-1 to 3-3 may be made of, for example, copper (Cu).
  • the electrode 501 for flip-chip connection which is a connection portion, formed in the chip region P in FIG. 5 is one of the wirings 16 formed in the wiring layer 8 on the back surface side (upper side of the first semiconductor layer 9-1).
  • the metal layer 15 is formed on the portion (electrode), and the metal layer 14 is formed on the metal layer 15.
  • the wiring 16 is connected to the wiring 18 formed on the front surface side (lower side of the first semiconductor layer 9-1) wiring layer 10 via the first through via 17 penetrating the first semiconductor layer 9-1. To be done.
  • the metal layer 15 is made of, for example, cobalt (Co), and the metal layer 14, the wiring 17, the first through via 17, and the wiring 18 are made of, for example, copper (Cu).
  • the metal layer 500-1 is the same as the metal formed for light shielding of the optical black region grounded to the semiconductor layer (silicon substrate), and the metal member 500-3 shields light leaking between pixels. Since it is the same as the light-shielding metal that is formed on and connected at the outer peripheral portion of the chip, the first guard ring 500 can be manufactured without additional steps.
  • the solid-state imaging device 5000 is manufactured by using a known method (for example, the methods described in JP-A-2016-171297 and JP-A-2017-119968) other than the method for manufacturing the first guard ring 500. You can
  • the solid-state imaging device according to the fourth embodiment of the present technology will be described in the section of the solid-state imaging device according to the first embodiment of the present technology unless otherwise technically contradictory.
  • the contents can be applied as they are.
  • An electronic device according to a fifth embodiment of the present technology is an electronic device equipped with a solid-state imaging device according to the present technology, and the solid-state imaging device according to the present technology includes a photoelectric conversion unit that photoelectrically converts incident light.
  • the first guard ring is outside the first semiconductor layer and
  • the first guard ring is disposed above the second semiconductor layer formed in substantially the same layer as the first semiconductor layer and is connected to the second semiconductor layer, and the first guard ring is outside the first passivation layer and the first guard ring.
  • the solid-state imaging device is disposed below a second passivation layer that is formed in substantially the same layer as the first passivation layer.
  • the electronic device of the fifth embodiment according to the present technology is mounted with the solid-state imaging device according to any one of the solid-state imaging devices according to the first to fourth embodiments of the present technology. It is an electronic device that has been used.
  • FIG. 6 is a diagram showing a usage example of the solid-state imaging devices of the first to fourth embodiments according to the present technology as an image sensor.
  • the above-described solid-state imaging devices of the first to fourth embodiments can be used in various cases for sensing visible light, infrared light, ultraviolet light, X-rays, and the like as follows, for example. it can. That is, as shown in FIG. 6, for example, the field of appreciation for photographing images used for appreciation, the field of transportation, the field of home appliances, the field of medical / healthcare, the field of security, the field of beauty, sports, etc.
  • Use of the solid-state imaging device according to any one of the first to fourth embodiments for a device used in the field of agriculture, the field of agriculture, and the like for example, the electronic device of the fifth embodiment described above). You can
  • the first to fourth embodiments are applied to, for example, a device for capturing an image used for appreciation, such as a digital camera, a smart phone, or a mobile phone with a camera function.
  • a device for capturing an image used for appreciation such as a digital camera, a smart phone, or a mobile phone with a camera function.
  • the solid-state imaging device of any one of the embodiments can be used.
  • in-vehicle sensors that photograph the front and rear of the vehicle, the surroundings, the inside of the vehicle, the traveling vehicle and the road are monitored for safe driving such as automatic stop and recognition of the driver's state.
  • the solid-state imaging device is used as a device used for traffic, such as a monitoring camera that performs a distance measurement, a distance measurement sensor that measures a distance between vehicles, and the like. be able to.
  • a device provided for home electric appliances such as a television receiver, a refrigerator, an air conditioner, etc. for photographing a gesture of a user and performing a device operation according to the gesture.
  • the solid-state imaging device according to any one of the fourth embodiments can be used.
  • the first to fourth embodiments are applied to devices used for medical care and healthcare, such as an endoscope and a device for taking angiography by receiving infrared light.
  • the solid-state imaging device of any one of the embodiments can be used.
  • a security camera such as a surveillance camera for security use, a camera for person authentication use, or the like, can be used as a solid state device according to any one of the first to fourth embodiments.
  • An image sensor can be used.
  • a device used for beauty such as a skin measuring device for photographing the skin or a microscope for photographing the scalp, is used to implement any one of the first to fourth embodiments.
  • Any form of solid-state imaging device can be used.
  • the solid-state imaging device according to any one of the first to fourth embodiments is applied to devices used for sports such as action cameras and wearable cameras for sports applications. Can be used.
  • a solid-state imaging device in the field of agriculture, for example, can be applied to a device used for agriculture such as a camera for monitoring the condition of fields and crops.
  • the device can be used.
  • the solid-state imaging device according to any one of the first to fourth embodiments described above has, as the solid-state imaging device 101, a camera system such as a digital still camera or a video camera, or an imaging function.
  • the present invention can be applied to all types of electronic devices having an imaging function, such as a mobile phone included in the device.
  • FIG. 7 shows a schematic configuration of the electronic device 102 (camera) as an example.
  • the electronic device 102 is, for example, a video camera capable of shooting a still image or a moving image, and drives the solid-state imaging device 101, an optical system (optical lens) 310, a shutter device 311, and the solid-state imaging device 101 and the shutter device 311. And a signal processing unit 312.
  • the optical system 310 guides image light (incident light) from a subject to the pixel unit 101a of the solid-state imaging device 101.
  • the optical system 310 may be composed of a plurality of optical lenses.
  • the shutter device 311 controls a light irradiation period and a light shielding period for the solid-state imaging device 101.
  • the drive unit 313 controls the transfer operation of the solid-state imaging device 101 and the shutter operation of the shutter device 311.
  • the signal processing unit 312 performs various kinds of signal processing on the signal output from the solid-state imaging device 101.
  • the image-processed video signal Dout is stored in a storage medium such as a memory, or is output to a monitor or the like.
  • a first semiconductor layer provided with a photoelectric conversion unit that photoelectrically converts incident light and a first through via;
  • a connection portion which is provided outside the region where the photoelectric conversion portion is provided, on the surface of the first semiconductor layer on the light receiving side, the connection portion having a width wider than that of the first through via;
  • Connection wiring provided on the surface and connecting the first through via and the connection portion,
  • a first semiconductor element having a first passivation layer formed on the surface side;
  • a first guard ring formed on an outer peripheral portion of the first semiconductor element so as to surround the first semiconductor element, At least a part of the first guard ring is disposed outside the first semiconductor layer and above the second semiconductor layer formed in substantially the same layer as the first semiconductor layer,
  • the solid-state imaging device wherein the first guard ring is arranged outside the first passivation layer and below a second passivation layer formed in substantially the same layer as the first passivation layer.
  • the first guard ring includes at least one metal layer, a second through via penetrating the second semiconductor layer, and a via connecting the at least one metal layer and the second through via.
  • the solid-state imaging device according to any one of [1] to [4].
  • the first guard ring is composed of a metal layer having a recess and a metal member extending in a direction substantially perpendicular to the metal layer, The recess is connected to the second semiconductor layer, The solid-state imaging device according to any one of [1] to [4], in which the metal layer having the recess is connected to the metal member.
  • the second guard ring is formed of an insulating film, penetrates the second semiconductor layer, and is formed on the outer periphery of the first guard ring so as to surround the first guard ring, [1] to [7]. ]
  • the solid-state imaging device as described in any one of these.
  • the third guard ring is disposed below the second semiconductor layer and is formed on the outer peripheral portion of the first semiconductor element so as to surround the first semiconductor element.
  • a solid-state imaging device installed, The solid-state imaging device, A first semiconductor layer provided with a photoelectric conversion unit that photoelectrically converts incident light and a first through via; A connection portion provided outside the region where the photoelectric conversion portion is provided on the surface of the first semiconductor layer on the light receiving side, the connection portion being wider than the first through via; Connection wiring provided on the surface and connecting the first through via and the connection portion, A first semiconductor element having a first passivation layer formed on the surface side; A second semiconductor element mounted on the first semiconductor element by the connecting portion; A first guard ring formed on an outer peripheral portion of the first semiconductor element so as to surround the first semiconductor element, At least a part of the first guard ring is disposed outside the first semiconductor layer and above the second semiconductor layer formed in substantially the same layer as the first semiconductor layer, The first guard ring is arranged outside the first passivation layer and below the second passivation layer formed in substantially the same layer as the first passivation layer. Electronics. [11] An electronic device equipped with the solid-state imaging device according to

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

更なる品質の向上を実現することができる固体撮像装置を提供すること。　入射した光を光電変換する光電変換部と第１貫通ビアとが設けられた第１半導体層と、第１半導体層の光を受光する側の面における該光電変換部が設けられた領域外に設けられた第１貫通ビアよりも幅の広い接続部と、面に設けられ、第１貫通ビア及び接続部を接続する接続配線と、該面側に形成された第１パッシベーション層と、を有する第１半導体素子と、接続部により第１半導体素子に実装された第２半導体素子と、第１半導体素子を囲むように第１半導体素子の外周部に形成された第１ガードリングとを備え、第１ガードリングの少なくとも一部が、第１半導体層の外側であって第１半導体層と略同一層に形成された第２半導体層の上方に配されて、第１ガードリングが第１パッシベーション層の外側であって第１パッシベーション層と略同一層に形成された第２パッシベーション層の下方に配されている固体撮像装置を提供する。

Description

固体撮像装置及び電子機器
　本技術は、固体撮像装置及び電子機器に関する。
　一般的に、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサやＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）などの固体撮像装置は、デジタルスチルカメラやデジタルビデオカメラなどに広く用いられている。
　固体撮像装置は、例えば、入射した光を光電変換する画素部と、信号処理を行う周辺回路部とから構成されている。
　例えば、第１の半導体素子と、第１の半導体素子の光入射側に第２の半導体素子がフリップチップ実装された積層型の固体撮像装置が提案されている（特許文献１を参照）。また、例えば、光電変換素子を含む画素回路、駆動回路、アナログ回路等を有した第１チップと制御回路、デジタル信号処理回路等を有した第２チップとが積層された撮像装置が提案されている（特許文献２を参照）。
特開２０１６－１７１２９７号公報 特開２０１７－１１７９６８号公報
　しかしながら、特許文献１及び２で提案された技術では、更なる品質の向上が図れないおそれがある。
　そこで、本技術は、このような状況に鑑みてなされたものであり、更なる品質の向上を実現することができる固体撮像装置、及びその固体撮像装置を搭載した電子機器を提供することを主目的とする。
　本発明者らは、上述の目的を解決するために鋭意研究を行った結果、固体撮像装置の更なる品質の向上に成功し、本技術を完成するに至った。
　すなわち、本技術では、入射した光を光電変換する光電変換部と第１貫通ビアとが設けられた第１半導体層と、
　該第１半導体層の該光を受光する側の面における該光電変換部が設けられた領域外に設けられた、該第１貫通ビアよりも幅の広い接続部と、
　該面に設けられ、該第１貫通ビア及び該接続部を接続する接続配線と、
　該面側に形成された第１パッシベーション層と、を有する第１半導体素子と、
　該接続部により該第１半導体素子に実装された第２半導体素子と、
　該第１半導体素子を囲むように該第１半導体素子の外周部に形成された第１ガードリングと、を備え、
　該第１ガードリングの少なくとも一部が、該第１半導体層の外側であって該第１半導体層と略同一層に形成された第２半導体層の上方に配されて、
　該第１ガードリングが、該第１パッシベーション層の外側であって該第１パッシベーション層と略同一層に形成された第２パッシベーション層の下方に配されている、固体撮像装置を提供する。
　本技術に係る固体撮像装置において、前記第１ガードリングが前記第２半導体層に連結されていてよい。
　本技術に係る固体撮像装置において、前記第１ガードリングが前記第２パッシベーション層に連結されていてよい。
　本技術に係る固体撮像装置において、前記第１ガードリングが金属積層体でよい。
　本技術に係る固体撮像装置において、前記第１ガードリングが、少なくとも１つの金属層と、前記第２半導体層を貫通する第２貫通ビアと、から構成されていてよい。
　本技術に係る固体撮像装置において、前記第１ガードリングが、少なくとも１つの金属層と、前記第２半導体層を貫通する第２貫通ビアと、該少なくとも１つの金属層と該第２貫通ビアとを連結するビアと、から構成されていてよい。
　本技術に係る固体撮像装置において、前記第１ガードリングが、凹部を有する金属層と、該金属層に対して略垂直方向に延在する金属部材と、から構成されていてよく、
　該凹部が、前記第２半導体層と連結してよく、
　該凹部を有する金属層と、該金属部材とが連結してよい。
　本技術に係る固体撮像装置が第２ガードリングを更に備えてよく、
　該第２ガードリングが、絶縁膜から構成されて第２半導体層を貫通してよく、前記第１ガードリングを囲むように前記第１ガードリングの外周部に形成されていてよい。
　本技術に係る固体撮像装置が第３ガードリングを更に備えてよく、
　該第３ガードリングが、前記第２半導体層の下方に配されて、前記第１半導体素子を囲むように前記第１半導体素子の外周部に形成されていてよい。
　また、本技術では、固体撮像装置が搭載されて、
　該固体撮像装置が、
　入射した光を光電変換する光電変換部と第１貫通ビアとが設けられた第１半導体層と、
　該第１半導体層の該光を受光する側の面における該光電変換部が設けられた領域外に設けられた、前記第１貫通ビアよりも幅の広い接続部と、
　該面に設けられ、該第１貫通ビア及び該接続部を接続する接続配線と、
　該面側に形成された第１パッシベーション層と、を有する第１半導体素子と、
　該接続部により前記第１半導体素子に実装された第２半導体素子と、
　該第１半導体素子を囲むように該第１半導体素子の外周部に形成された第１ガードリングと、を備え、
　該第１ガードリングの少なくとも一部が、該第１半導体層の外側であって該第１半導体層と略同一層に形成された第２半導体層の上方に配されて、
　該第１ガードリングが、該第１パッシベーション層の外側であって該第１パッシベーション層と略同一層に形成された第２パッシベーション層の下方に配されている、
　電子機器を提供する。さらに、本技術では、本技術に係る固体撮像装置が搭載された電子機器を提供する。
　本技術によれば、固体撮像装置の更なる信頼性の向上を実現することができる。なお、ここに記載された効果は、必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術を適用した固体撮像装置の構成例を示す図である。 本技術を適用した固体撮像装置の構成例を示す図である。 本技術を適用した固体撮像装置の構成例を示す図である。 本技術を適用した固体撮像装置の構成例を示す図である。 本技術を適用した固体撮像装置の構成例を示す図である。 本技術を適用した第１～第４の実施形態の固体撮像装置の使用例を示す図である。 本技術を適用した第５の実施形態に係る電子機器の一例の機能ブロック図である。
　以下、本技術を実施するための好適な形態について説明する。以下に説明する実施形態は、本技術の代表的な実施形態の一例を示したものであり、これにより本技術の範囲が狭く解釈されることはない。なお、特に断りがない限り、図面において、「上」とは図中の上方向又は上側を意味し、「下」とは、図中の下方向又は下側を意味し、「左」とは図中の左方向又は左側を意味し、「右」とは図中の右方向又は右側を意味する。また、図面については、同一又は同等の要素又は部材には同一の符号を付し、重複する説明は省略する。
　説明は以下の順序で行う。
　１．本技術の概要
　２．第１の実施形態（固体撮像装置の例１）
　３．第２の実施形態（固体撮像装置の例２）
　４．第３の実施形態（固体撮像装置の例３）
　５．第４の実施形態（固体撮像装置の例４）
　６．第５の実施形態（電子機器の例）
　７．本技術を適用した固体撮像装置の使用例
＜１．本技術の概要＞
　まず、本技術の概要について説明をする。
　固体撮像装置で画素と周辺回路を別チップに分割し、チップ・オン・チップ（Ｃｈｉｐ ｏｎ Ｃｈｉｐ）で積層する場合、表面照射型センサ受光面上の画素外領域に信号処理チップをフリップチップ実装するか、又は裏面照射型画素チップ上の画素領域外に、例えば、ロジックチップをフリップチップ実装する。しかしながら、後者の場合、信号処理素子と撮像素子を接続するために、撮像素子に貫通ビアと受光面側に配線層が必要となる。このように、従来のトランジスタ等の素子配置面とは反対側に光入射面があり集光領域と配線層を共に有する技術としては、例えば、集光領域と配線層との構造に特徴がある技術、集光領域と共に配線層は形成されていないが集光領域と共に電極が形成されていることに特徴がある技術が挙げられる。
　しかしながら、このような技術は、光入射面側の配線層に対する、ガードリングが無いため、チップ状に切り出す際のダイシング作業でのチッピングや、湿度を遮断できないことによる、配線腐食等の信頼性劣化を引き起こしてしまうおそれがある。また、水分侵入を防止するパッシベーション層も設けられていないため、同様に配線腐食等の信頼性の劣化が起こる可能性がある。
　したがって、本技術では、光入射面側（裏面側）のガードリングを用いる。光入射面側（裏面側）のガードリングとして、例えば、オプティカルブラック検出領域や、画素間漏れこみ防止等の遮光用に形成する金属を用いたり、信号回路面から貫通ビアを経由して、フリップチップ実装される第２半導体素子（コンパニオンチップ）とを電気的に接続するために形成する、光入射面側（例えば）の配線に用いられる金属を用いて、チッピング防止及び防湿を行うことができる。また、光入射面側にパッド（Ｐａｄ）電極を形成する場合は、本技術に係るガードリングを、配線に用いられる金属と高さ方向に連結して、第１半導体素子の外周部に形成し、本技術に係るガードリングの最上部はパッシベーション膜に接触されている構造をとることで、光入射面側の配線層について、チッピング防止及び防湿を更に効果的に行うことができる。なお、トランジスタ等の素子面（表面側）のガードリングや、シリコン基板層（半導体層）のチッピング防止として用いられる、アライメントマークやパッド（Ｐａｄ）電極の絶縁分離の機能を有するシリコン（半導体層）を貫通して絶縁膜を埋め込んだスリット状の構造物も用いることができる。なお、スリット状の構造物は、防湿としては、シリコン自体が水分の透過性が低いため不要となる場合がある。
　本技術は上記の事情を鑑みてなされたものである。本技術に係る固体撮像装置は、入射した光を光電変換する光電変換部と第１貫通ビアとが設けられた第１半導体層と、該第１半導体層の該光を受光する側の面における該光電変換部が設けられた領域外に設けられた、前記第１貫通ビアよりも幅の広い接続部と、該面に設けられ、該第１貫通ビア及び該接続部を接続する接続配線と、該面側に形成された第１パッシベーション層と、を有する第１半導体素子と、該接続部により前記第１半導体素子に実装された第２半導体素子と、該第１半導体素子を囲むように該第１半導体素子の外周部に形成された第１ガードリングと、を備え、該第１ガードリングの少なくとも一部が、該第１半導体層の外側であって該第１半導体層と略同一層に形成された第２半導体層の上方に配されて、前記第１ガードリングが、該第１パッシベーション層の外側であって該第１パッシベーション層と略同一層に形成された第２パッシベーション層の下方に配されている、固体撮像装置である。
　本技術によれば、固体撮像装置の更なる品質の向上を実現することができる。詳しくは、本技術によれば、固体撮像装置の更なる信頼性の向上や更なる製造歩留まりの向上を実現することができ、更に詳しくは、裏面側の配線の品質確保を行うことができ、特には、新たな工程を追加することなく、裏面側の配線の品質確保を行うことができる。
　以下に、本技術に係る実施の形態について詳細に説明をする。
＜２．第１の実施形態（固体撮像装置の例１）＞
　本技術に係る第１の実施形態（固体撮像装置の例１）の固体撮像装置について、説明をする。
本技術に係る第１の実施形態（固体撮像装置の例１）の固体撮像装置は、入射した光を光電変換する光電変換部と第１貫通ビアとが設けられた第１半導体層と、該第１半導体層の該光を受光する側の面における該光電変換部が設けられた領域外に設けられた、前記第１貫通ビアよりも幅の広い接続部と、該面に設けられ、該第１貫通ビア及び該接続部を接続する接続配線と、該面側に形成された第１パッシベーション層と、を有する第１半導体素子と、該接続部により前記第１半導体素子に実装された第２半導体素子と、該第１半導体素子を囲むように該第１半導体素子の外周部に形成された第１ガードリングと、を備え、該第１ガードリングの少なくとも一部が、該第１半導体層の外側であって該第１半導体層と略同一層に形成された第２半導体層の上方に配されて、前記第１ガードリングが、該第１パッシベーション層の外側であって該第１パッシベーション層と略同一層に形成された第２パッシベーション層の下方に配されている、固体撮像装置である。
　さらに、本技術に係る第１の実施形態の固体撮像装置に備えられる第１ガードリングは、金属積層体であり、少なくとも１つの金属層と、第２半導体層を貫通する第２貫通ビアと、少なくとも１つの金属層と第２貫通ビアとを連結するビアと、から構成される。そして、第１半導体素子が有する接続部は、フリップチップ接続用の電極（例えば、ランド電極）であり、少なくとも１つの金属層と電極（裏面側（光入射側）の配線の一部）とから構成されている。本技術に係る第１の実施形態の固体撮像装置は、第1半導体素子が有する接続部と第２半導体素子が有するマイクロバンプとが接続されることで、第２半導体素子が第１半導体素子上にフリップチップ実装された固体撮像装置である。
　本技術に係る第１の実施形態の固体撮像装置によれば、固体撮像装置の更なる品質の向上を実現することができる。詳しくは、本技術によれば、固体撮像装置の更なる信頼性の向上や更なる製造歩留まりの向上を実現することができ、更に詳しくは、裏面側の配線の品質確保を行うことができ、特には、新たな工程を追加することなく、裏面側の配線の品質確保を行うことができる。
　以下、本技術に係る第１の実施形態の固体撮像装置について、図１～図２を用いて更に詳細に説明をする。図１は、本技術に係る第１の実施形態の固体撮像装置の構成例を示す図であり、図１（ａ）は、光入射側から見た固体撮像装置１０００ａ及び固体撮像装置１０００ｂの平面図である。図１（ｂ）は、図１（ａ）に示されるＡＢ線における、固体撮像装置１０００ａ及び固体撮像装置１０００ｂの断面図である。図２は、本技術に係る第１の実施形態の固体撮像装置の構成例を示す図であり、固体撮像装置２０００の断面図である。
　まず、図１（ａ）を用いて、本技術に係る第１の実施形態の固体撮像装置を説明する。
　固体撮像装置１０００ａは、第１半導体素子（下チップ、センサチップ）１００１ａと、２つの第２半導体素子（上チップ、コンパニオンチップ）４がマイクロバンプ（図１（ａ）では不図示）を介して接続することにより構成される。固体撮像装置１０００ａにおいて、２つの第２半導体素子４は、マイクロバンプ（図１（ａ）では不図示）を介して、第１半導体チップ１００１ａの光の照射側（受光面側）にフリップチップボンディングされる。第２半導体素子４であるコンパニオンチップは、ロジックチップでもよいし、メモリチップでもよい。
　図１（ａ）に示されるＣ領域は、ガードリング部１を示し、固体撮像装置１０００ａの周囲部であって、第１半導体素子１００１ａの外周部に形成される。図１（ａ）に示されるＤ領域は、第１半導体素子１００１ａの周囲部２を示し、Ｃ領域（ガードリング部１）の内周部に形成される。
　第１半導体素子１００１ａには、画素領域３等が形成される。また、第１半導体チップ１００１ａには、ワイヤボンディング用電極パッド５が形成される。ワイヤボンディング用電極パッド５は外部端子と接続される。複数のワイヤボンディング用のパッド電極５は、画素領域３と、２つの第２半導体素子４を囲むように、Ｄ領域（第１半導体素子１００１ａの周囲部２）の内周部に形成される。
　固体撮像装置１０００ｂは、第１半導体素子（下チップ、センサチップ）１００１ｂと、２つの第２半導体素子（上チップ、コンパニオンチップ）４がマイクロバンプ（図１（ａ）では不図示）を介して接続することにより構成される。固体撮像装置１０００ｂの詳細な構成については、固体撮像装置１０００ａの構成と同様な構成を有しているので、ここでは詳細な説明は省略する。また、固体撮像装置１０００ａと固体撮像装置１０００ｂとの間、すなわち、固体撮像装置１０００ａのＣ領域（ガードリング部１）と固体撮像装置１０００ｂのＣ領域（ガードリング部１）との間には、スクライブライン領域が形成される。
　次に、図１（ｂ）を用いて説明をする。上述したように、図１（ｂ）は、図１（ｂ）のＡ側（図１（ｂ）中の左側）は、固体撮像装置１０００ａを示し、図１（ｂ）のＢ側（図１（ｂ）中の右側）は、固体撮像装置１０００ｂを示し、図１（ｂ）中のＡ側と図１（ｂ）中のＢ側との中心部（図１（ｂ）中の中心部）は、スクライブラインを示す。
　固体撮像装置１０００ａ及び１０００ｂのそれぞれに備えられる第１ガードリング１００は、第１パッシベーション層７－１の外側であって第１パッシベーション層７－１と略同一層に形成された第２パッシベーション層７－２の下方（図１（ｂ）中の下側）に形成されている。また、第１ガードリング１００の一部は、第１半導体層９－１の外側（固体撮像装置１０００ａでは右側、固体撮像装置１０００ｂでは左側）であって第１半導体層９－１と略同一層に形成された第２半導体層９－２の上方（図１（ｂ）中の上側）に形成されて、さらに、第１ガードリング１００の一部は、第２半導体層９－２を貫通して形成される。
　固体撮像装置１０００ａ及び１０００ｂのそれぞれに備えられる２つの第２ガードリング１２－１～１２－２は、絶縁膜から構成されて、第２半導体層９－２内を貫通して形成される。
　固体撮像装置１０００ａ及び１０００ｂのそれぞれに備えられる３つの第３ガードリング３－１～３－３は、第２半導体層９－２の下方（図１（ｂ）中の下側）に形成される。
　図１（ａ）に示されるガードリング部１は、第１ガードリング１００、第２ガードリング１２－１～１２－２及び第３ガードリング３－１～３－３から構成される。すなわち、第１ガードリング１００、第２ガードリング１２－１～１２－２及び第３ガードリング３－１～３－３は第１半導体素子１００１ａ及び１００１ｂのそれぞれの外周部に形成される。図１（ｂ）に示されるように、スクライブラインから固体撮像装置１０００ａ及び１０００ｂのそれぞれに向かって（固体撮像装置１０００ａ及び１０００ｂのそれぞれの内側方向に向かって）、第３ガードリング３－３、第２ガードリング１２－２、第３ガードリング３－２、第２ガードリング１２－１、並びに第１ガードリング１００及び第３ガードリング３－１の順で形成されている。第１ガードリング１００と第３ガードリング３－１とは、略直列に連結されて、ガードリング部１の中で、最も内側の周囲部に形成されている。
　固体撮像装置１０００ａは、第1半導体素子（下チップ）１００１ａが有する接続部と第２半導体素子４が有するマイクロバンプ１３とが接続されることで、第２半導体素子４が第１半導体素子１００１ａ上（図１（ｂ）中の上側）にフリップチップ実装されて構成される。同様に、固体撮像装置１０００ｂは、第1半導体素子（下チップ）１００１ｂが有する接続部と第２半導体素子４が有するマイクロバンプ１３とが接続されることで、第２半導体素子４が第１半導体素子１００１ｂ上（図１（ｂ）中の上側）にフリップチップ実装されて構成される。マイクロバンプ１３は、例えば、ＳｎＡｇ（錫－銀）などのＳｎ系はんだから形成されてよい。なお、フリップチップ実装はＣｕ－Ｃｕ接続による実装でもよいし、半田-半田接続による実装でもよいし、Ｃｕ－半田接続による実装でもよい。図１（ｂ）に示されるパッド（Ｐａｄ）電極５とフリップチップ接続用電極の上部である金属層１４との高さ関係とは逆の高さ関係の場合、すなわち、フリップチップ接続用電極（金属層１４）の高さがパッド（Ｐａｄ）電極５の高さより高くなる場合は、貫通ビア１６と裏面側の配線１６と金属層１５と金属層１４とをこの順に接続し、最上部を第１パッシベーション膜７－１としてもよい。
　固体撮像装置１０００ａ及び１０００ｂが有する接続部は、フリップチップ接続用の電極（例えば、ランド電極）であり、裏面側（第１半導体層９－１の上側）の配線１６の一部（電極）上に金属層１５が形成されて、金属層１５上に金属層１４が形成されて構成される。そして、裏面側（第１半導体層９－１の上側）の配線１６は、第１貫通ビア１７を介して、表面側（第１半導体層９－１の下側）の配線１８と接続される。
　図２を用いて、本技術に係る第１の実施形態の固体撮像装置を更に詳細に説明する。
　図２には、固体撮像装置２０００における、チップ領域Ｐと、スクライブ領域Ｑと、ガードリング領域Ｒと、スクライブセンター領域Ｓとが示されている。図２に示されるように、スクライブ領域Ｑは、ガードリング領域Ｒとスクライブセンター領域Ｓとから構成されている。
　図２に示されるように、固体撮像装置２０００におけるチップ領域Ｐには、光入射側（受光面側、裏面側）から順に、レンズ材６と、パッシベーション層７－１と、配線層８と、半導体層９－１と、配線層１０と、パッシベーション層１１とが配されている。パッシベーション層７－１は、画素領域のインナーレンズとして共用されてもよい。
　図２に示されるように、固体撮像装置２０００におけるガードリング領域Ｒには、第１ガードリング２００と、第２ガードリング１２－１～１２－２と、第３ガードリング３－１～３－３とが形成されている。
　図２に示されるように、第１ガードリング２００は、金属層２００－３と、第２半導体層９－２を貫通する第２貫通ビア２００－１と、金属層２００－３と第２貫通ビア２００－１とを連結するビア２００－２とから構成されている。なお、第２貫通ビア２００－１の上端部には電極（配線）２００－４が設けられており、ビア２００－２との直接的な連結は電極（配線）２００－４である。そして、第１ガードリング２００は、光入射側（受光面側、裏面側）から、順に、金属層２００－３と、ビア２００－２と第２貫通ビア２００－１（電極（配線）２００－４）とが積層された金属積層体である。
　第１ガードリング２００は、第１パッシベーション層７－１の外側であって第１パッシベーション層７－１と略同一層に形成された第２パッシベーション層７－２の下方（図２の下側）に形成されている。図２では、図示されているとおり、第１ガードリング２００（金属層２００－３）は、第２パッシベーション層７－２とは連結されているが、第１ガードリング２００は、第２パッシベーション層７－２とは連結されておらず、第１ガードリング２００と第２パッシベーション層７－２との間には、隙間の空間があってもよい。ところで、固体撮像装置２０００においては、パッシベーション層は、上述したとおりチップ領域Ｐに形成されたパッシベーション層が第１パッシベーション層７－１と称され、ガードリンング領域Ｒに形成されたパッシベーション層が第２パッシベーション層７－２と称される。
　図２に示されるように、第１ガードリング２００の一部である金属層２００－３と、ビア２００－２と、第２貫通ビア２００－１の一部は、第１半導体層９－１の外側であって第１半導体層９－１と略同一層に形成された第２半導体層９－２の上方（図２中の上側）に形成されている。さらに、第１ガードリング２００の一部である第２貫通ビア２００－１の一部は、第２半導体層９－２を貫通して形成されている。したがって、図２では、第１ガードリング２００（第２貫通ビア２００－１）は、第２半導体層９－２とは貫通によって連結されているが、第１ガードリング２００は、第２半導体層９－２とは連結されておらず（例えば、第２貫通ビア２００－１が構成されていない状態）、第１ガードリング２００と第２半導体層９－２との間には、隙間の空間があってもよい。ところで、固体撮像装置２０００においては、半導体層は、上述したとおりチップ領域Ｐに形成された半導体層が第１半導体層９－１と称され、ガードリンング領域Ｒに形成された半導体層が第２半導体層９－２と称される。
　第１ガードリング２００を構成する金属層２００－３及びビア２００－２は、例えば、アルミニウム（Ａｌ）と銅（Ｃｕ）との合金（例えば、Ａｌ：９０ｗｔ％以上であり、Ｃｕ：１０ｗｔ％未満であり、Ｃｕ：０ｗｔ％でもよい。）から構成され、第２貫通ビア２００－１（電極（配線）２００－４）は、例えば、銅（Ｃｕ）から構成される。
　固体撮像装置２０００が備える第２ガードリング１２－１～１２－２は、第２ガードリング１２－１～１２－２は、絶縁膜から構成されて第２半導体層９－２内に埋め込んでスリット状に形成されている。絶縁膜は、例えばＳｉＯ２等の無機膜である。第２ガードリング１２－１～１２－２は、ダイシング作業でのチッピング防止効果や湿度の遮断効果の他に、表裏面アライメント用のマークの役割やシリコン（半導体層）との絶縁分離の機能を有する。
　固体撮像装置２０００が備える第３ガードリング３－１～３－３は、第２半導体層９－２の下方（図２中の下側）であって、パッシベーション層１１上に配される配線層１０に形成される。第３ガードリング３－１は、アルミニウム（Ａｌ）と銅（Ｃｕ）との合金（例えば、Ａｌ：９０ｗｔ％以上であり、Ｃｕ：１０ｗｔ％未満であり、Ｃｕ：０ｗｔ％でもよい。）から構成されるターミナルビア１９を介して、第３ガードリング３－２と接続され、第３ガードリング３－２は、アルミニウム（Ａｌ）と銅（Ｃｕ）との合金（例えば、Ａｌ：９０ｗｔ％以上であり、Ｃｕ：１０ｗｔ％未満であり、Ｃｕ：０ｗｔ％でもよい。）から構成されるターミナルビア１９を介して、第３ガードリング３－３と接続されている。第３ガードリング３－１は、第１ガードリング１００と連結され、第３ガードリング３－２は、第２半導体層９－２と接続され、第３ガードリング３－３は、第２半導体層９－２と接続されている。第３ガードリング３－１～３－３は、例えば、銅（Ｃｕ）から構成されてよい。
　図２中のチップ領域Ｐに形成される、接続部であるフリップチップ接続用の電極２０１は、裏面側（第１半導体層９－１の上側）の配線層８に形成される配線１６の一部（電極）上に金属層１５が形成されて、金属層１５上に金属層１４が形成されて構成される。そして、配線１６は、第１半導体層９－１を貫通する第１貫通ビア１７を介して、表面側（第１半導体層９－１の下側）配線層１０に形成される配線１８と接続される。金属層１５は、例えば、コバルト（Ｃｏ）から構成され、金属層１４、配線１７、第１貫通ビア１７及び配線１８は、例えば、銅（Ｃｕ）から構成される。
　固体撮像装置２０００は、第１ガードリング２００を含めて、公知の方法（例えば、特開２０１６－１７１２９７号公報及び特開２０１７－１１７９６８号公報に記載された方法）を用いて製造することができる。
＜３．第２の実施形態（固体撮像装置の例２）＞
　本技術に係る第２の実施形態（固体撮像装置の例２）の固体撮像装置について、説明をする。
本技術に係る第２の実施形態（固体撮像装置の例２）の固体撮像装置は、入射した光を光電変換する光電変換部と第１貫通ビアとが設けられた第１半導体層と、該第１半導体層の該光を受光する側の面における該光電変換部が設けられた領域外に設けられた、前記第１貫通ビアよりも幅の広い接続部と、該面に設けられ、該第１貫通ビア及び該接続部を接続する接続配線と、該面側に形成された第１パッシベーション層と、を有する第１半導体素子と、該接続部により前記第１半導体素子に実装された第２半導体素子と、該第１半導体素子を囲むように該第１半導体素子の外周部に形成された第１ガードリングと、を備え、該第１ガードリングの少なくとも一部が、該第１半導体層の外側であって該第１半導体層と略同一層に形成された第２半導体層の上方に配されて、前記第１ガードリングが、該第１パッシベーション層の外側であって該第１パッシベーション層と略同一層に形成された第２パッシベーション層の下方に配されている、固体撮像装置である。
　さらに、本技術に係る第２の実施形態の固体撮像装置に備えられる第１ガードリングは、金属積層体であり、少なくとも１つの金属層と、第２半導体層を貫通する第２貫通ビアと、少なくとも１つの金属層と第２貫通ビアとを連結するビアと、から構成される。そして、第１半導体素子が有する接続部は、フリップチップ接続用の電極（例えば、ランド電極）であり、少なくとも１つの金属層と電極（裏面側（光入射側）の配線の一部）とから構成されている。本技術に係る第２の実施形態の固体撮像装置は、第1半導体素子が有する接続部と第２半導体素子が有するマイクロバンプとが接続されることで、第２半導体素子が第１半導体素子上にフリップチップ実装された固体撮像装置である。
　本技術に係る第２の実施形態の固体撮像装置によれば、固体撮像装置の更なる品質の向上を実現することができる。詳しくは、本技術によれば、固体撮像装置の更なる信頼性の向上や更なる製造歩留まりの向上を実現することができ、更に詳しくは、裏面側の配線の品質確保を行うことができ、特には、新たな工程を追加することなく、裏面側の配線の品質確保を行うことができる。
　以下、本技術に係る第２の実施形態の固体撮像装置について、図３を用いて更に詳細に説明をする。図３は、本技術に係る第２の実施形態の固体撮像装置の構成例を示す図であり、固体撮像装置３０００の断面図である。
　図３には、固体撮像装置３０００における、チップ領域Ｐと、スクライブ領域Ｑと、ガードリング領域Ｒと、スクライブセンター領域Ｓとが示されている。スクライブ領域Ｑは、ガードリング領域Ｒとスクライブセンター領域Ｓとから構成されている。
　図３に示されるように、固体撮像装置３０００におけるチップ領域Ｐには、光入射側（受光面側、裏面側）から順に、レンズ材６と、パッシベーション層７－１と、配線層８と、半導体層９－１と、配線層１０と、パッシベーション層１１とが配されている。パッシベーション層７－１は、画素領域のインナーレンズとして共用されてもよい。
　図３に示されるように、固体撮像装置３０００におけるガードリング領域Ｒには、第１ガードリング３００と、第２ガードリング１２－１～１２－２と、第３ガードリング３－１～３－３とが形成されている。
　図３に示されるように、第１ガードリング３００は、金属層３００－３と、第２半導体層９－２を貫通する第２貫通ビア３００－１と、金属層３００－３と第２貫通ビア３００－１とを連結するビア３００－２とから構成されている。なお、第２貫通ビア３００－１の上端部には電極（配線）３００－４が設けられており、ビア３００－２との直接的な連結は電極（配線）３００－４である。そして、第１ガードリング３００は、光入射側（受光面側、裏面側）から、順に、金属層３００－３と、ビア３００－２と第２貫通ビア３００－１（電極（配線）３００－４）とが積層された金属積層体である。
　第１ガードリング３００は、第１パッシベーション層７－１の外側であって第１パッシベーション層７－１と略同一層に形成された第２パッシベーション層７－２の下方（図３の下側）に形成されている。図３では、図示されているとおり、第１ガードリング３００（金属層３００－３）は、第２パッシベーション層７－２とは連結されているが、第１ガードリング３００は、第２パッシベーション層７－２とは連結されておらず、第１ガードリング３００と第２パッシベーション層７－２との間には、隙間の空間があってもよい。ところで、固体撮像装置３０００においては、パッシベーション層は、上述したとおりチップ領域Ｐに形成されたパッシベーション層が第１パッシベーション層７－１と称され、ガードリンング領域Ｒに形成されたパッシベーション層が第２パッシベーション層７－２と称される。
　図３に示されるように、第１ガードリング３００の一部である金属層３００－３と、ビア３００－２と、第２貫通ビア３００－１の一部は、第１半導体層９－１の外側であって第１半導体層９－１と略同一層に形成された第２半導体層９－２の上方（図３中の上側）に形成されている。さらに、第１ガードリング３００の一部である第２貫通ビア３００－１の一部は、第２半導体層９－２を貫通して形成されている。したがって、図３では、第１ガードリング３００（第２貫通ビア３００－１）は、第２半導体層９－２とは貫通によって連結されているが、第１ガードリング３００は、第２半導体層９－２とは連結されておらず（例えば、第２貫通ビア３００－１が構成されていない状態）、第１ガードリング３００と第２半導体層９－２との間には、隙間の空間があってもよい。ところで、固体撮像装置３０００においては、半導体層は、上述したとおりチップ領域Ｐに形成された半導体層が第１半導体層９－１と称され、ガードリンング領域Ｒに形成された半導体層が第２半導体層９－２と称される。
　第１ガードリング３００を構成する金属層３００－３及びビア３００－２は、例えば、アルミニウム（Ａｌ）と銅（Ｃｕ）との合金（例えば、Ａｌ：９０ｗｔ％以上であり、Ｃｕ：１０ｗｔ％未満であり、Ｃｕ：０ｗｔ％でもよい。）から構成され、第２貫通ビア３００－１（電極（配線）３００－４）は、例えば、銅（Ｃｕ）から構成される。
　固体撮像装置３０００が備える第２ガードリング１２－１～１２－２は、第２ガードリング１２－１～１２－２は、絶縁膜から構成されて第２半導体層９－２内に埋め込んでスリット状に形成されている。絶縁膜は、例えばＳｉＯ２等の無機膜である。第２ガードリング１２－１～１２－２は、ダイシング作業でのチッピング防止効果や湿度の遮断効果の他に、表裏面アライメント用のマークの役割やシリコン（半導体層）との絶縁分離の機能を有する。
　固体撮像装置３０００が備える第３ガードリング３－１～３－３は、第２半導体層９－２の下方（図３中の下側）であって、パッシベーション層１１上に配される配線層１０に形成される。第３ガードリング３－１は、アルミニウム（Ａｌ）と銅（Ｃｕ）との合金（例えば、Ａｌ：９０ｗｔ％以上であり、Ｃｕ：１０ｗｔ％未満であり、Ｃｕ：０ｗｔ％でもよい。）から構成されるターミナルビア１９を介して、第３ガードリング３－２と接続され、第３ガードリング３－２は、アルミニウム（Ａｌ）と銅（Ｃｕ）との合金（例えば、Ａｌ：９０ｗｔ％以上であり、Ｃｕ：１０ｗｔ％未満であり、Ｃｕ：０ｗｔ％でもよい。）から構成されるターミナルビア１９を介して、第３ガードリング３－３と接続されている。第３ガードリング３－１は、第１ガードリング１００と連結され、第３ガードリング３－２は、第２半導体層９－２と接続され、第３ガードリング３－３は、第２半導体層９－２と接続されている。第３ガードリング３－１～３－３は、例えば、銅（Ｃｕ）から構成されてよい。
　図３中のチップ領域Ｐに形成される、接続部であるフリップチップ接続用の電極３０１は、裏面側（第１半導体層９－１の上側）の配線層８に形成される配線１６の一部（電極）上に金属層３０１が接続部材３０１－１を介して形成されて構成される。そして、配線１６は、第１半導体層９－１を貫通する第１貫通ビア１７を介して、表面側（第１半導体層９－１の下側）配線層１０に形成される配線１８と接続される。金属層３０１及び接続部材３０１－１は、例えば、アルミニウム（Ａｌ）と銅（Ｃｕ）との合金（例えば、Ａｌ：９０ｗｔ％以上であり、Ｃｕ：１０ｗｔ％未満であり、Ｃｕ：０ｗｔ％でもよい。）から構成され、金属層１４、配線１７、第１貫通ビア１７及び配線１８は、例えば、銅（Ｃｕ）から構成される。
　上記のとおり、第１ガードリング３００の構成は、フリップチップ接続用の電極４０１と第１貫通ビア１７とを含んでなる構成と同一であるので、工程を追加することなく、第１ガードリンング３００を製造することができる。固体撮像装置３０００は、第１ガードリング３００の製造方法以外は、公知の方法（例えば、特開２０１６－１７１２９７号公報及び特開２０１７－１１７９６８号公報に記載された方法）を用いて製造することができる。
　本技術に係る第２の実施形態の固体撮像装置は、上記で述べた内容の他に、特に技術的な矛盾がない限り、本技術に係る第１の実施形態の固体撮像装置の欄で述べた内容がそのまま適用することができる。
＜４．第３の実施形態（固体撮像装置の例３）＞
　本技術に係る第３の実施形態（固体撮像装置の例３）の固体撮像装置について、説明をする。
　本技術に係る第３の実施形態（固体撮像装置の例３）の固体撮像装置は、入射した光を光電変換する光電変換部と第１貫通ビアとが設けられた第１半導体層と、該第１半導体層の該光を受光する側の面における該光電変換部が設けられた領域外に設けられた、前記第１貫通ビアよりも幅の広い接続部と、該面に設けられ、該第１貫通ビア及び該接続部を接続する接続配線と、該面側に形成された第１パッシベーション層と、を有する第１半導体素子と、該接続部により前記第１半導体素子に実装された第２半導体素子と、該第１半導体素子を囲むように該第１半導体素子の外周部に形成された第１ガードリングと、を備え、該第１ガードリングの少なくとも一部が、該第１半導体層の外側であって該第１半導体層と略同一層に形成された第２半導体層の上方に配されて、前記第１ガードリングが、該第１パッシベーション層の外側であって該第１パッシベーション層と略同一層に形成された第２パッシベーション層の下方に配されている、固体撮像装置である。
　さらに、本技術に係る第３の実施形態の固体撮像装置に備えられる第１ガードリングは、金属積層体であり、少なくとも１つの金属層と、第２半導体層を貫通する第２貫通ビアと、から構成される。そして、第１半導体素子が有する接続部は、フリップチップ接続用の電極（例えば、ランド電極）であり、少なくとも１つの金属層と電極（裏面側（光入射側）の配線の一部）とから構成されている。本技術に係る第３の実施形態の固体撮像装置は、第1半導体素子が有する接続部と第２半導体素子が有するマイクロバンプとが接続されることで、第２半導体素子が第１半導体素子上にフリップチップ実装された固体撮像装置である。
　本技術に係る第３の実施形態の固体撮像装置によれば、固体撮像装置の更なる品質の向上を実現することができる。詳しくは、本技術によれば、固体撮像装置の更なる信頼性の向上や更なる製造歩留まりの向上を実現することができ、更に詳しくは、裏面側の配線の品質確保を行うことができ、特には、新たな工程を追加することなく、裏面側の配線の品質確保を行うことができる。
　以下、本技術に係る第３の実施形態の固体撮像装置について、図４を用いて更に詳細に説明をする。図４は、本技術に係る第３の実施形態の固体撮像装置の構成例を示す図であり、固体撮像装置４０００の断面図である。
　図４には、固体撮像装置４０００における、チップ領域Ｐと、スクライブ領域Ｑと、ガードリング領域Ｒと、スクライブセンター領域Ｓとが示されている。スクライブ領域Ｑは、ガードリング領域Ｒとスクライブセンター領域Ｓとから構成されている。
　図４に示されるように、固体撮像装置４０００におけるチップ領域Ｐには、光入射側（受光面側、裏面側）から順に、レンズ材６と、パッシベーション層７－１と、配線層８と、半導体層９－１と、配線層１０と、パッシベーション層１１とが配されている。パッシベーション層７－１は、画素領域のインナーレンズとして共用されてもよい。
　図４に示されるように、固体撮像装置４０００におけるガードリング領域Ｒには、第１ガードリング４００と、第２ガードリング１２－１～１２－２と、第３ガードリング３－１～３－３とが形成されている。
　図４に示されるように、第１ガードリング４００は、金属層４００－３と、金属層４００－２と、第２半導体層９－２を貫通する第２貫通ビア４００－１と、から構成されている。なお、第２貫通ビア４００－１の上端部には電極（配線）４００－４が設けられており、金属層４００－２との直接的な連結は電極（配線）４００－４である。そして、第１ガードリング４００は、光入射側（受光面側、裏面側）から、順に、金属層４００－３と、金属層４００－２と、第２貫通ビア４００－１（電極（配線）４００－４）とが積層された金属積層体である。
　第１ガードリング４００は、第１パッシベーション層７－１の外側であって第１パッシベーション層７－１と略同一層に形成された第２パッシベーション層７－２の下方（図４の下側）に形成されている。図４では、図示されているとおり、第１ガードリング４００（金属層４００－３）は、第２パッシベーション層７－２とは連結されているが、第１ガードリング４００は、第２パッシベーション層７－２とは連結されておらず、第１ガードリング４００と第２パッシベーション層７－２との間には、隙間の空間があってもよい。ところで、固体撮像装置４０００においては、パッシベーション層は、チップ領域Ｐに形成されたパッシベーション層が第１パッシベーション層７－１と称され、ガードリンング領域Ｒに形成されたパッシベーション層が第２パッシベーション層７－２と称される。
　図４に示されるように、第１ガードリング４００の一部である金属層４００－３と、金属層４００－２と、第２貫通ビア４００－１の一部は、第１半導体層９－１の外側であって第１半導体層９－１と略同一層に形成された第２半導体層９－２の上方（図４中の上側）に形成されている。さらに、第１ガードリング４００の一部である第２貫通ビア４００－１の一部は、第２半導体層９－２を貫通して形成されている。したがって、図４では、第１ガードリング４００（第２貫通ビア４００－１）は、第２半導体層９－２とは貫通によって連結されているが、第１ガードリング４００は、第２半導体層９－２とは連結されておらず（例えば、第２貫通ビア４００－１が構成されていない状態）、第１ガードリング４００と第２半導体層９－２との間には、隙間の空間があってもよい。ところで、固体撮像装置４０００においては、半導体層は、チップ領域Ｐに形成された半導体層が第１半導体層９－１と称され、ガードリンング領域Ｒに形成された半導体層が第２半導体層９－２と称される。
　第１ガードリング４００を構成する金属層４００－３は、例えば、銅（Ｃｕ）から構成され、金属層４００－２は、例えば、コバルト（Ｃｏ）から構成され、第２貫通ビア４００－１（電極（配線）３００－４）は、例えば、銅（Ｃｕ）から構成される。
　固体撮像装置４０００が備える第２ガードリング１２－１～１２－２は、第２ガードリング１２－１～１２－２は、絶縁膜から構成されて第２半導体層９－２内に埋め込んでスリット状に形成されている。絶縁膜は、例えばＳｉＯ２等の無機膜である。第２ガードリング１２－１～１２－２は、ダイシング作業でのチッピング防止効果や湿度の遮断効果の他に、表裏面アライメント用のマークの役割やシリコン（半導体層）との絶縁分離の機能を有する。
　固体撮像装置４０００が備える第３ガードリング３－１～３－３は、第２半導体層９－２の下方（図４中の下側）であって、パッシベーション層１１上に配される配線層１０に形成される。第３ガードリング３－１は、アルミニウム（Ａｌ）と銅（Ｃｕ）との合金（例えば、Ａｌ：９０ｗｔ％以上であり、Ｃｕ：１０ｗｔ％未満であり、Ｃｕ：０ｗｔ％でもよい。）から構成されるターミナルビア１９を介して、第３ガードリング３－２と接続され、第３ガードリング３－２は、アルミニウム（Ａｌ）と銅（Ｃｕ）との合金（例えば、Ａｌ：９０ｗｔ％以上であり、Ｃｕ：１０ｗｔ％未満であり、Ｃｕ：０ｗｔ％でもよい。）から構成されるターミナルビア１９を介して、第３ガードリング３－３と接続されている。第３ガードリング３－１は、第１ガードリング１００と連結され、第３ガードリング３－２は、第２半導体層９－２と接続され、第３ガードリング３－３は、第２半導体層９－２と接続されている。第３ガードリング３－１～３－３は、例えば、銅（Ｃｕ）から構成されてよい。
　図４中のチップ領域Ｐに形成される、接続部であるフリップチップ接続用の電極４０１は、裏面側（第１半導体層９－１の上側）の配線層８に形成される配線１６の一部（電極）上に金属層１５が形成されて、金属層１５上に金属層１４が形成されて構成される。そして、配線１６は、第１半導体層９－１を貫通する第１貫通ビア１７を介して、表面側（第１半導体層９－１の下側）配線層１０に形成される配線１８と接続される。金属層１５は、例えば、コバルト（Ｃｏ）から構成され、金属層１４、配線１７、第１貫通ビア１７及び配線１８は、例えば、銅（Ｃｕ）から構成される。
　上記のとおり、第１ガードリング４００の構成は、フリップチップ接続用の電極４０１と第１貫通ビア１７とを含んでなる構成と同一であるので、工程を追加することなく、第１ガードリンング４００を製造することができる。固体撮像装置４０００は、第１ガードリング４００の製造方法以外は、公知の方法（例えば、特開２０１６－１７１２９７号公報及び特開２０１７－１１７９６８号公報に記載された方法）を用いて製造することができる。
　本技術に係る第３の実施形態の固体撮像装置は、上記で述べた内容の他に、特に技術的な矛盾がない限り、本技術に係る第１の実施形態の固体撮像装置の欄で述べた内容がそのまま適用することができる。
＜５．第４の実施形態（固体撮像装置の例４）＞
　本技術に係る第４の実施形態（固体撮像装置の例４）の固体撮像装置について、説明をする。
本技術に係る第４の実施形態（固体撮像装置の例４）の固体撮像装置は、入射した光を光電変換する光電変換部と第１貫通ビアとが設けられた第１半導体層と、該第１半導体層の該光を受光する側の面における該光電変換部が設けられた領域外に設けられた、前記第１貫通ビアよりも幅の広い接続部と、該面に設けられ、該第１貫通ビア及び該接続部を接続する接続配線と、該面側に形成された第１パッシベーション層と、を有する第１半導体素子と、該接続部により前記第１半導体素子に実装された第２半導体素子と、該第１半導体素子を囲むように該第１半導体素子の外周部に形成された第１ガードリングと、を備え、該第１ガードリングの少なくとも一部が、該第１半導体層の外側であって該第１半導体層と略同一層に形成された第２半導体層の上方に配されて、前記第１ガードリングが、該第１パッシベーション層の外側であって該第１パッシベーション層と略同一層に形成された第２パッシベーション層の下方に配されている、固体撮像装置である。
　さらに、本技術に係る第４の実施形態の固体撮像装置に備えられる第１ガードリングは、金属積層体であり、凹部を有する金属層と、金属層に対して略垂直方向に延在する金属部材と、から構成されている。凹部は、第２半導体層と連結し、凹部を有する金属層と、金属部材とは連結する。そして、第１半導体素子が有する接続部は、フリップチップ接続用の電極（例えば、ランド電極）であり、少なくとも１つの金属層と電極（裏面側（光入射側）の配線の一部）とから構成されている。本技術に係る第４の実施形態の固体撮像装置は、第1半導体素子が有する接続部と第２半導体素子が有するマイクロバンプとが接続
されることで、第２半導体素子が第１半導体素子上にフリップチップ実装された固体撮像装置である。
　本技術に係る第４の実施形態の固体撮像装置によれば、固体撮像装置の更なる品質の向上を実現することができる。詳しくは、本技術によれば、固体撮像装置の更なる信頼性の向上や更なる製造歩留まりの向上を実現することができ、更に詳しくは、裏面側の配線の品質確保を行うことができ、特には、新たな工程を追加することなく、裏面側の配線の品質確保を行うことができる。
　以下、本技術に係る第４の実施形態の固体撮像装置について、図５を用いて更に詳細に説明をする。図５は、本技術に係る第４の実施形態の固体撮像装置の構成例を示す図であり、固体撮像装置５０００の断面図である。
　図５には、固体撮像装置５０００における、チップ領域Ｐと、スクライブ領域Ｑと、ガードリング領域Ｒと、スクライブセンター領域Ｓとが示されている。スクライブ領域Ｑは、ガードリング領域Ｒとスクライブセンター領域Ｓとから構成されている。
　図５に示されるように、固体撮像装置５０００におけるチップ領域Ｐには、光入射側（受光面側、裏面側）から順に、レンズ材６と、パッシベーション層７－１と、配線層８と、半導体層９－１と、配線層１０と、パッシベーション層１１とが配されている。パッシベーション層７－１は、画素領域のインナーレンズとして共用されてもよい。
　図５に示されるように、固体撮像装置５０００におけるガードリング領域Ｒには、第１ガードリング５００と、第２ガードリング１２－１～１２－２と、第３ガードリング３－１～３－３とが形成されている。
　図５に示されるように、第１ガードリング５００は、凹部５００－２を有する金属層５００－１と、金属層５００－１に対して略垂直方向に延在し、金属層５００－１と連結する金属部材５００－３と、から構成されている。そして、第１ガードリング４００は、光入射側（受光面側、裏面側）から、順に、金属層４００－３と、金属層４００－２と、第２貫通ビア４００－１（電極（配線）４００－４）とが積層された金属積層体である。
　第１ガードリング４５０は、第１パッシベーション層７－１の外側であって第１パッシベーション層７－１と略同一層に形成された第２パッシベーション層７－２の下方（図４の下側）に形成されている。図５では、図示されているとおり、第１ガードリング５００（金属部材５００－３）は、第２パッシベーション層７－２とは連結されているが、第１ガードリング５００は、第２パッシベーション層７－２とは連結されておらず、第１ガードリング５００と第２パッシベーション層７－２との間には、隙間の空間があってもよい。ところで、固体撮像装置５０００においては、パッシベーション層は、上述したとおりチップ領域Ｐに形成されたパッシベーション層が第１パッシベーション層７－１と称され、ガードリンング領域Ｒに形成されたパッシベーション層が第２パッシベーション層７－２と称される。
　図５に示されるように、第１ガードリングを構成する凹部５００－２を有する金属層５００－１と、金属部材５００－３とは、第１半導体層９－１の外側であって第１半導体層９－１と略同一層に形成された第２半導体層９－２の上方（図４中の上側）に形成されている。さらに、凹部５００－２は、第２半導体層９－２と連結している。したがって、図５では、第１ガードリング５００（金属部材５００－３）は、第２半導体層９－２とは連結されているが、第１ガードリング５００は、第２半導体層９－２とは連結されておらず（例えば、第２貫通ビア５００－１が構成されていない状態）、第１ガードリング５００と第２半導体層９－２との間には、隙間の空間があってもよい。ところで、固体撮像装置４０００においては、半導体層は、上述したとおりチップ領域Ｐに形成された半導体層が第１半導体層９－１と称され、ガードリンング領域Ｒに形成された半導体層が第２半導体層９－２と称される。
　第１ガードリング５００は、例えば、タングステン（Ｗ）から構成される。
　固体撮像装置５０００が備える第２ガードリング１２－１～１２－２は、第２ガードリング１２－１～１２－２は、絶縁膜から構成されて第２半導体層９－２内に埋め込んでスリット状に形成されている。絶縁膜は、例えばＳｉＯ２等の無機膜である。第２ガードリング１２－１～１２－２は、ダイシング作業でのチッピング防止効果や湿度の遮断効果の他に、表裏面アライメント用のマークの役割やシリコン（半導体層）との絶縁分離の機能を有する。
　固体撮像装置５０００が備える第３ガードリング３－１～３－３は、第２半導体層９－２の下方（図５中の下側）であって、パッシベーション層１１上に配される配線層１０に形成される。第３ガードリング３－１は、アルミニウム（Ａｌ）と銅（Ｃｕ）との合金（例えば、Ａｌ：９０ｗｔ％以上であり、Ｃｕ：１０ｗｔ％未満であり、Ｃｕ：０ｗｔ％でもよい。）から構成されるターミナルビア１９を介して、第３ガードリング３－２と接続され、第３ガードリング３－２は、アルミニウム（Ａｌ）と銅（Ｃｕ）との合金（例えば、Ａｌ：９０ｗｔ％以上であり、Ｃｕ：１０ｗｔ％未満であり、Ｃｕ：０ｗｔ％でもよい。）から構成されるターミナルビア１９を介して、第３ガードリング３－３と接続されている。第３ガードリング３－１は、第１ガードリング１００と連結され、第３ガードリング３－２は、第２半導体層９－２と接続され、第３ガードリング３－３は、第２半導体層９－２と接続されている。第３ガードリング３－１～３－３は、例えば、銅（Ｃｕ）から構成されてよい。
　図５中のチップ領域Ｐに形成される、接続部であるフリップチップ接続用の電極５０１は、裏面側（第１半導体層９－１の上側）の配線層８に形成される配線１６の一部（電極）上に金属層１５が形成されて、金属層１５上に金属層１４が形成されて構成される。そして、配線１６は、第１半導体層９－１を貫通する第１貫通ビア１７を介して、表面側（第１半導体層９－１の下側）配線層１０に形成される配線１８と接続される。金属層１５は、例えば、コバルト（Ｃｏ）から構成され、金属層１４、配線１７、第１貫通ビア１７及び配線１８は、例えば、銅（Ｃｕ）から構成される。
　金属層５００－１は、半導体層（シリコン基板）に接地されたオプティカルブラック領域の遮光向けに形成される金属と同一であり、金属部材５００－３は、画素間の漏れこみ光を遮光するために形成されてチップの外周部で連結して形成される遮光金属と同一であるので、工程を追加することなく、第１ガードリンング５００を製造することができる。固体撮像装置５０００は、第１ガードリング５００の製造方法以外は、公知の方法（例えば、特開２０１６－１７１２９７号公報及び特開２０１７－１１７９６８号公報に記載された方法）を用いて製造することができる。
　本技術に係る第４の実施形態の固体撮像装置は、上記で述べた内容の他に、特に技術的な矛盾がない限り、本技術に係る第１の実施形態の固体撮像装置の欄で述べた内容がそのまま適用することができる。
＜６．第５の実施形態（電子機器の例）＞
　本技術に係る第５の実施形態の電子機器は、本技術に係る固体撮像装置が搭載された電子機器であり、本技術に係る固体撮像装置は、入射した光を光電変換する光電変換部と第１貫通ビアとが設けられた第１半導体層と、該第１半導体層の該光を受光する側の面における該光電変換部が設けられた領域外に設けられた、前記第１貫通ビアよりも幅の広い接続部と、該面に設けられ、該第１貫通ビア及び該接続部を接続する接続配線と、該面側に形成された第１パッシベーション層と、を有する第１半導体素子と、該接続部により前記第１半導体素子に実装された第２半導体素子と、該第１半導体素子を囲むように該第１半導体素子の外周部に形成された第１ガードリングと、を備え、該第１ガードリングが、該第１半導体層の外側であって該第１半導体層と略同一層に形成された第２半導体層の上方に配されて、該第２半導体層と連結し、前記第１ガードリングが、該第１パッシベーション層の外側であって該第１パッシベーション層と略同一層に形成された第２パッシベーション層の下方に配されている、固体撮像装置である。
　例えば、本技術に係る第５の実施形態の電子機器は、本技術に係る第１の実施形態～第４の実施形態の固体撮像装置のうち、いずれか一つ実施形態の固体撮像装置が搭載された電子機器である。
　＜７．本技術を適用した固体撮像装置の使用例＞
　図６は、イメージセンサとしての本技術に係る第１～第４の実施形態の固体撮像装置の使用例を示す図である。
　上述した第１～第４の実施形態の固体撮像装置は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングするさまざまなケースに使用することができる。すなわち、図６に示すように、例えば、鑑賞の用に供される画像を撮影する鑑賞の分野、交通の分野、家電の分野、医療・ヘルスケアの分野、セキュリティの分野、美容の分野、スポーツの分野、農業の分野等において用いられる装置（例えば、上述した第５の実施形態の電子機器）に、第１～第４の実施形態のいずれか１つの実施形態の固体撮像装置を使用することができる。
　具体的には、鑑賞の分野においては、例えば、デジタルカメラやスマートフォン、カメラ機能付きの携帯電話機等の、鑑賞の用に供される画像を撮影するための装置に、第１～第４の実施形態のいずれか１つの実施形態の固体撮像装置を使用することができる。
　交通の分野においては、例えば、自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置に、第１～第４の実施形態のいずれか１つの実施形態の固体撮像装置を使用することができる。
　家電の分野においては、例えば、ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビ受像機や冷蔵庫、エアーコンディショナ等の家電に供される装置で、第１～第４の実施形態のいずれか１つの実施形態の固体撮像装置を使用することができる。
　医療・ヘルスケアの分野においては、例えば、内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置に、第１～第４の実施形態のいずれか１つの実施形態の固体撮像装置を使用することができる。
　セキュリティの分野においては、例えば、防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置に、第１～第４の実施形態のいずれか１つの実施形態の固体撮像素子を使用することができる。
　美容の分野においては、例えば、肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置に、第１～第４の実施形態のいずれか１つの実施形態の固体撮像装置を使用することができる。
　スポーツの分野において、例えば、スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置に、第１～第４の実施形態のいずれか１つの実施形態の固体撮像装置を使用することができる。
　農業の分野においては、例えば、畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置に、第１～第４の実施形態のいずれか１つの実施形態の固体撮像装置を使用することができる。
　次に、本技術に係る第１～第４の実施形態の固体撮像装置の使用例を具体的に説明する。例えば、上述で説明をした第１～第４の実施形態のいずれか１つの実施形態の固体撮像装置は、固体撮像装置１０１として、例えばデジタルスチルカメラやビデオカメラ等のカメラシステムや、撮像機能を有する携帯電話など、撮像機能を備えたあらゆるタイプの電子機器に適用することができる。図７に、その一例として、電子機器１０２（カメラ）の概略構成を示す。この電子機器１０２は、例えば静止画または動画を撮影可能なビデオカメラであり、固体撮像素子１０１と、光学系（光学レンズ）３１０と、シャッタ装置３１１と、固体撮像装置１０１およびシャッタ装置３１１を駆動する駆動部３１３と、信号処理部３１２とを有する。
　光学系３１０は、被写体からの像光（入射光）を固体撮像装置１０１の画素部１０１ａへ導くものである。この光学系３１０は、複数の光学レンズから構成されていてもよい。シャッタ装置３１１は、固体撮像装置１０１への光照射期間および遮光期間を制御するものである。駆動部３１３は、固体撮像装置１０１の転送動作およびシャッタ装置３１１のシャッタ動作を制御するものである。信号処理部３１２は、固体撮像装置１０１から出力された信号に対し、各種の信号処理を行うものである。信号処理後の映像信号Ｄｏｕｔは、メモリなどの記憶媒体に記憶されるか、あるいは、モニタ等に出力される。
　なお、本技術に係る実施形態は、上述した実施形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
　また、本明細書に記載された効果はあくまでも例示であって限定されるものではなく、また他の効果があってもよい。
　また、本技術は、以下のような構成も取ることができる。
［１］
　入射した光を光電変換する光電変換部と第１貫通ビアとが設けられた第１半導体層と、
　該第１半導体層の該光を受光する側の面における該光電変換部が設けられた領域外に設けられた、該第１貫通ビアよりも幅の広い接続部と、
　該面に設けられ、該第１貫通ビア及び該接続部を接続する接続配線と、
　該面側に形成された第１パッシベーション層と、を有する第１半導体素子と、
　該接続部により該第１半導体素子に実装された第２半導体素子と、
　該第１半導体素子を囲むように該第１半導体素子の外周部に形成された第１ガードリングと、を備え、
　該第１ガードリングの少なくとも一部が、該第１半導体層の外側であって該第１半導体層と略同一層に形成された第２半導体層の上方に配されて、
　該第１ガードリングが、該第１パッシベーション層の外側であって該第１パッシベーション層と略同一層に形成された第２パッシベーション層の下方に配されている、固体撮像装置。
［２］
　前記第１ガードリングが前記第２半導体層に連結されている、［１］に記載の固体撮像装置。
［３］
　前記第１ガードリングが前記第２パッシベーション層に連結されている、［１］又は［２］に記載の固体撮像装置。
［４］
　前記第１ガードリングが金属積層体である、［１］から［３］のいずれか１つに記載の固体撮像装置。
［５］
　前記第１ガードリングが、少なくとも１つの金属層と、前記第２半導体層を貫通する第２貫通ビアと、から構成される、［１］から［４］のいずれか１つに記載の固体撮像装置。
［６］
　前記第１ガードリングが、少なくとも１つの金属層と、前記第２半導体層を貫通する第２貫通ビアと、該少なくとも１つの金属層と該第２貫通ビアとを連結するビアと、から構成される、［１］から［４］のいずれか１つに記載の固体撮像装置。
［７］
　前記第１ガードリングが、凹部を有する金属層と、該金属層に対して略垂直方向に延在する金属部材と、から構成され、
　該凹部が、前記第２半導体層と連結し、
　該凹部を有する金属層と、該金属部材とが連結している、［１］から［４］のいずれか１つに記載の固体撮像装置。
［８］
　第２ガードリングを更に備え、
　該第２ガードリングが、絶縁膜から構成されて第２半導体層を貫通し、前記第１ガードリングを囲むように前記第１ガードリングの外周部に形成されている、［１］から［７］のいずれか１つに記載の固体撮像装置。
［９］
　第３ガードリングを更に備え、
　該第３ガードリングが、前記第２半導体層の下方に配されて、前記第１半導体素子を囲むように前記第１半導体素子の外周部に形成されている、［１］から［８］のいずれか１つに記載の固体撮像装置。
［１０］
　固体撮像装置が搭載されて、
　該固体撮像装置が、
　入射した光を光電変換する光電変換部と第１貫通ビアとが設けられた第１半導体層と、
　該第１半導体層の該光を受光する側の面における該光電変換部が設けられた領域外に設けられた、前記第１貫通ビアよりも幅の広い接続部と、
　該面に設けられ、該第１貫通ビア及び該接続部を接続する接続配線と、
　該面側に形成された第１パッシベーション層と、を有する第１半導体素子と、
　該接続部により前記第１半導体素子に実装された第２半導体素子と、
　該第１半導体素子を囲むように該第１半導体素子の外周部に形成された第１ガードリングと、を備え、
　該第１ガードリングの少なくとも一部が、該第１半導体層の外側であって該第１半導体層と略同一層に形成された第２半導体層の上方に配されて、
　該第１ガードリングが、該第１パッシベーション層の外側であって該第１パッシベーション層と略同一層に形成された第２パッシベーション層の下方に配されている、
　電子機器。
［１１］
　［１］から［９］のいずれか１つに記載の固体撮像装置が搭載された、電子機器。
　１・・・ガードリング部、２・・・第１半導体素子の周囲部、３（３－１、３－２、３－３）・・・第３ガードリング、４・・・第２半導体素子（上チップ、コンパニオンチップ）、１２（１２－１、１２－３）・・・第２ガードリング、１００、２００、３００、４００、５００・・・第１ガードリング、１０００（１０００ａ、１０００ｂ）、２０００、３０００、４０００、５０００・・・固体撮像装置、１００１（１００１ａ、１００１ｂ）、２００１、３００１、４００１、５００１・・・第１半導体素子（下チップ）

Claims (10)

  1. 　入射した光を光電変換する光電変換部と第１貫通ビアとが設けられた第１半導体層と、
    　該第１半導体層の該光を受光する側の面における該光電変換部が設けられた領域外に設けられた、該第１貫通ビアよりも幅の広い接続部と、
    　該面に設けられ、該第１貫通ビア及び該接続部を接続する接続配線と、
    　該面側に形成された第１パッシベーション層と、を有する第１半導体素子と、
    　該接続部により該第１半導体素子に実装された第２半導体素子と、
    　該第１半導体素子を囲むように該第１半導体素子の外周部に形成された第１ガードリングと、を備え、
    　該第１ガードリングの少なくとも一部が、該第１半導体層の外側であって該第１半導体層と略同一層に形成された第２半導体層の上方に配されて、
    　該第１ガードリングが、該第１パッシベーション層の外側であって該第１パッシベーション層と略同一層に形成された第２パッシベーション層の下方に配されている、固体撮像装置。
  2. 　前記第１ガードリングが前記第２半導体層に連結されている、請求項１に記載の固体撮像装置。
  3. 　前記第１ガードリングが前記第２パッシベーション層に連結されている、請求項１に記載の固体撮像装置。
  4. 　前記第１ガードリングが金属積層体である、請求項１に記載の固体撮像装置。
  5. 　前記第１ガードリングが、少なくとも１つの金属層と、前記第２半導体層を貫通する第２貫通ビアと、から構成される、請求項１に記載の固体撮像装置。
  6. 　前記第１ガードリングが、少なくとも１つの金属層と、前記第２半導体層を貫通する第２貫通ビアと、該少なくとも１つの金属層と該第２貫通ビアとを連結するビアと、から構成される、請求項１に記載の固体撮像装置。
  7. 　前記第１ガードリングが、凹部を有する金属層と、該金属層に対して略垂直方向に延在する金属部材と、から構成され、
    　該凹部が、前記第２半導体層と連結し、
    　該凹部を有する金属層と、該金属部材とが連結している、請求項１に記載の固体撮像装置。
  8. 　第２ガードリングを更に備え、
    　該第２ガードリングが、絶縁膜から構成されて第２半導体層を貫通し、前記第１ガードリングを囲むように前記第１ガードリングの外周部に形成されている、請求項１に記載の固体撮像装置。
  9. 　第３ガードリングを更に備え、
    　該第３ガードリングが、前記第２半導体層の下方に配されて、前記第１半導体素子を囲むように前記第１半導体素子の外周部に形成されている、請求項１に記載の固体撮像装置。
  10. 　固体撮像装置が搭載されて、
    　該固体撮像装置が、
    　入射した光を光電変換する光電変換部と第１貫通ビアとが設けられた第１半導体層と、
    　該第１半導体層の該光を受光する側の面における該光電変換部が設けられた領域外に設けられた、前記第１貫通ビアよりも幅の広い接続部と、
    　該面に設けられ、該第１貫通ビア及び該接続部を接続する接続配線と、
    　該面側に形成された第１パッシベーション層と、を有する第１半導体素子と、
    　該接続部により前記第１半導体素子に実装された第２半導体素子と、
    　該第１半導体素子を囲むように該第１半導体素子の外周部に形成された第１ガードリングと、を備え、
    　該第１ガードリングが、該第１半導体層の外側であって該第１半導体層と略同一層に形成された第２半導体層の上方に配されて、該第２半導体層と連結し、
    　該第１ガードリングが、該第１パッシベーション層の外側であって該第１パッシベーション層と略同一層に形成された第２パッシベーション層の下方に配されている、
    　電子機器。
PCT/JP2019/032182 2018-10-11 2019-08-16 固体撮像装置及び電子機器 WO2020075388A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/281,452 US20210408097A1 (en) 2018-10-11 2019-08-16 Solid-state imaging device and electronic device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-192451 2018-10-11
JP2018192451A JP2020061476A (ja) 2018-10-11 2018-10-11 固体撮像装置及び電子機器

Publications (1)

Publication Number Publication Date
WO2020075388A1 true WO2020075388A1 (ja) 2020-04-16

Family

ID=70164302

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/032182 WO2020075388A1 (ja) 2018-10-11 2019-08-16 固体撮像装置及び電子機器

Country Status (3)

Country Link
US (1) US20210408097A1 (ja)
JP (1) JP2020061476A (ja)
WO (1) WO2020075388A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220084989A1 (en) * 2020-03-05 2022-03-17 Nanya Technology Corporation Method for fabricating semiconductor device with connecting structure
WO2024101014A1 (ja) * 2022-11-11 2024-05-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4144370A4 (en) 2020-03-30 2024-05-15 Mie University BISPECIFIC ANTIBODY

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011114261A (ja) * 2009-11-30 2011-06-09 Sony Corp 固体撮像装置及びその製造方法、並びに固体撮像素子の製造方法及び半導体装置
JP2011216753A (ja) * 2010-04-01 2011-10-27 Panasonic Corp 半導体装置及びその製造方法
JP2012178496A (ja) * 2011-02-28 2012-09-13 Sony Corp 固体撮像装置、電子機器、半導体装置、固体撮像装置の製造方法
JP2013197113A (ja) * 2012-03-15 2013-09-30 Sony Corp 固体撮像装置およびカメラシステム
JP2016171297A (ja) * 2015-03-12 2016-09-23 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4873001B2 (ja) * 2008-12-10 2012-02-08 ソニー株式会社 固体撮像装置とその製造方法、電子機器並びに半導体装置
TWI577001B (zh) * 2011-10-04 2017-04-01 Sony Corp 固體攝像裝置、固體攝像裝置之製造方法及電子機器
US9142581B2 (en) * 2012-11-05 2015-09-22 Omnivision Technologies, Inc. Die seal ring for integrated circuit system with stacked device wafers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011114261A (ja) * 2009-11-30 2011-06-09 Sony Corp 固体撮像装置及びその製造方法、並びに固体撮像素子の製造方法及び半導体装置
JP2011216753A (ja) * 2010-04-01 2011-10-27 Panasonic Corp 半導体装置及びその製造方法
JP2012178496A (ja) * 2011-02-28 2012-09-13 Sony Corp 固体撮像装置、電子機器、半導体装置、固体撮像装置の製造方法
JP2013197113A (ja) * 2012-03-15 2013-09-30 Sony Corp 固体撮像装置およびカメラシステム
JP2016171297A (ja) * 2015-03-12 2016-09-23 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220084989A1 (en) * 2020-03-05 2022-03-17 Nanya Technology Corporation Method for fabricating semiconductor device with connecting structure
US11527512B2 (en) * 2020-03-05 2022-12-13 Nanya Technology Corporation Method for fabricating semiconductor device with connecting structure
WO2024101014A1 (ja) * 2022-11-11 2024-05-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Also Published As

Publication number Publication date
US20210408097A1 (en) 2021-12-30
JP2020061476A (ja) 2020-04-16

Similar Documents

Publication Publication Date Title
US11508773B2 (en) Image pickup device and electronic apparatus
KR102550830B1 (ko) 고체 촬상 장치 및 그 제조 방법 및 전자 기기
WO2020075388A1 (ja) 固体撮像装置及び電子機器
JP6725231B2 (ja) 固体撮像素子、および電子装置
US20210302634A1 (en) Semiconductor chip and electronic apparatus
US12027558B2 (en) Solid-state imaging device and electronic apparatus
US10811456B2 (en) Imaging apparatus and manufacturing method
US11923395B2 (en) Semiconductor device, solid-state image pickup element, image pickup device, and electronic apparatus
JPWO2017110515A1 (ja) 撮像装置、電子機器
US11355546B2 (en) Solid-state imaging element and electronic device
KR102493216B1 (ko) 고체 촬상 소자 및 제조 방법, 및 전자 기기
US20220359603A1 (en) Solid-state imaging device and electronic apparatus
US10403675B2 (en) Semiconductor device and method for manufacturing semiconductor device, solid-state image pickup element, image pickup device, and electronic apparatus
US11594567B2 (en) Solid-state imaging device and electronic apparatus
US10531020B2 (en) Solid-state image pickup device, manufacturing method therefor, and electronic apparatus
US10665623B2 (en) Semiconductor device, solid-state image pickup element, imaging device, and electronic apparatus
WO2017018216A1 (ja) 固体撮像装置及びその製造方法、並びに電子機器
US11594564B2 (en) Solid-state imaging element, manufacturing method, and electronic apparatus
WO2020059237A1 (ja) 固体撮像装置及び電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19871751

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19871751

Country of ref document: EP

Kind code of ref document: A1