WO2020067644A1 - 디스플레이 장치 및 그 제어 방법 - Google Patents

디스플레이 장치 및 그 제어 방법 Download PDF

Info

Publication number
WO2020067644A1
WO2020067644A1 PCT/KR2019/010346 KR2019010346W WO2020067644A1 WO 2020067644 A1 WO2020067644 A1 WO 2020067644A1 KR 2019010346 W KR2019010346 W KR 2019010346W WO 2020067644 A1 WO2020067644 A1 WO 2020067644A1
Authority
WO
WIPO (PCT)
Prior art keywords
current frame
value
gradation
input image
frame
Prior art date
Application number
PCT/KR2019/010346
Other languages
English (en)
French (fr)
Inventor
류현정
구정민
장성환
피화랑
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US17/262,581 priority Critical patent/US11488552B2/en
Publication of WO2020067644A1 publication Critical patent/WO2020067644A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame

Definitions

  • the present disclosure relates to a display device and a control method thereof, and more particularly, to a display device and a control method for compensating the gradation of the input image as the frequency of the input image changes.
  • variable refresh rate or frequency
  • VRR variable refresh rate
  • the display apparatus needs to tune the input image in consideration of the driving frequency of the display panel in order for the display panel having one driving frequency to display the input image having a variable scan rate.
  • the display device needs to be tuned for an input image frame having a scanning rate different from the driving frequency so that it can be implemented in a 120 Hz display panel.
  • a display panel having a specific driving frequency can be tuned for an image frame within a certain range (for example, when the display panel is 120 Hz, it can be tuned for an image frame of 100 to 120 Hz). There is a problem that it is difficult to tune for all frames of.
  • the present disclosure is derived from the above-described problems, and provides a display device and a control method for displaying an input image having a variable scan rate in a display panel having one driving frequency.
  • the display device for solving such a display panel; A memory in which information on a compensation value according to a gradation change of a preset input image according to a driving frequency of the display panel is stored; A timing controller controlling the display panel to display the current frame of the input image based on the information stored in the memory; And when the driving frequency of the display panel and the current frame frequency of the input image are different, and the gradation of the current frame of the input image is different from the gradation of the previous frame of the input image, based on the current frame frequency of the input image.
  • a processor that controls the timing controller to display the current frame on the basis of it.
  • the compensation value stored in the memory may include a DCC (Dynamic Capacitance Compensation) value preset according to the driving frequency of the display panel.
  • DCC Dynamic Capacitance Compensation
  • the processor acquires a compensation value corresponding to a relationship between a gradation value of the previous frame and a gradation value of the current frame from among the compensation values previously stored in the memory, and is determined for each input image frame frequency based on the obtained compensation value
  • a target grayscale value of the current frame may be obtained by applying the defined algorithm.
  • the processor has a compensation value calculated by applying the predefined algorithm to the obtained compensation value among the plurality of grayscale values of the current frame corresponding to the grayscale value of the previous frame pre-stored in the memory.
  • the gradation value of the current frame can be obtained as a target gradation value of the current frame.
  • the target grayscale value of the current frame may be greater than the grayscale value of the current frame when the current frame frequency of the input image is greater than the driving frequency of the display panel.
  • the target grayscale value of the current frame may be smaller than the grayscale value of the current frame when the frame frequency of the input image is smaller than the driving frequency of the display panel.
  • the processor may store a compensation value previously stored in the memory.
  • the timing controller may be controlled to obtain a compensation value corresponding to the relationship between the gradation value of the previous frame and the gradation value of the current frame, and display the input image based on the obtained compensation value.
  • the processor may control the timing controller to compensate the image data of the current frame based on the obtained compensation value, and to display the compensated image data on the display panel.
  • a driving frequency of the display panel and a current frame frequency of an input image input to the display panel are different. Obtaining a target grayscale value of the current frame based on a current frame frequency of the input image when the grayscale of the current frame of the input image is different from that of the previous frame of the input image; Obtaining a compensation value corresponding to a target grayscale value of the previous frame and a grayscale value of the previous frame among compensation values according to a pre-stored grayscale change; And displaying the current frame based on the obtained compensation value.
  • the compensation value according to the pre-stored gradation change may include a preset DCC (Dynamic Capacitance Compensation) value according to the driving frequency of the display panel.
  • DCC Dynamic Capacitance Compensation
  • the obtaining of the target grayscale value may include: obtaining a compensation value corresponding to a relationship between a grayscale value of the previous frame and a grayscale value of the current frame among compensation values according to the pre-stored grayscale change; And obtaining a target grayscale value of the current frame by applying a predefined algorithm for each input image frame frequency to the obtained compensation value.
  • the step of acquiring the target grayscale value is calculated by applying the predefined algorithm to the obtained compensation value among a plurality of grayscale values of the current frame corresponding to the grayscale value of the previously stored frame. It may be a step of obtaining a gradation value of the current frame having a compensation value as a target gradation value of the current frame.
  • the target grayscale value of the current frame may be greater than the grayscale value of the current frame when the current frame frequency of the input image is greater than the driving frequency.
  • the target grayscale value of the current frame may be smaller than the grayscale value of the current frame when the current frame frequency of the input image is smaller than the driving frequency.
  • the gradation of the previous frame among the previously stored compensation values Obtaining a compensation value corresponding to a relationship between a value and a gradation value of the current frame; And displaying the input image based on the obtained compensation value.
  • displaying the current frame may include compensating for image data of the current frame based on the obtained compensation value; And displaying the compensated image data on the display panel.
  • the display device may display a plurality of image frames having a different refresh rate than the driving frequency of the display panel without deteriorating image quality.
  • FIG. 1 is a block diagram showing the configuration of a display device according to an embodiment of the present disclosure
  • FIG. 2 is a view for explaining a DCC table according to an embodiment of the present disclosure
  • 3 and 4 are views for explaining an image display method of a display device according to an embodiment of the present disclosure
  • FIG. 5 is a block diagram illustrating a detailed configuration of a display device according to an embodiment of the present disclosure
  • FIG. 6 is a flowchart illustrating an image display method of a display device according to an exemplary embodiment of the present disclosure.
  • first and second may be used to describe various components, but the components should not be limited by terms. The terms are used only to distinguish one component from other components.
  • module or “unit” performs at least one function or operation, and may be implemented in hardware or software, or a combination of hardware and software.
  • a plurality of “modules” or a plurality of “parts” are integrated into at least one module except for “modules” or “parts” that need to be implemented with specific hardware to be implemented with at least one processor (not shown). Can be.
  • FIG. 1 is a block diagram illustrating a configuration of a display device according to an embodiment of the present disclosure.
  • the display apparatus 1000 may include a display panel 110, a memory 120, a timing controller 130 and a processor 140.
  • the display panel 110 may be implemented as a liquid crystal display panel.
  • the display panel 110 includes a plurality of data lines DL 1 to DL m , a plurality of gate lines GL 1 to GL n , and a plurality of data lines DL 1 to DL m and a plurality of gate lines ( GL 1 to GL n ) may include a plurality of pixels formed at a crossing point.
  • each pixel may include a liquid crystal (or liquid crystal cell), a transistor (Thin Film Transistor, TFT), and a liquid crystal capacitor Clc and a storage capacitor Cst connected to the transistor.
  • TFT Thin Film Transistor
  • a gate on signal (or a gate on voltage) is applied to the transistor through the gate line
  • the transistor is turned on, and thereafter, a data voltage according to a gradation change of the image frame is applied through the data line
  • the data voltage may be charged to the liquid crystal capacitor and the storage capacitor through the transistor.
  • the liquid crystals are moved and twisted according to the size of the charged voltage, and according to the degree, the transmittance of light irradiated through a backlight (not shown) of the display apparatus 1000 is adjusted, so that an image frame having a specific gradation is displayed. It may be displayed through the panel 110.
  • the gate-on signal may be applied to the transistor according to the driving frequency of the display panel 110.
  • the driving frequency of the display panel is 120 Hz
  • a gate-on signal may be applied to the gate line so that 120 image frames can be displayed in one second. That is, a gate-on signal may be applied to the transistor so that one image frame can be displayed in 1/120 second.
  • the driving frequency of the display panel 110 represents a fixed value at a predetermined value when the display device 1000 is manufactured.
  • the cells included in the display panel must express the gradation of one frame within the duration of one frame.
  • an over-driving or under-driving technique may be used.
  • the current image when the gradation of the current image frame is greater than the gradation of the previous image frame, the current image is applied by applying a voltage greater than the voltage corresponding to the gradation of the current image frame in order to increase the response speed of the liquid crystal included in the cell. It means the technique of expressing the gradation of a frame.
  • a voltage smaller than the voltage corresponding to the gradation of the current image frame is applied to increase the response speed of the liquid crystal included in the cell. It means the technique of expressing the gradation of the current video frame. Since such an overdriving or underdriving technique is a known technique, a detailed description will be omitted.
  • the memory 120 stores information about a compensation value according to a gradation change of a preset input image according to a driving frequency of the display panel.
  • the memory 120 may store information on a compensation value of a current video frame according to a difference between a grayscale of a current video frame having a preset frequency and a grayscale of a previous video frame according to a driving frequency of the display panel.
  • the preset frequency of the video frame may be the same as the driving frequency of the display panel.
  • the memory 120 may store information about a compensation value according to a gradation change of an input image having the same frequency as the driving frequency of the display panel.
  • the compensation value stored in the memory 120 may include a preset DCC (Dynamic Capacitance Compensation) value according to the driving frequency of the display panel 110.
  • the DCC value is an overdriving or underdriving voltage value that must be applied to the cell in consideration of the gradation value of the current image frame compared to the gradation value of the previous image frame so that the liquid crystal of the cell can respond within a time corresponding to one image frame.
  • DCC Dynamic Capacitance Compensation
  • FIG. 2 is a diagram for describing a DCC value stored in a memory according to an embodiment of the present disclosure.
  • the memory 120 may store a preset DCC value according to the driving frequency of the display panel 110 in the form of a look-up table.
  • the DCC lookup table stored in the memory 120 may be a general DCC lookup table used in a display device including a liquid crystal display panel, and stores compensation values according to gradation changes of an image frame having the same frequency as the driving frequency of the display panel. It can be a lookup table.
  • the DCC lookup table may match voltage values that must be applied to the cell to indicate the gradation values of the current image frame, considering the gradation values of the current image frame and the previous image frame. To this end, a gradation value of a previous frame (n-1 th frame) may be displayed at the leftmost of each row of the DCC lookup table, and a gradation value of a current frame (n th frame) may be displayed at the top of each column. have.
  • the DCC lookup table may match the overdriving (or underdriving) voltage value to be applied to the cells of the display panel according to the difference between the gradation of the previous frame and the gradation of the current frame to each cell where the row and column meet.
  • a '30mV' value may be stored in a cell where a row having a grayscale value of 96 in the previous frame and a column having a grayscale value of 125 in the current frame meet.
  • the form of the DCC table of FIG. 2 is an embodiment, and in some cases, the DCC table needs to be applied to each cell of the display panel 110 in order to express the gradation of the current image frame (or underdriving)
  • the overdriving (or underdriving) voltage is applied to each cell of the display panel 110 instead of the voltage, the gradation value of the compensated current frame may be stored.
  • the timing controller 130 receives an input image signal and controls a gate driver (not shown) and a data driver (not shown) of the display panel 110 to display the input image on the display panel 110. .
  • the timing controller 130 may control the gate driver so that the gate-on voltage is sequentially applied to the gate line, so that the transistor of the cell connected to the gate line to which the gate-on voltage is applied may be turned on.
  • the timing controller 130 may control a data driver (not shown) to apply a data signal to cells to which a gate-on signal is applied among a plurality of cells of the display panel 110.
  • the timing controller 130 controls the display panel to display the input image based on the information of the compensation value according to the gradation change of the input image stored in the memory 120.
  • the timing controller 130 uses the DCC lookup table stored in the memory 120 to indicate the gradation of the current image frame.
  • the driving voltage may be calculated, and a data driver (not shown) may be controlled to apply the calculated overdriving voltage to the cells of the display panel 110.
  • the timing controller 130 may receive an input image frame having a frequency different from the driving frequency of the display panel 110. In this case, the timing controller 130 may transmit a data driver (not shown) so that an overdriving (or underdriving) voltage corresponding to the compensation value obtained based on the frequency and grayscale of the received current frame is applied to the cell of the display panel 110. Hour).
  • the processor 140 controls the overall operation of the display device 1000.
  • the processor 140 may control the timing controller 130 to display the current frame according to the gradation of the current frame.
  • the processor 140 may store the compensation value previously stored in the memory 120. Among them, a compensation value corresponding to the relationship between the gradation value of the previous frame and the gradation value of the current frame may be obtained.
  • the processor 140 is illustrated in FIG. 2.
  • the DCC lookup table can be used to obtain a compensation value of 30 mV corresponding to the relationship between the gradation value of the previous frame and the gradation value of the current frame.
  • the processor 140 may control the timing controller 130 to display the input image based on the obtained compensation value. Specifically, the processor 140 may control the timing controller 130 to apply an overdriving voltage having the same magnitude as the obtained compensation value to the data driver (not shown).
  • the processor 140 when the gradation of the current frame of the input image is different from the gradation of the previous frame of the input image, and is different from the driving frequency of the display panel 110 and the frame frequency of the input image, the frequency and gradation of the current frame In order to obtain a compensation value according to the value, a target grayscale value of the current frame is obtained based on the frame frequency of the input image.
  • the processor 140 may first obtain a compensation value corresponding to the relationship between the gradation value of the previous image frame and the gradation value of the current image frame among the compensation values previously stored in the memory 120.
  • the processor (140) may obtain a compensation value 30mV corresponding to the relationship between the gradation value of the previous image frame and the gradation value of the current image frame.
  • the processor 140 may obtain a target grayscale value of the current frame by applying a predefined algorithm for each frequency of the current frame of the input image to the obtained compensation value.
  • the predefined algorithm for each frequency of the frame of the input image, for each frame frequency of the input image shows the relationship between the compensation value stored in the memory 120 and the compensation value according to the gradation value of the previous and current frames.
  • the compensation value according to the grayscale value of the previous and current frames of the video frame of 120 Hz is 1.3 times the compensation value for the video frame of 60 Hz.
  • the algorithm may be pre-defined to obtain by
  • the algorithm may be predefined for each gradation even within one video frame frequency.
  • the compensation value of an image frame of 120 Hz is calculated by 0.9 times the compensation value of an image frame of 60 Hz at a gradation of 96 or less, and the compensation value of an image frame of 60 Hz at a gradation exceeding 96.
  • the algorithm may be predefined to calculate by 1.3 times.
  • the processor 140 of the current frame having a compensation value calculated by applying a predefined algorithm to the obtained compensation value among the plurality of grayscale values of the current frame corresponding to the grayscale value of the previous frame previously stored in the memory 120
  • the gradation value may be obtained as a target gradation value of the current frame.
  • the processor 140 may obtain a compensation value of 30 mV according to the gradation value of the previous frame and the gradation value of the current frame. However, since 30 mV is a compensation value based on an input video frame of 60 Hz, the processor 140 needs to reset the compensation value considering the frequency (120 Hz) of the current video frame.
  • the processor 140 among the gradation values of the plurality of current frames corresponding to the gradation value 96 of the previous frame, sets the gradation value of the current frame having a compensation value of approximately 39 mV, that is, the gradation value 176, as the target gradation value of the current frame. Can be obtained.
  • the processor 140 may obtain a grayscale value of the previous frame and a target grayscale value of the current frame among the compensation values according to the grayscale change previously stored in the memory 120. To this end, the processor 140 may use information about the compensation value according to the gradation change of the input image stored in the memory 120, that is, the DCC lookup table.
  • the processor 140 uses the DCC lookup table stored in the memory 120 to change the grayscale value 96 of the previous frame to the target grayscale value 176 of the current frame.
  • a compensation value of 39 mV according to the gradation change of can be obtained.
  • the processor 140 may control the timing controller to display the current frame based on the obtained compensation value. Specifically, the processor 140 may control the timing controller to compensate the image data of the current frame based on the obtained compensation value, and display the compensated image data on the display panel.
  • 3 and 4 are diagrams for explaining a method of displaying an image of a display device according to an embodiment of the present disclosure.
  • FIG. 3 is a diagram for explaining a method of displaying an image of a display device when the current image frame frequency is smaller than the frequency of the display panel.
  • the gray level of the previous video frame is m
  • the gray level of the current video frame is n
  • the driving frequency of the display panel 110 is 2X Hz
  • the frequency of the current video frame is X Hz.
  • the memory 120 of the display apparatus 1000 since the driving frequency of the display panel 110 is 2X Hz, the memory 120 of the display apparatus 1000 has a compensation value for the gradation of the previous frame and the gradation of the current frame in the input image having the 2X Hz frequency. It may be stored in the form of a DCC lookup table.
  • the timing controller 130 displays the current image frame based on the compensation value according to the gradation change stored in the memory 120 .
  • the gradation change of the current image frame may appear as the line 330 of FIG. 3.
  • a compensation value stored in the memory 120 is applied for a time to display one X Hz image frame, and compensation is performed to a gradation (k) higher than the gradation (n) of the current frame, resulting in an over-shooting phenomenon. This will happen.
  • the processor 140 may calculate a target grayscale value of the current frame based on the current frame frequency of the input image.
  • the processor 140 obtains a compensation value corresponding to the gradation (n) of the current frame and the gradation (m) of the previous frame, using the compensation value information according to the gradation change previously stored in the memory 120, and the obtained compensation value
  • the target grayscale value (l) of the current frame may be obtained by applying a predefined algorithm according to the frequency of the current frame. The process of acquiring the target grayscale value is described in FIG. 1, and a detailed description is omitted for convenience.
  • the value (l) of the target gradation is ⁇ n- (
  • the processor 140 may select the grayscale value (m) of the previous frame and the target grayscale value (l) of the current frame among the compensation values according to the grayscale change previously stored in the memory 120.
  • a corresponding compensation value may be obtained, and the obtained compensation value may be equal to the overdriving voltage value V 1 applied to the liquid crystal according to a change from gradation m to gradation l.
  • the overdriving voltage applied to the liquid crystal may be applied to the liquid crystal of the display panel 110 for a time corresponding to one frame of the current frame, as shown in line 340 of FIG. 3.
  • the processor 140 compensates for the value of gradation n with gradation l to indicate the current frame with gradation n
  • the timing controller 130 compensates for the change from gradation m of the previous frame to compensated gradation l of the current frame.
  • the timing controller 130 may be controlled to display the current frame by applying the overdriving voltage V 1 to the data driver (not shown).
  • the gradation change of the image frame displayed on the display panel 110 may be the same as the line 320 of FIG. 3. have.
  • FIG. 4 is a diagram for explaining a method of displaying an image of a display device when the current frame frequency is greater than the frequency of the display panel.
  • the gray level of the previous video frame is m
  • the gray level of the current video frame is n
  • the driving frequency of the display panel 110 is X Hz
  • the frequency of the current video frame is 2X Hz.
  • the memory 120 of the display apparatus 1000 since the driving frequency of the display panel 110 is X Hz, the memory 120 of the display apparatus 1000 has a compensation value for the grayscale of the previous frame and the grayscale of the current frame of the input image having the X Hz frequency. It may be stored in the form of a DCC lookup table.
  • the timing controller 130 displays the current image frame based on the compensation value according to the gradation change stored in the memory 120 .
  • the gradation change of the current image frame may appear as the line 620 of FIG. 4.
  • an undershoot in which the current frame is displayed at a lower gradation level than the gradation (n) of the current frame is applied by applying a compensation value for the X Hz image frame stored in the memory 120 during the time for displaying one 2X Hz image frame ( Under-shooting) may occur. That is, gradation compensation may not occur as much as the shaded area 450 of FIG. 4.
  • the processor 140 may calculate a target grayscale value of the current frame based on the current frame frequency of the input image.
  • the processor 140 obtains a compensation value corresponding to the gradation (n) of the current frame and the gradation (m) of the previous frame, using the compensation value information according to the gradation change previously stored in the memory 120, and the obtained compensation value
  • the target grayscale value (k) of the current frame may be obtained by applying a predefined algorithm according to the frequency of the current frame. The process of acquiring the target grayscale value is described in FIG. 1, and a detailed description is omitted for convenience.
  • the amount of gradation compensated to obtain the target gradation value at this time is equal to the difference (
  • ) ⁇ k.
  • the processor 140 may select the grayscale value (m) of the previous frame and the target grayscale value (k) of the current frame among the compensation values according to the grayscale change previously stored in the memory 120.
  • a corresponding compensation value may be obtained, and the obtained compensation value may be equal to the overdriving voltage value V 2 applied to the liquid crystal according to a change from gradation m to gradation k.
  • the overdriving voltage applied to the liquid crystal may be applied to the liquid crystal of the display panel 110 for a time corresponding to one frame of the current frame, as shown in line 440 of FIG. 4.
  • the processor 140 compensates for the value of gradation n with gradation k to indicate the current frame with gradation n
  • the timing controller 130 compensates for the change from gradation m of the previous frame to compensated gradation k of the current frame.
  • the timing controller 130 may be controlled to display the current frame by applying the overdriving voltage V 2 to the data driver (not shown).
  • the gradation change of the image frame displayed on the display panel 110 may be the same as the line 410 of FIG. 4. have.
  • FIG. 5 is a block diagram illustrating a detailed configuration of a display device according to an embodiment of the present disclosure.
  • the display apparatus 1000 includes a display panel 110, a memory 120, a timing controller 130, a processor 140, a data driver 150, a gate driver 160, and a communication unit 200 , A receiving unit 300, a storage unit 400, an operation unit 500 and an audio output unit 600.
  • the gate driver 160 sequentially applies a gate-on voltage to a plurality of gate lines GL1 to GLn of the display panel, thereby turning on a thin film transistor (not shown) having a gate electrode connected to the gate line to which the gate-on voltage is applied. I can do it.
  • the data driver 150 may receive a data signal from the timing controller 130 and apply a data voltage corresponding to the received data signal to a plurality of data lines DL 1 to DLm of the display panel.
  • the timing controller 130 may control the gate driver 160 and the data driver 150 so that the display panel 110 displays an image frame.
  • the communication unit 200 communicates with an external device (not shown). In addition, the communication unit 200 may transmit and receive various data with an external device (not shown).
  • the communication unit 200 may communicate with an external device (not shown) through various types of communication methods.
  • the communication unit 230 may communicate with an external device (not shown) according to a communication standard such as Bluetooth or Wi-Fi using a communication module.
  • the receiving unit 300 receives and demodulates a broadcast by wire or wireless from a broadcasting station or satellite. Specifically, the receiver 300 may receive and demodulate a transport stream through an antenna or a cable to output a digital transport stream signal. In this case, the receiver 300 may be implemented in a form including a configuration such as a tuner (not shown) and a demodulator (not shown). However, this is only an example, and the receiver 300 may be implemented in various forms according to an implementation example.
  • the storage 400 may store image content. Specifically, the storage unit 400 may receive and store image content in which images and audio are compressed from an audio processing unit (not shown) and a video processing unit (not shown), and store the stored image content under the control of the processor 700. It can be output to an audio processing unit (not shown) and a video processing unit (not shown). Meanwhile, the storage unit 400 may be implemented as a hard disk, non-volatile memory, volatile memory, or the like.
  • the operation unit 500 is implemented as a touch screen, a touch pad, a key button, a keypad, and the like, and provides user manipulation of the display device 1000.
  • an example of receiving a control command through the operation unit 500 provided in the display apparatus 1000 has been described, but the operation unit 500 may receive user input from an external control device (for example, a remote control). have.
  • the audio output unit 600 may perform signal processing such as decoding on audio data input from the reception unit 300 and the storage unit 400 and output audio data.
  • the audio output unit 600 may be implemented as a speaker or the like.
  • the processor 700 controls the overall operation of the display device 1000.
  • the processor 700 may drive an operating system or an application program to control hardware or software components connected to the processor 700 and perform various data processing and calculations.
  • the processor 700 may load and process instructions or data received from at least one of other components into a volatile memory, and store various data in a non-volatile memory.
  • the processor 140 executes a dedicated processor (eg, embedded processor) or one or more software programs stored in a memory device to perform the corresponding operation, and a general-purpose processor (eg, CPU or application) capable of performing the corresponding operations. processor).
  • a dedicated processor eg, embedded processor
  • a general-purpose processor eg, CPU or application
  • the processor 140 may transmit image data received from an external device (not shown) through the communication unit 200 to the display panel 110 or store the image data in the storage unit 400. Specifically, the processor 140 may perform signal processing, such as decoding, on the image data input from the receiving unit 300 and the storage unit 400 and output the image data to the timing controller 130.
  • signal processing such as decoding
  • the processor 700 may include a ROM 141, a RAM 142, a GPU (Graphic Processing Unit) 143, a CPU 144, and a bus (not shown).
  • the ROM 141, the RAM 142, the GPU 143, and the CPU 144 may be connected to each other through a bus.
  • the CPU 740 accesses the storage unit 400 to boot using an operating system (O / S) stored in the storage unit 400.
  • the CPU 740 may perform various operations using various programs, contents, and data stored in the storage 400.
  • the operation of the CPU 740 is the same as the operation of the above-described processor 700, so a duplicate description is omitted.
  • the ROM 710 stores a set of instructions for booting the system.
  • the CPU 740 copies the O / S stored in the storage unit 400 to the RAM 720 according to the command stored in the ROM 710, and executes the O / S system. Boot it.
  • the CPU 740 copies various programs stored in the storage 400 to the RAM 720 and executes the programs copied to the RAM 720 to perform various operations.
  • the GPU 730 may generate a screen including various objects such as icons, images, and text.
  • the processor 700 is included in the main board, and the timing controller 130 can be included in the TCON board.
  • the main board and the TCON board are integrated and implemented, the processor 700 and the timing controller 130 may be included in the same board.
  • FIG. 6 is a view for explaining a control method of a display device according to an embodiment of the present disclosure.
  • the display apparatus 1000 may The target grayscale value of the current frame is obtained based on the current frame frequency of the input image (S630).
  • a compensation value corresponding to a relationship between a gradation value of a previous frame and a gradation value of a current frame is obtained from a compensation value according to a pre-stored gradation change, and a predefined algorithm for each input image frame frequency is applied to the obtained compensation value.
  • the target grayscale value of the current frame can be obtained.
  • the gradation value of the current frame having a compensation value calculated by applying a predefined algorithm to the obtained compensation value is the target of the current frame Can be obtained as a gradation value.
  • the target grayscale value of the obtained current frame may be greater than the grayscale value of the current frame when the current frame frequency of the input image is greater than the driving frequency.
  • the target grayscale value of the obtained current frame may be smaller than the grayscale value of the current frame when the current frame frequency of the input image is smaller than the driving frequency.
  • the display apparatus 1000 obtains a compensation value corresponding to the target grayscale value of the previous frame and the grayscale value of the previous frame from among the previously stored compensation values according to the grayscale change (S640).
  • the compensation value according to the pre-stored gradation change may include a preset DCC (Dynamic Capacitance Compensation) value according to the driving frequency of the display panel.
  • DCC Dynamic Capacitance Compensation
  • the display apparatus 1000 displays the current frame based on the obtained compensation value (S650).
  • image data of the current frame may be compensated based on the obtained compensation value, and the compensated image data may be displayed on the display panel.
  • the input image is displayed based on the obtained compensation value (S650).
  • embodiments described above may be implemented in a recording medium readable by a computer or a similar device using software, hardware, or a combination thereof.
  • embodiments described in the present disclosure include application specific integrated circuits (ASICs), digital signal processors (DSPs), digital signal processing devices (DSPDs), programmable logic devices (PLDs), field programmable gate arrays (FPGAs) ), Processors, controllers, micro-controllers, microprocessors, and other electrical units for performing functions.
  • ASICs application specific integrated circuits
  • DSPs digital signal processors
  • DSPDs digital signal processing devices
  • PLDs programmable logic devices
  • FPGAs field programmable gate arrays
  • Processors controllers, micro-controllers, microprocessors, and other electrical units for performing functions.
  • controllers micro-controllers
  • microprocessors and other electrical units for performing functions.
  • the embodiments described herein may be implemented by the processor itself.
  • embodiments such as procedures and functions described herein may be implemented
  • computer instructions for performing an operation in a display device may be stored in a non-transitory computer-readable medium.
  • the computer instructions stored in the non-transitory computer readable medium allow the specific device to perform a processing operation in the display device according to various embodiments described above when executed by a processor of the specific device.
  • the non-transitory computer-readable medium means a medium that stores data semi-permanently and that can be read by a device, rather than a medium that stores data for a short time, such as registers, caches, and memory.
  • Specific examples of non-transitory computer-readable media may include CDs, DVDs, hard disks, Blu-ray disks, USBs, memory cards, and ROMs.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

디스플레이 장치가 개시된다. 본 디스플레이 장치는 디스플레이 패널, 디스플레이 패널의 구동 주파수에 따라 기설정된 입력 영상의 계조 변화에 따른 보상 값에 대한 정보가 저장된 메모리, 메모리에 저장된 정보에 기초하여 상기 입력 영상의 현재 프레임을 표시하도록 상기 디스플레이 패널을 제어하는 타이밍 컨트롤러 및 현재 프레임 주파수에 기초하여 현재 프레임의 타겟 계조 값을 획득하고, 획득된 타겟 계조 값에 대응되는 보상 값을 획득하며, 획득된 보상값에 기초하여 현재 프레임을 표시하도록 타이밍 컨트롤러를 제어하는 프로세서를 포함한다.

Description

디스플레이 장치 및 그 제어 방법
본 개시는 디스플레이 장치 및 그 제어 방법에 관한 것으로, 더욱 상세하게는 입력 영상의 주파수가 변경됨에 따라 입력 영상의 계조를 보상하는 디스플레이 장치 및 그 제어 방법에 관한 것이다.
최근에는 방송 및 영상 기술의 발달로, VRR(Variable Refresh Rate)와 같이 가변 주사율(또는 주파수)을 가지는 영상이 등장하고 있다.
이 경우, 디스플레이 장치는, 하나의 구동주파수를 가진 디스플레이 패널이 가변 주사율을 가지는 입력 영상을 디스플레이하기 위하여, 디스플레이 패널의 구동 주파수를 고려하여 입력 영상을 튜닝(tuning)하여야 한다.
가령, 디스플레이 패널이 구동 주파수가 120Hz인 경우, 디스플레이 장치는 구동 주파수와 다른 주사율을 가진 입력 영상 프레임에 대하여, 120Hz의 디스플레이 패널에서 구현 가능하도록 튜닝 하여야 한다.
이와 같이, 구동 주파수와 다른 주사율을 가지는 입력 영상 프레임에 대하여 튜닝을 하지 않는 경우, 입력 영상의 화질 열화(예를 들어, 글자 끌림, 모션 블러(motion blur) 등)가 발생하게 된다.
그러나, 특정 구동 주파수를 가진 디스플레이 패널은 일정 범위 내의 영상 프레임에 대하여 튜닝 가능(가령, 디스플레이 패널이 120Hz인 경우, 100~120Hz의 영상 프레임에 대하여 튜닝 가능)하다는 점에서, 가변 주사율을 가지는 입력 영상의 모든 프레임에 대하여 튜닝을 하기에는 어렵다는 문제가 있다.
본 개시는 상술한 문제점에서 도출된 것으로, 하나의 구동 주파수를 가지는 디스플레이 패널에서 가변 주사율을 가지는 입력 영상을 디스플레이하는 디스플레이 장치 및 그 제어 방법을 제공함에 있다.
이와 같은 해결하기 위한 본 개시의 일 실시 예에 따른 디스플레이 장치는 디스플레이 패널; 상기 디스플레이 패널의 구동 주파수에 따라 기설정된 입력 영상의 계조 변화에 따른 보상 값에 대한 정보가 저장된 메모리; 상기 메모리에 저장된 정보에 기초하여 상기 입력 영상의 현재 프레임을 표시하도록 상기 디스플레이 패널을 제어하는 타이밍 컨트롤러; 및 상기 디스플레이 패널의 구동 주파수와 상기 입력 영상의 현재 프레임 주파수가 다르고 상기 입력 영상의 현재 프레임의 계조가 상기 입력 영상의 이전 프레임의 계조와 다른 경우, 상기 입력 영상의 현재 프레임 주파수에 기초하여 상기 현재 프레임의 타겟 계조 값을 획득하고, 상기 메모리에 기저장된 계조 변화에 따른 보상 값 중에서 상기 이전 프레임의 계조 값 및 상기 현재 프레임의 타겟 계조 값에 대응되는 보상 값을 획득하고, 상기 획득된 보상 값에 기초하여 상기 현재 프레임을 표시하도록 상기 타이밍 컨트롤러를 제어하는 프로세서;를 포함한다.
이때, 상기 메모리에 저장된 보상 값은, 상기 디스플레이 패널의 구동 주파수에 따라 기설정된 DCC(Dynamic Capacitance Compensation) 값을 포함할 수 있다.
그리고, 상기 프로세서는, 상기 메모리에 기저장된 보상 값 중에서 상기 이전 프레임의 계조 값 및 상기 현재 프레임의 계조 값의 관계에 대응되는 보상 값을 획득하고, 상기 획득된 보상 값에 입력 영상 프레임 주파수 별로 기정의된 알고리즘을 적용하여 상기 현재 프레임의 타겟 계조 값을 획득할 수 있다.
여기에서, 프로세서는, 상기 메모리에 기저장된 상기 이전 프레임의 계조 값에 대응되는 상기 현재 프레임의 복수의 계조 값 중에서, 상기 획득된 보상 값에 상기 기정의된 알고리즘을 적용하여 산출된 보상 값을 갖는 상기 현재 프레임의 계조 값을 상기 현재 프레임의 타겟 계조 값으로 획득할 수 있다.
그리고, 상기 현재 프레임의 타겟 계조 값은, 상기 입력 영상의 현재 프레임 주파수가 상기 디스플레이 패널의 구동 주파수보다 큰 경우, 상기 현재 프레임의 계조 값보다 클 수 있다.
또한, 상기 현재 프레임의 타겟 계조 값은, 상기 입력 영상의 프레임 주파수가 상기 디스플레이 패널의 구동 주파수보다 작은 경우, 상기 현재 프레임의 계조 값보다 작을 수 있다.
그리고, 상기 프로세서는, 상기 입력 영상의 현재 프레임 주파수와 상기 디스플레이 패널의 구동 주파수가 같고 상기 입력 영상의 현재 프레임의 계조가 상기 입력 영상의 이전 프레임의 계조와 다른 경우, 상기 메모리에 기저장된 보상 값 중에서 상기 이전 프레임의 계조 값 및 상기 현재 프레임의 계조 값의 관계에 대응되는 보상 값을 획득하고, 상기 획득된 보상 값에 기초하여 상기 입력 영상을 표시하도록 상기 타이밍 컨트롤러를 제어할 수 있다.
또한, 상기 프로세서는, 상기 획득된 보상 값에 기초하여 상기 현재 프레임의 영상 데이터를 보상하고, 상기 보상된 영상 데이터를 상기 디스플레이 패널에 표시하도록 상기 타이밍 컨트롤러를 제어할 수 있다.
한편, 본 개시의 일 실시 예에 따른 복수의 픽셀들을 포함하는 디스플레이 패널을 포함하는 디스플레이 장치의 제어 방법에 있어서, 상기 디스플레이 패널의 구동 주파수와 상기 디스플레이 패널에 입력되는 입력 영상의 현재 프레임 주파수가 다르고 상기 입력 영상의 현재 프레임의 계조가 상기 입력 영상의 이전 프레임의 계조와 다른 경우, 상기 입력 영상의 현재 프레임 주파수에 기초하여 상기 현재 프레임의 타겟 계조 값을 획득하는 단계; 기저장된 계조 변화에 따른 보상 값 중에서 상기 이전 프레임의 계조 값 및 상기 현재 프레임의 타겟 계조 값에 대응되는 보상 값을 획득하는 단계; 및 상기 획득된 보상 값에 기초하여 상기 현재 프레임을 표시하는 단계;를 포함한다.
여기에서, 상기 기저장된 계조 변화에 따른 보상 값은, 상기 디스플레이 패널의 구동 주파수에 따라 기설정된 DCC(Dynamic Capacitance Compensation) 값을 포함할 수 있다.
그리고, 상기 타겟 계조 값을 획득하는 단계는, 상기 기저장된 계조 변화에 따른 보상 값 중에서 상기 이전 프레임의 계조 값 및 상기 현재 프레임의 계조 값의 관계에 대응되는 보상 값을 획득하는 단계; 및 상기 획득된 보상 값에 입력 영상 프레임 주파수 별로 기정의된 알고리즘을 적용하여 상기 현재 프레임의 타겟 계조 값을 획득하는 단계;를 포함할 수 있다.
또한, 상기 타겟 계조 값을 획득하는 단계는, 상기 기저장된 상기 이전 프레임의 계조 값에 대응되는 상기 현재 프레임의 복수의 계조 값 중에서, 상기 획득된 보상 값에 상기 기정의된 알고리즘을 적용하여 산출된 보상 값을 갖는 상기 현재 프레임의 계조 값을 상기 현재 프레임의 타겟 계조 값으로 획득하는 단계일 수 있다.
그리고, 상기 현재 프레임의 타겟 계조 값은, 상기 입력 영상의 현재 프레임 주파수가 상기 디스플레이 패널이 구동 주파수보다 큰 경우, 상기 현재 프레임의 계조 값보다 클 수 있다.
또한, 상기 현재 프레임의 타겟 계조 값은, 상기 입력 영상의 현재 프레임 주파수가 상기 디스플레이 패널이 구동 주파수보다 작은 경우, 상기 현재 프레임의 계조 값보다 작을 수 있다.
그리고, 상기 입력 영상의 현재 프레임 주파수와 상기 디스플레이 패널의 구동 주파수가 같고 상기 입력 영상의 현재 프레임의 계조가 상기 입력 영상의 이전 프레임의 계조와 다른 경우, 상기 기저장된 보상 값 중에서 상기 이전 프레임의 계조 값 및 상기 현재 프레임의 계조 값의 관계에 대응되는 보상 값을 획득하는 단계; 및 상기 획득된 보상 값에 기초하여 상기 입력 영상을 표시하는 단계;를 더 포함할 수 있다.
또한, 상기 현재 프레임을 표시하는 단계는, 상기 획득된 보상 값에 기초하여 상기 현재 프레임의 영상 데이터를 보상하는 단계; 및 상기 보상된 영상 데이터를 상기 디스플레이 패널에 표시하는 단계;를 포함할 수 있다.
상술한 바와 같은 실시예에 따라, 디스플레이 장치는 디스플레이 패널의 구동 주파수와 상이한 주사율을 가진 복수의 영상 프레임을 화질 열화 없이 디스플레이 할 수 있다.
도 1은 본 개시의 일 실시예에 따른 디스플레이 장치의 구성을 나타내는 블록도,
도 2는 본 개시의 일 실시예에 따른 DCC 테이블을 설명하기 위한 도면,
도 3 및 4는 본 개시의 일 실시예에 따른 디스플레이 장치의 영상 표시 방법을 설명하기 위한 도면,
도 5는 본 개시의 일 실시예에 따른 디스플레이 장치의 세부 구성을 설명하기 위한 블록도 및
도 6은 본 개시의 일 실시예에 따른 디스플레이 장치의 영상 표시 방법을 설명하기 위한 흐름도이다.
-
본 개시에서 사용되는 용어에 대해 간략히 설명하고, 본 개시에 대해 구체적으로 설명하기로 한다.
본 개시의 실시 예에서 사용되는 용어는 본 개시에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 개시의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 개시에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 개시의 전반에 걸친 내용을 토대로 정의되어야 한다.
본 개시의 실시 예들은 다양한 변환을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나 이는 특정한 실시 형태에 대해 범위를 한정하려는 것이 아니며, 개시된 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 실시 예들을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "구성되다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 개시에서 "모듈" 혹은 "부"는 적어도 하나의 기능이나 동작을 수행하며, 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다. 또한, 복수의 "모듈" 혹은 복수의 "부"는 특정한 하드웨어로 구현될 필요가 있는 "모듈" 혹은 "부"를 제외하고는 적어도 하나의 모듈로 일체화되어 적어도 하나의 프로세서(미도시)로 구현될 수 있다.
아래에서는 첨부한 도면을 참고하여 본 개시의 실시 예에 대하여 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
그러나 본 개시는 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 개시를 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
이하에서는 도면을 참조하면 본 개시의 다양한 실시 예들에 대하여 구체적으로 설명하도록 한다.
도 1은 본 개시의 일 실시 예에 따른 디스플레이 장치의 구성을 나타내는 블록도이다.
도 1을 참조하면, 디스플레이 장치(1000)는 디스플레이 패널(110), 메모리(120), 타이밍 컨트롤러(130) 및 프로세서(140)를 포함할 수 있다.
디스플레이 패널(110)은 액정 디스플레이 패널로 구현될 수 있다. 이 경우, 디스플레이 패널(110)은 복수의 데이터 라인(DL1 내지 DLm), 복수의 게이트 라인(GL1 내지 GLn) 및 복수의 데이터 라인(DL1 내지 DLm)과 복수의 게이트 라인(GL1 내지 GLn)이 교차하는 지점에 형성되는 복수의 픽셀들을 포함할 수 있다. 그리고, 각 픽셀은 액정(또는, 액정 셀), 트랜지스터(Thin Film Transistor, TFT) 및 트랜지스터에 연결된 액정 커패시터(Clc) 및 스토리지 커패시터(Cst)를 포함할 수 있다.
이 경우, 게이트 라인을 통해 게이트 온(gate on) 신호(또는, 게이트 온 전압)가 트랜지스터에 인가되면 트랜지스터는 온 되고, 이후, 영상 프레임의 계조 변화에 따른 데이터 전압이 데이터 라인을 통해 인가되어, 데이터 전압은 트랜지스터를 거쳐 액정 커패시터 및 스토리지 커패시터에 충전될 수 있다.
이에 따라, 충전된 전압의 크기에 따라 액정들이 움직여 비틀어지게 되고, 그 정도에 따라 디스플레이 장치(1000)의 백라이트(미도시)를 통해 조사되는 광의 투과율이 조절되어, 특정 계조를 가지는 영상 프레임이 디스플레이 패널(110)을 통해 표시될 수 있다.
한편, 게이트 온 신호는 디스플레이 패널(110)의 구동 주파수에 따라 트랜지스터에 인가될 수 있다. 가령, 디스플레이 패널의 구동 주파수가 120Hz인 경우, 1초에 120개의 영상 프레임이 디스플레이될 수 있도록 게이트 라인에 게이트 온 신호가 인가될 수 있다. 즉, 하나의 영상 프레임을 1/120초에 디스플레이 할 수 있도록 트랜지스터에 게이트 온 신호가 인가될 수 있다. 여기에서, 디스플레이 패널(110)의 구동 주파수는 디스플레이 장치(1000)의 제조 시 기설정된 값으로 고정된 값을 나타낸다.
한편, 디스플레이 패널(110)의 구동 주파수에 따라 한 프레임의 지속 시간이 기설정되어 있다는 점에서, 디스플레이 패널에 포함된 셀은 한 프레임의 지속 시간 내에 한 프레임의 계조를 표현하여야 한다. 이를 위하여 오버 드라이빙(Over-driving) 또는 언더 드라이빙(Under-driving)기술이 사용될 수 있다.
오버 드라이빙 기술은, 현재 영상 프레임의 계조가 이전 영상 프레임의 계조보다 큰 경우, 셀에 포함된 액정의 응답 속도를 빠르게 하기 위해 현재 영상 프레임의 계조에 대응되는 전압보다 더 큰 전압을 인가하여 현재 영상 프레임의 계조를 표현하는 기술을 의미한다. 반대로, 언더 드라이빙 기술은, 현재 영상 프레임의 계조가 이전 영상 프레임의 계조보다 작은 경우, 셀에 포함된 액정의 응답 속도를 빠르게 하기 위해 현재 영상 프레임의 계조에 대응되는 전압보다 더 작은 전압을 인가하여 현재 영상 프레임의 계조를 표현하는 기술을 의미한다. 이러한 오버 드라이빙 또는 언더 드라이빙 기술은 이미 공지된 기술이라는 점에서, 자세한 설명은 생략하도록 한다.
메모리(120)는 디스플레이 패널의 구동 주파수에 따라 기설정된 입력 영상의 계조 변화에 따른 보상 값에 대한 정보를 저장한다.
구체적으로, 메모리(120)는 디스플레이 패널의 구동 주파수에 따라 기설정된 주파수를 가지는 현재 영상 프레임의 계조와 이전 영상 프레임의 계조의 차이에 따른 현재 영상 프레임의 보상 값에 대한 정보를 저장할 수 있다. 이때, 영상 프레임의 기설정된 주파수는 디스플레이 패널의 구동 주파수와 동일할 수 있다.
즉, 메모리(120)는 디스플레이 패널의 구동 주파수와 동일한 주파수를 가지는 입력 영상의 계조 변화에 따른 보상 값에 대한 정보를 저장할 수 있다.
메모리(120)에 저장된 보상 값은 디스플레이 패널(110)의 구동 주파수에 따라 기설정된 DCC(Dynamic Capacitance Compensation) 값을 포함할 수 있다. 여기에서 DCC 값은 하나의 영상 프레임에 해당하는 시간 내에 셀의 액정이 응답할 수 있도록 이전 영상 프레임의 계조 값 대비 현재 영상 프레임의 계조 값을 고려하여 셀에 적용되어야 하는 오버 드라이빙 또는 언더 드라이빙 전압 값을 나타낼 수 있다.
도 2는 본 개시의 일 실시 예에 따라 메모리에 저장된 DCC 값을 설명하기 위한 도면이다.
메모리(120)는 도 2에 도시된 바와 같이, 디스플레이 패널(110)의 구동 주파수에 따라 기설정된 DCC 값을 룩업 테이블의 형태로 저장할 수 있다.
메모리(120)에 저장된 DCC 룩업 테이블은 액정 디스플레이 패널을 포함하는 디스플레이 장치에서 이용하는 일반적인 DCC 룩업 테이블일 수 있으며, 디스플레이 패널의 구동 주파수와 동일한 주파수를 가진 영상 프레임의 계조 변화에 따른 보상 값을 저장한 룩업 테이블일 수 있다.
DCC 룩업 테이블은 현재 영상 프레임 및 이전 영상 프레임의 계조값을 고려하여, 현재 영상 프레임의 계조 값을 나타내기 위해 셀에 인가되어야 하는 전압 값을 매칭할 수 있다. 이를 위하여, DCC 룩업 테이블의 각 행의 가장 왼쪽에는 이전 프레임(n-1번째 프레임)의 계조 값이 표시될 수 있고, 각 열의 가장 위쪽에는 현재 프레임(n번째 프레임)의 계조 값이 표시될 수 있다.
그리고, DCC 룩업 테이블은 행과 열이 만나는 각 셀에 이전 프레임의 계조와 현재 프레임의 계조 차이에 따라 디스플레이 패널의 셀에 인가되어야 하는 오버 드라이빙(또는 언더 드라이빙) 전압 값을 매칭할 수 있다.
가령, 특정 주파수를 가지는 이전 프레임의 계조 값이 90이고, 동일한 주파수를 가지는 현재 프레임의 계조 값이 125인 경우, 현재 프레임의 계조 값을 디스플레이 하기 위해서 오버드라이빙 전압 '30mV' 가 필요하다고 가정하자. 이 경우, DCC 테이블에서 이전 프레임의 계조 값이 96인 행과 현재 프레임의 계조 값이 125인 열이 만나는 셀에 '30mV' 값이 저장될 수 있다.
한편, 이전 프레임의 계조와 현재 프레임의 계조가 동일한 경우, 오버 드라이빙(또는 언더 드라이빙) 전압이 필요하지 않다는 점에서, 이전 프레임 계조 값을 나타내는 행과 현재 프레임의 계조 값을 나타내는 열이 만나는 셀에는 전압 값이 매칭되지 않을 수 있다. 도 2에 도시된 DCC 테이블은 이전 프레임의 계조와 현재 프레임의 계조가 동일하여 오버 드라이빙(또는 언더 드라이브) 전압이 필요하지 않는 경우, '-'로 표시하였다.
한편, 도 2의 DCC 테이블의 형태는 일 실시 예이며, 경우에 따라서는 DCC 테이블에는 현재 영상 프레임의 계조를 표현하기 위해 디스플레이 패널(110)의 각 셀에 인가되어야 하는 오버 드라이빙 (또는 언더 드라이빙) 전압이 아닌, 디스플레이 패널(110)의 각 셀에 오버 드라이빙(또는 언더 드라이빙) 전압이 인가되었을 때 보상된 현재 프레임의 계조 값이 저장될 수도 있다.
한편, 타이밍 컨트롤러(130)는 입력 영상 신호를 수신하고, 디스플레이 패널(110)의 게이트 드라이버(미도시) 및 데이터 드라이버(미도시)를 제어하여, 디스플레이 패널(110)에 입력 영상이 표시되도록 한다.
타이밍 컨트롤러(130)는 게이트 라인에 순차적으로 게이트 온 전압이 인가되도록 게이트 드라이버를 제어하여, 게이트 온 전압이 인가된 게이트 라인에 연결된 셀의 트랜지스터를 턴-온 시킬 수 있다.
또한, 타이밍 컨트롤러(130)는 디스플레이 패널(110)의 복수의 셀들 중 게이트 온 신호가 인가된 셀들에 데이터 신호를 인가하도록 데이터 드라이버(미도시)를 제어할 수 있다.
이때, 타이밍 컨트롤러(130)는 메모리(120)에 저장된 입력 영상의 계조 변화에 따른 보상 값의 정보에 기초하여 입력 영상을 표시하도록 디스플레이 패널을 제어한다.
구체적으로, 타이밍 컨트롤러(130)는, 현재 영상 프레임의 주파수가 디스플레이 패널(110)의 구동 주파수와 동일한 경우, 메모리(120)에 저장된 DCC 룩업 테이블을 이용하여 현재 영상 프레임의 계조를 나타내기 위한 오버 드라이빙 전압을 산출하고, 산출된 오버 드라이빙 전압이 디스플레이 패널(110)의 셀에 인가되도록 데이터 드라이버(미도시)를 제어할 수 있다.
한편, 타이밍 컨트롤러(130)는 디스플레이 패널(110)의 구동 주파수와 상이한 주파수를 가지는 입력 영상 프레임을 수신할 수도 있다. 이 경우, 타이밍 컨트롤러(130)는 수신된 현재 프레임의 주파수 및 계조를 기초로 획득한 보상 값에 대응되는 오버 드라이빙(또는 언더 드라이빙) 전압이 디스플레이 패널(110)의 셀에 인가되도록 데이터 드라이버(미도시)를 제어할 수 있다.
프로세서(140)는 디스플레이 장치(1000)의 전반적인 동작을 제어한다. 특히, 프로세서(140)는 현재 프레임의 계조에 따라 현재 프레임을 표시하도록 타이밍 컨트롤러(130)를 제어할 수 있다.
프로세서(140)는 입력 영상의 현재 프레임 주파수와 디스플레이 패널(110)의 구동 주파수가 같고 입력 영상의 현재 프레임의 계조가 입력 영상의 이전 프레임의 계조와 다른 경우, 메모리(120)에 기저장된 보상 값 중에서 이전 프레임의 계조 값 및 현재 프레임의 계조 값의 관계에 대응되는 보상 값을 획득할 수 있다.
가령, 입력 영상의 현재 프레임 주파수 및 디스플레이 패널(110)의 구동 주파수가 60Hz이며, 입력 영상의 이전 프레임의 계조가 95이고 현재 프레임의 계조가 125인 경우, 프로세서(140)는 도 2에 도시된 DCC 룩업 테이블을 이용하여 이전 프레임의 계조 값 및 현재 프레임의 계조 값의 관계에 대응되는 보상 값 30mV을 획득할 수 있다.
그리고 프로세서(140)는 획득된 보상 값에 기초하여 입력 영상을 표시하도록 타이밍 컨트롤러(130)를 제어할 수 있다. 구체적으로, 프로세서(140)는 획득된 보상 값과 동일한 크기의 오버 드라이빙 전압을 데이터 드라이버(미도시)에 인가하도록 타이밍 컨트롤러(130)를 제어할 수 있다.
한편, 프로세서(140)는, 입력 영상의 현재 프레임의 계조가 입력 영상의 이전 프레임의 계조와 다르고, 디스플레이 패널(110)의 구동 주파수와 입력 영상의 프레임 주파수와 다른 경우, 현재 프레임의 주파수 및 계조 값에 따른 보상 값을 획득하기 위하여 입력 영상의 프레임 주파수에 기초하여 현재 프레임의 타겟 계조 값을 획득한다.
이를 위하여, 프로세서(140)는 우선 메모리(120)에 기저장된 보상 값 중에서 이전 영상 프레임의 계조 값 및 현재 영상 프레임의 계조 값의 관계에 대응되는 보상 값을 획득할 수 있다.
가령, 현재 디스플레이 패널의 주파수가 60Hz, 현재 영상 프레임의 주파수가 120Hz이고, 이전 영상 프레임의 계조가 96, 현재 영상 프레임의 계조가 125인 경우, 도 2에 도시된 DCC 룩업 테이블을 이용하면, 프로세서(140)는 이전 영상 프레임의 계조 값 대비 현재 영상 프레임의 계조 값의 관계에 대응되는 보상 값 30mV을 획득할 수 있다.
그리고, 프로세서(140)는 획득된 보상 값에 입력 영상의 현재 프레임의 주파수 별로 기정의된 알고리즘을 적용하여 현재 프레임의 타겟 계조 값을 획득할 수 있다. 이때, 입력 영상의 프레임의 주파수 별로 기정의된 알고리즘은, 입력 영상의 프레임 주파수 별로, 이전 및 현재 프레임의 계조 값에 따른 보상 값과 메모리(120)에 저장된 보상 값과의 관계를 나타낸 것이다.
가령, 메모리(120)에는 60Hz의 영상 프레임에 대한 보상 값이 저장되어 있다고 할 때, 120Hz의 영상 프레임의 이전 및 현재 프레임의 계조 값에 따른 보상 값은 60Hz의 영상 프레임에 대한 보상 값에 1.3배를 하여 구하도록 알고리즘이 기정의되어 있을 수 있다.
한편, 이는 일 예이며, 영상 프레임의 주파수 별로 알고리즘이 기정의 되어 있더라도, 하나의 영상 프레임 주파수 내에서도 계조 별로 알고리즘이 기정의 되어 있을 수도 있다. 가령, 상기 예에서, 120Hz의 영상 프레임의 보상 값은 96 이하의 계조에서는 60Hz의 영상 프레임에 대한 보상 값에 0.9배를 하여 산출하고, 96을 초과하는 계조에서는 60Hz의 영상 프레임에 대한 보상 값에 1.3배를 하여 산출하도록 알고리즘이 기정의 되어 있을 수도 있다.
프로세서(140)는 메모리(120)에 기저장된 이전 프레임의 계조 값에 대응되는 현재 프레임의 복수의 계조 값 중에서, 획득된 보상 값에 기정의된 알고리즘을 적용하여 산출된 보상 값을 갖는 현재 프레임의 계조 값을 현재 프레임의 타겟 계조 값으로 획득할 수 있다.
가령, 도 2에 도시된 DCC 룩업 테이블을 이용할 때, 현재 디스플레이 패널의 주파수가 60Hz, 현재 영상 프레임의 주파수가 120Hz이고, 이전 영상 프레임의 계조가 96, 현재 영상 프레임의 계조가 125인 경우, 프로세서(140)는 이전 프레임의 계조 값 및 현재 프레임의 계조 값에 따른 보상 값 30mV를 획득할 수 있다. 다만, 여기에서 30mV는 60Hz의 입력 영상 프레임을 기준으로 한 보상 값이라는 점에서, 프로세서(140)는 현재 영상 프레임의 주파수(120Hz)를 고려한 보상 값을 재설정하여야 한다. 이를 위하여, 프로세서(140)는 120Hz의 영상 프레임의 이전 및 현재 프레임의 계조 값에 따른 보상 값은 60Hz의 영상 프레임에 대한 보상 값에 1.3배를 하여 구하도록 기정의된 알고리즘을 적용하여 보상 값을 산출할 수 있으며, 이때 산출된 보상 값은 30mV * 1.3 = 39mV가 될 수 있다. 그리고, 프로세서(140)는 이전 프레임의 계조 값(96)에 대응되는 복수의 현재 프레임의 계조 값 중에서, 보상 값이 대략 39mV인 현재 프레임의 계조 값, 즉 계조 값 176을 현재 프레임의 타겟 계조 값으로 획득할 수 있다.
타켓 계조 값을 획득한 후, 프로세서(140)는 메모리(120)에 기저장된 계조 변화에 따른 보상 값 중 이전 프레임의 계조 값 및 현재 프레임의 타겟 계조 값에 대응되는 보상 값을 획득할 수 있다. 이를 위하여 프로세서(140)는 메모리(120)에 저장된 입력 영상의 계조 변화에 따른 보상 값에 대한 정보, 즉, DCC 룩업 테이블을 이용할 수 있다.
가령, 상기 예에서, 현재 프레임의 타겟 계조 값 176을 획득한 후, 프로세서(140)는 메모리(120)에 저장된 DCC 룩업 테이블을 이용하여 이전 프레임의 계조 값 96에서 현재 프레임의 타겟 계조 값 176 으로의 계조 변화에 따른 보상 값 39mV 를 획득할 수 있다.
그리고, 프로세서(140)는 획득된 보상 값에 기초하여 현재 프레임을 표시하도록 타이밍 컨트롤러를 제어할 수 있다. 구체적으로, 프로세서(140)는 획득된 보상 값에 기초하여 현재 프레임의 영상 데이터를 보상하고, 보상된 영상 데이터를 디스플레이 패널에 표시하도록 타이밍 컨트롤러를 제어할 수 있다.
도 3 및 도 4는 본 개시의 일 실시예에 따른 디스플레이 장치의 영상 표시 방법을 설명하기 위한 도면이다.
구체적으로, 도 3은 현재 영상 프레임 주파수가 디스플레이 패널의 주파수보다 작은 경우 디스플레이 장치의 영상 표시 방법을 설명하기 위한 도면이다.
도 3의 용이한 설명을 위하여 이전 영상 프레임의 계조가 m이고, 현재 영상 프레임의 계조가 n이며, 디스플레이 패널(110)의 구동 주파수가 2X Hz 이고, 현재 영상 프레임의 주파수가 X Hz 라고 가정한다.
이 경우, 디스플레이 패널(110)의 구동 주파수가 2X Hz 라는 점에서, 디스플레이 장치(1000)의 메모리(120)에는 2X Hz 주파수를 가지는 입력 영상의 이전 프레임의 계조 및 현재 프레임의 계조에 대한 보상 값이 DCC 룩업 테이블 형태로 저장되어 있을 수 있다.
한편, 디스플레이 패널(110)에 입력되는 현재 영상 프레임의 주파수는 X Hz 라는 점에서, 타이밍 컨트롤러(130)가 메모리(120)에 저장된 계조 변화에 따른 보상 값에 기초하여 현재 영상 프레임을 표시할 경우, 현재 영상 프레임의 계조 변화는 도 3의 라인(330)과 같이 나타날 수 있다.
즉, X Hz 영상 프레임 하나를 표시하는 시간 동안 메모리(120)에 저장된 보상 값이 적용되어, 현재 프레임의 계조(n)보다 더 높은 계조(k)까지 보상이 되면서 오버 슈팅(Over-shooting) 현상이 발생하게 된다.
이러한 현상을 방지하기 위하여, 프로세서(140)는 입력 영상의 현재 프레임 주파수에 기초하여 현재 프레임의 타겟 계조 값을 산출할 수 있다.
프로세서(140)는 메모리(120)에 기저장된 계조 변화에 따른 보상 값 정보를 이용하여 현재 프레임의 계조(n) 및 이전 프레임의 계조(m)에 대응되는 보상 값을 획득하고, 획득된 보상 값에 현재 프레임의 주파수에 따라 기정의된 알고리즘을 적용하여 현재 프레임의 타겟 계조 값(l)을 획득할 수 있다. 타겟 계조 값을 획득하는 과정에 대하여는 도 1에서 설명한 바, 편의상 구체적인 설명은 생략한다.
한편, 이때의 타겟 계조 값을 획득하기 위해 보상되는 계조의 량은 현재 프레임의 계조(n)와 계조(k)의 차이(｜k-n｜)와 같다는 점에서, 타겟 계조의 값(l)은 {n-(｜k-n｜)}와 같을 수 있다.
현재 프레임의 타겟 계조 값을 획득한 후, 프로세서(140)는 메모리(120)에 기저장된 계조 변화에 따른 보상 값 중에서 이전 프레임의 계조 값(m) 및 현재 프레임의 타겟 계조 계조 값(l)에 대응되는 보상값을 획득할 수 있으며, 획득된 보상 값은 계조 m 에서 계조 l까지의 변화에 따라 액정에 인가되는 오버 드라이빙 전압 값(V1)과 같을 수 있다. 액정에 인가되는 오버 드라이빙 전압은 도 3의 라인(340)와 같이, 현재 프레임의 한 프레임에 해당하는 시간동안 디스플레이 패널(110)의 액정에 인가될 수 있다.
결국, 프로세서(140)는 계조 n인 현재 프레임을 나타내기 위하여 계조 n의 값을 계조 l 로 보상하고, 타이밍 컨트롤러(130)가 이전 프레임의 계조 m에서 현재 프레임의 보상된 계조 l까지의 변화에 따른 오버 드라이빙 전압(V1)을 데이터 구동부(미도시)에 인가하여 현재 프레임을 표시하도록 타이밍 컨트롤러(130)를 제어할 수 있다. 이때, 타이밍 컨트롤러(130)가 데이터 드라이버(미도시)에 오버 드라이빙 전압(V1)을 인가함에 따라 디스플레이 패널(110)에 표시되는 영상 프레임의 계조 변화는 도 3의 라인(320)와 같을 수 있다.
한편, 도 4은 현재 프레임 주파수가 디스플레이 패널의 주파수보다 큰 경우 디스플레이 장치의 영상 표시 방법을 설명하기 위한 도면이다.
도 4의 용이한 설명을 위하여 이전 영상 프레임의 계조가 m 이고, 현재 영상 프레임의 계조가 n이며, 디스플레이 패널(110)의 구동 주파수가 X Hz 이고, 현재 영상 프레임의 주파수가 2X Hz 라고 가정한다.
이 경우, 디스플레이 패널(110)의 구동 주파수가 X Hz 라는 점에서, 디스플레이 장치(1000)의 메모리(120)에는 X Hz 주파수를 가지는 입력 영상의 이전 프레임의 계조 및 현재 프레임의 계조에 대한 보상 값이 DCC 룩업 테이블 형태로 저장되어 있을 수 있다.
한편, 디스플레이 패널(110)에 입력되는 현재 영상 프레임의 주파수는 2X Hz 라는 점에서, 타이밍 컨트롤러(130)가 메모리(120)에 저장된 계조 변화에 따른 보상 값에 기초하여 현재 영상 프레임을 표시할 경우, 현재 영상 프레임의 계조 변화는 도 4의 라인(620)과 같이 나타날 수 있다.
즉, 2X Hz 영상 프레임 하나를 표시하는 시간 동안 메모리(120)에 저장된 X Hz 영상 프레임에 대한 보상 값이 적용되어, 현재 프레임이 현재 프레임의 계조(n)보다 더 낮은 계조로 표시되는 언더 슈팅(Under-shooting) 현상이 발생할 수 있다. 즉, 도 4의 빗금친 영역(450)에 해당하는 만큼 계조 보상이 일어나지 않을 수 있다.
이러한 현상을 방지하기 위하여, 프로세서(140)는 입력 영상의 현재 프레임 주파수에 기초하여 현재 프레임의 타겟 계조 값을 산출할 수 있다.
프로세서(140)는 메모리(120)에 기저장된 계조 변화에 따른 보상 값 정보를 이용하여 현재 프레임의 계조(n) 및 이전 프레임의 계조(m)에 대응되는 보상 값을 획득하고, 획득된 보상 값에 현재 프레임의 주파수에 따라 기정의된 알고리즘을 적용하여 현재 프레임의 타겟 계조 값(k)을 획득할 수 있다. 타겟 계조 값을 획득하는 과정에 대하여는 도 1에서 설명한 바, 편의상 구체적인 설명은 생략한다.
한편, 이때의 타겟 계조 값을 획득하기 위해 보상되는 계조의 량은 현재 프레임의 계조(n)와 계조(k)의 차이(｜k-n｜)와 같다는 점에서, 타겟 계조의 값(l)은 {n + (｜k-n｜)} = k 와 같을 수 있다.
현재 프레임의 타겟 계조 값을 획득한 후, 프로세서(140)는 메모리(120)에 기저장된 계조 변화에 따른 보상 값 중에서 이전 프레임의 계조 값(m) 및 현재 프레임의 타겟 계조 계조 값(k)에 대응되는 보상값을 획득할 수 있으며, 획득된 보상 값은 계조 m 에서 계조 k까지의 변화에 따라 액정에 인가되는 오버 드라이빙 전압 값(V2)과 같을 수 있다. 액정에 인가되는 오버 드라이빙 전압은 도 4의 라인(440)와 같이, 현재 프레임의 한 프레임에 해당하는 시간동안 디스플레이 패널(110)의 액정에 인가될 수 있다.
결국, 프로세서(140)는 계조 n인 현재 프레임을 나타내기 위하여 계조 n의 값을 계조 k로 보상하고, 타이밍 컨트롤러(130)가 이전 프레임의 계조 m에서 현재 프레임의 보상된 계조 k까지의 변화에 따른 오버 드라이빙 전압(V2)을 데이터 구동부(미도시)에 인가하여 현재 프레임을 표시하도록 타이밍 컨트롤러(130)를 제어할 수 있다. 이때, 타이밍 컨트롤러(130)가 데이터 드라이버(미도시)에 오버 드라이빙 전압(V2)을 인가함에 따라 디스플레이 패널(110)에 표시되는 영상 프레임의 계조 변화는 도 4의 라인(410)와 같을 수 있다.
한편, 도 3 및 도 4에서는 현재 프레임의 계조가 이전 프레임의 계조보다 커, 오버 드라이빙 전압이 인가되는 경우에 대하여만 도시하였으나, 현재 프레임의 계조가 이전 프레임의 계조보다 작은 경우에도 상기 도 3 및 도 4에서 서술한 방식과 동일하게 언더 드라이빙 전압이 인가될 것이다.
도 5는 본 개시의 일 실시 예에 따른 디스플레이 장치의 세부 구성을 설명하기 위한 블록도이다.
도 5를 참조하면, 디스플레이 장치(1000)는 디스플레이 패널(110), 메모리(120), 타이밍 컨트롤러(130), 프로세서(140), 데이터 드라이버(150), 게이트 드라이버(160), 통신부(200), 수신부(300), 저장부(400), 조작부(500) 및 오디오 출력부(600)을 포함한다.
한편, 도 5를 설명함에 있어, 디스플레이 패널(110), 메모리(120), 타이밍 컨트롤러(130)는 도 1에서 설명한 바와 동일하다는 점에서, 구체적인 설명은 생략한다.
게이트 드라이버(160)는 디스플레이 패널의 복수의 게이트 라인(GL1 내지 GLn)에 순차적으로 게이트 온 전압을 인가하여, 게이트 온 전압이 인가된 게이트 라인에 게이트 전극이 연결되는 박막 트랜지스터(미도시)를 턴온 시킬 수 있다.
데이터 드라이버(150)는 타이밍 컨트롤러(130)로부터 데이터 신호를 수신하여, 수신된 데이터 신호에 대응하는 데이터 전압을 디스플레이 패널의 복수의 데이터 라인(DL1 내지 DLm)에 인가할 수 있다.
한편, 타이밍 컨트롤러(130)는 디스플레이 패널(110)이 영상 프레임을 표시하도록 게이트 드라이버(160) 및 데이터 드라이버(150)을 제어할 수 있다.
통신부(200)는 외부 장치(미도시)와 통신을 수행한다. 그리고, 통신부(200)는 외부 장치(미도시)와 다양한 데이터를 송수신할 수 있다.
이 경우, 통신부(200)는 다양한 유형의 통신 방식을 통해 외부 장치(미도시)와 통신을 수행할 수 있다. 예를 들어, 통신부(230)는 통신 모듈을 이용하여, 블루투스, 와이파이 등과 같은 통신 표준에 따라 외부 장치(미도시)와 통신을 수행할 수 있다.
수신부(300)는 방송국 또는 위성으로부터 유선 또는 무선으로 방송을 수신하여 복조한다. 구체적으로, 수신부(300)는 안테나 또는 케이블을 통하여 전송 스트림을 수신하고 복조하여 디지털 전송 스트림 신호를 출력할 수 있다. 이 경우, 수신부(300)는 튜너(미도시) 및 복조기(미도시) 등과 같은 구성을 포함하는 형태로 구현될 수 있다. 다만, 이는 일 예일 뿐이고, 수신부(300)는 구현 예에 따라 다양한 형태로 구현될 수 있다.
저장부(400) 는 영상 컨텐츠를 저장할 수 있다. 구체적으로, 저장부(400)는 오디오 처리부(미도시) 및 비디오 처리부(미도시)로부터 영상과 오디오가 압축된 영상 컨텐츠를 제공받아 저장할 수 있으며, 프로세서(700)의 제어에 따라 저장된 영상 컨텐츠를 오디오 처리부(미도시) 및 비디오 처리부(미도시)로 출력할 수 있다. 한편, 저장부(400)는 하드디스크, 비휘발성 메모리, 휘발성 메모리 등으로 구현될 수 있다.
조작부(500)는 터치 스크린, 터치패드, 키 버튼, 키패드 등으로 구현되어, 디스플레이 장치(1000)의 사용자 조작을 제공한다. 본 실시 예에서는 디스플레이 장치(1000)에 구비된 조작부(500)를 통하여 제어 명령을 입력받는 예를 설명하였지만, 조작부(500)는 외부 제어 장치(예를 들어, 리모컨)로부터 사용자 조작을 입력받을 수도 있다.
오디오 출력부(600)는 수신부(300) 및 저장부(400)로부터 입력된 오디오 데이터에 대해 디코딩 등의 신호처리를 수행하고, 오디오 데이터를 출력할 수 있다. 오디오 출력부(600)는 스피커 등으로 구현될 수 있다.
프로세서(700)는 디스플레이 장치(1000)의 전반적인 동작을 제어한다. 예를 들어, 프로세서(700)는 운영 체제 또는 응용 프로그램을 구동하여 프로세서(700)에 연결된 하드웨어 또는 소프트웨어 구성요소들을 제어할 수 있고, 각종 데이터 처리 및 연산을 수행할 수 있다. 또한, 프로세서(700)는 다른 구성요소들 중 적어도 하나로부터 수신된 명령 또는 데이터를 휘발성 메모리에 로드하여 처리하고, 다양한 데이터를 비휘발성 메모리에 저장할 수 있다.
이를 위해, 프로세서(140)는 해당 동작을 수행하기 위한 전용 프로세서(예, 임베디드 프로세서) 또는 메모리 디바이스에 저장된 하나 이상의 소프트웨어 프로그램을 실행함으로써, 해당 동작들을 수행할 수 있는 범용 프로세서(예: CPU 또는 application processor)로 구현될 수 있다.
프로세서(140)는 통신부(200)를 통하여 외부 장치(미도시)로부터 수신한 영상 데이터를 디스플레이 패널(110)에 전송하거나 저장부(400)에 저장할 수 있다. 구체적으로 프로세서(140)는 수신부(300) 및 저장부(400)로부터 입력된 영상 데이터에 대해 디코딩 등의 신호 처리를 수행하고, 영상 데이터를 타이밍 컨트롤러(130)로 출력할 수 있다.
프로세서(700)는 ROM(141), RAM(142), GPU(Graphic Processing Unit)(143), CPU(144) 및 버스(미도시)를 포함할 수 있다. ROM(141), RAM(142), GPU(143), CPU(144) 등은 버스를 통해 서로 연결될 수 있다.
CPU(740)는 저장부(400)에 액세스하여, 저장부(400)에 저장된 운영체제(O/S)를 이용하여 부팅을 수행한다. 그리고 CPU(740)는 저장부(400)에 저장된 각종 프로그램, 컨텐츠, 데이터 등을 이용하여 다양한 동작을 수행할 수 있다. 이러한 CPU(740)의 동작은 상술한 프로세서(700)의 동작 동일한바 중복 설명은 생략한다.
ROM(710)에는 시스템 부팅을 위한 명령어 세트 등이 저장된다. 턴온 명령이 입력되어 전원이 공급되면, CPU(740)는 ROM(710)에 저장된 명령어에 따라 저장부(400)에 저장된 O/S를 RAM(720)에 복사하고, O/S를 실행시켜 시스템을 부팅시킨다. 부팅이 완료되면, CPU(740)는 저장부(400)에 저장된 각종 프로그램을 RAM(720)에 복사하고, RAM(720)에 복사된 프로그램을 실행시켜 각종 동작을 수행한다.
GPU(730)는 디스플레이 장치(1000)의 부팅이 완료되면, 아이콘, 이미지, 텍스트 등과 같은 다양한 객체를 포함하는 화면을 생성할 수 있다.
한편, 상술한 예에서, 프로세서(700)는 메인 보드에 포함되고, 타이밍 컨트롤러(130)는 TCON 보드에 포함될 수 있다. 다만, 이는 일 예일 뿐이고, 메인 보드와 TCON 보드가 통합되어 구현되는 경우, 프로세서(700) 및 타이밍 컨트롤러(130)는 동일한 보드에 포함될 수 있다.
도 6은 본 개시의 일 실시예에 따른 디스플레이 장치의 제어 방법을 설명하기 위한 도면이다.
디스플레이 패널의 구동 주파수와 입력 영상의 현재 프레임 주파수가 다르고(S610-Y), 입력 영상의 현재 프레임의 계조와 입력 영상의 이전 프레임의 계조가 상이한 경우(S620-Y), 디스플레이 장치(1000)는 입력 영상의 현재 프레임 주파수에 기초하여 현재 프레임의 타겟 계조 값을 획득한다(S630).
이때, 기저장된 계조 변화에 따른 보상 값 중에서 이전 프레임의 계조 값 및 현재 프레임의 계조 값의 관계에 대응되는 보상 값을 획득하고, 획득된 보상 값에 입력 영상 프레임 주파수 별로 기정의된 알고리즘을 적용하여 현재 프레임의 타겟 계조 값을 획득할 수 있다.
구체적으로, 기저장된 이전 프레임의 계조 값에 대응되는 현재 프레임의 복수의 계조 값 중에서, 획득된 보상 값에 기정의된 알고리즘을 적용하여 산출된 보상 값을 갖는 현재 프레임의 계조 값을 현재 프레임의 타겟 계조 값으로 획득할 수 있다.
획득되는 현재 프레임의 타겟 계조 값은, 입력 영상의 현재 프레임 주파수가 디스플레이 패널이 구동 주파수보다 큰 경우, 현재 프레임의 계조 값보다 클 수 있다.
반면, 획득되는 현재 프레임의 타겟 계조 값은, 입력 영상의 현재 프레임 주파수가 디스플레이 패널이 구동 주파수보다 작은 경우, 현재 프레임의 계조 값보다 작을 수 있다.
그리고, 디스플레이 장치(1000)는 기저장된 계조 변화에 따른 보상 값 중에서 이전 프레임의 계조 값 및 현재 프레임의 타겟 계조 값에 대응되는 보상 값을 획득한다(S640).
여기에서, 기 저장된 계조 변화에 따른 보상 값은, 디스플레이 패널의 구동 주파수에 따라 기설정된 DCC(Dynamic Capacitance Compensation) 값을 포함할 수 있다.
그 후, 디스플레이 장치(1000)는 획득된 보상 값에 기초하여 현재 프레임을 표시한다(S650)
이때, 획득된 보상 값에 기초하여 현재 프레임의 영상 데이터를 보상하고, 보상된 영상 데이터를 디스플레이 패널에 표시할 수 있다.
한편, 디스플레이 패널의 구동 주파수와 입력 영상의 현재 프레임 주파수가 같고(S610-N), 입력 영상의 현재 프레임의 계조가 입력 영상의 이전 프레임의 계조와 다른 경우(S660-Y), 기저장된 보상 값 중에서 이전 프레임의 계조 값 및 현재 프레임의 계조 값의 관계에 대응되는 보상 값을 획득한다(S670).
그리고, 획득된 보상 값에 기초하여 입력 영상을 표시한다(S650).
한편, 이러한 방식으로 디스플레이 장치를 제어하는 구체적인 방법에 대하여는 전술한 바 있다.
한편, 이상에서 설명된 다양한 실시 예들은 소프트웨어(software), 하드웨어(hardware) 또는 이들의 조합된 것을 이용하여 컴퓨터(computer) 또는 이와 유사한 장치로 읽을 수 있는 기록 매체 내에서 구현될 수 있다. 하드웨어적인 구현에 의하면, 본 개시에서 설명되는 실시 예들은 ASICs(Application Specific Integrated Circuits), DSPs(digital signal processors), DSPDs(digital signal processing devices), PLDs(programmable logic devices), FPGAs(field programmable gate arrays), 프로세서(processors), 제어기(controllers), 마이크로 컨트롤러(micro-controllers), 마이크로 프로세서(microprocessors), 기타 기능 수행을 위한 전기적인 유닛(unit) 중 적어도 하나를 이용하여 구현될 수 있다. 일부의 경우에 본 명세서에서 설명되는 실시 예들이 프로세서 자체로 구현될 수 있다. 소프트웨어적인 구현에 의하면, 본 명세서에서 설명되는 절차 및 기능과 같은 실시 예들은 별도의 소프트웨어 모듈들로 구현될 수 있다. 상기 소프트웨어 모듈들 각각은 본 명세서에서 설명되는 하나 이상의 기능 및 작동을 수행할 수 있다.
한편, 상술한 본 개시의 다양한 실시 예들에 따른 디스플레이 장치에서의 동작을 수행하기 위한 컴퓨터 명령어(computer instructions)는 비일시적 컴퓨터 판독 가능 매체(non-transitory computer-readable medium) 에 저장될 수 있다. 이러한 비일시적 컴퓨터 판독 가능 매체에 저장된 컴퓨터 명령어는 특정 기기의 프로세서에 의해 실행되었을 때 상술한 다양한 실시 예에 따른 디스플레이 장치에서의 처리 동작을 상기 특정 기기가 수행하도록 한다.
비일시적 컴퓨터 판독 가능 매체란 레지스터, 캐쉬, 메모리 등과 같이 짧은 순간 동안 데이터를 저장하는 매체가 아니라 반영구적으로 데이터를 저장하며, 기기에 의해 판독(reading)이 가능한 매체를 의미한다. 비일시적 컴퓨터 판독 가능 매체의 구체적인 예로는, CD, DVD, 하드 디스크, 블루레이 디스크, USB, 메모리카드, ROM 등이 있을 수 있다.
이상에서는 본 개시의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 개시는 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 개시의 요지를 벗어남이 없이 당해 개시에 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 개시의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안될 것이다.
-
-

Claims (15)

  1. 디스플레이 장치에 있어서,
    디스플레이 패널;
    상기 디스플레이 패널의 구동 주파수에 따라 기설정된 입력 영상의 계조 변화에 따른 보상 값에 대한 정보가 저장된 메모리;
    상기 메모리에 저장된 정보에 기초하여 상기 입력 영상의 현재 프레임을 표시하도록 상기 디스플레이 패널을 제어하는 타이밍 컨트롤러; 및
    상기 디스플레이 패널의 구동 주파수와 상기 입력 영상의 현재 프레임 주파수가 다르고 상기 입력 영상의 현재 프레임의 계조가 상기 입력 영상의 이전 프레임의 계조와 다른 경우, 상기 입력 영상의 현재 프레임 주파수에 기초하여 상기 현재 프레임의 타겟 계조 값을 획득하고, 상기 메모리에 기저장된 계조 변화에 따른 보상 값 중에서 상기 이전 프레임의 계조 값 및 상기 현재 프레임의 타겟 계조 값에 대응되는 보상 값을 획득하고, 상기 획득된 보상 값에 기초하여 상기 현재 프레임을 표시하도록 상기 타이밍 컨트롤러를 제어하는 프로세서;를 포함하는 디스플레이 장치.
  2. 제1항에 있어서,
    상기 메모리에 저장된 보상 값은,
    상기 디스플레이 패널의 구동 주파수에 따라 기설정된 DCC(Dynamic Capacitance Compensation) 값을 포함하는, 디스플레이 장치.
  3. 제1항에 있어서,
    상기 프로세서는,
    상기 메모리에 기저장된 보상 값 중에서 상기 이전 프레임의 계조 값 및 상기 현재 프레임의 계조 값의 관계에 대응되는 보상 값을 획득하고, 상기 획득된 보상 값에 입력 영상의 프레임 주파수 별로 기정의된 알고리즘을 적용하여 상기 현재 프레임의 타겟 계조 값을 획득하는, 디스플레이 장치.
  4. 제3항에 있어서,
    상기 프로세서는,
    상기 메모리에 기저장된 상기 이전 프레임의 계조 값에 대응되는 상기 현재 프레임의 복수의 계조 값 중에서, 상기 획득된 보상 값에 상기 기정의된 알고리즘을 적용하여 산출된 보상 값을 갖는 상기 현재 프레임의 계조 값을 상기 현재 프레임의 타겟 계조 값으로 획득하는, 디스플레이 장치.
  5. 제1항에 있어서,
    상기 현재 프레임의 타겟 계조 값은,
    상기 입력 영상의 현재 프레임 주파수가 상기 디스플레이 패널의 구동 주파수보다 큰 경우, 상기 현재 프레임의 계조 값보다 큰, 디스플레이 장치.
  6. 제1항에 있어서,
    상기 현재 프레임의 타겟 계조 값은,
    상기 입력 영상의 프레임 주파수가 상기 디스플레이 패널의 구동 주파수보다 작은 경우, 상기 현재 프레임의 계조 값보다 작은, 디스플레이 장치.
  7. 제1항에 있어서,
    상기 프로세서는,
    상기 입력 영상의 현재 프레임 주파수와 상기 디스플레이 패널의 구동 주파수가 같고 상기 입력 영상의 현재 프레임의 계조가 상기 입력 영상의 이전 프레임의 계조와 다른 경우, 상기 메모리에 기저장된 보상 값 중에서 상기 이전 프레임의 계조 값 및 상기 현재 프레임의 계조 값의 관계에 대응되는 보상 값을 획득하고, 상기 획득된 보상 값에 기초하여 상기 입력 영상을 표시하도록 상기 타이밍 컨트롤러를 제어하는, 디스플레이 장치.
  8. 제1항에 있어서,
    상기 프로세서는,
    상기 획득된 보상 값에 기초하여 상기 현재 프레임의 영상 데이터를 보상하고, 상기 보상된 영상 데이터를 상기 디스플레이 패널에 표시하도록 상기 타이밍 컨트롤러를 제어하는, 디스플레이 장치.
  9. 디스플레이 패널을 포함하는 디스플레이 장치의 제어 방법에 있어서,
    상기 디스플레이 패널의 구동 주파수와 상기 디스플레이 패널에 입력되는 입력 영상의 현재 프레임 주파수가 다르고 상기 입력 영상의 현재 프레임의 계조가 상기 입력 영상의 이전 프레임의 계조와 다른 경우, 상기 입력 영상의 현재 프레임 주파수에 기초하여 상기 현재 프레임의 타겟 계조 값을 획득하는 단계;
    기저장된 계조 변화에 따른 보상 값 중에서 상기 이전 프레임의 계조 값 및 상기 현재 프레임의 타겟 계조 값에 대응되는 보상 값을 획득하는 단계; 및
    상기 획득된 보상 값에 기초하여 상기 현재 프레임을 표시하는 단계;를 포함하는 디스플레이 장치의 제어 방법.
  10. 제9항에 있어서,
    상기 기저장된 계조 변화에 따른 보상 값은,
    상기 디스플레이 패널의 구동 주파수에 따라 기설정된 DCC(Dynamic Capacitance Compensation) 값을 포함하는, 디스플레이 장치의 제어 방법.
  11. 제9항에 있어서,
    상기 타겟 계조 값을 획득하는 단계는,
    상기 기저장된 계조 변화에 따른 보상 값 중에서 상기 이전 프레임의 계조 값 및 상기 현재 프레임의 계조 값의 관계에 대응되는 보상 값을 획득하는 단계; 및
    상기 획득된 보상 값에 입력 영상 프레임 주파수 별로 기정의된 알고리즘을 적용하여 상기 현재 프레임의 타겟 계조 값을 획득하는 단계;를 포함하는, 디스플레이 장치의 제어 방법.
  12. 제11항에 있어서,
    상기 타겟 계조 값을 획득하는 단계는,
    상기 기저장된 상기 이전 프레임의 계조 값에 대응되는 상기 현재 프레임의 복수의 계조 값 중에서, 상기 획득된 보상 값에 상기 기정의된 알고리즘을 적용하여 산출된 보상 값을 갖는 상기 현재 프레임의 계조 값을 상기 현재 프레임의 타겟 계조 값으로 획득하는 단계인, 디스플레이 장치의 제어 방법.
  13. 제9항에 있어서,
    상기 현재 프레임의 타겟 계조 값은,
    상기 입력 영상의 현재 프레임 주파수가 상기 디스플레이 패널이 구동 주파수보다 큰 경우, 상기 현재 프레임의 계조 값보다 큰, 디스플레이 장치의 제어 방법.
  14. 제9항에 있어서,
    상기 현재 프레임의 타겟 계조 값은,
    상기 입력 영상의 현재 프레임 주파수가 상기 디스플레이 패널이 구동 주파수보다 작은 경우, 상기 현재 프레임의 계조 값보다 작은, 디스플레이 장치의 제어 방법.
  15. 제9항에 있어서,
    상기 입력 영상의 현재 프레임 주파수와 상기 디스플레이 패널의 구동 주파수가 같고 상기 입력 영상의 현재 프레임의 계조가 상기 입력 영상의 이전 프레임의 계조와 다른 경우, 상기 기저장된 보상 값 중에서 상기 이전 프레임의 계조 값 및 상기 현재 프레임의 계조 값의 관계에 대응되는 보상 값을 획득하는 단계; 및
    상기 획득된 보상 값에 기초하여 상기 입력 영상을 표시하는 단계;를 포함하는 디스플레이 장치의 제어 방법.
PCT/KR2019/010346 2018-09-27 2019-08-14 디스플레이 장치 및 그 제어 방법 WO2020067644A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/262,581 US11488552B2 (en) 2018-09-27 2019-08-14 Display device and method for controlling same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180114716A KR102112146B1 (ko) 2018-09-27 2018-09-27 디스플레이 장치 및 그 제어 방법
KR10-2018-0114716 2018-09-27

Publications (1)

Publication Number Publication Date
WO2020067644A1 true WO2020067644A1 (ko) 2020-04-02

Family

ID=69952900

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/010346 WO2020067644A1 (ko) 2018-09-27 2019-08-14 디스플레이 장치 및 그 제어 방법

Country Status (3)

Country Link
US (1) US11488552B2 (ko)
KR (1) KR102112146B1 (ko)
WO (1) WO2020067644A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11978415B2 (en) 2019-11-13 2024-05-07 Samsung Electronics Co., Ltd. Display apparatus and control method thereof
WO2024043614A1 (ko) * 2022-08-23 2024-02-29 삼성전자 주식회사 프레임율을 조정하는 디스플레이 장치, 웨어러블 디바이스 및 그 동작 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040046727A1 (en) * 2000-05-18 2004-03-11 Hitachi, Ltd And Hitachi Device Engineering Co., Ltd. Liquid crystal display device
KR20090099668A (ko) * 2008-03-18 2009-09-23 엘지디스플레이 주식회사 액정 표시장치의 구동장치 및 구동방법
KR20100037892A (ko) * 2008-10-02 2010-04-12 삼성전자주식회사 계조 데이터를 보정하기 위한 디스플레이 장치, 타이밍 컨트롤러 및 이를 이용한 패널 구동방법
JP2017049319A (ja) * 2015-08-31 2017-03-09 キヤノン株式会社 表示装置、表示装置の制御方法、およびプログラム
KR20180078713A (ko) * 2016-12-30 2018-07-10 삼성전자주식회사 디스플레이 장치 및 디스플레이 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002108294A (ja) 2000-09-28 2002-04-10 Advanced Display Inc 液晶表示装置
KR101017366B1 (ko) * 2004-08-30 2011-02-28 삼성전자주식회사 액정 표시 장치 및 그 동적 커패시턴스 보상의 계조레벨의 결정 방법 및 그 감마 정수의 보정 방법
US8878825B2 (en) 2004-09-27 2014-11-04 Qualcomm Mems Technologies, Inc. System and method for providing a variable refresh rate of an interferometric modulator display
KR101264689B1 (ko) 2006-06-29 2013-05-16 엘지디스플레이 주식회사 액정 표시장치 및 그의 구동방법
JP5033475B2 (ja) * 2006-10-09 2012-09-26 三星電子株式会社 液晶表示装置及びその駆動方法
KR101463035B1 (ko) 2006-10-23 2014-11-20 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
KR101367134B1 (ko) * 2007-01-04 2014-03-14 삼성디스플레이 주식회사 표시 장치의 구동 장치
JP2008262105A (ja) 2007-04-13 2008-10-30 ▲ぎょく▼瀚科技股▲ふん▼有限公司 ディスプレーのマルチフレーム極性反転オーバードライブ方法
US8217875B2 (en) * 2008-06-12 2012-07-10 Samsung Electronics Co., Ltd. Signal processing device for liquid crystal display panel and liquid crystal display including the signal processing device
KR101544843B1 (ko) * 2008-07-28 2015-08-18 삼성디스플레이 주식회사 표시 장치와 그 구동 방법
KR20120019728A (ko) 2010-08-26 2012-03-07 엘지전자 주식회사 영상표시장치 및 그 동작방법
KR20130040611A (ko) * 2011-10-14 2013-04-24 삼성전자주식회사 영상 출력 장치 및 그의 영상 출력 방법
US9318069B2 (en) 2013-01-14 2016-04-19 Apple Inc. Low power display device with variable refresh rates
KR102060542B1 (ko) 2013-05-21 2019-12-31 삼성디스플레이 주식회사 영상 신호 보정 장치 및 영상 신호 보정 방법
KR102246262B1 (ko) * 2014-07-30 2021-04-30 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
KR102272252B1 (ko) * 2014-12-29 2021-07-02 삼성디스플레이 주식회사 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040046727A1 (en) * 2000-05-18 2004-03-11 Hitachi, Ltd And Hitachi Device Engineering Co., Ltd. Liquid crystal display device
KR20090099668A (ko) * 2008-03-18 2009-09-23 엘지디스플레이 주식회사 액정 표시장치의 구동장치 및 구동방법
KR20100037892A (ko) * 2008-10-02 2010-04-12 삼성전자주식회사 계조 데이터를 보정하기 위한 디스플레이 장치, 타이밍 컨트롤러 및 이를 이용한 패널 구동방법
JP2017049319A (ja) * 2015-08-31 2017-03-09 キヤノン株式会社 表示装置、表示装置の制御方法、およびプログラム
KR20180078713A (ko) * 2016-12-30 2018-07-10 삼성전자주식회사 디스플레이 장치 및 디스플레이 방법

Also Published As

Publication number Publication date
US20210233481A1 (en) 2021-07-29
KR20200035555A (ko) 2020-04-06
KR102112146B1 (ko) 2020-05-18
US11488552B2 (en) 2022-11-01

Similar Documents

Publication Publication Date Title
WO2020096202A1 (en) Display apparatus and control method thereof
WO2018124784A1 (en) Display apparatus and display method
WO2017010709A1 (en) Display apparatus and control method thereof
KR20010050512A (ko) 개선된 응답 속도를 갖는 구동 회로를 구비한 액정 표시장치
JP2003108103A (ja) 液晶表示装置の駆動方法及び装置
WO2020067644A1 (ko) 디스플레이 장치 및 그 제어 방법
WO2020040457A1 (ko) 디스플레이 장치 및 그 휘도 제어 방법
WO2019022387A1 (en) DISPLAY APPARATUS AND METHOD OF CONTROLLING THE SAME
WO2021096137A1 (en) Display apparatus and control method thereof
WO2020241975A1 (en) Electronic device and method for controlling the same
WO2022059924A1 (ko) 디스플레이 장치 및 그 제어 방법
WO2020022609A1 (ko) 디스플레이 장치 및 그 영상 표시 방법
JP2006023379A (ja) 表示装置及びその駆動方法
WO2021045388A1 (ko) 디스플레이 장치 및 그 제어 방법
WO2020054927A1 (ko) 전자 장치 및 그 제어 방법
US20200105062A1 (en) Driving method and driving apparatus for ar/vr display device, and display device
WO2021221273A1 (en) Display apparatus and control method thereof
US20100002024A1 (en) Display Device
WO2018056693A1 (en) Image processing appratus, display apparatus and method of controlling thereof
WO2022025304A1 (ko) 영상표시장치 및 이를 포함하는 시스템
WO2024063258A1 (ko) 디스플레이 장치 및 그 제어 방법
WO2023068541A1 (ko) 디스플레이 장치 및 그 제어 방법
WO2022060159A1 (ko) 디스플레이 장치 및 그 제어 방법
WO2022260275A1 (ko) 디스플레이 장치 및 그 제어 방법
WO2022114552A1 (ko) 디스플레이 장치 및 그 제어 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19865989

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19865989

Country of ref document: EP

Kind code of ref document: A1