WO2020003559A1 - 発光素子駆動装置 - Google Patents

Abstract

スイッチング素子の制御端子と接続される第１外部端子と、前記スイッチング素子をオンオフ駆動する駆動信号を生成して前記第１外部端子から出力する駆動制御部と、を備え、前記駆動制御部は、コイルを流れるコイル電流が増加から減少へ転じる折り返しタイミングの遅延に基づいて前記駆動信号を調整することで前記コイル電流を補正するコイル電流補正部を有する発光素子駆動装置である。

Description

発光素子駆動装置

　本発明は、発光素子駆動装置に関する。

　従来、ＬＥＤ（発光ダイオード）に代表される発光素子を駆動する発光素子駆動装置が種々に提案されている。発光素子の一例であるＬＥＤを駆動する従来の発光素子駆動装置の外部においては、ＬＥＤを複数直列接続して構成したＬＥＤアレイの低電位側端（カソード）に対してコイルとスイッチング素子が順に直列に接続され、ＬＥＤアレイの両端間にコンデンサが並列接続され、コンデンサとコイルとの接続構成の両端間に還流用のダイオードが接続される。

　上記スイッチング素子がオンオフ制御されることで、ＬＥＤアレイに流れるＬＥＤ電流が制御される。スイッチング素子がオンとされると、上記コイルに流れる電流が増加し、スイッチング素子がオフとされると、上記コイルおよび上記ダイオードに流れる電流は減少する。上記コンデンサは、コイルに流れる電流を平均化してＬＥＤ電流とする。

　なお、このような従来の発光素子駆動装置の一例は、特許文献１に開示されている。

特開２０１６－９１７８１号公報

　上記従来の発光素子駆動装置では、スイッチング素子がオンの状態からオフになるときにコイルに流れる電流（コイル電流）は増加から減少へ転じる。しかしながら、例えば発光素子駆動装置の出力端子とスイッチング素子の制御端子との間に接続される外付けの抵抗部品等による上記制御端子に印加される制御電圧のオフレベルへの切替えの遅れ等に起因して、コイル電流が増加から減少へ転じる折り返しタイミングが遅延する虞があった。この場合、その遅延分、コイル電流の増加が継続され、コイル電流を平均化したＬＥＤ電流の値が所望値よりも高くなり、精度としての問題が生じる。

　上記問題点に鑑み、本発明は、発光素子に流れる電流の精度を向上させることができる発光素子駆動装置を提供することを目的とする。

　上記目的を達成するために本発明は、少なくとも一つの発光素子からなり、一端に入力電圧が印加される発光部と、
　前記発光部の他端に一端が接続されるコイルと、
　前記コイルの他端と前記発光部の一端との間に接続されるダイオードと、
　前記コイルの他端に接続される第１端子を有するスイッチング素子と、
を含む外部構成における前記発光部を駆動する発光素子駆動装置であって、
　前記スイッチング素子の制御端子と接続される第１外部端子と、
　前記スイッチング素子をオンオフ駆動する駆動信号を生成して前記第１外部端子から出力する駆動制御部と、
を備え、
　前記駆動制御部は、前記コイルを流れるコイル電流が増加から減少へ転じる折り返しタイミングの遅延に基づいて前記駆動信号を調整することで前記コイル電流を補正するコイル電流補正部を有する構成としている。

　また、本発明の別態様は、少なくとも一つの発光素子からなり、一端に入力電圧が印加される発光部と、
　前記発光部の他端に一端が接続されるコイルと、
　前記コイルの他端と前記発光部の一端との間に接続されるダイオードと、
　前記コイルの他端に接続される第１端子を有するスイッチング素子と、
を含む外部構成における前記発光部を駆動する発光素子駆動装置であって、
　前記スイッチング素子の制御端子と接続される第１外部端子と、
　前記スイッチング素子をオンオフ駆動する駆動信号を生成して前記第１外部端子から出力する駆動制御部と、
　選択入力信号が入力される第２外部端子と、
を備え、
　前記駆動制御部は、前記選択入力信号に応じてＱＲモード（quasi-resonant：擬似共振方式）と、ＣＣＭモード（continuous　current　mode：電流連続方式）と、を切替えて動作する構成としている。

　本発明の発光素子駆動装置によれば、発光素子に流れる電流の精度を向上させることができる。

本発明の一実施形態に係る発光素子駆動装置の全体構成を示す回路図である。 ＱＲモードでのコイル電流およびＬＥＤ電流の波形の一例を示す図である。 ＣＣＭモードでのコイル電流およびＬＥＤ電流の波形の一例を示す図である。 ＱＲモード時のＬＥＤ電流補正機能を説明するためのタイミングチャートである。 図１に示した発光素子駆動装置においてＣＣＭモード時における電流帰還制御に関する構成のみを抽出した図である。 ＣＣＭモード時のＬＥＤ電流補正機能を搭載した発光素子駆動装置を示す図である。 図５（図１）に示す構成におけるＣＣＭモード時の各種信号波形の一例を示すタイミングチャートである。 図６に示す構成におけるＣＣＭモード時の各種信号波形の一例を示すタイミングチャートである。 一実施形態に係る発光素子駆動装置をＩＣパッケージ製品として上面から視た図である。 一実施形態に係る発光素子駆動装置に備えられるチップにおける配置構成を示す平面図である。 液晶表示装置の構成例を示す図である。

　以下に本発明の一実施形態について図面を参照して説明する。

＜１．発光素子駆動装置の全体構成＞
　図１は、本発明の一実施形態に係る発光素子駆動装置の全体構成を示す回路図である。図１に示す発光素子駆動装置１は、複数のＬＥＤを直列接続して構成されるＬＥＤアレイ５０を駆動する装置である。すなわち、発光素子駆動装置１は、駆動対象の発光素子の一例としてのＬＥＤを駆動する装置である。ただし、駆動対象の発光素子は、ＬＥＤに限らなくてもよい。

　また、本実施形態に係る発光素子駆動装置１は、ＱＲモード（quasi-resonant：擬似共振方式）と、ＣＣＭモード（continuous　current　mode：電流連続方式）と、を切替えて動作することが可能となっている。すなわち、上記両モードを１つのＩＣに搭載している。上記両モードの詳細については、後述する。

　発光素子駆動装置１は、図１に示すように、内部電圧生成部１１と、ＩＣ電源ＵＶＬＯ部１２と、ＵＶＬＯ部１３と、内部電圧ＵＶＬＯ部１４と、ローパスフィルタ１５と、アンプ１６と、ＯＤＰ（Over　Duty　Protection）部１７と、比較用電圧生成部１８と、コンパレータ１９と、エラーアンプ２０と、コンパレータ２１と、発振器２２と、異常検出部２３と、コントロールロジック部２４と、を含む各構成部を集積化して構成される半導体ＩＣである。

　なお、コンパレータ１９と、エラーアンプ２０と、コンパレータ２１と、発振器２２と、コントロールロジック部２４と、ドライバＤｒ１と、コンパレータＣＰ２と、から駆動制御部の一例が構成される。駆動制御部は、ＯＵＴ端子から出力するゲート出力信号Ｇｏｕｔ（駆動信号）を生成する。

　さらに、発光素子駆動装置１は、外部との電気的接続を確立するための外部端子として、ＶＣＣ端子、ＵＬＶＯ端子、ＳＥＬ端子、ＲＥＧ９０端子、ＱＲＣＯＭＰ端子、ＰＷＭ端子、ＤＵＴＹＯＮ端子、ＡＤＩＭ端子、ＲＴ端子、ＦＡＩＬＢ端子、ＺＴ端子、ＯＵＴ端子、ＣＳ端子、ＦＢ端子、ＤＧＮＤ端子、およびＧＮＤ端子を有する。

　発光素子駆動装置１の外部には、それぞれ外付け部品として、分圧抵抗Ｒ１，Ｒ２と、ダイオードＤ１と、コンデンサＣ１と、コイルＬ１と、ＬＥＤアレイ５０と、コンデンサＣ２と、分圧抵抗Ｒ１１，Ｒ１２と、スイッチング素子Ｍ１と、ゲート抵抗Ｒｇと、電流検出抵抗Ｒｓと、帰還コンデンサＣｆｂと、コンデンサＣ１１と、抵抗Ｒ２１と、が配置される。

　ＬＥＤアレイ５０は、複数のＬＥＤを直列接続して構成される発光部である。ただし、その他にも、例えば、ＬＥＤを直並列に接続してＬＥＤアレイを構成してもよいし、ＬＥＤアレイの代わりに単一のＬＥＤであってもよい。

　ＬＥＤアレイ５０の高電位側端（アノード）には、入力電圧Ｖｉｎが印加される。ＬＥＤアレイ５０の低電位側端（カソード）には、コイルＬ１の一端が接続される。コイルＬ１の他端には、還流用のダイオードＤ１のアノードが接続される。ダイオードＤ１のカソードには、ＬＥＤアレイ５０の高電位側端が接続される。ＬＥＤアレイ５０の両端間には、コンデンサＣ１が並列接続される。コンデンサＣ１は、コイルＬ１に流れる電流であるコイル電流Ｉｃｏｉｌを平均化して、ＬＥＤアレイ５０に流れる電流であるＬＥＤ電流ＩＬＥＤとする。

　コイルＬ１の他端には、一例としてｎチャネルＭＯＳＦＥＴで構成されるスイッチング素子Ｍ１のドレインが接続される。スイッチング素子Ｍ１のソースには、電流検出抵抗Ｒｓを介してグランド電位の印加端が接続される。

　ＵＶＬＯ（Under　Voltage　Lock　Out）端子には、入力電圧Ｖｉｎを分圧抵抗Ｒ１，Ｒ２で分圧した後の電圧が印加される。ＵＶＬＯ部１３は、ＵＶＬＯ端子に印加された電圧が所定電圧を下回ると、コントロールロジック部２４にスイッチング素子Ｍ１をオフに維持してスイッチングを停止させる。すなわち、ＵＶＬＯ端子は、アプリケーション電源のＵＶＬＯ用の端子である。

　ＶＣＣ端子には、電源電圧Ｖｃｃが印加される。すなわち、ＶＣＣ端子は、ＩＣ用の電源端子である。ＩＣ電源ＵＶＬＯ部１２は、電源電圧Ｖｃｃが所定電圧を下回ると、コントロールロジック部２４にＩＣをシャットダウンさせる。

　内部電圧生成部１１は、電源電圧Ｖｃｃに基づいて内部電圧Ｖｒｅｇを生成する。生成された内部電圧Ｖｒｅｇは、ＲＥＧ９０端子から外部へ出力可能である。ＲＥＧ９０端子は、９．０Ｖの出力端子である。ただし、ここでの出力電圧値は一例である。ＲＥＧ９０端子には、外付けのコンデンサＣ１１が接続される。コンデンサＣ１１は、セラミックコンデンサであることが好ましい。

　内部電圧ＵＶＬＯ部１４は、内部電圧Ｖｒｅｇが所定電圧を下回ると、コントロールロジック部２４にＩＣをシャットダウンさせる。

　コントロールロジック部２４は、ドライバＤｒ１を用いてＯＵＴ端子から外部へゲート出力信号Ｇｏｕｔを出力する。ゲート出力信号Ｇｏｕｔは、ＨｉｇｈとＬｏｗからなるパルス信号である。ＯＵＴ端子は、外付け部品であるゲート抵抗Ｒｇを介してスイッチング素子Ｍ１のゲート（制御端子）に接続される。ゲート出力信号Ｇｏｕｔはゲート抵抗Ｒｇを介してゲート信号Ｇｔとしてスイッチング素子Ｍ１のゲートに印加される。ゲート出力信号Ｇｏｕｔによりスイッチング素子Ｍ１をオンオフさせる。

　ＰＷＭ端子には、外部よりパルス状のＰＷＭ調光信号が入力される。ＯＤＰ部１７は、ＤＵＴＹＯＮ端子を介して外部より入力されるオンオフ設定信号に応じて、ＰＷＭオン時間制限機能を機能させるか否かを切替える。例えば、オンオフ設定信号がＬｏｗの場合に、ＰＷＭ調光信号のオン時間が制限され、オンオフ設定信号がＨｉｇｈの場合に、ＰＷＭオン時間制限機能がオフとされる。

　コントロールロジック部２４は、ＯＤＰ部１７から出力されるＰＷＭ調光信号がＨｉｇｈの期間はＯＵＴ端子からオンオフ用のゲート出力信号Ｇｏｕｔを出力させ、Ｌｏｗの期間はゲート出力信号ＧｏｕｔをＬｏｗに維持させる。これにより、ＰＷＭ調光信号のオンデューティを調整することでＬＥＤアレイ５０の調光を行うことができる。

　ＳＥＬ端子は、発光素子駆動装置１をＱＲモードで動作させるか、ＣＣＭモードで動作させるかを選択するための選択入力信号を入力される端子である。ＳＥＬ端子は、ＩＣ内部においてプルダウン抵抗Ｒｐによってプルダウンされる。ＳＥＬ端子とプルダウン抵抗Ｒｐとの接続ノードは、コンパレータＣＰ１の非反転入力端に接続される。コンパレータＣＰ１の反転入力端には、所定の参照電圧が印加される。選択入力信号がＨｉｇｈまたはＬｏｗに応じて、コンパレータＣＰ１からＨｉｇｈまたはＬｏｗの選択信号ＳＥＬ_ｓｉｇが出力される。

　コントロールロジック部２４は、入力される選択信号ＳＥＬ_ｓｉｇのレベルに応じて、ＱＲモードまたはＣＣＭモードを選択する。例えば、選択入力信号がＨｉｇｈの場合にＱＲモードが選択され、Ｌｏｗの場合にＣＣＭモードが選択される。

　ＣＳ端子およびコンパレータ１９は、ＱＲモード時の電流検出に用いられる。ＣＳ端子は、スイッチング素子Ｍ１と電流検出抵抗Ｒｓとの接続ノードに接続される。コンパレータ１９の非反転入力端には、コイル電流Ｉｃｏｉｌが電流検出抵抗Ｒｓによって電流・電圧変換された後の電流検出信号Ｖｃｓが端子ＣＳを介して入力される。

　コンパレータ１９の反転入力端には、比較用電圧生成部１８から出力される電流検出閾値電圧Ｖｃｓｑｒが入力される。コンパレータ１９は、電流検出信号Ｖｃｓと電流検出閾値電圧Ｖｃｓｑｒとの比較結果をコントロールロジック部２４に出力する。

　ここで、ＡＤＩＭ端子は、外部よりアナログ調光信号（アナログ電圧信号）を入力させるための外部端子である。比較用電圧生成部１８は、選択信号ＳＥＬ_ｓｉｇによりＱＲモードが選択されている場合、アナログ調光信号に第１ゲイン倍率だけ乗算した電流検出閾値電圧Ｖｃｓｑｒを出力する。アナログ調光信号を調整することでＱＲモードにおけるＬＥＤアレイ５０の調光を行うことができる。

　ＣＳ端子およびエラーアンプ２０は、ＣＣＭモード時の電流帰還制御に用いられる。エラーアンプ２０の反転入力端には、ＣＳ端子を介して電流検出信号Ｖｃｓが入力される。エラーアンプ２０の非反転入力端には、比較用電圧生成部１８から出力される参照電圧としての電流帰還電圧Ｖｃｓｃｃｍが入力される。エラーアンプ２０の出力端には、ＦＢ端子が接続される。ＦＢ端子には、外付けのコンデンサＣｆｂが接続される。

　比較用電圧生成部１８は、選択信号ＳＥＬ_ｓｉｇによりＣＣＭモードが選択されている場合、アナログ調光信号に第２ゲイン倍率だけ乗算した電流帰還電圧Ｖｃｓｃｃｍを出力する。アナログ調光信号を調整することでＣＣＭモードにおけるＬＥＤアレイ５０の調光を行うことができる。

　なお、比較用電圧生成部１８による動作のより詳細については、後述する。

　エラーアンプ２０の出力端は、コンパレータ２１の非反転入力端に接続される。コンパレータ２１の反転入力端には、発振器２２から出力される発振信号が入力される。当該発振信号は、例えばのこぎり状波形である。コンパレータ２１は、エラーアンプ２０の出力と発振信号との比較結果としてＰＷＭ信号Ｓｐｗｍをコントロールロジック部２４に出力する。

　なお、ＣＣＭモード時においてはＰＷＭ制御の周波数は固定となるが、この周波数はＲＴ端子に接続された外付けの抵抗Ｒ２１によって設定される。

　また、ＺＴ端子は、ＱＲモード時におけるコイル電流Ｉｃｏｉｌのゼロクロスを検出するための端子であり、分圧抵抗Ｒ１１，Ｒ１２の接続ノードに接続される。ＺＴ端子には、コンパレータＣＰ２の反転入力端が接続される。コンパレータＣＰ２の非反転入力端には、所定の参照電圧が印加される。コンパレータＣＰ２は、上記ゼロクロスの検出信号をコントロールロジック部２４に出力する。なお、コンパレータＣＰ３もＺＴ端子に接続されるが、コンパレータＣＰ３はＱＲモード時におけるＬＥＤ電流ＩＬＥＤの補正制御に用いられ、その詳細については後述する。

　アンプ１６は、選択信号ＳＥＬ_ｓｉｇによりＱＲモードが選択されている場合、ローパスフィルタ１５からの出力を増幅して出力を行う。コントロールロジック部２４は、ＰＷＭ調光信号がＨｉｇｈの場合に、ＯＵＴ端子のゲート出力信号Ｇｏｕｔをローパスフィルタ１５へ出力する。これにより、ローパスフィルタ１５は、ゲート出力信号Ｇｏｕｔを平滑化して出力する。すなわち、ＱＲＣＯＭＰ端子は、選択信号ＳＥＬ_ｓｉｇによりＱＲモードが選択されている場合、且つ、ＰＷＭ調光信号がＨｉｇｈの場合に、ゲート出力信号Ｇｏｕｔのオンデューティに比例したＤＣ電圧を外部へ出力する。ＱＲＣＯＭＰ端子から出力されたＤＣ電圧は、ＡＤＩＭ端子に入力されるアナログ調光信号の生成に用いられ、ＱＲモード時のＬＥＤ電流のリニアリティを補正する。

　また、コントロールロジック部２４は、異常を検出した場合、異常検出部２３を用いてＦＡＩＬＢ端子から外部へ異常状態を示す異常信号を出力する。なお、異常信号は、異常状態か正常状態に応じて異なるレベルとなる。

　また、ＧＮＤ端子は、ＩＣのグランドをとるための端子である。ＤＧＮＤ端子は、ＩＣのデジタルグランドをとるための端子である。

＜２．ＱＲモードとＣＣＭモード＞
　次に、ＱＲモードとＣＣＭモードにおける各動作について説明する。ＳＥＬ端子に入力される選択入力信号によりＱＲモードが選択されると、その旨を示す選択信号ＳＥＬ_ｓｉｇによってコントロールロジック部２４は、ＱＲモードでの動作制御を行う。

　コントロールロジック部２４は、まずＯＵＴ端子からＨｉｇｈのゲート出力信号Ｇｏｕｔを出力させ、スイッチング素子Ｍ１をオンさせる。すると、コイル電流Ｉｃｏｉｌがオンとなったスイッチング素子Ｍ１および電流検出抵抗Ｒｓを流れ始めて増加してゆく。このとき、電流検出抵抗Ｒｓにより検出された電流検出信号Ｖｃｓが増加する。そして、電流検出信号Ｖｃｓが電流検出閾値電圧Ｖｃｓｑｒ以上となると、コンパレータ１９の出力がＨｉｇｈに立ち上がり、コントロールロジック部２４は、ゲート出力信号ＧｏｕｔをＬｏｗへ立ち下げる。

　これにより、スイッチング素子Ｍ１はオフとされ、スイッチング素子Ｍ１のドレイン電圧Ｖｒｄが上昇し、コイル電流ＩｃｏｉｌはダイオードＤ１を介して流れ始めて減少してゆく。このとき、ＺＴ端子に印加されるＺＴ電圧Ｖｚｔは、ドレイン電圧Ｖｄｒの上昇に伴って上昇し、その後、徐々に低下する。そして、コイル電流Ｉｃｏｉｌがゼロになったタイミングでドレイン電圧Ｖｄｒが急激に低下し、ＺＴ電圧Ｖｚｔも急激に低下する。そして、ＺＴ電圧Ｖｚｔが所定の参照電圧以下となると、コンパレータＣＰ２の出力がＨｉｇｈに立ち上がる。これにより、コイル電流Ｉｃｏｉｌのゼロクロスが検出される。すると、コントロールロジック部２４は、ゲート出力信号ＧｏｕｔをＨｉｇｈに立ち上げ、再びスイッチング素子Ｍ１をオンさせる。

　このようなＱＲモードでのコイル電流ＩｃｏｉｌおよびＬＥＤ電流ＩＬＥＤの波形の一例を図２に示す。コイル電流Ｉｃｏｉｌはゼロから増加した後、所定電流値で減少に転じ、ゼロに達すると再び増加する。図２で領域Ａ１に示すように、ＱＲモードではスイッチング素子Ｍ１のターンオン時にスイッチング素子Ｍ１に電流が流れないソフトスイッチングが行われるため、発熱（損失）およびノイズの発生が抑制される。ただし、コイル電流Ｉｃｏｉｌの振幅が大きくなるので、コイル電流Ｉｃｏｉｌを平均化したＬＥＤ電流ＩＬＥＤのリップルは大きくなる。

　一方、選択入力信号によりＣＣＭモードが選択された場合、コントロールロジック部２４は、ＣＣＭモードの動作制御を行う。ここでは、エラーアンプ２０およびコンパレータ２１が有効となり、コンパレータ２１から出力されるＰＷＭ信号Ｓｐｗｍに応じてコントロールロジック部２４は、ＨｉｇｈとＬｏｗからなるゲート出力信号Ｇｏｕｔを出力させ、スイッチング素子Ｍ１をオンオフ制御する。すなわち、電流検出信号Ｖｃｓの平均値が電流帰還電圧Ｖｃｓｃｃｍと一致するようにＰＷＭ信号Ｓｐｗｍのオンデューティが調整される電流帰還制御が行われる。これにより、コイル電流Ｉｃｏｉｌの平均値が所望値と一致するように制御される。

　このようなＣＣＭモードでのコイル電流ＩｃｏｉｌおよびＬＥＤ電流ＩＬＥＤの波形の一例を図３に示す。ＰＷＭ信号Ｓｐｗｍに応じてスイッチング素子Ｍ１がオンオフされ、コイル電流Ｉｃｏｉｌは増加・減少を繰り返す。コイル電流Ｉｃｏｉｌは、常に流れる状態で制御される。スイッチング素子Ｍ１のスイッチング周期は、固定となる。このとき、コイル電流Ｉｃｏｉｌの振幅は小さいので、ＬＥＤ電流ＩＬＥＤのリップルは小さくなる。ただし、図３に領域Ａ２で示すように、スイッチング素子Ｍ１のターンオン時にスイッチング素子Ｍ１に電流が流れるハードスイッチングが行われるため、発熱（損失）およびノイズの発生の点では不利となる。

　このように、本実施形態の発光素子駆動装置１では、１つのＩＣで選択入力信号によってＱＲモードおよびＣＣＭモードを選択可能となるので、設計の自由度が向上する。なお、両モードのうち一方のモードが動作中に、他方のモードの動作へ切替えることも可能である。これにより、例えば、ＬＥＤの輝度を低輝度から高輝度へ切替えるときに、ＱＲモードからＬＥＤ電流のリップルが小さいＣＣＭモードへ切替えることができる。

＜３．電流検出閾値電圧Ｖｃｓｑｒおよび電流帰還電圧Ｖｃｓｃｃｍの設定＞
　ここで、比較用電圧生成部１８による電流検出閾値電圧Ｖｃｓｑｒおよび電流帰還電圧Ｖｃｓｃｃｍの設定について詳述する。

　ＱＲモードの選択時、電流検出閾値電圧Ｖｃｓｑｒは基本的に下記（１）式で設定される。
　Ｖｃｓｑｒ　＝　Ｖａｄｉｍ　×　Ｇ１　・・・（１）
　ただし、Ｖａｄｉｍはアナログ調光信号、Ｇ１は第１ゲイン倍率

　ＣＣＭモードの選択時、電流帰還電圧Ｖｃｓｃｃｍは基本的に下記（２）式で設定される。
　Ｖｃｓｃｃｍ　＝　Ｖａｄｉｍ　×　Ｇ２　・・・（２）
　ただし、Ｖａｄｉｍはアナログ調光信号、Ｇ２は第２ゲイン倍率

　そして、第１ゲイン倍率Ｇ１は、第２ゲイン倍率Ｇ２の２倍に設定される（例えば、Ｇ１＝０．７、Ｇ２＝０．３５）。これにより、同じアナログ調光信号Ｖａｄｉｍの設定値で、両方のモードにおいてＬＥＤ電流ＩＬＥＤの電流値を同様のものとさせることができる。

　さらに詳細には本実施形態では、ＤＵＴＹＯＮ端子に入力されるオンオフ設定信号の設定によるＯＤＰ部１７の機能のオンオフに応じて、電流検出閾値電圧Ｖｃｓｑｒおよび電流帰還電圧Ｖｃｓｃｃｍが以下のように設定される。

　※ＱＲモード選択時、且つＯＤＰ部１７の機能オンの場合
　Ｖｃｓｑｒ　＝　Ｖａｄｉｍ　×　Ｇ１　（Ｖａｄｉｍ≦Ｖｃｌｐ１）　・・・（１１）
　Ｖｃｓｑｒ　＝　Ｖｃｌｐ１　×　Ｇ１　（Ｖａｄｉｍ＞Ｖｃｌｐ１）　・・・（１２）
　※ＱＲモード選択時、且つＯＤＰ部１７の機能オフの場合
　Ｖｃｓｑｒ　＝　Ｖａｄｉｍ　×　Ｇ１　（Ｖａｄｉｍ≦Ｖｃｌｐ２）　・・・（１３）
　Ｖｃｓｑｒ　＝　Ｖｃｌｐ２　×　Ｇ１　（Ｖａｄｉｍ＞Ｖｃｌｐ２）　・・・（１４）

　※ＣＣＭモード選択時、且つＯＤＰ部１７の機能オンの場合
　Ｖｃｓｃｃｍ　＝　Ｖａｄｉｍ　×　Ｇ２　（Ｖａｄｉｍ≦Ｖｃｌｐ１）　・・・（１５）
　Ｖｃｓｃｃｍ　＝　Ｖｃｌｐ１　×　Ｇ２　（Ｖａｄｉｍ＞Ｖｃｌｐ１）　・・・（１６）
　※ＣＣＭモード選択時、且つＯＤＰ部１７の機能オフの場合
　Ｖｃｓｃｃｍ　＝　Ｖａｄｉｍ　×　Ｇ２　（Ｖａｄｉｍ≦Ｖｃｌｐ２）　・・・（１７）
　Ｖｃｓｃｃｍ　＝　Ｖｃｌｐ２　×　Ｇ２　（Ｖａｄｉｍ＞Ｖｃｌｐ２）　・・・（１８）

　ただし、Ｖｃｌｐ１およびＶｃｌｐ２は、アナログ調光信号Ｖａｄｉｍのクランプ電圧であり、Ｖｃｌｐ１＞Ｖｃｌｐ２である。

　すなわち、クランプ電圧Ｖｃｌｐ１およびＶｃｌｐ２によって電流検出閾値電圧Ｖｃｓｑｒおよび電流帰還電圧Ｖｃｓｃｃｍを制限することができる。また、ＯＤＰ部１７の機能オンの場合に使用するＶｃｌｐ１が機能オフの場合に使用するＶｃｌｐ２よりも高いのは、機能オンの場合はＰＷＭ調光信号のオン時間が制限されるので、電流検出閾値電圧Ｖｃｓｑｒおよび電流帰還電圧Ｖｃｓｃｃｍの制限を緩めても問題ないからである。

＜４．ＱＲモード時のＬＥＤ電流補正＞
　本実施形態の発光素子駆動装置１では、ＱＲモード時においてＬＥＤ電流ＩＬＥＤ（コイル電流Ｉｃｏｉｌ）を補正して高精度化する機能を有しており、ここでは、本機能について図４に示すタイミングチャートを用いて説明する。

　スイッチング素子Ｍ１のオンにより、図４に示すタイミングｔ０でコイル電流Ｉｃｏｉｌがゼロから増加し始め、電流検出信号Ｖｃｓも上昇し始める。その後、タイミングｔ１で電流検出信号Ｖｃｓが電流検出閾値電圧Ｖｃｓｑｒに達すると、コンパレータ１９の出力信号ＣＳ_ＤＥＴがＨｉｇｈに立ち上がる。

　その後の遅れたタイミングｔ２で、コントロールロジック部２４により出力されるゲート出力信号ＧｏｕｔはＬｏｗに立ち下がる。ここで、外付け部品のゲート抵抗Ｒｇおよび不図示のゲート容量の存在によって、ゲート信号Ｇｔが或る傾きをもってタイミングｔ３まで低下する。

　タイミングｔ３でスイッチング素子Ｍ１のターンオフによってドレイン電圧Ｖｄｒが上昇し始め、タイミングｔ４でドレイン電圧ＶｄｒはＬＥＤ電圧ＶＬＥＤに達する。このタイミングｔ４にて、コイル電流Ｉｃｏｉｌは増加から減少へ転じる。すなわち、内部回路によるタイミングｔ１からｔ２までの遅延、外付け部品等によるタイミングｔ２からｔ３までの遅延、およびドレイン電圧Ｖｄｒの立ち上がりによるタイミングｔ３からｔ４までの遅延の累積として、コイル電流Ｉｃｏｉｌが増加から減少へ転じる折り返しタイミングの遅延が遅延時間ＤＴｑｒだけ生じてしまう。これにより、遅延時間ＤＴｑｒの期間だけコイル電流Ｉｃｏｉｌの増加が維持される。従って、コイル電流Ｉｃｏｉｌを平均化したＬＥＤ電流ＩＬＥＤが高めにずれて、電流精度に問題が生じる。

　そこで、本実施形態では、ＺＴ端子に発生するＺＴ電圧Ｖｚｔを用いて制御を行う。図４に示すように、タイミングｔ３からのドレイン電圧Ｖｄｒの上昇に伴って、ＺＴ電圧Ｖｚｔも上昇し、タイミングｔ４でＺＴ電圧Ｖｚｔは所定の閾値電圧ＺＴＨ１に達する。閾値電圧ＺＴＨ１は、コンパレータＣＰ３の参照電圧として設定され、タイミングｔ４にてコンパレータＣＰ３の出力はＨｉｇｈに立ち上がる。従って、本実施形態では、コントロールロジック部２４は、コンパレータ１９の出力信号ＣＳ_ＤＥＴが立ち上がるタイミングｔ１からカウントを開始し、コンパレータＣＰ３の出力がＨｉｇｈとなるタイミングｔ４までカウントすることで、遅延時間ＤＴｑｒを検出する。

　そして、コントロールロジック部２４は、遅延時間ＤＴｑｒに応じてアナログ調光信号Ａｄｉｍを調整する。これにより、電流検出閾値電圧Ｖｃｓｑｒが調整されて、コイル電流ＩｃｏｉｌひいてはＬＥＤ電流ＩＬＥＤを補正することができる。なお、上記のようにアナログ調光信号Ａｄｉｍへフィードバックする方法の他、コントロールロジック部２４は、ゲート出力信号Ｇｏｕｔのオンデューティを調整してもよい。すなわち、コントロールロジック部２４は、コイル電流補正部の一例に相当する。

　このようにして、本実施形態では、ＱＲモード時におけるコイル電流Ｉｃｏｉｌの折り返しタイミングの遅延を検出し、ＬＥＤ電流ＩＬＥＤの精度向上を図ることができる。特に、ＱＲモード時のゼロクロス検出に用いるＺＴ端子のＺＴ電圧Ｖｚｔを流用して遅延時間ＤＴｑｒの検出を行うことができる。

　なお、図４に示すようにコイル電流Ｉｃｏｉｌが減少してゼロに達したタイミングｔ５にて、ドレイン電圧Ｖｄｒは急激に低下し、それに伴ってＺＴ電圧Ｖｚｔも低下する。ＺＴ電圧Ｖｚｔが閾値電圧ＺＴＨ２に達するタイミングｔ６にて、コンパレータＣＰ２の出力はＨｉｇｈに立ち上がって、コイル電流Ｉｃｏｉｌのゼロクロスが検出される。すなわち、コンパレータＣＰ２の参照電圧として閾値電圧ＺＴＨ２が設定される。

　ＺＴＨ２はゼロに近い値に設定され、ＺＴＨ１はＺＴＨ２よりも高くＺＴＨ２と電圧レベルが異なるので、本実施形態では、コンパレータＣＰ２とコンパレータＣＰ３の両方を備える構成としている。このように、ＺＴＨ１との比較用にコンパレータＣＰ３を設けることで、遅延時間ＤＴｑｒを精度良く検出できる。ただし、ゼロクロス検出用のコンパレータＣＰ２を遅延時間ＤＴｑｒ検出用に兼用することも可能である。その場合、部品点数の削減が可能となる。

＜５．ＣＣＭモード時のＬＥＤ電流補正＞
　また、本実施形態の発光素子駆動装置では、ＣＣＭモード時においてＬＥＤ電流ＩＬＥＤ（コイル電流Ｉｃｏｉｌ）を補正して高精度化する機能を搭載することも可能であり、ここでは、本機能について説明する。

　図５は、図１に示した発光素子駆動装置１においてＣＣＭモード時における電流帰還制御に関する構成のみを抽出した図である。なお、図５で示すスイッチング制御部１Ａは、コンパレータ２１、発振器２２、コントロールロジック部２４、およびドライバＤｒ１を含んだ機能部であり、エラーアンプ２０からの出力に基づいてゲート出力信号ＧｏｕｔをＯＵＴ端子から出力する。図５に示した構成では、ＣＣＭモード時にＬＥＤ電流を補正する機能を搭載していない状態である。

　図５の構成ではスイッチング制御部１Ａは、電流検出信号Ｖｃｓの平均値が電流帰還電圧Ｖｃｓｃｃｍに一致するようにゲート出力信号Ｇｏｕｔのオンデューティを調整する。

　図７は、図５（図１）に示す構成におけるＣＣＭモード時の各種信号波形の一例を示すタイミングチャートである。図７に示すタイミングｔ１０でゲート出力信号ＧｏｕｔはＨｉｇｈであり、スイッチング素子Ｍ１のターンオンによってコイル電流Ｉｃｏｉｌが増加を開始し、電流検出信号Ｖｃｓは０Ｖから急峻に立ち上がり、その後上昇する。

　オンデューティの調整によりゲート出力信号Ｇｏｕｔがタイミングｔ１１でＬｏｗへ切替えられる。外付けのゲート抵抗Ｒｇおよび不図示のゲート容量の存在によって、遅れたタイミングｔ１２にてゲート信号ＧｔはＬｏｗへ切替わる。

　スイッチング素子Ｍ１のターンオフにより、タイミングｔ１２からドレイン電圧Ｖｄｒが上昇し、タイミングｔ１３にてドレイン電圧ＶｄｒがＬＥＤ電圧ＶＬＥＤに達する。このタイミングｔ１３にてコイル電流Ｉｃｏｉｌは、増加から減少へ転じる。

　図５に示す構成では、エラーアンプ２０は、ゲート出力信号ＧｏｕｔがＨｉｇｈとなる期間のみ電流検出信号Ｖｃｓをモニタする。これにより、図７に示すように、電流検出信号Ｖｃｓの平均値が電流帰還電圧Ｖｃｓｃｃｍに一致するようゲート出力信号Ｇｏｕｔのオンデューティが調整される。しかしながら、タイミングｔ１１～ｔ１３までの遅延時間ＤＴｃｃｍの発生により、その遅延時間ＤＴｃｃｍの期間だけコイル電流Ｉｃｏｉｌが増加を継続し、コイル電流Ｉｃｏｉｌの平均値が所望値Ｉｃｃｍよりも高めにずれてしまう。従って、ＬＥＤ電流ＩＬＥＤの精度に問題が生じる。すなわち、ＩＣ（発光素子駆動装置）としては正確に制御できているつもりでも、実際にはＬＥＤ電流ＩＬＥＤにずれが生じる。

　そこで、図５に示した構成を図６に示すような構成とすることで、ＬＥＤ電流ＩＬＥＤの補正制御が可能となる。図６に示す発光素子駆動装置１００は、図５（図１）に示す発光素子駆動装置１の構成を一部改変したものとなる。

　図６に示す発光素子駆動装置１００では、図５の構成との相違点として、ＣＳ端子とエラーアンプ２０の反転入力端との間にサンプルホールド部１００Ａを挿入する。また、図６の構成では、ＺＴ端子のＺＴ電圧Ｖｚｔも使用する。エラーアンプ２０は、サンプルホールド部１００Ａから出力されるサンプリング出力Ｖｓｍｐをモニタする。なお、サンプルホールド部１００Ａと、エラーアンプ２０と、スイッチング制御部１Ａと、から駆動制御部またはコイル電流補正部の一例が構成される。

　図８は、図６に示す構成におけるＣＣＭモード時の各種信号波形の一例を示すタイミングチャートである。図８で示すタイミングｔ１０～ｔ１１のゲート出力信号ＧｏｕｔがＨｉｇｈとなる期間では、サンプルホールド部１００Ａは、電流検出信号Ｖｃｓをそのままサンプリング出力Ｖｓｍｐとして出力する。

　そして、タイミングｔ１１でゲート出力信号ＧｏｕｔがＬｏｗへ切替わると、サンプルホールド部１００Ａは、そのタイミングでのサンプリング出力Ｖｓｍｐを維持するホールド動作を行う。タイミングｔ１１の後のタイミングｔ１２で、ドレイン電圧Ｖｄｒが上昇を開始するが、それに伴ってＺＴ端子のＺＴ電圧Ｖｚｔも上昇する。そして、ドレイン電圧ＶｄｒがＬＥＤ電圧ＶＬＥＤに達するタイミングｔ１３にてＺＴ電圧Ｖｚｔが閾値電圧Ｚｔｈに達する。エラーアンプ２０は、ゲート出力信号ＧｏｕｔがＨｉｇｈに切替わってからＺＴ電圧Ｖｚｔが閾値電圧Ｚｔｈに達するまでの期間のみサンプリング出力Ｖｓｍｐをモニタする。

　図６に示す構成では、サンプリング出力Ｖｓｍｐの平均値が電流帰還電圧Ｖｃｓｃｃｍに一致するようゲート出力信号Ｇｏｕｔのオンデューティが調整されるが、図８に示すように、遅延時間ＤＴｃｃｍに相当する期間だけサンプルホールド部１００Ａによってホールドされたサンプリング出力Ｖｓｍｐが付加されてモニタされるため、サンプリング出力Ｖｓｍｐの平均値は高めに補正される。これにより、図８に矢印にて示すように、サンプリング出力Ｖｓｍｐおよびコイル電流Ｉｃｏｉｌが低めに補正される。従って、ＬＥＤ電流ＩＬＥＤが所望値に近づくように補正され、電流精度を向上できる。

　また、別の方法として、先述したＱＲモードにおける方法と同様の方法をＣＣＭモードに適用することもできる。すなわち、コントロールロジック部２４は、図８に示すゲート出力信号ＧｏｕｔがＨｉｇｈからＬｏｗに切替わるタイミングｔ１１からカウントを開始し、ＺＴ電圧Ｖｚｔが閾値電圧Ｚｔｈに達するタイミングｔ１３までカウントすることで、遅延時間ＤＴｃｃｍを検出する。この場合、図１の構成において、ＺＴ電圧Ｖｚｔを閾値電圧Ｚｔｈと比較するコンパレータを設ければよい。そして、コントロールロジック部２４は、検出された遅延時間ＤＴｃｃｍに応じてアナログ調光信号Ａｄｉｍを調整する。これにより、電流帰還電圧Ｖｃｓｃｃｍが調整されて、コイル電流ＩｃｏｉｌひいてはＬＥＤ電流ＩＬＥＤを補正することができる。なお、上記のようにアナログ調光信号Ａｄｉｍへフィードバックする方法の他、コントロールロジック部２４は、ゲート出力信号Ｇｏｕｔのオンデューティを調整してもよい。

　なお、ＣＣＭモード時にＱＲモード時と同様にコンパレータを用いて制御を行う変形実施形態も可能であり、その場合は、エラーアンプ２０およびＦＢ端子は不要である。このような変形実施形態の第１例としては、ゲート出力信号ＧｏｕｔをＬｏｗからＨｉｇｈへ切替えてスイッチング素子Ｍ１をオンさせるタイミングからコントロールロジック部２４が時間計測を開始する。そして、コントロールロジック部２４は、基準電圧と電流検出信号Ｖｓとが入力されるコンパレータの出力を監視し、電流検出信号Ｖｓが基準電圧以上となったタイミングで時間計測を終了し、そのタイミングから上記時間計測の開始から終了までの計測時間と等しい時間だけ経過したタイミングでゲート出力信号ＧｏｕｔをＨｉｇｈからＬｏｗへ切替える。これにより、コイル電流Ｉｃｏｉｌの平均値を基準電圧で規定される所望電流値に制御することができる。

　また、変形実施形態の第２例としては、コントロールロジック部２４は、スイッチング素子Ｍ１をターンオンしたときの電流検出信号Ｖｓと基準電圧との差を検出し、検出された差を基準電圧に加えて決定される電圧をＱＲモード時と同様の電流検出閾値電圧として、コンパレータの出力を監視してゲート出力信号ＧｏｕｔをＨｉｇｈからＬｏｗへ切替えるタイミングを決定する。これにより、コイル電流Ｉｃｏｉｌの平均値を基準電圧で規定される所望電流値に制御することができる。

　そして、上記第１、第２例に係る変形実施形態の場合に、上述したようにコントロールロジック部２４が遅延時間ＤＴｃｃｍを検出し、検出された遅延時間Ｄｔｃｃｍに応じて基準電圧またはオン時間を調整すれば、コイル電流Ｉｃｏｉｌを補正することができる。

＜６．ＩＣパッケージのピン配置＞
　図９は、本実施形態に係る発光素子駆動装置１（または１００）をＩＣパッケージ製品として上面から視た図である。図９では、各外部端子の配置（ピン配置）が示されている。図９に示すＩＣパッケージは、ＳＯＰ（Small　Outline　Package）として構成される。各外部端子であるリードフレームは、ボンディングワイヤ（Ａｕワイヤ等）によってＬＳＩチップの電極と接続され、ＬＳＩチップとリードフレームは封止材（エポキシ樹脂等）により封止される。

　図９に示すように、ＩＣパッケージは上面から視て長方形の封止材を有する。当該封止材は、一方の長辺である第１辺と、第１辺と対向して平行な長辺である第２辺と、を有する。第１辺に沿って、ＶＣＣ端子、ＵＶＬＯ端子、ＳＥＬ端子、ＰＷＭ端子、ＱＲＣＯＭＰ端子、ＡＤＩＭ端子、ＦＡＩＬＢ端子、およびＤＵＴＹＯＮ端子が順に配列される。また、第２辺に沿って、ＲＥＧ９０端子、ＣＳ端子、ＯＵＴ端子、ＧＮＤ端子、ＤＧＮＤ端子、ＦＢ端子、ＺＴ端子、およびＲＴ端子が順に配列される。

　入力電源系のＶＣＣ端子およびＵＶＬＯ端子、並びに、不図示のマイコンとの入出力関係であるＳＥＬ端子、ＰＷＭ端子、ＱＲＣＯＭＰ端子、ＡＤＩＭ端子、ＦＡＩＬＢ端子、およびＤＵＴＹＯＮ端子を、ＩＣパッケージをＰＣＢ（基板）に実装する際の配線を考慮し、同一の長辺側にまとめて配置している。

　また、ＦＢ端子は、ＤＧＮＤ端子とＺＴ端子との間に配置している。ＦＢ端子に仮に高電圧が印加されると、ＣＣＲモード時においてＰＷＭ制御のオンデューティが非常に大きくなり、ＬＥＤ電流が過電流となる虞がある。しかしながら、ＦＢ端子が仮に隣接するＤＧＮＤ端子、またはＺＴ端子とショートしても、ＤＧＮＤ端子およびＺＴ端子は低電圧が印加される端子であり、ＦＢ端子に低電圧が印加されるので問題はない。

＜７．チップにおける配置構成＞
　図１０は、本実施形態に係る発光素子駆動装置１に備えられるチップ１０１における電極パッドの配置および図１に示される各構成部が配置される各領域の配置を示す平面図である。

　なお、図１０において、Ｘ軸方向と、Ｘ軸方向に直交するＹ軸方向とを示しており、Ｘ軸方向はさらに具体的にはＸ１方向とＸ２方向で示し、Ｙ軸方向はさらに具体的にはＹ１方向とＹ２方向で示している。Ｘ２方向とＹ２方向とは、互いに近づく方向となる。

　図１０に示すチップ１０１は、外形として矩形状を有する。当該矩形状は、Ｘ２方向側でＹ軸方向に延びる第１辺Ｓ１と、Ｙ２方向側でＸ軸方向に延びる第２辺Ｓ２と、Ｘ１方向側でＹ軸方向に延びる第３辺Ｓ３と、Ｙ１方向側でＸ軸方向に延びる第４辺Ｓ４と、を有する。

　チップ１０１は、電極パッドとして、２つのＶＣＣパッド、ＵＶＬＯパッド、ＳＥＬパッド、ＰＷＭパッド、ＱＲＣＯＭＰパッド、ＡＤＩＭパッド、ＦＡＩＬＢパッド、ＤＵＴＹＯＮパッド、ＲＴパッド、ＺＴパッド、ＦＢパッド、ＤＧＮＤパッド、２つのＧＮＤパッド、２つのＯＵＴパッド、ＣＳパッド、２つのＲＥＧ９０パッドを有する。これらの各パッドは、図９に示すＩＣパッケージの各端子に対応して設けられる。

　第１辺Ｓ１に沿っては、ＣＳパッド、第１ＲＥＧ９０パッド、第２ＲＥＧ９０パッド、第１ＶＣＣパッド、第２ＶＣＣパッド、ＵＶＬＯパッドがこの順番にＹ２方向に配置される。第２辺Ｓ２に沿っては、ＳＥＬパッド、ＰＷＭパッド、ＱＲＣＯＭＰパッド、ＡＤＩＭパッド、ＦＡＩＬＢパッドがこの順番にＸ１方向に配置される。第３辺Ｓ３に沿っては、ＤＵＴＹＯＮパッド、ＲＴパッド、ＺＴパッドがこの順番にＹ１方向に配置される。第４辺Ｓ４に沿っては、ＦＢパッド、ＤＧＮＤパッド、第１ＧＮＤパッド、第２ＧＮＤパッド、第１ＯＵＴパッド、第２ＯＵＴパッドがこの順番にＸ２方向に配置される。

　チップ１０１は、図１に示される各構成部を配置される領域として、Ａ領域～Ｍ領域を有する。

　Ａ領域、Ｂ領域、Ｃ領域は、Ｘ１方向視でこの順番にＹ２方向に配置される。Ａ領域は、Ｙ２方向視で第１ＯＵＴパッドおよび第２ＯＵＴパッドとＸ軸方向に重なるとともに、Ｘ１方向視でＣＳパッドとＹ軸方向に重なる。Ｂ領域は、Ｙ２方向視でＡ領域とＸ軸方向に重なるとともに、Ｘ１方向視で第１ＲＥＧ９０パッドおよび第２ＲＥＧ９０パッドとＹ軸方向に重なる。Ｂ領域は、Ｘ１方向視で第１ＶＣＣパッドとはＹ軸方向に重ならない。

　第１ＶＣＣパッドおよび第２ＶＣＣパッドは、トップメタル配線を介して、Ｂ領域に配置される内部電圧生成部１１の入力端に接続される。内部電圧生成部１１は、パワートランジスタを含む。内部電圧生成部１１の出力端は、トップメタル配線を介して、Ａ領域に配置されるドライバＤｒ１の電源入力端に接続される。ドライバＤｒ１は、パワートランジスタを含む。これにより、第１ＶＣＣパッドおよび第２ＶＣＣパッドに印加される電源電圧Ｖｃｃに基づき内部電圧生成部１１により生成された内部電圧Ｖｒｅｇは、ドライバＤｒ１の電源電圧として供給される。ドライバＤｒ１の出力端は、第１ＯＵＴパッドおよび第２ＯＵＴパッドに接続される。

　Ａ領域は、Ｙ２方向視で第１ＧＮＤパッドおよび第２ＧＮＤパッドとＸ軸方向に重ならない。ドライバＤｒ１のグランド端は、第１ＧＮＤパッドおよび第２ＧＮＤパッドと接続される。

　このように、第１、第２ＲＥＧ９０パッドおよび第１、第２ＶＣＣパッドは、Ｂ領域の近くに配置され、Ａ領域は、第１、第２ＯＵＴパッドおよび第１、第２ＧＮＤパッドの近くに配置される。

　Ｃ領域は、Ｘ１方向視で第１ＶＣＣパッドとＹ軸方向に重ならず、Ｘ１方向視で第２ＶＣＣパッドおよびＵＶＬＯパッドとＹ軸方向に重なる。Ｃ領域は、Ｙ２方向視でＢ領域とＸ軸方向に重なる。これにより、Ｃ領域は、ＵＶＬＯパッドの近くに配置される。ＵＶＬＯ部１３は、Ｃ領域に配置される。

　Ｃ領域～Ｈ領域は、Ｙ１方向視でこの順番にＸ１方向に配置される。Ｄ領域は、Ｙ１方向視でＳＥＬパッドよりＸ１方向側へずれており、ＳＥＬパッドとＸ軸方向に重ならない。また、Ｄ領域は、Ｘ２方向視でＣ領域とＹ軸方向に重なる。これにより、Ｄ領域は、ＳＥＬパッドの近くに配置される。コンパレータＣＰ１は、Ｄ領域に配置される。

　Ｅ領域は、Ｙ１方向視でＰＷＭパッドおよびＱＲＣＯＭＰパッドとＸ軸方向に重なる。Ｅ領域は、Ｘ２方向視でＣ領域とＹ軸方向に重なるがＤ領域とＹ軸方向に重ならない。ＯＤＰ部１７は、Ｅ領域に配置される。Ｘ２方向視でのＰＷＭパッドとＥ領域との間のＹ軸方向の距離は、Ｙ１方向視でのＤＵＴＹＯＮパッドとＥ領域との間のＸ軸方向の距離よりも短い。これは、ＰＷＭパッドに印加されるＰＷＭ調光信号に比べて、ＤＵＴＹＯＮパッドに印加されるオンオフ設定信号はＨｉｇｈレベルまたはＬｏｗレベルで一定であり、ＤＵＴＹＯＮパッドに印加される信号へのノイズの許容度は大きいからである。

　Ｆ領域は、Ｙ１方向視でＱＲＣＯＭＰパッドからＸ１方向側へずれており、ＱＲＣＯＭＰパッドとＸ軸方向に重ならず、ＡＤＩＭパッドとＸ軸方向に重なる。Ｆ領域は、Ｘ２方向視でＤ領域およびＥ領域とＹ軸方向に重なる。アンプ１６は、Ｆ領域に配置される。Ｆ領域は、ＱＲＣＯＭＰパッドの近くに配置される。

　Ｇ領域は、Ｙ１方向視でＡＤＩＭパッドとＸ軸方向に重なり、Ｘ２方向視でＦ領域とＹ軸方向に重なる。比較用電圧生成部１８は、Ｇ領域に配置される。Ｇ領域は、ＡＤＩＭパッドの近くに配置される。ＡＤＩＭパッドにはアナログ電圧であるアナログ調光信号が印加されるので、ノイズを抑制し、調光への影響を抑制している。

　Ｈ領域は、Ｙ１方向視でＦＡＩＬＢパッドとＸ軸方向に重なり、Ｘ２方向視でＧ領域とＹ軸方向に重なる。異常検出部２３は、Ｈ領域に配置される。Ｈ領域は、ＦＡＩＬＢパッドの近くに配置される。

　Ｇ，Ｈ領域からなる組、Ｉ領域、Ｊ領域は、Ｘ２方向視でこの順番にＹ１方向に配置される。Ｉ領域は、Ｘ２方向視でＤＵＴＹＯＮパッドからＹ１方向側へずれており、ＤＵＴＹＯＮパッドとＹ軸方向に重ならず、ＲＴパッドとＹ軸方向に重なる。発振器２２は、Ｉ領域に配置される。Ｉ領域は、ＲＴパッドの近くに配置される。

　Ｊ領域は、Ｘ２方向視でＲＴパッドからＹ１方向側へずれており、ＲＴパッドとＹ軸方向に重ならず、ＺＴパッドとＹ軸方向に重なる。コンパレータＣＰ２，ＣＰ３は、Ｊ領域に配置される。Ｊ領域は、ＺＴパッドの近くに配置される。

　Ｊ領域、Ｋ領域、Ｌ領域、Ａ領域は、Ｙ２方向視でこの順番にＸ２方向に配置される。Ｋ領域は、Ｙ２方向視でＦＢパッドからＸ２方向側へずれており、ＦＢパッドとＸ軸方向に重ならず、ＤＧＮＤパッドとＸ軸方向に重なる。Ｋ領域は、Ｘ２方向視でＪ領域とＹ軸方向に重なる。エラーアンプ２０は、Ｋ領域に配置される。Ｋ領域は、ＦＢパッドの近くに配置される。

　Ｌ領域は、Ｙ２方向視で第１、第２ＧＮＤパッドとＸ軸方向に重なる。Ｌ領域は、Ｘ２方向視でＫ領域とＹ軸方向に重なる。コンパレータ１９は、Ｌ領域に配置される。

　Ａ領域～Ｌ領域によって外側を囲まれるチップ１０１の中央部にＭ領域が配置される。コントロールロジック部２４は、Ｍ領域に配置される。

＜８．液晶表示装置（ＬＣＤ）への適用＞
　以上説明した実施形態に係る発光素子駆動装置を適用する対象の一例として、液晶表示装置（電子機器の一例）について説明する。液晶表示装置の構成例を図１１に示す。なお、図１１に示す構成は所謂エッジライト方式のものであり、これに限らず直下方式の構成でもよい。

　図１１に示す液晶表示装置Ｘは、バックライト８１と、液晶パネル８２と、を備えている。バックライト８１は、液晶パネル８２を背面から照明する照明装置（発光装置の一例）である。バックライト８１は、ＬＥＤ光源部８１１、導光板８１２、反射板８１３、および光学シート類８１４を有している。

　ＬＥＤ光源部８１１はＬＥＤと、ＬＥＤを実装する基板を含んでおり、当該ＬＥＤを駆動する発光素子駆動装置として先述した実施形態のものを適用できる。ＬＥＤ光源部８１１から出射された光は、導光板８１２の側面から内部に入光される。例えばアクリル板で構成される導光板８１２は、内部に入光された光を全反射させながら内部全体に導き、光学シート類８１４が配される側の面から面状の光として出射させる。反射板８１３は、導光板８１２から漏れ出た光を反射させて導光板８１２の内部へ戻す。光学シート類８１４は、拡散シートやレンズシート等からなり、液晶パネル８２に照明する光の輝度均一化や輝度向上等を目的とする。

＜９．その他＞
　以上、本発明の実施形態について説明したが、本発明の趣旨の範囲内であれば、実施形態は種々の変更が可能である。

　例えば、本発明では、発光素子駆動装置は、ＱＲモードとＣＣＭモードのうち一方のみを備えていてもよい。特に、コイル電流Ｉｃｏｉｌの振幅が比較的小さくなるＣＣＭモードのみを備える発光素子駆動装置の場合は、コイル電流Ｉｃｏｉｌを平均化するコンデンサＣ１を必ずしも設けなくてもよい。なお、ＱＲモードとＣＣＭモードの両方のモードを備える場合でも、コンデンサＣ１を設けない構成は採用されうる。

　本発明は、例えば、ＬＥＤを駆動する発光素子駆動装置に利用することができる。

　　　　１　発光素子駆動装置
　　　１１　内部電圧生成部
　　　１２　ＩＣ電源ＵＶＬＯ部
　　　１３　ＵＶＬＯ部
　　　１４　内部電圧ＵＶＬＯ部
　　　１５　ローパスフィルタ
　　　１６　アンプ
　　　１７　ＯＤＰ（Over　Duty　Protection）部
　　　１８　比較用電圧生成部
　　　１９　コンパレータ
　　　２０　エラーアンプ
　　　２１　コンパレータ
　　　２２　発振器
　　　２３　異常検出部
　　　２４　コントロールロジック部
　　　５０　ＬＥＤアレイ
　　　ＣＰ１～ＣＰ３　コンパレータ
　　　Ｄｒ１　ドライバ
　　　Ｒ１，Ｒ２　分圧抵抗
　　　Ｄ１　ダイオード
　　　Ｃ１　コンデンサ
　　　Ｌ１　コイル
　　　Ｃ２　コンデンサ
　　　Ｒ１１，Ｒ１２　分圧抵抗
　　　Ｍ１　スイッチング素子
　　　Ｒｓ　電流検出抵抗
　　　Ｒｇ　ゲート抵抗
　　　Ｃｆｂ　コンデンサ
　　　１００　発光素子駆動装置
　　　１００Ａ　サンプルホールド部
　　　１Ａ　スイッチング制御部
　　　１０１　チップ

Claims (25)

1. 　少なくとも一つの発光素子からなり、一端に入力電圧が印加される発光部と、
   　前記発光部の他端に一端が接続されるコイルと、
   　前記コイルの他端と前記発光部の一端との間に接続されるダイオードと、
   　前記コイルの他端に接続される第１端子を有するスイッチング素子と、
   を含む外部構成における前記発光部を駆動する発光素子駆動装置であって、
   　前記スイッチング素子の制御端子と接続される第１外部端子と、
   　前記スイッチング素子をオンオフ駆動する駆動信号を生成して前記第１外部端子から出力する駆動制御部と、
   を備え、
   　前記駆動制御部は、前記コイルを流れるコイル電流が増加から減少へ転じる折り返しタイミングの遅延に基づいて前記駆動信号を調整することで前記コイル電流を補正するコイル電流補正部を有する、
   　発光素子駆動装置。
2. 　前記外部構成は、
   　前記スイッチング素子の第２端子に一端が接続される電流検出抵抗と、
   　前記コイルの他端に一端が接続される第１コンデンサと、
   　前記第１コンデンサの他端に接続される分圧抵抗と、
   をさらに含み、
   　当該発光素子駆動装置は、
   　前記第２端子と前記電流検出抵抗との接続ノードに接続される第２外部端子と、
   　前記分圧抵抗の接続ノードが接続される第３外部端子と、
   をさらに備え、
   　前記駆動制御部は、
   　前記第２外部端子に生じる電流検出信号と電流検出閾値電圧とを比較する第１コンパレータと、
   　前記第３外部端子に生じるＺＴ電圧が入力され、前記コイル電流のゼロクロス検出に用いられる第２コンパレータと、
   を有し、
   　前記コイル電流補正部は、前記電流検出信号が上昇して前記電流検出閾値電圧に達したことが前記第１コンパレータによって検出されてから、前記ＺＴ電圧が上昇して所定のＺＴ閾値電圧に達したことが検出されるまでの時間を前記折り返しタイミングの遅延時間として検出する、請求項１に記載の発光素子駆動装置。
3. 　前記ＺＴ電圧と、前記ＺＴ閾値電圧に相当する参照電圧とが入力される第３コンパレータをさらに備える、請求項２に記載の発光素子駆動装置。
4. 　前記ＺＴ電圧が上昇して所定のＺＴ閾値電圧に達したことは、前記第２コンパレータによって検出される、請求項２に記載の発光素子駆動装置。
5. 　前記電流検出閾値電圧は、アナログ調光信号に基づいて生成され、
   　前記コイル電流補正部は、前記遅延時間に基づいて前記アナログ調光信号を調整する、請求項２から請求項４のいずれか１項に記載の発光素子駆動装置。
6. 　前記コイル電流補正部は、前記遅延時間に基づいて前記駆動信号のオン時間を調整する、請求項２から請求項４のいずれか１項に記載の発光素子駆動装置。
7. 　ＰＷＭ調光信号が入力される第４外部端子と、
   　オンオフ設定信号が入力される第５外部端子と、
   　前記オンオフ設定信号に応じ前記ＰＷＭ調光信号のデューティを制限する機能のオンオフを切替えるＯＤＰ（Over　Duty　Protection）部と、
   　アナログ調光信号が入力される第６外部端子と、
   　前記アナログ調光信号に基づいて前記電流検出閾値電圧を生成する比較用電圧生成部と、
   をさらに備え、
   　前記比較用電圧生成部は、下記式に基づいて前記電流検出閾値電圧を生成する、請求項２から請求項６のいずれか１項に記載の発光素子駆動装置。
   　前記ＯＤＰ部の機能オンの場合
   　Ｖｃｓｑｒ　＝　Ｖａｄｉｍ　×　Ｇ１　（Ｖａｄｉｍ≦Ｖｃｌｐ１）
   　Ｖｃｓｑｒ　＝　Ｖｃｌｐ１　×　Ｇ１　（Ｖａｄｉｍ＞Ｖｃｌｐ１）
   　前記ＯＤＰ部の機能オフの場合
   　Ｖｃｓｑｒ　＝　Ｖａｄｉｍ　×　Ｇ１　（Ｖａｄｉｍ≦Ｖｃｌｐ２）
   　Ｖｃｓｑｒ　＝　Ｖｃｌｐ２　×　Ｇ１　（Ｖａｄｉｍ＞Ｖｃｌｐ２）
   　Ｖｃｌｐ１＞Ｖｃｌｐ２
   　ただし、Ｖｃｓｑｒ：前記電流検出閾値電圧、Ｖａｄｉｍ：前記アナログ調光信号、Ｇ１：第１ゲイン倍率、Ｖｃｌｐ１：第１クランプ電圧、Ｖｃｌｐ２：第２クランプ電圧
8. 　前記外部構成は、
   　前記スイッチング素子の第２端子に一端が接続される電流検出抵抗と、
   　前記コイルの他端に一端が接続される第２コンデンサと、
   　前記第２コンデンサの他端に接続される分圧抵抗と、
   をさらに含み、
   　当該発光素子駆動装置は、
   　前記第２端子と前記電流検出抵抗との接続ノードに接続される第７外部端子と、
   　前記分圧抵抗の接続ノードが接続される第８外部端子と、
   　第３コンデンサが接続される第９外部端子と、
   をさらに備え、
   　前記駆動制御部は、
   　前記第７外部端子に生じる電流検出信号が入力されるサンプルホールド部と、
   　前記サンプルホールド部の出力と電流帰還電圧とが入力される入力端および前記第９外部端子が接続される出力端を有するエラーアンプと、
   　前記エラーアンプの出力と発振信号とが入力される第４コンパレータと、
   を有し、
   　前記コイル電流補正部は、
   　前記駆動信号がオンレベルからオフレベルへ切替わったときにホールドして出力する前記サンプルホールド部と、
   　前記第８外部端子に生じるＺＴ電圧が上昇して所定のＺＴ閾値電圧に達したタイミングまで前記サンプルホールド部の出力をモニタする前記エラーアンプと、
   を有する、請求項１に記載の発光素子駆動装置。
9. 　前記外部構成は、
   　前記スイッチング素子の第２端子に一端が接続される電流検出抵抗と、
   　前記コイルの他端に一端が接続される第２コンデンサと、
   　前記第２コンデンサの他端に接続される分圧抵抗と、
   をさらに含み、
   　当該発光素子駆動装置は、
   　前記第２端子と前記電流検出抵抗との接続ノードに接続される第７外部端子と、
   　前記分圧抵抗の接続ノードが接続される第８外部端子と、
   　をさらに備え、
   　前記駆動制御部は、
   　前記第７外部端子の電圧と、基準電圧とに基づいて前記コイル電流の平均値を所望値とすべく前記駆動信号を生成し、
   　前記コイル電流補正部は、
   　前記駆動信号がオンレベルからオフレベルへ切替わってから前記第８外部端子に生じるＺＴ電圧が上昇して所定のＺＴ閾値電圧に達するまでの時間を前記折り返しタイミングの遅延時間として検出する検出部と、
   　前記遅延時間に基づいて前記基準電圧、または前記駆動信号のオン時間を調整する調整部と、
   を有する、請求項１に記載の発光素子駆動装置。
10. 　前記外部構成は、第３コンデンサが接続される第９外部端子をさらに備え、
    　前記駆動制御部は、
    　前記第７外部端子の電圧と、前記基準電圧である電流帰還電圧とが入力される入力端および前記第９外部端子が接続される出力端を有するエラーアンプと、
    　前記エラーアンプの出力と発振信号とが入力される第４コンパレータと、
    　を有する、請求項９に記載の発光素子駆動装置。
11. 　前記駆動制御部は、前記駆動信号をオフレベルからオンレベルへ切替えたタイミングから時間計測を開始し、前記基準電圧と前記第７外部端子の電圧とが入力される第５コンパレータの出力を監視し、前記第７外部端子の電圧が前記基準電圧以上となったタイミングで時間計測を終了し、そのタイミングから前記時間計測による計測時間と等しい時間だけ経過したタイミングで前記駆動信号をオンレベルからオフレベルへ切替える、請求項９に記載の発光素子駆動装置。　
12. 　前記駆動制御部は、前記スイッチング素子をターンオンしたときの前記第７外部端子の電圧と前記基準電圧との差を検出し、検出された差を前記基準電圧に加えて決定される電圧と前記第７外部端子の電圧とが入力される第６コンパレータの出力を監視して前記駆動信号をオンレベルからオフレベルへ切替えるタイミングを決定する、請求項９に記載の発光素子駆動装置。
13. 　ＰＷＭ調光信号が入力される第１０外部端子と、
    　オンオフ設定信号が入力される第１１外部端子と、
    　前記オンオフ設定信号に応じ前記ＰＷＭ調光信号のデューティを制限する機能のオンオフを切替えるＯＤＰ（Over　Duty　Protection）部と、
    　アナログ調光信号が入力される第１２外部端子と、
    　前記アナログ調光信号に基づいて前記電流帰還電圧を生成する比較用電圧生成部と、
    をさらに備え、
    　前記比較用電圧生成部は、下記式に基づいて前記電流帰還電圧を生成する、請求項８または請求項１０に記載の発光素子駆動装置。
    　前記ＯＤＰ部の機能オンの場合
    　Ｖｃｓｃｃｍ　＝　Ｖａｄｉｍ　×　Ｇ２　（Ｖａｄｉｍ≦Ｖｃｌｐ１）
    　Ｖｃｓｃｃｍ　＝　Ｖｃｌｐ１　×　Ｇ２　（Ｖａｄｉｍ＞Ｖｃｌｐ１）
    　前記ＯＤＰ部の機能オフの場合
    　Ｖｃｓｃｃｍ　＝　Ｖａｄｉｍ　×　Ｇ２　（Ｖａｄｉｍ≦Ｖｃｌｐ２）
    　Ｖｃｓｃｃｍ　＝　Ｖｃｌｐ２　×　Ｇ２　（Ｖａｄｉｍ＞Ｖｃｌｐ２）
    　Ｖｃｌｐ１＞Ｖｃｌｐ２
    　ただし、Ｖｃｓｃｃｍ：前記電流帰還電圧、Ｖａｄｉｍ：前記アナログ調光信号、Ｇ２：第２ゲイン倍率、Ｖｃｌｐ１：第１クランプ電圧、Ｖｃｌｐ２：第２クランプ電圧
14. 　選択入力信号が入力される第１３外部端子をさらに備え、
    　前記駆動制御部は、前記選択入力信号に応じてＱＲモード（quasi-resonant：擬似共振方式）と、ＣＣＭモード（continuous　current　mode：電流連続方式）と、を切替えて動作する、請求項１に記載の発光素子駆動装置。
15. 　前記外部構成は、前記スイッチング素子の第２端子に一端が接続される電流検出抵抗をさらに含み、
    　前記駆動制御部は、
    　前記電流検出抵抗によって生じる電流検出信号が入力され、前記ＱＲモード時に使用される第７コンパレータと、
    　前記電流検出信号が入力され、出力端に第４コンデンサが接続される前記ＣＣＭモード時に使用されるエラーアンプと、
    を有し、
    　当該発光素子駆動装置は、
    　アナログ調光信号が入力される第１４外部端子と、
    　前記アナログ調光信号に第１ゲイン倍率を乗算して前記第７コンパレータに入力される電流検出閾値電圧を生成するとともに、前記アナログ調光信号に第２ゲイン倍率を乗算して前記エラーアンプに入力される電流帰還電圧を生成する比較用電圧生成部と、
    をさらに備え、
    　前記第１ゲイン倍率は、前記第２ゲイン倍率の２倍である、請求項１４に記載の発光素子駆動装置。
16. 　前記第１３外部端子に接続されるプルダウン抵抗と、
    　前記第１３外部端子と前記プルダウン抵抗との接続ノードに接続される入力端を有する第８コンパレータと、
    　をさらに備える、請求項１４または請求項１５に記載の発光素子駆動装置。
17. 　ＩＣパッケージである請求項１４に記載の発光素子駆動装置であって、
    　前記外部構成は、
    　前記スイッチング素子の第２端子に一端が接続される電流検出抵抗と、
    　前記コイルの他端に一端が接続される第５コンデンサと、
    　前記第５コンデンサの他端に接続される分圧抵抗と、
    をさらに含み、
    　前記ＩＣパッケージは、
    　第１辺と、前記第１辺と対向する第２辺とを有する封止材と、
    　前記第１３外部端子としてのＳＥＬ端子と、
    　ＩＣのデジタルグランドをとるためのＤＧＮＤ端子と、
    　前記ＣＣＭモードに用いられるエラーアンプの出力端に接続されて、外部の第６コンデンサを接続可能なＦＢ端子と、
    　前記ＱＲモードに用いられ、前記分圧抵抗の接続ノードに接続可能なＺＴ端子と、
    を有し、
    　前記第１辺に沿って、前記ＳＥＬ端子が配置され、
    　前記第２辺に沿って、前記ＤＧＮＤ端子、前記ＦＢ端子、および前記ＺＴ端子が配置される、発光素子駆動装置。
18. 　前記ＦＢ端子は、前記ＤＧＮＤ端子と前記ＺＴ端子との間に配置される、請求項１７に記載の発光素子駆動装置。
19. 　前記ＩＣパッケージは、
    　前記ＩＣ用の電源端子であるＶＣＣ端子と、
    　前記入力電圧のＵＶＬＯ用のＵＶＬＯ端子と、
    を有し、
    　前記ＶＣＣ端子と前記ＵＶＬＯ端子は、前記第１辺に沿って配置される、請求項１７または請求項１８に記載の発光素子駆動装置。
20. 　スイッチング素子の制御端子と接続される第１外部端子と、
    　前記スイッチング素子をオンオフ駆動する駆動信号を生成して前記第１外部端子から出力する駆動制御部と、
    を備え、
    　前記駆動制御部は、コイルを流れるコイル電流が増加から減少へ転じる折り返しタイミングの遅延に基づいて前記駆動信号を調整することで前記コイル電流を補正するコイル電流補正部を有する、
    　発光素子駆動装置。
21. 　少なくとも一つの発光素子からなり、一端に入力電圧が印加される発光部と、
    　前記発光部の他端に一端が接続されるコイルと、
    　前記コイルの他端と前記発光部の一端との間に接続されるダイオードと、
    　前記コイルの他端に接続される第１端子を有するスイッチング素子と、
    を含む外部構成における前記発光部を駆動する発光素子駆動装置であって、
    　前記スイッチング素子の制御端子と接続される第１外部端子と、
    　前記スイッチング素子をオンオフ駆動する駆動信号を生成して前記第１外部端子から出力する駆動制御部と、
    　選択入力信号が入力される第２外部端子と、
    を備え、
    　前記駆動制御部は、前記選択入力信号に応じてＱＲモード（quasi-resonant：擬似共振方式）と、ＣＣＭモード（continuous　current　mode：電流連続方式）と、を切替えて動作する、
    　発光素子駆動装置。
22. 　前記外部構成は、前記スイッチング素子の第２端子に一端が接続される電流検出抵抗をさらに含み、
    　前記駆動制御部は、
    　前記電流検出抵抗によって生じる電流検出信号が入力され、前記ＱＲモード時に使用される第１コンパレータと、
    　前記電流検出信号が入力され、出力端に第１コンデンサが接続される前記ＣＣＭモード時に使用されるエラーアンプと、
    を有し、
    　当該発光素子駆動装置は、
    　アナログ調光信号が入力される第３外部端子と、
    　前記アナログ調光信号に第１ゲイン倍率を乗算して前記第１コンパレータに入力される電流検出閾値電圧を生成するとともに、前記アナログ調光信号に第２ゲイン倍率を乗算して前記エラーアンプに入力される電流帰還電圧を生成する比較用電圧生成部と、
    をさらに備え、
    　前記第１ゲイン倍率は、前記第２ゲイン倍率の２倍である、請求項２１に記載の発光素子駆動装置。
23. 　前記第２外部端子に接続されるプルダウン抵抗と、
    　前記第２外部端子と前記プルダウン抵抗との接続ノードに接続される入力端を有する第２コンパレータと、
    　をさらに備える、請求項２１または請求項２２に記載の発光素子駆動装置。
24. 　請求項１から請求項２３のいずれか１項に記載の発光素子駆動装置と、
    　前記発光素子駆動装置によって駆動される発光部と、
    を有する発光装置。
25. 　請求項２４に記載の発光装置を有する電子機器。

Images