WO2019218604A1 - 驱动基板的制备方法、驱动基板和显示装置 - Google Patents

驱动基板的制备方法、驱动基板和显示装置 Download PDF

Info

Publication number
WO2019218604A1
WO2019218604A1 PCT/CN2018/113111 CN2018113111W WO2019218604A1 WO 2019218604 A1 WO2019218604 A1 WO 2019218604A1 CN 2018113111 W CN2018113111 W CN 2018113111W WO 2019218604 A1 WO2019218604 A1 WO 2019218604A1
Authority
WO
WIPO (PCT)
Prior art keywords
dielectric layer
value
thickness
thickness value
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2018/113111
Other languages
English (en)
French (fr)
Inventor
刘欢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Govisionox Optoelectronics Co Ltd
Original Assignee
Kunshan Govisionox Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Govisionox Optoelectronics Co Ltd filed Critical Kunshan Govisionox Optoelectronics Co Ltd
Priority to US16/414,757 priority Critical patent/US10727296B2/en
Publication of WO2019218604A1 publication Critical patent/WO2019218604A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Definitions

  • the present application relates to the field of display, and in particular, to a method for fabricating a driving substrate, and a driving substrate and a display device.
  • the screen body of the comprehensive screen mobile phone has been greatly concerned by the fact that it has the advantages of a large screen ratio and a narrow frame, and can greatly enhance the visual effect of the viewer.
  • the shaped display area is usually formed on the screen body by a special design such as slotting.
  • the number of pixels at the slot is less than the number of pixels in the normal display area. Therefore, the load of the pixel driving signal in the abnormal display area is greatly different from the load of the pixel driving signal in the normal display area, thereby causing different RC delays of the driving signals such as pixel scanning, thereby causing the brightness of the abnormal shaped display area and the normal display area to be different, which affects normal. use.
  • the present application provides a method for fabricating a driving substrate, the driving substrate comprising:
  • a first storage capacitor disposed in the shaped display driving region, the first storage capacitor including a first dielectric layer, and
  • the second storage capacitor disposed in the normal display driving region, the second storage capacitor includes a second dielectric layer, and the first dielectric layer and the second dielectric layer are formed on the same layer.
  • the method comprises:
  • Controlling a film formation process parameter by a film thickness control model depositing the first dielectric layer and the second dielectric layer on a surface of the first metal layer such that a thickness of the first dielectric layer reaches the first a thickness value such that the thickness of the second dielectric layer reaches a second thickness value, the first thickness value being less than the second thickness value.
  • the film thickness control model includes a medium gas flow rate and a film thickness growth rate
  • the depositing the first dielectric layer and the second dielectric layer on the surface of the first metal layer includes :
  • the second growth time is greater than the first growth time, and when the first growth time is reached, a barrier is disposed between the first dielectric layer and the second dielectric layer A plate to prevent growth of the first dielectric layer.
  • the dielectric gas includes trimethylsilylamine gas and ammonia gas.
  • the film thickness control model includes a relationship between temperature and film thickness growth rate
  • the depositing the first dielectric layer and the second dielectric layer on the surface of the first metal layer includes :
  • the first growth temperature is 500 ° C to 600 ° C
  • the second growth temperature is 700 ° C to 750 ° C.
  • the manufacturing method further includes cleaning the surface of the first metal layer before depositing the first dielectric layer and the second dielectric layer.
  • the preparation method further includes:
  • a second metal layer is formed on the surfaces of the first dielectric layer and the second dielectric layer.
  • the material of the first dielectric layer and the second dielectric layer is silicon oxide or silicon nitride.
  • the first thickness value is 50 nm to 130 nm
  • the second thickness value is 140 nm to 200 nm.
  • a driving substrate including:
  • a first storage capacitor disposed in the shaped display driving region, the first storage capacitor including a first dielectric layer, and
  • a normal display driving region provided with a second signal line
  • a second storage capacitor disposed in the normal display driving region, the second storage capacitor including a second dielectric layer, the first dielectric layer and the second medium Layers are formed on the same level
  • the first dielectric layer has a first thickness value
  • the first thickness value is a capacitance load based on a first signal line of the shaped display driving region and a capacitance of a second signal line of the normal display driving region A difference in load, the second dielectric layer having a second thickness value, the first thickness value being less than the second thickness value.
  • the first thickness value is from 50 nm to 130 nm and the second thickness value is from 140 nm to 200 nm.
  • the first dielectric layer and the second dielectric layer are formed on a first metal layer, and a second metal layer is formed on a surface of the first dielectric layer and the second dielectric layer.
  • the material of the first dielectric layer and the second dielectric layer is silicon oxide or silicon nitride.
  • the application also provides a display device comprising a display screen comprising a drive substrate as described above.
  • the process parameter is changed by a film thickness control model to flexibly control the thickness of the first dielectric layer and the second dielectric layer, by making the thickness of the first dielectric layer smaller than
  • the thickness of the second dielectric layer can increase the capacitive load of the first storage capacitor, thereby increasing the capacitive load of the first signal line.
  • the capacitive load of the first signal line and the capacitive load of the second signal line tend to be the same. Therefore, the display brightness of the display shaped display area and the brightness of the display of the display normal display area are made the same.
  • FIG. 1 is a flow chart of a method for preparing a driving substrate according to an embodiment of the present application
  • FIG. 2 is a cross-sectional view of a driving substrate provided by an embodiment of the present application.
  • FIG. 3 is a schematic diagram of a reaction chamber provided by an embodiment of the present application.
  • the drive substrate 10 includes a substrate 400, and a profile display drive region 100 and a normal display drive region 200 disposed adjacent to each other between the surfaces of the substrate 400.
  • the shaped display driving region 100 includes a plurality of spaced apart first driving circuit units 110.
  • the first driving circuit unit 110 includes a first storage capacitor 111.
  • the first storage capacitor 111 includes a first dielectric layer 112.
  • the normal display driving region 200 includes a plurality of spaced second circuit driving units 210.
  • the second circuit driving unit 210 includes a second storage capacitor 211.
  • the second storage capacitor 211 includes a second dielectric layer 212.
  • the first dielectric layer 112 and the second dielectric layer 212 are formed on the same level.
  • a plurality of first signal lines may be provided. Each of the first signal lines may electrically connect a plurality of the first driving circuit units 110.
  • a plurality of second signal lines may be provided. Each of the second signal lines may connect a plurality of the second circuit driving units 210.
  • the shape of the normal display driving region 200 is regular, and the irregular display driving region 100 has a structure such as a slot, and thus the number of the first driving circuit units 110 connected to each of the first signal lines may be The number of the second circuit driving units 210 connected to the second signal line may be less, such that the capacitive load of each of the first signal lines may not be the same as the capacitive load of each of the second signal lines . Since the first signal line is used to drive the display of the pixels of the display screen shaped display area 100, and the second signal line is used to drive the display of the pixels of the display normal display area 200, the display screen shaped display area The display brightness of 100 differs from the brightness of the display of the display normal display area 200.
  • the manufacturing method of the driving substrate 10 includes:
  • the capacitive load of the first signal line may be the sum of the capacitive loads of all the first storage capacitors 111 of all the first driving circuit units 110 connected to the first signal line.
  • the capacitive load of the second signal line may be the sum of the capacitive loads of all of the second storage capacitors 211 in the second circuit driving unit 210.
  • the capacitive load of the first signal line can be increased by increasing the capacitive load of each of the first storage capacitors 111.
  • a compensation capacitance value that each of the first driving circuit units 110 needs to increase may be calculated based on a capacitive load of the first signal line and a capacitive load of the second signal line.
  • ⁇ is a constant
  • S is the facing area of the capacitor plate
  • d is the distance of the capacitor plate
  • k is the electrostatic force constant.
  • the first metal layer 113 may be a transparent metal oxide semiconductor material.
  • the transparent metal oxide semiconductor material may be indium gallium zinc oxide or the like.
  • the film thickness control model may include a model of a relationship between a medium gas flow rate and a film thickness growth rate, a relationship between a temperature and a film thickness growth rate, a relationship between a pressure and a film thickness growth rate, and the like.
  • the film thickness control model can be obtained based on empirical values or can be obtained by simulation calculation.
  • the film thickness control model can be applied to a CVD apparatus.
  • the film forming process parameters may include pressure, temperature, medium gas flow rate, and the like.
  • the film thickness control model can control process conditions such as pressure, medium gas flow rate, temperature, etc. in the CVD apparatus, thereby controlling the thickness of the second dielectric layer 212 to reach a second thickness value, the first thickness value being less than the The second thickness value.
  • the capacitive load value of the first storage capacitor 111 and the capacitive load value of the second storage capacitor 211 are generally the same. That is, the first dielectric layer 112 and the second dielectric layer 212 have the same thickness and may both be H 1 .
  • the capacitive load value of the first signal line is N, and the number of the first storage capacitors 111 connected to the first signal line is X.
  • the method for manufacturing the driving substrate 10 provided by the present application includes S10, and the first dielectric layer 112 is obtained based on a difference between a capacitive load of the irregular display driving region 100 and a capacitive load of the normal display driving region 200.
  • a thickness value S20, providing a substrate 400, and depositing a first metal layer 113 on a surface of the substrate 400;
  • S30 controlling a process parameter by a film thickness control model, depositing the first surface on the surface of the first metal layer 113
  • the dielectric layer 112 and the second dielectric layer 212 are such that the thickness of the first dielectric layer 112 reaches the first thickness value such that the thickness of the second dielectric layer 212 reaches a second thickness value.
  • the capacitive load of the first storage capacitor can be increased, thereby increasing the capacitive load of the first signal line, so that the The capacitive load of the first signal line and the capacitive load of the second signal line tend to be the same.
  • the display brightness of the display shaped display area and the brightness of the display of the display normal display area tend to be the same.
  • the film thickness control model includes a model of a relationship between a medium gas flow rate and a film thickness growth rate.
  • the model of the relationship between the medium gas flow rate and the film thickness growth rate includes a relationship between the medium gas flow rate and the film thickness growth rate, and step S30 includes:
  • control medium gas sequentially passes through the second dielectric layer 212 and the first dielectric layer 112, and the dielectric gas passes through the first dielectric layer 112 as a first airflow velocity value, and the dielectric gas passes through the
  • the second dielectric layer 212 is a second airflow velocity value
  • the first dielectric layer 112 and the second dielectric layer 212 may be simultaneously deposited on the surface of the first metal layer 113 by a chemical vapor deposition method. That is, the first dielectric layer 112 and the second dielectric layer 212 can be fabricated in the same process.
  • the first metal layer 113 may be disposed at a horizontal plane.
  • the flow rate of the medium gas is controlled to be a single process variable, and the process conditions such as temperature and pressure in the reaction chamber 600 are uniform.
  • the medium gas is sequentially passed through a deposition position of the second dielectric layer 212 and a deposition position of the first dielectric layer 112.
  • the deposition speed of the deposition position of the second dielectric layer 212 is greater than the deposition speed of the deposition position of the first dielectric layer 112 due to gravity and airflow diffusion. Therefore, the film thickness growth rate of the second dielectric layer 212 is greater than the film thickness growth rate of the first dielectric layer 112.
  • the relationship between the medium gas flow rate and the film thickness growth rate reflects the correspondence between the medium gas flow rate and the film thickness growth rate.
  • the volume of the reaction chamber 600 may be 25 L
  • the medium gas may be trimethylsilylamine gas and ammonia gas
  • the flow ratio of the trisilylamine gas to the ammonia gas may be 5:1.
  • the mixed gas of trimethylsilylamine gas and ammonia gas may be introduced into the reaction chamber 600 at a rate of 0.2 L/min.
  • the first gas flow velocity value of the mixed gas at the deposition position of the second dielectric layer 212 is 0.15 L/min
  • the second at the deposition position of the first dielectric layer 112 as measured by a flow meter.
  • the air flow speed value was 0.8 L/min.
  • step S33 in one embodiment, based on the first gas flow velocity value of 0.15 L/min and the second gas flow velocity value of 0.8 L/min, based on the relationship between the medium gas flow rate and the film thickness growth rate, The film thickness growth rate of the second dielectric layer 212 was 0.5 nm/s, and the film thickness growth rate of the first dielectric layer 112 was 0.3 nm/s. In one embodiment, the second thickness value is 110 nm and the first thickness value is 60 nm. Therefore, the first growth time can be obtained by the film thickness growth rate of the first dielectric layer 112 of 0.3 nm/s and the first thickness value of 60 nm.
  • the second growth time is 220 s by the second thickness value of 110 nm and the film thickness growth rate of the second dielectric layer 212 of 0.5 nm/s. It can be understood that the relationship between the medium gas flow rate and the film thickness growth rate can be obtained experimentally. That is, the data of the plurality of medium gas flow rates and the film thickness growth rate can be obtained first, and then the data is nonlinearly fitted to obtain a relationship between the medium gas flow rate and the film thickness growth rate.
  • the growth time of the first dielectric layer 112 may be 200 s and the growth time of the second dielectric layer 212 may be 220 s by controlling process parameters such as the flow direction of the dielectric gas.
  • the second growth time is greater than the first growth time.
  • a barrier 610 is disposed between the first dielectric layer 112 and the second dielectric layer 212 to prevent the first dielectric layer 112 from growing. It can be seen from the above embodiment that the second growth time is greater than the first growth time because the flow direction of the medium gas is sequentially passing through the deposition position of the second dielectric layer 212 and the deposition position of the first dielectric layer 112. Therefore, the thickness of the first dielectric layer 112 first reaches the first thickness value.
  • a blocking plate 610 is disposed between the first dielectric layer 112 and the second dielectric layer 212, so that the dielectric gas can no longer be reached.
  • the first dielectric layer 112 cannot continue to grow, and the second dielectric layer 212 can continue to grow.
  • the thickness of the second dielectric layer 212 may be greater than the thickness of the first dielectric layer 112.
  • the capacitive load of the first scan line can be increased such that the capacitive load of the first scan line and the capacitive load of the second scan line tend to be the same.
  • the baffle plate 610 can be disposed in the middle of the reaction chamber 600.
  • the action of the baffle 610 can be controlled automatically. It is only necessary to provide the relevant barrier 610 in the existing reaction chamber 600, and the first dielectric layer 112 and the second dielectric layer having different thicknesses can be simultaneously grown in one process by using the growth material of the above embodiment. 212, has the advantages of convenience, efficiency and cost saving.
  • the dielectric gas comprises a trisilylamine gas and ammonia.
  • the medium gas may also be nitrogen gas, water vapor, and a mixed gas containing a silicon element compound.
  • the film thickness control model includes a temperature versus film thickness growth rate model
  • the temperature and film thickness growth rate relationship model includes a temperature and film thickness growth rate relationship
  • the film thickness control model step S30 include:
  • S330 determining, according to the first growth rate value and the second growth rate value, a first growth temperature of the first dielectric layer 112 by using a relationship between the temperature and a film thickness growth rate, so that the first A dielectric layer 112 is grown to the first thickness value; a second growth temperature of the second dielectric layer 212 is determined to cause the second dielectric layer 212 to grow to the second thickness value.
  • the third growth time may be 250 s, the first thickness value is 80 nm, and the second thickness value may be 110 nm. Therefore, the first growth rate value is 0.32 nm/s, and the second growth rate value is 0.44 nm/s.
  • step S330 the relationship between the growth rate value and the temperature value is included in the relationship between the temperature and the film thickness growth rate on the premise that the temperature is a single variable. It can be understood that the relationship between the temperature and the film thickness growth rate is understood.
  • the formula can be obtained experimentally. That is, a plurality of data corresponding to the temperature value and the growth rate value may be obtained first, and then the data is nonlinearly fitted to obtain a relationship between the temperature and the film thickness growth rate. In one embodiment, it may be determined that the temperature at which the first growth rate value is 0.32 nm/s is 545 ° C, and the temperature at which the second growth rate value is 0.44 nm/s is 720 ° C.
  • a heating furnace may be disposed under the first dielectric layer 112 and the second dielectric layer 212, respectively, and the first dielectric layer 112 and the chamber may be controlled by setting the temperature of the heating furnace. The growth temperature of the second dielectric layer 212 is described.
  • the first growth temperature is from 500 ° C to 600 ° C and the second growth temperature is from 700 ° C to 750 ° C.
  • the first growth temperature is 500 ° C - 600 ° C and the second growth temperature is 700 ° C - 750 ° C
  • the thickness of the first dielectric layer 112 and the second dielectric layer 212 are uniformly grown, and the level thickness is The gap does not exceed 0.1 nm.
  • the first growth temperature is 545 °C.
  • the second growth temperature was 720 °C. Under the temperature condition, the first dielectric layer 112 and the second dielectric layer 212 have the best thickness control effect and the highest level.
  • the step of cleaning the surface of the first metal layer 113 is further included.
  • the primarily cleaned material is a photoresist that remains on the surface of the first metal layer 113 when the first metal layer 113 is formed.
  • the method further includes:
  • the first dielectric layer 112 and the second dielectric layer 212 may be patterned by photolithography.
  • the second metal layer 114 may be molybdenum, titanium, or a molybdenum-titanium alloy or the like, which may be obtained by physical deposition.
  • the material of the first dielectric layer 112 and the second dielectric layer 212 is silicon oxide or silicon nitride. Silicon oxide or silicon nitride materials have good insulating properties and a high dielectric constant.
  • the first thickness value is from 50 nm to 130 nm and the second thickness value is from 140 nm to 200 nm.
  • the profile of the driving substrate 10 displays the capacitive load of all the first storage capacitors 111 of the driving region 100 and The capacitive loads of all of the second storage capacitors 211 of the normal display drive region 200 tend to be the same.
  • the first thickness value and the second thickness value may be calculated according to the specific routing and shape and size of the circuit of the drive substrate 10.

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

公开了一种本申请提供的驱动基板的制备方法，包括：基于异形显示驱动区的所有第一储存电容的负载和正常显示驱动区的所有第二储存电容的负载的差值，得到第一介质层的第一厚度值；提供基底，并在基底表面沉积第一金属层；通过膜厚控制模型，控制成膜工艺参数，在第一金属层表面沉积第一介质层和第二介质层，以使第一介质层的厚度达到第一厚度值，以使第二介质层的厚度达到第二厚度值，第一厚度值小于第二厚度值。还公开了驱动基板和显示装置。

Description

驱动基板的制备方法、驱动基板和显示装置 技术领域
本申请涉及显示领域，尤其涉及一种驱动基板的制备方法，以及驱动基板和显示装置。
背景技术
随着手机产业的不断发展，全面屏手机的屏体由于具有较大的屏占比、窄边框的优点，能大大提高观者的视觉效果，因而受到人们的广泛关注。
在全面屏的制作过程中，在屏体上通常由开槽等异形设计构成异形显示区。开槽处的像素数量少于正常显示区的像素的数量。因此异形显示区像素驱动信号的负载与正常显示区像素驱动信号的负载差异很大，由此造成像素扫描等驱动信号的RC延迟不同，从而造成异形显示区与正常显示区的亮度不同，影响正常使用。
发明内容
基于此，有必要针对传统具有开槽设计的屏体显示不均匀的问题，提供一种驱动基板的制备方法，以及驱动基板和显示装置。
本申请一方面提供了一种驱动基板的制备方法，所述驱动基板包括：
设置于异形显示驱动区的第一储存电容，所述第一储存电容包括第一介质层，以及
设置于正常显示驱动区的第二储存电容，所述第二储存电容包括第二介质层，所述第一介质层和所述第二介质层形成于同一层面，
其中，所述方法包括：
基于所述异形显示驱动区的第一信号线的电容负载和所述正常显示驱动区的第二信号线的电容负载的差值，得到所述第一介质层的第一厚度值；
提供基底，并在所述基底表面沉积第一金属层；以及
通过膜厚控制模型，控制成膜工艺参数，在所述第一金属层表面沉积所述第一介质层和所述第二介质层，以使所述第一介质层的厚度达到所述第一厚度值，以使所述第二介质层的厚度达到第二厚度值，所述第一厚度值小于所述第二厚度值。
在一个实施例中，所述膜厚控制模型包括介质气体流速与膜厚生长速度关系式，并且所述在所述第一金属层表面沉积所述第一介质层和所述第二介质层包括：
在所述第一金属层表面同时沉积所述第一介质层和所述第二介质层；
控制介质气体依次通过第二介质层的沉积位置和第一介质层的沉积位置，所述介质气体 经过所述第一介质层的沉积位置时为第一气流速度值，所述介质气体经过所述第二介质层的沉积位置时为第二气流速度值；以及
基于所述第一厚度值和所述第一气流速度值，通过所述介质气体流速与膜厚生长速度关系式，得到所述第一介质层的第一生长时间，以使所述第一介质层生长到所述第一厚度值；基于所述第二厚度值和所述第二气流速度值，通过所述介质气体流速与膜厚生长速度关系式，得到所述第二介质层的第二生长时间，以使所述第二介质层生长到所述第二厚度值。
前述驱动基板的制备方法中，所述第二生长时间大于所述第一生长时间，当到达所述第一生长时间时，在所述第一介质层和所述第二介质层之间设置阻隔板以阻止所述第一介质层生长。
前述驱动基板的制备方法中，所述介质气体包括三甲硅烷基胺气体和氨气。
前述驱动基板的制备方法中，所述膜厚控制模型包括温度与膜厚生长速度关系式，并且所述在所述第一金属层表面沉积所述第一介质层和所述第二介质层包括：
在所述第一金属层表面同时沉积所述第一介质层和所述第二介质层；
设定所述第一介质层和所述第二介质层具有相同的第三生长时间，基于所述第三生长时间和所述第一厚度值和所述第二厚度值，得到所述第一介质层的第一生长速度值和所述第二介质层的第二生长速度值；以及
基于所述第一生长速度值和所述第二生长速度值，通过所述温度与膜厚生长速度关系式，确定所述第一介质层的第一生长温度，以使得所述第一介质层生长到所述第一厚度值；确定所述第二介质层的第二生长温度，以使所述第二介质层生长到所述第二厚度值。
前述驱动基板的制备方法中，所述第一生长温度为500℃-600℃，所述第二生长温度为700℃-750℃。
前述驱动基板的制备方法中，所述制备方法还包括在沉积所述第一介质层和所述第二介质层之前清理所述第一金属层表面。
前述驱动基板的制备方法中，所述制备方法还包括：
对所述第一介质层和所述第二介质层进行图形化处理；以及
在所述第一介质层和所述第二介质层表面上形成第二金属层。
前述驱动基板的制备方法中，所述第一介质层和所述第二介质层的材料为氧化硅或氮化硅。
前述驱动基板的制备方法中，所述第一厚度值为50nm-130nm，所述第二厚度值为140nm-200nm。
本申请另一方面提供了一种驱动基板，包括：
设置有第一信号线的异形显示驱动区，
设置于所述异形显示驱动区的第一储存电容，所述第一储存电容包括第一介质层，以及
设置有第二信号线的正常显示驱动区，设置于所述正常显示驱动区的第二储存电容，所述第二储存电容包括第二介质层，所述第一介质层和所述第二介质层形成于同一层面，
其中，所述第一介质层具有第一厚度值，所述第一厚度值为基于所述异形显示驱动区的第一信号线的电容负载和所述正常显示驱动区的第二信号线的电容负载的差值，所述第二介质层具有第二厚度值，所述第一厚度值小于所述第二厚度值。
在一个实施例中，所述第一厚度值为50nm-130nm，所述第二厚度值为140nm-200nm。
在一个实施例中，所述第一介质层和所述第二介质层形成在第一金属层上，所述第一介质层和所述第二介质层的表面上形成有第二金属层。
在一个实施例中，所述第一介质层和所述第二介质层的材料为氧化硅或氮化硅。
本申请还提供了一种显示装置，其包括显示屏，所述显示屏包括如上所述的驱动基板。
本申请提供的驱动基板的制备方法，通过膜厚控制模型改变工艺参数，以灵活控制所述第一介质层和所述第二介质层的厚度，通过使所述第一介质层的厚度小于所述第二介质层的厚度可以增加所述第一储存电容的电容负载，进而增加所述第一信号线的电容负载。通过增加所述第一信号线的电容负载可以以使得所述第一信号线的电容负载和所述第二信号线的电容负载趋于相同。因而使得所述显示屏异形显示区的显示亮度与所述显示屏正常显示区的显示的亮度趋相同。
附图说明
图1为本申请实施例提供的驱动基板的制备方法流程图；
图2为本申请实施例提供的驱动基板截面图；
图3为本申请实施例提供的反应室示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
请参见图1和图2，本申请实施例提供一种驱动基板的制备方法。所述驱动基板10包括基底400，以及在所述基底400表面间相邻设置的异形显示驱动区100和正常显示驱动区200。所述异形显示驱动区100包括多个间隔设置的第一驱动电路单元110。所述第一驱动电路单 元110包括第一储存电容111。所述第一储存电容111包括第一介质层112。所述正常显示驱动区200包括多个间隔设置的第二电路驱动单元210。所述第二电路驱动单元210包括第二储存电容211。所述第二储存电容211包括第二介质层212。所述第一介质层112和所述第二介质层212形成于同一层面。
在所述异形显示驱动区100中，可以设置有多个第一信号线(未图示)。每个所述第一信号线可以电连接多个所述第一驱动电路单元110。在所述正常显示驱动区200中，可以设置有多个第二信号线(未图示)。每个所述第二信号线可以连接多个所述第二电路驱动单元210。所述正常显示驱动区200的形状是规则的，而所述异形显示驱动区100中存在开槽等结构，因此每个所述第一信号线连接的所述第一驱动电路单元110的数量可能会少于所述第二信号线连接的所述第二电路驱动单元210的数量，导致每个所述第一信号线的电容负载与每个所述第二信号线的电容负载可能并不相同。由于所述第一信号线用于驱动显示屏异形显示区100的像素的显示，而所述第二信号线用于驱动显示屏正常显示区200的像素的显示，因此所述显示屏异形显示区100的显示亮度与所述显示屏正常显示区200的显示的亮度存在着差异。
所述驱动基板10的制备方法包括：
S10，基于所述异形显示驱动区100的第一信号线的电容负载和所述正常显示驱动区200的第二信号线的电容负载的差值，得到所述第一介质层112的第一厚度值；
S20，提供基底400，并在所述基底400表面沉积第一金属层113；以及
S30，通过膜厚控制模型，控制成膜工艺参数，在所述第一金属层113表面沉积所述第一介质层112和所述第二介质层212，以使所述第一介质层112的厚度达到所述第一厚度值，以使所述第二介质层212的厚度达到第二厚度值，所述第一厚度值小于所述第二厚度值。
在步骤S10中，所述第一信号线的电容负载可以为所述第一信号线连接的所有的第一驱动电路单元110中的所有的第一储存电容111的电容负载总和。所述第二信号线的电容负载可以为所述第二电路驱动单元210中的所有第二储存电容211的电容负载的总和。通过增加每个所述第一储存电容111的电容负载，可以增加所述第一信号线的电容负载。基于所述第一信号线的电容负载和所述第二信号线的电容负载可以计算每个所述第一驱动电路单元110需要增加的补偿电容值。
电容计算公式为C＝εS/4πkd。其中，ε是一个常数，S为电容极板的正对面积，d为电容极板的距离，k则是静电力常量。可知，通过减少所述第一储存电容111的第一介质层112厚度，可以增加所述第一储存电容111的电容负载。基于该补偿电容值，通过所述电容计算公式可以得到所述第一厚度值。
在步骤S20中，所述第一金属层113可以为透明金属氧化物半导体材料。所述透明金属 氧化物半导体材料可以为铟镓锌氧化物等。利用光刻制程对所述第一金属层113进行图形化处理后，可以得到所述第一储存电容111和所述第二储存电容211的电容电极。
在步骤S30中，所述膜厚控制模型可以包括介质气体流速与膜厚生长速度关系模型、温度与膜厚生长速度关系模型、压强与膜厚生长速度关系模型等。所述膜厚控制模型可以根据经验值获得，也可以通过模拟计算获得。在一个实施例中，所述膜厚控制模型可以适用于CVD设备。所述成膜工艺参数可以包括压强、温度、介质气体流速等。通过所述膜厚控制模型可以控制CVD设备中的压强、介质气体流速、温度等工艺条件，进而控制所述第二介质层212的厚度达到第二厚度值，所述第一厚度值小于所述第二厚度值。
在本领域中，所述第一储存电容111的电容负载值与所述第二储存电容211的电容负载值一般是相同的。即所述第一介质层112和所述第二介质层212的厚度相同，可以均为H 1。在一个实施例中，所述第一信号线的电容负载值为N，所述第一信号线连接的所述第一储存电容111的数量为X。所述第二信号线的电容负载值为M，M大于N；所述第二信号线连接的所述第二储存电容211的数量为Y，Y大于X。因此每个所述第一驱动电路单元110中的所述第一储存电容111需要增加的补偿电容值为Q＝(M-N)/X。由Q＝εS/4πkd可以算出每个所述第一介质层112需要减少的厚度d。因此可以得到需要的所述第一厚度值H 2＝H 1-d。
本申请提供的驱动基板10的制备方法，包括S10，基于所述异形显示驱动区100的电容负载和所述正常显示驱动区200的电容负载的差值，得到所述第一介质层112的第一厚度值；S20，提供基底400，并在所述基底400表面沉积第一金属层113；S30，通过膜厚控制模型，控制工艺参数，在所述第一金属层113表面沉积所述第一介质层112和所述第二介质层212，以使所述第一介质层112的厚度达到所述第一厚度值，以使所述第二介质层212的厚度达到第二厚度值。通过使所述第一介质层112的厚度小于所述第二介质层212的厚度，可以增加所述第一储存电容的电容负载，进而增加所述第一信号线的电容负载，以使得所述第一信号线的电容负载和所述第二信号线的电容负载趋于相同。因而，使得所述显示屏异形显示区的显示亮度与所述显示屏正常显示区的显示的亮度趋于相同。
在一个实施例中，所述膜厚控制模型包括介质气体流速与膜厚生长速度关系模型。所述介质气体流速与膜厚生长速度关系模型包括介质气体流速与膜厚生长速度关系式，步骤S30包括：
S31，在所述第一金属层113表面同时沉积所述第一介质层112和所述第二介质层212；
S32，控制介质气体依次通过所述第二介质层212和所述第一介质层112，所述介质气体经过所述第一介质层112时为第一气流速度值，所述介质气体经过所述第二介质层212时为第二气流速度值；以及
S33，基于所述第一厚度值和所述第一气流速度值，通过所述介质气体流速与膜厚生长速度关系式，得到所述第一介质层112的第一生长时间，以使所述第一介质层112生长到所述第一厚度值；基于所述第二厚度值和所述第二气流速度值，通过所述介质气体流速与膜厚生长速度关系式，得到所述第二介质层212的第二生长时间，以使所述第二介质层212生长到所述第二厚度值。
在步骤S31中，在一个实施例中，可以通过化学气相沉积方法，在所述第一金属层113表面同时沉积所述第一介质层112和所述第二介质层212。即所述第一介质层112和所述第二介质层212可以在同一个工序中制作。
在步骤S32中，在一个实施例中，可以使得所述第一金属层113设置于一水平面。如图3所示，控制所述介质气体流速为单一工艺变数，反应室600内的温度、压强等工艺条件是均匀的。使得所述介质气体依次通过所述第二介质层212的沉积位置和所述第一介质层112的沉积位置。由于重力以及气流扩散作用，所述第二介质层212的沉积位置的沉积速度大于所述第一介质层112的沉积位置的沉积速度。因此所述第二介质层212的膜厚生长速度大于所述第一介质层112的膜厚生长速度。所述介质气体流速与膜厚生长速度关系模型反应了介质气体流速与膜厚生长速度的对应关系。
在一个实施例中，反应室600的体积可以为25L，所述介质气体可以为三甲硅烷基胺气体和氨气，所述三甲硅烷基胺气体和氨气的流量比可以为5:1，所述三甲硅烷基胺气体和氨气混合气体可以以0.2L/min的速度通入所述反应室600。通过流量计测量，所述混合气体在所述第二介质层212的沉积位置的所述第一气流速度值为0.15L/min，在所述第一介质层112的沉积位置的所述第二气流速度值为0.8L/min。
在步骤S33中，在一个实施例中，通过所述第一气流速度值0.15L/min和所述第二气流速度值0.8L/min，基于所述介质气体流速与膜厚生长速度关系式，可以得到所述第二介质层212的膜厚生长速度为0.5nm/s，所述第一介质层112的膜厚生长速度为0.3nm/s。在一个实施例中，所述第二厚度值为110nm，所述第一厚度值为60nm。因此可以通过所述第一介质层112的膜厚生长速度0.3nm/s和所述第一厚度值60nm可以得到所述第一生长时间为200s。通过所述第二厚度值110nm和所述第二介质层212的膜厚生长速度0.5nm/s，可以得到所述第二生长时间为220s。可以理解，介质气体流速与膜厚生长速度关系式可以通过实验获得。即可以先获得多个介质气体流速与膜厚生长速度一一对应的数据，再对所述数据进行非线性拟合，得到所述介质气体流速与膜厚生长速度关系式。
在上述实施例中，可以通过控制介质气体的流向等工艺参数，使得所述第一介质层112的生长时间为200s，所述第二介质层212的生长时间为220s。
参见图3，在一个实施例中，所述第二生长时间大于所述第一生长时间。当到达所述第一生长时间时，在所述第一介质层112和所述第二介质层212之间设置阻隔板610以阻止所述第一介质层112生长。由上述实施例可知，由于介质气体的流向为依次经过所述第二介质层212的沉积位置和所述第一介质层112的沉积位置，而所述第二生长时间大于所述第一生长时间，因此所述第一介质层112的厚度首先达到所述第一厚度值。当所述第一介质层112的厚度达到所述第一厚度值后，在所述第一介质层112和所述第二介质层212之间设置阻隔板610，使得所述介质气体无法再到达所述第一介质层112。所述第一介质层112就无法继续生长，而所述第二介质层212可以继续生长。因而所述第二介质层212的厚度可以大于所述第一介质层112的厚度。从而可以增加所述第一扫描线的电容负载，使得所述第一扫描线的电容负载和所述第二扫描线的电容负载趋于相同。可以理解，所述阻隔板610可以设置在所述反应室600的中间。所述阻隔板610的动作可以通过自动化控制。只需在现有反应室600内设置有关阻隔板610，即可利用上述实施例的生长材料的方式在一道工序中同时生长出厚度不同的所述第一介质层112和所述第二介质层212，具有方便高效，节省成本的优点。
在一个实施例中，所述介质气体包括三甲硅烷基胺气体和氨气。所述介质气体还可以为氮气、水蒸气以及含有硅元素化合物的混合气体。
在一个实施例中，所述膜厚控制模型包括温度与膜厚生长速度关系模型，所述温度与膜厚生长速度关系模型包括温度与膜厚生长速度关系式，所述膜厚控制模型步骤S30包括：
S310，在所述第一金属层113表面同时沉积所述第一介质层112和所述第二介质层212；
S320，设定所述第一介质层112和所述第二介质层212具有相同的第三生长时间，基于所述第三生长时间和所述第一厚度值和所述第二厚度值，得到所述第一介质层112的第一生长速度值和所述第二介质层212的第二生长速度值；以及
S330，基于所述第一生长速度值和所述第二生长速度值，通过所述温度与膜厚生长速度关系式，确定所述第一介质层112的第一生长温度，以使得所述第一介质层112生长到所述第一厚度值；确定所述第二介质层212的第二生长温度，以使所述第二介质层212生长到所述第二厚度值。
在步骤S320中，所述第三生长时间可以为250s，所述第一厚度值为80nm，所述第二厚度值可以为110nm。因此所述第一生长速度值为0.32nm/s，所述第二生长速度值为0.44nm/s。
在步骤S330中，在以温度作为单一变数的前提下，所述温度与膜厚生长速度关系模型中包括了生长速度值与温度值的对应关系，可以理解，所述温度与膜厚生长速度关系式可以通过实验获得。即可以先获得多个温度值与生长速度值一一对应的数据，再对所述数据进行非线性拟合，得到所述温度与膜厚生长速度关系式。在一个实施例中，可以确定到达所述第一 生长速度值0.32nm/s的温度为545℃，到达所述第二生长速度值0.44nm/s的温度为720℃。在一个实施例中，可以分别在所述第一介质层112和所述第二介质层212的下方设置加热炉，通过设定所述加热炉的温度来控制所述第一介质层112和所述第二介质层212的生长温度。
在一个实施例中，所述第一生长温度为500℃-600℃，所述第二生长温度为700℃-750℃。在所述第一生长温度为500℃-600℃、所述第二生长温度为700℃-750℃时，所述第一介质层112和所述第二介质层212的厚度生长均匀，水准厚度的差距不超过0.1nm。优选地，所述第一生长温度为545℃。所述第二生长温度为720℃。在该温度条件下，所述第一介质层112和所述第二介质层212生长的厚度控制效果最好，并且水平度最高。
在一个实施例中，步骤30之前，还包括清理所述第一金属层113表面的步骤。在一个实施例中，主要清理的物质为在形成所述第一金属层113时留在所述第一金属层113表面的光阻液。
在一个实施例中，在所述步骤S30之后，还包括：
S41，对所述第一介质层112和所述第二介质层212进行图形化处理；以及
S42，在所述第一介质层112和所述第二介质层212的表面上形成第二金属层114。
在一个实施例中，可以通过光刻对所述第一介质层112和所述第二介质层212进行图形化处理。
在一个实施例中，所述第二金属层114可以为钼、钛或者钼钛合金等，其可以通过物理沉积获得。
在一个实施例中，所述第一介质层112和所述第二介质层212的材料为氧化硅或氮化硅。氧化硅或氮化硅材料具有良好的绝缘特性和较高的介电常数。
在一个实施例中，所述第一厚度值为50nm-130nm，所述第二厚度值为140nm-200nm。通常而言，当所述第一厚度值为50nm-130nm，所述第二厚度值为140nm-200nm时，所述驱动基板10的异形显示驱动区100的所有第一储存电容111的电容负载和所述正常显示驱动区200的所有第二储存电容211的电容负载趋于相同。在该范围内，所述第一厚度值和所述第二厚度值可以根据所述驱动基板10的电路的具体走线和开槽的形状和大小计算得到。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此， 本申请专利的保护范围应以所附权利要求为准。

Claims (15)

  1. 一种驱动基板的制备方法，所述驱动基板包括：
    设置于异形显示驱动区的第一储存电容，所述第一储存电容包括第一介质层，以及
    设置于正常显示驱动区的第二储存电容，所述第二储存电容包括第二介质层，所述第一介质层和所述第二介质层形成于同一层面，
    其中，所述方法包括：
    基于所述异形显示驱动区的第一信号线的电容负载和所述正常显示驱动区的第二信号线的电容负载的差值，得到所述第一介质层的第一厚度值；
    提供基底，并在所述基底表面沉积第一金属层；以及
    通过膜厚控制模型，控制成膜工艺参数，在所述第一金属层表面沉积所述第一介质层和所述第二介质层，以使所述第一介质层的厚度达到所述第一厚度值，以使所述第二介质层的厚度达到第二厚度值，所述第一厚度值小于所述第二厚度值。
  2. 如权利要求1所述的驱动基板的制备方法，其中，所述膜厚控制模型包括介质气体流速与膜厚生长速度关系式，并且所述在所述第一金属层表面沉积所述第一介质层和所述第二介质层包括：
    在所述第一金属层表面同时沉积所述第一介质层和所述第二介质层；
    控制介质气体依次通过第二介质层的沉积位置和第一介质层的沉积位置，所述介质气体经过所述第一介质层的沉积位置时为第一气流速度值，所述介质气体经过所述第二介质层的沉积位置时为第二气流速度值；以及
    基于所述第一厚度值和所述第一气流速度值，通过所述介质气体流速与膜厚生长速度关系式，得到所述第一介质层的第一生长时间，以使所述第一介质层生长到所述第一厚度值；基于所述第二厚度值和所述第二气流速度值，通过所述介质气体流速与膜厚生长速度关系式，得到所述第二介质层的第二生长时间，以使所述第二介质层生长到所述第二厚度值。
  3. 如权利要求2所述的驱动基板的制备方法，其中，所述第二生长时间大于所述第一生长时间，当到达所述第一生长时间时，在所述第一介质层和所述第二介质层之间设置阻隔板以阻止所述第一介质层生长。
  4. 如权利要求2所述的驱动基板的制备方法，其中，所述介质气体包括三甲硅烷基胺气体和氨气。
  5. 如权利要求1所述的驱动基板的制备方法，其中，所述膜厚控制模型包括温度与膜厚生长速度关系式，并且所述在所述第一金属层表面沉积所述第一介质层和所述第二介质层包括：
    在所述第一金属层表面同时沉积所述第一介质层和所述第二介质层；
    设定所述第一介质层和所述第二介质层具有相同的第三生长时间，基于所述第三生长时间和所述第一厚度值和所述第二厚度值，得到所述第一介质层的第一生长速度值和所述第二介质层的第二生长速度值；以及
    基于所述第一生长速度值和所述第二生长速度值，通过所述温度与膜厚生长速度关系式，确定所述第一介质层的第一生长温度,以使得所述第一介质层生长到所述第一厚度值；确定所述第二介质层的第二生长温度，以使所述第二介质层生长到所述第二厚度值。
  6. 如权利要求5所述的驱动基板的制备方法，其中，所述第一生长温度为500℃-600℃，所述第二生长温度为700℃-750℃。
  7. 如权利要求1所述的驱动基板的制备方法，其中，所述制备方法还包括在沉积所述第一介质层和所述第二介质层之前清理所述第一金属层表面。
  8. 如权利要求1所述的驱动基板的制备方法，其中，所述制备方法还包括：
    对所述第一介质层和所述第二介质层进行图形化处理；以及
    在所述第一介质层和所述第二介质层的表面上形成第二金属层。
  9. 如权利要求1所述的驱动基板的制备方法，其中，所述第一介质层和所述第二介质层的材料为氧化硅或氮化硅。
  10. 如权利要求1所述的驱动基板的制备方法，其中，所述第一厚度值为50nm-130nm，所述第二厚度值为140nm-200nm。
  11. 一种驱动基板，包括：
    设置有第一信号线的异形显示驱动区，
    设置于所述异形显示驱动区的第一储存电容，所述第一储存电容包括第一介质层，以及
    设置有第二信号线的正常显示驱动区，设置于所述正常显示驱动区的第二储存电容，所述第二储存电容包括第二介质层，所述第一介质层和所述第二介质层形成于同一层面，
    其中，所述第一介质层具有第一厚度值，所述第一厚度值为基于所述异形显示驱动区的第一信号线的电容负载和所述正常显示驱动区的第二信号线的电容负载的差值，所述第二介质层具有第二厚度值，所述第一厚度值小于所述第二厚度值。
  12. 如权利要求11所述的驱动基板，其中，所述第一厚度值为50nm-130nm，所述第二厚度值为140nm-200nm。
  13. 如权利要求11所述的驱动基板，其中，所述第一介质层和所述第二介质层形成在第一金属层上，所述第一介质层和所述第二介质层的表面上形成有第二金属层。
  14. 如权利要求11所述的驱动基板，其中，所述第一介质层和所述第二介质层的材料为 氧化硅或氮化硅。
  15. 一种显示装置，其包括显示屏，所述显示屏包括如权利要求11所述的驱动基板。
PCT/CN2018/113111 2018-05-14 2018-10-31 驱动基板的制备方法、驱动基板和显示装置 Ceased WO2019218604A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/414,757 US10727296B2 (en) 2018-05-14 2019-05-16 Methods of manufacturing driving substrates, driving substrates and display apparatuses

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201810457586.2A CN108682669B (zh) 2018-05-14 2018-05-14 驱动基板的制备方法
CN201810457586.2 2018-05-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/414,757 Continuation US10727296B2 (en) 2018-05-14 2019-05-16 Methods of manufacturing driving substrates, driving substrates and display apparatuses

Publications (1)

Publication Number Publication Date
WO2019218604A1 true WO2019218604A1 (zh) 2019-11-21

Family

ID=63806224

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2018/113111 Ceased WO2019218604A1 (zh) 2018-05-14 2018-10-31 驱动基板的制备方法、驱动基板和显示装置

Country Status (2)

Country Link
CN (1) CN108682669B (zh)
WO (1) WO2019218604A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108682669B (zh) * 2018-05-14 2020-01-10 昆山国显光电有限公司 驱动基板的制备方法
US10727296B2 (en) 2018-05-14 2020-07-28 Kunshan Go-Visionox Opto-Electronics Co., Ltd. Methods of manufacturing driving substrates, driving substrates and display apparatuses

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5368915A (en) * 1991-08-30 1994-11-29 Sharp Kabushiki Kaisha Active matrix substrate
CN105116658A (zh) * 2015-09-23 2015-12-02 京东方科技集团股份有限公司 曲面显示基板及其制作方法、液晶显示面板及显示装置
CN107123394A (zh) * 2017-06-30 2017-09-01 上海天马有机发光显示技术有限公司 一种有机发光显示面板及显示装置
CN107749247A (zh) * 2017-11-03 2018-03-02 武汉天马微电子有限公司 一种显示面板及显示装置
CN108682669A (zh) * 2018-05-14 2018-10-19 昆山国显光电有限公司 驱动基板的制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2879820B1 (fr) * 2004-12-16 2009-01-16 Commissariat Energie Atomique Modulateur a jonction capacitive, jonction capacitive et son procede de realisation
CN101853859A (zh) * 2009-03-31 2010-10-06 友达光电股份有限公司 显示基板及其制造方法
CN101989631B (zh) * 2009-07-31 2013-01-16 华映视讯（吴江）有限公司 薄膜晶体光传感器、制作氟硅氧碳氢化合物介电层的方法
US9917168B2 (en) * 2013-06-27 2018-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. Metal oxide semiconductor field effect transistor having variable thickness gate dielectric
CN104733492B (zh) * 2013-12-23 2018-11-13 昆山工研院新型平板显示技术中心有限公司 一种有机发光显示装置及其制备方法
CN106206618A (zh) * 2016-08-30 2016-12-07 深圳市华星光电技术有限公司 阵列基板及其制作方法和液晶显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5368915A (en) * 1991-08-30 1994-11-29 Sharp Kabushiki Kaisha Active matrix substrate
CN105116658A (zh) * 2015-09-23 2015-12-02 京东方科技集团股份有限公司 曲面显示基板及其制作方法、液晶显示面板及显示装置
CN107123394A (zh) * 2017-06-30 2017-09-01 上海天马有机发光显示技术有限公司 一种有机发光显示面板及显示装置
CN107749247A (zh) * 2017-11-03 2018-03-02 武汉天马微电子有限公司 一种显示面板及显示装置
CN108682669A (zh) * 2018-05-14 2018-10-19 昆山国显光电有限公司 驱动基板的制备方法

Also Published As

Publication number Publication date
CN108682669A (zh) 2018-10-19
CN108682669B (zh) 2020-01-10

Similar Documents

Publication Publication Date Title
CN108155196B (zh) 一种阵列基板及其制备方法
CN103165680B (zh) 一种显示用基板及显示装置
US20070087486A1 (en) Thin-film transistor, TFT-array substrate, liquid-crystal display device and method of fabricating the same
CN103413782B (zh) 一种阵列基板及其制作方法和显示面板
US8743333B2 (en) Liquid crystal display device and manufacturing method for same
WO2019218604A1 (zh) 驱动基板的制备方法、驱动基板和显示装置
JP2018532159A (ja) Ｉｐｓ型ｔｆｔ−ｌｃｄアレイ基板の製造方法及びｉｐｓ型ｔｆｔ−ｌｃｄアレイ基板
CN108198820A (zh) 一种阵列基板及其制备方法
CN103676390A (zh) 一种阵列基板及其制作方法、显示装置
US9134559B2 (en) Method for preparing conducting film on ultra-thin glass substrate, LCD substrate, liquid crystal panel and LCD device
TW201327643A (zh) 一種液晶顯示面板陣列基板的製作方法
US10727296B2 (en) Methods of manufacturing driving substrates, driving substrates and display apparatuses
CN103700698B (zh) 一种薄膜晶体管的制备方法、薄膜晶体管及显示面板
CN107946366A (zh) 一种薄膜晶体管、阵列基板及阵列基板的制备方法
KR102227519B1 (ko) 표시 기판 및 그의 제조방법
CN100539166C (zh) 薄膜晶体管阵列基板及其制造方法
CN107863320A (zh) Va型薄膜晶体管阵列基板及其制作方法
CN107123686A (zh) 一种薄膜晶体管及其制作方法、显示面板、显示装置
JP2008047785A (ja) 半導体装置の製造方法
CN105633102B (zh) 阵列基板、薄膜晶体管、显示器件的制作方法、显示装置
CN102998867B (zh) 一种阵列基板、显示面板及其制作方法以及显示装置
CN113161292B (zh) 阵列基板的制作方法、阵列基板及显示面板
CN108899325A (zh) 一种ltps-tft阵列基板及其制造方法和显示面板
CN204515310U (zh) Tft基板和显示装置
CN102289108B (zh) 像素结构以及具有此像素结构的液晶显示面板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18918425

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18918425

Country of ref document: EP

Kind code of ref document: A1