WO2019187366A1 - 三相多重インバータの制御方法および制御装置 - Google Patents

三相多重インバータの制御方法および制御装置 Download PDF

Info

Publication number
WO2019187366A1
WO2019187366A1 PCT/JP2018/045013 JP2018045013W WO2019187366A1 WO 2019187366 A1 WO2019187366 A1 WO 2019187366A1 JP 2018045013 W JP2018045013 W JP 2018045013W WO 2019187366 A1 WO2019187366 A1 WO 2019187366A1
Authority
WO
WIPO (PCT)
Prior art keywords
level
time
phase
modulation rate
rate command
Prior art date
Application number
PCT/JP2018/045013
Other languages
English (en)
French (fr)
Inventor
山本　康弘
洋三 牧野
正太 漆畑
Original Assignee
株式会社明電舎
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社明電舎 filed Critical 株式会社明電舎
Publication of WO2019187366A1 publication Critical patent/WO2019187366A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode

Definitions

  • the present invention relates to a PWM generation method for multiple inverters in which the outputs of single-phase inverters are cascaded.
  • a high frequency application is assumed, and the amount of change (time differentiation) of the sinusoidal voltage waveform increases.
  • time differentiation time differentiation
  • the level change exceeds two stages. Comes to occur.
  • FIG. 18 shows a configuration example of the multiple inverter.
  • FIG. 18A shows a single-phase PWM inverter having an insulated DC power supply, and this is a single-phase cell (Cell).
  • a single-phase cell has switching elements 101 to 104 such as IGBTs bridged between positive and negative terminals of a DC power supply 100, and a common connection point of the switching elements 101 and 102. Is connected to the terminal T1, and a common connection point of the switching element 103 and the switching element 104 is connected to the terminal T2.
  • FIG. 18B shows a multiple inverter in which the single-phase cells of FIG. 18A are connected in multiple stages. For example, six single-phase cells Cell-1 to Cell-6 are sequentially connected in series between the terminals XU. It is connected.
  • a single-phase AC voltage Vpwm subjected to multiple PWM modulation is output between the terminals UX, and in this example, 13-level multiple PWM waveforms are obtained as zero and positive and negative voltages.
  • FIG. 18C shows a three-phase multiple inverter in which the single-phase circuit of FIG. 18B is increased to three circuits.
  • single-phase cells Cell-1u to Cell- 6u are sequentially connected in series
  • single-phase cells Cell-1v to Cell-6v are sequentially connected in series between terminals Y and V on the V-phase side
  • single terminals between terminals Z and W are connected on the W-phase side.
  • Phase cells Cell-1w to Cell-6w are sequentially connected in series, and terminals X, Y, and Z are connected in common to form a neutral point N of Y connection.
  • the DC power supply 100 is actually composed of an insulated multiphase winding transformer and a diode rectifier circuit.
  • FIG. 19 is a configuration example of a method for generating a drive signal (gate signal) of a switching element in each cell in order to control the multiple inverter of FIG.
  • the carrier generation unit 13 multiplexes and outputs triangular wave carriers (Carry_p6 to Carry_n6) by the number of stages twice the number of cell stages of each phase. This is compared with the three-phase voltage command (three-phase modulation factor command) m_ref by the multiple comparator 50 to generate a three-phase multiple PWM pattern Lpwm.
  • m0 (t) which is the output of the zero-phase modulator 20, is used as the input of the multiple comparator 50.
  • the multiple PWM level distributor 60 converts the multiple PWM pattern Lpwm of each cell into a gate signal for each actual cell inverter, and adds a dead time period to form a main circuit composed of single-phase cells (FIG. 18). To distribute. Then, the switching elements in each single-phase cell in FIG. 18 are turned on and off.
  • a symbol to which “(t)” is added means that the signal changes continuously over time, and is added so as not to be confused with a discrete system to be described later. .
  • FIG. 20 shows the output signal waveform of each part in FIG.
  • the upper part of FIG. 20 depicts 12-stage multicarrier signals (Carry_p6 to Carry_n6) and a three-phase modulation rate command m0 (t).
  • the middle part of FIG. 20 shows only two phases of the multiplexed PWM pattern Lpwm generated and output by the multiple comparator 50.
  • the lower part of FIG. 20 shows the PWM waveform corresponding to the line voltage by taking the difference component of the two-phase PWM waveform of the middle part of FIG.
  • the conditions of this waveform are that the carrier frequency is set to 4 kHz, the modulation rate command is set to a maximum amplitude of about 0.95 [p.u.], and the frequency is set to about 50 Hz.
  • the modulation rate is defined as follows. *
  • the “amplitude component (multi-level width) m0 (t) after applying zero-phase modulation” as shown in the upper part of FIG. Case) ” is defined as the modulation rate.
  • the sine wave command m_ref is also called a modulation rate command
  • modulation rate (m0 (t)) using the amplitude after applying the above-described zero-phase modulation is used in the calculation of the embodiment, modulation on the m_ref side
  • modulation on the sine wave side The rate is expressed as “modulation rate on the sine wave side”.
  • the PWM waveform (corresponding to the phase voltage) in the middle stage of FIG. 20 transits a total of 13 levels of 0 and ⁇ 6 stages, and the PWM waveform (corresponding to the line voltage) in the lower stage of FIG. 20 has 0 and ⁇ (6 ⁇ 2) stages. Since a total of 25 levels is transitioned, compared to a two-level inverter or the like, there are few harmonics and a substantially sinusoidal waveform can be obtained.
  • forward switching Even if the switching times of the two phases overlap, a step change of 2 level width does not occur in the multiple PWM pattern of the line voltage in the lower part of FIG. Such switching in the direction of level change during Down and Up is hereinafter referred to as “forward switching”.
  • FIG. 21A shows a case where only the frequency of the modulation rate command is increased to about 200 Hz while keeping the same amplitude as that of FIG.
  • the time scale is enlarged and drawn for about two periods so that the fundamental component of the modulation factor and the multiplexed PWM pattern can be easily recognized.
  • the time differential component becomes large (the slope is steep) in the vicinity where the modulation rate command crosses the zero level as compared with FIG. For this reason, there is a portion in which the slope of the modulation rate command has a steeper waveform than the slope of Down or Up of the triangular wave carrier. For this reason, as indicated by the circles in FIG. 21A, the change point in the negative direction of the modulation rate command becomes larger than the inclination of the carrier in the Down direction, and an intersection point that overtakes the carrier occurs. At this time, a switching mode in which the level changes in the L direction (N direction) occurs even when the carrier is in the Down mode. This will be referred to as “reverse switching”.
  • FIG. 21B shows an example in which the frequency of the modulation rate command is set higher than that in FIGS. 20 and 21A to about 400 Hz. Furthermore, the change in the modulation rate command becomes abrupt, but this is also shown by enlarging the time axis so that the fundamental wave period is easy to understand, so it seems that the triangular wave of the carrier extends in the time direction. In the vicinity of the cross, the slope of the modulation rate (time differentiation) is several times larger than the slope of Down or Up of the triangular wave carrier.
  • the rate of change restriction such as “restrict the rate of change of the fundamental wave voltage command signal below the slope of the carrier signal” in Embodiment 11 of Patent Document 1
  • the steep slope of the modulation rate command will be increased. It cannot be realized and the desired inverter output frequency cannot be obtained. Therefore, even when the frequency of the modulation factor command is high, the first problem is to suppress the influence of the surge voltage increase due to the two-stage change.
  • triangular wave carriers Carry_p6 to Carry_n6 and interrupt signals n1, n2,... Synchronized with respective times corresponding to the upper and lower vertices of the triangular wave carrier are generated instead of the carrier generator 13.
  • a signal generation unit 14 is provided, and a synchronization sample unit 15 that samples a modulation rate command after zero phase modulation output from the zero phase modulator 20 in synchronization with the interrupt signals n1, n2,.
  • a linear interpolation unit 40 for obtaining a linearly approximated modulation rate command (ms (n, t)) by linearly interpolating between the sample points (ma (n), mb (n)) is added.
  • the other parts are the same as in FIG.
  • FIG. 23 shows an example of the multiple triangular wave carrier signal of the signal generation unit 14 of FIG. 22, the modulation rate command (voltage command) in the linear interpolation unit 40, and the multiple PWM waveform (Lpwm) output from the multiple comparator 50. .
  • FIG. 23A shows a multiple triangular wave carrier signal and two types of voltage command examples (patterns A and B), and FIG. 23B shows a multiple PWM waveform by the voltage command of pattern A in FIG. (c) represents a multiple PWM waveform by the voltage command of the pattern B of (a), the horizontal axis indicates time, and the vertical axis indicates the level (L) of the PWM pattern.
  • the area of two triangles filled with diagonal lines corresponds to the time integral component, and the multiple PWM pattern in FIG.
  • the square and stepped areas surrounded by diagonal lines correspond to the time integral term, and I want to make these areas equal.
  • the second problem is that an error component occurs in the time product of the modulation rate command and the multiple PWM pattern.
  • the present invention solves the above-described problem, and its purpose is to increase a surge voltage caused by occurrence of a step change of a two-level width in a multiple PWM pattern of line voltages even when the frequency of a modulation rate command is high. It is an object of the present invention to provide a control method and a control device for a three-phase multiple inverter capable of suppressing the influence of the above.
  • the control method of the three-phase multiple inverter according to claim 1 for solving the above-mentioned problem is In a three-phase multiple inverter configured by connecting n (n ⁇ 2) single-phase cells in which first to fourth switching elements are bridge-connected between positive and negative terminals of a DC power source in series, Control of a three-phase multiple inverter that generates a gate signal of a switching element in a single-phase cell of each phase based on a modulation rate command for each phase and a triangular wave carrier having twice the number of stages of the single-phase cell in series A method, Dividing the modulation rate command by the number of stages of the triangular wave carrier to set the level region of the modulation rate command, From the modulation rate command value of each phase, select the maximum phase that is the maximum value in the positive direction, the minimum phase that is the maximum value in the negative direction, and the intermediate phase other than the maximum phase and the minimum phase, For the maximum phase and the minimum phase, when the triangular wave carrier is in a descending state
  • the modulation rate command is limited in rate of change so that the modulation rate command and the triangular wave carrier in the level region in the positive direction do not intersect.
  • the gate signal of the switching element in the unit cell of each phase is generated, The change rate restriction of the modulation rate command is not performed for the intermediate phase.
  • the control method of the three-phase multiple inverter according to claim 2 is the method of claim 1, For the intermediate phase, By sampling the modulation rate command for each phase of the three phases at the time corresponding to the top and bottom vertices of the triangular wave carrier, by linearly interpolating between them, the linear modulation factor command is obtained.
  • the linearly approximated modulation rate command is divided by the level width of a multiple PWM (Pulse Width Modulation) pattern to be generated,
  • the level change time of the multiple PWM pattern is calculated so that the time product of the linearly approximated modulation rate command and the time product of the multiple PWM pattern in each level width are equal, and the multiple PWM pattern is calculated based on the level change time.
  • Generate patterns Based on the generated multiple PWM pattern, the gate signal of the switching element in the single-phase cell of the intermediate phase is generated.
  • the control method of the three-phase multiple inverter according to claim 3 is the method according to claim 2,
  • Each level of the multiplexed PWM pattern divided by the level width is La ⁇ n (n is an integer including 0)
  • the level of the start point of the linear approximation modulation factor command is ma
  • the end point of the linear approximation modulation factor command
  • the level change time at which the level of the multiple PWM pattern changes stepwise is defined as T (n) (n is a positive number)
  • T (n) floor (ma)
  • the time T (2) at which the level of the multiple PWM pattern changes from La to La + 1 is set to ((La + 1) -ma) 2 / (mb-ma) / 2
  • Time T (5) is 1- (mb- (La + 3)) 2 / (mb-ma) / 2
  • the time T (2) at which the level of the multiple PWM pattern changes from La to La + 1 is set to ((La + 1) -ma) 2 / (mb-ma) / 2
  • the time T (3) at which the level changes from La + 1 to La + 2 is set.
  • the time T (2) when the level changes from La to La-1 is defined as (ma + mb) / 2- (La-1) In the linear approximation waveform of the modulation rate command that linearly interpolates from the start point ma existing in the level region of La to La + 1 to the end point mb existing in the level region of La-2 to La-3, The time T (2) at which the level of the multiple PWM pattern
  • Time T (3) is 1-((La-1) -mb) 2 / (ma-mb) / 2,
  • La ceil (ma)
  • the time T (2) at which the level of the multiple PWM pattern changes from La to La + 1 is set to ((La + 1) -ma) 2 / (mb-ma) / 2
  • the time T (3) at which the level changes from La + 1 to La + 2 is set.
  • the multiple PWM pattern is La
  • the time T (2) at which the level changes from La to La + 1 is (La + 1)-(ma + mb) / 2
  • a multiple PWM pattern The time T (2) when the level changes from La to La-1
  • Time T (3) is 1-((La-1) -mb) 2 / (ma-mb) / 2,
  • the time T (2) at which the level of the multiple PWM pattern changes from La to La-1 is (ma- (La-1)) 2 / (ma-mb) / 2, and the level changes from La-1 to La-2.
  • Time T (3) is set to (ma- (La-1.5)) / (ma-mb) / 2, and time T (4) at which the level changes from La-2 to La-3 is set to 1-((La-2) -mb) 2 / (ma-mb) / 2
  • time T (2) at which the level of the multiple PWM pattern changes from La to La-1 is (ma- (La-1)) 2 / (ma-mb) / 2
  • the level changes from La-1 to La-2 is (ma- (La-1)) 2 / (ma-mb) / 2.
  • the time T (3) is (ma- (La-1.5)) / (ma-mb), and the time T (4) at which the level changes from La-2 to La-3 is (ma- (La-2.5)) /
  • (ma-mb) be the time T (5) at which the level changes from La-3 to La-4, and 1-((La-3) -mb) 2 / (ma-mb) / 2.
  • the control device for a three-phase multiple inverter according to claim 4 is: Means for executing the control method according to any one of claims 1 to 3 is provided. (1) According to the first to fourth aspects of the present invention, even when the frequency of the modulation factor command is high, the surge voltage rises due to the occurrence of a two-level width step change in the multiple PWM pattern of the line voltage The influence by can be suppressed.
  • the time product of the modulation rate command is proportional to the time product of the output voltage, and this time product of the output voltage corresponds to the linkage flux of the driven load device, so the linkage flux of the load device is accurately controlled. can do.
  • Example 1 of this invention The block diagram of the control apparatus by Example 1 of this invention. Explanatory drawing showing the method of the change rate restriction
  • the time chart which shows the operation
  • Explanatory drawing which shows the example of a pattern of the voltage command which changes a level.
  • FIG. 7 is a configuration diagram of a stepwise modulation factor command calculation unit in FIG. 6.
  • FIG. 5A shows a state of calculation of the level change time T and level M of the multiple PWM pattern when the carrier is Down according to the second embodiment of the present invention
  • FIG. 5A shows that the change amount dL of the start and end level regions in FIG.
  • FIG. 4B is an explanatory diagram when the amount of change dL is +2.
  • FIG. 5A shows a state of calculation of the level change time T and level M of the multiple PWM pattern at the time of carrier Down according to the second embodiment of the present invention.
  • FIG. 5A shows the change amount dL of the start and end level regions in FIG.
  • FIG. 5A shows how the level change time T and level M of the multiple PWM pattern are calculated when the carrier is down according to the second embodiment of the present invention.
  • FIG. 5A shows the amount of change dL between the start and end level regions in FIG. 2 is an explanatory diagram in the case of 2
  • FIG. 4B is an explanatory diagram in a case where the change amount dL is ⁇ 3.
  • FIG. 5A shows a state of calculation of the level change time T and level M of the multiple PWM pattern for the carrier Up according to the second embodiment of the present invention, where FIG.
  • FIG. 5A shows the amount of change dL between the start and end level regions in FIG.
  • FIG. 7B is an explanatory diagram when the amount of change dL is +2
  • FIG. 9C is an explanatory diagram when the amount of change dL is +1.
  • FIG. 5A shows a state of calculation of the level change time T and level M of the multiple PWM pattern when the carrier is Up according to the second embodiment of the present invention
  • FIG. 5A shows the change amount dL of the start and end level regions in FIG.
  • (B) is an explanatory diagram when the change amount dL is ⁇ 1
  • (c) is an explanatory diagram when the change amount dL is ⁇ 2.
  • Illustration. 7 is a time chart showing the operation of each part of the apparatus of FIG.
  • the block diagram which shows an example of the cell multiplexing type inverter to which this invention is applied.
  • the block diagram which shows an example of the control apparatus of the inverter by the modulation rate instruction
  • FIG. 20 is an output signal waveform diagram of each part of the apparatus of FIG. 19 when the frequency of the modulation factor command is 50 Hz.
  • (A) is an output signal waveform diagram of each part of the apparatus of FIG. 19 when the frequency of the modulation rate command is 200 Hz
  • (b) is each part of the apparatus of FIG. 19 when the frequency of the modulation rate command is 400 Hz.
  • the block diagram which shows the other example of the control apparatus of the inverter by the modulation rate instruction
  • (c) is a waveform diagram of multiple PWM waveform by voltage command of pattern B of (a).
  • command without application of Example 3 is represented, (a) is a PWM waveform figure of a phase component, (b) is a PWM waveform figure of a line voltage, (c). , (D) is an enlarged view of 0.98 s to 1.0 s of (a), (b).
  • the example of the multiplex PWM pattern at the time of applying Example 3 is represented, (a) is a PWM waveform figure of a phase component, (b) is a PWM waveform figure of a line voltage, (c), (d) is (a). (B) is an enlarged view of 0.98 to 1.0 s.
  • the XY locus of the component obtained by integrating the multiple PWM pattern by three-phase to two-phase conversion is shown, (a) is the XY locus diagram of the entire period from 0 to 1.0 s in FIG. 24, and (b) is the 0 to 1 in FIG.
  • FIG. 25 is an XY locus diagram of the entire period of 0 s, (c) is an XY locus diagram of the period of 0 to 0.5 s in FIG. 24, and (d) is an XY locus diagram of the period of 0 to 0.5 s in FIG.
  • XY locus of a component obtained by integrating a multiple PWM pattern by three-phase to two-phase conversion is shown, (a) is an XY locus diagram of a period of 0.9 to 1.0 s in FIG. XY locus diagram of a period of 9 to 1.0 s.
  • Example 1 First, in FIGS. 21A and 21B, an example in which a two-stage change occurs in the line voltage waveform has been shown. This two-stage change has the following characteristics.
  • FIG. 1 shows a configuration example of the first embodiment.
  • the block shown in FIG. 1 is characterized in that a function block called a composite PWM modulation rate generator 30 is added to the configuration in which the modulation rate is interpolated between sample points as shown in FIG. Instead, a zero-phase modulation unit 21 having a zero-phase modulation function and a function of selecting which phase of the three-phase modulation rate command m_ref before the zero-phase modulation corresponds to the maximum phase, the intermediate phase, and the minimum phase is provided. It is provided.
  • reference numeral 10 denotes triangular wave carriers Carry_p6 to Carry_n6, interrupt signals n1, n2 .. synchronized with each time corresponding to the upper and lower vertices of the triangular wave carrier, and whether the triangular wave carrier is in the Down mode (down mode) or Up.
  • This is a signal generation unit that generates an identification signal DwUp that identifies a mode (a rising mode).
  • the zero-phase modulation unit 21 performs zero-phase modulation on the input modulation factor command m_ref and outputs a modulation factor command m (t) after the zero-phase modulation, and three-phases before the input zero-phase modulation.
  • a selection signal (maximum phase: ph-max, intermediate phase) that selects which phase corresponds to the maximum, middle, or minimum from the value of the modulation factor command (for example, m_ref of U / V / W phase: mref_u / mref_v / mref_w) : Ph-mid, minimum phase: ph-min).
  • the composite PWM modulation rate generator 30 receives the interrupt signals n1, n2 .., the identification signal DwUp, and the modulation rate command m (n) after the zero-phase modulation.
  • the input modulation factor command m (n) is output from the zero-phase modulation unit 21 in the max selection unit 33max for selecting the maximum phase, the mid selection unit 33mid for selecting the intermediate phase, and the min selection unit 33min for selecting the minimum phase.
  • the maximum phase, intermediate phase, and minimum phase are selected by the selection signals ph-max, ph-mid, and ph-min.
  • the maximum value and the minimum value of the three-phase modulation rate command selected by the max selection unit 33max and the min selection unit 33min are determined by the “countermeasures for preventing reverse switching” described later in the change rate limiting unit 34max and the change rate limiting unit 34min. And output as modulation rate commands ms_max and ms_min.
  • the modulation rate command ms_mid that is the output of the mid selection unit 33mid that does not take the countermeasure for preventing the reverse switching and the modulation rate commands ms_max and ms_min that are the outputs of the modulation rate limiting units 34max and 34min are output in the modulation rate command output unit 35.
  • the selection signals ph-max, ph-mid, and ph-min restore the original U, V, and W phase modulation factor commands ms_UVW and output them to the linear interpolation unit 40.
  • the linear interpolation unit 40 samples the modulation rate command and linearly interpolates the previous value and the latest value as described with reference to FIG. 23, thereby converting the input signal to the multiple comparator 50 as a broken line continuous signal.
  • the selection signal ph-max, ph-mid, ph-min and the max selection unit 33max, the mid selection unit 33mid, and the min selection unit 33min The minimum value is separated. Then, for the maximum and minimum values, the modulation rate command ms_max ⁇ ms_min is generated by adding the limitation at the change rate limiting units 34max and 34min, and the intermediate value of the three-phase modulation rate command does not apply the limitation. Is regarded as the modulation rate command ms_mid.
  • the countermeasure for preventing the reverse switching performed by the change rate limiting units 34max and 34min is a limit equivalent to the change rate limit for suppressing the reverse switching as proposed in Patent Document 1, and an example of the operation of the limit Will be described together with the time chart of FIG.
  • the left side of FIG. 2 shows an operation example in the Down mode of the carrier signal, and the right side shows an operation example in the Up mode.
  • the modulation rate command represents a specific one phase.
  • the circled ma is the change rate command sampled last time
  • the circled mb is the change rate command sampled this time. These are synchronized with the apex time of the triangular wave carrier. Then, a linear approximation is performed between ma and mb to obtain a modulation rate command ms_uvw to be input to the triangular wave comparison.
  • ma and mb are the same phase values and cannot be combined with the previous maximum values of different phases just because they are maximum values.
  • the aforementioned ma and mb are the maximum value phase and the previous value ma and the latest value mb of the modulation rate command in that phase. Otherwise, the continuity of the three-phase waveform cannot be maintained.
  • Switching occurs (level change of multiple PWM) at the intersection (small circle) of a straight line obtained by linear interpolation between the previous modulation rate command ma and the current modulation rate command mb and the multiple carrier signal.
  • the reverse switching is generated under different conditions in the carrier down period and the up period, but for the pattern in which the reverse switching shown by x in FIG. 2 occurs, the target value ( Add a restriction to correct the latest modulation rate sample value after the elapse of time. By doing so, a function equivalent to the “method of limiting the rate of change to the slope of the triangular wave carrier” in Patent Document 1 can be obtained.
  • both the case where the left carrier is in the Down mode and the case where the right carrier is in the Up mode are examples in which the start point ma of the same level (Lwa) changes to mb existing at five types of levels (Lwb). Is drawn.
  • the level area where ma exists is Lwa
  • the area where mb exists is Lwb.
  • ma is the value of sample timing (n) and mb is the value of sample timing (n + 1), even if n and (n + 1) exist in the same Lwa or Lwb region, the number of switching operations depends on the carrier down and up modes. And the switching direction, and the PWM output levels (La, Lb) at times n and (n + 1) are different.
  • the reverse switching can also be determined by a combination of an identification signal (DwUp) for identifying Down / Up and the value of dL.
  • DwUp an identification signal
  • dL ⁇ ⁇ 2 the value of dL.
  • mb is the lower limit value mb ′ that the area width of (Lwa-1) in the figure can take. That is, it is limited to a limit value at which reverse switching does not occur.
  • the PWM output levels (La, Lb) of ma (sample timing: n) and mb (sample timing: n + 1) also differ depending on the carrier down / up mode, and will be described here.
  • the ceil () and floor () are the following functions.
  • Ceil () is a CEILING function and means an integer in the positive maximum value direction (rounded up in the positive direction).
  • Floor () is a FLOOR function and means an integer in the negative maximum value direction (truncated in the negative direction).
  • Patent Document 1 a technique for setting a forbidden band of sample points as a countermeasure for delay time due to dead time is described, but this technique is also incorporated in the change rate limiting units 34max and 34min in FIG. It is obvious that this can be done, and other reverse switching prevention measures other than Patent Document 1 can be incorporated.
  • a circuit portion that operates with a high-speed clock constituted by a digital circuit such as an FPGA such as a linear interpolation unit 40, and an interrupt signal is activated by CPU processing such as a composite PWM modulation factor generation unit 30.
  • CPU processing such as a composite PWM modulation factor generation unit 30.
  • the time chart of FIG. 3 depicts the temporal flow of the entire signal.
  • 3A is the multi-carrier signal of FIG. 2
  • FIG. 3B is the pulsed interrupt signals n1, n2 .. generated at the apex time of the multi-carrier signal, which are the signals of FIG.
  • the signal generation unit 10 of FIG. 1 is described as a “carrier generation circuit”.
  • FIG. 3 (c) shows a modulation rate command input to the zero-phase modulation unit 21, and FIG. 3 (d) shows each signal of the composite PWM modulation rate generation unit 30 that is software processed by the CPU.
  • FIG. 3 shows each information of FIG. 2 written in the linear interpolation part 40 comprised with digital circuits, such as a register, (f) shows the information linear-interpolated by the linear interpolation part 40, and FIG. Yes.
  • the linear interpolation unit 40 is represented as “linear interpolation circuit” in FIG.
  • FIGS. 3C and 3D show the operation of a plurality of input set values such as a modulation rate command, and the values are updated during the period so as not to overlap with the interrupt signal (FIG. 3C ) To solid line arrow in the direction of FIG.
  • the result calculated based on the input signal (modulation rate command) updated in the period: n-2 to n-1 is a delayed period (n To n1) are output from the composite PWM modulation factor generation unit 30 (solid line arrows on the left side of “(3 phase mb, Lb information, DwUp)” shown in FIG. 3D).
  • the period of the software processing is shown in the stage of “computation of composite PWM modulation rate generation unit” (FIG. 3D). Here, it means that various processes are executed in a wide section.
  • This software processing is activated by an interrupt signal, and the read value of the modulation factor command setting is m (n ⁇ 1).
  • processing such as “zero phase modulation” and “composite PWM modulation rate generation unit” is sequentially calculated.
  • the selection signals ph-max, ph-mid, and ph-min output from the zero-phase modulation unit 21 and the DwUp information during a period in which linear interpolation is finally performed by the linear interpolation unit 40 are handled. Is a variable stored in memory.
  • the final output which is the result of the software processing, is an ms_uvw (actually a three-phase component) signal given to the linear interpolation unit 40, but since the arithmetic processing is completed before the next interrupt signal is generated, Data is transmitted to the next stage by writing a value in a register (ms_uvw setting) or the like in the linear interpolation unit 40 constituted by a circuit.
  • ms_uvw actually a three-phase component
  • the information to be written is the information of mb and Lb (information of the end time of linear interpolation) shown in FIG. Since the start time information such as ma and La has the same value as the previous mb and Lb settings, the previous value can be used and need not be written from the CPU.
  • inclination information (increment in modulation rate per clock, etc.) is also necessary, but these can be calculated and written by the CPU, or values of mb and Lb May be calculated in the digital circuit between the time of writing and the next interrupt time.
  • the operation of the linear interpolation circuit of FIG. 3 will be described with an example of the period: n to n1.
  • the register of “ms_uvw setting (including other inclination information etc.)” in synchronization with the interrupt time n (FIG. 3D) are transferred to the register of the linear interpolation waveform generation circuit (FIG. 3 (e)), and a modulation rate command that continuously changes is generated based on this information (register value) (FIG. 3 (f)).
  • the linear interpolation circuit itself of FIG. 3 can be easily realized by adding (accumulating) increments every clock, and a detailed description thereof will be omitted.
  • the CPU calculation part can be incorporated in the digital circuit, or the linear interpolation circuit or the multiple comparator 50 can be incorporated. Can also be configured by analog circuits. Obviously, the same principle can be implemented in various forms.
  • Example 1 the condition for suppressing the two-stage change in the line voltage is relaxed and only the vicinity of the maximum amplitude is limited, but the intermediate level is allowed to have the two-stage change.
  • multiple PWM patterns corresponding to both requirements can be output with respect to conflicting problems of suppression of insulation deterioration such as windings of the driven electric device and high frequency output.
  • the novelty in the first embodiment is not limited to the change rate limitation of the conventional modulation rate command applied to all three phases, but limited only to elements that generate the maximum amplitude of the line voltage of the maximum phase and the minimum phase. By not applying to an element (intermediate phase) that has little influence on the maximum voltage, it has been expanded so that it can cope with a high inverter output frequency (frequency of the modulation rate command).
  • the restriction necessity determining unit 36 confirms the change width of each phase, and changes the change width. Is small, a permission signal having a modulation rate such as (Su, Sv, Sw) is output, and the change rate limiting units 34u, 34v, 34w provided in each phase switch the presence / absence of the limitation by this permission signal. . By doing so, it is possible to limit only the necessary phases in consideration of maximum, minimum and intermediate mode switching.
  • the signal generator 11 generates triangular wave carriers Carry_p6 to Carry_n6 and an identification signal DwUP that identifies whether the triangular wave carrier is in the Down mode or the Up mode.
  • the restriction necessity determination unit 36 of the composite PWM modulation rate generation unit 31 receives the modulation rate command m_uvw (t) and the selection signals ph-max, ph-mid, and ph-mi from the zero-phase modulation unit 21 as input.
  • the change rate command change width is checked to determine whether or not the change rate restriction is necessary. When the change width is small, change rate restriction permission signals Su, Sv, and Sw for the modulation rate command are output.
  • the three-phase modulation rate command m_uvw (t) input from the zero-phase modulation unit 21 is distributed to the modulation rate commands mu (n), mv (n), and mw (n) of each phase by the modulation rate command input unit 37. And input to the change rate limiting units 34u, 34v, 34w provided in each phase.
  • the presence / absence of the limit is switched by the permission signals Su, Sv, Sw from the restriction necessity determining unit 36, and the modulation rate command is limited only when the change width of the modulation rate command is small. Do.
  • Modulation rate commands ms_u, ms_v, and ms_w output from the change rate limiting units 34u, 34v, and 34w for each phase are the same straight lines as the linear interpolation unit 40 of FIG. 1 in the linear interpolation units 40u, 40v, and 40w for each phase.
  • the modulation rate command ms_uvw is input to the multiple comparison unit 50 via the modulation rate output unit 35.
  • the other parts are the same as in FIG.
  • the rate of change restriction to the modulation rate command only to the phase that needs to be restricted.
  • Example 2 In the configuration examples of FIG. 1 and FIG. 22, the voltage command is sampled at the synchronization signal timing, and the previous value is regarded as the start point and the latest value is regarded as the end point, and linear interpolation according to the time is applied, so that the broken-point modulation is performed. A rate command was generated. Then, a multiple PWM pattern is generated by comparing with a multiple triangular wave carrier.
  • the comparison with the multiple carrier signal is not performed directly. In this configuration, multiple PWM patterns are generated.
  • FIG. 5 is a pattern example of a triangular wave carrier and a voltage command that changes the level shown to explain the method of generating a multiple PWM pattern according to the second embodiment
  • FIG. 6 shows the configuration of the control device according to the second embodiment.
  • FIG. 5A shows the case where the triangular wave carrier is in the Dwon mode
  • FIG. 5B shows the case where the triangular wave carrier is in the Up mode.
  • La-4 to La + 4 are each level (PWM level information) obtained by dividing the modulation rate command approximated by a straight line by the level width of the multiplexed PWM pattern to be generated. From the start point ma to the end point mb of the modulation rate command, 5 (a) and 5 (b) each show an example of changing to seven level regions. dL is the amount of change in the level area between the start point ma and the end point mb.
  • FIG. 6 differs greatly from FIG. 1 in that the functions of the modulation rate “synchronous sample”, “linear interpolation” and “multiple carrier comparison” in FIG. It is replaced with.
  • a multi-PWM pattern multi-level stepped pattern
  • ms n, t
  • Lpwm multiple PWM pattern
  • the magnetic flux control type level switching unit 70 includes a stepwise modulation factor command calculation unit 80 as shown in FIG. 7 and a PWM pattern generation circuit 90 configured as shown in FIG.
  • the identification signal DwUp (mode identification flag) and the modulation factor command m (t) after the zero-phase modulation output from the zero-phase modulation unit 20 are input to the magnetic flux control type level switching unit 70.
  • the identification signal DwUp is, for example, the triangular wave carrier down mode of FIG. a)) or used as a mode identification flag for selecting the Up mode (FIG. 5B).
  • the modulation rate command m after the zero-phase modulation is latched at the end point (for example, mb (n) in FIG. 5) by the synchronization sample unit 71 in synchronization with the interrupt signals n1, n2.
  • ma (n) in FIG. 5 is latched.
  • 73 indicates the arrival level Lb (n) (for example, the arrival level Lb in FIG. 5) of the end point mb (n) of the modulation factor command latched by the synchronization sample unit 71. It is a reaching level determination unit 73 for determining.
  • n side of the interrupt signals n1, n2 .. is synchronized with the start point ma side in FIG. 5, and the n + 1 side is synchronized with the end point mb side in FIG.
  • the final level Lb (n ⁇ 1) (eg, Lb in FIG. 5) of the previous period is the current start level La (n) (eg, La in FIG. 5), this La (n) is the current start point. Used as a level.
  • the stepwise modulation factor command calculation unit 80 calculates a stepwise modulation factor command based on each of the inputted information (mb (n), Lb (n), ma (n), La (n)). For example, the level change time (T (2) to T (5) of the multiple PWM pattern in which the time product of the modulation rate command approximated by a straight line and the time product of the multiple PWM pattern are equal in each level width of FIG. ) Time command) and the level (M (1) to M (5) level command) of the multiplexed PWM pattern after the level change at the level change time.
  • the PWM pattern generation circuit 90 calculates the level change time (T (2) to T (5)) of the multiplexed PWM pattern calculated by the stepwise modulation factor command calculating unit 80 and the level (M of the multiplexed PWM pattern after the level change). Based on (1) to M (5)), the PWM pattern Lpwm as shown in FIG. 9 is generated by the circuit configuration of FIG.
  • an interrupt signal n1, n2 .. (synchronization signal) and a cycle timer (counter) indicating the elapsed time in a half cycle of the PWM carrier are used to generate a multiple PWM pattern.
  • Progress information Try (signal width is set to 1.0) and carrier down and up mode identification flag DwUp are used.
  • a triangular wave carrier instead of these, but it is not misunderstood as the same carrier as that for generating PWM in FIGS. 1 and 22, and the calculation formula is similar in the Dwon mode and the Up mode. This time, we decided to combine a saw-toothed Try signal with a DwUp 1-bit signal.
  • Carry-x to Carry-x + 5 in FIG. 9 indicate six-stage carriers.
  • ms (n, t) is a modulation rate command generated stepwise
  • Lpwm is a PWM pattern.
  • T (1) to T (5) are step change occurrence time data
  • M (1) to M (5) are output level command (level after step change) data. Since the calculation of the generation time is a little complicated, it is suitable to be realized by a program such as a CPU.
  • the Try signal and the comparators (comp2 to comp5) require time resolution and are configured with a high-speed clock such as an FPGA. There is a need to. Since it is necessary to convert the asynchronous calculation result into a synchronous signal corresponding to the carrier inside the FPGA, the registers written by the CPU after the calculation are T (1) to T (5) and M (1) to M (5). Is updated at a timing synchronized with the PWM carrier by the FPGA-side synchronous latch groups Ts and Ms.
  • M (1) to M (5) indicate level registers
  • T (2) to T (5) indicate time registers
  • Ms (1) to Ms (5) indicate synchronous update registers at levels that are updated in synchronization with the interrupt signals n1, n2 .. in FIG. 8, and output level commands (levels after step change) in FIG. As shown.
  • Ts (2) to Ts (5) are synchronous update registers at times updated in synchronization with the interrupt signals n1, n2 .. in FIG. 8, and are shown as level change times in FIG.
  • Comp2 to comp5 are symmetrical comparators that compare the sawtooth Try signal (the elapsed time of the half cycle of the carrier signal) and the time data of the synchronous update registers Ts (2) to Ts (5).
  • the switches SW2 to SW5 provided corresponding to the synchronous update registers Ms (2) to Ms (5) are sequentially connected in series, one end of the series circuit is connected to the synchronous update register Ms (1), and PWM is started from the other end.
  • the pattern Lpwm is configured to be output.
  • the switch SW2 is controlled by the comparison output sel2 of comp2, and is switched to the Ms (1) side when Try ⁇ T2, and to the Ms (2) side when T2 ⁇ Try.
  • the switch SW3 is controlled by the comparison output sel3 of comp3, and is switched to the Ms (1) side when Try ⁇ T3 and to the Ms (3) side when T3 ⁇ Try.
  • the switch SW4 is controlled by the comparison output sel4 of comp4, and is switched to the Ms (1) side when Try ⁇ T4 and to the Ms (4) side when T4 ⁇ Try.
  • the switch SW5 is controlled by the comparison output sel5 of comp5, and is switched to the Ms (1) side when Try ⁇ T5 and to the Ms (5) side when T5 ⁇ Try.
  • the number of level changes may not be 4 stages.
  • the value of T (Ts) of the unused stage is set to 1.0 or more, the condition of “Try> Ts” is not satisfied, so the value of M (Ms) is not output, that is, the number of unnecessary stages.
  • the function can be disabled.
  • a total of 14 types of modulation rate command patterns are defined by combining the change of the seven level regions and Down / Up of the PWM carrier, and values of time T (Ts) and level M (Ms) in each of these patterns Explain how to calculate.
  • Fig. 10 to Fig. 15 are explanatory diagrams for converting a linear modulation rate command into a stepped multiple PWM pattern.
  • 10 to 12 show conditions under which the PWM carrier corresponds to the Down mode
  • FIGS. 13 to 15 show conditions under which the PWM carrier corresponds to the Up mode.
  • the level change region is determined according to the difference (value of dL) between the region level where the start point and end point of the modulation rate command exist, as shown in FIGS. (A), (b), (c) and FIG. 12 (a), (b) are divided into seven types.
  • the time product of the linearly interpolated modulation rate command and the PWM output is equivalent for the four switching occurrence times.
  • the time product of the modulation rate command is proportional to the time product of the output voltage, and this time product of the output voltage corresponds to a magnetic flux component interlinked with the winding of the load machine. That is, the interlinkage magnetic flux of the driven device is generated accurately. Therefore, the four switching times are classified into four kinds of level widths, and the switching times at which the modulation rate and the time product are equivalent in each level region are set.
  • a level change from La to (La + 1) occurs at time T (2).
  • T (2) the time T (2) so that the rectangular areas (hatched portions from the upper right to the lower left) are equal, the time product (magnetic flux) of the modulation rate command can be made equivalent.
  • the area of this triangle can be calculated as follows.
  • the height of the triangle is “(La + 1) -ma”.
  • the base of the triangle TL (1) T (2) is calculated by changing the “height (La + 1) ⁇ ma” of the period to “change width (mb ⁇ ma) "can be calculated by the time ratio divided by”.
  • the direction of the change level is set to the upper limit direction of the level area including ma as shown in equation (2).
  • the time product of the modulation rate command and the multiple PWM pattern is similarly determined at the level between La + 1 and La + 2.
  • the upper and lower bases necessary for calculating the area of the trapezoid are at the time TL (2) at the intersection between the straight line of the modulation rate command and La + 1 and at the intersection TL (2) with La + 2. Since it corresponds, it is set by the following equation.
  • level M (5) is the upper limit of the level area where mb exists, it is set by equation (8).
  • the time T (3) (La + 1.5 ⁇ ma) / (mb ⁇ ma) where the area of the trapezoid and the rectangle is the same as in FIG. 10A is calculated,
  • the modulation factor component (vertical component) from the La level to the start point ma is one side
  • the modulation factor component (vertical component) from the La level to the end point mb is the other side.
  • Vcomp (ma + mb) / 2-La) occurs between the average value of the modulation rate command ((ma + mb) / 2) and the multiple PWM pattern (La fixed). It is necessary to maintain accuracy by taking measures such as adding to the next modulation rate command and correcting. Since there are already many methods for correcting the error at the time of PWM conversion, description thereof is omitted.
  • the intersection of the modulation rate command line and the carrier is also (La -1 to La) somewhere on the carrier waveform. Therefore, the area on the modulation factor side is a rectangle sandwiched between the average value mt and the level of La-1, and the area on the side of the multiple PWM pattern is a rectangle with the width of La to La-1 and T (2) And Then, the equation (11) is obtained when the switching time T (2) is obtained by setting up an equation so that these areas are equal. Further, the level M (2) is set to the expression (12).
  • (La-1) is in the middle of the four-layer level (intermediate La + 1 to La-3) and “changes from La ⁇ (La-1)” and “(La-1) ⁇ (La Note that the switching occurs once above and below the (La-1) level. Therefore, the modulation rate command side considers two areas: a triangle with (La-1) as the base and ma as the apex, and a triangle with (La-1) as the base and mb as the apex.
  • the switching time and change level for generating the equivalent multiple PWM pattern can be set in the seven types of modulation rate patterns in the down mode of FIG. 5, and Table 1 shows a list of these.
  • T 1.0 is set to the value of T that has not been described (set) above, so that it is disabled so as not to operate.
  • FIGS. 13 (a) to (c) explanatory diagrams for converting a linear modulation factor command into a stepped multiple PWM pattern are shown in FIGS. 13 (a) to (c), FIGS. 14 (a) to (c), FIG. 15 is a table summarizing each calculation formula.
  • the average value (ma + mb) / 2-La is stored and corrected to the next voltage command.
  • the overall signal time flow is the same as the time chart described in FIG. 3 of the first embodiment. Is a time chart of FIG.
  • FIG. 16 (a), (b), and (c) are the same operations as those in FIGS. 3 (a), (b), and (c) of the first embodiment
  • FIG. 16 (a) is a multi-carrier signal
  • FIG. (B) shows the interrupt signal n
  • FIG. 16 (c) shows the modulation rate command input to the zero-phase modulation unit 20 of FIG.
  • FIG. 16D shows a calculation process executed as software in the zero-phase modulation unit 20 and the stepwise modulation factor command calculation unit 80, and “M (1-5) T (1-5)” in FIG. "Indicates the level register and time register of FIG. 8," Ms (1-5) Ts (1-5) “indicates the data of the synchronous update register of FIG. 8, and FIG. Shows a step-like modulation rate command generated by.
  • the initial value of the period is transferred in the circuit.
  • the memory data transfer (mb (n ⁇ 1) ⁇ ma (n) ) (FIG. 16 (f)).
  • the PWM level information (La, Lb) at the start and end is also handled by software processing, and finally the generation time (T (1 to 1), which is a set value of the PWM pattern generation circuit 90 that generates a staircase pattern. 5, n)) and the changed level information (M (1 to 5, n)) are output (FIG. 16 (e)).
  • this output information is also stored in the digital circuit registers (registers M (1) to M (5) and T (2) to T (5) in FIG. ) And transferred to the synchronous update registers Ts (1-5, n) and Ms (2-5, n) in FIG. 8 in synchronization with the next interrupt timing (n) (FIG. 16 (e) ) “Latest value transfer” described in the above)) is used to generate a stepped PWM waveform.
  • the second embodiment even when multiple levels change (switching of different cells occurs multiple times) occurs during the half-cycle period of the carrier, such as when the output frequency of the multiplexed PWM pattern is increased.
  • Multiple PWM patterns whose time products are strictly equal to the rate command can be output.
  • a method for evaluating a multiple PWM pattern there is a method in which a magnetic flux component, which is a time product of voltage, is drawn as the shape of a circular locus on two-axis coordinates and evaluated as its shape or variation.
  • Example 3 In the third embodiment, a method of combining the first embodiment and the second embodiment is proposed.
  • a modulation rate command that changes according to time is generated as in the conventional example, and a multiple PWM pattern is generated by comparing this with a multiple carrier signal.
  • the multiple PWM pattern is directly generated without using the multicarrier signal, these functions cannot be combined as it is.
  • the composite function is realized by changing the system of the second embodiment to a configuration using a multiple carrier comparison portion.
  • the multiple PWM pattern waveform “Lpwm” generated and output in the second embodiment is regarded as a stepwise modulation rate command as it is, and the multiple PWM pattern waveform is compared with the size of the multiple triangular wave carrier.
  • the same multiple PWM pattern Lpwm as in the second embodiment can be obtained simply by generating. This is because the modulation rate command changes stepwise between levels, so that an intersection with the carrier occurs at the same time, and the multiple PWM pattern output from the carrier comparator is also equal to the stepwise modulation rate command.
  • the multiple PWM pattern generation method of the second embodiment is applied only to the intermediate phase of FIG. 1 defined in the first embodiment. If the signal corresponding to the modulation factor command “ms (n, t)” in FIG. 9 is handled as the input signal ms_mid to the multiple comparator of the intermediate phase as shown in FIG. 17, the intermediate phase has the Lpwm of the second embodiment.
  • the same waveform can be output. That is, a composite system in which different configurations of the first embodiment and the second embodiment are combined while the configuration through the same multiple comparator 50 for all three phases is possible.
  • FIG. 17 the same parts as those in FIGS. 1 and 6 are denoted by the same reference numerals.
  • the change rate limiting units 34max and 34min are applied to the maximum phase and the minimum phase as in FIG. 1 of the first embodiment, and the magnetic flux control type level switching unit of FIG. 6 of the second embodiment is applied only to the intermediate phase. 70 is applied.
  • linear interpolation units 40max and 40min are provided on the output side of the change rate limiting units 34max and 34min, and linear interpolation units 40max and 40min are provided. And the output of the magnetic flux control type level switching unit 70 are input to the modulation factor command output unit 35 to generate signals for three phases (ms_max, ms_mid, ms_min) in different manners. This method is consistent.
  • the third embodiment is configured such that the countermeasure of the second embodiment is added to the intermediate phase with respect to the first embodiment, and 2 in the vicinity of the maximum value of the line voltage of the first embodiment.
  • the function of suppressing the step change and the function of improving the accuracy of the time product in the portion where the slope of the modulation factor of the second embodiment is steep can be combined.
  • the time chart of FIG. 24 is shown as an unmeasured result when only the linear approximation of FIG. 23 is applied under the condition of FIG. FIG. 25 shows a case where 3 is applied.
  • FIGS. 24 (a), 24 (b) and FIGS. 25 (a), 25 (b) are PWM waveforms of phase components, and have a 6-step structure and are stepped at ⁇ 6 levels.
  • 24 (c), (d) and FIGS. 25 (c), (d) are PWM waveforms of line voltage, which are stepped up to 25 levels at maximum.
  • FIG. 24 only the modulation factor is linearly interpolated as shown in FIG. 5, and the reverse phase switching of the maximum phase and the minimum phase is prevented, and the PWM generation method shown in Tables 1 and 2 for the intermediate phase is applied. Absent.
  • FIG. 25 has the configuration of the third embodiment. Assuming that the modulation rate is 100% and the frequency is 400Hz as the operating condition, the voltage command value is swept from 1% to 95% in 1 second under the constant V / F condition (that is, the frequency command value is also 1%) To 95%).
  • FIGS. 24 (a) and 24 (b) and FIGS. 25 (a) and 25 (b) are the entire waveforms for one second, and are shown to show that the number of stages of the multiplexed PWM is changing normally.
  • 24C, 24D, 25C, and 25D are enlarged views of 0.96 to 1.0 seconds on the time axis. There is only a small difference as a multiple PWM pattern, and the difference is difficult to understand by comparing waveforms. Therefore, the comparisons shown in FIGS. 26 and 27 are performed.
  • the three-phase PWM pattern of FIGS. 24 and 25 is converted into a three-phase to two-phase, and the locus of the magnetic flux component is obtained by time integration.
  • 26 and 27 are drawn.
  • 26 (a) and (b) show the entire trajectory for 1 second
  • FIGS. 26 (c) and 26 (d) show the first period from 0 to about 0.5 seconds in FIGS. 27 (a) and 27 (b). Only the last 0.9-1.0 second period is extracted and drawn.
  • V / F is constant, if there is no error in the time product of voltage, the magnetic flux locus should be on a constant circle, but the eccentricity in which the center of the circle moves on the side of FIG. It can be seen that the fluctuation of the amplitude is also large since the annular trajectory group is wide.
  • Example 3 solves these problems. Furthermore, since reverse switching prevention technology is applied to the maximum phase and the minimum phase, two-stage changes near the maximum value of the inverter output line voltage are suppressed, and deterioration of the load machine can also be suppressed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

線間電圧の多重ＰＷＭパターンにおける２レベル幅のステップ変化発生を起因とする、サージ電圧の上昇による影響を抑制する。各相毎に単相セルを複数個直列に接続した三相多重インバータにおいて、変調率指令を、単相セルの直列数の２倍の三角波キャリアの段数で分割して変調率指令のレベル領域を設定し、各相の変調率指令の値から、最大相と最小相と中間相を選別し、前記最大相と最小相に対しては、三角波キャリアの下降状態で且つ変調率指令が負方向に変化する場合では、変調率指令と負方向のレベル領域の三角波キャリアが交差しないように変調率指令の変化率制限を行い、三角波キャリアの上昇状態で且つ変調率指令が正方向に変化する場合では、変調率指令と正方向のレベル領域の三角波キャリアが交差しないように変調率指令の変化率制限を行う変化率制御部３４ｍａｘ，３４ｍｉｎを設ける。

Description

三相多重インバータの制御方法および制御装置
　本発明は、単相インバータの出力を縦続接続した、多重インバータのＰＷＭ生成方法に関する。特に周波数が高い用途を想定しており、正弦波状の電圧波形の変化量（時間微分）が大きくなる。通常の周波数では三角波キャリアの半周期において多重ＰＷＭ波形には１段のレベル変化（１回のスイッチング）しか発生しないが、電圧指令の変化量（時間微分）が大きくなると、２段以上のレベル変化が生じるようになる。このような、キャリア半周期間に多数回のスイッチングが生じる際の問題を解決する方法を提案する。
　多重インバータには多種の構成方法があるが、本方式は下記の構成の例を先行技術とする。図１８に多重インバータの構成例を示す。図１８(ａ)は絶縁した直流電源を有する単相ＰＷＭインバータであり、これを単相セル（Ｃｅｌｌ）とする。
　図１８（ａ）において、単相セル（Ｃｅｌｌ）は、直流電源１００の正、負極端間に例えばＩＧＢＴなどのスイッチング素子１０１～１０４をブリッジ接続し、スイッチング素子１０１およびスイッチング素子１０２の共通接続点を端子Ｔ１に接続し、スイッチング素子１０３およびスイッチング素子１０４の共通接続点を端子Ｔ２に接続して構成されている。
　図１８（ｂ）は図１８（ａ）の単相セルを多段に接続した多重インバータであり、端子Ｘ－Ｕ間には例えば６個の単相セルＣｅｌｌ－１～Ｃｅｌｌ－６が順次直列に接続されている。
　端子Ｕ－Ｘ間には多重ＰＷＭ変調された単相交流電圧Ｖｐｗｍが出力されるものであり、この例では零および正負の電圧として１３レベルの多重ＰＷＭ波形が得られる。
　図１８（ｃ）は図１８（ｂ）の単相回路を３回路に増やした３相の多重インバータであり、Ｕ相側では端子Ｘと端子Ｕの間に単相セルＣｅｌｌ－１ｕ～Ｃｅｌｌ－６ｕを順次直列に接続し、Ｖ相側では端子Ｙと端子Ｖの間に単相セルＣｅｌｌ－１ｖ～Ｃｅｌｌ－６ｖを順次直列に接続し、Ｗ相側では端子Ｚと端子Ｗの間に単相セルＣｅｌｌ－１ｗ～Ｃｅｌｌ－６ｗを順次直列に接続し、端子Ｘ、Ｙ、Ｚを共通に接続してＹ結線の中性点Ｎとしている。
　尚、前記直流電源１００は、実際には絶縁された多相巻線変圧器とダイオード整流回路などにより構成される。
　図１９は、図１８の多重インバータを制御するために、各セル内のスイッチング素子の駆動信号（ゲート信号）を生成する方式についての構成例である。図１９において、キャリア発生部１３では、各相のセル段数に対して２倍の段数だけ三角波キャリア（Carry_p6～Carry_n6）を多重にして出力している。これと三相電圧指令（三相変調率指令）ｍ＿ｒｅｆとを多重比較器５０にて大小比較して三相の多重ＰＷＭパターンＬｐｗｍを生成するのであるが、通常は電圧の利用率を改善するために三相電圧指令に共通なオフセット成分を重畳するという零相変調が適用されるので、図１９では零相変調器２０の出力であるｍ０（ｔ）を多重比較器５０の入力としている。そして、多重ＰＷＭレベル分配器６０において各セルの多重ＰＷＭパターンＬｐｗｍから実際の各セルインバータに対するゲート信号に変換し、およびデッドタイム期間を付加して単相セルで構成された主回路（図１８）に分配する。そして図１８の各単相セル内のスイッチング素子をオンオフする。
　ここで、図１９中で“（ｔ）”を付加した記号は時間経過に対して連続的に変化する信号であることを意味しており、後述する離散系と混同しないように付加してある。
　図１９の各部の出力信号波形を図２０に示す。図２０の上段は１２段の多重キャリア信号（Carry_p6～Carry_n6）と、三相の変調率指令ｍ０（ｔ）を描いてある。図２０の中段には多重比較器５０により生成され、出力された多重ＰＷＭパターンＬｐｗｍのうち、２相分のみを示した。さらに、図２０の下段では図２０中段の２相ＰＷＭ波形の差成分をとり、線間電圧に相当するＰＷＭ波形を示している。この波形の条件は、キャリア周波数は4kHz、変調率指令は最大振幅が約0.95[p.u.]、周波数は約50Hzに設定したものである。
　ここで、変調率は次のように定義する。　
　正弦波指令m_refの最大振幅ではなく、図２０上段のような「零相変調を適用後の振幅成分（多重レベル幅）m0(t)」を、「最大レベル幅である６レベル（６セルの場合）」で割った値を変調率として定義する。
　正弦波指令m_refも変調率指令と呼ばれるが、実施例の計算で使用するのは上記の零相変調を適用後の振幅を用いた変調率（m0(t)）であるので、m_ref側の変調率については「正弦波側の変調率」として表現する。
　図２０中段のＰＷＭ波形（相電圧相当）は０および±６段の合計１３レベルを遷移し、図２０下段の線間ＰＷＭ波形（線間電圧相当）は0および±（６×２）段のレベルとなり合計25レベルを遷移するので、２レベルインバータなどと比較して、高調波が少なくほぼ正弦波状の波形を得ることができている。
　図２０では変調率（Ｖ）指令の周波数が問題となる条件に比べて十分に低いので、三角波キャリアがDownモード（下降するモード）のときには多重ＰＷＭパターンはH方向（P方向）に、三角波キャリアがUpモード（上昇するモード）のときにはL方向（N方向）に各１回のレベル変化（スイッチング）しか発生しない。
　また２相のスイッチング時刻が重なっても、図２０下段の線間電圧の多重ＰＷＭパターンには２レベル幅のステップ変化は生じない。このようなDownとUp時のレベル変化方向のスイッチングを以降では「順方向スイッチング」と呼ぶ。
　これに対して図２１（ａ）は、図２０と同じ変調率の振幅にしたままで、変調率指令の周波数のみ約200Hzに上昇させた場合を示している。変調率の基本波成分と多重ＰＷＭパターンが認識しやすいように時間スケールを拡大して約２周期分だけ描いてある。
　図２１（ａ）では、図２０に比べて変調率指令が零レベルをクロスする付近にて時間微分成分が大きく（傾きが急に）なる。そのため、三角波キャリアのDownやUpの傾きよりも、変調率指令の傾きの方が急な波形になる部分が生じるようになる。そのため、図２１（ａ）の○印で示した部分のように、Down方向のキャリアの傾きよりも変調率指令の負方向への変化が大きくなってキャリアを追い越すような交点が発生する。このときには、キャリアがDownモードであってもL方向（N方向）にレベルが変化するスイッチングモードが発生するようになる。これを、「逆方向スイッチング」と呼ぶことにする。
　さらにこの逆方向スイッチングが発生すると同時に異なる相にて「順方向スイッチング」が生じる場合には、これらの２相間の線間電圧波形は図２１（ａ）の下段に丸印で示したように、２レベルのステップ変化（２段変化）が発生することになる。この２段変化は、ＰＷＭ波形の高調波成分を増加させるだけでなく、線間電圧のスイッチングサージ電圧も約２倍に増加するため、負荷機の巻線に対して絶縁性能の劣化要因となる。
　この対策としては、特許文献１～３などのように変調率指令に禁止帯域や変化率の制限を加えることにより防止する方法が提案されている。
　しかし、これらは図２１（ａ）程度のインバータ出力周波数（変調率指令の周波数）を上限として想定しており、さらに高い周波数までは考慮していない。厳密な表現をすると、ＰＷＭ変調の最小の時間単位である三角波キャリアの上下の頂点間の半周期という短い期間には、レベル変化は１回のみであることを前提としている。
特開２００６－１０９６８８号公報 特開２０１７－１３５７６４号公報 特開２０１５－２３７７７号公報
　図２０や図２１（ａ）よりもさらに変調率指令の周波数を高くして、約400Hzとした例が図２１（ｂ）である。さらに変調率指令の変化が急になるが、これも基本波周期が分かり易いように時間軸をさらに拡大して表示しているので、キャリアの三角波が時間方向に延びたようにみえるが、零クロス付近では、三角波キャリアのＤｏｗｎやUpの傾きよりも変調率の傾き（時間微分）の方が数倍も大きくなる。
　この図２１（ｂ）の場合では、図２１（ａ）よりも、「逆方向スイッチング」が発生する頻度が多くなり、〇印で示したような線間電圧の２段変化の発生頻度も多くなる。駆動される（負荷側の）電気機器の巻線の絶縁能力にはある程度の耐量が有るので、単発的に短時間かつ少量だけ振幅が増加するようなサージ電圧が生じても直ぐに絶縁破壊に至ることはないが、しかしこの２段変化が繰り返されると絶縁性能の劣化が速くなり電気機器の寿命を短くしてしまう。
　かといって、例えば特許文献１の実施形態１１の「基本波電圧指令信号の変化率をキャリア信号の傾き以下に制限する」変化率制限などを加えてしまうと、変調率指令の急な傾きを実現することができず、希望するインバータ出力周波数を得ることができない。そこで、変調率指令の周波数が高い場合でも、２段変化によるサージ電圧の上昇による影響を抑制することを、第１の課題とする。
　もう一つの課題は、図２１のように三角波キャリアの半周期間に複数回のレベル変化が生じる場合には、“変調率の電圧×時間（負荷機の鎖交磁束成分に相当）”と“ＰＷＭ出力の時間積”とに誤差が生じてくる問題である。
　これを説明するために、図２２の構成例を適用して図２３のように、変調率指令を、三角波キャリアの頂点を折れ点とする直線関数で近似する場合を考える。図２２は、三角波キャリアと零相変調後の変調率指令の比較により、多重ＰＷＭゲート信号を生成する図１９の回路に、変調率指令の直線補間を行う手段を加えた回路であり、図１９と同一部分は同一符号をもって示している。
　図２２において図１９と異なる部分は、前記キャリア発生部１３に代えて、三角波キャリアCarry_p6～Carry_n6および前記三角波キャリアの上下の頂点に相当する各時刻に同期した割込信号ｎ１，ｎ２…を発生する信号発生部１４を設け、零相変調器２０から出力される零相変調後の変調率指令を、前記割込信号ｎ１，ｎ２…に同期してサンプルする同期サンプル部１５と、変調率指令の前記サンプル点（ｍａ（ｎ），ｍｂ（ｎ））の間を直線状に補間近似することで、直線近似された変調率指令（ｍｓ（ｎ，ｔ））を求める直線補間部４０とを追加したことにあり、その他の部分は図１９と同一に構成されている。
　図２３は、図２２の信号発生部１４の多重三角波キャリア信号、直線補間部４０における変調率指令（電圧指令）および多重比較器５０から出力される多重ＰＷＭ波形（Ｌｐｗｍ）の例を示している。
　図２３の（ａ）は多重三角波キャリア信号と、２種類の電圧指令の例（パターンＡ，Ｂ）を表し、（ｂ）は（ａ）のパターンＡの電圧指令による多重ＰＷＭ波形を表し、（ｃ）は（ａ）のパターンＢの電圧指令による多重ＰＷＭ波形を表し、横軸は時刻、縦軸はＰＷＭパターンのレベル（Ｌ）を示している。
　この図２３では、変調率指令をステップ状に変化させると多レベル幅の変化が生じるので、○印で示す変調率指令のサンプル点m(1)とm(2)の間を（１）に示すような直線で補間して折線近似させることにより、１段のレベル変化が分散して発生するようにさせた。
　図２３において（１）や（２）および（３）～（５）の直線変化は図２０の「順方向スイッチング」の条件であるが、図２３の、下記のような５種類の波形については図２１（ｂ）のような多数回のスイッチングが発生する条件として描いた（図２３（ａ）では２種類のパターンＡとパターンＢの両方を描いている）。
　（ａ）多段の順方向スイッチングの例（３種類の波形）
　［ H4 ］キャリアのDown期間中に、レベルアップ方向に順方向スイッチングが４回発生
　［ L3 ］キャリアのUp期間中に、レベルダウンの順方向スイッチングが３回発生
　［ H2 ］キャリアのDown期間中に、レベルアップの順方向スイッチングが２回発生
　（ｂ）逆方向スイッチングの例（２種類の波形）
　［ L1R ］キャリアのDown期間中に、レベルダウンの逆方向スイッチングが１回発生
　[ H1R ］キャリアのUp期間中に、レベルアップの逆方向スイッチングが１回発生。
　図２３（ａ）に示す変調率指令とキャリア波形を比較して多重ＰＷＭに変換すると、図２３（ｂ）、（ｃ）のような多重ＰＷＭパターンが得られる。ここで、図２３（ａ）の変調率指令と図２３（ｂ）および（ｃ）の多重ＰＷＭパターンとをそれぞれ三角波頂点間の半周期において積分して“電圧・時間積”を求め、この要素単位で比較してみると、第２の課題である“電圧・時間積”の誤差が確認できる。
　図２３（ａ）のパターンＡにおける波形[H4]のパターンを例にとると、斜線で塗りつぶした２個の三角形の面積が時間積分成分に相当し、図２３（ｂ）の多重ＰＷＭパターンの方でも斜線で囲んだ四角形や階段状の面積が時間積分項に相当し、これらの面積を等しくしたい。
　同様に、図２３（ａ）のパターンＢにおける波形［H1R］のパターンでは、斜線で示した台形の面積と、図２３（ｃ）の斜線で囲んだ階段状の面積を等しくしたい。
　本当は図２３（ａ）の斜線部分の面積と図２３（ｂ）（または図２３（ｃ））の斜線の箇所の面積とを等価にしたいのだが、この図２３からそれぞれの斜線部分の面積の計算式を導出しても、等価な式にはならず、これらの面積には誤差が発生する。このことは、インバータの出力電圧精度の低下につながる。また、この出力電圧の時間積は駆動される負荷機器の鎖交磁束に相当するので、“変調率の電圧×時間”と“ＰＷＭ出力の時間積”との誤差は、負荷機器の鎖交磁束を用いる制御動作に悪影響を与える。
　この変調率指令と多重ＰＷＭパターンとの時間積に誤差成分が生じることが第２の課題である。
　本発明は上記課題を解決するものであり、その目的は、変調率指令の周波数が高い場合でも、線間電圧の多重ＰＷＭパターンにおける２レベル幅のステップ変化発生を起因とする、サージ電圧の上昇による影響を抑制することができる三相多重インバータの制御方法および制御装置を提供することにある。
　上記課題を解決するための請求項１に記載の三相多重インバータの制御方法は、
　直流電源の正、負極端間に第１～第４のスイッチング素子をブリッジ接続した単相セルを、各相毎にｎ（ｎ≧２）個直列に接続して構成した三相多重インバータにおいて、各相の変調率指令と前記単相セルの直列数の２倍の段数を備えた三角波キャリアに基づいて、各相の単相セル内のスイッチング素子のゲート信号を生成する三相多重インバータの制御方法であって、
　前記変調率指令を三角波キャリアの段数で分割して変調率指令のレベル領域を設定し、
　各相の変調率指令の値から、正方向に最大な値である最大相と、負方向に最大な値である最小相と、最大相および最小相以外の中間相を選別し、
　前記最大相と最小相に対しては、三角波キャリアの下降状態で且つ変調率指令が負方向に変化する場合では、変調率指令と負方向のレベル領域の三角波キャリアが交差しないように変調率指令の変化率制限を行い、
　三角波キャリアの上昇状態で且つ変調率指令が正方向に変化する場合では、変調率指令と正方向のレベル領域の三角波キャリアが交差しないように変調率指令の変化率制限を行い、
　前記変化率制限後の変調率指令と三角波キャリアとの比較に基づいて各相の単位セル内のスイッチング素子のゲート信号を生成し、
　前記中間相に対しては、前記変調率指令の変化率制限を行わない。
　請求項２に記載の三相多重インバータの制御方法は、請求項１において、
　前記中間相に対して、
　三角波キャリアの上下の頂点に相当する時刻で三相各相の変調率指令をサンプルし、それらの間を直線状に補間近似することで、直線近似された変調率指令を求め、
　その直線近似された変調率指令を、生成しようとする多重ＰＷＭ（Ｐｕｌｓｅ　Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｉｏｎ）パターンのレベル幅で分割し、
　前記各レベル幅における、前記直線近似された変調率指令の時間積と多重ＰＷＭパターンの時間積とが等しくなるように多重ＰＷＭパターンのレベル変化時刻を演算し、そのレベル変化時刻に基づいて多重ＰＷＭパターンを生成し、
　前記生成された多重ＰＷＭパターンに基づいて中間相の単相セル内のスイッチング素子のゲート信号を生成する。
　請求項３に記載の三相多重インバータの制御方法は、請求項２において、
　前記レベル幅で分割した多重ＰＷＭパターンの各レベルをＬａ±ｎ（ｎは０を含む整数）、前記直線近似された変調率指令の始点のレベルをｍａ、前記直線近似された変調率指令の終点のレベルをｍｂ、多重ＰＷＭパターンがステップ状にレベル変化するレベル変化時刻をＴ（ｎ）（ｎは正数）と各々定義し、
　三角波キャリアが下降するモードでは、
　Ｌａ＝floor(ma)とし、
　Ｌａ～Ｌａ＋１のレベル領域に存在する始点ｍａから、Ｌａ＋３～Ｌａ＋４のレベル領域に存在する終点ｍｂまでの間を直線状に補間近似した変調率指令の直線近似波形において、
　多重ＰＷＭパターンがＬａからＬａ＋１にレベル変化する時刻Ｔ（２）を((La+1)-ma)2/(mb-ma)/2とし、Ｌａ＋１からＬａ＋２にレベル変化する時刻Ｔ（３）を(La+1.5-ma)/(mb-ma)とし、Ｌａ＋２からＬａ＋３にレベル変化する時刻Ｔ（４）を(La+2.5-ma)/(mb-ma)とし、Ｌａ＋３からＬａ＋４にレベル変化する時刻Ｔ（５）を1-(mb-(La+3))2/(mb-ma)/2とし、
　Ｌａ～Ｌａ＋１のレベル領域に存在する始点ｍａから、Ｌａ＋２～Ｌａ＋３のレベル領域に存在する終点ｍｂまでの間を直線状に補間近似した変調率指令の直線近似波形において、
　多重ＰＷＭパターンがＬａからＬａ＋１にレベル変化する時刻Ｔ（２）を((La+1)-ma)2/(mb-ma)/2とし、Ｌａ＋１からＬａ＋２にレベル変化する時刻Ｔ（３）を(La+1.5-ma)/(mb-ma)とし、Ｌａ＋２からＬａ＋３にレベル変化する時刻Ｔ（４）を1-(mb-(La+2))2/(mb-ma)/2とし、
　Ｌａ～Ｌａ＋１のレベル領域に存在する始点ｍａから、Ｌａ＋１～Ｌａ＋２のレベル領域に存在する終点ｍｂまでの間を直線状に補間近似した変調率指令の直線近似波形において、
　多重ＰＷＭパターンがＬａからＬａ＋１にレベル変化する時刻Ｔ（２）を((La+1)-ma)2/(mb-ma)/2とし、Ｌａ＋１からＬａ＋２にレベル変化する時刻Ｔ（３）を1-(mb-(La+1))2/(mb-ma)/2とし、
　Ｌａ～Ｌａ＋１のレベル領域に存在する始点ｍａから、Ｌａ～Ｌａ＋１のレベル領域に存在する終点ｍｂまでの間を直線状に補間近似した変調率指令の直線近似波形において、多重ＰＷＭパターンがＬａからＬａ＋１にレベル変化する時刻Ｔ（２）を(La+1)-(ma+mb)/2とし、
　Ｌａ～Ｌａ＋１のレベル領域に存在する始点ｍａから、Ｌａ～Ｌａ－１のレベル領域に存在する終点ｍｂまでの間を直線状に補間近似した変調率指令の直線近似波形において、前記時刻Ｔ（２）～Ｔ（５）を無効とし、
　Ｌａ～Ｌａ＋１のレベル領域に存在する始点ｍａから、Ｌａ－１～Ｌａ－２のレベル領域に存在する終点ｍｂまでの間を直線状に補間近似した変調率指令の直線近似波形において、多重ＰＷＭパターンがＬａからＬａ－１にレベル変化する時刻Ｔ（２）を(ma+mb)/2-(La-1)とし、
　Ｌａ～Ｌａ＋１のレベル領域に存在する始点ｍａから、Ｌａ－２～Ｌａ－３のレベル領域に存在する終点ｍｂまでの間を直線状に補間近似した変調率指令の直線近似波形において、
　多重ＰＷＭパターンがＬａからＬａ－１にレベル変化する時刻Ｔ（２）を(ma-(La-1))2/(ma-mb)/2とし、Ｌａ－１からＬａ－２にレベル変化する時刻Ｔ（３）を1-((La-1)-mb)2/(ma-mb)/2とし、
　三角波キャリアが上昇するモードでは、
　Ｌａ＝ceil(ma)とし、
　Ｌａ～Ｌａ－１のレベル領域に存在する始点ｍａから、Ｌａ＋２～Ｌａ＋３のレベル領域に存在する終点ｍｂまでの間を直線状に補間近似した変調率指令の直線近似波形において、
　多重ＰＷＭパターンがＬａからＬａ＋１にレベル変化する時刻Ｔ（２）を((La+1)-ma)2/(mb-ma)/2とし、Ｌａ＋１からＬａ＋２にレベル変化する時刻Ｔ（３）を1-(mb-(La+1))2/(mb-ma)/2とし、
　Ｌａ～Ｌａ－１のレベル領域に存在する始点ｍａから、Ｌａ＋１～Ｌａ＋２のレベル領域に存在する終点ｍｂまでの間を直線状に補間近似した変調率指令の直線近似波形において、多重ＰＷＭパターンがＬａからＬａ＋１にレベル変化する時刻Ｔ（２）を(La+1)-(ma+mb)/2とし、
　Ｌａ～Ｌａ－１のレベル領域に存在する始点ｍａから、Ｌａ～Ｌａ＋１のレベル領域に存在する終点ｍｂまでの間を直線状に補間近似した変調率指令の直線近似波形において、前記時刻Ｔ（２）～Ｔ（５）を無効とし、
　Ｌａ～Ｌａ－１のレベル領域に存在する始点ｍａから、Ｌａ～Ｌａ－１のレベル領域に存在する終点ｍｂまでの間を直線状に補間近似した変調率指令の直線近似波形において、多重ＰＷＭパターンがＬａからＬａ－１にレベル変化する時刻Ｔ（２）を(ma+mb)/2-(La-1)とし、
　Ｌａ～Ｌａ－１のレベル領域に存在する始点ｍａから、Ｌａ－１～Ｌａ－２のレベル領域に存在する終点ｍｂまでの間を直線状に補間近似した変調率指令の直線近似波形において、
　多重ＰＷＭパターンがＬａからＬａ－１にレベル変化する時刻Ｔ（２）を(ma-(La-1))2/(ma-mb)/2とし、Ｌａ－１からＬａ－２にレベル変化する時刻Ｔ（３）を1-((La-1)-mb)2/(ma-mb)/2とし、
　Ｌａ～Ｌａ－１のレベル領域に存在する始点ｍａから、Ｌａ－２～Ｌａ－３のレベル領域に存在する終点ｍｂまでの間を直線状に補間近似した変調率指令の直線近似波形において、
　多重ＰＷＭパターンがＬａからＬａ－１にレベル変化する時刻Ｔ（２）を(ma-(La-1))2/(ma-mb)/2とし、Ｌａ－１からＬａ－２にレベル変化する時刻Ｔ（３）を(ma-(La-1.5))/(ma-mb)/2とし、Ｌａ－２からＬａ－３にレベル変化する時刻Ｔ（４）を1-((La-2)-mb)2/(ma-mb)/2とし、
　Ｌａ～Ｌａ－１のレベル領域に存在する始点ｍａから、Ｌａ－３～Ｌａ－４のレベル領域に存在する終点ｍｂまでの間を直線状に補間近似した変調率指令の直線近似波形において、
　多重ＰＷＭパターンがＬａからＬａ－１にレベル変化する時刻Ｔ（２）を(ma-(La-1))2/(ma-mb)/2とし、Ｌａ－１からＬａ－２にレベル変化する時刻Ｔ（３）を(ma-(La-1.5))/(ma-mb)とし、Ｌａ－２からＬａ－３にレベル変化する時刻Ｔ（４）を(ma-(La-2.5))/(ma-mb)とし、Ｌａ－３からＬａ－４にレベル変化する時刻Ｔ（５）を1-((La-3)-mb)2/(ma-mb)/２とする。
　請求項４に記載の三相多重インバータの制御装置は、
　請求項１ないし３のいずれか１項に記載の制御方法を実行する手段を備えた。
（１）請求項１～４に記載の発明によれば、変調率指令の周波数が高い場合でも、線間電圧の多重ＰＷＭパターンにおける２レベル幅のステップ変化発生を起因とする、サージ電圧の上昇による影響を抑制することができる。
　さらに、駆動される電気機器の巻線などの絶縁劣化の抑制と高い周波数を出力するという相反する課題に対して、両方の要求を満たす多重ＰＷＭパターンを出力することができる。
（２）請求項２、３に記載の発明によれば、前記（１）の効果に加えて、多重ＰＷＭパターンの出力周波数を高くした場合など、キャリア半周期の期間に複数レベル変化（異なるセルのスイッチングが複数回発生）する場合でも、変調率指令に対して時間積が厳密に等しい多重ＰＷＭパターンを出力することができる。
　このため、変調率指令の時間積は出力電圧の時間積と比例し、この出力電圧の時間積は駆動される負荷機器の鎖交磁束に相当するので、負荷機器の鎖交磁束を正確に制御することができる。
本発明の実施例１による制御装置の構成図。 本発明の実施例１における変調率指令の変化率制限の方法を表す説明図。 図１の装置の各部の動作を示すタイムチャート。 本発明の実施例１の別形態による制御装置の構成図。 レベル変化する電圧指令のパターン例を示す説明図。 本発明の実施例２による制御装置の構成図。 図６中の階段状変調率指令演算部の構成図。 図６中のＰＷＭパターン発生回路の構成図。 本発明の実施例２による階段状変調率指令の生成波形と発生するＰＷＭ波形の例を示す説明図。 本発明の実施例２による、キャリアＤｏｗｎのときの多重ＰＷＭパターンのレベル変化時刻ＴとレベルＭの演算の様子を表し、（ａ）は図５における始点と終点のレベル領域の変化量ｄＬが＋３の場合の説明図、（ｂ）は変化量ｄＬが＋２の場合の説明図。 本発明の実施例２による、キャリアＤｏｗｎのときの多重ＰＷＭパターンのレベル変化時刻ＴとレベルＭの演算の様子を表し、（ａ）は図５における始点と終点のレベル領域の変化量ｄＬが＋１の場合の説明図、（ｂ）は変化量ｄＬが０の場合の説明図、（ｃ）は変化量ｄＬが－１の場合の説明図。 本発明の実施例２による、キャリアＤｏｗｎのときの多重ＰＷＭパターンのレベル変化時刻ＴとレベルＭの演算の様子を表し、（ａ）は図５における始点と終点のレベル領域の変化量ｄＬが－２の場合の説明図、（ｂ）は変化量ｄＬが－３の場合の説明図。 本発明の実施例２による、キャリアＵｐのときの多重ＰＷＭパターンのレベル変化時刻ＴとレベルＭの演算の様子を表し、（ａ）は図５における始点と終点のレベル領域の変化量ｄＬが＋３の場合の説明図、（ｂ）は変化量ｄＬが＋２の場合の説明図、（ｃ）は変化量ｄＬが＋１の場合の説明図。 本発明の実施例２による、キャリアＵｐのときの多重ＰＷＭパターンのレベル変化時刻ＴとレベルＭの演算の様子を表し、（ａ）は図５における始点と終点のレベル領域の変化量ｄＬが０の場合の説明図、（ｂ）は変化量ｄＬが－１の場合の説明図、（ｃ）は変化量ｄＬが－２の場合の説明図。 本発明の実施例２による、キャリアＵｐのときの多重ＰＷＭパターンのレベル変化時刻ＴとレベルＭの演算の様子を表し、図５における始点と終点のレベル領域の変化量ｄＬが－３の場合の説明図。 図６の装置の各部の動作を示すタイムチャート。 本発明の実施例３による制御装置の構成図。 本発明が適用されるセル多重型インバータの一例を示す構成図。 変調率指令とキャリアの比較方式によるインバータの制御装置の一例を示す構成図。 変調率指令の周波数が５０Ｈｚの場合の、図１９の装置の各部の出力信号波形図。 （ａ）は、変調率指令の周波数が２００Ｈｚの場合の、図１９の装置の各部の出力信号波形図、（ｂ）は、変調率指令の周波数が４００Ｈｚの場合の、図１９の装置の各部の出力信号波形図。 変調率指令とキャリアの比較方式によるインバータの制御装置の他の例を示す構成図。 図２２の装置における多重インバータのキャリア波形と変調率指令の例を表し、（ａ）は多重三角波キャリア信号と２種類の電圧指令のパターンの説明図、（ｂ）は（ａ）のパターンＡの電圧指令による多重ＰＷＭ波形の波形図、（ｃ）は（ａ）のパターンＢの電圧指令による多重ＰＷＭ波形の波形図。 実施例３の適用なしで変調率指令を直線近似した条件における多重ＰＷＭパターンの例を表し、（ａ）は相成分のＰＷＭ波形図、（ｂ）は線間電圧のＰＷＭ波形図、（ｃ），（ｄ）は（ａ），（ｂ）の０．９８ｓ～１．０ｓの拡大図。 実施例３を適用した場合の多重ＰＷＭパターンの例を表し、（ａ）は相成分のＰＷＭ波形図、（ｂ）は線間電圧のＰＷＭ波形図、（ｃ），（ｄ）は（ａ），（ｂ）の０．９８～１．０ｓの拡大図。 多重ＰＷＭパターンを三相二相変換して積分した成分のＸＹ軌跡を表し、（ａ）は図２４の０～１．０ｓの全期間のＸＹ軌跡図、（ｂ）は図２５の０～１．０ｓの全期間のＸＹ軌跡図、（ｃ）は図２４の０～０．５ｓの期間のＸＹ軌跡図、（ｄ）は図２５の０～０．５ｓの期間のＸＹ軌跡図。 多重ＰＷＭパターンを三相二相変換して積分した成分のＸＹ軌跡を表し、（ａ）は図２４の０．９～１．０ｓの期間のＸＹ軌跡図、（ｂ）は図２５の０．９～１．０ｓの期間のＸＹ軌跡図。
　以下、図面を参照しながら本発明の実施の形態を説明するが、本発明は下記の実施形態例に限定されるものではない。
（実施例１）
　まず、図２１（ａ），（ｂ）において、線間電圧波形に２段変化が生じる例を示してきたが、この２段変化には次のような特徴がある。
　（ａ）三相正弦波状の変調指令に対して、最大相と最小相の振幅を等しくする零相変調を適用する場合には、最大相と最小相の時間変化は少なく、問題になる逆方向スイッチングは傾きが急な中間相に発生しやすい。
　（ｂ）また、最大相と最小相は変化率が小さいので、スイッチングを禁止するなどの制限を加えても、時間積分の振幅誤差が小さいので大きな誤差にならない。これに対して、中間相は変化が大きいので、少しの時間遅れ成分でも大きな時間積の誤差が発生する。
　（ｃ）正弦波状の線間の多重ＰＷＭパターンでは、最大振幅付近の波形は最大相と最小相との差分によって発生する。もし、中間相に逆相スイッチングが発生しても、２段変化が生じるのは中間相と最小相または最大相との差分に相当する線間電圧であるので、これは線間電圧の正弦波の最大振幅付近には発生しない。　そのため、正弦波にサージ電圧が重畳しても、線間電圧の最大振幅を超過する量は少なくなる。（つまり、中間相の相電圧に２段変化が発生しても絶縁劣化への影響は少ない。）
　この３つの特徴を考慮して、最大相と最小相のみ、特許文献１で提案されているような逆方向スイッチングを抑制するための変化率制限を適用し、中間相だけはこの制限を適用しない方式を提案する。
　実施例１の構成例を図１に示す。図１のブロックの特徴は、図２２のような、変調率をサンプル点間で折れ線補間する構成に対して、複合ＰＷＭ変調率生成部３０という機能ブロックを追加するとともに、零相変調部２０に代えて、零相変調機能と、零相変調前の三相変調率指令m_refのどの相が最大相、中間相、最小相に相当するかを選別する機能とを備えた零相変調部２１を設けたものである。
　これらのブロックはＣＰＵなどの演算機能を想定しており、キャリアと同期した割り込み信号（n1,n2..)により動作するので、変調率指令入力ｍ（ｔ）から離散系を示すｍ（ｎ）に変換して表示してある。
　図１において、１０は、三角波キャリアCarry_p6～Carry_n6と、三角波キャリアの上下の頂点に相当する各時刻に同期した割込信号n1,n2..と、三角波キャリアがＤｏｗｎモード（下降するモード）かＵｐモード（上昇するモード）かを識別する識別信号ＤｗＵｐとを発生する信号発生部である。
　零相変調部２１は、入力される変調率指令m_refに対して零相変調を行って零相変調後の変調率指令m(t)を出力するとともに、入力される零相変調前の三相変調率指令（例えばＵ・Ｖ・Ｗ相のm_ref：mref_u・mref_v・mref_w）の値からどの相が最大・中間・最小に相当するかを選択する選択信号（最大相：ph-max，中間相：ph-mid，最小相：ph-min）を出力する。
　複合ＰＷＭ変調率生成部３０には、割込信号n1,n2..、識別信号ＤｗＵｐおよび零相変調後の変調率指令m(n)が入力される。入力された変調率指令m(n)は、最大相を選択するmax選択部３３max、中間相を選択するmid選択部３３mid、最小相を選択するmin選択部３３minにおいて、零相変調部２１からの選択信号ph-max，ph-mid，ph-minによって、最大相、中間相、最小相が選択される。
　max選択部３３max、min選択部３３minにより選択された三相変調率指令の最大値、最小値は、変化率制限部３４max、変化率制限部３４minにおいて、後述する「逆方向スイッチングの防止対策」が施され、変調率指令ms_max、ms_minとして出力される。
　前記逆方向スイッチングの防止対策を施さないmid選択部３３midの出力である変調率指令ms_midと、変調率制限部３４max、３４minの出力である変調率指令ms_max、ms_minは、変調率指令出力部３５において前記選択信号ph-max，ph-mid，ph-minによって元のU,V,W相の変調率指令ms_UVWに復元されて直線補間部４０に出力される。
　直線補間部４０では、図２３で述べたように変調率指令をサンプルし前回値と最新値を直線補間することにより、折れ線状の連続信号として多重比較器５０の入力信号に変換する。
　上記のように図１では、選択信号ph-max，ph-mid，ph-minおよびmax選択部３３max、mid選択部３３mid、min選択部３３minによって、三相変調率指令から最大値・中間値・最小値を分別させている。そして、最大と最小の値に対しては、変化率制限部３４max、３４minにて制限を加えた変調率指令ms_max・ms_minを生成し、三相変調率指令の中間値は、制限を適用せずにそのまま変調率指令ms_midとみなす。
　変化率制限部３４max、３４minが行う逆方向スイッチングの防止対策は、特許文献１で提案されているような逆方向スイッチングを抑制するための変化率制限と等価な制限であり、その制限の動作例を図２のタイムチャートとともに説明する。
　図２において、（ａ）は三角波キャリアと零相変調部２１から入力される変調率指令の様子を示し、（ｂ）は信号発生部１０から入力される三角波キャリアのDownモード、Upモードを表す識別信号ＤｗＵｐを示している。
　最初に変化率制限の概略を説明する。図２の左側はキャリア信号のDownモードの動作例を、右側にはUpモードの動作例を示している。また変調率指令は特定の１相を取り出して表している。
　左のDownモードについて説明すると、丸印のｍａは前回サンプルした変化率指令であり、丸印のｍｂが今回サンプルした変化率指令である。これらは三角波キャリアの頂点時刻と同期している。そして、ｍａからｍｂ間を直線状に近似補間して、三角波比較に入力する変調率指令ms_uvwとする。ここで注意することは、ｍａとｍｂは同じ相の値であり、最大値だからといって異なる相の前回の最大値を組み合わせてはならない。前述のｍａとｍｂは、最大値の相を選定し、その相における変調率指令の前回値ｍａと最新値ｍｂのことである。そうしないと、三相波形の連続性が保てない。
　前回の変調率指令ｍａおよび今回の変調率指令ｍｂの間を直線補間した直線と多重キャリア信号との交点（小さい〇印）でスイッチング（多重ＰＷＭのレベル変化）が発生する。
　逆方向スイッチングは、キャリアのDown期間とUp期間では発生条件が異なるが、図２の×印で示した逆方向スイッチングが発生するパターンに対しては、逆相スイッチングが発生しない限界まで目標値（時間経過後の最新側の変調率サンプル値）を修正する制限を加える。こうすることにより、特許文献１の「変化率を三角波キャリアの傾きに制限する方式」と等価な機能が得られる。
　次に、図２の変化率制限方法とその手順を具体的に説明する。図２では、左側のキャリアがDownモードの場合も、右側のキャリアがUpモードの場合も両方とも、同じレベル（Lwa）の始点ｍａから５種類のレベル（Lwb）に存在するｍｂに変化する例を描いてある。
　周波数が高くキャリア半周期間に複数回のスイッチングが生じる場合も含めて、ここでは複数のｍｂ値のパターン例を記載している。この複数のｍｂ値のパターン例を分類するために，「レベル領域の番号（Lwa,Lwb）」と「開始時のレベル(La)」および「終了時のレベル(Lb)」を定義する。多重キャリア信号は複数の三角波キャリアが多段に重なっているので、これらを識別するために、特定のキャリアが存在する幅のレベル領域を（Lwa，Lwb）の番号で示し、出力電圧が低くなる方（N側）を負値とし，逆に高くなる方（P側）を正値となるように番号付けをする。例えばセル数が６個の場合には、－６～－１，＋１～＋６の番号を設定する（幅のある領域なので番号＝０は存在しない）。
　そして、ｍａが存在するレベル領域をLwa、ｍｂが存在する領域はLwbとする。ここで、スイッチング回数や順方向・逆方向スイッチングの判断などは、LwaとLwbの差分の数で決まるので、始点と終点のレベル領域の変化量（レベル番号の差分）をdL=Lwb-Lwaとして定義し、これを各ｍｂの「（）」内に付加することによりｍｂを区別できるようにしておく。
　ｍａはサンプルタイミング（ｎ）、ｍｂはサンプルタイミング（ｎ＋１）の値であるが、このｎと（ｎ＋１）が同じLwaやLwbの領域に存在していても、キャリアのDownとUpモードによりスイッチング回数やスイッチングの方向、およびｎと（ｎ＋１）の時刻におけるＰＷＭ出力レベル（Ｌａ、Ｌｂ）は異なる。
　図２の左側のようなDownモードでは、スイッチング回数は、dL=＋2なら順方向（正方向）に３回、dL=+1なら順方向に２回、dL=0なら順方向に１回のスイッチングが発生する。dL=-1の場合には、三角波キャリアとの交点は存在しないのでスイッチング（レベル変化）は発生しない。逆に、dL=-2の場合には逆方向（負方向）のスイッチングが１回発生し、dLの値が負方向に増えるほど逆方向のスイッチング回数が増加する。
　図２の右側のようなUpモードでは、スイッチング回数は、dL=－2なら順方向（負方向）３回、dL=－1なら順方向に２回、dL=0なら順方向に１回のスイッチングが発生する。dL=＋1の場合には、三角波キャリアとの交点は存在しないのでスイッチング（レベル変化）は発生しない。逆に、dL=＋2の場合には逆方向（正方向）のスイッチングが１回発生し、dLの値が正方向に増えるほど逆方向のスイッチング回数が増加する。
　逆方向スイッチングの判別も、Down/Upを識別する識別信号（DwUp）とこのｄLの値との組み合わせで判別できる。そして、Downモードの時には、dL≦-2の条件で逆方向スイッチングが発生するので、このモードを禁止して、mbを図中の（Lwa-1）の領域幅が取り得る下限の値ｍｂ’、すなわち逆方向のスイッチングが発生しない限界値に制限する。
　また、Upモードの時には、dL≧＋2の条件で逆方向スイッチングが発生するので、このモードを禁止して、mbを図中の（Lwa＋1）の領域幅が取り得る下限の値ｍｂ’に制限する。
　こうすれば、この制限を適用した相では逆方向のスイッチングは発生しない。そして、ｍａ（サンプルタイミング：ｎ）、ｍｂ（サンプルタイミング：ｎ＋１）のＰＷＭ出力レベル（Ｌａ、Ｌｂ）も、キャリアのDown／Upのモードで異なるので、ここで説明しておく。
　Downモードでは、三角波キャリアの上頂点時刻のｍａにおける出力ＰＷＭレベルは「Ｌａ（n，上頂点）＝floor（ｍａ）」となり、三角波キャリアの下頂点時刻のｍｂにおける出力ＰＷＭレベルは「Ｌｂ（n+1，下頂点）＝ceil（ｍｂ）」となる。
　逆にUpモードでは、三角波キャリアの下頂点時刻のｍａにおける出力ＰＷＭレベルは「Ｌａ（n，下頂点）＝ceil（ｍａ）」となり、三角波キャリアの上頂点時刻のｍｂにおける出力ＰＷＭレベルは「Ｌｂ（n+1，上頂点）＝floor（ｍｂ）」となる。
　前記ceil()とfloor()は下記のような関数である。
　ceil()はCEILING関数であり、正の最大値方向の整数（正方向への切り上げ）を意味する。
　floor()は、FLOOR関数であり、負の最大値方向の整数（負方向への切り捨てげ）を意味する。このように、DownモードとUpモードでは挙動が異なるが、正負やスイッチング方向が逆になるだけであり、対称な特性になっている。
　尚、特許文献１の実施形態１２では、デッドタイムによる遅れ時間の対策としてサンプル点の禁止帯域を設定する技術が記載されているが、この技術も図１の変化率制限部３４max、３４minに組み込むことができることは自明であり、その他、特許文献１以外の逆方向スイッチング防止対策も組むことができる。
　図１の装置では、直線補間部４０のようにＦＰＧＡなどのディジタル回路で構成された高速クロックで動作する回路部分と、複合ＰＷＭ変調率生成部３０のように、ＣＰＵ処理により割込信号で起動されるソフトウェア処理とが混在している。
　そこで、全体の信号の時間的な流れを描いたものが図３のタイムチャートである。図３の（ａ）は図２の多重キャリア信号であり、（ｂ）は多重キャリア信号の頂点時刻に発生されるパルス状の割込信号n1,n2..であり、これらは図１の信号発生部１０で生成されるが、図３では図１の信号発生部１０を「キャリア生成回路」と表記している。
　図３の（ｃ）は零相変調部２１に入力される変調率指令を示し、（ｄ）はＣＰＵによりソフトウェア処理される複合ＰＷＭ変調率生成部３０の各信号を示している。
　図３の（ｅ）は、レジスタなどのディジタル回路で構成される直線補間部４０に書き込まれる図２の各情報を示し、（ｆ）は直線補間部４０で直線補間処理される情報を示している。尚、直線補間部４０を、図３では「直線補間回路」と表記している。
　図３（ｃ）、（ｄ）は変調率指令など複数の入力設定値の動作を示しており、割込信号とは重ならないようにその間の期間に値が更新されている（図３（ｃ）から図３（ｄ）方向の実線の矢印）。
　ここでソフトウェア実行には演算処理時間が必要であるので、期間：ｎ－２～ｎ－１の期間に更新された入力信号（変調率指令）に基づいて演算した結果が、遅延した期間（ｎ～ｎ１）において複合ＰＷＭ変調率生成部３０から出力することになる（図３（ｄ）に記載の「（３相分のｍｂ，Ｌｂ情報，ＤｗＵｐ）」の左側の実線の矢印）。
　そのソフトウェア処理の期間を「複合ＰＷＭ変調率生成部の演算」の段（図３（ｄ））に示してある。ここでは、幅が広い区間において各種の処理を実行することを意味している。このソフトウェア処理は割込信号により起動され、変調率指令の設定の読出値がｍ（ｎ－１）となる。
　それから、「零相変調」や「複合ＰＷＭ変調率生成部」などの処理を順次演算する。この演算中に、零相変調部２１から出力される選択信号ph-max，ph-mid，ph-minや直線補間部４０で最終的に直線補間する期間におけるＤｗＵｐ情報などが取り扱われるが、実態はメモリに格納される変数である。
　ソフトウェア処理の結果である最終出力は、直線補間部４０に与えるms_uvw（実際には三相成分）信号であるが、次回の割込信号が発生する前に演算処理が終了しているので、ディジタル回路で構成される直線補間部４０内のレジスタ（ms_uvw設定）などに値を書き込むことにより、データを次段に伝える。
　ここで、書き込む情報は図２で示したｍｂやＬｂの情報（直線補間終了時刻の情報）である。ｍａやＬａなどの開始時刻の情報は、前回のｍｂやＬｂ設定と同じ値であるので、前回値を流用できるのでＣＰＵから書き込む必要はない。
　また、直線補間の波形を生成するためには傾き情報（１クロック当たりの変調率の増分など）も必要であるが、これらはＣＰＵで演算して書き込むこともできるし、またはｍｂやＬｂの値が書き込まれてから、次の割込時刻までの間にディジタル回路内で演算してもよい。
　図３の直線補間回路の動作を期間：ｎ～ｎ１の例で説明すると、割込時刻ｎに同期して「ms_uvw設定（他の傾き情報なども含む）」のレジスタ（図３（ｄ））から直線補間波形生成回路のレジスタ（図３（ｅ））に転送し、この情報（レジスタ値）に基づいて連続的に変化する変調率指令を生成して（図３（ｆ））、多重比較器５０に対して出力する。
　期間：ｎ～ｎ１の直線補間波形の初期値は、期間：ｎ－１～ｎの最終値と等しいので、割込信号に同期して図３（ｅ）のように、前回の期間のレジスタ値（ｍｂ＿ｕ，ｍｂ＿ｖ，ｍｂ＿ｗ）をそのまま（ｍａ＿ｕ，ｍａ＿ｖ，ｍａ＿ｗ）のレジスタに転送して、直線波形の初期値とする。
　図３の直線補間回路自体は、１クロックごとに増加分を加算（積算）処理すれば容易に実現できるので、具体的な説明は省略する。
　上記の説明は、ディジタル回路とＣＰＵ処理の領域が混乱しないように補足として説明したものであり、実際にはＣＰＵ演算の部分をディジタル回路で組み込むこともできるし、直線補間回路や多重比較器５０をアナログ回路で構成することもできる。同じ原理でも、種々の形態にて実施できることは自明である。
　多重ＰＷＭインバータの課題の一つとして、逆方向スイッチングの防止がある。これにより、線間電圧の多重ＰＷＭパターンが、２レベル幅でステップ変化するという２段変化を防止することができる。ところが、出力周波数を高くして変調率指令（電圧指令）の変化が大きくなってくる場合には、逆方向スイッチングの防止のために変調率を修正してしまうと変調率の変化量を制限してしまうので高いインバータ出力周波数（変調率指令の周波数）が正確に発生できない。
　そこで、実施例１では、線間電圧の２段変化を抑制する条件を緩和し、最大振幅付近だけを制限するが、その中間レベルは２段変化を許容することにした。これにより、駆動される電気機器の巻線などの絶縁劣化の抑制と、高い周波数の出力という相反する課題に対して、両方の要求に対応する多重ＰＷＭパターンを出力することができる。
　本実施例１での新規性は、従来の変調率指令の変化率制限を３相すべてに適用するのではなく、最大相と最小相という線間電圧の最大振幅を発生させる要素だけに限定し、最大電圧に影響の少ない要素（中間相）には適用しないことにより、高いインバータ出力周波数（変調率指令の周波数）まで対応できるように拡張した点にある。
　上記では「最大値と最小値の２相に対して逆方向スイッチングを防止する」という原理に基づいた説明を行ったが、細かい部分では、中間相から最大相に切り替わった直後などの場合には、複数回のレベル変化（スイッチング）を行う相が２相になる場合もある。したがって、その場合は、電圧精度を維持するために、２相とも制限を適用したくない。
　そこで、実施例１の別形態として、図４に示すように、最大相と最小相を選定するのではなく、制限要否判定部３６にて、各相の変化幅を確認して、変化幅が小さければ（Su,Sv,Sw)のような変調率の許可信号を出力し、各相に設けた変化率制限部３４ｕ，３４ｖ，３４ｗでは、この許可信号により制限の有無を切り替えることにする。そうすれば、最大や最小および中間のモード切替などを考慮して、必要な相にだけ制限を加えることができる。
　図４において、信号発生部１１は三角波キャリアCarry_p6～Carry_n6と、三角波キャリアがDownモードであるかUpモードであるかを識別する識別信号ＤｗＵＰとを発生する。
　複合ＰＷＭ変調率生成部３１の制限要否判定部３６は、零相変調部２１からの変調率指令m_uvw(t)および選択信号ph-max，ph-mid，ph-miを入力とし、各相の変調率指令の変化幅を確認して変化率制限の要否を判定し、変化幅が小さいとき、変調率指令に対する変化率制限の許可信号Su,Sv,Swを出力する。
　零相変調部２１から入力される三相の変調率指令m_uvw(t)は、変調率指令入力部３７によって各相の変調率指令mu(n),mv(n),mw(n)に分配され、各相に設けた変化率制限部３４ｕ，３４ｖ，３４ｗに入力される。
　変化率制限部３４ｕ，３４ｖ，３４ｗでは、制限要否判定部３６からの許可信号Su,Sv,Swによって制限の有無が切り替えられ、変調率指令の変化幅が小さいときのみ変調率指令の制限を行う。
　各相の変化率制限部３４ｕ，３４ｖ，３４ｗから出力される変調率指令ms_u,ms_v,ms_wは、各相の直線補間部４０ｕ，４０ｖ，４０ｗにて図１の直線補間部４０と同様の直線補間処理が行われた後、変調率出力部３５を介して変調率指令ms_uvwとして多重比較部５０に入力される。その他の部分は図１と同一に構成されている。
　上記構成によれば、制限の必要な相にだけ変調率指令に対する変化率制限を加えることができる。
（実施例２）
　図１や図２２の構成例では、同期信号タイミングにて電圧指令をサンプルし、前回値を始点、最新値を終点とみなして時間に応じた直線補間を適用することにより、折れ点状の変調率指令を生成していた。そして多重三角波キャリアと大小比較することにより多重ＰＷＭパターンを生成していた。
　これに対して実施例２では、図２３で述べた補間により直線近似された変調率指令の時間積と多重ＰＷＭパターンの時間積の誤差をなくすために、多重キャリア信号との比較を行わず直接に多重ＰＷＭパターンを発生させるように構成した。
　図５は実施例２による多重ＰＷＭパターン生成方法を説明するために示した三角波キャリアとレベル変化する電圧指令のパターン例であり、図６は実施例２による制御装置の構成である。
　図５において、（ａ）は三角波キャリアがDwonモードの場合を示し、（ｂ）は三角波キャリアがUpモードの場合を示している。
　Ｌａ－４～Ｌａ＋４は、直線近似した変調率指令を、生成しようとする多重ＰＷＭパターンのレベル幅で分割した各レベル（ＰＷＭレベル情報）であり、変調率指令の始点ｍａから終点ｍｂまで、図５（ａ），（ｂ）ともに各々７つのレベル領域に変化する例を示している。dLは始点ｍａと終点ｍｂのレベル領域の変化量である。
　図６において図１と大きく異なる点は、図１における変調率の「同期サンプル」や「直線補間」および「多重キャリア比較」などの機能を、磁束制御形レベル切換（ＰＷＭ発生）部７０のブロックに置き換えたことである。この構成例では多重キャリア信号を使用せず、キャリア半周期間の経過時刻Tryを用いて、直接に多重ＰＷＭのパタ－ン（多レベルの階段状パターン）ms(n,t)を発生して、これを多重ＰＷＭパターン（Lpwm）として使用する。
　この磁束制御形レベル切換部７０は、図７で示すような階段状変調率指令演算部８０と、図８で示すような構成のＰＷＭパターン発生回路９０とを備えている。
　図６の信号発生部１２から発生される割込信号n1,n2..、多重キャリア信号の半周期間の経過時刻（キャリアと同期したタイマの経過時刻）TryおよびキャリアのＵｐ，Ｄｏｗｎモードを識別する識別信号DwUp（モード識別フラグ）と、零相変調部２０から出力される零相変調後の変調率指令ｍ（ｔ）は、磁束制御形レベル切換部７０に入力される。
　磁束制御形レベル切換部７０内の階段状変調率指令演算部８０を示す図７において、識別信号DwUpは、階段状変調率指令演算部８０における例えば図５の三角波キャリアのDownモード（図５（ａ））又はUpモード（図５（ｂ））を選択するモード識別フラグとして用いられる。
　零相変調後の変調率指令ｍは、割込信号n1,n2..に同期して、同期サンプル部７１により終点（例えば図５のｍｂ（ｎ））がラッチされ、同期サンプル部７２により始点（例えば図５のｍａ（ｎ）がラッチされる。７３は同期サンプル部７１でラッチされた変調率指令の終点ｍｂ（ｎ）の到達レベルＬｂ（ｎ）（例えば図５の到達レベルＬｂ）を判定する到達レベル判定部７３である。
　割込信号n1,n2..のｎ側は図５の始点ｍａ側に同期し、ｎ＋１側は図５の終点ｍｂ側に同期している。
　前記同期サンプル部７１の出力ｍｂ（ｎ）、到達レベル判定部７３の出力Ｌｂ（ｎ）、同期サンプル部７２の出力ｍａ（ｎ）および割込信号n1,n2..は、階段状変調率指令演算部８０に入力される。
　尚、前回期間の最終レベルＬｂ（ｎ－１）（例えば図５のＬｂ）が、今回の開始レベルＬａ（ｎ）（例えば図５のＬａ）であるので、このＬａ（ｎ）が今回の始点のレベルとして用いられる。
　階段状変調率指令演算部８０は、前記入力された各情報（ｍｂ（ｎ），Ｌｂ（ｎ），ｍａ（ｎ），Ｌａ（ｎ））に基づいて、階段状変調率指令を演算するものであり、例えば図５の各レベル幅における、直線近似された変調率指令の時間積と多重ＰＷＭパターンの時間積とが等しくなる、多重ＰＷＭパターンのレベル変化時刻（Ｔ（２）～Ｔ（５）時刻指令）と、そのレベル変化時刻におけるレベル変化後の多重ＰＷＭパターンのレベル（Ｍ（１）～Ｍ（５）レベル指令）とを演算する。
　ＰＷＭパターン発生回路９０は、階段状変調率指令演算部８０により演算された多重ＰＷＭパターンのレベル変化時刻（Ｔ（２）～Ｔ（５））と、レベル変化後の多重ＰＷＭパターンのレベル（Ｍ（１）～Ｍ（５））に基づいて、図８の回路構成によって図９に示すようなＰＷＭパターンＬｐｗｍを生成する。
　ＰＷＭパターン発生回路９０では、図９に示すように、多重ＰＷＭパターン生成のために、割込信号n1,n2..（同期信号）、ＰＷＭキャリアの半周期における経過時間を示す周期タイマ（カウンタ）の経過情報Try（信号幅を１．０とする）と、キャリアのDownとUpモードの識別フラグDwUpを使用する。これらの代わりに三角波キャリアを使用する方法もあるが、図１や図２２のＰＷＭ生成用のキャリアと同じものであると誤解されないように、またDwonモードとUpモードにて計算式を似た形態にしたいため、今回は鋸波状のTry信号とDwUpの1bit信号を組み合わせる方式とした。
　図８および図９では、初期値のレベル設定とその後の４段のレベル変化まで発生できるように、５組の時刻とレベルの組データを設定する例として示している。図９のCarry-x～Carry-x+5は６段のキャリアを示している。ｍｓ（ｎ，ｔ）は階段状に生成される変調率指令であり、ＬｐｗｍはＰＷＭパターンである。
　Ｔ(１）～Ｔ（５）がステップ変化の発生時刻データであり、Ｍ（１）～Ｍ（５）が出力レベル指令（ステップ変化後のレベル）のデータである。発生時刻の計算は少し複雑なのでＣＰＵなどのプログラムで実現することが適しており、一方で、Try信号や比較器（ｃｏｍｐ２～ｃｏｍｐ５）などは時間分解能を必要とするのでＦＰＧＡなどの高速クロックで構成する必要がある。非同期の演算結果をＦＰＧＡ内部のキャリア相当の同期信号に変換する必要があるので、ＣＰＵが演算後に書き込むレジスタをＴ(１）～Ｔ（５）とＭ（１）～Ｍ（５）とし、これをＦＰＧＡ側の同期ラッチ群ＴｓやＭｓにより、ＰＷＭキャリアと同期したタイミングで更新させている。また、時刻データにはＴ(１)≦Ｔ（２）≦Ｔ（３）≦Ｔ（４）≦Ｔ（５）の制約をプログラムに組み込んでおく。また、Ｔ（１）とＭ(１)だけは初期値設定用に使用したいのでＴ（１）＝０に固定しておき、図８中ではＴ（１）に関する回路も省略してある。
　図８において、Ｍ（１）～Ｍ（５）はレベルレジスタ、Ｔ（２）～Ｔ（５）は時刻レジスタを示している。Ｍｓ（１）～Ｍｓ（５）は、図８では割込信号n1,n2..に同期して更新されるレベルの同期更新レジスタを示し、図９では出力レベル指令（ステップ変化後のレベル）として示している。
　同様にＴｓ（２）～Ｔｓ（５）は、図８では割込信号n1,n2..に同期して更新される時刻の同期更新レジスタを示し、図９ではレベル変化時刻として示している。
　ｃｏｍｐ２～ｃｏｍｐ５は、鋸歯状のTry信号（キャリア信号の半周期の経過時刻）と同期更新レジスタＴｓ（２）～Ｔｓ（５）の時刻データ各々を比較する対称比較器である。
　同期更新レジスタＭｓ（２）～Ｍｓ（５）に対応して設けたスイッチＳＷ２～ＳＷ５は順次直列に接続され、その直列回路の一端は同期更新レジスタＭｓ（１）に接続され、他端からＰＷＭパターンＬｐｗｍが出力されるように構成されている。
　スイッチＳＷ２はｃｏｍｐ２の比較出力sel2により制御され、Try≦Ｔ２のときはＭｓ（１）側に、Ｔ２＜TryのときはＭｓ（２）側に切り替えられる。
　スイッチＳＷ３はｃｏｍｐ３の比較出力sel3により制御され、Try≦Ｔ３のときはＭｓ（１）側に、Ｔ３＜TryのときはＭｓ（３）側に切り替えられる。
　スイッチＳＷ４はｃｏｍｐ４の比較出力sel4により制御され、Try≦Ｔ４のときはＭｓ（１）側に、Ｔ４＜TryのときはＭｓ（４）側に切り替えられる。
　スイッチＳＷ５はｃｏｍｐ５の比較出力sel5により制御され、Try≦Ｔ５のときはＭｓ（１）側に、Ｔ５＜TryのときはＭｓ（５）側に切り替えられる。
　上記のように構成された回路において、経過情報Try=0の時刻にＭ（１）のレベルが多重ＰＷＭパターンLpwmの初期値として出力され、次に“Try＞Ｔｓ（２）”になるとスイッチＳＷ２が同期更新レジスタＭｓ（２）側に切り替えられ、Ｍｓ（２）のレベルが出力される。同様に、時間経過に応じてＭｓ（３）～Ｍｓ（５）に出力レベルが切り替わる。
　もし周波数が低ければレベル変化回数が４段も必要ない場合もある。そのときは使用しない段のＴ（Ts）の値を１．０以上に設定すれば、「Try＞Ｔｓ」の条件は成立しないのでＭ（Ｍｓ）の値は出力されなくなり、つまり不要な段数の機能を無効にすることができる。
　次に、図８の回路に設定する、階段状変調率指令演算部８０にて演算される時刻とレベルのデータについて説明する。この設定値の計算方法がこの実施例の新規性を有する部分に相当する。
　適用する周波数を高くするほどキャリアの半周期に発生するスイッチング回数は増加するが、ここでは最低限の要素を含む例に限定し、図５のような（dL＝-3～dL=+3）の７つのレベル領域の変化とＰＷＭキャリアのDown/Upとを組み合わせて、合計１４種類の変調率指令のパターンを定義し、これらの各パターンにおいて時刻Ｔ（Ｔｓ）やレベルＭ（Ｍｓ）の値をどのように計算するかを説明する。
　直線状の変調率指令から階段状の多重ＰＷＭパターンに変換する解説図を、図１０～図１５に示す。図１０～図１２はＰＷＭキャリアがDownモードに相当する条件であり、図１３～図１５はＰＷＭキャリアがUpモードに相当する条件である。
　まずDownモードに相当する条件については、レベル変化の領域を変調率指令の始点と終点が存在する領域レベルの差分（ｄLの値）に応じて、図１０（ａ），（ｂ）、図１１（ａ），（ｂ），（ｃ）、図１２（ａ），（ｂ）の７種類に分けてある。
　図１０（ａ）は、変調率指令の初期値ｍａが（La～La1）のレベル間に存在する場合であり、このときの初期出力レベルLaは、前回の終了時のレベルであるので「 La=floor(ma) 」となっている。これに対して終点のｍｂ(dL=+3)は、（dL=+3）で示したようにｍａからみて正方向に３段だけ変化したレベル領域に存在している。このｍｂつまり最終時刻の出力レベルLbは、このｍｂとＰＷＭキャリアを比較したものに相当させたいので、「Lb=ceil(mb)=La+4」に変化させる。そして、始点と終点間の直線補間した変調率は４段のレベル領域を通過し、全ての段においてキャリア波形と交差して４回のスイッチングが発生することになる。
　ここで本実施例では、この４回のスイッチング発生時刻について、直線補間した変調率指令とＰＷＭ出力との時間積を等価にする方法を提案する。変調率指令の時間積は出力電圧の時間積と比例し、この出力電圧の時間積は、負荷機の巻線に鎖交する磁束成分に相当する。つまり、駆動される機器の鎖交磁束を正確に発生させるものである。そのために、４個のスイッチング時間を４種類のレベル幅に分類し、個々のレベル領域において変調率・時間積が等価になるスイッチング時刻を設定することにした。
　初回のスイッチングは、時刻T（2)において、Laから（La＋１）へのレベル変化が生じる。この場合は、“変調率指令側の三角形の面積（左上から右下への斜線部）”と“多重ＰＷＭパターン側のレベル幅（単位法にて１．０レベル）とＴ(２)時間による長方形の面積（右上から左下への斜線部）”が等しくなるように時刻Ｔ（２）を計算することにより、変調率指令の時間積（磁束）を等価にすることができる。この三角形の面積は次のように計算できる。
　三角形の高さは“(La+１)－ma”である。
　三角形の底辺TL（1）＝T(2)は、Tryの同期信号間の幅を“１．０”とすると、周期の“高さ(La+１)－ma”を“変化幅（mb-ma）”で除した時間比率により計算できる。
　そこで、２種類の面積を求める式を等号で結び、さらにＴ（２）を求める式に変形すると（１）式が得られる。
Figure JPOXMLDOC01-appb-M000001
　またDownモードなので、変化レベルの方向は（２）式のようにmaを含むレベル領域の上限方向に設定する。
　Ｍ（２）＝ceil(ma)＝Ｌａ＋１…（２）
　以上が、初回のスイッチング情報の計算方法である。
　次のスイッチングの時刻Ｔ（３）とレベルＭ（３）では、La+1とLa+2間のレベルにおいて、同様に変調率指令と多重ＰＷＭパターンとの時間積を等価にするように決定する。変調率指令側の面積（時間積）は、“Try＝０から（La+1）レベルにおける変調率指令直線との交点までを上底、Try＝０から（La+2）レベルにおける変調率指令直線との交点までを下底とみなした台形”とし、多重ＰＷＭパターン側の面積（時間積）は“高さ1.0とＴ（３）の長方形”とする。そして、これらが等しくなる条件として時刻Ｔ（３）を計算する。台形の面積を計算するために必要な、上底と下底は、変調率指令の直線とLa+1との交点の時刻ＴＬ（１）とLa+2との交点の時刻ＴＬ（２）に相当するので、次式で設定する。
　上底の幅は、TL(1)=1.0×((La＋1）-ma)/(mb-ma)
　下底の幅は、TL(2)=1.0×((La＋2)-ma)/(mb-ma)
　こうすると、高さが１．０の台形の面積が求まるので、等式を立てて変形すれば（３）式の時刻Ｔ（３）が決まる。
　1.0×T(3)=1.0×{((La＋1)-ma)＋(La＋2)-ma)}/(mb-ma)/2
　T(3)=((La+1.5)-ma)/(mb-ma)…（３）
　レベルＭ（３）は、このレベル幅の上限方向に変化するので、（４）式とする。
　M(3)=max(La+1、La+2)=La+2…（４）
　時刻Ｔ（４)とレベルＭ（４）については、時刻Ｔ（３)と同様に変調率指令側の面積（時間積）は、Try＝０から（Ｌａ＋２）レベルにおける変調率指令直線との交点までを上底、Try＝０から（Ｌａ＋３）レベルにおける変調率指令直線との交点までを下底とする台形の面積と、多重ＰＷＭパターン側の面積（時間積）は、高さ１．０とＴ（４）の長方形の面積とを考えればよく、（５）式と（６）式で計算できる。
　　　T(4)=((La+2.5)-ma)/(mb-ma)…（５）
　　　M(4)=max(La+2、La+3)=La+3…（６）
　時刻Ｔ（５）に関しては、Ｔ（２）と同様にLa+3レベルを底辺、ｍｂを頂点とする三角形を考えればよく、今度はスイッチング面積が終点時刻（ｎ＋1）を基準としているので、Tｒyの時間幅（T=1.0）から引き算して同期時刻nからの経過時間に変換すると（７）式で計算できる。
Figure JPOXMLDOC01-appb-M000002
　また、レベルＭ（５）はmbが存在するレベル領域の上限になるので、（８）式で設定する。
　M(5)=ceil(mb)=La+4…（８）
　各段のレベル領域にてスイッチングは１回しか発生しないので、上記のように、各レベル幅に分けて変調率指令と多重ＰＷＭパターンのそれぞれの時間積が等しくなるスイッチング時間を計算することができ、これらの総和も等しいことから、キャリア半周期間の時間積も等しくできることになる。
　以上のDownモードにおける時刻TとレベルMの計算式を、表１の「dL= ＋３(Down)」の欄にまとめてある。残りの、図１０（ｂ）、図１１（ａ）～（ｃ）、図１２（ａ），（ｂ）の６個のパターンについても同様の考え方で求めることができ、以降では、上記の三角形や台形と等価な演算に関する説明は簡潔にして、これとは異なる計算方法のみを詳細に説明する。
Figure JPOXMLDOC01-appb-T000003
　図１０（ｂ）はdL=+2のレベル幅の例である。図１０（ａ）よりもスイッチング回数が１回少ないので、中間の台形面積を利用して計算する時刻は１回のみに減る。それ以外は、図１０（ａ）と同じように三角形の面積から求められる。
　すなわちＬａ～Ｌａ＋１のレベル領域に存在する始点ｍａから、Ｌａ＋２～Ｌａ＋３のレベル領域に存在する終点ｍｂまでの間を直線状に補間近似した変調率指令の直線近似波形において、Ｌａ～Ｌａ＋１のレベル領域では、図１０（ａ）の場合と同様の三角形と長方形の面積が等しくなる時刻Ｔ（２）＝（（Ｌａ＋１）－ｍａ）2／（ｍｂ－ｍａ）／２を計算し、レベルＭ（２）をＭ（２）＝Ｌａ＋１とする。
　またＬａ＋１～Ｌａ＋２のレベル領域では、図１０（ａ）の場合と同様の台形と長方形の面積が等しくなる時刻Ｔ（３）＝（Ｌａ＋１．５－ｍａ）／（ｍｂ－ｍａ）を計算し、レベルＭ（３）をＭ（３）＝Ｌａ＋２とする。
　またＬａ＋２～Ｌａ＋３（＝Ｌｂ）のレベル領域では、図１０（ａ）のＬａ＋３～Ｌａ＋４のレベル領域の場合と同様の三角形と長方形の面積が等しくなる時刻Ｔ（４）＝１－{（ｍｂ－（Ｌａ＋２））2}（ｍｂ－ｍａ）／２を計算し、レベルＭ（４）をＭ（４）＝Ｌａ＋３とする。
　これをまとめたものが、表１の「dL= ＋２(Down)」の欄であり、ここでは使用しない時刻Ｔ（５）には「1.0」の値を設定して「無効」にしておく。
　図１１（ａ）はdL=+1の場合であり、図１０（ａ）の最初と最後の三角形の面積を利用した計算法を適用すればよい。すなわち、Ｌａ～Ｌａ＋１のレベル領域に存在する始点ｍａから、Ｌａ＋２～Ｌａ＋３のレベル領域に存在する終点ｍｂまでの間を直線状に補間近似した変調率指令の直線近似波形において、Ｌａ～Ｌａ＋１のレベル領域では、図１０（ａ）の場合と同様の三角形と長方形の面積が等しくなる時刻Ｔ（２）＝（（Ｌａ＋１）－ｍａ）2／（ｍｂ－ｍａ）／２を計算し、レベルＭ（２）をＭ（２）＝Ｌａ＋１とする。
　またＬａ＋１～Ｌａ＋２（＝Ｌｂ）のレベル領域では、図１０（ａ）のＬａ＋３～Ｌａ＋４のレベル領域の場合と同様の三角形と長方形の面積が等しくなる時刻Ｔ（３）＝１－{（ｍｂ－（Ｌａ＋１））2}（ｍｂ－ｍａ）／２を計算し、レベルＭ（３）をＭ（３）＝Ｌａ＋２とする。
　これをまとめたものが表１の「dL= ＋１（Down)」の欄であり、ここでは使用しない時刻Ｔ（４），Ｔ（５）には各々「１．０」の値を設定して無効にしておく。
　図１１（ｂ）はdL=０の場合であるが、これは上記のような三角形や台形とは形態が異なる。そこで次のように考える。
　Ｌａレベルから始点ｍａまでの変調率成分（縦成分）を一方の辺とし、Ｌａレベルから終点ｍｂの変調率成分（縦成分）をもう一方の辺とする。そして、これらの２つの縦線を底辺とする台形（左上から右下への斜線）を考える。またスイッチング回数は１回であるので、多重ＰＷＭパターン側の面積はT(2)からT=1.0までの長方形（右上から左下への斜線）となるので、これら２つの面積を等しくできる時刻T(2)を求めると（９）式となり、レベルＭ（２）は（１０）式に設定する。
Figure JPOXMLDOC01-appb-M000004
　図１１（ｃ）はdL=-1の場合であるが、始点レベル（ La=floor(ma) ）と終点レベル（ Lb=ceil(mb) ）とが等しく、レベルＬａに維持されてしまうため、このパターンではスイッチングは発生しない。したがって、Ｔ（１）以外のすべてのＴの値を1.0に設定して無効にする。
　しかし、変調率指令の平均値（　(ma+mb)/2　）と多重ＰＷＭパターン（La固定）とには、誤差成分（Vcomp＝　(ma+mb)/2－La　）が生じるので、これは次回の変調率指令に加算して補正するなどの対策を行って精度を維持する必要がある。このＰＷＭ変換時の誤差を補正する方法については、既に多数存在するので説明は省略する。
　図１２（ａ）はdL=－２の場合であり、スイッチング回数は1回であり、これは逆方向のスイッチングが生じるパターンである。図１１（ｃ）までは、dLの値よりスイッチング回数は１回だけ多かったが、（dL=-2)を含むためには正負を含む一般形に変更すれば同様に考えることができ、スイッチング回数はABS(ｄL+1)とし、スイッチングの方向はsign（ｄL+1）とみなせば統一した関係として取り扱える。
　しかし、レベル領域の変化数に対してスイッチング回数が少ないため、従来のレベル領域ごとに区切ってから三角形や台形の面積を考えるというパターンが当てはまらない。そこで、逆方向のスイッチングが発生する場合には新たな計算方法を適用する。
　ｍａとｍｂの平均値であるmt（=(ma+mb)/2）は領域（La～La-1）間のどこかに存在するので、変調率指令の直線とキャリアとの交点も（La-1～La）間のキャリア波形上のどこかに存在する。そこで、変調率側の面積は平均値mtとLa-1のレベルとの間で挟まれた長方形とし、多重ＰＷＭパタ－ン側の面積はLa～La-1の幅とT（2）による長方形とする。そして、これらの面積が等しくなるように等式を立てからスイッチング時刻Ｔ（２）を求めると（１１）式が得られる。また、レベルＭ（２）は（１２）式に設定する。
Figure JPOXMLDOC01-appb-M000005
　図１２（ｂ）はdL=-3の場合であり、これも逆方向スイッチングが２回発生するパターンであり、abs(dL)よりもスイッチング回数が少ない。この場合は（La-1）が４層レベルの中間（La+1～La-3の中間）であり、かつ“La→(La-1）に変化”と“（La-1)→(La-2）に変化”という、(La-1）レベルの上下において各１回のスイッチングが発生することに着目する。そこで、変調率指令側は（La-1)を底辺としてｍａを頂点とする三角形と、（La-1)を底辺としてｍｂを頂点とする三角形との２個の面積を考える。これに対して多重ＰＷＭパターン側は時刻Ｔ（２）による長方形と、（１－Ｔ（３））による長方形の面積を対応させる。そうすると、Ｔ（２）とＴ（３）の時刻は（１３）式と（１４）式、および（１５）式と（１６）式となる。
Figure JPOXMLDOC01-appb-M000006
　以上で、図５のDownモードにおける７種類の変調率パターンにおいて、これと等価な多重ＰＷＭパターンを発生するスイッチング時刻と変化レベルが設定でき、これらを一覧表にしたものが表１である。既に述べたように、上記で説明（設定）していないＴの値には、T=1.0を設定して動作しないように無効にしてある。
　また、図５のUpモードにおいても、直線状の変調率指令から階段状の多重ＰＷＭパターンに変換する解説図が、図１３（ａ）～（ｃ）、図１４（ａ）～（ｃ）、図１５であり、各計算式をまとめたものが表２である。なおこのときの初期出力レベルＬａは、「Ｌａ＝ceil(ma)」となっている。
Figure JPOXMLDOC01-appb-T000007
　図１３（ａ）はdL=＋3の場合を示し、Downモード時のdL=-3（図１２（ｂ））の場合と同様の計算を行うことにより、時刻Ｔ（２）＝((La+1)-ma)2/(mb-ma)/2と、時刻Ｔ（３）＝1-(mb-(La+1))2/(mb-ma)/2が得られる。
　図１３（ｂ）はdL=＋2の場合を示し、Downモード時のdL=-2（図１２（ａ））の場合と同様の計算を行うことにより、時刻Ｔ（２）＝(La+1)-(ma+mb)/2が得られる。
　図１３（ｃ）はdL=＋1の場合を示し、Downモード時のdL=-1（図１１（ｃ））の場合と同様に時刻Ｔ（２）～Ｔ（５）を無効とし、誤差電圧として平均値(ma+mb)/2-Laを保管し、次回の電圧指令に補正する。
　図１４（ａ）はdL=0の場合を示し、Downモード時のdL=0（図１１（ｂ））の場合と同様の計算を行うことにより、時刻Ｔ（２）＝(ma+mb)/2-(La-1)が得られる。
　図１４（ｂ）はdL=-1の場合を示し、Downモード時のdL=+1（図１１（ａ））の場合と同様の計算を行うことにより、時刻Ｔ（２）＝(ma-(La-1))2/(ma-mb)/2と、時刻Ｔ（３）＝1-((La-1)-mb)2/(ma-mb)/2が得られる。
　図１４（ｃ）はdL=-2の場合を示し、Downモード時のdL=+2（図１０（ｂ））の場合と同様の計算を行うことにより、時刻Ｔ（２）＝(ma-(La-1))2/(ma-mb)/2と、時刻Ｔ（３）＝(ma-(La-1.5))/(ma-mb)と、時刻Ｔ（４）＝1-((La-2)-mb)2/(ma-mb)/２が得られる。
　図１５はdL=-3の場合を示し、Downモード時のdL=+3（図１０（ａ））の場合と同様の計算を行うことにより、時刻Ｔ（２）＝(ma-(La-1))2/(ma-mb)/2と、時刻Ｔ（３）＝(ma-(La-1.5))/(ma-mb)と、時刻Ｔ（４）＝(ma-(La-2.5))/(ma-mb)と、時刻Ｔ（５）＝1-((La-3)-mb)2/(ma-mb)/２とが得られる。
　図６～図８の構成を使用して階段状の変調率指令を生成する本実施例２について、実施例１の図３にて説明したタイムチャートと同様に、全体的な信号の時間の流れを示したものが図１６のタイムチャートである。
　図１６の（ａ），（ｂ），（ｃ）は実施例１の図３（ａ），（ｂ），（ｃ）と同様の動作となり、図１６（ａ）は多重キャリア信号、図１６（ｂ）は割込信号ｎ、図１６（ｃ）は図６の零相変調部２０に入力される変調率指令を各々示している。
　図１６（ｄ）は零相変調部２０や階段状変調率指令演算部８０においてソフトウェアとして実行される演算処理を示し、図１６（ｅ）の「Ｍ（１～５）Ｔ（１～５）」は、図８のレベルレジスタ、時刻レジスタを示し、「Ｍｓ（１～５）Ｔｓ（１～５）」は図８の同期更新レジスタのデータを示し、図１６（ｆ）はＰＷＭ発生回路９０で生成される階段状の変調率指令を示している。
　実施例１の直線補間回路では期間の初期値を回路内で転送していたが、実施例２ではソフトウェア内で利用されるので、メモリデータの転送（ｍｂ（ｎ－１）→ｍａ（ｎ））（図１６（ｆ））の形でソフトウェアに組み込まれる。また、開始および終了時のＰＷＭレベル情報（Ｌａ，Ｌｂ）も同様にソフト処理で取り扱い、最終的には階段状パターンを発生するＰＷＭパターン発生回路９０の設定値である発生時刻（Ｔ（１～５、ｎ））と変化後のレベル情報（Ｍ（１～５、ｎ））を出力する（図１６（ｅ））。
　この出力情報も、図３の変調率指令ｍｓ＿ｕｖｗと同様に、ＣＰＵの演算が終了するとディジタル回路のレジスタ（図８のレジスタＭ（１）～Ｍ（５）やＴ（２）～Ｔ（５））に書き込んでおき、次回の割込タイミング（ｎ）に同期して図８の同期更新レジスタＴｓ（１～５，ｎ）やＭｓ（２～５，ｎ）に転送して（図１６（ｅ）に記載の「最新値転送」）階段状ＰＷＭ波形生成に使用される。
　以上のように本実施例２によれば、多重ＰＷＭのパターンの出力周波数を高くした場合など、キャリア半周期の期間に複数レベル変化（異なるセルのスイッチングが複数回発生）が生じる場合でも、変調率指令に対して時間積が厳密に等しい多重ＰＷＭパターンを出力することができる。多重ＰＷＭパターンの評価法として、電圧の時間積である磁束成分を二軸座標上の円軌跡の形状として描き、その形状や変動として評価する方法がある。実施例２を適用すれば、この磁束軌跡が描く円において、中心が移動して偏心したり振幅が脈動したりすることを防止できる。ひいては多重インバータが出力する交流電流波形の包絡線が脈動するといったビート現象などを抑制できることになる。
　また、キャリア半周期の期間に複数レベルの変化が生じる場合でも、多重インバータの各セルに与えるスイッチング時刻の分布も、直線状の変化率指令と階段状の多重ＰＷＭパターンとの誤差成分の時間積分が小さくなるように設定できるので、磁束の軌跡の形状だけでなく、軌跡の時間変化量についても指令値に近づける効果が得られる。
（実施例３）
　実施例３では、実施例１と実施例２を組み合わせる方法を提案する。
　実施例１では、従来例のように時間に応じて変化する変調率指令を生成し、これと多重キャリア信号とを比較して多重ＰＷＭパターンを生成していた。しかし、実施例２では、多重キャリア信号を使用せずに、直接に多重ＰＷＭパターンを生成しているので、このままではこれらの機能を組み合わせることができない。そこで、実施例２の方式を、多重キャリア比較部分を使用する構成に変更することにより、複合機能を実現するものである。
　具体的には、実施例２で生成および出力していた多重ＰＷＭパターン波形「Lpwm」を、そのまま階段状の変調率指令とみなしてしまい、これと多重三角波キャリアとを大小比較して多重ＰＷＭパターンを生成するだけで、実施例２と同じ多重ＰＷＭパターンLpwmを得ることができる。これは変調率指令がレベル間を階段状にステップ変化するので、それと同時刻にキャリアとの交点が発生し、キャリア比較器から出力される多重ＰＷＭパターンも階段状の変調率指令と等しくなる。
　したがって実施例１の中間相にだけ実施例２の機能を追加するためには、実施例２の多重ＰＷＭパターンの生成方法を、実施例１で定義した図１の中間相にだけに適用し，図９の変調率指令「ms(n,t)」に相当する信号を、図１７に示すように中間相の多重比較器への入力信号ｍｓ＿ｍｉｄとして取り扱えば、中間相には実施例２のＬｐｗｍと同じ波形が出力できる。つまり、三相とも同じ多重比較器５０を経由した構成のまま、実施例１と実施例２の異なる構成を組み合わせた複合方式が可能になる。
　図１７において図１、図６と同一部分は同一符号をもって示している。図１７では、最大相と最小相については、実施例１の図１と同様に変化率制限部３４ｍａｘ，３４ｍｉｎを適用し、中間相についてのみ、実施例２の図６の磁束制御形レベル切換部７０を適用している。
　それぞれ、ＣＰＵ演算に適した部分と、ＦＰＧＡなどのディジタルロジックに適した部分が存在するので、変化率制限部３４ｍａｘ，３４ｍｉｎの出力側に直線補間部４０ｍａｘ，４０ｍｉｎを設け、直線補間部４０ｍａｘ，４０ｍｉｎの出力と磁束制御形レベル切換部７０の出力とを変調率指令出力部３５に入力することにより、異なる方式で３相分の信号（ms_max，ms_mid,ms_min)を生成する形態にして、２種類の方式の整合をとっている。
　上記のように本実施例３は、実施例１に対して、実施例２の対策を中間相に追加するように構成したものであり、実施例１の線間電圧の最大値付近での２段変化の抑制する機能と、実施例２の変調率の傾きが急な部分にて時間積の精度が改善できる機能とを組み合わせることができる。
　これにより、駆動される電気機器の巻線などの絶縁劣化の抑制と高い周波数の出力という両立がむずかしい課題に対策できるだけでなく、出力電圧の時間積である負荷機の鎖交磁束を正確に制御することもできる。
　実施例３の効果の具体例として、図２１（ｂ）の条件にて図２３の直線近似のみを適用した場合を未対策の結果として図２４のタイムチャートを示し、これと同じ条件で実施例３を適用した場合を図２５に示す。
　図２４（ａ），（ｂ）および図２５（ａ），（ｂ）は相成分のＰＷＭ波形であり、６多重の構成なので±６レベルの階段状になる。図２４（ｃ），（ｄ）および図２５（ｃ），（ｄ）は線間電圧のＰＷＭ波形でありこちらは最大で２５レベルの階段状になる。
　図２４の方は、図５のように変調率を直線補間しただけであり、最大相と最小相の逆方向スイッチングの防止や、中間相の表１と表２のＰＷＭ生成法は適用していない。これに対して、図２５の方は、実施例３の構成としている。運転条件は変調率が100%および周波数が400Hzを定格とみなし、Ｖ／Ｆ一定条件にして、１秒間で電圧指令値を１％から９５％まで掃引している（つまり周波数指令値も１％から９５％まで掃引していることになる）。
　図２４（ａ），（ｂ）と図２５（ａ），（ｂ）が１秒間の全体波形であり、多重ＰＷＭの段数が正常に変化していることを示したいために掲載した。図２４（ｃ）、（ｄ）と図２５（ｃ）、（ｄ）は時間軸の0.96～1.0秒間を拡大したものである。多重ＰＷＭパターンとしては微小な差異しかなく、波形の比較では差異はわかりにくい。そこで、以下の図２６、図２７による比較を行う。
　本方式の特徴である、電圧の時間積の精度について比較するために、図２４、図２５の三相ＰＷＭパターンを３相２相変換し、さらにそれを時間積分することによって磁束成分の軌跡を描いたものが、図２６、図２７である。図２６（ａ），（ｂ）は１秒間の全軌跡を示し、図２６（ｃ）、（ｄ）は最初の０～約0.5秒までの期間を、図２７（ａ），（ｂ）では最後の0.9～1.0秒の期間だけを抽出して描いてある。図２６（ａ），（ｃ）と図２７（ａ）が図２４の磁束軌跡であり、図２６（ｂ），（ｄ）と図２７（ｂ）が図２５の磁束軌跡である。
　Ｖ／Ｆ一定にしたので、電圧の時間積の誤差がない場合には磁束軌跡は一定の円上になるはすであるが、図２６（ａ）側の方が円の中心が移動する偏心が発生しており、また環状の軌跡群の幅も広いことから振幅の変動も大きなことが分かる。
　図２６（ｃ），（ｄ）では、出力周波数が低いので変調率の変化率が小さいが、それでも時間積を考慮しない図２６（ｃ）の方は、ときどき円の中心が移動しており、ＰＷＭ変調結果に誤差が含まれていることが分かる。
　図２７では、周波数が高いために１周期間のパルス数が少なくなるので、磁束軌跡に相対的に大きな三角形状のＰＷＭリプル軌跡が発生する。このリプル成分の幅を有する環状の磁束軌跡の外周と内周の包絡線について比較すると、(ａ)に比べて（ｂ）の方が外周と内周の幅の差が小さくなっている、これは、図２４（ｃ）、（ｄ）と図２５（ｃ）、（ｄ）の比較の際に、図２５（ｃ）、（ｄ）の方がより変調率指令に近いことにより現れたものである。これは実施例2の効果で述べた「磁束の軌跡の形状だけでなく、軌跡の時間変化量についても指令値に近づける効果が得られる。」という表現に相当しており、単にＰＷＭ波形の時間積成分だけでなくスイッチングの発生時刻まで適切に分散させることにより、この磁束リプルの幅が狭く、かつ安定なリプル軌跡になっている。
　図２６(ａ)のように磁束軌跡の中心や振幅が変動すれば、正弦波となるべき電流波形に歪が発生する。また、図２７(ａ)のように、磁束軌跡のリプル成分が大きければ、電流のＰＷＭリプルも大きくなり、ひいては負荷機の高調波損失を増大する要因となる。
　実施例３はこれらの問題点を解決している。さらに最大相と最小相では逆方向スイッチング防止技術を適用しているため、インバータ出力線間電圧の最大値付近での2段変化は抑制され、負荷機の劣化も抑制できる。

Claims (4)

  1. 　直流電源の正、負極端間に第１～第４のスイッチング素子をブリッジ接続した単相セルを、各相毎にｎ（ｎ≧２）個直列に接続して構成した三相多重インバータにおいて、各相の変調率指令と前記単相セルの直列数の２倍の段数を備えた三角波キャリアに基づいて、各相の単相セル内のスイッチング素子のゲート信号を生成する三相多重インバータの制御方法であって、
    　前記変調率指令を三角波キャリアの段数で分割して変調率指令のレベル領域を設定し、
    　各相の変調率指令の値から、正方向に最大な値である最大相と、負方向に最大な値である最小相と、最大相および最小相以外の中間相を選別し、
    　前記最大相と最小相に対しては、三角波キャリアの下降状態で且つ変調率指令が負方向に変化する場合では、変調率指令と負方向のレベル領域の三角波キャリアが交差しないように変調率指令の変化率制限を行い、
    　三角波キャリアの上昇状態で且つ変調率指令が正方向に変化する場合では、変調率指令と正方向のレベル領域の三角波キャリアが交差しないように変調率指令の変化率制限を行い、
    　前記変化率制限後の変調率指令と三角波キャリアとの比較に基づいて各相の単位セル内のスイッチング素子のゲート信号を生成し、
    　前記中間相に対しては、前記変調率指令の変化率制限を行わない三相多重インバータの制御方法。
  2. 　前記中間相に対して、
    　三角波キャリアの上下の頂点に相当する時刻で三相各相の変調率指令をサンプルし、それらの間を直線状に補間近似することで、直線近似された変調率指令を求め、
    　その直線近似された変調率指令を、生成しようとする多重ＰＷＭ（Ｐｕｌｓｅ　Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｉｏｎ）パターンのレベル幅で分割し、
    　前記各レベル幅における、前記直線近似された変調率指令の時間積と多重ＰＷＭパターンの時間積とが等しくなるように多重ＰＷＭパターンのレベル変化時刻を演算し、そのレベル変化時刻に基づいて多重ＰＷＭパターンを生成し、
    　前記生成された多重ＰＷＭパターンに基づいて中間相の単相セル内のスイッチング素子のゲート信号を生成する請求項１に記載の三相多重インバータの制御方法。
  3. 　前記レベル幅で分割した多重ＰＷＭパターンの各レベルをＬａ±ｎ（ｎは０を含む整数）、前記直線近似された変調率指令の始点のレベルをｍａ、前記直線近似された変調率指令の終点のレベルをｍｂ、多重ＰＷＭパターンがステップ状にレベル変化するレベル変化時刻をＴ（ｎ）（ｎは正数）と各々定義し、
    　三角波キャリアが下降するモードでは、
    　Ｌａ＝floor(ma)とし、
    　Ｌａ～Ｌａ＋１のレベル領域に存在する始点ｍａから、Ｌａ＋３～Ｌａ＋４のレベル領域に存在する終点ｍｂまでの間を直線状に補間近似した変調率指令の直線近似波形において、
    　多重ＰＷＭパターンがＬａからＬａ＋１にレベル変化する時刻Ｔ（２）を((La+1)-ma)2/(mb-ma)/2とし、Ｌａ＋１からＬａ＋２にレベル変化する時刻Ｔ（３）を(La+1.5-ma)/(mb-ma)とし、Ｌａ＋２からＬａ＋３にレベル変化する時刻Ｔ（４）を(La+2.5-ma)/(mb-ma)とし、Ｌａ＋３からＬａ＋４にレベル変化する時刻Ｔ（５）を1-(mb-(La+3))2/(mb-ma)/2とし、
    　Ｌａ～Ｌａ＋１のレベル領域に存在する始点ｍａから、Ｌａ＋２～Ｌａ＋３のレベル領域に存在する終点ｍｂまでの間を直線状に補間近似した変調率指令の直線近似波形において、
    　多重ＰＷＭパターンがＬａからＬａ＋１にレベル変化する時刻Ｔ（２）を((La+1)-ma)2/(mb-ma)/2とし、Ｌａ＋１からＬａ＋２にレベル変化する時刻Ｔ（３）を(La+1.5-ma)/(mb-ma)とし、Ｌａ＋２からＬａ＋３にレベル変化する時刻Ｔ（４）を1-(mb-(La+2))2/(mb-ma)/2とし、
    　Ｌａ～Ｌａ＋１のレベル領域に存在する始点ｍａから、Ｌａ＋１～Ｌａ＋２のレベル領域に存在する終点ｍｂまでの間を直線状に補間近似した変調率指令の直線近似波形において、
    　多重ＰＷＭパターンがＬａからＬａ＋１にレベル変化する時刻Ｔ（２）を((La+1)-ma)2/(mb-ma)/2とし、Ｌａ＋１からＬａ＋２にレベル変化する時刻Ｔ（３）を1-(mb-(La+1))2/(mb-ma)/2とし、
    　Ｌａ～Ｌａ＋１のレベル領域に存在する始点ｍａから、Ｌａ～Ｌａ＋１のレベル領域に存在する終点ｍｂまでの間を直線状に補間近似した変調率指令の直線近似波形において、多重ＰＷＭパターンがＬａからＬａ＋１にレベル変化する時刻Ｔ（２）を(La+1)-(ma+mb)/2とし、
    　Ｌａ～Ｌａ＋１のレベル領域に存在する始点ｍａから、Ｌａ～Ｌａ－１のレベル領域に存在する終点ｍｂまでの間を直線状に補間近似した変調率指令の直線近似波形において、前記時刻Ｔ（２）～Ｔ（５）を無効とし、
    　Ｌａ～Ｌａ＋１のレベル領域に存在する始点ｍａから、Ｌａ－１～Ｌａ－２のレベル領域に存在する終点ｍｂまでの間を直線状に補間近似した変調率指令の直線近似波形において、多重ＰＷＭパターンがＬａからＬａ－１にレベル変化する時刻Ｔ（２）を(ma+mb)/2-(La-1)とし、
    　Ｌａ～Ｌａ＋１のレベル領域に存在する始点ｍａから、Ｌａ－２～Ｌａ－３のレベル領域に存在する終点ｍｂまでの間を直線状に補間近似した変調率指令の直線近似波形において、
    　多重ＰＷＭパターンがＬａからＬａ－１にレベル変化する時刻Ｔ（２）を(ma-(La-1))2/(ma-mb)/2とし、Ｌａ－１からＬａ－２にレベル変化する時刻Ｔ（３）を1-((La-1)-mb)2/(ma-mb)/2とし、
    　三角波キャリアが上昇するモードでは、
    　Ｌａ＝ceil(ma)とし、
    　Ｌａ～Ｌａ－１のレベル領域に存在する始点ｍａから、Ｌａ＋２～Ｌａ＋３のレベル領域に存在する終点ｍｂまでの間を直線状に補間近似した変調率指令の直線近似波形において、
    　多重ＰＷＭパターンがＬａからＬａ＋１にレベル変化する時刻Ｔ（２）を((La+1)-ma)2/(mb-ma)/2とし、Ｌａ＋１からＬａ＋２にレベル変化する時刻Ｔ（３）を1-(mb-(La+1))2/(mb-ma)/2とし、
    　Ｌａ～Ｌａ－１のレベル領域に存在する始点ｍａから、Ｌａ＋１～Ｌａ＋２のレベル領域に存在する終点ｍｂまでの間を直線状に補間近似した変調率指令の直線近似波形において、多重ＰＷＭパターンがＬａからＬａ＋１にレベル変化する時刻Ｔ（２）を(La+1)-(ma+mb)/2とし、
    　Ｌａ～Ｌａ－１のレベル領域に存在する始点ｍａから、Ｌａ～Ｌａ＋１のレベル領域に存在する終点ｍｂまでの間を直線状に補間近似した変調率指令の直線近似波形において、前記時刻Ｔ（２）～Ｔ（５）を無効とし、
    　Ｌａ～Ｌａ－１のレベル領域に存在する始点ｍａから、Ｌａ～Ｌａ－１のレベル領域に存在する終点ｍｂまでの間を直線状に補間近似した変調率指令の直線近似波形において、多重ＰＷＭパターンがＬａからＬａ－１にレベル変化する時刻Ｔ（２）を(ma+mb)/2-(La-1)とし、
    　Ｌａ～Ｌａ－１のレベル領域に存在する始点ｍａから、Ｌａ－１～Ｌａ－２のレベル領域に存在する終点ｍｂまでの間を直線状に補間近似した変調率指令の直線近似波形において、
    　多重ＰＷＭパターンがＬａからＬａ－１にレベル変化する時刻Ｔ（２）を(ma-(La-1))2/(ma-mb)/2とし、Ｌａ－１からＬａ－２にレベル変化する時刻Ｔ（３）を1-((La-1)-mb)2/(ma-mb)/2とし、
    　Ｌａ～Ｌａ－１のレベル領域に存在する始点ｍａから、Ｌａ－２～Ｌａ－３のレベル領域に存在する終点ｍｂまでの間を直線状に補間近似した変調率指令の直線近似波形において、
    　多重ＰＷＭパターンがＬａからＬａ－１にレベル変化する時刻Ｔ（２）を(ma-(La-1))2/(ma-mb)/2とし、Ｌａ－１からＬａ－２にレベル変化する時刻Ｔ（３）を(ma-(La-1.5))/(ma-mb)とし、Ｌａ－２からＬａ－３にレベル変化する時刻Ｔ（４）を1-((La-2)-mb)2/(ma-mb)/2とし、
    　Ｌａ～Ｌａ－１のレベル領域に存在する始点ｍａから、Ｌａ－３～Ｌａ－４のレベル領域に存在する終点ｍｂまでの間を直線状に補間近似した変調率指令の直線近似波形において、
    　多重ＰＷＭパターンがＬａからＬａ－１にレベル変化する時刻Ｔ（２）を(ma-(La-1))2/(ma-mb)/2とし、Ｌａ－１からＬａ－２にレベル変化する時刻Ｔ（３）を(ma-(La-1.5))/(ma-mb)とし、Ｌａ－２からＬａ－３にレベル変化する時刻Ｔ（４）を(ma-(La-2.5))/(ma-mb)とし、Ｌａ－３からＬａ－４にレベル変化する時刻Ｔ（５）を1-((La-3)-mb)2/(ma-mb)/２とする
    　請求項２に記載の三相多重インバータの制御方法。
  4. 　請求項１ないし３のいずれか１項に記載の制御方法を実行する手段を備えた三相多重インバータの制御装置。
PCT/JP2018/045013 2018-03-30 2018-12-07 三相多重インバータの制御方法および制御装置 WO2019187366A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-069542 2018-03-30
JP2018069542A JP6493591B1 (ja) 2018-03-30 2018-03-30 三相多重インバータの制御方法および制御装置

Publications (1)

Publication Number Publication Date
WO2019187366A1 true WO2019187366A1 (ja) 2019-10-03

Family

ID=65999144

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/045013 WO2019187366A1 (ja) 2018-03-30 2018-12-07 三相多重インバータの制御方法および制御装置

Country Status (2)

Country Link
JP (1) JP6493591B1 (ja)
WO (1) WO2019187366A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2782698C1 (ru) * 2019-10-30 2022-11-01 Мейденша Корпорейшн Устройство преобразования энергии

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6813074B1 (ja) * 2019-10-30 2021-01-13 株式会社明電舎 電力変換システム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006109688A (ja) * 2004-09-10 2006-04-20 Meidensha Corp 多相直列多重電力変換装置のｐｗｍ制御方法
JP2012235600A (ja) * 2011-04-28 2012-11-29 Hitachi Ltd 電力変換装置
JP2015002639A (ja) * 2013-06-18 2015-01-05 株式会社明電舎 直列多重インバータ制御装置の２段変化防止方法とその装置
JP2017135764A (ja) * 2016-01-25 2017-08-03 株式会社明電舎 三相マルチレベルインバータのｐｗｍ制御方法と制御装置。

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006109688A (ja) * 2004-09-10 2006-04-20 Meidensha Corp 多相直列多重電力変換装置のｐｗｍ制御方法
JP2012235600A (ja) * 2011-04-28 2012-11-29 Hitachi Ltd 電力変換装置
JP2015002639A (ja) * 2013-06-18 2015-01-05 株式会社明電舎 直列多重インバータ制御装置の２段変化防止方法とその装置
JP2017135764A (ja) * 2016-01-25 2017-08-03 株式会社明電舎 三相マルチレベルインバータのｐｗｍ制御方法と制御装置。

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2782698C1 (ru) * 2019-10-30 2022-11-01 Мейденша Корпорейшн Устройство преобразования энергии

Also Published As

Publication number Publication date
JP2019180181A (ja) 2019-10-17
JP6493591B1 (ja) 2019-04-03

Similar Documents

Publication Publication Date Title
Siami et al. Simplified finite control set-model predictive control for matrix converter-fed PMSM drives
US9520800B2 (en) Multilevel converter systems and methods with reduced common mode voltage
US9184673B2 (en) Pulse width modulation control for a multilevel converter
JP3229897B2 (ja) ３レベル３相インバータ装置
US9647575B2 (en) Power converter
CN107425758B (zh) 用于控制电动机控制装置的方法和系统
JP2008228498A (ja) 交流−交流直接変換装置の空間ベクトル変調方法
US10389269B2 (en) Inverter apparatus including control circuit employing two-phase modulation control, and interconnection inverter system including the inverter apparatus
US10630200B2 (en) Inverter apparatus including control circuit employing two-phase modulation control, and interconnection inverter system including the inverter apparatus
JP6493591B1 (ja) 三相多重インバータの制御方法および制御装置
JP7269576B2 (ja) 回転電機制御装置
JP4893152B2 (ja) 交流−交流直接変換装置の空間ベクトル変調方法
JP2017158373A (ja) 多相昇圧コンバータの制御方法及び多相昇圧コンバータ
JP3826363B2 (ja) 電気車の制御装置
KR101836872B1 (ko) 3-레벨 컨버터의 직류측 전류를 일정하게 만드는 pwm 제어방법 및 장치
WO2022138608A1 (ja) 三相３レベルインバータの駆動制御装置および駆動制御方法
KR102416374B1 (ko) 고압인버터 전력셀의 직류단 전압 제어장치
JPH09182452A (ja) ３レベルインバータ装置
JP2923727B2 (ja) 電力変換装置
JP3747259B2 (ja) 電気車の制御装置
Stynski Space Vector PWM modulator reducing switching losses for three-level flying-capacitor inverters
Hou et al. A novel general space vector modulation algorithm for multilevel inverter based on imaginary coordination
JP2014007854A (ja) 電力変換装置
KR101197793B1 (ko) 3상 전압 생성방법 및 상기 생성방법을 수행하는 캐스케이드 ｈ-브릿지 방식의 고압 인버터
Kaarthik et al. An open-end winding IM drive with multilevel 12-sided polygonal vectors with symmetric triangles

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18911612

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 18911612

Country of ref document: EP

Kind code of ref document: A1