WO2019164147A1 - 에너지 하베스터를 위한 정류 장치 - Google Patents

에너지 하베스터를 위한 정류 장치 Download PDF

Info

Publication number
WO2019164147A1
WO2019164147A1 PCT/KR2019/001194 KR2019001194W WO2019164147A1 WO 2019164147 A1 WO2019164147 A1 WO 2019164147A1 KR 2019001194 W KR2019001194 W KR 2019001194W WO 2019164147 A1 WO2019164147 A1 WO 2019164147A1
Authority
WO
WIPO (PCT)
Prior art keywords
switch
time
time point
energy harvester
output voltage
Prior art date
Application number
PCT/KR2019/001194
Other languages
English (en)
French (fr)
Inventor
이경호
김기현
김종현
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Publication of WO2019164147A1 publication Critical patent/WO2019164147A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/06—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes without control electrode or semiconductor devices without control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N2/00—Electric machines in general using piezoelectric effect, electrostriction or magnetostriction
    • H02N2/18—Electric machines in general using piezoelectric effect, electrostriction or magnetostriction producing electrical output from mechanical input, e.g. generators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N2/00—Electric machines in general using piezoelectric effect, electrostriction or magnetostriction
    • H02N2/18—Electric machines in general using piezoelectric effect, electrostriction or magnetostriction producing electrical output from mechanical input, e.g. generators
    • H02N2/181—Circuits; Control arrangements or methods

Definitions

  • the present invention relates to a rectifying device for an energy harvester, and more particularly to a rectifying device that can maximize the power efficiency of a piezoelectric energy harvesting system.
  • Energy harvesting refers to a technology that collects and uses environmental energy around the device and natural energy such as solar, wind, and geothermal energy. It refers to the harvesting or utilization of energy from resources that are discarded or not used. In general, small energy, such as microwatts to milliwatts, is reproduced.
  • Piezoelectric energy harvesting the most representative of these energy harvesting, is a series of technologies that convert mechanical energy such as minute vibrations, pressures, shocks, etc. generated in the environment around the device into electrical energy, and a series of storing and efficiently utilizing the harvested energy. Say the process.
  • the piezoelectric energy harvesting system consists of a piezo harvester for converting mechanical vibration energy into electrical energy, and a power management circuit for converting and managing the obtained power.
  • FIG. 1A is a diagram illustrating a general piezoelectric energy harvesting system 10.
  • the piezoelectric harvester 11 may be modeled as a current source I p , a capacitor C P and a resistor R P as shown. Since the piezoelectric harvester 11 generates electric power in the form of alternating current, a full bridge type rectifier 13 for converting alternating current into direct current is required.
  • the aforementioned power management circuit may include a rectifier, a DC-DC converter and a protection circuit.
  • FIG. 1B is a diagram showing the current I p obtained in the piezoelectric harvester 11 and the voltage V BR seen at the input terminal of the rectifier 13.
  • the piezoelectric harvester 11 generates an alternating current (hereinafter referred to as 'harvester current', I p ) for convenience of description in accordance with a vibration of a constant frequency.
  • the input voltage of the rectifier 13 or the output voltage of the piezoelectric harvester, V BR ) increases while the harvester current I p charges the internal capacitor C P (t 0 to t OFF ), and then the internal capacitor C After P ) is fully charged, it no longer increases. From this time, the harvester current I p charges the output capacitor C RECT through the rectifier 13.
  • V BR Input voltage (V BR) of the rectifier (13), harvester current (I p) an internal capacitor (C P), the more reduced during discharging to become 0V, after harvester current (I p) an internal capacitor (C It increases again while charging P ) to the opposite potential and then no longer increases after the internal capacitor C P is fully charged.
  • the harvester current I p charges the output capacitor C RECT through the rectifier 13.
  • the rectifier 120 includes a rectifier circuit unit 121 for converting alternating current into a direct current, a switch 122 for shorting or opening an input terminal of the rectifier circuit unit 121, and the switch ( It may include a switch control unit 123 for controlling the operation of the 122. Although not shown in the drawing, the rectifier 120 may further include a DC-DC converter connected to the output terminal of the rectifier circuit 121.
  • the switch controller 123/200 is a gate driver for controlling an on / off operation of the MOSFET switch 122.
  • Switch on time detection unit 210 for detecting the on time of the ON
  • switch off time detection unit 220 for detecting the off time of the switch 122
  • the control signal generator 230 may be configured to generate a switch control signal for driving an on / off operation.
  • the switch-on time detection unit 210 changes the current direction of the piezoelectric harvester 110 by using the output voltages V P and V N of the piezoelectric harvester 110 and the output voltage V RECT of the rectifier circuit 121. That is, the zero crossing point of the piezoelectric harvester current I P can be detected.
  • the zero crossing point of the piezoelectric harvester current (I P ) is the point at which the current (I P ) is switched from positive (+) to negative (-) and the current (I P ) from negative (-) to positive (+). It means the time of conversion.
  • the switch-off time detector 220 may detect a time when the magnitude of the voltage V SW of the piezoelectric harvester 110 becomes a predetermined threshold voltage, and may determine the detected time as the switch-off time.
  • the threshold voltage is a predetermined voltage for detecting a time point when the voltage V SW of the piezoelectric harvester 110 becomes the minimum, and the logic threshold value of the logic gates constituting the switch-off time detection unit 220 ( This can be determined by adjusting the logic threshold.
  • a first comparator (211) a first input stage is the output stage of a piezoelectric harvester 110, the first output stage is coupled to (V P), the second input terminal of the first comparator 211 is rectifier circuit portion 121 of the Is connected to (V RECT ).
  • the first comparator 211 may output the first output voltage V P of the piezoelectric harvester 110 received through the first input terminal and the output voltage V RECT of the rectifier circuit 121 received through the second input terminal. Compare V to output 'High level' when V RECT is higher than V P.
  • the first input terminal of the second comparator 212 is connected to the second output terminal V N of the piezoelectric harvester 110, and the second input terminal of the second comparator 212 is the output terminal of the rectifier circuit unit 121. Is connected to (V RECT ).
  • the second comparator 212 is configured to output a second output voltage V N of the piezoelectric harvester 110 received through the first input terminal and an output voltage V RECT of the rectifier circuit 121 received through the second input terminal. Compare V to output 'High level' when V RECT is higher than V N.
  • the first input terminal of the NAND gate 213 is connected to the output terminal of the first comparator 211, and the second input terminal of the NAND gate 213 is connected to the output terminal of the second comparator 212.
  • An output terminal of the NAND gate 213 is connected to an input terminal of the pulse width generator 214 and a first input terminal of the NOR gate 215, respectively.
  • the first input terminal of the NOR gate 215 is connected to the output terminal of the NAND gate 213, and the second input terminal of the NOR gate 215 is connected to the output terminal of the pulse width generator 214.
  • the switch-on time detection unit 210 including the logic circuits 211 to 215 having the connection structure as described above generates a signal related to the on-operation time of the switch 122 and generates a control signal generator ( 230).
  • the switch off point detection unit 220 may include a first NAND gate 221, a second NAND gate 222, a third NAND gate 223, a fourth NAND gate 224, and a NOT gate 225. It is not necessarily limited thereto. Although not shown in the drawing, the switch-off time detector 220 may include a pulse width generator and a NOR gate instead of the NOT gate 225.
  • a first input terminal of the NAND gate 222 is coupled to the first output terminal (V P) of the piezoelectric harvester (110), a second input terminal is a first NAND gate (221 of NAND gate 222 Is connected to the output terminal.
  • the first input terminal of the third NAND gate 223 is connected to the second output terminal V N of the piezoelectric harvester 110, and the second input terminal of the third NAND gate 223 is the first NAND gate 221. Is connected to the output terminal.
  • the second NAND gate 222 and the third NAND gate 223 are CMOS logic gates, and the NMOS side current is designed to be larger than the PMOS side current by adjusting the size of the NMOS / PMOS transistor. It lowers the threshold.
  • the switch off point detection unit 220 including the logic circuits 221 ⁇ 225 having the connection structure as described above generates a signal related to the off operation point of the switch 122 to generate the control signal generator 230.
  • the control signal generator 230 including logic circuits 231 and 232 having a connection structure as described above may provide a switch control signal for driving an on / off operation of the switch 122.
  • the generated switch control signal may be output as a gate driving signal of the corresponding switch 122.
  • the rectifier according to the present invention is illustrated to be applied to the piezoelectric harvester, but is not necessarily limited thereto, and it will be apparent to those skilled in the art that the rectifier may be applied to other types of energy harvesters.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)
  • Dc-Dc Converters (AREA)
  • Rectifiers (AREA)

Abstract

본 발명은 에너지 하베스팅 시스템에 사용되는 정류 장치에 관한 것으로, 에너지 하베스터에서 출력되는 교류를 직류로 변환하는 정류 회로부; 상기 에너지 하베스터와 상기 정류 회로부 사이에 배치되어, 상기 정류 회로부의 입력 단을 단락 또는 개방하는 스위치; 및 상기 에너지 하베스터 및 정류 회로부의 출력 전압을 이용하여 상기 스위치의 온(on) 동작을 제어하고, 상기 에너지 하베스터의 출력 전압을 이용하여 상기 스위치의 오프(off) 동작을 제어하는 스위치 제어부를 포함한다.

Description

에너지 하베스터를 위한 정류 장치
본 발명은 에너지 하베스터를 위한 정류 장치에 관한 것으로서, 더욱 상세하게는 압전 에너지 하베스팅 시스템의 전력 효율을 최대화할 수 있는 정류 장치에 관한 것이다.
에너지 하베스팅(Harvesting)이란 기기 주변의 환경 에너지와 태양/바람/지열 등과 같은 자연 에너지를 수거하여 사용하는 기술을 말하는 것으로서, 버려지거나 활용되지 않은 자원에서 에너지를 수확(Harvesting) 또는 이용할 수 있는 것을 찾아 통상 마이크로 와트(㎼) 내지 밀리 와트(㎽) 정도의 작은 에너지를 재생산하게 된다.
에너지 하베스팅은 에너지를 얻기 위해 사용하는 방식에 따라 다양하게 나누어진다. 자연으로부터 에너지를 얻을 수 있는 방식에는 태양광으로부터 전기 에너지를 얻는 솔라셀(solar-cell) 방식, 열로부터 전기 에너지를 얻는 열전소자(thermoelectric　element) 방식, 진동으로부터 전기 에너지를 얻는 압전소자(piezoelectric　element) 방식, 그리고 전자기파로부터 전기 에너지를 얻는 RF(radio frequency) 방식 등이 있다.
이러한 에너지 하베스팅 중 가장 대표적인 압전 에너지 하베스팅은 기기 주변의 환경에서 발생하는 미세한 진동, 압력, 충격 등과 같은 기계적 에너지를 전기 에너지로 변환하는 기술과 이렇게 수확한 에너지를 저장하고 효율적으로 활용하는 일련의 과정을 말한다.
압전 에너지 하베스팅 시스템은 기계적 진동 에너지를 전기 에너지로 변환하는 압전 하베스터(Piezo Harvester)와, 획득된 전력을 변환 및 관리하는 전력관리회로(Power management circuit)로 구성된다. 도 1의 (a)는 일반적인 압전 에너지 하베스팅 시스템(10)을 나타내는 도면이다. 압전 하베스터(11)는 도시된 것처럼 전류원(Ip), 캐패시터(CP) 및 저항(RP)으로 모델링할 수 있다. 압전 하베스터(11)는 교류 형태로 전력을 생산하기 때문에, 교류를 직류로 변환해 주는 풀 브릿지 타입의 정류기(Full-bridge Rectifier, 13)가 필요하다. 앞서 언급한 전력관리회로는 정류기를 비롯하여 DC-DC 컨버터 및 보호회로 등을 포함할 수 있다. 도 1의 (b)는 압전 하베스터(11)에서 획득된 전류(Ip)와 정류기(13)의 입력 단에서 보이는 전압(VBR)을 나타내는 도면이다. 해당 도면에 도시된 바와 같이, 압전 하베스터(11)에서는 일정 주파수의 진동에 따라서 교류 전류(이하, 설명의 편의상 '하베스터 전류'라 칭함, Ip)가 생성된다. 정류기(13)의 입력 전압(또는 압전 하베스터의 출력 전압, VBR)은 하베스터 전류(Ip)가 내부 캐패시터(CP)를 충전시키는 동안(t0 ~ tOFF) 증가하다가, 내부 캐패시터(CP)가 완전히 충전된 이후에는 더 이상 증가하지 않게 된다. 이때부터 비로소 하베스터 전류(Ip)는 정류기(13)를 통해서 출력 캐패시터(CRECT)를 충전시킨다. 또한, 하베스터 전류(Ip)의 방향이 반대로 되는 시점(tπ)에는 내부 캐패시터(Cp)가 방전되기 시작하므로, 전압 값이 일정하게 유지되던 VBR도 서서히 감소하기 시작한다. 정류기(13)의 입력 전압(VBR)은, 하베스터 전류(Ip)가 내부 캐패시터(CP)를 방전시키는 동안 점점 감소하여 0V가 되고, 그 이후 하베스터 전류(Ip)가 내부 캐패시터(CP)를 반대 전위로 충전시키는 동안 다시 증가하다가, 내부 캐패시터(CP)가 완전히 충전된 이후에는 더 이상 증가하지 않게 된다. 내부 캐패시터(Cp)가 완전히 방전되고 반대 전위로 완전히 충전된 이후, 하베스터 전류(Ip)는 정류기(13)를 통해서 출력 캐패시터(CRECT)를 충전시킨다. 이와 같이, 에너지 하베스팅으로 생성된 전류(Ip)가 압전 하베스터(11)의 내부 캐패시터(CP)를 충/방전시킨 이후, 정류기(13)의 출력 캐패시터인 CRECT를 충전시킬 수 있기 때문에, 압전 하베스터(11)의 효율을 높이기 위해서는 내부 캐패시터(CP)를 충/방전시키는데 소모되는 에너지를 최대한 줄이는 것이 중요하다.
이러한 문제점들을 해결하기 위한 방안으로, 도 2에 도시된 바와 같은 에너지 하베스터(21) 및 스위치 정류기(Switch Only Rectifier, 23)를 포함하는 압전 에너지 하베스팅 시스템(20)이 제안되었다. 스위치 정류기(23)는 하베스터 전류(Ip)의 방향이 반대로 되는 시점(tπ)에 스위치(M1)를 이용하여 에너지 하베스터(21)의 출력 전압(VBR)을 강제로 '0V'로 만드는 방법이다. 이 경우, 내부 캐패시터(CP)를 방전시키기 위해 소비하는 에너지가 없어지기 때문에, 에너지 손실을 줄일 수 있다. 하베스터 전류(Ip)의 방향이 반대로 되는 시점, 즉 Ip의 제로-크로싱(zero-crossing) 지점에서 스위치(M1)를 켜고(turn on), VBR이 '0V'가 되는 시점에서 스위치(M1)를 꺼야(turn off) 한다. 그런데, 스위치(M1)를 끄는 시점을 정확히 제어하지 못하면, 정류기(23)의 효율이 떨어지는 문제가 발생한다. 종래의 스위치 정류기(23)는 하베스터 전류(Ip)의 제로-크로싱(zero-crossing) 지점에서 스위치(M1)를 켜고 난 후, 끄는 시점을 정확하게 제어하지 않고 임의의 시간 이후에 스위치를 끄기 때문에 압전 에너지 하베스팅 시스템의 전력 효율이 낮아지는 문제가 발생할 수 있다.
본 발명은 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다. 또 다른 목적은 에너지 하베스팅 시스템의 전력 효율이 개선된 에너지 하베스터용 정류 장치를 제공함에 있다.
또 다른 목적은 에너지 하베스팅 시스템에서의 출력 전압을 기반으로 스위치 온 시점과 스위치 오프 시점을 정확하게 검출하여 스위치의 온(on)/오프(off) 동작을 제어할 수 있는 에너지 하베스터용 정류 장치를 제공함에 있다.
상기 또는 다른 목적을 달성하기 위해 본 발명의 일 측면에 따르면, 에너지 하베스터에서 출력되는 교류를 직류로 변환하는 정류 회로부; 상기 에너지 하베스터와 상기 정류 회로부 사이에 배치되어, 상기 정류 회로부의 입력 단을 단락 또는 개방하는 스위치; 및 상기 에너지 하베스터 및 정류 회로부의 출력 전압을 이용하여 상기 스위치의 온(on) 동작을 제어하고, 상기 에너지 하베스터의 출력 전압을 이용하여 상기 스위치의 오프(off) 동작을 제어하는 스위치 제어부를 포함하는 에너지 하베스터용 정류 장치를 제공한다.
좀 더 바람직하게는, 상기 스위치 제어부는, 스위치를 온(on) 시키기 위한 제1 시점을 검출하는 스위치 온 시점 검출부와, 상기 스위치를 오프(off) 시키기 위한 제2 시점을 검출하는 스위치 오프 시점 검출부와, 상기 스위치의 온/오프 동작을 제어하기 위한 스위치 제어신호를 생성하는 제어신호 생성부를 포함하는 것을 특징으로 한다. 상기 제1 시점은, 에너지 하베스터에서 생성된 전류의 방향이 바뀌는 제로 크로싱(zero crossing) 지점에 대응하는 것을 특징으로 한다. 또한, 상기 제2 시점은, 에너지 하베스터의 제1 출력 전압과 상기 에너지 하베스터의 제2 출력 전압이 같아지는 지점에 대응하는 것을 특징으로 한다.
좀 더 바람직하게는, 상기 스위치 온 시점 검출부는 에너지 하베스터의 제1 출력 전압(VP)이 정류 회로부의 출력 전압(VRECT)보다 작아지는 시점과, 상기 에너지 하베스터의 제2 출력 전압(VN)이 정류 회로부의 출력 전압(VRECT)보다 작아지는 시점을 검출하고, 상기 검출된 시점들을 제1 시점으로 결정하는 것을 특징으로 한다.
좀 더 바람직하게는, 상기 스위치 오프 시점 검출부는 에너지 하베스터의 양단 전압(VSW)이 최소가 되는 시점을 검출하고, 상기 검출된 시점을 제2 시점으로 결정하는 것을 특징으로 한다. 또한, 상기 스위치 오프 시점 검출부는 에너지 하베스터의 양단 전압(VSW)의 크기가 미리 결정된 임계 전압이 되는 시점을 검출하고, 상기 검출된 시점을 제2 시점으로 결정하는 것을 특징으로 한다. 여기서, 상기 임계 전압은, 스위치 오프 시점 검출부를 구성하는 논리 게이트들의 논리 임계값(logic threshold)에 대응하는 것을 특징으로 한다.
좀 더 바람직하게는, 상기 제어신호 생성부는 스위치를 온(on) 시키기 위한 제1 시점에서부터 상기 스위치를 오프(off) 시키기 위한 제2 시점까지의 시 구간에 대응하는 폭을 갖는 스위치 제어신호를 생성하는 것을 특징으로 한다.
본 발명의 실시 예들에 따른 에너지 하베스터용 정류 장치의 효과에 대해 설명하면 다음과 같다.
본 발명의 실시 예들 중 적어도 하나에 의하면, 압전 에너지 하베스팅 시스템에서 압전 하베스터 및 정류 장치의 출력 전압을 이용하여 스위치 온(on)-오프(off) 시간을 제어함으로써, 기존의 하베스팅 시스템에 비해 출력 전력을 증가시킬 수 있다는 장점이 있다.
다만, 본 발명의 실시 예들에 따른 에너지 하베스터용 정류 장치가 달성할 수 있는 효과는 이상에서 언급한 것들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1 및 도 2는 종래 기술에 따른 압전 에너지 하베스팅 시스템을 나타내는 도면;
도 3은 본 발명의 일 실시 예에 따른 압전 에너지 하베스팅 시스템의 구성을 나타내는 도면;
도 4는 본 발명의 일 실시 예에 따른 스위치 제어부의 구성을 나타내는 도면;
도 5 및 도 6은 스위치 온 시점(switch on time)과 스위치 오프 시점(switch off time)을 검출하는 방법을 설명하기 위해 참조되는 도면;
도 7은 본 발명의 일 실시 예에 따른 NMOS 스위치의 스위치 제어부 회로 구성을 나타내는 도면;
도 8은 본 발명에 따른 압전 에너지 하베스팅 시스템의 출력 전압과 종래 기술에 따른 압전 에너지 하베스팅 시스템의 출력 전압을 비교한 도면.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다.
또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 발명은 에너지 하베스팅 시스템의 전력 효율이 개선된 에너지 하베스터용 정류 장치를 제안한다. 또한, 본 발명은 에너지 하베스팅 시스템에서의 출력 전압을 기반으로 스위치 온 시점과 스위치 오프 시점을 정확하게 검출하여 스위치의 온/오프 동작을 제어할 수 있는 에너지 하베스터용 정류 장치를 제안한다.
이하에서는, 본 발명의 다양한 실시 예들에 대하여, 도면을 참조하여 상세히 설명한다.
도 3은 본 발명의 일 실시 예에 따른 압전 에너지 하베스팅 시스템의 구성을 나타내는 도면이다.
도 3을 참조하면, 본 발명의 일 실시 예에 따른 압전 에너지 하베스팅 시스템(100)은 압전 하베스터(110)와 정류 장치(120)를 포함할 수 있다.
압전 하베스터(110)는 기계적인 진동 에너지를 전기적인 에너지로 변환시키는 기능을 수행할 수 있다. 이러한 압전 하베스터(110)는 전류원(IP), 캐패시터(CP) 및 저항(RP)이 병렬로 연결되는 등가회로로 표현될 수 있다.
정류 장치(또는 정류 시스템, 120)는 압전 하베스터(110)의 출력 단에 연결되어, 상기 압전 하베스터(110)로부터 출력되는 교류를 직류로 변환시키는 기능을 수행할 수 있다.
정류 장치(120)는 교류를 직류로 변환하기 위한 정류 회로부(121)와, 상기 정류 회로부(121)의 입력 단을 단락(short) 또는 개방(open)하기 위한 스위치(122)와, 상기 스위치(122)의 동작을 제어하기 위한 스위치 제어부(123)를 포함할 수 있다. 한편, 도면에 도시되고 있지 않지만, 상기 정류 장치(120)는 정류 회로부(121)의 출력 단에 연결된 DC-DC 컨버터(converter)를 추가로 포함할 수도 있다.
정류 회로부(121)는 4개의 다이오드 소자를 포함하는 풀-브릿지 타입(full-bridge type)일 수 있으며 반드시 이에 제한되지는 않는다. 일 예로, 상기 정류 회로부(121)는 2개의 다이오드 소자와 2개의 스위칭 소자를 포함하는 풀-브릿지 타입일 수도 있다.
스위치(122)는 압전 하베스터(110)의 제1 출력 단(VP)과 제2 출력 단(VN) 사이(즉, 출력 단의 양단 사이)에 배치될 수 있다. 상기 스위치(122)는 전류원(IP)의 전류 방향이 바뀌는 지점(zero crossing point)에서 압전 하베스터(110)의 출력 단 양단을 단락(short)시켜 해당 하베스터(110)의 내부 캐패시터(Cp)에 충전된 전하를 순간적으로 방전시킬 수 있다. 이로 인해, 내부 캐패시터(CP)를 방전시키는데 소모되는 에너지를 줄일 수 있고, 정류 회로부(121) 방향으로 전류가 흐르는 시간이 늘어남에 따라, 상기 정류 회로부(121)의 출력 전력이 커지게 된다.
스위치(122)는 게이트(G), 드레인(D) 및 소스(S)로 이루어진 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 소자를 포함할 수 있다. 상기 스위치(210)로 N형 트랜지스터(NMOS)를 이용하는 경우, 해당 스위치(210)는 하이 레벨(high level)을 갖는 게이트 전압(VG)에 의해 턴 온(turn on)되고, 로우 레벨(low level)을 갖는 게이트 전압(VG)에 의해 턴 오프(turn off)된다. 한편, 상기 스위치(210)로 P형 트랜지스터(PMOS)를 이용하는 경우, 해당 스위치(210)는 하이 레벨(high level)을 갖는 게이트 전압(VG)에 의해 턴 오프(turn off)되고, 로우 레벨(low level)을 갖는 게이트 전압(VG)에 의해 턴 온(turn on)된다.
스위치 제어부(123)는 압전 하베스터(110)의 양단 전압 중 하나인 제1 출력 전압(VP), 압전 하베스터(110)의 양단 전압 중 다른 하나인 제2 출력 전압(VN) 및 정류 회로부(121)의 출력 전압(VRECT) 중 적어도 하나를 이용하여 스위치(122)의 동작을 제어할 수 있다. 여기서, 압전 하베스터(110)의 양단 전압(VSW)은 제1 출력 전압(VP)과 제2 출력 전압(VN) 간의 전압 차에 해당한다.
스위치 제어부(123)는 MOSFET 스위치(122)의 온(on)-오프(off) 시점을 검출하여 해당 스위치(122)의 게이트 전압을 제어할 수 있다. 일 예로, 스위치 제어부(123)는 압전 하베스터(110)의 전류 방향이 바뀌는 지점(zero-crossing point)에서 스위치(122)를 온(on) 시키고, 압전 하베스터(110)의 양단 전압(VSW)이 '0V'가 되는 지점에서 스위치(122)를 오프(off) 시키도록 스위치(122)의 게이트 전압을 제어할 수 있다.
본 발명의 일 실시 예에 따른 압전 에너지 하베스팅 시스템(100)은 압전 하베스터(110)의 출력 전압(VP, VN)과 정류 회로부(121)의 출력 전압(VRECT)에 기초하여 스위칭 온 지속 시간(즉, 제1 시점과 제2 시점 사이의 시 구간)을 결정함으로써, 기존의 하베스팅 시스템에 비해 출력 전력을 증가시킬 수 있다.
도 4는 본 발명의 일 실시 예에 따른 스위치 제어부의 구성을 나타내는 도면이다.
도 4를 참조하면, 본 발명의 일 실시 예에 따른 스위치 제어부(123/200)는 MOSFET 스위치(122)의 온(on)/오프(off) 동작을 제어하기 위한 게이트 구동부로서, 해당 스위치(122)의 온(on) 시점을 검출하기 위한 스위치 온 시점 검출부(210)와, 해당 스위치(122)의 오프(off) 시점을 검출하기 위한 스위치 오프 시점 검출부(220)와, 해당 스위치(122)의 온(on)/오프(off) 동작을 구동하는 스위치 제어신호를 생성하기 위한 제어신호 생성부(230)를 포함할 수 있다.
스위치 온 시점 검출부(210)는 압전 하베스터(110)의 출력 전압(VP, VN)과 정류 회로부(121)의 출력 전압(VRECT)을 이용하여 압전 하베스터(110)의 전류 방향이 바뀌는 지점, 즉 압전 하베스터 전류(IP)의 제로 크로싱 지점을 검출할 수 있다. 여기서, 압전 하베스터 전류(IP)의 제로 크로싱 지점은 전류(IP)가 양(+)에서 음(-)으로 전환되는 시점과 전류(IP)가 음(-)에서 양(+)으로 전환되는 시점을 의미한다.
좀 더 구체적으로, 도 5에 도시된 바와 같이, 스위치 온 시점 검출부(210)는 압전 하베스터(110)의 제1 출력 전압(VP)과 정류 회로부(121)의 출력 전압(VRECT)을 서로 비교하여, 압전 하베스터(110)의 제1 출력 전압(VP)이 정류 회로부(121)의 출력 전압(VRECT)보다 작아지는 지점(또는 시점)을 스위치 온 시점으로 결정할 수 있다.
또한, 스위치 온 시점 검출부(210)는 압전 하베스터(110)의 제2 출력 전압(VN)과 정류 회로부(121)의 출력 전압(VRECT)을 서로 비교하여, 압전 하베스터(110)의 제2 출력 전압(VN)이 정류 회로부(121)의 출력 전압(VRECT)보다 작아지는 지점을 스위치 온 시점으로 결정할 수 있다.
스위치 오프 시점 검출부(220)는 압전 하베스터(110)의 제1 출력 전압(VP)과 압전 하베스터(110)의 제2 출력 전압(VN)을 이용하여 스위치 오프 시점을 결정할 수 있다. 즉, 스위치 오프 시점 검출부(220)는 압전 하베스터(110)의 제1 출력 전압(VP)과 제2 출력 전압(VN)을 서로 비교하여, 상기 제1 출력 전압(VP)과 제2 출력 전압(VN)이 같아지는 시점(즉, VP=VN 또는 VSW=0)을 스위치 오프 시점으로 결정할 수 있다.
가령, 도 6에 도시된 바와 같이, 스위치 오프 시점 검출부(220)는 압전 하베스터(110)의 양단 전압(VSW)이 0V가 되는 시점(t2, t4, t6)을 스위치 오프 시점으로 결정할 수 있다. 즉, 스위치 오프 시점 검출부(220)는 압전 하베스터(110)의 양단 전압(VSW)의 크기가 최소가 되는 시점을 검출하고, 상기 검출된 시점을 스위치 오프 시점으로 결정할 수 있다.
또한, 스위치 오프 시점 검출부(220)는 압전 하베스터(110)의 양단 전압(VSW)의 크기가 미리 결정된 임계 전압이 되는 시점을 검출하고, 상기 검출된 시점을 스위치 오프 시점으로 결정할 수도 있다. 여기서, 상기 임계 전압은, 압전 하베스터(110)의 양단 전압(VSW)이 최소가 되는 시점을 검출하기 위해 미리 결정된 전압으로서, 스위치 오프 시점 검출부(220)를 구성하는 논리 게이트들의 논리 임계값(logic threshold)을 조절하여 결정할 수 있다.
제어신호 생성부(230)는 스위치 온 시점 검출부(210)의 출력과 스위치 오프 시점 검출부(220)의 출력을 각각 셋(set)/리셋(reset) 신호로 하는 SR 래치(latch) 로 구성할 수 있다. 제어신호 생성부(230)는 스위치(122)의 온(on)/오프(off) 동작을 구동하기 위한 게이트 구동신호를 생성하여 해당 스위치(122)로 출력할 수 있다.
가령, 도 6에 도시된 바와 같이, 제어신호 생성부(230)는 스위치(122)를 온 시키기 위한 시점(t1, t3, t5)에서부터 스위치(122)를 오프 시키기 위한 시점(t2, t4, t6)까지의 시 구간(time duration)에 대응하는 펄스 폭을 갖는 스위치 제어신호(VC)를 생성하고, 상기 스위치 제어신호(VC)를 해당 스위치(122)의 게이트 구동신호로 출력할 수 있다.
도 7은 본 발명의 일 실시 예에 따른 NMOS 스위치(122)의 스위치 제어부 회로 구성을 나타내는 도면이다.
도 7을 참조하면, 본 발명의 일 실시 예에 따른 스위치 제어부(200)는 스위치 온 시점 검출부(210), 스위치 오프 시점 검출부(220) 및 제어신호 생성부(230)를 포함할 수 있다.
스위치 온 시점 검출부(210)는 압전 하베스터(110)의 출력 전압(VP, VN)과 정류 회로부(121)의 출력 전압(VRECT)을 이용하여 압전 하베스터(110)의 전류 방향이 바뀌는 지점, 즉 압전 하베스터 전류(IP)의 제로 크로싱 지점을 검출할 수 있다.
스위치 온 시점 검출부(210)는 제1 비교기(211), 제2 비교기(212), NAND 게이트(213), 펄스폭 생성기(214) 및 NOR 게이트(215)를 포함할 수 있으며 반드시 이에 제한되지는 않는다.
제1 비교기(211)의 제1 입력 단은 압전 하베스터(110)의 제1 출력 단(VP)에 연결되고, 제1 비교기(211)의 제2 입력 단은 정류 회로부(121)의 출력 단(VRECT)에 연결된다. 제1 비교기(211)는 제1 입력 단을 통해 수신되는 압전 하베스터(110)의 제1 출력 전압(VP)과 제2 입력 단을 통해 수신되는 정류 회로부(121)의 출력 전압(VRECT)을 비교하여 VRECT가 VP보다 높을 때 'High level'을 출력하는 동작을 수행한다.
제2 비교기(212)의 제1 입력 단은 압전 하베스터(110)의 제2 출력 단(VN)에 연결되고, 제2 비교기(212)의 제2 입력 단은 정류 회로부(121)의 출력 단(VRECT)에 연결된다. 제2 비교기(212)는 제1 입력 단을 통해 수신되는 압전 하베스터(110)의 제2 출력 전압(VN)과 제2 입력 단을 통해 수신되는 정류 회로부(121)의 출력 전압(VRECT)을 비교하여 VRECT가 VN보다 높을 때 'High level'을 출력하는 동작을 수행한다.
NAND 게이트(213)의 제1 입력 단은 제1 비교기(211)의 출력 단과 연결되고, NAND 게이트(213)의 제2 입력 단은 제2 비교기(212)의 출력 단과 연결된다. NAND 게이트(213)의 출력 단은 펄스폭 생성기(214)의 입력 단과 NOR 게이트(215)의 제1 입력 단에 각각 연결된다. NOR 게이트(215)의 제1 입력 단은 NAND 게이트(213)의 출력 단과 연결되고, NOR 게이트(215)의 제2 입력 단은 펄스폭 생성기(214)의 출력 단과 연결된다.
상술한 바와 같은 연결 구조를 갖는 논리 회로들(211~215)을 포함하는 스위치 온 시점 검출부(210)는, 스위치(122)의 온(on) 동작 시점에 관한 신호를 생성하여 제어신호 생성부(230)로 출력할 수 있다.
스위치 오프 시점 검출부(220)는 압전 하베스터(110)의 제1 출력 전압(VP)과 압전 하베스터(110)의 제2 출력 전압(VN)을 이용하여 스위치 오프 시점을 결정할 수 있다. 즉, 스위치 오프 시점 검출부(220)는 압전 하베스터(110)의 양단 전압(Vsw)의 크기가 미리 결정된 임계 전압이 되는 시점을 검출하고, 상기 검출된 시점을 스위치 오프 시점으로 결정할 수 있다. 상기 임계 전압은 스위치 오프 시점 검출부(220)를 구성하는 논리 게이트들의 논리 임계값(logic threshold)에 따라 조절 가능하다.
스위치 오프 시점 검출부(220)는 제1 NAND 게이트(221), 제2 NAND 게이트(222), 제3 NAND 게이트(223), 제4 NAND 게이트(224) 및 NOT 게이트(225)를 포함할 수 있으며 반드시 이에 제한되지는 않는다. 한편, 비록 도면에 도시되고 있지 않지만, 상기 스위치 오프 시점 검출부(220)는 NOT 게이트(225) 대신 펄스폭 생성기 및 NOR 게이트를 포함할 수도 있다.
제1 NAND 게이트(221)의 제1 입력 단은 압전 하베스터(110)의 제1 출력 단(VP)에 연결되고, 제1 NAND 게이트(221)의 제2 입력 단은 압전 하베스터(110)의 제2 출력 단(VN)에 연결된다.
제2 NAND 게이트(222)의 제1 입력 단은 압전 하베스터(110)의 제1 출력 단(VP)에 연결되고, 제2 NAND 게이트(222)의 제2 입력 단은 제1 NAND 게이트(221)의 출력 단에 연결된다. 제3 NAND 게이트(223)의 제1 입력 단은 압전 하베스터(110)의 제2 출력 단(VN)에 연결되고, 제3 NAND 게이트(223)의 제2 입력 단은 제1 NAND 게이트(221)의 출력 단에 연결된다. 상기 제2 NAND 게이트(222)와 제3 NAND 게이트(223)는 CMOS 논리 게이트로서, NMOS/PMOS 트랜지스터의 사이즈(size) 조절을 통해 NMOS 쪽 전류를 PMOS 쪽 전류보다 크게 설계하여 논리 임계값(logic threshold)을 낮추는 역할을 수행한다.
제4 NAND 게이트(224)의 제1 입력 단은 제2 NAND 게이트(222)의 출력 단에 연결되고, 제4 NAND 게이트(224)의 제2 입력 단은 제3 NAND 게이트(223)의 출력 단에 연결된다. 제4 NAND 게이트(224)의 출력 단은 NOT 게이트(225)의 입력 단과 연결된다. 상기 제4 NAND 게이트(224)는 CMOS 논리 게이트로서, NMOS/PMOS 트랜지스터의 사이즈 조절을 통해 PMOS 쪽 전류를 NMOS 쪽 전류보다 크게 설계하여 논리 임계값을 높이는 역할을 수행한다. 이러한 논리 게이트들(222, 223, 224)의 논리 임계값 조절을 통해, 압전 하베스터(110)의 양단 전압(Vsw)이 최소가 되는 시점을 검출하기 위한 임계 전압을 결정할 수 있다.
상술한 바와 같은 연결 구조를 갖는 논리 회로들(221~225)을 포함하는 스위치 오프 시점 검출부(220)는 스위치(122)의 오프(off) 동작 시점에 관한 신호를 생성하여 제어신호 생성부(230)로 출력할 수 있다.
제어신호 생성부(230)는 제1 NOR 게이트(231)와 제2 NOR 게이트(232)로 이루어진 SR 래치(latch)를 포함할 수 있으며 반드시 이에 제한되지는 않는다.
제1 NOR 게이트(231)의 제1 입력 단은 스위치 온 시점 검출부(210)의 출력 단과 연결되고, 제1 NOR 게이트(231)의 제2 입력 단은 제2 NOR 게이트(232)의 출력 단에 연결된다. 제2 NOR 게이트(232)의 제1 입력 단은 스위치 오프 시점 검출부(220)의 출력 단과 연결되고, 제2 NOR 게이트(232)의 제2 입력 단은 제1 NOR 게이트(231)의 출력 단에 연결된다.
상술한 바와 같은 연결 구조를 갖는 논리 회로들(231, 232)을 포함하는 제어신호 생성부(230)는 스위치(122)의 온(on)/오프(off) 동작을 구동하기 위한 스위치 제어신호를 생성하고, 상기 생성된 스위치 제어 신호를 해당 스위치(122)의 게이트 구동신호로 출력할 수 있다.
도 8은 본 발명에 따른 압전 에너지 하베스팅 시스템의 출력 전압(VRECT)과 종래 기술에 따른 압전 에너지 하베스팅 시스템의 출력 전압(VRECT)을 비교한 도면이다.
도 8을 참조하면, 제1 그래프(810)는 풀-브릿지 정류기(full-bridge rectifier)를 이용한 압전 에너지 하베스팅 시스템의 출력 전압(VRECT)을 시뮬레이션한 그래프이고, 제2 그래프(820)는 본 발명에 따른 정류기를 이용한 압전 에너지 하베스팅 시스템의 출력 전압(VRECT)을 시뮬레이션한 그래프이다.
제1 및 제2 그래프(810, 820)를 비교한 결과, 본 발명에 따른 압전 에너지 하베스팅 시스템은 압전 하베스터 및 정류기의 출력 전압을 이용하여 스위칭 온 지속 시간(switching on duration time)을 결정함으로써, 기존의 하베스팅 시스템에 비해 출력 전압(VRECT)을 높일 수 있음을 확인할 수 있다. 이는 압전 하베스터의 내부 캐패시터(CP)를 방전시키는데 소모되는 에너지를 감소시킴으로써, 정류기의 출력 전력이 커졌다는 것을 의미한다.
한편, 본 실시 예에서는, 본 발명에 따른 정류기가 압전 하베스터에 적용되는 것을 예시하고 있으나 반드시 이에 제한되지는 않으며, 다른 종류의 에너지 하베스터에도 적용될 수 있음은 당업자에게 자명할 것이다.
이상에서 본 발명의 다양한 실시 예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (9)

  1. 에너지 하베스터(energy harvester)에서 출력되는 교류를 직류로 변환하는 정류 회로부;
    상기 에너지 하베스터와 상기 정류 회로부 사이에 배치되어, 상기 정류 회로부의 입력 단을 단락 또는 개방하는 스위치; 및
    상기 에너지 하베스터 및 정류 회로부의 출력 전압을 이용하여 상기 스위치의 온(on) 동작을 제어하고, 상기 에너지 하베스터의 출력 전압을 이용하여 상기 스위치의 오프(off) 동작을 제어하는 스위치 제어부를 포함하는 에너지 하베스터용 정류 장치.
  2. 제1항에 있어서,
    상기 스위치 제어부는, 상기 스위치를 온(on) 시키기 위한 제1 시점을 검출하는 스위치 온 시점 검출부와, 상기 스위치를 오프(off) 시키기 위한 제2 시점을 검출하는 스위치 오프 시점 검출부와, 상기 스위치의 온/오프 동작을 구동하기 위한 스위치 제어신호를 생성하는 제어신호 생성부를 포함하는 것을 특징으로 하는 에너지 하베스터용 정류 장치.
  3. 제2항에 있어서,
    상기 제1 시점은, 상기 에너지 하베스터에서 생성된 전류의 방향이 바뀌는 제로 크로싱(zero crossing) 지점에 대응하는 것을 특징으로 하는 에너지 하베스터용 정류 장치.
  4. 제2항에 있어서,
    상기 스위치 온 시점 검출부는 상기 에너지 하베스터의 제1 출력 전압이 상기 정류 회로부의 출력 전압보다 작아지는 시점과, 상기 에너지 하베스터의 제2 출력 전압이 상기 정류 회로부의 출력 전압보다 작아지는 시점을 검출하고, 상기 검출된 시점들을 상기 제1 시점으로 결정하는 것을 특징으로 하는 에너지 하베스터용 정류 장치.
  5. 제2항에 있어서,
    상기 제2 시점은, 상기 에너지 하베스터의 제1 출력 전압과 상기 에너지 하베스터의 제2 출력 전압이 같아지는 지점에 대응하는 것을 특징으로 하는 에너지 하베스터용 정류 장치.
  6. 제2항에 있어서,
    상기 스위치 오프 시점 검출부는 상기 에너지 하베스터의 양단 전압의 크기가 최소가 되는 시점을 검출하고, 상기 검출된 시점을 상기 제2 시점으로 결정하는 것을 특징으로 하는 에너지 하베스터용 정류 장치.
  7. 제2항에 있어서,
    상기 스위치 오프 시점 검출부는 상기 에너지 하베스터의 양단 전압의 크기가 미리 결정된 임계 전압이 되는 시점을 검출하고, 상기 검출된 시점을 상기 제2 시점으로 결정하는 것을 특징으로 하는 에너지 하베스터용 정류 장치.
  8. 제7항에 있어서,
    상기 임계 전압은, 상기 스위치 오프 시점 검출부를 구성하는 논리 게이트들의 논리 임계값(logic threshold)을 조절하여 결정되는 것을 특징으로 하는 에너지 하베스터용 정류 장치.
  9. 제2항에 있어서,
    상기 제어신호 생성부는 상기 제1 시점에서부터 상기 제2 시점까지의 시 구간에 대응하는 폭을 갖는 스위치 제어신호를 생성하는 것을 특징으로 하는 에너지 하베스터용 정류 장치.
PCT/KR2019/001194 2018-02-26 2019-01-29 에너지 하베스터를 위한 정류 장치 WO2019164147A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0022697 2018-02-26
KR1020180022697A KR102467527B1 (ko) 2018-02-26 2018-02-26 에너지 하베스터를 위한 정류 장치

Publications (1)

Publication Number Publication Date
WO2019164147A1 true WO2019164147A1 (ko) 2019-08-29

Family

ID=67687174

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/001194 WO2019164147A1 (ko) 2018-02-26 2019-01-29 에너지 하베스터를 위한 정류 장치

Country Status (2)

Country Link
KR (1) KR102467527B1 (ko)
WO (1) WO2019164147A1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246843A (ja) * 2001-02-13 2002-08-30 Nippon Precision Circuits Inc 電圧制御発振器用集積回路
JP2003102182A (ja) * 2001-09-25 2003-04-04 Matsushita Electric Works Ltd 圧電素子駆動装置及びダイヤフラムポンプ
WO2013050619A1 (en) * 2011-10-07 2013-04-11 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Peak detector with false peak rejection
KR20180000187A (ko) * 2016-06-22 2018-01-02 전자부품연구원 압전 에너지 하베스팅을 위한 고효율 정류기

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101803540B1 (ko) * 2012-08-13 2017-11-30 페어차일드코리아반도체 주식회사 피에조 구동 회로 및 그 구동 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246843A (ja) * 2001-02-13 2002-08-30 Nippon Precision Circuits Inc 電圧制御発振器用集積回路
JP2003102182A (ja) * 2001-09-25 2003-04-04 Matsushita Electric Works Ltd 圧電素子駆動装置及びダイヤフラムポンプ
WO2013050619A1 (en) * 2011-10-07 2013-04-11 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Peak detector with false peak rejection
KR20180000187A (ko) * 2016-06-22 2018-01-02 전자부품연구원 압전 에너지 하베스팅을 위한 고효율 정류기

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LU , SHAOHUA ET AL.: "An Inductorless Self-Controlled Rectifier for Piezoelectric Energy Harvesting", SENSORS, vol. 15, no. 11, 19 November 2015 (2015-11-19), pages 29192 - 29208, XP055633324 *

Also Published As

Publication number Publication date
KR102467527B1 (ko) 2022-11-16
KR20190102384A (ko) 2019-09-04

Similar Documents

Publication Publication Date Title
CN107543985B (zh) 一种多节电芯保护板断线检测电路
CN102931849A (zh) 双向dc/dc变换装置
WO2019078589A1 (ko) 배터리팩 및 그것을 포함하는 전력 시스템
CN109067183B (zh) 开关电源芯片及其管脚复用电路、管脚复用方法
US12095387B2 (en) Multi-level direct current converter and power supply system
CN109217675A (zh) 电源转换装置及其同步整流电路
WO2016137124A1 (ko) 에너지 수집 장치 및 이를 이용한 무선 스위치
CN106992670B (zh) 用于pfm模式升压型dc-dc转换器的自适应导通时间控制电路
US11205904B2 (en) Energy collecting device capable of reusing residual charge using voltage supervisors
CN109245711B (zh) 一种光伏系统安全保护设备
WO2021101107A1 (ko) 에너지 하베스팅용 배터리 충전 장치
WO2019009629A1 (ko) 압전소자를 이용한 잔존 전하의 재사용이 가능한 에너지 수집 장치
WO2019164147A1 (ko) 에너지 하베스터를 위한 정류 장치
WO2023202690A1 (zh) 电容检测电路、装置及设备
CN210838007U (zh) 电池均衡电路及供电装置
US10389109B2 (en) Overvoltage protection circuit and overvoltage protection control method
CN216929576U (zh) 一种基于逆变器中的升压功率管的保护电路及逆变器
KR102333862B1 (ko) 최대 전력점 추적 기능을 갖춘 단일 인덕터 공유 기반의 이중입력 마찰전기 에너지 하베스팅 시스템
WO2017111209A1 (ko) 정류 회로 및 이를 포함하는 압전 에너지 하베스터
WO2020046004A1 (ko) 태양광 연계 에너지 저장 시스템용 dc-dc 컨버터 및 그 제어방법
CN109995241B (zh) 一种电源及其电源电路
WO2015016427A1 (ko) 선형 레귤레이터를 이용한 2차 전지 충전회로
TWI452797B (zh) 二次電池組充放電平衡偵測及充電裝置
WO2022225197A1 (ko) 직류-직류 컨버터
WO2022139433A1 (ko) Mmc 기반 hvdc 및 mvdc 시스템의 밸브 성능 시험장치 및 이를 위한 시험방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19757071

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19757071

Country of ref document: EP

Kind code of ref document: A1