WO2019153682A1 - 一种闪存资讯纠错方法 - Google Patents

一种闪存资讯纠错方法 Download PDF

Info

Publication number
WO2019153682A1
WO2019153682A1 PCT/CN2018/099746 CN2018099746W WO2019153682A1 WO 2019153682 A1 WO2019153682 A1 WO 2019153682A1 CN 2018099746 W CN2018099746 W CN 2018099746W WO 2019153682 A1 WO2019153682 A1 WO 2019153682A1
Authority
WO
WIPO (PCT)
Prior art keywords
error correction
flash memory
main control
data
control chip
Prior art date
Application number
PCT/CN2018/099746
Other languages
English (en)
French (fr)
Inventor
黄中柱
李庭育
施朱美
许豪江
Original Assignee
江苏华存电子科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 江苏华存电子科技有限公司 filed Critical 江苏华存电子科技有限公司
Publication of WO2019153682A1 publication Critical patent/WO2019153682A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/085—Error detection or correction by redundancy in data representation, e.g. by using checking codes using codes with inherent redundancy, e.g. n-out-of-m codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk

Definitions

  • the invention relates to the field of flash memory error correction technology, and in particular to a flash memory information error correction method.
  • Flash memory is a long-lived non-volatile memory that retains stored data information in the event of a power outage. Data deletion is not in a single byte but in a fixed block. The block size is typically 256KB to 20MB. Flash memory is a variant of electronically erasable read-only memory (EEPROM). Unlike flash memory, EEPROM can be erased and rewritten at the byte level instead of the entire chip eraser, while most chips in flash require a block erase. except. Since it can still save data when it is powered off, flash memory is usually used to save setup information, such as saving data in the computer's BIOS (basic program), PDA (personal digital assistant), digital camera, etc.; flash memory is moving toward large capacity and low The development of power consumption and low cost.
  • BIOS basic program
  • PDA personal digital assistant
  • a flash memory information error correction method including a main control chip, a flash memory chip, and an error correction coding module, where the main control chip is connected to a computer system through a bus on a motherboard, The main control chip also connects the flash memory chip through a bus on the printed circuit board, and the computer system is connected to the error correction coding module through a bus on the motherboard, the error correction coding module includes an encoder and a decoder, and the main control chip There are buffers and command units inside.
  • the flash memory chip has 1024 blocks, each block has 256 pages, and each page has 32 sectors combined.
  • the destination data is transmitted to the main control chip through the bus on the motherboard;
  • the main control chip can directly write the data into the flash memory chip according to the flash instruction
  • the main control chip After the main control chip reads the data from the flash memory chip, it transfers the data to the bus on the motherboard, and finally executes the program to obtain the data from the system, and the decoder of the error correction coding module implemented by the software uses the previous redundant code. Meta repair data, restore the original data.
  • the present invention has the beneficial effects that the present invention replaces the use of hardware error checking and correcting techniques by software error correction coding operations in the process, regardless of which flash master chip is used.
  • the original data can be obtained by software error correction coding technology, which can protect the data and maintain the compatibility of the flash chip production on different main control platforms.
  • Figure 1 is a schematic diagram of the control of the present invention
  • Figure 2 is a flow chart of the present invention.
  • the present invention provides a technical solution: a flash information error correction method, including a main control chip 1, a flash memory chip 2, and an error correction coding module 3, wherein the main control chip 1 passes through a motherboard
  • the bus is connected to the computer system 4, and the main control chip 1 is also connected to the flash memory chip 2 via a bus on the printed circuit board.
  • the destination data is transmitted to the main control chip through the bus on the motherboard;
  • the main control chip After the main control chip reads the data from the flash memory chip, it transfers the data to the bus on the motherboard, and finally executes the program to obtain the data from the system, and the decoder of the error correction coding module implemented by the software uses the previous redundant code. Meta repair data, restore the original data.
  • the present invention replaces the use of hardware error detection and correction techniques by software error correction coding operations in the flow, regardless of which flash master chip is used, the data can be read normally.
  • the original data is obtained by software error correction coding technology, which not only protects the data, but also maintains the compatibility of the flash chip production on different master platforms.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种闪存资讯纠错方法，包括主控芯片（1）、闪存芯片（2）和纠错编码模块（3），主控芯片（1）通过主机板上的总线连接计算机系统（4），主控芯片（1）还通过印制电路板上的总线连接闪存芯片（2），计算机系统（4）通过主机板上的总线连接纠错编码模块（3），纠错编码模块（3）包括编码器（5）和解码器（6），主控芯片（1）内设有缓冲区（7）和命令单元（8）。上述技术方案只要采用在流程中通过软件的纠错编码运算取代使用硬件的错误检查和纠正技术的方式，不论是使用哪种闪存主控芯片，都可以正常的将资料读取后，藉由软件的纠错编码技术运算取得原始的资料，既可保护资料，又可以维持闪存芯片在不同主控平台上生产的相容性。

Description

一种闪存资讯纠错方法 技术领域
本发明涉及闪存纠错技术领域，具体为一种闪存资讯纠错方法。
背景技术
闪存是一种长寿命的非易失性(在断电情况下仍能保持所存储的数据信息)的存储器，数据删除不是以单个的字节为单位而是以固定的区块为单位，区块大小一般为256KB到20MB。闪存是电子可擦除只读存储器(EEPROM)的变种，闪存与EEPROM不同的是，EEPROM能在字节水平上进行删除和重写而不是整个芯片擦写，而闪存的大部分芯片需要块擦除。由于其断电时仍能保存数据，闪存通常被用来保存设置信息，如在电脑的BIOS(基本程序)、PDA(个人数字助理)、数码相机中保存资料等；闪存正朝大容量、低功耗、低成本的方向发展。与传统硬盘相比，闪存的读写速度高、功耗较低，市场上已经出现了闪存硬盘，也就是SSD硬盘，该硬盘的性价比进一步提升。随着制造工艺的提高、成本的降低，闪存将更多地出现在日常生活之中。
闪存为非消失性的存储器装置，由块组成，每个块又分成多个页，每个页会有多个列组合而成。生产时写入闪存的页的生产资讯,是用U盘芯片本身提供的硬件的错误检查和纠正技术保护,但是一旦芯片更改硬件的错误检查和纠正技术的设计,便无法解读出藉由不同硬件的错误检查和纠正技术所产生并且写入闪存的生产资讯,如此一来在不同世代的产品上,尤其是在跨合作伙伴,使用不同的主控芯片时,不好达到相容的目的,也容易造成客户生产上的困扰。
发明内容
本发明的目的在于提供一种闪存资讯纠错方法，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：一种闪存资讯纠错方法， 包括主控芯片、闪存芯片和纠错编码模块，所述主控芯片通过主机板上的总线连接计算机系统，所述主控芯片还通过印制电路板上的总线连接闪存芯片，所述计算机系统通过主机板上的总线连接纠错编码模块，所述纠错编码模块包括编码器和解码器，所述主控芯片内设有缓冲区和命令单元。
优选的，所述闪存芯片内有1024个块，每个块有256个页，每个页有32个扇形组合而成。
优选的，一种闪存资讯纠错方法，包括以下步骤：
A、将原始资料送给一个软件实作的纠错编码模块的编码器，输出得到附加冗余码元的目的资料,；
B、接着通过主机板上的总线将目的资料传输给主控芯片；
C、最后主控芯片只要直接把资料依照闪存指令写入闪存芯片即可；
D、主控芯片从闪存芯片读出资料后,将资料交给主机板上的总线,最后执行程序从系统取得资料,经过软件实作的纠错编码模块的解码器,利用先前的冗余码元修复资料，还原出原始资料。
与现有技术相比，本发明的有益效果是：本发明只要在流程中通过软件的纠错编码运算取代使用硬件的错误检查和纠正技术的方式,不论是使用哪种闪存主控芯片,都可以正常的将资料读取后,藉由软件的纠错编码技术运算取得原始的资料,既可保护资料,又可以维持闪存芯片在不同主控平台上生产的相容性。
附图说明
图1为本发明控制原理图；
图2为本发明流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而 不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1-2，本发明提供一种技术方案：一种闪存资讯纠错方法，包括主控芯片1、闪存芯片2和纠错编码模块3，所述主控芯片1通过主机板上的总线连接计算机系统4，所述主控芯片1还通过印制电路板上的总线连接闪存芯片2，所述计算机系统4通过主机板上的总线连接纠错编码模块3，所述纠错编码模块3包括编码器5和解码器6，所述主控芯片1内设有缓冲区7和命令单元8；其中，闪存芯片2内有1024个块，每个块有256个页，每个页有32个扇形组合而成；纠错编码模块为进行纠错代码运算的程序,一般来说大部分的纠错演算法会产生冗余码元附加在信息符号后面以在存储或传输过程中,如有错误产生,供解码器进行侦测或是修正，此区块可为任一可用软件实现之纠错演算法；主控芯片主要从/对系统接收/传送信息,再将信息写入闪存芯片或是从闪存芯片读取出来,内部结构主要有一块缓冲区作信息缓存使用,一个命令单元下指令控制闪存芯片。
本发明中，一种闪存资讯纠错方法，包括以下步骤：
A、将原始资料送给一个软件实作的纠错编码模块的编码器，输出得到附加冗余码元的目的资料,；
B、接着通过主机板上的总线将目的资料传输给主控芯片；
C、最后主控芯片只要直接把资料依照闪存指令写入闪存芯片即可；
D、主控芯片从闪存芯片读出资料后,将资料交给主机板上的总线,最后执行程序从系统取得资料,经过软件实作的纠错编码模块的解码器,利用先前的冗余码元修复资料，还原出原始资料。
综上所述，本发明只要在流程中通过软件的纠错编码运算取代使用硬件的错误检查和纠正技术的方式,不论是使用哪种闪存主控芯片,都可以正常的将资料读取后,藉由软件的纠错编码技术运算取得原始的资料,既可保护 资料,又可以维持闪存芯片在不同主控平台上生产的相容性。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (3)

  1. 一种闪存资讯纠错方法，包括主控芯片(1)、闪存芯片(2)和纠错编码模块(3)，其特征在于：所述主控芯片(1)通过主机板上的总线连接计算机系统(4)，所述主控芯片(1)还通过印制电路板上的总线连接闪存芯片(2)，所述计算机系统(4)通过主机板上的总线连接纠错编码模块(3)，所述纠错编码模块(3)包括编码器(5)和解码器(6)，所述主控芯片(1)内设有缓冲区(7)和命令单元(8)。
  2. 根据权利要求1所述的一种闪存资讯纠错方法，其特征在于：所述闪存芯片(2)内有1024个块，每个块有256个页，每个页有32个扇形组合而成。
  3. 根据权利要求1所述的一种闪存资讯纠错方法，其特征在于：包括以下步骤：
    A、将原始资料送给一个软件实作的纠错编码模块的编码器，输出得到附加冗余码元的目的资料,；
    B、接着通过主机板上的总线将目的资料传输给主控芯片；
    C、最后主控芯片只要直接把资料依照闪存指令写入闪存芯片即可；
    D、主控芯片从闪存芯片读出资料后,将资料交给主机板上的总线,最后执行程序从系统取得资料,经过软件实作的纠错编码模块的解码器,利用先前的冗余码元修复资料，还原出原始资料。
PCT/CN2018/099746 2018-02-06 2018-08-09 一种闪存资讯纠错方法 WO2019153682A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201810118357.8A CN108595288A (zh) 2018-02-06 2018-02-06 一种闪存资讯纠错方法
CN201810118357.8 2018-02-06

Publications (1)

Publication Number Publication Date
WO2019153682A1 true WO2019153682A1 (zh) 2019-08-15

Family

ID=63608983

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2018/099746 WO2019153682A1 (zh) 2018-02-06 2018-08-09 一种闪存资讯纠错方法

Country Status (2)

Country Link
CN (1) CN108595288A (zh)
WO (1) WO2019153682A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109298967A (zh) * 2018-10-24 2019-02-01 江苏华存电子科技有限公司 一种闪存组件错误率调变核编译码速率节省耗电量的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102654854A (zh) * 2011-03-04 2012-09-05 上海华虹集成电路有限责任公司 一种可动态调整ECC纠错能力的Nandflash控制器
US20150220391A1 (en) * 2011-06-07 2015-08-06 Marvell World Trade Ltd. Identification and mitigation of hard errors in memory systems
CN105740088A (zh) * 2016-01-22 2016-07-06 深圳市硅格半导体股份有限公司 闪存数据纠错方法及装置
CN107391300A (zh) * 2017-07-26 2017-11-24 湖南国科微电子股份有限公司 一种提高闪存数据存储可靠性的方法及系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102929741B (zh) * 2012-09-29 2013-12-25 邹粤林 一种提高闪存芯片纠错码使用效率的方法、系统及控制器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102654854A (zh) * 2011-03-04 2012-09-05 上海华虹集成电路有限责任公司 一种可动态调整ECC纠错能力的Nandflash控制器
US20150220391A1 (en) * 2011-06-07 2015-08-06 Marvell World Trade Ltd. Identification and mitigation of hard errors in memory systems
CN105740088A (zh) * 2016-01-22 2016-07-06 深圳市硅格半导体股份有限公司 闪存数据纠错方法及装置
CN107391300A (zh) * 2017-07-26 2017-11-24 湖南国科微电子股份有限公司 一种提高闪存数据存储可靠性的方法及系统

Also Published As

Publication number Publication date
CN108595288A (zh) 2018-09-28

Similar Documents

Publication Publication Date Title
TWI516927B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
TWI506430B (zh) 映射資訊記錄方法、記憶體控制器與記憶體儲存裝置
JP4524309B2 (ja) フラッシュメモリ用のメモリコントローラ
US8180953B2 (en) Data accessing method for flash memory, and storage system and controller system thereof
JP5585919B2 (ja) 電源遮断管理
TWI494849B (zh) 韌體碼載入方法、記憶體控制器與記憶體儲存裝置
TWI479491B (zh) 記憶體控制方法、記憶體控制器與記憶體儲存裝置
TWI423026B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
US20110296084A1 (en) Data storage apparatus and method of writing data
TWI435329B (zh) 快閃記憶體管理方法、快閃記憶體控制器與儲存系統
US20100235568A1 (en) Storage device using non-volatile memory
TWI498899B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
TWI554886B (zh) 資料保護方法、記憶體控制電路單元及記憶體儲存裝置
TWI421870B (zh) 用於快閃記憶體的資料寫入方法及其控制器與儲存系統
WO2019136968A1 (zh) 一种数据数组保护和修复闪存内数据方法
US11775389B2 (en) Deferred error-correction parity calculations
TWI447579B (zh) 程式碼載入與存取方法、記憶體控制器與記憶體儲存裝置
TWI459198B (zh) 記憶體儲存裝置、其記憶體控制器與有效資料識別方法
WO2019136971A1 (zh) 一种利用假数据的闪存数据保护方法
TW201740385A (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
US8943289B2 (en) Data moving method for flash memory module, and memory controller and memory storage apparatus using the same
TWI501244B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
TWI414940B (zh) 區塊管理與資料寫入方法、快閃記憶體儲存系統與控制器
TWI516934B (zh) 資料儲存方法、記憶體控制電路單元與記憶體儲存裝置
WO2019153682A1 (zh) 一种闪存资讯纠错方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18905471

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18905471

Country of ref document: EP

Kind code of ref document: A1