WO2019128662A1 - 智能安全继电器及其应用电路 - Google Patents

智能安全继电器及其应用电路 Download PDF

Info

Publication number
WO2019128662A1
WO2019128662A1 PCT/CN2018/119405 CN2018119405W WO2019128662A1 WO 2019128662 A1 WO2019128662 A1 WO 2019128662A1 CN 2018119405 W CN2018119405 W CN 2018119405W WO 2019128662 A1 WO2019128662 A1 WO 2019128662A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
relay
processing chip
input
chip mcu
Prior art date
Application number
PCT/CN2018/119405
Other languages
English (en)
French (fr)
Inventor
陈小全
周婷
李兴磊
宋光勇
覃云丽
Original Assignee
上海辰竹仪表有限公司
上海辰竹安全科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201711440207.0A external-priority patent/CN108170054B/zh
Priority claimed from CN201721858936.3U external-priority patent/CN208654578U/zh
Application filed by 上海辰竹仪表有限公司, 上海辰竹安全科技有限公司 filed Critical 上海辰竹仪表有限公司
Priority to EP18896057.9A priority Critical patent/EP3575900B1/en
Priority to JP2019542460A priority patent/JP6764539B2/ja
Priority to US16/490,101 priority patent/US10855072B2/en
Publication of WO2019128662A1 publication Critical patent/WO2019128662A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/20—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for electronic equipment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H47/00—Circuit arrangements not adapted to a particular application of the relay and designed to obtain desired operating characteristics or to provide energising current
    • H01H47/002—Monitoring or fail-safe circuits
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0007—Details of emergency protective circuit arrangements concerning the detecting means
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0092—Details of emergency protective circuit arrangements concerning the data processing means, e.g. expert systems, neural networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H47/00—Circuit arrangements not adapted to a particular application of the relay and designed to obtain desired operating characteristics or to provide energising current
    • H01H47/22—Circuit arrangements not adapted to a particular application of the relay and designed to obtain desired operating characteristics or to provide energising current for supplying energising current for relay coil
    • H01H47/32—Energising current supplied by semiconductor device

Definitions

  • This patent application relates to the field of relay technology, and in particular to smart safety relays and their application circuits.
  • Safety relay is a safety control component used in safety circuits to receive signals from safety components such as emergency stop switches, safety light curtains, two-hand switches, safety carpets, safety relays when these components transmit dangerous signals to safety relays. Reliable cut off power source for safety.
  • the output of the semiconductor can be connected in series, and then the feedback of the voltage can be used to detect the state of the semiconductor.
  • the semiconductor switch can reduce the volume and the cost can be reduced, but due to the characteristics of the semiconductor switch, the use of the semiconductor switch.
  • the safety relay of the technical solution can only cut off the DC load, and the load must be co-located with the safety relay. This limits the application of safety relays using this solution, such as AC loads and isolation requirements.
  • the purpose of the present patent application is to provide an intelligent safety relay and an application circuit thereof, which solve the problems in the prior art.
  • a smart security relay including: a first processing chip MCU A, including: a first pin to a tenth pin; and a second processing chip MCU B, including: An eleven pin to a twentieth pin; a first input driving circuit having an input terminal connected to the first pin of the first processing chip MCU A, an output terminal leading to the first control terminal S11; and a second input driving circuit
  • the input end is connected to the eleventh pin of the second processing chip MCU B of the second single chip chip, and the output end thereof leads out the second control end S21;
  • the first control end S11 and the second control end S21 respectively output the first driving signal and the second a driving signal, the first driving signal and the second driving signal are periodic pulse signals of different waveforms;
  • the first input sampling circuit has an input end connected to the first sampling end S12, and an output end thereof is respectively connected to the first processing chip MCU A
  • the first logic circuit includes: a first AND gate including a first input terminal, a second input terminal, and an output terminal; a first watchdog circuit; wherein, the The first input end of the AND gate is connected to the ninth pin of the first processing chip MCU A, and the tenth pin of the first processing chip MCU A is connected to the input end of the first watchdog circuit, the first look An output end of the gate dog circuit is connected to a second input end of the first AND gate; an output end of the first AND gate is connected to an input end of the first relay driving circuit; and the second logic circuit comprises: a second AND gate The first input terminal, the second input terminal, and the output terminal; the second watchdog circuit; wherein the first input end of the second AND gate is connected to the nineteenth pin of the second processing chip MCU B, The twentieth pin of the second processing chip MCU B is connected to the input end of the second watchdog circuit, and the output end of the second watchdog circuit is connected to the second input end of the second AND gate; An output of the
  • the first processing chip MCU A is configured to periodically output a pulse signal to the first watchdog circuit through the tenth pin thereof; the first watchdog circuit is used in When the pulse signal is not received within a predetermined time, a low level signal is output, so that the output of the first AND gate outputs a low level signal, so that the first relay driving circuit outputs a low level, so that the first relay The coil is de-energized to disconnect the first common contact G of the first switch and the first normally open contact NO; the second processing chip MCU B is configured to periodically output a pulse signal to the second through its twentieth pin a watchdog circuit; the second watchdog circuit is configured to output a low level signal when the pulse signal is not received within a predetermined time, so that the output of the second AND gate outputs a low level The signal causes the second relay drive circuit to output a low level such that the second relay coil is de-energized to connect the second common contact G of the second switch to the second normally open contact NO.
  • the input driving circuit is implemented by a triode or a high side switch.
  • the input driving circuit is implemented by a triode; the first input driving circuit and the second input driving circuit have the same circuit structure, and the circuit structure includes: a first PNP type triode, the first The NPN type triode, the first resistor, the second resistor, the third resistor and the fourth resistor; the emitter of the first PNP transistor is connected to the power supply, and the base thereof is connected to the collector of the first NPN transistor via the first resistor, a collector of a PNP-type transistor is grounded via a second resistor; a collector of the first NPN-type transistor is grounded, a base thereof is connected to one end of the third resistor and the fourth resistor, and the other end of the third resistor is grounded; in the circuit structure When applied to the first input driving circuit, the collector of the first PNP type transistor is led out to the first control terminal S11; the other end of the fourth resistor is connected to the first pin of the first processing chip MCU A; in the circuit structure When applied to the second input driving circuit, the
  • the first input sampling circuit, the second input sampling circuit, and the third input sampling circuit are implemented by a resistor division or logic control element, and the logic control element includes: an operational amplifier or a reverse To the device.
  • the first input sampling circuit, the second input sampling circuit, and the third input sampling circuit have the same circuit structure
  • the circuit structure includes: an inverter, a first voltage regulator, and a first a fifth resistor, a sixth resistor, and a seventh resistor; one end of the fifth resistor is connected to one end of the sixth resistor and the seventh resistor, the other end of the sixth resistor is grounded, and the other end of the seventh resistor is connected to the negative pole of the first Zener diode and reversed
  • the input end of the first voltage regulator tube is grounded; when the circuit structure is applied to the first input sampling circuit, the other end of the fifth resistor is connected to the first sampling end, and the output end of the inverter is connected to the first processing chip a second pin of the MCU A and a twelfth pin of the second processing chip MCU B; when the circuit structure is applied to the second input sampling circuit, the other end of the fifth resistor is connected to the second sampling end, the reverser The output end is connected to
  • the first diagnostic signal generating circuit and the second diagnostic signal generating circuit have the same circuit structure, and the circuit structure includes: an eighth resistor, a ninth resistor, a tenth resistor, and an eleventh a resistor, a second NPN transistor, a third NPN transistor, a second PNP transistor, a second Zener, a first capacitor, and a second capacitor; one end of the eighth resistor is connected to one end of the ninth resistor and the second NPN type The base of the triode, the other end of the ninth resistor is connected to the emitter of the second NPN transistor, the collector of the second NPN transistor is connected to the tenth resistor and one end of the eleventh resistor, and the other end of the tenth resistor is connected to a power supply The power supply, the other end of the eleventh resistor is connected to the base of the third NPN transistor and the second PNP transistor, and the emitter of the third NPN transistor is connected to the emitter of the second PNP transistor and connected to one
  • the diagnostic signal detecting circuit includes: a twelfth resistor, a thirteenth resistor, a fourteenth resistor, a fifteenth resistor, a third capacitor, and a fourth capacitor. a fifth capacitor, a third voltage regulator, and a fourth NPN transistor; the one end of the twelfth resistor is connected to the eighth pin of the first processing chip MCU A and the eighteenth pin of the second processing chip MCU B, and the other end thereof Connect one end of the thirteenth resistor and the collector of the fourth NPN transistor, the other end of the thirteenth resistor is connected to the power supply, and the base of the fourth NPN transistor is connected to the fourteenth resistor, the third capacitor and the fifteenth resistor One end of the fifteenth resistor is connected to the negative pole of the third Zener diode and one end of the fourth capacitor, the other end of the fourth capacitor is connected to one end of the fifth capacitor, and the other end of the fifth capacitor is connected to the first common The contact and the second common contact
  • the first processing chip MCU A and the second processing chip MCU B are used to enable external output when the first relay output terminal and the second relay output terminal of the smart relay are required to be activated.
  • the first relay driving circuit of the first relay circuit is energized to connect the first common contact to the first normally open contact, and the second relay driving circuit drives the coil of the second relay circuit to be powered to make the second
  • the common contact is connected to the second normally open contact; wherein, if the pin of the first processing chip MCU A or the second processing chip MCU B receives the output of the diagnostic signal detecting circuit is high level, it indicates the first relay circuit or The second relay circuit does not have a contact sticking failure; if the output of the first processing chip MCU A or the second processing chip MCU B receives the output of the diagnostic signal detecting circuit is low, it indicates the first relay circuit or the second
  • the relay circuit generates a common contact, a normally open contact, and a normally closed contact adhesion failure; and/or, the first processing chip MCU A and the second
  • the smart safety relay includes: a power input end for inputting an external DC power source; and a voltage regulating circuit, wherein an input end is connected to the power input end, and an output end thereof leads to the first straight
  • the power supply end is provided with a first DC power supply VCC1; a voltage stabilizing filter circuit having an input end connected to the output end of the voltage regulating circuit, and an output end of which is connected to the second DC power supply end to provide a first DC power supply through voltage regulation filtering a second DC power source VCC2 formed by the circuit; wherein the first DC power source VCC1 is connected to the first input driving circuit, the second input driving circuit, the first relay driving circuit, and the second relay driving circuit to supply power, the second DC
  • the power source VCC2 is connected to the first processing chip MCU A, the second processing chip MCU B, the first logic circuit, the second logic circuit, the first input sampling circuit, the second input sampling circuit, and the third input sampling circuit to supply power.
  • the present application provides a relay application circuit, including: the intelligent safety relay; an emergency stop switch S1, comprising: two sets of normally closed contacts, respectively connected between S11 and S12 In the line, and in the line between S21 and S22; reset switch S2, comprising: a set of normally open contacts, connected to the line between S12 and S34; power supply, connected at the first relay output and second In the circuit between the output terminals of the relay; contactors K3 and K4 are connected in parallel between the first relay output and the second relay output to guide between the first relay output and the second relay output Powered or de-energized when connected or disconnected; and, K3 and K4 are respectively connected to the power supply lines of different phases of the motor M, and the power supply lines of the K3 and K4 are turned on or off. And the motor M is powered or de-energized.
  • an emergency stop switch S1 comprising: two sets of normally closed contacts, respectively connected between S11 and S12 In the line, and in the line between S21 and S22
  • reset switch S2 comprising:
  • the emergency stop switch S1 closes its two normally closed contacts when not closed to turn on the line between S12 and S11 and turn on the line between S21 and S22.
  • the smart safety relay is in an output preparation state; the emergency stop switch S1 is further configured to open two normally closed contacts when closing, to disconnect the line between S12 and S11 and disconnect between S21 and S22
  • the circuit triggers the signal output of the first processing chip MCU A and the second processing chip MCU B to disconnect the first relay output end and the second relay output terminal, so that the contactors K3 and K4 are de-energized, and the motor M is lost.
  • the reset switch S2 is configured to close the normally open contact when closing to turn on the line between S34 and S11, and trigger the signal output of the first processing chip MCU A and the second processing chip MCU B to be the first
  • the relay output and the second relay output are electrically connected to energize the contactors K3 and K4 to power the motor M.
  • the smart safety relay of the present application and the circuit to be applied thereto include: a first processing chip MCU A, a second processing chip MCU B, first and second input driving circuits, first to a third input sampling circuit, first and second diagnostic signal generating circuits, first and second logic circuits, diagnostic signal detecting circuit, first and second relay driving circuits, and first and second relay circuits; first processing The chip MCU A and the second processing chip MCU B can automatically control the on and off of the contacts in the first and second relay circuits according to the sampling of the input driving circuit by the input sampling circuit to enable the output to be turned on and off, and can generate according to the diagnostic signal.
  • the circuit and diagnostic signal detection circuit detect various faults to make the output turn on and off, realize intelligent and reliable cut-off, and adopt intelligent scheme, which can realize various safety functions or logic requirements through configuration.
  • FIG. 1 is a schematic diagram showing the structure of a circuit module of a smart relay in an embodiment of the present patent application.
  • FIG. 2 is a schematic diagram showing the circuit structure of a specific application of the smart relay in an embodiment of the present patent application.
  • FIG. 3A is a schematic structural diagram of an input driving circuit and an input sampling circuit connecting circuit in an embodiment of the present application.
  • Figure 3B is a timing diagram of signals in the embodiment of Figure 3A.
  • FIG. 4A is a schematic diagram showing the circuit structure of a first diagnostic signal generating circuit, a second diagnostic signal generating circuit, and a diagnostic signal sampling circuit in an embodiment of the present patent application.
  • FIG. 4B is a timing diagram of signals in the embodiment of FIG. 4A.
  • the smart safety relay includes: a first processing chip MCU A, a second processing chip MCU B, a first input driving circuit, a second input driving circuit, a first input sampling circuit, a second input sampling circuit, a third input sampling circuit, a first diagnostic signal generating circuit, a second diagnostic signal generating circuit, a diagnostic signal detecting circuit, a first logic circuit, and a second a logic circuit, a first relay drive circuit, a second relay drive circuit, a first driver circuit, and a second driver circuit.
  • the first processing chip MCU A includes: first to tenth pins (indicated by pins 1 to 10 in the MCU A in the figure);
  • the second processing chip MCU B includes: an eleventh pin O1 to a twentieth pin O2 (indicated by pins 11-20 in the MCU A in the figure);
  • the first input driving circuit has an input terminal connected to the first pin O1 of the first processing chip MCU A, and an output terminal thereof leads to the first control terminal S11;
  • the second input driving circuit has an input end connected to the eleventh pin O1 of the second processing chip MCU B of the second single chip chip, and an output end thereof leads to the second control end S21; the first control end S11 and the second control end S21 respectively outputting a first driving signal and a second driving signal, wherein the first driving signal and the second driving signal are periodic pulse signals of different waveforms;
  • the first input sampling circuit has an input end connected to the first sampling end S12, and an output end thereof is respectively connected to the second pin of the first processing chip MCU A and the twelfth pin of the second processing chip MCU B, respectively
  • the sampling signal I1 is output;
  • the second input sampling circuit has an input end connected to the second sampling end S22, and an output end thereof is respectively connected to the third pin of the first processing chip MCU A and the thirteenth pin of the second processing chip MCU B
  • the output signal is connected to the second sampling terminal S34, and the output end thereof is connected to the second sampling terminal S34, and the output terminal thereof is respectively connected to the fourth pin of the first processing chip MCU A and the tenth of the second processing chip MCU B Four pins to output the sampling signal I3.
  • portions of the first sampling end S12, the second sampling end S22, and the third sampling end S34 are coupled to S11 and another portion is coupled to S21 for signal sampling, and when information can be sampled.
  • the MCU A and the second processing chip MCU B control the smart safety relay to be in an output ready state upon receiving the sampling signal.
  • S11, S21 generate two different waveforms, and the purpose of generating different waveforms is to distinguish between S11 and S21, which can be distinguished when there is a wiring error or a short circuit fault. It should be noted that when designing the waveform, at the same time point, S11 and S21 cannot simultaneously exhibit a low level.
  • the fifth pin TX of the first processing chip MCU A is connected to the fifteenth pin RX of the second processing chip MCU B to form a first data channel, wherein the fifth pin TX is a data transmitting end, and the fifteenth tube
  • the pin RX is a data receiving end
  • the sixth pin RX of the first processing chip MCU A is connected to the sixteenth pin TX of the second processing chip MCU B to form a second data channel, wherein the sixth pin is data receiving
  • the terminal RX, the sixteenth pin is the data transmitting end TX; the first processing chip MCU A and the second processing chip MCU B transmit data or clock synchronization through the first data channel and the second data channel.
  • the seventh pin O4 of the first processing chip MCU A is connected to the input end of the first diagnostic signal generating circuit; the seventeenth pin O4 of the second processing chip MCU B is connected to the input end of the second diagnostic signal generating circuit.
  • the diagnostic signal detecting circuit has a first output terminal connected to the eighth pin I4 of the first processing chip MCU A, a second output terminal connected to the eighteenth pin I4 of the second processing chip MCU B, and an input a first logic circuit having a first input terminal connected to the ninth pin O3 of the first processing chip MCU A, a second input terminal connecting the tenth pin O2 of the first processing chip MCU A, and a connection An output of the input of a relay drive circuit.
  • An output end of the first relay driving circuit is connected to a first relay coil of a first relay circuit, and the first relay circuit further includes: a first normally closed contact NC connected to an output end of the first diagnostic signal generating circuit a first normally open contact NO connected to the first relay output terminal 13 and a first common contact G connected to the input end of the diagnostic signal detecting circuit; wherein the first logic circuit is used according to the first A processing signal of the ninth pin O3 and the tenth pin O2 of the processing chip MCU A is logically operated to obtain a first switch control signal, so that the first relay driving circuit drives the first relay coil to be powered or de-energized to act on
  • the first common contact G is electrically connected to the first normally closed contact NC or the first normally open contact NO;
  • the second logic circuit has a nineteenth pin O3 connected to the second processing chip MCU B a first input end, a second input end connecting the twentieth pin O2 of the second processing chip MCU B, and an output end connected to the input end of the second relay drive circuit 14; an output end
  • the first relay circuit and the second relay circuit may be a common relay having a set of switching contacts.
  • the relay volume of this type can be made very small, and the ordinary relay must consider the failure of the common relay contact, can it be Effective identification, that is, the above-mentioned diagnostic signal generating circuit and diagnostic signal detecting circuit; in addition, there are many isolated applications in the field application, so it is also necessary to consider the isolation between the control loop and the output loop in Figure 1, and can pass the diagnostic signal generating circuit.
  • the high-voltage low-capacitance capacitor connected to the output loop in the diagnostic signal detection circuit is used for isolation.
  • the first logic circuit includes: a first AND gate including a first input terminal, a second input terminal, and an output terminal; a first watchdog circuit; wherein, the a first input end of the AND gate is connected to the ninth pin O3 of the first processing chip MCU A, and the tenth pin O2 of the first processing chip MCU A is connected to the input end of the first watchdog circuit, The output end of the watchdog circuit is connected to the second input end of the first AND gate; the output end of the first AND gate is connected to the input end of the first relay drive circuit; the second logic circuit includes: An AND gate comprising a first input terminal, a second input terminal and an output terminal; a second watchdog circuit; wherein the first input end of the second AND gate is connected to the nineteenth tube of the second processing chip MCU B The second end of the second watchdog circuit is connected to the input end of the second watchdog circuit, and the output end of the second watchdog circuit is connected to the second input of the second AND gate.
  • the output of the first AND gate is connected to the ninth
  • the first processing chip MCU A is configured to periodically output a pulse signal to the first watchdog circuit through the tenth pin O2 thereof; the first watchdog circuit is used for When the pulse signal is not received within a predetermined time, a low level signal is output, so that the output of the first AND gate outputs a low level signal, so that the first relay driving circuit outputs a low level, so that the first The relay coil is de-energized to disconnect the first common contact G of the first switch and the first normally open contact NO, and is connected to the first normally-closed contact NC; the second processing chip MCU B is used to pass the The twenty-pin O2 periodically outputs a pulse signal to the second watchdog circuit; the second watchdog circuit is configured to output a low-level signal if the pulse signal is not received within a predetermined time, So that the output of the second AND gate outputs a low level signal, so that the second relay driving circuit outputs a low level, so that the second relay coil is de-energized to make the second common
  • the smart safety relay includes: a power input terminal for inputting an external DC power source (for example, a 24V DC power source); a voltage regulating circuit having an input end connected to the power input end, wherein The output terminal leads to the first DC power supply terminal to provide a first DC power supply VCC1; the voltage stabilization filter circuit has an input end connected to the output end of the voltage regulation circuit, and an output terminal of which is connected to the second DC power supply terminal to provide the first straight The second DC power source VCC2 formed by the voltage source through the voltage stabilization filter circuit; wherein the first DC power source VCC1 is connected to the first input driving circuit, the second input driving circuit, the first relay driving circuit, and the second relay driving circuit
  • the second DC power source VCC2 is connected to the first processing chip MCU A, the second processing chip MCU B, the first logic circuit, the second logic circuit, the first input sampling circuit, the second input sampling circuit, and the third The input sampling circuit is used for power supply, and the voltage stabilization filter circuit and
  • FIG. 2 a schematic structural diagram of a circuit in which the smart safety relay of FIG. 1 is applied in an embodiment is shown.
  • the circuit includes: the smart safety relay, the emergency stop switch S1, the reset switch S2, and the like;
  • the emergency stop switch S1 includes: two sets of normally closed contacts, respectively connected to the line between S11 and S12, and S21 In the line between S22 and S22
  • the reset switch S2 includes: a set of normally open contacts connected to the line between S12 and S34; and a power source connected to the first relay output terminal 13 and the second relay output terminal 14 In the circuit between the first relay output terminal 13 and the second relay output terminal 14 Powered or de-energized when connected or disconnected; and, K3 and K4 are respectively connected to the power supply lines of different phases of the motor M, and the power supply lines of the K3 and K4 are turned on or off. And the motor M is powered or de-energized.
  • the emergency stop switch S1 closes its two normally closed contacts when not closed to turn on the line between S12 and S11 and turn on the line between S21 and S22.
  • the smart safety relay is in an output preparation state; the emergency stop switch S1 is further configured to open two normally closed contacts when closing, to disconnect the line between S12 and S11 and disconnect between S21 and S22
  • the circuit triggers the signal output of the first processing chip MCU A and the second processing chip MCU B to disconnect the first relay output end and the second relay output terminal, so that the contactors K3 and K4 are de-energized, and the motor M is lost.
  • the electric switch ensures the safety of the site;
  • the reset switch S2 is configured to close the normally open contact when closing to turn on the line between S34 and S11, and trigger the signals of the first processing chip MCU A and the second processing chip MCU B
  • the output conducts between the first relay output and the second relay output to energize the contactors K3 and K4, and the motor M is electrically operated.
  • S12 corresponds to the signal sampling of S11 and S34
  • S22 corresponds to the signal sampling of S21.
  • the allocation relationship of the sampling task may also be changed, instead of limit.
  • the input driving circuit can be implemented by using a triode or a high side switch.
  • the structure of the input driving circuit is implemented by a triode: the circuit structure of the first input driving circuit and the second input driving circuit may be the same, and the circuit structure includes: a first PNP type triode, a first NPN type triode, a first resistor, a second resistor, a third resistor, and a fourth resistor; the emitter of the first PNP transistor is connected to the power supply, and the base thereof is connected to the collector of the first NPN transistor via the first resistor, and the first PNP transistor The collector of the first NPN transistor is grounded, the base of the first NPN transistor is grounded, the base thereof is connected to one end of the third resistor and the fourth resistor, and the other end of the third resistor is grounded; the circuit structure is applied to the first When the driving circuit is input, the collector of the first PNP type transistor is led to the first control terminal S11; the other end of the fourth resistor is connected to the first pin O1 of the first processing chip MCU A; In the case of two input driving circuits, the collector of
  • the first input sampling circuit, the second input sampling circuit, and the third input sampling circuit are implemented by a resistor division or logic control element, and the logic control element includes: an operational amplifier or a reverse To the device.
  • the first input sampling circuit, the second input sampling circuit, and the third input sampling circuit have the same circuit structure
  • the circuit structure includes: an inverter, a first voltage regulator, a fifth resistor, and a sixth resistor. And a seventh resistor; one end of the fifth resistor is connected to one end of the sixth resistor and the seventh resistor, the other end of the sixth resistor is grounded, and the other end of the seventh resistor is connected to the anode of the first voltage regulator and the input end of the inverter;
  • the positive pole of the Zener tube is grounded; when the circuit structure is applied to the first input sampling circuit, the other end of the fifth resistor is connected to the first sampling end, and the output end of the inverter is connected to the second pin of the first processing chip MCU A I1 and the twelfth pin I1 of the second processing chip MCU B; when the circuit structure is applied to the second input sampling circuit, the other end of the fifth resistor is connected to the second sampling end, and the output end of the inverter is connected to the
  • FIG. 3A a schematic structural diagram of a first input driving circuit and a first input sampling circuit connecting circuit in an embodiment of the present patent application is shown.
  • FIG. 3B is a waveform timing diagram of related ports and pins in the embodiment.
  • the first diagnostic signal generating circuit and the second diagnostic signal generating circuit have the same circuit structure, and the circuit structure includes: an eighth resistor, a ninth resistor, a tenth resistor, and a tenth resistor.
  • one end of the eighth resistor is connected to one end of the ninth resistor and the second NPN transistor
  • the other end of the ninth resistor is connected to the emitter of the second NPN transistor, the collector of the second NPN transistor is connected to one end of the tenth resistor and the eleventh resistor, and the other end of the tenth resistor is connected to a power supply (DC power supply), the other end of the eleventh resistor is connected to the base of the third NPN type transistor and the second PNP type transistor, and the emitter of the third NPN type transistor is connected to the emitter of the second PNP type transistor and connected to the first capacitor
  • the collector of the third NPN transistor is connected to the power supply
  • the collector of the second PNP transistor is connected to the anode of the second regulator and grounded
  • the other end of the first capacitor is connected to the second One end; when
  • the diagnostic signal detecting circuit includes: a twelfth resistor, a thirteenth resistor, a fourteenth resistor, a fifteenth resistor, a third capacitor, a fourth capacitor, a fifth capacitor, a third voltage regulator tube and a fourth NPN transistor; the one end of the twelfth resistor is connected to the eighth pin I4 of the first processing chip MCU A and the eighteenth pin I4 of the second processing chip MCU B, and the other end is connected One end of the thirteenth resistor and the collector of the fourth NPN transistor, the other end of the thirteenth resistor is connected to the power supply, and the base of the fourth NPN transistor is connected to the fourteenth resistor, the third capacitor and one end of the fifteenth resistor The other end of the fifteenth resistor is connected to the negative pole of the third Zener diode and one end of the fourth capacitor, the other end of the fourth capacitor is connected to one end of the fifth capacitor, and the other end of the fifth capacitor is connected to the first common
  • FIG. 4A a schematic structural diagram of a circuit connecting a first diagnostic signal generating circuit, a second diagnostic signal generating circuit and a diagnostic signal sampling circuit in an embodiment of the present invention is shown;
  • FIG. 4B is a signal timing of a corresponding port in the embodiment of FIG. 4A. schematic diagram.
  • the MCU pin O4 In the case that the relay does not have a dangerous fault, the MCU pin O4 generates high frequency alternate high and low level, the triode Q2, Q3 outputs high frequency alternate high and low signals, and the Zener Z1 is used to protect the control loop.
  • High-frequency alternating high and low signals can be transmitted to C3, C4 of the diagnostic detection circuit through C1, C2 and the common end of the relay contact.
  • the waveform is still high-frequency alternating high and low level, and then becomes stable control through R9 and C5 filter circuits.
  • the voltage, which can control Q6 to conduct, diagnoses the detection circuit output as low level I4 and passes it to the eighth pin of MCU A and the 18th pin of MCUB.
  • the high-voltage and low-capacitance capacitors C1, C2, C3, C4, C6, and C7 can be used to effectively isolate the control loop and the output loop.
  • the isolation of the capacitor can effectively isolate the control loop.
  • safety loop to ensure on-site isolation.
  • the relay common contact G and the normally open contact NO have contact sticking; the relay common contact G, the normally closed contact NC and the normally open contact NO three ends
  • the blocking occurs; in an embodiment of the present patent application, the first processing chip MCU A and the second processing chip MCU B are used for the first relay output terminal 13 and the second relay output terminal 14 of the smart relay.
  • the first relay circuit of the first relay driving circuit is energized to connect the first common contact to the first normally open contact, and the second relay driving circuit is driven to drive the coil of the second relay circuit.
  • the second common contact Electrically connecting the second common contact to the second normally open contact; wherein, if the output of the diagnostic signal detection circuit is received by the I4 pin of the first processing chip MCU A or the second processing chip MCU B is high, Indicates that the first relay circuit or the second relay circuit does not have a contact sticking failure; if the I4 pin of the first processing chip MCU A or the second processing chip MCU B receives the output of the diagnostic signal detecting circuit is low Flat, indicating that the first relay circuit or the second relay circuit has a common contact, a normally open contact, and a normally closed contact adhesion failure; and/or, the first processing chip MCU A and the second processing chip MCU B are used for When the first relay output terminal 13 and the second relay output terminal 14 of the smart relay are required to be disconnected from the external output, the first relay drive circuit is de-energized to cause the first common contact to be connected to the first Closed contact, the second relay circuit of the second relay driving circuit is de-energized to connect the second common contact to the second normally closed contact
  • the intelligent safety relay of the present application and the circuit to be applied thereto include: a first processing chip MCU A, a second processing chip MCU B, first and second input driving circuits, and first a third input sampling circuit, first and second diagnostic signal generating circuits, first and second logic circuits, diagnostic signal detecting circuit, first and second relay driving circuits, and first and second relay circuits;
  • the processing chip MCU A and the second processing chip MCU B can automatically control the opening and closing of the contacts in the first and second relay circuits according to the sampling of the input driving circuit by the input sampling circuit to enable the output to be turned on and off, and can be based on the diagnostic signal.
  • the generating circuit and the diagnostic signal detecting circuit are used to detect various faults to make the output turn on and off, realize intelligent and reliable cutting, and adopt an intelligent scheme, and can realize various safety functions or logic requirements through configuration.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Artificial Intelligence (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Electronic Switches (AREA)
  • Relay Circuits (AREA)
  • Programmable Controllers (AREA)

Abstract

一种智能安全继电器及其所应用的电路，智能安全继电器，包括：第一处理芯片MCU A、第二处理芯片MCU B、第一及第二输入驱动电路、第一至第三输入采样电路、第一及第二诊断信号发生电路、第一及第二逻辑电路、诊断信号检测电路、第一及第二继电器驱动电路、以及第一及第二继电器电路；第一处理芯片MCU A、第二处理芯片MCU B能根据输入采样电路对输入驱动电路的采样，来自动控制第一及第二继电器电路中的触点通断以令输出通断，并能根据诊断信号生成电路和诊断信号检测电路来检测各种故障来对应令输出通断，实现智能化的可靠切断，而且采用智能方案，可以通过组态，实现多种安全功能或者逻辑需求。

Description

智能安全继电器及其应用电路 技术领域
本专利申请涉及继电器技术领域，特别是涉及智能安全继电器及其应用电路。
背景技术
安全继电器是一种安全控制元件，应用于安全回路中，接受安全元件的信号，如紧急停止开关，安全光幕，双手开关，安全地毯，当这些元件传递危险信号给到安全继电器时，安全继电器可靠的切断动力源，起到安全的作用。
传统的安全继电器的技术方案一般有两种：
1)基于强制导向继电器的技术方案，强制导向继电器的常闭触点和常开触点之间有导向杆，这使得常开触点和常闭触点永远不能发生均闭合的状态，安全继电器可以利用这一特点来有效的检测输出触点的闭合情况，达到保证安全的目地；但由于强制导向继电器的成本很高，体积也很大，使得采用该技术方案的安全继电器的成本普遍很高，且难以小型化。
2)基于半导体开关的技术方案，可以串联半导体的输出，再利用电压的反馈，来检测半导体的状态，半导体开关可以将体积做小，成本也可以降低，但是由于半导体开关的特点，使得采用该技术方案的安全继电器只能切断直流负载，且负载必须同安全继电器有共地点。这就使得采用该技术方案的安全继电器的应用受到限制，如：交流负载、以及隔离需求。
发明内容
鉴于以上所述现有技术的缺点，本专利申请的目的在于提供智能安全继电器及其应用电路，解决现有技术中的问题。
为实现上述目的及其他相关目的，本专利申请提供一种智能安全继电器，包括：第一处理芯片MCU A，包括：第一管脚至第十管脚；第二处理芯片MCU B，包括：第十一管脚至第二十管脚；第一输入驱动电路，其输入端连接第一处理芯片MCU A的第一管脚，其输出端引出第一控制端S11；第二输入驱动电路，其输入端连接第二单片机芯片第二处理芯片MCU B的第十一管脚，其输出端引出第二控制端S21；第一控制端S11及第二控制端S21分别输出第一驱动信号和第二驱动信号，所述第一驱动信号和第二驱动信号为不同波形的周期性脉冲信号；第一输入采样电路，其输入端连接第一采样端S12，其输出端分别连接第一处理芯片MCU A的第二管脚及第二处理芯片MCU B的第十二管脚；第二输入采样电路，其输入端连接第二采样端S22，其输出端分别连接第一处理芯片MCU A的第三管脚及第二处理芯片 MCU B的第十三管脚；第三输入采样电路，其输入端连接第二采样端S34，其输出端分别连接第一处理芯片MCU A的第四管脚及第二处理芯片MCU B的第十四管脚；所述第一采样端S12、第二采样端S22、及第三采样端S34中的部分供耦合至S11且另一部分供耦合至S21，以进行信号采样，并在能采样到信息时，生成能被第一处理芯片MCU A识别采样信号输入至第一处理芯片MCU A、及能被第二处理芯片MCU B识别的采样信号输入至第二处理芯片MCU B，以令第一处理芯片MCU A和第二处理芯片MCU B在收到该采样信号时候控制智能安全继电器处于输出准备状态；第一处理芯片MCU A的第五管脚连接第二处理芯片MCU B的第十五管脚形成第一数据通道，其中，第五管脚为数据发送端，第十五管脚为数据接收端；第一处理芯片MCU A的第六管脚连接第二处理芯片MCU B的第十六管脚形成第二数据通道，其中，第六管脚为数据接收端，第十六管脚为数据发送端；第一处理芯片MCU A和第二处理芯片MCU B之间通过第一数据通道和第二数据通道传输数据或时钟同步；第一处理芯片MCU A的第七管脚连接第一诊断信号发生电路的输入端；第二处理芯片MCU B的第十七管脚连接第二诊断信号发生电路的输入端；诊断信号检测电路，其具有连接第一处理芯片MCU A的第八管脚的第一输出端、连接第二处理芯片MCU B的第十八管脚的第二输出端、及输入端；第一逻辑电路，其具有连接第一处理芯片MCU A的第九管脚的第一输入端、连接第一处理芯片MCU A的第十管脚的第二输入端、及连接第一继电器驱动电路的输入端的输出端；所述第一继电器驱动电路的输出端连接于一第一继电器电路的第一继电器线圈，所述第一继电器电路还包括：与第一诊断信号发生电路输出端连接的第一常闭触点NC、与第一继电器输出端连接的第一常开触点NO、以及与所述诊断信号检测电路输入端连接的第一公共触点G；其中，所述第一逻辑电路，用于根据第一处理芯片MCU A的第九管脚和第十管脚输入信号进行逻辑运算得到第一开关控制信号，来令第一继电器驱动电路驱动第一继电器线圈得电或失电，以作用至令所述第一公共触点G与第一常闭触点NC或第一常开触点NO电性连接；第二逻辑电路，其具有连接第二处理芯片MCU B的第十九管脚的第一输入端、连接第二处理芯片MCU B的第二十管脚的第二输入端、及连接第二继电器驱动电路14的输入端的输出端；所述第二继电器驱动电路的输出端连接于一第二继电器电路的第二继电器线圈，所述第二继电器电路还包括：与第二诊断信号发生电路输出端连接的第二常闭触点NC、与第二继电器输出端连接的第二常开触点NO、以及与所述诊断信号检测电路输入端及第一公共触点G连接的第二公共触点G；其中，所述第二逻辑电路，用于根据第二处理芯片MCU B的第十九管脚和第二十管脚输入信号进行逻辑运算得到第二开关控制信号，来令第二继电器驱动电路驱动第二继电器线圈得电或失电，以作用至令所述第二公共触点G与第二常闭触 点NC或第二常开触点NO电性连接；其中，第一公共触点G和第一常开触点NO间的电性连接、以及第二公共触点G和第二常开触点NO间的电性连接令第一继电器输出端和第二继电器输出端间导通。
于本专利申请的一实施例中，所述第一逻辑电路包括：第一与门，其包括第一输入端、第二输入端及输出端；第一看门狗电路；其中，所述第一与门的第一输入端连接第一处理芯片MCU A的第九管脚，所述第一处理芯片MCU A的第十管脚连接第一看门狗电路的输入端，所述第一看门狗电路的输出端连接第一与门的第二输入端；所述第一与门的输出端连接所述第一继电器驱动电路的输入端；所述第二逻辑电路包括：第二与门，其包括第一输入端、第二输入端及输出端；第二看门狗电路；其中，所述第二与门的第一输入端连接第二处理芯片MCU B的第十九管脚，所述第二处理芯片MCU B的第二十管脚连接第二看门狗电路的输入端，所述第二看门狗电路的输出端连接第二与门的第二输入端；所述第一与门的输出端连接所述第一继电器驱动电路的输入端。
于本专利申请的一实施例中，第一处理芯片MCU A，用于通过其第十管脚周期性输出脉冲信号给第一看门狗电路；所述第一看门狗电路，用于在预定时间内未收到所述脉冲信号的情况下，输出低电平信号，以令第一与门的输出端输出低电平信号，令第一继电器驱动电路输出低电平，使得第一继电器线圈失电以令第一开关的第一公共触点G和第一常开触点NO断开；第二处理芯片MCU B，用于通过其第二十管脚周期性输出脉冲信号给第二看门狗电路；所述第二看门狗电路，用于在预定时间内未收到所述脉冲信号的情况下，输出低电平信号，以令第二与门的输出端输出低电平信号，令第二继电器驱动电路输出低电平的，使得第二继电器线圈失电以令第二开关的第二公共触点G和第二常开触点NO相连。
于本专利申请的一实施例中，所述输入驱动电路采用三极管或高边开关实现。
于本专利申请的一实施例中，所述输入驱动电路采用三极管实现；所述第一输入驱动电路和第二输入驱动电路的电路结构相同，该电路结构包括：第一PNP型三极管、第一NPN型三极管、第一电阻、第二电阻、第三电阻及第四电阻；第一PNP型三极管的发射极连接供电电源，其基极经第一电阻连接第一NPN型三极管的集电极，第一PNP型三极管的集电极经第二电阻接地；第一NPN型三极管的集电极接地，其基极连接第三电阻及第四电阻的一端，第三电阻的另一端接地；在所述电路结构应用于第一输入驱动电路时，第一PNP型三极管的集电极引出至第一控制端S11；第四电阻的另一端连接至第一处理芯片MCU A的第一管脚；在所述电路结构应用于第二输入驱动电路时，第一PNP型三极管的集电极引出至第二控制端S21；第四电阻的另一端连接至第二处理芯片MCU B的第十一管脚。
于本专利申请的一实施例中，所述第一输入采样电路、第二输入采样电路及第三输入采样电路通过电阻分压或逻辑控制元件实现，所述逻辑控制元件包括：运算放大器或反向器。
于本专利申请的一实施例中，所述第一输入采样电路、第二输入采样电路及第三输入采样电路的电路结构相同，该电路结构包括：反向器、第一稳压管、第五电阻、第六电阻、及第七电阻；第五电阻一端连接第六电阻和第七电阻的一端，第六电阻另一端接地，第七电阻另一端连接第一稳压管的负极及反向器的输入端；第一稳压管的正极接地；在所述电路结构应用于第一输入采样电路时，第五电阻另一端连接第一采样端，反向器的输出端连接第一处理芯片MCU A的第二管脚和第二处理芯片MCU B的第十二管脚；在所述电路结构应用于第二输入采样电路时，第五电阻另一端连接第二采样端，反向器的输出端连接第一处理芯片MCU A的第三管脚和第二处理芯片MCU B的第十三管脚；在所述电路结构应用于第三输入采样电路时，第五电阻另一端连接第三采样端，反向器的输出端连接第一处理芯片MCU A的第四管脚和第二处理芯片MCU B的第十四管脚。
于本专利申请的一实施例中，所述第一诊断信号发生电路和第二诊断信号发生电路的电路结构相同，该电路结构包括：第八电阻、第九电阻、第十电阻、第十一电阻、第二NPN型三极管、第三NPN型三极管、第二PNP型三极管、第二稳压管、第一电容、及第二电容；第八电阻一端连接第九电阻的一端及第二NPN型三极管的基极，第九电阻的另一端连接第二NPN型三极管的发射极，第二NPN型三极管的集电极连接第十电阻和第十一电阻的一端，第十电阻的另一端连接一供电电源，第十一电阻的另一端连接第三NPN型三极管和第二PNP型三极管的基极，第三NPN型三极管的发射极连接第二PNP型三极管的发射极并连接第一电容的一端，第三NPN型三极管的集电极连接所述供电电源，第二PNP型三极管的集电极连接第二稳压管的正极并接地，第一电容的另一端连接第二电容的一端；在所述电路结构应用于第一诊断信号发生电路时，第八电阻的另一端连接MCU A的第七管脚，第二电容的另一端连接所述第一常闭触点；在所述电路结构应用于第一诊断信号发生电路时，第八电阻的另一端连接MCU B的第十七管脚，第二电容的另一端连接所述第二常闭触点。
于本专利申请的一实施例中，所述诊断信号检测电路包括：电阻第十二电阻、电阻第十三电阻、电阻第十四电阻、电阻第十五电阻、第三电容、第四电容、第五电容、第三稳压管及第四NPN型三极管；第十二电阻一端连接第一处理芯片MCU A的第八管脚和第二处理芯片MCU B的第十八管脚，其另一端连接第十三电阻的一端及第四NPN型三极管的集电极，第十三电阻的另一端接供电电源，第四NPN型三极管的基极接第十四电阻、第三电容及第十五电阻的一端，第十五电阻的另一端连接第三稳压管的负极及第四电容的一端，第四电容的 另一端连接第五电容的一端，第五电容的另一端连接所述第一公共触点及第二公共触点；第四NPN型三极管的发射极、第十四电阻的另一端、第三电容的另一端、及第三稳压管的正极接地。
于本专利申请的一实施例中，所述第一处理芯片MCU A和第二处理芯片MCU B，用于在需要智能继电器的第一继电器输出端和第二继电器输出端对外输出启动时，令所述第一继电器驱动电路第一继电器电路线圈得电以令第一公共触点连接第一常开触点，令所述第二继电器驱动电路驱动第二继电器电路的线圈得电以令第二公共触点连接第二常开触点；其中，若第一处理芯片MCU A或第二处理芯片MCU B的管脚接收到诊断信号检测电路的输出为高电平，则表示第一继电器电路或第二继电器电路没有发生触点粘连故障；若第一处理芯片MCU A或第二处理芯片MCU B的管脚接收到诊断信号检测电路的输出为低电平，则表示第一继电器电路或第二继电器电路发生公共触点、常开触点及常闭触点粘连故障；以及/或者，第一处理芯片MCU A和第二处理芯片MCU B，用于在需要智能继电器的第一继电器输出端和第二继电器输出端对外输出断开时，令所述第一继电器驱动电路第一继电器电路线圈失电以令第一公共触点连接第一常闭触点，令所述第二继电器驱动电路第二继电器电路线圈失电以令第二公共触点连接第二常闭触点；其中，若第一处理芯片MCU A或第二处理芯片MCU B的管脚接收到诊断信号检测电路的输出为低电平，则表示第一继电器电路或第二继电器电路没有发生触点粘连故障；若第一处理芯片MCU A或第二处理芯片MCU B的管脚接收到诊断信号检测电路的输出为高电平，则表示表示第一继电器电路或第二继电器电路发生公共触点与常开触点粘连故障。
于本专利申请的一实施例中，所述的智能安全继电器，包括：电源输入端，供输入外部直流电源；调压电路，其输入端连接所述电源输入端，其输出端引出第一直流供电端以提供第一直流电源VCC1；稳压滤波电路，其输入端连接所述调压电路的输出端，其输出端引出第二直流供电端以提供第一直流电源经稳压滤波电路形成的第二直流电源VCC2；其中，第一直流电源VCC1供连接至第一输入驱动电路、第二输入驱动电路、第一继电器驱动电路、及第二继电器驱动电路以供电，第二直流电源VCC2供连接至第一处理芯片MCU A、第二处理芯片MCU B、第一逻辑电路、第二逻辑电路、第一输入采样电路、第二输入采样电路、及第三输入采样电路以供电。
为实现上述目的及其他相关目的，本专利申请提供一种继电器应用电路，包括：所述的智能安全继电器；急停开关S1，包括：两组常闭触点，分别接入S11与S12之间的线路中、以及S21与S22之间的线路中；复位开关S2，包括：一组常开触点，接入S12与S34之间的 线路中；电源，连接在第一继电器输出端和第二继电器输出端之间的回路中；接触器K3和K4，并联连接在第一继电器输出端和第二继电器输出端之间的回路中，以在第一继电器输出端和第二继电器输出端间导通或断开时得电或失电；并且，K3和K4分别连接在电机M的不同相的供电线路中，K3和K4的得电或失电令其所在的供电线路导通或断开，而令电机M得电或失电。
于本专利申请的一实施例中，所述急停开关S1，在未闭合时令其两个常闭触点闭合，以导通S12与S11间的线路且导通S21与S22间的线路，以令所述智能安全继电器处于输出准备状态；所述急停开关S1，还用于在闭合时令其两个常闭触点断开，以断开S12与S11间的线路且断开S21与S22间的线路，触发第一处理芯片MCU A和第二处理芯片MCU B的信号输出令第一继电器输出端和第二继电器输出端间断开，以使接触器K3和K4失电，而令电机M失电；所述复位开关S2，用于在闭合时令其常开触点闭合，以导通S34与S11间的线路，触发第一处理芯片MCU A和第二处理芯片MCU B的信号输出令第一继电器输出端和第二继电器输出端间导通，以使接触器K3和K4得电，而令电机M得电。
如上所述，本专利申请的智能安全继电器及其所应用的电路，智能安全继电器，包括：第一处理芯片MCU A、第二处理芯片MCU B、第一及第二输入驱动电路、第一至第三输入采样电路、第一及第二诊断信号发生电路、第一及第二逻辑电路、诊断信号检测电路、第一及第二继电器驱动电路、以及第一及第二继电器电路；第一处理芯片MCU A、第二处理芯片MCU B能根据输入采样电路对输入驱动电路的采样，来自动控制第一及第二继电器电路中的触点通断以令输出通断，并能根据诊断信号生成电路和诊断信号检测电路来检测各种故障来对应令输出通断，实现智能化的可靠切断，而且采用智能方案，可以通过组态，实现多种安全功能或者逻辑需求。
附图说明
图1显示为本专利申请一实施例中的智能继电器的电路模块结构示意图。
图2显示为本专利申请一实施例中的智能继电器具体应用的电路结构示意图。
图3A显示为本专利申请一实施例中的输入驱动电路和输入采样电路连接电路结构示意图。
图3B是图3A实施例中的信号时序示意图。
图4A显示为本专利申请一实施例中第一诊断信号发生电路、第二诊断信号发生电路和诊断信号采样电路连接的电路结构示意图。
图4B是图4A实施例中的信号时序示意图。
具体实施方式
以下通过特定的具体实例说明本专利申请的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利申请的其他优点与功效。本专利申请还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利申请的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本专利申请的基本构想，遂图式中仅显示与本专利申请中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1所示，展示本专利申请一实施例中的智能安全继电器的电路结构示意图，所述智能安全继电器包括：第一处理芯片MCU A、第二处理芯片MCU B、第一输入驱动电路、第二输入驱动电路、第一输入采样电路、第二输入采样电路、第三输入采样电路、第一诊断信号发生电路、第二诊断信号发生电路、诊断信号检测电路、第一逻辑电路、第二逻辑电路、第一继电器驱动电路、第二继电器驱动电路、第一驱动器电路、及第二驱动器电路。
所述第一处理芯片MCU A，包括：第一管脚至第十管脚(在图中由MCU A中的管脚1～10表示)；
所述第二处理芯片MCU B，包括：第十一管脚O1至第二十管脚O2(在图中由MCU A中的管脚11～20表示)；
所述第一输入驱动电路，其输入端连接第一处理芯片MCU A的第一管脚O1，其输出端引出第一控制端S11；
所述第二输入驱动电路，其输入端连接第二单片机芯片第二处理芯片MCU B的第十一管脚O1，其输出端引出第二控制端S21；第一控制端S11及第二控制端S21分别输出第一驱动信号和第二驱动信号，所述第一驱动信号和第二驱动信号为不同波形的周期性脉冲信号；
所述第一输入采样电路，其输入端连接第一采样端S12，其输出端分别连接第一处理芯片MCU A的第二管脚及第二处理芯片MCU B的第十二管脚，以分别输出采样信号I1；第二输入采样电路，其输入端连接第二采样端S22，其输出端分别连接第一处理芯片MCU A的第三管脚及第二处理芯片MCU B的第十三管脚，以分别输出采样信号I2；第三输入采样电路， 其输入端连接第二采样端S34，其输出端分别连接第一处理芯片MCU A的第四管脚及第二处理芯片MCU B的第十四管脚，以分别输出采样信号I3。
具体的，所述第一采样端S12、第二采样端S22、及第三采样端S34中的部分供耦合至S11且另一部分供耦合至S21，以进行信号采样，并在能采样到信息时，生成能被第一处理芯片MCU A识别采样信号输入至第一处理芯片MCU A、及能被第二处理芯片MCU B识别的采样信号输入至第二处理芯片MCU B，以令第一处理芯片MCU A和第二处理芯片MCU B在收到该采样信号时候控制智能安全继电器处于输出准备状态。
S11，S21产生两个不同的波形，产生不同的波形的目地是为了区分S11，S21，当出现接线错误，或者短路故障时，可以区分。需要注意的是，在设计波形时，在同一时间点上，S11，S21不能同时出现低电平。
所述第一处理芯片MCU A的第五管脚TX连接第二处理芯片MCU B的第十五管脚RX形成第一数据通道，其中，第五管脚TX为数据发送端，第十五管脚RX为数据接收端；所述第一处理芯片MCU A的第六管脚RX连接第二处理芯片MCU B的第十六管脚TX形成第二数据通道，其中，第六管脚为数据接收端RX，第十六管脚为数据发送端TX；第一处理芯片MCU A和第二处理芯片MCU B之间通过第一数据通道和第二数据通道传输数据或时钟同步。
所述第一处理芯片MCU A的第七管脚O4连接第一诊断信号发生电路的输入端；第二处理芯片MCU B的第十七管脚O4连接第二诊断信号发生电路的输入端。
所述诊断信号检测电路，其具有连接第一处理芯片MCU A的第八管脚I4的第一输出端、连接第二处理芯片MCU B的第十八管脚I4的第二输出端、及输入端；第一逻辑电路，其具有连接第一处理芯片MCU A的第九管脚O3的第一输入端、连接第一处理芯片MCU A的第十管脚O2的第二输入端、及连接第一继电器驱动电路的输入端的输出端。
所述第一继电器驱动电路的输出端连接于一第一继电器电路的第一继电器线圈，所述第一继电器电路还包括：与第一诊断信号发生电路输出端连接的第一常闭触点NC、与第一继电器输出端13连接的第一常开触点NO、以及与所述诊断信号检测电路输入端连接的第一公共触点G；其中，所述第一逻辑电路，用于根据第一处理芯片MCU A的第九管脚O3和第十管脚O2输入信号进行逻辑运算得到第一开关控制信号，来令第一继电器驱动电路驱动第一继电器线圈得电或失电，以作用至令所述第一公共触点G与第一常闭触点NC或第一常开触点NO电性连接；第二逻辑电路，其具有连接第二处理芯片MCU B的第十九管脚O3的第一输入端、连接第二处理芯片MCU B的第二十管脚O2的第二输入端、及连接第二继电器驱动电 路14的输入端的输出端；所述第二继电器驱动电路的输出端连接于一第二继电器电路的第二继电器线圈，所述第二继电器电路还包括：与第二诊断信号发生电路输出端连接的第二常闭触点NC、与第二继电器输出端连接的第二常开触点NO、以及与所述诊断信号检测电路输入端及第一公共触点G连接的第二公共触点G；其中，所述第二逻辑电路，用于根据第二处理芯片MCU B的第十九管脚O3和第二十管脚O2输入信号进行逻辑运算得到第二开关控制信号，来令第二继电器驱动电路驱动第二继电器线圈得电或失电，以作用至令所述第二公共触点G与第二常闭触点NC或第二常开触点NO电性连接；其中，第一公共触点G和第一常开触点NO间的电性连接、以及第二公共触点G和第二常开触点NO间的电性连接令第一继电器输出端13和第二继电器输出端间导通。
所述第一继电器电路和第二继电器电路可以是采用具有一组转换触点的普通继电器，该种样式的继电器体积可以做的很小，采用普通继电器必须考虑普通继电器触点故障，能否被有效的识别，即上述诊断信号发生电路和诊断信号检测电路的作用；另外现场应用有很多隔离的应用，因此还需考虑图1中控制回路和输出回路之间的隔离，可以通过诊断信号发生电路和诊断信号检测电路中与输出回路相接的高压低容值电容来实现隔离。
于本专利申请的一实施例中，所述第一逻辑电路包括：第一与门，其包括第一输入端、第二输入端及输出端；第一看门狗电路；其中，所述第一与门的第一输入端连接第一处理芯片MCU A的第九管脚O3，所述第一处理芯片MCU A的第十管脚O2连接第一看门狗电路的输入端，所述第一看门狗电路的输出端连接第一与门的第二输入端；所述第一与门的输出端连接所述第一继电器驱动电路的输入端；所述第二逻辑电路包括：第二与门，其包括第一输入端、第二输入端及输出端；第二看门狗电路；其中，所述第二与门的第一输入端连接第二处理芯片MCU B的第十九管脚O3，所述第二处理芯片MCU B的第二十管脚O2连接第二看门狗电路的输入端，所述第二看门狗电路的输出端连接第二与门的第二输入端；所述第一与门的输出端连接所述第一继电器驱动电路的输入端。
于本专利申请的一实施例中，第一处理芯片MCU A，用于通过其第十管脚O2周期性输出脉冲信号给第一看门狗电路；所述第一看门狗电路，用于在预定时间内未收到所述脉冲信号的情况下，输出低电平信号，以令第一与门的输出端输出低电平信号，令第一继电器驱动电路输出低电平，使得第一继电器线圈失电以令第一开关的第一公共触点G和第一常开触点NO断开，而与第一常闭触点NC连接；第二处理芯片MCU B，用于通过其第二十管脚O2周期性输出脉冲信号给第二看门狗电路；所述第二看门狗电路，用于在预定时间内未收到所述脉冲信号的情况下，输出低电平信号，以令第二与门的输出端输出低电平信号，令第二继 电器驱动电路输出低电平的，使得第二继电器线圈失电以令第二开关的第二公共触点G和第二常开触点NO断开，而与第一常闭触点NC连接；采用看门狗电路的目的是防止由于MCU故障或者软件跑飞而导致智能安全继电器处于一种不安全状态。
于本专利申请的一实施例中，所述的智能安全继电器，包括：电源输入端，供输入外部直流电源(例如24V直流电源)；调压电路，其输入端连接所述电源输入端，其输出端引出第一直流供电端以提供第一直流电源VCC1；稳压滤波电路，其输入端连接所述调压电路的输出端，其输出端引出第二直流供电端以提供第一直流电源经稳压滤波电路形成的第二直流电源VCC2；其中，第一直流电源VCC1供连接至第一输入驱动电路、第二输入驱动电路、第一继电器驱动电路、及第二继电器驱动电路以供电，第二直流电源VCC2供连接至第一处理芯片MCU A、第二处理芯片MCU B、第一逻辑电路、第二逻辑电路、第一输入采样电路、第二输入采样电路、及第三输入采样电路以供电，稳压滤波电路和调压电路可采用多种方式实现，技术比较成熟，不具体说明。
如图2所示，展示一实施例中应用图1的智能安全继电器的电路的结构示意图。
所述电路包括：所述智能安全继电器、急停开关S1、复位开关S2、等；急停开关S1，包括：两组常闭触点，分别接入S11与S12之间的线路中、以及S21与S22之间的线路中；复位开关S2，包括：一组常开触点，接入S12与S34之间的线路中；电源，连接在第一继电器输出端13和第二继电器输出端14之间的回路中；接触器K3和K4，并联连接在第一继电器输出端13和第二继电器输出端14之间的回路中，以在第一继电器输出端13和第二继电器输出端14间导通或断开时得电或失电；并且，K3和K4分别连接在电机M的不同相的供电线路中，K3和K4的得电或失电令其所在的供电线路导通或断开，而令电机M得电或失电。
于本专利申请的一实施例中，所述急停开关S1，在未闭合时令其两个常闭触点闭合，以导通S12与S11间的线路且导通S21与S22间的线路，以令所述智能安全继电器处于输出准备状态；所述急停开关S1，还用于在闭合时令其两个常闭触点断开，以断开S12与S11间的线路且断开S21与S22间的线路，触发第一处理芯片MCU A和第二处理芯片MCU B的信号输出令第一继电器输出端和第二继电器输出端间断开，以使接触器K3和K4失电，而令电机M失电，保证现场安全；所述复位开关S2，用于在闭合时令其常开触点闭合，以导通S34与S11间的线路，触发第一处理芯片MCU A和第二处理芯片MCU B的信号输出令第一继电器输出端和第二继电器输出端间导通，以使接触器K3和K4得电，而令电机M得电运转。
需说明的是，虽然图2实施例中，S12对应S11和S34的信号采样，S22对应S21的信号采样，但是在其它实施例中，该采样任务的分配关系也可以加以变化，并非以此为限。
于本专利申请的一实施例中，所述输入驱动电路可采用三极管或高边开关等实现。
具体的，通过三极管实现所述输入驱动电路的结构：所述第一输入驱动电路和第二输入驱动电路的电路结构可相同，该电路结构包括：第一PNP型三极管、第一NPN型三极管、第一电阻、第二电阻、第三电阻及第四电阻；第一PNP型三极管的发射极连接供电电源，其基极经第一电阻连接第一NPN型三极管的集电极，第一PNP型三极管的集电极经第二电阻接地；第一NPN型三极管的集电极接地，其基极连接第三电阻及第四电阻的一端，第三电阻的另一端接地；在所述电路结构应用于第一输入驱动电路时，第一PNP型三极管的集电极引出至第一控制端S11；第四电阻的另一端连接至第一处理芯片MCU A的第一管脚O1；在所述电路结构应用于第二输入驱动电路时，第一PNP型三极管的集电极引出至第二控制端S21；第四电阻的另一端连接至第二处理芯片MCU B的第十一管脚O1。
于本专利申请的一实施例中，所述第一输入采样电路、第二输入采样电路及第三输入采样电路通过电阻分压或逻辑控制元件实现，所述逻辑控制元件包括：运算放大器或反向器。
具体的，所述第一输入采样电路、第二输入采样电路及第三输入采样电路的电路结构相同，该电路结构包括：反向器、第一稳压管、第五电阻、第六电阻、及第七电阻；第五电阻一端连接第六电阻和第七电阻的一端，第六电阻另一端接地，第七电阻另一端连接第一稳压管的负极及反向器的输入端；第一稳压管的正极接地；在所述电路结构应用于第一输入采样电路时，第五电阻另一端连接第一采样端，反向器的输出端连接第一处理芯片MCU A的第二管脚I1和第二处理芯片MCU B的第十二管脚I1；在所述电路结构应用于第二输入采样电路时，第五电阻另一端连接第二采样端，反向器的输出端连接第一处理芯片MCU A的第三管脚I2和第二处理芯片MCU B的第十三管脚I2；在所述电路结构应用于第三输入采样电路时，第五电阻另一端连接第三采样端，反向器的输出端连接第一处理芯片MCU A的第四管脚I3和第二处理芯片MCU B的第十四管脚I3。
如图3A所示，展示本专利申请一实施例中的第一输入驱动电路和第一输入采样电路连接电路结构示意图，图3B是该实施例中相关端口和管脚的波形时序图。
于本专利申请的一实施例中，所述第一诊断信号发生电路和第二诊断信号发生电路的电路结构相同，该电路结构包括：第八电阻、第九电阻、第十电阻、第十电阻、第二NPN型三极管、第三NPN型三极管、第二PNP型三极管、第二稳压管、第一电容、及第二电容；第八电阻一端连接第九电阻的一端及第二NPN型三极管的基极，第九电阻的另一端连接第二NPN型三极管的发射极，第二NPN型三极管的集电极连接第十电阻和第十一电阻的一端，第十电阻的另一端连接一供电电源(直流电源)，第十一电阻的另一端连接第三NPN型三极 管和第二PNP型三极管的基极，第三NPN型三极管的发射极连接第二PNP型三极管的发射极并连接第一电容的一端，第三NPN型三极管的集电极连接所述供电电源，第二PNP型三极管的集电极连接第二稳压管的正极并接地，第一电容的另一端连接第二电容的一端；在所述电路结构应用于第一诊断信号发生电路时，第八电阻的另一端连接MCU A的第七管脚，第二电容的另一端连接所述第一常闭触点；在所述电路结构应用于第一诊断信号发生电路时，第八电阻的另一端连接MCU B的第十七管脚，第二电容的另一端连接所述第二常闭触点。
于本专利申请的一实施例中，所述诊断信号检测电路包括：第十二电阻、第十三电阻、第十四电阻、第十五电阻、第三电容、第四电容、第五电容、第三稳压管及第四NPN型三极管；第十二电阻一端连接第一处理芯片MCU A的第八管脚I4和第二处理芯片MCU B的第十八管脚I4，其另一端连接第十三电阻的一端及第四NPN型三极管的集电极，第十三电阻的另一端接供电电源，第四NPN型三极管的基极接第十四电阻、第三电容及第十五电阻的一端，第十五电阻的另一端连接第三稳压管的负极及第四电容的一端，第四电容的另一端连接第五电容的一端，第五电容的另一端连接所述第一公共触点及第二公共触点；第四NPN型三极管的发射极、第十四电阻的另一端、第三电容的另一端、及第三稳压管的正极接地。
如图4A所示，展示本发明一实施例中第一诊断信号发生电路、第二诊断信号发生电路和诊断信号采样电路连接的电路结构示意图；图4B为图4A实施例中相应端口的信号时序示意图。
在继电器没有发生危险故障的情况，MCU的管脚O4产生高频交替高低电平，三极管Q2，Q3输出高频交替高低信号，稳压管Z1用于保护控制回路。高频交替高低信号可以通过C1，C2以及继电器触点公共端，传递给诊断检测电路的C3，C4，波形仍为高频交替高低电平，再通过R9，C5滤波电路，变成稳定的控制电压，该电压可以控制Q6导通，诊断检测电路输出为低电平的I4并传递给MCU A第八管脚和MCUB的第18管脚。
并且，还可利用高压低容值的电容C1，C2，C3，C4，C6，C7的高压低容值特点可以有效的隔离控制回路和输出回路，利用电容的隔离作用，可以有效的隔离控制回路和安全回路，保证现场的隔离。
具体说明触点故障检测，继电器的危险故障有两种：继电器公共触点G与常开触点NO发生触点粘连；继电器公共触点G、常闭触点NC及常开触点NO三端发生粘连；于本专利申请的一实施例中，所述第一处理芯片MCU A和第二处理芯片MCU B，用于在需要智能继电器的第一继电器输出端13和第二继电器输出端14对外输出启动时，令所述第一继电器驱动电路第一继电器电路线圈得电以令第一公共触点连接第一常开触点，令所述第二继电器驱 动电路驱动第二继电器电路的线圈得电以令第二公共触点连接第二常开触点；其中，若第一处理芯片MCU A或第二处理芯片MCU B的I4管脚接收到诊断信号检测电路的输出为高电平，则表示第一继电器电路或第二继电器电路没有发生触点粘连故障；若第一处理芯片MCU A或第二处理芯片MCU B的I4管脚接收到诊断信号检测电路的输出为低电平，则表示第一继电器电路或第二继电器电路发生公共触点、常开触点及常闭触点粘连故障；以及/或者，第一处理芯片MCU A和第二处理芯片MCU B，用于在需要智能继电器的第一继电器输出端13和第二继电器输出端14对外输出断开时，令所述第一继电器驱动电路第一继电器电路线圈失电以令第一公共触点连接第一常闭触点，令所述第二继电器驱动电路第二继电器电路线圈失电以令第二公共触点连接第二常闭触点；其中，若第一处理芯片MCU A或第二处理芯片MCU B的I4管脚接收到诊断信号检测电路的输出为低电平，则表示第一继电器电路或第二继电器电路没有发生触点粘连故障；若第一处理芯片MCU A或第二处理芯片MCU B的I4管脚接收到诊断信号检测电路的输出为高电平，则表示表示第一继电器电路或第二继电器电路发生公共触点与常开触点粘连故障。
综上所述，本专利申请的智能安全继电器及其所应用的电路，智能安全继电器，包括：第一处理芯片MCU A、第二处理芯片MCU B、第一及第二输入驱动电路、第一至第三输入采样电路、第一及第二诊断信号发生电路、第一及第二逻辑电路、诊断信号检测电路、第一及第二继电器驱动电路、以及第一及第二继电器电路；第一处理芯片MCU A、第二处理芯片MCU B能根据输入采样电路对输入驱动电路的采样，来自动控制第一及第二继电器电路中的触点通断以令输出通断，并能根据诊断信号生成电路和诊断信号检测电路来检测各种故障来对应令输出通断，实现智能化的可靠切断，而且采用智能方案，可以通过组态，实现多种安全功能或者逻辑需求。
本专利申请有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本专利申请的原理及其功效，而非用于限制本专利申请。任何熟悉此技术的人士皆可在不违背本专利申请的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本专利申请所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本专利申请的权利要求所涵盖。

Claims (13)

  1. 一种智能安全继电器，其特征在于，包括：
    第一处理芯片MCU A，包括：第一管脚至第十管脚；第二处理芯片MCU B，包括：第十一管脚至第二十管脚；
    第一输入驱动电路，其输入端连接第一处理芯片MCU A的第一管脚，其输出端引出第一控制端S11；第二输入驱动电路，其输入端连接第二单片机芯片第二处理芯片MCU B的第十一管脚，其输出端引出第二控制端S21；第一控制端S11及第二控制端S21分别输出第一驱动信号和第二驱动信号，所述第一驱动信号和第二驱动信号为不同波形的周期性脉冲信号；
    第一输入采样电路，其输入端连接第一采样端S12，其输出端分别连接第一处理芯片MCU A的第二管脚及第二处理芯片MCU B的第十二管脚；第二输入采样电路，其输入端连接第二采样端S22，其输出端分别连接第一处理芯片MCU A的第三管脚及第二处理芯片MCU B的第十三管脚；第三输入采样电路，其输入端连接第二采样端S34，其输出端分别连接第一处理芯片MCU A的第四管脚及第二处理芯片MCU B的第十四管脚；所述第一采样端S12、第二采样端S22、及第三采样端S34中的部分供耦合至S11且另一部分供耦合至S21，以进行信号采样，并在能采样到信息时，生成能被第一处理芯片MCU A识别采样信号输入至第一处理芯片MCU A、及能被第二处理芯片MCU B识别的采样信号输入至第二处理芯片MCU B，以令第一处理芯片MCU A和第二处理芯片MCU B在收到该采样信号时候控制智能安全继电器处于输出准备状态；
    第一处理芯片MCU A的第五管脚连接第二处理芯片MCU B的第十五管脚形成第一数据通道，其中，第五管脚为数据发送端，第十五管脚为数据接收端；第一处理芯片MCU A的第六管脚连接第二处理芯片MCU B的第十六管脚形成第二数据通道，其中，第六管脚为数据接收端，第十六管脚为数据发送端；
    第一处理芯片MCU A的第七管脚连接第一诊断信号发生电路的输入端；第二处理芯片MCU B的第十七管脚连接第二诊断信号发生电路的输入端；
    诊断信号检测电路，其具有连接第一处理芯片MCU A的第八管脚的第一输出端、连接第二处理芯片MCU B的第十八管脚的第二输出端、及输入端；
    第一逻辑电路，其具有连接第一处理芯片MCU A的第九管脚的第一输入端、连接第一处理芯片MCU A的第十管脚的第二输入端、及连接第一继电器驱动电路的输入端的输出端；所述第一继电器驱动电路的输出端连接于一第一继电器电路的第一继电器线圈，所述第一继电器电路还包括：与第一诊断信号发生电路输出端连接的第一常闭触点NC、与 第一继电器输出端连接的第一常开触点NO、以及与所述诊断信号检测电路输入端连接的第一公共触点G；其中，所述第一逻辑电路，用于根据第一处理芯片MCU A的第九管脚和第十管脚输入信号进行逻辑运算得到第一开关控制信号，来令第一继电器驱动电路驱动第一继电器线圈得电或失电，以作用至令所述第一公共触点G与第一常闭触点NC或第一常开触点NO电性连接；
    第二逻辑电路，其具有连接第二处理芯片MCU B的第十九管脚的第一输入端、连接第二处理芯片MCU B的第二十管脚的第二输入端、及连接第二继电器驱动电路14的输入端的输出端；所述第二继电器驱动电路的输出端连接于一第二继电器电路的第二继电器线圈，所述第二继电器电路还包括：与第二诊断信号发生电路输出端连接的第二常闭触点NC、与第二继电器输出端连接的第二常开触点NO、以及与所述诊断信号检测电路输入端及第一公共触点G连接的第二公共触点G；其中，所述第二逻辑电路，用于根据第二处理芯片MCU B的第十九管脚和第二十管脚输入信号进行逻辑运算得到第二开关控制信号，来令第二继电器驱动电路驱动第二继电器线圈得电或失电，以作用至令所述第二公共触点G与第二常闭触点NC或第二常开触点NO电性连接；
    其中，第一公共触点G和第一常开触点NO间的电性连接、以及第二公共触点G和第二常开触点NO间的电性连接令第一继电器输出端和第二继电器输出端间导通。
  2. 根据权利要求1所述的智能安全继电器，其特征在于，所述第一逻辑电路包括：第一与门，其包括第一输入端、第二输入端及输出端；第一看门狗电路；其中，所述第一与门的第一输入端连接第一处理芯片MCU A的第九管脚，所述第一处理芯片MCU A的第十管脚连接第一看门狗电路的输入端，所述第一看门狗电路的输出端连接第一与门的第二输入端；所述第一与门的输出端连接所述第一继电器驱动电路的输入端；
    所述第二逻辑电路包括：第二与门，其包括第一输入端、第二输入端及输出端；第二看门狗电路；其中，所述第二与门的第一输入端连接第二处理芯片MCU B的第十九管脚，所述第二处理芯片MCU B的第二十管脚连接第二看门狗电路的输入端，所述第二看门狗电路的输出端连接第二与门的第二输入端；所述第一与门的输出端连接所述第一继电器驱动电路的输入端。
  3. 根据权利要求2所述的智能安全继电器，其特征在于：
    第一处理芯片MCU A，用于通过其第十管脚周期性输出脉冲信号给第一看门狗电路；所述第一看门狗电路，用于在预定时间内未收到所述脉冲信号的情况下，输出低电平信号，以令第一与门的输出端输出低电平信号，令第一继电器驱动电路输出低电平，使得第一继 电器线圈失电以令第一开关的第一公共触点G和第一常开触点NO断开；
    第二处理芯片MCU B，用于通过其第二十管脚周期性输出脉冲信号给第二看门狗电路；所述第二看门狗电路，用于在预定时间内未收到所述脉冲信号的情况下，输出低电平信号，以令第二与门的输出端输出低电平信号，令第二继电器驱动电路输出低电平的，使得第二继电器线圈失电以令第二开关的第二公共触点G和第二常开触点NO断开。
  4. 根据权利要求1所述的智能安全继电器，其特征在于，所述输入驱动电路采用三极管、高边开关或MOS管实现。
  5. 根据权利要求4所述的智能安全继电器，其特征在于，所述输入驱动电路采用三极管实现；所述第一输入驱动电路和第二输入驱动电路的电路结构相同，该电路结构包括：第一PNP型三极管、第一NPN型三极管、第一电阻、第二电阻、第三电阻及第四电阻；
    第一PNP型三极管的发射极连接供电电源，其基极经第一电阻连接第一NPN型三极管的集电极，第一PNP型三极管的集电极经第二电阻接地；第一NPN型三极管的集电极接地，其基极连接第三电阻及第四电阻的一端，第三电阻的另一端接地；
    在所述电路结构应用于第一输入驱动电路时，第一PNP型三极管的集电极引出至第一控制端S11；第四电阻的另一端连接至第一处理芯片MCU A的第一管脚；
    在所述电路结构应用于第二输入驱动电路时，第一PNP型三极管的集电极引出至第二控制端S21；第四电阻的另一端连接至第二处理芯片MCU B的第十一管脚。
  6. 根据权利要求1所述的智能安全继电器，其特征在于，所述第一输入采样电路、第二输入采样电路及第三输入采样电路通过电阻分压或逻辑控制元件实现，所述逻辑控制元件包括：运算放大器或反向器。
  7. 根据权利要求6所述的智能安全继电器，其特征在于，所述第一输入采样电路、第二输入采样电路及第三输入采样电路的电路结构相同，该电路结构包括：反向器、第一稳压管、第五电阻、第六电阻、及第七电阻；
    第五电阻一端连接第六电阻和第七电阻的一端，第六电阻另一端接地，第七电阻另一端连接第一稳压管的负极及反向器的输入端；第一稳压管的正极接地；
    在所述电路结构应用于第一输入采样电路时，第五电阻另一端连接第一采样端，反向器的输出端连接第一处理芯片MCU A的第二管脚和第二处理芯片MCU B的第十二管脚；
    在所述电路结构应用于第二输入采样电路时，第五电阻另一端连接第二采样端，反向器的输出端连接第一处理芯片MCU A的第三管脚和第二处理芯片MCU B的第十三管脚；
    在所述电路结构应用于第三输入采样电路时，第五电阻另一端连接第三采样端，反向 器的输出端连接第一处理芯片MCU A的第四管脚和第二处理芯片MCU B的第十四管脚。
  8. 根据权利要求1所述的智能安全继电器，其特征在于，所述第一诊断信号发生电路和第二诊断信号发生电路的电路结构相同，该电路结构包括：第八电阻、第九电阻、第十电阻、第十一电阻、第二NPN型三极管、第三NPN型三极管、第二PNP型三极管、第二稳压管、第一电容、及第二电容；
    第八电阻一端连接第九电阻的一端及第二NPN型三极管的基极，第九电阻的另一端连接第二NPN型三极管的发射极，第二NPN型三极管的集电极连接第十电阻和第十一电阻的一端，第十电阻的另一端连接一供电电源，第十一电阻的另一端连接第三NPN型三极管和第二PNP型三极管的基极，第三NPN型三极管的发射极连接第二PNP型三极管的发射极并连接第一电容的一端，第三NPN型三极管的集电极连接所述供电电源，第二PNP型三极管的集电极连接第二稳压管的正极并接地，第一电容的另一端连接第二电容的一端；
    在所述电路结构应用于第一诊断信号发生电路时，第八电阻的另一端连接MCU A的第七管脚，第二电容的另一端连接所述第一常闭触点；
    在所述电路结构应用于第一诊断信号发生电路时，第八电阻的另一端连接MCU B的第十七管脚，第二电容的另一端连接所述第二常闭触点。
  9. 根据权利要求1所述的智能安全继电器，其特征在于，所述诊断信号检测电路包括：电阻第十二电阻、电阻第十三电阻、电阻第十四电阻、电阻第十五电阻、第三电容、第四电容、第五电容、第三稳压管及第四NPN型三极管；
    第十二电阻一端连接第一处理芯片MCU A的第八管脚和第二处理芯片MCU B的第十八管脚，其另一端连接第十三电阻的一端及第四NPN型三极管的集电极，第十三电阻的另一端接供电电源，第四NPN型三极管的基极接第十四电阻、第三电容及第十五电阻的一端，第十五电阻的另一端连接第三稳压管的负极及第四电容的一端，第四电容的另一端连接第五电容的一端，第五电容的另一端连接所述第一公共触点及第二公共触点；第四NPN型三极管的发射极、第十四电阻的另一端、第三电容的另一端、及第三稳压管的正极接地。
  10. 根据权利要求1或10所述的智能安全继电器，其特征在于：
    所述第一处理芯片MCU A和第二处理芯片MCU B，用于在需要智能继电器的第一继电器输出端和第二继电器输出端对外输出启动时，令所述第一继电器驱动电路第一继电器电路线圈得电以令第一公共触点连接第一常开触点，令所述第二继电器驱动电路驱动第 二继电器电路的线圈得电以令第二公共触点连接第二常开触点；其中，若第一处理芯片MCU A或第二处理芯片MCU B的管脚接收到诊断信号检测电路的输出为高电平，则表示第一继电器电路或第二继电器电路没有发生触点粘连故障；若第一处理芯片MCU A或第二处理芯片MCU B的管脚接收到诊断信号检测电路的输出为低电平，则表示第一继电器电路或第二继电器电路发生公共触点、常开触点及常闭触点粘连故障；
    以及/或者，
    第一处理芯片MCU A和第二处理芯片MCU B，用于在需要智能继电器的第一继电器输出端和第二继电器输出端对外输出断开时，令所述第一继电器驱动电路第一继电器电路线圈失电以令第一公共触点连接第一常闭触点，令所述第二继电器驱动电路第二继电器电路线圈失电以令第二公共触点连接第二常闭触点；其中，若第一处理芯片MCU A或第二处理芯片MCU B的管脚接收到诊断信号检测电路的输出为低电平，则表示第一继电器电路或第二继电器电路没有发生触点粘连故障；若第一处理芯片MCU A或第二处理芯片MCU B的管脚接收到诊断信号检测电路的输出为高电平，则表示表示第一继电器电路或第二继电器电路发生公共触点与常开触点粘连故障。
  11. 根据权利要求1所述的智能安全继电器，其特征在于，包括：
    电源输入端，供输入外部直流电源；调压电路，其输入端连接所述电源输入端，其输出端引出第一直流供电端以提供第一直流电源VCC1；稳压滤波电路，其输入端连接所述调压电路的输出端，其输出端引出第二直流供电端以提供第一直流电源经稳压滤波电路形成的第二直流电源VCC2；
    其中，第一直流电源VCC1供连接至第一输入驱动电路、第二输入驱动电路、第一继电器驱动电路、及第二继电器驱动电路以供电，第二直流电源VCC2第二电容供连接至第一处理芯片MCU A、第二处理芯片MCU B、第一逻辑电路、第二逻辑电路、第一输入采样电路、第二输入采样电路、及第三输入采样电路以供电。
  12. 一种继电器应用电路，其特征在于，包括：
    如权利要求1至11中任一项所述的智能安全继电器；
    急停开关S1，包括：两组常闭触点，分别接入S11与S12之间的线路中、以及S21与S22之间的线路中；
    复位开关S2，包括：一组常开触点，接入S12与S34之间的线路中；
    电源，连接在第一继电器输出端和第二继电器输出端之间的回路中；
    接触器K3和K4，并联连接在第一继电器输出端和第二继电器输出端之间的回路中， 以在第一继电器输出端和第二继电器输出端间导通或断开时得电或失电；并且，K3和K4分别连接在电机M的不同相的供电线路中，K3和K4的得电或失电令其所在的供电线路导通或断开，而令电机M得电或失电。
  13. 根据权利要求12所述的继电器应用电路，其特征在于，所述急停开关S1，在未闭合时令其两个常闭触点闭合，以导通S12与S11间的线路且导通S21与S22间的线路，以令所述智能安全继电器处于输出准备状态；所述急停开关S1，还用于在闭合时令其两个常闭触点断开，以断开S12与S11间的线路且断开S21与S22间的线路，触发第一处理芯片MCU A和第二处理芯片MCU B的信号输出令第一继电器输出端和第二继电器输出端间断开，以使接触器K3和K4失电，而令电机M失电；
    所述复位开关S2，用于在闭合时令其常开触点闭合，以导通S34与S11间的线路，触发第一处理芯片MCU A和第二处理芯片MCU B的信号输出令第一继电器输出端和第二继电器输出端间导通，以使接触器K3和K4得电，而令电机M得电。
PCT/CN2018/119405 2017-12-27 2018-12-05 智能安全继电器及其应用电路 WO2019128662A1 (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP18896057.9A EP3575900B1 (en) 2017-12-27 2018-12-05 Intelligent safety relay and circuit applied thereby
JP2019542460A JP6764539B2 (ja) 2017-12-27 2018-12-05 スマート安全リレー及びその応用回路
US16/490,101 US10855072B2 (en) 2017-12-27 2018-12-05 Intelligent safety relay and circuit applied thereby

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN201711440207.0 2017-12-27
CN201711440207.0A CN108170054B (zh) 2017-12-27 2017-12-27 智能安全继电器及其应用电路
CN201721858936.3U CN208654578U (zh) 2017-12-27 2017-12-27 智能安全继电器及其应用电路
CN201721858936.3 2017-12-27

Publications (1)

Publication Number Publication Date
WO2019128662A1 true WO2019128662A1 (zh) 2019-07-04

Family

ID=67066493

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2018/119405 WO2019128662A1 (zh) 2017-12-27 2018-12-05 智能安全继电器及其应用电路

Country Status (4)

Country Link
US (1) US10855072B2 (zh)
EP (1) EP3575900B1 (zh)
JP (1) JP6764539B2 (zh)
WO (1) WO2019128662A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113630281A (zh) * 2021-10-14 2021-11-09 深圳华北工控股份有限公司 一种bypass控制方法、装置、终端及存储介质
CN113836076A (zh) * 2021-09-24 2021-12-24 深圳达人高科电子有限公司 可自定义协议线线序的交换器
CN114291016A (zh) * 2021-12-10 2022-04-08 联创汽车电子有限公司 整车电源网络保护系统
US20220338326A1 (en) * 2021-04-16 2022-10-20 Curbell Medical Products, Inc. Pillow speaker relay circuit, pillow speaker, and method for same

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7172695B2 (ja) * 2019-02-13 2022-11-16 株式会社デンソーウェーブ Ｐｌｃ用リレーの故障診断回路
JP7388290B2 (ja) * 2020-05-18 2023-11-29 株式会社デンソーウェーブ 産業用制御装置の出力モジュール
US11440535B1 (en) 2021-03-17 2022-09-13 Lg Energy Solution, Ltd. Diagnostic system for a hybrid electric vehicle
CN113629866A (zh) * 2021-07-30 2021-11-09 科大智能电气技术有限公司 一种配电自动化终端遥控控制装置及控制方法
CN114283658B (zh) * 2021-09-27 2023-09-19 安徽南瑞中天电力电子有限公司 一种应用微型多路三相功率源的台区组网及隔离系统
CN113885309B (zh) * 2021-11-02 2024-04-09 浙江大丰实业股份有限公司 一种防剪切安全控制电路及系统
DE102022108473A1 (de) 2022-04-07 2023-10-12 Phoenix Contact Gmbh & Co. Kg Erfassung eines Schaltzustandes eines Schaltelementes
CN115078985A (zh) * 2022-06-23 2022-09-20 华侨大学 一种继电器的故障检测装置
CN115963393B (zh) * 2022-12-28 2024-01-05 江苏纳通能源技术有限公司 一种触点粘连误判和触点粘连检测电路及方法
CN116087669A (zh) * 2023-03-24 2023-05-09 北京全路通信信号研究设计院集团有限公司 一种交流信号机模块及其自检控制方法
CN116360245B (zh) * 2023-05-31 2023-08-18 北京全路通信信号研究设计院集团有限公司 一种动态采集电路和应答器传输系统
CN117691980A (zh) * 2023-11-24 2024-03-12 宁波群芯微电子股份有限公司 磁耦合隔离继电器电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101272048A (zh) * 2008-05-13 2008-09-24 清华大学 车载智能继电器
DE102011052810A1 (de) * 2011-08-18 2013-02-21 Phoenix Contact Gmbh & Co. Kg Sicherheitsschalteinrichtung
CN103050337A (zh) * 2012-12-26 2013-04-17 中国航天时代电子公司 一种小体积多通道输出安全继电器
CN203103225U (zh) * 2012-11-29 2013-07-31 浙江科强智能控制系统有限公司 一种基于电压比较的安全继电器启动电路
CN203151064U (zh) * 2013-03-29 2013-08-21 张伟 用于安全继电器的工作电路
CN204391680U (zh) * 2015-01-30 2015-06-10 国家电网公司 一种高性能智能漏电继电器
CN108170054A (zh) * 2017-12-27 2018-06-15 上海辰竹仪表有限公司 智能安全继电器及其应用电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4134396C2 (de) * 1990-10-30 1996-08-14 Siemens Ag Sicheres Automatisierungssystem
DE4342991A1 (de) * 1993-12-16 1995-06-22 Bosch Gmbh Robert Verfahren zum Überwachen wenigstens einer sicherheitsrelevanten Funktion eines Gerätes
US5608657A (en) * 1996-01-25 1997-03-04 Delta H. Systems, Inc. Interactive diagnostic system
DE10038953A1 (de) * 2000-08-09 2002-02-28 Siemens Ag Verfahren zum Betrieb einer Sicherheitsschaltvorrichtung und Sicherheitsschaltvorrichtung
CN101659131B (zh) * 2009-09-18 2011-11-30 无锡市拓发自控设备有限公司 断电保护式压力机用安全控制双联阀
JP6428323B2 (ja) * 2015-02-02 2018-11-28 オムロン株式会社 継電ユニット、継電ユニットの制御方法
EP3497768B8 (en) * 2016-08-08 2023-12-06 Orison Inc. Plug and play with smart energy storage units
CN109066798B (zh) * 2018-09-17 2021-09-03 阳光电源股份有限公司 一种光伏组件的关断装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101272048A (zh) * 2008-05-13 2008-09-24 清华大学 车载智能继电器
DE102011052810A1 (de) * 2011-08-18 2013-02-21 Phoenix Contact Gmbh & Co. Kg Sicherheitsschalteinrichtung
CN203103225U (zh) * 2012-11-29 2013-07-31 浙江科强智能控制系统有限公司 一种基于电压比较的安全继电器启动电路
CN103050337A (zh) * 2012-12-26 2013-04-17 中国航天时代电子公司 一种小体积多通道输出安全继电器
CN203151064U (zh) * 2013-03-29 2013-08-21 张伟 用于安全继电器的工作电路
CN204391680U (zh) * 2015-01-30 2015-06-10 国家电网公司 一种高性能智能漏电继电器
CN108170054A (zh) * 2017-12-27 2018-06-15 上海辰竹仪表有限公司 智能安全继电器及其应用电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3575900A4 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220338326A1 (en) * 2021-04-16 2022-10-20 Curbell Medical Products, Inc. Pillow speaker relay circuit, pillow speaker, and method for same
CN113836076A (zh) * 2021-09-24 2021-12-24 深圳达人高科电子有限公司 可自定义协议线线序的交换器
CN113630281A (zh) * 2021-10-14 2021-11-09 深圳华北工控股份有限公司 一种bypass控制方法、装置、终端及存储介质
CN113630281B (zh) * 2021-10-14 2022-02-15 深圳华北工控股份有限公司 一种bypass控制方法、装置、终端及存储介质
CN114291016A (zh) * 2021-12-10 2022-04-08 联创汽车电子有限公司 整车电源网络保护系统
CN114291016B (zh) * 2021-12-10 2024-03-08 联创汽车电子有限公司 整车电源网络保护系统

Also Published As

Publication number Publication date
EP3575900A4 (en) 2020-04-22
US10855072B2 (en) 2020-12-01
JP2020508540A (ja) 2020-03-19
EP3575900B1 (en) 2021-03-10
US20200321774A1 (en) 2020-10-08
EP3575900A1 (en) 2019-12-04
JP6764539B2 (ja) 2020-09-30

Similar Documents

Publication Publication Date Title
WO2019128662A1 (zh) 智能安全继电器及其应用电路
CN108170054B (zh) 智能安全继电器及其应用电路
CN109254245B (zh) 一种继电器回路短路和开路检测电路
US9477212B2 (en) Safety switching device for the failsafe shutdown of an electrical load
CN105934885B (zh) 负载驱动电路
CN106848998B (zh) 一种电源输出保护电路及装置
CN110488183B (zh) 一种芯片化保护装置的继电器工作状态监测系统
CN106707903A (zh) 一种高压断路器的新型永磁机构控制器
US20130278395A1 (en) Wireless field device having discrete input/output
CN203275595U (zh) 一种开关状态检测电路
CN103669252B (zh) 一种自动闸机
CN216118442U (zh) 多档负载驱动与检测电路及设备
WO2022217847A1 (zh) 一种伺服电机抱闸的驱动及监测电路
CN212303558U (zh) 一种电磁继电器触头或线圈异常监测电路
CN209557770U (zh) 一种防爆电磁阀线圈在线状态检测装置
CN103727289A (zh) 一种直流电磁阀控制电路
CN106200508B (zh) 一种连锁保护控制电路
CN205753352U (zh) 伺服驱动器双电源低压同步检测电路
CN208607547U (zh) 干触点外设接口
CN208834152U (zh) 一种单片机控制直流用电器电路
CN108845611A (zh) 干触点外设接口
CN206584199U (zh) 一种高压断路器的新型永磁机构控制器
WO2019109623A1 (zh) Mosfet数字量输出电路
CN215729355U (zh) 安全控制器及其输出检测装置
CN106410658B (zh) 一种配电终端的电子式防跳及分、合闸监视装置

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2019542460

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18896057

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018896057

Country of ref document: EP

Effective date: 20190826

NENP Non-entry into the national phase

Ref country code: DE