WO2019120139A1 - 数据转换方法、显示方法、数据转换装置及显示装置 - Google Patents

数据转换方法、显示方法、数据转换装置及显示装置 Download PDF

Info

Publication number
WO2019120139A1
WO2019120139A1 PCT/CN2018/121104 CN2018121104W WO2019120139A1 WO 2019120139 A1 WO2019120139 A1 WO 2019120139A1 CN 2018121104 W CN2018121104 W CN 2018121104W WO 2019120139 A1 WO2019120139 A1 WO 2019120139A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
pixel data
original
recombined
recombination
Prior art date
Application number
PCT/CN2018/121104
Other languages
English (en)
French (fr)
Inventor
胡军波
Original Assignee
京东方科技集团股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司 filed Critical 京东方科技集团股份有限公司
Priority to EP18891663.9A priority Critical patent/EP3731223A4/en
Priority to US16/476,103 priority patent/US11227529B2/en
Publication of WO2019120139A1 publication Critical patent/WO2019120139A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/204—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames being organized in consecutive sub-frame groups
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0428—Gradation resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0457—Improvement of perceived resolution by subpixel rendering
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2350/00—Solving problems of bandwidth in display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/121—Frame memory handling using a cache memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication

Definitions

  • Embodiments of the present disclosure relate to a data conversion method, a display method, a data conversion device, and a display device.
  • FPGA Field Programmable Gate Array
  • At least one embodiment of the present disclosure provides a data conversion method, including: performing data recombination on original pixel data corresponding to at least one row of pixels in a display panel to obtain recombined pixel data.
  • the original pixel data is transmitted according to the first clock cycle through the at least one data channel, and the original pixel data transmitted by any one of the data channels is divided into N original pixel data groups according to the first clock cycle, each of the original
  • the pixel data set includes a first original portion and a second original portion that are sequentially arranged;
  • the recombined pixel data is transmitted through the at least one data channel in a second clock cycle different from the first clock cycle, either
  • the recombined pixel data transmitted by the data channel is divided into a plurality of recombined pixel data groups according to the first clock cycle, and each of the recombined pixel data groups includes a first recombination portion and a second recombination portion that are sequentially arranged;
  • the N original pixel data sets are recombined to obtain N+1 recombined pixel data sets;
  • Performing data recombination on the original pixel data corresponding to at least one row of pixels to obtain the recombined pixel data further includes: the first recombination portion of the first recombined pixel data group is composed of arbitrary data, and the second recombination portion of the first recombined pixel data group Forming a second original portion of the first original pixel data group; the first recombination portion of the (N+1)th recombined pixel data group is composed of the first original portion of the Nth original pixel data group, the N+1th The second recombination portion of the recombined pixel data set consists of arbitrary data.
  • the number of bits of the first original portion is the second clock period relative to the first clock period.
  • the number of data bits staggered.
  • a placeholder of each of the data except the arbitrary data and the data in the original pixel data group The place is the same.
  • the data conversion method further includes: sequentially receiving the N original pixel data groups, and receiving the nth Storing at least x-bit data in the n-1th original pixel data group, where x is the number of data bits included in the first original portion; wherein, in any one of the data channels, Performing data recombination on the original pixel data corresponding to at least one row of pixels in the display panel to obtain the recombined pixel data includes: the first original portion of the n-1th original pixel data group currently buffered and the nth original currently received The second original portion of the pixel data set is recombined to form an nth recombined pixel data set.
  • performing data recombination on the original pixel data corresponding to at least one row of pixels in the display panel to obtain the recombined pixel data in the any one of the data channels further includes: Upon receiving the first original pixel data set, the x-bit arbitrary data is recombined with the second original portion of the first original pixel data set to form a first reconstructed pixel data set.
  • performing data recombination on the original pixel data corresponding to at least one row of pixels in the display panel to obtain the recombined pixel data in the any one of the data channels further includes: After receiving the last original pixel data group, buffering at least x-bit data in the last original pixel data group, and performing the first original portion and the y-bit arbitrary data in the cached last original pixel data group Reorganizing to form the last recombined pixel data set; wherein y is the number of data bits included in the second original portion.
  • the data conversion method further includes: sequentially receiving the N original pixel data groups; and receiving the received The N original pixel data sets are all cached; wherein, in any one of the data channels, data recombination of the original pixel data corresponding to at least one row of pixels in the display panel to obtain the recombined pixel data includes: The first original portion of the n-1th original pixel data group and the second original portion of the buffered nth original pixel data group are recombined to form an nth recombined pixel data group.
  • performing data recombination on the original pixel data corresponding to at least one row of pixels in the display panel to obtain the recombined pixel data in the any one of the data channels further includes: The x-bit arbitrary data is recombined with the second original portion of the cached first original pixel data set to form a first reconstructed pixel data set.
  • performing data recombination on the original pixel data corresponding to at least one row of pixels in the display panel to obtain the recombined pixel data in the any one of the data channels further includes: The first original portion of the cached last original pixel data set is recombined with the y-bit arbitrary data to form a last reconstructed pixel data set; wherein y is the number of data bits included in the second original portion.
  • each of the at least one row of pixels includes three sub-pixels
  • the original pixel data corresponding to each sub-pixel includes 8-bit data
  • each pixel corresponds to
  • the original pixel data includes 24-bit data, three-bit control bits, and one vacancy corresponding to the three sub-pixels.
  • the data conversion method further includes: The recombined pixel data is converted to a low voltage differential signal for display by the display panel.
  • performing data recombination on the original pixel data corresponding to at least one row of pixels in the display panel to obtain the recombined pixel data includes: following the driving scan order of the display panel, The original pixel data corresponding to each row of pixels in the display panel is respectively subjected to data recombination.
  • At least one embodiment of the present disclosure further provides a display method, including: receiving original pixel data corresponding to at least one row of pixels in a display panel; performing data recombination on the original pixel data to obtain recombined pixel data; and recombining the pixel Converting data into a low voltage differential signal for display by the display panel; wherein the raw pixel data is transmitted according to a first clock cycle through at least one data channel, the recombined pixel data being different by the at least one data channel The transmission is performed during the second clock cycle of the first clock cycle.
  • At least one embodiment of the present disclosure further provides a data conversion apparatus including: a receiving circuit and a recombining circuit; wherein the receiving circuit is configured to receive original pixel data corresponding to at least one row of pixels in a display panel; And configured to perform data recombination on the original pixel data to obtain recombined pixel data; wherein the original pixel data is transmitted according to the first clock cycle through at least one data channel, and the original pixel data transmitted by any one of the data channels is configured according to the The first clock cycle is divided into N original pixel data sets, each of the original pixel data sets includes a first original portion and a second original portion that are sequentially arranged; the recombined pixel data is different through the at least one data channel And transmitting, in the second clock cycle of the first clock cycle, the recombined pixel data transmitted by any one of the data channels is divided into a plurality of recombined pixel data groups according to the first clock cycle, and each of the recombined pixel data groups
  • the N original pixel data sets are recombined to obtain N+1 recombined pixel data sets;
  • the circuit is further configured to: cause the first recombined portion of the first recombined pixel data set to be composed of arbitrary data, and the second recombination portion of the first recombined pixel data set is composed of the second original portion of the first original pixel data set And causing the first recombination portion of the (N+1)th recombined pixel data group to be composed of the first original portion of the Nth original pixel data group, and the second recombination portion of the (N+1)th recombined pixel data group is arbitrarily Data composition.
  • the number of bits of the first original part is the second clock period relative to the first clock period.
  • the number of data bits staggered.
  • a placeholder of each of the data except the arbitrary data and the data in the original pixel data group The place is the same.
  • the data conversion apparatus further includes a buffer circuit; in any one of the data channels, the receiving circuit is configured to sequentially receive the N original pixel data sets; the buffer circuit Configuring to buffer at least x-bit data in the n-1th original pixel data group when the receiving circuit receives the nth original pixel data set, where x is the number of data bits included in the first original portion;
  • the recombining circuit is configured to: a first original portion of the n-1th original pixel data group currently buffered by the buffer circuit and a second original portion of the nth original pixel data group currently received by the receiving circuit Recombination is performed to form an nth recombined pixel data set.
  • the recombining circuit is further configured to: when the receiving circuit receives the first original pixel data group, The x-bit arbitrary data is recombined with the second original portion of the first original pixel data set to form a first reconstructed pixel data set.
  • the buffer circuit is further configured to: after the receiving circuit receives the last original pixel data group, the buffer At least x-bit data in the last original pixel data group; the recombining circuit is further configured to: store the first original portion and the y-bit arbitrary data in the last original pixel data group buffered by the buffer circuit Recombination is performed to form a last recombined pixel data set; wherein y is the number of data bits included in the second original portion.
  • the data conversion apparatus further includes a buffer circuit; in any one of the data channels, the receiving circuit is configured to sequentially receive the N original pixel data sets; the buffer circuit Configuring to buffer the N pieces of original pixel data received by the receiving circuit; the recombining circuit is configured to: first, in the n-1th original pixel data set buffered by the buffer circuit The original portion and the second original portion of the nth original pixel data group buffered by the buffer circuit are recombined to form an nth recombined pixel data group.
  • the recombining circuit in any one of the data channels, is further configured to: cache x-bit arbitrary data with the cache circuit first The second original portion of the original pixel data set is recombined to form a first recombined pixel data set.
  • the recombining circuit in any one of the data channels, is further configured to: cache the cached circuit in a last original pixel data group The first original portion is recombined with the y-bit arbitrary data to form a last reconstructed pixel data set; wherein y is the number of data bits included in the second original portion.
  • each of the at least one row of pixels includes three sub-pixels
  • the original pixel data corresponding to each sub-pixel includes 8-bit data
  • each pixel corresponds to
  • the original pixel data includes 24-bit data, three-bit control bits, and one vacancy corresponding to the three sub-pixels.
  • a data conversion apparatus provided by an embodiment of the present disclosure further includes a signal conversion circuit configured to convert the recombined pixel data into a low voltage differential signal for display by the display panel.
  • At least one embodiment of the present disclosure also provides a display device including any of the data conversion devices provided by the embodiments of the present disclosure.
  • a display device further includes a display panel; the receiving circuit and the recombining circuit are both integrated in a field programmable gate array, and in the case where the data conversion device includes the cache circuit, The cache circuit is also integrated in the field programmable gate array; the field programmable gate array and signal source are connected to receive the raw pixel data, and the field programmable gate array is further connected to the display panel The recombined pixel data is provided to the display panel.
  • the signal conversion circuit is also integrated in the field programmable gate array.
  • At least one embodiment of the present disclosure provides a data conversion method, including: performing data recombination on pixel data corresponding to each row of pixels in a display panel; wherein, in the recombined pixel data corresponding to any row of pixels, recombination of the nth pixel
  • the pixel data is composed of partial data in the pixel data of the n-1th pixel in the row of pixels and partial data in the pixel data of the nth pixel, and the recombined pixel data of the first pixel includes the pixels in the row of pixels.
  • the recombined pixel data of the last pixel includes part of the data in the pixel data of the last pixel in the row of pixels; and the bits of the data in the recombined pixel data of the recombined one pixel
  • the number is equal to the number of bits of data in the pixel data of the previous pixel of the recombination; wherein n is an integer satisfying 1 ⁇ n ⁇ N, and N is the number of pixels included in any one of the pixels in the display panel.
  • performing data recombination on pixel data corresponding to each row of pixels in the display panel includes: pixels corresponding to each row of pixels according to a predetermined number of drift bits x Data is data recombined; wherein, in the recombined pixel data corresponding to any row of pixels, the recombined pixel data of the nth pixel is the first x-bit data and the nth pixel in the pixel data of the n-1th pixel in the row of pixels
  • the post-y-bit data in the pixel data of the pixel is recombined, and the recombined pixel data of the first pixel is composed of x-bit arbitrary data and post-y-bit data in the pixel data of the first pixel in the row of pixels, and the last one
  • the reconstructed pixel data of the pixel is composed of the first x-bit data and the y-bit arbitrary data of the pixel data of the last
  • the occupancy of each data except the arbitrary data and the pixel data before the recombination in the data The place is the same.
  • performing data recombination on pixel data corresponding to each row of pixels in the display panel further includes: sequentially receiving pixel data of each pixel in a row of pixels, and receiving Pixel data of the n-1th pixel is buffered when the pixel data of the n pixels is used; wherein data recombination of the pixel data corresponding to each row of pixels according to the predetermined number of drift bits x includes: according to a predetermined number of drift bits x And recombining the first x-bit data in the pixel data of the n-1th pixel currently buffered with the last y-bit data in the pixel data of the nth pixel currently received to form the recombined pixel data of the nth pixel.
  • the x-bit arbitrary data and the pixel data of the first pixel are The y-bit data is recombined to form the reconstructed pixel data of the first pixel.
  • the pixel data of the last pixel is buffered, and the last pixel of the buffer is buffered.
  • the first x-bit data in the pixel data is recombined with the y-bit arbitrary data to form the reconstructed pixel data of the last pixel.
  • performing data recombination on pixel data corresponding to each row of pixels in the display panel further includes: sequentially receiving pixel data of each pixel in a row of pixels; The pixel data corresponding to the row of pixels is cached.
  • the data recombination of the pixel data corresponding to each row of pixels according to the predetermined number of drift bits x includes: buffering according to the pixel data corresponding to the row of pixels of the cache.
  • the first x-bit data in the pixel data of the n-1th pixel in the row of pixels is recombined with the latter y-bit data in the pixel data of the nth pixel to form recombined pixel data of the nth pixel.
  • the x-bit arbitrary data is recombined with the post-y-bit data in the pixel data of the first pixel of the cached one-row pixel to form the first pixel. Reorganize pixel data.
  • the first x-bit data and the y-bit arbitrary data in the pixel data of the last pixel in the cached one-line pixel are recombined to form a recombined pixel of the last pixel. data.
  • the data conversion method further includes: recombining the pixel The data is converted to a low voltage differential signal for display.
  • At least one embodiment of the present disclosure further provides a data conversion apparatus, including: a receiving module and a recombining module; wherein the receiving module is configured to receive pixel data corresponding to each row of pixels in the display panel; the recombining module is configured Data recombination for pixel data corresponding to each row of pixels in the display panel; wherein, in the recombined pixel data corresponding to any row of pixels, the recombined pixel data of the nth pixel is the n-1th of the row of pixels The partial data in the pixel data of the pixel is recombined with the partial data in the pixel data of the nth pixel, and the recombined pixel data of the first pixel includes part of the data in the pixel data of the first pixel in the row of pixels.
  • the recombined pixel data of the last pixel includes part of the data in the pixel data of the last pixel of the row of pixels; and the number of bits of the data in the recombined pixel data of the recombined one pixel and the data in the pixel data of the previous pixel of the recombination
  • the number of bits is equal; where n is an integer satisfying 1 ⁇ n ⁇ N, and N is an arbitrary row of pixels in the display panel The number of pixels included.
  • the recombining module is configured to: perform data recombination on pixel data corresponding to each row of pixels according to a predetermined number of drift bits x; wherein, in any row of pixels In the corresponding recombined pixel data, the recombined pixel data of the nth pixel is performed by the first x-bit data in the pixel data of the n-1th pixel and the post-y-bit data in the pixel data of the nth pixel in the row of pixels.
  • the recombined pixel data of the first pixel is composed of x-bit arbitrary data and post-y-bit data in the pixel data of the first pixel in the row of pixels, and the recombined pixel data of the last pixel is in the row of pixels
  • the first x-bit data of the pixel data of the last pixel is composed of arbitrary data of y bits; the pixel data of each pixel includes x+y bit data, and x and y are integers greater than zero.
  • the occupancy of each data except the arbitrary data and the pixel data before the recombination in the data are The place is the same.
  • a data module is further included; the receiving module is configured to sequentially receive pixel data of each pixel in a row of pixels; and the cache module is configured to be in the receiving module Buffering the pixel data of the n-1th pixel when receiving the pixel data of the nth pixel; the recombining module is configured to: in the pixel data of the n-1th pixel currently cached according to the predetermined number of drift bits x The first x-bit data is recombined with the last y-bit data in the pixel data of the currently received n-th pixel to form recombined pixel data of the n-th pixel.
  • the recombining module is further configured to: when the receiving module receives pixel data of a first pixel of the one row of pixels, The latter y-bit data in the pixel data of the first pixel is recombined to form recombined pixel data of the first pixel.
  • the cache module is further configured to cache the last pixel after the receiving module receives pixel data of a last pixel of the one row of pixels. Pixel data;
  • the reassembly module is further configured to recombine the first x-bit data and the y-bit arbitrary data in the pixel data of the last pixel buffered by the cache module to form pixel data of the last pixel.
  • a data module is further included; the receiving module is configured to sequentially receive pixel data of each pixel in a row of pixels; and the cache module is configured to: the receiving module The pixel data corresponding to the received row of pixels is cached; the recombining module is configured to: according to the pixel data corresponding to the row of pixels buffered by the cache module, the n-1th pixel in the row of pixels to be cached The first x-bit data in the pixel data is recombined with the latter y-bit data in the pixel data of the n-th pixel to form recombined pixel data of the n-th pixel.
  • the recombining module is further configured to: after x-bit arbitrary data and the pixel data of the first pixel in the row of pixels buffered by the cache module The y-bit data is recombined to form the reconstructed pixel data of the first pixel.
  • the recombining module is further configured to: the first x-bit data and the y-bit in the pixel data of the last pixel of the one row of pixels buffered by the cache module. Any data is reorganized to form recombined pixel data for the last pixel.
  • the data conversion apparatus further includes a signal conversion module configured to convert the recombined pixel data obtained by the recombination module into a low voltage differential signal for display .
  • the receiving module and the reassembly module are both integrated in a field programmable gate array; in the case where the data conversion device includes the cache module, The cache module is also integrated in the field programmable gate array; in the case where the data conversion device includes the signal conversion module, the signal conversion module is also integrated in the field programmable gate array.
  • At least one embodiment of the present disclosure also provides a display device including any of the data conversion devices provided by the embodiments of the present disclosure.
  • FIG. 1 is a schematic diagram of a scheme for applying an FPGA to a display panel
  • FIGS. 2A and 2B are schematic diagrams showing the principle of displaying an abnormality, respectively;
  • FIG. 3 is a schematic diagram of data mapping of a low voltage differential signal in a chip according to an embodiment of the present disclosure
  • FIG. 4 is a schematic flowchart diagram of a data conversion method according to an embodiment of the present disclosure.
  • FIG. 5 is a timing diagram corresponding to a data conversion method according to an embodiment of the present disclosure.
  • FIG. 6 is a second schematic flowchart of a data conversion method according to an embodiment of the present disclosure.
  • FIG. 7 is a schematic structural diagram of a data conversion apparatus according to an embodiment of the present disclosure.
  • FIG. 8 is a second schematic structural diagram of a data conversion apparatus according to an embodiment of the present disclosure.
  • FIG. 9 is a third schematic structural diagram of a data conversion apparatus according to an embodiment of the present disclosure.
  • FIG. 10 is a schematic structural diagram of a display device according to an embodiment of the present disclosure.
  • FIG. 11 is a schematic flowchart diagram of a display method according to an embodiment of the present disclosure.
  • the pixel data signal input by the signal source 1 is converted into a transistor-transistor logic level signal (TTL) through a Field Programmable Gate Array (FPGA). Then, the parsing chip 3 mounted outside the field programmable gate array 2 converts the TTL signal into a low voltage differential signal (LVDS, Low Voltage Differential Signaling), which is then transmitted to the display panel 4 for display.
  • TTL transistor-transistor logic level signal
  • FPGA Field Programmable Gate Array
  • the cost may be high.
  • the FPGA can directly call its internal LVDS IP core resource, and the pixel data input to the FPGA is directly converted into an LVDS signal through the LVDS IP core, and then sent to the display panel for display.
  • the display panel is displayed, there is a problem that the screen is abnormal. For example, as shown in Fig. 2A, a black streak appears between the red and blue eyes, and when observed with a microscope, it is actually colored and red, but its brightness is low.
  • FIG. 2A a black streak appears between the red and blue eyes, and when observed with a microscope, it is actually colored and red, but its brightness is low.
  • the applicant has further studied the above anomalous phenomenon, and inputs pixel data corresponding to a specific picture to the FPGA in the experiment, for example, the specific picture is white black, black and white, black and white (for example, only the highest of the RGB sub-pixels is lit) Bit data: R7, B7, G7), but a screen abnormality occurred when the display panel was observed with a microscope when the display panel was displayed. That is, if it is normal display, the arrangement of each sub-pixel in the display panel observed under the microscope should be as shown in Table 1:
  • Embodiments of the present disclosure provide a data conversion method, a display method, a data conversion device, and a display device.
  • An embodiment of the present disclosure provides a data conversion method.
  • the data conversion method can be applied to a display panel for performing display.
  • the data conversion method includes: performing data recombination on original pixel data corresponding to at least one row of pixels in the display panel. Reorganize pixel data.
  • original pixel data data before data recombination
  • recombined pixel data data obtained by recombining original pixel data into data
  • the original pixel data is transmitted according to the first clock cycle through the at least one data channel, and the original pixel data transmitted by any one of the data channels is divided into N original pixel data groups according to the first clock cycle, and each original pixel data group includes sequential arrangement.
  • Recombining pixel data is transmitted through at least one data channel according to a second clock cycle different from the first clock cycle, and the reconstructed pixel data transmitted by any one of the data channels is divided into a plurality of recombined pixel data groups according to the first clock cycle, each The recombined pixel data set includes a first recombination portion and a second recombination portion that are sequentially arranged.
  • performing data recombination on the original pixel data corresponding to at least one row of pixels in the display panel to obtain the recombined pixel data includes:
  • the first recombination portion of the nth recombined pixel data group is composed of the first original portion of the n-1th original pixel data group
  • the second recombination portion of the nth recombined pixel data group is composed of the nth original pixel
  • the second original part of the data set is composed; n is an integer satisfying 1 ⁇ n ⁇ N, and N is an integer greater than 1.
  • raw pixel data may be transmitted in accordance with a first clock cycle through four data channels (OLV0, OLV1, OLV2, and OLV3), for example, the first clock cycle corresponds to the LVDS signal standard. Cycle time. That is to say, in any one of the data channels, the LVDS signal standard considers data located in the same first clock cycle as data corresponding to the same pixel.
  • the recombined pixel data can also be transmitted through the above four data channels, but the recombined pixel data is transmitted according to the second clock cycle.
  • the second clock period corresponds to the cycle period of the display panel VESA standard.
  • the second clock cycle corresponds to the cycle period of the HX8861 signal standard. That is to say, in any one of the data channels, the HX8861 signal standard considers data located in the same second clock cycle as data corresponding to the same pixel.
  • the original pixel data is transmitted to the display panel according to a first clock cycle (eg, LVDS signal standard), and the display panel is displayed in accordance with a second clock cycle (eg, VESA signal) Standard)
  • a first clock cycle eg, LVDS signal standard
  • a second clock cycle eg, VESA signal
  • the display panel may display abnormality when displaying the original pixel data.
  • the number of bits of the first original portion is the number of data bits that are staggered relative to the first clock cycle for the second clock cycle.
  • the first clock cycle and the second clock cycle are staggered by two data bits, that is, the number of bits of the first original portion is two.
  • Embodiments of the present disclosure include, but are not limited to, the number of bits of displacement may be determined according to a signal standard actually employed, for example, the number of bits of displacement x may be acquired in advance.
  • each pixel includes three sub-pixels (a red sub-pixel R, a green sub-pixel G, and a blue sub-pixel B), and the original pixel data corresponding to each sub-pixel includes 8-bit data
  • each The original pixel data corresponding to the pixels includes three bits of control bits (DE, VS, and HS) and one space (indicated by "-" in the channel OLV3), in addition to the 24-bit data corresponding to the above three sub-pixels.
  • the 28-bit original pixel data corresponding to each pixel is transmitted through four data channels, and each data channel transmits 7-bit original pixel data, that is, each original pixel data group includes 7-bit data.
  • the recombined pixel data obtained through data recombination is also transmitted through the four data channels, and each data channel transmits 7-bit recombined pixel data, that is, each recombined pixel data group includes 7-bit data.
  • the first original portion in each of the original pixel data sets includes two bits of data
  • the second original portion includes five bits of data; accordingly, the first of each of the reconstructed pixel data sets
  • the reorganization section includes two bits of data
  • the second reorganization section includes five bits of data.
  • Embodiments of the present disclosure include, but are not limited to, the number of data bits, the first original part (the first recombination part) included in the original pixel data set (recombined pixel data set) according to different signal standards and different bit positions x
  • the number of bits and the number of bits of the second original portion (second recombination portion) may be different.
  • the first recombination portion includes a data bit number equal to a data bit number included in the first original portion
  • the second recombination portion includes a data bit number and a second original portion included
  • the number of data bits is equal; the following embodiments are the same and will not be described again.
  • the data conversion method provided by the embodiment of the present disclosure performs data recombination on the original pixel data corresponding to at least one row of pixels in the display panel to obtain recombined pixel data, so that the nth recombined pixel data group is in any one of the data channels.
  • the first recombination portion is composed of a first original portion of the n-1th original pixel data group
  • the second recombination portion of the nth recombined pixel data group is composed of a second original of the nth original pixel data group Part of the composition.
  • the obtained recombined pixel data can be converted into an LVDS signal and can be consistent with the data mapping in the VESA signal standard in the display panel, so that the parsing chip can be displayed normally without mounting the field-programmable gate array, thereby reducing the cost.
  • the data conversion method provided by the embodiment of the present disclosure does not limit the implementation object, and may be used, for example, for original pixel data corresponding to one row of pixels in the display panel, and may also be used for multiple rows of pixels in the display panel.
  • Raw pixel data may be used, for example, for original pixel data corresponding to one row of pixels in the display panel, and may also be used for multiple rows of pixels in the display panel.
  • four data channels are taken as an example.
  • the embodiments of the present disclosure include but are not limited to, and may be used according to requirements and application scenarios when transmitting original pixel data.
  • the number of data channels is set.
  • raw pixel data can also be transmitted through one, two, three, five or more data channels.
  • the data conversion method further includes: converting the recombined pixel data It is a low voltage differential signal (LVDS signal) for display on the display panel.
  • LVDS signal low voltage differential signal
  • the N original pixel data groups are recombined to obtain N+1 recombined pixel data sets; and at least one row of pixels in the display panel
  • Performing data recombination on the corresponding original pixel data to obtain the recombined pixel data further includes: the first recombination portion of the first recombined pixel data group is composed of arbitrary data, and the second recombination portion of the first recombined pixel data group is determined by the first original Forming a second original portion of the pixel data group; the first recombination portion of the (N+1)th recombined pixel data group is composed of the first original portion of the Nth original pixel data group, and the (N+1)th recombined pixel data group
  • the second recombination part consists of arbitrary data.
  • each bit of data in the original pixel data may be 0 or 1, so in the embodiment of the present disclosure, any data may be 0 or 1,
  • the embodiment of the present disclosure does not limit the specific value of any data.
  • the original pixel data before recombination and the recombined pixel data obtained after recombination are as shown in Table 3:
  • 7-bit data is used to describe an original pixel data group (or a recombined pixel data group).
  • the 7-bit data here is data corresponding to one data channel in one clock cycle.
  • the "X" in Table 3 indicates arbitrary data.
  • the four original pixel data sets are recombined to obtain five reconstructed pixel data sets.
  • the first original pixel data set is "A 7 A 6 A 5 A 4 A 3 A 2 A 1 ", wherein the first original portion is “A 7 A 6 ", the second original portion Is "A 5 A 4 A 3 A 2 A 1 ";
  • the second original pixel data set is "B 7 B 6 B 5 B 4 B 3 B 2 B 1 ", wherein the first original portion is "B 7 B 6 ", the second original part is “B 5 B 4 B 3 B 2 B 1 ";
  • the third original pixel data set is "C 7 C 6 C 5 C 4 C 3 C 2 C 1 ", where the first original part "C 7 C 6 ", the second original part is "C 5 C 4 C 3 C 2 C 1 ";
  • the fourth original pixel data set is "D 7 D 6 D 5 D 4 D 3 D 2 D 1 " Where the first original portion is "D 7 D 6 " and the second original portion is “D 5 D 4 D 3 D 2 D 1 ".
  • the first recombined pixel data set is composed of two bits of arbitrary data.
  • the 2nd recombined pixel data set is the first original in the 1st original pixel data set a portion of "A 7 A 6 " and a second original portion "B 5 B 4 B 3 B 2 B 1 " in the second original pixel data set;
  • the third reconstructed pixel data set consists of the second original pixel data set
  • the fourth recombined pixel data group consists of the third The first original portion "C 7 C 6 " in the original pixel data group and the second original portion "D 5 D 4 D 3 D 2 D 1 " in the 4th original pixel data group;
  • the data set consists of the first original part "D 7 D 6 " and the five-digit arbitrary data "XX
  • the placeholders of the respective data except the arbitrary data are the same as the placeholders in the original pixel data group before the recombination.
  • “placeholder” means a position where a bit of data is located in a recombined pixel data group (or an original pixel data group), for example, as shown in Table 3.
  • A7 is located in the seventh position of the original pixel data set "A 7 A 6 A 5 A 4 A 3 A 2 A 1 ", and A7 is located in the reconstructed pixel data set "A 7 A 6 B 5 B 4 B
  • the seventh bit in 3 B 2 B 1 ′′ that is, the position of A7 in one pixel data group (original pixel data group or recombined pixel data group) remains unchanged before and after recombination.
  • the number of shift bits x can be determined based on the signal criteria employed by the chips in the display panel.
  • the following uses the HX8861 chip as an example to illustrate the above data conversion method provided by the embodiment of the present disclosure.
  • one pixel generally includes three sub-pixels of RGB, each sub-pixel corresponds to 8-bit data, and the original pixel data corresponding to one pixel includes 28-bit data, wherein 24-bit data is data corresponding to three sub-pixels,
  • the next 4-bit data is the data corresponding to the control signal (for example, the three-bit control bits DE, VS, and HS, and one vacancy).
  • raw pixel data corresponding to one pixel is transmitted through four data channels OLV0 to OLV3, and each data channel transmits 7-bit data.
  • mapping relationship between the first clock cycle corresponding to the LVDS signal standard and the second clock cycle corresponding to the HX8861 chip signal standard among the four data channels OLV0 to OLV3 is as shown in FIG. 3, and the data channel OLV3 is taken as an example below.
  • an original pixel data group is arranged according to the first clock cycle: R7, R6, null, B7, B6, G7, G6, but when the original pixel data set is transmitted to the HX8861 chip, the HX8861 does not consider this at this time. It is a period of data.
  • the data channel OLV3 is taken as an example. If data conversion is not performed, the data output from the LVDS IP core is arranged in the first clock cycle: R7, R6, empty, B7, B6, G7, G6, and the display panel. The HX8861 chip received is empty, B7, B6, G7, G6, R7, R6, and R7 and R6 are the data in the next cycle.
  • the first recombination portion in the recombined pixel data group is composed of a first original portion of the n-1th original pixel data group
  • the second recombination portion of the nth recombined pixel data group is composed of the nth original pixel data group
  • the second original part is composed, so that R7 and R6 belong to the nth original pixel data group at this time, so that display abnormality can be avoided.
  • data recombination of the original pixel data corresponding to at least one row of pixels in the display panel may be performed before the LVDS IP core outputs the LVDS signal according to the predetermined number of displacement bits x.
  • the LVDS conversion is performed according to the recombined pixel data obtained after the recombination, and then the display is performed, thereby solving the problem of the screen abnormality.
  • the data conversion method further includes: sequentially receiving N original pixel data groups, and buffering when receiving the nth original pixel data group. At least x-bit data in the n-1th original pixel data group, x is the number of data bits included in the first original portion.
  • performing data recombination on the original pixel data corresponding to at least one row of pixels in the display panel to obtain the recombined pixel data comprises: first enclosing the first original portion of the n-1th original pixel data group Recombining with the second original portion of the currently received nth original pixel data group to form an nth recombined pixel data group.
  • the nth recombined pixel data group is composed of the first original part (x-bit data) in the n-1th original pixel data group
  • it is not necessary to buffer all data of the n-1th original pixel data group for example, only the first original part (ie, x-bit data) of the n-1th original pixel data is cached, and the cache mode can save the cache. Space, which further reduces costs.
  • performing data recombination on the original pixel data corresponding to at least one row of pixels in the display panel to obtain the recombined pixel data further includes: when receiving the first original pixel data group, the x-bit arbitrary data Recombining with the second original portion of the first original pixel data set to form a first reconstructed pixel data set.
  • performing data recombination on the original pixel data corresponding to at least one row of pixels in the display panel to obtain the recombined pixel data further includes: after receiving the last original pixel data group, buffering the last original pixel data. At least x-bit data in the group, and recombining the first original portion of the cached last original pixel data group with the y-bit arbitrary data to form the last reconstructed pixel data set; y is the data included in the second original portion Number of digits. For example, in the case where the original pixel data group includes 7-bit data and the number of bits of displacement x is 2, the value of y is 5.
  • the data conversion method provided by the embodiment of the present disclosure includes the following operations.
  • S402 Recombining the x-bit arbitrary data with the second original part (y-bit data) in the first original pixel data group to form the first recombined pixel data group when receiving the first original pixel data group;
  • S403 Cache at least x-bit data in the n-1th original pixel data group when receiving the nth original pixel data group;
  • S405 After receiving the last original pixel data group, buffer at least x-bit data in the last original pixel data group, and recombine the first original portion of the cached original original pixel data group and the y-bit arbitrary data. To form the last recombined pixel data set.
  • the buffer of the original pixel data group may be buffered for one first clock cycle after receiving the original pixel data group.
  • CLK is the first clock cycle signal
  • a first clock cycle is used to receive an original pixel data set
  • DE is the control signal
  • datain is represented.
  • datain_l represents the original pixel data of the buffer
  • data represents the recombined pixel data after the reorganization.
  • Table 4 the relationship between datain, datain_l, and data is as shown in Table 4.
  • the above embodiment is an example of performing the buffering and recombination of the original pixel data in real time.
  • the original pixel data in one data channel may be cached before the original pixel data is recombined.
  • the data conversion method further includes: sequentially receiving N original pixel data sets; and performing the received N original pixel data sets. Cache.
  • performing data recombination on the original pixel data corresponding to at least one row of pixels in the display panel to obtain the recombined pixel data includes: ???the first original portion of the n-1th original pixel data group to be cached The second original portion of the cached nth original pixel data set is recombined to form an nth recombined pixel data set.
  • performing data recombination on the original pixel data corresponding to at least one row of pixels in the display panel to obtain the recombined pixel data further includes: encoding the x-bit arbitrary data into the first original pixel data group of the buffer.
  • the second original portion is reorganized to form a first recombined pixel data set.
  • performing data recombination on the original pixel data corresponding to at least one row of pixels in the display panel to obtain the recombined pixel data further includes: initializing the first original portion in the last original pixel data group of the cache The y-bit arbitrary data is recombined to form the last recombined pixel data set; y is the number of data bits included in the second original part.
  • the data conversion method provided by the embodiment of the present disclosure includes the following operations.
  • S603 Recombining the x-bit arbitrary data with the second original part of the cached first original pixel data group to form a first recombined pixel data group; and buffering the n-1th original pixel data group
  • the first original portion and the second original portion of the cached nth original pixel data group are recombined to form an nth recombined pixel data set; the first original portion of the cached last original pixel data set is y
  • the bit data is reorganized to form the last recombined pixel data set.
  • the original pixel data corresponding to each row of pixels in the display panel is separately reorganized according to the driving scan order of the display panel.
  • a display panel includes a plurality of rows of pixels, and data recombination of the original pixel data corresponding to each row of pixels in the display panel may be sequentially performed according to a driving scan order of the display panel.
  • the embodiments of the present disclosure include, but are not limited to, data recombination of original pixel data corresponding to multiple rows of pixels in the display panel in any order, and original pixels corresponding to all pixels included in the display panel. After the data is reorganized, display operations are performed.
  • At least one embodiment of the present disclosure also provides a display method, as shown in FIG. 11, the display method includes the following operations.
  • S801 Receive original pixel data corresponding to at least one row of pixels in the display panel.
  • S803 Convert the recombined pixel data into a low voltage differential signal for display on the display panel.
  • the raw pixel data is transmitted in accordance with the first clock cycle through the at least one data channel, and the recombined pixel data is transmitted through the at least one data channel in a second clock cycle different from the first clock cycle.
  • the data recombination reference may be made to the corresponding description in the above embodiments regarding the data conversion method, and details are not described herein again.
  • embodiments of the present disclosure also provide a data conversion device that can be used, for example, for display panel display. Since the principle of solving the problem by the data conversion device is similar to the foregoing data conversion method, the implementation of the data conversion device can be referred to the implementation of the foregoing data conversion method, and the repeated description is omitted.
  • At least one embodiment of the present disclosure provides a data conversion apparatus.
  • the data conversion apparatus includes: a receiving circuit 01 and a recombining circuit 02.
  • the receiving circuit 01 is configured to receive raw pixel data corresponding to at least one row of pixels in the display panel.
  • the recombination circuit 02 is configured to perform data recombination on the original pixel data to obtain recombined pixel data.
  • the original pixel data is transmitted according to the first clock cycle through the at least one data channel, and the original pixel data transmitted by any one of the data channels is divided into N original pixel data groups according to the first clock cycle, and each of the original pixel data groups includes Aligning the first original portion and the second original portion; the recombined pixel data is transmitted through the at least one data channel in a second clock cycle different from the first clock cycle, and the recombined pixel data transmitted in any one of the data channels is in accordance with the first
  • the clock cycle is divided into a plurality of recombined pixel data sets, and each recombined pixel data set includes a first recombination portion and a second recombination portion that are sequentially arranged.
  • the recombination circuit is configured to cause the first recombination portion of the nth recombined pixel data set to be composed of the first original portion of the n-1th original pixel data group, the nth recombination
  • the second recombination portion in the pixel data group is composed of a second original portion in the nth original pixel data group; n is an integer satisfying 1 ⁇ n ⁇ N, and N is an integer greater than 1.
  • the recombination circuit is further configured to: cause the first recombination part of the first recombined pixel data set to be Arbitrary data composition, the second recombination portion of the first recombined pixel data group is composed of the second original portion of the first original pixel data group; and the first recombination portion of the (N+1)th recombined pixel data group is made of the Nth
  • the first original part of the original pixel data group is composed, and the second recombination part of the (N+1)th recombined pixel data group is composed of arbitrary data.
  • the number of bits of the first original portion is the number of data bits shifted by the second clock period with respect to the first clock period. That is, the number of bits in the first original portion is the same as the number of bits x in the shift.
  • the occupancy of each of the data other than the arbitrary data is the same as the place of the data in the original pixel data group before the recombination.
  • a buffer circuit 03 is further included.
  • the receiving circuit 01 is configured to sequentially receive N raw pixel data sets
  • the buffer circuit 03 is configured to buffer at least x-bit data in the n-1th original pixel data group when the receiving circuit 01 receives the nth original pixel data group, where x is the number of data bits included in the first original portion. That is, the number of bits.
  • the recombining circuit 02 is configured to: the first original portion of the n-1th original pixel data group currently buffered by the buffer circuit 03 and the second original of the nth original pixel data group currently received by the receiving circuit 01 Partially reorganized to form the nth recombined pixel data set.
  • the recombining circuit 02 is further configured to: when the receiving circuit 01 receives the first original pixel data set, the x-bit arbitrary data is Recombining with the second original portion of the first original pixel data set to form a first reconstructed pixel data set.
  • the buffer circuit 03 is further configured to: after the receiving circuit 01 receives the last original pixel data group, buffer the last original pixel data. At least x bits of data in the group.
  • the recombining circuit 02 is further configured to: recombine the first original portion of the last original pixel data set buffered by the buffer circuit 03 with the y-bit arbitrary data to form the last reconstructed pixel data set; y is the second original The number of data bits included in the section.
  • a buffer circuit 03 is further included.
  • the receiving circuit 01 is configured to sequentially receive N raw pixel data sets.
  • the buffer circuit 03 is configured to buffer the N raw pixel data sets received by the receiving circuit 01.
  • the recombining circuit 02 is configured to: perform the first original portion of the n-1th original pixel data group buffered by the buffer circuit 03 and the second original portion of the nth original pixel data group buffered by the buffer circuit 03 Reorganized to form the nth recombined pixel data set.
  • the recombining circuit 02 is further configured to store the x-bit arbitrary data with the buffer circuit 03 in the first original pixel data group.
  • the second original portion is reorganized to form a first recombined pixel data set.
  • the recombination circuit is further configured to: the first original part and the y of the last original pixel data group buffered by the buffer circuit 03
  • the bit data is reorganized to form the last recombined pixel data set.
  • y is the number of data bits included in the second original part.
  • each pixel in at least one row of pixels includes three sub-pixels, and the original pixel data corresponding to each sub-pixel includes 8-bit data, and the original pixel data corresponding to each pixel includes The four sub-pixels correspond to 24-bit data, three-bit control bits, and one vacancy.
  • a signal conversion circuit 04 is further included, and the signal conversion circuit 04 is configured to convert the recombined pixel data obtained by the recombination circuit 02 into a low voltage.
  • the differential signal is used for display on the display panel.
  • the receiving circuit, the buffer circuit, the recombining circuit, and the signal conversion circuit may all be integrated on the FPGA, that is, the data conversion device provided by the embodiment of the present disclosure is integrated on the FPGA.
  • the signal conversion circuit is an LVDS IP core of the FPGA.
  • an embodiment of the present disclosure further provides a display device, including any one of the above data conversion devices provided by an embodiment of the present disclosure.
  • the display device provided by the embodiment of the present disclosure further includes a display panel.
  • the receiving circuit and the recombining circuit in the data conversion device are both integrated in a field programmable gate array (FPGA).
  • FPGA field programmable gate array
  • the buffer circuit is also integrated in the field programmable gate array.
  • the field programmable gate array and signal source are connected to receive raw pixel data, and the field programmable gate array is also coupled to the display panel to provide recombined pixel data to the display panel.
  • the signal conversion circuit can also be integrated into the field programmable gate array.
  • the data conversion device is integrated on a field programmable gate array.
  • the receiving circuit on the field programmable gate array receives the original pixel data from the signal source and buffers it through the buffer circuit, and the recombining circuit reassembles the original pixel data according to the buffer to obtain the reconstructed pixel data, and then the signal conversion circuit (for example, The LVDS IP core converts the recombined pixel data into a low voltage differential signal and sends it to the display panel.
  • a timing controller (TCON) in the display panel receives the low voltage differential signal, and the display panel receives the low voltage differential signal according to the received signal. Display.
  • TCON timing controller
  • a signal source may provide pixel data for a display panel to perform a display operation.
  • the signal source may be a device external to the display device, such as a mobile phone, a video camera, or the like, which can output or store pixel data.
  • the signal source can also be integrated on the field programmable gate array, that is, the signal source and The data conversion device is simultaneously integrated on the field editable gate array such that the field editable gate array itself can synthesize the desired pixel data.
  • the embodiments of the present disclosure do not limit this.
  • the display device may be any product or component having a display function, such as a mobile phone, a tablet computer, a television, a display, a notebook computer, a digital photo frame, a navigator, and the like.
  • a display function such as a mobile phone, a tablet computer, a television, a display, a notebook computer, a digital photo frame, a navigator, and the like.
  • the number of bits x can be 1 bit, 2 bits, 3 bits, etc., and the number of bits in the embodiment of the present disclosure The value is not limited. In this way, the data conversion method, the display method, the data conversion device, and the display device provided by the embodiments of the present disclosure can be applied to signal standards of a plurality of different display chips, thereby improving versatility.
  • the data conversion method, the display method, the data conversion device, and the display device provided by the embodiment of the present disclosure perform data recombination on the original pixel data corresponding to at least one row of pixels in the display panel to obtain recombined pixel data, thereby enabling any one of the data.
  • the first recombination part in the nth recombined pixel data group is composed of the first original part in the n-1th original pixel data group
  • the second recombination part in the nth recombined pixel data group is nth
  • the second original part of the original pixel data set is composed.
  • the obtained recombined pixel data is converted into an LVDS signal and can be consistent with the data mapping in the VESA signal standard in the display panel, so that the analysis chip can be displayed normally without mounting the externally programmable gate array, thereby reducing the cost.
  • embodiments of the present disclosure can be implemented as a method, system, or computer program product. Accordingly, the present disclosure may take the form of an entirely hardware embodiment, an entirely software embodiment, or a combination of software and hardware aspects. Moreover, the present disclosure may take the form of a computer program product embodied on one or more computer-usable storage media (including but not limited to disk storage, CD-ROM, optical storage, etc.) including computer usable program code.
  • computer-usable storage media including but not limited to disk storage, CD-ROM, optical storage, etc.
  • the computer program instructions can also be stored in a computer readable memory that can direct a computer or other programmable data processing device to operate in a particular manner, such that the instructions stored in the computer readable memory produce an article of manufacture comprising the instruction device.
  • the apparatus implements the functions specified in one or more blocks of a flow or a flow and/or block diagram of the flowchart.
  • These computer program instructions can also be loaded onto a computer or other programmable data processing device such that a series of operational steps are performed on a computer or other programmable device to produce computer-implemented processing for execution on a computer or other programmable device.
  • the instructions provide steps for implementing the functions specified in one or more of the flow or in a block or blocks of a flow diagram.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Graphics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种数据转换方法、显示方法、数据转换装置及显示装置。该数据转换方法包括：对显示面板中的至少一行像素对应的原始像素数据进行数据重组以获得重组像素数据；在任一一个数据通道中，对显示面板中的至少一行像素对应的原始像素数据进行数据重组以获得重组像素数据包括：第n个重组像素数据组中的第一重组部分由第n-1个原始像素数据组中的第一原始部分组成，第n个重组像素数据组中的第二重组部分由第n个原始像素数据组中的第二原始部分组成；n为满足1＜n≤N的整数，N为大于1的整数。

Description

数据转换方法、显示方法、数据转换装置及显示装置
本申请要求于2017年12月18日递交的中国专利申请第201711366699.3号的优先权，在此全文引用上述中国专利申请公开的内容以作为本申请的一部分。
技术领域
本公开实施例涉及一种数据转换方法、显示方法、数据转换装置及显示装置。
背景技术
现场可编程门阵列(FPGA，Field Programmable Gate Array)因为具有较高的处理速度和稳定性使其在视频处理、面板显示上的应用越来越广泛。
发明内容
本公开至少一实施例提供一种数据转换方法，包括：对显示面板中的至少一行像素对应的原始像素数据进行数据重组以获得重组像素数据。所述原始像素数据通过至少一个数据通道按照第一时钟周期进行传输，任一一个数据通道传输的原始像素数据按照所述第一时钟周期划分为N个原始像素数据组，每个所述原始像素数据组包括顺序排列的第一原始部分和第二原始部分；所述重组像素数据通过所述至少一个数据通道按照不同于所述第一时钟周期的第二时钟周期进行传输，任一一个数据通道传输的重组像素数据按照所述第一时钟周期划分为多个重组像素数据组，每个所述重组像素数据组包括顺序排列的第一重组部分和第二重组部分；在所述任一一个数据通道中，对显示面板中的至少一行像素对应的原始像素数据进行数据重组以获得重组像素数据包括：第n个重组像素数据组中的第一重组部分由第n-1个原始像素数据组中的第一原始部分组成，第n个重组像素数据组中的第二重组部分由第n个原始像素数据组中的第二原始部分组成；其中，n为满足1＜n≤N的整数，N为大于1的整数。
例如，在本公开一实施例提供的数据转换方法中，在所述任一一个数 据通道中，所述N个原始像素数据组重组完后获得N+1个重组像素数据组；对显示面板中的至少一行像素对应的原始像素数据进行数据重组以获得重组像素数据还包括：第一个重组像素数据组的第一重组部分由任意数据组成，第一个重组像素数据组的第二重组部分由第一个原始像素数据组的第二原始部分组成；第N+1个重组像素数据组的第一重组部分由第N个原始像素数据组中的第一原始部分组成，第N+1个重组像素数据组中的第二重组部分由任意数据组成。
例如，在本公开一实施例提供的数据转换方法中，在所述任一一个数据通道中，所述第一原始部分的位数为所述第二时钟周期相对于所述第一时钟周期错开的数据位数。
例如，在本公开一实施例提供的数据转换方法中，在每一个所述重组像素数据组中，除了所述任意数据外其它各个数据的占位与该数据在所述原始像素数据组中的占位相同。
例如，在本公开一实施例提供的数据转换方法中，在所述任一一个数据通道中，所述数据转换方法还包括：依次接收所述N个原始像素数据组，且在接收第n个原始像素数据组时缓存第n-1个原始像素数据组中的至少x位数据，x为所述第一原始部分包括的数据位数；其中，在所述任一一个数据通道中，对显示面板中的至少一行像素对应的原始像素数据进行数据重组以获得重组像素数据包括：将当前缓存的第n-1个原始像素数据组中的第一原始部分和当前接收的第n个原始像素数据组中的第二原始部分进行重组，以形成第n个重组像素数据组。
例如，在本公开一实施例提供的数据转换方法中，在所述任一一个数据通道中，对显示面板中的至少一行像素对应的原始像素数据进行数据重组以获得重组像素数据还包括：在接收第一个原始像素数据组时，将x位任意数据与所述第一个原始像素数据组中的第二原始部分进行重组，以形成第一个重组像素数据组。
例如，在本公开一实施例提供的数据转换方法中，在所述任一一个数据通道中，对显示面板中的至少一行像素对应的原始像素数据进行数据重组以获得重组像素数据还包括：在接收最后一个原始像素数据组后，缓存所述最后一个原始像素数据组中的至少x位数据，并将缓存的所述最后一个原始像素数据组中的第一原始部分与y位任意数据进行重组，以形成最 后一个重组像素数据组；其中，y为所述第二原始部分包括的数据位数。
例如，在本公开一实施例提供的数据转换方法中，在所述任一一个数据通道中，所述数据转换方法还包括：依次接收所述N个原始像素数据组；以及将接收的所述N个原始像素数据组均进行缓存；其中，在所述任一一个数据通道中，对显示面板中的至少一行像素对应的原始像素数据进行数据重组以获得重组像素数据包括：将缓存的第n-1个原始像素数据组中的第一原始部分和缓存的第n个原始像素数据组中的第二原始部分进行重组，以形成第n个重组像素数据组。
例如，在本公开一实施例提供的数据转换方法中，在所述任一一个数据通道中，对显示面板中的至少一行像素对应的原始像素数据进行数据重组以获得重组像素数据还包括：将x位任意数据与缓存的第一个原始像素数据组中的第二原始部分进行重组，以形成第一个重组像素数据组。
例如，在本公开一实施例提供的数据转换方法中，在所述任一一个数据通道中，对显示面板中的至少一行像素对应的原始像素数据进行数据重组以获得重组像素数据还包括：将缓存的最后一个原始像素数据组中的第一原始部分与y位任意数据进行重组，以形成最后一个重组像素数据组；其中，y为所述第二原始部分包括的数据位数。
例如，在本公开一实施例提供的数据转换方法中，所述至少一行像素中的每个像素包括三个子像素，每个子像素对应的原始像素数据包括8位数据，所述每个像素对应的原始像素数据包括所述三个子像素对应的24位数据、三位控制位以及一个空位。
例如，在本公开一实施例提供的数据转换方法中，在对显示面板中的至少一行像素对应的原始像素数据进行数据重组以获得重组像素数据之后，所述数据转换方法还包括：将所述重组像素数据转换为低压差分信号以用于所述显示面板进行显示。
例如，在本公开一实施例提供的数据转换方法中，对显示面板中的至少一行像素对应的原始像素数据进行数据重组以获得重组像素数据包括：按照所述显示面板的驱动扫描顺序，对所述显示面板中的每一行像素对应的原始像素数据分别都进行数据重组。
本公开至少一实施例还提供一种显示方法，包括：接收显示面板中的至少一行像素对应的原始像素数据；对所述原始像素数据进行数据重组以 获得重组像素数据；以及将所述重组像素数据转换为低压差分信号以用于所述显示面板进行显示；其中，所述原始像素数据通过至少一个数据通道按照第一时钟周期进行传输，所述重组像素数据通过所述至少一个数据通道按照不同于所述第一时钟周期的第二时钟周期进行传输。
本公开至少一实施例还提供一种数据转换装置，包括：接收电路和重组电路；其中，所述接收电路被配置为接收显示面板中的至少一行像素对应的原始像素数据；所述重组电路被配置为对所述原始像素数据进行数据重组以获得重组像素数据；其中，所述原始像素数据通过至少一个数据通道按照第一时钟周期进行传输，任一一个数据通道传输的原始像素数据按照所述第一时钟周期划分为N个原始像素数据组，每个所述原始像素数据组包括顺序排列的第一原始部分和第二原始部分；所述重组像素数据通过所述至少一个数据通道按照不同于所述第一时钟周期的第二时钟周期进行传输，任一一个数据通道传输的重组像素数据按照所述第一时钟周期划分为多个重组像素数据组，每个所述重组像素数据组包括顺序排列的第一重组部分和第二重组部分；在所述任一一个数据通道中，所述重组电路被配置为：使得第n个重组像素数据组中的第一重组部分由第n-1个原始像素数据组中的第一原始部分组成，第n个重组像素数据组中的第二重组部分由第n个原始像素数据组中的第二原始部分组成；其中，n为满足1＜n≤N的整数，N为大于1的整数。
例如，在本公开一实施例提供的数据转换装置中，在所述任一一个数据通道中，所述N个原始像素数据组重组完后获得N+1个重组像素数据组；所述重组电路还被配置为：使得第一个重组像素数据组的第一重组部分由任意数据组成，第一个重组像素数据组的第二重组部分由第一个原始像素数据组的第二原始部分组成；以及使得第N+1个重组像素数据组的第一重组部分由第N个原始像素数据组中的第一原始部分组成，第N+1个重组像素数据组中的第二重组部分由任意数据组成。
例如，在本公开一实施例提供的数据转换装置中，在所述任一一个数据通道中，所述第一原始部分的位数为所述第二时钟周期相对于所述第一时钟周期错开的数据位数。
例如，在本公开一实施例提供的数据转换装置中，在每一个所述重组像素数据组中，除了所述任意数据外其它各个数据的占位与该数据在所述 原始像素数据组中的占位相同。
例如，本公开一实施例提供的数据转换装置还包括缓存电路；在所述任一一个数据通道中，所述接收电路被配置为依次接收所述N个原始像素数据组；所述缓存电路被配置为在所述接收电路接收第n个原始像素数据组时缓存第n-1个原始像素数据组中的至少x位数据，x为所述第一原始部分包括的数据位数；所述重组电路被配置为：将所述缓存电路当前缓存的第n-1个原始像素数据组中的第一原始部分和所述接收电路当前接收的第n个原始像素数据组中的第二原始部分进行重组，以形成第n个重组像素数据组。
例如，在本公开一实施例提供的数据转换装置中，在所述任一一个数据通道中，所述重组电路还被配置为：在所述接收电路接收第一个原始像素数据组时，将x位任意数据与所述第一个原始像素数据组中的第二原始部分进行重组，以形成第一个重组像素数据组。
例如，在本公开一实施例提供的数据转换装置中，在所述任一一个数据通道中，所述缓存电路还被配置为：在所述接收电路接收最后一个原始像素数据组后，缓存所述最后一个原始像素数据组中的至少x位数据；所述重组电路还被配置为：将所述缓存电路缓存的所述最后一个原始像素数据组中的第一原始部分与y位任意数据进行重组，以形成最后一个重组像素数据组；其中，y为所述第二原始部分包括的数据位数。
例如，本公开一实施例提供的数据转换装置还包括缓存电路；在所述任一一个数据通道中，所述接收电路被配置为依次接收所述N个原始像素数据组；所述缓存电路被配置为将所述接收电路接收的所述N个原始像素数据组均进行缓存；所述重组电路被配置为：将所述缓存电路缓存的第n-1个原始像素数据组中的第一原始部分和所述缓存电路缓存的第n个原始像素数据组中的第二原始部分进行重组，以形成第n个重组像素数据组。
例如，在本公开一实施例提供的数据转换装置中，在所述任一一个数据通道中，所述重组电路还被配置为：将x位任意数据与所述缓存电路缓存的第一个原始像素数据组中的第二原始部分进行重组，以形成第一个重组像素数据组。
例如，在本公开一实施例提供的数据转换装置中，在所述任一一个数据通道中，所述重组电路还被配置为：将所述缓存电路缓存的最后一个原 始像素数据组中的第一原始部分与y位任意数据进行重组，以形成最后一个重组像素数据组；其中，y为所述第二原始部分包括的数据位数。
例如，在本公开一实施例提供的数据转换装置中，所述至少一行像素中的每个像素包括三个子像素，每个子像素对应的原始像素数据包括8位数据，所述每个像素对应的原始像素数据包括所述三个子像素对应的24位数据、三位控制位以及一个空位。
例如，本公开一实施例提供的数据转换装置还包括信号转换电路；所述信号转换电路被配置为将所述重组像素数据转换为低压差分信号以用于所述显示面板进行显示。
本公开至少一实施例还提供一种显示装置，包括本公开的实施例提供的任一数据转换装置。
例如，本公开一实施例提供的显示装置还包括显示面板；所述接收电路和所述重组电路均集成于现场可编程门阵列中，在所述数据转换装置包括所述缓存电路的情形中，所述缓存电路也集成于所述现场可编程门阵列中；所述现场可编程门阵列和信号源连接以接收所述原始像素数据，所述现场可编程门阵列还和所述显示面板连接以提供所述重组像素数据至所述显示面板。
例如，在本公开一实施例提供的显示装置中，在所述数据转换装置包括所述信号转换电路的情形中，所述信号转换电路也集成于所述现场可编程门阵列中。
本公开至少一实施例提供一种数据转换方法，包括：对显示面板中的每一行像素对应的像素数据进行数据重组；其中，在任意一行像素对应的重组像素数据中，第n个像素的重组像素数据由该行像素中第n-1个像素的像素数据中的部分数据与第n个像素的像素数据中的部分数据进行重组组成，第一个像素的重组像素数据包括该行像素中的第一个像素的像素数据中的部分数据，最后一个像素的重组像素数据包括该行像素中的最后一个像素的像素数据中的部分数据；且重组后一个像素的重组像素数据中的数据的位数与重组前一个像素的像素数据中的数据的位数相等；其中，n为满足1＜n≤N的整数，N为所述显示面板中的任意一行像素包括的像素的数量。
例如，在本公开一实施例提供的数据转换方法中，对所述显示面板中 的每一行像素对应的像素数据进行数据重组包括：根据预先确定的漂移位数x，对每一行像素对应的像素数据进行数据重组；其中，在任意一行像素对应的重组像素数据中，第n个像素的重组像素数据由该行像素中第n-1个像素的像素数据中的前x位数据与第n个像素的像素数据中的后y位数据进行重组组成，第一个像素的重组像素数据由x位任意数据与该行像素中的第一个像素的像素数据中的后y位数据组成，最后一个像素的重组像素数据由该行像素中的最后一个像素的像素数据的前x位数据与y位任意数据组成；每个像素的像素数据中包括x+y位数据，x、y为大于零的整数。
例如，在本公开一实施例提供的数据转换方法中，在每一个像素对应的所述重组像素数据中，除了所述任意数据外其它各数据的占位与该数据在重组前的像素数据中的占位相同。
例如，在本公开一实施例提供的数据转换方法中，对所述显示面板中的每一行像素对应的像素数据进行数据重组还包括：依次接收一行像素中各像素的像素数据，且在接收第n个像素的像素数据时缓存第n-1个像素的像素数据；其中，根据预先确定的漂移位数x，对每一行像素对应的像素数据进行数据重组包括：根据预先确定的漂移位数x，将当前缓存的第n-1个像素的像素数据中的前x位数据与当前接收的第n个像素的像素数据中的后y位数据进行重组，形成第n个像素的重组像素数据。
例如，在本公开一实施例提供的数据转换方法中，在接收所述一行像素中的第一个像素的像素数据时，将x位任意数据与所述第一个像素的像素数据中的后y位数据进行重组，形成第一个像素的重组像素数据。
例如，在本公开一实施例提供的数据转换方法中，在接收所述一行像素中的最后一个像素的像素数据后，缓存所述最后一个像素的像素数据，并将缓存的所述最后一个像素的像素数据中的前x位数据与y位任意数据进行重组，形成最后一个像素的重组像素数据。
例如，在本公开一实施例提供的数据转换方法中，对所述显示面板中的每一行像素对应的像素数据进行数据重组还包括：依次接收一行像素中各像素的像素数据；将接收的所述一行像素对应的像素数据均进行缓存；其中，根据预先确定的漂移位数x，对每一行像素对应的像素数据进行数据重组包括：根据缓存的所述一行像素对应的像素数据，将缓存的该行像素中第n-1个像素的像素数据中的前x位数据与第n个像素的像素数据中 的后y位数据进行重组，形成第n个像素的重组像素数据。
例如，在本公开一实施例提供的数据转换方法中，将x位任意数据与缓存的所述一行像素中第一个像素的像素数据中的后y位数据进行重组，形成第一个像素的重组像素数据。
例如，在本公开一实施例提供的数据转换方法中，将缓存的所述一行像素中最后一个像素的像素数据中的前x位数据与y位任意数据进行重组，形成最后一个像素的重组像素数据。
例如，在本公开一实施例提供的数据转换方法中，在所述对所述显示面板中的每一行像素对应的像素数据进行数据重组之后，所述数据转换方法还包括：将所述重组像素数据转换为低压差分信号以用于显示。
本公开至少一实施例还提供一种数据转换装置，包括：接收模块和重组模块；其中，所述接收模块被配置为接收显示面板中的每一行像素对应的像素数据；所述重组模块被配置为对所述显示面板中的每一行像素对应的像素数据进行数据重组；其中，在任意一行像素对应的重组像素数据中，第n个像素的重组像素数据由该行像素中第n-1个像素的像素数据中的部分数据与第n个像素的像素数据中的部分数据进行重组组成，第一个像素的重组像素数据包括该行像素中的第一个像素的像素数据中的部分数据，最后一个像素的重组像素数据包括该行像素中的最后一个像素的像素数据中的部分数据；且重组后一个像素的重组像素数据中的数据的位数与重组前一个像素的像素数据中的数据的位数相等；其中，n为满足1＜n≤N的整数，N为所述显示面板中的任意一行像素包括的像素的数量。
例如，在本公开一实施例提供的数据转换装置中，所述重组模块被配置为：根据预先确定的漂移位数x，对每一行像素对应的像素数据进行数据重组；其中，在任意一行像素对应的重组像素数据中，第n个像素的重组像素数据由该行像素中第n-1个像素的像素数据中的前x位数据与第n个像素的像素数据中的后y位数据进行重组组成，第一个像素的重组像素数据由x位任意数据与该行像素中的第一个像素的像素数据中的后y位数据组成，最后一个像素的重组像素数据由该行像素中的最后一个像素的像素数据的前x位数据与y位任意数据组成；每个像素的像素数据中包括x+y位数据，x、y为大于零的整数。
例如，在本公开一实施例提供的数据转换装置中，在每一个像素对应 的所述重组像素数据中，除了所述任意数据外其它各数据的占位与该数据在重组前的像素数据中的占位相同。
例如，在本公开一实施例提供的数据转换装置中，还包括缓存模块；所述接收模块被配置为依次接收一行像素中各像素的像素数据；所述缓存模块被配置为在所述接收模块接收第n个像素的像素数据时缓存第n-1个像素的像素数据；所述重组模块被配置为根据预先确定的漂移位数x，将当前缓存的第n-1个像素的像素数据中的前x位数据与当前接收的第n个像素的像素数据中的后y位数据进行重组，形成第n个像素的重组像素数据。
例如，在本公开一实施例提供的数据转换装置中，所述重组模块还被配置为在所述接收模块接收所述一行像素中的第一个像素的像素数据时，将x位任意数据与所述第一个像素的像素数据中的后y位数据进行重组，形成第一个像素的重组像素数据。
例如，在本公开一实施例提供的数据转换装置中，所述缓存模块还被配置为在所述接收模块接收所述一行像素中的最后一个像素的像素数据后，缓存所述最后一个像素的像素数据；
所述重组模块还被配置为将所述缓存模块缓存的所述最后一个像素的像素数据中的前x位数据与y位任意数据进行重组，形成最后一个像素的像素数据。
例如，在本公开一实施例提供的数据转换装置中，还包括缓存模块；所述接收模块被配置为依次接收一行像素中各像素的像素数据；所述缓存模块被配置为将所述接收模块接收的所述一行像素对应的像素数据均进行缓存；所述重组模块被配置为根据所述缓存模块缓存的所述一行像素对应的像素数据，将缓存的该行像素中第n-1个像素的像素数据中的前x位数据与第n个像素的像素数据中的后y位数据进行重组，形成第n个像素的重组像素数据。
例如，在本公开一实施例提供的数据转换装置中，所述重组模块还被配置为将x位任意数据与所述缓存模块缓存的所述一行像素中第一个像素的像素数据中的后y位数据进行重组，形成第一个像素的重组像素数据。
例如，在本公开一实施例提供的数据转换装置中，所述重组模块还被配置为将所述缓存模块缓存的所述一行像素中最后一个像素的像素数据中 的前x位数据与y位任意数据进行重组，形成最后一个像素的重组像素数据。
例如，在本公开一实施例提供的数据转换装置中，还包括信号转换模块，所述信号转换模块被配置为将所述重组模块获得的所述重组像素数据转换为低压差分信号以用于显示。
例如，在本公开一实施例提供的数据转换装置中，所述接收模块和所述重组模块均集成于现场可编程门阵列中；在所述数据转换装置包括所述缓存模块的情形中，所述缓存模块也集成于所述现场可编程门阵列中；在所述数据转换装置包括所述信号转换模块的情形中，所述信号转换模块也集成于所述现场可编程门阵列中。
本公开至少一实施例还提供一种显示装置，包括本公开的实施例提供的任一数据转换装置。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为一种将FPGA应用于显示面板的方案示意图；
图2A和图2B分别为显示画面异常的原理示意图；
图3为本公开的实施例提供的芯片中低压差分信号的数据映射示意图；
图4为本公开的实施例提供的数据转换方法的流程示意图之一；
图5为本公开的实施例提供的数据转换方法对应的时序图；
图6为本公开的实施例提供的数据转换方法的流程示意图之二；
图7为本公开的实施例提供的数据转换装置的结构示意图之一；
图8为本公开的实施例提供的数据转换装置的结构示意图之二；
图9为本公开的实施例提供的数据转换装置的结构示意图之三；
图10为本公开的实施例提供的显示装置的结构示意图；以及
图11为本公开的实施例提供的显示方法的流程示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公 开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
如图1所示，当一显示面板4在显示时，信号源1输入的像素数据信号通过现场可编程门阵列2(FPGA，Field Programmable Gate Array)转换为晶体管-晶体管逻辑电平信号(TTL)，然后挂载在现场可编程门阵列2外的解析芯片3将TTL信号转换为低压差分信号(LVDS，Low Voltage Differential Signaling)，该低压差分信号再被传送至显示面板4以实现显示。
由于上述显示方法需要在现场可编程门阵列外挂载一颗解析芯片，成本可能较高。
为了避免在FPGA外挂载解析芯片，可以利用FPGA直接调用其内部的LVDS IP核资源，将输入FPGA的像素数据通过此LVDS IP核直接转换为LVDS信号后再发送至显示面板进行显示。但是显示面板在显示时会出现画面异常的问题。例如，如图2A所示，肉眼观察红色和蓝色之间会出现一条黑色的条纹，而用显微镜观察该黑色条纹时发现它其实有颜色，且为红色，但是其亮度很低。另外如图2B所示，黑白颜色转变时在黑色像素和白色像素之间有一列像素仅显示红色，但此红色比右侧白色像素中的红色子像素的亮度要暗一些；而白黑颜色转变时在白色像素和黑色像素之间的一列像素虽然为红绿蓝(R/G/B)三色，但其中红色子像素的亮度很低。由此可知，若直接调用FPGA内部的LVDS IP核资源，将像素数据转换为LVDS信号进行 显示时，画面中颜色不同的两个区域的临近切换点的像素会出现显示异常的现象。
本申请人对上述异常现象进行了进一步的研究，在试验中向FPGA输入特定的画面对应的像素数据，例如，该特定的画面为白黑黑白黑黑(例如，只点亮RGB子像素的最高位数据：R7、B7、G7)，但是在显示面板显示时用显微镜观察该显示面板时出现了画面异常现象。即如果是正常显示，在显微镜下观察到的显示面板中的各个子像素的排列应该如表1所示：
表1
B G R B G R B G R B G R
1 1 1 0 0 0 0 0 0 1 1 1
但是实际用显微镜进行观察时，出现了表2的排列顺序：
表2
B G R B G R B G R B G R
1 1 0 0 0 1 0 0 0 1 1 0
通过表1和表2的对比，发现红色子像素(R)的R7数据发生了位移，并通过多次试验进行验证，显示异常的现象是由像素数据发生位移导致的。继而研究发现像素数据发生位移是由于从LVDS IP核输出的LVDS信号标准与显示面板上的视频电子标准协会(Video Electronics Standards Association,VESA)标准中的数据映射(data mapping)不一致。
本公开的实施例提供了一种数据转换方法、显示方法、数据转换装置及显示装置。通过使从FPGA中的LVDS IP核输出的LVDS信号标准与后端显示面板上的VESA信号标准中的data mapping一致，从而不需要在现场可编程门阵列外挂载解析芯片也能正常显示，进而可以降低成本。
附图中各部件的形状和大小不反映真实比例，目的只是示意说明本公开的内容。
本公开的实施例提供一种数据转换方法，例如，该数据转换方法可以应用于显示面板进行显示，该数据转换方法包括：对显示面板中的至少一行像素对应的原始像素数据进行数据重组以获得重组像素数据。需要说明的是，在本公开的实施例中，将进行数据重组前的数据称为原始像素数据，将原始 像素数据进行数据重组后获得的数据称为重组像素数据，以下各实施例与此相同，不再赘述。
原始像素数据通过至少一个数据通道按照第一时钟周期进行传输，任一一个数据通道传输的原始像素数据按照第一时钟周期划分为N个原始像素数据组，每个原始像素数据组包括顺序排列的第一原始部分和第二原始部分。
重组像素数据通过至少一个数据通道按照不同于第一时钟周期的第二时钟周期进行传输，任一一个数据通道传输的重组像素数据按照第一时钟周期划分为多个重组像素数据组，每个重组像素数据组包括顺序排列的第一重组部分和第二重组部分。
在任一一个数据通道中，对显示面板中的至少一行像素对应的原始像素数据进行数据重组以获得重组像素数据包括：
第n个重组像素数据组中的第一重组部分由第n-1个原始像素数据组中的第一原始部分组成，第n个重组像素数据组中的第二重组部分由第n个原始像素数据组中的第二原始部分组成；n为满足1＜n≤N的整数，N为大于1的整数。
例如，如图3所示，在一个示例中，原始像素数据可以通过四个数据通道(OLV0、OLV1、OLV2和OLV3)按照第一时钟周期进行传输，例如第一时钟周期为对应于LVDS信号标准的循环周期。也就是说，在任一一个数据通道中，LVDS信号标准将位于同一个第一时钟周期内的数据认为是对应于同一个像素的数据。
相应地，重组像素数据也可以通过上述四个数据通道进行传输，但重组像素数据是按照第二时钟周期进行传输，例如，在一个示例中，第二时钟周期对应于显示面板VESA标准的循环周期，例如，当显示面板采用HX8861芯片时，则第二时钟周期对应于HX8861信号标准的循环周期。也就是说，在任一一个数据通道中，HX8861信号标准将位于同一个第二时钟周期内的数据认为是对应于同一个像素的数据。
如图3所示，如果不对原始像素数据进行处理，则原始像素数据按照第一时钟周期(例如LVDS信号标准)被传输至显示面板，显示面板在显示时是按照第二时钟周期(例如VESA信号标准)对原始像素数据进行显示的，此时，由于前后两个信号标准的不同会导致该显示面板在显示原始像素数据 时发生显示异常。
例如，在任一一个数据通道中，第一原始部分的位数为第二时钟周期相对于第一时钟周期错开的数据位数。如图3所示，在该示例中，第一时钟周期和第二时钟周期错开两个数据位，也就是说，第一原始部分的位数为2。同时，在本公开的实施例中，将第二时钟周期相对于第一时钟周期错开的数据位数定义为“位移位数x”，也就是说，对于图3所示的示例，位移位数x＝2。本公开的实施例包括但不限于此，位移位数可以根据实际采用的信号标准进行确定，例如，位移位数x可以预先获取。
在本公开的一些实施例中，例如，每个像素包括三个子像素(红色子像素R、绿色子像素G和蓝色子像素B)，每个子像素对应的原始像素数据包括8位数据，每个像素对应的原始像素数据除了包括上述三个子像素对应的24位数据外，还包括三位控制位(DE、VS和HS)以及一个空位(如图中通道OLV3中的“-”所示)。每个像素对应的28位原始像素数据通过四个数据通道进行传输，每一个数据通道传输7位原始像素数据，即每一个原始像素数据组包括7位数据。
相应地，经过数据重组获得的重组像素数据也通过该四个数据通道进行传输，每一个数据通道传输7位重组像素数据，即每一个重组像素数据组包括7位数据。另外，在图3所示的示例中，每一个原始像素数据组中的第一原始部分包括两位数据，第二原始部分包括五位数据；相应地，每一个重组像素数据组中的第一重组部分包括两位数据，第二重组部分包括五位数据。本公开的实施例包括但不限于此，根据不同的信号标准和不同的位移位数x，原始像素数据组(重组像素数据组)包括的数据位数、第一原始部分(第一重组部分)的位数以及第二原始部分(第二重组部分)的位数可以不同。
需要说明的是，在本公开的实施例中，第一重组部分包括的数据位数和第一原始部分包括的数据位数相等，第二重组部分包括的数据位数和第二原始部分包括的数据位数相等；以下各实施例与此相同，不再赘述。
本公开的实施例提供的数据转换方法，对显示面板中的至少一行像素对应的原始像素数据进行数据重组以获得重组像素数据，从而使得在任一一个数据通道中，第n个重组像素数据组中的第一重组部分由第n-1个原始像素数据组中的第一原始部分组成，第n个重组像素数据组中的第二重组部分由第n个原始像素数据组中的第二原始部分组成。从而使得获得的重组像素数 据转换为LVDS信号后可以与显示面板中的VESA信号标准中的data mapping保持一致，从而不需要在现场可编程门阵列外挂载解析芯片也能正常显示，进而可以降低成本。
需要说明的是，本公开的实施例提供的数据转换方法对实施对象不作限定，例如可以用于显示面板中的一行像素对应的原始像素数据，也可以用于显示面板中的多行像素对应的原始像素数据。
如图3所示，在本公开的实施例中是以四个数据通道为例进行说明的，本公开的实施例包括但不限于此，在对原始像素数据进行传输时可以根据需要以及应用场景对数据通道的个数进行设置，例如，原始像素数据还可以通过一个、两个、三个、五个或更多个数据通道进行传输。
例如，在本公开的实施例提供的数据转换方法中，在对显示面板中的至少一行像素对应的原始像素数据进行数据重组以获得重组像素数据之后，数据转换方法还包括：将重组像素数据转换为低压差分信号(LVDS信号)以用于显示面板进行显示。
例如，在本公开的实施例提供的数据转换方法中，在任一一个数据通道中，N个原始像素数据组重组完后获得N+1个重组像素数据组；对显示面板中的至少一行像素对应的原始像素数据进行数据重组以获得重组像素数据还包括：第一个重组像素数据组的第一重组部分由任意数据组成，第一个重组像素数据组的第二重组部分由第一个原始像素数据组的第二原始部分组成；第N+1个重组像素数据组的第一重组部分由第N个原始像素数据组中的第一原始部分组成，第N+1个重组像素数据组中的第二重组部分由任意数据组成。
例如，在采用二进制数据的情形下，原始像素数据(或重组像素数据)中每一位数据可以是0或1，因此在本公开的实施例中，任意数据可以是0，也可以是1，本公开的实施例对任意数据的具体取值不作限定。
例如，在本公开的一个实施例提供的数据转换方法中，以位移位数x＝2为例，重组前的原始像素数据和重组后获得的重组像素数据如表3所示：
表3
Figure PCTCN2018121104-appb-000001
Figure PCTCN2018121104-appb-000002
表3中用7位数据来示例一个原始像素数据组(或重组像素数据组)，例如，此处的7位数据为对应一个数据通道在一个时钟周期中的数据。表3中的“X”表示任意数据。如表3所示，4个原始像素数据组经过数据重组后获得5个重组像素数据组。
例如，如表3所示，第1个原始像素数据组为“A 7A 6A 5A 4A 3A 2A 1”，其中第一原始部分为“A 7A 6”，第二原始部分为“A 5A 4A 3A 2A 1”；第2个原始像素数据组为“B 7B 6B 5B 4B 3B 2B 1”，其中第一原始部分为“B 7B 6”，第二原始部分为“B 5B 4B 3B 2B 1”；第3个原始像素数据组为“C 7C 6C 5C 4C 3C 2C 1”，其中第一原始部分为“C 7C 6”，第二原始部分为“C 5C 4C 3C 2C 1”；第4个原始像素数据组为“D 7D 6D 5D 4D 3D 2D 1”，其中第一原始部分为“D 7D 6”，第二原始部分为“D 5D 4D 3D 2D 1”。
对上述四个原始像素数据组按照本公开的实施例提供的数据转换方法进行数据重组后获得五个重组像素数据组，如表3所示，第1个重组像素数据组由两位任意数据“XX”和第1个原始像素数据组中的第二原始部分“A 5A 4A 3A 2A 1”组成；第2个重组像素数据组由第1个原始像素数据组中的第一原始部分“A 7A 6”和第2个原始像素数据组中的第二原始部分“B 5B 4B 3B 2B 1”组成；第3个重组像素数据组由第2个原始像素数据组中的第一原始部分“B 7B 6”和第3个原始像素数据组中的第二原始部分“C 5C 4C 3C 2C 1”组成；第4个重组像素数据组由第3个原始像素数据组中的第一原始部分“C 7C 6”和第4个原始像素数据组中的第二原始部分“D 5D 4D 3D 2D 1”组成；第5个重组像素数据组由第4个原始像素数据组中的第一原始部分“D 7D 6”和五位任意数据“XXXXX”组成。
例如，在本公开的实施例提供的数据转换方法中，在每一个重组像素数据组中，除了任意数据外其它各个数据的占位与该数据在重组前的原始像素数据组中的占位相同。需要说明的是，在本公开的实施例中，“占位”表示某一位(bit)数据在重组像素数据组(或原始像素数据组)中所处的位置，例如，如表3中所示，重组前A7位于原始像素数据组“A 7A 6A 5A 4A 3A 2A 1”中的第七位，重组后A7位于重组像素数据组“A 7A 6B 5B 4B 3B 2B 1”中的第七 位，也就是说，在重组前后，A7在一个像素数据组(原始像素数据组或重组像素数据组)中的位置是保持不变的。
例如，位移位数x可以根据显示面板中的芯片所采用的信号标准来确定。下面以显示面板采用HX8861芯片为例，来说明本公开的实施例提供的上述数据转换方法。
例如，在一个示例中，一个像素一般包括RGB三个子像素，每一子像素对应8位数据，一个像素对应的原始像素数据包括28位数据，其中24位数据为三个子像素对应的数据，剩下的4位数据为控制信号对应的数据(例如，三位控制位DE、VS和HS，以及一个空位)。例如，一个像素对应的原始像素数据通过4个数据通道OLV0～OLV3进行传输，则每个数据通道传输7位数据。
例如，4个数据通道OLV0～OLV3中对应LVDS信号标准的第一时钟周期和对应HX8861芯片信号标准的第二时钟周期的映射关系如图3所示，下面以数据通道OLV3为例进行说明。例如，一个原始像素数据组按照第一时钟周期的排列为：R7、R6、空、B7、B6、G7、G6，但是将该原始像素数据组传输至HX8861芯片时，此时HX8861并不认为这是一个周期的数据，HX8861的信号标准认为循环周期(即第二时钟周期)对应的数据排列(即重组像素数据组)为空、B7、B6、G7、G6、R7、R6。并且此时的R7、R6为LVDS IP核中下一个像素的像素数据，因此在该通道上表现为第n+1个像素的原始像素数据中的R7和R6位移到第n个像素的原始像素数据中去了。其余三个信号通道OLV2、OLV1、OLV0也会出现类似的数据位移现象，且位移位数x＝2。
同样以数据通道OLV3为例进行说明，如果不进行数据转换，那么从LVDS IP核输出的数据在第一时钟周期的排列为：R7、R6、空、B7、B6、G7、G6，而显示面板中的HX8861芯片收到的却是空、B7、B6、G7、G6、R7、R6，并且R7和R6是下一个周期中的数据。
采用本公开的实施例提供的数据转换方法对原始像素数据进行数据重组后，虽然HX8861芯片收到的重组像素数据仍然是空、B7、B6、G7、G6、R7、R6，但是由于第n个重组像素数据组中的第一重组部分由第n-1个原始像素数据组中的第一原始部分组成，第n个重组像素数据组中的第二重组部分由第n个原始像素数据组中的第二原始部分组成，因此此时的R7和R6 还是属于第n个原始像素数据组的，从而可以避免发生显示异常现象。
因此，采用本公开的实施例提供的数据转换方法，可以根据预先确定的位移位数x，在LVDS IP核输出LVDS信号之前，对显示面板中的至少一行像素对应的原始像素数据进行数据重组，这样根据重组后获得的重组像素数据进行LVDS转换后再进行显示，从而可以解决画面异常的问题。
例如，在本公开的实施例提供的数据转换方法中，在任一一个数据通道中，数据转换方法还包括：依次接收N个原始像素数据组，且在接收第n个原始像素数据组时缓存第n-1个原始像素数据组中的至少x位数据，x为第一原始部分包括的数据位数。在任一一个数据通道中，对显示面板中的至少一行像素对应的原始像素数据进行数据重组以获得重组像素数据包括：将当前缓存的第n-1个原始像素数据组中的第一原始部分和当前接收的第n个原始像素数据组中的第二原始部分进行重组，以形成第n个重组像素数据组。
需要说明的是，由于第n个重组像素数据组是由第n-1个原始像素数据组中的第一原始部分(x位数据)组成，所以在缓存第n-1个原始像素数据组时，可以不需要缓存第n-1个原始像素数据组的全部数据，例如只缓存第n-1个原始像素数据中的第一原始部分(即x位数据)，采用这种缓存方式可以节省缓存空间，从而进一步降低成本。
例如，在任一一个数据通道中，对显示面板中的至少一行像素对应的原始像素数据进行数据重组以获得重组像素数据还包括：在接收第一个原始像素数据组时，将x位任意数据与第一个原始像素数据组中的第二原始部分进行重组，以形成第一个重组像素数据组。
例如，在任一一个数据通道中，对显示面板中的至少一行像素对应的原始像素数据进行数据重组以获得重组像素数据还包括：在接收最后一个原始像素数据组后，缓存最后一个原始像素数据组中的至少x位数据，并将缓存的最后一个原始像素数据组中的第一原始部分与y位任意数据进行重组，以形成最后一个重组像素数据组；y为第二原始部分包括的数据位数。例如，在原始像素数据组包括7位数据且位移位数x为2的情形中，y的取值为5。
例如，如图4所示，在任一一个数据通道中，本公开的实施例提供的数据转换方法包括如下操作。
S401：依次接收N个原始像素数据组；
S402：在接收第一个原始像素数据组时，将x位任意数据与第一个原始 像素数据组中的第二原始部分(y位数据)进行重组，以形成第一个重组像素数据组；
S403：在接收第n个原始像素数据组时缓存第n-1个原始像素数据组中的至少x位数据；
S404：将当前缓存的第n-1个原始像素数据组中的第一原始部分和当前接收的第n个原始像素数据组中的第二原始部分进行重组，以形成第n个重组像素数据组；以及
S405：在接收最后一个原始像素数据组后，缓存最后一个原始像素数据组中的至少x位数据，并将缓存的最后一个原始像素数据组中的第一原始部分与y位任意数据进行重组，以形成最后一个重组像素数据组。
例如，在本公开的实施例提供的数据转换方法中，原始像素数据组的缓存可以在接收原始像素数据组后延迟一个第一时钟周期进行缓存。对应的时序图如图5所示，其中CLK为第一时钟周期信号，一个第一时钟周期用于接收一个原始像素数据组，DE为控制信号，DE为高时开始接收原始像素数据，datain表示接收的原始像素数据，datain_l表示缓存的原始像素数据，data表示重组后的重组像素数据。另外，datain、datain_l和data的关系如下表4所示。
表4
  CLK1 CLK 2 CLK 3 CLK 4 CLK 5
datain A 7A 6A 5A 4A 3A 2A 1 B 7B 6B 5B 4B 3B 2B 1 C 7C 6C 5C 4C 3C 2C 1 D 7D 6D 5D 4D 3D 2D 1  
datain_l   A 7A 6A 5A 4A 3A 2A 1 B 7B 6B 5B 4B 3B 2B 1 C 7C 6C 5C 4C 3C 2C 1 D 7D 6D 5D 4D 3D 2D 1
data XXA 5A 4A 3A 2A 1 A 7A 6B 5B 4B 3B 2B 1 B 7B 6C 5C 4C 3C 2C 1 C 7C 6D 5D 4D 3D 2D 1 D 7D 6XXXXX
上述实施例是以实时的进行原始像素数据的缓存和重组为例，当然在本公开的实施例中也可以将一个数据通道中的原始像素数据均缓存完成后再进行原始像素数据的重组。
例如，在本公开的实施例提供的数据转换方法中，在任一一个数据通道中，数据转换方法还包括：依次接收N个原始像素数据组；以及将接收的N个原始像素数据组均进行缓存。在任一一个数据通道中，对显示面板中的至少一行像素对应的原始像素数据进行数据重组以获得重组像素数据包括：将缓存的第n-1个原始像素数据组中的第一原始部分和缓存的第n个原始像素数据组中的第二原始部分进行重组，以形成第n个重组像素数据组。
例如，在任一一个数据通道中，对显示面板中的至少一行像素对应的原始像素数据进行数据重组以获得重组像素数据还包括：将x位任意数据与缓存的第一个原始像素数据组中的第二原始部分进行重组，以形成第一个重组像素数据组。
例如，在任一一个数据通道中，对显示面板中的至少一行像素对应的原始像素数据进行数据重组以获得重组像素数据还包括：将缓存的最后一个原始像素数据组中的第一原始部分与y位任意数据进行重组，以形成最后一个重组像素数据组；y为第二原始部分包括的数据位数。
例如，如图6所示，在任一一个数据通道中，本公开的实施例提供的数据转换方法包括如下操作。
S601：依次接收N个原始像素数据组；
S602：将接收的N个原始像素数据组均进行缓存；以及
S603：将x位任意数据与缓存的第一个原始像素数据组中的第二原始部分进行重组，以形成第一个重组像素数据组；将缓存的第n-1个原始像素数据组中的第一原始部分和缓存的第n个原始像素数据组中的第二原始部分进行重组，以形成第n个重组像素数据组；将缓存的最后一个原始像素数据组中的第一原始部分与y位任意数据进行重组，以形成最后一个重组像素数据组。
例如，在本公开的实施例提供的数据转换方法中，按照显示面板的驱动扫描顺序，对显示面板中的每一行像素对应的原始像素数据分别都进行数据重组。
例如，一个显示面板包括多行像素，可以按照显示面板的驱动扫描顺序，依次对显示面板中的每一行像素对应的原始像素数据进行数据重组。需要说明的是，本公开的实施例包括但不限于此，例如还可以采用任意顺序对显示面板中的多行像素对应的原始像素数据进行数据重组，待显示面板包括的所有像素对应的原始像素数据都重组完成后，再进行显示操作。
本公开的至少一实施例还提供一种显示方法，如图11所示，该显示方法包括如下操作。
S801：接收显示面板中的至少一行像素对应的原始像素数据；
S802：对原始像素数据进行数据重组以获得重组像素数据；以及
S803：将重组像素数据转换为低压差分信号以用于显示面板进行显示。
例如，原始像素数据通过至少一个数据通道按照第一时钟周期进行传输，重组像素数据通过至少一个数据通道按照不同于第一时钟周期的第二时钟周期进行传输。关于数据重组的描述可以参考上述关于数据转换方法的实施例中的相应描述，这里不再赘述。
基于同一构思，本公开的实施例还提供一种数据转换装置，例如，该数据转换装置可以用于显示面板显示。由于该数据转换装置解决问题的原理与前述数据转换方法相似，因此该数据转换装置的实施可以参见前述数据转换方法的实施，重复之处不再赘述。
本公开至少一实施例提供一种数据转换装置，如图7所示，该数据转换装置包括：接收电路01和重组电路02。
例如，接收电路01被配置为接收显示面板中的至少一行像素对应的原始像素数据。
例如，重组电路02被配置为对原始像素数据进行数据重组以获得重组像素数据。
例如，原始像素数据通过至少一个数据通道按照第一时钟周期进行传输，任一一个数据通道传输的原始像素数据按照第一时钟周期划分为N个原始像素数据组，每个原始像素数据组包括顺序排列的第一原始部分和第二原始部分；重组像素数据通过至少一个数据通道按照不同于第一时钟周期的第二时钟周期进行传输，任一一个数据通道传输的重组像素数据按照第一时钟周期划分为多个重组像素数据组，每个重组像素数据组包括顺序排列的第一重组部分和第二重组部分。
在任一一个数据通道中，重组电路被配置为：使得第n个重组像素数据组中的第一重组部分由第n-1个原始像素数据组中的第一原始部分组成，第n个重组像素数据组中的第二重组部分由第n个原始像素数据组中的第二原始部分组成；n为满足1＜n≤N的整数，N为大于1的整数。
例如，在任一一个数据通道中，N个原始像素数据组重组完后获得N+1个重组像素数据组，重组电路还被配置为：使得第一个重组像素数据组的第一重组部分由任意数据组成，第一个重组像素数据组的第二重组部分由第一个原始像素数据组的第二原始部分组成；以及使得第N+1个重组像素数据组的第一重组部分由第N个原始像素数据组中的第一原始部分组成，第N+1个重组像素数据组中的第二重组部分由任意数据组成。
例如，在本公开的实施例提供的数据转换装置中，在任一一个数据通道中，第一原始部分的位数为第二时钟周期相对于第一时钟周期错开的数据位数。也就是说，第一原始部分的位数和位移位数x相同。
例如，在本公开的实施例提供的数据转换装置中，在每一个重组像素数据组中，除了任意数据外其它各个数据的占位与该数据在重组前的原始像素数据组中的占位相同。
例如，在本公开的实施例提供的数据转换装置中，如图8所示，还包括缓存电路03。
例如，在任一一个数据通道中，接收电路01被配置为依次接收N个原始像素数据组；
例如，缓存电路03被配置为在接收电路01接收第n个原始像素数据组时缓存第n-1个原始像素数据组中的至少x位数据，x为第一原始部分包括的数据位数，即位移位数。
例如，重组电路02被配置为：将缓存电路03当前缓存的第n-1个原始像素数据组中的第一原始部分和接收电路01当前接收的第n个原始像素数据组中的第二原始部分进行重组，以形成第n个重组像素数据组。
例如，在本公开的实施例提供的数据转换装置中，在任一一个数据通道中，重组电路02还被配置为：在接收电路01接收第一个原始像素数据组时，将x位任意数据与第一个原始像素数据组中的第二原始部分进行重组，以形成第一个重组像素数据组。
例如，在本公开的实施例提供的数据转换装置中，在任一一个数据通道中，缓存电路03还被配置为：在接收电路01接收最后一个原始像素数据组后，缓存最后一个原始像素数据组中的至少x位数据。
例如，重组电路02还被配置为：将缓存电路03缓存的最后一个原始像素数据组中的第一原始部分与y位任意数据进行重组，以形成最后一个重组像素数据组；y为第二原始部分包括的数据位数。
例如，在本公开的一个实施例提供的数据转换装置中，如图9所示，还包括缓存电路03。
例如，在任一一个数据通道中，接收电路01被配置为依次接收N个原始像素数据组。
例如，缓存电路03被配置为将接收电路01接收的N个原始像素数据组 均进行缓存。
例如，重组电路02被配置为：将缓存电路03缓存的第n-1个原始像素数据组中的第一原始部分和缓存电路03缓存的第n个原始像素数据组中的第二原始部分进行重组，以形成第n个重组像素数据组。
例如，在本公开的实施例提供的数据转换装置中，在任一一个数据通道中，重组电路02还被配置为将x位任意数据与缓存电路03缓存的第一个原始像素数据组中的第二原始部分进行重组，以形成第一个重组像素数据组。
例如，在本公开的实施例提供的数据转换装置中，在任一一个数据通道中，重组电路还被配置为：将缓存电路03缓存的最后一个原始像素数据组中的第一原始部分与y位任意数据进行重组，以形成最后一个重组像素数据组。y为第二原始部分包括的数据位数。
例如，在本公开的实施例提供的数据转换装置中，至少一行像素中的每个像素包括三个子像素，每个子像素对应的原始像素数据包括8位数据，每个像素对应的原始像素数据包括三个子像素对应的24位数据、三位控制位以及一个空位。
例如，在本公开的实施例提供的数据转换装置中，如图8和图9所示，还包括信号转换电路04，信号转换电路04被配置为将重组电路02获得的重组像素数据转换为低压差分信号以用于显示面板进行显示。
例如，在本公开的一个实施例提供的数据转换装置中，接收电路、缓存电路、重组电路和信号转换电路均可以集成在FPGA上，即本公开的实施例提供的数据转换装置集成在FPGA上，此时信号转换电路为FPGA的LVDS IP核。
基于同一构思，本公开的实施例还提供一种显示装置，包括本公开的实施例提供的上述任一一种数据转换装置。
例如，如图10所示，本公开的实施例提供的显示装置还包括显示面板。数据转换装置中的接收电路和重组电路均集成于现场可编程门阵列(FPGA)中，在数据转换装置包括缓存电路的情形中，缓存电路也集成于现场可编程门阵列中。
例如，现场可编程门阵列和信号源连接以接收原始像素数据，现场可编程门阵列还和显示面板连接以提供重组像素数据至显示面板。
例如，如图10所示，在数据转换装置包括信号转换电路(例如，LVDS  IP核)的情形中，信号转换电路也可以集成于现场可编程门阵列中。
例如，如图10所示，该数据转换装置集成在现场可编程门阵列上。这样现场可编程门阵列上的接收电路接收信号源发出的原始像素数据，并通过缓存电路进行缓存，重组电路根据缓存的原始像素数据进行重组后获得重组像素数据，然后再由信号转换电路(例如，LVDS IP核)将重组像素数据转换为低压差分信号后发送至显示面板，例如，显示面板中的时序控制器(Timing Controller,TCON)接收该低压差分信号，显示面板根据接收到的低压差分信号进行显示。
例如，在本公开的实施例中，信号源可以提供用于显示面板进行显示操作的像素数据。例如，该信号源可以是显示装置外部的一个装置，例如可以是手机、摄像机等可以输出或存储像素数据的装置；又例如，信号源也可以集成在现场可编程门阵列上，即信号源和数据转换装置同时集成在现场可编辑门阵列上，从而使得该现场可编辑门阵列自身可以合成所需的像素数据。本公开的实施例对此不作限定。
例如，本公开的实施例提供的显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
在本公开的实施例提供的数据转换方法、显示方法、数据转换装置和显示装置中，位移位数x可以为1位、2位、3位等，本公开的实施例对位移位数的值不作限定。采用这种方式可以使得本公开的实施例提供的数据转换方法、显示方法、数据转换装置和显示装置可以适用于多种不同的显示芯片的信号标准，从而可以提高通用性。
本公开的实施例提供的数据转换方法、显示方法、数据转换装置及显示装置，对显示面板中的至少一行像素对应的原始像素数据进行数据重组以获得重组像素数据，从而使得在任一一个数据通道中，第n个重组像素数据组中的第一重组部分由第n-1个原始像素数据组中的第一原始部分组成，第n个重组像素数据组中的第二重组部分由第n个原始像素数据组中的第二原始部分组成。从而获得的重组像素数据转换为LVDS信号后可以与显示面板中的VESA信号标准中的data mapping保持一致，从而不需要在现场可编程门阵列外挂载解析芯片也能正常显示，进而可以降低成本。
本领域内的技术人员应该理解，本公开的实施例可实施为方法、系统、 或计算机程序产品。因此，本公开可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本公开可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本公开是参照根据本公开的实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (29)

  1. 一种数据转换方法，包括：对显示面板中的至少一行像素对应的原始像素数据进行数据重组以获得重组像素数据；其中，
    所述原始像素数据通过至少一个数据通道按照第一时钟周期进行传输，任一一个数据通道传输的原始像素数据按照所述第一时钟周期划分为N个原始像素数据组，每个所述原始像素数据组包括顺序排列的第一原始部分和第二原始部分；
    所述重组像素数据通过所述至少一个数据通道按照不同于所述第一时钟周期的第二时钟周期进行传输，任一一个数据通道传输的重组像素数据按照所述第一时钟周期划分为多个重组像素数据组，每个所述重组像素数据组包括顺序排列的第一重组部分和第二重组部分；
    在所述任一一个数据通道中，对显示面板中的至少一行像素对应的原始像素数据进行数据重组以获得重组像素数据包括：
    第n个重组像素数据组中的第一重组部分由第n-1个原始像素数据组中的第一原始部分组成，第n个重组像素数据组中的第二重组部分由第n个原始像素数据组中的第二原始部分组成；
    其中，n为满足1＜n≤N的整数，N为大于1的整数。
  2. 根据权利要求1所述的数据转换方法，其中，在所述任一一个数据通道中，所述N个原始像素数据组重组完后获得N+1个重组像素数据组；
    对显示面板中的至少一行像素对应的原始像素数据进行数据重组以获得重组像素数据还包括：
    第一个重组像素数据组的第一重组部分由任意数据组成，第一个重组像素数据组的第二重组部分由第一个原始像素数据组的第二原始部分组成；
    第N+1个重组像素数据组的第一重组部分由第N个原始像素数据组中的第一原始部分组成，第N+1个重组像素数据组中的第二重组部分由任意数据组成。
  3. 根据权利要求2所述的数据转换方法，其中，在所述任一一个数据通道中，所述第一原始部分的位数为所述第二时钟周期相对于所述第一 时钟周期错开的数据位数。
  4. 根据权利要求2或3所述的数据转换方法，其中，在每一个所述重组像素数据组中，除了所述任意数据外其它各个数据的占位与该数据在所述原始像素数据组中的占位相同。
  5. 根据权利要求2-4任一所述的数据转换方法，其中，在所述任一一个数据通道中，所述数据转换方法还包括：
    依次接收所述N个原始像素数据组，且在接收第n个原始像素数据组时缓存第n-1个原始像素数据组中的至少x位数据，x为所述第一原始部分包括的数据位数；
    其中，在所述任一一个数据通道中，对显示面板中的至少一行像素对应的原始像素数据进行数据重组以获得重组像素数据包括：
    将当前缓存的第n-1个原始像素数据组中的第一原始部分和当前接收的第n个原始像素数据组中的第二原始部分进行重组，以形成第n个重组像素数据组。
  6. 根据权利要求5所述的数据转换方法，其中，在所述任一一个数据通道中，对显示面板中的至少一行像素对应的原始像素数据进行数据重组以获得重组像素数据还包括：
    在接收第一个原始像素数据组时，将x位任意数据与所述第一个原始像素数据组中的第二原始部分进行重组，以形成第一个重组像素数据组。
  7. 根据权利要求5所述的数据转换方法，其中，在所述任一一个数据通道中，对显示面板中的至少一行像素对应的原始像素数据进行数据重组以获得重组像素数据还包括：
    在接收最后一个原始像素数据组后，缓存所述最后一个原始像素数据组中的至少x位数据，并将缓存的所述最后一个原始像素数据组中的第一原始部分与y位任意数据进行重组，以形成最后一个重组像素数据组；
    其中，y为所述第二原始部分包括的数据位数。
  8. 根据权利要求2-4任一所述的数据转换方法，其中，在所述任一一个数据通道中，所述数据转换方法还包括：
    依次接收所述N个原始像素数据组；以及
    将接收的所述N个原始像素数据组均进行缓存；
    其中，在所述任一一个数据通道中，对显示面板中的至少一行像素对 应的原始像素数据进行数据重组以获得重组像素数据包括：
    将缓存的第n-1个原始像素数据组中的第一原始部分和缓存的第n个原始像素数据组中的第二原始部分进行重组，以形成第n个重组像素数据组。
  9. 根据权利要求8所述的数据转换方法，其中，在所述任一一个数据通道中，对显示面板中的至少一行像素对应的原始像素数据进行数据重组以获得重组像素数据还包括：
    将x位任意数据与缓存的第一个原始像素数据组中的第二原始部分进行重组，以形成第一个重组像素数据组。
  10. 根据权利要求8所述的数据转换方法，其中，在所述任一一个数据通道中，对显示面板中的至少一行像素对应的原始像素数据进行数据重组以获得重组像素数据还包括：
    将缓存的最后一个原始像素数据组中的第一原始部分与y位任意数据进行重组，以形成最后一个重组像素数据组；
    其中，y为所述第二原始部分包括的数据位数。
  11. 根据权利要求1-10任一所述的数据转换方法，其中，所述至少一行像素中的每个像素包括三个子像素，每个子像素对应的原始像素数据包括8位数据，所述每个像素对应的原始像素数据包括所述三个子像素对应的24位数据、三位控制位以及一个空位。
  12. 根据权利要求1-11任一所述的数据转换方法，其中，在对显示面板中的至少一行像素对应的原始像素数据进行数据重组以获得重组像素数据之后，所述数据转换方法还包括：
    将所述重组像素数据转换为低压差分信号以用于所述显示面板进行显示。
  13. 根据权利要求1-12任一所述的数据转换方法，其中，对显示面板中的至少一行像素对应的原始像素数据进行数据重组以获得重组像素数据包括：
    按照所述显示面板的驱动扫描顺序，对所述显示面板中的每一行像素对应的原始像素数据分别都进行数据重组。
  14. 一种显示方法，包括：
    接收显示面板中的至少一行像素对应的原始像素数据；
    对所述原始像素数据进行数据重组以获得重组像素数据；以及
    将所述重组像素数据转换为低压差分信号以用于所述显示面板进行显示；
    其中，所述原始像素数据通过至少一个数据通道按照第一时钟周期进行传输，所述重组像素数据通过所述至少一个数据通道按照不同于所述第一时钟周期的第二时钟周期进行传输。
  15. 一种数据转换装置，包括：接收电路和重组电路；其中，
    所述接收电路被配置为接收显示面板中的至少一行像素对应的原始像素数据；
    所述重组电路被配置为对所述原始像素数据进行数据重组以获得重组像素数据；
    其中，所述原始像素数据通过至少一个数据通道按照第一时钟周期进行传输，任一一个数据通道传输的原始像素数据按照所述第一时钟周期划分为N个原始像素数据组，每个所述原始像素数据组包括顺序排列的第一原始部分和第二原始部分；
    所述重组像素数据通过所述至少一个数据通道按照不同于所述第一时钟周期的第二时钟周期进行传输，任一一个数据通道传输的重组像素数据按照所述第一时钟周期划分为多个重组像素数据组，每个所述重组像素数据组包括顺序排列的第一重组部分和第二重组部分；
    在所述任一一个数据通道中，所述重组电路被配置为：
    使得第n个重组像素数据组中的第一重组部分由第n-1个原始像素数据组中的第一原始部分组成，第n个重组像素数据组中的第二重组部分由第n个原始像素数据组中的第二原始部分组成；
    其中，n为满足1＜n≤N的整数，N为大于1的整数。
  16. 根据权利要求15所述的数据转换装置，其中，在所述任一一个数据通道中，所述N个原始像素数据组重组完后获得N+1个重组像素数据组，
    所述重组电路还被配置为：
    使得第一个重组像素数据组的第一重组部分由任意数据组成，第一个重组像素数据组的第二重组部分由第一个原始像素数据组的第二原始部分组成；以及
    使得第N+1个重组像素数据组的第一重组部分由第N个原始像素数据组中的第一原始部分组成，第N+1个重组像素数据组中的第二重组部分由任意数据组成。
  17. 根据权利要求16所述的数据转换装置，其中，在所述任一一个数据通道中，所述第一原始部分的位数为所述第二时钟周期相对于所述第一时钟周期错开的数据位数。
  18. 根据权利要求16或17所述的数据转换装置，其中，在每一个所述重组像素数据组中，除了所述任意数据外其它各个数据的占位与该数据在所述原始像素数据组中的占位相同。
  19. 根据权利要求16-18任一所述的数据转换装置，还包括缓存电路；其中，在所述任一一个数据通道中，
    所述接收电路被配置为依次接收所述N个原始像素数据组；
    所述缓存电路被配置为在所述接收电路接收第n个原始像素数据组时缓存第n-1个原始像素数据组中的至少x位数据，x为所述第一原始部分包括的数据位数；
    所述重组电路被配置为：将所述缓存电路当前缓存的第n-1个原始像素数据组中的第一原始部分和所述接收电路当前接收的第n个原始像素数据组中的第二原始部分进行重组，以形成第n个重组像素数据组。
  20. 根据权利要求19所述的数据转换装置，其中，在所述任一一个数据通道中，所述重组电路还被配置为：
    在所述接收电路接收第一个原始像素数据组时，将x位任意数据与所述第一个原始像素数据组中的第二原始部分进行重组，以形成第一个重组像素数据组。
  21. 根据权利要求19所述的数据转换装置，其中，在所述任一一个数据通道中，
    所述缓存电路还被配置为：在所述接收电路接收最后一个原始像素数据组后，缓存所述最后一个原始像素数据组中的至少x位数据；
    所述重组电路还被配置为：将所述缓存电路缓存的所述最后一个原始像素数据组中的第一原始部分与y位任意数据进行重组，以形成最后一个重组像素数据组；其中，y为所述第二原始部分包括的数据位数。
  22. 根据权利要求16-18任一所述的数据转换装置，还包括缓存电路； 其中，在所述任一一个数据通道中，
    所述接收电路被配置为依次接收所述N个原始像素数据组；
    所述缓存电路被配置为将所述接收电路接收的所述N个原始像素数据组均进行缓存；
    所述重组电路被配置为：将所述缓存电路缓存的第n-1个原始像素数据组中的第一原始部分和所述缓存电路缓存的第n个原始像素数据组中的第二原始部分进行重组，以形成第n个重组像素数据组。
  23. 根据权利要求22所述的数据转换装置，其中，在所述任一一个数据通道中，所述重组电路还被配置为：
    将x位任意数据与所述缓存电路缓存的第一个原始像素数据组中的第二原始部分进行重组，以形成第一个重组像素数据组。
  24. 根据权利要求22所述的数据转换装置，其中，在所述任一一个数据通道中，所述重组电路还被配置为：
    将所述缓存电路缓存的最后一个原始像素数据组中的第一原始部分与y位任意数据进行重组，以形成最后一个重组像素数据组；
    其中，y为所述第二原始部分包括的数据位数。
  25. 根据权利要求15-24任一所述的数据转换装置，其中，所述至少一行像素中的每个像素包括三个子像素，每个子像素对应的原始像素数据包括8位数据，所述每个像素对应的原始像素数据包括所述三个子像素对应的24位数据、三位控制位以及一个空位。
  26. 根据权利要求15-25任一所述的数据转换装置，还包括信号转换电路；其中，
    所述信号转换电路被配置为将所述重组像素数据转换为低压差分信号以用于所述显示面板进行显示。
  27. 一种显示装置，包括如权利要求15-26任一所述的数据转换装置。
  28. 根据权利要求27所述的显示装置，还包括显示面板；其中，
    所述接收电路和所述重组电路均集成于现场可编程门阵列中，在所述数据转换装置包括所述缓存电路的情形中，所述缓存电路也集成于所述现场可编程门阵列中；
    所述现场可编程门阵列和信号源连接以接收所述原始像素数据，所述现场可编程门阵列还和所述显示面板连接以提供所述重组像素数据至所述 显示面板。
  29. 根据权利要求28所述的显示装置，其中，在所述数据转换装置包括所述信号转换电路的情形中，所述信号转换电路也集成于所述现场可编程门阵列中。
PCT/CN2018/121104 2017-12-18 2018-12-14 数据转换方法、显示方法、数据转换装置及显示装置 WO2019120139A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP18891663.9A EP3731223A4 (en) 2017-12-18 2018-12-14 DATA CONVERSION PROCESS, DISPLAY PROCESS, DATA CONVERSION DEVICE AND DISPLAY DEVICE
US16/476,103 US11227529B2 (en) 2017-12-18 2018-12-14 Data conversion method, display method, data conversion device and display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201711366699.3 2017-12-18
CN201711366699.3A CN109936705B (zh) 2017-12-18 2017-12-18 应用于显示的数据转换方法、数据转换装置及显示装置

Publications (1)

Publication Number Publication Date
WO2019120139A1 true WO2019120139A1 (zh) 2019-06-27

Family

ID=66982758

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2018/121104 WO2019120139A1 (zh) 2017-12-18 2018-12-14 数据转换方法、显示方法、数据转换装置及显示装置

Country Status (4)

Country Link
US (1) US11227529B2 (zh)
EP (1) EP3731223A4 (zh)
CN (1) CN109936705B (zh)
WO (1) WO2019120139A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080316189A1 (en) * 2007-06-25 2008-12-25 Choi Uk-Chul Display device
CN104346770A (zh) * 2013-07-24 2015-02-11 联咏科技股份有限公司 数据插补方法及数据插补系统
CN104599654A (zh) * 2015-02-05 2015-05-06 京东方科技集团股份有限公司 信号转换装置及方法、信号生成系统和显示设备
CN105118424A (zh) * 2014-12-05 2015-12-02 京东方科技集团股份有限公司 数据传输模块及方法、显示面板及驱动方法、显示装置
CN105336301A (zh) * 2015-12-08 2016-02-17 深圳市华星光电技术有限公司 液晶显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7825921B2 (en) * 2004-04-09 2010-11-02 Samsung Electronics Co., Ltd. System and method for improving sub-pixel rendering of image data in non-striped display systems
CN101329849B (zh) * 2008-06-27 2010-09-29 北京中星微电子有限公司 一种lcd屏数据接口电路
US8780093B2 (en) * 2009-03-25 2014-07-15 Himax Technologies Limited Method for transmitting image data through RSDS transmission interfaces
US8941592B2 (en) * 2010-09-24 2015-01-27 Intel Corporation Techniques to control display activity
EP2642480B1 (en) * 2010-11-19 2019-01-02 Sharp Kabushiki Kaisha Data forwarding circuit, data forwarding method, display device, host-side device, and electronic apparatus
US9165537B2 (en) * 2011-07-18 2015-10-20 Nvidia Corporation Method and apparatus for performing burst refresh of a self-refreshing display device
CN102903334B (zh) * 2012-11-13 2014-10-01 河南工业大学 一种led显示处理方法与显示驱动方法
US9582237B2 (en) * 2013-12-31 2017-02-28 Ultravision Technologies, Llc Modular display panels with different pitches
CN106341639A (zh) * 2016-08-30 2017-01-18 德为显示科技股份有限公司 基于fpga的多通道视频信号lvds串行化实现装置及方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080316189A1 (en) * 2007-06-25 2008-12-25 Choi Uk-Chul Display device
CN104346770A (zh) * 2013-07-24 2015-02-11 联咏科技股份有限公司 数据插补方法及数据插补系统
CN105118424A (zh) * 2014-12-05 2015-12-02 京东方科技集团股份有限公司 数据传输模块及方法、显示面板及驱动方法、显示装置
CN104599654A (zh) * 2015-02-05 2015-05-06 京东方科技集团股份有限公司 信号转换装置及方法、信号生成系统和显示设备
CN105336301A (zh) * 2015-12-08 2016-02-17 深圳市华星光电技术有限公司 液晶显示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3731223A4

Also Published As

Publication number Publication date
CN109936705A (zh) 2019-06-25
CN109936705B (zh) 2020-05-12
EP3731223A1 (en) 2020-10-28
US11227529B2 (en) 2022-01-18
US20190355293A1 (en) 2019-11-21
EP3731223A4 (en) 2021-08-25

Similar Documents

Publication Publication Date Title
US10553145B2 (en) Pixel structure, display panel and driving method thereof
KR101977453B1 (ko) 분할된 디스플레이를 구동하는 다수의 디스플레이 파이프라인들
WO2016169194A1 (zh) 一种显示面板、驱动方法及显示装置
US10614773B2 (en) Display method, image processing device, display device, and storage medium
WO2017101191A1 (zh) 像素渲染方法、像素渲染装置及显示装置
US10559244B2 (en) Electronic apparatus, display driver and method for generating display data of display panel
JP7184788B2 (ja) 集積回路の表示駆動方法、集積回路、ディスプレイスクリーン及び表示装置
CN107507551B (zh) 一种显示面板、其驱动方法及显示装置
CN108806586B (zh) 显示面板、其驱动方法及显示装置
TWI550557B (zh) 視訊資料壓縮格式
CN114503187B (zh) 用于确定显示面板中的过驱动映射相关性的方法及系统
US20160307540A1 (en) Linear scaling in a display pipeline
KR102239895B1 (ko) 입력 영상의 업 스케일링을 위한 데이터 변환부와 데이터 변환 방법
US11146770B2 (en) Projection display apparatus and display method
CN104639925A (zh) 一种rgb信号到rgbw信号的图像转换方法及装置
WO2019120139A1 (zh) 数据转换方法、显示方法、数据转换装置及显示装置
TW202219886A (zh) 經由優先順序排序層屬性來處理影像資料
US11990104B2 (en) Input signal correction device
WO2023155628A1 (zh) 显示面板的驱动方法及显示装置
KR20160082794A (ko) 타이밍 제어 회로 및 이를 포함하는 표시 장치
US9747658B2 (en) Arbitration method for multi-request display pipeline
CN116469336A (zh) 一种彩色微显示芯片的数字驱动方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18891663

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2018891663

Country of ref document: EP

Effective date: 20200720