WO2019106422A1 - 表示装置、表示パネルにおける電圧制御方法及び表示ドライバ - Google Patents

表示装置、表示パネルにおける電圧制御方法及び表示ドライバ Download PDF

Info

Publication number
WO2019106422A1
WO2019106422A1 PCT/IB2018/001273 IB2018001273W WO2019106422A1 WO 2019106422 A1 WO2019106422 A1 WO 2019106422A1 IB 2018001273 W IB2018001273 W IB 2018001273W WO 2019106422 A1 WO2019106422 A1 WO 2019106422A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
receiver
display device
display
display data
Prior art date
Application number
PCT/IB2018/001273
Other languages
English (en)
French (fr)
Inventor
納富志信
Original Assignee
シナプティクス いんこー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シナプティクス いんこー filed Critical シナプティクス いんこー
Priority to KR1020207007202A priority Critical patent/KR20200062190A/ko
Priority to CN201880057598.4A priority patent/CN111051977B/zh
Priority to US16/755,447 priority patent/US11204669B2/en
Priority to EP18883602.7A priority patent/EP3699680A4/en
Publication of WO2019106422A1 publication Critical patent/WO2019106422A1/ja

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0272—Details of drivers for data electrodes, the drivers communicating data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/067—Special waveforms for scanning, where no circuit details of the gate driver are given
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2354/00—Aspects of interface with display user
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G09G3/3644—Control of matrices with row and column drivers using a passive matrix with the matrix divided into sections

Definitions

  • Display device voltage control method in display panel, and display driver
  • the present invention relates to a display device, a voltage control method in a display panel, and a display driver.
  • a display device having a display function of displaying information provided to a user on a panel and a sensing function of detecting an input such as a touch by an object such as a user's finger or a stylus is a plurality of ⁇ arranged in the panel.
  • * 1 ⁇ / 1 electrode or common electrode may be used as a receiver electrode for sensing.
  • a receiver switch is connected to each of the plurality of receiver electrodes, and while the display data is displayed on the panel, all the receiver switches are turned on and all receiver electrodes are turned off.
  • a 1 // 1 voltage (or common voltage) can be supplied to the panel. In this case, the current consumption of the display may increase.
  • the display device in the embodiment includes: a display panel having a plurality of pixel regions including _ or more pixels; and a plurality of voltage sources provided for each of the plurality of pixel regions And a data write line for transmitting a data write signal for writing display data to the plurality of pixel areas.
  • a part of receiver electrodes of the plurality of receiver electrodes do not supply the V IV IV! Voltage.
  • FIG. 1 is a view showing an example of a display device.
  • FIG. 2 ⁇ ⁇ 3 of the display device in the embodiment ⁇ 3 and an example of the configuration of the panel are shown ⁇ 2019/106 422 ⁇ (: 17132018/001273
  • FIG. 28 A diagram showing an example of a configuration of a display device I ⁇ 3 and a panel in the embodiment.
  • FIG. 3 is a diagram showing an example of the configuration of one pixel of the panel in the embodiment.
  • FIG. 38 A diagram showing an example of the configuration of the tile of the panel in the embodiment of _.
  • FIG. 4 A diagram showing another example of the configuration of the panel ⁇ I ⁇ 3 of the display device in the embodiment of the [_] embodiment.
  • FIG. 48 A diagram showing another example of the configuration of the display device I ⁇ 3 and the panel in the embodiment of the _ embodiment.
  • FIG. 5 is a diagram showing an example of voltage control when the gate scanning in the embodiment of FIG. 5 is being performed.
  • FIG. 58 is a diagram showing an example of voltage control when the gate scanning in the embodiment of _ is being performed.
  • FIG. 6 is a diagram showing an example of voltage control when the gate scan is being performed in the embodiment of FIG. 5 (:) —.
  • FIG. 6 A schematic view showing an example of voltage control when the gate scan is being performed in the embodiment of [FIG. 6].
  • FIG. 68 A schematic view showing an example of voltage control when the gate scanning in the embodiment of _ is being executed.
  • FIG. 7 is a diagram showing an example of the switching timing of the supply of IVIV! Voltage when gate scanning in the embodiment of _ is performed.
  • FIG. 8 A diagram showing an example of the switching timing of the voltage supply by the data writing switch when the gate scanning in the embodiment of [Fig. 8] is being executed.
  • FIG. 88 is a diagram showing an example of switching timing of the voltage supply at 01/1/1 by the receiver switch when gate scanning in the embodiment of FIG. 88 is performed.
  • FIG. 9 Write data when gate scanning in the embodiment of Fig. 9 is performed ⁇ 2019/106 422 ⁇ (: 17132018/001273
  • FIG. 98 is a diagram showing an example of the switching timing of the voltage supply at 01/1/1 by the receiver switch when gate scanning in the embodiment of _ is performed.
  • FIG. 10 is a diagram showing an example of the configuration of the light emitting device of the display device in the embodiment of FIG.
  • the display device 1 illustrated in FIG. 1 includes a panel 10 and has a display function of displaying information provided to the user on the panel 10.
  • the display device 1 is an example of an electronic device provided with a panel.
  • the electronic devices are, for example, portable electronic devices, smartphones, laptop computers, netbook computers, tablet computers, web browsers, e-book readers, personal digital assistants, and so on.
  • the electronic device may be a device of any size and shape, such as a desktop computer equipped with a display panel or a car using a display / display panel. Neither is limited to the technical field in which the panel is used.
  • the display device 1 may have a sensing function of sensing an input by one or more objects 9 (for example, a finger or a stylus) operated by the user via the panel 10.
  • the panel 10 may be an in-cell touch panel having functions of both a display function and a sensing function.
  • the in-cell touch panel a technology of Display and Dis- play D river Event (TDD) in which a display driver C and a touch panel controller IC are integrated into one chip is applied.
  • TDD Display and Dis- play D river Event
  • the panel 10 can also adopt, for example, hybrid in-cell touch or on-cell touch.
  • the panel 10 is, for example, a light emitting diode (LED), an organic LED (0L ED), a cathode ray tube (CRT), a liquid crystal display (LCD), a plasma, an electroluminescence (EL), or other display technology. May be
  • the display device 1 has a panel 10 and an Integrta ci ci ci t (IC) 11.
  • the panel 10 has a gate signal generator 101, a gate line 102, a gate switch 103, a parasitic capacitance 104, a pixel capacitance 105, a source line 106 and a VC ⁇ M line 107.
  • the gate signal generator 101 generates a display data write gate signal for writing display data in the pixels of the panel 10.
  • the gate signal generator 101 is connected to the plurality of gate lines 102.
  • the gate line 102 is an example of a data write line.
  • the gate signal generator 101 is scan driven and transmits the generated gate signal to a predetermined pixel area of the panel 10 through the gate line 102. Pixel regions may be referred to as tiles.
  • the gate signal is transmitted by scanning in the pixel area.
  • the gate switch 103 functions as a data writing switch that switches writing of data.
  • the gate switch 103 is connected to the gate line 102, and switches between the gate signals N N and FF FF.
  • When the gate switch 103 is NN, a gate signal is transmitted to the pixel area, and display data is written.
  • the gate switch 103 is off, the gate signal is not transmitted to the pixel area, and the display data is not written.
  • Gate switch 103 switches between N N and FF FF Thus, display data is sequentially
  • the parasitic capacitance 104 is a parasitic capacitance generated between the receiver electrode 112 and the source line 106.
  • the parasitic capacitance 104 and the pixel capacitance 105 are included in the pixel 1001 in FIG. 3A.
  • the receiver electrode may be referred to as the RX electrode
  • each pixel 1001 in the panel 10 is formed by a gate line 102, a source line 106, a parasitic capacitance 104, a pixel capacitance 105, and a direct current (a current) (TFT) 108.
  • TFT direct current
  • a source signal is transmitted through the source line 106, and a signal voltage corresponding to display data is applied to the TFT 108 and the pixel capacitor 105, whereby the transmission state of the liquid crystal element is controlled.
  • an image based on the display data is displayed on the panel 10 with a predetermined gradation.
  • the plurality of pixels 1001 form a tile 1002.
  • the number of pixels forming the tile 1002 is not limited to the example of FIG. 3B, and may be any number of pixels.
  • gate scanning gate signals are sequentially transmitted to each gate line 102 in one tile 1002. Display data is written to a pixel that has received a signal voltage corresponding to display data in the gate signal. Then, in the tile 1002 to be scanned next, gate signals are sequentially transmitted to the gate lines 102, and display data is written to the pixels for each gate line 102 based on the signal voltage in the gate signals. The same procedure is repeated in gate scanning.
  • the pixel area is an area including one or more pixels 1001.
  • the pixel area is an area which is associated with each of the receiver electrodes 112 and is formed of one or more pixels to which the VC0M signal of each receiver electrode 112 is to be transmitted. Since the pixel area is formed of one or more pixels, the tile 1002 is formed of one or more pixel areas. ⁇ 2019/106 422 ⁇ (: 17132018/001273
  • the source line 106 transmits the source signal from the source electrode 11.
  • the 1/0 line 1 0 7 transmits the 0 1 1/1 signal from the receiver electrode 1 1 2.
  • the I 0 11 has a source electrode 1 1 1, a plurality of receiver electrodes 1 1 2 and a receiver switch 1 1 3.
  • ⁇ 1 1 1 is an example of a display driver.
  • the source electrode 1 1 1 is connected to the source line 1 0 6, transmits a source signal to the source line 1 0 6, and supplies a source voltage.
  • the X11 may include a plurality of source electrodes 1 1 1.
  • the receiver electrode 112 functions as a 2001/1 electrode.
  • the 01/1 / electrode may be referred to as a common electrode.
  • the receiver electrode 1 1 2 sends the 0 1 1/1 signal to the tile 1 0 0 2 via the 0 1 1/1 line 1 0 7 connected, and the 0 1 1/1 voltage Supply.
  • Each receiver electrode 1 1 2 is connected to one receiver switch 1 1 3.
  • the receiver switch 1 1 3 switches between 1 1 and 1 of the 0 1 1 signal. If the receiver switch 1 1 3 is 0 1 1 1, the 0 1 1/1 signal is sent to tile 1 0 0 2. On the other hand, when the receiver switch 1 1 3 is “0”, the gate signal is not transmitted to the tile and the display data is not written.
  • the receiver switch 1 1 3 may be included in the multiplexer. Multiplexers are also referred to as 1/1/11.
  • I ⁇ 11 includes a switch control circuit that controls the receiver switch 1 1 3.
  • the receiver electrode 112 can be selected to supply a voltage of 1/101.
  • the gate switch 1 0 3 when the gate switch 1 0 3 is 1 1 ⁇ 1 and the display data is being written to the pixel region, a part of the plurality of receiver switches 1 1 3 is made ⁇ ,
  • the receiver electrode 1 1 2 provided on the receiver switch 1 1 3 is not supplied with a voltage of 1/1/1.
  • the receiver switch 1 1 2 is not connected to the receiver electrode 1 1 2 so that the receiver electrode 1 1 2 provided for the pixel area not displaying the display data does not supply the IV IV voltage.
  • Make 3 o As a result, the display data is connected to the receiver electrode 112 provided for the pixel area which is not being written. That is, the output signal state is the high impedance 1 to 1 when the signal is not driven.
  • the receiver switch 1 1 3 connected to the receiver electrode 1 1 2 is set to 0 so that the receiver electrode 1 1 2 provided for the pixel area in which the display data is being written supplies the IV! Voltage. Make 1 ⁇ 1 ⁇
  • the pixel area to which display data is written by gate scanning is changed from the pixel area during data writing in FIG.
  • the receiver switch 1 is connected to the receiver electrode 1 1 2 so that the corresponding receiver electrode 1 12 does not supply the V IV IV! Voltage to the pixel area which is not in the process of writing data.
  • the receiver switch 1 1 2 is connected to the corresponding receiver electrode 1 1 2 so that the corresponding receiver electrode 1 1 2 supplies a voltage of 1/1 to the pixel area during data writing.
  • the receiver electrode 1 1 3 controls the receiver electrode 1
  • a switch 114 is provided between the receiver electrode 112 and the ground ( ⁇ 0).
  • Gate switch 1 0 3 is !! ⁇ !, and display data for pixel area ⁇ ⁇ 2019/106 422 ⁇ (: 17132018/001273
  • the receiver electrode 1 12 is supplied with the V 0 IV! Voltage to the pixel area in which the display data is being written by switching the plurality of receiver switches 1 1 13 1 1 1 1 0 separately.
  • Receiver electrodes other than 12 do not supply 01/01.
  • parasitic capacitance in panel 10 can be reduced, display data write time can be shortened, and charge and discharge current can be reduced.
  • display data is added to the pixel area being written, and also for a predetermined pixel area.
  • a voltage is supplied.
  • the receiver electrode 1 12 that supplies the V IV IV! Voltage to the tile 1002 that is adjacent to the tile 100 writing the display data in the gate scanning direction.
  • the receiver switch 1 13 provided may be set to 0.11.
  • Fig. 58 Fig. 5 ⁇ and Fig. 50, 8X0, 8X1, 8X63 show different receiver electrodes 1 12 respectively.
  • Each pixel area 1003 is associated with a different receiver electrode 1 12 (8 ⁇ 0, 8 ⁇ 1, 8 ⁇ 63).
  • Each receiver electrode 112 supplies a voltage of 01/1/1 to the corresponding pixel region 1 003.
  • the tile 1002 in the first row is the receiver electrode 1 12 8X31 and 8X63. ⁇ 2019/106 422 ⁇ (: 17132018/001273
  • the tile 9 includes a pixel area 1 0 0 3 corresponding to 9.
  • the tile 1002 in the second row includes pixel areas 1003 corresponding to 8 ⁇ 3 0 and 8 ⁇ 6 2 of the receiver electrodes 1 1 2.
  • the third row of tiles 1 0 0 2 is the receiver electrode 1
  • the corresponding pixel area 1 0 0 3 is included.
  • Fig. 58, Fig. 5 ⁇ and Fig. 50 show the state in which display data is written to tiles 1 0 0 2 in the first row, second row and third row, respectively, by gate scanning. Ru.
  • the receiver switch is applied to tile 1 0 0 2 in which the display data is written and tile 2 0 0 2 in which the display data is written next in the gate scanning direction.
  • 1 1 3 is set to 0 1 1 and a voltage is supplied from the receiver electrode 1 1 2 0 1 0 1 1 1
  • the remaining pixel area in FIG. 58 is set to 0 1 1 and a voltage is supplied from the receiver electrode 1 1 2 0 1 0 1 1 1
  • the receiver switch 1 1 3 is turned to 1 1 1 and a voltage 1 0 1 1 is supplied from the receiver electrode 1 1 2.
  • the control of the receiver switch 113 is not supplied with the voltage of 01/1/1, and the state is a 1 to 1 state.
  • the receiver switch 1 1 0 3 is set to 1 1 0 1 for the tile 4 0 0 2 2 to be written, and a voltage 0 1 1 0 1 is supplied from the receiver electrode 1 1 2 1.
  • the control of the receiver switch 113 is not supplied with the voltage of 01/1/1, and it is in the state of 1 to 1 _.
  • the receiver switch 1 13 for the tile (or pixel area) during writing of the display data and the tile before and after the tile during writing of the display data in the gate scanning direction is set to !! ⁇ ! Electrode 1 1 2 to 2 0 0 yen ⁇ 1 ⁇ 2019/106 422 ⁇ (: 17132018/001273
  • the size (for example, the number of rows of tiles) or the position of the pixel area to which the voltage of 01/1/1 is supplied is dynamically changed depending on the position or timing of the gate scanning. It may be done.
  • a voltage of 01/1/1 is supplied to tiles of 2 to 8 rows including the pixel region during writing of display data.
  • the IV! Voltage is supplied to tiles of 2 to 8 lines including the pixel area during writing of display data. Be done.
  • a ⁇ ! ⁇ Voltage is supplied to a half tile including a pixel area during writing of display data.
  • the range of the pixel area to which the 0001 ⁇ / 1 voltage is supplied is the same half tile as the upper figure of Fig.68, but the V 0 IV! Voltage is supplied.
  • the position of the pixel area is divided into two.
  • Fig. 7, Fig. 88, Fig. 8 9, Fig. 9-8 and Fig. 9 ⁇ show timings of switching control of the gate switch 103 and the receiver switch 113.
  • the gate switch 1 0 3 corresponding to the signal _ 1 _ 6 0 that transmits the signal _ ⁇ signal to tile 1 0 0 2 in the first row is ⁇ It is 1 ⁇ 1
  • data is written to tile 1 0 0 2 in the first row.
  • the receiver switch 1 1 3 # 1 corresponding to the tile 1 0 0 2 in the first row is 1 1 1 and the ⁇ for the tile 1 0 0 2 in which the display data is written ⁇ 1 ⁇ / 1 voltage is supplied.
  • the receiver switch 1 1 3 # 2 corresponding to tile 2 0 0 2 in the second line adjacent in the gate scanning direction is also ⁇ It is 1 ⁇ 1.
  • FIG. 7 when the gate scan is performed, the tile 1002 for three rows including tile 1000 for which display data is being written after time point 2 is read.
  • the receiver switch 1 1 3 controls the switches 1 1 and 1 so as to supply the Shiba electrode 1 1 2 0 1 1/1 voltage.
  • FIG. 7 shows an example in which each of three rows of tiles 1002 including tile 1002 whose display data is being written is adjacent in the gate scanning direction. In this case, the plurality of tiles 1 0 0 2 to which the receiver switch 1 1 3 becomes 0 1 1 and the voltage 1 0 1 is supplied may not be adjacent to each other.
  • Figs. 8A and 8B show the states of the gate switch 1 0 3 and the receiver switch 1 1 3 at the time of execution of gate scanning at time point 1 and 2 respectively.
  • Time point 1-Din 1 2 in Figure 8 corresponds to time D 1-D in 1 2 in Figure 8 respectively.
  • the receiver electrode 1 1 2 0 1 ⁇ / 1 voltage An example is shown in which the receiver switch 1 1 3 controls the switch 1 1 and 1 as supplied.
  • FIG. 9 8 and FIG. 9 show the states of 1 0 1 1 0 1 and the gate switch 1 0 3 and the receiver switch 1 1 3, respectively, when gate scanning is performed at time 1-2. ing.
  • the time c 1-c 1 2 in Figure 9 corresponds to the time c 1-c 1 2 in Figure 9 respectively.
  • Figure 9 ⁇ shows that when the gate scan is being performed, the receiver electrode 1 1 2 0 !! ⁇ / 1 for 4 rows of tiles 1 0 0 2 containing tiles 1 0 0 2 during which display data is being written.
  • Receiver switch 1 1 3 to supply voltage.
  • ⁇ 2019/106 422 ⁇ (: 17132018/001273
  • timing of the control to switch the receiver switch 1 1 3 1 1/1/0 is not limited to the timing shown in FIG. 7, FIG. 8 8 and FIG. You may control ⁇ 1 and.
  • the receiver switch 1 013 is set so that the predetermined number of receiver electrodes 1 12 can supply the 0 IV! Voltage. It can control 1/1/0 of ⁇ / 1 voltage.
  • panel 20 of display device 2 is a receiver electrode 2.
  • receiver switch 2 1 3 are provided.
  • the receiver electrode 212 and the receiver switch 213 have the same functions as the receiver electrode 112 and the receiver switch 113 in the above-described embodiments and examples.
  • the techniques in the above-described embodiments and examples can be applied to the display device 2.
  • the receiver electrodes 1 1 2 other than the receiver electrode 1 1 2 that supplies the voltage of 0 1 1/1 to the pixel area to which the display data is being written are 1 0 1 1/1 Do not supply.
  • parasitic capacitance in panel 10 can be reduced, display data write time can be shortened, and charge and discharge current can be reduced.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

表示装置は、一以上の画素を含む複数の画素領域を有する表示パネルと、前記複数の画素領域ごとに設けられ、VCOM電圧を供給する複数のレシ一バ電極と、前記複数の画素領域に対して表示データを書き込むためのデータ書込み信号を送信するデ一タ書込みラインと、を有する。前記複数の画素領域のうち一部の画素領域に対する前記表示データの書込み中に、前記複数のレシ一バ電極のうち一部のレシ一バ電極は前記VCOM電圧を供給しない。

Description

\¥0 2019/106422 卩（：171 2018/001273
1 明 細 書
発明の名称 ：
表示装置、 表示パネルにおける電圧制御方法及び表示ドライバ
技術分野
[0001 ] 本発明は、 表示装置、 表示パネルにおける電圧制御方法及び表示ドライバ に関する。
背景技術
[0002] ユーザに提供する情報をパネルに表示する表示機能、 及びユーザの指やス タイラスなどのオブジェクトによるタッチ等入力を検出するセンシング機能 を有する表示装置では、 パネルに配設された複数の 〇〇1\/1電極又は共通電 極が、 センシング用のレシーバ電極として用いられることがある。
[0003] この複数のレシーバ電極のそれぞれにはレシーバスイッチが接続され、 パ ネルに表示データを表示している間、 すべてのレシーバスイッチが〇 1\1にさ れ、 すべてのレシーバ電極から 〇〇1\/1電圧 （又は共通電圧） がパネルに供 給され得る。 この場合、 表示装置における消費電流の増加を招くことがある 発明の概要
[0004] _実施形態における表示装置は、 _以上の画素を含む複数の画素領域を有 する表示パネルと、 前記複数の画素領域ごとに設けられ、 〇〇1\/1電圧を供 給する複数のレシーバ電極と、 前記複数の画素領域に対して表示データを書 き込むためのデータ書込み信号を送信するデータ書込みラインと、 を有する 。 前記複数の画素領域のうち一部の画素領域に対する前記表示データの書込 み中に、 前記複数のレシーバ電極のうち一部のレシーバ電極は前記 V〇〇 IV! 電圧を供給しない。
図面の簡単な説明
[0005] [図 1 ]表示装置の一例を示した図である。
[図 2 ]_実施形態における表示装置の丨 <3及びパネルの構成の一例を示した \¥0 2019/106422 卩（：17132018/001273
2 図である。
［図 28］_実施形態における表示装置の I <3及びパネルの構成の一例を示した 図である。
［図 3］ _実施形態におけるパネルの一画素の構成の一例を示した図である。 ［図 38］_の実施形態におけるパネルのタイルの構成の一例を示した図である
〇
［図 4］_の実施形態における表示装置の I <3及びパネルの構成の別の一例を 示した図である。
［図 48］_の実施形態における表示装置の I <3及びパネルの構成の別の一例を 示した図である。
［図 5］—の実施形態におけるゲート走査が実行されているときの 〇〇1\/1電 圧制御の一例を示した図である。
［図 58］ _の実施形態におけるゲート走査が実行されているときの 〇〇1\/1電 圧制御の一例を示した図である。
［図 5（：］—の実施形態におけるゲート走査が実行されているときの 〇〇1\/1電 圧制御の一例を示した図である。
［図 6］—の実施形態におけるゲート走査が実行されているときの 〇〇1\/1電 圧制御の一例を示す模式図である。
［図 68］ _の実施形態におけるゲート走査が実行されているときの 〇〇1\/1電 圧制御の一例を示す模式図である。
［図 7］ _の実施形態におけるゲート走査が実行されているときの 〇〇 IV!電圧 供給の切替タイミングの一例を示す図である。
［図 8］_の実施形態におけるゲート走査が実行されているときのデータ書込 みスイツチによる 〇〇1\/1電圧供給の切替タイミングの一例を示す図である
〇
［図 88］ _の実施形態におけるゲート走査が実行されているときのレシーバス イツチによる 〇〇1\/1電圧供給の切替タイミングの一例を示す図である。
［図 9］_の実施形態におけるゲート走査が実行されているときのデータ書込 \¥0 2019/106422 卩（：17132018/001273
3 みスイツチによる 〇〇1\/1電圧供給の切替タイミングの一例を示す図である
[図 98 ] _の実施形態におけるゲート走査が実行されているときのレシーバス イッチによる 〇〇1\/1電圧供給の切替タイミングの一例を示す図である。
[図 10]_の実施形態における表示装置の丨 <3及びパネルの構成の一例を示し た図である。
発明を実施するための形態
[0006] 以下、 添付図面を参照しながら、 ここに開示される技術の実施形態を詳細 に説明する。 各種図面に示される同様な要素には同様な符号を付す。 以下の 詳細説明は、 例示に過ぎず、 開示技術及び開示技術の使用を限定する意図を 持たない。 上述の技術分野、 背景技術、 概要、 又は以下の詳細説明にて提示 される明示の又は非明示の思想により画定する意図もない。 以下の詳細説明 では、 開示技術のより十分な理解をもたらすために数々の特定の詳細を提示 するが、 これら詳細がなくとも当業者により開示技術が実施され得ることは 明らかである。 また、 以下において、 説明を不要に複雑にすることを避ける ため、 周知の特徴を詳細には説明していない。
[0007] 図 1に例示する表示装置 1は、 パネル 1 0を備え、 ユーザに提供する情報 をパネル 1 0に表示する表示機能を有する。 この表示装置 1は、 パネルを備 える電子機器の一例である。 電子機器は、 例えば、 携帯電子機器、 スマート フォン、 ラップトップコンピュータ、 ネットブックコンピュータ、 タブレッ 卜、 ウェブブラウザ、 電子ブックリーダー、 パーソナルデジタルアシスタン 卜 （ 〇八） である。 また、 電子機器は、 表示パネルを備えるデスクトップ コンピュータや表示/《ネルが用いられる自動車等のあらゆるサイズ及び形状 の機器であってもよい。 いずれも、 パネルが用いられる技術分野に限定され ない。
[0008] 表示装置 1は、 パネル 1 0を介して、 ユーザが操作する一以上のオブジェ クト 9 （例えば指やスタイラス） による入力を感知するセンシング機能を有 してもよい。 [0009] —実施形態では、 パネル 10は、 表示機能及びセンシング機能の両方の機 能を備えるインセルタッチパネルであってもよい。 一実施形態では、 インセ ルタッチパネルは、 ディスプレイドライバ丨 C及びタッチパネルコントロー ラ I Cを 1チップにした T o u c h a n d D i s p l a y D r i v e r I n t e g r a t i o n （TDD丨） の技術が適用される。 パネル 10 は、 例えば、 ハイブリッドインセルタッチ又はオンセルタッチを採用するこ ともできる。 パネル 10は、 例えば、 発光ダイオード （L E D）、 有機 L E D （0L E D）、 陰極線管 （CRT）、 液晶ディスプレイ （LCD）、 ブラ ズマ、 エレクトロルミネッセンス （E L） であり、 又はその他のディスプレ イ技術を用いてもよい。
[0010] 図 2 A及び 2 Bに示す一実施形態において、 表示装置 1は、 パネル 10及 び I n t e g r a t e d C i r c u i t （ I C） 1 1を有する。 パネル 1 0は、 ゲート信号ジェネレータ 101、 ゲートライン 102、 ゲートスイッ チ 103、 寄生容量 104、 画素容量 105、 ソースライン 106及び VC 〇 Mライン 107を有する。
[0011] ゲート信号ジェネレータ 101は、 パネル 10の画素に表示データを書き 込むための表示データ書込み用ゲートシグナルを生成する。 ゲート信号ジェ ネレータ 101は、 複数のゲートライン 102に接続される。 ゲートライン 102は、 データ書込みラインの一例である。 ゲート信号ジェネレータ 10 1は、 走査駆動され、 ゲートライン 102を介して、 生成されたゲート信号 をパネル 10の所定の画素領域に送信する。 画素領域は、 タイルと称されて もよい。 ゲート信号は、 画素領域内を走査して送信される。 ゲートスイッチ 103は、 データの書込みを切り替えるデータ書込みスイッチとして機能す る。 ゲートスイッチ 103は、 ゲートライン 102に接続され、 ゲート信号 の〇 Nと〇 F Fとを切り替える。 ゲートスイッチ 103が〇 Nの場合、 ゲー 卜信号が画素領域に送信され、 表示データが書き込まれる。 一方、 ゲートス イッチ 103が O F Fの場合、 ゲート信号が画素領域に送信されず、 表示デ —夕は書き込まれない。 ゲートスイッチ 103が〇 Nと〇 F Fとを切り替え ることにより、 順次、 異なる画素領域に対して表示データが書き込まれる。
[0012] 寄生容量 104は、 レシーバ電極 1 12とソースライン 106との間に発 生する寄生容量である。 寄生容量 104及び画素容量 105は、 図 3 Aにお ける画素 1001に含まれる。 レシーバ電極は、 RX電極と称されてもよい
〇
[0013] 図 3 Aに示すように、 パネル 10における各画素 1001は、 ゲートライ ン 102、 ソースライン 106、 寄生容量 104、 画素容量 105及び丁 i n F i l m T r a n s i s t o r (T F T) 108により形成される 。 順次ゲートライン 1〇 2を介してゲート信号が送信されることにより、 走 査信号単位で T F T 108がオン状態にされる。 ソースライン 106を介し てソース信号が送信され、 表示データに応じた信号電圧が T F T 108と画 素容量 105とに印加されることで、 液晶素子の透過状態が制御される。 こ れにより、 所定の階調でパネル 10に表示データに基づく画像が表示される 〇
[0014] 図 3 Bに示すように、 複数の画素 1001は、 タイル 1002を形成する 。 タイル 1002を形成する画素数は図 3 Bの例示に限らず、 任意の画素数 であってもよい。 ゲート走査により、 ゲート信号は、 一つのタイル 1002 において、 順次各ゲートライン 102に送信される。 ゲート信号における表 示データに応じた信号電圧を受信した画素に対して、 表示データが書き込ま れる。 それから、 次に走査されるタイル 1002においてゲート信号が順次 各ゲートライン 102に送信され、 ゲートライン 102毎にゲート信号にお ける信号電圧に基づき表示データが画素に書き込まれる。 ゲート走査におい て同様の手順が繰り返される。
[0015] —実施形態において、 画素領域は、 一以上の画素 1001を含む領域であ る。 例えば、 画素領域は、 レシーバ電極 1 12毎に対応づけられ、 各レシー バ電極 1 12の VC0M信号の送信先である一以上の画素から形成される領 域である。 画素領域は一以上の画素から形成されることから、 タイル 100 2は、 一以上の画素領域から形成される。 \¥0 2019/106422 卩（：17132018/001273
6
[0016] 図 2八及び 2巳に戻り、 ソースライン 1 0 6は、 ソース電極 1 1 1からの ソース信号を送信する。
[0017] 〇〇1\/1ライン 1 0 7は、 レシーバ電極 1 1 2からの 〇〇1\/1信号を送信 する。
[0018] I 0 1 1は、 ソース電極 1 1 1、 複数のレシーバ電極 1 1 2及びレシーバ スイッチ 1 1 3を有する。 丨〇 1 1は、 表示ドライバの一例である。
[0019] ソース電極 1 1 1は、 ソースライン 1 0 6に接続されており、 ソースライ ン 1 0 6にソース信号を送信し、 ソース電圧を供給する。 なお、 丨〇 1 1は 複数のソース電極 1 1 1を含んでもよい。
[0020] レシーバ電極 1 1 2は、 〇〇1\/1電極として機能する。 〇〇1\/1電極は、 共通電極と称されてもよい。 レシーバ電極 1 1 2は、 接続される 〇〇1\/1ラ イン 1 0 7を介して、 〇〇1\/1信号をタイル 1 0 0 2に送信し、 〇〇1\/1電 圧を供給する。 それぞれのレシーバ電極 1 1 2は、 一つのレシーバスイッチ 1 1 3に接続される。 レシーバスイッチ 1 1 3は、 〇〇1\/1信号の〇1\1と〇 とを切り替える。 レシーバスイッチ 1 1 3が〇1\1の場合、 〇〇1\/1信号 がタイル 1 0 0 2に送信される。 一方、 レシーバスイッチ 1 1 3が〇 の 場合、 ゲート信号がタイルに送信されず、 表示データは書き込まれない。 レ シーバスイッチ 1 1 3は、 マルチプレクサに含まれてもよい。 マルチプレク サは、 1\/1 11乂とも称される。 例えば、 I〇1 1は、 レシーバスイッチ 1 1 3 を制御するスイッチ制御回路を備える。
例えば、 表示データを画素領域内の各画素に書き込んでいる間、 すべての レシーバスイッチを〇 1\1とし、 すべてのレシーバ電極が 〇〇 IV!電圧を供給 する場合、 表示データを書込み中でない画素に対してもレシーバ電極が 〇 〇 IV!電圧を供給するため、 ソースラインと 〇〇1\/1ラインとの間の寄生容量 が増加する。 これにより、 表示データの書込み時間及び消費電力が増加して しまう。
[0021 ] 一方、 図 2 及び 2巳に示す実施形態では、 複数のレシーバスイッチ 1 1
3のそれぞれを個別に制御することにより、 表示データを画素領域に書き込 \¥0 2019/106422 卩（：17132018/001273
7 んでいる間であっても、 〇〇1\/1電圧を供給するレシーバ電極 1 1 2を選択 することができる。
[0022] 図 2八では、 ゲートスイッチ 1 0 3が〇 1\1であり、 画素領域に対して表示 データを書込み中であるとき、 複数のレシーバスイッチ 1 1 3の一部を〇 にし、 〇 にされたレシーバスイッチ 1 1 3に設けられたレシーバ電極 1 1 2は 〇〇1\/1電圧を供給しない。 例えば、 表示データを書込み中ではな い画素領域に対して設けられたレシーバ電極 1 1 2が 〇〇 IV!電圧を供給し ないように、 当該レシーバ電極 1 1 2に接続されたレシーバスイッチ 1 1 3 を〇 にする。 これにより、 表示データを書込み中ではない画素領域に対 して設けられたレシーバ電極 1 1 2に接続する 〇〇1\/1ライン 1 0 7はフロ —ティングになる。 すなわち、 出力信号状態は、 信号が駆動されていないハ イインピーダンス 1~1丨一 になる。 一方、 表示データを書込み中の画素領域 に対して設けられたレシーバ電極 1 1 2が 〇〇 IV!電圧を供給するように、 当該レシーバ電極 1 1 2に接続されたレシーバスイッチ 1 1 3を〇1\1にする 〇
[0023] 図 2巳では、 ゲート走査により表示データを書き込む画素領域が、 図 2八 におけるデータ書込み中の画素領域から変更されている。 図 2八とは異なる データ書込み中でない画素領域に対して、 対応するレシーバ電極 1 1 2が V 〇〇 IV!電圧を供給しないように、 当該レシーバ電極 1 1 2に接続されたレシ —バスイッチ 1 1 3を〇 にする。 一方、 データ書込み中の画素領域に対 しては、 対応するレシーバ電極 1 1 2が 〇〇1\/1電圧を供給するように、 当 該レシーバ電極 1 1 2に接続されたレシーバスイッチ 1 1 3を〇1\1にする。
[0024] 図 2巳の例では、 レシーバスイッチ 1 1 3の制御により、 レシーバ電極 1
1 2は、 表示データを書込み中の画素領域に対して、 〇01\/1信号を送信す る。
[0025] 図 4八及び図 4巳に示す実施形態では、 レシーバスイッチ 1 1 3に加えて 、 レシーバ電極 1 1 2とグランド （◦ 0） との間にスイッチ 1 1 4が設け られる。 ゲートスイッチ 1 0 3が〇!\!であり、 画素領域に対して表示データ \¥02019/106422 卩（：17132018/001273
8 を書込み中であるとき、 複数のレシーバスイッチ 1 13の一部を〇 にし 、 〇 にされたレシーバスイッチ 1 13に対応するスイッチ 1 14を〇 にし、
Figure imgf000010_0001
接続される。 すなわち、 〇1\1にされたスイッチ 1 14に対応す るレシーバ電極 1
Figure imgf000010_0002
〇 にされたレシーバスイ ッチ 1 13に設けられたレシーバ電極 1 12は 〇〇1\/1電圧を供給しない。 一方、 表示データを書込み中の画素領域に対して設けられたレシーバ電極 1 12が 〇〇 IV!電圧を供給するように、 当該レシーバ電極 1 12に接続され たレシーバスイッチ 1 13を〇1\1にする。
[0026] このように、 複数のレシーバスイッチ 1 13の〇1\1/〇 を個別に切り 替えることで、 表示データを書込み中の画素領域に V 0〇 IV!電圧を供給する レシーバ電極 1 12以外のレシーバ電極 1 12は 〇〇1\/1供給をしない。 結 果として、 パネル 10内の寄生容量が削減され、 表示データ書込み時間を短 縮し、 充放電電流を削減できる。
[0027] さらに一実施形態では、 ゲート走査の実行時、 表示データを書込み中の画 素領域に加えて、 所定の画素領域に対しても
Figure imgf000010_0003
電圧が供給される。 例 えば、 複数のレシーバスイッチ 113のうち、 ゲート走査方向において、 表 示データを書込み中のタイル 1〇〇 2に前後するタイル 1002に対して V 〇〇 IV!電圧を供給するレシーバ電極 1 12に設けられたレシーバスイッチ 1 13を〇1\1にしてもよい。
[0028] 図 5八、 図 5巳及び図 5〇において、 8X0、 8X1、 、 8 X 63は、 それぞれ異なるレシーバ電極 1 12を示す。 各画素領域 1003は、 それぞ れ異なるレシーバ電極 1 12 （8X0、 8X1、 、 8X63） に対応づけ られている。 各レシーバ電極 1 12は、 それぞれ対応付けられた画素領域 1 003に対して、 〇〇1\/1電圧を供給する。
[0029] ゲート走査方向に、 パネル 10における 1行目のタイル 1002、 2行目 のタイル 1002、 3行目のタイル 1002、 …の順に表示データが書き込 まれるタイル 1002は遷移する。
[0030] 1行目のタイル 1002は、 レシーバ電極 1 12の 8X31及び 8X63 \¥0 2019/106422 卩（：17132018/001273
9 に対応する画素領域 1 0 0 3を含む。 2行目のタイル 1 0 0 2は、 レシーバ 電極 1 1 2の 8 X 3 0及び 8 X 6 2に対応する画素領域 1 0 0 3を含む。 3 行目のタイル 1 0 0 2は、 レシーバ電極 1
Figure imgf000011_0001
応する画素領域 1 0 0 3を含む。
［0031］ 図 5八、 図 5巳、 図 5〇は、 ゲート走査により、 それぞれ 1行目、 2行目 、 3行目のタイル 1 0 0 2に表示データが書き込まれている状態を示してい る。
［0032］ 図 5八では、 表示データが書き込まれている一行目のタイル 1 0 0 2及び ゲート走査方向において次に表示データが書き込まれる 2行目のタイル 1 0 0 2に対して、 レシーバスイッチ 1 1 3が〇1\1にされ、 レシーバ電極 1 1 2 から 〇〇1\/1電圧が供給される。 一方、 図 5八における残りの画素領域に対 しては、 レシーバスイッチ 1 1 3の制御により 〇〇1\/1電圧が供給されず、
1~1 I— の状態となる。
［0033］ 図 5巳の例では、 ゲート走査方向において、 2行目のタイル 1 0 0 2の前 に書き込まれた 1行目のタイル 1 0 0 2と 2行目のタイル 1 0 0 2の次に書 き込まれる 3行目のタイル 1 0 0 2に対して、 レシーバスイッチ 1 1 3が〇 1\1にされ、 レシーバ電極 1 1 2から 〇〇1\/1電圧が供給される。 一方、 図 5 巳における残りの画素領域に対しては、 レシーバスイッチ 1 1 3の制御によ り 〇〇1\/1電圧が供給されず、 1~1丨 _ の状態となる。
［0034］ 図 5〇の例では、 ゲート走査方向において、 3行目のタイル 1 0 0 2の前 に書き込まれた 2行目のタイル 1 0 0 2と 3行目のタイル 1 0 0 2の次に書 き込まれる 4行目のタイル 1 0 0 2に対して、 レシーバスイッチ 1 1 3が〇 1\1にされ、 レシーバ電極 1 1 2から 〇〇1\/1電圧が供給される。 一方、 図 5 〇における残りの画素領域に対しては、 レシーバスイッチ 1 1 3の制御によ り 〇〇1\/1電圧が供給されず、 1~1丨 _ の状態となる。
［0035］ このように、 表示データの書込み中のタイル （又は画素領域） 及びゲート 走査方向において表示データの書込み中のタイルに前後するタイルに対する レシーバスイッチ 1 1 3が〇!\!にされ、 レシーバ電極 1 1 2から 〇〇!\/1電 \¥0 2019/106422 卩（：17132018/001273
10 圧が供給される。 なお、 表示データの書込み中のタイルに前後するタイルの 数は任意である。
[0036] さらに一実施形態では、 例えば、 〇〇1\/1電圧が供給される画素領域のサ イズ（例えば、 タイルの行数） や位置がゲート走査の位置又はタイミングに よって動的に変更されてもよい。
[0037] 例えば、 図 6 の上図に示すように、 表示データ書込み中の画素領域を含 む 2から 8行のタイルに対して、 〇〇1\/1電圧が供給される。 図 6八の下図 に示すように、 ゲート走査の位置又はタイミングが変更されたとき、 例えば 、 表示データ書込み中の画素領域を含む 2から 8行のタイルに対して、 〇 〇 IV!電圧が供給される。
[0038] 例えば、 図 6巳の上図に示すように、 表示データ書込み中の画素領域を含 む半分のタイルに対して、 〇〇!^電圧が供給される。 図 6巳の下図では、 〇〇1\/1電圧が供給される画素領域の範囲は、 図 6八の上図と同じ、 半分の タイルであるが、 V 0〇 IV!電圧が供給される画素領域の位置が二つに分割さ れている。
[0039] 図 7、 図 8八、 図 8巳、 図 9八及び図 9巳は、 ゲートスイッチ 1 0 3及び レシーバスイッチ 1 1 3の切替え制御のタイミングを示す。
[0040] 図 7では、 例えば、 時刻丁 1において、 1行目のタイル 1 0 0 2に対して ゲ _卜信号を送信するゲ _卜 1 _ 6 0に対応するゲートスイッチ 1 0 3が〇 1\1となっており、 1行目のタイル 1 0 0 2に対してデータが書き込まれてい る。 時刻丁 1において、 1行目のタイル 1 0 0 2に対応するレシーバスイッ チ 1 1 3 # 1は〇1\1となり、 表示データが書き込まれている 1行目のタイル 1 0 0 2に対する 〇〇1\/1電圧が供給される。 時刻丁 1において、 データ書 込み中の 1行目のタイル 1 0 0 2に対して、 ゲート走査方向に隣り合う 2行 目のタイル 1 0 0 2に対応するレシーバスイッチ 1 1 3 # 2も〇1\1となって いる。
[0041 ] 時刻丁 2において、 ゲート走査の実行により、 2行目のタイルに対してゲ _卜信号を送信するゲ _卜 6 1 _ 1 2 0に対応するゲートスイッチ 1 0 3が \¥0 2019/106422 卩（：17132018/001273
11
〇1\1となっており、 2行目のタイル 1 0 0 2に対してデータが書き込まれて いる。 時刻丁 2において、 2行目のタイル 1 0 0 2に対応するレシーバスイ ッチ 1 1 3 # 2は〇1\1となり、 表示データが書き込まれている 2行目のタイ ル 1 0 0 2に対する 〇〇1\/1電圧を供給する。 時刻丁 2において、 データ書 込み中の 2行目のタイル 1 0 0 2に対して、 ゲート走査方向に隣り合う 1行 目及び 3行目のタイル 1 0 0 2に対応するレシーバスイッチ 1 1 3 # 1及び 1 3 # 3も〇 1\1となっている。
[0042] このように、 図 7では、 ゲート走査の実行時に、 時刻丁 2以降、 表示デー 夕を書込み中のタイル 1 0 0 2を含む 3行分のタイル 1 0 0 2に対して、 レ シーバ電極 1 1 2から 〇〇1\/1電圧を供給するように、 レシーバスイッチ 1 1 3がスイッチの〇 1\1及び〇 を制御する。 なお、 図 7において、 表示デ —夕を書込み中のタイル 1 0 0 2を含む 3行分のタイル 1 0 0 2のそれぞれ がゲート走査方向において隣り合っている例を示したが、 一実施形態におい て、 レシーバスイッチ 1 1 3が〇1\1となり 〇〇1\/1電圧が供給される複数の タイル 1 0 0 2は隣り合っていなくてもよい。
[0043] 図 8八及び図 8巳はそれぞれ、 時刻丁 1—丁 1 2におけるゲート走査の実 行時のゲートスイッチ 1 0 3及びレシーバスイッチ 1 1 3の〇 1\1 /〇 の 状態を示している。 図 8八の時刻丁 1 -丁 1 2は、 図 8巳の時刻丁 1 -丁 1 2にそれぞれ対応する。 図 8巳に示すように、 表示データを書込み中のタイ ル 1 0 0 2を含む 6行分のタイル 1 0 0 2に対して、 レシーバ電極 1 1 2か ら 〇〇1\/1電圧を供給するように、 レシーバスイッチ 1 1 3がスイッチの〇 1\1及び〇 を制御する例を示している。
[0044] 図 9八及び図 9巳はそれぞれ、 時刻丁 1 -丁 1 2におけるゲート走査の実 行時のゲートスイッチ 1 0 3及びレシーバスイッチ 1 1 3の〇 1\1 /〇 の 状態を示している。 図 9八の時刻丁 1 -丁 1 2は、 図 9巳の時刻丁 1 -丁 1 2にそれぞれ対応する。 図 9巳は、 ゲート走査の実行時に、 表示データを書 込み中のタイル 1 0 0 2を含む 4行分のタイル 1 0 0 2に対して、 レシーバ 電極 1 1 2から 〇〇!\/1電圧を供給するように、 レシーバスイッチ 1 1 3が \¥0 2019/106422 卩（：17132018/001273
12 スイッチの〇1\1及び〇 を制御する例を示している。
[0045] なお、 レシーバスイッチ 1 1 3の〇1\1 /〇 を切り替える制御のタイミ ングは、 図 7、 図 8八及び図 8巳に示したタイミングに限らず、 任意のタイ ミングで〇 1\1及び〇 を制御してもよい。
[0046] このように、 所定の画素領域に対する表示データが書き込まれている間、 所定数のレシーバ電極 1 1 2が 〇〇 IV!電圧を供給するように、 レシーバス イッチ 1 1 3が 〇〇1\/1電圧の〇1\1 /〇 を制御することができる。
[0047] 図 1 0に示す一実施形態では、 表示装置 2のパネル 2 0がレシーバ電極 2
1 2及びレシーバスイッチ 2 1 3を備える。 図 1 0において、 図 2八に示す パネル 1 0及び丨 <3 1 1に含まれる構成要素と同じ構成要素には同一の符号 を付す。 レシーバ電極 2 1 2及びレシーバスイッチ 2 1 3は、 上述した各実 施形態及び例におけるレシーバ電極 1 1 2及びレシーバスイッチ 1 1 3と同 様の機能を有する。 表示装置 2には、 上述した各実施形態及び例における技 術を適用することができる。
[0048] この表示装置 2によれば、 表示データを書込み中の画素領域に 〇〇1\/1電 圧を供給するレシーバ電極 1 1 2以外のレシーバ電極 1 1 2は 〇〇1\/1供給 をしない。 結果として、 パネル 1 0内の寄生容量が削減され、 表示データ書 込み時間を短縮し、 充放電電流を削減できる。
[0049] 上述した各実施形態は、 それぞれ組み合わせることができる。 本開示では 、 限られた数の実施形態に関してのみ記載したが、 本開示の利益を有する当 業者は、 本発明の範囲から逸脱することなく様々な他の実施形態が考案され 得ることを理解する。 したがって、 本発明の範囲は、 特許請求の範囲によっ てのみ限定されるべきである。
[0050] 本出願は、 2 0 1 7年1 0月 1 9日に出願された日本国特許出願 2 0 1 7 - 2 0 3 0 1 0及び 2 0 1 8年 2月 2 0日に出願された日本国特許出願 2 0 1 8— 2 8 3 3 4を基礎とする優先権を主張し、 その開示の全てをここに取 り込む。

Claims

\¥0 2019/106422 卩（：171 2018/001273 13 請求の範囲
[請求項 1 ] —以上の画素を含む複数の画素領域を有する表示パネルと、
前記複数の画素領域ごとに設けられ、 V 00 IV!電圧を供給する複数 のレシーバ電極と、
前記複数の画素領域に対して表示データを書き込むためのデータ書 込み信号を送信するデータ書込みラインと、 を備え、 前記複数の画素領域のうち一部の画素領域に対する前記表示データ の書込み中に、 前記複数のレシーバ電極のうち一部のレシーバ電極は 前記 V 00 IV!電圧を供給しない、 表示装置。
[請求項 2] 前記表示データを書込み中の第一の画素領域に対して設けられた第 一のレシーバ電極は前記 〇〇1\/1電圧を供給する、 請求項 1に記載の 表」、装置。
[請求項 3] 前記複数の画素領域のそれぞれに対して、 前記表示データが順次書 き込まれる、 請求項 2に記載の表示装置。
[請求項 4] 前記表示データは、 ゲート走査方向の順に書き込まれる、 請求項 3 に記載の表示装置。
[請求項 5] 前記第一の画素領域に対する前記表示データを書き込んでいる間、 所定数のレシーバ電極が前記 V 0〇 IV!電圧を供給する請求項 3又は 4 に記載の表示装置。
[請求項 6] 前記第一の画素領域に前記表示データが書き込まれる前に、 前記表 示データが書き込まれた画素領域に設けられた第二のレシーバ電極は 、 前記第一の画素領域に対する前記表示データの書込みが終了するま で、 前記 V 00 IV!電圧を供給する、 請求項 3又は 4に記載の表示装置
〇
[請求項 7] 前記表示装置は、 さらに前記複数のレシーバ電極のそれぞれに設け られ、 前記複数のレシーバ電極の前記 V 00 IV!電圧の供給の 0 1\1と〇 とを切り替える複数のスイッチを備え、
前記複数のスイッチのうち前記一部のレシーバ電極に設けられたス \¥0 2019/106422 卩（：17132018/001273
14 イッチは前記 〇〇 IV!電圧の供給を〇 にする、 請求項 1乃至 6の いずれか一項に記載の表示装置。
[請求項 8] 前記表示装置は、 前記複数のレシーバ電極のそれぞれに設けられ、 前記複数のレシーバ電極の前記 V 0 0 IV!電圧の供給の 0 1\1と 0 と を切り替える複数のスイッチを備え、
前記複数のスイッチのうち、 前記第一のレシーバ電極に設けられた スイッチは前記 〇〇1\/1電圧の供給を〇 1\1にする、 請求項 2乃至 6の いずれか一項に記載の表示装置。
[請求項 9] 前記複数の画素領域のうち一以上の画素領域によりタイルが形成さ れ、
前記タイルが複数あるとき、 前記複数のタイルのそれぞれに対して 、 前記表示データが順次書き込まれる、 請求項 2に記載の表示装置。
[請求項 10] 前記表示装置は、 前記複数のタイルのそれぞれに対して前記 〇〇
IV!電圧を供給する前記レシーバ電極ごとに設けられ、 前記複数のレシ —バ電極の前記 〇〇1\/1電圧の供給の〇 1\1と〇 とを切り替える複 数のスイッチを備え、
前記複数のスイッチのうち、 前記表示データを書込み中の第 _の夕 イルに前記 〇〇 IV!電圧を供給する前記レシーバ電極に設けられたス イッチは前記 〇〇1\/1電圧の供給を〇1\1にする、 請求項 9に記載の表 示装置。
[請求項 11 ] 前記複数のスイッチのうち、 ゲート走査方向において、 前記第一の タイルに前後するタイルに前記 V 0〇 IV!電圧を供給する前記レシーバ 電極に設けられたスイッチは、 前記 〇〇1\/1電圧の供給を〇 1\1にする 、 請求項 1〇に記載の表示装置。
[請求項 12] 前記表示装置は、 1 门 1 6 9「3 1 6〇1 0 I
Figure imgf000016_0001
( I〇 を備え、
前記丨 <3は、 前記複数のレシーバ電極を備える、 請求項 1乃至 1 1 のいずれか一項に記載の表示装置。 \¥0 2019/106422 卩（：17132018/001273
15
[請求項 13] 前記表示パネルは、 前記複数のレシーバ電極を備える、 請求項 1乃 至 1 1のいずれか一項に記載の表示装置。
[請求項 14] 前記一部のレシーバ電極は、 ハイインピーダンスである、 請求項 1 乃至 1 3のいずれか一項に記載の表示装置。
[請求項 15] 前記一部のレシーバ電極は、 グランド接続される、 請求項 1乃至 1
3のいずれか一項に記載の表示装置。
[請求項 16] 表示装置が備える表示パネルが有する複数の画素領域に対して供給 される電圧の制御方法であって、
前記表示パネルが備える表示データ書込みラインが前記複数の画素 領域のうち一部の画素領域に対して表示データを書き込むためのデー 夕書込み信号を送信し、
前記一部の画素領域に対して前記表示データが書き込まれている間 、 前記表示装置が備える複数のレシーバ電極のうち一部のレシーバ電 極が V 0〇 IV!電圧を供給しない、 電圧制御方法。
[請求項 17] 前記表示データを書込み中の第一の画素領域に対して設けられた第 一のレシーバ電極から前記第一の画素領域に前記 V 0〇 IV!電圧を供給 する、 請求項 1 6に記載の電圧制御方法。
[請求項 18] 前記複数の画素領域のそれぞれに対して、 前記表示データを順次書 き込む、 請求項 1 7に記載の電圧制御方法。
[請求項 19] 前記表示装置が備える複数のスイツチのうち前記一部のレシーバ電 極に設けられたスイツチは前記 〇〇 IV!電圧の供給を〇 にする、 請求項 1 6乃至 1 8のいずれか一項に記載の電圧制御方法。
[請求項 20] 前記表示装置が備える複数のスイツチのうち、 前記第一のレシーバ 電極に設けられたスイツチは前記 〇〇1\/1電圧の供給を〇 1\1にする、 請求項 1 7又は 1 8に記載の電圧制御方法。
[請求項 21 ] 表示パネルが有する一以上の画素を含む複数の画素領域ごとに設け られ、 V〇〇 IV!電圧を供給する複数のレシーバ電極を備え、
前記複数の画素領域に対して表示データを書き込むためのデータ書 \¥0 2019/106422 卩（：17132018/001273
16 込み信号が前記複数の画素領域のうち一部の画素領域に送信され、 前 記一部の画素領域に対して前記表示データを書込み中、 前記複数のレ シーバ電極のうち一部のレシーバ電極は前記 V〇〇 IV!電圧を供給しな い、 表示ドライバ。
[請求項 22] 前記表示データを書込み中の第一の画素領域に対して設けられた第 一のレシーバ電極は前記 〇〇1\/1電圧を供給する、 請求項 2 1に記載 の表示ドライバ。
PCT/IB2018/001273 2017-10-19 2018-10-18 表示装置、表示パネルにおける電圧制御方法及び表示ドライバ WO2019106422A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020207007202A KR20200062190A (ko) 2017-10-19 2018-10-18 표시 장치, 표시 패널에 있어서의 전압 제어 방법 및 표시 드라이버
CN201880057598.4A CN111051977B (zh) 2017-10-19 2018-10-18 显示装置、显示面板中的电压控制方法和显示驱动器
US16/755,447 US11204669B2 (en) 2017-10-19 2018-10-18 Controlling a voltage of a display panel
EP18883602.7A EP3699680A4 (en) 2017-10-19 2018-10-18 DISPLAY DEVICE, METHOD OF CONTROLLING VOLTAGE IN A DISPLAY PANEL AND DISPLAY DRIVER

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017203010 2017-10-19
JP2017-203010 2017-10-19
JP2018028334A JP2019079025A (ja) 2017-10-19 2018-02-20 表示装置、表示パネルにおける電圧制御方法及び表示ドライバ
JP2018-028334 2018-02-20

Publications (1)

Publication Number Publication Date
WO2019106422A1 true WO2019106422A1 (ja) 2019-06-06

Family

ID=66627968

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2018/001273 WO2019106422A1 (ja) 2017-10-19 2018-10-18 表示装置、表示パネルにおける電圧制御方法及び表示ドライバ

Country Status (6)

Country Link
US (1) US11204669B2 (ja)
EP (1) EP3699680A4 (ja)
JP (1) JP2019079025A (ja)
KR (1) KR20200062190A (ja)
CN (1) CN111051977B (ja)
WO (1) WO2019106422A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090122047A1 (en) * 2007-11-14 2009-05-14 Sony Corporation Display apparatus, driving method for display apparatus and electronic apparatus
US20100328257A1 (en) * 2009-06-29 2010-12-30 Sony Corporation Method of driving touch panel, capacitance-type touch panel, and display apparatus with touch detection function
US20120224343A1 (en) * 2011-03-02 2012-09-06 Seiko Epson Corporation Electrical device
US20130328807A1 (en) * 2012-06-08 2013-12-12 Japan Display Inc. Liquid crystal display device
JP2017203010A (ja) 2016-05-13 2017-11-16 ピアス株式会社 棒状化粧料
JP2018028334A (ja) 2016-08-15 2018-02-22 川崎重工業株式会社 電磁弁装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06208138A (ja) * 1993-01-13 1994-07-26 Hitachi Ltd 液晶表示基板
JP3465886B2 (ja) * 2000-03-31 2003-11-10 シャープ株式会社 液晶表示装置およびその駆動回路
JP4074207B2 (ja) * 2003-03-10 2008-04-09 株式会社 日立ディスプレイズ 液晶表示装置
JP2005300948A (ja) * 2004-04-13 2005-10-27 Hitachi Displays Ltd 表示装置及びその駆動方法
JP2007121934A (ja) * 2005-10-31 2007-05-17 Optrex Corp 液晶表示装置及びその駆動方法
JP4415393B2 (ja) * 2006-09-26 2010-02-17 エプソンイメージングデバイス株式会社 駆動回路、液晶装置、電子機器、および液晶装置の駆動方法
JP2008209690A (ja) * 2007-02-27 2008-09-11 Epson Imaging Devices Corp 表示装置、表示装置の駆動方法及び電子機器
JP2009282332A (ja) * 2008-05-22 2009-12-03 Sharp Corp 液晶表示装置
US8717265B2 (en) * 2009-04-20 2014-05-06 Apple Inc. Staggered line inversion and power reduction system and method for LCD panels
JP5306926B2 (ja) * 2009-07-09 2013-10-02 株式会社ジャパンディスプレイウェスト 液晶表示装置
KR20130045582A (ko) * 2011-10-26 2013-05-06 삼성전자주식회사 디스플레이패널 및 이를 포함하는 장치
JP2015125245A (ja) * 2013-12-26 2015-07-06 シナプティクス・ディスプレイ・デバイス合同会社 液晶表示装置、液晶ドライバ、及び、液晶表示パネルの駆動方法
CN105355186B (zh) * 2015-12-21 2018-10-30 厦门天马微电子有限公司 驱动电路、触控显示面板及其驱动方法、触控显示装置
JP6863707B2 (ja) * 2016-10-14 2021-04-21 シナプティクス インコーポレイテッド 表示ドライバ、表示装置及び表示パネル

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090122047A1 (en) * 2007-11-14 2009-05-14 Sony Corporation Display apparatus, driving method for display apparatus and electronic apparatus
US20100328257A1 (en) * 2009-06-29 2010-12-30 Sony Corporation Method of driving touch panel, capacitance-type touch panel, and display apparatus with touch detection function
US20120224343A1 (en) * 2011-03-02 2012-09-06 Seiko Epson Corporation Electrical device
US20130328807A1 (en) * 2012-06-08 2013-12-12 Japan Display Inc. Liquid crystal display device
JP2017203010A (ja) 2016-05-13 2017-11-16 ピアス株式会社 棒状化粧料
JP2018028334A (ja) 2016-08-15 2018-02-22 川崎重工業株式会社 電磁弁装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3699680A4

Also Published As

Publication number Publication date
EP3699680A1 (en) 2020-08-26
CN111051977A (zh) 2020-04-21
EP3699680A4 (en) 2021-08-25
US11204669B2 (en) 2021-12-21
JP2019079025A (ja) 2019-05-23
US20200241666A1 (en) 2020-07-30
CN111051977B (zh) 2024-01-30
KR20200062190A (ko) 2020-06-03

Similar Documents

Publication Publication Date Title
KR102357768B1 (ko) 터치 센싱 장치
US10606384B2 (en) Display device and electronic apparatus
JP5964922B2 (ja) タッチセンシング装置とその駆動方法
US9542026B2 (en) Display device and driving method thereof
KR102305323B1 (ko) 터치 센싱 장치
US9740327B2 (en) Display device with integrated touch screen
US10175791B2 (en) Display device with integrated touch screen
KR101480314B1 (ko) 터치스크린 일체형 표시장치 및 그 구동 방법
KR101424331B1 (ko) 터치 센싱 장치와 그 구동 방법
KR101560535B1 (ko) 터치스크린 일체형 표시장치 및 그 구동 방법
US9298329B2 (en) Display device and driving method thereof
US20150062062A1 (en) Touch Integrated Circuit And Display Device Integrated With Touch Screen Using The Same
JP7106364B2 (ja) 表示装置
KR20170038606A (ko) 터치 구동 신호 생성 장치와 이를 포함하는 터치 구동 장치, 디스플레이 장치 및 이의 구동 방법
EP2605112A2 (en) Touch sensor integrated type display and method for driving the same
KR101633174B1 (ko) 터치 센싱 장치와 그 구동 방법
KR102235497B1 (ko) 표시장치
KR102272952B1 (ko) 터치 센싱 장치와 그 구동 방법
WO2019106422A1 (ja) 表示装置、表示パネルにおける電圧制御方法及び表示ドライバ
KR20190075656A (ko) 터치방식 표시장치
KR101795998B1 (ko) 터치스크린 일체형 표시장치 및 그 구동 방법
US20240028160A1 (en) Touch sensing device, touch sensing method, and display device
KR102595456B1 (ko) 터치표시장치 및 그 구동방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18883602

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2018883602

Country of ref document: EP

Effective date: 20200519