WO2019082316A1 - Power conversion device - Google Patents
Power conversion deviceInfo
- Publication number
- WO2019082316A1 WO2019082316A1 PCT/JP2017/038568 JP2017038568W WO2019082316A1 WO 2019082316 A1 WO2019082316 A1 WO 2019082316A1 JP 2017038568 W JP2017038568 W JP 2017038568W WO 2019082316 A1 WO2019082316 A1 WO 2019082316A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- phase
- phase difference
- voltage
- output
- current
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/497—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode sinusoidal output voltages being obtained by combination of several voltages being out of phase
Abstract
The present invention provides a power conversion device (100) with which a ripple current of a smoothing capacitor (22) can be reduced by controlling the output voltage phase of a device. This power conversion device (100) is provided with a single phase converter (21) and a single phase inverter (23), and controls the inverter (23) using: an input current phase difference (θS) with respect to a power source voltage phase (ωSt) of a power source inputted to the converter (21); an output current phase difference (θL) with respect to an output voltage phase outputted by the inverter; an output voltage phase difference reference calculating unit (61) that calculates and outputs an output voltage phase difference reference (θMF) from the power source voltage phase; and the output voltage phase difference reference (θMF).
Description
本発明の実施形態は、平滑コンデンサのリプル電流を抑制する電力変換装置に関する。
Embodiments of the present invention relate to a power converter that suppresses the ripple current of a smoothing capacitor.
負荷の大きさの影響を受けずにコンバータの交流側電圧の歪みを抑制し、入力電流の低次高調波を小さくするＰＷＭコンバータの制御装置が知られている。この制御装置は、交流電源とＰＷＭコンバータとの間に交流リアクトルを接続すると共に、ＰＷＭコンバータと負荷との間に平滑コンデンサを接続したＰＷＭコンバータの制御装置において、前記平滑コンデンサ電圧の指令値と検出値が一致するように有効パワー分電流指令を出力する手段と、前記交流電源の位相を検出する手段と、ほぼ電源力率１で、前記交流リアクトル電流の大きさが前記有効パワー分電流指令に一致するように前記ＰＷＭコンバータの変調波信号またはＰＷＭ信号を出力する手段を具備すると共に、前記交流電源の電圧位相検出値と前記有効パワー分電流指令を基にデッドタイムによる前記ＰＷＭコンバータの電圧歪みを抑制する補償信号を作成するデッドタイム補償信号発生手段を設け、この補償信号を前記変調波信号またはＰＷＭ信号に加算することを特徴とするＰＷＭコンバータの制御装置である（特許文献１参照。）。
A control device of a PWM converter is known which suppresses distortion of the AC side voltage of the converter without being affected by the size of the load and reduces low-order harmonics of the input current. This control device connects an AC reactor between an AC power supply and a PWM converter, and a control device of a PWM converter in which a smoothing capacitor is connected between the PWM converter and a load, detects the command value of the smoothing capacitor voltage and detects Means for outputting an effective power equivalent current command so that the values match, means for detecting the phase of the alternating current power supply, and the magnitude of the alternating current reactor current with the effective power equivalent current instruction at a power factor of approximately 1. A means for outputting a modulation wave signal or a PWM signal of the PWM converter is provided so as to coincide, and voltage distortion of the PWM converter due to dead time based on the voltage phase detection value of the AC power supply and the current command for effective power. Dead-time compensation signal generating means for producing a compensation signal for suppressing A control device for PWM converter, which comprises adding to the degree or the PWM signal (see Patent Document 1.).
電圧型電力変換装置において、直流側に平滑コンデンサが多く使われている。平滑コンデンサには、直流電圧の振動（リプル電圧）により、リプル電流が流れる。リプル電流は、コンデンサ寿命に影響し、所定のリプル電流を吸収するためにはコンデンサの容量を大きくする必要があった。
In a voltage type power converter, a smoothing capacitor is often used on the DC side. Ripple current flows in the smoothing capacitor due to vibration (ripple voltage) of the DC voltage. The ripple current affects the capacitor life, and in order to absorb a predetermined ripple current, it is necessary to increase the capacitance of the capacitor.
本発明は、上述した課題を解決するためになされたもので、平滑コンデンサのリプル電流を低減可能な、電力変換装置を提供することを目的とする。
The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a power conversion device capable of reducing the ripple current of a smoothing capacitor.
本発明の電力変換装置は、交流電源から交流電力を入力し直流電圧に変換して出力するコンバータ、と前記コンバータの直流電圧を、交流電圧に変換して出力するインバータを有して構成したされた単相の電力変換装置であって、前記電力変換装置は、前記交流電源の電圧位相に対する前記コンバータの入力電流の位相差算出手段と、前記インバータの出力電圧の位相に対する、前記インバータの出力電流の位相差算出手段と、前記入力電流の位相差算出手段によって算出された入力電流の位相差及び、前記出力電流の位相算差出手段によって算出された出力電流の位相差から、前記交流電源の電圧位相に対する前記インバータの出力電圧の位相差基準を算出し、前記交流電源の周波数と前記インバータの出力周波数が等しい時に、前記出力電圧の位相差基準に基づき、前記インバータの出力電圧の位相を制御するインバータ制御手段と、を備えたことを特徴とする。
The power conversion device of the present invention is configured to include a converter that receives AC power from an AC power supply and converts it into DC voltage and outputs it, and an inverter that converts DC voltage of the converter into AC voltage and outputs it. Means for calculating the phase difference of the input current of the converter with respect to the voltage phase of the AC power supply, and the output current of the inverter with respect to the phase of the output voltage of the inverter The voltage difference of the AC power supply from the phase difference calculation means of the above, the phase difference of the input current calculated by the phase difference calculation means of the input current, and the phase difference of the output current calculated by the phase calculation calculation means of the output current A phase difference reference of the output voltage of the inverter with respect to the phase is calculated, and when the frequency of the AC power source and the output frequency of the inverter are equal, Based on the phase difference between the reference voltage, characterized by comprising a inverter control means for controlling the phase of the output voltage of the inverter.
この発明によれば、インバータの出力電流位相を制御することにより、平滑コンデンサのリプル電流を低減できる。
According to the present invention, the ripple current of the smoothing capacitor can be reduced by controlling the output current phase of the inverter.
以下、図面を参照して本発明の実施例について説明する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
図１は、実施例１に係る平滑コンデンサのリプル電流を抑制する電力変換装置１００の概略構成図である。
FIG. 1 is a schematic configuration diagram of a power conversion device 100 that suppresses the ripple current of the smoothing capacitor according to the first embodiment.
電力変換装置１００は、電力変換部２、制御部７、電源電圧検出部８１、入力電流検出部８２、出力電流検出部８３等を有して構成される。
The power conversion device 100 is configured to include a power conversion unit 2, a control unit 7, a power supply voltage detection unit 81, an input current detection unit 82, an output current detection unit 83, and the like.
単相交流電源１は、電力変換部２に対して単相交流電圧を供給する。
Single-phase AC power supply 1 supplies single-phase AC voltage to power conversion unit 2.
電力変換部２は、コンバータ２１、平滑コンデンサ２２及びインバータ２３などを有して構成される、単相の回路である。
The power conversion unit 2 is a single-phase circuit configured to include the converter 21, the smoothing capacitor 22, the inverter 23, and the like.
コンバータ２１は、単相交流電源１から出力された交流電圧を入力し、直流電圧に変換して出力する。
Converter 21 receives an AC voltage output from single-phase AC power supply 1, converts it into a DC voltage, and outputs it.
平滑コンデンサ２２は、コンバータ２１から出力された直流電圧の脈流を平滑にする。
The smoothing capacitor 22 smoothes the pulsating flow of the DC voltage output from the converter 21.
平滑コンデンサ２２は、コンバータ２１とインバータ２３の間の直流回路に接続される。
The smoothing capacitor 22 is connected to a DC circuit between the converter 21 and the inverter 23.
インバータ２３は、平滑コンデンサ２２により平滑にされた直流電圧を入力し、負荷となる電動機３を駆動するための単相交流電圧に変換して出力する。従って、コンバータ２１に入力される交流電圧の基本波周波数とインバータ２３から出力される交流電圧の基本波周波数とは異なる場合がある。
The inverter 23 receives the DC voltage smoothed by the smoothing capacitor 22, converts it into a single-phase AC voltage for driving the motor 3 serving as a load, and outputs it. Therefore, the fundamental wave frequency of the alternating voltage input to the converter 21 may be different from the fundamental frequency of the alternating voltage output from the inverter 23.
しかし、ここでは、コンバータ２１に入力される交流電圧の基本波周波数とインバータ２３から出力される交流電圧の基本波周波数とが等しいようにインバータ２１を動作させている場合について説明する。さらに、ここでは特別に断らないかぎり高調波は扱わないので、電源電圧、入力電流、出力電圧、出力電流は基本波とし特別な断りが無い限り基本波という修飾語は省略して記す。
However, here, the case where the inverter 21 is operated so that the fundamental wave frequency of the alternating voltage input to the converter 21 and the fundamental frequency of the alternating voltage output from the inverter 23 are equal will be described. Furthermore, since harmonics are not dealt with here unless otherwise specified, the power supply voltage, input current, output voltage, and output current are regarded as fundamental waves, and modifiers of fundamental waves are omitted unless otherwise noted.
電動機３は、インバータ２３に接続された負荷であり、インバータ２３から出力された交流電圧により駆動される。
The motor 3 is a load connected to the inverter 23, and is driven by the AC voltage output from the inverter 23.
電源電圧検出部８１は、単相交流電源１の電圧を検出し、制御部７に出力する。
The power supply voltage detection unit 81 detects the voltage of the single phase AC power supply 1 and outputs the voltage to the control unit 7.
入力電流検出部８２は、電力変換部２の入力電流を検出し、制御部７に出力する。
The input current detection unit 82 detects the input current of the power conversion unit 2 and outputs the detected input current to the control unit 7.
出力電流検出部８３は、電力変換部２の出力電流を検出し、制御部７に出力する。
The output current detection unit 83 detects the output current of the power conversion unit 2 and outputs the output current to the control unit 7.
制御部７は、電源電圧位相検出部４１、入力電流位相検出部４２、減算回路４３、出力電流位相検出部５２、減算回路５３、出力電圧位相差基準算出部６１、出力電圧制御部６２、出力電流制御部６３及びＰＷＭ制御部６４（インバータ制御手段）等を有して構成される。尚、制御部７には平滑コンデンサ２２の電圧を一定に保つようにする等のコンバータ２１の入力電流制御部等も含まれるが、図示は省略する。
The control unit 7 includes a power supply voltage phase detection unit 41, an input current phase detection unit 42, a subtraction circuit 43, an output current phase detection unit 52, a subtraction circuit 53, an output voltage phase difference reference calculation unit 61, an output voltage control unit 62, and an output. A current control unit 63, a PWM control unit 64 (inverter control means), and the like are included. The control unit 7 includes an input current control unit and the like of the converter 21 for keeping the voltage of the smoothing capacitor 22 constant and the like, but the illustration is omitted.
電源電圧位相検出部４１は、電源電圧検出部８１の出力に基づきコンバータ２１に入力される電源の交流電圧の基本波の位相を検出する。以下、電源電圧位相ωＳｔと記す。ここでωＳは、電源の基本波の角周波数を表し、ｔは時間を表している。検出された電源電圧位相ωＳｔは、減算回路４３の＋端子に入力される。さらに電源電圧位相検出部４１は、検出した電源電圧位相ωＳｔを出力電圧制御部６２にも入力する。
The power supply voltage phase detection unit 41 detects the phase of the fundamental wave of the AC voltage of the power supply input to the converter 21 based on the output of the power supply voltage detection unit 81. Hereinafter, it is referred to as the power supply voltage phase ω S t. Here, ω S represents the angular frequency of the fundamental wave of the power source, and t represents time. The detected power supply voltage phase ω S t is input to the + terminal of the subtraction circuit 43. Supply voltage phase detection unit 41 further also input to the output voltage control unit 62 the detected power supply voltage phase omega S t.
電源電圧位相検出部４１は、例えば位相同期回路（ＰＬＬ）等で構成される回路である。
The power supply voltage phase detection unit 41 is a circuit configured of, for example, a phase locked loop (PLL) or the like.
入力電流位相検出部４２は、入力電流検出部８2の出力に基づきコンバータ２１に入力される交流電流の基本波の位相（以下、入力電流位相と記す。）を検出する。検出された入力電流位相は、減算回路４３のー端子に入力される。入力電流位相検出部４２は例えば位相同期回路（ＰＬＬ）等で構成される回路である。
The input current phase detection unit 42 detects the phase (hereinafter referred to as an input current phase) of the fundamental wave of the alternating current input to the converter 21 based on the output of the input current detection unit 82. The detected input current phase is input to the minus terminal of the subtraction circuit 43. The input current phase detection unit 42 is a circuit configured of, for example, a phase locked loop (PLL) or the like.
減算回路４３（第１の減算回路）は、＋端子に入力された電源電圧位相からー端子に入力された入力電流位相を減算して、電源電圧位相に対する入力電流位相の位相差θＳを算出する。以下、電源電圧位相に対する入力電流位相の位相差θＳを入力電流位相差θＳと呼ぶ。
The subtraction circuit 43 (first subtraction circuit) subtracts the input current phase input to the − terminal from the power supply voltage phase input to the + terminal to calculate the phase difference θ S of the input current phase with respect to the power supply voltage phase. Do. Hereinafter, the phase difference θ S of the input current phase with respect to the power supply voltage phase is referred to as the input current phase difference θ S.
減算回路４３で算出された入力電流位相差θＳは、出力電圧位相差基準算出部６１のa端子に入力される。
The input current phase difference θ S calculated by the subtraction circuit 43 is input to the a terminal of the output voltage phase difference reference calculation unit 61.
出力電流位相検出部５２は、インバータ２３から出力された交流電流の基本波の位相（以下、出力電流位相と記す。）を検出する。検出された出力電流位相は、減算回路５３のー端子に入力される。出力電流位相検出部５２は例えば位相同期回路（ＰＬＬ）等で構成される回路である。
The output current phase detection unit 52 detects the phase of the fundamental wave of the alternating current output from the inverter 23 (hereinafter referred to as an output current phase). The detected output current phase is input to the minus terminal of the subtraction circuit 53. The output current phase detection unit 52 is a circuit configured of, for example, a phase locked loop (PLL) or the like.
減算回路５３の+端子には出力電圧制御部６２のＣ端子から出力される出力電圧位相が入力される。
An output voltage phase output from the C terminal of the output voltage control unit 62 is input to the + terminal of the subtraction circuit 53.
出力電圧制御部から出力される出力電圧位相は、後述するようにインバータ２３の出力電圧の基本波の位相に相当する。
The output voltage phase output from the output voltage control unit corresponds to the phase of the fundamental wave of the output voltage of the inverter 23 as described later.
減算回路５３（第２の減算回路）は、＋端子に入力された出力電圧位相からー端子に入力された出力電流位相を減算して、出力電圧位相に対する出力電流位相の位相差θＬを算出する。以下、出力電圧位相に対する出力電流位相の位相差θLを出力電流位相差θLと呼ぶ。
The subtraction circuit 53 (second subtraction circuit) subtracts the output current phase input to the-terminal from the output voltage phase input to the + terminal to calculate the phase difference θ L of the output current phase with respect to the output voltage phase Do. Hereinafter, the phase difference θ L of the output current phase with respect to the output voltage phase is referred to as an output current phase difference θ L.
減算回路５３で算出された出力電流位相差θＬは、出力電圧位相差基準算出部６１のｂ端子に入力される。
The output current phase difference θ L calculated by the subtraction circuit 53 is input to the b terminal of the output voltage phase difference reference calculation unit 61.
出力電圧位相差基準算出部６１は、減算回路４３（第１の減算回路）から出力された入力電流位相差θｓ及び減算回路５３（第２の減算回路）から出力された出力電流位相差θＬを基に、出力電圧位相差θＭが平滑コンデンサ２２のリプル電流を少なくする出力電圧位相差基準θＭＦを算出する。
The output voltage phase difference reference calculation unit 61 outputs the input current phase difference θs output from the subtraction circuit 43 (first subtraction circuit) and the output current phase difference θ L output from the subtraction circuit 53 (second subtraction circuit). The output voltage phase difference reference θ MF is calculated based on which the output voltage phase difference θ M reduces the ripple current of the smoothing capacitor 22.
出力電圧位相差基準θＭＦは、ｂ端子に入力された入力電流位相差θＳとｃ端子に入力された出力電流位相差θＬを用いて、下記式（１）または式（２）により算出される。算出された出力電圧位相差基準θＭＦは、出力電圧制御部６２に入力される。なお、特別な記載がない場合、本明細書中では角度の単位はradである。
The output voltage phase difference reference θ MF is calculated by the following equation (1) or (2) using the input current phase difference θ S input to the b terminal and the output current phase difference θ L input to the c terminal Be done. The calculated output voltage phase difference reference θ MF is input to the output voltage control unit 62. In the present specification, the unit of the angle is rad unless otherwise specified.
θＭＦ＝(θＳ-θＬ）／２・・・・・・・・（１）
θＭＦ＝(θＳ-θＬ）／２＋π・・・・・・（２）
式（１）と式（２）は位相がπ（すなわち１８０°）相違するだけであり、どちらを選択してもよい。 θ MF = (θ S- θ L ) / 2 (1)
θ MF = (θ S −θ L ) / 2 + π (2)
The equations (1) and (2) only differ in phase by π (ie, 180 °), and either may be selected.
θＭＦ＝(θＳ-θＬ）／２＋π・・・・・・（２）
式（１）と式（２）は位相がπ（すなわち１８０°）相違するだけであり、どちらを選択してもよい。 θ MF = (θ S- θ L ) / 2 (1)
θ MF = (θ S −θ L ) / 2 + π (2)
The equations (1) and (2) only differ in phase by π (ie, 180 °), and either may be selected.
出力電流制御部６３は図示されない、電動機の速度制御回路及びトルク制御回路等回路からインバータ２３が出力すべき電流を算出し、インバータ２３の電圧振幅Ａを出力電圧制御部６２に出力する。前述のように、出力電圧制御部６２は電源電圧位相検出部４１から電源電圧位相ωSｔを受信している。出力電圧制御部６２は交流電源１の周波数とインバータ３２の基本波の出力周波数が等しい場合に、以下に述べる制御を行う。
The output current control unit 63 calculates the current to be output from the inverter 23 from the speed control circuit of the motor and the torque control circuit, not shown, and outputs the voltage amplitude A of the inverter 23 to the output voltage control unit 62. As described above, the output voltage control unit 62 is receiving the power supply voltage phase omega S t from the power supply voltage phase detection unit 41. When the frequency of the AC power supply 1 and the output frequency of the fundamental wave of the inverter 32 are equal, the output voltage control unit 62 performs control described below.
出力電圧制御部６２は、上記の信号を使用し、下記数式（３）に示す正弦波の基準電圧Ｖrefを生成する。
The output voltage control unit 62 uses the above signal to generate a sine wave reference voltage Vref shown in the following equation (3).
Ｖref＝Ａ・sin(ωSｔ-θＭＦ）・・・（３）
出力電圧制御部６２はｄ端子から基準電圧Ｖrefを出力し、ＰＷＭ制御回路６４に入力する。ＰＷＭ制御回路６４は。例えば基準電圧Ｖｒｅｆと三角波キャリアとの比較によるパルス幅変調を行ない、ゲートパルス信号を生成してインバータ２３に送り、インバータ２１の出力電圧を制御する。 Vref = A · sin (ω S t −θ MF ) (3)
The outputvoltage control unit 62 outputs the reference voltage Vref from the d terminal and inputs it to the PWM control circuit 64. The PWM control circuit 64 is. For example, pulse width modulation is performed by comparing the reference voltage Vref and the triangular wave carrier, a gate pulse signal is generated and sent to the inverter 23, and the output voltage of the inverter 21 is controlled.
出力電圧制御部６２はｄ端子から基準電圧Ｖrefを出力し、ＰＷＭ制御回路６４に入力する。ＰＷＭ制御回路６４は。例えば基準電圧Ｖｒｅｆと三角波キャリアとの比較によるパルス幅変調を行ない、ゲートパルス信号を生成してインバータ２３に送り、インバータ２１の出力電圧を制御する。 Vref = A · sin (ω S t −θ MF ) (3)
The output
また、出力電圧制御部６２は、Ｃ端子から式（３）で表される基準電圧Ｖｒｅｆの位相ωSｔ-θＭＦを出力電圧位相として減算回路５３の＋端子に入力している。インバータ２３は、基準電圧Ｖｒｅｆにより制御されるためインバータ２３の出力電圧位相と基準電圧Ｖｒｅｆの位相ωSｔ-θＭＦは等しいものとして取扱いことができる。
Further, the output voltage control unit 62 inputs the phase ω S t −θ MF of the reference voltage Vref represented by the equation (3) from the C terminal to the + terminal of the subtraction circuit 53 as the output voltage phase. Since the inverter 23 is controlled by the reference voltage Vref, the output voltage phase of the inverter 23 and the phase ω S t -θ MF of the reference voltage Vref can be handled as being equal.
図２は、図１に示す電力変換装置１００の電源電圧・入力電流波形に対する出力電圧・出力電流波形の関係を示す図である。ｖＳは基本波電源電圧波形である。ｉＳはコンバータ２１の基本波入力電流波形である。ｖＬはインバータ２３の基本波出力電圧波形である。ｉＬはインバータ２３の基本波出力電流波形である。
FIG. 2 is a diagram showing a relationship between an output voltage and an output current waveform with respect to a power supply voltage and an input current waveform of the power conversion device 100 shown in FIG. v S is a fundamental power supply voltage waveform. i S is a fundamental wave input current waveform of the converter 21. v L is a fundamental wave output voltage waveform of the inverter 23; i L is a fundamental wave output current waveform of the inverter 23;
図２（１）は、電源電圧ｖｓに対する入力電流位相差θｓの関係を示す。図２（２）は、電源電圧ｖｓに対する出力電圧位相差θＭ、出力電流位相差θＬの関係を示す。
FIG. 2A shows the relationship between the power supply voltage vs and the input current phase difference θs. FIG. 2 (2) shows the relationship between the output voltage phase difference θ M and the output current phase difference θ L with respect to the power supply voltage vs.
図２に示すように、電源電圧ｖｓ対して入力電流ｉｓは入力電流位相差θｓ遅れた電流となる。また、出力電圧ｖＬは、電源電圧ｖｓに対して出力電圧位相差θＭ遅れた電圧となる。なお、出力電流ｉＬは、出力電圧位相(ωＭt-θＭ)に対してθＬ遅れた電流となるため、図に示す電源電圧基準の場合の位相は、(ωＭt-θＭ-θＬ)となる。
As shown in FIG. 2, the input current is is a current delayed from the power supply voltage vs by the input current phase difference θs. Further, the output voltage v L is a voltage delayed by the output voltage phase difference θ M with respect to the power supply voltage vs. Since the output current i L is a current delayed by θ L with respect to the output voltage phase (ω M t-θ M ), the phase in the case of the power supply voltage reference shown in the figure is (ω M t-θ M It becomes -θ L ).
上述した電源電圧ｖｓに対する入力電流位相差θｓ、出力電圧位相差θＭ、出力電流位相差θＬなどを前提に、下記数１を参照して出力電圧位相（対電源電圧）の値である出力電圧位相差基準θＭＦ算出方法を示す。
Assuming that the input current phase difference θs, the output voltage phase difference θ M , the output current phase difference θ L and the like with respect to the above-described power supply voltage vs, the output which is the value of the output voltage phase (with respect to the power supply voltage) The voltage phase difference reference (theta) MF calculation method is shown.
式（４）はコンバータ２１の電源電圧（図１においては電源電圧はコンバータ２１の入力電圧に等しい）を表す式であり、式（５）はコンバータ２１の入力電流を表す式である。ここで電源電圧ＶＳ及び入力電流ＩＳはそのそれぞれ、その実効値を意味する。
The equation (4) is an equation representing the power supply voltage of the converter 21 (in FIG. 1, the power supply voltage is equal to the input voltage of the converter 21), and the equation (5) is an equation representing the input current of the converter 21. Here, the power supply voltage V S and the input current I S mean their effective values, respectively.
ωＳは電源電圧の各周波数を、ｔは時間を意味する。コンバータ２１の入力電力Ｐｓは式（６）に示す様に両者の積である。
ω S represents each frequency of the power supply voltage, and t represents time. The input power Ps of the converter 21 is the product of the two as shown in equation (6).
ωＭは、出力電圧の各周波数を、ｔは時間を意味する。インバータ２３の出力電力ＰＬは式（９）に示す様に両者の積である。
ω M means each frequency of the output voltage, and t means time. Output power P L of the inverter 23 is the product of both as shown in equation (9).
コンデンサＣのリプル電流・電圧による電力は、上記、式（６）の定常成分ＶＳＩＳｃｏｓθＬと式（９）に示す定常分ＶＬＩＬｃｏｓθＬとが等しいとすると式（１０）で表される。
Assuming that the steady-state component V S I S cos θ L of the equation (6) is equal to the steady-state component V L I L cos θ L shown in the equation (9), the power due to the ripple current and voltage of the capacitor C is the equation (10) Is represented by
さらに、以下の様に式（２０）が計算できる。
Further, equation (20) can be calculated as follows.
即ち式（２０）の余弦の項が１になる場合であり、式（２１）または式（２２）が成立する場合である。
That is, this is the case where the cosine term of equation (20) is 1, and equation (21) or equation (22) holds.
図３は、図１に示す電力変換部２を３レベルのコンバータ２１及びインバータ２３で構成した回路の例である。
FIG. 3 is an example of a circuit in which the power conversion unit 2 shown in FIG. 1 is configured by the converter 21 and the inverter 23 of three levels.
平滑コンデンサ２２の平滑コンデンサＣ１は、直流回路の正極Ｐと中性点Ｃ間に接続され、平滑コンデンサＣ２は、直流回路の中性点Ｃと負極Ｎ間に接続される。
The smoothing capacitor C1 of the smoothing capacitor 22 is connected between the positive electrode P and the neutral point C of the DC circuit, and the smoothing capacitor C2 is connected between the neutral point C and the negative electrode N of the DC circuit.
図４は、図３の回路においてコンバータ２１の入力電圧の位相（ここでは電源電圧の位相と等しい）に対しインバータ２３の出力電圧の位相差を変化させた場合の平滑コンデンサのリプル電流（平滑コンデンサＣ１とＣ２の合成電流）の実効値の変化をシミュレーションした結果を表した図である。
FIG. 4 shows the ripple current (smoothing capacitor) of the smoothing capacitor when the phase difference of the output voltage of the inverter 23 is changed with respect to the phase of the input voltage of the converter 21 (here, the phase of the power supply voltage) in the circuit of FIG. It is a figure showing the result of having simulated the change of the effective value of the synthetic current of C1 and C2.
シミュレーション条件は以下である。
The simulation conditions are as follows.
電源周波数 ：５０Ｈｚ
インバータ出力定格電流 ：５２５Ａｒｍｓ
コンバータ力率 ：１（θS＝０）
コンデンサＣ１容量 ：２５，６００μＦ
コンデンサＣ２容量 ：２５，６００μＦ
図４において、横軸は入力電圧位相に対する、出力電圧の位相差であり、縦軸がコンデンサに流れるリプル電流の実効値を示す。 Power supply frequency: 50Hz
Inverter output rated current: 525Arms
Converter power factor: 1 (θ S = 0)
Capacitor C1 capacity: 25,600μF
Capacitor C2 capacity: 25, 600 μF
In FIG. 4, the horizontal axis represents the phase difference of the output voltage with respect to the input voltage phase, and the vertical axis represents the effective value of the ripple current flowing in the capacitor.
インバータ出力定格電流 ：５２５Ａｒｍｓ
コンバータ力率 ：１（θS＝０）
コンデンサＣ１容量 ：２５，６００μＦ
コンデンサＣ２容量 ：２５，６００μＦ
図４において、横軸は入力電圧位相に対する、出力電圧の位相差であり、縦軸がコンデンサに流れるリプル電流の実効値を示す。 Power supply frequency: 50Hz
Inverter output rated current: 525Arms
Converter power factor: 1 (θ S = 0)
Capacitor C1 capacity: 25,600μF
Capacitor C2 capacity: 25, 600 μF
In FIG. 4, the horizontal axis represents the phase difference of the output voltage with respect to the input voltage phase, and the vertical axis represents the effective value of the ripple current flowing in the capacitor.
ケース１はインバータ力率が１の場合であり（θＬ＝０ラジアン＝０°）、図４において◆でリプル電流が示される。
Case 1 is the case where the inverter power factor is 1 (θ L = 0 radian = 0 °), and in FIG.
本発明によりケース１のときの出力電圧位相差基準θＭＦを求めると式（２５）または式（２６）となる。
According to the present invention, the output voltage phase difference reference θ MF in Case 1 is obtained as Expression (25) or Expression (26).
θＭＦ＝（θｓ－θＬ）／２＝０・・・・・・・・・・・・・・・・（２５）
θＭＦ＝（θｓ－θＬ）／２＋π＝π（１８０°）・・・・・・・・（２６）
図４においてケース１では、式（２５）及び式（２６）で示される値でリプル電流が小さな値となっていることが示される。即ち、位相差が０及び１８０°でリプル電流が小さくなっている。 θ MF = (θ s-θ L ) / 2 = 0 ...... (25)
θ MF = (θs-θ L ) / 2 + π = π (180 °) (26)
Incase 1 in FIG. 4, it is shown that the ripple current has a small value by the values shown by the equations (25) and (26). That is, the ripple current decreases at phase differences of 0 and 180 °.
θＭＦ＝（θｓ－θＬ）／２＋π＝π（１８０°）・・・・・・・・（２６）
図４においてケース１では、式（２５）及び式（２６）で示される値でリプル電流が小さな値となっていることが示される。即ち、位相差が０及び１８０°でリプル電流が小さくなっている。 θ MF = (θ s-θ L ) / 2 = 0 ...... (25)
θ MF = (θs-θ L ) / 2 + π = π (180 °) (26)
In
ケース２はインバータ力率が0.８５の場合であり（θＬ＝０．５５４８rad＝３１．７９°）、図４において◇でリプル電流が示される。
Case 2 is the case where the inverter power factor is 0.85 (θ L = 0.5548 rad = 31.79 °), and the ripple current is shown by ◇ in FIG. 4.
本発明によりケース２のときの出力電圧位相差基準θＭＦを求めると式（２７）または式（２８）である。
According to the present invention, the output voltage phase difference reference θ MF in the case 2 is obtained as Expression (27) or Expression (28).
θＭＦ＝（θｓ－θＬ）／２
＝（０－０．５５４８）／２
＝－０．２７７４rad
＝６．００６rad（３４５．１°）・・・（２７）
θＭＦ＝（θｓ－θＬ）／２＋π
＝（０－０．５５４８）／２＋π
＝２．８６４２rad（１６４．１°）・・・（２８）
式（２５）において負の位相差は正の値に換算している。 θ MF = (θs-θ L ) / 2
= (0-0.5548) / 2
= -0.2774 rad
= 6.006 rad (345.1 °) (27)
θ MF = (θs-θ L ) / 2 + π
= (0-0.5548) / 2 + pi
= 2.8642 rad (164.1 °) (28)
In equation (25), the negative phase difference is converted to a positive value.
＝（０－０．５５４８）／２
＝－０．２７７４rad
＝６．００６rad（３４５．１°）・・・（２７）
θＭＦ＝（θｓ－θＬ）／２＋π
＝（０－０．５５４８）／２＋π
＝２．８６４２rad（１６４．１°）・・・（２８）
式（２５）において負の位相差は正の値に換算している。 θ MF = (θs-θ L ) / 2
= (0-0.5548) / 2
= -0.2774 rad
= 6.006 rad (345.1 °) (27)
θ MF = (θs-θ L ) / 2 + π
= (0-0.5548) / 2 + pi
= 2.8642 rad (164.1 °) (28)
In equation (25), the negative phase difference is converted to a positive value.
図４においてケース２では、式（２７）及び式（２８）で示される位相差でリプル電流が小さな値となっていることが示される。すなわち図４のＰ２及びＰ１の位相差でリプル電流が小さな値を示している。よって、図４によれば本発明の実施例により平滑コンデンサ２２に流れるリプル電流が、抑制できることが示されている。
In case 2 in FIG. 4, it is shown that the ripple current has a small value due to the phase difference shown by the equations (27) and (28). That is, the ripple current has a small value due to the phase difference between P2 and P1 in FIG. Therefore, according to FIG. 4, it is shown that the ripple current which flows into the smoothing capacitor 22 can be suppressed by the embodiment of the present invention.
よって、本発明の実施例によれば、電力変換装置を構成する平滑コンデンサのリプル電流を低減することができる電力変換装置を提供できる。
Therefore, according to the embodiment of the present invention, it is possible to provide a power conversion device capable of reducing the ripple current of the smoothing capacitor constituting the power conversion device.
図３では３レベルのコンバータおよびインバータの回路を示したが、２レベルのインバータとコンバータや、２レベルと３レベルのコンバータやインバータの組み合わせでも本発明の実施は可能である。
Although FIG. 3 shows a 3-level converter and inverter circuit, the present invention can be implemented with a 2-level inverter and converter, or a combination of 2-level and 3-level converters and inverters.
また、本発明は図１で示される単相の電力変換部２を３台組み合わせた３相の変換器を構成した電力変換装置に適用することも可能である。
Further, the present invention can also be applied to a power conversion device configured as a three-phase converter in which three single-phase power conversion units 2 shown in FIG. 1 are combined.
さらに、単相の変換器を直列して構成したマルチレベルの電力変換装置に適用することも可能である。
Furthermore, it is also possible to apply to a multilevel power converter configured by connecting single-phase converters in series.
１００ 電力変換装置
１ 単相交流電源
２ 電力変換部
２１ コンバータ
２２ 平滑コンデンサ
２３ インバータ
３ 電動機
４１ 電源電圧位相検出部
４２ 入力電流位相検出部
４３ 減算回路
５２ 出力電流位相検出部
５３ 減算回路
６１ 出力電圧位相差基準算出部
６２ 出力電圧制御部
６３ 出力電流制御部
６４ ＰＷＭ制御回路
７ 制御部
８１ 電源電圧検出部
８２ 入力電流検出部
８３ 出力電流検出部 100power conversion device 1 single phase AC power supply 2 power conversion unit 21 converter 22 smoothing capacitor 23 inverter 3 motor 41 power supply voltage phase detection unit 42 input current phase detection unit 43 subtraction circuit 52 output current phase detection unit 53 subtraction circuit 61 output voltage Phase difference reference calculation unit 62 output voltage control unit 63 output current control unit 64 PWM control circuit 7 control unit 81 power supply voltage detection unit 82 input current detection unit 83 output current detection unit
１ 単相交流電源
２ 電力変換部
２１ コンバータ
２２ 平滑コンデンサ
２３ インバータ
３ 電動機
４１ 電源電圧位相検出部
４２ 入力電流位相検出部
４３ 減算回路
５２ 出力電流位相検出部
５３ 減算回路
６１ 出力電圧位相差基準算出部
６２ 出力電圧制御部
６３ 出力電流制御部
６４ ＰＷＭ制御回路
７ 制御部
８１ 電源電圧検出部
８２ 入力電流検出部
８３ 出力電流検出部 100
Claims (6)
- 交流電源から交流電力を入力し直流電圧に変換して出力するコンバータ、と前記コンバータの直流電圧を、交流電圧に変換して出力するインバータを有して構成したされた単相の電力変換装置であって、
前記電力変換装置は、
前記交流電源の電圧位相に対する前記コンバータの入力電流の位相差算出手段と、
前記インバータの出力電圧の位相に対する、前記インバータの出力電流の位相差算出手段と、
前記入力電流の位相差算出手段によって算出された入力電流の位相差及び、前記出力電流の位相算差出手段によって算出された出力電流の位相差から、前記交流電源の電圧位相に対する前記インバータの出力電圧の位相差基準を算出し、
前記交流電源の周波数と前記インバータの出力周波数が等しい時に、前記出力電圧の位相差基準に基づき、前記インバータの出力電圧の位相を制御するインバータ制御手段と、
を備えたことを特徴とする電力変換装置。 A single-phase power conversion device, comprising: a converter that receives AC power from an AC power supply, converts the DC power into a DC voltage, and outputs the DC voltage; and an inverter that converts the DC voltage of the converter into an AC voltage and outputs the AC voltage. There,
The power converter is
Phase difference calculation means of the input current of the converter with respect to the voltage phase of the AC power supply,
Phase difference calculation means for the output current of the inverter with respect to the phase of the output voltage of the inverter;
The output voltage of the inverter with respect to the voltage phase of the AC power supply from the phase difference of the input current calculated by the phase difference calculation means of the input current and the phase difference of the output current calculated by the phase calculation calculation means of the output current Calculate the phase difference reference of
Inverter control means for controlling the phase of the output voltage of the inverter based on the phase difference reference of the output voltage when the frequency of the AC power supply and the output frequency of the inverter are equal;
The power converter characterized by being provided. - 前記入力電流の位相差算出手段は、
前記交流電源の電圧位相を検出する電源電圧位相検出部と、
前記コンバータの入力電流の位相を検出する入力電流位相検出部と、
前記電源電圧位相検出部で検出された電源電圧位相から前記入力電流位相検出部で検出された入力電流位相を減算し、前記入力電流の位相差を出力する第1の減算回路と、を備え、
前記出力電流位相算出手段は、
前記インバータの出力電流の位相を検出する出力電流位相検出部と、
前記インバータの出力電圧位相から前記出力電流位相検出部で検出された出力電流位相を減算し、前記出力電流の位相差を出力する第２の減算回路と、
を備えたことを特徴とする請求項１記載の電力変換装置。 The phase difference calculation means of the input current is
A power supply voltage phase detection unit that detects a voltage phase of the AC power supply;
An input current phase detection unit that detects a phase of an input current of the converter;
A first subtraction circuit that subtracts the input current phase detected by the input current phase detection unit from the power supply voltage phase detected by the power supply voltage phase detection unit, and outputs a phase difference of the input current;
The output current phase calculation means
An output current phase detection unit that detects a phase of an output current of the inverter;
A second subtraction circuit that subtracts the output current phase detected by the output current phase detection unit from the output voltage phase of the inverter, and outputs the phase difference of the output current;
The power converter according to claim 1, comprising: - 前記インバータ制御手段は、前記出力電圧の位相差基準と、前記電源電圧位相により、前記インバータの出力電圧基準を生成し、前記出力電圧基準に基づき、前記インバータの出力電圧を制御することを特徴とする請求項第２項記載の電力変換装置。 The inverter control means generates an output voltage reference of the inverter based on a phase difference reference of the output voltage and the power supply voltage phase, and controls an output voltage of the inverter based on the output voltage reference. The power converter according to claim 2.
- 前記出力電圧の位相差基準は、
前記入力電流の位相差から前記出力電流の位相差を減算し、２で除した値または、
前記入力電流の位相差から前記出力電流の位相差を減算し、２で除した値にπ（rad）を加えた値とすることを特徴とした、特許請求項第１項記載の電力変換装置。 The phase difference reference of the output voltage is
A value obtained by subtracting the phase difference of the output current from the phase difference of the input current and dividing by 2, or
The power conversion device according to claim 1, characterized in that the phase difference of the output current is subtracted from the phase difference of the input current, and a value obtained by adding π (rad) to the value divided by 2 is added. . - 前記出力電圧の位相差基準は、
前記入力電流の位相差から前記出力電流の位相差を減算し、２で除した値または、
前記入力電流の位相差から前記出力電流の位相差を減算し、２で除した値にπ（rad）を加えた値とすることを特徴とした、特許請求項第２項記載の電力変換装置。 The phase difference reference of the output voltage is
A value obtained by subtracting the phase difference of the output current from the phase difference of the input current and dividing by 2, or
The power conversion device according to claim 2, wherein the phase difference of the output current is subtracted from the phase difference of the input current, and a value obtained by adding π (rad) to a value divided by 2 is added. . - 前記出力電圧の位相差基準は、
前記入力電流の位相差から前記出力電流の位相差を減算し、２で除した値または、
前記入力電流の位相差から前記出力電流の位相差を減算し、２で除した値にπ（rad）を加えた値とすることを特徴とした、特許請求項第３項記載の電力変換装置。 The phase difference reference of the output voltage is
A value obtained by subtracting the phase difference of the output current from the phase difference of the input current and dividing by 2, or
The power conversion device according to claim 3, wherein a value obtained by subtracting the phase difference of the output current from the phase difference of the input current and adding π (rad) to a value divided by 2 is added. .
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019549755A JP6834018B2 (en) | 2017-10-25 | 2017-10-25 | Power converter |
| PCT/JP2017/038568 WO2019082316A1 (en) | 2017-10-25 | 2017-10-25 | Power conversion device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2017/038568 WO2019082316A1 (en) | 2017-10-25 | 2017-10-25 | Power conversion device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2019082316A1 true WO2019082316A1 (en) | 2019-05-02 |
Family
ID=66246257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2017/038568 WO2019082316A1 (en) | 2017-10-25 | 2017-10-25 | Power conversion device |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6834018B2 (en) |
| WO (1) | WO2019082316A1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022172418A1 (en) * | 2021-02-12 | 2022-08-18 | 三菱電機株式会社 | Power conversion device, motor driving device, and refrigeration-cycle application instrument |
| WO2023286197A1 (en) * | 2021-07-14 | 2023-01-19 | 三菱電機株式会社 | Power conversion device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1084689A (en) * | 1996-09-06 | 1998-03-31 | Toshiba Corp | Beatless controller |
| JP2005102455A (en) * | 2003-09-03 | 2005-04-14 | Toshiba Corp | Electric car controlling device |
| JP2006288035A (en) * | 2005-03-31 | 2006-10-19 | Hitachi Ltd | Power conversion system |
| WO2013046728A1 (en) * | 2011-09-30 | 2013-04-04 | ダイキン工業株式会社 | Power conversion device |
-
2017
- 2017-10-25 WO PCT/JP2017/038568 patent/WO2019082316A1/en active Application Filing
- 2017-10-25 JP JP2019549755A patent/JP6834018B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1084689A (en) * | 1996-09-06 | 1998-03-31 | Toshiba Corp | Beatless controller |
| JP2005102455A (en) * | 2003-09-03 | 2005-04-14 | Toshiba Corp | Electric car controlling device |
| JP2006288035A (en) * | 2005-03-31 | 2006-10-19 | Hitachi Ltd | Power conversion system |
| WO2013046728A1 (en) * | 2011-09-30 | 2013-04-04 | ダイキン工業株式会社 | Power conversion device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022172418A1 (en) * | 2021-02-12 | 2022-08-18 | 三菱電機株式会社 | Power conversion device, motor driving device, and refrigeration-cycle application instrument |
| WO2023286197A1 (en) * | 2021-07-14 | 2023-01-19 | 三菱電機株式会社 | Power conversion device |
| JP7466779B2 (en) | 2021-07-14 | 2024-04-12 | 三菱電機株式会社 | Power Conversion Equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2019082316A1 (en) | 2020-10-22 |
| JP6834018B2 (en) | 2021-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10236818B2 (en) | Drive and control apparatus for multiple-winding motor | |
| US9374033B2 (en) | Three-level power conversion apparatus | |
| JP6295782B2 (en) | Power conversion device, power generation system, control device, and power conversion method | |
| US20120281442A1 (en) | System and method for offsetting the input voltage unbalance in multilevel inverters or the like | |
| US20130181654A1 (en) | Motor drive system employing an active rectifier | |
| WO2014125697A1 (en) | Three-phase power conversion device | |
| WO2007129456A1 (en) | Power converter | |
| JP2016163406A (en) | Active filter, motor drive device employing the same, and refrigeration device | |
| JP6372201B2 (en) | Power converter | |
| US9973103B1 (en) | System for power conversion with reactive power compensation | |
| JP2015082881A (en) | Imbalance compensation device | |
| JP2018057157A (en) | Electric power conversion system | |
| JP6538544B2 (en) | Self-excited reactive power compensator | |
| JP2011239564A (en) | Neutral point clamp type power conversion equipment | |
| JP6834018B2 (en) | Power converter | |
| JP6131360B1 (en) | Power converter | |
| JP6703643B1 (en) | Power converter | |
| JP5411031B2 (en) | 3-level power converter | |
| JP2017118635A (en) | Self-excited reactive power compensator | |
| JPH09154280A (en) | Pwm converter controller | |
| JP2014230318A (en) | Power conditioner | |
| JP4971758B2 (en) | Power converter | |
| JP5833524B2 (en) | Power converter and control device for power converter | |
| JP2005110335A (en) | Power converter | |
| JP2017153277A (en) | Self-excited reactive power compensation apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 17929498 Country of ref document: EP Kind code of ref document: A1 |
|
| ENP | Entry into the national phase |
Ref document number: 2019549755 Country of ref document: JP Kind code of ref document: A |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 17929498 Country of ref document: EP Kind code of ref document: A1 |