WO2019043028A1 - Leistungsmodul und verfahren zur herstellung eines solchen leistungsmoduls - Google Patents

Leistungsmodul und verfahren zur herstellung eines solchen leistungsmoduls Download PDF

Info

Publication number
WO2019043028A1
WO2019043028A1 PCT/EP2018/073176 EP2018073176W WO2019043028A1 WO 2019043028 A1 WO2019043028 A1 WO 2019043028A1 EP 2018073176 W EP2018073176 W EP 2018073176W WO 2019043028 A1 WO2019043028 A1 WO 2019043028A1
Authority
WO
WIPO (PCT)
Prior art keywords
power module
conductor
insulation
module according
contact
Prior art date
Application number
PCT/EP2018/073176
Other languages
English (en)
French (fr)
Inventor
Gerhard Mitic
Stefan Stegmeier
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Publication of WO2019043028A1 publication Critical patent/WO2019043028A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24991—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on the semiconductor or solid-state body to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82909—Post-treatment of the connector or the bonding area
    • H01L2224/82951—Forming additional members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/84909—Post-treatment of the connector or bonding area
    • H01L2224/8492—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/84909—Post-treatment of the connector or bonding area
    • H01L2224/84951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Definitions

  • semiconductor components such as semiconductor chips, in particular IGBTs, MOSFETs or diodes, or other components, in particular resistors or capacitors, are used to switch currents or voltages.
  • semiconductor devices are contacted with electrical supply and from ⁇ lines to realize a power module or a lei ⁇ tion electronic circuit.
  • Particular importance is thereby the construction and connection technology, which is planar contacts, that is ganzflä ⁇ CHIGE or all-overnatishawegatechniken leave with ⁇ means of realize.
  • the opening of the insulation material in the laser process is usually realized by means of a defined angle. That is, the opening of the insulating material extends both obliquely to a flat side of the semiconductor device as well as obliquely to a normal on this flat side of the semicon ⁇ terbauelements.
  • a subsequently galvanically produced at this opening Lei ⁇ terbahn consequently also extends obliquely along the opening of this insulating material, and thus along a
  • the power module according to the invention has a Halbleiterbau ⁇ element and an electrical conductor, which is contacted by means of a contact electrically connected to the semiconductor device.
  • the electrical conductor extending at least ⁇ in an environment of contact in such a manner continued from this contact that he spaced increasingly with increasing distance from the contact of the semiconductor component.
  • the erfin ⁇ tion proper power module in this case has a first insulation, on which the conductor rests on its side facing away from the semiconductor device side and is supported in particular on this first insulation.
  • the conductor a supporting force, which can compensate for a bending force due to bending loads acting on the conductor of the semiconductor device away, by this support force counteracts the bending force.
  • a directed away from the semiconductor device force on the conductor is thus compensated by the system of the conductor to the insulator on its side facing away from the semiconductor device side, so that the head of such a force can not yield.
  • bending loads are reduced in the power module according to the invention and consequently cracking or other phenomena which reduce the life of power modules are effectively suppressed. Consequently, the life expectancy of the power module according to the invention is significantly increased.
  • the conductor of the power module according to the invention preferably extends at least in the vicinity away from the contact and / or the semiconductor component.
  • the conductor expediently rests against a second insulation of the power module on its side facing the semiconductor component and expediently rests thereon.
  • the conductor is supported both on its side facing the semiconductor device side and on its side facing away from the semiconductor device side and effectively encapsulated. In this way, bending loads of the conductor are particularly effectively reduced.
  • first and / or second insulation are supported on the respective other of the first and second insulation and / or on the power semiconductor and / or on a substrate and / or on a part arranged on the contact of the conductor.
  • fixed points of the power module can be ⁇ used , on which the first and / or second insulation and thus the result of the conductor can support effectively at least in the vicinity of the contact / can.
  • the conductor is a conductor track and / or a conductor plate.
  • Straight strip conductors and / or conductor plates are widely used in so-called planar construction and connection techniques.
  • the semiconductor device is connected to the conductor by means of a flat side and the contact is, or forms a contact surface, said contact surface ent ⁇ long stretches the flat side.
  • the power module preferably comprises a substrate or a circuit carrier, wherein the semiconductor component is expediently arranged on the substrate or circuit carrier.
  • the contact is preferably arranged on a side of the semiconductor component remote from the substrate or circuit carrier.
  • the conductor is expediently fixed at this location, for example at or by means of insulation, in particular the first and / or second insulation, of the substrate or circuit carrier.
  • a force directed away from the contact on the conductor can consequently by the Fixing the conductor can be compensated close to the substrate or circuit board, so that the head of such a force can not yield.
  • the power module is reduced and consequently the formation of cracks or other service life of power modules effectively suppressed derogatory effects. Consequently, the life expectancy of the invention shown SEN power module is significantly increased.
  • the first and / or the second insulating material is formed with a glass transition temperature which is at least 110 ° C, preferably at least 130 ° C and ideally at least 150 ° C and / or higher than the operating temperature of the semiconductor device, preferably at least 15 ° C and ide ⁇ alally 30 ° C higher than the operating temperature of the semicon ⁇ terbauelements is.
  • the first and / or the second insulation is / are sufficiently rigid even during heat development during operation of the power module according to the invention, so that the heat development does not excessively reduce the lifetime of the power module according to the invention.
  • the first and / or second insulating material having a thermal, in particular having a polyimide and / or a poly ⁇ amide and / or PEEK and / or a thermosetting resin, in particular egg ⁇ nem epoxy resin and / or PPBO, and / or at least one siloxane and / or at least one ceramic and / or a combination with one or more of these materials.
  • the inventive method for producing such a power module as described above is characterized in that the conductor by means of thermal Metallsprit ⁇ zen, in particular cold spray and / or plasma spraying
  • Aerosoldepo ⁇ sition and / or electroplating and in particular with follow ⁇ etching, and / or sintering and / or gluing and / or soldering and / or diffusion brazing, in particular of beveled metal platelets.
  • FIG. 1 shows a known power module with a semiconductor ⁇ component and a galvanically connected trace schematically in cross section
  • FIG. 2 is a detail of the power module of FIG. 1 schematically in cross section
  • Fig. 3 shows an embodiment of an inventive
  • Fig. 4 the power module according to the invention.
  • Fig. 3 the power module according to the invention.
  • the circuit carrier includes a first 30 and a second, paralle ⁇ le to the first flat side, the flat side 40th
  • a semiconductor component in the form of a semiconductor chip 50 is placed on the circuit carrier 20.
  • the semiconductor chip 50 in turn forms a flat ⁇ part with each other and to the flat sides of Heidelbergungsträ- gers 20 parallel flat sides, which are metallized for electrical Kon- takttechnik with chip metallizations 52, 54 of AlSiCu.
  • On its side facing the circuit carrier 20 flat side of the semiconductor chip 50 is connected by means of a contact piece 60 to the circuit substrate 20 electrically conductive.
  • the semiconductor chip 50 On its side facing away from the circuit carrier 20, the semiconductor chip 50 is electrically contacted with a conductor 70 formed from copper.
  • the conductor 70 is manufactured by means of egg ⁇ nes galvanic process to the semiconductor chip 50:
  • the semiconductor chip 50 is first covered with an electrically insulating insulating layer 80 on all sides except for the flat side which abuts against the contact piece 60.
  • an electrically insulating insulating layer 80 For electrical contacting on its side facing away from the circuit substrate flat side of the insulating layer 80 is opened by means of a laser process, ie removed.
  • the opening of the insulating layer 80 by means of the La ⁇ serrinds is typically made by means of a defined angle 90, so that the opening of the insulating layer 80 widens at its edges with the angle 90 to the normal N on the side remote from the circuit substrate 20 flat side of the semiconductor chip 50 away.
  • PVD Physikali ⁇ shear vapor deposition
  • the conductor 70 is formed by means of a pressure ⁇ process of the insulating layer 80 and a subsequent application of the conductor track 70.
  • the insulating layer is printed on the semiconductor chip 50.
  • a corner 90 is formed, so that when embarkbrin ⁇ account the conductor track on the insulating these conductive path 70 also forms an angle 90 with the side remote from Heidelbergungsträ ⁇ ger 20 flat side of the semiconductor chip 50, a ⁇ 70 closes.
  • a further insulating layer 120 made of a white insulating material ⁇ more advanced, so that the conductor 70 rests against the further insulating layer 120.
  • This further insulating layer 120 is an exemplary embodiment of the first insulation of the part of the description preceding the description of the description.
  • the insulating layer 80 forms an embodiment of the second insulation of the preceding description of the description part of the description.
  • This further insulating layer 120 supports the first part 72 of the conductor track 70, which is increasingly spaced from the contact surface 100 of the semiconductor chip 50, with respect to a second part 74 of the conductor track 70 extending along the contact surface, in which the second insulating layer 120 supports this first part Part 72 and the second part 74 of the conductor 70 connects to each other and so locked against each other.
  • the further insulating supports 120 to from the semiconductor chip 50 be spaced first portion 72 of the conductor 70 against at least from having to ⁇ splitdem distance from the contact surface 100 a portion of the insulating layer 80 by the additional insulating layer 120 surrounds the conductor 70, that is, encapsulates and partially bonds to the insulating layer 80 rigid.
  • the further insulating layer 120 thus fixes the conductor track 70 at several areas and supports them against bending influences. As a result of the further insulating layer 120, a bending action acting on the conductor track 70 from the flat side of the semiconductor chip 50 facing away from the circuit carrier 20 is effectively compensated.
  • the further insulating layer 120 is formed with such a further insulating material which has a glass transition temperature which is more than 150 degrees Celsius. Thus, the glass transition temperature is more than 30 degrees Celsius higher than the operating temperature of the semiconductor chip 50.
  • the further insulating layer 120 by means of inkjet Tens ask ⁇ eliminated.
  • the further insulating layer 120 can be deposited by means of dispensing, dipping, spraying.
  • the further insulating layer 120 is formed with a thermoplastic, in the illustrated embodiment, a polyimide. In wei ⁇ n, not specifically illustrated embodiments, the further insulating layer 120 with another thermoplastic, such as a polyamide or PEEK or a thermoset, such as an epoxy or PPBO or an inorganic or organic insulating material, such as a siloxane or a ceramic or a combination of the aforementioned materials.
  • a thermoplastic in the illustrated embodiment, a polyimide.
  • a thermoset such as an epoxy or PPBO
  • an inorganic or organic insulating material such as a siloxane or a ceramic or a combination of the aforementioned materials.
  • the further insulation layer 120 may also 110 different bearing ⁇ zen, semiconductor chip as in the circuit substrate 20 and / or on the half 50 and / or on a possibly existing housing of the power module fitting in further not specifically illustrated embodiments, to other areas of the power module of the invention support.
  • the conductor track 70 into a more widely spaced from the contact surface 100 at a region 130 to the flat sides of the semiconductor chip 50 perpendicularly duri ⁇ fenden end face 140 of the semiconductor chip 50 along.
  • the conductor track 70 partially encloses the semiconductor chip 50, so that the conductor track 70 is additionally clamped in a form-fitting manner and is thus also protected against bending loads.
  • the semiconductor chip 50 covering the insulating layer 80 be ⁇ also covers those portions of the semiconductor chip 50 near the flat side 40 of the circuit substrate 20 which are not covered by the contact piece 60th
  • the conductor track 70 leads along the end face 140 to a region of the insulation layer.
  • Layer 80 which covers the circuit carrier 20 at its semiconductor chip 50 near flat side 40 and extends from there with a further portion 150 of the conductor 70 on the insulating layer 80 on the flat side 40 of the circuit carrier 20 along.
  • the conductor 70 is covered with the further insulating layer 120 ⁇ .
  • the conductor 70 is fixed with its Ab ⁇ section 150, ie fixed.
  • the conductors ⁇ ground is protected 150 overall genüber bending loads also as a result of this determination of the section 70th

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Das Leistungsmodul weist ein Halbleiterbauelement und einen elektrischen Leiter auf. Der elektrische Leiter ist mittels eines Kontakts elektrisch an den Halbleiterchip kontaktiert, wobei sich der elektrische Leiter zumindest in einer Umgebung des Kontakts derart von diesem fortstreckt, dass er sich mit zunehmendem Abstand von dem Kontakt zunehmend vom Halbleiterbauelement beabstandet, wobei eine Isolierung vorhanden ist, an welcher der Leiter an seiner dem Halbleiterbauelement abgewandten Seite anliegt.

Description

Beschreibung
Leistungsmodul und Verfahren zur Herstellung eines solchen Leistungsmoduls
In der Leistungselektronik werden Halbleiterbauelemente wie Halbleiterchips, insbesondere IGBTs, MOSFETs oder Dioden, o- der sonstige Bauelemente, wie insbesondere Widerstände oder Kondensatoren, eingesetzt, um Ströme oder Spannungen zu schalten.
Dazu sind Halbleiterbauelemente mit elektrischen Zu- und Ab¬ leitungen kontaktiert, um ein Leistungsmodul oder eine leis¬ tungselektronische Schaltung zu realisieren. Besondere Bedeu- tung kommt dabei der Aufbau- und Verbindungstechnik zu, mit¬ tels welcher sich planare Kontaktierungen, das heißt ganzflä¬ chige oder vollflächige Leiterbahnkontaktierungen, realisieren lassen. Insbesondere ist es bekannt, Leiterbahnen galva¬ nisch, das heißt mittels Galvanisierens, an Halbleiterbauele- mente zu fertigen. Dazu wird regelmäßig ein auf das Halblei¬ terbauelement aufgebrachtes Isolationsmaterial mittels eines Laserprozesses geöffnet, nachfolgend, etwa mittels physikali¬ scher Gasphasenabscheidung (engl.: PVD = „Physical Vapor De- position ) , ein Seedlayer aufgebracht und dieser Seedlayer mittels Fototechnik für die Galvanik strukturiert. Dabei wird üblicherweise die Öffnung des Isolationsmaterials beim Laser- prozess mittels eines definierten Winkels realisiert. Das heißt, die Öffnung des Isolationsmaterials verläuft sowohl schräg zu einer Flachseite des Halbleiterbauelements als auch schräg zu einer Normalen auf dieser Flachseite des Halblei¬ terbauelements .
Eine nachfolgend an dieser Öffnung galvanisch gefertigte Lei¬ terbahn verläuft folglich ebenfalls schräg entlang der Öff- nung dieses Isolationsmaterials und somit entlang eines
Schenkels dieses Winkels. Dies erweist sich insbesondere problematisch bei mechanischen Belastungen, insbesondere etwa durch starke oder häufige Tem¬ peraturzyklen, durch große oder häufige Lastwechsel oder ähnliche Einflüsse, da das Isolationsmaterial einen höheren Wär- meausdehnungskoeffizienten aufweist, als die typischerweise um- oder anliegenden Materialien, insbesondere Chipmetallisierungen oder Kupfer. Folglich resultieren bei Temperaturwechseins oder Lastwechseln Biegebelastungen, welche bei dem Leistungsmodul zu einer Rissbildung, etwa in einer Chipmetal- lisierung, führen können. Dieser Umstand senkt die Lebensdauer von Leistungsmodulen drastisch herab.
Es ist daher Aufgabe der Erfindung, ein verbessertes Leis¬ tungsmodul zu schaffen, welches eine höhere Lebensdauer auf- weist. Es ist ferner Aufgabe der Erfindung, ein Verfahren zur Herstellung eines solchen verbesserten Leistungsmoduls anzugeben .
Diese Aufgabe der Erfindung wird mit einem Leistungsmodul mit den in Anspruch 1 angegebenen Merkmalen sowie mit einem Verfahren mit den in Anspruch 10 angegebenen Merkmalen gelöst.
Bevorzugte Weiterbildungen der Erfindung sind in den zugehörigen Unteransprüchen, der nachfolgenden Beschreibung und der Zeichnung angegeben.
Das erfindungsgemäße Leistungsmodul weist ein Halbleiterbau¬ element und einen elektrischen Leiter auf, welcher mittels eines Kontakts elektrisch an dem Halbleiterbauelement kontak- tiert ist. Dabei erstreckt sich der elektrische Leiter zumin¬ dest in einer Umgebung des Kontakts derart von diesem Kontakt fort, dass er sich mit zunehmendem Abstand von dem Kontakt zunehmend vom Halbleiterbauelement beabstandet. Das erfin¬ dungsgemäße Leistungsmodul weist dabei eine erste Isolierung auf, an welcher der Leiter an seiner dem Halbleiterbauelement abgewandten Seite anliegt und sich insbesondere an dieser ersten Isolierung abstützt. Infolge der Anlage des Leiters wirkt bei dem erfindungsgemäßen Leistungsmodul folglich auf den Leiter eine Stützkraft, welche eine Biegekraft aufgrund von Biegebelastungen, die auf den Leiter vom Halbleiterbauelement weg wirken, kompensieren kann, indem diese Stützkraft der Biegekraft entgegen wirkt. Eine vom Halbleiterbauelement fort gerichtete Kraft auf den Leiter wird folglich durch die Anlage des Leiters an dem Isolator auf seiner vom Halbleiterbauelement abgewandten Seite kompensiert, sodass der Leiter einer solchen Kraft nicht nachgeben kann. Auf diese Weise sind bei dem erfindungsgemäßen Leistungsmodul Biegebelastun- gen vermindert und folglich sind Rissbildungen oder sonstige die Lebensdauer von Leistungsmodulen herabsetzende Erscheinungen wirksam unterdrückt. Folglich ist die Lebenserwartung des erfindungsgemäßen Leistungsmoduls deutlich erhöht. Vorzugsweise streckt sich der Leiter des erfindungsgemäßen Leistungsmoduls zumindest in der Umgebung von dem Kontakt und/oder dem Halbleiterbauelement weg.
Bei dem erfindungsgemäßen Leistungsmodul liegt zweckmäßig der Leiter an seiner dem Halbleiterbauelement zugewandten Seite an einer zweiten Isolierung des Leistungsmoduls an und stützt sich zweckmäßig an dieser ab. Auf diese Weise ist der Leiter sowohl an seiner dem Halbleiterbauelement zugewandten Seite als auch an seiner vom Halbleiterbauelement abgewandten Seite gestützt und gewissermaßen gekapselt. Auf diese Weise sind Biegebelastungen des Leiters besonders wirksam reduziert.
In einer vorteilhaften Weiterbildung der Erfindung stützt o- der stützen sich erste und/oder zweite Isolierung an die je- weils andere der ersten und zweiten Isolierung und/oder an dem Leistungshalbleiter und/oder an einem Substrat und/oder an einem am Kontakt angeordneten Teil des Leiters ab. Auf diese Weise können Fixpunkte des Leistungsmoduls genutzt wer¬ den, an welchen sich die erste und/oder zweite Isolierung und somit im Ergebnis auch der Leiter zumindest in der Umgebung des Kontakts wirksam abstützen kann/können. Geeigneterweise sind bei dem erfindungsgemäßen Leistungsmodul die erste Isolierung mit einem ersten Isoliermaterial gebil¬ det und die zweite Isolierung mit einem, insbesondere vom ersten verschiedenen, zweiten Isoliermaterial gebildet. Auf diese Weise lassen sich weitere Parameter der Isoliermateria- len unabhängig einstellen, so dass sich die Biegebelastung des Leiters, etwa infolge von Wärmebelastung im Betrieb des Leistungsmoduls, zusätzlich reduzieren lässt. Geeigneterweise ist bei dem erfindungsgemäßen Leistungsmodul der Leiter eine Leiterbahn und/oder ein Leiterblech. Gerade Leiterbahnen und/oder Leiterbleche finden bei sogenannten planaren Aufbau- und Verbindungstechniken verbreitet Einsatz. In einer vorteilhaften Weiterbildung des erfindungsgemäßen Leistungsmoduls ist das Halbleiterbauelement mittels einer Flachseite an den Leiter angebunden und der Kontakt ist oder bildet eine Kontaktfläche, wobei sich die Kontaktfläche ent¬ lang der Flachseite erstreckt.
Zweckmäßig erstreckt sich bei dem erfindungsgemäßen Leis¬ tungsmodul der Leiter, insbesondere außerhalb oder fern der Umgebung, an einer quer, insbesondere senkrecht, zur Kontakt¬ fläche verlaufenden Seite des Halbleiterbauelements entlang. Vorzugsweise umfasst das erfindungsgemäße Leistungsmodul ein Substrat oder einen Schaltungsträger, wobei das Halbleiterbauelement zweckmäßig an dem Substrat oder Schaltungsträger angeordnet ist. Vorzugsweise ist der Kontakt an einer dem Substrat oder Schaltungsträger fernen Seite des Halbleiter- bauelements angeordnet. Besonders bevorzugt streckt sich der Leiter bei dem erfindungsgemäßen Leistungsmodul an der quer zur Kontaktfläche verlaufenden Seite des Halbleiterbauele¬ ments entlang hin zu einem Ort, der dem Substrat oder Schal¬ tungsträger näher ist als der Kontakt. Zweckmäßig ist der Leiter an diesem Ort festgelegt, etwa an oder mittels einer Isolation, insbesondere der ersten und/oder zweiten Isolierung, des Substrats oder Schaltungsträgers. Eine vom Kontakt fort gerichtete Kraft auf den Leiter kann folglich durch die Festlegung des Leiters nah dem Substrat oder Schaltungsträger kompensiert werden, sodass der Leiter einer solchen Kraft nicht nachgeben kann. Auf diese Weise sind bei dem erfin¬ dungsgemäßen Leistungsmodul Biegebelastungen vermindert und folglich sind Rissbildungen oder sonstige die Lebensdauer von Leistungsmodulen herabsetzende Erscheinungen wirksam unterdrückt. Folglich ist die Lebenserwartung des erfindungsgemä¬ ßen Leistungsmoduls deutlich erhöht. Besonders bevorzugt ist bei dem erfindungsgemäßen Leistungs¬ modul das erste und/oder das zweite Isoliermaterial mit einer Glasübergangstemperatur gebildet, welche mindestens 110°C, vorzugsweise mindestens 130°C und idealerweise mindestens 150°C beträgt und/oder höher als die Betriebstemperatur des Halbleiterbauelements, vorzugsweise mindestens 15°C und ide¬ alerweise 30°C höher als die Betriebstemperatur des Halblei¬ terbauelements, ist. Auf diese Weise ist/sind die erste und/oder die zweite Isolierung auch bei Wärmeentwicklung im Betrieb des erfindungsgemäßen Leistungsmoduls hinreichend starr, sodass die Wärmeentwicklung die Lebensdauer des erfindungsgemäßen Leistungsmoduls nicht übermäßig reduziert.
Geeigneterweise ist bei dem erfindungsgemäßen Leistungsmodul das erste und/oder zweite Isoliermaterial mit einem Thermo- plast, insbesondere mit einem Polyimid und/oder einem Poly¬ amid und/oder PEEK und/oder einem Duroplast, insbesondere ei¬ nem Epoxidharz und/oder PPBO, und/oder zumindest einem Silo- xan und/oder zumindest einer Keramik und/oder einer Kombination mit einem oder mehreren dieser Materialien gebildet.
Das erfindungsgemäße Verfahren zur Herstellung eines solchen Leistungsmoduls wie vorhergehend beschrieben zeichnet sich dadurch aus, dass der Leiter mittels thermischen Metallsprit¬ zens, insbesondere Coldspray und/oder Plasmaspritzens
und/oder Detonationsspritzens, und/oder mittels Aerosoldepo¬ sition und/oder Galvanisierens, insbesondere mit nachfolgen¬ dem Ätzen, und/oder Sinterns und/oder Klebens und/oder Lötens und/oder Diffusionslötens, insbesondere von abgeschrägten Me- tallplättchen, gefertigt wird.
Zweckmäßig wird bei dem erfindungsgemäßen Verfahren zumindest die erste und vorzugsweise auch die zweite Isolierung, insbe¬ sondere das erste und vorzugsweise auch das zweite Isolierma¬ terial, mittels Jettens, insbesondere Ink-Jettens, und/oder Dispensens und/oder Laminierens und/oder Tauchens und/oder Sprühens gebildet.
Nachfolgend wird die Erfindung anhand in der Zeichnung darge¬ stellter Ausführungsbeispiele näher erläutert.
Es zeigen:
Fig. 1 ein bekanntes Leistungsmodul mit einem Halbleiter¬ bauteil und einer galvanisch angebunden Leiterbahn schematisch im Querschnitt,
Fig. 2 eine Einzelheit des Leistungsmoduls gemäß Fig. 1 schematisch im Querschnitt,
Fig. 3 ein Ausführungsbeispiel eines erfindungsgemäßen
Leistungsmoduls schematisch im Querschnitt sowie
Fig. 4 das erfindungsgemäße Leistungsmodul gem. Fig. 3
schematisch in einer Draufsicht.
Das in Fig. 1 dargestellte bekannte Leistungsmodul 10 umfasst einen Schaltungsträger 20 in Gestalt eines DCB-Substrats (DCB = engl. „Direct bonded copper ) . Der Schaltungsträger weist eine erste 30 und eine zweite, zur ersten Flachseite paralle¬ le, Flachseite 40 auf.
An der Flachseite 40 ist auf dem Schaltungsträger 20 ein Halbleiterbauelement in Gestalt eines Halbleiterchips 50 auf¬ gebracht. Der Halbleiterchip 50 bildet seinerseits ein Flach¬ teil mit zueinander und zu den Flachseiten des Schaltungsträ- gers 20 parallelen Flachseiten, welche zur elektrischen Kon- taktierung mit Chipmetallisierungen 52, 54 aus AlSiCu metallisiert sind. An seiner dem Schaltungsträger 20 zugewandten Flachseite ist der Halbleiterchip 50 mittels eines Kontakt- Stücks 60 an dem Schaltungsträger 20 elektrisch leitend angebunden .
An seiner dem Schaltungsträger 20 abgewandten Seite ist der Halbleiterchip 50 elektrisch mit einer aus Kupfer gebildeten Leiterbahn 70 kontaktiert. Die Leiterbahn 70 wird mittels ei¬ nes galvanischen Prozesses an den Halbleiterchip 50 gefertigt :
Der Halbleiterchip 50 wird zunächst an sämtlichen Seiten, mit Ausnahme derjenigen Flachseite, welche an dem Kontaktstück 60 anliegt, mit einer elektrisch isolierenden Isolierschicht 80 bedeckt. Zur elektrischen Kontaktierung an seiner dem Schaltungsträger abgewandten Flachseite wird an dieser die Isolierschicht 80 mittels eines Laserprozesses geöffnet, d.h. entfernt. Die Öffnung der Isolierschicht 80 mittels des La¬ serprozesses wird typischerweise mittels eines definierten Winkels 90 vorgenommen, sodass sich die Öffnung der Isolierschicht 80 an ihren Rändern mit dem Winkel 90 zur Normalen N auf der vom Schaltungsträger 20 abgewandten Flachseite vom Halbleiterchip 50 fort aufweitet.
In die Öffnung der Isolierschicht 80 wird mittels Physikali¬ scher Gasphasenabscheidung (PVD) ein Seedlayer (engl. = „Saatschicht") aufgebracht, welcher darauffolgend in an sich bekannter Weise mittels Fototechnik für eine nachfolgende galvanische Abscheidung der Leiterbahn 70 strukturiert wird, sodass sich in der Öffnung der Isolierschicht 80 eine Kon¬ taktfläche 100 bildet. Folglich streckt sich auch die Leiterbahn 70 nach Abscheidung an der Kontaktfläche 100 mit einem solchen Winkel 90 zur Nor¬ malen N auf die Flachseite des Halbleiterchips 50 von der Flachseite des Halbleiterchips 50 weg, dass sich die Leiter- bahn 70 mit zunehmender Entfernung von der Kontaktfläche 100 vom Halbleiterchip 50 beabstandet, d.h. entfernt. Dabei streckt sich die Leiterbahn 70 geradlinig von dem Halbleiterchip 50 weg.
In einem weiteren, nicht eigens dargestellten Ausführungsbeispiel, welches im Übrigen dem dargestellten Ausführungsbei¬ spiel entspricht, wird die Leiterbahn 70 mittels eines Druck¬ prozesses der Isolierschicht 80 und einer nachfolgenden Auf- bringung der Leiterbahn 70 gebildet. Dazu wird die Isolierschicht auf den Halbleiterchip 50 aufgedruckt. Infolge der flüssigen oder pastösen Konsistenz des Isolationsmaterials bildet sich ebenfalls ein Winkel 90 aus, sodass bei Aufbrin¬ gung der Leiterbahn 70 auf die Isolierschicht diese Leiter- bahn 70 ebenfalls einen Winkel 90 mit der vom Schaltungsträ¬ ger 20 abgewandten Flachseite des Halbleiterchips 50 ein¬ schließt .
Die Isolierschicht 80 ist mit einem ersten Isoliermaterial gebildet, welches einen höheren Wärmeausdehnungskoeffizienten (Wärmeausdehnungskoeffizient > 50 ppm) aufweist als etwa die Chipmetallisierungen 52, 54 (AlSiCu weist einen Wärmeausdehnungskoeffizienten von etwa 24 ppm auf) oder das Kupfer (Wärmeausdehnungskoeffizient = etwa 17.5 ppm) der Leiterbahn 70. Aufgrund der unterschiedlichen Wärmeausdehnungskoeffizienten der aneinander angrenzenden Materialien ist die Leiterbahn 70 relativ zum Halbleiterchip 50 und zur Isolierschicht 80 beweglich. Diese relative Beweglichkeit führt zu Bewegungen (in Fig. 3 in Pfeilrichtungen 105), welche die Leiterbahn 70 um die Kontaktfläche 100 vom Halbleiterchip 50 fort und auf den Halbleiterchip 50 zu bewegt. Diese Bewegungen führen bei bekannten Leistungsmodulen 10 zu Biegebelastungen und schließlich typisch zum Riss in der Chipmetallisierung 54 (Fig. 2) . Zur Vermeidung dieser Biegebelastungen ist bei dem erfindungsgemäßen Leistungsmodul (Fig. 3 und Fig. 4) 110 auf die Leiterbahn 70 eine weitere Isolierschicht 120 aus einem wei¬ teren Isoliermaterial aufgebracht, sodass die Leiterbahn 70 an der weiteren Isolierschicht 120 anliegt. Diese weitere Isolierschicht 120 ist ein Ausführungsbeispiel der ersten Isolierung des der Figurenbeschreibung vorhergehenden Teils der vorliegenden Beschreibung. Die Isolierschicht 80 hingegen bildet ein Ausführungsbeispiel der zweiten Isolierung des der Figurenbeschreibung vorhergehenden Teils der vorliegenden Beschreibung .
Diese weitere Isolierschicht 120 stützt den sich mit zuneh- mendem Abstand von der Kontaktfläche 100 vom Halbleiterchip 50 zunehmend beabstandenden ersten Teil 72 der Leiterbahn 70 gegenüber einem sich an der Kontaktfläche entlang streckenden zweiten Teil 74 der Leiterbahn 70 ab, indem die zweite Isolierschicht 120 diesen ersten Teil 72 und den zweiten Teil 74 der Leiterbahn 70 miteinander verbindet und so gegeneinander arretiert .
Ferner stützt die weitere Isolierschicht 120 den sich mit zu¬ nehmendem Abstand von der Kontaktfläche 100 vom Halbleiter- chip 50 beabstandenden ersten Teil 72 der Leiterbahn 70 gegenüber zumindest einem Teil der Isolierschicht 80 ab, indem die weitere Isolierschicht 120 die Leiterbahn 70 umschließt, d.h. einkapselt und bereichsweise an der Isolierschicht 80 starr anbindet.
Die weitere Isolierschicht 120 fixiert die Leiterbahn 70 folglich an mehreren Bereichen und stützt diese gegenüber Biegeeinwirkungen. Infolge der weiteren Isolierschicht 120 wird eine von der dem Schaltungsträger 20 abgewandten Flach- seite des Halbleiterchips 50 fort wirkende Biegeeinwirkung auf die Leiterbahn 70 wirksam kompensiert.
Die weitere Isolierschicht 120 ist mit einem solchen weiteren Isoliermaterial gebildet, welches eine Glasübergangstempera- tur aufweist, die bei über 150 Grad Celsius liegt. Damit ist die Glasübergangstemperatur mehr als 30 Grad Celsius höher als die Betriebstemperatur des Halbleiterchips 50. Die weitere Isolierschicht 120 ist mittels Inkjettens abge¬ schieden. In weiteren, nicht eigens dargestellten Ausführungsbeispielen kann die weitere Isolierschicht 120 mittels Dispensens, Tauchens, Sprühens abgeschieden werden.
Die weitere Isolierschicht 120 ist mit einem Thermoplast, im gezeigten Ausführungsbeispiel ein Polyimid, gebildet. In wei¬ teren, nicht eigens dargestellten Ausführungsbeispielen ist die weitere Isolierschicht 120 mit einem sonstigen Thermo- plast, etwa einem Polyamid oder PEEK oder einem Duroplast, etwa einem Epoxidharz oder PPBO oder einem anorganischen oder organischen Isoliermaterial, etwa einer Siloxanverbindung o- der einer Keramik oder einer Kombination aus den vorgenannten Materialien gebildet.
Die weitere Isolierschicht 120 kann sich in weiteren nicht eigens dargestellten Ausführungsbeispielen zudem an weiteren Bereichen des erfindungsgemäßen Leistungsmoduls 110 abstüt¬ zen, etwa an dem Schaltungsträger 20 und/oder an dem Halb- leiterchip 50 und/oder an einem ggf. vorhandenen Gehäuse des Leistungsmoduls anliegend abstützen.
Wie in Fig. 3 gezeigt führt die Leiterbahn 70 in einem weiter von der Kontaktfläche 100 beabstandeten Bereich 130 an einer zu den Flachseiten des Halbleiterchips 50 senkrecht verlau¬ fenden Stirnseite 140 des Halbleiterchips 50 entlang. Auf diese Weise umschließt die Leiterbahn 70 den Halbleiterchip 50 partiell, sodass die Leiterbahn 70 zusätzlich räumlich formschlüssig verklammert ist und auch somit gegenüber Biege- belastungen geschützt ist.
Die den Halbleiterchip 50 bedeckende Isolierschicht 80 be¬ deckt zudem diejenigen Bereiche der dem Halbleiterchip 50 nahen Flachseite 40 des Schaltungsträgers 20, welche nicht von dem Kontaktstück 60 bedeckt sind.
Im dargestellten Ausführungsbeispiel führt die Leiterbahn 70 an der Stirnseite 140 entlang auf einen Bereich der Isolier- Schicht 80, welche den Schaltungsträger 20 an dessen dem Halbleiterchip 50 nahen Flachseite 40 bedeckt und streckt sich von dort mit einem weiteren Abschnitt 150 der Leiterbahn 70 an der Isolierschicht 80 an der Flachseite 40 des Schal- tungsträgers 20 entlang. Auch entlang dieses Abschnitts 150 ist die Leiterbahn 70 mit der weiteren Isolierschicht 120 be¬ deckt. Auf diese Weise ist die Leiterbahn 70 mit ihrem Ab¬ schnitt 150 festgelegt, d.h. fixiert. Somit ist die Leiter¬ bahn 70 auch infolge dieser Festlegung des Abschnitts 150 ge- genüber Biegebelastungen geschützt.

Claims

Patentansprüche
1. Leistungsmodul mit einem Halbleiterbauelement (50) und ei¬ nem elektrischen Leiter (70), welche mittels eines Kontakts (100) elektrisch an dem Halbleiterbauelement (50) kontaktiert ist, wobei sich der elektrische Leiter (70) zumindest in ei¬ ner Umgebung des Kontakts (100) derart von diesem fort¬ streckt, dass er sich mit zunehmendem Abstand von dem Kontakt (100) zunehmend vom Halbleiterbauelement (50) beabstandet, wobei das Leistungsmodul (110) eine erste Isolierung (120) aufweist, an welcher der Leiter (70) mit seiner dem Halbleiterbauelement (50) abgewandten Seite anliegt.
2. Leistungsmodul nach dem vorhergehenden Anspruch, bei wel- ehern sich der Leiter (70) an einer dem Halbleiterbauelement
(50) zugewandten Seite an einer zweiten Isolierung (80) des Leistungsmoduls (110) abstützt.
3. Leistungsmodul nach einem der vorhergehenden Ansprüche, bei welchem sich erste (120) und/oder zweite Isolierung (80) an die jeweils andere der ersten (120) und zweiten Isolierung (80) und/oder an dem Leistungshalbleiter (50) und/oder an einem Substrat (20) des Leistungsmoduls (50) und/oder einem am Kontakt (100) angeordneten oder entlang verlaufenden Teil (74) des Leiters (70) abstützt.
4. Leistungsmodul nach einem der vorhergehenden Ansprüche, bei welchem die erste Isolierung (120) mit einem ersten Isoliermaterial gebildet ist und die zweite Isolierung (80) mit einem, insbesondere vom ersten verschiedenen, zweiten Isoliermaterial gebildet ist.
5. Leistungsmodul nach einem der vorhergehenden Ansprüche, bei welchem der Leiter (70) eine Leiterbahn und/oder ein Lei- terblech bildet.
6. Leistungsmodul nach einem der vorhergehenden Ansprüche, bei welchem das Halbleiterbauelement (50) mittels einer Flachseite an den Leiter (70) angebunden ist und der Kontakt eine Kontaktfläche (100) bildet, wobei sich die Kontaktfläche entlang der Flachseite erstreckt. 7. Leistungsmodul nach einem der vorhergehenden Ansprüche, bei welchem sich der Leiter (70) an einer quer, insbesondere senkrecht, zur Kontaktfläche verlaufenden Seite (140) des Halbleiterbauelements (50) entlang streckt. 8. Leistungsmodul nach einem der vorhergehenden Ansprüche, bei welchem das erste und/oder zweite Isoliermaterial mit ei¬ ner Glasübergangstemperatur gebildet ist, welche mindestens 110 Grad Celsius, vorzugsweise mindestens 130 Grad Celsius und idealerweise mindestens 150 Grad Celsius beträgt und/oder höher als die Betriebstemperatur des Halbleiterbauelements
(50), vorzugsweise mindestens 15 und idealerweise mindestens 30 Grad Celsius höher als die Betriebstemperatur des Halblei¬ terbauelements (50) ist. 9. Leistungsmodul nach einem der vorhergehenden Ansprüche, bei welchem das erste und/oder zweite Isoliermaterial mit ei¬ nem Thermoplast, insbesondere mit einem Polyimid und/oder Po¬ lyamid und/oder PEEK, und/oder einem Duroplast, insbesondere einem Epoxidharz und/oder PPBO, und/oder zumindest einem Si- loxan und/oder zumindest einer Keramik und/oder einer Kombination mit einem oder mehreren dieser Materialien gebildet ist .
10. Verfahren zur Herstellung eines Leistungsmoduls nach ei- nem der vorhergehenden Ansprüche, bei welchem der Leiter (70) mittels thermischen Metallspritzens, insbesondere Coldspray und/oder Plasmaspritzens und/oder Detonationsspritzens, und/oder mittels Aerosoldeposition und/oder Galvanisierens, insbesondere mit nachfolgendem Ätzen, und/oder Sinterns und/oder Klebens und/oder Lötens und/oder Diffusionslötens, insbesondere von abgeschrägten Metallplättchen, gefertigt wird .
11. Verfahren nach dem vorhergehenden Anspruch, bei welchem zumindest die zweite Isolierung (80) und/oder das zweite Iso¬ liermaterial mittels Jettens, insbesondere Inkjettens, und/oder Dispensens und/oder Laminierens und/oder Tauchens und/oder Sprühens gebildet wird.
PCT/EP2018/073176 2017-08-29 2018-08-29 Leistungsmodul und verfahren zur herstellung eines solchen leistungsmoduls WO2019043028A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017215039.4A DE102017215039A1 (de) 2017-08-29 2017-08-29 Leistungsmodul und Verfahren zur Herstellung eines solchen Leistungsmoduls
DE102017215039.4 2017-08-29

Publications (1)

Publication Number Publication Date
WO2019043028A1 true WO2019043028A1 (de) 2019-03-07

Family

ID=63557415

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2018/073176 WO2019043028A1 (de) 2017-08-29 2018-08-29 Leistungsmodul und verfahren zur herstellung eines solchen leistungsmoduls

Country Status (2)

Country Link
DE (1) DE102017215039A1 (de)
WO (1) WO2019043028A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003030247A2 (de) * 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen
DE102012216086A1 (de) * 2012-09-11 2014-03-13 Siemens Aktiengesellschaft Leistungselektronikmodul und Verfahren zur Herstellung eines Leistungselektronikmoduls
WO2017055244A1 (de) * 2015-09-30 2017-04-06 Siemens Aktiengesellschaft Verfahren zur kontaktierung einer kontaktfläche eines halbleiterbauteils und elektronikmodul

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5637922A (en) * 1994-02-07 1997-06-10 General Electric Company Wireless radio frequency power semiconductor devices using high density interconnect
US9059083B2 (en) * 2007-09-14 2015-06-16 Infineon Technologies Ag Semiconductor device
US20090079057A1 (en) * 2007-09-24 2009-03-26 Infineon Technologies Ag Integrated circuit device
DE102008017454B4 (de) * 2008-04-05 2010-02-04 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit hermetisch dichter Schaltungsanordnung und Herstellungsverfahren hierzu
US8410600B2 (en) * 2009-10-02 2013-04-02 Arkansas Power Electronics International, Inc. Semiconductor device with protecting film and method of fabricating the semiconductor device with protecting film

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003030247A2 (de) * 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen
DE102012216086A1 (de) * 2012-09-11 2014-03-13 Siemens Aktiengesellschaft Leistungselektronikmodul und Verfahren zur Herstellung eines Leistungselektronikmoduls
WO2017055244A1 (de) * 2015-09-30 2017-04-06 Siemens Aktiengesellschaft Verfahren zur kontaktierung einer kontaktfläche eines halbleiterbauteils und elektronikmodul

Also Published As

Publication number Publication date
DE102017215039A1 (de) 2019-02-28

Similar Documents

Publication Publication Date Title
EP0221399B1 (de) Leistungshalbleitermodul
DE10121970B4 (de) Leistungshalbleitermodul in Druckkontaktierung
DE102005047567B3 (de) Leistungshalbleitermodul mit Isolationszwischenlage und Verfahren zu seiner Herstellung
EP3625823B1 (de) Leistungsmodul mit mindestens einem leistungshalbleiter
WO2010081465A2 (de) Formmassenumschlossenes leistungshalbleiterelement
DE102014115815B4 (de) Verfahren zur herstellung eines schaltungsträgers, verfahren zur herstellung einer halbleiteranordung, verfahren zum betrieb einer halbleiteranordnung und verfahren zur herstellung eines halbleitermoduls
WO2021099019A1 (de) Elektronikmodul mit einer pulsierenden heatpipe
WO2005104229A1 (de) Leistungshalbleiteranordnung
DE102005030247B4 (de) Leistungshalbleitermodul mit Verbindungselementen hoher Stromtragfähigkeit
WO2016193038A1 (de) Verfahren zur elektrischen kontaktierung eines bauteils mittels galvanischer anbindung eines offenporigen kontaktstücks und entsprechendes bauteilmodul
EP3794641A1 (de) Entwärmungsanordnung für ein halbleiterleistungsmodul
WO2018001883A1 (de) Leistungsmodul
WO2007045112A1 (de) Leistungsgehäuse für halbleiterchips und deren anordnung zur wärmeabfuhr
WO2019043028A1 (de) Leistungsmodul und verfahren zur herstellung eines solchen leistungsmoduls
EP2704194B1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE10303103B4 (de) Halbleiterbauteil, insbesondere Leistungshalbleiterbauteil
WO2018037047A1 (de) Leistungsmodul, verfahren zur herstellung und leistungselektronikschaltung
EP4220706A1 (de) Anordnung für eine halbleiteranordnung mit mindestens einem passiven bauelement und einem substrat
WO2018046165A1 (de) Leistungsmodul
DE102017200504A1 (de) Elektronische Komponente und Verfahren zur Herstellung einer elektronischen Komponente
EP2534685A1 (de) Skalierbarer aufbau für laterale halbleiterbauelemente mit hoher stromtragfähigkeit
DE102019126623B4 (de) Leistungselektronische Schalteinrichtung mit einer Vergussmasse
EP4211719A1 (de) Halbleitermodul mit zumindest einem halbleiterelement
DE102015218369A1 (de) Verfahren zur Herstellung eines Leiterrahmenmoduls und Leiterrahmenmodul
EP3054480A2 (de) Kontaktanordnung und leistungsmodul

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18769071

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18769071

Country of ref document: EP

Kind code of ref document: A1