WO2019013043A1 - 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法 - Google Patents

薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法 Download PDF

Info

Publication number
WO2019013043A1
WO2019013043A1 PCT/JP2018/025209 JP2018025209W WO2019013043A1 WO 2019013043 A1 WO2019013043 A1 WO 2019013043A1 JP 2018025209 W JP2018025209 W JP 2018025209W WO 2019013043 A1 WO2019013043 A1 WO 2019013043A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
film transistor
substrate
transistor substrate
flexible substrate
Prior art date
Application number
PCT/JP2018/025209
Other languages
English (en)
French (fr)
Inventor
梶山　康一
水村　通伸
Original Assignee
株式会社ブイ・テクノロジー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ブイ・テクノロジー filed Critical 株式会社ブイ・テクノロジー
Priority to CN201880042699.4A priority Critical patent/CN110800090A/zh
Publication of WO2019013043A1 publication Critical patent/WO2019013043A1/ja
Priority to US16/734,652 priority patent/US20200144303A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a thin film transistor substrate and a method of manufacturing the thin film transistor substrate.
  • Patent Document 1 discloses a thin film transistor array substrate for driving a flexible display, in which an island-shaped buffer layer for relieving stress is formed on a plastic substrate, and a TFT is formed on the upper portion thereof to form a thin film transistor. There is disclosed a thin film transistor array substrate which ensures high bending resistance.
  • the present invention has been made in view of the above circumstances, and a thin film transistor substrate and a thin film transistor substrate capable of preventing cracking and chipping of the substrate while improving the durability of the thin film transistor (TFT) against external force such as bending and winding.
  • the purpose is to provide a manufacturing method of
  • a thin film transistor substrate includes, for example, a flexible substrate and a thin film transistor provided on the first surface of the flexible substrate, and the flexible substrate is provided on the flexible substrate.
  • a recess is formed on a second surface opposite to the first surface, and the recess is disposed at a position not overlapping the thin film transistor when viewed from a first direction substantially orthogonal to the first surface.
  • the recess is formed at a position not overlapping the thin film transistor of the flexible substrate. Therefore, the thickness of the flexible substrate at a position not overlapping with the TFT is thinner than the thickness of the flexible substrate at a position overlapping with the TTF. Therefore, the thin portion of the thickness of the flexible substrate is curved first, and deformation of the flexible substrate at a position overlapping with the TFT is suppressed. Thereby, the durability of the TFT against external force such as bending or winding can be improved. In addition, since a part of the flexible substrate is easily deformed by forming the concave portion, it is possible to prevent the substrate from being broken or chipped due to the difference in the internal stress or the thermal expansion coefficient.
  • a plurality of the thin film transistors may be provided substantially along a second direction along the first surface, and the recess may be formed in a band shape substantially along the second direction. This facilitates the winding of the thin film transistor substrate in the direction substantially orthogonal to the extending direction of the recess.
  • the thin film transistor substrate 1 is not easily curved in the extending direction of the recess, and the application of a force to the TFT can be suppressed.
  • the recess has a substantially rectangular shape in which the first surface side is shorter than the second surface side when cut by a surface along the first direction and a surface substantially orthogonal to the second direction. May be As a result, when the thin film transistor substrate is deformed, the opposing wall surfaces of the concave portion become difficult to abut, and generation of dust is suppressed.
  • the thickness of the portion overlapping the thin film transistor may be twice or more the thickness of the portion in which the recess is formed. As a result, the portion where the recess is formed is easily deformed, and it is possible to suppress the application of a force to the TFT.
  • the flexible substrate may have an arc shape at the boundary between the second surface and the recess and at the bottom end of the recess.
  • a first step of forming a recess and a protrusion on a first surface of a support substrate, and covering the recess and the protrusion The second step of applying a resin to the first surface to form a flexible substrate, and the second surface of the second surface of the flexible substrate opposite to the surface on which the support substrate is provided. It is characterized by including a third step of forming a thin film transistor in a region where the convex portion is not formed in one step, and a fourth step of peeling the flexible substrate from the support substrate.
  • the recess and the protrusion are formed on the first surface of the support substrate, and the first surface is coated with the resin so as to cover the recess and the protrusion. Form.
  • the recess can be formed in the flexible substrate without additional processing.
  • the convex portion may be formed in a band shape
  • a plurality of the thin film transistors may be formed substantially along the longitudinal direction of the convex portion.
  • the concave portion of the flexible substrate can be formed into a band shape, and the TFT can be formed at a position not overlapping with the concave portion of the flexible substrate.
  • an arc shape may be formed at the corner portions of the concave portion and the convex portion. Thereby, it is possible to form an arc shape in the recess of the flexible substrate without performing additional processing.
  • an alignment mark may be formed on the first surface
  • the thin film transistor may be formed based on the alignment mark.
  • an alignment mark may be formed on the second surface
  • the thin film transistor may be formed based on the alignment mark.
  • cracking and chipping of the substrate can be prevented while improving the durability of the TFT against external force such as bending and winding.
  • FIG. 1 is a perspective view showing an outline of a thin film transistor substrate 1 according to a first embodiment.
  • A is a figure explaining arrangement
  • B is the elements on larger scale of (A).
  • FIG. 2 is a cross-sectional view schematically showing the thin film transistor substrate 1; It is a figure which shows typically a mode when a thin-film transistor board
  • FIG. 6A is a side view showing an outline of the flexible substrate 20, and FIG. 7B is a front view showing an outline of the flexible substrate 20. is there.
  • FIG. 6 is a flowchart illustrating the flow of a method of manufacturing the thin film transistor substrate 1.
  • the thin film transistor substrate according to the present invention is a substrate used for a flexible display which can be wound or bent, and drives the flexible display.
  • liquid crystal and organic EL can be used for a flexible display, the flexible display using organic EL is demonstrated to an example below.
  • FIG. 1 is a perspective view schematically showing a thin film transistor substrate 1 according to the first embodiment.
  • the thin film transistor substrate 1 is in the form of a sheet, and a plurality of sub-pixels 10 are formed on the thin film transistor substrate 1.
  • a plurality of sub-pixels 10 are provided substantially along the surface direction (x direction and y direction) of the thin film transistor substrate 1. Note that the position and the arrangement of the sub-pixels 10 illustrated in FIG. 1 are an example, and the present invention is not limited to this.
  • the pixel of the flexible display (not shown) is composed of three sub-pixels 10.
  • the three sub-pixels have organic EL element layers (not shown) that emit red, blue and green, respectively.
  • FIG. 2A is a diagram for explaining the arrangement of the sub-pixels 10 in the thin film transistor substrate 1, and FIG. 2B is a partially enlarged view of FIG.
  • the subpixels 10 are arranged in a grid substantially along the x direction and the y direction.
  • the sub-pixel 10 mainly includes a pixel electrode 11, thin film transistors (TFTs) 12 and 13, and a storage capacitor 14. Wirings 15, 16, 17 are formed inside the sub-pixel 10 and between the adjacent sub-pixels 10.
  • TFTs thin film transistors
  • FIG. 2 The configuration and arrangement of the sub-pixel 10 shown in FIG. 2 is an example, and the present invention is not limited to this.
  • FIG. 3 is a cross-sectional view schematically showing the thin film transistor substrate 1.
  • the thin film transistor substrate 1 has a flexible substrate (flexible substrate) 20.
  • the flexible substrate 20 is formed of, for example, a resin that is cured by the supply of energy, such as a photocurable resin, a thermosetting resin, or the like.
  • polyimide resin is used for the flexible substrate 20.
  • TFTs 12 and 13 electrically connected to wiring are provided on the surface 21 of the flexible substrate 20, TFTs 12 and 13 electrically connected to wiring (not shown) are provided. In FIG. 3, only the TFT 12 is shown among the TFTs 12 and 13 of the sub-pixel 10, and the TFT 13 is not shown.
  • a plurality of recesses 23 are formed on the back surface 22 of the flexible substrate 20.
  • the recess 23 has a substantially rectangular shape in which the surface 21 side is shorter than the back surface 22 side when cut along a plane along the x direction and the z direction (direction substantially orthogonal to the x direction and the y direction).
  • Arc-shaped portions 23a and 23b are formed at the boundary between the back surface 22 and the recess 23 and at the bottom end of the recess 23, respectively.
  • a thin portion 24 having a smaller thickness than the thick portion 25 is formed.
  • the thickness t2 of the thick portion 25 is twice or more the thickness t1 of the thin portion 24.
  • the recess 23 is disposed at a position not overlapping the TFT 12 as viewed in the z direction.
  • FIG. 4 is a view schematically showing how the thin film transistor substrate 1 is bent.
  • the thin portion 24 is curved first, and the curvature of the thick portion 25 is suppressed.
  • the thin portion 24 is largely deformed, and the deformation of the thick portion 25 is suppressed. As a result, the application of force to the TFT 12 provided on the upper side of the thick portion 25 can be suppressed.
  • the arc shape 23 b is formed, when the thin film transistor substrate 1 is curved, it is possible to prevent the force from being concentrated on the corner portion of the recess 23 and the crack or the like from being formed in the flexible substrate 20. Furthermore, since the arc shape 23a is formed, when the thin film transistor substrate 1 is wound, it is possible to prevent the surface (not shown) of the flexible display from being scraped by the edge and generation of dust.
  • FIG. 4 shows the thin film transistor substrate 1 curved in the direction in which the distance between the adjacent TFTs 12 is increased
  • the thin film transistor substrate 1 may be curved in the direction in which the distance between the adjacent TFTs 12 is decreased. It is.
  • FIG. 5 is a view for explaining the arrangement of the recess 23 in the thin film transistor substrate 1
  • (A) is a side view schematically showing the flexible substrate 20, and (B) shows an outline of the flexible substrate 20. It is a front view.
  • FIG. 5B the positions where the sub-pixels 10 are formed are indicated by two-dot chain lines.
  • FIG. 5 (B) the position of the recessed part 23 is shaded and displayed.
  • the TFTs 12 and 13 are disposed substantially along the y direction.
  • the recess 23 is formed in a strip shape substantially along the y direction at a position not overlapping the TFTs 12 and 13.
  • the flexible substrate 20 that is, the thin film transistor substrate 1
  • the thin film transistor substrate 1 can be wound in a direction substantially orthogonal to the extending direction of the recess 23, that is, in the x direction (see the arrow in FIG. 4).
  • the thin film transistor substrate 1 is hardly curved in the y direction by forming the concave portion 23, that is, the thick portion 25 in a band substantially along the y direction, and it is possible to suppress application of force to the TFTs 12 and 13.
  • FIG. 6 is a flowchart for explaining the flow of the method of manufacturing the thin film transistor substrate 1.
  • 7 to 12 schematically show the thin film transistor substrate 1 in the manufacturing process.
  • FIGS. 7 and 9 to 12 are cross-sectional views in a plane along the xz plane, and a partially enlarged view.
  • FIG. 8 is a plan view.
  • Step S1> In the manufacture of the thin film transistor substrate 1, a support substrate is prepared. In the present embodiment, carrier glass 50 is used as a support substrate.
  • the convex portion 51 and the concave portion 52 are formed on the upper surface of the carrier glass 50.
  • a method of forming the convex portion 51 and the concave portion 52 a method of printing the carrier glass 50 to form the convex portion 51, a method of scraping the upper surface of the carrier glass 50 by etching or the like, or the like can be considered.
  • Printing is performed by applying a resin to the carrier glass 50.
  • the convexes 51 are printed on the upper surface of the carrier glass 50 to form asperities on the upper surface of the carrier glass 50.
  • a portion of the upper surface of the carrier glass 50 where printing is not performed is a recess 52.
  • the convex part 51 is formed so that the corner part becomes circular arc shape 51a, 51b.
  • the convex portion 51 is formed in a band shape substantially along the y direction. Further, when the convex portion 51 is printed on the carrier glass 50, the alignment mark 53 is printed on the upper surface of the carrier glass 50. In the present embodiment, the alignment mark 53 has a substantially cross shape, but the shape of the alignment mark 53 is not limited to this. Also, the position of the alignment mark 53 is not limited to this.
  • Step S2> As shown in FIG. 9, a resin to be the flexible substrate 20 is applied on the upper surface (the surface on the + z side) of the carrier glass 50 so as to cover the convex portions 51 and the concave portions 52 to form the flexible substrate 20. .
  • a resin for forming the adhesive layer 55 is applied on the upper surface of the carrier glass 50, and a resin (here, a polyimide resin) for forming the flexible substrate 20 is applied thereon.
  • the adhesive layer 55 is for making it easy to peel the flexible substrate 20 from the carrier glass 50 after manufacture, and various resin materials can be used. In addition, the adhesion layer 55 is not essential.
  • the resin or polyimide resin to be the adhesive layer 55 is in the form of a solution.
  • the step of applying the solution-like resin onto the carrier glass 50 can be performed using, for example, a coating method such as a spin coating method or a printing method such as screen printing. After application, the adhesive layer 55 and the flexible substrate 20 are cured.
  • the method of curing differs depending on the resin (photo-curing, thermosetting, etc.), but since the polyimide resin is a photo-curing resin, light is irradiated in this embodiment to cure the polyimide resin. Thereby, the flexible substrate 20 is formed on the carrier glass 50.
  • the convex portions 51 and the concave portions 52 are formed on the upper surface of the carrier glass 50, a polyimide resin is applied and cured so that the surface (surface opposite to the carrier glass 50) is flat. Asperities are formed on the back surface of the substrate 20.
  • the portion of the convex portion 51 is the concave portion 23, and the portion coated on the upper side of the convex portion 51 is the thin portion 24. Further, the portion applied on the upper side of the recess 52 is the thick portion 25.
  • the arcs 51a and 51b are formed at the corners of the convex portion 51, the arcs 23a and 23b are formed in the recess 23.
  • Step S3> The TFTs 12 and 13 are formed on the upper side of the flexible substrate 20.
  • a base layer may be formed on the upper side of the flexible substrate 20, and the TFT may be formed on the base layer.
  • a known technique can be used for the TFT formation step (step S3), and thus the details of each step are omitted.
  • the gate electrode 61 is formed on the upper side of the flexible substrate 20, and the gate insulating layer 62 is formed thereon (see steps S31 and S32 in FIG. 6, and FIG. 10). At this time, a part of wiring (a power supply line or a selection line) may be formed.
  • an a-Si layer is formed on the gate insulating layer 62, and the a-Si layer is irradiated with laser light to perform dehydrogenation treatment and to crystallize amorphous silicon (laser annealing treatment).
  • a polycrystalline silicon (p-Si) layer 63 is obtained (see step S33 in FIG. 6, see FIG. 10).
  • the source electrode 64 and the drain electrode 65 are formed thereon (see step S34 in FIG. 6 and FIG. 11). At this time, part of wirings (data lines) may be formed.
  • a TFT protective layer 66 is formed (step S35 in FIG. 6, see FIG. 12), and an ITO film (transparent electrode film) 67 is formed thereon (see step S36 in FIG. 6, see FIG. 12).
  • An organic resin can be used for the TFT protective layer 66.
  • a recess 66 a is formed in the TFT protective layer 66, and the ITO film 67 abuts on the drain electrode 65.
  • acrylic resin 68 is injected into the space formed by the recess 66a (see step S37 in FIG. 6, and FIG. 12).
  • step S3 the TFT formation process (step S3) is completed.
  • a plurality of TFTs are formed substantially along the longitudinal direction (y direction) of the convex portion 51 in the region where the convex portion 51 is not formed in the carrier glass preparation step (step S1). .
  • the TFT is formed based on the alignment mark 53 formed in the carrier glass preparation step (step S1). Since the position of the convex portion 51 with respect to the position of the alignment mark 53 is known in advance, it becomes clear by referring to the alignment mark 53 to which position the TFT should be formed even if the position of the convex portion 51 can not be seen .
  • the thin film transistor substrate 1 is formed by the above steps. After forming the thin film transistor substrate 1, an organic EL film is formed and sealed, and then the flexible substrate 20 is peeled off from the carrier glass 50.
  • the alignment mark 53 is formed in the carrier glass preparation step (step S1), but the alignment mark 53 is not formed in the carrier glass preparation step (step S1), and the flexible substrate formation step (step After forming the flexible substrate 20 in S2), an alignment mark may be formed on the surface (the surface on the + z side) of the flexible substrate 20 opposite to the surface on which the carrier glass 50 is provided.
  • the alignment mark can be easily confirmed in the TFT forming step (step S3), and thus the TFT can be easily formed based on the alignment mark.
  • the TFTs 12 and 13 are formed on the flexible substrate 20, and the concave portion 23, ie, the thin portion 24 is formed at a position not overlapping the TFTs 12 and 13 when viewed from the z direction.
  • the durability of the TFT against external forces such as bending and winding can be improved.
  • the thin portion 24 and the thick portion 25 are formed by changing the thickness of the flexible substrate 20, generation of internal stress due to deformation of the thin film transistor substrate 1 or temperature change can be prevented. it can.
  • a thin film transistor substrate by providing a flexible substrate 20 with a member that lowers flexibility, it is necessary to bond members made of different materials, so internal stress may be caused due to differences in thermal expansion coefficient etc. As a result, the thin film transistor substrate may be cracked or chipped.
  • the thermal expansion coefficient is different for each member, wrinkles may be generated or deformed in the thin film transistor substrate.
  • the recess 23 by forming the recess 23 in a strip shape substantially along the y direction, deformation such as winding and bending in the x direction of the thin film transistor substrate 1 is facilitated, and the usability as a flexible display is obtained. Can be improved. Further, since the thickness t2 of the thick portion 25 is not less than twice the thickness t1 of the thin portion 24, it is possible to suppress the deformation of the thick portion 25, that is, the application of force to the TFTs 12 and 13.
  • the thin film transistor substrate 1 is scraped with an edge when the thin film transistor substrate 1 is wound. I have not.
  • the surface 21 side of the recess 23 is shorter than the back surface 22 side when cut in a plane along the x direction and z direction. It becomes difficult for the opposing wall surfaces to abut, and generation of dust can be prevented.
  • the convex portion 51 and the concave portion 52 are formed on the upper surface of the carrier glass 50 (step S 1), and the carrier glass 50 is covered to cover the convex portion 51 and the concave portion 52.
  • the thin portion 24 and the thick portion 25 are formed on the flexible substrate 20 without processing the flexible substrate 20 additionally. It can be formed.
  • the shape of the recess 23 when cut along the plane along the x direction and z direction is made approximately rectangular with the surface 21 side shorter than the back surface 22 side, or thin It becomes easy to form arc shape 23a, 23b in the corner of section 24 and thick part 25 or the like.
  • the positions of the convex portion 51 and the concave portion 52 that is, the positions where the TFTs should be formed can be grasped when forming the TFTs.
  • the bottom gate type TFT in which the source electrode 64 and the drain electrode 65 are formed on the upper side of the gate electrode 61 (the opposite side of the flexible substrate 20) is formed.
  • a top gate type TFT in which the gate electrode 61 is formed on the upper side of 65 may be formed.
  • the organic EL is provided on the thin film transistor substrate 1
  • a part of the process becomes unnecessary.
  • the base layer formed on the upper side of the flexible substrate 20, in particular the gas barrier layer is unnecessary.
  • the shape of the TFT protective layer 66 is also different, and the step of injecting the acrylic resin 68 (step S37) is also unnecessary.
  • the thin portion 24 and the thick portion 25 are formed in a band substantially along the y direction, but the arrangement of the thin portion 24 and the thick portion 25 is not limited thereto.
  • the thick portion 25 is formed by forming the thick portion 25 having a substantially rectangular shape at a position overlapping the TFTs 12 and 13 when viewed from the z direction and arranging the thick portions 25 substantially along the y direction. You may make belt shape.
  • the TFTs 12 and 13 are provided substantially along the y direction, but the arrangement of the TFTs 12 and 13 is not limited to this.
  • the TFTs 12 and 13 may be arranged in a staggered manner.
  • “abbreviation” is a concept including not only the case of strictly identical but also an error and a deformation that do not lose the sameness.
  • the substantially rectangular shape is not limited to the strictly rectangular case.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

折り曲げ、巻回等の外力に対するＴＦＴの耐久性を向上させながら、基板の割れや欠けを防ぐことができる。　可撓性基板２０には、薄膜トランジスタが設けられた第１面と反対側の第２面に凹部２３が形成され、凹部２３は、第１面と略直交する第１方向から見て、薄膜トランジスタと重ならない位置に配置される。

Description

薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
　本発明は、薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法に関する。
　特許文献１には、フレキシブルディスプレイを駆動するための薄膜トランジスタアレイ基板であって、プラスティック基板に応力を緩和する島状の緩衝層を形成し、その上部にＴＦＴを形成することにより、半導体材料を問わず高い湾曲耐性を確保する薄膜トランジスタアレイ基板が開示されている。
特開２０１４－１３８１７９号公報
　特許文献１に記載の発明は、プラスティック基板と緩衝層との材質が異なるため、温度変化等により薄膜トランジスタアレイ基板に内部応力が発生する可能性がある。また、プラスティック基板に緩衝層を設けるため、薄膜トランジスタアレイ基板を曲げるときにプラスティック基板と緩衝層との境界部分に力が加わりやすい。その結果、プラスティック基板から緩衝層が剥がれ、薄膜トランジスタアレイ基板に割れや欠けが生じるおそれがある。
　本発明はこのような事情に鑑みてなされたもので、折り曲げ、巻回等の外力に対する薄膜トランジスタ（ＴＦＴ）の耐久性を向上させながら、基板の割れや欠けを防ぐことができる薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法を提供することを目的とする。
　上記課題を解決するために、本発明に係る薄膜トランジスタ基板は、例えば、可撓性基板と、前記可撓性基板の第１面に設けられた薄膜トランジスタと、を備え、前記可撓性基板には、前記第１面と反対側の第２面に凹部が形成され、前記凹部は、前記第１面と略直交する第１方向から見て、前記薄膜トランジスタと重ならない位置に配置されることを特徴とする。
　本発明に係る薄膜トランジスタ基板によれば、可撓性基板の薄膜トランジスタと重ならない位置に凹部が形成される。そのため、ＴＦＴと重ならない位置における可撓性基板の厚さは、ＴＴＦと重なる位置における可撓性基板の厚さより薄い。したがって、可撓性基板の厚さの薄い部分が先に湾曲し、ＴＦＴと重なる位置の可撓性基板の変形が抑えられる。これにより、折り曲げ、巻回等の外力に対するＴＦＴの耐久性を向上させることができる。また、凹部を形成することで可撓性基板の一部を変形しやすくするため、内部応力や熱膨張率の差異による基板の割れや欠けを防ぐことができる。
　ここで、前記薄膜トランジスタは、前記第１面に沿った第２方向に略沿って複数設けられ、前記凹部は、前記第２方向に略沿って帯状に形成されてもよい。これにより、凹部の延設方向と略直交する方向への薄膜トランジスタ基板の巻き取りが容易となる。また、薄膜トランジスタ基板１が凹部の延設方向に湾曲し難くなり、ＴＦＴに力が加わることを抑制できる。
　ここで、前記凹部は、前記第１方向に沿った面、かつ前記第２方向と略直交する面で切断したときに、前記第１面側が前記第２面側よりも短い略矩形形状であってもよい。これにより、薄膜トランジスタ基板を変形させたときに、凹部の対向する壁面が当接し難くなり、塵埃の発生が抑制される。
　ここで、前記可撓性基板は、前記第１方向から見たときに、前記薄膜トランジスタと重なる部分の厚さが前記凹部が形成された部分の厚さの倍以上であってもよい。これにより、凹部が形成された部分が変形しやすくなり、ＴＦＴに力が加わることを抑制できる。
　ここで、前記可撓性基板は、前記第２面と前記凹部との境界部分及び前記凹部の底面端部に円弧形状が形成されてもよい。これにより、薄膜トランジスタ基板を巻回したとき等にエッジで薄膜トランジスタ基板を削らないようにし、塵埃の発生を防止することができる。
　上記課題を解決するために、本発明に係る薄膜トランジスタ基板の製造方法は、例えば、支持基板の第１面に凹部及び凸部を形成する第１工程と、前記凹部及び前記凸部を覆うように前記第１面に樹脂を塗布して可撓性基板を形成する第２工程と、前記可撓性基板の前記支持基板が設けられた面と反対側の面である第２面の、前記第１工程において前記凸部が形成されていない領域に薄膜トランジスタを形成する第３工程と、前記可撓性基板を前記支持基板から剥離する第４工程と、を含むことを特徴とする。
　本発明に係る薄膜トランジスタ基板の製造方法によれば、支持基板の第１面に凹部及び凸部を形成し、凹部及び凸部を覆うように第１面に樹脂を塗布して可撓性基板を形成する。これにより、追加で加工を行なうことなく、可撓性基板に凹部を形成することができる。また、可撓性基板の凹部の形状を、第１面側が第２面側よりも短い略矩形形状にすることが容易となる。
　ここで、前記第１工程において、前記凸部を帯状に形成し、前記第３工程において、前記凸部の長手方向に略沿って複数の前記薄膜トランジスタを形成してもよい。これにより、可撓性基板の凹部を帯状にし、可撓性基板の凹部と重ならない位置にＴＦＴを形成することができる。
　ここで、前記第１工程において、前記凹部及び前記凸部の角部に円弧形状を形成してもよい。これにより、追加で加工を行なうことなく、可撓性基板の凹部に円弧形状を形成することができる。
　ここで、前記第１工程において、前記第１面にアライメントマークを形成し、前記第３工程において、前記アライメントマークに基づいて前記薄膜トランジスタを形成してもよい。これにより、ＴＦＴの形成時に、凸部及び凹部の位置、すなわちＴＦＴを形成すべき位置が把握可能となる。
　ここで、前記第２工程において、前記第２面にアライメントマークを形成し、前記第３工程において、前記アライメントマークに基づいて前記薄膜トランジスタを形成してもよい。これにより、ＴＦＴの形成時に、凸部及び凹部の位置、すなわちＴＦＴを形成すべき位置が把握可能となる。
　本発明によれば、折り曲げ、巻回等の外力に対するＴＦＴの耐久性を向上させながら、基板の割れや欠けを防ぐことができる。
第１の実施の形態に係る薄膜トランジスタ基板１の概略を示す斜視図である。 （Ａ）は、薄膜トランジスタ基板１におけるサブピクセル１０の配置を説明する図であり、（Ｂ）は（Ａ）の部分拡大図である。 薄膜トランジスタ基板１を模式的に示す断面図である。 薄膜トランジスタ基板１を湾曲させたときの様子を模式的に示す図である。 薄膜トランジスタ基板１における薄肉部２４の配置を説明する図であり、（Ａ）は可撓性基板２０の概略を示す側面図であり、（Ｂ）は可撓性基板２０の概略を示す正面図である。 薄膜トランジスタ基板１の製造方法の流れについて説明するフローチャートである。 製造過程における薄膜トランジスタ基板１の様子を模式的に示す図である。 製造過程における薄膜トランジスタ基板１の様子を模式的に示す図である。 製造過程における薄膜トランジスタ基板１の様子を模式的に示す図である。 製造過程における薄膜トランジスタ基板１の様子を模式的に示す図である。 製造過程における薄膜トランジスタ基板１の様子を模式的に示す図である。 製造過程における薄膜トランジスタ基板１の様子を模式的に示す図である。
　以下、本発明の実施形態を、図面を参照して詳細に説明する。本発明にかかる薄膜トランジスタ基板は、巻回や折り曲げが可能なフレキシブルディスプレイに用いられる基板であり、フレキシブルディスプレイを駆動するものである。フレキシブルディスプレイには液晶や有機ＥＬを用いることができるが、以下有機ＥＬを用いたフレキシブルディスプレイを例に説明する。
　図１は、第１の実施の形態に係る薄膜トランジスタ基板１の概略を示す斜視図である。薄膜トランジスタ基板１はシート状であり、薄膜トランジスタ基板１には複数のサブピクセル１０が形成されている。サブピクセル１０は、薄膜トランジスタ基板１の面方向（ｘ方向及びｙ方向）に略沿って複数設けられる。なお、図１に示すサブピクセル１０の位置及び配置は一例であり、これに限定されるものではない。
　フレキシブルディスプレイ（図示省略）のピクセルは、３つのサブピクセル１０で構成される。この３つのサブピクセルは、それぞれ赤、青、緑を発光する有機ＥＬ素子層（図示せず）を有する。
　図２（Ａ）は、薄膜トランジスタ基板１におけるサブピクセル１０の配置を説明する図であり、図２（Ｂ）は（Ａ）の部分拡大図である。
　サブピクセル１０は、ｘ方向及びｙ方向に略沿って格子状に配置される。サブピクセル１０は、主として、画素電極１１と、薄膜トランジスタ（ＴＦＴ）１２、１３と、保持容量１４と、を有する。また、サブピクセル１０の内部及び隣接するサブピクセル１０の間には、配線１５、１６、１７が形成される。なお、図２に示すサブピクセル１０の構成及び配置は一例であり、これに限定されるものではない。
　図３は、薄膜トランジスタ基板１を模式的に示す断面図である。薄膜トランジスタ基板１は、可撓性基板（フレキシブル基板）２０を有する。可撓性基板２０は、例えば、エネルギーの供給により硬化する樹脂、例えば、光硬化性樹脂、熱硬化性樹脂等により形成される。本実施の形態では、可撓性基板２０にポリイミド樹脂を用いる。
　可撓性基板２０の表面２１には、図示しない配線と電気的に接続されたＴＦＴ１２、１３が設けられる。なお、図３では、サブピクセル１０が有するＴＦＴ１２、１３のうちＴＦＴ１２のみを図示し、ＴＦＴ１３については図示を省略する。
　可撓性基板２０の裏面２２には、複数の凹部２３が形成される。凹部２３は、ｘ方向及びｚ方向（ｘ方向及びｙ方向と略直交する方向）に沿った面で切断したときに、表面２１側が裏面２２側よりも短い略矩形形状である。裏面２２と凹部２３との境界部分及び凹部２３の底面端部には、それぞれ円弧形状２３ａ、２３ｂが形成される。
　可撓性基板２０には、凹部２３が形成されることにより、厚肉部２５に比べて厚さが薄い薄肉部２４が形成される。厚肉部２５の厚さｔ２は、薄肉部２４の厚さｔ１の倍以上である。凹部２３は、ｚ方向から見て、ＴＦＴ１２と重ならない位置に配置される。
　図４は、薄膜トランジスタ基板１を湾曲させたときの様子を模式的に示す図である。薄膜トランジスタ基板１を湾曲させると、薄肉部２４が先に湾曲し、厚肉部２５の湾曲が抑えられる。また、薄膜トランジスタ基板１を湾曲させると、薄肉部２４が大きく変形し、厚肉部２５の変形が抑えられる。その結果、厚肉部２５の上側に設けられたＴＦＴ１２に力が加わることを抑制できる。
　また、円弧形状２３ｂが形成されるため、薄膜トランジスタ基板１が湾曲したときに、凹部２３の角部に力が集中して可撓性基板２０にクラック等が入ることを防止できる。さらに、円弧形状２３ａが形成されるため、薄膜トランジスタ基板１を巻回したときに、エッジによりフレキシブルディスプレイの表面（図示省略）が削れて塵埃が発生することを防止できる。
　なお、図４では、隣接するＴＦＴ１２の間隔が大きくなる方向に薄膜トランジスタ基板１を湾曲させたときの様子を示したが、隣接するＴＦＴ１２の間隔が小さくなる方向に薄膜トランジスタ基板１を湾曲させることも可能である。
　図５は、薄膜トランジスタ基板１における凹部２３の配置を説明する図であり、（Ａ）は可撓性基板２０の概略を示す側面図であり、（Ｂ）は可撓性基板２０の概略を示す正面図である。図５（Ｂ）では、サブピクセル１０が形成される位置を二点鎖線で示す。また、図５（Ｂ）では、凹部２３の位置を網掛け表示している。
　ＴＦＴ１２、１３は、ｙ方向に略沿って配置されている。凹部２３は、ＴＦＴ１２、１３と重ならない位置に、ｙ方向に略沿って帯状に形成される。この結果、可撓性基板２０（すなわち薄膜トランジスタ基板１）は、凹部２３の延設方向と略直交する方向、すなわちｘ方向（図４矢印参照）に巻き取り可能となる。また、凹部２３、すなわち厚肉部２５がｙ方向に略沿って帯状に形成されることで、薄膜トランジスタ基板１がｙ方向に湾曲し難くなり、ＴＦＴ１２、１３に力が加わることを抑制できる。
　次に、本実施の形態にかかる薄膜トランジスタ基板１の製造方法について説明する。図６は、薄膜トランジスタ基板１の製造方法の流れについて説明するフローチャートである。図７～１２は、製造過程における薄膜トランジスタ基板１の様子を模式的に示す図である。図７、９～１２は、ｘｚ平面に沿った面における断面図であり、一部を拡大表示した図である。図８は、平面図である。
　＜キャリアガラス準備工程：ステップＳ１＞
　薄膜トランジスタ基板１の製造に当たり、支持基板を準備する。本実施の形態では、支持基板としてキャリアガラス５０を用いる。
　図７に示すように、キャリアガラス５０の上面に凸部５１と凹部５２とを形成する。凸部５１と凹部５２とを形成する方法は、キャリアガラス５０に印刷を行って凸部５１を形成する方法、キャリアガラス５０の上面をエッチング等で削って凹部５２を形成する方法等が考えられる。印刷は、キャリアガラス５０に樹脂を塗布することによって行なわれる。
　本実施の形態では、キャリアガラス５０の上面に凸部５１を印刷することで、キャリアガラス５０の上面に凹凸を形成する。キャリアガラス５０の上面のうち、印刷が行なわれていない部分が凹部５２となる。凸部５１は、角部が円弧形状５１ａ、５１ｂとなるように形成される。
　図８に示すように、凸部５１は、ｙ方向に略沿って帯状に形成される。また、キャリアガラス５０に凸部５１を印刷するときに、キャリアガラス５０の上面にアライメントマーク５３を印刷する。本実施の形態では、アライメントマーク５３は略十字形状であるが、アライメントマーク５３の形状はこれに限られない。また、アライメントマーク５３の位置もこれに限られない。
　＜可撓性基板形成工程：ステップＳ２＞
　図９に示すように、凸部５１及び凹部５２を覆うように、キャリアガラス５０の上面（＋ｚ側の面）に可撓性基板２０となる樹脂を塗布し、可撓性基板２０を形成する。本実施の形態では、まずキャリアガラス５０の上面に粘着層５５となる樹脂を塗布し、その上に可撓性基板２０となる樹脂（ここではポリイミド樹脂）を塗布する。
　粘着層５５は、製造後にキャリアガラス５０から可撓性基板２０を剥離しやすくするためのものであり、様々な樹脂材料を用いることができる。なお、粘着層５５は、必須ではない。
　粘着層５５となる樹脂やポリイミド樹脂は、溶液状のものを用いる。キャリアガラス５０上に溶液状の樹脂を塗布する工程は、例えば、スピンコート法等のコーティング法や、スクリーン印刷等の印刷法を用いて行うことができる。塗布後、粘着層５５や可撓性基板２０を硬化させる。硬化の方法は樹脂によって異なる（光硬化、熱硬化等）が、ポリイミド樹脂は光硬化性樹脂であるため、本実施の形態では光を照射してポリイミド樹脂を硬化させる。これにより、キャリアガラス５０に可撓性基板２０が形成される。
　キャリアガラス５０の上面には凸部５１と凹部５２とが形成されているため、表面（キャリアガラス５０と反対側の面）が平坦になるようにポリイミド樹脂を塗布、硬化することで、可撓性基板２０の裏面に凹凸が形成される。凸部５１の部分が凹部２３となり、凸部５１の上側に塗布された部分が薄肉部２４となる。また、凹部５２の上側に塗布された部分が厚肉部２５となる。
　また、凸部５１の角部に円弧形状５１ａ、５１ｂが形成されているため、凹部２３に円弧形状２３ａ、２３ｂが形成される。
　＜ＴＦＴ形成工程：ステップＳ３＞
　可撓性基板２０の上側にＴＦＴ１２、１３を形成する。なお、可撓性基板２０の上側に下地層を形成し、ＴＦＴを下地層の上に形成してもよい。ＴＦＴ形成工程（ステップＳ３）は既に公知の技術を用いることができるため、各工程の詳細は省略する。
　まず、可撓性基板２０の上側にゲート電極６１を成膜し、その上からゲート絶縁層６２を形成する（図６のステップＳ３１、Ｓ３２、図１０参照）。このとき、一部の配線（電源ラインや選択ライン）を形成してもよい。
　その後、ゲート絶縁層６２の上にａ－Ｓｉ層を形成し、ａ－Ｓｉ層にレーザ光を照射することによって脱水素処理を行うとともに、非晶質シリコンを結晶化すること（レーザーアニール処理）によって多結晶シリコン（ｐ－Ｓｉ）層６３を得る（図６のステップＳ３３、図１０参照）。その上に、ソース電極６４、ドレイン電極６５を形成する（図６のステップＳ３４、図１１参照）。このとき、一部の配線（データライン）を形成してもよい。
　次に、ＴＦＴ保護層６６を成膜し（図６のステップＳ３５、図１２参照）、その上にＩＴＯ膜（透明電極膜）６７を成膜する（図６のステップＳ３６、図１２参照）。ＴＦＴ保護層６６には、有機樹脂を用いることができる。ＴＦＴ保護層６６には凹部６６ａが形成され、ＩＴＯ膜６７がドレイン電極６５と当接する。その後、凹部６６ａにより形成された空間にアクリル樹脂６８を注入する（図６のステップＳ３７、図１２参照）
　これにより、ＴＦＴ形成工程（ステップＳ３）が終了する。ＴＦＴ形成工程（ステップＳ３）においては、キャリアガラス準備工程（ステップＳ１）において凸部５１が形成されていない領域に、凸部５１の長手方向（ｙ方向）に略沿って複数のＴＦＴを形成する。
　ＴＦＴ形成工程（ステップＳ３）においては、キャリアガラス準備工程（ステップＳ１）で形成したアライメントマーク５３に基づいてＴＦＴを形成する。アライメントマーク５３の位置に対する凸部５１の位置は予め分かっているため、凸部５１の位置が見えなくても、アライメントマーク５３を参照することでＴＦＴをどの位置に形成すればよいか明らかになる。
　以上の工程により薄膜トランジスタ基板１が形成される。薄膜トランジスタ基板１の形成後、有機ＥＬを成膜し、封止した後、可撓性基板２０をキャリアガラス５０から剥離する。
　なお、本実施の形態では、キャリアガラス準備工程（ステップＳ１）においてアライメントマーク５３を形成したが、キャリアガラス準備工程（ステップＳ１）ではアライメントマーク５３を形成せず、可撓性基板形成工程（ステップＳ２）において可撓性基板２０を形成後、可撓性基板２０のキャリアガラス５０が設けられた面と反対側の面（＋ｚ側の面）にアライメントマークを形成してもよい。この場合には、ＴＦＴ形成工程（ステップＳ３）においてアライメントマークが確認しやすく、したがってアライメントマークに基づいてＴＦＴを形成しやすいという利点がある。
　本実施の形態によれば、可撓性基板２０にＴＦＴ１２、１３が形成され、ｚ方向から見てＴＦＴ１２、１３と重ならない位置に凹部２３、すなわち薄肉部２４が形成されているため、基板の湾曲、巻回等の外力に対するＴＦＴの耐久性を向上させることができる。
　また、本実施の形態では、可撓性基板２０の厚さを変えることで薄肉部２４及び厚肉部２５を形成するため、薄膜トランジスタ基板１の変形や温度変化による内部応力の発生を防ぐことができる。例えば、可撓性を低くする部材を可撓性基板２０に設けて薄膜トランジスタ基板を形成する場合には、異なる材質の部材を接着する必要があるため、熱膨張率の差異等が原因で内部応力が発生し、薄膜トランジスタ基板に割れや欠けが発生するおそれがある。また、部材毎に熱膨張率が異なることで、薄膜トランジスタ基板に皺が発生したり変形したりするおそれがある。それに対し、本実施の形態では、可撓性基板２０に１つの材料のみを用いるため、このような不具合を防ぐ事ができる。
　また、本実施の形態によれば、凹部２３をｙ方向に略沿って帯状に形成することで、薄膜トランジスタ基板１のｘ方向への巻回、折り曲げ等の変形が容易となり、フレキシブルディスプレイとしての使い勝手を向上させることができる。また、厚肉部２５の厚さｔ２が薄肉部２４の厚さｔ１の倍以上であるため、厚肉部２５の変形、すなわちＴＦＴ１２、１３に力が加わることを抑制できる。
　また、本実施の形態によれば、薄肉部２４及び厚肉部２５の角部に円弧形状２３ａ、２３ｂが形成されるため、薄膜トランジスタ基板１を巻回等したときにエッジで薄膜トランジスタ基板１を削ることがない。また、ｘ方向及びｚ方向に沿った面で切断したときに、凹部２３の表面２１側が裏面２２側よりも短いため、薄膜トランジスタ基板１をｘ方向に略沿って変形させたときに、凹部２３の対向する壁面が当接し難くなり、塵埃の発生を防ぐ事ができる。
　また、本実施の形態によれば、薄膜トランジスタ基板１の製造において、キャリアガラス５０の上面に凸部５１及び凹部５２を形成し（ステップＳ１）、凸部５１及び凹部５２を覆うようにキャリアガラス５０の上面に可撓性基板２０となる樹脂膜を形成する（ステップＳ２）ため、可撓性基板２０に追加で加工を行なうことなく、可撓性基板２０に薄肉部２４及び厚肉部２５を形成することができる。また、このように薄膜トランジスタ基板１を製造する事で、ｘ方向及びｚ方向に沿った面で切断したときの凹部２３の形状を、表面２１側が裏面２２側よりも短い略矩形形状としたり、薄肉部２４及び厚肉部２５の角部に円弧形状２３ａ、２３ｂを形成したりすることが容易となる。
　また、キャリアガラス５０の上面又は可撓性基板２０にアライメントマークを形成することで、ＴＦＴの形成時に、凸部５１及び凹部５２の位置、すなわちＴＦＴを形成すべき位置が把握可能となる。
　なお、本実施の形態では、ゲート電極６１の上側（可撓性基板２０の反対側）にソース電極６４及びドレイン電極６５を形成したボトムゲート型のＴＦＴを形成したが、ソース電極６４及びドレイン電極６５の上側にゲート電極６１を形成したトップゲート型のＴＦＴを形成してもよい。
　また、本実施の形態では、薄膜トランジスタ基板１の上に有機ＥＬを設けた例を用いて説明したが、薄膜トランジスタ基板１の上に液晶を設ける場合には一部の工程が不要となる。例えば、可撓性基板２０の上側に形成する下地層、特にガスバリア層は不要である。また、ＴＦＴ保護層６６の形状も異なる上、アクリル樹脂６８を注入する工程（ステップＳ３７）も不要である。
　また、本実施の形態では、薄肉部２４及び厚肉部２５をｙ方向に略沿って帯状に形成したが、薄肉部２４及び厚肉部２５の配置はこれに限られない。例えば、ｚ方向から見て、ＴＦＴ１２、１３と重なる位置に略矩形形状の厚肉部２５を形成し、厚肉部２５をｙ方向に略沿って隣接して配置することで、厚肉部２５を帯状にしてもよい。また、本実施の形態では、ＴＦＴ１２、１３をｙ方向に略沿って設けたが、ＴＦＴ１２、１３の配置もこれに限られない。例えば、ＴＦＴ１２、１３が千鳥配置されていてもよい。
　以上、この発明の実施形態を、図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更等も含まれる。
　また、本発明において、「略」とは、厳密に同一である場合のみでなく、同一性を失わない程度の誤差や変形を含む概念である。例えば、略矩形形状とは、厳密に矩形の場合には限られない。また、例えば、単に「ｙ方向に沿って」と表現する場合において、厳密にｙ方向に沿っている場合のみでなく、ｙ方向に略沿っている場合、例えばｙ方向と数度の誤差を含む方向に沿っている場合を含むものとする。
１　　　　　　　：薄膜トランジスタ基板
１０　　　　　　：サブピクセル
１１　　　　　　：画素電極
１２、１３　　　：ＴＦＴ
１４　　　　　　：保持容量
１５、１６、１７：配線
２０　　　　　　：可撓性基板
２１　　　　　　：表面
２２　　　　　　：裏面
２３　　　　　　：凹部
２３ａ、２３ｂ　：円弧形状
２４　　　　　　：薄肉部
２５　　　　　　：厚肉部
５０　　　　　　：キャリアガラス
５１　　　　　　：凸部
５１ａ、５１ｂ　：円弧形状
５２　　　　　　：凹部
５３　　　　　　：アライメントマーク
５５　　　　　　：粘着層
６１　　　　　　：ゲート電極
６２　　　　　　：ゲート絶縁層
６３　　　　　　：多結晶シリコン層
６４　　　　　　：ソース電極
６５　　　　　　：ドレイン電極
６６　　　　　　：ＴＦＴ保護層
６６ａ　　　　　：凹部
６７　　　　　　：ＩＴＯ膜
６８　　　　　　：アクリル樹脂

Claims (10)

  1. 　可撓性基板と、
    　前記可撓性基板の第１面に設けられた薄膜トランジスタと、
    　を備え、
    　前記可撓性基板には、前記第１面と反対側の第２面に凹部が形成され、
    　前記凹部は、前記第１面と略直交する第１方向から見て、前記薄膜トランジスタと重ならない位置に配置される
    　ことを特徴とする薄膜トランジスタ基板。
  2. 　前記薄膜トランジスタは、前記第１面に沿った第２方向に略沿って複数設けられ、
    　前記凹部は、前記第２方向に略沿って帯状に形成される
    　ことを特徴とする請求項１に記載の薄膜トランジスタ基板。
  3. 　前記凹部は、前記第１方向に沿った面、かつ前記第２方向と略直交する面で切断したときに、前記第１面側が前記第２面側よりも短い略矩形形状である
    　ことを特徴とする請求項２に記載の薄膜トランジスタ基板。
  4. 　前記可撓性基板は、前記第１方向から見たときに、前記薄膜トランジスタと重なる部分の厚さが前記凹部が形成された部分の厚さの倍以上である
    　ことを特徴とする請求項１から３のいずれか一項に記載の薄膜トランジスタ基板。
  5. 　前記可撓性基板は、前記第２面と前記凹部との境界部分及び前記凹部の底面端部に円弧形状が形成される
    　ことを特徴とする請求項１から４のいずれか一項に記載の薄膜トランジスタ基板。
  6. 　支持基板の第１面に凹部及び凸部を形成する第１工程と、
    　前記凹部及び前記凸部を覆うように前記第１面に樹脂を塗布して可撓性基板を形成する第２工程と、
    　前記可撓性基板の前記支持基板が設けられた面と反対側の面である第２面の、前記第１工程において前記凸部が形成されていない領域に薄膜トランジスタを形成する第３工程と、
    　前記可撓性基板を前記支持基板から剥離する第４工程と、
    　を含むことを特徴とする薄膜トランジスタ基板の製造方法。
  7. 　前記第１工程において、前記凸部を帯状に形成し、
    　前記第３工程において、前記凸部の長手方向に略沿って複数の前記薄膜トランジスタを形成する
    　ことを特徴とする請求項６に記載の薄膜トランジスタ基板の製造方法。
  8. 　前記第１工程において、前記凹部及び前記凸部の角部に円弧形状を形成する
    　ことを特徴とする請求項６又は７に記載の薄膜トランジスタ基板の製造方法。
  9. 　前記第１工程において、前記第１面にアライメントマークを形成し、
    　前記第３工程において、前記アライメントマークに基づいて前記薄膜トランジスタを形成する
    　ことを特徴とする請求項６から８のいずれか一項に記載の薄膜トランジスタ基板の製造方法。
  10. 　前記第２工程において、前記第２面にアライメントマークを形成し、
    　前記第３工程において、前記アライメントマークに基づいて前記薄膜トランジスタを形成する
    　ことを特徴とする請求項６から８のいずれか一項に記載の薄膜トランジスタ基板の製造方法。
     
PCT/JP2018/025209 2017-07-10 2018-07-03 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法 WO2019013043A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201880042699.4A CN110800090A (zh) 2017-07-10 2018-07-03 薄膜晶体管基板和薄膜晶体管基板的制造方法
US16/734,652 US20200144303A1 (en) 2017-07-10 2020-01-06 Thin film transistor substrate and method for producing thin film transistor substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017134579A JP2019016734A (ja) 2017-07-10 2017-07-10 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
JP2017-134579 2017-07-10

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/734,652 Continuation US20200144303A1 (en) 2017-07-10 2020-01-06 Thin film transistor substrate and method for producing thin film transistor substrate

Publications (1)

Publication Number Publication Date
WO2019013043A1 true WO2019013043A1 (ja) 2019-01-17

Family

ID=65002395

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/025209 WO2019013043A1 (ja) 2017-07-10 2018-07-03 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法

Country Status (4)

Country Link
US (1) US20200144303A1 (ja)
JP (1) JP2019016734A (ja)
CN (1) CN110800090A (ja)
WO (1) WO2019013043A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10839723B2 (en) * 2018-08-31 2020-11-17 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Flexible display
CN111312660B (zh) 2020-02-25 2022-08-09 京东方科技集团股份有限公司 显示面板和显示装置
KR102475579B1 (ko) * 2020-12-29 2022-12-07 엘지디스플레이 주식회사 표시장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020139981A1 (en) * 2001-04-03 2002-10-03 Koninklijke Philips Electronics N.V. Matrix array devices with flexible substrates
JP2003330004A (ja) * 2002-05-17 2003-11-19 Toshiba Corp アクティブマトリクス型表示装置及びその製造方法
JP2008268666A (ja) * 2007-04-23 2008-11-06 Fujifilm Corp 素子の製造方法及びそれを用いた表示装置の製造方法
US20100148654A1 (en) * 2008-12-15 2010-06-17 Industrial Technology Research Institute Substrate, fabrication method thereof and a display using the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4550871B2 (ja) * 2007-08-06 2010-09-22 株式会社東芝 アクティブマトリクス型表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020139981A1 (en) * 2001-04-03 2002-10-03 Koninklijke Philips Electronics N.V. Matrix array devices with flexible substrates
JP2003330004A (ja) * 2002-05-17 2003-11-19 Toshiba Corp アクティブマトリクス型表示装置及びその製造方法
JP2008268666A (ja) * 2007-04-23 2008-11-06 Fujifilm Corp 素子の製造方法及びそれを用いた表示装置の製造方法
US20100148654A1 (en) * 2008-12-15 2010-06-17 Industrial Technology Research Institute Substrate, fabrication method thereof and a display using the same

Also Published As

Publication number Publication date
US20200144303A1 (en) 2020-05-07
JP2019016734A (ja) 2019-01-31
CN110800090A (zh) 2020-02-14

Similar Documents

Publication Publication Date Title
KR101920446B1 (ko) 플렉서블 디스플레이 디바이스
US10381597B2 (en) Display device with micro cover layer and manufacturing method for the same
EP3488289B1 (en) Method of fabricating a curved display panel
US10068960B2 (en) Flexible display device with divided power lines and manufacturing method for the same
KR101869669B1 (ko) 복수 타입들의 마이크로 코팅층들을 갖는 플렉서블 디스플레이 디바이스
KR102492828B1 (ko) 플렉서블 디스플레이 디바이스
US7714975B1 (en) Liquid crystal display device and manfacturing method thereof
US9082667B2 (en) Flexible display device and method for manufacturing the same
US20110255034A1 (en) Display device
EP3675169A1 (en) Method for manufacturing flexible display panel, and flexible display panel
WO2015032202A1 (zh) 一种阵列基板、柔性显示器件及阵列基板的制作方法
US20200396837A1 (en) Flexible base substrate, manufacturing method thereof, display device
CN104965370B (zh) 阵列基板及其制造方法、显示装置
US20080198317A1 (en) Flat display panel with a spacer unit to prevent displacement between upper and lower glass substrates
WO2019013043A1 (ja) 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
CN109256487A (zh) 一种显示面板
JP7056834B2 (ja) フレキシブル表示パネルおよびフレキシブル表示装置
CN113241368B (zh) 显示面板及显示装置
CN107037655A (zh) 一种显示基板及其制作方法、显示器件
KR20170017404A (ko) 플렉서블 디스플레이 및 이의 제조 방법
CN110097852B (zh) 环形显示面板及其制造方法、环形显示装置
TWI498654B (zh) 畫素陣列基板及顯示面板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18832712

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18832712

Country of ref document: EP

Kind code of ref document: A1