WO2018128106A1 - 湾曲表示パネル - Google Patents

湾曲表示パネル Download PDF

Info

Publication number
WO2018128106A1
WO2018128106A1 PCT/JP2017/046302 JP2017046302W WO2018128106A1 WO 2018128106 A1 WO2018128106 A1 WO 2018128106A1 JP 2017046302 W JP2017046302 W JP 2017046302W WO 2018128106 A1 WO2018128106 A1 WO 2018128106A1
Authority
WO
WIPO (PCT)
Prior art keywords
switching element
wiring
electrode
tft
source electrode
Prior art date
Application number
PCT/JP2017/046302
Other languages
English (en)
French (fr)
Inventor
吉田 昌弘
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US16/475,355 priority Critical patent/US10976629B2/en
Priority to CN201780081438.9A priority patent/CN110121675B/zh
Publication of WO2018128106A1 publication Critical patent/WO2018128106A1/ja

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • G02F1/13394Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136209Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134372Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Definitions

  • the present invention relates to a curved display panel.
  • a spherical resin spacer agent is used to maintain a space between the array substrate and the counter substrate, that is, a cell gap.
  • a columnar photo spacer may be used.
  • the tip end of the columnar photospacer is brought into contact with the array substrate to hold the cell gap.
  • the display surface is curved, there is a variation in the contact position of the photo spacer with respect to the array substrate, resulting in nonuniform cell gaps, which may result in display defects.
  • the present invention has been completed based on the above circumstances, and an object thereof is to suppress the occurrence of display defects.
  • the curved display panel of the present invention is a curved display panel in which a display surface for displaying an image is curved around at least one curved axis, and a pair of substrates disposed so that their plate surfaces face each other with a space therebetween.
  • the distance between the pair of substrates can be maintained by the spacer portion provided on the other of the pair of substrates facing each other with a space between the plate surfaces.
  • the position of the spacer portion with respect to one substrate can vary in the bending direction due to the curved display panel being bent around one bending axis, and is thereby held by the spacer portion. There may be variations in the distance between the pair of substrates.
  • one substrate is provided with a second switching element arranged adjacent to the first switching element in the bending direction, and at least one of the first switching element and the second switching element is provided.
  • the spacer portion is arranged so as to overlap.
  • the spacer Since the interval between the pair of substrates held by the part is less likely to vary and stabilizes, the image displayed on the display surface is less likely to be uneven.
  • a plurality of the spacer portions are arranged in a distributed manner in the surface of the display surface, and the plurality of the spacer portions are arranged at a position closest to the one bending axis in the bending direction.
  • the spacer portion is positioned between the first switching element and the second switching element adjacent to each other in the one substrate. In this way, the distance between the pair of substrates is satisfactorily maintained by the plurality of spacer portions distributed and arranged in the plane of the display surface.
  • the position of the spacer portion arranged at the position closest to the one bending axis in the bending direction almost changes in the bending direction before and after the curved display panel is bent.
  • the spacer portion arranged at the position closest to the one bending axis in this bending direction is located in the middle of the first switching element and the second switching element adjacent to each other in one substrate, one bending Even if the position with respect to one substrate changes in accordance with the arrangement of each spacer portion with respect to the bending direction with respect to the axis, the certainty of overlapping with at least one of the first switching element and the second switching element is high. Thereby, the space
  • the first switching element and the second switching element that are adjacent to each other are arranged with an interval therebetween, and the interval is smaller than the dimension of the spacer portion in the bending direction.
  • a portion between the first switching element and the second switching element adjacent to each other forms a step with respect to the first switching element and the second switching element.
  • the first switching element and the second switching element are spaced apart from a source electrode to which an image signal is supplied, a channel portion made of a semiconductor material and connected to the source electrode, and the source electrode.
  • a drain electrode connected to the channel portion and connected to the channel portion, and the source electrode and the drain electrode connected via the channel portion are spaced apart by the spacer portion. Is smaller than the dimension in the bending direction. In this way, the image signal supplied to the source electrode is supplied to the drain electrode through the channel portion made of a semiconductor material.
  • a portion between the source electrode and the drain electrode connected via the channel portion is stepped with respect to the source electrode and the drain electrode.
  • the spacer portion overlaps with a portion between the source electrode and the drain electrode, the spacer portion partially overlaps with at least one of the source electrode and the drain electrode. It becomes. Accordingly, the function of maintaining the distance by the spacer portion is appropriately exhibited, so that the distance between the pair of substrates is less likely to vary.
  • the one substrate extends in a direction parallel to the first wiring portion and a first wiring portion extending along a direction intersecting the bending direction and connected to the first switching element.
  • a second wiring portion that is arranged adjacent to the first wiring portion with an interval in the bending direction and connected to the second switching element, and the first wiring portion and the first wiring portion,
  • An inter-wiring light-shielding portion that extends in parallel with the second wiring portion and is disposed across both the first wiring portion and the second wiring portion is provided. If it does in this way, a signal will be supplied to a 1st switching element and a 2nd switching element via a 1st wiring part and a 2nd wiring part.
  • the portion between the first wiring portion and the second wiring portion in the bending direction extends in parallel with the first wiring portion and the second wiring portion, and there is a possibility that light leakage may occur therefrom.
  • this light leakage is remarkable in the normally white mode, but may also occur in the normally black mode.
  • the inter-wiring light-shielding portion extends in parallel with the first wiring portion and the second wiring portion, and is disposed so as to straddle both the first wiring portion and the second wiring portion. Therefore, light hardly leaks from a portion between the first wiring portion and the second wiring portion.
  • the aperture ratio can be kept high as compared with the case where the same inter-wiring light-shielding portion as described above is provided on the other substrate side.
  • the one substrate is connected to the first switching element by being arranged adjacent to the first wiring portion on the opposite side to the second wiring portion side in the bending direction with respect to the first wiring portion.
  • a first pixel electrode, a second pixel electrode arranged adjacent to the second wiring portion on the opposite side to the first wiring portion side in the bending direction, and connected to the second switching element;
  • a common electrode that is arranged so as to overlap the first pixel electrode and the second pixel electrode with an insulating film interposed therebetween and to which a reference potential is supplied. It is made of a material having conductivity and conductivity, and is arranged in contact with the common electrode.
  • the 1st pixel electrode and the 2nd pixel electrode will be charged based on the drive of the 1st switching element and the 2nd switching element, respectively.
  • a potential difference based on a voltage value charged in the first pixel electrode and the second pixel electrode is generated between the common electrode to which the reference potential is supplied and the first pixel electrode and the second pixel electrode. Based on the potential difference, A predetermined gradation is displayed on the display surface.
  • the inter-wiring light-shielding portion extending in parallel with the first wiring portion and the second wiring portion is made of a material having a light-shielding property and conductivity, and is arranged in contact with the common electrode. Resistance can be achieved. Thereby, since the common electrode is stably maintained at the reference potential, occurrence of display defects such as shadowing is suppressed.
  • the first switching element and the second switching element are spaced apart from a source electrode to which an image signal is supplied, a channel portion made of a semiconductor material and connected to the source electrode, and the source electrode.
  • a source electrode to which an image signal is supplied a channel portion made of a semiconductor material and connected to the source electrode, and the source electrode.
  • Each having at least a drain electrode connected to the channel portion, and the one substrate is disposed so as to straddle both the source electrode and the drain electrode.
  • a light shielding portion between the side electrodes is provided.
  • the image signal supplied to the source electrode is supplied to the drain electrode through the channel portion made of a semiconductor material.
  • the one-side inter-electrode light-shielding portion provided on one substrate is arranged so as to straddle both the source electrode and the drain electrode, it is made of a semiconductor material located in a portion between the source electrode and the drain electrode. It can suppress that external light is irradiated to the channel part which becomes. As a result, it is possible to
  • the first switching element and the second switching element are spaced apart from a source electrode to which an image signal is supplied, a channel portion made of a semiconductor material and connected to the source electrode, and the source electrode.
  • a drain electrode connected to the channel portion and connected to the channel portion, and the other substrate overlaps a range extending over both the source electrode and the drain electrode. In other words, a light-shielding portion between the other electrodes is provided. In this way, the image signal supplied to the source electrode is supplied to the drain electrode through the channel portion made of a semiconductor material.
  • the other-side inter-electrode light-shielding portion provided on the other substrate is arranged so as to overlap with a range extending over both the source electrode and the drain electrode, it is positioned at a portion between the source electrode and the drain electrode. Irradiation of external light to the channel portion made of a semiconductor material can be suppressed. As a result, it is possible to reduce the characteristic variation of each switching element, in particular, the leakage current that can occur in each switching element that is turned off.
  • the other substrate extends along the bending direction.
  • An inter-pixel light-shielding portion is provided at a position between the adjacent pixel electrodes, and the other-side inter-electrode light-shielding portion is formed by partially widening the inter-pixel light-shielding portion. In this way, light is leaked from the portion between the adjacent pixel electrodes by arranging the inter-pixel light shielding portion at a position between the plurality of pixel electrodes arranged along the direction intersecting the bending direction. It becomes difficult. Since the inter-pixel light-shielding part is partially widened by the other-side inter-electrode light-shielding part, the cost for installing the other-side inter-electrode light-shielding part can be reduced.
  • the one substrate is provided with a first pixel electrode and a second pixel electrode connected to the first switching element and the second switching element, respectively, and arranged along the bending direction.
  • a plurality of one pixel electrodes and a plurality of second pixel electrodes are arranged side by side along a direction crossing the bending direction
  • a plurality of color filters exhibiting different colors are provided on the other substrate.
  • the color filters are provided side by side along a direction intersecting the bending direction so as to overlap each of the first pixel electrode and the second pixel electrode, and the plurality of color filters extend along the bending direction.
  • the first pixel electrode and the second pixel electrode are disposed across the first pixel electrode.
  • the transmitted light amount of each color filter is based on the voltage value.
  • color display with a predetermined gradation is performed on the display surface.
  • the plurality of color filters exhibiting different colors are curved. Since they are arranged along the direction intersecting with the direction and extend along the bending direction and straddle the first pixel electrode and the second pixel electrode, it is difficult for color mixing to occur.
  • the one substrate extends in a direction parallel to the first wiring portion and a first wiring portion extending along a direction intersecting the bending direction and connected to the first switching element. And a second wiring portion that is arranged adjacent to the first wiring portion with a spacing in the bending direction and connected to the second switching element, and the first wiring portion is provided.
  • a scanning signal is supplied to each of the first wiring part and the second wiring part, whereas the first switching element and the second switching element are connected to the first wiring part and the second wiring part, respectively.
  • Each of the gate electrodes of the first switching element is arranged adjacent to the side opposite to the second wiring part side in the bending direction with respect to the first wiring part.
  • the gate electrode of the second switching element is arranged adjacent to the side opposite to the first wiring portion for the bending direction with respect to the second wiring portion. According to this configuration, when a scanning signal is supplied to each of the first wiring unit and the second wiring unit, the first switching element and the second switching element are driven based on the scanning signal.
  • the gate electrodes of the first switching element and the second switching element, the first wiring part, and the second wiring part are arranged in a line along the bending direction, and the arrangement range thereof is the position of the spacer part with respect to one substrate. Allowable fluctuation range. Therefore, the variation in the position of the spacer portion with respect to one substrate accompanying the curvature of the curved display panel can be absorbed over a wider range, and the distance between the pair of substrates is further stabilized.
  • the first switching element and the second switching element are arranged with a space therebetween, and each has at least a channel portion made of a semiconductor material and overlapping with the gate electrode via an insulating film.
  • the channel portion of the first switching element and the channel portion of the second switching element are provided so as to be connected to each other. In this way, when the first switching element and the second switching element are driven based on the scanning signals supplied to the first wiring part and the second wiring part, the respective channel parts are energized. .
  • the portion between the first switching element and the second switching element adjacent to each other is stepped with respect to the first switching element and the second switching element, but the channel portion of the first switching element, Since the channel portions of the two switching elements are provided so as to be continuous with each other, the above-described step is mitigated by the continuous portions. Thereby, since the flatness of the location which overlaps with the spacer portion in one substrate is improved, the interval between the pair of substrates is further stabilized. Even if the channel portion of the first switching element and the channel portion of the second switching element are connected to each other, the first switching element and the second switching element are driven by different scanning signals, so that the first switching element The situation where the element and the second switching element are short-circuited is avoided.
  • the first switching element and the second switching element are made of a semiconductor material and overlap with the gate electrode via an insulating film, a source electrode connected to the channel part, and the source Each having at least a drain electrode disposed at a position spaced from the electrode and connected to the channel portion, wherein the channel portion is connected to the source electrode and the drain electrode to be connected. And a portion positioned between and a portion overlapping each of at least a part of each of the source electrode and the drain electrode. In this way, the image signal supplied to the source electrode is supplied to the drain electrode through the channel portion made of a semiconductor material.
  • the semiconductor material that becomes the channel portion does not have a portion that protrudes outward from the outer shape of the source electrode.
  • the external light is difficult to be applied to the semiconductor material serving as the channel portion on the source electrode side.
  • the semiconductor material that becomes the channel part has a portion that protrudes from the source electrode, when the irradiation light quantity of the external light to the curved display panel fluctuates, the irradiation light quantity to the channel part also fluctuates.
  • the capacitance value between the source electrode and the gate electrode varies, and the video signal varies, resulting in a display failure.
  • the one substrate extends in a direction parallel to the first wiring portion and a first wiring portion extending along a direction intersecting the bending direction and connected to the first switching element. And a second wiring portion that is arranged adjacent to the first wiring portion with a spacing in the bending direction and connected to the second switching element, and the first wiring portion is provided.
  • An image signal is supplied to each of the first wiring unit and the second wiring unit, whereas the first switching element and the second switching element are connected to the first wiring unit and the second wiring unit, respectively.
  • the source electrode of the first switching element is arranged adjacent to the side opposite to the second wiring part in the bending direction with respect to the first wiring part.
  • the source electrode of the second switching element is arranged adjacent to the side opposite to the first wiring portion for the bending direction with respect to the second wiring portion. According to this configuration, when an image signal is supplied to each of the first wiring portion and the second wiring portion, the image signal is supplied to each source electrode of the first switching element and the second switching element.
  • the source electrodes of the first switching element and the second switching element, the first wiring part, and the second wiring part are arranged in a line along the bending direction, and the arrangement range thereof is the position of the spacer part with respect to one substrate. Allowable fluctuation range. Therefore, the variation in the position of the spacer portion with respect to one substrate accompanying the curvature of the curved display panel can be absorbed over a wider range, and the distance between the pair of substrates is further stabilized.
  • the one substrate is arranged adjacent to the first wiring portion on the opposite side to the second wiring portion side in the bending direction with respect to the first wiring portion and connected to the first switching element.
  • a first pixel electrode, a second pixel electrode arranged adjacent to the second wiring portion on the opposite side to the first wiring portion side in the bending direction, and connected to the second switching element;
  • the planar shape of the first pixel electrode and the second pixel electrode is substantially rectangular, the long side direction is the curved direction, and the short side direction is the first wiring portion and the second pixel electrode.
  • the two wiring portions are arranged so as to coincide with the extending directions of the wiring portions.
  • the arrangement interval between the first wiring portion and the second wiring portion is set to be the first pixel electrode and the second wiring portion. It is determined based on the long side dimension of the two-pixel electrode. Therefore, compared to the case where the long side direction of the first pixel electrode and the second pixel electrode is arranged so that the extending direction of the first wiring part and the second wiring part and the short side direction coincide with the curved direction, respectively. Thus, the number of first wiring parts and second wiring parts installed in the bending direction in the curved display panel is reduced. As a result, the number of image signals supplied to the first wiring part and the second wiring part is reduced, so that the manufacturing cost of the curved display panel can be reduced.
  • a third wiring portion that extends along the bending direction and is connected to the first switching element and the second switching element and to which a scanning signal is supplied is provided on the one substrate.
  • the first switching element and the second switching element are formed of a semiconductor material and have at least a channel portion connected to the source electrode, and the source electrode and the channel portion are curved.
  • Each has a source electrode extension and a channel extension extending along the direction and overlapping with a part of the third wiring part. In this way, when the first switching element and the second switching element are driven based on the scanning signal supplied to the third wiring part, the images supplied to the first wiring part and the second wiring part, respectively.
  • a signal is applied to each channel portion of the first switching element and the second switching element.
  • the source electrode and the channel portion respectively have a source electrode extension portion and a channel extension portion that extend along the bending direction and overlap with a part of the third wiring portion, and these source electrode extension portion and channel extension portion Therefore, the allowable range of variation in the position of the spacer portion with respect to one of the substrates is expanded. Therefore, the variation in the position of the spacer portion with respect to one substrate accompanying the curvature of the curved display panel can be absorbed over a wider range, and the distance between the pair of substrates is further stabilized.
  • FIG. 1 is a schematic perspective view of a curved liquid crystal panel according to Embodiment 1 of the present invention.
  • Sectional view of curved LCD panel cut along short side direction Sectional view of the curved liquid crystal panel cut along the long side direction
  • substrate which comprises a curved liquid crystal panel The top view which shows the structure in the display area of CF board
  • substrate An enlarged plan view near the TFT in the display area of the array substrate BB sectional view of FIG.
  • substrate An enlarged plan view near the TFT in the display area of the array substrate BB sectional view of FIG.
  • substrate An enlarged plan view near the TFT in the display area of the array substrate BB sectional view of FIG.
  • FIGS. 1 A first embodiment of the present invention will be described with reference to FIGS.
  • the curved liquid crystal panel 10 provided in the liquid crystal display device is illustrated.
  • a part of each drawing shows an X axis, a Y axis, and a Z axis, and each axis direction is drawn to be a direction shown in each drawing. 2 and 3, the upper side of the figure is the front side and the lower side of the figure is the back side.
  • the curved liquid crystal panel (curved display panel) 10 has a curved display surface 10DS for displaying an image, and illumination light emitted from a backlight device (illumination device) that is an external light source (not shown). An image is displayed on the curved display surface 10DS by using.
  • the curved liquid crystal panel 10 constitutes a liquid crystal display device together with a backlight device and the like.
  • the liquid crystal display device according to the present embodiment is preferably used for in-vehicle applications such as a car navigation system, and the screen size of the curved liquid crystal panel 10 is preferably about 28.2 inches, for example. is not.
  • the curved liquid crystal panel 10 has a vertically long rectangular shape (rectangular shape, longitudinal shape) as a whole, and a center portion in the long side direction protrudes to the front side, and both end portions in the long side direction Is curved in a substantially arc shape so as to be retracted to the back side, and the cross-sectional shape is substantially C-shaped.
  • the short side direction coincides with the X-axis direction of each drawing
  • the long side direction coincides with the Y-axis direction of each drawing
  • the plate thickness direction coincides with the Z-axis direction of each drawing.
  • the bending axis CAX of the curved liquid crystal panel 10 has a direction in which the axis direction coincides with the short side direction (X-axis direction) of the curved liquid crystal panel 10 and is a direction perpendicular to the curved axis CAX and along the display surface 10DS.
  • the direction in which the curvature of the display surface 10DS changes coincides with the long side direction (Y-axis direction) of the curved liquid crystal panel 10.
  • the curvature radius of the curved liquid crystal panel 10 is preferably about 2000 mm, for example, but is not necessarily limited thereto.
  • the illustration of the backlight device is omitted, but it is preferable that the backlight device be curved so as to follow the curved liquid crystal panel 10, but this is not necessarily the case.
  • the curved liquid crystal panel 10 is interposed between a pair of glass substrates 10a and 10b that are substantially transparent and have excellent translucency, and both substrates 10a and 10b. And a liquid crystal layer 10c containing liquid crystal molecules which are substances whose properties change, and both substrates 10a and 10b are bonded together by a sealing agent (not shown) while maintaining a cell gap corresponding to the thickness of the liquid crystal layer 10c.
  • the front side (front side) is a CF substrate (counter substrate) 10a
  • the back side (back side) is an array substrate (active matrix substrate, TFT substrate) 10b.
  • the CF substrate 10a has a long side dimension shorter than the long side dimension of the array substrate 10b, whereas one end portion in the long side direction is aligned with the array substrate 10b. It is pasted together. Accordingly, the other end of the array substrate 10b in the long side direction protrudes laterally with respect to the CF substrate 10a, and the protruding portion is a flexible substrate (not shown) that is relay-connected to the signal supply source. Is connected.
  • Each of the CF substrate 10a and the array substrate 10b is formed by laminating various films on the inner surface side of the glass substrate. Polarizing plates 10d and 10e are attached to the outer surface sides of both substrates 10a and 10b, respectively.
  • the glass substrates of the CF substrate 10a and the array substrate 10b preferably have a thickness of, for example, about 0.1 mm, but this is not necessarily the case.
  • the curved liquid crystal panel 10 is divided into a display area on the center side of the screen where an image is displayed and a non-display area which is on the outer periphery side of the screen and has a frame shape surrounding the display area and where no image is displayed. Has been.
  • the display area has a vertically long rectangular shape similar to the curved liquid crystal panel 10 and has a long side dimension of, for example, about 691 mm, but is not necessarily limited thereto.
  • the display region on the inner surface side of the array substrate 10b (the liquid crystal layer 10c side, the surface facing the CF substrate 10a) has a TFT (first switching element and second switching element) 10f.
  • a large number of pixel electrodes (first pixel electrode 10gA and second pixel electrode 10gB) 10g are provided in a matrix (matrix) along the X-axis direction and the Y-axis direction, and the TFT 10f and the pixel electrode 10g.
  • a gate wiring (scanning line, first wiring portion and second wiring portion) 10i and a source wiring (data line, signal line) 10j having a lattice shape are disposed around the gate.
  • the gate wiring 10i extends along the X-axis direction, that is, the axial direction of the bending axis CAX
  • the source wiring 10j extends along the Y-axis direction, that is, the bending direction.
  • the gate wiring 10i and the source wiring 10j are connected to the gate electrode 10f1 and the source electrode 10f2 of the TFT 10f, respectively, and the pixel electrode 10g is connected to the drain electrode 10f3 of the TFT 10f.
  • the TFT 10f is driven based on various signals respectively supplied to the gate wiring 10i and the source wiring 10j, and the supply of the potential to the pixel electrode 10g is controlled in accordance with the driving.
  • the pixel electrode 10g has a substantially square shape in plan view, and the long side direction is the Y-axis direction (long side direction and curved direction of the curved liquid crystal panel 10), and the short side direction is the X-axis direction (curved axis). (The axial direction of CAX) and the respective arrangements. Further, on the inner surface side of the display area of the array substrate 10b, a common electrode 10h is formed on the upper layer side (closer to the liquid crystal layer 10c) than the pixel electrode 10g so as to overlap the pixel electrode 10g. The common electrode 10h is supplied with a substantially constant reference potential at all times.
  • the common electrode 10h extends over almost the entire display area, and a plurality of vertically long slits 10h1 are provided in a portion overlapping each pixel electrode 10g. An opening is formed.
  • the liquid crystal layer 10c has a component along the plate surface of the array substrate 10b, A fringe electric field (an oblique electric field) including a component in the normal direction with respect to the plate surface of the array substrate 10b is applied. That is, in the curved liquid crystal panel 10 according to the present embodiment, the operation mode is set to FFS (Fringe / Field / Switching) mode.
  • FFS Frringe / Field / Switching
  • the pixel electrodes 10g on the array substrate 10b side are opposed.
  • a large number of color filters (colored portions) 10k are provided at positions where the shapes are formed.
  • a pixel portion 10PX is configured by the color filter 10k and the pixel electrode 10g facing each other.
  • the color filter 10k has three colors: a red color filter (red colored portion) 10Rk that exhibits red, a green color filter (green colored portion) 10Gk that exhibits green, and a blue color filter (blue colored portion) 10Bk that exhibits blue.
  • the color filter 10k contains a pigment corresponding to the color to be exhibited, and absorbs non-colored light by the pigment, thereby selectively transmitting colored light (light of a specific color).
  • the arrangement in the X-axis direction matches the same arrangement of the pixel electrodes 10g on the array substrate 10b side, and the three colors R, G, and B together with the opposing pixel electrodes 10g.
  • the pixel portions 10RPX, 10GPX, and 10BPX are configured.
  • display pixels capable of color display with a predetermined gradation are configured by the pixel portions 10RPX, 10GPX, and 10BPX of the three colors R, G, and B adjacent along the X-axis direction. ing. A large number of display pixels are arranged side by side along the X-axis direction and the Y-axis direction in the plane of the display surface 10DS.
  • the color filters 10Rk, 10Gk, and 10Bk of the respective colors extend over almost the entire length of the display area along the Y-axis direction and straddle (cross) all the pixel electrodes 10g arranged along the Y-axis direction. It is arranged with.
  • the pixel portions 10RPX, 10GPX, and 10BPX for each color are arranged in a large number of the same color along the Y-axis direction.
  • the short side dimension in the pixel unit 10PX is set to, for example, about 60 ⁇ m and the long side dimension is set to, for example, about 180 ⁇ m, but this is not necessarily limited thereto.
  • the number of display pixels in the long side direction in the curved liquid crystal panel 10 is, for example, 3840, and the number of display pixels in the short side direction is, for example, 1080. However, this is not necessarily the case.
  • an inter-pixel light-shielding portion (black matrix) 10l is formed on the CF substrate 10a so as to partition between adjacent color filters 10k (pixel portions 10PX) in the X-axis direction.
  • the inter-pixel light-shielding portion 101 is made of a light-shielding material having a black surface, and partitions between pixel portions 10PX that are adjacent to each other in the X-axis direction and exhibit different colors. Thereby, it is possible to prevent color mixture between the pixel portions 10PX exhibiting different colors, and to ensure the independence of the gradations of the pixel portions 10PX.
  • the inter-pixel light-shielding portion 101 extends along substantially the entire length of the display area along the Y-axis direction, and is arranged so as to overlap with the source wiring 10j on the array substrate 10b side in a plan view.
  • An overcoat film 10m is provided on the surface of the color filter 10k and the inter-pixel light shielding portion 101. Further, a spacer portion 11 described below is provided on the surface of the overcoat film 10m.
  • alignment layers 10n and 10o for aligning liquid crystal molecules contained in the liquid crystal layer 10c are the innermost layers (near the liquid crystal layer 10c) of both the substrates 10a and 10b and in contact with the liquid crystal layer 10c, respectively. Is formed.
  • liquid crystal layer 10c a liquid crystal material having a positive or negative dielectric anisotropy can be used, and as the alignment films 10n and 10o, a horizontal alignment film or a vertical alignment film can be used.
  • a liquid crystal material having a positive dielectric anisotropy and a horizontal alignment film are used, and the initial alignment of liquid crystal molecules (alignment when no voltage is applied) is applied to the horizontal alignment film.
  • An orientation process (rubbing or the like) for setting is performed.
  • the spacer portion 11 is interposed between the pair of substrates 10 a and 10 b so as to maintain the interval.
  • the spacer portion 11 has a columnar shape that protrudes through the liquid crystal layer 10c from the overcoat film 10m toward the array substrate 10b side in the CF substrate 10a, and is most at the array substrate 10b side where the protruding tip portion faces.
  • the spacer portion 11 is made of, for example, a substantially transparent photosensitive resin material, and is formed by patterning by a known photolithography method in the manufacturing process of the CF substrate 10a.
  • the spacer portion 11 according to the present embodiment has a substantially regular octagonal planar shape, but is not necessarily limited thereto, for example, a polygon other than a regular octagon, a substantially circular shape, an elliptical shape, or the like. Sometimes it is said.
  • a large number of the spacer portions 11 dispersedly arranged in the surface of the display surface 10DS are not necessarily in contact with the array substrate 10b side. For example, some of them are separated from the array substrate 10b side. In some cases, it may be non-contact.
  • the array substrate 10b includes a first metal film (first conductive film) 12 and a gate insulating film (insulating film, first film) in order from the lower layer side (the glass substrate side, the side far from the liquid crystal layer 10c).
  • Insulating film) 13 semiconductor film 14
  • second metal film (second conductive film) 15 first transparent electrode film (third conductive film, transparent electrode film) 16, interlayer insulating film (insulating film, second insulating film) 17, a second transparent electrode film (fourth conductive film, transparent electrode film) 18, a third metal film (fifth conductive film, light-shielding film) 19, and an alignment film 10o are laminated.
  • the first metal film 12 is made of a single layer film made of one kind of metal material, or a laminated film or alloy made of different kinds of metal materials, so that it has conductivity and light shielding properties. As shown in FIG. 5, the gate wiring 10i, the gate electrode 10f1 of the TFT 10f, and the like are configured.
  • the gate insulating film 13 is made of an inorganic material such as a silicon oxide film or a silicon nitride film, and keeps the first metal film 12 on the lower layer side, the semiconductor film 14 on the upper layer side, and the second metal film 15 in an insulating state.
  • the semiconductor film 14 is made of a thin film using, for example, amorphous silicon or an oxide semiconductor as a material, and constitutes a channel portion 10f4 connected to the source electrode 10f2 and the drain electrode 10f3 in the TFT 10f.
  • the second metal film 15 has conductivity and light shielding properties by being a single layer film or a laminated film or alloy made of one or more kinds of metal materials, As shown in FIGS. 2 and 7, the source wiring 10j, the source electrode 10f2 and the drain electrode 10f3 of the TFT 10f, and the like are configured.
  • the first transparent electrode film 16 is made of a transparent electrode material (for example, ITO (Indium Tin Oxide)) and constitutes the pixel electrode 10g.
  • the interlayer insulating film 17 is made of an inorganic material such as a silicon oxide film or a silicon nitride film, and insulates the second metal film 15 and the first transparent electrode film 16 on the lower layer side from the second transparent electrode film 18 on the upper layer side. Keep in state. Similar to the first transparent electrode film 16, the second transparent electrode film 18 is made of a transparent electrode material and constitutes the common electrode 10h. Similarly to the first metal film 12 and the second metal film 15, the third metal film 19 is a single layer film or a laminated film made of one or more kinds of metal materials (for example, Cu, Al, Mo, Ti, etc.) By being made of an alloy, it has conductivity and light shielding properties, and constitutes a light shielding portion 21 which will be described later.
  • metal materials for example, Cu, Al, Mo, Ti, etc.
  • the gate wiring 10i, the TFT 10f, and the pixel electrode 10g in the display area of the array substrate 10b will be described in detail.
  • two gate wirings 10i are arranged side by side so as to be adjacent to each other at a predetermined interval in the Y-axis direction, and constitute one set.
  • the upper gate wiring 10i shown in FIG. 4 is referred to as a “first gate wiring (first wiring part)”, and a suffix A is added to the reference numeral.
  • the gate wiring 10i adjacent to the lower side of the figure with respect to the first gate wiring 10iA is referred to as a “second gate wiring (second wiring portion)”, and the subscript B is added to the reference numeral without distinguishing the gate wiring 10i. In general, no suffix is added to the reference numeral.
  • the distance between the first gate line 10iA and the second gate line 10iB is preferably smaller than the line width of the gate line 10i, for example, about 3 ⁇ m, but is not necessarily limited thereto.
  • two TFTs 10f are arranged side by side so as to be adjacent to each other at a predetermined interval in the Y-axis direction, as in the case of the gate wiring 10i, and constitute one set.
  • the upper TFT 10f shown in FIG. 4 is referred to as a “first TFT (first switching element)”, and a suffix “A” is added to the reference numeral.
  • the TFT 10f adjacent to the lower side of the figure is a "second TFT (second switching element)"
  • a suffix B is added to the reference numeral, and the TFT 10f is collectively referred to without distinction, the suffix is not added to the reference numeral.
  • An interval between the first TFT 10fA and the second TFT 10fB is substantially equal to the interval between the two gate wirings 10iA and 10iB.
  • the first TFT 10fA is connected to the first gate line 10iA and is driven based on the scanning signal supplied to the first gate line 10iA
  • the second TFT 10fB is connected to the second gate line 10iB and connected to the second gate line 10iB. Driven based on the scanning signal supplied to the two-gate wiring 10iB. Accordingly, the first TFT 10fA and the second TFT 10fB are driven at different timings.
  • the same (common) source wiring 10j is connected to the first TFT 10fA and the second TFT 10fB.
  • two pixel electrodes 10g are arranged so as to be back-to-back in the Y-axis direction across the same first and second gate wirings 10iA and 10iB adjacent to each other. Is configured.
  • the pixel electrode 10g adjacent to the first gate line 10iA on the side opposite to the second gate line 10iB side (upper side shown in FIG. 4) in the Y-axis direction is referred to as the “first pixel electrode” and attached to the reference numeral.
  • the letter A is attached, and the pixel electrode 10g adjacent to the second gate line 10iB on the side opposite to the first gate line 10iA side (the lower side in FIG. 4) in the Y-axis direction is referred to as a “second pixel electrode”.
  • the suffix is not attached to the reference sign.
  • the first pixel electrode 10gA is connected to the first TFT 10fA and is charged to a predetermined voltage value (potential) based on an image signal supplied to the source line 10j.
  • the second pixel electrode 10gB is connected to the second TFT 10fB and is charged to a predetermined voltage value based on an image signal supplied to the source line 10j.
  • FIG. 4 On the opposite side (the upper side shown in FIG. 4) to the first gate line 10iA to be connected in the Y-axis direction with respect to the first pixel electrode 10gA, FIG.
  • two adjacent pixel electrodes 10g with the gate wiring 10i interposed therebetween are the same set of first gate wirings 10iA adjacent in the Y-axis direction.
  • the two pixel electrodes 10g adjacent to each other without the gate wiring 10i interposed therebetween are connected to the second gate wiring 10iB and the second gate wiring 10iB. It is connected to the two-gate wiring 10iB. Accordingly, the two pixel electrodes 10g arranged along the Y-axis direction are sandwiched between different sets of the first gate wiring 10iA and the second gate wiring 10iB.
  • the spacer portion 11 is arranged so as to overlap with at least one of the first TFT 10 fA and the second TFT 10 fB adjacent to each other in the Y-axis direction (curving direction).
  • the formation range of the spacer portion 11 and the inter-pixel light shielding portion 101 is illustrated by a two-dot chain line.
  • the display surface 10DS is curved around the curved axis CAX from a flat state. Due to the deformation, the contact position of the spacer portion 11 with respect to the array substrate 10b side (on the plane) (Viewed position) may vary in the bending direction.
  • the spacer portion 11 is designed to overlap with at least one of the first TFT 10fA and the second TFT 10fB, so that the spacer portion 11 does not overlap with both the first TFT 10fA and the second TFT 10fB.
  • the spacer portion 11 is highly reliable to contact the array substrate 10b side at a position where it overlaps with either the first TFT 10fA or the second TFT 10fB.
  • the interval between the substrates 10a and 10b is less likely to vary and is stabilized. Accordingly, unevenness is less likely to occur in the image displayed on the display surface 10DS.
  • the spacer portion arranged at a position closest to the bending axis CAX in the Y-axis direction (curving direction). 11 is in contact with an intermediate position between the first TFT 10fA and the second TFT 10fB adjacent to each other in the Y-axis direction in the array substrate 10b.
  • This “intermediate position” can be defined as a position where the distances are equal from each of the centers of the first TFT 10fA and the second TFT 10fB.
  • the common electrode 10h is not shown.
  • the bending axis CAX is arranged so as to cross the central position in the long side direction of the curved liquid crystal panel 10 when viewed in plan (see FIG. 1). Therefore, it can be said that the spacer portion 11 disposed at the position closest to the curved axis CAX in the Y-axis direction is disposed at the center position in the long-side direction of the curved liquid crystal panel 10.
  • the spacer portion 11 arranged at a position closest to the curved axis CAX in the Y-axis direction (a central position in the long-side direction in the curved liquid crystal panel 10) is before and after the curved liquid crystal panel 10 is curved in the manufacturing process.
  • the contact position with respect to the array substrate 10b hardly changes in the Y-axis direction, and even if a change occurs, the amount of change is minimized.
  • the spacer portion 11 disposed at the position closest to the curved axis CAX in the Y-axis direction is illustrated by a thick two-dot chain line.
  • the spacer portion 11 disposed farther from the curved axis CAX in the Y-axis direction than the spacer portion 11 is in contact with the array substrate 10b before and after the curved liquid crystal panel 10 is bent in the manufacturing process.
  • the position changes in the Y-axis direction, and the amount of change tends to be proportional to the distance from the curved axis CAX.
  • the spacer portions 11 arranged at positions farthest from the bending axis CAX in the Y-axis direction, that is, both end positions in the long-side direction of the curved liquid crystal panel 10 are illustrated by thin two-dot chain lines. ing.
  • the spacer portion 11 arranged at a position closest to the curved axis CAX in the Y-axis direction is in contact with the intermediate position between the first TFT 10fA and the second TFT 10fB adjacent to each other in the array substrate 10b, Even if the position where the spacer portion 11 abuts against the array substrate 10b changes according to the arrangement in the Y-axis direction with respect to the curved axis CAX, there is a high degree of certainty that it overlaps with at least one of the first TFT 10fA and the second TFT 10fB. It becomes. Thereby, the space
  • all of the plurality of spacer portions 11 dispersedly arranged in the surface of the display surface 10DS are arranged in the array substrate 10b before the curved liquid crystal panel 10 is bent in the manufacturing process, that is, in the state where the display surface 10DS is flat. , They are in contact with the intermediate positions of the first TFT 10fA and the second TFT 10fB adjacent to each other in the Y-axis direction.
  • the spacer portion 11 has a diameter dimension (maximum outer dimension) such as an interval between the first gate wiring 10 iA and the second gate wiring 10 iB adjacent to each other in the Y-axis direction, and the Y-axis.
  • the distance between the first TFT 10fA and the second TFT 10fB adjacent to each other in the direction is larger.
  • the diameter of the spacer portion 11 is, for example, about 12 ⁇ m, and the distance between the first gate wiring 10iA and the second gate wiring 10iB adjacent to each other in the Y axis direction and the Y axis direction are adjacent to each other.
  • the distance between the first TFT 10fA and the second TFT 10fB is larger than that of, for example, about 3 ⁇ m.
  • a step due to the presence or absence of the first metal film 12 occurs between the portion between the first TFT 10fA and the second TFT 10fB in the Y-axis direction and the first TFT 10fA and the second TFT 10fB.
  • the distance between the first TFT 10fA and the second TFT 10fB adjacent in the Y-axis direction is smaller than the diameter dimension of the spacer part 11 as described above, the spacer part 11 is in the first TFT 10fA in the Y-axis direction.
  • the first TFT 10fA is a gate formed by projecting a portion of the first gate wiring 10iA that intersects the source wiring 10j toward the side opposite to the second gate wiring 10iB side in the Y-axis direction.
  • An electrode 10f1 is provided.
  • the second TFT 10fB has a gate electrode 10f1 formed by projecting a portion of the second gate wiring 10iB that intersects the source wiring 10j toward the side opposite to the first gate wiring 10iA side in the Y-axis direction. .
  • the gate electrode 10f1 of the first TFT 10fA, the first gate wiring 10iA, the second gate wiring 10iB, and the gate electrode 10f1 of the second TFT 10fB are sequentially arranged in a line along the Y-axis direction.
  • These arrangement ranges are ranges in which the flatness of the inner surface is ensured in the array substrate 10b, and the variation allowable range of the contact position of the spacer portion 11 with respect to the array substrate 10b. Therefore, the variation in the contact position of the spacer portion 11 with respect to the array substrate 10b due to the curvature of the curved display panel 10 can be absorbed over a wider range, thereby further stabilizing the interval between the pair of substrates 10a and 10b. it can.
  • each of the first TFT 10fA and the second TFT 10fB has a source electrode 10f2 formed of a portion overlapping with each gate electrode 10f1 in the source wiring 10j. Accordingly, an image signal from the same (common) source line 10j is supplied to the first TFT 10fA and the second TFT 10fB.
  • the source electrode 10f2 is a first source that extends along an oblique direction with respect to the X-axis direction and the Y-axis direction at an obtuse angle with respect to the main body portion of the source wiring 10j (a portion that does not overlap with the gate electrode 10f1).
  • a channel type opening toward the pixel electrode 10g side in a plan view is formed.
  • Each of the first TFT 10fA and the second TFT 10fB has a drain electrode 10f3 disposed at a position spaced from the source electrode 10f2.
  • the drain electrode 10f3 extends in parallel with the first source electrode configuration unit 10f2a and the third source electrode configuration unit 10f2c that constitute the source electrode 10f2, and the source electrode configuration units 10f2a to 10f2a ⁇ 10 f 2 c are arranged at substantially equal intervals, and an end portion derived from the opening of the source electrode 10 f 2 is connected to the pixel electrode 10 g.
  • the gap between the source electrode 10f2 and the drain electrode 10f3 connected via the channel portion 10f4 is smaller than the diameter of the spacer portion 11.
  • the distance between the source electrode 10f2 and the drain electrode 10f3 connected through the channel portion 10f4 in the TFT 10f is, for example, about 4 ⁇ m, and the diameter of the spacer portion 11 is, for example, about 12 ⁇ m. Compared to being smaller, it is smaller.
  • the portion between the source electrode 10f2 and the drain electrode 10f3 connected via the channel portion 10f4 and the source electrode 10f2 and the drain electrode 10f3 are caused by the presence or absence of the second metal film 15. There is a difference in level.
  • the spacer part 11 is located between the source electrode 10f2 and the drain electrode 10f3.
  • a part of the spacer portion 11 is applied to the side of the array substrate 10b so as to overlap both the source electrode 10f2 and the drain electrode 10f3. Will be in touch. Accordingly, the function of maintaining the distance by the spacer portion 11 is appropriately exhibited, so that the distance between the pair of substrates 10a and 10b is more difficult to vary.
  • the first TFT 10fA and the second TFT 10fB are made of the semiconductor film 14 and each have a channel portion 10f4 connected to the source electrode 10f2 and the drain electrode 10f3 as shown in FIG.
  • the channel portion 10f4 overlaps with the gate electrode 10f1 with the gate insulating film 13 interposed therebetween, and has a size that fits within the formation range of the source electrode 10f2 in plan view. That is, the channel portion 10f4 includes a portion located between the source electrode 10f2 and the drain electrode 10f3 to be connected in a plan view, and a portion overlapping with each of the source electrode 10f2 and the drain electrode 10f3.
  • the semiconductor material which is selectively provided and becomes the channel portion 10f4 does not have a portion protruding outward from the outer shape of the source electrode 10f2. Accordingly, when the curved display panel 10 is irradiated with external light (including irradiation light of the backlight device), the external light (external light is between the first metal film 12 and the second metal film 15 and the like). In other words, the semiconductor material that becomes the channel portion 10f4 on the source electrode 10f2 side is difficult to be irradiated.
  • the semiconductor material that becomes the channel portion has a portion that protrudes from the source electrode 10f2, the amount of external light applied to the curved display panel 10 varies between the source electrode 10f2 and the gate electrode 10f1.
  • the channel portion 10f4 has a substantially rhombic planar shape, and each side portion is parallel to the outer shape of the source electrode 10f2.
  • the channel portion 10f4 of the first TFT 10fA and the channel portion 10f4 of the second TFT 10fB are connected by a channel connecting portion 20 made of the semiconductor film 14.
  • the channel connecting portion 20 extends along the Y-axis direction so as to bridge between the adjacent first TFT 10fA and the second TFT 10fB with an interval in the Y-axis direction. Therefore, the step existing between the portion between the first TFT 10fA and the second TFT 10fB and the first TFT 10fA and the second TFT 10fB is alleviated by the channel connecting portion 20, thereby the contact of the spacer portion 11 in the array substrate 10b. Since the flatness of the contact portion (the portion overlapping with the spacer portion 11) is improved, the distance between the pair of substrates 10a and 10b becomes more stable. Even if the channel portions 10f4 of the first TFT 10fA and the second TFT 10fB are connected to each other by the channel connecting portion 20, the first TFT 10fA and the second TFT 10fB are driven by different scanning signals. Yes.
  • the array substrate 10 b is provided with a light shielding portion 21 made of the third metal film 19.
  • the light-shielding part 21 is connected to the inter-wiring light-shielding part 21a arranged across both the first gate wiring 10iA and the second gate wiring 10iB adjacent to each other in the Y-axis direction via the channel part 10f4 in the TFT 10f.
  • the third metal film 19 constituting the light shielding part 21 has a light shielding property and conductivity, and is laminated so as to be in direct contact with the second transparent electrode film 18. That is, the light shielding part 21 is conductively connected to the common electrode 10h. According to such a configuration, the common electrode 10h to which the light-shielding portion 21 is conductively connected is reduced in resistance, so that the common electrode 10h can be stably maintained at the reference potential. This suppresses the occurrence of display defects such as shadowing. In FIG. 6, the formation range of the light shielding portion 21 is shown in a shaded shape.
  • the inter-wiring light-shielding portion 21a constituting the light-shielding portion 21 extends along the X-axis direction in parallel with the first gate wiring 10iA and the second gate wiring 10iB. A portion between the gate line 10iA and the second gate line 10iB is covered over the entire length. In addition to the portion between the first gate wiring 10iA and the second gate wiring 10iB, the inter-wiring shielding portion 21a is also provided in a range overlapping with both the first gate wiring 10iA and the second gate wiring 10iB. Yes.
  • the array-side inter-electrode light-shielding portion 21b constituting the light-shielding portion 21 is provided so as to protrude from the inter-wire light-shielding portion 21a toward the TFTs 10fA and 10fB along the Y-axis direction. Yes.
  • the array-side inter-electrode light-shielding portion 21b is disposed so as to overlap each gate electrode 10f1 in a form protruding along the Y-axis direction from the gate wiring 10i in a plan view.
  • the inter-array-side inter-electrode light-shielding portion 21b is applied not only to the entire region between the source electrode 10f2 and the drain electrode 10f3 in each TFT 10fA and 10fB, but also to almost the entire region of the source electrode 10f2 and the drain electrode 10f3. They are arranged so as to overlap each other when viewed on a plane. According to such a configuration, it is possible to suppress external light from being irradiated to the channel portion 10f4 made of a semiconductor material located in a portion between the source electrode 10f2 and the drain electrode 10f3. As a result, characteristic fluctuations of the TFTs 10fA and 10fB, in particular, leakage current that can occur in the TFTs 10fA and 10fB that are turned off can be reduced.
  • the CF substrate 10a has a TFT 10f on the array substrate 10b side in a range extending over both the source electrode 10f2 and the drain electrode 10f3 connected via the channel portion 10f4.
  • a CF-side interelectrode light-shielding portion (the other-side interelectrode light-shielding portion) 22 is provided in an overlapping manner.
  • the inter-CF light shielding part 22 is provided integrally with the inter-pixel light shielding part 101 by partially widening the inter-pixel light shielding part 101 provided as an existing structure on the CF substrate 10a.
  • the inter-CF light shielding portion 22 is formed by widening a portion of the inter-pixel light shielding portion 101 overlapped with the first TFT 10fA and the second TFT 10fB.
  • the source electrode 10f2 and a part of the drain electrode 10f3 are also arranged so as to overlap in a plan view. According to such a configuration, it is possible to suppress external light from being irradiated to the channel portion 10f4 made of a semiconductor material located in a portion between the source electrode 10f2 and the drain electrode 10f3.
  • characteristic fluctuations of the TFTs 10fA and 10fB, in particular, leakage current that can occur in the TFTs 10fA and 10fB that are turned off can be reduced.
  • the color filter 10k provided on the CF substrate 10a extends along the Y-axis direction (curving direction) as shown in FIGS. 3 and 5, and is adjacent to the Y-axis direction.
  • the first pixel electrode 10gA and the second pixel electrode 10gB of the array substrate 10b are caused by the curved liquid crystal panel 10 being curved since the matching first pixel electrode 10gA and second pixel electrode 10gB are disposed.
  • the plurality of color filters 10k exhibiting different colors are arranged along the X-axis direction, and each extends along the Y-axis direction and extends to the first pixel. Since the electrode 10gA and the second pixel electrode 10gB are disposed across the electrode 10gA, color mixing due to the curvature of the display surface 10DS hardly occurs.
  • the curved liquid crystal panel (curved display panel) 10 of the present embodiment is a curved liquid crystal panel 10 in which the display surface 10DS for displaying an image is curved around at least one curved axis (curved axis) CAX. And a first TFT (first switching element) provided on an array substrate (one substrate) 10b of the pair of substrates 10a and 10b. ) 10fA, a second TFT (second switching element) 10fB provided on the array substrate 10b and arranged adjacent to the first TFT 10fA in the bending direction perpendicular to the bending axis CAX and along the display surface 10DS.
  • first TFT first switching element
  • a pacer unit 11 comprises a spacer portion 11 which is arranged at least one in the form of superposition of the 1TFT10fA and second 2TFT10fB adjacent.
  • an image is displayed on the curved display surface 10DS based on the driving of the first TFT 10fA and the second TFT 10fB.
  • the space between the pair of substrates 10a, 10b can be maintained by the spacer portion 11 provided on the CF substrate 10a of the pair of substrates 10a, 10b facing each other with a space therebetween.
  • the position of the spacer portion 11 with respect to the array substrate 10b can vary in the bending direction due to the curved liquid crystal panel 10 being bent around the bending axis CAX. There may be variations in the distance between the pair of substrates 10a and 10b held.
  • the array substrate 10b is provided with a second TFT 10fB arranged adjacent to the first TFT 10fA in the bending direction, and the spacer portion 11 is provided for at least one of the first TFT 10fA and the second TFT 10fB. They are arranged in an overlapping manner.
  • the spacer portion 11 is either the first TFT 10fA or the second TFT 10fB.
  • the spacer 11 is highly reliable to be arranged to overlap with either the first TFT 10fA or the second TFT 10fB. Therefore, even if there is a step between the region overlapping the first TFT 10fA and the second TFT 10fB and the region not overlapping the first TFT 10fA and the second TFT 10fB in the array substrate 10b, Since the interval between the substrates 10a and 10b is less likely to vary and stabilize, the image displayed on the display surface 10DS is less likely to be uneven.
  • a plurality of spacer portions 11 are distributed in the plane of the display surface 10DS, and among the plurality of spacer portions 11, the spacer portion 11 disposed at a position closest to the bending axis CAX in the bending direction is In the array substrate 10b, the array substrate 10b is positioned between the first TFT 10fA and the second TFT 10fB adjacent to each other. In this way, the distance between the pair of substrates 10a and 10b is satisfactorily maintained by the plurality of spacer portions 11 distributed and arranged in the surface of the display surface 10DS.
  • the spacer portion 11 disposed at a position closest to the bending axis CAX in the bending direction is positioned with respect to the array substrate 10 b before and after the bending liquid crystal panel 10 is bent. There is almost no change, and even if a change occurs, the change amount is minimized.
  • the spacer portion 11 disposed at a position closest to the bending axis CAX in this bending direction is located in the middle of the first TFT 10fA and the second TFT 10fB adjacent to each other in the array substrate 10b, so that the bending with respect to the bending axis CAX is performed.
  • first TFT 10 fA and the second TFT 10 fB adjacent to each other are arranged with an interval therebetween, and the interval is smaller than the dimension of the spacer portion 11 in the bending direction.
  • a portion between the first TFT 10fA and the second TFT 10fB adjacent to each other forms a step with respect to the first TFT 10fA and the second TFT 10fB.
  • the spacer portion 11 is arranged so as to overlap with a portion between the first TFT 10fA and the second TFT 10fB, a part of the spacer portion 11 overlaps with at least one of the first TFT 10fA and the second TFT 10fB. Arrangement. Accordingly, the function of maintaining the distance by the spacer portion 11 is appropriately exhibited, so that the distance between the pair of substrates 10a and 10b is more difficult to vary.
  • the first TFT 10fA and the second TFT 10fB are arranged at positions spaced apart from the source electrode 10f2 to which the image signal is supplied, the channel portion 10f4 made of a semiconductor material and connected to the source electrode 10f2, and the source electrode 10f2.
  • Each having at least a drain electrode 10f3 connected to the channel portion 10f4, and the source electrode 10f2 and the drain electrode 10f3 connected via the channel portion 10f4 have a distance between them in the bending direction of the spacer portion 11. Is smaller than In this way, the image signal supplied to the source electrode 10f2 is supplied to the drain electrode 10f3 through the channel portion 10f4 made of a semiconductor material.
  • a portion between the source electrode 10f2 and the drain electrode 10f3 connected via the channel portion 10f4 is stepped with respect to the source electrode 10f2 and the drain electrode 10f3. Even when the spacer portion 11 is disposed so as to overlap with a portion between the source electrode 10f2 and the drain electrode 10f3, at least one of the source electrode 10f2 and the drain electrode 10f3 is provided for a part of the spacer portion 11. It will be arranged to overlap. Accordingly, the function of maintaining the distance by the spacer portion 11 is appropriately exhibited, so that the distance between the pair of substrates 10a and 10b is more difficult to vary.
  • the array substrate 10b includes a first gate wiring (first wiring portion) 10iA that extends along a direction intersecting the bending direction and is connected to the first TFT 10fA, and is parallel to the first gate wiring 10iA.
  • a second gate wiring (second wiring portion) 10iB that extends and is arranged adjacent to the first gate wiring 10iA with a spacing in the bending direction and connected to the second TFT 10fB, and the first gate
  • An inter-wiring light shielding portion 21a is provided that extends in parallel with the wiring 10iA and the second gate wiring 10iB and is disposed so as to straddle both the first gate wiring 10iA and the second gate wiring 10iB.
  • signals are supplied to the first TFT 10fA and the second TFT 10fB via the first gate wiring 10iA and the second gate wiring 10iB.
  • the portion between the first gate wiring 10iA and the second gate wiring 10iB in the bending direction extends in parallel with the first gate wiring 10iA and the second gate wiring 10iB, and light leakage may occur from there.
  • the inter-wiring shielding portion 21a extends in parallel with the first gate wiring 10iA and the second gate wiring 10iB, and straddles both the first gate wiring 10iA and the second gate wiring 10iB. Therefore, light hardly leaks from the portion between the first gate wiring 10iA and the second gate wiring 10iB.
  • the aperture ratio can be kept high as compared with the case where the inter-wiring light shielding portion 21a similar to the above is provided on the CF substrate 10a side.
  • the first gate wiring 10iA and the second gate This may occur because the alignment of the liquid crystal molecules is disturbed due to the electric field from the wiring 10iB.
  • the common electrode 10h is disposed above the first gate wiring 10iA and the second gate wiring 10iB, but an electric field from an opening such as the slit 10h1 formed in the common electrode 10h may leak. .
  • the alignment treatment rubbing or the like
  • light leakage due to alignment disorder occurs in the portion. May occur.
  • the array substrate 10b includes a first pixel electrode 10gA that is arranged adjacent to the first gate line 10iA on the opposite side of the second gate line 10iB in the bending direction and connected to the first TFT 10fA.
  • a second pixel electrode 10gB which is arranged adjacent to the second gate line 10iB on the opposite side of the first gate line 10iA in the bending direction and connected to the second TFT 10fB, the first pixel electrode 10gA and the second pixel electrode 10gA
  • a common electrode 10h that is arranged so as to overlap with the pixel electrode 10gB via an interlayer insulating film (insulating film) 17 and to which a reference potential is supplied is provided.
  • the first pixel electrode 10gA and the second pixel electrode 10gB are charged based on the driving of the first TFT 10fA and the second TFT 10fB, respectively.
  • a potential difference based on the voltage values charged in the first pixel electrode 10gA and the second pixel electrode 10gB is generated between the common electrode 10h to which the reference potential is supplied and the first pixel electrode 10gA and the second pixel electrode 10gB. Based on the potential difference, a predetermined gradation is displayed on the display surface 10DS.
  • the inter-wiring light-shielding portion 21a extending in parallel with the first gate wiring 10iA and the second gate wiring 10iB is made of a light-shielding and conductive material and is arranged in contact with the common electrode 10h.
  • the resistance of the common electrode 10h can be reduced. Thereby, since the common electrode 10h is stably maintained at the reference potential, occurrence of display defects such as shadowing is suppressed.
  • the first TFT 10fA and the second TFT 10fB are arranged at positions spaced apart from the source electrode 10f2 to which the image signal is supplied, the channel portion 10f4 made of a semiconductor material and connected to the source electrode 10f2, and the source electrode 10f2.
  • Each having a drain electrode 10f3 connected to the channel portion 10f4, and the array substrate 10b includes an array-side inter-electrode light-shielding portion arranged in a manner straddling both the source electrode 10f2 and the drain electrode 10f3. (One-side inter-electrode light-shielding portion) 21b is provided. In this way, the image signal supplied to the source electrode 10f2 is supplied to the drain electrode 10f3 through the channel portion 10f4 made of a semiconductor material.
  • the array-side inter-electrode light-shielding portion 21b provided on the array substrate 10b is arranged so as to straddle both the source electrode 10f2 and the drain electrode 10f3, and therefore, at a portion between the source electrode 10f2 and the drain electrode 10f3. It is possible to suppress external light from being irradiated to the channel portion 10f4 made of a semiconductor material. As a result, characteristic fluctuations of the TFTs 10fA and 10fB, in particular, leakage current that can occur in the TFTs 10fA and 10fB that are turned off can be reduced.
  • the first TFT 10fA and the second TFT 10fB are arranged at positions spaced apart from the source electrode 10f2 to which the image signal is supplied, the channel portion 10f4 made of a semiconductor material and connected to the source electrode 10f2, and the source electrode 10f2.
  • Each having a drain electrode 10f3 connected to the channel portion 10f4, and the CF substrate 10a is overlapped with a range extending over both the source electrode 10f2 and the drain electrode 10f3 in a form overlapping the CF side electrode.
  • a light shielding portion (light shielding portion between the other electrodes) 22 is provided. In this way, the image signal supplied to the source electrode 10f2 is supplied to the drain electrode 10f3 through the channel portion 10f4 made of a semiconductor material.
  • the CF side inter-electrode light shielding portion 22 provided on the CF substrate 10a is arranged so as to overlap with a range straddling both the source electrode 10f2 and the drain electrode 10f3, between the source electrode 10f2 and the drain electrode 10f3. It is possible to prevent the channel portion 10f4 made of a semiconductor material located in the portion to be irradiated with external light. As a result, characteristic fluctuations of the TFTs 10fA and 10fB, in particular, leakage current that can occur in the TFTs 10fA and 10fB that are turned off can be reduced.
  • the array substrate 10b is provided with a plurality of pixel electrodes 10g arranged along the direction intersecting the bending direction, whereas the CF substrate 10a is provided with adjacent pixels extending along the bending direction.
  • An inter-pixel light-shielding portion 10l disposed between the electrodes 10g is provided, and the CF-side inter-electrode light-shielding portion 22 is formed by partially widening the inter-pixel light-shielding portion 10l.
  • the inter-pixel light-shielding portion 101 is disposed at a position between the plurality of pixel electrodes 10g arranged along the direction intersecting the bending direction, so that the portion between the adjacent pixel electrodes 10g can be removed. Light will not leak easily. Since the CF side inter-electrode light-shielding part 22 partially widens the inter-pixel light-shielding part 101, the cost for installing the CF-side inter-electrode light-shielding part 22 can be reduced.
  • the array substrate 10b is provided with a first pixel electrode 10gA and a second pixel electrode 10gB which are connected to the first TFT 10fA and the second TFT 10fB, respectively, and are arranged along the bending direction.
  • a plurality of electrodes 10gB are arranged side by side along the direction intersecting the bending direction
  • a plurality of color filters 10k exhibiting different colors are provided on the CF substrate 10a.
  • the plurality of color filters 10k are provided side by side along the direction intersecting the bending direction so as to overlap with the second pixel electrode 10gB, and the plurality of color filters 10k extend along the bending direction to form the first pixel electrode 10gA and the second pixel electrode.
  • the array substrate 10b includes a first gate line 10iA that extends along the direction intersecting the bending direction and is connected to the first TFT 10fA, and a first gate line 10iA that extends in parallel with the first gate line 10iA.
  • a second gate line 10iB is provided between the gate line 10iA and the second TFT 10fB.
  • the second gate line 10iB and the second gate line 10iB are disposed adjacent to each other with a gap in the bending direction.
  • 10iB is supplied with a scanning signal, while the first TFT 10fA and the second TFT 10fB each have at least a gate electrode 10f1 connected to the first gate wiring 10iA and the second gate wiring 10iB, respectively.
  • the gate electrode 10f1 of the 1TFT 10fA is connected in the bending direction with respect to the first gate wiring 10iA.
  • the gate electrode 10f1 of the second TFT 10fB is opposite to the first gate line 10iA side in the bending direction with respect to the second gate line 10iB. Adjacent to the side. In this way, when the scanning signals are supplied to the first gate wiring 10iA and the second gate wiring 10iB, respectively, the first TFT 10fA and the second TFT 10fB are driven based on the scanning signals.
  • the gate electrodes 10f1 of the first TFT 10fA and the second TFT 10fB, the first gate wiring 10iA, and the second gate wiring 10iB are arranged along the curved direction, and the arrangement range thereof is the position of the spacer portion 11 with respect to the array substrate 10b. Allowable fluctuation range. Therefore, the variation in the position of the spacer portion 11 with respect to the array substrate 10b accompanying the bending of the curved liquid crystal panel 10 can be absorbed over a wider range, and the interval between the pair of substrates 10a and 10b is further stabilized.
  • first TFT 10fA and the second TFT 10fB are arranged with a space therebetween, and each has at least a channel portion 10f4 made of a semiconductor material and overlapping with the gate electrode 10f1 via the gate insulating film (insulating film) 13.
  • the channel portion 10f4 of the first TFT 10fA and the channel portion 10f4 of the second TFT 10fB are provided so as to be connected to each other. In this way, when the first TFT 10fA and the second TFT 10fB are driven based on the scanning signals supplied to the first gate wiring 10iA and the second gate wiring 10iB, the channel portions 10f4 are energized.
  • the portion between the first TFT 10fA and the second TFT 10fB adjacent to each other is stepped with respect to the first TFT 10fA and the second TFT 10fB, the channel portion 10f4 of the first TFT 10fA and the channel portion 10f4 of the second TFT 10fB are mutually connected. Since it is provided in a continuous form, the above-described step is mitigated by the continuous part. As a result, the flatness of the portion overlapping the spacer portion 11 in the array substrate 10b is improved, so that the interval between the pair of substrates 10a and 10b is further stabilized.
  • the first TFT 10fA and the second TFT 10fB are connected to each other, the first TFT 10fA and the second TFT 10fB are driven by different scanning signals, so the first TFT 10fA and the second TFT 10fB are short-circuited. Things are avoided.
  • the first TFT 10fA and the second TFT 10fB are made of a semiconductor material and overlap the gate electrode 10f1 via the gate insulating film 13, the source electrode 10f2 connected to the channel part 10f4, and the source electrode 10f2. And at least a drain electrode 10f3 that is connected to the channel portion 10f4, and the channel portion 10f4 is provided between the source electrode 10f2 and the drain electrode 10f3 to be connected. And a portion that overlaps with at least a portion of each of the source electrode 10f2 and the drain electrode 10f3. In this way, the image signal supplied to the source electrode 10f2 is supplied to the drain electrode 10f3 through the channel portion 10f4 made of a semiconductor material.
  • the semiconductor material that becomes the channel portion 10f4 does not have a portion that protrudes outward from the outer shape of the source electrode 10f2. Therefore, when external light is irradiated to the curved liquid crystal panel 10, the external light is difficult to be applied to the semiconductor material that becomes the channel portion 10f4 on the source electrode 10f2 side.
  • the semiconductor material that becomes the channel portion has a portion protruding from the source electrode 10f2, the amount of external light applied to the curved liquid crystal panel 10 varies between the source electrode 10f2 and the gate electrode 10f1. As a result, there is a possibility that a display defect may occur as a result of fluctuations in the electrostatic capacitance value and fluctuations in the video signal.
  • the curved liquid crystal panel 110 has a horizontally long rectangular shape as a whole as shown in FIG.
  • the short side direction coincides with the Y-axis direction of each drawing
  • the long side direction coincides with the X-axis direction of each drawing
  • the plate thickness direction coincides with the Z-axis direction of each drawing.
  • the bending axis CAX of the curved liquid crystal panel 110 has a direction in which the axis direction coincides with the short side direction (Y-axis direction) of the curved liquid crystal panel 110 and is perpendicular to the curved axis CAX and along the display surface 110DS.
  • the direction in which the curvature of the display surface 110DS changes coincides with the long side direction (X-axis direction) of the curved liquid crystal panel 110.
  • the CF substrate 110a constituting the curved liquid crystal panel 110 has a short side dimension shorter than the short side dimension of the array substrate 110b, whereas one end portion in the short side direction is aligned with the array substrate 110b. It is pasted together. Therefore, the other end of the array substrate 110b in the short side direction protrudes laterally with respect to the CF substrate 110a, and a flexible substrate (not shown) relay-connected to the signal supply source at the protruding portion. Is connected.
  • the pixel electrode 110g provided on the array substrate 110b has a horizontally long shape as shown in FIG. 10, and its long side direction coincides with the X-axis direction (curving direction), and the short side direction. Is coincident with the Y-axis direction (the axial direction of the bending axis CAX).
  • two source wirings 110j extending along the Y-axis direction that is the short side direction of the pixel electrode 110g are arranged adjacent to each other with a predetermined interval in the X-axis direction. It is arranged.
  • the source wiring 110j adjacent to the left side of the figure with respect to the first source wiring 110jA is designated as a “second source wiring (second wiring portion)”, and a suffix B is added to the reference to distinguish the source wiring 110j.
  • a suffix B is added to the reference numeral.
  • the distance between the first source line 110jA and the second source line 110jB is preferably narrower than the line width of the source line 110j, for example, about 3 ⁇ m, but is not necessarily limited thereto.
  • the plurality of source wirings 110j extend along the short side direction of the pixel electrode 110g, and are arranged side by side with an interval in the long side direction of the pixel electrode 110g.
  • the arrangement interval of the source wirings 110j in the X-axis direction is about a ratio (for example, about 1/3) obtained by dividing the short-side dimension of the pixel electrode 110g by the long-side dimension.
  • the number of source wirings 110j installed per unit length is about the same ratio (for example, about 1/3) as described above. Thereby, the number of installed source wirings 110j can be reduced, so that the number of image signals supplied to the source wirings 110j can be reduced, and thus the manufacturing cost of the curved liquid crystal panel 110 can be reduced.
  • two TFTs 110f to which the above-described source wiring 110j is connected are arranged side by side so as to be adjacent to each other at a predetermined interval in the X-axis direction, similarly to the source wiring 110j. Yes.
  • the right TFT 110f shown in FIG. 10 is referred to as a “first TFT (first switching element)”, and a suffix A is added to the reference thereof.
  • the adjacent TFT 110f on the left side of the figure is a "second TFT (second switching element)"
  • a suffix B is added to the reference numeral, and the TFT 110f is generically referred to without distinction, the suffix is not added to the reference numeral.
  • the distance between the first TFT 110fA and the second TFT 110fB is substantially equal to the distance between the two source wirings 110jA and 110jB.
  • the first TFT 110fA is connected to the first source line 110jA and the image signal supplied to the first source line 110jA is supplied to the source electrode 110f2, whereas the second TFT 10fB is connected to the second source line 110jB.
  • the image signal supplied to the second source wiring 110jB is supplied to the source electrode 110f2.
  • the same (common) gate wiring (third wiring portion) 110i is connected to the first TFT 110fA and the second TFT 110fB and is driven at the same timing based on the same scanning signal.
  • two pixel electrodes 110g are arranged so as to be back-to-back in the X-axis direction with the first source line 110jA and the second source line 110jB adjacent to each other interposed therebetween.
  • the pixel electrode 110g adjacent to the first source line 110jA on the opposite side (the right side shown in FIG. 10) to the second source line 110jB side in the X-axis direction is referred to as the “first pixel electrode”.
  • the letter A is attached, and the pixel electrode 110g adjacent to the second source line 110jB on the side opposite to the first source line 110jA side (left side shown in FIG. 10) in the X-axis direction is defined as the “second pixel electrode”.
  • a first TFT 110fA is connected to the first pixel electrode 110gA and is charged to a predetermined voltage value (potential) based on an image signal supplied to the first source line 110jA.
  • the second pixel electrode 110gB is connected to the second TFT 110fB and is charged to a predetermined voltage value based on an image signal supplied to the second source wiring 110jB.
  • the first source wiring 110jA to be connected to the first pixel wiring 110jA on the side opposite to the first source wiring 110jA side to be connected in the X-axis direction with respect to the first pixel electrode 110gA.
  • the second pixel electrode 110gB connected to another set of second source wirings 110jB arranged on the right side of FIG.
  • the second source line 110jB to be connected is connected.
  • two adjacent pixel electrodes 110g with the source wiring 110j interposed therebetween are the same set of first source wirings 110jA adjacent in the X-axis direction.
  • the two pixel electrodes 110g that are adjacent to each other without the source wiring 110j interposed therebetween are connected to the second source wiring 110jB and the second source wiring 110jB. It is connected to the two source wiring 110jB. Accordingly, two pixel electrodes 110g arranged along the X-axis direction are sandwiched between different sets of the first source wiring 110jA and the second source wiring 110jB.
  • the CF substrate 110a has the following configuration. That is, as shown in FIG. 11, the color filters 110k provided on the CF substrate 110a have three colors that are different from each other, extend along the X-axis direction, and repeat along the Y-axis direction. The arrangement in the Y-axis direction is aligned with the same arrangement of the pixel electrodes 110g on the array substrate 110b side, and the pixel portions 110RPX, R, G, and B of the three colors R, G, and B together with the opposing pixel electrodes 110g. 110GPX and 110BPX are configured.
  • display pixels capable of color display of a predetermined gradation are configured by the pixel portions 110RPX, 110GPX, and 110BPX of the three colors R, G, and B adjacent along the Y-axis direction.
  • the color filters 110Rk, 110Gk, and 110Bk of the respective colors extend across the entire length of the display region along the X-axis direction and straddle (cross) all the large number of pixel electrodes 110g arranged along the X-axis direction. It is arranged with. That is, the pixel portions 110RPX, 110GPX, and 110BPX of each color are arranged in a large number of the same color along the X-axis direction.
  • the inter-pixel light-shielding portion 110l is arranged so as to partition between adjacent color filters 110k in the Y-axis direction, and partitions between pixel portions 110PX that are adjacent in the Y-axis direction and exhibit different colors. Yes.
  • the inter-pixel light-shielding portion 110l extends almost the entire length of the display region along the X-axis direction, and is arranged so as to overlap with the gate wiring 110i on the array substrate 110b side in a plan view.
  • the spacer portion 111 is arranged so as to overlap with at least one of the first TFT 110 fA and the second TFT 110 fB adjacent to each other in the X-axis direction (curving direction). According to such a configuration, even when the curved liquid crystal panel 110 is curved around the curved axis CAX from the flat state when the curved liquid crystal panel 110 is manufactured, the spacer portion 111 does not overlap with either the first TFT 110fA or the second TFT 110fB.
  • the spacer portion 111 is highly reliable to contact with the array substrate 110b side at a position overlapping either the first TFT 110fA or the second TFT 110fB. Is done. As a result, as in the first embodiment, unevenness is less likely to occur in the image displayed on the display surface 110DS. Note that the plurality of spacer portions 111 dispersedly arranged in the display surface 110DS are arranged on the array substrate 110b before the curved liquid crystal panel 110 is bent in the manufacturing process, as in the first embodiment. It is in contact with an intermediate position between the first TFT 110fA and the second TFT 110fB adjacent to each other in the axial direction.
  • the spacer portion 111 disposed at the position closest to the bending axis CAX in the X-axis direction is illustrated by a thick two-dot chain line, and the position furthest from the bending axis CAX in the X-axis direction, that is, the bending Spacer portions 111 arranged at both end positions in the long side direction of the liquid crystal panel 110 are illustrated by thin two-dot chain lines.
  • the first TFT 110fA has a gate electrode 110f1 formed by projecting a portion of the gate wiring 110i that intersects the first source wiring 110jA on both sides in the Y-axis direction.
  • the first TFT 110fA is formed by projecting a portion of the first source wiring 110jA that intersects the gate electrode 110f1 of the first TFT 110fA to the side opposite to the second source wiring 110jB side (left side shown in FIG. 12) in the X-axis direction.
  • a source electrode 110f2 is provided.
  • the second TFT 10fB has a gate electrode 110f1 in which a portion of the gate wiring 110i that intersects the second source wiring 110jB protrudes on both sides in the Y-axis direction.
  • the second TFT 110fB is formed by projecting a portion of the second source wiring 110jB that intersects the gate electrode 110f1 of the second TFT 110fB to the side opposite to the first source wiring 110jA side (the right side shown in FIG. 12) in the X-axis direction.
  • a source electrode 110f2 is provided.
  • the source electrode 110f2 of the first TFT 110fA, the first source wiring 110jA, the second source wiring 110jB, and the source electrode 110f2 of the second TFT 110fB are sequentially arranged in a line along the X-axis direction.
  • These arrangement ranges are the ranges in which the flatness of the inner surface is ensured in the array substrate 110b, and the variation allowable range of the contact position of the spacer portion 111 with respect to the array substrate 110b. Therefore, the variation in the contact position of the spacer portion 111 with respect to the array substrate 110b due to the bending of the curved liquid crystal panel 110 can be absorbed over a wider range, thereby further stabilizing the interval between the pair of substrates 110a and 110b. it can.
  • the first TFT 110fA and the second TFT 110fB are supplied with a scanning signal from the same (common) gate wiring 10i.
  • the source electrode 110f2 is provided so as to be branched in the X-axis direction from the main body portion (linear portion along the Y-axis direction) of the source wiring 110j.
  • the source electrode 110f2 is connected to the main body portion of the source wiring 110j, forms an acute angle with the main body portion, and extends along an oblique direction with respect to the X-axis direction and the Y-axis direction.
  • the second source electrode constituting part 110f2b that extends along the oblique direction with respect to the X-axis direction and the Y-axis direction at a right angle with respect to the first source electrode constituting part 110f2a.
  • the first source electrode constituting part 110f2a and the first source electrode constituting part 110f2a in parallel with the first source electrode constituting part 110f2a and at a right angle to the second source electrode constituting part 110f2b.
  • the third source electrode constituting portion 110f2c and the projecting tip portion of the third source electrode constituting portion 110f2c are arranged in parallel to each other in the X-axis direction.
  • the first source electrode configuration unit 110f2a, the second source electrode configuration unit 110f2b, and the third source electrode configuration unit 110f2c are arranged so as to overlap with the gate electrode 110f1 (the widened portion from the gate wiring 110i).
  • the fourth source electrode constituting portion 110f2d protrudes outward from the gate electrode 110f1 and overlaps with a part of the gate wiring 110i.
  • the drain electrode 110f3 constituting the first TFT 110fA and the second TFT 110fB extends in parallel with the first source electrode constituting portion 110f2a and the third source electrode constituting portion 110f2c constituting the source electrode 110f2, and the first source electrode
  • the component 110f2a, the second source electrode component 110f2b, and the third source electrode component 110f2c are arranged at substantially equal intervals, and the first source electrode component 110f2a and the third source electrode component 110f2c.
  • tip parts is connected to the pixel electrode 110g.
  • the other configurations and the like regarding the drain electrode 110f3 are the same as those in the first embodiment.
  • the channel portion 110f4 constituting the first TFT 110fA and the second TFT 110fB overlaps with the gate electrode 110f1 and has a size that fits within the formation range of the source electrode 110f2 when seen in a plan view.
  • a portion located between the source electrode 110f2 and the drain electrode 110f3 to be connected and a portion overlapping each of the source electrode 110f2 and part of the drain electrode 110f3 are selectively provided.
  • the channel portion 110f4 protrudes outward from the gate electrode 110f1 and overlaps a part of the gate wiring 110i in addition to the first channel constituting portion 110f4a that overlaps the gate electrode 110f1.
  • a two-channel configuration unit (channel extension unit) 110f4b is included.
  • the first channel constituting unit 110f4a overlaps with each part of the first source electrode constituting unit 110f2a and the third source electrode constituting unit 110f2c constituting the source electrode 110f2.
  • the second channel constituting unit 110f4b is provided so as to protrude from the first channel constituting unit 110f4a toward the side opposite to the source wiring 110j side along the X-axis direction, and constitutes the source electrode 110f2.
  • the fourth source electrode constituent part 110f2d and the second channel constituent part 110f4b overlap each other, the fourth source electrode constituent part 110f2d and the second channel constituent part.
  • the range in which the flatness of the inner surface of the array substrate 110b is ensured is expanded by 110f4b, and the allowable variation range of the contact position in the X-axis direction of the spacer portion 111 with respect to the array substrate 110b is expanded.
  • the variation in the contact position of the spacer portion 111 with respect to the array substrate 110b due to the bending of the curved liquid crystal panel 110 can be absorbed over a wider range, and the interval between the pair of substrates is further stabilized.
  • the channel portions 110f4 constituting the first TFT 110fA and the second TFT 110fB are not connected to each other as in the first embodiment. The reason is that the first TFT 110fA and the second TFT 110fB are driven by the same gate wiring 110i at the same timing. Therefore, if the channel portions 110f4 are connected to each other, the first source wiring 110jA and the second source wiring 110jB are connected to each other. This is to short-circuit.
  • the light shielding part 121 is an inter-wiring light shielding part 121 a arranged so as to straddle both the first source wiring 110 jA and the second source wiring 110 jB adjacent to each other in the X-axis direction.
  • the array-side inter-electrode light-shielding part 121b arranged so as to straddle both the source electrode 110f2 and the drain electrode 110f3 to be connected, and the fourth source electrode constituting part 110f2d and the second channel constituting part 110f4b.
  • the light-shielding extension 121c arranged in (1) is connected to each other.
  • the light shielding extension 121c is provided so as to protrude from the array side interelectrode light shielding part 121b toward the opposite side of the source wiring 110j side along the X-axis direction. Thereby, the flatness of the inner surface of the array substrate 110b is more suitably secured, and the function of maintaining the distance by the spacer portion 111 is more suitably exhibited.
  • the formation range of the light shielding portion 121 is shown in a shaded shape.
  • the array substrate 110b includes the first source wiring (first wiring portion) 110jA extending along the direction intersecting the bending direction and connected to the first TFT 110fA, A second source line (first line) extending in parallel with the first source line 110jA and arranged adjacent to the first source line 110jA with a spacing in the bending direction and connected to the second TFT 110fB. 110 jB, and an image signal is supplied to each of the first source wiring 110 jA and the second source wiring 110 jB, whereas the first TFT 110 fA and the second TFT 110 fB are provided with the first source wiring 110 jA and the second source wiring 110 jB.
  • At least source electrodes 110f2 respectively connected to the second source lines 110jB are provided.
  • the source electrode 110f2 of the first TFT 110fA is disposed adjacent to the side opposite to the second source line 110jB in the bending direction with respect to the first source line 110jA, whereas the source electrode 110f2 of the second TFT 110fB is The two source wirings 110jB are arranged adjacent to each other on the side opposite to the first source wiring 110jA side in the bending direction. In this way, when an image signal is supplied to the first source line 110jA and the second source line 110jB, the image signal is supplied to the source electrodes 110f2 of the first TFT 110fA and the second TFT 110fB.
  • Each source electrode 110f2 of the first TFT 110fA and the second TFT 110fB, the first source wiring 110jA, and the second source wiring 110jB are arranged in a line along the bending direction, and the arrangement range thereof is the position of the spacer portion 111 with respect to the array substrate 110b. It is within the fluctuation tolerance. Therefore, the variation in the position of the spacer portion 111 with respect to the array substrate 110b due to the bending of the curved liquid crystal panel 110 can be absorbed over a wider range, and the interval between the pair of substrates 110a and 110b is further stabilized.
  • the array substrate 110b includes a first pixel electrode 110gA that is arranged adjacent to the second source wiring 110jB side in the bending direction with respect to the first source wiring 110jA and connected to the first TFT 110fA.
  • a second pixel electrode 110gB that is arranged adjacent to the second source line 110jB in the bending direction on the opposite side to the first source line 110jA side and connected to the second TFT 110fB.
  • the pixel electrode 110gA and the second pixel electrode 110gB have a substantially rectangular planar shape, the long side direction is the curved direction, and the short side direction is the extending direction of the first source line 110jA and the second source line 110jB. They are arranged in a consistent manner.
  • the arrangement interval of the first source wirings 110jA and the second source wirings 110jB is the first interval. It is determined based on the long side dimension of the pixel electrode 110gA and the second pixel electrode 110gB. Therefore, if the first pixel electrode and the second pixel electrode are arranged such that the long side direction coincides with the extending direction of the first source wiring 110jA and the second source wiring 110jB and the short side direction coincides with the curved direction.
  • first source wirings 110jA and second source wirings 110jB installed in the bending direction in the curved liquid crystal panel 110 is reduced.
  • the number of image signals supplied to the first source wiring 110jA and the second source wiring 110jB is reduced, so that the manufacturing cost of the curved liquid crystal panel 110 can be reduced.
  • the array substrate 110b is provided with a gate wiring (third wiring portion) 110i that extends along the bending direction and is connected to the first TFT 110fA and the second TFT 110fB and to which a scanning signal is supplied.
  • the first TFT 110fA and the second TFT 110fB include at least a channel portion 110f4 made of a semiconductor material and connected to at least the source electrode 110f2, and the source electrode 110f2 and the channel portion 110f4 extend along the bending direction to form gate wiring.
  • 110f2d and 2nd channel structure part (channel expansion part) 110f4b which overlap with a part of 110i, respectively.
  • the first TFT 110fA and the second TFT 110fB are driven based on the scanning signal supplied to the gate wiring 110i, the image signals supplied to the first source wiring 110jA and the second source wiring 110jB respectively.
  • the channel portions 110f4 of the first TFT 110fA and the second TFT 110fB are energized.
  • the source electrode 110f2 and the channel part 110f4 have a fourth source electrode constituent part 110f2d and a second channel constituent part 110f4b that extend along the bending direction and overlap with a part of the gate wiring 110i, respectively.
  • the variation allowable range of the position of the spacer portion 111 with respect to the array substrate 110b is expanded by the amount of the four source electrode constituting portion 110f2d and the second channel constituting portion 110f4b. Therefore, the variation in the position of the spacer portion 111 with respect to the array substrate 110b due to the bending of the curved liquid crystal panel 110 can be absorbed over a wider range, and the interval between the pair of substrates 110a and 110b is further stabilized.
  • the formation range of the CF side interelectrode light shielding portion 222 according to the present embodiment is expanded from that described in the second embodiment.
  • the CF-side interelectrode light-shielding portion 222 includes the source in addition to the entire region between the source electrode 210f2 and the drain electrode 210f3 in the first TFT 210fA and the second TFT 210fB.
  • the electrodes 210f2 and the drain electrode 210f3 are arranged so as to overlap with each other in a plan view.
  • the CF-side interelectrode light-shielding portion 222 extends along the X-axis direction so as to overlap almost the entire area of the first TFT 210fA and the second TFT 210fB.
  • the extending length of the CF-side interelectrode light-shielding portion 222 is not limited even when the position of the CF-side interelectrode light-shielding portion 222 relative to the array substrate 210b in the X-axis direction varies with the curvature of the curved liquid crystal panel. The length overlaps with the first TFT 210fA and the second TFT 210fB.
  • the position of the CF-side inter-electrode light shielding portion 222 with respect to the array substrate 210b varies, for example, 30 ⁇ m in the X-axis direction, and varies, for example, 5 ⁇ m in the Y-axis direction.
  • the CF-side interelectrode light-shielding portion 222 overlaps the first TFT 210fA and the second TFT 210fB. According to such a configuration, light leakage occurs in the vicinity of the first TFT 210fA and the second TFT 210fB even if the light shielding portion (third metal film) as described in the second embodiment is not provided on the array substrate 210b side. Can be suitably prevented. Therefore, since the number of laminated films laminated on the inner surface of the array substrate 210b can be reduced as compared with the second embodiment, the manufacturing cost of the array substrate 210b can be reduced.
  • FIGS. 4 A fourth embodiment of the present invention will be described with reference to FIGS.
  • the configuration of the CF-side inter-electrode light-shielding portion 322 on the CF substrate side is changed in the same manner as in the above-described third embodiment by omitting the light-shielding portion on the array substrate 310b side from the first embodiment.
  • movement, and effect as above-mentioned Embodiment 1 is abbreviate
  • the formation range of the CF side interelectrode light shielding portion 322 according to the present embodiment is expanded from that described in the first embodiment.
  • the CF-side inter-electrode light shielding portion 322 includes a source in addition to the entire region between the source electrode 310 f 2 and the drain electrode 310 f 3 in the first TFT 310 fA and the second TFT 310 fB.
  • the electrodes 310f2 and the drain electrode 310f3 are arranged so as to overlap with each other in a plan view.
  • the CF-side interelectrode light-shielding part 322 extends along the Y-axis direction so as to overlap almost the entire area of the first TFT 310fA and the second TFT 310fB.
  • two TFTs are arranged side by side along the bending direction in which the displacement amount of the spacer portion accompanying the bending of the bending liquid crystal panel is maximized. It is preferable to arrange the spacer portion so as to overlap with at least one of the TFTs.
  • the spacer portion arranged at the position closest to the first TFT may be in contact with the intermediate position between the first TFT and the second TFT at a different position in the bending direction.
  • the case where the distance between the first TFT and the second TFT is smaller than the diameter of the spacer portion is shown. However, the distance between the first TFT and the second TFT is The configuration may be the same as or larger than the diameter.
  • the case where the distance between the source electrode and the drain electrode in the TFT is smaller than the diameter dimension of the spacer portion is shown. However, the distance between the source electrode and the drain electrode in the TFT is shown. May be the same as or larger than the diameter of the spacer portion.
  • the specific formation range of the channel material in the TFT and the semiconductor material continuous with the channel region can be changed as appropriate.
  • the semiconductor material continuous with the channel portion may be formed in a range wider than the source electrode formation range.
  • the light shielding portion made of the third metal film is arranged on the upper side of the common electrode and arranged in direct contact with the common electrode is shown. It may be arranged on the lower layer side of the electrode so as to be in direct contact with the common electrode. Further, the light shielding portion may be provided in a layer that is not in direct contact with the common electrode.
  • an insulating film may be formed between the light shielding portion and the common electrode, and a contact hole for connecting the light shielding portion and the common electrode may be formed in the insulating film.
  • the light shielding portion is made of the third metal film, but the light shielding portion may be made of a light shielding material other than the metal material.
  • the substrate 10b shows an arrangement closer to the curved axis CAX than the CF substrate 10a), but the configuration in which the curved axis CAX is arranged on the CF substrate (opposing substrate) 10a side in the Z-axis direction (the CF substrate 10a is the array substrate 10b). (Arrangement closer to the bending axis CAX). (12) In each of the above-described embodiments, the case where the operation mode of the curved liquid crystal panel is the FFS mode is shown, but the liquid crystal having positive dielectric anisotropy is twisted by approximately 90 ° when viewed from the normal direction of the substrate.
  • TN (Twisted Nematic) mode that aligns in a state
  • VA Vertical Alignment
  • Source electrode constituent part source electrode extension part
  • 110f4b second channel constituent part (channel extension part)
  • 110i gate wiring
  • 110jA first source wiring
  • 110jB secondnd source wiring
  • CAX CAX ... curve axis (one curve axis)

Abstract

湾曲液晶パネル10は、表示面10DSが湾曲軸CAX周りに湾曲していて、互いの板面が間隔を空けて対向する形で配される一対の基板10a,10bと、アレイ基板10bに設けられる第1TFT10fAと、アレイ基板10bに設けられて第1TFT10fAに対して一湾曲軸CAXと直交し且つ表示面10DSに沿う湾曲方向について隣り合う形で配される第2TFT10fBと、CF基板10aに設けられてアレイ基板10b側に当接されることで一対の基板10a,10bの間の間隔を保持するスペーサ部11であって、互いに隣り合う第1TFT10fA及び第2TFT10fBの少なくともいずれか一方と重畳する形で配されるスペーサ部11と、を備える。

Description

湾曲表示パネル
 本発明は、湾曲表示パネルに関する。
 従来、表示面が湾曲した液晶表示装置の一例として下記特許文献1に記載されたものが知られている。特許文献1に記載の液晶表示装置は、画素構造の長辺を表示面の湾曲方向に沿って配置し、対向基板側に、表示面の湾曲方向の長さ寸法をL、アレイ基板の厚み寸法をT1、対向基板の厚み寸法をT2、アレイ基板と対向基板との間隙の寸法をd、湾曲した表示面の曲率半径をR、画素構造内に設けられる画素電極の長辺の長さ寸法をEとしたとき、ブラックマトリクス開口部の湾曲方向の長さ寸法が、E-L{(T1/2)+(T2/2)+d}/R以下であるブラックマトリクスを設ける。
特開2009-150982号公報
(発明が解決しようとする課題)
 ところで、上記した特許文献1に記載された液晶表示装置では、アレイ基板と対向基板との間の間隔、つまりセルギャップを保持するために球状の樹脂製スペーサ剤を使用しているが、球状の樹脂製スペーサ剤以外にも柱状のフォトスペーサを用いる場合がある。この柱状のフォトスペーサは、例えば対向基板側に設けられた場合には、その先端部がアレイ基板に当接されることで、セルギャップを保持するものとされる。ところが、表示面が湾曲されると、アレイ基板に対するフォトスペーサの当接位置にばらつきが生じてしまい、それに起因してセルギャップが不均一化し、結果として表示不良が生じるおそれがあった。
 本発明は上記のような事情に基づいて完成されたものであって、表示不良の発生を抑制することを目的とする。
(課題を解決するための手段)
 本発明の湾曲表示パネルは、画像を表示する表示面が少なくとも一湾曲軸周りに湾曲した湾曲表示パネルであって、互いの板面が間隔を空けて対向する形で配される一対の基板と、前記一対の基板のうちの一方の基板に設けられる第1スイッチング素子と、前記一方の基板に設けられて前記第1スイッチング素子に対して前記一湾曲軸と直交し且つ前記表示面に沿う湾曲方向について隣り合う形で配される第2スイッチング素子と、前記一対の基板のうちの他方の基板に設けられて前記一対の基板の間の間隔を保持するスペーサ部であって、互いに隣り合う前記第1スイッチング素子及び前記第2スイッチング素子の少なくともいずれか一方と重畳する形で配されるスペーサ部と、を備える。
 このようにすれば、湾曲した表示面には、第1スイッチング素子及び第2スイッチング素子の駆動に基づいて画像が表示される。互いの板面が間隔を空けて対向する一対の基板のうちの他方の基板に設けられたスペーサ部によって一対の基板の間の間隔を保持することができる。ここで、一方の基板に対するスペーサ部の位置は、当該湾曲表示パネルが一湾曲軸周りに湾曲されることに起因して湾曲方向についてばらつき得るものとされ、それに起因してスペーサ部によって保持される一対の基板間の間隔にもばらつきが生じるおそれがある。
 その点、一方の基板には、第1スイッチング素子に対して湾曲方向について隣り合う形で配される第2スイッチング素子が設けられており、これら第1スイッチング素子及び第2スイッチング素子の少なくともいずれか一方に対してスペーサ部が重畳する形で配されている。これにより、当該湾曲表示パネルが一湾曲軸周りに湾曲されることに起因して一方の基板に対するスペーサ部の位置が湾曲方向についてばらついても、スペーサ部が第1スイッチング素子及び第2スイッチング素子のいずれに対しても非重畳の配置となる事態が生じ難く、スペーサ部が第1スイッチング素子及び第2スイッチング素子のいずれかと重畳する配置となる確実性が高いものとされる。従って、一方の基板において第1スイッチング素子及び第2スイッチング素子と重畳する領域と、第1スイッチング素子及び第2スイッチング素子とは非重畳となる領域と、の間に段差が生じていても、スペーサ部によって保持される一対の基板の間の間隔にばらつきが生じ難くなって安定化するので、表示面に表示される画像にムラが生じ難くなる。
 本発明の実施態様として、次の構成が好ましい。
(1)前記スペーサ部は、前記表示面の面内に複数が分散して配されており、複数の前記スペーサ部のうち、前記湾曲方向について前記一湾曲軸に最も近い位置に配される前記スペーサ部は、前記一方の基板のうち、互いに隣り合う前記第1スイッチング素子及び前記第2スイッチング素子の中間に位置する。このようにすれば、表示面の面内に分散して配される複数のスペーサ部によって一対の基板の間の間隔が良好に保持される。複数のスペーサ部のうち、湾曲方向について一湾曲軸に最も近い位置に配されるスペーサ部は、当該湾曲表示パネルが湾曲される前と後とで一方の基板に対する位置が湾曲方向について殆ど変化することがなく、仮に変化が生じたとしてもその変化量は最小とされる。そして、この湾曲方向について一湾曲軸に最も近い位置に配されるスペーサ部が、一方の基板のうち、互いに隣り合う第1スイッチング素子及び第2スイッチング素子の中間に位置しているので、一湾曲軸に対する湾曲方向についての各スペーサ部の配置に応じて一方の基板に対する位置が変化しても、第1スイッチング素子及び第2スイッチング素子の少なくともいずれか一方と重畳する確実性が高いものとなる。これにより、複数のスペーサ部によって保持される一対の基板の間の間隔がよりばらつき難くなる。
(2)互いに隣り合う前記第1スイッチング素子及び前記第2スイッチング素子は、間に間隔を空けて配されていて、その間隔が前記スペーサ部における前記湾曲方向についての寸法よりも小さい。互いに隣り合う第1スイッチング素子と第2スイッチング素子との間となる部分は、第1スイッチング素子及び第2スイッチング素子に対して段差状をなしている。スペーサ部が第1スイッチング素子と第2スイッチング素子との間となる部分に対して重畳する配置となった場合でも、スペーサ部の一部については第1スイッチング素子及び第2スイッチング素子の少なくともいずれか一方に対して重畳する配置となる。従って、スペーサ部による間隔保持機能が適切に発揮され、もって一対の基板間の間隔がよりばらつき難くなる。
(3)前記第1スイッチング素子及び前記第2スイッチング素子は、画像信号が供給されるソース電極と、半導体材料からなり前記ソース電極に接続されるチャネル部と、前記ソース電極に対して間隔を空けた位置に配されて前記チャネル部に接続されるドレイン電極と、を少なくともそれぞれ有しており、前記チャネル部を介して接続される前記ソース電極及び前記ドレイン電極は、その間の間隔が前記スペーサ部における前記湾曲方向についての寸法よりも小さい。このようにすれば、ソース電極に供給された画像信号は、半導体材料からなるチャネル部を介してドレイン電極へと供給される。チャネル部を介して接続されるソース電極とドレイン電極との間となる部分は、ソース電極及びドレイン電極に対して段差状をなしている。スペーサ部がソース電極とドレイン電極との間となる部分に対して重畳する配置となった場合でも、スペーサ部の一部についてはソース電極とドレイン電極との少なくともいずれか一方に対して重畳する配置となる。従って、スペーサ部による間隔保持機能が適切に発揮され、もって一対の基板間の間隔がよりばらつき難くなる。
(4)前記一方の基板には、前記湾曲方向と交差する方向に沿って延在して前記第1スイッチング素子に接続される第1配線部と、前記第1配線部に並行する形で延在して前記第1配線部との間に前記湾曲方向について間隔を空けて隣り合う形で配されるとともに前記第2スイッチング素子に接続される第2配線部と、前記第1配線部及び前記第2配線部に並行する形で延在し前記第1配線部と前記第2配線部との双方に跨る形で配される配線間遮光部と、が設けられている。このようにすれば、第1スイッチング素子及び第2スイッチング素子には、第1配線部及び第2配線部を介して信号が供給される。湾曲方向について第1配線部と第2配線部との間となる部分は、第1配線部及び第2配線部に並行する形で延在していてそこから光漏れが生じるおそれがある。この光漏れは、例えば当該湾曲表示パネルを液晶表示装置に用いた場合には、ノーマリホワイトモードで顕著であるが、ノーマリブラックモードにおいても、生じる可能性がある。ここで、上記のように配線間遮光部は、第1配線部及び第2配線部に並行する形で延在し第1配線部と第2配線部との双方に跨る形で配されているから、第1配線部と第2配線部との間となる部分から光が漏れ難くなる。また、仮に他方の基板側に上記と同様の配線間遮光部を設けるようにした場合に比べると、開口率を高く保つことができる。
(5)前記一方の基板には、前記第1配線部に対して前記湾曲方向について前記第2配線部側とは反対側に隣り合う形で配されて前記第1スイッチング素子に接続される第1画素電極と、前記第2配線部に対して前記湾曲方向について前記第1配線部側とは反対側に隣り合う形で配されて前記第2スイッチング素子に接続される第2画素電極と、前記第1画素電極及び前記第2画素電極に対して絶縁膜を介して重畳する形で配されて基準電位が供給される共通電極と、が設けられており、前記配線間遮光部は、遮光性及び導電性を有する材料からなり、前記共通電極に接する形で配されている。このようにすれば、第1画素電極及び第2画素電極は、第1スイッチング素子及び第2スイッチング素子の駆動に基づいてそれぞれ充電される。基準電位が供給された共通電極と第1画素電極及び第2画素電極との間には、第1画素電極及び第2画素電極に充電された電圧値に基づく電位差が生じ、その電位差に基づいて表示面に所定の階調の表示がなされる。第1配線部及び第2配線部に並行する形で延在する配線間遮光部は、遮光性及び導電性を有する材料からなり、共通電極に接する形で配されているので、共通電極の低抵抗化を図ることができる。これにより、共通電極が基準電位に安定的に保たれるので、シャドウイングなどの表示不良の発生が抑制される。
(6)前記第1スイッチング素子及び前記第2スイッチング素子は、画像信号が供給されるソース電極と、半導体材料からなり前記ソース電極に接続されるチャネル部と、前記ソース電極に対して間隔を空けた位置に配されて前記チャネル部に接続されるドレイン電極と、を少なくともそれぞれ有しており、前記一方の基板には、前記ソース電極と前記ドレイン電極との双方に跨る形で配される一方側電極間遮光部が設けられている。このようにすれば、ソース電極に供給された画像信号は、半導体材料からなるチャネル部を介してドレイン電極へと供給される。一方の基板に設けられた一方側電極間遮光部は、ソース電極とドレイン電極との双方に跨る形で配されているから、ソース電極とドレイン電極との間となる部分に位置する半導体材料からなるチャネル部に外光が照射されるのを抑制することができる。これにより、各スイッチング素子の特性変動、特にオフ状態とされた各スイッチング素子において生じ得るリーク電流を低減できる。 
(7)前記第1スイッチング素子及び前記第2スイッチング素子は、画像信号が供給されるソース電極と、半導体材料からなり前記ソース電極に接続されるチャネル部と、前記ソース電極に対して間隔を空けた位置に配されて前記チャネル部に接続されるドレイン電極と、を少なくともそれぞれ有しており、前記他方の基板には、前記ソース電極と前記ドレイン電極との双方に跨る範囲に対して重畳する形で他方側電極間遮光部が設けられている。このようにすれば、ソース電極に供給された画像信号は、半導体材料からなるチャネル部を介してドレイン電極へと供給される。他方の基板に設けられた他方側電極間遮光部は、ソース電極とドレイン電極との双方に跨る範囲と重畳する形で配されているから、ソース電極とドレイン電極との間となる部分に位置する半導体材料からなるチャネル部に外光が照射されるのを抑制することができる。これにより、各スイッチング素子の特性変動、特にオフ状態とされた各スイッチング素子において生じ得るリーク電流を低減できる。
(8)前記一方の基板には、前記湾曲方向と交差する方向に沿って並ぶ複数の画素電極が設けられているのに対し、前記他方の基板には、前記湾曲方向に沿って延在して隣り合う前記画素電極の間となる位置に配される画素間遮光部が設けられており、前記他方側電極間遮光部は、前記画素間遮光部を部分的に拡幅してなる。このようにすれば、湾曲方向と交差する方向に沿って並ぶ複数の画素電極の間となる位置に画素間遮光部が配されることで、隣り合う画素電極の間となる部分から光が漏れ難くなる。他方側電極間遮光部が画素間遮光部を部分的に拡幅してなるので、他方側電極間遮光部を設置するためのコストを低廉化させることができる。
(9)前記一方の基板には、前記第1スイッチング素子及び前記第2スイッチング素子にそれぞれ接続されるとともに前記湾曲方向に沿って並ぶ第1画素電極及び第2画素電極が設けられ、これら前記第1画素電極及び前記第2画素電極が前記湾曲方向と交差する方向に沿って複数ずつ並んで配されているのに対し、前記他方の基板には、互いに異なる色を呈する複数のカラーフィルタが複数ずつの前記第1画素電極及び前記第2画素電極と重畳するよう前記湾曲方向と交差する方向に沿って並んで設けられ、これら複数の前記カラーフィルタは、前記湾曲方向に沿って延在して前記第1画素電極及び前記第2画素電極を跨ぐ形で配されている。このようにすれば、第1スイッチング素子及び第2スイッチング素子が駆動されることで第1画素電極及び第2画素電極の充電が図られると、その電圧値に基づいて各カラーフィルタの透過光量が制御され、もって表示面に所定の階調のカラー表示がなされる。当該湾曲表示パネルが湾曲されることに起因して一方の基板の第1画素電極及び第2画素電極に対するカラーフィルタの配置が湾曲方向についてばらついても、異なる色を呈する複数のカラーフィルタは、湾曲方向と交差する方向に沿って並ぶとともに、各々が湾曲方向に沿って延在して第1画素電極及び第2画素電極を跨ぐ形で配されているから、混色が生じ難いものとなる。
(10)前記一方の基板には、前記湾曲方向と交差する方向に沿って延在して前記第1スイッチング素子に接続される第1配線部と、前記第1配線部に並行する形で延在して前記第1配線部との間に前記湾曲方向について間隔を空けて隣り合う形で配されるとともに前記第2スイッチング素子に接続される第2配線部と、が設けられ、これら前記第1配線部及び前記第2配線部には、それぞれ走査信号が供給されるのに対し、前記第1スイッチング素子及び前記第2スイッチング素子は、前記第1配線部及び前記第2配線部にそれぞれ接続されるゲート電極を少なくともそれぞれ有しており、前記第1スイッチング素子の前記ゲート電極は、前記第1配線部に対して前記湾曲方向について前記第2配線部側とは反対側に隣り合って配されるのに対し、前記第2スイッチング素子の前記ゲート電極は、前記第2配線部に対して前記湾曲方向について前記第1配線部側とは反対側に隣り合って配される。このようにすれば、第1配線部及び第2配線部にそれぞれ走査信号が供給されると、その走査信号に基づいて第1スイッチング素子及び第2スイッチング素子が駆動される。第1スイッチング素子及び第2スイッチング素子の各ゲート電極と第1配線部と第2配線部とが湾曲方向に沿って並ぶ形で配され、これらの配置範囲が一方の基板に対するスペーサ部の位置の変動許容範囲となる。従って、当該湾曲表示パネルの湾曲に伴う一方の基板に対するスペーサ部の位置のばらつきをより広範囲にわたって吸収することができ、もって一対の基板間の間隔がより安定化する。
(11)前記第1スイッチング素子及び前記第2スイッチング素子は、間に間隔を空けて配されるとともに、半導体材料からなり前記ゲート電極に対して絶縁膜を介して重畳するチャネル部を少なくともそれぞれ有しており、前記第1スイッチング素子の前記チャネル部と、前記第2スイッチング素子の前記チャネル部と、が互いに連なる形で設けられている。このようにすれば、第1配線部及び第2配線部のそれぞれに供給される走査信号に基づいて第1スイッチング素子及び第2スイッチング素子が駆動されると、それらの各チャネル部が通電される。互いに隣り合う第1スイッチング素子と第2スイッチング素子との間となる部分は、第1スイッチング素子及び第2スイッチング素子に対して段差状をなしているものの、第1スイッチング素子のチャネル部と、第2スイッチング素子のチャネル部と、が互いに連なる形で設けられているので、その連なり部分によって上記した段差が緩和される。これにより、一方の基板におけるスペーサ部と重畳する箇所の平坦性が向上するので、一対の基板間の間隔がより安定化する。なお、第1スイッチング素子のチャネル部と、第2スイッチング素子のチャネル部と、が互いに連なっていても、第1スイッチング素子及び第2スイッチング素子は、異なる走査信号によって駆動されるので、第1スイッチング素子と第2スイッチング素子とが短絡する事態が避けられている。
(12)前記第1スイッチング素子及び前記第2スイッチング素子は、半導体材料からなり前記ゲート電極に対して絶縁膜を介して重畳するチャネル部と、前記チャネル部に接続されるソース電極と、前記ソース電極に対して間隔を空けた位置に配されて前記チャネル部に接続されるドレイン電極と、を少なくともそれぞれ有しており、前記チャネル部は、接続対象である前記ソース電極と前記ドレイン電極との間に位置する部分と、前記ソース電極及び前記ドレイン電極の少なくとも一部ずつとそれぞれ重畳する部分と、を選択的に有する。このようにすれば、ソース電極に供給された画像信号は、半導体材料からなるチャネル部を介してドレイン電極へと供給される。チャネル部となる半導体材料は、ソース電極の外形から外側にはみだす部分を有していない。従って、当該湾曲表示パネルに対して外光が照射されたとき、その外光がソース電極側において、チャネル部となる半導体材料に対して照射され難いものとなる。ここで、仮にチャネル部となる半導体材料がソース電極からはみだす部分を有していると、当該湾曲表示パネルに対する外光の照射光量が変動したときにチャネル部に対する照射光量も変動し、それに伴ってソース電極とゲート電極との間の静電容量値が変動してしまい、映像信号が変動することで、結果として表示不良が生じるおそれがある。その点、上記のようにソース電極側においてチャネル部となる半導体材料に対して外光が照射され難くされることで、当該湾曲表示パネルに対する外光(例えば当該湾曲表示パネルに表示のための光を照射するバックライト装置の照射光を含む)の照射光量が変動しても表示不良が生じ難いものとなる。
(13)前記一方の基板には、前記湾曲方向と交差する方向に沿って延在して前記第1スイッチング素子に接続される第1配線部と、前記第1配線部に並行する形で延在して前記第1配線部との間に前記湾曲方向について間隔を空けて隣り合う形で配されるとともに前記第2スイッチング素子に接続される第2配線部と、が設けられ、これら前記第1配線部及び前記第2配線部には、それぞれ画像信号が供給されるのに対し、前記第1スイッチング素子及び前記第2スイッチング素子は、前記第1配線部及び前記第2配線部にそれぞれ接続されるソース電極を少なくともそれぞれ有しており、前記第1スイッチング素子の前記ソース電極は、前記第1配線部に対して前記湾曲方向について前記第2配線部側とは反対側に隣り合って配されるのに対し、前記第2スイッチング素子の前記ソース電極は、前記第2配線部に対して前記湾曲方向について前記第1配線部側とは反対側に隣り合って配される。このようにすれば、第1配線部及び第2配線部にそれぞれ画像信号が供給されると、その画像信号が第1スイッチング素子及び第2スイッチング素子の各ソース電極に供給される。第1スイッチング素子及び第2スイッチング素子の各ソース電極と第1配線部と第2配線部とが湾曲方向に沿って並ぶ形で配され、これらの配置範囲が一方の基板に対するスペーサ部の位置の変動許容範囲となる。従って、当該湾曲表示パネルの湾曲に伴う一方の基板に対するスペーサ部の位置のばらつきをより広範囲にわたって吸収することができ、もって一対の基板間の間隔がより安定化する。
(14)前記一方の基板には、前記第1配線部に対して前記湾曲方向について前記第2配線部側とは反対側に隣り合う形で配されて前記第1スイッチング素子に接続される第1画素電極と、前記第2配線部に対して前記湾曲方向について前記第1配線部側とは反対側に隣り合う形で配されて前記第2スイッチング素子に接続される第2画素電極と、が設けられており、前記第1画素電極及び前記第2画素電極は、平面形状が略長方形とされていてその長辺方向が前記湾曲方向と、短辺方向が前記第1配線部及び前記第2配線部の延在方向と、それぞれ一致する形で配されている。このようにすれば、例えば、第1配線部及び第2配線部が複数本ずつ配される構成を採った場合、第1配線部及び第2配線部の配列間隔は、第1画素電極及び第2画素電極の長辺寸法に基づいて定められることになる。従って、仮に第1画素電極及び第2画素電極における長辺方向が第1配線部及び第2配線部の延在方向と、短辺方向が湾曲方向と、それぞれ一致する配置とした場合に比べると、当該湾曲表示パネルにおける湾曲方向についての第1配線部及び第2配線部の設置数が削減される。これにより、第1配線部及び第2配線部に供給される画像信号の数が削減されるので、当該湾曲表示パネルの製造コストを低減させることができる。
(15)前記一方の基板には、前記湾曲方向に沿って延在して前記第1スイッチング素子及び前記第2スイッチング素子に対してそれぞれ接続されるとともに走査信号が供給される第3配線部が設けられており、前記第1スイッチング素子及び前記第2スイッチング素子は、半導体材料からなり少なくとも前記ソース電極に接続されるチャネル部を少なくとも有しており、前記ソース電極及び前記チャネル部は、前記湾曲方向に沿って延在して前記第3配線部の一部と重畳するソース電極拡張部及びチャネル拡張部をそれぞれ有している。このようにすれば、第3配線部に供給される走査信号に基づいて第1スイッチング素子及び第2スイッチング素子が駆動されると、第1配線部及び第2配線部のそれぞれに供給される画像信号が第1スイッチング素子及び第2スイッチング素子の各チャネル部に通電される。ソース電極及びチャネル部は、湾曲方向に沿って延在して第3配線部の一部と重畳するソース電極拡張部及びチャネル拡張部をそれぞれ有しており、これらソース電極拡張部及びチャネル拡張部の分だけ一方の基板に対するスペーサ部の位置の変動許容範囲が拡張される。従って、当該湾曲表示パネルの湾曲に伴う一方の基板に対するスペーサ部の位置のばらつきをより広範囲にわたって吸収することができ、もって一対の基板間の間隔がより安定化する。
(発明の効果)
 本発明によれば、表示ムラの発生を抑制することができる。
本発明の実施形態1に係る湾曲液晶パネルの概略斜視図 湾曲液晶パネルを短辺方向に沿って切断した断面図 湾曲液晶パネルを長辺方向に沿って切断した断面図 湾曲液晶パネルを構成するアレイ基板の表示領域における配線構成を示す平面図 湾曲液晶パネルを構成するCF基板の表示領域における構成を示す平面図 アレイ基板の表示領域におけるTFT付近を拡大した平面図 図6のA-A線断面図 図6のB-B線断面図 本発明の実施形態2に係る湾曲液晶パネルの概略斜視図 アレイ基板の表示領域における配線構成を示す平面図 CF基板の表示領域における構成を示す平面図 アレイ基板の表示領域におけるTFT付近を拡大した平面図 図12のB-B線断面図 本発明の実施形態3に係る湾曲液晶パネルを構成するアレイ基板の表示領域における配線構成を示す平面図 CF基板の表示領域における構成を示す平面図 アレイ基板の表示領域におけるTFT付近を拡大した平面図 図16のB-B線断面図 本発明の実施形態4に係る湾曲液晶パネルを構成するアレイ基板の表示領域における配線構成を示す平面図 CF基板の表示領域における構成を示す平面図 アレイ基板の表示領域におけるTFT付近を拡大した平面図 図20のB-B線断面図
 <実施形態1>
 本発明の実施形態1を図1から図8によって説明する。本実施形態では、液晶表示装置に備わる湾曲液晶パネル10について例示する。なお、各図面の一部にはX軸、Y軸及びZ軸を示しており、各軸方向が各図面で示した方向となるように描かれている。また、上下方向については、図2及び図3を基準とし、且つ同図上側を表側とするとともに同図下側を裏側とする。
 湾曲液晶パネル(湾曲表示パネル)10は、図1に示すように、画像を表示する表示面10DSが湾曲しており、図示しない外部光源であるバックライト装置(照明装置)から照射される照明光を利用して湾曲した表示面10DSに画像を表示するものとされる。湾曲液晶パネル10は、バックライト装置などと共に液晶表示装置を構成している。本実施形態に係る液晶表示装置は、例えばカーナビゲーションシステムなどの車載用途で用いられるのが好ましく、湾曲液晶パネル10の画面サイズが例えば28.2インチ程度とされるのが好ましいが、必ずしもその限りではない。
 湾曲液晶パネル10は、図1に示すように、全体として縦長の方形状(矩形状、長手状)をなすとともに、その長辺方向についての中央部が表側に出っ張り、長辺方向についての両端部が裏側に引っ込むような形で略円弧状に湾曲しており、断面形状が略C字型をなしている。湾曲液晶パネル10は、短辺方向が各図面のX軸方向と、長辺方向が各図面のY軸方向と、板厚方向が各図面のZ軸方向と、それぞれ一致している。湾曲液晶パネル10における湾曲軸CAXは、その軸線方向が湾曲液晶パネル10の短辺方向(X軸方向)と一致しており、湾曲軸CAXと直交し且つ表示面10DSに沿う方向である湾曲方向(表示面10DSの曲率が変化する方向)は、湾曲液晶パネル10の長辺方向(Y軸方向)と一致している。湾曲液晶パネル10の曲率半径は、例えば2000mm程度とされるのが好ましいが、必ずしもその限りではない。なお、本実施形態では、バックライト装置の図示については省略しているが、湾曲液晶パネル10に追従する形で湾曲した形状とされるのが好ましいが、必ずしもその限りではない。
 湾曲液晶パネル10は、図2に示すように、ほぼ透明で優れた透光性を有するガラス製の一対の基板10a,10bと、両基板10a,10b間に介在し、電界印加に伴って光学特性が変化する物質である液晶分子を含む液晶層10cと、を少なくとも備え、両基板10a,10bが液晶層10cの厚さ分のセルギャップを維持した状態で図示しないシール剤によって貼り合わせられている。湾曲液晶パネル10を構成する一対の基板10a,10bのうち表側(正面側)がCF基板(対向基板)10aとされ、裏側(背面側)がアレイ基板(アクティブマトリクス基板、TFT基板)10bとされる。CF基板10aは、図1に示すように、長辺寸法がアレイ基板10bの長辺寸法よりも短くされるのに対し、アレイ基板10bに対して長辺方向についての一方の端部が揃う形で貼り合わせられている。従って、アレイ基板10bにおける長辺方向についての他方の端部は、CF基板10aに対して側方に突き出しており、その突き出し部分には信号供給源に中継接続されるフレキシブル基板(図示せず)が接続されている。CF基板10a及びアレイ基板10bは、いずれもガラス基板の内面側に各種の膜が積層形成されてなるものとされる。両基板10a,10bの外面側には、それぞれ偏光板10d,10eが貼り付けられている。なお、CF基板10a及びアレイ基板10bの各ガラス基板は、板厚が例えば0.1mm程度とされるのが好ましいが、必ずしもその限りではない。また、この湾曲液晶パネル10は、画面中央側にあって画像が表示される表示領域と、画面外周側にあって表示領域を取り囲む額縁状をなすとともに画像が表示されない非表示領域と、に区分されている。このうちの表示領域は、湾曲液晶パネル10と同様に縦長の方形状をなしていてその長辺寸法が例えば691mm程度とされるが、必ずしもその限りではない。
 アレイ基板10bの内面側(液晶層10c側、CF基板10aとの対向面側)における表示領域には、図2及び図4に示すように、TFT(第1スイッチング素子及び第2スイッチング素子)10f及び画素電極(第1画素電極10gA及び第2画素電極10gB)10gが多数個ずつマトリクス状(行列状)にX軸方向及びY軸方向に沿って並んで設けられるとともに、これらTFT10f及び画素電極10gの周りには、格子状をなすゲート配線(走査線、第1配線部及び第2配線部)10i及びソース配線(データ線、信号線)10jが取り囲むようにして配設されている。ゲート配線10iは、X軸方向、つまり湾曲軸CAXの軸線方向に沿って延在し、ソース配線10jは、Y軸方向、つまり湾曲方向に沿って延在している。ゲート配線10iとソース配線10jとがそれぞれTFT10fのゲート電極10f1とソース電極10f2とに接続され、画素電極10gがTFT10fのドレイン電極10f3に接続されている。そして、TFT10fは、ゲート配線10i及びソース配線10jにそれぞれ供給される各種信号に基づいて駆動され、その駆動に伴って画素電極10gへの電位の供給が制御されるようになっている。画素電極10gは、平面形状が縦長の略方形とされており、その長辺方向がY軸方向(湾曲液晶パネル10の長辺方向、湾曲方向)と、短辺方向がX軸方向(湾曲軸CAXの軸線方向)と、それぞれ一致する配置とされる。また、アレイ基板10bの表示領域の内面側には、画素電極10gと重畳する形で共通電極10hが画素電極10gよりも上層側(液晶層10cに近い側)に形成されている。共通電極10hは、常にほぼ一定の基準電位が供給されるものであり、表示領域のほぼ全域にわたって延在しており、各画素電極10gと重畳する部分には、縦長形状のスリット10h1が複数ずつ開口形成されている。これら互いに重畳する画素電極10gと共通電極10hとの間に画素電極10gが充電されるのに伴って電位差が生じると、液晶層10cには、アレイ基板10bの板面に沿う成分に加えて、アレイ基板10bの板面に対する法線方向の成分を含むフリンジ電界(斜め電界)が印加されるようになっている。つまり、本実施形態に係る湾曲液晶パネル10は、動作モードがFFS(Fringe Field Switching)モードとされている。
 一方、CF基板10aの内面側(液晶層10c側、アレイ基板10bとの対向面側)における表示領域には、図2及び図5に示すように、アレイ基板10b側の各画素電極10gと対向状をなす位置に多数個のカラーフィルタ(着色部)10kが設けられている。互いに対向するカラーフィルタ10kと画素電極10gとによって画素部10PXが構成されている。カラーフィルタ10kは、赤色を呈する赤色カラーフィルタ(赤色着色部)10Rkと、緑色を呈する緑色カラーフィルタ(緑色着色部)10Gkと、青色を呈する青色カラーフィルタ(青色着色部)10Bkと、の三色が所定の順でX軸方向に沿って繰り返し並んで配されてなる。カラーフィルタ10kは、呈する色に応じた顔料を含有しており、その顔料によって非呈色光を吸収することで呈色光(特定の色の光)を選択的に透過するものとされる。各色のカラーフィルタ10Rk,10Gk,10Bkは、X軸方向についての配置がアレイ基板10b側の画素電極10gの同配置と整合しており、対向する各画素電極10gと共にR,G,Bの3色の画素部10RPX,10GPX,10BPXを構成している。そして、この湾曲液晶パネル10においては、X軸方向に沿って隣り合うR,G,Bの3色の画素部10RPX,10GPX,10BPXによって所定の階調のカラー表示を可能な表示画素が構成されている。この表示画素は、表示面10DSの面内においてX軸方向及びY軸方向に沿って多数ずつ並んで配されている。一方、各色のカラーフィルタ10Rk,10Gk,10Bkは、それぞれY軸方向に沿って表示領域のほぼ全長にわたって延在していてY軸方向に沿って並ぶ多数の画素電極10gを全て跨ぐ(横切る)形で配されている。つまり、各色の画素部10RPX,10GPX,10BPXは、Y軸方向に沿って同色のものが多数ずつ並んで配されている。なお、本実施形態では、画素部10PXにおける短辺寸法が例えば60μm程度とされ、長辺寸法が例えば180μm程度とされているが、必ずしもその限りではない。また、本実施形態では、湾曲液晶パネル10における長辺方向についての表示画素の並び数は、例えば3840個とされ、同短辺方向についての表示画素の並び数は、例えば1080個とされているが、必ずしもその限りではない。
 CF基板10aには、図2及び図5に示すように、X軸方向について隣り合うカラーフィルタ10k(画素部10PX)の間を仕切る形で画素間遮光部(ブラックマトリクス)10lが形成されている。画素間遮光部10lは、表面が黒色を呈する遮光材料からなり、X軸方向について隣り合っていて互いに異なる色を呈する画素部10PXの間を区画している。これにより、互いに異なる色を呈する画素部10PXの間で混色が生じるのが防がれ、それらの画素部10PXの階調の独立性を担保することができる。画素間遮光部10lは、Y軸方向に沿って表示領域のほぼ全長にわたって延在していて、アレイ基板10b側のソース配線10jと平面に視て重畳する配置とされる。カラーフィルタ10k及び画素間遮光部10lの表面には、オーバーコート膜10mが設けられている。また、オーバーコート膜10mの表面には、次述するスペーサ部11が設けられている。また、両基板10a,10bのうち最も内側(液晶層10cの近く)にあって液晶層10cに接する層としては、液晶層10cに含まれる液晶分子を配向させるための配向膜10n,10oがそれぞれ形成されている。液晶層10cとしては、誘電率異方性が正または負の液晶材料を用いることができ、配向膜10n,10oとしては、水平配向膜や垂直配向膜を用いることができる。本実施形態では、誘電率異方性が正の液晶材料と、水平配向膜とを用いており、水平配向膜には、液晶分子の初期配向(電圧が印加されていない状態での配向)を設定するための配向処理(ラビング等)が施されている。
 スペーサ部11は、図3に示すように、一対の基板10a,10b間に介在してその間隔を保持するものとされる。詳しくは、スペーサ部11は、CF基板10aにおいてオーバーコート膜10mからアレイ基板10b側に向けて液晶層10cを貫く形で突出する柱状をなすとともにその突出先端部が対向するアレイ基板10b側において最も内側に配された配向膜10eに当接されることで、表示領域において一対の基板10a,10b間の間隔、つまりセルギャップ(液晶層10cの厚み)を一定に保持することが可能とされる。スペーサ部11は、詳しくは後述するが表示面10DSの面内であって表示領域内において多数が規則性をもって分散配置されている。スペーサ部11は、例えばほぼ透明な感光性樹脂材料からなり、CF基板10aの製造工程において既知のフォトリソグラフィ法によってパターニングされることで形成されている。また、本実施形態に係るスペーサ部11は、図6に示すように、平面形状が略正八角形とされるが、必ずしもその限りではなく、例えば正八角形以外の多角形や略円形や楕円形等とされる場合もある。なお、表示面10DSの面内に分散配置された多数のスペーサ部11は、その全てがアレイ基板10b側に当接されるとは限らず、例えば一部についてはアレイ基板10b側に対して離間していて非当接とされる場合などもあり得る。
 続いて、アレイ基板10bの内面側に積層形成された各種の膜について説明する。アレイ基板10bには、図7に示すように、下層側(ガラス基板側、液晶層10cから遠い側)から順に第1金属膜(第1導電膜)12、ゲート絶縁膜(絶縁膜、第1絶縁膜)13、半導体膜14、第2金属膜(第2導電膜)15、第1透明電極膜(第3導電膜、透明電極膜)16、層間絶縁膜(絶縁膜、第2絶縁膜)17、第2透明電極膜(第4導電膜、透明電極膜)18、第3金属膜(第5導電膜、遮光膜)19、配向膜10oが積層形成されている。
 第1金属膜12は、1種類の金属材料からなる単層膜または異なる種類の金属材料からなる積層膜や合金とされることで導電性及び遮光性を有していて、図3及び図7に示すように、ゲート配線10iやTFT10fのゲート電極10f1などを構成する。ゲート絶縁膜13は、シリコン酸化膜やシリコン窒化膜等の無機材料からなり、下層側の第1金属膜12と、上層側の半導体膜14及び第2金属膜15と、を絶縁状態に保つ。半導体膜14は、材料として例えばアモルファスシリコンや酸化物半導体を用いた薄膜からなり、TFT10fにおいてソース電極10f2とドレイン電極10f3とに接続されるチャネル部10f4などを構成する。第2金属膜15は、第1金属膜12と同様に、1種類または複数種類の金属材料からなる単層膜または積層膜や合金とされることで導電性及び遮光性を有していて、図2及び図7に示すように、ソース配線10jやTFT10fのソース電極10f2及びドレイン電極10f3などを構成する。第1透明電極膜16は、透明電極材料(例えばITO(Indium Tin Oxide)など)からなり、画素電極10gを構成する。層間絶縁膜17は、シリコン酸化膜やシリコン窒化膜等の無機材料からなり、下層側の第2金属膜15及び第1透明電極膜16と、上層側の第2透明電極膜18と、を絶縁状態に保つ。第2透明電極膜18は、第1透明電極膜16と同様に、透明電極材料からなり、共通電極10hを構成する。第3金属膜19は、第1金属膜12や第2金属膜15と同様に、1種類または複数種類の金属材料(例えばCu、Al、Mo、Tiなど)からなる単層膜または積層膜や合金とされることで導電性及び遮光性を有していて、後に改めて説明する遮光部21を構成している。
 続いて、アレイ基板10bの表示領域におけるゲート配線10i、TFT10f及び画素電極10gの配置について詳しく説明する。ゲート配線10iは、図4に示すように、Y軸方向について所定の間隔を空けて隣り合う形で2本が並んで配されていて、1つの組を構成している。以下では、Y軸方向について隣り合う2本のゲート配線10iのうち、図4に示す上側のゲート配線10iを「第1ゲート配線(第1配線部)」としてその符号に添え字Aを付し、第1ゲート配線10iAに対して同図下側に隣り合うゲート配線10iを「第2ゲート配線(第2配線部)」としてその符号に添え字Bを付し、ゲート配線10iを区別せずに総称する場合には、符号に添え字を付さないものとする。第1ゲート配線10iAと第2ゲート配線10iBとの間に空けられた間隔は、ゲート配線10iの線幅よりも狭く、例えば3μm程度とされるのが好ましいが、必ずしもその限りではない。
 TFT10fは、図4に示すように、ゲート配線10iと同様に、Y軸方向について所定の間隔を空けて隣り合う形で2つが並んで配されていて、1つの組を構成している。以下では、Y軸方向について隣り合う2つのTFT10fのうち、図4に示す上側のTFT10fを「第1TFT(第1スイッチング素子)」としてその符号に添え字Aを付し、第1TFT10fAに対して同図下側に隣り合うTFT10fを「第2TFT(第2スイッチング素子)」としてその符号に添え字Bを付し、TFT10fを区別せずに総称する場合には、符号に添え字を付さないものとする。第1TFT10fAと第2TFT10fBとの間に空けられた間隔は、上記した2本のゲート配線10iA,10iBの間の間隔とほぼ等しい。第1TFT10fAは、第1ゲート配線10iAに接続されていて第1ゲート配線10iAに供給される走査信号に基づいて駆動されるのに対し、第2TFT10fBは、第2ゲート配線10iBに接続されていて第2ゲート配線10iBに供給される走査信号に基づいて駆動される。従って、第1TFT10fA及び第2TFT10fBは、異なるタイミングでもって駆動される。一方、第1TFT10fA及び第2TFT10fBには、同じ(共通の)ソース配線10jが接続されている。
 画素電極10gは、図4に示すように、互いに隣り合う同じ組の第1ゲート配線10iA及び第2ゲート配線10iBを挟んでY軸方向について背中合わせとなるよう2つが配置されていて、1つの組を構成している。以下では、第1ゲート配線10iAに対してY軸方向について第2ゲート配線10iB側とは反対側(図4に示す上側)に隣り合う画素電極10gを「第1画素電極」としてその符号に添え字Aを付し、第2ゲート配線10iBに対してY軸方向について第1ゲート配線10iA側とは反対側(図4に示す下側)に隣り合う画素電極10gを「第2画素電極」としてその符号に添え字Bを付し、画素電極10gを区別せずに総称する場合には、符号に添え字を付さないものとする。第1画素電極10gAには、第1TFT10fAが接続されていてソース配線10jに供給される画像信号に基づいて所定の電圧値(電位)に充電される。同様に、第2画素電極10gBには、第2TFT10fBが接続されていてソース配線10jに供給される画像信号に基づいて所定の電圧値に充電される。第1画素電極10gAに対してY軸方向について接続対象となる第1ゲート配線10iA側とは反対側(図4に示す上側)には、接続対象となる第1ゲート配線10iAに対して図4に示す上側に並ぶ別の組の第2ゲート配線10iBに接続された第2画素電極10gBが配されている。同様に、第2画素電極10gBに対してY軸方向について接続対象となる第2ゲート配線10iB側とは反対側(図4に示す下側)には、接続対象となる第2ゲート配線10iBに対して図4に示す下側に並ぶ別の組の第1ゲート配線10iAに接続された第1画素電極10gAが配されている。つまり、Y軸方向に沿って並ぶ多数の画素電極10gのうち、間にゲート配線10iが介在する形で隣り合う2つの画素電極10gは、Y軸方向について隣り合う同じ組の第1ゲート配線10iA及び第2ゲート配線10iBに接続されているのに対し、間にゲート配線10iを介することなく隣り合う2つの画素電極10gは、Y軸方向について隣り合わない異なる組の第1ゲート配線10iA及び第2ゲート配線10iBに接続されている。従って、異なる組の第1ゲート配線10iAと第2ゲート配線10iBとの間には、Y軸方向に沿って並ぶ2つの画素電極10gが挟み込まれる配置となっている。
 さて、本実施形態に係るスペーサ部11について詳しく説明する。スペーサ部11は、図3及び図4に示すように、Y軸方向(湾曲方向)について互いに隣り合う第1TFT10fA及び第2TFT10fBの少なくともいずれか一方と重畳する形で配されている。なお、図4では、スペーサ部11及び画素間遮光部10lの形成範囲を二点鎖線にて図示している。この湾曲液晶パネル10は、製造に際して表示面10DSがフラットな状態から湾曲軸CAX周りに湾曲されるのであるが、その変形に起因してアレイ基板10b側に対するスペーサ部11の当接位置(平面に視た位置)が湾曲方向についてばらつくおそれがある。その点、上記のようにスペーサ部11が第1TFT10fA及び第2TFT10fBの少なくともいずれか一方と重畳する設計を採ることで、スペーサ部11が第1TFT10fA及び第2TFT10fBのいずれに対しても非重畳となる位置にてアレイ基板10b側に当接する事態が生じ難く、スペーサ部11が第1TFT10fA及び第2TFT10fBのいずれかと重畳する位置にてアレイ基板10b側に当接される確実性が高いものとされる。従って、アレイ基板10bにおいて第1TFT10fA及び第2TFT10fBと重畳する領域と、第1TFT10fA及び第2TFT10fBとは非重畳となる領域と、の間に段差が生じていても、スペーサ部11によって保持される一対の基板10a,10bの間の間隔にばらつきが生じ難くなって安定化する。もって、表示面10DSに表示される画像にムラが生じ難くなる。
 表示面10DSの面内に分散配置された複数のスペーサ部11のうち、図6及び図8に示すように、Y軸方向(湾曲方向)について湾曲軸CAXに最も近い位置に配されるスペーサ部11は、アレイ基板10bのうち、Y軸方向について互いに隣り合う第1TFT10fA及び第2TFT10fBの中間位置に当接されている。この「中間位置」は、第1TFT10fA及び第2TFT10fBの各中心のいずれからも距離が等しくなる位置として定義することができる。なお、図6では、共通電極10hの図示を省略している。ここで、湾曲軸CAXは、平面に視て湾曲液晶パネル10における長辺方向についての中央位置を横切る配置となっている(図1を参照)。従って、Y軸方向について湾曲軸CAXに最も近い位置に配されるスペーサ部11は、湾曲液晶パネル10における長辺方向についての中央位置に配されている、と言える。このY軸方向について湾曲軸CAXに最も近い位置(湾曲液晶パネル10における長辺方向についての中央位置)に配されるスペーサ部11は、製造過程において湾曲液晶パネル10が湾曲される前と後とでアレイ基板10b側に対する当接位置がY軸方向について殆ど変化することがなく、仮に変化が生じたとしてもその変化量は最小とされる。なお、図6及び図8では、Y軸方向について湾曲軸CAXに最も近い位置に配されるスペーサ部11を太い二点鎖線により図示している。一方、上記スペーサ部11よりもY軸方向について湾曲軸CAXから遠い位置に配されるスペーサ部11は、製造過程において湾曲液晶パネル10が湾曲される前と後とでアレイ基板10b側に対する当接位置がY軸方向について変化し、その変化量は湾曲軸CAXからの距離に比例する傾向にある。なお、図6及び図8では、Y軸方向について湾曲軸CAXから最も遠い位置、つまり湾曲液晶パネル10における長辺方向についての両端位置に配されるスペーサ部11をそれぞれ細い二点鎖線により図示している。そして、このY軸方向について湾曲軸CAXに最も近い位置に配されるスペーサ部11が、アレイ基板10bのうち、互いに隣り合う第1TFT10fA及び第2TFT10fBの中間位置に当接されているので、他のスペーサ部11が湾曲軸CAXに対するY軸方向についての配置に応じてアレイ基板10bに対して当接する位置が変化しても、第1TFT10fA及び第2TFT10fBの少なくともいずれか一方と重畳する確実性が高いものとなる。これにより、複数のスペーサ部11によって保持される一対の基板10a,10bの間の間隔がよりばらつき難くなる。なお、表示面10DSの面内に分散配置された複数のスペーサ部11の全ては、製造過程において湾曲液晶パネル10が湾曲される前、つまり表示面10DSがフラットな状態において、アレイ基板10bのうち、Y軸方向について互いに隣り合う第1TFT10fA及び第2TFT10fBの中間位置に当接されている。
 スペーサ部11は、図6及び図8に示すように、その径寸法(最大外形寸法)が、Y軸方向について隣り合う第1ゲート配線10iAと第2ゲート配線10iBとの間の間隔やY軸方向について隣り合う第1TFT10fAと第2TFT10fBとの間の間隔よりも大きなものとされる。具体的には、スペーサ部11の径寸法は、例えば12μm程度とされており、Y軸方向について隣り合う第1ゲート配線10iAと第2ゲート配線10iBとの間の間隔やY軸方向について隣り合う第1TFT10fAと第2TFT10fBとの間の間隔が例えば3μm程度とされているのに比べると、大きくなっている。ここで、Y軸方向について第1TFT10fAと第2TFT10fBとの間となる部分と、第1TFT10fA及び第2TFT10fBと、の間には、第1金属膜12の有無に起因する段差が生じている。これに対し、上記のようにY軸方向について隣り合う第1TFT10fAと第2TFT10fBとの間の間隔が、スペーサ部11の径寸法よりも小さくなっていれば、スペーサ部11がY軸方向について第1TFT10fAと第2TFT10fBとの間となる部分に対して重畳する形でアレイ基板10b側に当接したとき、スペーサ部11の一部ずつが第1TFT10fA及び第2TFT10fBの双方に対して重畳する形でアレイ基板10b側に当接することになる。従って、スペーサ部11による間隔保持機能が適切に発揮され、もって一対の基板10a,10b間の間隔がよりばらつき難くなる。
 ここで、第1TFT10fA及び第2TFT10fBの構成に関して詳しく説明する。第1TFT10fAは、図6に示すように、第1ゲート配線10iAのうち、ソース配線10jと交差する部分を、Y軸方向について第2ゲート配線10iB側とは反対側に向けて突出させてなるゲート電極10f1を有している。第2TFT10fBは、第2ゲート配線10iBのうち、ソース配線10jと交差する部分を、Y軸方向について第1ゲート配線10iA側とは反対側に向けて突出させてなるゲート電極10f1を有している。従って、第1TFT10fAのゲート電極10f1と、第1ゲート配線10iAと、第2ゲート配線10iBと、第2TFT10fBのゲート電極10f1と、がY軸方向に沿って列をなす形で順次に並んで配されており、これらの配置範囲がアレイ基板10bにおいて内面の平坦性が担保される範囲であり、アレイ基板10bに対するスペーサ部11の当接位置の変動許容範囲となる。従って、湾曲表示パネル10の湾曲に伴うアレイ基板10bに対するスペーサ部11の当接位置のばらつきをより広範囲にわたって吸収することができ、もって一対の基板10a,10b間の間隔をより安定化させることができる。
 第1TFT10fA及び第2TFT10fBは、図6に示すように、ソース配線10jのうち、各ゲート電極10f1と重畳する部分からなるソース電極10f2をそれぞれ有している。従って、第1TFT10fA及び第2TFT10fBには、同じ(共通の)ソース配線10jからの画像信号が供給されるようになっている。ソース電極10f2は、ソース配線10jの本体部分(ゲート電極10f1とは非重畳の部分)に対して鈍角をなしてX軸方向及びY軸方向に対して斜め方向に沿って延在する第1ソース電極構成部10f2aと、第1ソース電極構成部10f2aに対してほぼ直角をなしてX軸方向及びY軸方向に対して斜め方向に沿って延在する第2ソース電極構成部10f2bと、第2ソース電極構成部10f2bに対してほぼ直角をなして第1ソース電極構成部10f2aに並行し且つ第1ソース電極構成部10f2aと対向状をなす第3ソース電極構成部10f2cと、から構成されており、全体としては平面に視て画素電極10g側に向けて開口したチャンネル型をなしている。第1TFT10fA及び第2TFT10fBは、ソース電極10f2との間に間隔を空けた位置に配されるドレイン電極10f3をそれぞれ有している。
 ドレイン電極10f3は、図6に示すように、ソース電極10f2を構成する第1ソース電極構成部10f2a及び第3ソース電極構成部10f2cに並行する形で延在するとともに、各ソース電極構成部10f2a~10f2cに対してほぼ等しい間隔を空けた位置に配されており、ソース電極10f2の開口部分から導出された端部が画素電極10gに接続されている。そして、TFT10fは、チャネル部10f4を介して接続されるソース電極10f2とドレイン電極10f3との間に空けられる間隔が、スペーサ部11の径寸法よりも小さなものとされる。具体的には、TFT10fにおいてチャネル部10f4を介して接続されるソース電極10f2とドレイン電極10f3との間の間隔は、例えば4μm程度とされており、スペーサ部11の径寸法が例えば12μm程度とされているのに比べると、小さくなっている。ここで、チャネル部10f4を介して接続されるソース電極10f2とドレイン電極10f3との間となる部分と、ソース電極10f2及びドレイン電極10f3と、の間には、第2金属膜15の有無に起因する段差が生じている。これに対し、上記のようにソース電極10f2とドレイン電極10f3との間の間隔が、スペーサ部11の径寸法よりも小さくなっていれば、スペーサ部11がソース電極10f2とドレイン電極10f3との間となる部分に対して重畳する形でアレイ基板10b側に当接したとき、スペーサ部11の一部ずつがソース電極10f2及びドレイン電極10f3の双方に対して重畳する形でアレイ基板10b側に当接することになる。従って、スペーサ部11による間隔保持機能が適切に発揮され、もって一対の基板10a,10b間の間隔がよりばらつき難くなる。
 第1TFT10fA及び第2TFT10fBは、半導体膜14からなり、図6に示すように、ソース電極10f2及びドレイン電極10f3に接続されるチャネル部10f4をそれぞれ有している。チャネル部10f4は、ゲート絶縁膜13を介してゲート電極10f1と重畳するとともに、平面に視てソース電極10f2の形成範囲内に収まる大きさを有している。つまり、チャネル部10f4は、平面に視て接続対象であるソース電極10f2とドレイン電極10f3との間に位置する部分と、ソース電極10f2及びドレイン電極10f3の一部ずつとそれぞれ重畳する部分と、を選択的に有しており、チャネル部10f4となる半導体材料は、ソース電極10f2の外形から外側にはみだす部分を有していない。従って、湾曲表示パネル10に対して外光(バックライト装置の照射光を含む)が照射されたとき、その外光(外光が、第1金属膜12や第2金属膜15等との間で反射した反射光を含む)がソース電極10f2側においてチャネル部10f4となる半導体材料に対して照射され難いものとなる。ここで、仮にチャネル部となる半導体材料がソース電極10f2からはみだす部分を有していると、湾曲表示パネル10に対する外光の照射光量が変動したときにソース電極10f2とゲート電極10f1との間の静電容量値が変動してしまい、映像信号が変動することで、結果として表示不良が生じるおそれがある。その点、上記のようにソース電極10f2側においてチャネル部10f4となる半導体材料に対して外光が照射され難くされることで、湾曲表示パネル10に対する外光の照射光量が変動しても表示不良が生じ難いものとなる。チャネル部10f4は、平面形状が略菱形をなしており、各辺部がソース電極10f2の外形に並行している。第1TFT10fAのチャネル部10f4と、第2TFT10fBのチャネル部10f4と、は、半導体膜14からなるチャネル繋ぎ部20によって連ねられている。チャネル繋ぎ部20は、Y軸方向について間隔を空けて隣り合う第1TFT10fAと第2TFT10fBとの間を架け渡す形でY軸方向に沿って延在している。従って、第1TFT10fAと第2TFT10fBとの間となる部分と、第1TFT10fA及び第2TFT10fBと、の間に存在する段差がチャネル繋ぎ部20によって緩和されており、それによりアレイ基板10bにおけるスペーサ部11の当接箇所(スペーサ部11と重畳する箇所)の平坦性が向上するので、一対の基板10a,10b間の間隔がより安定的になる。なお、チャネル繋ぎ部20により第1TFT10fAと第2TFT10fBとのチャネル部10f4同士が連ねられていても、第1TFT10fA及び第2TFT10fBは、異なる走査信号によって駆動されるので、両者が短絡する事態が避けられている。
 また、アレイ基板10bには、図6及び図8に示すように、第3金属膜19からなる遮光部21が設けられている。遮光部21は、Y軸方向について互いに隣り合う第1ゲート配線10iAと第2ゲート配線10iBとの双方に跨る形で配される配線間遮光部21aと、TFT10fにおいてチャネル部10f4を介して接続されるソース電極10f2とドレイン電極10f3との双方に跨る形で配されるアレイ側電極間遮光部(一方側電極間遮光部)21bと、を相互に繋いだ構成とされる。遮光部21を構成する第3金属膜19は、遮光性及び導電性を有するとともに、第2透明電極膜18に対して直接接する形で積層されている。つまり、遮光部21は、共通電極10hに対して導通接続されている。このような構成によれば、遮光部21が導通接続された共通電極10hの低抵抗化が図られることで、共通電極10hを基準電位に安定的に保つことができる。これにより、シャドウイングなどの表示不良の発生が抑制される。なお、図6では、遮光部21の形成範囲を網掛け状にして図示している。
 遮光部21を構成する配線間遮光部21aは、図6に示すように、第1ゲート配線10iA及び第2ゲート配線10iBに並行する形でX軸方向に沿って延在しており、第1ゲート配線10iAと第2ゲート配線10iBとの間となる部分を全長にわたって覆っている。配線間遮光部21aは、第1ゲート配線10iAと第2ゲート配線10iBとの間となる部分に加えて、第1ゲート配線10iA及び第2ゲート配線10iBの双方と重畳する範囲にも設けられている。このような構成によれば、第1ゲート配線10iAと第2ゲート配線10iBとの間となる部分から光が漏れ出そうとしても、その光を配線間遮光部21aによって吸収または反射することができ、それにより第1ゲート配線10iAと第2ゲート配線10iBとの間から光漏れが生じ難くなる。
 遮光部21を構成するアレイ側電極間遮光部21bは、図6に示すように、配線間遮光部21aからY軸方向に沿って各TFT10fA,10fB側に向けてそれぞれ突出する形で設けられている。アレイ側電極間遮光部21bは、ゲート配線10iからY軸方向に沿って突出する形態の各ゲート電極10f1に対して平面に視て重畳する配置とされる。これにより、アレイ側電極間遮光部21bは、各TFT10fA,10fBにおいてソース電極10f2とドレイン電極10f3との間となる部分の全域に加えて、ソース電極10f2及びドレイン電極10f3のほぼ全域に対しても平面に視て重畳する形で配されている。このような構成によれば、ソース電極10f2とドレイン電極10f3との間となる部分に位置する半導体材料からなるチャネル部10f4に外光が照射されるのを抑制することができる。これにより、各TFT10fA,10fBの特性変動、特にオフ状態とされた各TFT10fA,10fBにおいて生じ得るリーク電流を低減できる。
 一方、CF基板10aには、図5及び図6に示すように、アレイ基板10b側におけるTFT10fにおいてチャネル部10f4を介して接続されるソース電極10f2とドレイン電極10f3との双方に跨る範囲に対して重畳する形でCF側電極間遮光部(他方側電極間遮光部)22が設けられている。CF側電極間遮光部22は、CF基板10aに既設構造として設けられた画素間遮光部10lを部分的に拡幅することで、画素間遮光部10lと一体に設けられている。詳しくは、CF側電極間遮光部22は、画素間遮光部10lのうち、第1TFT10fA及び第2TFT10fBと重畳する部分を拡幅することで形成されており、それにより各TFT10fA,10fBにおいてソース電極10f2とドレイン電極10f3との間となる部分の全域に加えて、ソース電極10f2及びドレイン電極10f3の一部に対しても平面に視て重畳する形で配されている。このような構成によれば、ソース電極10f2とドレイン電極10f3との間となる部分に位置する半導体材料からなるチャネル部10f4に外光が照射されるのを抑制することができる。これにより、各TFT10fA,10fBの特性変動、特にオフ状態とされた各TFT10fA,10fBにおいて生じ得るリーク電流を低減できる。
 また、既述した通り、CF基板10aに設けられたカラーフィルタ10kは、図3及び図5に示すように、Y軸方向(湾曲方向)に沿って延在していて、Y軸方向について隣り合う第1画素電極10gA及び第2画素電極10gBを跨ぐ形で配されているので、湾曲液晶パネル10が湾曲されることに起因してアレイ基板10bの第1画素電極10gA及び第2画素電極10gBに対するカラーフィルタ10kの配置がY軸方向についてばらついても、異なる色を呈する複数のカラーフィルタ10kは、X軸方向に沿って並ぶとともに、各々がY軸方向に沿って延在して第1画素電極10gA及び第2画素電極10gBを跨ぐ形で配されているから、表示面10DSの湾曲に起因する混色が生じ難いものとなる。
 以上説明したように本実施形態の湾曲液晶パネル(湾曲表示パネル)10は、画像を表示する表示面10DSが少なくとも一湾曲軸(湾曲軸)CAX周りに湾曲した湾曲液晶パネル10であって、互いの板面が間隔を空けて対向する形で配される一対の基板10a,10bと、一対の基板10a,10bのうちのアレイ基板(一方の基板)10bに設けられる第1TFT(第1スイッチング素子)10fAと、アレイ基板10bに設けられて第1TFT10fAに対して湾曲軸CAXと直交し且つ表示面10DSに沿う湾曲方向について隣り合う形で配される第2TFT(第2スイッチング素子)10fBと、一対の基板10a,10bのうちのCF基板(他方の基板)10aに設けられて一対の基板10a,10bの間の間隔を保持するスペーサ部11であって、互いに隣り合う第1TFT10fA及び第2TFT10fBの少なくともいずれか一方と重畳する形で配されるスペーサ部11と、を備える。
 このようにすれば、湾曲した表示面10DSには、第1TFT10fA及び第2TFT10fBの駆動に基づいて画像が表示される。互いの板面が間隔を空けて対向する一対の基板10a,10bのうちのCF基板10aに設けられたスペーサ部11によって一対の基板10a,10bの間の間隔を保持することができる。ここで、アレイ基板10bに対するスペーサ部11の位置は、当該湾曲液晶パネル10が湾曲軸CAX周りに湾曲されることに起因して湾曲方向についてばらつき得るものとされ、それに起因してスペーサ部11によって保持される一対の基板10a,10b間の間隔にもばらつきが生じるおそれがある。
 その点、アレイ基板10bには、第1TFT10fAに対して湾曲方向について隣り合う形で配される第2TFT10fBが設けられており、これら第1TFT10fA及び第2TFT10fBの少なくともいずれか一方に対してスペーサ部11が重畳する形で配されている。これにより、当該湾曲液晶パネル10が湾曲軸CAX周りに湾曲されることに起因してアレイ基板10bに対するスペーサ部11の位置が湾曲方向についてばらついても、スペーサ部11が第1TFT10fA及び第2TFT10fBのいずれに対しても非重畳の配置となる事態が生じ難く、スペーサ部11が第1TFT10fA及び第2TFT10fBのいずれかと重畳する配置となる確実性が高いものとされる。従って、アレイ基板10bにおいて第1TFT10fA及び第2TFT10fBと重畳する領域と、第1TFT10fA及び第2TFT10fBとは非重畳となる領域と、の間に段差が生じていても、スペーサ部11によって保持される一対の基板10a,10bの間の間隔にばらつきが生じ難くなって安定化するので、表示面10DSに表示される画像にムラが生じ難くなる。
 また、スペーサ部11は、表示面10DSの面内に複数が分散して配されており、複数のスペーサ部11のうち、湾曲方向について湾曲軸CAXに最も近い位置に配されるスペーサ部11は、アレイ基板10bのうち、互いに隣り合う第1TFT10fA及び第2TFT10fBの中間に位置する。このようにすれば、表示面10DSの面内に分散して配される複数のスペーサ部11によって一対の基板10a,10bの間の間隔が良好に保持される。複数のスペーサ部11のうち、湾曲方向について湾曲軸CAXに最も近い位置に配されるスペーサ部11は、当該湾曲液晶パネル10が湾曲される前と後とでアレイ基板10bに対する位置が湾曲方向について殆ど変化することがなく、仮に変化が生じたとしてもその変化量は最小とされる。そして、この湾曲方向について湾曲軸CAXに最も近い位置に配されるスペーサ部11が、アレイ基板10bのうち、互いに隣り合う第1TFT10fA及び第2TFT10fBの中間に位置しているので、湾曲軸CAXに対する湾曲方向についての各スペーサ部11の配置に応じてアレイ基板10bに対する位置が変化しても、第1TFT10fA及び第2TFT10fBの少なくともいずれか一方と重畳する確実性が高いものとなる。これにより、複数のスペーサ部11によって保持される一対の基板10a,10bの間の間隔がよりばらつき難くなる。
 また、互いに隣り合う第1TFT10fA及び第2TFT10fBは、間に間隔を空けて配されていて、その間隔がスペーサ部11における湾曲方向についての寸法よりも小さい。互いに隣り合う第1TFT10fAと第2TFT10fBとの間となる部分は、第1TFT10fA及び第2TFT10fBに対して段差状をなしている。スペーサ部11が第1TFT10fAと第2TFT10fBとの間となる部分に対して重畳する配置となった場合でも、スペーサ部11の一部については第1TFT10fA及び第2TFT10fBの少なくともいずれか一方に対して重畳する配置となる。従って、スペーサ部11による間隔保持機能が適切に発揮され、もって一対の基板10a,10b間の間隔がよりばらつき難くなる。
 また、第1TFT10fA及び第2TFT10fBは、画像信号が供給されるソース電極10f2と、半導体材料からなりソース電極10f2に接続されるチャネル部10f4と、ソース電極10f2に対して間隔を空けた位置に配されてチャネル部10f4に接続されるドレイン電極10f3と、を少なくともそれぞれ有しており、チャネル部10f4を介して接続されるソース電極10f2及びドレイン電極10f3は、その間の間隔がスペーサ部11における湾曲方向についての寸法よりも小さい。このようにすれば、ソース電極10f2に供給された画像信号は、半導体材料からなるチャネル部10f4を介してドレイン電極10f3へと供給される。チャネル部10f4を介して接続されるソース電極10f2とドレイン電極10f3との間となる部分は、ソース電極10f2及びドレイン電極10f3に対して段差状をなしている。スペーサ部11がソース電極10f2とドレイン電極10f3との間となる部分に対して重畳する配置となった場合でも、スペーサ部11の一部についてはソース電極10f2とドレイン電極10f3との少なくともいずれか一方に対して重畳する配置となる。従って、スペーサ部11による間隔保持機能が適切に発揮され、もって一対の基板10a,10b間の間隔がよりばらつき難くなる。
 また、アレイ基板10bには、湾曲方向と交差する方向に沿って延在して第1TFT10fAに接続される第1ゲート配線(第1配線部)10iAと、第1ゲート配線10iAに並行する形で延在して第1ゲート配線10iAとの間に湾曲方向について間隔を空けて隣り合う形で配されるとともに第2TFT10fBに接続される第2ゲート配線(第2配線部)10iBと、第1ゲート配線10iA及び第2ゲート配線10iBに並行する形で延在し第1ゲート配線10iAと第2ゲート配線10iBとの双方に跨る形で配される配線間遮光部21aと、が設けられている。このようにすれば、第1TFT10fA及び第2TFT10fBには、第1ゲート配線10iA及び第2ゲート配線10iBを介して信号が供給される。湾曲方向について第1ゲート配線10iAと第2ゲート配線10iBとの間となる部分は、第1ゲート配線10iA及び第2ゲート配線10iBに並行する形で延在していてそこから光漏れが生じるおそれがあるものの、上記のように配線間遮光部21aは、第1ゲート配線10iA及び第2ゲート配線10iBに並行する形で延在し第1ゲート配線10iAと第2ゲート配線10iBとの双方に跨る形で配されているから、第1ゲート配線10iAと第2ゲート配線10iBとの間となる部分から光が漏れ難くなる。また、仮にCF基板10a側に上記と同様の配線間遮光部21aを設けるようにした場合に比べると、開口率を高く保つことができる。なお、上記の光漏れは、当該湾曲液晶パネル10を液晶表示装置に用いた場合には、ノーマリホワイトモードで顕著であるが、ノーマリブラックモードにおいても、第1ゲート配線10iAや第2ゲート配線10iBからの電界に起因して液晶分子の配向が乱れるため、生じる可能性がある。FFSモード等では、第1ゲート配線10iAや第2ゲート配線10iBの上側に、共通電極10hが配置されているが、共通電極10hに形成したスリット10h1などの開口部からの電界が漏れる場合がある。また、スペーサ部11の配置に起因して、液晶分子を初期配向させるために配向膜10n,10oに対して施す配向処理(ラビング等)が十分でない場合に、当該部分で配向乱れによる光漏れが生じることがある。
 また、アレイ基板10bには、第1ゲート配線10iAに対して湾曲方向について第2ゲート配線10iB側とは反対側に隣り合う形で配されて第1TFT10fAに接続される第1画素電極10gAと、第2ゲート配線10iBに対して湾曲方向について第1ゲート配線10iA側とは反対側に隣り合う形で配されて第2TFT10fBに接続される第2画素電極10gBと、第1画素電極10gA及び第2画素電極10gBに対して層間絶縁膜(絶縁膜)17を介して重畳する形で配されて基準電位が供給される共通電極10hと、が設けられており、配線間遮光部21aは、遮光性及び導電性を有する材料からなり、共通電極10hに接する形で配されている。このようにすれば、第1画素電極10gA及び第2画素電極10gBは、第1TFT10fA及び第2TFT10fBの駆動に基づいてそれぞれ充電される。基準電位が供給された共通電極10hと第1画素電極10gA及び第2画素電極10gBとの間には、第1画素電極10gA及び第2画素電極10gBに充電された電圧値に基づく電位差が生じ、その電位差に基づいて表示面10DSに所定の階調の表示がなされる。第1ゲート配線10iA及び第2ゲート配線10iBに並行する形で延在する配線間遮光部21aは、遮光性及び導電性を有する材料からなり、共通電極10hに接する形で配されているので、共通電極10hの低抵抗化を図ることができる。これにより、共通電極10hが基準電位に安定的に保たれるので、シャドウイングなどの表示不良の発生が抑制される。
 また、第1TFT10fA及び第2TFT10fBは、画像信号が供給されるソース電極10f2と、半導体材料からなりソース電極10f2に接続されるチャネル部10f4と、ソース電極10f2に対して間隔を空けた位置に配されてチャネル部10f4に接続されるドレイン電極10f3と、を少なくともそれぞれ有しており、アレイ基板10bには、ソース電極10f2とドレイン電極10f3との双方に跨る形で配されるアレイ側電極間遮光部(一方側電極間遮光部)21bが設けられている。このようにすれば、ソース電極10f2に供給された画像信号は、半導体材料からなるチャネル部10f4を介してドレイン電極10f3へと供給される。アレイ基板10bに設けられたアレイ側電極間遮光部21bは、ソース電極10f2とドレイン電極10f3との双方に跨る形で配されているから、ソース電極10f2とドレイン電極10f3との間となる部分に位置する半導体材料からなるチャネル部10f4に外光が照射されるのを抑制することができる。これにより、各TFT10fA,10fBの特性変動、特にオフ状態とされた各TFT10fA,10fBにおいて生じ得るリーク電流を低減できる。
 また、第1TFT10fA及び第2TFT10fBは、画像信号が供給されるソース電極10f2と、半導体材料からなりソース電極10f2に接続されるチャネル部10f4と、ソース電極10f2に対して間隔を空けた位置に配されてチャネル部10f4に接続されるドレイン電極10f3と、を少なくともそれぞれ有しており、CF基板10aには、ソース電極10f2とドレイン電極10f3との双方に跨る範囲に対して重畳する形でCF側電極間遮光部(他方側電極間遮光部)22が設けられている。このようにすれば、ソース電極10f2に供給された画像信号は、半導体材料からなるチャネル部10f4を介してドレイン電極10f3へと供給される。CF基板10aに設けられたCF側電極間遮光部22は、ソース電極10f2とドレイン電極10f3との双方に跨る範囲と重畳する形で配されているから、ソース電極10f2とドレイン電極10f3との間となる部分に位置する半導体材料からなるチャネル部10f4に外光が照射されるのを抑制することができる。これにより、各TFT10fA,10fBの特性変動、特にオフ状態とされた各TFT10fA,10fBにおいて生じ得るリーク電流を低減できる。
 また、アレイ基板10bには、湾曲方向と交差する方向に沿って並ぶ複数の画素電極10gが設けられているのに対し、CF基板10aには、湾曲方向に沿って延在して隣り合う画素電極10gの間となる位置に配される画素間遮光部10lが設けられており、CF側電極間遮光部22は、画素間遮光部10lを部分的に拡幅してなる。このようにすれば、湾曲方向と交差する方向に沿って並ぶ複数の画素電極10gの間となる位置に画素間遮光部10lが配されることで、隣り合う画素電極10gの間となる部分から光が漏れ難くなる。CF側電極間遮光部22が画素間遮光部10lを部分的に拡幅してなるので、CF側電極間遮光部22を設置するためのコストを低廉化させることができる。
 また、アレイ基板10bには、第1TFT10fA及び第2TFT10fBにそれぞれ接続されるとともに湾曲方向に沿って並ぶ第1画素電極10gA及び第2画素電極10gBが設けられ、これら第1画素電極10gA及び第2画素電極10gBが湾曲方向と交差する方向に沿って複数ずつ並んで配されているのに対し、CF基板10aには、互いに異なる色を呈する複数のカラーフィルタ10kが複数ずつの第1画素電極10gA及び第2画素電極10gBと重畳するよう湾曲方向と交差する方向に沿って並んで設けられ、これら複数のカラーフィルタ10kは、湾曲方向に沿って延在して第1画素電極10gA及び第2画素電極10gBを跨ぐ形で配されている。このようにすれば、第1TFT10fA及び第2TFT10fBが駆動されることで第1画素電極10gA及び第2画素電極10gBの充電が図られると、その電圧値に基づいて各カラーフィルタ10kの透過光量が制御され、もって表示面10DSに所定の階調のカラー表示がなされる。当該湾曲液晶パネル10が湾曲されることに起因してアレイ基板10bの第1画素電極10gA及び第2画素電極10gBに対するカラーフィルタ10kの配置が湾曲方向についてばらついても、異なる色を呈する複数のカラーフィルタ10kは、湾曲方向と交差する方向に沿って並ぶとともに、各々が湾曲方向に沿って延在して第1画素電極10gA及び第2画素電極10gBを跨ぐ形で配されているから、混色が生じ難いものとなる。
 また、アレイ基板10bには、湾曲方向と交差する方向に沿って延在して第1TFT10fAに接続される第1ゲート配線10iAと、第1ゲート配線10iAに並行する形で延在して第1ゲート配線10iAとの間に湾曲方向について間隔を空けて隣り合う形で配されるとともに第2TFT10fBに接続される第2ゲート配線10iBと、が設けられ、これら第1ゲート配線10iA及び第2ゲート配線10iBには、それぞれ走査信号が供給されるのに対し、第1TFT10fA及び第2TFT10fBは、第1ゲート配線10iA及び第2ゲート配線10iBにそれぞれ接続されるゲート電極10f1を少なくともそれぞれ有しており、第1TFT10fAのゲート電極10f1は、第1ゲート配線10iAに対して湾曲方向について第2ゲート配線10iB側とは反対側に隣り合って配されるのに対し、第2TFT10fBのゲート電極10f1は、第2ゲート配線10iBに対して湾曲方向について第1ゲート配線10iA側とは反対側に隣り合って配される。このようにすれば、第1ゲート配線10iA及び第2ゲート配線10iBにそれぞれ走査信号が供給されると、その走査信号に基づいて第1TFT10fA及び第2TFT10fBが駆動される。第1TFT10fA及び第2TFT10fBの各ゲート電極10f1と第1ゲート配線10iAと第2ゲート配線10iBとが湾曲方向に沿って並ぶ形で配され、これらの配置範囲がアレイ基板10bに対するスペーサ部11の位置の変動許容範囲となる。従って、当該湾曲液晶パネル10の湾曲に伴うアレイ基板10bに対するスペーサ部11の位置のばらつきをより広範囲にわたって吸収することができ、もって一対の基板10a,10b間の間隔がより安定化する。
 また、第1TFT10fA及び第2TFT10fBは、間に間隔を空けて配されるとともに、半導体材料からなりゲート電極10f1に対してゲート絶縁膜(絶縁膜)13を介して重畳するチャネル部10f4を少なくともそれぞれ有しており、第1TFT10fAのチャネル部10f4と、第2TFT10fBのチャネル部10f4と、が互いに連なる形で設けられている。このようにすれば、第1ゲート配線10iA及び第2ゲート配線10iBのそれぞれに供給される走査信号に基づいて第1TFT10fA及び第2TFT10fBが駆動されると、それらの各チャネル部10f4が通電される。互いに隣り合う第1TFT10fAと第2TFT10fBとの間となる部分は、第1TFT10fA及び第2TFT10fBに対して段差状をなしているものの、第1TFT10fAのチャネル部10f4と、第2TFT10fBのチャネル部10f4と、が互いに連なる形で設けられているので、その連なり部分によって上記した段差が緩和される。これにより、アレイ基板10bにおけるスペーサ部11と重畳する箇所の平坦性が向上するので、一対の基板10a,10b間の間隔がより安定化する。なお、第1TFT10fAのチャネル部10f4と、第2TFT10fBのチャネル部10f4と、が互いに連なっていても、第1TFT10fA及び第2TFT10fBは、異なる走査信号によって駆動されるので、第1TFT10fAと第2TFT10fBとが短絡する事態が避けられている。
 また、第1TFT10fA及び第2TFT10fBは、半導体材料からなりゲート電極10f1に対してゲート絶縁膜13を介して重畳するチャネル部10f4と、チャネル部10f4に接続されるソース電極10f2と、ソース電極10f2に対して間隔を空けた位置に配されてチャネル部10f4に接続されるドレイン電極10f3と、を少なくともそれぞれ有しており、チャネル部10f4は、接続対象であるソース電極10f2とドレイン電極10f3との間に位置する部分と、ソース電極10f2及びドレイン電極10f3の少なくとも一部ずつとそれぞれ重畳する部分と、を選択的に有する。このようにすれば、ソース電極10f2に供給された画像信号は、半導体材料からなるチャネル部10f4を介してドレイン電極10f3へと供給される。チャネル部10f4となる半導体材料は、ソース電極10f2の外形から外側にはみだす部分を有していない。従って、当該湾曲液晶パネル10に対して外光が照射されたとき、その外光がソース電極10f2側において、チャネル部10f4となる半導体材料に対して照射され難いものとなる。ここで、仮にチャネル部となる半導体材料がソース電極10f2からはみだす部分を有していると、当該湾曲液晶パネル10に対する外光の照射光量が変動したときにソース電極10f2とゲート電極10f1との間の静電容量値が変動してしまい、映像信号が変動することで、結果として表示不良が生じるおそれがある。その点、上記のようにソース電極10f2側において、チャネル部10f4となる半導体材料に対して外光が照射され難くされることで、当該湾曲液晶パネル10に対する外光の照射光量が変動しても表示不良が生じ難いものとなる。
 <実施形態2>
 本発明の実施形態2を図9から図13によって説明する。この実施形態2では、上記した実施形態1から湾曲液晶パネル110における湾曲の仕方などを変更したものを示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
 本実施形態に係る湾曲液晶パネル110は、図9に示すように、全体として横長の方形状をなしている。この湾曲液晶パネル110は、短辺方向が各図面のY軸方向と、長辺方向が各図面のX軸方向と、板厚方向が各図面のZ軸方向と、それぞれ一致している。湾曲液晶パネル110における湾曲軸CAXは、その軸線方向が湾曲液晶パネル110の短辺方向(Y軸方向)と一致しており、湾曲軸CAXと直交し且つ表示面110DSに沿う方向である湾曲方向(表示面110DSの曲率が変化する方向)は、湾曲液晶パネル110の長辺方向(X軸方向)と一致している。湾曲液晶パネル110を構成するCF基板110aは、短辺寸法がアレイ基板110bの短辺寸法よりも短くされるのに対し、アレイ基板110bに対して短辺方向についての一方の端部が揃う形で貼り合わせられている。従って、アレイ基板110bにおける短辺方向についての他方の端部は、CF基板110aに対して側方に突き出しており、その突き出し部分には信号供給源に中継接続されるフレキシブル基板(図示せず)が接続されている。
 本実施形態では、アレイ基板110bに設けられた画素電極110gは、図10に示すように、横長形状をなしており、その長辺方向がX軸方向(湾曲方向)と一致し、短辺方向がY軸方向(湾曲軸CAXの軸線方向)と一致している。この画素電極110gの短辺方向であるY軸方向に沿って延在するソース配線110jは、図12に示すように、X軸方向について所定の間隔を空けて隣り合う形で2本が並んで配されている。以下では、X軸方向について隣り合う形で2本のソース配線110jのうち、図10に示す右側のソース配線110jを「第1ソース配線(第1配線部)」としてその符号に添え字Aを付し、第1ソース配線110jAに対して同図左側に隣り合うソース配線110jを「第2ソース配線(第2配線部)」としてその符号に添え字Bを付し、ソース配線110jを区別せずに総称する場合には、符号に添え字を付さないものとする。第1ソース配線110jAと第2ソース配線110jBとの間に空けられた間隔は、ソース配線110jの線幅よりも狭く、例えば3μm程度とされるのが好ましいが、必ずしもその限りではない。以上のように複数のソース配線110jが画素電極110gの短辺方向に沿って延在し、画素電極110gの長辺方向について間隔を空けて並んで配されることで、上記した実施形態1に比べると、X軸方向についてのソース配線110jの配列間隔が、画素電極110gの短辺寸法を長辺寸法にて除した比率(例えば約1/3)程度となり、それに伴ってX軸方向についての単位長さ当たりのソース配線110jの設置数が上記と同様の比率(例えば約1/3)程度となる。これにより、ソース配線110jの設置数を削減することができるので、ソース配線110jに供給される画像信号の数が削減され、もって湾曲液晶パネル110の製造コストを低減させることができる。
 上記したソース配線110jが接続されるTFT110fは、図10及び図12に示すように、ソース配線110jと同様に、X軸方向について所定の間隔を空けて隣り合う形で2つが並んで配されている。以下では、X軸方向について隣り合う形で2つのTFT110fのうち、図10に示す右側のTFT110fを「第1TFT(第1スイッチング素子)」としてその符号に添え字Aを付し、第1TFT110fAに対して同図左側に隣り合うTFT110fを「第2TFT(第2スイッチング素子)」としてその符号に添え字Bを付し、TFT110fを区別せずに総称する場合には、符号に添え字を付さないものとする。第1TFT110fAと第2TFT110fBとの間に空けられた間隔は、上記した2本のソース配線110jA,110jBの間の間隔とほぼ等しい。第1TFT110fAは、第1ソース配線110jAに接続されていて第1ソース配線110jAに供給される画像信号がソース電極110f2に供給されるのに対し、第2TFT10fBは、第2ソース配線110jBに接続されていて第2ソース配線110jBに供給される画像信号がソース電極110f2に供給される。従って、第1TFT110fA及び第2TFT110fBには、異なる画像信号が供給される。一方、第1TFT110fA及び第2TFT110fBには、同じ(共通の)ゲート配線(第3配線部)110iが接続されていて同じ走査信号に基づいて同じタイミングで駆動される。
 画素電極110gは、図10に示すように、互いに隣り合う第1ソース配線110jA及び第2ソース配線110jBを挟んでX軸方向について背中合わせとなるよう2つが配置されている。以下では、第1ソース配線110jAに対してX軸方向について第2ソース配線110jB側とは反対側(図10に示す右側)に隣り合う画素電極110gを「第1画素電極」としてその符号に添え字Aを付し、第2ソース配線110jBに対してX軸方向について第1ソース配線110jA側とは反対側(図10に示す左側)に隣り合う画素電極110gを「第2画素電極」としてその符号に添え字Bを付し、画素電極110gを区別せずに総称する場合には、符号に添え字を付さないものとする。第1画素電極110gAには、第1TFT110fAが接続されていて第1ソース配線110jAに供給される画像信号に基づいて所定の電圧値(電位)に充電される。同様に、第2画素電極110gBには、第2TFT110fBが接続されていて第2ソース配線110jBに供給される画像信号に基づいて所定の電圧値に充電される。第1画素電極110gAに対してX軸方向について接続対象となる第1ソース配線110jA側とは反対側(図10に示す右側)には、接続対象となる第1ソース配線110jAに対して図10に示す右側に並ぶ別の組の第2ソース配線110jBに接続された第2画素電極110gBが配されている。同様に、第2画素電極110gBに対してX軸方向について接続対象となる第2ソース配線110jB側とは反対側(図10に示す左側)には、接続対象となる第2ソース配線110jBに対して図10に示す左側に並ぶ別の組の第1ソース配線110jAに接続された第1画素電極110gAが配されている。つまり、X軸方向に沿って並ぶ多数の画素電極110gのうち、間にソース配線110jが介在する形で隣り合う2つの画素電極110gは、X軸方向について隣り合う同じ組の第1ソース配線110jA及び第2ソース配線110jBに接続されているのに対し、間にソース配線110jを介することなく隣り合う2つの画素電極110gは、X軸方向について隣り合わない異なる組の第1ソース配線110jA及び第2ソース配線110jBに接続されている。従って、異なる組の第1ソース配線110jAと第2ソース配線110jBとの間には、X軸方向に沿って並ぶ2つの画素電極110gが挟み込まれる配置となっている。
 アレイ基板110b側が上記のような構成とされるのに伴い、CF基板110aは、次のような構成となっている。すなわち、CF基板110aに設けられるカラーフィルタ110kは、図11に示すように、互いに異なる色を呈する三色のものが、それぞれX軸方向に沿って延在するとともに、Y軸方向に沿って繰り返し並んで配されており、Y軸方向についての配置がアレイ基板110b側の画素電極110gの同配置と整合するとともに、対向する各画素電極110gと共にR,G,Bの3色の画素部110RPX,110GPX,110BPXを構成している。従って、この湾曲液晶パネル110においては、Y軸方向に沿って隣り合うR,G,Bの3色の画素部110RPX,110GPX,110BPXによって所定の階調のカラー表示を可能な表示画素が構成されている。一方、各色のカラーフィルタ110Rk,110Gk,110Bkは、それぞれX軸方向に沿って表示領域のほぼ全長にわたって延在していてX軸方向に沿って並ぶ多数の画素電極110gを全て跨ぐ(横切る)形で配されている。つまり、各色の画素部110RPX,110GPX,110BPXは、X軸方向に沿って同色のものが多数ずつ並んで配されている。画素間遮光部110lは、Y軸方向について隣り合うカラーフィルタ110kの間を区分する形で配されており、Y軸方向について隣り合っていて互いに異なる色を呈する画素部110PXの間を区画している。画素間遮光部110lは、X軸方向に沿って表示領域のほぼ全長にわたって延在していて、アレイ基板110b側のゲート配線110iと平面に視て重畳する配置とされる。
 スペーサ部111は、図12及び図13に示すように、X軸方向(湾曲方向)について互いに隣り合う第1TFT110fA及び第2TFT110fBの少なくともいずれか一方と重畳する形で配されている。このような構成によれば、湾曲液晶パネル110が製造に際して表示面110DSがフラットな状態から湾曲軸CAX周りに湾曲されても、スペーサ部111が第1TFT110fA及び第2TFT110fBのいずれに対しても非重畳となる位置にてアレイ基板110b側に当接する事態が生じ難くなり、スペーサ部111が第1TFT110fA及び第2TFT110fBのいずれかと重畳する位置にてアレイ基板110b側に当接される確実性が高いものとされる。これにより、上記した実施形態1と同様に、表示面110DSに表示される画像にムラが生じ難くなる。なお、表示面110DSの面内に分散配置された複数のスペーサ部111は、上記した実施形態1と同様に、製造過程において湾曲液晶パネル110が湾曲される前において、アレイ基板110bのうち、X軸方向について互いに隣り合う第1TFT110fA及び第2TFT110fBの中間位置に当接されている。なお、図12及び図13では、X軸方向について湾曲軸CAXに最も近い位置に配されるスペーサ部111を太い二点鎖線により図示し、X軸方向について湾曲軸CAXから最も遠い位置、つまり湾曲液晶パネル110における長辺方向についての両端位置に配されるスペーサ部111をそれぞれ細い二点鎖線により図示している。
 ここで、第1TFT110fA及び第2TFT110fBの構成に関して詳しく説明する。第1TFT110fAは、図12に示すように、ゲート配線110iのうち、第1ソース配線110jAと交差する部分を、Y軸方向について両側にそれぞれ突出させてなるゲート電極110f1を有している。第1TFT110fAは、第1ソース配線110jAのうち、第1TFT110fAのゲート電極110f1と交差する部分を、X軸方向について第2ソース配線110jB側とは反対側(図12に示す左側)に突出させてなるソース電極110f2を有している。一方、第2TFT10fBは、ゲート配線110iのうち、第2ソース配線110jBと交差する部分を、Y軸方向について両側にそれぞれ突出させてなるゲート電極110f1を有している。第2TFT110fBは、第2ソース配線110jBのうち、第2TFT110fBのゲート電極110f1と交差する部分を、X軸方向について第1ソース配線110jA側とは反対側(図12に示す右側)に突出させてなるソース電極110f2を有している。従って、第1TFT110fAのソース電極110f2と、第1ソース配線110jAと、第2ソース配線110jBと、第2TFT110fBのソース電極110f2と、がX軸方向に沿って列をなす形で順次に並んで配されており、これらの配置範囲がアレイ基板110bにおいて内面の平坦性が担保される範囲であり、アレイ基板110bに対するスペーサ部111の当接位置の変動許容範囲となる。従って、湾曲液晶パネル110の湾曲に伴うアレイ基板110bに対するスペーサ部111の当接位置のばらつきをより広範囲にわたって吸収することができ、もって一対の基板110a,110b間の間隔をより安定化させることができる。また、第1TFT110fA及び第2TFT110fBには、同じ(共通の)ゲート配線10iからの走査信号が供給されるようになっている。
 ソース電極110f2の構成について詳しく説明する。ソース電極110f2は、図12に示すように、ソース配線110jの本体部分(Y軸方向に沿う直線状部分)からX軸方向について分岐される形で設けられている。ソース電極110f2は、ソース配線110jの本体部分に連なって同本体部分に対して鋭角をなしてX軸方向及びY軸方向に対して斜め方向に沿って延在する第1ソース電極構成部110f2aと、ソース配線110jの本体部分に連なって第1ソース電極構成部110f2aに対してほぼ直角をなしてX軸方向及びY軸方向に対して斜め方向に沿って延在する第2ソース電極構成部110f2bと、第2ソース電極構成部110f2bの突出先端部に連なって第2ソース電極構成部110f2bに対してほぼ直角をなして第1ソース電極構成部110f2aに並行し且つ第1ソース電極構成部110f2aと対向状をなす第3ソース電極構成部110f2cと、第3ソース電極構成部110f2cの突出先端部に連なってX軸方向に並行する形でソース配線110j側とは反対側に向けて突出する第4ソース電極構成部(ソース電極拡張部)110f2dと、から構成されている。ソース電極110f2のうち、第1ソース電極構成部110f2a、第2ソース電極構成部110f2b及び第3ソース電極構成部110f2cは、いずれもゲート電極110f1(ゲート配線110iからの拡幅部分)と重畳する配置とされるものの、第4ソース電極構成部110f2dについては、ゲート電極110f1に対して外側に突き出していてゲート配線110iの一部と重畳する配置とされる。また、第1TFT110fA及び第2TFT110fBを構成するドレイン電極110f3は、ソース電極110f2を構成する第1ソース電極構成部110f2a及び第3ソース電極構成部110f2cに並行する形で延在するとともに、第1ソース電極構成部110f2a、第2ソース電極構成部110f2b及び第3ソース電極構成部110f2cに対してほぼ等しい間隔を空けた位置に配されており、第1ソース電極構成部110f2a及び第3ソース電極構成部110f2cの突出先端部間に空けられた開口部分から導出された端部が画素電極110gに接続されている。なお、ドレイン電極110f3に関するその他の構成などは、上記した実施形態1と同様である。
 第1TFT110fA及び第2TFT110fBを構成するチャネル部110f4は、ゲート電極110f1と重畳するとともに、平面に視てソース電極110f2の形成範囲内に収まる大きさを有しており、具体的には平面に視て接続対象であるソース電極110f2とドレイン電極110f3との間に位置する部分と、ソース電極110f2及びドレイン電極110f3の一部ずつとそれぞれ重畳する部分と、を選択的に有している。これにより、上記した実施形態1と同様に、ソース電極110f2側において、チャネル部110f4となる半導体材料に対して外光が照射され難くなるので、湾曲液晶パネル110に対する外光の照射光量が変動しても表示不良が生じ難いものとなる。そして、チャネル部110f4は、ゲート電極110f1と重畳する部分である第1チャネル構成部110f4aに加えて、ゲート電極110f1に対して外側に突き出していてゲート配線110iの一部と重畳する部分である第2チャネル構成部(チャネル拡張部)110f4bを有している。第1チャネル構成部110f4aは、ソース電極110f2を構成する第1ソース電極構成部110f2a及び第3ソース電極構成部110f2cの一部ずつと重畳している。これに対し、第2チャネル構成部110f4bは、第1チャネル構成部110f4aからX軸方向に沿ってソース配線110j側とは反対側に向けて突出する形で設けられていて、ソース電極110f2を構成する第4ソース電極構成部110f2dの大部分と重畳している。このように、ソース電極110f2及びチャネル部110f4が、互いに重畳する第4ソース電極構成部110f2d及び第2チャネル構成部110f4bを有しているので、第4ソース電極構成部110f2d及び第2チャネル構成部110f4bの分だけ、アレイ基板110bにおいて内面の平坦性が担保される範囲が拡張されるとともに、アレイ基板110bに対するスペーサ部111のX軸方向についての当接位置の変動許容範囲が拡張される。従って、湾曲液晶パネル110の湾曲に伴うアレイ基板110bに対するスペーサ部111の当接位置のばらつきをより広範囲にわたって吸収することができ、もって一対の基板間の間隔がより安定化する。なお、第1TFT110fA及び第2TFT110fBを構成するチャネル部110f4同士は、上記した実施形態1のように連ねられない構成とされる。その理由は、第1TFT110fA及び第2TFT110fBは、同じゲート配線110iによって同じタイミングでもって駆動されることから、仮にチャネル部110f4同士が連なっていると、第1ソース配線110jA及び第2ソース配線110jB同士が短絡するためである。
 また、遮光部121は、図12及び図13に示すように、X軸方向について互いに隣り合う第1ソース配線110jAと第2ソース配線110jBとの双方に跨る形で配される配線間遮光部121aと、接続対象であるソース電極110f2とドレイン電極110f3との双方に跨る形で配されるアレイ側電極間遮光部121bと、第4ソース電極構成部110f2d及び第2チャネル構成部110f4bと重畳する形で配される遮光拡張部121cと、を相互に繋いだ構成とされる。遮光拡張部121cは、アレイ側電極間遮光部121bからX軸方向に沿ってソース配線110j側とは反対側に向けて突出する形で設けられている。これにより、アレイ基板110bにおける内面の平坦性がより好適に担保され、スペーサ部111による間隔保持機能がより好適に発揮される。なお、図12では、遮光部121の形成範囲を網掛け状にして図示している。
 以上説明したように本実施形態によれば、アレイ基板110bには、湾曲方向と交差する方向に沿って延在して第1TFT110fAに接続される第1ソース配線(第1配線部)110jAと、第1ソース配線110jAに並行する形で延在して第1ソース配線110jAとの間に湾曲方向について間隔を空けて隣り合う形で配されるとともに第2TFT110fBに接続される第2ソース配線(第2配線部)110jBと、が設けられ、これら第1ソース配線110jA及び第2ソース配線110jBには、それぞれ画像信号が供給されるのに対し、第1TFT110fA及び第2TFT110fBは、第1ソース配線110jA及び第2ソース配線110jBにそれぞれ接続されるソース電極110f2を少なくともそれぞれ有しており、第1TFT110fAのソース電極110f2は、第1ソース配線110jAに対して湾曲方向について第2ソース配線110jB側とは反対側に隣り合って配されるのに対し、第2TFT110fBのソース電極110f2は、第2ソース配線110jBに対して湾曲方向について第1ソース配線110jA側とは反対側に隣り合って配される。このようにすれば、第1ソース配線110jA及び第2ソース配線110jBにそれぞれ画像信号が供給されると、その画像信号が第1TFT110fA及び第2TFT110fBの各ソース電極110f2に供給される。第1TFT110fA及び第2TFT110fBの各ソース電極110f2と第1ソース配線110jAと第2ソース配線110jBとが湾曲方向に沿って並ぶ形で配され、これらの配置範囲がアレイ基板110bに対するスペーサ部111の位置の変動許容範囲となる。従って、当該湾曲液晶パネル110の湾曲に伴うアレイ基板110bに対するスペーサ部111の位置のばらつきをより広範囲にわたって吸収することができ、もって一対の基板110a,110b間の間隔がより安定化する。
 また、アレイ基板110bには、第1ソース配線110jAに対して湾曲方向について第2ソース配線110jB側とは反対側に隣り合う形で配されて第1TFT110fAに接続される第1画素電極110gAと、第2ソース配線110jBに対して湾曲方向について第1ソース配線110jA側とは反対側に隣り合う形で配されて第2TFT110fBに接続される第2画素電極110gBと、が設けられており、第1画素電極110gA及び第2画素電極110gBは、平面形状が略長方形とされていてその長辺方向が湾曲方向と、短辺方向が第1ソース配線110jA及び第2ソース配線110jBの延在方向と、それぞれ一致する形で配されている。このようにすれば、例えば、第1ソース配線110jA及び第2ソース配線110jBが複数本ずつ配される構成を採った場合、第1ソース配線110jA及び第2ソース配線110jBの配列間隔は、第1画素電極110gA及び第2画素電極110gBの長辺寸法に基づいて定められることになる。従って、仮に第1画素電極及び第2画素電極における長辺方向が第1ソース配線110jA及び第2ソース配線110jBの延在方向と、短辺方向が湾曲方向と、それぞれ一致する配置とした場合に比べると、当該湾曲液晶パネル110における湾曲方向についての第1ソース配線110jA及び第2ソース配線110jBの設置数が削減される。これにより、第1ソース配線110jA及び第2ソース配線110jBに供給される画像信号の数が削減されるので、当該湾曲液晶パネル110の製造コストを低減させることができる。
 また、アレイ基板110bには、湾曲方向に沿って延在して第1TFT110fA及び第2TFT110fBに対してそれぞれ接続されるとともに走査信号が供給されるゲート配線(第3配線部)110iが設けられており、第1TFT110fA及び第2TFT110fBは、半導体材料からなり少なくともソース電極110f2に接続されるチャネル部110f4を少なくとも有しており、ソース電極110f2及びチャネル部110f4は、湾曲方向に沿って延在してゲート配線110iの一部と重畳する第4ソース電極構成部(ソース電極拡張部)110f2d及び第2チャネル構成部(チャネル拡張部)110f4bをそれぞれ有している。このようにすれば、ゲート配線110iに供給される走査信号に基づいて第1TFT110fA及び第2TFT110fBが駆動されると、第1ソース配線110jA及び第2ソース配線110jBのそれぞれに供給される画像信号が第1TFT110fA及び第2TFT110fBの各チャネル部110f4に通電される。ソース電極110f2及びチャネル部110f4は、湾曲方向に沿って延在してゲート配線110iの一部と重畳する第4ソース電極構成部110f2d及び第2チャネル構成部110f4bをそれぞれ有しており、これら第4ソース電極構成部110f2d及び第2チャネル構成部110f4bの分だけアレイ基板110bに対するスペーサ部111の位置の変動許容範囲が拡張される。従って、当該湾曲液晶パネル110の湾曲に伴うアレイ基板110bに対するスペーサ部111の位置のばらつきをより広範囲にわたって吸収することができ、もって一対の基板110a,110b間の間隔がより安定化する。
 <実施形態3>
 本発明の実施形態3を図14から図17によって説明する。この実施形態3では、上記した実施形態2からアレイ基板210b側の遮光部を省略してCF基板側のCF側電極間遮光部222の構成を変更したものを示す。なお、上記した実施形態2と同様の構造、作用及び効果について重複する説明は省略する。
 本実施形態に係るCF側電極間遮光部222は、図14及び図15に示すように、その形成範囲が上記した実施形態2に記載されたものよりも拡張されている。具体的には、CF側電極間遮光部222は、図16及び図17に示すように、第1TFT210fA及び第2TFT210fBにおいてソース電極210f2とドレイン電極210f3との間となる部分の全域に加えて、ソース電極210f2及びドレイン電極210f3の全域に対しても平面に視て重畳する形で配されている。つまり、CF側電極間遮光部222は、第1TFT210fA及び第2TFT210fBのほぼ全域に対して重畳するよう、X軸方向に沿って延在している。なお、CF側電極間遮光部222の延在する長さは、当該湾曲液晶パネルの湾曲に伴い、アレイ基板210bに対するCF側電極間遮光部222のX軸方向についての位置が変動した場合でも、第1TFT210fA及び第2TFT210fBと重畳するような長さである。具体的には、当該湾曲液晶パネルの湾曲に伴い、アレイ基板210bに対するCF側電極間遮光部222の位置が、X軸方向に例えば30μm変動し、かつY軸方向に例えば5μm変動した場合も、CF側電極間遮光部222は、第1TFT210fA及び第2TFT210fBと重畳する。このような構成によれば、アレイ基板210b側に、実施形態2に記載したような遮光部(第3金属膜)が設けられていなくても、第1TFT210fA及び第2TFT210fB付近において光漏れが生じるのを好適に防ぐことができる。従って、アレイ基板210bの内面に積層される積層膜の数を上記した実施形態2よりも削減できるので、アレイ基板210bの製造コストを低下させることができる。
 <実施形態4>
 本発明の実施形態4を図18から図21によって説明する。この実施形態4では、上記した実施形態1からアレイ基板310b側の遮光部を省略してCF基板側のCF側電極間遮光部322の構成を、上記した実施形態3と同様に変更したものを示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
 本実施形態に係るCF側電極間遮光部322は、図18及び図19に示すように、その形成範囲が上記した実施形態1に記載されたものよりも拡張されている。具体的には、CF側電極間遮光部322は、図20及び図21に示すように、第1TFT310fA及び第2TFT310fBにおいてソース電極310f2とドレイン電極310f3との間となる部分の全域に加えて、ソース電極310f2及びドレイン電極310f3の全域に対しても平面に視て重畳する形で配されている。つまり、CF側電極間遮光部322は、第1TFT310fA及び第2TFT310fBのほぼ全域に対して重畳するよう、Y軸方向に沿って延在している。このような構成により、上記した実施形態3と同様の作用及び効果が得られる。
 <他の実施形態>
 本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
 (1)上記した各実施形態では、1つの湾曲軸周りに湾曲した湾曲液晶パネルを示したが、複数の湾曲軸周りにそれぞれ湾曲した湾曲液晶パネルであってもよい。その場合、複数の湾曲軸が互いに並行し且つ湾曲方向について離間した配置とされる設計を採ることも可能であるが、複数の湾曲軸が互いに交差する設計を採ることも可能である。このうち、複数の湾曲軸が互いに交差する設計を採る場合には、湾曲液晶パネルの湾曲に伴うスペーサ部の変位量が最大となる湾曲方向に沿って2つのTFTを並べて配置し、それら2つのTFTの少なくともいずれか一方と重畳するようスペーサ部を配置するのが好ましい。
 (2)上記した各実施形態では、湾曲方向について湾曲軸に最も近い位置に配されるスペーサ部が第1TFT及び第2TFTの中間位置に当接される構成を示したが、湾曲方向について湾曲軸に最も近い位置に配されるスペーサ部が第1TFT及び第2TFTの中間位置に対して湾曲方向について異なる位置に当接される構成であっても構わない。
 (3)上記した各実施形態では、第1TFTと第2TFTとの間の間隔がスペーサ部の径寸法よりも小さくなる場合を示したが、第1TFTと第2TFTとの間の間隔がスペーサ部の径寸法と同じまたはそれよりも大きくなる構成であっても構わない。
 (4)上記した各実施形態では、TFTにおけるソース電極とドレイン電極との間の間隔がスペーサ部の径寸法よりも小さくなる場合を示したが、TFTにおけるソース電極とドレイン電極との間の間隔がスペーサ部の径寸法と同じまたはそれよりも大きくなる構成であっても構わない。
 (5)上記した各実施形態以外にも、TFTにおけるチャネル部及びチャネル部と連続する半導体材料の具体的な形成範囲は適宜に変更可能である。例えば、チャネル部と連続する半導体材料がソース電極の形成範囲よりも広くなる範囲でもって形成されていても構わない。
 (6)上記した実施形態1,2では、第3金属膜からなる遮光部が共通電極の上層側に配されて共通電極に直接接する形で配される場合を示したが、遮光部が共通電極の下層側に配されて共通電極に直接接する形で配されていても構わない。また、遮光部が共通電極とは直接接することがない層に設けられていても構わない。例えば、遮光部と共通電極との間に絶縁膜が形成されていてもよいし、さらにその絶縁膜に遮光部と共通電極とを接続するためのコンタクトホールが形成されていてもよい。
 (7)上記した実施形態1,2では、遮光部が第3金属膜からなる場合を示したが、遮光部が金属材料以外の遮光材料によって構成されていても構わない。
 (8)上記した実施形態1,2に記載した構成において、CF側電極間遮光部を省略し、画素間遮光部を途中で拡幅しない構成とすることも可能である。
 (9)上記した実施形態1,4では、第1TFT及び第2TFTのチャネル部同士が連ねられる構成を示したが、第1TFT及び第2TFTのチャネル部同士が分離・独立した構成を採ることも可能である。
 (10)上記した各実施形態では、湾曲液晶パネルの平面形状が長方形とされる場合を示したが、湾曲液晶パネルの平面形状は長方形以外にも正方形、円形、半円形、楕円形、半楕円形、台形などであっても構わない。
 (11)上記した実施形態1,2の説明にて用いた図1及び図9では、湾曲軸CAXがZ軸方向についてアレイ基板(アクティブマトリクス基板、TFT基板)10b側に配される構成(アレイ基板10bがCF基板10aよりも湾曲軸CAXに近い配置)を示しているが、湾曲軸CAXがZ軸方向についてCF基板(対向基板)10a側に配される構成(CF基板10aがアレイ基板10bよりも湾曲軸CAXに近い配置)であっても構わない。
 (12)上記した各実施形態では、湾曲液晶パネルの動作モードがFFSモードの場合を示したが、誘電率異方性が正の液晶を基板法線方向から見たときに略90°ねじれた状態で配向させるTN(Twisted Nematic)モードや、誘電率異方性が負の液晶を、その液晶分子の長軸を基板面に対して垂直の配向させる垂直配向(VA:Vertical Alignment)モード等でも実施可能である。
 10,110…湾曲液晶パネル(湾曲表示パネル)、10DS,110DS…表示面、10a,110a…CF基板(他方の基板)、10b,110b,210b,310b…アレイ基板(一方の基板)、10fA,110fA,210fA,310fA…第1TFT(第1スイッチング素子)、10fB,110fB,210fB,310fB…第2TFT(第2スイッチング素子)、10f1,110f1…ゲート電極、10f2,110f2,210f2,310f2…ソース電極、10f3,110f3,210f3,310f3…ドレイン電極、10f4,110f4…チャネル部、10gA,110gA…第1画素電極、10gB,110gB…第2画素電極、10h…共通電極、10iA…第1ゲート配線(第1配線部)、10iB…第2ゲート配線(第2配線部)、10k,110k…カラーフィルタ、11,111…スペーサ部、13…ゲート絶縁膜(絶縁膜)、17…層間絶縁膜(絶縁膜)、21a,121a…配線間遮光部、21b,121b…アレイ側電極間遮光部(一方側電極間遮光部)、22,222,322…CF側電極間遮光部(他方側電極間遮光部)、110f2d…第4ソース電極構成部(ソース電極拡張部)、110f4b…第2チャネル構成部(チャネル拡張部)、110i…ゲート配線(第3配線部)、110jA…第1ソース配線(第1配線部)、110jB…第2ソース配線(第2配線部)、CAX…湾曲軸(一湾曲軸)

Claims (15)

  1.  画像を表示する表示面が少なくとも一湾曲軸周りに湾曲した湾曲表示パネルであって、
     互いの板面が間隔を空けて対向する形で配される一対の基板と、
     前記一対の基板のうちの一方の基板に設けられる第1スイッチング素子と、
     前記一方の基板に設けられて前記第1スイッチング素子に対して前記一湾曲軸と直交し且つ前記表示面に沿う湾曲方向について隣り合う形で配される第2スイッチング素子と、
     前記一対の基板のうちの他方の基板に設けられて前記一対の基板の間の間隔を保持するスペーサ部であって、互いに隣り合う前記第1スイッチング素子及び前記第2スイッチング素子の少なくともいずれか一方と重畳する形で配されるスペーサ部と、を備える湾曲表示パネル。
  2.  前記スペーサ部は、前記表示面の面内に複数が分散して配されており、
     複数の前記スペーサ部のうち、前記湾曲方向について前記一湾曲軸に最も近い位置に配される前記スペーサ部は、前記一方の基板のうち、互いに隣り合う前記第1スイッチング素子及び前記第2スイッチング素子の中間に位置する請求項1記載の湾曲表示パネル。
  3.  互いに隣り合う前記第1スイッチング素子及び前記第2スイッチング素子は、間に間隔を空けて配されていて、その間隔が前記スペーサ部における前記湾曲方向についての寸法よりも小さい請求項1または請求項2記載の湾曲表示パネル。
  4.  前記第1スイッチング素子及び前記第2スイッチング素子は、画像信号が供給されるソース電極と、半導体材料からなり前記ソース電極に接続されるチャネル部と、前記ソース電極に対して間隔を空けた位置に配されて前記チャネル部に接続されるドレイン電極と、を少なくともそれぞれ有しており、
     前記チャネル部を介して接続される前記ソース電極及び前記ドレイン電極は、その間の間隔が前記スペーサ部における前記湾曲方向についての寸法よりも小さい請求項1から請求項3のいずれか1項に記載の湾曲表示パネル。
  5.  前記一方の基板には、前記湾曲方向と交差する方向に沿って延在して前記第1スイッチング素子に接続される第1配線部と、前記第1配線部に並行する形で延在して前記第1配線部との間に前記湾曲方向について間隔を空けて隣り合う形で配されるとともに前記第2スイッチング素子に接続される第2配線部と、前記第1配線部及び前記第2配線部に並行する形で延在し前記第1配線部と前記第2配線部との双方に跨る形で配される配線間遮光部と、が設けられている請求項1から請求項4のいずれか1項に記載の湾曲表示パネル。
  6.  前記一方の基板には、前記第1配線部に対して前記湾曲方向について前記第2配線部側とは反対側に隣り合う形で配されて前記第1スイッチング素子に接続される第1画素電極と、前記第2配線部に対して前記湾曲方向について前記第1配線部側とは反対側に隣り合う形で配されて前記第2スイッチング素子に接続される第2画素電極と、前記第1画素電極及び前記第2画素電極に対して絶縁膜を介して重畳する形で配されて基準電位が供給される共通電極と、が設けられており、
     前記配線間遮光部は、遮光性及び導電性を有する材料からなり、前記共通電極に接する形で配されている請求項5記載の湾曲表示パネル。
  7.  前記第1スイッチング素子及び前記第2スイッチング素子は、画像信号が供給されるソース電極と、半導体材料からなり前記ソース電極に接続されるチャネル部と、前記ソース電極に対して間隔を空けた位置に配されて前記チャネル部に接続されるドレイン電極と、を少なくともそれぞれ有しており、
     前記一方の基板には、前記ソース電極と前記ドレイン電極との双方に跨る形で配される一方側電極間遮光部が設けられている請求項1から請求項6のいずれか1項に記載の湾曲表示パネル。
  8.  前記第1スイッチング素子及び前記第2スイッチング素子は、画像信号が供給されるソース電極と、半導体材料からなり前記ソース電極に接続されるチャネル部と、前記ソース電極に対して間隔を空けた位置に配されて前記チャネル部に接続されるドレイン電極と、を少なくともそれぞれ有しており、
     前記他方の基板には、前記ソース電極と前記ドレイン電極との双方に跨る範囲に対して重畳する形で他方側電極間遮光部が設けられている請求項1から請求項7のいずれか1項に記載の湾曲表示パネル。
  9.  前記一方の基板には、前記第1スイッチング素子及び前記第2スイッチング素子にそれぞれ接続されるとともに前記湾曲方向に沿って並ぶ第1画素電極及び第2画素電極が設けられ、これら前記第1画素電極及び前記第2画素電極が前記湾曲方向と交差する方向に沿って複数ずつ並んで配されているのに対し、
     前記他方の基板には、互いに異なる色を呈する複数のカラーフィルタが複数ずつの前記第1画素電極及び前記第2画素電極と重畳するよう前記湾曲方向と交差する方向に沿って並んで設けられ、これら複数の前記カラーフィルタは、前記湾曲方向に沿って延在して前記第1画素電極及び前記第2画素電極を跨ぐ形で配されている請求項1から請求項8のいずれか1項に記載の湾曲表示パネル。
  10.  前記一方の基板には、前記湾曲方向と交差する方向に沿って延在して前記第1スイッチング素子に接続される第1配線部と、前記第1配線部に並行する形で延在して前記第1配線部との間に前記湾曲方向について間隔を空けて隣り合う形で配されるとともに前記第2スイッチング素子に接続される第2配線部と、が設けられ、これら前記第1配線部及び前記第2配線部には、それぞれ走査信号が供給されるのに対し、前記第1スイッチング素子及び前記第2スイッチング素子は、前記第1配線部及び前記第2配線部にそれぞれ接続されるゲート電極を少なくともそれぞれ有しており、
     前記第1スイッチング素子の前記ゲート電極は、前記第1配線部に対して前記湾曲方向について前記第2配線部側とは反対側に隣り合って配されるのに対し、前記第2スイッチング素子の前記ゲート電極は、前記第2配線部に対して前記湾曲方向について前記第1配線部側とは反対側に隣り合って配される請求項1から請求項9のいずれか1項に記載の湾曲表示パネル。
  11.  前記第1スイッチング素子及び前記第2スイッチング素子は、間に間隔を空けて配されるとともに、半導体材料からなり前記ゲート電極に対して絶縁膜を介して重畳するチャネル部を少なくともそれぞれ有しており、
     前記第1スイッチング素子の前記チャネル部と、前記第2スイッチング素子の前記チャネル部と、が互いに連なる形で設けられている請求項10記載の湾曲表示パネル。
  12.  前記第1スイッチング素子及び前記第2スイッチング素子は、半導体材料からなり前記ゲート電極に対して絶縁膜を介して重畳するチャネル部と、前記チャネル部に接続されるソース電極と、前記ソース電極に対して間隔を空けた位置に配されて前記チャネル部に接続されるドレイン電極と、を少なくともそれぞれ有しており、
     前記チャネル部は、接続対象である前記ソース電極と前記ドレイン電極との間に位置する部分と、前記ソース電極及び前記ドレイン電極の少なくとも一部ずつとそれぞれ重畳する部分と、を選択的に有する請求項10または請求項11記載の湾曲表示パネル。
  13.  前記一方の基板には、前記湾曲方向と交差する方向に沿って延在して前記第1スイッチング素子に接続される第1配線部と、前記第1配線部に並行する形で延在して前記第1配線部との間に前記湾曲方向について間隔を空けて隣り合う形で配されるとともに前記第2スイッチング素子に接続される第2配線部と、が設けられ、これら前記第1配線部及び前記第2配線部には、それぞれ画像信号が供給されるのに対し、前記第1スイッチング素子及び前記第2スイッチング素子は、前記第1配線部及び前記第2配線部にそれぞれ接続されるソース電極を少なくともそれぞれ有しており、
     前記第1スイッチング素子の前記ソース電極は、前記第1配線部に対して前記湾曲方向について前記第2配線部側とは反対側に隣り合って配されるのに対し、前記第2スイッチング素子の前記ソース電極は、前記第2配線部に対して前記湾曲方向について前記第1配線部側とは反対側に隣り合って配される請求項1から請求項9のいずれか1項に記載の湾曲表示パネル。
  14.  前記一方の基板には、前記第1配線部に対して前記湾曲方向について前記第2配線部側とは反対側に隣り合う形で配されて前記第1スイッチング素子に接続される第1画素電極と、前記第2配線部に対して前記湾曲方向について前記第1配線部側とは反対側に隣り合う形で配されて前記第2スイッチング素子に接続される第2画素電極と、が設けられており、
     前記第1画素電極及び前記第2画素電極は、平面形状が略長方形とされていてその長辺方向が前記湾曲方向と、短辺方向が前記第1配線部及び前記第2配線部の延在方向と、それぞれ一致する形で配されている請求項13記載の湾曲表示パネル。
  15.  前記一方の基板には、前記湾曲方向に沿って延在して前記第1スイッチング素子及び前記第2スイッチング素子に対してそれぞれ接続されるとともに走査信号が供給される第3配線部が設けられており、
     前記第1スイッチング素子及び前記第2スイッチング素子は、半導体材料からなり少なくとも前記ソース電極に接続されるチャネル部を少なくとも有しており、
     前記ソース電極及び前記チャネル部は、前記湾曲方向に沿って延在して前記第3配線部の一部と重畳するソース電極拡張部及びチャネル拡張部をそれぞれ有している請求項13または請求項14記載の湾曲表示パネル。
PCT/JP2017/046302 2017-01-06 2017-12-25 湾曲表示パネル WO2018128106A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/475,355 US10976629B2 (en) 2017-01-06 2017-12-25 Curved display panel
CN201780081438.9A CN110121675B (zh) 2017-01-06 2017-12-25 弯曲显示面板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017001129 2017-01-06
JP2017-001129 2017-01-06

Publications (1)

Publication Number Publication Date
WO2018128106A1 true WO2018128106A1 (ja) 2018-07-12

Family

ID=62789525

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/046302 WO2018128106A1 (ja) 2017-01-06 2017-12-25 湾曲表示パネル

Country Status (3)

Country Link
US (1) US10976629B2 (ja)
CN (1) CN110121675B (ja)
WO (1) WO2018128106A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110967876A (zh) * 2018-09-28 2020-04-07 夏普株式会社 液晶面板及液晶显示装置
US11170725B2 (en) 2019-04-18 2021-11-09 Sharp Kabushiki Kaisha Display device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11415838B2 (en) * 2019-11-06 2022-08-16 Innolux Corporation Display device
CN111338144B (zh) * 2020-04-14 2023-08-18 京东方科技集团股份有限公司 显示面板及显示装置
CN211928360U (zh) * 2020-05-29 2020-11-13 北京京东方显示技术有限公司 显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1068955A (ja) * 1996-08-29 1998-03-10 Toshiba Corp 液晶表示素子
US20070019151A1 (en) * 2005-07-22 2007-01-25 Samsung Electronics Co., Ltd. Liquid crystal display
JP2010078944A (ja) * 2008-09-26 2010-04-08 Epson Imaging Devices Corp 液晶表示装置及び電子機器
WO2014103917A1 (ja) * 2012-12-28 2014-07-03 シャープ株式会社 液晶ディスプレイ
JP2014160149A (ja) * 2013-02-19 2014-09-04 Japan Display Inc 表示装置及び電子機器
US20150116621A1 (en) * 2013-10-30 2015-04-30 Samsung Display Co., Ltd. Curved liquid crystal display panel

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5322427B2 (ja) 2007-12-19 2013-10-23 三菱電機株式会社 液晶表示装置
KR20100010709A (ko) * 2008-07-23 2010-02-02 하이맥스 테크놀로지스 리미티드 다중 게이트 lcd를 위한 구동 방법
TWI599828B (zh) * 2012-12-26 2017-09-21 鴻海精密工業股份有限公司 液晶顯示面板
KR102127149B1 (ko) * 2013-10-01 2020-07-08 삼성디스플레이 주식회사 액정표시장치
JP2015228367A (ja) * 2014-05-02 2015-12-17 株式会社半導体エネルギー研究所 半導体装置、入出力装置、及び電子機器
JP6596224B2 (ja) * 2014-05-02 2019-10-23 株式会社半導体エネルギー研究所 発光装置及び入出力装置
US9455281B2 (en) * 2014-06-19 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, touch panel module, and display device
CN105242471A (zh) * 2015-11-19 2016-01-13 深圳市华星光电技术有限公司 一种液晶显示面板
US10078243B2 (en) * 2016-06-03 2018-09-18 Semiconductor Energy Laboratory Co., Ltd. Display device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1068955A (ja) * 1996-08-29 1998-03-10 Toshiba Corp 液晶表示素子
US20070019151A1 (en) * 2005-07-22 2007-01-25 Samsung Electronics Co., Ltd. Liquid crystal display
JP2010078944A (ja) * 2008-09-26 2010-04-08 Epson Imaging Devices Corp 液晶表示装置及び電子機器
WO2014103917A1 (ja) * 2012-12-28 2014-07-03 シャープ株式会社 液晶ディスプレイ
JP2014160149A (ja) * 2013-02-19 2014-09-04 Japan Display Inc 表示装置及び電子機器
US20150116621A1 (en) * 2013-10-30 2015-04-30 Samsung Display Co., Ltd. Curved liquid crystal display panel

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110967876A (zh) * 2018-09-28 2020-04-07 夏普株式会社 液晶面板及液晶显示装置
CN110967876B (zh) * 2018-09-28 2022-04-08 夏普株式会社 液晶面板及液晶显示装置
US11170725B2 (en) 2019-04-18 2021-11-09 Sharp Kabushiki Kaisha Display device

Also Published As

Publication number Publication date
CN110121675B (zh) 2022-02-11
US20190339555A1 (en) 2019-11-07
US10976629B2 (en) 2021-04-13
CN110121675A (zh) 2019-08-13

Similar Documents

Publication Publication Date Title
WO2018128106A1 (ja) 湾曲表示パネル
JP5408912B2 (ja) 液晶表示パネル
US9625757B2 (en) Liquid crystal display device
US9395586B2 (en) Liquid crystal display device
WO2018128107A1 (ja) 湾曲表示パネル
US9025097B2 (en) Liquid crystal display device
US8873008B2 (en) Liquid crystal display device
US8743332B2 (en) Liquid crystal display device
US8896795B2 (en) Liquid crystal display device
WO2011132452A1 (ja) 液晶表示パネルおよび液晶表示装置
JP5959660B2 (ja) 液晶表示装置
US20150098042A1 (en) Liquid crystal display device
US9146434B2 (en) Liquid crystal display device having particular electrodes structure
US9927663B2 (en) Liquid crystal display device
US9470938B2 (en) Liquid crystal display device
US9726941B2 (en) Pixel unit, array substrate, display device, and pixel driving method
US9470936B2 (en) Liquid crystal display device
JP2020139969A (ja) 表示装置
KR101963386B1 (ko) 대화면 수평 전계형 액정 표시장치
JP6944476B2 (ja) 表示装置
JP2016071148A (ja) 液晶表示装置
JP2013068848A (ja) 液晶表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17889990

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17889990

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP